KR100481108B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100481108B1
KR100481108B1 KR10-2001-0057508A KR20010057508A KR100481108B1 KR 100481108 B1 KR100481108 B1 KR 100481108B1 KR 20010057508 A KR20010057508 A KR 20010057508A KR 100481108 B1 KR100481108 B1 KR 100481108B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
display
gate
signal line
Prior art date
Application number
KR10-2001-0057508A
Other languages
English (en)
Other versions
KR20020022036A (ko
Inventor
요네아드기요시
요꼬야마료이찌
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20020022036A publication Critical patent/KR20020022036A/ko
Application granted granted Critical
Publication of KR100481108B1 publication Critical patent/KR100481108B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Control Of El Displays (AREA)

Abstract

보유 회로(110)로의 데이터 오기입을 방지함과 함께, 저소비 전력화 및 표시 화소의 고집적화를 도모한다.
표시 화소에 디지털 영상 데이터를 보유하기 위한 보유 회로를 포함한 표시 장치에 있어서, 데이터 기입 시는 보유 회로(110)에 공급되는 전원 전압을 데이터 보유에 필요한 최소 전압으로 설정하고, 기입 종료 후에 승압 회로(95)에 의해 보유 회로(110)에 공급되는 전원 전압을 승압한다. 보유 회로(110)는 게이트 신호선(51)으로부터 입력되는 신호에 따라 드레인 신호선(61)으로부터의 디지털 영상 신호가 기입됨과 함께 그 디지털 영상 신호를 보유한다. 그리고, 보유 회로(110)에 보유된 신호에 따라 표시가 행해진다.

Description

표시 장치 및 그 구동 방법{DISPLAY APPARATUS AND DRIVING METHOD THEREOF}
본 발명은 표시 장치에 관한 것으로, 특히 휴대 가능한 표시 장치에 이용하기에 적합한 표시 장치에 관한 것이다.
최근, 휴대 가능한 표시 장치, 예를 들면 휴대 텔레비전, 휴대 전화 등이 시장 필요성으로서 요구되고 있다. 이러한 요구에 따라 표시 장치의 소형화, 경량화, 저소비 전력화에 대응하기 위해 연구 개발이 한창 행해지고 있다.
도 7은 종래예에 따른 액정 표시 장치의 일 표시 화소의 회로 구성도를 나타낸다. 절연성 기판(도시되지 않음) 상에 게이트 신호선(51), 드레인 신호선(61)이 교차되어 형성되어 있고, 그 교차부 근방에 양 신호선(51, 61)에 접속된 TFT(65)가 설치되어 있다. TFT(65)의 소스(11s)는 액정(21)의 표시 전극(80)에 접속되어 있다.
또한, 표시 전극(80)의 전압을 1필드 기간 보유하기 위한 보조 용량(85)이 설치되어 있고, 이 보조 용량(85)의 한쪽 단자(86)는 TFT(65)의 소스(11s)에 접속되며, 다른쪽 전극(87)에는 각 표시 화소에 공통의 전위가 인가되어 있다.
여기서, 게이트 신호선(51)에 주사 신호가 인가되면, TFT(65)는 온 상태가 되고, 드레인 신호선(61)으로부터 아날로그 영상 신호가 표시 전극(80)에 전달됨과 함께, 보조 용량(85)에 보유된다. 표시 전극(80)에 인가된 영상 신호 전압이 액정(21)에 인가되며, 그 전압에 따라 액정(21)이 배향됨으로써 액정 표시를 얻을 수 있다.
따라서, 동화상, 정지 화상에 관계없이 표시를 얻을 수 있다. 이러한 액정 표시 장치에 정지 화상을 표시하는 경우, 예를 들면 휴대 전화의 액정 표시부의 일부에 휴대 전화를 구동하기 위한 배터리의 잔량 표시로서 건전지의 화상을 표시하게 된다.
그러나, 상술한 구성의 액정 표시 장치에서는 정지 화상을 표시하는 경우라도 동화상을 표시하는 경우와 마찬가지로, 주사 신호로 TFT(65)를 온 상태로 하여 영상 신호를 각 표시 화소에 재기입할 필요가 생겼다.
그 때문에, 주사 신호 및 영상 신호 등의 구동 신호를 발생하기 위한 드라이버 회로, 및 드라이버 회로의 동작 타이밍을 제어하기 위한 각종 신호를 발생하는 외부 LSI는 항상 동작하기 때문에, 항상 큰 전력을 소비하였다. 이 때문에, 한정된 전원밖에 구비하고 있지 않은 휴대 전화 등에서는 그 사용 가능 시간이 짧아지는 결점이 있었다.
이에 대하여, 각 표시 화소에 스태틱형 메모리를 구비한 액정 표시 장치가 특개평8-194205호에 개시되어 있다. 동일 공보의 일부를 인용하여 설명하면, 이 액정 표시 장치는, 도 7에 도시한 바와 같이, 2단 인버터 INV1, INV2를 정귀환시킨 형의 메모리, 즉 스태틱형 메모리를 디지털 영상 신호의 보유 회로로서 이용함으로써, 소비 전력을 저감하는 것이다.
여기서, 스태틱형 메모리에 보유된 2치 디지털 영상 신호에 따라 스위치 소자(24)는 참조선 Vref와 표시 전극(80) 사이의 저항치를 제어하고, 액정(21)의 바이어스 상태를 조정하고 있다. 한편, 공통 전극에는 교류 신호 Vcom을 입력한다. 본 장치는 이상(理想) 상, 정지 화상과 같이 표시 화상에 변화가 없으면, 메모리로의 리프레시는 불필요하다.
상술한 바와 같이, 종래의 액정 표시 장치에서는 아날로그 영상 신호에 대응하여 풀 컬러의 동화상을 표시하는 데 적합하다. 한편, 디지털 영상 신호를 보유하기 위한 스태틱형 메모리를 구비한 액정 표시 장치에서는 저계조도의 정지 화상을 표시함과 함께, 소비 전력을 저감하는 데 적합하다.
그러나, 상술한 구성의 액정 표시 장치는 이하의 문제점을 갖고 있었다. 이 문제점에 대하여 도 9를 참조하면서 설명한다. 지금, 화소 선택 TFT(65)의 소스(11s)가 「L(로우)」 레벨이고, 인버터 INV1의 출력 노드에 「H(하이)」 레벨이 보유되어 있는 것으로 한다.
이 보유 상태로부터 외부 회로로부터 드레인 신호선(61)으로 「H」를 출력하고, 스태틱형 메모리에 「H」의 기입을 행하는 경우, 인버터 INV2의 N채널형 TFT가 온되어 있기 때문에, 도 9의 파선으로 도시한 바와 같이, 드레인 신호선(61)→TFT(65)→N채널형 TFT의 경로로 전류가 흐른다. 즉, 「H」 레벨과 「L」 레벨의 상호 인장력이 발생하여 「H」의 저하에 의해 오기입이 생길 우려가 있다.
여기서, 「H」의 데이터를 정상적으로 기입하기 위해서는 TFT(65)의 소스(11s)가 인버터 INV1의 임계치 전압보다 높게 하는 조건을 충족시켜야만 하지만, 상기한 전류 경로가 존재하기 때문에 TFT(65)의 소스(11s)가 저하될 우려가 있다.
그래서, 상기 조건을 충족시키기 위해서는 다음의 대책이 고려된다.
① 외부 회로로부터 드레인선(61)에 공급하는 「H」 레벨의 전압을 높게 한다.
② 화소 TFT(65)의 온 저항을 내리기 위해 게이트 신호선(51)이 선택되었을 때의 전압을 높게 하거나, TFT(65)의 채널 폭을 크게 한다.
그러나, ①은 외부 회로의 전원 전압이 상승하기 때문에 소비 전력이 증가되는 결점이 있다. ②는 게이트 드라이버의 전원 전압의 상승, TFT 사이즈가 증가되고, 화소의 미세 피치에서의 레이아웃이 곤란해지는 결점이 있다.
본 발명은 표시 화소에 디지털 영상 데이터를 보유하기 위한 스태틱형 메모리를 포함한 표시 장치에 있어서, 상기 스태틱형 메모리로의 데이터 오기입을 방지함과 함께, 저소비 전력화 및 화소의 미세 레이아웃을 가능하게 한 표시 장치를 제공하는 것이다.
본원에 개시되는 발명 중 주된 것의 개요를 설명하면 이하와 같다.
즉, 본 발명의 제1 구성은 기판 상의 한 방향으로 배치된 복수의 게이트 신호선과, 상기 게이트선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 상기 게이트 신호선으로부터의 주사 신호에 의해 선택됨과 함께 상기 드레인 신호선으로부터 영상 신호가 공급되는 표시 화소가 매트릭스형으로 배치된 표시 장치에 있어서, 상기 표시 화소 내에 배치되며, 상기 게이트 신호선으로부터 입력되는 신호에 따라 상기 드레인 신호선으로부터의 디지털 영상 신호가 기입됨과 함께 그 디지털 영상 신호를 보유하는 보유 회로와, 상기 디지털 영상 신호의 기입 종료 후에 상기 보유 회로에 공급되는 전원 전압을 승압하는 승압 회로를 포함하고, 상기 보유 회로의 출력에 따라 표시를 행하는 것이다.
이러한 구성에 따르면, 보유 회로에 공급하는 전원 전압을 기입할 때는 디지털 영상 신호를 보유할 수 있는 정도로 낮게 설정하고, 기입 후의 표시 시는 양호한 화상이 얻어지는 정도로 높게 설정할 수 있기 때문에, 상기 보유 회로로의 디지털 영상 신호의 오기입을 방지함과 함께, 저소비 전력화를 도모할 수 있다.
또한, 상기 구성에 따르면, 화소 선택 소자를 작게 할 수 있기 때문에 화소의 미세 레이아웃을 행할 수 있다.
상기 구성에서 상기 보유 회로는 정귀환된 2단의 인버터 회로로 구성함으로써, 회로 소자 수를 최소한으로 할 수 있다. 또한, 인버터 회로는 저소비 전력화를 위해서는 CMOS형 인버터인 것이 바람직하다.
또한 상기 구성에서 상기 보유 회로의 출력에 따라 표시 전극에 공급하는 신호를 선택하는 신호 선택 회로를 포함하고, 상기 신호 선택 회로는 상기 보유 회로로부터의 신호가 게이트에 인가된 복수의 박막 트랜지스터를 포함한다. 보유 회로의 출력에 따른 표시를 가능하게 함과 함께, 신호 선택 회로의 회로 소자 수를 저감하기 위해서이다.
또한, 상기 구성에서 상기 승압 회로에 의해 승압된 전원 전압은 상기 표시 전극에 공급하는 신호에 상기 박막 트랜지스터의 임계치 전압을 가한 전압보다 높은 것이다. 이에 따라, 표시 전극에 공급하는 신호가 저하되는 것이 방지되기 때문에, 콘트라스트가 좋은 양질의 화상 표시를 얻을 수 있다.
또한, 본 발명의 표시 장치의 구동 방법은 기판 상의 한 방향으로 배치된 복수의 게이트 신호선과, 상기 게이트선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 상기 게이트 신호선으로부터의 주사 신호에 의해 선택되며, 상기 드레인 신호선으로부터 영상 신호가 공급됨과 함께 매트릭스형으로 배치된 표시 화소와, 상기 표시 화소 내에 상기 게이트 신호선으로부터 입력되는 신호에 따라 상기 드레인 신호선으로부터의 디지털 영상 신호가 기입됨과 함께 그 디지털 영상 신호를 보유하는 보유 회로와, 상기 보유 회로에 공급되는 전원 전압을 승압하는 승압 회로를 포함하는 표시 장치의 구동 방법에 있어서, 상기 게이트 신호선으로부터 입력되는 신호에 따라 상기 드레인 신호선으로부터의 디지털 영상 신호를 상기 보유 회로에 기입한 후에, 상기 승압 회로에 의해 상기 보유 회로에 공급되는 전원 전압을 승압하고, 상기 보유 회로에 의해 보유된 디지털 영상 신호에 따라 화상 표시를 행하는 것이다.
이러한 구성에 따르면, 상기 보유 회로로의 디지털 영상 신호의 오기입을 방지함과 함께, 저소비 전력화를 도모할 수 있다.
다음으로, 본 발명의 실시예에 따른 표시 장치에 대하여 상세하게 설명한다. 도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 회로 구성도를 나타낸다.
절연성 기판(10) 상에 주사 신호를 공급하는 게이트 드라이버(50)에 접속된 복수의 게이트 신호선(51)이 한 방향으로 배치되어 있고, 이들 게이트 신호선(51)과 교차하는 방향으로 복수의 드레인 신호선(61)이 배치되어 있다.
드레인 신호선(61)에는 드레인 드라이버(60)로부터 출력되는 샘플링 펄스의 타이밍에 따라 샘플링 트랜지스터 SP1, SP2, …, SPn이 온되고, 데이터 신호선(62)의 데이터 신호(아날로그 영상 신호 또는 디지털 영상 신호)가 공급된다.
액정 표시 패널(100)은 게이트 신호선(51)으로부터의 주사 신호에 의해 선택됨과 함께, 드레인 신호선(61)으로부터의 데이터 신호가 공급되는 복수의 표시 화소(200)가 매트릭스형으로 배치되어 구성되어 있다.
이하, 표시 화소(200)의 상세한 구성에 대하여 설명한다. 게이트 신호선(51)과 드레인 신호선(61)의 교차부 근방에는 P채널형 TFT(41) 및 N채널형 TFT(42)를 포함하는 회로 선택 회로(40)가 설치되어 있다. TFT(41, 42)의 양 드레인은 드레인 신호선(61)에 접속됨과 함께, 이들 양 게이트는 회로 선택 신호선(88)에 접속되어 있다. TFT(41, 42)는 회로 선택 신호선(88)으로부터의 선택 신호에 따라 어느 한쪽이 온된다. 또한, 후술하는 바와 같이 회로 선택 회로(40)와 쌍을 이뤄 P채널형 TFT(44) 및 N채널형(45)을 포함하는 회로 선택 회로(43)가 설치되어 있다.
이에 따라, 후술하는 아날로그 표시 모드(풀 컬러 동화상 대응)와 디지털 표시 모드(저소비 전력, 정지 화상 대응)를 선택하여 전환하는 것이 가능해진다. 또, 회로 선택 회로(40)에 인접하여 N채널형 TFT(71) 및 N채널형 TFT(72)를 포함하는 화소 선택 회로(70)가 배치되어 있다. TFT(71, 72)는 각각 회로 선택 회로(40)의 TFT(41, 42)와 종렬로 접속됨과 함께, 이들 양 게이트에는 게이트 신호선(51)이 접속되어 있다. TFT(71, 72)는 게이트 신호선(51)으로부터의 주사 신호에 따라 양방이 동시에 온되도록 구성되어 있다.
또한, 아날로그 영상 신호를 보유하기 위한 보조 용량(85)이 설치되어 있다. 보조 용량(85)의 한쪽 전극(86)은 TFT(71)의 소스에 접속되어 있다. 다른쪽 전극(87)은 공통의 보조 용량선(81)에 접속되고, 바이어스 전압 VSC가 공급되어 있다. TFT(71)의 게이트가 개방되어 아날로그 영상 신호가 액정(21)에 인가되면, 그 신호는 1필드 기간 보유되어야만 하지만, 액정(21)에서만은 그 신호의 전압은 시간 경과와 함께 점차로 저하된다. 그렇게 하면, 표시 얼룩으로서 나타나게 되어 양호한 표시가 얻어지지 않게 된다. 그래서 그 전압을 1필드 기간 보유하기 위해 보조 용량(85)을 설치하고 있다.
이 보조 용량(85)과 액정(21) 사이에는 회로 선택 회로(43)의 P채널형 TFT(44)가 설치되고, 회로 선택 회로(40)의 TFT(41)와 동시에 온 오프되도록 구성되어 있다. 또한, 화소 선택 회로(70)의 TFT(72)와 액정(21)의 표시 전극(80) 사이에는 보유 회로(110), 신호 선택 회로(120)가 설치되어 있다.
보유 회로(110)는 정귀환된 두개의 인버터 회로를 포함하며 디지털 2치를 보유하는 스태틱형 메모리를 구성하고 있다. 여기서, 인버터 회로는 저소비 전력화를 위해 정전 소비 전류가 적은 CMOS형 인버터 회로인 것이 바람직하다.
또한, 신호 선택 회로(120)는 보유 회로(110)로부터의 신호에 따라 신호를 선택하는 회로이며, 두개의 N채널형 TFT(121, 122)로 구성되어 있다. TFT(121, 122)의 게이트에는 보유 회로(110)로부터의 상보적인 출력 신호가 각각 인가되어 있기 때문에, TFT(121, 122)는 상보적으로 온 오프한다.
여기서, TFT(122)가 온되면 교류 구동 신호(신호 B)가 선택되고, TFT(121)가 온되면 그 대향 전극 신호 VCOM(신호 A)이 선택되고, 회로 선택 회로(43)의 TFT(45)를 통해 액정(21)에 전압을 인가하는 표시 전극(80)에 공급된다.
디지털 표시 모드 시에 있어서, 일 수직 기간 동안 모든 도트 스캔이 행해지고, 보유 회로(110)에는 드레인 신호선(61)으로부터의 디지털 영상 데이터가 기입된다. 여기서, 보유 회로(110)를 구성하는 두개의 인버터 회로에 공급되는 전원 전압 VDD를 데이터 기입 기간 중은 보유 회로(110)가 데이터를 보유하는 데 필요한 최소 전압(예를 들면 3V)으로 설정함과 함께, 데이터 기입 기간 종료 후, 보유 회로(110)에 보유된 데이터에 기초하는 표시(정지 화상의 표시)를 행하는 기간에 대해서는 보다 고전압으로 승압되도록 하였다.
이 때, 전원 전압 VDD는 신호 A, B의 가장 높은 전압에 TFT(121, 122)의 임계치 전압(Vt)을 가한 전압보다 높은 전압까지 승압되는 것이 바람직하다. 즉, VDD>Vt+max(신호 A, 신호 B)라는 관계를 충족시키는 것이다. 이 VDD로서는 8V 정도가 적당하다. 이 관계를 충족시키지 않은 경우에는 TFT(121, 122)에 의해 신호 A, B를 레벨 저하하지 않고 표시 전극(80)에 공급하여 충전할 수 없으며, 액정 표시의 콘트라스트가 악화된다.
다음으로, 액정 패널(100)의 주변 회로에 대하여 설명하면, 액정 패널(100)의 절연성 기판(10)과는 다른 기판의 외부 부착 회로 기판(90)에는 패널 구동용 LSI(91)가 설치되어 있다. 이 외부 부착 회로 기판(90)의 패널 구동용 LSI(91)로부터 수직 스타트 신호 STV가 게이트 드라이버(50)에 입력되고, 수평 스타트 신호 STH가 드레인 드라이버(60)에 입력된다. 또한 영상 신호가 데이터선(62)에 입력된다.
또한, 외부 부착 회로 기판(90)에는 상술한 보유 회로(110)를 구성하는 두개의 인버터 회로에 공급되는 전원 전압 VDD를 승압하기 위한 승압 회로(95)가 설치되어 있다. 승압 회로(95)는 타이밍 컨트롤러(도시되지 않음)로부터 기입 기간의 종료 신호 Vend에 기초하여 승압을 개시한다.
타이밍 컨트롤러(도시되지 않음) 외부로부터의 수직 동기 신호 Vsync에 기초하여 이 신호 Vend를 작성하지만, 수직 동기 신호 Vsync 자체를 이용해도 좋다. 승압 회로(95)로서는 적절하게 선택할 수 있지만 예를 들면 차지 펌프형의 회로를 이용할 수 있다.
도 2는 승압 회로(95)의 회로 구성예를 나타낸다. 도 2에서 참조 부호 160은 기입 기간의 종료 신호 Vend에 따라 발진 동작을 개시하는 링 오실레이터(Ring Oscillator)이다. 이 링 오실레이터(160)의 발진 클럭은 인버터를 통해 컨덴서 C1, C2의 일단에 인가되어 있다. 여기서, 컨덴서 C1에 인가되는 클럭 PCLK2와 컨덴서 C2에 인가되는 클럭 PCLK1과 상호 역 위상이 되도록 상기 인버터의 단수가 결정되어 있다.
또한, 링 오실레이터(160) 및 인버터의 전원 전압은 Vdd로 한다. 따라서, 클럭 PCLK1 및 클럭 PCLK2의 진폭도 Vdd이다. 컨덴서 C1의 타단은 TFT(161)와 TFT(162)의 접속점 N1에 결합되어 있다.
또한, 컨덴서 C2의 타단은 TFT(163)와 TFT(164)의 접속점 N2에 결합되어 있다. 여기서, TFT(161) 및 TFT(163)는 N채널형이고, 이들 소스에는 전원 전압 Vdd(예를 들면, 3V)가 공급되어 있다. TFT(162) 및 TFT(164)는 P채널형이고, 이들 소스는 상호 접속되어 있다. 이 공통 소스로부터 승압된 전압 Vpp가 얻어진다.
또한, 초기 상태에서 접속점 N1의 전압을 전원 전압 Vdd로 설정하기 위한 초기 설정용의 TFT(165)가 설치되어 있다. 마찬가지로, 초기 상태에서 접속점 N2의 전압을 전원 전압 Vdd로 설정하기 위한 초기 설정용의 TFT(166)가 설치되어 있다. 이들 TFT(165) 및 TFT(166)는 모두 N채널형이고, 이들 게이트 및 소스에는 전원 전압 Vdd가 공급되어 있다.
상술한 구성의 승압 회로의 동작을 설명하면 이하와 같다. 종료 신호 Vend에 따라 링 오실레이터(160)는 발진 동작을 개시하면, 컨덴서 C1에 클럭 PCLK2가 인가되고, 컨덴서 C2에는 역 위상의 클럭 PCLK1이 인가된다. 클럭 PCLK2가 하이 레벨 시, 용량 결합에 의해 접속점 N1의 전압은 상승한다. 컨덴서 C1의 용량치는 접속점 N1에 부수하는 기생 용량의 용량치보다 충분히 크면, 접속점 N1의 전압은 2Vdd이다. 예를 들면, Vdd가 3V이면, 접속점 N1의 전압은 6V가 된다. 이 때, TFT(162, 163)가 온되기 때문에, TFT(162)를 통해 승압된 전압 6V가 전압 Vpp로서 출력된다.
다음으로, 클럭 PCLK2가 로우 레벨로 하강하고 클럭 PCLK1이 하이 레벨로 상승하면, 용량 결합에 의해 접속점 N2의 전압은 상승한다. 컨덴서 C2의 용량치는 접속점 N2에 부수하는 기생 용량의 용량치보다 충분히 크면, 접속점 N2의 전압은 2Vdd이다. 예를 들면, Vdd가 3V이면, 접속점 N1의 전압은 6V가 된다. 이에 따라, TFT(162, 163)는 오프되고, TFT(161, 164)가 온된다. 그렇게 하면, 접속점 N1의 전압은 다시 Vdd(3V)로 되돌아간다. 동시에, TFT(164)를 통해 승압된 전압 6V가 전압 Vpp로서 출력된다. 상기한 동작이 반복됨으로써, 전원 전압 Vdd가 승압되어 전압 Vpp로서 출력된다.
도 3은 영상 신호의 전환 회로의 회로 구성도이다. 스위치 SW1이 단자 P2측과 접속되면 입력 단자 Din으로부터 입력된 n비트의 디지털 영상 신호는 DA 컨버터(130)에 의해 아날로그 영상 신호로 변환된 후, 데이터선(62)으로 출력된다.
한편, 스위치 SW1이 단자 P1측으로 전환되면, n비트의 디지털 영상 신호의 예를 들면 최상위 비트가 데이터선(62)으로 출력된다. 스위치 SW1의 전환은 아날로그 표시 모드와 저소비 전력 대응의 디지털 표시 모드의 전환을 제어하는 모드 전환 신호 MD에 따라 행해진다.
다음으로, 도 1 내지 도 4를 참조하면서, 상술한 구성의 표시 장치의 구동 방법에 대하여 설명한다. 도 4는 액정 표시 장치가 디지털 표시 모드로 선택된 경우의 타이밍도이다.
(1) 아날로그 표시 모드의 경우
모드 전환 신호 MD에 따라 아날로그 표시 모드가 선택되면, 데이터 신호선(62)에 아날로그 영상 신호가 출력되는 상태로 설정됨과 함께, 회로 선택 신호선(88)이 「L」이 되고, 회로 선택 회로(40, 43)의 TFT(41, 44)가 온된다.
또한, 수평 스타트 신호 STH에 기초하는 샘플링 신호에 따라 샘플링 트랜지스터 SP가 온되어 데이터 신호선(62)의 아날로그 영상 신호가 드레인 신호선(61)에 공급된다.
또한, 수직 스타트 신호 STV에 기초하여 주사 신호가 게이트 신호선(51)에 공급된다. 주사 신호에 따라 TFT(71)가 온되면, 드레인 신호선(61)으로부터 아날로그 영상 신호 Sig가 표시 전극(80)으로 전달됨과 함께, 보조 용량(85)에 보유된다. 표시 전극(80)에 인가된 영상 신호 전압이 액정(21)에 인가되고, 그 전압에 따라 액정(21)이 배향됨으로써 액정 표시를 얻을 수 있다.
이 아날로그 표시 모드에서는 풀 컬러의 동화상을 표시하는 데 적합하다. 단, 외부 부착 회로 기판(90)의 LSI(91), 각 드라이버(50, 60)에는 이들을 구동하기 위해 끊임없이 전력이 소비되고 있다.
(2) 디지털 표시 모드
모드 신호 전환 신호 MD에 따라 디지털 표시 모드가 선택되면, 데이터 신호선(62)에 디지털 영상 신호가 출력되는 상태로 설정됨과 함께, 회로 선택 신호선(88)의 전위가 「H」가 되고, 보유 회로(110)가 동작 가능한 상태가 된다. 또한, 회로 선택 회로(40, 43)의 TFT(41, 44)가 오프됨과 함께, TFT(42, 45)가 온된다.
또한, 외부 부착 회로 기판(90)의 패널 구동용 LSI(91)로부터 게이트 드라이버(50) 및 드레인 드라이버(60)에 스타트 신호 STV, STH가 각각 입력된다. 그에 따라 샘플링 신호가 순차적으로 발생하고, 각각의 샘플링 신호에 따라 샘플링 트랜지스터 SP1, SP2, …, SPn이 순서대로 온되어 디지털 영상 신호 Sig를 샘플링하여 각 드레인 신호선(61)에 공급한다.
여기서 제1행, 즉 주사 신호 G1이 인가되는 게이트 신호선(51)에 대하여 설명한다. 우선, 주사 신호 G1에 의해 게이트 신호선(51)에 접속된 각 표시 화소 P11, P12, …, P1n의 각 TFT이 1수평 주사 기간 온된다.
제1행 제1열의 표시 화소 P11에 주목하면, 샘플링 신호 SP1에 의해 샘플링된 디지털 영상 신호 S11이 드레인 신호선(61)에 입력된다. 그리고 TFT(72)가 주사 신호 G1에 의해 온 상태가 되면 그 드레인 신호 D1이 보유 회로(110)에 기입된다.
이 기입 시는 보유 회로(110)의 두개의 인버터 회로에 공급되는 전원 전압 VDD는 보유 회로(110)가 데이터를 보유하는 데 필요한 최소 전압(예를 들면 3V)으로 설정되어 있다. 이 때문에, 도 1에 도시한 인버터 INV2의 N채널형 TFT의 온 저항이 높아짐과 함께, 인버터 INV1의 임계치가 내려가기 때문에, 인버터 INV1의 출력 노드가 「H」 레벨일 때 드레인 신호 D1(=디지털 영상 신호 S11)의 「H」 레벨을 기입하는 경우에 기입 여유도가 향상된다.
즉, 드레인 신호 D1(=디지털 영상 신호 S11)의 「H」 레벨의 전압을 내릴 수 있기 때문에, 드레인 드라이버(60) 등의 구동 회로의 전원 전압을 낮게 할 수 있다. 또한, 화소 선택 회로(70)를 구성하는 TFT(72)의 사이즈도 작게 할 수 있다.
이 보유 회로(110)에서 보유된 신호는 신호 선택 회로(120)에 입력되고, 이 신호 선택 회로(120)에서 신호 A 또는 신호 B를 선택하여 그 선택한 신호가 표시 전극(80)에 인가되고, 그 전압이 액정(21)에 인가된다. 이렇게 해서 게이트 신호선(51)으로부터 최종 행의 게이트 신호선(51)까지 주사함으로써, 1화면분(1필드 기간)의 기입이 종료된다.
그 후, 보유 회로(110)에 보유된 데이터에 기초하는 표시(정지 화상의 표시)를 행한다. 그리고, 기입 기간의 종료 신호 Vend에 따라 승압 회로(95)가 동작하고, 보유 회로(110)에 공급되는 전원 전압 VDD가 승압된다. 이 때, 전원 전압 VDD는 신호 A, B의 가장 높은 전압에 TFT(121, 122)의 임계치 전압(Vt)을 가한 전압보다 높은 전압까지 승압되는 것이 바람직하다.
이에 따라, TFT(121, 122)에 의해 신호 A, B는 레벨 저하되지 않고 표시 전극(80)으로 공급되기 때문에, 양호한 화질의 표시를 얻을 수 있다. 또, 이 디지털 표시 모드 시는 게이트 드라이버(50) 및 드레인 드라이버(60) 및 외부 부착의 패널 구동용 LSI(91)로의 전압 공급을 정지하여 이들 구동을 정지한다. 보유 회로(110)에는 항상 전압 VDD, VSS를 공급하여 구동하고, 또한 대향 전극 전압을 대향 전극(32)에, 각 신호 A 및 B를 선택 회로(120)에 공급한다.
즉, 보유 회로(110)에 이 보유 회로를 구동하기 위한 VDD, VSS를 공급하고, 대향 전극에는 대향 전극 전압 VCOM(신호 A)을 인가하고, 액정 표시 패널(100)이 노멀 화이트(NW)인 경우에는 신호 A에는 대향 전극(32)과 동일한 전위의 전압을 인가하고, 신호 B에는 액정을 구동하기 위한 교류 전압(예를 들면 60㎐)을 인가할 뿐이다. 그렇게 함으로써, 1화면분을 보유하여 정지 화상으로서 표시할 수 있다. 또한 다른 게이트 드라이버(50), 드레인 드라이버(60) 및 외부 부착 LSI(91)에는 전압이 인가되어 있지 않은 상태이다.
이 때, 드레인 신호선(61)에 디지털 영상 신호로 「H(하이)」가 보유 회로(110)에 입력된 경우에는, 신호 선택 회로(120)에서 제1 TFT(121)에는 「L」이 입력되기 때문에 제1 TFT(121)는 오프가 되고, 다른쪽의 제2 TFT(122)에는 「H」가 입력되기 때문에 제2 TFT(122)는 온이 된다.
그렇게 하면, 신호 B가 선택되어 액정에는 신호 B의 전압이 인가된다. 즉, 신호 B의 교류 전압이 인가되고, 액정이 전계에 의해 상승하기 때문에, NW의 표시 패널에서는 표시로서는 흑 표시로서 관찰할 수 있다.
드레인 신호선(61)에 디지털 영상 신호로 「L」이 보유 회로(110)에 입력된 경우에는, 신호 선택 회로(120)에서 제1 TFT(121)에는 「H」가 입력되기 때문에 제1 TFT(121)는 온으로 되고, 다른쪽 제2 TFT(122)에는 「L」이 입력되기 때문에 제2 TFT(122)는 오프로 된다.
그렇게 하면, 신호 A가 선택되어 액정에는 신호 A의 전압이 인가된다. 즉, 대향 전극(32)과 동일한 전압이 인가되기 때문에, 전계가 발생하지 않고 액정은 상승하지 않기 때문에, NW의 표시 패널에서는 표시로서는 백 표시로서 관찰할 수 있다.
이와 같이, 1화면분을 기입하여 그것을 보유함으로써 정지 화상으로서 표시할 수 있지만, 그 경우에는 각 드라이버(50, 60) 및 LSI(91)의 구동을 정지하기 때문에, 그 만큼 저소비 전력화할 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따르면, 하나의 액정 표시 패널(100)에서 풀 컬러의 동화상 표시(아날로그 표시 모드인 경우)와, 디지털 계조 표시(디지털 표시 모드인 경우)라는 2종류의 표시에 대응할 수 있다. 또한, 보유 회로(110)의 기입 시의 오동작을 방지할 수 있음과 함께, 저소비 전력 및 화소의 미세 레이아웃이 가능해진다.
또한, 상술한 실시예에서는 아날로그 표시 모드와 디지털 표시 모드를 선택할 수 있는 표시 장치에 대하여 설명하였지만, 본 발명은 디지털 영상 신호를 기입하여 보유하는 회로(110)를 구비하고, 그 보유 신호에 따라 화상 표시를 행하는 표시 장치에 널리 적용할 수 있는 것이다.
또한, 본 발명의 표시 장치는 액정 표시 장치 중에서도 특히 반사형 액정 표시 장치에 적용하는 것이 바람직하다. 그래서, 이 반사형 액정 표시 장치의 디바이스 구조에 대하여 도 5를 참조하면서 설명한다.
도 5에 도시한 바와 같이, 한쪽 절연성 기판(10) 상에 다결정 실리콘을 포함하며 섬화된 반도체층(11) 상에 게이트 절연막(12)을 형성하고, 반도체층(11) 상측에 있는 게이트 절연막(12) 상에 게이트 전극(13)을 형성한다.
게이트 전극(13)의 양측에 위치하는 하층의 반도체층(11)에는 소스(11s) 및 드레인(11d)이 형성되어 있다. 게이트 전극(13) 및 게이트 절연막(12) 상에는 층간 절연막(14)을 피착하고, 그 드레인(11d)에 대응한 위치 및 소스(11s)에 대응한 위치에 컨택트홀(15)이 형성되어 있으며, 그 컨택트홀(15)을 통해 드레인(11d)은 드레인 전극(16)에 접속되어 있고, 소스(11s)는 층간 절연막(14) 상에 설치된 평탄화 절연막(17)에 설치된 컨택트홀(18)을 통해 표시 전극(19)에 접속되어 있다.
평탄화 절연막(17) 상에 형성된 각 표시 전극(19)은 알루미늄(Al) 등의 반사 재료를 포함하고 있다. 각 표시 전극(19) 및 평탄화 절연막(17) 상에는 액정(21)을 배향하는 폴리이미드 등을 포함하는 배향막(20)이 형성되어 있다.
다른쪽 절연성 기판(30) 상에는 적(R), 녹(G), 청(B)의 각 색을 나타내는 컬러 필터(31), ITO(Indium Tin Oxide) 등의 투명 도전성막을 포함하는 대향 전극(32), 및 액정(21)을 배향하는 배향막(33)이 순서대로 형성되어 있다. 컬러 표시로 하지 않은 경우에는 컬러 필터(31)는 불필요하다.
이렇게 해서 형성된 한쌍의 절연성 기판(10, 30) 주변을 접착성 시일재에 의해 접착하고, 그것에 의해 형성된 공극에 액정(21)을 충전하여 반사형 액정 표시 장치가 완성된다.
도 5 중 점선 화살표로 도시한 바와 같이, 관찰자(1)측으로부터 입사한 외광은 대향 전극 기판(30)으로부터 순서대로 입사되고, 표시 전극(19)에 의해 반사되어 관찰자(1)측으로 출사되어 표시를 관찰자(1)가 관찰할 수 있다.
이와 같이, 반사형 액정 표시 장치는 외광을 반사시켜 표시를 관찰하는 방식이고, 투과형의 액정 표시 장치와 같이, 관찰자측과 반대측에 소위 백 라이트를 이용할 필요가 없기 때문에, 그 백 라이트를 점등시키기 위한 전력을 필요로 하지 않는다. 따라서, 본 발명의 표시 장치로서 백 라이트는 불필요하며 저소비 전력화에 적합한 반사형 액정 표시 장치인 것이 바람직하다.
상술한 실시예에서는, 1화면의 모든 도트 스캔 기간에는 대향 전극 전압 및 신호 A 및 B의 전압이 인가되어 있는 경우에 대해 나타냈지만, 본 발명은 그것에 한정되는 것이 아니라, 이 기간에서도 이들 각 전압을 인가하지 않아도 좋다.
또한, 상술한 실시예에서는 디지털 표시 모드에서 1비트의 디지털 데이터 신호를 입력한 경우에 대해 설명하였지만, 본 발명은 그것에 한정되는 것이 아니라, 복수 비트의 디지털 데이터 신호인 경우라도 적용할 수 있다.
그렇게 함으로써, 다계조의 표시를 행할 수 있다. 그 때, 입력하는 비트 수에 따른 보유 회로 및 신호 선택 회로의 수로 할 필요가 있다.
또한, 상술한 실시예에서는 정지 화상을 액정 표시 패널의 일부에 표시하는 경우를 설명하였지만, 본원은 그것에 한정되는 것이 아니라, 모든 표시 화소에 정지 화상을 표시하는 것도 가능하며, 본원 발명 특유의 효과를 발휘한다.
상술한 실시예에서는 반사형 액정 표시 장치의 경우에 대해 설명하였지만, 1화소 내에서 TFT, 보유 회로, 신호 선택 회로 및 신호 배선을 제외한 영역에 투명 전극을 배치함으로써, 투과형 액정 표시 장치에도 이용할 수 있다. 또한, 투과형 액정 표시 장치에 이용한 경우에도 1화면을 표시한 후에 게이트 드라이버(50) 및 드레인 드라이버(60) 및 외부 부착의 패널 구동용 LSI(91)로의 전압 공급을 정지함으로써, 그 만큼의 소비 전력의 저감을 도모할 수 있다.
다음으로, 본 발명의 제2 실시예에 따른 표시 장치에 대하여 설명한다. 도 6은 본 발명의 표시 장치를 EL(일렉트로 루미네센스) 표시 장치에 응용한 경우의 회로 구성도를 나타낸다. 게이트 신호선(51)과 드레인 신호선(61)의 교차부 근방에는 화소 선택 TFT(72)가 배치되고, TFT(72)의 소스는 보유 회로(110)에 접속되어 있다. 보유 회로(110)는 정귀환된 두개의 인버터 회로 INV1, INV2에 의해 구성되어 있다.
그리고, 보유 회로(110)의 출력은 N채널형의 EL 구동용 TFT(125)의 게이트에 인가되어 있다. EL 구동용 TFT의 소스는 전압원 VA에 접속됨과 함께, 드레인은 유기 EL 소자(22)의 애노드에 접속되어 있다. 유기 EL 소자(22)의 캐소드(33)는 공통 전압 VCOM에 바이어스되어 있다.
여기서, 보유 회로(110)에는 상술한 실시예와 마찬가지로 하여 드레인 신호선(61)으로부터의 디지털 영상 데이터가 기입된다. 여기서, 보유 회로(110)를 구성하는 두개의 인버터 회로에 공급되는 전원 전압 VDD를 데이터 기입 기간 중은 보유 회로(110)가 데이터를 보유하는 데 필요한 최소 전압(예를 들면 3V)으로 설정한다.
지금, 보유 회로(110)로부터 「H」가 출력되는 경우를 생각하면, EL 구동용 TFT(125)의 게이트에는 비교적 낮은 전압(예를 들면 3V)이 걸린다. 여기서, EL 구동용 TFT(125)의 임계치를 조정함으로써, 유기 EL 소자(22)가 오프 상태 또는 고저항 상태이며, 소등되어 있는 것으로 한다.
그리고, 데이터 기입 기간 종료 후, 보유 회로(110)에 보유된 데이터에 기초하는 표시(정지 화상의 표시)를 행하는 기간에 대해서는 전원 전압 VDD를 고전압으로 승압한다. 그렇게 하면, EL 구동용 TFT(125)의 게이트의 전압도 높아진다. 따라서 유기 EL 소자(22)의 애노드에 VF 이상의 바이어스가 가해짐으로써 온 상태로 되어 점등되게 된다.
따라서, 상술한 구성의 EL 표시 장치에 따르면, 데이터 기입 기간 중은 전원 전압 VDD가 낮게 설정됨으로써, 상술한 실시예와 마찬가지로 저소비 전력화가 가능함과 함께, 기입 종료 후에 전원 전압 VDD가 승압됨으로써, 유기 EL 소자가 점등되어 양호한 발광 표시가 얻어진다.
본 발명의 표시 장치에 따르면, 각 표시 화소에 디지털 영상 데이터를 보유하기 위한 보유 회로를 포함한 표시 장치에 있어서, 보유 회로에 공급하는 전원 전압을 기입할 때는 낮게 설정하고, 기입 후의 표시 시는 높게 설정하고 있기 때문에, 상기 보유 회로로의 데이터 오기입을 방지함과 함께, 저소비 전력화를 도모할 수 있다.
또한, 본 발명의 표시 장치에 따르면, 화소 선택 소자를 작게 할 수 있기 때문에 화소의 미세 레이아웃을 행하는 것이 가능해진다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 회로 구성도.
도 2는 본 발명의 제1 실시예에 따른 승압 회로의 회로 구성도.
도 3은 본 발명의 제1 실시예에 따른 영상 신호의 전환 회로의 회로 구성도.
도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치의 타이밍도.
도 5는 반사형 액정 표시 장치의 단면도.
도 6은 본 발명의 제2 실시예에 따른 EL 표시 장치의 회로 구성도.
도 7은 종래예에 따른 액정 표시 장치의 회로 구성도.
도 8은 종래예에 따른 액정 표시 장치의 다른 회로 구성도.
도 9는 종래예에 따른 액정 표시 장치의 문제점을 설명하기 위한 회로도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 절연성 기판
13 : 게이트 전극
21 : 액정
40 : 회로 선택 회로
43 : 회로 선택 회로
50 : 게이트 드라이버
51 : 게이트 신호선
60 : 드레인 드라이버
61 : 드레인 신호선
70 : 화소 선택 회로
85 : 보조 용량
95 : 승압 회로
110 : 보유 회로
120 :신호 선택 회로

Claims (10)

  1. 기판 상의 한 방향으로 배치된 복수의 게이트 신호선과, 상기 게이트 신호선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 상기 게이트 신호선으로부터의 주사 신호에 의해 선택됨과 함께 상기 드레인 신호선으로부터 영상 신호가 공급되는 표시 화소가 매트릭스형으로 배치된 표시 장치에 있어서,
    상기 게이트 신호선으로부터 입력되는 신호에 따라 상기 드레인 신호선으로부터의 디지털 영상 신호가 기입됨과 함께 상기 디지털 영상 신호를 보유하는 보유 회로와,
    상기 디지털 영상 신호의 기입 종료 후에 상기 보유 회로에 공급되는 전원 전압을 승압하는 승압 회로를 포함하고, 상기 보유 회로의 출력에 따라 표시를 행하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 보유 회로는 정귀환된 2단의 인버터 회로를 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서,
    상기 인버터 회로는 CMOS형 인버터 회로인 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서,
    상기 보유 회로의 출력에 따라 표시 전극에 공급하는 신호를 선택하는 신호 선택 회로를 포함하고, 상기 신호 선택 회로는 상기 보유 회로로부터의 신호가 게이트에 인가된 복수의 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서,
    상기 승압 회로에 의해 승압된 전원 전압은 상기 표시 전극에 공급하는 신호에 상기 박막 트랜지스터의 임계치 전압을 가한 전압보다 높은 것을 특징으로 하는 표시 장치.
  6. 기판 상의 한 방향으로 배치된 복수의 게이트 신호선과, 상기 게이트선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 상기 게이트 신호선으로부터의 주사 신호에 의해 선택되며, 상기 드레인 신호선으로부터 영상 신호가 공급됨과 함께 매트릭스형으로 배치된 표시 화소와, 상기 표시 화소 내에 상기 게이트 신호선으로부터 입력되는 신호에 따라 상기 드레인 신호선으로부터의 디지털 영상 신호가 기입됨과 함께 그 디지털 영상 신호를 보유하는 보유 회로와,
    상기 보유 회로에 공급되는 전원 전압을 승압하는 승압 회로를 포함하고, 상기 보유 회로의 출력에 따라 표시를 행하는 표시 장치의 구동 방법에 있어서,
    상기 게이트 신호선으로부터 입력되는 신호에 따라 상기 드레인 신호선으로부터의 디지털 영상 신호를 상기 보유 회로에 기입한 후에, 상기 승압 회로에 의해 상기 보유 회로에 공급되는 전원 전압을 승압하고, 상기 디지털 영상 신호에 따른 화상 표시를 행하는 것을 특징으로 하는 표시 장치의 구동 방법.
  7. 제6항에 있어서,
    상기 보유 회로는 정귀환된 2단의 인버터 회로를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  8. 제7항에 있어서,
    상기 인버터 회로는 CMOS형 인버터 회로인 것을 특징으로 하는 표시 장치의 구동 방법.
  9. 제6항에 있어서,
    상기 보유 회로의 출력에 따라 표시 전극에 공급하는 신호를 선택하는 신호 선택 회로를 포함하고, 상기 신호 선택 회로는 상기 보유 회로로부터의 신호가 게이트에 인가된 복수의 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  10. 제9항에 있어서,
    상기 승압 회로에 의해 승압된 전원 전압은 상기 표시 전극에 공급하는 신호에 상기 박막 트랜지스터의 임계치 전압을 가한 전압보다 높은 것을 특징으로 하는 표시 장치의 구동 방법.
KR10-2001-0057508A 2000-09-18 2001-09-18 표시 장치 및 그 구동 방법 KR100481108B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000282173 2000-09-18
JPJP-P-2000-00282173 2000-09-18
JPJP-P-2001-00243091 2001-08-10
JP2001243091A JP5004386B2 (ja) 2000-09-18 2001-08-10 表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
KR20020022036A KR20020022036A (ko) 2002-03-23
KR100481108B1 true KR100481108B1 (ko) 2005-04-07

Family

ID=26600138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0057508A KR100481108B1 (ko) 2000-09-18 2001-09-18 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
JP (1) JP5004386B2 (ko)
KR (1) KR100481108B1 (ko)
CN (1) CN1322358C (ko)
TW (1) TWI249632B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004139043A (ja) * 2002-09-24 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004139042A (ja) * 2002-09-24 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2007199441A (ja) * 2006-01-27 2007-08-09 Hitachi Displays Ltd 画像表示装置
JP2008170758A (ja) * 2007-01-12 2008-07-24 Epson Imaging Devices Corp 表示装置及びこれを搭載した電子機器
JP5428299B2 (ja) * 2008-03-18 2014-02-26 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI427596B (zh) * 2009-08-14 2014-02-21 Innolux Corp 顯示裝置
TWI409760B (zh) 2009-12-17 2013-09-21 Au Optronics Corp 具畫素資料自我保持機能之有機發光顯示裝置
KR101716781B1 (ko) * 2010-08-20 2017-03-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 전원 공급 방법
CN105280126B (zh) * 2014-07-22 2018-12-21 凌巨科技股份有限公司 显示驱动电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250615A (ja) * 1993-02-22 1994-09-09 Casio Comput Co Ltd 電気的表示装置
JPH06250612A (ja) * 1993-02-24 1994-09-09 Toppan Printing Co Ltd 強誘電性液晶ディスプレイの走査側電極駆動回路
JPH08286170A (ja) * 1995-02-16 1996-11-01 Toshiba Corp 液晶表示装置
JPH1138383A (ja) * 1997-07-17 1999-02-12 Denso Corp マトリクス型液晶表示装置
KR19990016185A (ko) * 1997-08-13 1999-03-05 윤종용 박막 트랜지스터 액정 표시 장치의 구동 방법
KR20000032793A (ko) * 1998-11-18 2000-06-15 윤종용 러쉬 전류 감소 회로
KR20000053573A (ko) * 1999-01-22 2000-08-25 모리시타 요이찌 교류형 플라즈마 디스플레이 패널의 구동방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823091A (ja) * 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
JPS63261228A (ja) * 1987-04-20 1988-10-27 Hitachi Ltd 液晶表示装置の駆動方法
US5303190A (en) * 1992-10-27 1994-04-12 Motorola, Inc. Static random access memory resistant to soft error
JPH07141883A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd スタティックｒａｍ
JPH08194205A (ja) * 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JP4198201B2 (ja) * 1995-06-02 2008-12-17 株式会社ルネサステクノロジ 半導体装置
JP3188634B2 (ja) * 1995-10-31 2001-07-16 松下電器産業株式会社 データ保持回路
US6020870A (en) * 1995-12-28 2000-02-01 Advanced Display Inc. Liquid crystal display apparatus and driving method therefor
KR100236570B1 (ko) * 1996-05-15 2000-01-15 비센트 비.인그라시아 액정 디스플레이 작동 시스템과 그 방법
JP3156045B2 (ja) * 1997-02-07 2001-04-16 株式会社日立製作所 液晶表示装置
JP3231696B2 (ja) * 1998-03-04 2001-11-26 山形日本電気株式会社 液晶駆動回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250615A (ja) * 1993-02-22 1994-09-09 Casio Comput Co Ltd 電気的表示装置
JPH06250612A (ja) * 1993-02-24 1994-09-09 Toppan Printing Co Ltd 強誘電性液晶ディスプレイの走査側電極駆動回路
JPH08286170A (ja) * 1995-02-16 1996-11-01 Toshiba Corp 液晶表示装置
JPH1138383A (ja) * 1997-07-17 1999-02-12 Denso Corp マトリクス型液晶表示装置
KR19990016185A (ko) * 1997-08-13 1999-03-05 윤종용 박막 트랜지스터 액정 표시 장치의 구동 방법
KR20000032793A (ko) * 1998-11-18 2000-06-15 윤종용 러쉬 전류 감소 회로
KR20000053573A (ko) * 1999-01-22 2000-08-25 모리시타 요이찌 교류형 플라즈마 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
CN1322358C (zh) 2007-06-20
CN1345023A (zh) 2002-04-17
TWI249632B (en) 2006-02-21
KR20020022036A (ko) 2002-03-23
JP5004386B2 (ja) 2012-08-22
JP2002162948A (ja) 2002-06-07

Similar Documents

Publication Publication Date Title
KR100469877B1 (ko) 표시 장치 및 그 제어 방법
KR100462133B1 (ko) 표시 장치
US11308872B2 (en) OLED display panel for minimizing area of internalconnection line part for connecting GIP dirving circuit located in active area and OLED display device comprising the same
KR100481099B1 (ko) 표시 장치
JP2012088736A (ja) 表示装置
JP2012088737A (ja) 表示装置
KR100468174B1 (ko) 표시 장치
JP4204204B2 (ja) アクティブマトリクス型表示装置
WO2012023467A1 (ja) 表示装置
KR100481108B1 (ko) 표시 장치 및 그 구동 방법
KR100465472B1 (ko) 액티브 매트릭스형 표시 장치
KR100497455B1 (ko) 액티브 매트릭스형 표시 장치
KR100459624B1 (ko) 표시 장치
KR100597912B1 (ko) 표시 장치
JP4115099B2 (ja) 表示装置
JP3863729B2 (ja) 表示装置
KR100522060B1 (ko) 표시 장치
JP2012063790A (ja) 表示装置
KR100469193B1 (ko) 표시 장치
JP4278314B2 (ja) アクティブマトリクス型表示装置
JP4197852B2 (ja) アクティブマトリクス型表示装置
JP2002162947A (ja) 表示装置
JP4297629B2 (ja) アクティブマトリクス型表示装置
JP4297628B2 (ja) アクティブマトリクス型表示装置
JP2006195121A (ja) 電気光学装置、電気光学装置の駆動方法、および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee