JP2011039514A - 表示装置 - Google Patents

Abstract

【課題】 本発明は、低パワーの省電力型表示装置を提供することを課題とする。
【解決手段】 表示装置を複数の画素回路を備え、前記画素回路がそれぞれ発光ユニットと、画像データを保存するメモリ回路と、前記発光ユニット及び前記メモリ回路にカップリング接続されて、前記画像データに基づき前記発光ユニットを駆動する駆動回路と、で構成することで解決した。
【選択図】図２

Description

本発明は表示装置に関し、特に、有機発光ダイオード（Organic Light-Emitting Diode, OLED）を有する表示装置に関する。

近年、有機発光ダイオード（OLED）は、高輝度、フルカラー化、広視角、自発光、高速応答、フレキシブル、製造工程の簡単さ、低コスト等の多くのメリットを有することから、液晶表示技術に比べ、より平面表示装置が要求する条件を満たせるようになった。

図１は、従来の有機発光ダイオード表示装置の画素回路を示した図である。図1に示したように、画素回路10は、マトリックス状のスキャンラインS及びデータラインDと交差して接続され、さらに、n型薄膜トランジスタ11、p型薄膜トランジスタ12、キャパシタ13及び有機発光ダイオード14を有する。このうち、n型薄膜トランジスタ11のゲートはスキャンラインSに、ドレインはデータラインDに、ソースはp型薄膜トランジスタ12及びキャパシタ13に、それぞれ接続される。このため、一フレームタイム（frame time）内において、スキャンラインSがスキャン信号を出力して、n型薄膜トランジスタ11をＯＮにすると、画像データがデータラインDからn型薄膜トランジスタ11を経由して、キャパシタ13に入力される。この時、p型薄膜トランジスタ12はＯＦＦである。続いて、n型薄膜トランジスタ11がＯＦＦになり、p型薄膜トランジスタ12がキャパシタ13内に保存された画像データに基づきＯＮとなって、電源Vddから入力された電流が有機発光ダイオード14を駆動して発光させる。

メモリ15は、画素回路10に書き込まれた画像データを保存し、ゲートドライバ16が画素回路10をコントロールしてソースドライバ17から画像データを受け取ることで、ソースドライバ17にメモリ15が保存した画像データを画素回路10に書き込ませる。

QVGAの解析度から言えば、合計320列の画素回路とデータラインDが接続されている。画像データに対応するアナログ電圧は、データラインDを介して、順に各画素回路に転送される。次のフレームタイムまで、各画素回路は入力されるアナログ電圧に対応する準位の輝度を維持する必要がある。各画素の輝度はｐ型薄膜トランジスタ12のゲート電圧の関数であるため、ｐ型薄膜トランジスタ12のゲート電圧は キャパシタ13によって一フレームタイム（約16.6マイクロ秒）の間確実に維持されなければならない。

しかしながら、ｎ型薄膜トランジスタ11またはｐ型薄膜トランジスタ12に関わらず、いずれもリーク電流（leakage current）の問題が存在する。このため、キャパシタ13内に保存される電気エネルギーを消費して、画像データの電圧準位を変化させてしまう。そして、一定の時間が経過すると（例：一フレームタイムより長い時間）、ｐ型薄膜トランジスタ12のゲート電圧は維持できなくなる。このように、ｐ型薄膜トランジスタ12は、新しい画像データが供給されない限り、一フレームタイム内に正確な画像データによってＯＮまたはＯＦＦの切り替えができない。しかしながら、新しい画像データを供給し続けるためには、有機発光ダイオード表示装置の電力消費が大きくなる。

したがって、本発明は、低パワーの省電力型表示装置を提供することを課題とする。

上記課題を解決するために、本発明は、低パワーの省電力表示装置を提供することを目的とする。
この目的を達成するために、本発明の表示装置は、複数の画素回路を備え、各画素回路は、発光ユニット、メモリ回路及び駆動回路を有する。メモリ回路は、画像データを保存し、駆動回路は発光ユニット及びメモリ回路にカップリング接続されて、画像データに基づき発光素子を駆動する。

上述のように、本発明の表示装置において、各画素回路はメモリ回路を有することで、一フレームタイム内に画像データを記憶する。このため、データラインから画像データを受信し続けるという特性を必要とせずに、メモリ回路内の画像データを保持する。このように、ソースドライバが画像データを保存し続けて、それを対応する画素回路に書き込むという必要がないため、余計な電力をソースドライバに送る必要がなく、故に、消費電力を抑えることが可能である。このタイプの駆動方式は、やや暗い表示状況に特に効果を発揮する。

さらに、本発明の表示装置は、モード切替回路を備えることで、普通モードまたは画素回路内メモリモードに切り替えることが可能である。このため、表示装置が上述の低パワー駆動を利用することも、従来の駆動方式を利用することも可能であり、これにより本発明の応用範囲を広くする。

本発明の表示装置において、各画素回路はメモリ回路を有することで、一フレームタイム内に画像データを記憶する。このため、データラインから画像データを受信し続けるという特性を必要とせずに、メモリ回路内の画像データを保持する。このように、ソースドライバが画像データを保存し続けて、それを対応する画素回路に書き込むという必要がないため、余計な電力をソースドライバに送る必要がなく、故に、消費電力を低く抑えることが可能である。

従来の有機発光ダイオード表示装置における画素回路の回路構成を示した図である。 本発明の実施例における表示装置の回路のブロック図である。 本発明の実施例における表示装置の各画素回路の回路構成を示し、メモリ回路が１個のインバータで構成されたものを示した図である。 本発明の実施例における表示装置の各画素回路の回路構成を示し、メモリ回路が２個のインバータで構成されたものを示している。 従来のメモリ回路を有さない表示装置の電力消費代表曲線図である。 本発明の実施例におけるメモリ回路を有する表示装置の電力消費代表曲線図である。 本発明の実施例における表示装置の各画素回路の回路構成を示した図である。 本発明の他の実施例における表示装置の回路のブロック図である。 図６の表示装置の各画素回路の回路構成を示した図である。 図７の回路の作動時の状態を示した図である。 図７の回路の作動時の状態を示した図である。 図７の回路の作動時の状態を示した図である。 図７の回路の作動時の状態を示した図である。

以下に、図を参照しながら、本発明の好適な実施例における表示装置について説明する。
図２は本発明の一実施例における表示装置の回路のブロック図である。図２に示したように、表示装置2は、複数の画素回路20を備え、各画素回路20は発光ユニット21、メモリ回路22及び駆動回路23を有する。

メモリ回路22は、画像データ221を保存し、駆動回路23は発光ユニット21及びメモリ回路22にカップリング接続されて、画像データ221に基づき発光ユニット21を駆動する。

画素回路20は、マトリックス状に配列され、例えば、三個の画素回路20が共同で画素回路ユニットを構成する。しかしながら、画素回路20は、多辺形またはその他の形状に配列することも可能で、画素ユニットを構成するのに必要な画素回路の数量はそれぞれ異なる。画素回路20の配列方式は、例えば、ストライプ（stripe）配列またはモザイク（mosaic）配列等である。

発光ユニット21は、例えば、有機発光ダイオードで、表示装置は、ここでは有機発光ダイオード表示装置を例としている。有機発光ダイオードは、例えば、赤色有機発光ダイオード、緑色有機発光ダイオード、青色有機発光ダイオード、黄色有機発光ダイオードまたは白色有機発光ダイオードが可能であるが、ここでは制限しない。つまり、表示装置は有機電界発光素子を有する。

メモリ回路22は、図3Aまたは図3BによってSRAM様態を実現することで、メモリ回路22をロックするロジック状態であり、メモリ回路22の行為はSRAMに類似する。図3Aに示したように、例えば、メモリ回路22はトランジスタ222及びインピーダンス223を有する。スイッチング回路24がＯＦＦの時、トランジスタ222及びインピーダンス223は、メモリ回路22をロックすることができるロジック状態である。図3Bに示したメモリ回路22aは、二個のインバータを有することで、スイッチング回路24がＯＦＦの時にメモリ回路22aをロックすることができるロジック状態であり、各インバータは二個のトランジスタ224、225を有する。図3A及び図3Bの詳細は後述する。

図2及び図3Aに示したように、駆動回路23は、トランジスタ231を有し、それはｐ型薄膜トランジスタまたはｎ型薄膜トランジスタである。

本実施例において、各画素回路20はさらに、スイッチング回路24とメモリ回路22を備えてカップリング接続される。また、スイッチング回路24は、それぞれこのうちの１本のスキャンラインS及びこのうちの１本のデータラインDにカップリング接続される。

表示装置2はさらに、複数の画素回路20にそれぞれカップリング接続されるスキャンラインS及びデータラインDを備える。ゲートドライバ41は、スキャンラインSを介して、データを画素回路20に書き込むタイミングをコントロールする。ソースドライバ42は、データラインDを介して画像データ221を画素回路20に書き込む。

スイッチング回路24は、メモリ回路22に定期的に画像データが書き込まれるのをコントロールする。例えば、スイッチング回路24がゲートドライバ41のコントロールによってＯＮとなる時、ソースドライバ42は、データラインDを介して画像データ221をメモリ回路22に書き込む。

以下に、図3Aを参照しながら、本実施例の画素回路の動作を説明する。図3Aは、本実施例の表示装置2における各画素回路20の回路構成を示した図である。発光ユニット21は有機発光ダイオードで、表示装置は有機発光ダイオード表示装置である。図3Aにおいて、わかりやすく説明するために、一画素回路の回路構成のみを表示する。しかしながら、これは本発明を制限するものではない。また、例えば、メモリ回路は、トランジスタ222（例えば、n型薄膜トランジスタ）及びインピーダンス223を含むが、これに限られるものではない。

このため、一フレームタイム内に、スキャンラインS上のスキャン信号S1がスイッチング回路24のトランジスタ241をＯＮにすると、画像データ221は、データラインDを介してスイッチング回路24のトランジスタ241を経てメモリ回路22内に入力されて保存される。次に、メモリ回路22内に保存された画像データ221は、駆動回路23のトランジスタ231をＯＮにする度合いをコントロールして、電源Vddから発光ユニット21に入力される電流をコントロールすることで、発光ユニット21の発光の度合いをコントロールする。

図1に示した従来の有機発光ダイオード表示装置は、外部メモリ15によって各画素回路のデータを保存する必要がある。さらに、ソースドライバ17は、定期的にこれらのデータをデータラインを介して画素回路に出力する必要がある。しかしながら、本実施例の表示装置の各画素回路20はメモリ回路22を有するため、メモリ回路22は、更新（refresh）するだけでよく、データラインDから画像データ221を受信し続ける必要がない。言い換えれば、メモリ回路22の更新メカニズムを利用して、メモリ回路22内の画像データを保持することが可能である。このように、ソースドライバは、画像データを保存して、それを対応する画素回路に書き込み続ける必要がなく、故に、余計な電力をソースドライバに提供する必要がないため消費電力を低く抑えることが可能である。

メモリ回路は、異なる設計方式が可能で、例えば、図3Bに示したように、メモリ回路22aは二個のインバータから構成され、各インバータは一個のｐ型薄膜トランジスタ224及び一個のｎ型薄膜トランジスタ225を含むが、これに限られるものではない。ここで、特に説明すべき点は、インバータは一定の駆動能力を有するため、駆動回路23は、電流を拡大するメモリ回路22aに統合されたインバータであるという点である。

図4Aは、メモリ回路を有さない従来の有機発光ダイオード表示装置の電力消費代表曲線を示した図である。そして、図4Bは、本実施例の図3Aにおけるメモリ回路を有する表示装置2の電力消費代表曲線を示した図である。図4A及び図4Bにおいて、X軸は表示装置のスキャンラインの数量を表し、Y軸はパワーを表す。このうち、実線は表示発光ユニットの全パワーを、点線は駆動集積回路（IC）のパワーを表す。

図4Aに示したように、従来のソースドライバは、データを画素回路に書き込み続ける必要がある。表示装置のスキャンラインが多い場合ほど、ソースドライバがより多くの画像データを異なるスキャンライン上の画素回路に転送するため、ソースドライバのパワーを増やす必要がある。さらに、表示装置が一部に表示画像を有する時、または、表示装置が暗くなった時でも、ソースドライバは停止することができない上に、頻繁にメモリを読み取るため、ソースドライバの消費電力が表示装置2の総消費電力の大部分を占める。

図4Aと比較すると、図4Bは、画素回路20がメモリ回路22を有することによって画像データを保存するため、画像の画面を維持させることが可能である。このため、ソースドライバ42は画像データを画素回路20に提供し続ける必要がなく、ソースドライバ42が画像データを画素回路20に提供することを停止できることで、表示装置2のスキャンラインが多くなってもパワーは増加しない。

図4A及び図4Bからわかるように、本実施例の表示装置2において、駆動回路のパワーは表示装置2のサイズが大きくなるに伴って増加することはない。全体の表示装置のパワーも従来の技術より低い。

本実施例において、メモリ回路22が画像データを保存するように設定されていることで、余計な電力をソースドライバに提供して、画素回路に画像データを保存する必要がない。したがって、表示装置2のパワーはさらに低くすることが可能である。

しかしながら、図3Aまたは図3Bのメモリ回路22、22aは、記憶1ビット（bit）のデータを記憶するのみであり、保存データの容量を増やすために、図5のように、各画素回路20aが複数のメモリ回路226〜229を有して、駆動回路23aが複数のトランジスタ231を有し、スイッチング回路24aが複数のトランジスタ241を有し、トランジスタ231及びトランジスタ241が、それぞれ対応するメモリ回路226〜229にカップリング接続される。これによって、各画素回路20aの有機発光ダイオード21に異なる階調変化を生じさせる。

例を挙げると、メモリ回路226〜229は、それぞれ異なるビットを意味する。例えば、メモリ回路226からメモリ回路229は、左端ビットから右端ビットまでを意味する。各トランジスタ231は、異なる駆動能力を有するように設計されることが可能で、上位に近いビットに対応するトランジスタ231はより強い駆動能力を有する。このうち、トランジスタ231の駆動能力はトランジスタ231の等価インピーダンスに関連する。

図6は、本発明の他の実施例の表示装置3の回路のブロック図である。表示装置3は、複数のスキャンラインS、データラインD、モード制御ラインC、電源ライン（図示されず）及び複数の画素回路30を備える。各画素回路30は発光ユニット31、メモリ回路32、駆動回路33及びモード切替回路35を有する。

メモリ回路32は、画像データ321を保存し、駆動回路33と有機発光ダイオード31及びメモリ回路32はカップリング接続されて、画像データ321に基づき、発光ユニット31駆動する。

画素回路30の回路構成とその変更例は、前述の実施例の画素回路20に類似し、発光ユニット31の種類と変化は、前述の実施例の発光ユニット21に類似するため、ここでは詳述しない。

データラインDは、それぞれスキャンラインSと垂直に交差して配列され、それぞれ画素回路30にカップリング接続される。モード制御ラインCはスキャンラインSと平行に設置される。

本実施例において、メモリ回路32は、前述の実施例に記述された揮発性または不揮発性のメモリ回路が可能である。また、メモリ回路32は個別受動部品であり、その保存値はデジタル形式である。また、メモリ回路32は、デジタル方式によってデータを保存できるキャパシタを含むことも可能である。キャパシタはデジタルモードまたはアナログモードによってその記録したデータを表示することができる。

モード切替回路35はメモリ回路32にカップリング接続される。それは、モード制御ラインCにコントロールされて、画素回路30を起動させて、画素回路内のメモリモード（Memory-In-Pixel Mode，MIP Mode）によって作動する。モード切替回路35とメモリ回路32及び駆動回路33は、カップリング接続されて、メモリ回路32をコントロールすることで、デジタルモードまたはアナログモードによって保存されたデータを表示する。駆動回路33は、メモリ回路32の画像データ321に基づき発光ユニット31を駆動する。

以下に、図7から図11を参照しながら、本実施例の画素回路30の動作を説明する。図7は、本実施例における図6中の表示装置3の各画素回路の回路構成を示した図である。図７において、わかりやすく説明するために、一画素回路の回路構成のみを表示する。しかしながら、これに限られるものではない。さらに、本実施例において、メモリ回路32はキャパシタ322を例とする。モード切替回路35は、イネーブルスイッチ351及びフィードバックスイッチ352を例とするが、これに限られるものではない。

図7に示したように、イネーブルスイッチ351は、駆動回路33及びメモリ回路32にカップリング接続されて、駆動回路33をコントロールして、メモリ回路32の画像データに基づきノーマルモード、または、画素回路内メモリモードに基づいて発光ユニット31を駆動する。フィードバックスイッチ352は、イネーブルスイッチ351及び発光ユニット31にカップリング接続される。発光ユニット31は、陰極及び陽極を有し、発光ユニット31の陰極はフィードバックスイッチ352のゲート及び駆動回路33のトランジスタ331のドレインにカップリング接続される。発光ユニット31の陽極は電源ライン（電源Vss）にカップリング接続される。

駆動回路33のトランジスタ331は、ｐ型薄膜トランジスタで、トランジスタ331のソースが電源ライン（電源Vdd）に接続される。このうち、電源ラインは画素回路30が対応する行に沿って延伸する。トランジスタ331のゲートは、メモリ回路32のキャパシタ322の一端、スイッチング回路34のトランジスタ341のドレイン及びイネーブルスイッチ351のドレインに接続される。本実施例において、キャパシタ322の他端は電源ライン（電源Vdd）に接続される。

トランジスタ341は、ｎ型薄膜トランジスタで、トランジスタ341のソースは対応するデータラインDにカップリング接続される。トランジスタ341のゲートはスキャンラインSにカップリング接続される。このうち、スキャンラインSは画素回路30に対応する列に沿って延伸する。

イネーブルスイッチ351は、ｎ型薄膜トランジスタで、イネーブルスイッチ351のゲートはモード制御ラインCにカップリング接続される。このうち、モード制御ラインCは画素回路30に対応する行に沿って延伸する。イネーブルスイッチ351のドレインはフィードバックスイッチ352のドレインにカップリング接続される。

フィードバックスイッチ352は、ｎ型薄膜トランジスタで、フィードバックスイッチ352のソースはバイアス電圧導線Lにカップリング接続される。このうち、バイアス電圧導線Lは画素回路30の対応する列に沿って延伸する。例えば、バイアス電圧導線は低電位導線である。

イネーブルスイッチ351がＯＦＦの時、キャパシタ322が保存する画像データ321は、アナログ方式によって解読される。画像データ321の電圧準位はトランジスタ331を流れる電流の大きさをコントロールする。イネーブルスイッチ351がＯＮの時、キャパシタ322が保存する画像データ321は、デジタル方式によって解読される。これは、画素回路内メモリモードで、この動作モードは低パワーモードが可能である。

図8に示したように、ノーマルモードにおいて、メモリ回路32は定期的に画像データ321が書き込まれ、メモリ回路32はアナログモードで保存したデータを表示する。駆動回路33は、画像データ321に基づき発光ユニット31を駆動する。

イネーブルスイッチ351がＯＦＦの時、画素回路30の動作はノーマルモードである。スイッチング回路34はメモリ回路32をコントロールして、定期的に画像データ321が書き込まれる。一フレームタイム内に、スキャンラインSがスキャン信号S1を出力することでトランジスタ341を起動させて、画像データ321がデータラインDからトランジスタ341を経てキャパシタ322に入力される。画素回路30がスキャンラインSにスキャニングされたら、トランジスタ341がＯＦＦになり、キャパシタ322の電圧準位はトランジスタ331を流れる電流の大きさをコントロールする。トランジスタ331を流れる電流は、発光ユニット31を駆動して発光させ、発光ユニット31の発光輝度を目標にまで達成させる。

図9及び図10に示したように、イネーブルスイッチ351がＯＮの時、画素回路30は画素回路内メモリモードにおいて作動する。このモードにおいては、スキャンラインS上にスキャン信号がなく、トランジスタ341はＯＦＦである。

画素回路内メモリモードにおいて、メモリ回路32が保存した画像データ321は、不均衡なリーク電流を利用して保持される。例えば、不均衡なリーク電流が発生するのは、スイッチング回路34のリーク電流がモード切替回路35のリーク電流より大きいことに起因する。不均衡なリーク電流は、図10に示したように、トランジスタ341及びフィードバックスイッチ352のリーク電流がそれらのゲート電圧に決定されるために、トランジスタ341、及び、イネーブルスイッチ351及びフィードバックスイッチ352のトランジスタのゲート電圧をコントロールすることで、効果的に、これらトランジスタのリーク電流がコントロールできる。したがって、トランジスタ341のリーク電流は、イネーブルスイッチ351及びフィードバックスイッチ352のトランジスタのリーク電流より大きいことにより、メモリ回路32のリーク電流が補償され、さらに、保存したデータを維持する。

メモリ回路32は、不均衡なリーク電流を利用して保持した画像データを保存して、デジタルモードでデータを保存する。駆動回路33は画像データに基づき発光ユニット31を駆動する。

仮に、ノードNが高準位である場合、駆動回路33はＯＦＦとなり、さらに、発光ユニット31は発光しない。このため、フィードバックスイッチ352のトランジスタはＯＦＦとなり、さらに、フィードバックループも起動しない。スイッチング回路34のリーク電流がイネーブルスイッチ351及びフィードバックスイッチ352のトランジスタからのリーク電流より大きいことで、画像データを保持する。この実施例において、ノードNは高準位を維持し、さらに、駆動回路33のＯＦＦの状態を確保して、発光ユニット31を発光させない。

キャパシタ322に保存される電荷がトランジスタを介して漏れ出すのを回避するため、データラインDは高電圧準位を保持する。トランジスタ341からのリーク電流がイネーブルスイッチ351及びフィードバックスイッチ352のトランジスタのリーク電流より高くても、ノードNの電圧は高準位に変化するか、高準位を維持する。したがって、ノードNが高電圧準位の時に、フィードバックループをＯＮにせずに電圧が保持される。

また、図11に示したように、画素回路内メモリモードにおいて、ノードNが低準位である時、トランジスタ331の駆動がＯＮであることで、駆動回路33を流れる電流は発光ユニット31を駆動する。発光ユニット31が発光時、フィードバックスイッチ352はＯＮであることで、メモリ回路32はイネーブルスイッチ351及びフィードバックスイッチ352を介してバイアス電圧導線Lに接続される。バイアス電圧導線Lは、追加設置された導線（図7から図9に示したとおり）か、発光ユニット31に接続された導線である。他の実施例において、バイアス電圧導線Lは、電源ラインVssに統合される。本実施例において、フィードバックスイッチ352のトランジスタのゲート電圧は、ほぼ発光ユニット31の順方向電圧降下であることから、フィードバックスイッチ352のトランジスタをＯＮにする。フィードバックループが起動することで、ノードNは低準位の状態を保持し、発光ユニットは発光を維持する。

言い換えれば、画素回路30は、第一モード及び第二モードの二種の表示モードを有する。

第一モードはノーマルモードで、このモードにおいて、アナログデータは、従来のように画素回路30のキャパシタ322に書き込まれ、トランジスタ331を駆動し、キャパシタ322が保存したアナログ電圧準位に基づき、発光ユニット31を流れる電流をコントロールする。

第二モードは画素回路内メモリモードで、このモードにおいて、画素回路30のメモリ回路32は、スキャンラインと隔離されて、メモリ回路32のデータは、変更されたり、リライトされたりすることがない。第二モードにおいて、ゲートドライバは、スキャン信号を画素回路30に出力しない。この駆動方式は、特にやや暗い表示状況において効果がある。

このモードにおいて、発光ユニット31は、階調変化の輝度を表示する。また、発光ユニット31が発光しているかどうかに関わらず、フィードバックスイッチ352は作動しない。

上述のように、本発明の表示装置において、各画素回路はメモリ回路を有することで一フレームタイム内に画像データを記憶する。このため、データラインから画像データを受信し続けるという特性を必要としない。すなわち、メモリ回路内の画像データが保持されるということである。したがって、ソースドライバは、画像データを保存し続けて、それを対応する画素回路に書き込む必要がないため、このような状況において余計な電力をソースドライバに送る必要がなく、故に、パワーを低くすることが可能である。このタイプの駆動方式は、やや暗い表示状況に特に効果を発揮する。

以上、本発明の実施例を図面を参照して詳述してきたが、具体的な構成は、これらの実施例に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更などがあっても、本発明に含まれる。

10 画素回路
11 ｎ型薄膜トランジスタ
12 ｐ型薄膜トランジスタ
13 キャパシタ
14 有機発光ダイオード
15 メモリ
16 ゲートドライバ
17 ソースドライバ
2、3 表示装置
20、20a、30 画素回路
21、31 発光ユニット
22、22a、226〜229、32 メモリ回路
221、321 画像データ
222、224、225 トランジスタ
223 インピーダンス
23、23a、33 駆動回路
231、331 トランジスタ
24、24a、34 スイッチング回路
241、341 トランジスタ
322 キャパシタ
35 モード切替回路
351 イネーブルスイッチ(enable switch)
352 フィードバックスイッチ
41 ゲートドライバ
42 ソースドライバ
C モード制御ライン
D データライン
L バイアス電圧導線
N ノード（node）
S スキャンライン
S1 スキャン信号
Vdd、Vss 電源

Claims (10)

1. 複数の画素回路を備え、
   前記画素回路がそれぞれ発光ユニットと、
   画像データを保存するメモリ回路と、
   前記発光ユニット及び前記メモリ回路にカップリング接続されて、前記画像データに基づき前記発光ユニットを駆動する駆動回路と、
   を有することを特徴とする表示装置。
2. 前記発光ユニットは、有機発光ダイオードであることを特徴とする請求項１に記載の表示装置。
3. 前記メモリ回路は、SRAMまたはデジタル方式によってデータを保存できるキャパシタであることを特徴とする請求項１に記載の表示装置。
4. 前記画素回路はさらに、
   前記メモリ回路及びモード制御ラインにカップリング接続されて、前記駆動回路をコントロールして、前記メモリ回路に保存された前記画像データに基づき、ノーマルモードまたは画素回路内メモリモードによって前記発光ユニットを駆動するモード切替回路を備えることを特徴とする請求項１に記載の表示装置。
5. 前記モード切替回路は、
   前記駆動回路及び前記メモリ回路にカップリング接続されて、前記駆動回路をコントロールして、前記メモリ回路に保存された前記画像データに基づき、前記ノーマルモードまたは前記画素回路内メモリモードによって前記発光ユニットを駆動するイネーブルスイッチと、
   前記イネーブルスイッチ及び前記発光ユニットにカップリング接続されて、前記発光ユニットが発光する時ＯＮとなって、前記イネーブルスイッチ及びバイアス電圧導線に接続されるフィードバックスイッチとを備えることを特徴とする請求項４に記載の表示装置。
6. さらに、
   それぞれ前記画素回路にカップリング接続される複数のスキャンラインと、
   それぞれ前記画素回路にカップリング接続される複数のデータラインと、
   を備えることを特徴とする請求項４に記載の表示装置。
7. 各画素回路はさらに、
   前記メモリ回路、前記スキャンラインのうちの一本及び前記データラインのうちの一本にカップリング接続されるスイッチング回路を備えて、前記ノーマルモードにおいては、前記スキャンラインがスキャン信号を出力することで前記スイッチング回路をＯＮにし、前記データラインに前記画像データを前記メモリ回路に書き込ませることを特徴とする請求項６に記載の表示装置。
8. 前記スイッチング回路のリーク電流が前記モード切替回路のリーク電流より大きい時、前記メモリ回路に、保存した画像データを前記不均衡なリーク電流を利用して保持させることを特徴とする請求項４に記載の表示装置。
9. 前記画素回路内メモリモードにおいて、高電圧準位が前記データラインに提供されて、さらに、スキャン信号が前記スキャンラインに提供されないことを特徴とする請求項６に記載の表示装置。
10. さらに、有機電界発光素子を有する表示装置を備えることを特徴とする請求項１に記載の表示装置。

Images