JP3982992B2 - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP3982992B2 JP3982992B2 JP2000372835A JP2000372835A JP3982992B2 JP 3982992 B2 JP3982992 B2 JP 3982992B2 JP 2000372835 A JP2000372835 A JP 2000372835A JP 2000372835 A JP2000372835 A JP 2000372835A JP 3982992 B2 JP3982992 B2 JP 3982992B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- circuit
- holding circuit
- electrode
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0421—Horizontal resolution change
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置に関するものであり、特に画素に対応して複数の保持回路が設けられたアクティブマトリクス型表示装置に関するものである。
【０００２】
【従来の技術】
近年、表示装置は携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、省消費電力化に対応すべく研究開発が盛んに行われている。
【０００３】
図７に従来例に係る液晶表示装置（Liquid Crystal Display；ＬＣＤ）の一表示画素の回路構成図を示す。絶縁性基板（不図示）上に、ゲート信号線５１、ドレイン信号線６１とが交差して形成されており、その交差部近傍に両信号線５１、６１に接続された選択画素選択ＴＦＴ７０が設けられている。選択画素選択ＴＦＴ７０のソース７０ｓは液晶２１の画素電極１７に接続されている。
【０００４】
また、画素電極１７の電圧を１フィールド期間、保持するための補助容量８５が設けられており、この補助容量８５の一方の端子８６は選択画素選択ＴＦＴ７０のソース７０ｓに接続され、他方の電極８７には各表示画素に共通の電位が印加されている。
【０００５】
ここで、ゲート信号線５１にゲート信号が印加されると、選択画素選択ＴＦＴ７０はオン状態となり、ドレイン信号線６１からアナログ映像信号が画素電極１７に伝達されると共に、補助容量８５に保持される。画素電極１７に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向する。このような表示画素をマトリクス状に配置することによりＬＣＤを得ることができる。
【０００６】
従来のＬＣＤは、動画像、静止画像に関係なく表示を得ることができる。かかるＬＣＤに静止画像を表示する場合、例えば携帯電話の液晶表示部の一部に携帯電話を駆動するためのバッテリの残量表示として、乾電池の画像を表示することになる。
【０００７】
しかしながら、上述した構成の液晶表示装置においては、静止画像を表示する場合であっても、動画像を表示する場合と同様に、ゲート信号で選択画素選択ＴＦＴ７０をオン状態にして、映像信号を各表示画素に再書き込みする必要が生じていた。
【０００８】
そのため、ゲート信号及び映像信号等の駆動信号を発生するためのドライバ回路、及びドライバ回路の動作タイミングを制御するための各種信号を発生する外部ＬＳＩは常時動作するため、常に大きな電力を消費していた。このため、限られた電源しか備えていない携帯電話等では、その使用可能時間が短くなるという欠点があった。
【０００９】
これに対して、各表示画素にスタティック型メモリを備えた液晶表示装置が特開平８−１９４２０５号に開示されている。同公報の一部を引用して説明する。図８は特開平８−１９４２０５号に開示されている保持回路付きアクティブマトリクス型表示装置の平面回路構成図である。ゲート信号線５１と参照線５２が行方向に、ドレイン信号線６１が列方向に、それぞれ複数配置されている。そして、保持回路５４と画素電極１７間にはＴＦＴ５３が設けられている。保持回路５４に保持されたデータに基づいて表示を行うことにより、ゲートドライバ５０、ドレインドライバ６０を停止して消費電力を低減するものである。
【００１０】
図９はこの液晶表示装置の一画素を示す回路構成図である。基板上に画素電極がマトリクス状に配置されており、画素電極１７間には紙面左右方向にゲート信号線５１が、上下方向にドレイン信号線６１が配置されている。そしてゲート信号線５１と平行に参照線５２が配置され、ゲート信号線５１とドレイン信号線６１の交差部に保持回路５４が設けられ、保持回路５４と画素電極１７間にはスイッチ素子５３が設けられている。保持回路５４は２段インバータ５５，５６を正帰還させた形のメモリ、即ちスタティック型メモリ（Static Random Access Memory；ＳＲＡＭ）をデジタル映像信号の保持回路として用いる。特にＳＲＡＭは、ＤＲＡＭと異なり、データの保持にリフレッシュを必要としないので好適である。
【００１１】
ここで、スタティック型メモリに保持された２値デジタル信号に応じて、スイッチ素子５３は参照線Ｖｒｅｆと画素電極１７との間の抵抗値を、保持回路５４の出力に応じて制御し、液晶２１のバイアス状態を調整している。一方、共通電極には交流信号Ｖｃｏｍを入力する。本装置は理想上、静止画像のように表示画像に変化がなければ、メモリへのリフレッシュは不要である。
【００１２】
【発明が解決しようとする課題】
しかしながら、保持回路５４にスタティックＲＡＭを用いると、保持回路を構成するトランジスタの数は４つもしくは６つと多く、回路面積が大きい。そのため、一つの画素サイズを大きくせざるをえずに高精細化が困難であるという問題があった。
【００１３】
そこで、本発明は、保持回路を有する表示装置において、より高精細な表示装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は上記課題を解決するために成されたものであり、基板上の一方向に配置された複数のゲート信号線と、ゲート信号線に交差する方向に配置された複数のドレイン信号線と、ゲート信号線からの走査信号により選択されると共にドレイン信号線から映像信号が供給される複数の画素電極と、複数の画素電極に対向する対向電極と、画素電極と対向電極との間に挟持される液晶と、画素電極と対向して配置され、画素電極と対向電極との間に印加される電圧を保持する補助容量を形成する補助容量電極と、画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、通常動作モード時に、保持回路の少なくとも一部は、所定の電位に固定され、画素電極と対向電極との間の電圧を維持する補助容量として機能するアクティブマトリクス型表示装置である。
【００１５】
また、基板上の一方向に配置された複数のゲート信号線と、ゲート信号線に交差する方向に配置された複数のドレイン信号線と、ゲート信号線からの走査信号により選択されると共にドレイン信号線から映像信号が供給される複数の画素電極と、複数の画素電極に対向する対向電極と、画素電極と対向電極との間に挟持される液晶と、画素電極と対向電極との間に印加される電圧を保持する補助容量と、画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、補助容量は、保持回路が画素電極に重畳する面積に応じた容量を有するアクティブマトリクス型表示装置である。
【００１６】
また、基板上の一方向に配置された複数のゲート信号線と、ゲート信号線に交差する方向に配置された複数のドレイン信号線と、ゲート信号線からの走査信号により選択されると共にドレイン信号線から映像信号が供給される複数の画素電極と、複数の画素電極に対向する対向電極と、画素電極と対向電極との間に挟持される液晶と、画素電極と対向電極との間に印加される電圧を保持する補助容量と、画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、補助容量は、保持回路と画素電極との間に生じる寄生容量に応じた容量を有するアクティブマトリクス型表示装置である。
【００１７】
さらに、保持回路は、複数の画素電極にまたがって配置されている。
【００１８】
さらに、補助容量は、各画素毎に異なる容量値を有し、補助容量の容量値と保持回路が画素電極と形成する容量の合計は、保持回路が画素電極と形成する容量の画素毎の差よりも小さい。
【００１９】
さらに、任意の２画素における合計容量Ctotalの差を△Ctotal、画素電極と対向電極とが液晶を挟んで形成する容量CLCとすると、
△Ctotal≦(CLC+Ctotal)／５
を満たす。
【００２０】
【発明の実施の形態】
次に、本発明の実施形態に係る表示装置について説明する。図１に本発明の表示装置を液晶表示装置に応用した場合の回路構成図を示す。
【００２１】
液晶表示パネル１００には、絶縁基板１０上に複数の画素電極１７がマトリックス状に配置されている。そして、ゲート信号を供給するゲートドライバ５０に接続された複数のゲート信号線５１が一方向に配置されており、これらのゲート信号線５１と交差する方向に複数のドレイン信号線６１が配置されている。
【００２２】
ドレイン信号線６１には、ドレインドライバ６０から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタＳＰ１，ＳＰ２，・・・，ＳＰｎがオンし、データ信号線６２のデータ信号（アナログ映像信号又はデジタル映像信号）が供給される。
【００２３】
ゲートドライバ５０は、あるゲート信号線５１を選択し、これにゲート信号を供給する。選択された行の画素電極１７にはドレイン信号線６１からデータ信号が供給される。
【００２４】
以下、各画素の詳細な構成について説明する。ゲート信号線５１とドレイン信号線６１の交差部近傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネル型回路選択ＴＦＴ４２から成る回路選択回路４０が設けられている。回路選択ＴＦＴ４１，４２の両ドレインはドレイン信号線６１に接続されると共に、それらの両ゲートは回路選択信号線８８に接続されている。回路選択ＴＦＴ４１，４２は、選択信号線８８からの選択信号に応じていずれか一方がオンする。また、後述するように回路選択回路４０と対を成して、回路選択回路４３が設けられている。回路選択回路４０、４３は、それぞれのトランジスタが相補的に動作すればよく、Ｐチャネル、Ｎチャネルは逆でももちろんよい。また、回路選択回路４０、４３はいずれか一方のみを省略することもできる。
【００２５】
これにより、後述する通常動作モードであるアナログ映像信号表示（フルカラー動画像対応）とメモリ動作モードであるデジタル映像表示（低消費電力、静止画像対応）とを選択して切換えることが可能となる。また、回路選択回路４０に隣接して、Ｎチャネル型画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成る画素選択回路７０が配置されている。画素選択ＴＦＴ７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦＴ４１，４２と縦列に接続されると共に、それらのゲートにはゲート信号線５１が接続されている。画素選択ＴＦＴ７１，７２はゲート信号線５１からのゲート信号に応じて両方が同時にオンするように構成されている。
【００２６】
また、アナログ映像信号を保持するための補助容量８５が設けられている。補助容量８５の一方の電極は画素選択ＴＦＴ７１のソースに接続されている。他方の電極は共通の補助容量線８７に接続され、バイアス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ７１のソースは回路選択ＴＦＴ４４及びコンタクト１６を介して画素電極１７に接続されている。ゲート信号によって画素選択ＴＦＴ７０のゲートが開くと、ドレイン信号線６１から供給されるアナログ映像信号はコンタクト１６を介して画素電極１７に入力され、画素電圧として液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選択が解除され、次に再び選択されるまでの１フィールド期間保持されなければならないが、液晶の容量のみでは、画素電圧は時間経過とともに次第に低下してしまい、１フィールド期間十分に保持されない。そうすると、その画素電圧の低下が表示むらとして現れてしまい良好な表示が得られなくなる。そこで画素電圧を１フィールド期間保持するために補助容量８５を設けている。補助容量８５は所定の面積を有して対向する１組の電極によって構成され、その一方の電極は画素選択ＴＦＴ７１と一体の半導体層、他方の電極は補助容量線８７である。補助容量線８７は、行方向の複数画素で連結されており、一定電圧VSCが印加されている。
【００２７】
この補助容量８５と画素電極１７との間には、回路選択回路４３のＰチャネル型ＴＦＴ４４が設けられ、回路選択回路４３の回路選択ＴＦＴ４１と同時にオンオフするように構成されている。回路選択ＴＦＴ４１がオンし、アナログ信号を随時供給して液晶を駆動する動作モードを通常動作モード、もしくはアナログ動作モードと呼ぶ。
【００２８】
また、画素選択回路７０のＴＦＴ７２と画素電極１７との間には、保持回路１１０が設けられている。保持回路１１０は、正帰還された２つのインバータ回路と信号選択回路１２０から成り、デジタル２値を保持するスタティック型メモリを構成している。
【００２９】
また、信号選択回路１２０は、２つのインバータからの信号に応じて信号を選択する回路であって、２つのＮチャネル型ＴＦＴ１２１、１２２で構成されている。ＴＦＴ１２１、１２２のゲートには２つのインバータからの相補的な出力信号がそれぞれ印加されているので、ＴＦＴ１２１、１２２は相補的にオンオフする。
【００３０】
ここで、ＴＦＴ１２１がオンすると直流電圧の対向電極信号ＶCOM（信号Ａ）が選択され、ＴＦＴ１２２がオンするとその対向電極信号ＶCOMを中心とした交流電圧であって液晶を駆動するための交流駆動信号（信号Ｂ）が選択され、回路選択回路４３のＴＦＴ４５、コンタクト１６を介して、液晶２１の画素電極１７に供給される。回路選択ＴＦＴ４２がオンし、保持回路１１０に保持されたデータに基づいて表示をする動作モードをメモリモードもしくはデジタル動作モードと呼ぶ。
【００３１】
上述した構成を要約すれば、画素選択素子である画素選択ＴＦＴ７１及びアナログ映像信号を保持する補助容量８５から成る回路（アナログ表示回路）と、画素選択素子であるＴＦＴ７２、２値のデジタル映像信号を保持する保持回路１１０から成る回路（デジタル表示回路）とが１つの表示画素内に設けられ、更に、これら２つの回路を選択するための回路選択回路４０，４３が設けられている。
【００３２】
次に、液晶パネル１００の周辺回路について説明する。液晶パネル１００の絶縁性基板１０とは別基板の外付け回路基板９０には、パネル駆動用ＬＳＩ９１が設けられている。この外付け回路基板９０のパネル駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲートドライバ５０に入力され、水平スタート信号ＳＴＨがドレインドライバ６０に入力される。また映像信号がデータ線６２に入力される。
【００３３】
次に、上述した構成の表示装置の駆動方法について説明する。
（１）通常動作モード（アナログ動作モード）の場合
モード信号に応じて、アナログ表示モードが選択されると、ＬＳＩ９１はデータ信号線６２にアナログ信号を供給する状態に設定されると共に、回路選択信号線８８の電位がＬ（ロウ）となり、回路選択回路４０，４３のＰチャネル回路選択ＴＦＴ４１，４３がオンし、Ｎチャネル回路選択ＴＦＴ４２、４５がオフする。
【００３４】
そして、保持回路１１０を動作させるために用いられる各配線VDD、VSS、信号Ａ、信号Ｂは全てロウに固定され、保持回路１１０を構成する全てのトランジスタ、回路配線などの構成がロウに固定される。
【００３５】
また、水平スタート信号ＳＴＨに基づくサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，・・・，ＳＰｎが順次オンしデータ信号線６２のアナログ映像信号がドレイン信号線６１に供給される。
【００３６】
また、垂直スタート信号ＳＴＶに基づいて、ゲート信号がゲート信号線５１に供給される。ゲート信号に応じて、画素選択ＴＦＴ７１がオンすると、ドレイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが画素電極１７に伝達されると共に、補助容量８５に保持される。画素電極１７と対向電極の間に生じる画素電圧は、液晶を通じて放電するが、補助容量８５は次の垂直周期でこの画素が再び選択されるまでの間、画素電圧を保持できる容量に設定されている。画素電極１７に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向することにより液晶表示を得ることができる。
【００３７】
このアナログ表示モードでは、随時入力されるアナログ信号に応じて随時液晶を駆動するので、フルカラーの動画像を表示するのに好適である。ただし、外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６０にはそれらを駆動するために、絶えず電力が消費されている。
（２）メモリ動作モード（デジタル表示モード）の場合
モード信号に応じて、デジタル表示モードが選択されると、ＬＳＩ９１は映像信号をデジタル変換して上位１ビットを抽出したデジタルデータをデータ信号線６２に出力する状態に設定されると共に、回路選択信号線８８の電位がハイとなり、回路選択回路４０，４３の回路選択ＴＦＴ４１，４４がオフすると共に、回路選択ＴＦＴ４２，４５がオンする。そして、保持回路１１０を駆動するための各配線VDD、VSS、信号Ａ、信号Ｂに所定の電圧が印加され、保持回路１１０が有効な状態になる。
【００３８】
また、外付け回路基板９０のパネル駆動用ＬＳＩ９１から、ゲートドライバ５０及びドレインドライバ６０にスタート信号ＳＴＨが入力される。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，・・・，ＳＰｎが順にオンしてデジタル映像信号Ｄ．Ｓｉｇをサンプリングして各ドレイン信号線６１に供給する。
【００３９】
次に保持回路１１０について説明する。まず、ゲート信号Ｇ１によってゲートドレイン信号線６１に接続された各表示画素の各画素選択ＴＦＴ７２が１水平走査期間オンする。第１行第１列の表示画素に注目すると、サンプリング信号ＳＰ１によってサンプリングしたデジタル映像信号Ｓ１１がドレイン信号線６１に入力される。そして選択画素選択ＴＦＴ７２がゲート信号によってオン状態になるとそのデジタル信号Ｄ．Ｓｉｇが保持回路１１０に入力され、２つのインバータによって保持される。
【００４０】
このインバータで保持された信号は、信号選択回路１２０に入力されて、この信号選択回路１２０で信号Ａ又は信号Ｂを選択して、その選択した信号が画素電極１７に印加され、その電圧が液晶２１に印加される。
【００４１】
こうして１行目のゲート信号線から最終行のゲート信号線まで走査することにより、１画面分（１フィールド期間）のスキャン、即ち全ドットスキャンが終了し１画面が表示される。
【００４２】
ここで、１画面が表示されると、ゲートドライバ５０並びにドレインドライバ６０及び外付けのパネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆動を止める。保持回路１１０には常に参照電圧ＶDD，ＶSSを供給して駆動し、また対向電極電圧を対向電極３２に、各信号Ａ及びＢを選択回路１２０に供給する。
【００４３】
即ち、保持回路１１０にこの保持回路を駆動するためのＶDD、ＶSSを供給し、対向電極には対向電極電圧ＶCOMを印加し、液晶表示パネル１００がノーマリーホワイト（ＮＷ）の場合には、信号Ａには対向電極電圧と同じ電位の交流駆動電圧を印加し、信号Ｂには液晶を駆動するための交流電圧（例えば６０Ｈｚ）を印加するのみである。そうすることにより、１画面分を保持して静止画像として表示することができる。また他のゲートドライバ５０、ドレインドライバ６０及び外付けＬＳＩ９１には電圧が印加されていない状態である。
【００４４】
このとき、ドレイン信号線６１にデジタル映像信号で「Ｈ（ハイ）」が保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１にはロウが入力されることになるので第１のＴＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２にはハイが入力されることになるので第２のＴＦＴ１２２はオンとなる。そうすると、信号Ｂが選択されて液晶には信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が印加され、液晶が電界によって立ち上がるため、ＮＷの表示パネルでは表示としては黒表示として観察できる。
【００４５】
ドレイン信号線６１にデジタル映像信号でロウが保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１にはハイが入力されることになるので第１のＴＦＴ１２１はオンとなり、他方の第２のＴＦＴ１２２にはロウが入力されることになるので第２のＴＦＴ１２２はオフとなる。そうすると、信号Ａが選択されて液晶には信号Ａの電圧が印加される。即ち、対向電極３２と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、ＮＷの表示パネルでは表示としては白表示として観察できる。
【００４６】
このように、１画面分を書き込みそれを保持することにより静止画像として表示できるが、その場合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を停止するので、その分低消費電力化することができる。
【００４７】
次に、通常動作モード時の保持回路１１０の機能について説明する。通常動作モード時は、アナログ表示回路が選択されているので、保持回路１１０が保持しているメモリ内容は表示に寄与しない。一方、保持回路１１０は画素電極１７に重畳して配置されている。そして、保持回路１１０を構成する各素子、配線は、通常動作モード時に一定電圧に固定される。これによって保持回路１１０と画素電極１７との間には、一定の寄生容量が生じ、この容量は、通常動作モードにおいて補助容量８５と共に補助容量の一部として機能する。従って、本実施形態の補助容量８５は、従来の補助容量に比較して容量値を小さくすることができる。補助容量８５の容量値は、電極同士が対向する面積に比例するので、容量値が小いということは、即ち補助容量８５の面積が従来の補助容量の面積に比較して小さいということである。従って、本実施形態は、補助容量の面積を小さくした分だけ画素サイズを小さくでき、高精細化することができる。
【００４８】
この時、保持回路１１０の電位をどのような電圧に固定するかは、任意である。補助容量として求められるのは、一定期間でパルスが印加されるような変動する電位ではなく、ある一定の電圧に固定されることであり、その電圧がどのような値であっても、また保持回路１１０内で互いに異なる電位に固定されていても補助容量として機能させることができる。従って、参照電圧VDD、VSSを所定の電圧に保持しておくことで、通常動作モード時に保持回路１１０の内容を保持し続け、かつ保持回路１１０を補助容量として用いることもできる。
【００４９】
上記実施形態では、保持回路１１０は１ビットのみを保持するが、もちろん保持回路１１０を多ビット化すれば、メモリ動作モードで階調表示を行うこともできるし、保持回路１１０をアナログ値を記憶するメモリとすれば、メモリ動作モードでのフルカラー表示もできる。どのようなメモリを保持回路１１０に用いても、一定電圧に固定して、補助容量として用いることができる。
【００５０】
上述したように、本発明の実施形態によれば、１つの液晶表示パネル１００でフルカラーの動画像表示を行う通常動作モード（アナログ表示モード）と、低消費電力でデジタル階調表示を行うメモリ動作モード（デジタル表示モードの場合）という２種類の表示に対応することができる。
【００５１】
次に、本実施形態のレイアウトについて、図２を用いて説明する。図２は本実施形態のレイアウトを示す概念図である。回路選択回路のＰチャネル回路選択ＴＦＴ４１、ＮチャネルＴＦＴ４２、画素選択回路のＮチャネル画素選択ＴＦＴ７１、回路選択回路のＰチャネルＴＦＴ４４が直列に接続され、画素電極１７にコンタクト１６を介して接続されているとともに補助容量８５に接続されている。補助容量８５は、補助容量線８７に接続された第１の補助容量電極８５ａと画素選択ＴＦＴ７１の半導体層に接続された第２の補助容量電極８５ｂが対向することによって形成されている。補助容量８５の容量値はこの対向する電極８５ａ、８５ｂの面積に比例する。また、回路選択ＴＦＴ４２、保持回路１１０、回路選択回路のＮチャネルＴＦＴ４５がコンタクト１６を介して画素電極１７に接続されている。以上の構成はいずれも画素電極１７に重畳して配置されている。特に、多くの面積を必要とする保持回路１１０を画素電極１７間に配置せず、画素電極１７に重畳するので、画素電極１７を最大の面積にすることができる。逆に言えば、一つの画素に必要な面積が最小となるので、高精細なＬＣＤとすることができる。
【００５２】
また、上述したように、通常動作モードにおいては保持回路１１０に一定の電圧が印加され、補助容量として機能するので、補助容量電極８５ａ、８５ｂの面積は従来の液晶表示装置に比較して縮小されている。
【００５３】
ところで、本実施形態のＬＣＤは反射型ＬＣＤである。本実施形態の反射型ＬＣＤの図２Ａ−Ａ’線断面図を図３に示す。一方の絶縁性基板１０上に、多結晶シリコンから成り島化された半導体層１１が配置され、その上をゲート絶縁膜１２が覆って配置されている。半導体層１１の上方であってゲート絶縁膜１２上にはゲート電極１３が配置され、このゲート電極１３の両側に位置する下層の半導体層１１には、ソース及びドレインが形成されている。ゲート電極１３及びゲート絶縁膜１２上にはこれらを覆って層間絶縁膜１４が形成されている。そしてそのドレイン及びソースに対応した位置にはコンタクトが形成されており、そのコンタクトを介してドレインは画素選択ＴＦＴ７１に、ソースはコンタクト１６を介して画素電極１７に、それぞれ接続されている。平坦化絶縁膜１５上に形成された各表示電極１７はアルミニウム（Ａｌ）等の反射材料から成っている。各表示電極１７及び平坦化絶縁膜１５上には液晶２１を配向するポリイミド等から成る配向膜２０が形成されている。
【００５４】
他方の絶縁性基板３０上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から成る対向電極３２、及び液晶２１を配向する配向膜３３が順に形成されている。もちろんカラー表示としない場合には、カラーフィルタ３１は不要である。
【００５５】
こうして形成された一対の絶縁性基板１０，３０の周辺を接着性シール材によって接着し、それによって形成された空隙に液晶２１が充填されている。
【００５６】
反射型ＬＣＤでは、図中点線矢印で示すように、絶縁性基板３０側から入射した外光が表示電極１７によって反射されて、観察者１側に出射し、表示を観察することができる。
【００５７】
反射型ＬＣＤは画素電極１７を光が透過しないので画素電極１７の下にどのような素子が配置されていても開口率に影響を及ぼさない。そして、大きい面積を必要とする保持回路１１０を画素電極１７の下に配置することによって、画素の間隔を通常のＬＣＤと同等にすることもできる。また、本実施形態のように全ての構成を画素電極の下に配置する必要はなく、一部の構成を画素電極間に配置してもよい。
【００５８】
次に本発明の第２の実施形態について説明する。図４は本実施形態の平面レイアウトを示す概念図である。本実施形態はＲＧＢ各色の画素が整列して配置されたストライプ配列であって、それぞれの画素電極１７にはＲＧＢのいずれかのカラーフィルタが対応して配置されており、それを１７Ｒ、１７Ｇ、１７Ｂとして示す。ＲＧＢそれぞれの画素は、図２と同様の回路を有し、それぞれの画素でその画素のデータを保持回路１１０に保持することができるようになっている。
【００５９】
本実施形態で特徴的な点は、画素電極１７のレイアウトと、保持回路や選択回路、補助容量などの回路レイアウトが一致していない点である。この点について、以下により詳細に述べる。まず画素電極１７Ｒに着目する。画素電極１７Ｒは図面左端に配置され、上下方向に長い矩形状である。画素電極１７Ｒとその回路とを接続するコンタクトは１６Ｒで示されている。そして、回路選択ＴＦＴ４１Ｒ、４４Ｒ、画素選択ＴＦＴ７１Ｒが直列に接続され、その一部は隣接画素である画素電極１７Ｇにまで延在している。同様に補助容量８５Ｒ、保持回路１１０Ｒも画素電極１７Ｇに延在している。そして、画素電極１７Ｇは、コンタクト１６Ｇを介して対応する回路に接続されており、回路選択ＴＦＴ４１Ｇ、画素選択ＴＦＴ７１Ｇ、補助容量８５Ｇ、保持回路１１０Ｇは、隣接画素である画素電極１７Ｒに重畳して配置されている。
【００６０】
そして、画素電極１７Ｒ、Ｇに対応する回路はゲート信号線５１を共有し、ゲート信号線５１上の一点を中心として互いに点対称に配置されている。以下、同様に、画素電極１７Ｂに対応する回路は、更にその隣の図示しない画素電極に延在する。この画素を画素電極１７Ｒ’とすると、画素電極１７Ｒ’に対応する回路は、逆に画素電極１７Ｂに重畳する。
【００６１】
このように配置することのメリットについて以下に説明する。例えばＲＧＢ３色を一つの絵素として、この絵素をほぼ正方形にしようとすると、ＲＧＢ個々の画素は３：１で縦長の長方形となる。一般的にストライプ配列のＲＧＢ個々の画素は一方向に長い矩形となる。そのような細長い矩形の画素電極１７の下に、レイアウトをあわせて保持回路１１０等を配置しようとすると、回路の設計が困難になる。それに対して本実施形態であれば、画素電極１７のレイアウトと回路のレイアウトが異なるので、よけいな配線の迂回などが不要となってスペース効率が上がり、保持回路が必要とする面積をより小さくすることができる。保持回路付きＬＣＤの場合、１画素の最小面積は、主に保持回路の占める面積が支配的であるので、保持回路を縮小することは、ＬＣＤの高精細化に直結すると言える。
【００６２】
次に、回路をゲート信号線５１を挟んで対称に配置することのメリットについて以下に説明する。隣接画素同士で領域をシェアしあう場合、画素毎に回路内のレイアウトを調整する必要が生じるが、隣接画素同士で点対称に配置すれば、一つの画素の回路を設計し、その回路をミラーリングして設計することができ、回路設計の効率がよい。ただし、図中で画素上下端に示した４本の電源線への結線は調整する必要がある。また、回路レイアウトを点対称にせず、平行に移動したとすると、隣接画素同士のゲート信号線５１は、互いに離れて配置する必要が生じ、ゲート信号線５１を各行２本配置する必要が生じる。これに対し、本実施形態では、ゲート信号線５１を中心として回路を対称に配置しているので、ゲート信号線５１は各行１本でよく、増やす必要がない。また、保持回路１１０がＳＲＡＭであれば、高低２種類の電源線（VDD、VSS）、高低２種類の参照電源線（信号Ａ、信号Ｂ）、合計４本の電源線が必要である。これらは全画素で共通に用いられる電源である。これらの電源線も、回路を対称に配置することで列方向に隣接する画素同士で共有することができる。このように、各種配線を複数画素で共有することによって回路面積を縮小し、より高精細なＬＣＤとすることができる。
【００６３】
本実施形態においても、通常動作モード時には保持回路１１０は一定電圧に固定され、保持回路１１０は補助容量として機能する。保持回路１１０は互いに隣接画素に延在しているが、保持回路１１０がどちらの画素に接続されているかには関係なく、その保持回路１１０が重畳する画素電極１７と容量を形成し、その画素の補助容量として機能する。
【００６４】
次に、第３の実施形態について図５を用いて説明する。図５は第２の実施形態が２画素で画素領域を共有して回路を配置していたのに比較して３画素１７Ｒ、１７Ｇ、１７Ｂで画素領域を共有して回路を配置するようにレイアウトしている点で第２の実施形態と異なる。本実施形態において、回路構成については第２の実施形態と全く同様であるので、図面の簡略化のために、回路選択ＴＦＴ４１、４２、４４、４５、コンタクト１６、補助容量８５、保持回路１１０及びそれらを結ぶ配線を回路２００として表示し、画素選択ＴＦＴ７１、コンタクト１６をそれぞれＲ、Ｇ、Ｂとして表示している。本実施形態において、各画素の回路２００Ｒ、２００Ｇ、２００Ｂは、それぞれ隣接する３画素の領域に跨って配置されている。このように、より多くの画素に跨って配置すれば、より多くのスペースを利用することができ、回路毎のデッドスペースを減らしスペース効率を更に向上することができるので、回路２００の面積を更に縮小することができる。ただし、本実施形態は、３画素に跨って形成するので、上記実施形態と異なり点対称に配置することができない。従って、本実施形態の回路２００の配置は、各画素毎で個別に設計する必要があり、第２の実施形態のように２画素で回路領域を共有する方が回路設計の効率はよい。そして、画素選択ＴＦＴ７１や、画素電極とのコンタクト１６は、ＲＧＢそれぞれの画素に重畳させた方がよい。従って、必然的に回路２００は、ＲＧＢ毎に内部の配置が異なる。
【００６５】
この時、各画素電極と回路２００を構成する各素子、補助容量、配線などが画素電極と対向する面積を、各画素でできるだけ等しくする必要がある。各画素毎に回路素子や配線との対向面積が画素毎に異なると、それによって生じる寄生容量が画素毎に異なってしまい、画面を表示するときに画像がちらつくなど、表示品質を低下させる原因となってしまう。しかし、保持回路と画素電極との寄生容量を画素毎に揃えるように回路設計を行うことは困難である。そこで本実施形態においては、回路２００を構成する各素子、配線が画素電極と形成する容量CCと、補助容量CSCとの合計容量Ctotalが、各画素で等しくなるように、補助容量値CSCが設定されている。即ち、画素毎に容量CCが異なっていても、その差を吸収するように補助容量CSCの容量が設定されている。
【００６６】
例えば、回路２００Ｒ、２００Ｇ、２００Ｂの画素電極１７Ｒに重畳する部分よりも画素電極１７Ｇに重畳する面積が大きく、寄生容量が大きかった場合、回路２００Ｒに含まれる補助容量８５の容量値を大きく、回路２００Ｇに含まれる補助容量８５の容量値を小さく設計すれば、両画素の合計容量Ctotalの差を小さくすることができる。
【００６７】
ただし、寄生容量は、重畳する面積、電極間距離、電極間の誘電率など、様々な要因によって決まり、回路２００と画素電極との間に生じる寄生容量を完全に正確に予想することは困難である。従って、合計容量Ctotalを各画素で完全に等しくすることも困難である。少なくとも合計容量Ctotalの画素毎の差が、保持回路１１０と画素電極とが形成する容量の画素毎の差よりも縮小されていれば効果を奏することができる。そこで、任意の２画素における合計容量Ctotalの差を△Ctotal、前記画素電極と前記対向電極とが液晶を挟んで形成する容量CLCとすると、
△Ctotal≦(CLC+Ctotal)／５
となるように設計するとよい。このように配置すれば、各画素毎の対向面積の差による表示品質の低下はそれほど顕著とならない。また、
△Ctota l≦(CLC+Ctotal)／１０
とすれば、表示品質の低下はほとんど視認されない。更に、
△Ctotal≦(CLC+Ctotal)／２０
とすれば、表示品質の低下は実質的になくなる。
【００６８】
次に、本発明の第３の実施形態について述べる。図６は本実施形態のレイアウト概念図である。図６には、画素電極１７ａ、１７ｂに対応する２画素が示されている。画素電極１７ａ、１７ｂそれぞれに回路選択ＴＦＴ４１、画素選択ＴＦＴ７１、回路選択ＴＦＴ４４が直列に接続されているとともに補助容量８５が接続されている。以上の構成は第１の実施形態と全く同様である。
【００６９】
本実施形態の特徴とするところは、保持回路１１０が２画素にまたがって配置されており、２画素で１つの保持回路１１０を共有している点にある。以下に、この点について詳しく説明する。
【００７０】
保持回路１１０は、回路選択ＴＦＴ４２を介してドレイン信号線６１ａに接続され、保持回路１１０から出力される映像信号は、回路選択ＴＦＴ４５ａ、４５ｂを介してそれぞれの画素電極１７ａ、１７ｂに入力される。そして、通常動作モードの時に画素電極１７ｂに映像信号を供給していたドレイン信号線６１ｂには保持回路１１０は接続されていない。そして、図示しないドレインドライバ６０はドレイン信号線６１に対して一本おきに出力する。また、出力する映像信号は、２本のドレイン信号線６１の映像信号より算出される中間値に応じた信号である。
【００７１】
即ち、メモリ動作モード（デジタル表示モード）の場合、２つの画素電極１７ａ、１７ｂには通常動作モード時にこれらに供給される映像信号の中間の映像信号が共通して供給され、ドレイン信号線６１ｂはとばされるので、画素電極１７ａと１７ｂとは、いわば一つの画素として振る舞う。このように、２画素を１画素として扱い、擬似的に「画素数」を落として表示を行う。
【００７２】
本実施形態によれば、回路面積を必要とする保持回路１１０を二つの画素で共有しているので、画素配置をより密に、即ち表示装置をより高精細にすることができる。また、メモリ動作モード時に動作させるＳＲＡＭの数は、通常モード時の画素数の１／２、特に、列数が１／２である。従って、ドレインドライバ６０の動作周波数をさらに低くすることが可能であり、各画素にＳＲＡＭを配置する第１の実施形態に比較して、ＳＲＡＭの数が少ないので、メモリ動作モード時に移行する時の書き込むＳＲＡＭの数が少なく、また、メモリ動作モード時にＳＲＡＭの洩れ電流が少ないので、消費電力をさらに削減することができる。
【００７３】
さて、本実施形態の場合も、画素電極毎に重畳する保持回路１１０の部分が異なるため、画素電極と保持回路１１０との間に生じる寄生容量が異なる。そこで、上記実施形態と同様、保持回路１１０を構成する素子、配線が画素電極と形成する容量CCと、補助容量CSCとの合計容量Ctotalが、各画素で等しくなるように（少なくとも差が小さくなるように）、補助容量値CSCが設定されている。
【００７４】
そして、通常動作モード時には保持回路１１０は一定電圧に固定され、補助容量として機能する。
【００７５】
なお、上述したような複数画素で一つの保持回路１１０を共有する思想は、特願２０００−３５１２５０により詳しく開示されているように、上記実施形態以外にも様々な実施形態が考えられるが、いずれの実施形態においても、保持回路１１０を構成する素子、配線が画素電極と形成する容量CCと、補助容量CSCとの合計容量Ctotalが、各画素で等しくなるように（少なくとも差が小さくなるように）、補助容量値CSCが設定されていればよい。
【００７６】
上記実施形態では、反射型ＬＣＤを用いて説明したが、もちろん透過型ＬＣＤに適用し、透明な画素電極と保持回路とを重畳して配置することも可能である。しかし透過型ＬＣＤでは、金属配線が配置されているところは遮光されるので、開口率の低下が避けられない。また、透過型ＬＣＤで画素電極の下に保持回路を配置すると、透過する光によって保持回路や選択回路のトランジスタが誤動作する恐れがあるため、全てのトランジスタのゲート上に遮光膜を儲ける必要がある。従って、透過型ＬＣＤでは開口率を高くすることが困難である。これに対し、反射型ＬＣＤは、画素電極下にどのような回路が配置されても開口率に影響を与えることはない。更に、透過型の液晶表示装置のように、観察者側と反対側にいわゆるバックライトを用いる必要が無いため、バックライトを点灯させるための電力を必要としない。保持回路付きＬＣＤのそもそもの目的が消費電力の削減であるから、本発明の表示装置としては、バックライト不要で低消費電力化に適した反射型ＬＣＤであることが好ましい。
【００７７】
また、上記実施形態は、液晶表示装置を用いて説明したが、本発明はこれにとらわれるものではなく、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な表示装置に適用することができる。
【００７８】
【発明の効果】
以上に説明したように、本発明のアクティブマトリクス型表示装置は、通常動作モード時に、保持回路の少なくとも一部が所定の電圧に固定されて補助容量として機能するので、補助容量電極の面積を縮小することができる。従って、画素サイズを縮小し、より高精細な表示装置とすることができる。
【００７９】
また、補助容量は、保持回路が画素電極に重畳する面積やそこに生じる寄生容量に応じた容量を有するので、保持回路が複数の画素電極にまたがって配置されている等のように、画素毎に保持回路と画素電極が重畳する面積が異なっていたとしても、画素毎の寄生容量の差を縮小し、より表示品質を高くすることができる。
【００８０】
さらに、任意の２画素における合計容量Ctotalの差△Ctotalを、画素電極と対向電極とが液晶を挟んで形成する容量CLCに対して
△Ctotal≦(CLC+Ctotal)／５
を満たすようにすることによって、顕著な画質低下を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の第１の実施形態の平面レイアウトを示す概念図である。
【図３】本発明の実施形態の断面図である。
【図４】本発明の第２の実施形態の平面レイアウトを示す概念図である。
【図５】本発明の第３の実施形態の平面レイアウトを示す概念図である。
【図６】本発明の第４の実施形態の平面レイアウトを示す概念図である。
【図７】液晶表示装置の１画素を示す回路図である。
【図８】従来の保持回路付き表示装置を示す回路図である。
【図９】従来の保持回路付き液晶表示装置の１画素を示す回路図である。
【符号の説明】
１７ 画素電極
４０、４３ 回路選択回路
７０ 画素選択回路
８５ 補助容量
１１０ 保持回路
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置に関するものであり、特に画素に対応して複数の保持回路が設けられたアクティブマトリクス型表示装置に関するものである。
【０００２】
【従来の技術】
近年、表示装置は携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、省消費電力化に対応すべく研究開発が盛んに行われている。
【０００３】
図７に従来例に係る液晶表示装置（Liquid Crystal Display；ＬＣＤ）の一表示画素の回路構成図を示す。絶縁性基板（不図示）上に、ゲート信号線５１、ドレイン信号線６１とが交差して形成されており、その交差部近傍に両信号線５１、６１に接続された選択画素選択ＴＦＴ７０が設けられている。選択画素選択ＴＦＴ７０のソース７０ｓは液晶２１の画素電極１７に接続されている。
【０００４】
また、画素電極１７の電圧を１フィールド期間、保持するための補助容量８５が設けられており、この補助容量８５の一方の端子８６は選択画素選択ＴＦＴ７０のソース７０ｓに接続され、他方の電極８７には各表示画素に共通の電位が印加されている。
【０００５】
ここで、ゲート信号線５１にゲート信号が印加されると、選択画素選択ＴＦＴ７０はオン状態となり、ドレイン信号線６１からアナログ映像信号が画素電極１７に伝達されると共に、補助容量８５に保持される。画素電極１７に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向する。このような表示画素をマトリクス状に配置することによりＬＣＤを得ることができる。
【０００６】
従来のＬＣＤは、動画像、静止画像に関係なく表示を得ることができる。かかるＬＣＤに静止画像を表示する場合、例えば携帯電話の液晶表示部の一部に携帯電話を駆動するためのバッテリの残量表示として、乾電池の画像を表示することになる。
【０００７】
しかしながら、上述した構成の液晶表示装置においては、静止画像を表示する場合であっても、動画像を表示する場合と同様に、ゲート信号で選択画素選択ＴＦＴ７０をオン状態にして、映像信号を各表示画素に再書き込みする必要が生じていた。
【０００８】
そのため、ゲート信号及び映像信号等の駆動信号を発生するためのドライバ回路、及びドライバ回路の動作タイミングを制御するための各種信号を発生する外部ＬＳＩは常時動作するため、常に大きな電力を消費していた。このため、限られた電源しか備えていない携帯電話等では、その使用可能時間が短くなるという欠点があった。
【０００９】
これに対して、各表示画素にスタティック型メモリを備えた液晶表示装置が特開平８−１９４２０５号に開示されている。同公報の一部を引用して説明する。図８は特開平８−１９４２０５号に開示されている保持回路付きアクティブマトリクス型表示装置の平面回路構成図である。ゲート信号線５１と参照線５２が行方向に、ドレイン信号線６１が列方向に、それぞれ複数配置されている。そして、保持回路５４と画素電極１７間にはＴＦＴ５３が設けられている。保持回路５４に保持されたデータに基づいて表示を行うことにより、ゲートドライバ５０、ドレインドライバ６０を停止して消費電力を低減するものである。
【００１０】
図９はこの液晶表示装置の一画素を示す回路構成図である。基板上に画素電極がマトリクス状に配置されており、画素電極１７間には紙面左右方向にゲート信号線５１が、上下方向にドレイン信号線６１が配置されている。そしてゲート信号線５１と平行に参照線５２が配置され、ゲート信号線５１とドレイン信号線６１の交差部に保持回路５４が設けられ、保持回路５４と画素電極１７間にはスイッチ素子５３が設けられている。保持回路５４は２段インバータ５５，５６を正帰還させた形のメモリ、即ちスタティック型メモリ（Static Random Access Memory；ＳＲＡＭ）をデジタル映像信号の保持回路として用いる。特にＳＲＡＭは、ＤＲＡＭと異なり、データの保持にリフレッシュを必要としないので好適である。
【００１１】
ここで、スタティック型メモリに保持された２値デジタル信号に応じて、スイッチ素子５３は参照線Ｖｒｅｆと画素電極１７との間の抵抗値を、保持回路５４の出力に応じて制御し、液晶２１のバイアス状態を調整している。一方、共通電極には交流信号Ｖｃｏｍを入力する。本装置は理想上、静止画像のように表示画像に変化がなければ、メモリへのリフレッシュは不要である。
【００１２】
【発明が解決しようとする課題】
しかしながら、保持回路５４にスタティックＲＡＭを用いると、保持回路を構成するトランジスタの数は４つもしくは６つと多く、回路面積が大きい。そのため、一つの画素サイズを大きくせざるをえずに高精細化が困難であるという問題があった。
【００１３】
そこで、本発明は、保持回路を有する表示装置において、より高精細な表示装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は上記課題を解決するために成されたものであり、基板上の一方向に配置された複数のゲート信号線と、ゲート信号線に交差する方向に配置された複数のドレイン信号線と、ゲート信号線からの走査信号により選択されると共にドレイン信号線から映像信号が供給される複数の画素電極と、複数の画素電極に対向する対向電極と、画素電極と対向電極との間に挟持される液晶と、画素電極と対向して配置され、画素電極と対向電極との間に印加される電圧を保持する補助容量を形成する補助容量電極と、画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、通常動作モード時に、保持回路の少なくとも一部は、所定の電位に固定され、画素電極と対向電極との間の電圧を維持する補助容量として機能するアクティブマトリクス型表示装置である。
【００１５】
また、基板上の一方向に配置された複数のゲート信号線と、ゲート信号線に交差する方向に配置された複数のドレイン信号線と、ゲート信号線からの走査信号により選択されると共にドレイン信号線から映像信号が供給される複数の画素電極と、複数の画素電極に対向する対向電極と、画素電極と対向電極との間に挟持される液晶と、画素電極と対向電極との間に印加される電圧を保持する補助容量と、画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、補助容量は、保持回路が画素電極に重畳する面積に応じた容量を有するアクティブマトリクス型表示装置である。
【００１６】
また、基板上の一方向に配置された複数のゲート信号線と、ゲート信号線に交差する方向に配置された複数のドレイン信号線と、ゲート信号線からの走査信号により選択されると共にドレイン信号線から映像信号が供給される複数の画素電極と、複数の画素電極に対向する対向電極と、画素電極と対向電極との間に挟持される液晶と、画素電極と対向電極との間に印加される電圧を保持する補助容量と、画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、補助容量は、保持回路と画素電極との間に生じる寄生容量に応じた容量を有するアクティブマトリクス型表示装置である。
【００１７】
さらに、保持回路は、複数の画素電極にまたがって配置されている。
【００１８】
さらに、補助容量は、各画素毎に異なる容量値を有し、補助容量の容量値と保持回路が画素電極と形成する容量の合計は、保持回路が画素電極と形成する容量の画素毎の差よりも小さい。
【００１９】
さらに、任意の２画素における合計容量Ctotalの差を△Ctotal、画素電極と対向電極とが液晶を挟んで形成する容量CLCとすると、
△Ctotal≦(CLC+Ctotal)／５
を満たす。
【００２０】
【発明の実施の形態】
次に、本発明の実施形態に係る表示装置について説明する。図１に本発明の表示装置を液晶表示装置に応用した場合の回路構成図を示す。
【００２１】
液晶表示パネル１００には、絶縁基板１０上に複数の画素電極１７がマトリックス状に配置されている。そして、ゲート信号を供給するゲートドライバ５０に接続された複数のゲート信号線５１が一方向に配置されており、これらのゲート信号線５１と交差する方向に複数のドレイン信号線６１が配置されている。
【００２２】
ドレイン信号線６１には、ドレインドライバ６０から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタＳＰ１，ＳＰ２，・・・，ＳＰｎがオンし、データ信号線６２のデータ信号（アナログ映像信号又はデジタル映像信号）が供給される。
【００２３】
ゲートドライバ５０は、あるゲート信号線５１を選択し、これにゲート信号を供給する。選択された行の画素電極１７にはドレイン信号線６１からデータ信号が供給される。
【００２４】
以下、各画素の詳細な構成について説明する。ゲート信号線５１とドレイン信号線６１の交差部近傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネル型回路選択ＴＦＴ４２から成る回路選択回路４０が設けられている。回路選択ＴＦＴ４１，４２の両ドレインはドレイン信号線６１に接続されると共に、それらの両ゲートは回路選択信号線８８に接続されている。回路選択ＴＦＴ４１，４２は、選択信号線８８からの選択信号に応じていずれか一方がオンする。また、後述するように回路選択回路４０と対を成して、回路選択回路４３が設けられている。回路選択回路４０、４３は、それぞれのトランジスタが相補的に動作すればよく、Ｐチャネル、Ｎチャネルは逆でももちろんよい。また、回路選択回路４０、４３はいずれか一方のみを省略することもできる。
【００２５】
これにより、後述する通常動作モードであるアナログ映像信号表示（フルカラー動画像対応）とメモリ動作モードであるデジタル映像表示（低消費電力、静止画像対応）とを選択して切換えることが可能となる。また、回路選択回路４０に隣接して、Ｎチャネル型画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成る画素選択回路７０が配置されている。画素選択ＴＦＴ７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦＴ４１，４２と縦列に接続されると共に、それらのゲートにはゲート信号線５１が接続されている。画素選択ＴＦＴ７１，７２はゲート信号線５１からのゲート信号に応じて両方が同時にオンするように構成されている。
【００２６】
また、アナログ映像信号を保持するための補助容量８５が設けられている。補助容量８５の一方の電極は画素選択ＴＦＴ７１のソースに接続されている。他方の電極は共通の補助容量線８７に接続され、バイアス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ７１のソースは回路選択ＴＦＴ４４及びコンタクト１６を介して画素電極１７に接続されている。ゲート信号によって画素選択ＴＦＴ７０のゲートが開くと、ドレイン信号線６１から供給されるアナログ映像信号はコンタクト１６を介して画素電極１７に入力され、画素電圧として液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選択が解除され、次に再び選択されるまでの１フィールド期間保持されなければならないが、液晶の容量のみでは、画素電圧は時間経過とともに次第に低下してしまい、１フィールド期間十分に保持されない。そうすると、その画素電圧の低下が表示むらとして現れてしまい良好な表示が得られなくなる。そこで画素電圧を１フィールド期間保持するために補助容量８５を設けている。補助容量８５は所定の面積を有して対向する１組の電極によって構成され、その一方の電極は画素選択ＴＦＴ７１と一体の半導体層、他方の電極は補助容量線８７である。補助容量線８７は、行方向の複数画素で連結されており、一定電圧VSCが印加されている。
【００２７】
この補助容量８５と画素電極１７との間には、回路選択回路４３のＰチャネル型ＴＦＴ４４が設けられ、回路選択回路４３の回路選択ＴＦＴ４１と同時にオンオフするように構成されている。回路選択ＴＦＴ４１がオンし、アナログ信号を随時供給して液晶を駆動する動作モードを通常動作モード、もしくはアナログ動作モードと呼ぶ。
【００２８】
また、画素選択回路７０のＴＦＴ７２と画素電極１７との間には、保持回路１１０が設けられている。保持回路１１０は、正帰還された２つのインバータ回路と信号選択回路１２０から成り、デジタル２値を保持するスタティック型メモリを構成している。
【００２９】
また、信号選択回路１２０は、２つのインバータからの信号に応じて信号を選択する回路であって、２つのＮチャネル型ＴＦＴ１２１、１２２で構成されている。ＴＦＴ１２１、１２２のゲートには２つのインバータからの相補的な出力信号がそれぞれ印加されているので、ＴＦＴ１２１、１２２は相補的にオンオフする。
【００３０】
ここで、ＴＦＴ１２１がオンすると直流電圧の対向電極信号ＶCOM（信号Ａ）が選択され、ＴＦＴ１２２がオンするとその対向電極信号ＶCOMを中心とした交流電圧であって液晶を駆動するための交流駆動信号（信号Ｂ）が選択され、回路選択回路４３のＴＦＴ４５、コンタクト１６を介して、液晶２１の画素電極１７に供給される。回路選択ＴＦＴ４２がオンし、保持回路１１０に保持されたデータに基づいて表示をする動作モードをメモリモードもしくはデジタル動作モードと呼ぶ。
【００３１】
上述した構成を要約すれば、画素選択素子である画素選択ＴＦＴ７１及びアナログ映像信号を保持する補助容量８５から成る回路（アナログ表示回路）と、画素選択素子であるＴＦＴ７２、２値のデジタル映像信号を保持する保持回路１１０から成る回路（デジタル表示回路）とが１つの表示画素内に設けられ、更に、これら２つの回路を選択するための回路選択回路４０，４３が設けられている。
【００３２】
次に、液晶パネル１００の周辺回路について説明する。液晶パネル１００の絶縁性基板１０とは別基板の外付け回路基板９０には、パネル駆動用ＬＳＩ９１が設けられている。この外付け回路基板９０のパネル駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲートドライバ５０に入力され、水平スタート信号ＳＴＨがドレインドライバ６０に入力される。また映像信号がデータ線６２に入力される。
【００３３】
次に、上述した構成の表示装置の駆動方法について説明する。
（１）通常動作モード（アナログ動作モード）の場合
モード信号に応じて、アナログ表示モードが選択されると、ＬＳＩ９１はデータ信号線６２にアナログ信号を供給する状態に設定されると共に、回路選択信号線８８の電位がＬ（ロウ）となり、回路選択回路４０，４３のＰチャネル回路選択ＴＦＴ４１，４３がオンし、Ｎチャネル回路選択ＴＦＴ４２、４５がオフする。
【００３４】
そして、保持回路１１０を動作させるために用いられる各配線VDD、VSS、信号Ａ、信号Ｂは全てロウに固定され、保持回路１１０を構成する全てのトランジスタ、回路配線などの構成がロウに固定される。
【００３５】
また、水平スタート信号ＳＴＨに基づくサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，・・・，ＳＰｎが順次オンしデータ信号線６２のアナログ映像信号がドレイン信号線６１に供給される。
【００３６】
また、垂直スタート信号ＳＴＶに基づいて、ゲート信号がゲート信号線５１に供給される。ゲート信号に応じて、画素選択ＴＦＴ７１がオンすると、ドレイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが画素電極１７に伝達されると共に、補助容量８５に保持される。画素電極１７と対向電極の間に生じる画素電圧は、液晶を通じて放電するが、補助容量８５は次の垂直周期でこの画素が再び選択されるまでの間、画素電圧を保持できる容量に設定されている。画素電極１７に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向することにより液晶表示を得ることができる。
【００３７】
このアナログ表示モードでは、随時入力されるアナログ信号に応じて随時液晶を駆動するので、フルカラーの動画像を表示するのに好適である。ただし、外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６０にはそれらを駆動するために、絶えず電力が消費されている。
（２）メモリ動作モード（デジタル表示モード）の場合
モード信号に応じて、デジタル表示モードが選択されると、ＬＳＩ９１は映像信号をデジタル変換して上位１ビットを抽出したデジタルデータをデータ信号線６２に出力する状態に設定されると共に、回路選択信号線８８の電位がハイとなり、回路選択回路４０，４３の回路選択ＴＦＴ４１，４４がオフすると共に、回路選択ＴＦＴ４２，４５がオンする。そして、保持回路１１０を駆動するための各配線VDD、VSS、信号Ａ、信号Ｂに所定の電圧が印加され、保持回路１１０が有効な状態になる。
【００３８】
また、外付け回路基板９０のパネル駆動用ＬＳＩ９１から、ゲートドライバ５０及びドレインドライバ６０にスタート信号ＳＴＨが入力される。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，・・・，ＳＰｎが順にオンしてデジタル映像信号Ｄ．Ｓｉｇをサンプリングして各ドレイン信号線６１に供給する。
【００３９】
次に保持回路１１０について説明する。まず、ゲート信号Ｇ１によってゲートドレイン信号線６１に接続された各表示画素の各画素選択ＴＦＴ７２が１水平走査期間オンする。第１行第１列の表示画素に注目すると、サンプリング信号ＳＰ１によってサンプリングしたデジタル映像信号Ｓ１１がドレイン信号線６１に入力される。そして選択画素選択ＴＦＴ７２がゲート信号によってオン状態になるとそのデジタル信号Ｄ．Ｓｉｇが保持回路１１０に入力され、２つのインバータによって保持される。
【００４０】
このインバータで保持された信号は、信号選択回路１２０に入力されて、この信号選択回路１２０で信号Ａ又は信号Ｂを選択して、その選択した信号が画素電極１７に印加され、その電圧が液晶２１に印加される。
【００４１】
こうして１行目のゲート信号線から最終行のゲート信号線まで走査することにより、１画面分（１フィールド期間）のスキャン、即ち全ドットスキャンが終了し１画面が表示される。
【００４２】
ここで、１画面が表示されると、ゲートドライバ５０並びにドレインドライバ６０及び外付けのパネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆動を止める。保持回路１１０には常に参照電圧ＶDD，ＶSSを供給して駆動し、また対向電極電圧を対向電極３２に、各信号Ａ及びＢを選択回路１２０に供給する。
【００４３】
即ち、保持回路１１０にこの保持回路を駆動するためのＶDD、ＶSSを供給し、対向電極には対向電極電圧ＶCOMを印加し、液晶表示パネル１００がノーマリーホワイト（ＮＷ）の場合には、信号Ａには対向電極電圧と同じ電位の交流駆動電圧を印加し、信号Ｂには液晶を駆動するための交流電圧（例えば６０Ｈｚ）を印加するのみである。そうすることにより、１画面分を保持して静止画像として表示することができる。また他のゲートドライバ５０、ドレインドライバ６０及び外付けＬＳＩ９１には電圧が印加されていない状態である。
【００４４】
このとき、ドレイン信号線６１にデジタル映像信号で「Ｈ（ハイ）」が保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１にはロウが入力されることになるので第１のＴＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２にはハイが入力されることになるので第２のＴＦＴ１２２はオンとなる。そうすると、信号Ｂが選択されて液晶には信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が印加され、液晶が電界によって立ち上がるため、ＮＷの表示パネルでは表示としては黒表示として観察できる。
【００４５】
ドレイン信号線６１にデジタル映像信号でロウが保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１にはハイが入力されることになるので第１のＴＦＴ１２１はオンとなり、他方の第２のＴＦＴ１２２にはロウが入力されることになるので第２のＴＦＴ１２２はオフとなる。そうすると、信号Ａが選択されて液晶には信号Ａの電圧が印加される。即ち、対向電極３２と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、ＮＷの表示パネルでは表示としては白表示として観察できる。
【００４６】
このように、１画面分を書き込みそれを保持することにより静止画像として表示できるが、その場合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を停止するので、その分低消費電力化することができる。
【００４７】
次に、通常動作モード時の保持回路１１０の機能について説明する。通常動作モード時は、アナログ表示回路が選択されているので、保持回路１１０が保持しているメモリ内容は表示に寄与しない。一方、保持回路１１０は画素電極１７に重畳して配置されている。そして、保持回路１１０を構成する各素子、配線は、通常動作モード時に一定電圧に固定される。これによって保持回路１１０と画素電極１７との間には、一定の寄生容量が生じ、この容量は、通常動作モードにおいて補助容量８５と共に補助容量の一部として機能する。従って、本実施形態の補助容量８５は、従来の補助容量に比較して容量値を小さくすることができる。補助容量８５の容量値は、電極同士が対向する面積に比例するので、容量値が小いということは、即ち補助容量８５の面積が従来の補助容量の面積に比較して小さいということである。従って、本実施形態は、補助容量の面積を小さくした分だけ画素サイズを小さくでき、高精細化することができる。
【００４８】
この時、保持回路１１０の電位をどのような電圧に固定するかは、任意である。補助容量として求められるのは、一定期間でパルスが印加されるような変動する電位ではなく、ある一定の電圧に固定されることであり、その電圧がどのような値であっても、また保持回路１１０内で互いに異なる電位に固定されていても補助容量として機能させることができる。従って、参照電圧VDD、VSSを所定の電圧に保持しておくことで、通常動作モード時に保持回路１１０の内容を保持し続け、かつ保持回路１１０を補助容量として用いることもできる。
【００４９】
上記実施形態では、保持回路１１０は１ビットのみを保持するが、もちろん保持回路１１０を多ビット化すれば、メモリ動作モードで階調表示を行うこともできるし、保持回路１１０をアナログ値を記憶するメモリとすれば、メモリ動作モードでのフルカラー表示もできる。どのようなメモリを保持回路１１０に用いても、一定電圧に固定して、補助容量として用いることができる。
【００５０】
上述したように、本発明の実施形態によれば、１つの液晶表示パネル１００でフルカラーの動画像表示を行う通常動作モード（アナログ表示モード）と、低消費電力でデジタル階調表示を行うメモリ動作モード（デジタル表示モードの場合）という２種類の表示に対応することができる。
【００５１】
次に、本実施形態のレイアウトについて、図２を用いて説明する。図２は本実施形態のレイアウトを示す概念図である。回路選択回路のＰチャネル回路選択ＴＦＴ４１、ＮチャネルＴＦＴ４２、画素選択回路のＮチャネル画素選択ＴＦＴ７１、回路選択回路のＰチャネルＴＦＴ４４が直列に接続され、画素電極１７にコンタクト１６を介して接続されているとともに補助容量８５に接続されている。補助容量８５は、補助容量線８７に接続された第１の補助容量電極８５ａと画素選択ＴＦＴ７１の半導体層に接続された第２の補助容量電極８５ｂが対向することによって形成されている。補助容量８５の容量値はこの対向する電極８５ａ、８５ｂの面積に比例する。また、回路選択ＴＦＴ４２、保持回路１１０、回路選択回路のＮチャネルＴＦＴ４５がコンタクト１６を介して画素電極１７に接続されている。以上の構成はいずれも画素電極１７に重畳して配置されている。特に、多くの面積を必要とする保持回路１１０を画素電極１７間に配置せず、画素電極１７に重畳するので、画素電極１７を最大の面積にすることができる。逆に言えば、一つの画素に必要な面積が最小となるので、高精細なＬＣＤとすることができる。
【００５２】
また、上述したように、通常動作モードにおいては保持回路１１０に一定の電圧が印加され、補助容量として機能するので、補助容量電極８５ａ、８５ｂの面積は従来の液晶表示装置に比較して縮小されている。
【００５３】
ところで、本実施形態のＬＣＤは反射型ＬＣＤである。本実施形態の反射型ＬＣＤの図２Ａ−Ａ’線断面図を図３に示す。一方の絶縁性基板１０上に、多結晶シリコンから成り島化された半導体層１１が配置され、その上をゲート絶縁膜１２が覆って配置されている。半導体層１１の上方であってゲート絶縁膜１２上にはゲート電極１３が配置され、このゲート電極１３の両側に位置する下層の半導体層１１には、ソース及びドレインが形成されている。ゲート電極１３及びゲート絶縁膜１２上にはこれらを覆って層間絶縁膜１４が形成されている。そしてそのドレイン及びソースに対応した位置にはコンタクトが形成されており、そのコンタクトを介してドレインは画素選択ＴＦＴ７１に、ソースはコンタクト１６を介して画素電極１７に、それぞれ接続されている。平坦化絶縁膜１５上に形成された各表示電極１７はアルミニウム（Ａｌ）等の反射材料から成っている。各表示電極１７及び平坦化絶縁膜１５上には液晶２１を配向するポリイミド等から成る配向膜２０が形成されている。
【００５４】
他方の絶縁性基板３０上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から成る対向電極３２、及び液晶２１を配向する配向膜３３が順に形成されている。もちろんカラー表示としない場合には、カラーフィルタ３１は不要である。
【００５５】
こうして形成された一対の絶縁性基板１０，３０の周辺を接着性シール材によって接着し、それによって形成された空隙に液晶２１が充填されている。
【００５６】
反射型ＬＣＤでは、図中点線矢印で示すように、絶縁性基板３０側から入射した外光が表示電極１７によって反射されて、観察者１側に出射し、表示を観察することができる。
【００５７】
反射型ＬＣＤは画素電極１７を光が透過しないので画素電極１７の下にどのような素子が配置されていても開口率に影響を及ぼさない。そして、大きい面積を必要とする保持回路１１０を画素電極１７の下に配置することによって、画素の間隔を通常のＬＣＤと同等にすることもできる。また、本実施形態のように全ての構成を画素電極の下に配置する必要はなく、一部の構成を画素電極間に配置してもよい。
【００５８】
次に本発明の第２の実施形態について説明する。図４は本実施形態の平面レイアウトを示す概念図である。本実施形態はＲＧＢ各色の画素が整列して配置されたストライプ配列であって、それぞれの画素電極１７にはＲＧＢのいずれかのカラーフィルタが対応して配置されており、それを１７Ｒ、１７Ｇ、１７Ｂとして示す。ＲＧＢそれぞれの画素は、図２と同様の回路を有し、それぞれの画素でその画素のデータを保持回路１１０に保持することができるようになっている。
【００５９】
本実施形態で特徴的な点は、画素電極１７のレイアウトと、保持回路や選択回路、補助容量などの回路レイアウトが一致していない点である。この点について、以下により詳細に述べる。まず画素電極１７Ｒに着目する。画素電極１７Ｒは図面左端に配置され、上下方向に長い矩形状である。画素電極１７Ｒとその回路とを接続するコンタクトは１６Ｒで示されている。そして、回路選択ＴＦＴ４１Ｒ、４４Ｒ、画素選択ＴＦＴ７１Ｒが直列に接続され、その一部は隣接画素である画素電極１７Ｇにまで延在している。同様に補助容量８５Ｒ、保持回路１１０Ｒも画素電極１７Ｇに延在している。そして、画素電極１７Ｇは、コンタクト１６Ｇを介して対応する回路に接続されており、回路選択ＴＦＴ４１Ｇ、画素選択ＴＦＴ７１Ｇ、補助容量８５Ｇ、保持回路１１０Ｇは、隣接画素である画素電極１７Ｒに重畳して配置されている。
【００６０】
そして、画素電極１７Ｒ、Ｇに対応する回路はゲート信号線５１を共有し、ゲート信号線５１上の一点を中心として互いに点対称に配置されている。以下、同様に、画素電極１７Ｂに対応する回路は、更にその隣の図示しない画素電極に延在する。この画素を画素電極１７Ｒ’とすると、画素電極１７Ｒ’に対応する回路は、逆に画素電極１７Ｂに重畳する。
【００６１】
このように配置することのメリットについて以下に説明する。例えばＲＧＢ３色を一つの絵素として、この絵素をほぼ正方形にしようとすると、ＲＧＢ個々の画素は３：１で縦長の長方形となる。一般的にストライプ配列のＲＧＢ個々の画素は一方向に長い矩形となる。そのような細長い矩形の画素電極１７の下に、レイアウトをあわせて保持回路１１０等を配置しようとすると、回路の設計が困難になる。それに対して本実施形態であれば、画素電極１７のレイアウトと回路のレイアウトが異なるので、よけいな配線の迂回などが不要となってスペース効率が上がり、保持回路が必要とする面積をより小さくすることができる。保持回路付きＬＣＤの場合、１画素の最小面積は、主に保持回路の占める面積が支配的であるので、保持回路を縮小することは、ＬＣＤの高精細化に直結すると言える。
【００６２】
次に、回路をゲート信号線５１を挟んで対称に配置することのメリットについて以下に説明する。隣接画素同士で領域をシェアしあう場合、画素毎に回路内のレイアウトを調整する必要が生じるが、隣接画素同士で点対称に配置すれば、一つの画素の回路を設計し、その回路をミラーリングして設計することができ、回路設計の効率がよい。ただし、図中で画素上下端に示した４本の電源線への結線は調整する必要がある。また、回路レイアウトを点対称にせず、平行に移動したとすると、隣接画素同士のゲート信号線５１は、互いに離れて配置する必要が生じ、ゲート信号線５１を各行２本配置する必要が生じる。これに対し、本実施形態では、ゲート信号線５１を中心として回路を対称に配置しているので、ゲート信号線５１は各行１本でよく、増やす必要がない。また、保持回路１１０がＳＲＡＭであれば、高低２種類の電源線（VDD、VSS）、高低２種類の参照電源線（信号Ａ、信号Ｂ）、合計４本の電源線が必要である。これらは全画素で共通に用いられる電源である。これらの電源線も、回路を対称に配置することで列方向に隣接する画素同士で共有することができる。このように、各種配線を複数画素で共有することによって回路面積を縮小し、より高精細なＬＣＤとすることができる。
【００６３】
本実施形態においても、通常動作モード時には保持回路１１０は一定電圧に固定され、保持回路１１０は補助容量として機能する。保持回路１１０は互いに隣接画素に延在しているが、保持回路１１０がどちらの画素に接続されているかには関係なく、その保持回路１１０が重畳する画素電極１７と容量を形成し、その画素の補助容量として機能する。
【００６４】
次に、第３の実施形態について図５を用いて説明する。図５は第２の実施形態が２画素で画素領域を共有して回路を配置していたのに比較して３画素１７Ｒ、１７Ｇ、１７Ｂで画素領域を共有して回路を配置するようにレイアウトしている点で第２の実施形態と異なる。本実施形態において、回路構成については第２の実施形態と全く同様であるので、図面の簡略化のために、回路選択ＴＦＴ４１、４２、４４、４５、コンタクト１６、補助容量８５、保持回路１１０及びそれらを結ぶ配線を回路２００として表示し、画素選択ＴＦＴ７１、コンタクト１６をそれぞれＲ、Ｇ、Ｂとして表示している。本実施形態において、各画素の回路２００Ｒ、２００Ｇ、２００Ｂは、それぞれ隣接する３画素の領域に跨って配置されている。このように、より多くの画素に跨って配置すれば、より多くのスペースを利用することができ、回路毎のデッドスペースを減らしスペース効率を更に向上することができるので、回路２００の面積を更に縮小することができる。ただし、本実施形態は、３画素に跨って形成するので、上記実施形態と異なり点対称に配置することができない。従って、本実施形態の回路２００の配置は、各画素毎で個別に設計する必要があり、第２の実施形態のように２画素で回路領域を共有する方が回路設計の効率はよい。そして、画素選択ＴＦＴ７１や、画素電極とのコンタクト１６は、ＲＧＢそれぞれの画素に重畳させた方がよい。従って、必然的に回路２００は、ＲＧＢ毎に内部の配置が異なる。
【００６５】
この時、各画素電極と回路２００を構成する各素子、補助容量、配線などが画素電極と対向する面積を、各画素でできるだけ等しくする必要がある。各画素毎に回路素子や配線との対向面積が画素毎に異なると、それによって生じる寄生容量が画素毎に異なってしまい、画面を表示するときに画像がちらつくなど、表示品質を低下させる原因となってしまう。しかし、保持回路と画素電極との寄生容量を画素毎に揃えるように回路設計を行うことは困難である。そこで本実施形態においては、回路２００を構成する各素子、配線が画素電極と形成する容量CCと、補助容量CSCとの合計容量Ctotalが、各画素で等しくなるように、補助容量値CSCが設定されている。即ち、画素毎に容量CCが異なっていても、その差を吸収するように補助容量CSCの容量が設定されている。
【００６６】
例えば、回路２００Ｒ、２００Ｇ、２００Ｂの画素電極１７Ｒに重畳する部分よりも画素電極１７Ｇに重畳する面積が大きく、寄生容量が大きかった場合、回路２００Ｒに含まれる補助容量８５の容量値を大きく、回路２００Ｇに含まれる補助容量８５の容量値を小さく設計すれば、両画素の合計容量Ctotalの差を小さくすることができる。
【００６７】
ただし、寄生容量は、重畳する面積、電極間距離、電極間の誘電率など、様々な要因によって決まり、回路２００と画素電極との間に生じる寄生容量を完全に正確に予想することは困難である。従って、合計容量Ctotalを各画素で完全に等しくすることも困難である。少なくとも合計容量Ctotalの画素毎の差が、保持回路１１０と画素電極とが形成する容量の画素毎の差よりも縮小されていれば効果を奏することができる。そこで、任意の２画素における合計容量Ctotalの差を△Ctotal、前記画素電極と前記対向電極とが液晶を挟んで形成する容量CLCとすると、
△Ctotal≦(CLC+Ctotal)／５
となるように設計するとよい。このように配置すれば、各画素毎の対向面積の差による表示品質の低下はそれほど顕著とならない。また、
△Ctota l≦(CLC+Ctotal)／１０
とすれば、表示品質の低下はほとんど視認されない。更に、
△Ctotal≦(CLC+Ctotal)／２０
とすれば、表示品質の低下は実質的になくなる。
【００６８】
次に、本発明の第３の実施形態について述べる。図６は本実施形態のレイアウト概念図である。図６には、画素電極１７ａ、１７ｂに対応する２画素が示されている。画素電極１７ａ、１７ｂそれぞれに回路選択ＴＦＴ４１、画素選択ＴＦＴ７１、回路選択ＴＦＴ４４が直列に接続されているとともに補助容量８５が接続されている。以上の構成は第１の実施形態と全く同様である。
【００６９】
本実施形態の特徴とするところは、保持回路１１０が２画素にまたがって配置されており、２画素で１つの保持回路１１０を共有している点にある。以下に、この点について詳しく説明する。
【００７０】
保持回路１１０は、回路選択ＴＦＴ４２を介してドレイン信号線６１ａに接続され、保持回路１１０から出力される映像信号は、回路選択ＴＦＴ４５ａ、４５ｂを介してそれぞれの画素電極１７ａ、１７ｂに入力される。そして、通常動作モードの時に画素電極１７ｂに映像信号を供給していたドレイン信号線６１ｂには保持回路１１０は接続されていない。そして、図示しないドレインドライバ６０はドレイン信号線６１に対して一本おきに出力する。また、出力する映像信号は、２本のドレイン信号線６１の映像信号より算出される中間値に応じた信号である。
【００７１】
即ち、メモリ動作モード（デジタル表示モード）の場合、２つの画素電極１７ａ、１７ｂには通常動作モード時にこれらに供給される映像信号の中間の映像信号が共通して供給され、ドレイン信号線６１ｂはとばされるので、画素電極１７ａと１７ｂとは、いわば一つの画素として振る舞う。このように、２画素を１画素として扱い、擬似的に「画素数」を落として表示を行う。
【００７２】
本実施形態によれば、回路面積を必要とする保持回路１１０を二つの画素で共有しているので、画素配置をより密に、即ち表示装置をより高精細にすることができる。また、メモリ動作モード時に動作させるＳＲＡＭの数は、通常モード時の画素数の１／２、特に、列数が１／２である。従って、ドレインドライバ６０の動作周波数をさらに低くすることが可能であり、各画素にＳＲＡＭを配置する第１の実施形態に比較して、ＳＲＡＭの数が少ないので、メモリ動作モード時に移行する時の書き込むＳＲＡＭの数が少なく、また、メモリ動作モード時にＳＲＡＭの洩れ電流が少ないので、消費電力をさらに削減することができる。
【００７３】
さて、本実施形態の場合も、画素電極毎に重畳する保持回路１１０の部分が異なるため、画素電極と保持回路１１０との間に生じる寄生容量が異なる。そこで、上記実施形態と同様、保持回路１１０を構成する素子、配線が画素電極と形成する容量CCと、補助容量CSCとの合計容量Ctotalが、各画素で等しくなるように（少なくとも差が小さくなるように）、補助容量値CSCが設定されている。
【００７４】
そして、通常動作モード時には保持回路１１０は一定電圧に固定され、補助容量として機能する。
【００７５】
なお、上述したような複数画素で一つの保持回路１１０を共有する思想は、特願２０００−３５１２５０により詳しく開示されているように、上記実施形態以外にも様々な実施形態が考えられるが、いずれの実施形態においても、保持回路１１０を構成する素子、配線が画素電極と形成する容量CCと、補助容量CSCとの合計容量Ctotalが、各画素で等しくなるように（少なくとも差が小さくなるように）、補助容量値CSCが設定されていればよい。
【００７６】
上記実施形態では、反射型ＬＣＤを用いて説明したが、もちろん透過型ＬＣＤに適用し、透明な画素電極と保持回路とを重畳して配置することも可能である。しかし透過型ＬＣＤでは、金属配線が配置されているところは遮光されるので、開口率の低下が避けられない。また、透過型ＬＣＤで画素電極の下に保持回路を配置すると、透過する光によって保持回路や選択回路のトランジスタが誤動作する恐れがあるため、全てのトランジスタのゲート上に遮光膜を儲ける必要がある。従って、透過型ＬＣＤでは開口率を高くすることが困難である。これに対し、反射型ＬＣＤは、画素電極下にどのような回路が配置されても開口率に影響を与えることはない。更に、透過型の液晶表示装置のように、観察者側と反対側にいわゆるバックライトを用いる必要が無いため、バックライトを点灯させるための電力を必要としない。保持回路付きＬＣＤのそもそもの目的が消費電力の削減であるから、本発明の表示装置としては、バックライト不要で低消費電力化に適した反射型ＬＣＤであることが好ましい。
【００７７】
また、上記実施形態は、液晶表示装置を用いて説明したが、本発明はこれにとらわれるものではなく、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な表示装置に適用することができる。
【００７８】
【発明の効果】
以上に説明したように、本発明のアクティブマトリクス型表示装置は、通常動作モード時に、保持回路の少なくとも一部が所定の電圧に固定されて補助容量として機能するので、補助容量電極の面積を縮小することができる。従って、画素サイズを縮小し、より高精細な表示装置とすることができる。
【００７９】
また、補助容量は、保持回路が画素電極に重畳する面積やそこに生じる寄生容量に応じた容量を有するので、保持回路が複数の画素電極にまたがって配置されている等のように、画素毎に保持回路と画素電極が重畳する面積が異なっていたとしても、画素毎の寄生容量の差を縮小し、より表示品質を高くすることができる。
【００８０】
さらに、任意の２画素における合計容量Ctotalの差△Ctotalを、画素電極と対向電極とが液晶を挟んで形成する容量CLCに対して
△Ctotal≦(CLC+Ctotal)／５
を満たすようにすることによって、顕著な画質低下を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の第１の実施形態の平面レイアウトを示す概念図である。
【図３】本発明の実施形態の断面図である。
【図４】本発明の第２の実施形態の平面レイアウトを示す概念図である。
【図５】本発明の第３の実施形態の平面レイアウトを示す概念図である。
【図６】本発明の第４の実施形態の平面レイアウトを示す概念図である。
【図７】液晶表示装置の１画素を示す回路図である。
【図８】従来の保持回路付き表示装置を示す回路図である。
【図９】従来の保持回路付き液晶表示装置の１画素を示す回路図である。
【符号の説明】
１７ 画素電極
４０、４３ 回路選択回路
７０ 画素選択回路
８５ 補助容量
１１０ 保持回路
Claims (6)
- 基板上の一方向に配置された複数のゲート信号線と、
前記ゲート信号線に交差する方向に配置された複数のドレイン信号線と、
前記ゲート信号線からの走査信号により選択されると共に前記ドレイン信号線から映像信号が供給される複数の画素電極と、
前記複数の画素電極に対向する対向電極と、
前記画素電極と前記対向電極との間に挟持される液晶と、
前記画素電極と対向して配置され、前記画素電極と前記対向電極との間に印加される電圧を保持する補助容量を形成する補助容量電極と、
前記画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、
随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、
前記保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、
前記保持回路は、正帰還された２つのインバータ回路と、その回路からの出力を選択する信号選択回路とを備えており、
前記通常動作モード時に、前記保持回路の少なくとも一部は、所定の電位に固定され、前記画素電極と前記対向電極との間の電圧を維持する補助容量として機能することを特徴とするアクティブマトリクス型表示装置。 - 基板上の一方向に配置された複数のゲート信号線と、
前記ゲート信号線に交差する方向に配置された複数のドレイン信号線と、
前記ゲート信号線からの走査信号により選択されると共に前記ドレイン信号線から映像信号が供給される複数の画素電極と、
前記複数の画素電極に対向する対向電極と、
前記画素電極と前記対向電極との間に挟持される液晶と、
前記画素電極と前記対向電極との間に印加される電圧を保持する補助容量と、
前記画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、
随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、
前記保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、
前記保持回路は、正帰還された２つのインバータ回路と、その回路からの出力を選択する信号選択回路とを備えており、前記補助容量は、補助容量電極による容量と、前記保持回路と前記画素電極との間に生じる寄生容量からなり、前記補助容量電極による容量は、前記保持回路が前記画素電極に重畳する面積に応じた容量を有することを特徴とするアクティブマトリクス型表示装置。 - 基板上の一方向に配置された複数のゲート信号線と、
前記ゲート信号線に交差する方向に配置された複数のドレイン信号線と、
前記ゲート信号線からの走査信号により選択されると共に前記ドレイン信号線から映像信号が供給される複数の画素電極と、
前記複数の画素電極に対向する対向電極と、
前記画素電極と前記対向電極との間に挟持される液晶と、
前記画素電極と前記対向電極との間に印加される電圧を保持する補助容量と、
前記画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、
随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、
前記保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、
前記保持回路は、正帰還された２つのインバータ回路と、その回路からの出力を選択す る信号選択回路とを備えており、前記補助容量は、補助容量電極による容量と、前記保持回路と前記画素電極との間に生じる寄生容量からなり、前記補助容量電極による容量は、前記寄生容量に応じた容量を有することを特徴とするアクティブマトリクス型表示装置。 - 前記保持回路は、複数の前記画素電極にまたがって配置されていることを特徴とする請求項１乃至請求項３に記載のアクティブマトリクス型表示装置。
- 前記補助容量は、各画素毎に異なる容量値を有し、
補助容量の容量値と前記保持回路が画素電極と形成する容量の合計の画素毎の差は、前記保持回路が画素電極と形成する容量の画素毎の差よりも小さいことを特徴とする請求項１乃至請求項３に記載のアクティブマトリクス型表示装置。 - 任意の２画素における合計容量Ctotalの差を△Ctotal、前記画素電極と前記対向電極とが液晶を挟んで形成する容量CLCとすると、
△Ctotal≦(CLC+Ctotal)／５
を満たすことを特徴とする請求項５に記載のアクティブマトリクス型表示装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372835A JP3982992B2 (ja) | 2000-12-07 | 2000-12-07 | アクティブマトリクス型表示装置 |
| TW090125633A TW533394B (en) | 2000-12-07 | 2001-10-17 | Active matrix display device |
| KR10-2001-0076933A KR100472269B1 (ko) | 2000-12-07 | 2001-12-06 | 액티브 매트릭스형 표시 장치 |
| US10/003,686 US6671023B2 (en) | 2000-12-07 | 2001-12-06 | Active matrix display device |
| CNB2005100785277A CN100412626C (zh) | 2000-12-07 | 2001-12-07 | 有源矩阵型显示装置 |
| EP01129105A EP1213701A3 (en) | 2000-12-07 | 2001-12-07 | Active matrix display device |
| CNB011428007A CN1240034C (zh) | 2000-12-07 | 2001-12-07 | 有源矩阵型显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372835A JP3982992B2 (ja) | 2000-12-07 | 2000-12-07 | アクティブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002174824A JP2002174824A (ja) | 2002-06-21 |
| JP3982992B2 true JP3982992B2 (ja) | 2007-09-26 |
Family
ID=18842314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000372835A Expired - Fee Related JP3982992B2 (ja) | 2000-12-07 | 2000-12-07 | アクティブマトリクス型表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6671023B2 (ja) |
| EP (1) | EP1213701A3 (ja) |
| JP (1) | JP3982992B2 (ja) |
| KR (1) | KR100472269B1 (ja) |
| CN (2) | CN100412626C (ja) |
| TW (1) | TW533394B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002207460A (ja) * | 2001-01-10 | 2002-07-26 | Toshiba Corp | 表示装置 |
| JP3603832B2 (ja) | 2001-10-19 | 2004-12-22 | ソニー株式会社 | 液晶表示装置およびこれを用いた携帯端末装置 |
| TW575961B (en) * | 2002-12-03 | 2004-02-11 | Quanta Display Inc | Pixel structure |
| CN102394049B (zh) * | 2005-05-02 | 2015-04-15 | 株式会社半导体能源研究所 | 显示装置的驱动方法 |
| EP1724751B1 (en) * | 2005-05-20 | 2013-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus |
| US8059109B2 (en) * | 2005-05-20 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
| KR101393628B1 (ko) * | 2007-02-14 | 2014-05-12 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US8416159B2 (en) | 2010-07-22 | 2013-04-09 | Chimei Innolux Corporation | Display apparatus |
| TWI427596B (zh) * | 2009-08-14 | 2014-02-21 | Innolux Corp | 顯示裝置 |
| US8860646B2 (en) | 2009-09-16 | 2014-10-14 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US8823624B2 (en) * | 2010-08-13 | 2014-09-02 | Au Optronics Corporation | Display device having memory in pixels |
| JP2018037477A (ja) * | 2016-08-30 | 2018-03-08 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823091A (ja) | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
| US4870396A (en) * | 1987-08-27 | 1989-09-26 | Hughes Aircraft Company | AC activated liquid crystal display cell employing dual switching devices |
| JP2784615B2 (ja) | 1991-10-16 | 1998-08-06 | 株式会社半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
| JPH05323365A (ja) * | 1992-05-19 | 1993-12-07 | Casio Comput Co Ltd | アクティブマトリックス液晶表示装置 |
| JPH06102530A (ja) * | 1992-09-18 | 1994-04-15 | Sharp Corp | 液晶表示装置 |
| TW295652B (ja) * | 1994-10-24 | 1997-01-11 | Handotai Energy Kenkyusho Kk | |
| JPH08194205A (ja) | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
| US5945972A (en) | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
| US6181311B1 (en) * | 1996-02-23 | 2001-01-30 | Canon Kabushiki Kaisha | Liquid crystal color display apparatus and driving method thereof |
| KR100270147B1 (ko) | 1996-03-01 | 2000-10-16 | 니시무로 타이죠 | 액정표시장치 |
| JP3319561B2 (ja) | 1996-03-01 | 2002-09-03 | 株式会社東芝 | 液晶表示装置 |
| JP3305946B2 (ja) * | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
| EP0797182A1 (en) * | 1996-03-19 | 1997-09-24 | Hitachi, Ltd. | Active matrix LCD with data holding circuit in each pixel |
| US5790090A (en) | 1996-10-16 | 1998-08-04 | International Business Machines Corporation | Active matrix liquid crystal display with reduced drive pulse amplitudes |
| US5952991A (en) | 1996-11-14 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display |
| JP3279238B2 (ja) * | 1997-12-01 | 2002-04-30 | 株式会社日立製作所 | 液晶表示装置 |
| DE69934201T2 (de) | 1998-08-04 | 2007-09-20 | Seiko Epson Corp. | Elektrooptische einheit und elektronische einheit |
| TW594329B (en) * | 2000-09-18 | 2004-06-21 | Sanyo Electric Co | Active matrix type display device |
| EP1204089B1 (en) * | 2000-11-06 | 2006-04-26 | SANYO ELECTRIC Co., Ltd. | Active matrix display device with pixels comprising both analog and digital storage |
| JP3723443B2 (ja) * | 2000-11-17 | 2005-12-07 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
| JP2001242819A (ja) | 2000-12-28 | 2001-09-07 | Seiko Epson Corp | 電気光学装置及び電子機器 |
-
2000
- 2000-12-07 JP JP2000372835A patent/JP3982992B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-17 TW TW090125633A patent/TW533394B/zh not_active IP Right Cessation
- 2001-12-06 KR KR10-2001-0076933A patent/KR100472269B1/ko active IP Right Grant
- 2001-12-06 US US10/003,686 patent/US6671023B2/en not_active Expired - Lifetime
- 2001-12-07 CN CNB2005100785277A patent/CN100412626C/zh not_active Expired - Lifetime
- 2001-12-07 EP EP01129105A patent/EP1213701A3/en not_active Withdrawn
- 2001-12-07 CN CNB011428007A patent/CN1240034C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1213701A3 (en) | 2006-01-04 |
| US6671023B2 (en) | 2003-12-30 |
| TW533394B (en) | 2003-05-21 |
| JP2002174824A (ja) | 2002-06-21 |
| US20020089481A1 (en) | 2002-07-11 |
| CN100412626C (zh) | 2008-08-20 |
| KR20020045563A (ko) | 2002-06-19 |
| CN1240034C (zh) | 2006-02-01 |
| CN1707322A (zh) | 2005-12-14 |
| CN1357870A (zh) | 2002-07-10 |
| KR100472269B1 (ko) | 2005-03-08 |
| EP1213701A2 (en) | 2002-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7389476B2 (en) | Display including a plurality of display panels | |
| US6853371B2 (en) | Display device | |
| US6825834B2 (en) | Active matrix display device | |
| JP4017371B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3982992B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2003316284A (ja) | 表示装置 | |
| JP3723443B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4073239B2 (ja) | 表示装置 | |
| JP4428330B2 (ja) | 電気光学装置、および電子機器 | |
| KR100469192B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| JP2002162947A (ja) | 表示装置 | |
| JP3668115B2 (ja) | 表示装置 | |
| JP3711006B2 (ja) | 表示装置 | |
| JP2002090777A (ja) | アクティブマトリクス型表示装置 | |
| JP2002091365A (ja) | アクティブマトリクス型表示装置 | |
| US20050200616A1 (en) | [driving method of pixel array] | |
| JPH08146384A (ja) | アクティブマトリックス型液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040324 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070703 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |