JPH08146384A - アクティブマトリックス型液晶表示素子 - Google Patents

Abstract

(57)【要約】 【目的】 低電圧駆動化を実現できるアクティブマトリ
ックス型液晶表示素子を提供する。 【構成】 複数の走査配線１０１と複数の信号配線１０
２とが交差し、それらの各交差点に対応して薄膜トラン
ジスタ１０４を介して画素電極１０３を設けた第１のガ
ラス基板と、対向電極を設けた第２のガラス基板との間
に液晶層を挟持した液晶表示素子であって、同一の信号
配線１０２に薄膜トランジスタ１０４を介して接続され
隣接する各画素電極２０４間を、画素電極間容量２０６
によって電気的に接続したことにより、各画素電極２０
４の電圧は、走査配線１０１の選択期間に信号配線１０
２から薄膜トランジスタ１０４を介して供給される電圧
に、次の走査配線１０１の選択期間に充電される次段の
画素電極１０３の電圧変化が画素間容量２０６を介して
加えられることになり、外部からの信号電圧が低くても
液晶に十分な電圧を印加することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＯＡ機器やＡＶ機器
などに利用されているアクティブマトリックス型液晶表
示素子に関する。

【０００２】

【従来の技術】現在、液晶を用いた表示素子は、ビデオ
カメラのビューファインダーやポケットＴＶさらには高
精細投写型ＴＶ、パソコン、ワープロなどの情報表示端
末など種々の分野で応用されてきており、開発、商品化
が活発に行われている。その中でも特に、アクティブマ
トリックス型の液晶表示素子は、高画質化が実現できる
ことから非常に注目を集めている。アクティブマトリッ
クス型とは従来の単純マトリックス型に対比して言われ
ている液晶の駆動方式を意味しているもので、マトリッ
クス上に配置された画素電極にそれぞれスイッチング素
子を設け、それらのスイッチング素子を介して各画素電
極に液晶の光学特性を制御する電気信号を独立に供給す
る方式である。スイッチング素子としては、薄膜トラン
ジスタ（ＴＦＴ）を用いたものが主流である。

【０００３】図５に従来の薄膜トランジスタアレイを用
いたアクティブマトリックス型液晶表示素子の一般的な
構成概略図を示す。図５に示すように、各画素電極に設
けられたスイッチング素子である薄膜トランジスタ５０
１は、走査配線（ゲート線）５０２によって選択された
時に信号配線（ソース線）５０３の電気信号を画素電極
に供給する。このとき液晶層５０４には、画素電極と対
向基板５０５上に形成された対向電極５０６との間の電
圧が印加されることになる。その後、走査配線５０２が
非選択状態となり、信号配線５０３と画素電極間は電気
的に絶縁される。液晶層５０４に印加された電圧は、画
素電極と対向電極５０６間の液晶の静電容量によって保
持される。なお、非選択時の液晶電圧の保持能力を向上
させるために、画素電極に補助容量を形成した構成もよ
く用いられている。いずれにしても、上記したように、
アクティブマトリックス型液晶表示素子は、各画素に設
けられたスイッチング素子によって液晶に印加する電圧
を独立に制御できるため、原理的には単純マトリックス
方式のようなクロストークがなく、多階調表示に極めて
適しているものである。

【０００４】上記したように、アクティブマトリックス
型の液晶表示素子は、大容量の表示を行っても高いコン
トラストや階調性といった画像性能が保たれるという大
きな特徴をもち、近年特に市場要望の極めて高い、ラッ
プトップパソコンやノートパソコン、さらには、エンジ
ニアリングワークステーション用の大型・大容量フルカ
ラーディスプレイの本命として開発、商品化が盛んであ
る。

【０００５】このような状況の中で、特に最近、液晶デ
ィスプレイに対して強く要求されている性能として、低
電圧化がある。低電圧化は、ノートパソコン等のＯＡ用
ディスプレイを中心として非常に高い要望があり、特に
ロジック系の標準電圧である５（Ｖ）、さらには３．３
（Ｖ）以下での駆動の実現が要求されており、液晶材料
を中心に研究・開発が行われている。

【０００６】

【発明が解決しようとする課題】上記したように、液晶
ディスプレイの性能に対する要求は非常に厳しく、特に
低電圧化はその中でも最重要課題となっている。しかし
ながら、現在のところ、３．３（Ｖ）以下で駆動できる
実用的な液晶材料はなく、要求される性能を満足できる
液晶ディスプレイを実現することは非常に困難である。

【０００７】この発明の目的は、低電圧駆動化を実現で
きるアクティブマトリックス型液晶表示素子を提供する
ことである。

【０００８】

【課題を解決するための手段】請求項１記載のアクティ
ブマトリックス型液晶表示素子は、複数の走査配線と複
数の信号配線とが交差し、それらの各交差点に対応して
スイッチング素子を介して画素電極を設けた第１のガラ
ス基板と、対向電極を設けた第２のガラス基板との間に
液晶層を挟持したアクティブマトリックス型液晶表示素
子であって、同一の信号配線にスイッチング素子を介し
て接続され隣接する各画素電極間を、コンデンサによっ
て電気的に接続したことを特徴とする。

【０００９】請求項２記載のアクティブマトリックス型
液晶表示素子は、請求項１記載のアクティブマトリック
ス型液晶表示素子において、各画素電極と、隣接する前
段の走査配線との間に、容量を形成したことを特徴とす
る。請求項３記載のアクティブマトリックス型液晶表示
素子は、請求項１記載のアクティブマトリックス型液晶
表示素子において、各画素電極間に形成されたコンデン
サの容量は、各画素のもつ容量の１０分の１以下である
ことを特徴とする。

【００１０】

【作用】この発明の構成によれば、同一の信号配線にス
イッチング素子を介して接続され隣接する各画素電極間
を、コンデンサによって電気的に接続したことにより、
各画素電極の電圧は、走査配線の選択期間に充電される
信号配線の電圧に、次の走査配線の選択期間に充電され
る次の走査配線に対応した画素電極の電位変化を、両画
素電極間に形成されたコンデンサを介して重畳すること
ができる。これによって各画素電極には、外部より供給
される信号電圧以上の電圧を印加することができ、本来
の液晶の持つ光学特性以上の低電圧化が可能となる。

【００１１】

【実施例】以下、この発明の実施例について図面を参照
しながら詳細に説明する。図１はこの発明の一実施例の
アクティブマトリックス型液晶表示素子の薄膜トランジ
スタアレイの画素部の平面構成概略図を示したものであ
る。図１において、１０１は走査配線、１０２は信号配
線を示している。１０３は透明導電薄膜より構成される
画素電極である。１０４は逆スタガ型の薄膜トランジス
タを示しており、走査配線１０１の電圧によって信号配
線１０２と画素電極１０３間の電気的な導通状態を制御
する。１０５は画素電極１０３に電気的に接続された補
助電極であり、この補助電極１０５は前段の走査配線１
０１と前段の画素電極１０３上に絶縁層を介して形成さ
れ、画素電極１０３と前段の走査配線１０１の間に蓄積
容量を形成し、かつ前段の画素電極１０３との間に容量
を形成するためのものである。図１において、補助電極
１０５と走査配線１０１との重なり部が蓄積容量であ
り、補助電極１０５と前段の画素電極１０３との重なり
部が画素間容量となる。そして、この図１に示す薄膜ト
ランジスタアレイ（第１のガラス基板）に、内側に透明
導電膜からなる対向電極を形成した第２のガラス基板
（図示せず）を対向配置し、その間に液晶層（図示せ
ず）を挟持して液晶表示素子となる。

【００１２】図２は、図１に示した構成をもつアクティ
ブマトリックス型液晶表示素子の等価回路を表したもの
である。図２において、１０１，１０２，１０３，１０
４はそれぞれ図１に対応する走査配線，信号配線，画素
電極，薄膜トランジスタである。２０５は画素電極１０
３と前段の走査配線１０１間に形成された蓄積容量、２
０６は画素間容量を示している。２０７は薄膜トランジ
スタ１０４のゲート電極とドレイン電極間に発生するゲ
ート・ドレイン間寄生容量である。２０８は画素電極１
０３と対向電極２０９の間に配置された液晶層の容量を
示している。

【００１３】以上のように構成されるアクティブマトリ
ックス型液晶表示素子について、その動作を説明する。
画素電極（前段の画素電極）１０３には、走査配線１０
１の選択期間に薄膜トランジスタ１０４を介して、信号
配線１０２に印加された電圧が供給され、液晶層容量２
０８および蓄積容量２０５によって電圧が保持される。
その後、次段の走査配線１０１によって選択された隣接
する次段の画素電極１０３への電圧供給が起こるが、こ
の時、この次段の画素電極１０３の電位の変化に応じ
て、画素間容量２０６を介して前段の画素電極１０３に
電圧が供給される。つまり、前段の画素電極１０３に
は、最初に信号配線１０１から供給された電圧に、画素
間容量２０６を介して、次段の画素電極１０３の電圧の
変化に応じたカップリング電圧が重畳されることにな
る。

【００１４】図３は、上記した画素電圧の変化を説明す
る概略図で、同一の信号配線に薄膜トランジスタ１０４
を介して接続され隣接する２つの画素電極（前段と次段
の画素電極）１０３と、それぞれに対する走査配線１０
１と、信号配線１０２との電圧波形のタイミング図を示
したものである。図３（ａ）は前段の画素電極に関連す
る波形を示し、図３（ｂ）は次段の画素電極に関連する
波形を示す。図３において、３０１は前段の画素に対応
した走査配線の電圧、３０２は次段の画素に対応した走
査配線の電圧、３０３は信号配線の電圧、３０４は前段
の画素電極の電圧、３０５は次段の画素電極の電圧の時
間的な変化の概略を示している。

【００１５】図３に示すように、画素電圧３０４は、走
査配線が選択されている期間に信号配線の電圧３０３と
なり、その後、次の走査期間に発生する次段の画素電圧
３０５の変化が画素間容量２０６（図２）を介して加え
られ、結果として、供給した信号電圧以上の電圧を画素
に印加することができる。この発明の実施例のアクティ
ブマトリックス型液晶表示素子を作製し、ノーマリーホ
ワイトモードで、信号電圧と液晶素子の透過率との関係
を測定した結果を図４に示す。図４において、Ａのライ
ンは、この発明の実施例の液晶表示素子の電気光学特性
の測定結果であり、Ｂのラインは、画素間に容量を形成
していない従来の構成の液晶表示素子の電気光学特性の
結果である。図４の測定結果から明らかなように、この
実施例によれば、液晶駆動電圧を低減することができ
る。

【００１６】以上のようにこの実施例によれば、同一の
信号配線１０２に薄膜トランジスタ１０４を介して接続
された隣接する各画素電極１０３間を、画素間容量（コ
ンデンサ）２０６によって電気的に接続したことによ
り、各画素電極１０３の電圧は、走査配線１０１の選択
期間に充電される信号配線の電圧に、次の走査配線１０
１の選択期間に充電される次の走査配線１０１に対応し
た画素電極１０３の電位変化を、両画素電極１０３間に
形成された画素間容量２０６を介して重畳することがで
きる。これによって各画素電極１０３には、外部より供
給される信号電圧以上の電圧を印加することができ、本
来の液晶の持つ光学特性以上の低電圧化が可能となり、
液晶表示素子の大幅な消費電力低減が実現できる。

【００１７】なお、この実施例では、各画素間に形成し
た画素間容量値を、各画素のもつ全容量の１２分の１と
したが、特定の画像パターン時に発生する画素間容量に
よるクロストークを抑える上で、画素間に形成する容量
は、各画素のもつ全容量の１０分の１以下であることが
好ましい。この実施例における各画素のもつ全容量は、
液晶層容量２０８と蓄積容量２０５とゲート・ドレイン
間寄生容量２０７との和となる。

【００１８】なお、補助電極１０５は前段の画素電極１
０３上に絶縁層を介して重ね、容量を形成しているが、
同一の走査配線１０１に対応する隣接した画素電極１０
３間に容量が形成できれば、前段の画素電極１０３とは
重ねずに間をあけて補助電極１０５を設けてもよい。

【００１９】

【発明の効果】以上述べたように、この発明のアクティ
ブマトリックス型液晶表示素子によれば、同一の信号配
線にスイッチング素子を介して接続され隣接する各画素
電極間を、コンデンサによって電気的に接続したことに
より、各画素電極の電圧は、走査配線の選択期間に充電
される信号配線の電圧に、次の走査配線の選択期間に充
電される次の走査配線に対応した画素電極の電位変化
を、両画素電極間に形成されたコンデンサを介して重畳
することができる。これによって各画素電極には、外部
より供給される信号電圧以上の電圧を印加することがで
き、本来の液晶の持つ光学特性以上の低電圧化が可能と
なり、液晶表示素子の大幅な消費電力低減が実現でき
る。

【図面の簡単な説明】

【図１】この発明の一実施例のアクティブマトリックス
型液晶表示素子の薄膜トランジスタアレイの画素部の平
面構成概略図。

【図２】この発明の一実施例のアクティブマトリックス
型液晶表示素子の等価回路図。

【図３】この発明の一実施例における画素電極，走査配
線および信号配線の電圧波形のタイミング図。

【図４】この発明の一実施例のアクティブマトリックス
型液晶表示素子の電気光学特性を示す図。

【図５】従来のアクティブマトリックス型液晶表示素子
の構成概略図。

【符号の説明】

１０１ 走査配線 １０２ 信号配線 １０３ 画素電極 １０４ 薄膜トランジスタ １０５ 補助電極 ２０５ 蓄積容量 ２０６ 画素間容量 ２０７ ゲート・ドレイン間寄生容量 ２０８ 液晶層容量

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の走査配線と複数の信号配線とが交
   差し、それらの各交差点に対応してスイッチング素子を
   介して画素電極を設けた第１のガラス基板と、対向電極
   を設けた第２のガラス基板との間に液晶層を挟持したア
   クティブマトリックス型液晶表示素子であって、 同一の信号配線に前記スイッチング素子を介して接続さ
   れ隣接する各画素電極間を、コンデンサによって電気的
   に接続したことを特徴とするアクティブマトリックス型
   液晶表示素子。
2. 【請求項２】 各画素電極と、隣接する前段の走査配線
   との間に、容量を形成したことを特徴とする請求項１記
   載のアクティブマトリックス型液晶表示素子。
3. 【請求項３】 各画素電極間に形成されたコンデンサの
   容量は、各画素のもつ容量の１０分の１以下であること
   を特徴とする請求項１または２記載のアクティブマトリ
   ックス型液晶表示素子。