KR960014824B1 - 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 - Google Patents

박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 Download PDF

Info

Publication number
KR960014824B1
KR960014824B1 KR1019920013239A KR920013239A KR960014824B1 KR 960014824 B1 KR960014824 B1 KR 960014824B1 KR 1019920013239 A KR1019920013239 A KR 1019920013239A KR 920013239 A KR920013239 A KR 920013239A KR 960014824 B1 KR960014824 B1 KR 960014824B1
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
thin film
bus line
compensation capacitor
Prior art date
Application number
KR1019920013239A
Other languages
English (en)
Inventor
겐이찌 야나이
쓰또무 다나까
다쓰야 가게히
고찌 오오가따
겐이찌 오끼
Original Assignee
후지쓰 가부시끼가이샤
세끼가와 다다시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP18462691A external-priority patent/JP2509017B2/ja
Priority claimed from JP21742691A external-priority patent/JP2509024B2/ja
Application filed by 후지쓰 가부시끼가이샤, 세끼가와 다다시 filed Critical 후지쓰 가부시끼가이샤
Application granted granted Critical
Publication of KR960014824B1 publication Critical patent/KR960014824B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Abstract

내용없음.

Description

박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치
제1도는 종래기술에 의한 대향형 액티브 매트릭스(opposed active matrix) 액정표시장치의 기판을 나타낸 확대 사시도.
제2도는 제1도의 액티브 매트릭스 액정표시장치의 등가회로도.
제3도는 종래기술에 의한 액티브 매트릭스 액정표시장치의 일예도.
제4도는 제3도의 액티브 매트릭스 액정표시장치의 등가회로도.
제5a~c도는 본 발명의 제1태양에 의한 액티브 매트릭스 액정표시장치의 원리를 나타낸 도면.
제6도는 본 발명의 제1원리에 의한 액티브 매트릭스 액정표시장치의 기본구성을 나타낸 도면.
제7도는 제6도의 액티브 매트릭스 액정표시장치의 타이밍 챠트도.
제8a~c도는 본 발명에 의한 액티브 매트릭스 액정표시장치의 가변콘덴서의 일예도.
제9a~c도~제12a~c도는 본 발명의 제1실시예에 의한 액티브 매트릭스 액정표시장치의 제조방법의 설명도.
제13a~c도~제15a~c도는 본 발명의 제2실시예에 의한 액티브 매트릭스 액정표시장치의 제조방법의 설명도.
제16도는 제6도에 도시된 액티브 매트릭스 액정표시장치의 기본 구성의 변형을 나타낸 도면.
제17도는 제16도의 액티브 매트릭스 액정표시장치의 타이밍 챠트도.
제18a~c도는 본 발명의 제2태양에 의한 액티브 매트릭스 액정표시장치의 원리를 나타낸 도면.
제19도는 본 발명의 제2태양에 의한 액티브 매트릭스 액정표시장치의 기본구성을 나타낸 도면.
제20도는 제19도는 액티브 매트릭스 액정표시장치의 타이밍 챠트도.
제21a~제22c도는 본 발명의 제2태양의 액티브 매트릭스 액정표시장치의 보상 콘덴서의 설명도.
제22a~c도 ~ 제25a~c도는, 본 발명의 제3실시예에 의한 액티브 매트릭스 액정표시장치의 제조방법의 설명도.
본 발명은 액티브 매트릭스 액정표시장치에 관한 것이며, 특히 박막 트랜지스터와 액정셀을 갖으며, 상기 TFT는 각각의 화소에 대응하여, ON 및 OFF 절환되어, 액정셀에 전압을 기입 및 홀드(hold)하는, 대향형 액티브 매트릭스 액정표시장치에 관한 것이다.
최근, 액티브 매트릭스 액정표시장치는, 심플(simple) 매트릭스 액정표시장치와 유사한정도로 얇기 때문에, 랩탑 퍼스널 컴퓨터, 워드 프로세서, 휴대용 텔레비젼 세트등의 용도로 널리 사용돼 있다.
상기 액티브 매트릭스 액정표시장치의 화소들은 상기 박막 트랜지스터들에 의해 각각 구동됨을 주목해야 한다. 따라서 표시장치의 표시용량과 라인수를, 상기 심플 매트릭스 액정표시장치와는 달리, 드라이브 듀티(drive duty), 콘트라스트, 가시각도등의 손상없이 증가시킬 수 없다. 상기 액티브 매트릭스 액정표시장치는, 음극선관(CRT)과 실질상 동일한 컬러표시질을 실현하므로, 평면 표시장치로서 유용하다.
상기 액티브 매트릭스 액정표시장치는, 각 화소에 대한 스위칭소자로서 각각 기능하는 박막 트랜지스터들을 채용하고 있으므로, 불가피하게 제조공정이 복잡하다. 그러므로 대형 표시장치를 제조하기 위하여 대형 설비가 필요하게 된다. 이와같이, 상기 액티브 매트릭스 액정표시장치는, 그 설비들이 고가이고, 수율이 낮아서, 비용이 높다.
따라서, 현재, 시판되는 액티브 매트릭스 액정표시장치들은 비교적 소형장치를 제한돼 있다.
상기 액티브 매트릭스 액정표시장치의 수율은 그의 복잡한 구조때문에 통상 낮으며 이 치수율은 향상시키기 위하여, 상이한 기판들상에 형성되어 서로 교차되지 않는 주사(scan)버스선과 데이터 버스선을 구비하는 대향형 액티브 매트릭스 액정표시장치가 제안된 바 있으나, 표시질의 개량이 여전히 요구된다.
종래의 액티브 매트릭스 액정표시장치는, 주사버스선들과 데이타 버스선들이 직교되어 형성된 단일기판을 채용하며, 표시전극들이 박막 트랜지스터들을 통하여 상기 버스선들의 교차부에 접속돼 있다. 상기 주사 버스선들과 데이타 버스선들이 동일 기판상에서 서로 교차되어 있으며, 상기; 종래의 액티브 매트릭스 액정표시장치는, 상기 교차부들에 형성된 단(step)들 때문에, 교차부들에서의 절연불량과 단략, 또는 상측 버스라인들의 단절을 야기한다. 하부 버스라인들과 절연층이 무제한적으로 두꺼워질 수 없으므로, 하부 버스라인의 저항을 감소시키기가 용이하지 않다. 상기 절연층이 두꺼워질 수 없는 경우, 상기 교차부의 단락을 완전히 방지하기가 불가능하다.
상기의 문제점을 해소키 위해서, 대향형 액티브 매트릭스 액정표시장치가 제안되었다. 이러한 표시장치에서는, 그들 사이에 액정층을 구비한 상태로 대향된 유리기판등의 각각의 기판들상에, 주사버스선과 데이타 버스선들이 설치돼 있다.
상기 대향형 액티브 매트릭스 액정표시장치에서는, 상기 데이타 버스선들과 주사버스선들이, 그들 사이에 액정층을 끼고 서로 직교돼 있고, 따라서, 상기 교차부에 대한 절연층을 제조할 필요가 없어서, 상기 구조가 간단하게 된다. 또한, 상기 데이타 버스선들과 주사 버스선들이 단락되지 않는다. 이것은 표시실패를 감소시키고, 종래의 정규형 액티브 매트릭스 액정표시장치에 비해서 수율을 향상시킨다.
그럼에도 불구하고, 상기 대향형 액티브 매트릭스 액정표시장치는 누화를 자주 일으키며, 기타 셀들에 공급되는 데이타 전압에 의하여, 액정셀 전압이 동요되어, 표시질을 손상시킨다. 상기 누화를 감소시키고, DC 전압 레벨 쉬프트(shift)를 보상하고, 표시질을 개량하기 위해서, 본 발명자등은, 액티브 매트릭스 액정표시장치를 제안한 바 있다.(미국 특허출원 07/695,029호에 대응하는 일본 특개평 4-102825호 공보).
본 발명의 목적은, 상기 종래의 액티브 매트릭스 액정표시장치의 문제점들을 해소하고 수율이 높고, 값이 싸며 대형 천연색 화면을 갖는 액티브 매트릭스 액정표시장치를 제공하는데 있다. 또한, 본 발명의 다른 목적은, 상기 종래의 액티브 매트릭스 액정표시장치의 문제점들을 해소하고, DC 전압 레벨 쉬프트를 보상하기 위한 소형소자 영역을 갖는 보상 콘덴서를 채용하며, 고수율, 저비용, 대형 천연색 화면을 실현하는 액티브 매트릭스 액정표시장치를 제공하는데 있다.
본 발명에 의하면, 액정층을 통해서 서로 대향된 제1과 제2기판을 구비하며; 여기서, 상기 제1기판이, 복수의 주사 버스선, 박막 트랜지스터, 표시전극 및 기준전압 공급버스선을 구비하며 ; 상기 박막 트랜지스터 각각이, 상기 주사 버스선에 접속된 게이트 전극과, 상기 표시전극 또는 기준전압 공급 버스선에 접속된 소오스전극 및, 다른 표시전극과 기준전압 공급 버스선에 접속된 드레인 전극을 구비하며; 상기 제2기판이, 상기 표시전극들과 대향하는 복수의 스트라이프형 데이타 버스선을 구비하며; 상기 표시전극 각각이, 상기 박막 트랜지스터의 게이트 전극이 선택된 후, 상기 표시전극에서 발생하는 전압 동요를 보상키 위한 보상 콘덴서의 커패시턴스가, 대응하는 박막 트랜지스터의 게이트 전극이 선택되지 않는 축적기간중 보다는 보상기간중에서 도 큰 것이 특징인 액티브 매트릭스 액정표시장치가 제공된다.
상기 보상콘덴서의 커패시턴스가 전압에 의해서 제어될 수 있다.
상기 주사버스선이, 상기 박막 트랜지스터를 제어하기 위한 제1주사 버스선과, 상기 보상 콘덴서를 제어하기 위한 제2주사 버스선을 구비할 수 있다. 상기 제1과 제2주사 버스선이, 상기 기준전압 공급 버스선의 각 측면상에 병렬 구성으로 설치될 수 있고, 상기 제2주사 버스선이, 상기 제1주사 버스선에 이웃해서 배치된, 표시전극들을 제어하기 위한 신호를 수신할 수 있다.
상기 주사 버스선 또는 기준전압 공급 버스선이, 상기 보상 전압을 제어하기 위한 보상전압 제어전극 버스선으로서 기능할 수 있다.
상기 보상 콘덴서는, 상단으로부터 저부측으로 상부전극, 절연층, 반도체층 및 하부 전극으로 구성된 적층 구조를 갖을 수 있고, 여기서, 상기 상부전극이 상기 반도체층 겹치는 영역이, 상기 상부전극이 하부전극과 겹치는 영역보다 더 클수 있다.
상기 보상 콘덴서는, 상단으로부터 저부측으로, 상부전극, 반도체층, 절연층 및 하부전극으로 구성된 적층구조를 갖을 수 있고, 상기 반도체층이 상기 하부전극과 겹치는 영역이, 상기 상부전극이 상기 하부전극과 겹치는 영역보다 더 클 수 있다.
상기 반도체층에 이웃한 상부 또는 하부전극이, 전극부와, 그의 이웃한 반도체층과 접촉되는 음접촉부를 구비할 수 있고, 상기 옴접촉부에서 유도되는 캐리어들이 상기 반도체층내에 유도된 전하를 제어할 수 있다.
상기 반도체층은. 상기 박박 트랜지스터의 제조에 사용되는 비정질 실리콘층일 수 있다.
상기 보상기간중, 상기 보상 콘덴서의 반도체층에 유도된 전하의 부호가, 상기 박막 트랜지스터의 게이트 전극이 선택될 때 발생되는 캐리어의 부호와 상이하며, 상기 보상 콘덴서의 반도체층에 이웃한 전극이 상기 표시전극에 접속될 수 있고, 상기 절연층에 이웃한 전극이, 상기 보상전압 제어전극에 접속될 수 있다.
또한, 상기 보상기간중, 상기 보상 콘덴서의 반도체층에 유도된 전하의 부호가, 상기 박막 트랜지스터의 게이트 전극 선택시에 발생된 캐리어의 부호와 동일하며, 상기 보상 콘덴서의 절연층에 이웃한 전극이 상기 표시전극에 접속될 수 있고, 상기 반도체층에 이웃한 전극이, 상기 보상전압 제어전극에 접속될 수 있다.
상기 보상 콘덴서는 강유전성 박막으로 구성될 수 있다.
상기 보상 콘덴서의 강유전성 박막의 자발분극이, 상기 박막 트랜지스터의 게이트 전극이 선택될 때, 또는 그 직후에, 반전되어, 상기 박막 트랜지스터의 게이트 전극이 선택된 후에 상기 표시전극에서 발생하는 전압동요를 보상할 수 있다.
상기 표시전극의 전압에 관련된 박막 트랜지스터의 게이트 선택 전압이, 상기 보상 콘덴서의 상기 강유전성 박막내의 자발분극을 반전키 위한 전압보다 더 클 수 있다.
상기 보상 콘덴서의 강유전성 박막의 자발분극이, 상기 보상 콘덴서를 접속하는 표시전극이 선택되기 직전에 재차 반전되어, 상기 보상 콘덴서를 리세트할 수 있다.
상기 보상 콘덴서의 한 전극이 상기 표시전극에 접속될 수 있고, 상기 보상 콘덴서의 다른 전극이, 주사순서가 우선인 주사버스선에 접속될 수 있다.
본 발명은, 첨부도면을 참조한 하기 양호 실시예들의 설명으로부터 보다 명백히 이해할 수 있다.
양호 실시예들의 이해를 돕기 위해서, 관련 기술들의 문제점들을 제1~4도를 참조하여 설명한다.
종래의 액티브 매트릭스 액정표시장치는, 주사 버스선들과 데이타 버스선들이 직교 형성되고, 이 버스선들의 교차부에, 표시전극들이 박막 트랜지스터들을 통해 접속돼 있는 단일 기판을 채용하고 있다.
상기 주사버스선들과 데이타 버스선들은, 동일 기판상에서 서로 교차하고 있고, 따라서 종래의 액티브 매트릭스 액정표시장치는, 상기 교차부들에 형성된 단들 때문에, 상기 교차부들의 절연불량과 단락, 또는 상부 버스선들의 단절등을 야기하는 경우가 있다. 하루 버스선들과 절연층이 무제한적으로 두꺼워질 수 없으므로, 상기 하부 버스선들의 저항을 감소시키기가 용이하지 않다. 상기 절연층이 두꺼워질 수 없으므로, 상기 교차부의 단락을 완전히 방지하기가 불가능하다.
상기 문제점들을 해소키 위해서, 대향형 액티브 매트릭스 액정표시장치가 제안된 바 있다. 상기 표시장치에서는, 액정층을 사이에 두고 서로 대향하고 있는 유리기판 등의 각 기판상에, 주사 버스선들과 데이타 버스선들이 설치돼 있다.
제1도는 종래기술에 의한, 대향형 액티브 매트릭스 액정표시장치의 기판들을 나타내며, 제2도는 제1도의 액티브 매트릭스 액정표시장치의 등가회로도이다.
제1도에 도시된 바와 같이, 상기 대향형 액티브 매트릭스 액정표시장치는, 액정층(도시안함)의 각 측면상에 배치된 유리기판(80)과 다른 유리기판(89)을 구비하고 있다.
상기 유리기판(TFT 기판)(89)상에는, 주사버스선(81), 박막 트랜지스터(83), 액정셀(84) 형성용 표시전극(84a) 및 기준전압 공급버스선(88)(제2도에서 접지됨)이 형성돼 있다.
다른 유리기판(대향기판)(80)상에는, 스트라이프형 데이타 버스선들(82)이 설채돼 있다. 상기 스트라이프형 데이타 버스선(82)과 표시전극(84a)간에 액정들이 밀봉됨으로써, 액정셀들(84)을 구성하고 있다. 각 액정셀(84)은, 상기 박막 트래지스터(83)의 데이타 버스선(82)과 드레인 전극(또는 소오스 전극)(66)간에 접속돼 있다.
상기 박막 트랜지스터(83)의 게이트 전극(게이트)(85)이 상기 주사 버스선(81)에 접속돼 있고, 상기 박막트랜지스터(83)의 소오스 전극(또는 드레인 전극)은, 상기 기준전압 공급 버스선(88)에 접속돼 있다.
상기 구성은, 상기 데이타 버스선(82)과 주사 버스선(81)이, 그사이에 액정층을 두고 서로 직교돼 있다. 상기 버스선들은 단일 기판상에서 교차하지 않으므로, 교차부용 절연층을 제조할 필요가 없으므로, 구조가 간단해진다. 또한, 상기 데이타 버스선(82)가 스캔 버스선(81)이 단락되지 않게 된다. 이로인해, 단일 기판상에 직교되어 형성된 주사 버스선 들과 데이타 버스선들을 포함하며, 상기 버스선들의 교차부에 박막 트랜지스터들을 통해서 접속된 표시전극들을 구비한 종래의 정규형 액티브 매트릭스 액정표시장치에 비해서 표시실패가 감소되고, 수율이 향상된다.
상기 종래의 정규형 액티브 매트릭스 액정표시장치에 비해서, 상기 대향형 액티브 매트릭스 액정표시장치는 누화를 빈번히 야기하는 것으로 알려져 있다. 즉, 상기 대향형 액티브 매트릭스 액정표시장치에서 상기 박막 트랜지스터가 OFF되더라도, 상기 데이타 버스선들에 순차로 공급되는 데이타 전압들이, 정전 커패시턴스를 통하여 액정셀들에 영향을 준다(상기 정전 캐패시턴스는, 상기 박막 트랜지스터의 게이트가 접속된 주사 버스선과 상기 액정셀의 표시전극간에서 발생하는 캐패시턴스와 상기 표시전극과 상기 데이터 버스선간에서 발생하는 커패시턴스, 또는 상기 표시전극과 기준전압 공급버스간에서 발생하는 커패시턴스, 즉, 상기 박막 트랜지스터 소오스전극(소오스)과 드레인 전극(드레인)간의 커패시턴스등이 있다.) 이러한 방법으로, 다른 셀들에 공급된 데이타 전압으로하여 액정셀 전압이 변동함으로써, 표시질을 손상한다.
종래의 정규형 액티브 매트릭스 액정표시장치는, 축적 콘덴서들을 부가하여, 용량결합비를 감소시킨다. 그러나, 상기 대향형 액티브 매트릭스 액정표시장치는, 상기 축적 콘덴서를 부가하여, 용량 결합비를 감소 시킬 수 없다. 상기 축적 콘덴서들을 부가하기가 곤란하므로, DC 전압 레벨 쉬프트가 발생하여, 상기 박막 트랜지스터(83)의 게이트(85)에 접속된 주사버스선(81)이 선택된 직후 진상을 야기한다. 특히, 정지화상이 스티크니스(stickness)를 발생시켜 표시질을 저하시킨다.
누화를 감소시키고, DC 전압 레벨 쉬프트를 보상하고, 표시질을 향상시키기 위하여, 본 발명자등은, 액티브 매트릭스 액정표시장치를 제안한바 있다(일본 특허평 4-102825호, 대응 미국특허출원 07/695,029호, 제3도를 참조).
제3도는, 상기 종래기술의 액티브 매트릭스 액정표시장치를 나타낸다.
제3도에서, 상기 일본특개평 4-102825호 공보에 제안된 액티브 매트릭스 액정표시장치는 수율이 높고, 잔상이 없는 우수한 화상을 나타낸다. 이 표시장치는, 잔상을 야기할 수 있는, DC 전압 레벨 쉬프트를 보상하기 위한 보상 액티브 매트릭스(TFT)를 채용하고 있다. 이 표시장치는, 액정층의 각 측면상에 배치된 2개의 기판을 구비하고 있다. 상기 2기판중 하나(TFT 기판(89))는, 복수의 주사 버스선(11',12'), 박막트랜지스터(21,22), 표시전극(3) 및, 기준전압 공급버스선(4)을 구비하고 있다.
상기 2기판중 하나(대향 기판(80))는, 상기 표시전극(3)과 대향하는, 복수의 스트라이프형 데이타 버스선(5)을 갖고 있다. 상기 주사 버스선(11')과 (12')은 상기 기준 전압 공급버스선(4)의 각 측면상에 병렬구성으로 배치돼 있다.
각각의 박막 트랜지스터(21)가, 소정의 액정셀을 선택적으로 구동한다. 각각의 박막 트랜지스터(22)는, DC 전압 레벨 쉬프트를 보상한다. 상기 박막 트랜지스터(21)의 게이트는 상기 주사 버스선(11')(Si)에 접속돼 있다. 상기 박막 트랜지스터(22)의 게이트는, 해당하는 박막 트랜지스터(21)의 게이트가 접속된 주사버스선(11')(Si)의 바로 위의 컬럼을 구동하는 주사 버스선(12')(Si-1)에 접속돼 있다.
상기 박막 트랜지스터(21)과 (22)의 드레인들(또는 소오스들)은, 상기 표시전극(3)(액정셀 Pi)에 접속돼 있고, 상기 박막 트랜지스터(21,22)의 소오스(또는 드레인)는, 상기 기준전압 공급버스선에 접속돼 있다.
상기 박막 트랜지스터(22)는, 상기 박막 트랜지스터(21)의 게이트가 선택된후, 상기 표시전극에서 발생하는 전압 동요를 보상한다. 상기 트랜지스터들은, 상기 주사 버스선상의 구동 파형의 보상 펄스와 번지에 의해서 동작된다. 이러한 구성은 상기 버스선들이 TFT 기판상에 서로 교차하지 않기 때문에 수율이 높고, DC 전압 레벨 쉬프트가 없기 때문에 잔사이 없이 우수한 화상을 표시한다.
제4도는, 제3도의 액티브 매트릭스 액정표시장치의 등가회로를 나타낸다. 도시된 바와 같이, 정규 번지 트랜지스터로서 기능하는 TFT(박막 트랜지스터(21))의 커패시턴스 CG8이고, DC 전압 레벨 쉬프트 보상 트랜지스터로서 작용하는 TFT(박막트랜지스터(22))의 용얄은 CG6이다. 다음, 보상전압 Vc는 하기와 같이 표현된다 :
다른 표시셀에 데이타가 가입되는 한편, 해당하는 TFT가, 축적기간중 OFF인때에, 상기 대향형 매트릭스 표시장치에 발생하는 누화의 크기는 결합상수 α에 비례한다.
따라서, 상기 보상 캐패시턴스가 증가되어 상기 보상전압을 저하시키면, 이에 따라서, 상기 누화가 커지며, 그럼으로써, 우수한 천연색 화상의 표시를 불가능하게 한다.
하기에서, 본 발명에 의한 액티브 매트릭스 액정표시장치의 양호한 실시예들을 첨부도면을 참조하여 설명한다.
제5a~5c도는 본 발명에 의한 액티브 매틀릭스 액정표시장치의 원리를 나타내고 있다.
제5a도에서, 본 발명에 의한 대향형 액티브 매트릭스 액정표시장치는, 그들 사이에 액정층을 두고 서로 대향 배치된 2기판을 구비하고 있다. 상기 기판중 하나는, 복수의 주사 버스선(1), 박막 트랜지스터(2), 표시전극(3) 및 기준전압 공급버스선(4)을 갖고 있다. 상기 박막 트랜지스터(2)의 게이트는 상기 주사 버스선(1)에 접속돼 있다. 상기 트랜지스터의 소오스 또는 드레인중 어느 하나는 상기 표시전극(3)에 접속되고, 다른 하나는 기준전압 공급 버스선(4)에 접속된다.
상기 2기파중 다른 하나는, 상기 표시전극들(3)과 대향하는 복수의 스프라이프형 데이타 버스선(5)을 갖고 있다. 상기 박막 트랜지스터(2)의 게이트가 선택된 후 상기 표시전극에서 발생하는 전압 동요를 보상하기 위하여, 상기 표시전극(3)이, 가변 보상콘덴서(보상 콘덴서)(6)를 구비하고 있다.
본 발명에 의한 액티브 매트릭스 액정표시장치의 각 표시전극(3)용으로 설치된 가변보상 콘덴서(6)는, 상기 박막 트랜지스터(2)의 게이트가 선택된 후, 상기 표시전극에서 발생하는 전압 동요를 보상한다.
제5a도와 제5c도에서, 본 발명에 의한 액티브 매트릭스 액정표시장치의 가변보상 콘덴서(6)의 커패시턴스는, DC 전압 레벨 쉬프트를 보상하기 위한 기간 Tb중에서 증가하고, 상기 기간 Tb이외의 축적기간 Ta중에는 감소된다. 상기 기간 Ta중에는, 상기 박막 번지 트랜지스터(2)의 게이트는 선택되지 않는다. 상기 가변 보상 콘덴서(6)가 상기 보상기간 Tb동안 큰 커패시턴스를 갖으므로, 상기 보상 전압을 감소시킬 수 있다. 다른 한편, 상기 콘덴서(6)는, 상기 축적기간 Ta 동안, 소형 기생 콘덴서로부터 작용하여, 누화를 억제하고 충분한 계조로써 천연색 화상을 표시한다.
상기와 같이, 본 발명에 의한 액티브 매트릭스 액정표시장치는, DC전압 레벨 쉬프트를 보상하기 위한 가변 콘덴서를 채용하고 있다. 상기 각 콘덴서의 캐패시턴스는, 상기 보상기간 Tb동안은 증가하여 보상전압 저하시키고, 축적기간 Ta동안은 감소하여 누화를 억제한다.
제6도는 상기 액티브 매트릭스 액정표시장치의 기본구성, 또는 본 발명의 제1태양에 의한 대향형 액티브 매트릭스 액정표시장치의 한 기판상의 패턴을 나타낸다.
제6도에서, 액티브 매트릭스 액정표시장치는 액정층을 사이에 두고 서로 대향된 2기판을 구비하고 있다. 상기 기판들중 하나(제1도의 TFT 기판(89))은, 복수의 주사 버스선(11,12), 박막 트랜지스터(2), 표시전극(3), 기준전압 공급 버스선(4) 및, 가변 보상 콘덴서(6)를 갖고 있다. 다른 한 기판(제1도의 대향된 기판(80))은, 상기 표시전극들(3)과 대향하는 복수의 스트라이프형 데이타 버스선들(5)을 갖고 있다. 각각의 주사 버스선쌍(1,12)이, 대응하는 기준전압 공급버스선(4)의 각 측면상에 병렬 구성으로 배열돼 있다. 상기 기준전압 공급 버스선들(4)은, 예를 들어 횡적 주사간격으로 2상이한 레벨중 하나에 공통으로 접속되어 스위치된다.
상기 박막 트랜지스터(2)는 소정의 액정셀을 선택적으로 구동한다. 상기 가변보상 콘덴서(6)가 DC전압 레벨 쉬프트를 보상한다. 상기 박막 트랜지스터(2)의 게이트는, 주사 버스선(11), (Si)에 접속돼 있다.
상기 가변보상 콘덴서(6)의 1단자는, 해당하는 박막 트랜지스터(2)의 게이트가 접속된 주사 버스선(11)(Si)위의 컬럼을 구동시킨다. 상기 박막 트랜지스터(2)의 드레인(또는 소오스)은, 상기 표시전극(3)(액정셀 Pi)에 접속돼 있고, 상기 박막 트랜지스터(2)의 소오스(또는 드레인)는, 상기 기준전압 공급버스선(4)에 접속돼 있다.
상기 가변보상 콘덴서(6)의 다른 단자는, 상기 표시전극(3)(액정셀 Pi)에 접속돼 있다.
제7도는, 제6도의 액티브 매트릭스 액정표시장치의 타이밍 챠트이다. 이 도면은, 컬럼(i-1)내의 액정셀들(Pi-1)을 구동하기 위한 주사 버스선 Si-1(각 액정셀 Pi의 표시전극(3)에 접속된 가변보상 콘덴서(6)의 1단자가 접속되 주사 버스선(12))상의 전압 파형과, 컬럼(i)내의 액정셀들 Pi를 구동키 위한 주사 버스선(Si)(각 액정셀 Pi의 표시전극(3)에 접속된 박막 트랜지스터(2)의 게이트가 접속된 주사 버스선(11))상의 전압 파형과, 상기 가변 보상 콘덴서(6)의 커패시턴스를 나타낸다.
제7도는 도시된 바와 같이, 상기 컬럼(i)내의 액정셀들 Pi를 구동키 위한 주사 버스선 Si의 전압파형은, 상기 컬럼(i-1)내의 액정셀(Pi-1)을 구동시키기 위한 주사 버스선(Si-1)상의 전압파형과 동일 형태 이나, 소정 시간(클록신호에 의해 결정됨)만큼 지연된 것이다. 즉, 상기 액티브 매트릭스 액정표시장치의 각 컬럼에 대한 구동신호들은, 순차로 선택되어, 소정 레벨로 변경된다. 상기 가변 보상 콘덴서(6)의 커패시턴스(CG6)는, DC 전압 레벨 쉬프트를 보상하기 위해서 Tb 기간중에는 크고, 다른기간(상기 박막 트랜지스터(2)의 게이트가 선택되지 않는 축적기간 Ta)중에는 작다. 즉, 도면에 도시된 바와 같이, 상기 가변보상 콘덴서(6)의 커패시턴스 CG6는 가변제어되어, 상기 보상 기간 Tb중에는 Cb가 되고, 축적기간 Ta중에는 Ca가 된다.
주사전압이 상기 주사 버스선(Si-1)에 공급되면, 상기 각 액정셀(Pi-1)의 표시전극(3)이, 상기 박막 트랜지스터(2)를 통하여 기준전압 공급 버스선(4)에 접속됨으로써 데이타 버스선(5)과 기준전압 공급 버스선(4)간의 편차전압(데이타 전압)이 대응 액정셀(Pi-1)에 공급된다. 컬럼(i-1)이 후속으로 선택될때까지, 전 액정셀(Pi-1)이, 소정의 화상을 표시하기 위한 데이타 전압을 유지한다. 상기 액정셀들(P-1)의 축적기간 Ta 동안은, 액정셀들(Pi-1)중 어느 하나의 표시전극(3)에 접속된 가변보상 콘덴서(6)의 커패시턴스 CG8는 작은 값인 Ca가 되므로써 액정셀들(Pi-1)이, 다른 선들의 데이타 전압(누화)에 의해서 실질상 영향을 받지 않는다.
주사전압이 상기 주사 버스선(Si)에 공급되면, 각 액정셀(Pi)의 표시전극(3)이 상기 박막 트랜지스터(2)를 통하여 기준전압 공급 버스선(4)에 접속되면, 상기 데이타 버스(5)과 기준전압 공급 버스선(4)간의 편차전압(데이타 전압)이, 대응 액정셀(Pi)에 공급된다. 상기 컬럼(i)가 후속으로 선택될 때까지는, 전 액정셀(Pi)가, 소정 화상을 표시하기 위한 데이타전압을 유지한다.
상기 액정셀들(Pi)에 대한 보상기간 Tb(상기 액정셀들(Pi)을 제외한 셀들에 대한 축적기간)동안에는, 상기 액정셀들(Pi)중 어느 하나의 표시전극(3)에 접속된 가변보상 콘덴서(6)의 커패시턴스 CG6는, 큰 값인 Cb가 되므로써 상기 액정셀(Pi)의 DC전압 레벨 쉬프트가 충분히 보상된다. 이것은, 상기 DC 전압 레벨 쉬프트를 보상하기 위한 보상전압이 저하될 수 있음을 의미한다.
주사 버스선쌍(11,12)각각은, 대응하는 기준전압 공급 버스선(4)의 각 측면에 병렬 형태로 배치돼 있다. 상기 액정셀(Pi)의 박막 트랜지스터(2)의 게이트는, 상기 주사 버스선(11)(Si)에 접속돼 있다. 상기 액정셀(Pi)의 가변 콘덴서(6)의 한 단자는, 주사 버스선(12)(Si-1)에 접속돼 있다. 이러한 구성은, 다양한 방법으로 변형할 수 있다.
제8a~8c도는 본 발명에 의한 액티브 매트릭스 액정표시장치의 가변 콘덴서의 일예를 나타낸다. 제8a도는 평면도이고, 제8b도는 A-A선을 따라 취한 단면도이고, 제8c도는 상기 콘덴서의 동작 설명도이다. 제8a~8c도의 구성은, 상기 제6도의 액티브 매트릭스 액정표시장치의 가변 보상 콘덴서(6)에 적용가능하다.
제8a도와 8b에서, 상기 가변 보상 콘덴서(6)는, 상단으로부터 저부측으로, 상부 전극(61), 절연층(62), 반도체층(63) 및 하부 전극(64)으로 구성된 적층 MIS 구조를 갖고 있다. 하부전극(64)은, 상기 반도체층(63)에 전기적으로 접속된 음접촉부(641)와, 전극부(642)를 구비하고 있다. 상기 상부간극(61)과 하부전극(64)의 전극부(642)간에 전원전압 V가 공급된다.
제8a도에서, 상부전극(61)이 상기 반도체층(63)과 겹치는 영역 S1은, 상기 상부전극(61)이 상기 하부전극(64)과 겹치는 영역 S2보다 더 크다. 상부전극(61)이 부(-)전압을 수신하고, 하부전극(64)이 부(-)전압을 수신하고, 하부전극(64)의 전극부(642)가 정(+)전압을 수신할때, 상기 반도체층(63)이, P형 반도체 재료(예를 들어, P형 비정질 실리콘)로 되고, 상기 하부 전극(64)의 음접촉부(641)가 P+형 반도체 재료(예를 들어, P+형 비정질 실리콘)로 된 경우, 상기 가변보상 콘덴서(6)의 커패시턴스가 증가될 수 있다.
보다 정확히는, 상부전극(61)이 정전압을 수신하고, 하부전극(64)(전극부(642))이 부전압을 수신하면, 상기 가변보상 콘덴서(6)의 커패시턴스는, 상기 상부전극(61)이 하부전극(64)과 겹치는 영역 S2에 의해 결정된다.
다른 한편, 상기 상부전극(61)이 부전압을 수신하고, 하부전극(64)이 정전압을 수신하면, 가변보상 콘덴서(6)의 커패시턴스는, 상부전극(61)이 반도체층(63)과 겹치는 영역 S1에 의해 결정된다. 상기 하부전극(64)의 전극부(642)가 정전압을 수신하면, P+형 반도체 재료로된 음접촉부(641)를 통하여 반도체층(63)위에 정공들(포지티브 정공)이 산포된다. 그결과, 상부전극(61)과 반도체층(63)(영역 S1)간에 커패시턴스가 형성된다.
제8c도에 도시된 바와 같이, 전원 전압 V가 정인때(상부전극(61)은 정전압을 수신하고 하부전극(64)은 부전압을 수신하는 상태에서), 상기 상부전극(61)이 하부전극(64)과 겹치는 면적 S2때문에, 보상 콘덴서(6)의 커패시턴스가 작다. 이와 반대로, 상기 전원전압 V가 부이면(상부전극(61)은 부전압을 수신하고, 하부전극(64)은 정전압을 수신하는 상태에서), 상기 상부전극(61)이 상기 반도체층(63)과 겹치는 면적 S1때문에, 상기 가변보상 콘덴서(6)의 커패시턴스가 크다.
이러한 방법으로, 본 발명에 의한 액티브 액정 표시장치의 가변보상 콘덴서(6)의 커패시턴스가, 상기 보사기간(Tb)중의 커패시턴스가 상기 축적기간(Ta)중의 커패시턴스보다 더 크도록 하는 방식으로 전압(공급된 전압의 극성들)에 의해서 제어된다.
상기 반도체층(63)은, n형 반도체 재료로 구성될 수 있고, 상기 하부전극(64)의 음접촉부(641)는 N+형 반도체 재료로 구성될 수 있다. 이 경우, 부전압을 수신하는 하부전극(64)(전극부(642))을 가변보상 콘덴서(6)의 커패시턴스는, 상부 상부전극(61)이 상기 반도체층(63)과 겹치는 영역 S1에 의해 결정된다, 상기 상부전극(61)이 부전압을 수신하고, 하부전극(64)이 정전압을 수신하면, 상기 가변보상 콘덴서(6)의 커패시턴스는, 상부전극(61)이 하부전극(64)과 겹치는 영역 S2에 의해 결정된다. 즉, 부전압이 하부전극(64)의 전극부(642)에 공급되면, N+형 반도체 재로로 된 음접촉부(641)를 통하여 반도체층(63)상에 전자들이 산포됨으로써, 상부전극(61)과 반도체층(63)간(영역 S1)에 커패시턴스가 형성된다.
제8a~8c도에 도시된 가변보상 콘덴서는, 상단으로부터 저부측으로, 상부전극, 절연층, 반도체층 및 하부전극으로 구성되는 적층 MIS 구조를 갖고 있다. 상기 보상 콘덴서는, 상단으로부터 저부측으로, 상부전극, 반도체층, 절연층 및 하부전극으로 구성된 적층 MIS 구조를 갖을 수 있다.
전자의 경우에서는, 상기 상부전극이 상기 반도체층과 겹치는 영역이, 상기 상부전극이 하부전극과 겹치는 영역보다 더 크게된다. 상기 후자의 경우에서는, 반도체층과 하부전극과 겹치는 영역이 상기 상부전극과 하부전극이 겹치는 영역보다 더 크게돼 있다. 가변보상 콘덴서(6)의 보상전압을 제어하는 버스선은, 주사 버스선(12) 또는 기준전압 공급버스선(4)일 수 있다.
상기한 바와 같이, 본 발명의 액티브 매트릭스 액정표시장치용 가변 보상 콘덴서는, 저부로부터 상단측으로, 하부전극, 절연층, 반도체층 및 상부전극(또는 하부전극, 반도체층, 절연층 및 상부전극)을 구비한 MIS 구조를 갖고 있다.
상기 반도체층이 상기 절연층 측상의 전극과 겹치는 영역이, 상기 하부전극과 상부전극이 겹치는 영역보다 더 크게 돼 있다. 이러한 구조는, 상기 MIS 커패시턴스의 가변범위보다 더 큰 커패시턴스를 제어할 수 있다. 즉, 공급된 전압에 응답하여 상기 반도체층 적층방향으로 공핍층의 용량이 변할때, 정상 MIS 커패시턴스가 유지된다.
다른한편, 상기 커패시턴스(가변보상 커패시턴스)는 평탄한 방향의 실효 전극영역들(S1,S2)을 제어하는 공급전압을 제어함으로서 확대할 수 있다. 전압이 공급되어, 상기 반도체층의 축적상태를 확립하면, 반도체 층의 콘던턴스가 증가되고, 상기 가변 콘덴서의 실효전극 영역이, 상기 반도체층이 상기 절연층측상의 전극과 겹치는 영역(S1)고 실질상 동등하다.
다른한편, 전압이 공급되어, 상기 반도체층이 공핍상태를 확인하면, 상기 반도체층의 콘덕턴스가 감소됨으로써, 상기 가변 콘덴서의 유효전극 영역이, 상기 상부전극과 상기 하부전극이 겹치는 영역(S2)과 실질상 동등해진다.
상기 가변보상 콘덴서(6)가 상기 액티브 매트릭스 액정표시장치용으로 사용되는 경우, 공급되는 보상 전압은, 상기 박막 번지 트랜지스터(2)의 게이트 전압과 반대여야 한다. 따라서, 공급된 보상 전압에 대해 큰 보상 커패시턴스를 제공하기 위하여, 상기 반도체층 측상의 가변보상 콘덴서(6)의 전극이, 상기 박막 트랜지스터(2)의 게이트가 선택될 때 발생된 캐리어의 부호가 상기 보상기간(Tb)중 가변보상 콘덴서(6)의 반도체층(62)에 유도된 전하의 부호와 다를때, 상기 표시전극(3)에 접속된다.
상기 보상기간(Tb)중 가변보상 콘덴서(6)의 반도체층(62)중에 유도체 전하의 부호가, 상기 박막 트랜지스터(2)의 게이트가 선택될 때 발생된 캐리어의 부호와 동일하면, 절연층 측상의 가변보상 콘덴서(6)의 전극은 상기 표시전극(3)에 접속돼 있다.
제(9a~9C)~(12a~12c)도는 본 발명의 제1실시예에 의한 액티브 매트릭스 액정표시 장치의 제조방법을 설명하는 도면이다.
제(9a~9C)~(12a~12c)도에서, 가변보상 콘데서는, 저부로부터 상단측으로, 하부전극, 반도체층, 절연층 및 상부전극으로된 적층구조를 갖고 있다.
상기 보상기간(Tb)중 상기 가변보상 콘덴서(6)의 반도체층(63)에 유도된 전하(정공)의 부호는, 박막 트랜지스터(2)의 게이트가 선택될 때 발생된 캐리어(전자)의 부호와 상이하다. 상기 보상 콘덴서(6)의 구조는, 제8a~8c도에 도시된 구조와 동일하다.
제9a~9c도에서, 투명전극으로 가능하는 ITO는 유리기판(8)(TFT 기판)상에 스퍼터링에 의하여 50mm의 두께로 형성돼 있다.
제9c도에 도시된 바와같이, 상기 박막 트랜지스터(2)의 음접촉층(소오스(21)와 드레인(22))으로서 작용하는-Si(비정질 실리콘)가 플라즈마 CVD(화학적 증기증착)에 의해 30mm 두께로 형성돼 있다.
소정의 레지스트 패턴(예비적 소오스 및 드레인 패턴)이 레지스턴(90)에 의해 형성돼 있고,-Si만이 레지스트 패턴에 의하여 에칭된다. 제9c도에서, 상기 가변보상 콘덴서(6)의 반도체측상의 전극(하부전극(64))의 옴 접촉층(641)으로서 작용하는-Si가, 레지스트(90)는 그대로 잔좆된 상태로, 플라즈마 CVD에 의해서 30mm 두께로 형성돼 있다. 다음, 음접촉부(641)와 전극부(642)(제10b도 참조)를 갖는 하부전극(64)만이 리프트-오프(lift-off)에 의해 형성돼 있다.
제10c도에 도시된 바와 같이, 상기 박막 트랜지스터(2)의 소오스전극(21)과 드레인전극(22)이 패턴된다. 제11b, 11c도에서, 상기 플라즈마 CVD 법을 사용하여,가변보상 콘덴서(6)의 반도체층(63)과 상기 박막 트랜지스터(2)의 반도체층(23)으로서 기능하는, 30mm 두께의 a-Si를 형성하고, (62)와 (64)로 표시된 제1절연층(게이트 절연막층)으로서 작용하는 50mm 두게의 SiN을 형성한다.
다음, 제12b도와 12c도에 도시된 바와 같이 250mm 두께의 SiN이 제2절연층(게이트 절연막층)(9)(62,64)으로서 형성하고, 콘택트홀을 패턴한다. Al(알루미늄)을 스퍼터하고, 주사 버스선들(11,12)과 기준전압 공급버스선(4)을 패턴한다.
참조번호(3)은, ITO로된 표시전극, (40)은, 박막 트랜지스터(2)의 소오스(21)와 기준전압 공급 버스선(4)을 접속시키기 위한 ITO로된 도체부를 나타낸다.
주사 버스선(11)의 일부는, 상기 박막 트랜지스터(2)의 게이트(25)로서 사용되고, 상기 주사 버스선(12)의 일부는 상기 가변보상 콘덴서(6)의 상부전극(61)으로서 사용된다. 상기 가변보상 콘덴서(6)의 하부전극(642)은, 상기 표시전극(3)에 접속된다.
제7도의 파형의 전압이, 제조된 액티브 매트릭스 액정표시장치의 주사 버스선(Si-1)(12)과 Si(11)에 공급된다. 각 가변보상 콘덴서(6)의 커패시턴스는, 상기 보상기간(Tb)중 증가하여 대응하는 액정셀의 DC전압 레벨쉬프트를 보상하며, 축적기간(Ta) 중에는 감소되어, 누화를 억제한다.
제(13a~13c)도~(15a~15c)도는 본 발명의 제2실시예에 의한 액티브 매트릭스 액정표시 장치의 제조방법을 설명하는 도면이다.
본 실시예의 보상 콘덴서(보상 콘덴서)는, 저부로부터 상단측으로, 하부전극, 반도체층, 절연층 및 상부 전극으로된 적층구조를 갖고 있다. 보상기간(Tb) 중에 상기 가변보상 콘덴서(106)의 반도체층(163)에 유도된 전하의 부호는, 박막 트랜지스터(102)의 게이트가 선택될 때 발생된 캐리어(전자)의 부호와 동일하다.
제13a~13c도에 도시된 바와 같이, 투명전극으로서 기능하는 50mm 두께의 ITO는, 스퍼터링에 의하여 유리기판(108)(TFT 기판)상에 형성된다.
제13b도와 13c도에서는, 박막 번지 트랜지스터(102)의 가변보상 콘덴서(106)의 음접촉층으로서 작용하는 30mm 두게의 N+a-Si(비정질 실리콘)를 플라즈마 CVD에 의해서 형성한다. 다음, 상기 박막 트랜지스터(2)의 소오스전극(121) 및 드레인전극(122)과, 상기 가변보상 콘덴서(106)의 반도체층측 전극(하부전극(164))의 음접촉층(음접촉부(1641))을 패턴한다.
제14b도와 14c도에서, 플라즈마 CVD법을 사용하여, 상기 가변보상 콘덴서(106)의 반도체층(163)과, 상기 박막 트랜지스터(102)의 반도체층(123)으로서 기능하는 30mm 두께의 a-Si를 형성하고, (162)와 (164)로 표시된 제1절연층(게이트 절연막층)으로서 작용하는 50mm 두께의 SiN을 형성한다. 다음 소자들을 패터닝에 의해서 서로 분리시킨다.
제15b도와 15c도에 도시된 바와같이, 250mm 두께의 SiN을 제2절연층(게이트 절연막층)(109)(162,124)으로서 형성하고 콘택트홀을 패턴한다. Al(알루미늄)을 스퍼터하고, 주사 버스선들(11,12)과 기준전압 공급 버스선(4)과 상기 가변보상 콘덴서(106)의 상부전극(161)을 패턴한다.
참조번호(103)은 ITO로된 표시전극, (140)은 박막 트랜지스터(102)의 소오스(121)와 기준 전압 공급 버스선(4)을 접속시키기 위한 ITO로된 도체부, (150)은 가변보상 콘덴서(106)의 하부전극(164)의 전극부(1642)와 일체로 돼있고, 상기 하부전극(164)의 음접촉부(1641)와 주사 버스선(12)을 접속시키는 ITO 로된 도체부이다.
주사 버스선(11)의 일부는, 상기 박막 트랜지스터(102)의 게이트(125)로서 사용된다.
상기 가변보상 콘덴서(106)의 상부전극(161)은, 상기 표시전극(103)에 접속된다.
제7도의 파형의 전압이, 제조된 액티브 매트릭스 액정표시장치의 주사 버스선(Si-1)(12)과 Si(11)에 공급된다.
제(9a~9C)~(12a~12c)도를 참조해서 설명한 바와 같이, 각 가변보상 콘덴서(6)의 커패시턴스는, 상기 보상기간(Tb)중 증가하여 보상하며, 축적기간(Ta)중에는 감소되어, 누화를 억제한다.
상기에서 상세히 설명한 바와 같이, 본 발명은 DC전압 레벨 쉬프트를 보상하는 가변보상 콘덴서를 채용하여 보상전압을 감소시키고, 누화를 억제하는 액티브 매트릭스 액정표시장치를 제공한다. 그러므로, 본 발명에 의한 액티브 매트릭스 액정표시장치는 염가로 제조할 수 있고, 우수한 전연색화상을 표시할 수 있다.
제16도는 제6도의 액티브 매트릭스 액정표시장치의 기본구성의 변형을 나타낸다.
제16도에 도시된 바와 같이, 상기 액티브 매틀릭스 액정표시장치는, 액정층을 사이에 두고 서로 대향하는 2기판을 구비하고 있다. 상기 기판들중 하나(제1도의 TFT 기판(89))는 복수의 주사 버스선(11), 박막 트랜지스터(2), 표시전극(3), 기준전압 공급 버스선(4) 및 보상 콘덴서(6)를 갖고 있다. 상기 2기판들중 다른 하나(제1도의 대향기판(80))는, 상기 표시전극들(3)과 대향하는 복수의 스트라이프형 데이타 버스선들(5)을 갖고 있다.
제6도의 구성을 제16도의 구성과 비교해 보면, 제6도의 액티브 매트릭스 액정표시장치는 박막 트랜지스터(2)와 가상보상 콘덴서(6)용의 2종의 주사 버스선(11)과 (12)를 구비하고 있으나, 제16도의 액티브 매트릭스 액정표시 장치는, 상기 박막 트랜지스터(2)용의 단 1개의 주사 버스선(11)을 구비하고 있다. 즉, 상기 가변보상 콘덴서(6)의 1단자가, 상기 박막 트랜지스터(2)의 소오스(또는 드레인)가 접속된 기준전압 공급 버스선(4)에 접속돼 있다.
상기 가변보상 콘덴서(6)의 다른 단자는, 상기 표시전극(3)(액정셀 Pi)에 접속돼 있고, 상기 박막 트랜지스터(2)의 드레인(또는 소오스)은 이웃한 표시전극(3)(액정셀 Pi+1)에 접속돼 있음을 주목해야 한다.
즉, 제16도의 액티브 매트릭스 액정표시장치에서는, 가변보상 콘덴서(6)용 주사 버스선들(12)을 생략할 수 있다. 결과적으로 상기 액정셀의 점유 영역을 확대할 수 있고, 표시휘도를 증가시킬 수 있다.
제16도에 도시된 액티브 매트릭스 액정표시 장치의 다른 구성은 제6도에 도시된 구성과 동일하다.
제17도는, 제16도의 액티브 매트릭스 액정표시장치의 타이밍챠트이다.
제17도는, 기준전압 공급 버스선(Ri,Ri+1)(4), 주사 버스선(Si,Si+1)(12) 및 표시전극(Pi)(3)상의 전압 파형을 나타냄을 주목해야 한다.
제17도에 도시된 바와같이, 상기 기준전압 공급버스선(Ri,Ri+1)의 전압은, VR과 VR-VC간에서 변하며, 상기 주사 버스선(Si,Si+1)의 전압은, VC와 0간에서 변한다.
t1<t<t2중에는, 고전압 VG가 상기 주사버스선(Si)(12)에 공급되고, 박막 트랜지스터(Ti)(2)가 ON 되며, 상기 기준전압 공급버스선(4)에 공급되는 고전압 VR이 표시전극(Pi)(3)에 공급(또는 기입)된다.
t<t2이면, 전압(VR-Vc)-VR=VC가, 가변보상 콘덴서(6)에 공급되고, 보상 콘덴서들(6)의 커패시턴스는 큰 값(Cb)이 됨을 주목해야 한다. 그러므로, t=t2일때의, 표시전극(Pi)(3)의 DC전압 레벨 쉬프트는, t=t3인때에 상기 기준전압 공급 버스선(Ri+1)(4)의 전압변화에 의해 야기되는, 상기 가변보상 콘덴서(6)의 커플링에 의해 보상될 수 있다.
t<t3인 때, 또는 축적기간중에는, 상기 가변보상 콘덴서들(6)에 0볼트가 공급되면, 가변보상 콘덴서들(6)의 커패시턴스가 작은 값(Ca)이 되며, 누화를 감소시킬 수 있다.
즉, 상기 가변보상 콘덴서(6)의 커패시턴스는 DC 전압 레벨 쉬프트를 보상하기 위해서 기간(Tb)중에는 크고, 축적기간(Ta)중에는 작다. 결과적으로 상기 축적기간 Ta중에는, 상기 표시전극(3)에 접속된 가변보상 콘덴서(6)의 커패시턴스는 작은 값은 Ca가 됨으로써, 액정셀들(Pi)이 다른 선들의 데이타 전압(누화)에 의해 실질상 영향을 받지 않는다.
또한, 상기 보상기간(Tb)중에는, 상기 표시전극(3)에 접속된 가변보상 콘덴서(6)의 커패시턴스는 큰 값인 Cb가 됨으로써, DC 전압 레벨 쉬프트가 충분히 보상된다.
상기 설명에서, 본 발명의 제1태양에 의한 액티브 매트릭스 액정표시장치에 의하면 종래의 액티브 매트릭스 액정표시장치와 동일제조방법에 의해서 상기 보상 콘덴서를 제조할 수 있다.
제18a~18c도는, 본 발명에 제2태얄에 의한 액티브 매트릭스 액정표시장치의 원리를 나타낸다.
제18a도에서, 본 발명에 의한 대향형 액티브 매트릭스 액정표시장치는, 액정층을 사이에 두고 서로 대향 배열된 2개의 기판을 구비하고 있다. 상기 기판들중 하나는, 복수의 주사 버스선(1), 박막 트랜지스터(2), 표시전극(3) 및 기준전압 공급 버스선(4)을 갖고 있다. 상기 박막 트랜지스터(2)의 게이트는 주사 버스선(1)에 접속돼 있다.
상기 박막 트랜지스터의 소오스 또는 드레인중 하나는, 표시전극에 접속돼 있고, 다른 하나는 기준전압 공급 버스선(4)에 접속돼 있다. 상기 2기판중 다른 하나는 상기 표시전극들(3)과 대향하는, 복수의 스트라이프형 데이타 버스선(5)을 갖고 있다. 상기 표시전극(3) 각각은, 강유전성 박막으로된 보상 콘덴서(306)(6)를 구비하고 있다. 상기 보상 콘덴서(306)의 강유전성 박막의 자발분극은, 상기 박막 트랜지스터의 게이트가 선택된때 또는 직후에 반전됨으로써, 상기 박막 트랜지스터의 게이트가 선택된 후에 상기 표시전극에 발생하는 전압 동요을 보상한다.
본 발명에 의한 액티브 매트릭스 액정표시 장치의 각 표시전극(3)용으로 설치한 보상 콘덴서(306)가, 상기 박막 트랜지스터(2)의 게이트가 선택된 후 상기 표시전극에서 발생하는 전압동요을 보상한다. 상기 보상 콘덴서(306)의 강유전성 박막의 자발분극, 상기 박막 트랜지스터(2)의 게이트가 선택된 때 또는 직후에 반전됨으로써, 상기 박막 트랜지스터(2)의 게이트가 선택된 후에 상기 표시전극에서 발생하는 전압 동요를 보상한다.
상기와 같이, 본 발명의 액티브 매트릭스 액정표시장치에 의하면, 상기 표시전극(3) 각각이, 강유전성 박막으로된 보상 콘덴서(306)를 구비하고 있고, 상기 강유전성 박막의 자발분극이 반전되어, DC 전압 레벨 쉬프트를 보상한다. 상기 강유전성 막막의 단위면적당 자발분극의 크기가 Ps이면, 상기 자발분극의 반전에 의해 유도된 전하의 양은 2PsS가 된다.(여기서, S는 보상 콘덴서(306)의 면적이다)
DC 전압 레벨 쉬프트는,의 전하가 표시전극에서 효과적으로 유도되므로, 게이트 선택 종료시에 발생한다.
따라서, 상기 DC 전압 레벨 쉬프트는, 상기 보상 콘덴서(306)가, 하기식
를 만족하도록 설계되면 보상될 수 있다.
상기 강유전성 박막(강유전성 재료)에서, 상기 자발분극에 유도된 전하의 양이 크며, 따라서, 상기 보상 콘덴서가, 상기 DC 전압 레벨 쉬프트를 충분히 보상하기 위한 작은 소자영역을 갖을 수 있다.
상기 박막 트랜지스터(2)의 게이트가 선택되지 않는 축적기간중에는, 상기 보상 콘덴서(306)가, 통상의 강유전성 재료와 유사하게, 전압동요에 관하여 전하를 유도할 수 있다.
이 전하의 양은, 상기 보상콘덴서(306)가 작은 소자영역을 갖기 때문에, 통상의 보상 콘덴서에 의해 유도된 전하량에 비해서 매우 작을 수 있다. 따라서, 본 발명은 누화를 감소시킬 수 있다.
본 발명의 액티브 매트릭스 액정표시장치는 후속 후레임에 대한 보상을 유사하게 행한다. 따라서, 자발분극의 방향을 원래방향으로 리세트해야 한다.
제18c도에서 도시된 바와 같이, 상기 리세트는 대응하는 박막 트랜지스터(2)가 선택되기 직전에, 상기 보상동작용 펄스에 반대되는 펄스를 공급함으로써 행해진다.
상기 보상 콘덴서는, 상기 박막 틀랜지스터(2)가 선택되기 직전에 리세트되므로, 상기 리세트 동작에 의해 야기된 보상 콘덴서(306)의 강유전성 박막의 자발분극 동요는, 액정에 공급된 실효전압에 실질상 영향을 미치지 않는다.
상기한 바와같이, 본 발명에 의한 액티브 매트릭스 액정표시장치는, 각 표시전극용의 강유전성 박막으로된 보상 콘덴서를 부가적으로 사용한다.
상가 강유전성 박막의 자발분극이 반전되어 DC 전압 레벨 쉬프트를 보상한다.
상기 콘덴서의 보상 커패시턴스는, 상기 DC 전압 레벨 쉬프트의 보상기간중에는 크고, 다른 기간(대응하는 박막 번지 트랜지스터의 게이트가 선택되지 않는 축적기간)중에는 작다.
이와 같이, 본 발명의 액티브 매트릭스 액정표시장치는, 상기 DC 전압 레벨 쉬프트를 보상함으로써. 누화를 억제하고, 고수율, 비용절감을 실현하고, 천연색 화상을 표시하는 대형 화명은 제공한다.
본 발명의 실시예들에 의한 액티브 매트릭스 액정표시장치를 도면을 참조하여 설명한다.
제19도는 본 발명의 제2태양에 의한 액티브 매트릭스 액정표시장치의 기본구성을 나타낸다.
제19도에서, 상기 액티브 매트릭스 액정표시장치에서, 액정층을 사이에 두고 서로 대향된 2기판을 구비하고 있다. 상기 기판들중 하나(제1도의 TFT 기판(89))는, 복수의 주사 버스선(11,12), 박막 트랜지스터(2), 표시전극(3), 기준전압 공급 버스선(4) 및 보상 콘덴서(306)(6)를 갖고 있다.
상기 2기판들중 다른 하나(제1도의 대향기판(80))는, 상기 표시전극들(3)과 대향하는 복수의 스프라이프형 데이타 버스선(5)을 갖고 있다. 주사 버스선쌍(11,12) 각각이, 대응하는 기준전압 공급 버스선(4)의 각 측면상에 병렬 구성으로 배치돼 있다.
상기 기준전압 공급 버스선들(4)은 공통 접속되어, 예를 들어 횡적 주사 레벨에서 상이한 2레벨중 하나에 스위치된다.
상기 박막 트랜지스터(2)는 소정의 액정셀을 선택적으로 구동한다.
상기 보상콘덴서(306)는, DC 전압 레벨 쉬프트를 보상한다. 상기 박막 트랜지스터(2)의 게이트는 주사 버스선(11)(S1)에 접속돼 있다. 상기 보상 콘덴서(306)의 단자는, 해당하는 박막 트랜지스터(2)의 게이트가 접속된 주사버스선(11)(Si) 위의 컬럼을 구동하기 위한 주사버스선(12)(Si-1)에 접속돼 있다.
상기 박막 트랜지스터(2)의 드레인(또는 소오스)은 표시전극(3)(액정셀 Pi)에 접속돼 있고, 상기 박막 트랜지스터(2)의 소오스(또는 드레인)는, 상기 기준전압 공급 버스선(4)에 접속돼 있다. 상기 보상 콘덴서(306)의 다른 단자는, 상기 표시전극(3)(액정셀 Pi)에 접속돼 있다. 상기 보상 콘덴서(306)는 2개의 전극과 이 2전극간의 고정된 강유전성 박막을 구비하고 있다.
제20도는 제19도의 액티브 매트릭스 액정 표시장치의 타이밍 챠트이다.
이 도면은, 컬럼(i-1)내의 액정셀들(Pi-1)을 구동하기 위한 주사 버스선(Si-1)(각 액정셀 Pi의 표시전극(3)에 접속된 보상콘덴서(306)의 1단자가 접속된 주사 버스선(12))상의 전압파형과, 컬럼(i)의 액정셀들(Pi)을 구동하기 위한 주사버스선(Si)(각 액정셀 Pi의 표시전극(3)에 접속된 박막 트랜지스터(2)의 게이트가 접속된 주사버스선(11))상의 전압 파형을 나타내고 있다.
제21a~21c도는 본 발명의 액티브 매트릭스 액정표시장치의 보상 콘덴서를 나타낸다.
제20도에 도시된 바와 같이, 컬럼(i)의 액정셀들(Pi)을 구동하기 위한 주사 버스선(Si)상의 전압파형을 컬럼(i-1)의 액정셀들(Pi-1)을 구동하기 위한 주사 버스선(Si-1)상의 전압파형과 동일 형상이나, 소정시간(클로신호에 의해서 결정됨)만큼 지연돼 있다.
즉, 상기 액티브 매트릭스 액정표시장치의 각 컬럼에 대한 구동신호들이 순차로 선택되어, 상기 클록신호에 의하여 소정 레벨로 변경된다. 상기 컬럼(i-1)의 액정셀들(Pi-1)을 구동하기 위한 주사 버스선(Si-1)상의 전압파형은, 상기 컬럼(i)의 액정셀들(Pi)구동용의 주사 버스선(Si)이 ON 전압 Vg(VON)까지 상승되기 직전에, 전압 Vg(VON)에 도달하면, 주사 버스선(Si)이 OFF 전압 VOFF까지 강하된 직후 부전압 -VCg로 반전된다.
즉, 상기 주사 버스선(Si-1)은, 상기 주사버스선(Si)이 ON 전압 Vg 로 상승되기 직전에 전압 Vg가 된다.
이 전압은, 컬럼(i-1)의 액정셀(Pi-1)의 박막 트랜지스터(2)의 구동뿐만 아니라, 상기 보상 콘덴서(306)의 강유전성 재료의 자발분극의 리세트에도 사용된다.
상기 주사 버스선(Si-1)이, 상기 주사 버스선(Si)이 OFF 전압 VOFF로 강하되기 직전에 전압 -VCg에 도달하면, 상기 보상콘덴서(306)의 강유전성 재료의 자발분극이, 번전되어, 상기 박막 트랜지스터의 게이트가 선택될때 발생하는 액정셀들(Pi)의 DC 전압레벨 쉬프트를 보상한다.
제21c도에 도시된 바와 같이, 전압 Vg는, 상기 보상 콘덴서(306)(6)의 강유전성 재료의 포지티브 보자력 V+ 1보다 크고, 전압 -VCg는, 상기 보상 콘덴서(306)의 강유전성 재료의 네거티브 보자력 V- 1보다 낮다. 따라서, 상기 보상 콘덴서(306)의 강유전성 재료의 분극(자발분극)은, 상기 전압 Vg 와 -VCg가 상기 보상콘덴서(306)에 공급될때 반전된다.
상기 주사 버스선(Si-1)이, 상기 포지티브 보자력 V+ 1보다 높은 전압 Vg를 수신하면, 상기 액정셀 Pi 접속된 보상 콘덴서(306)의 강유전성 재료가, 제21a도에 도시된 바와 같이 제21c도의 히스테리시스 곡선상의 BB를 통해서 포지티브 자발분극(잔류분극)Ps를 유도한다.
이러한 상태하에서, 상기 주사버스선(Si)이 전압 Vg를 수신하면, 상기 박막 트랜지스터(2)가 스위치 ON 되어, 소정 데이타가 가입되는 액정셀 Pi를 선택한다.
상기 주사 버스선(Si)이 전압 VOFF로 강하된 직후에, 상기 주사 버스선(Si-1)이 상기, 네거티브 보자력 V- 1보다 낮은 전압 -VCg에 도달한다. 그 결과, 상기 보상 콘덴서(306)의 강유전성 재료는, 제21b도에 도시된 바와 같이, 제21c도의 히스테리시스 곡선상의 AA를 통해서, 네거티브 자발분극 -Ps를 유도한다. 즉, 상기 보상 콘덴서(306)의 강유전성 재료의 자발분극이 반전되어, 2PsP의 전하량(S는 보상 콘덴서(306)의 면적)을 유도한다.
상기 설명한 바와 같이, 상기 주사 버스선(Si)이 전압 VOFF로 강하되면, 각각의 대응하는 박막 트랜지스터(2)가 스위치 OFF 되고(게이트 선택 종료시), 상기 게이트 선택 종료시에는, DC 전압 레벨 쉬프트()가 발생한다. 본 실시예의 액티브 매트릭스 액정표시장치에 의하면, 상기 보상 콘덴서(306)의 강유전성 재료의 자발분극의 반전에 의해 유도된 전하 2PsP에 의하여, 상기 DC 전압 레벨 쉬프트가 보상된다.
상기 액정셀들(Pi)이 구동되기 직전에 상기 주사 버스선(Si-1)이 전압 Vg를 수신할 때, 상기 보상 콘덴서(306)의 강유전성 재료의 자발분극이 리세트된다.
이때 리세트가 행하여지는 이유는 이 리세트에 의해서 야기되는 보상 콘덴서(306)의 강유전성 박막의 자발분극의 동요가 상기 박막 트랜지스터(2)이 선택되기 직전에 행하여지기 때문이다.
상기 보상 콘덴서(306)의 커패시턴스는, 상기 자발분극이 반전되는 경우를 제외하고는, 정규 콘덴서의 것과 대략 동등(또는, 상기 보상 콘덴서의 크기가 정규 치수 보다 더 작기 때문에 더 작음) 으로써, 누화를 방지한다. 또한, 각 액정셀(Pi)의 DC 전압 레벨 쉬프트는, 본 실시예의 액티브 매트릭스 액정표시장치의 보상 콘덴서(306)의 강유전성 재료(강유전성 박막)의 자발분극을 반전시킴으로써 유도된 전하 2PsS에 의해 보상된다. 그러므로, 상기 보상 콘덴서(306)는, 작은 소자 영역을 갖을 수 있고, 이것은, 상기 DC 전압 레벨 쉬프트를 보상하기 위한 보상 전압을 감소시키는데 보조한다.
각각의 주사 버스선쌍(11,12)이 대응하는 기준전압 공급 버스선(4)의 각 측면상에 병렬 구성으로 배열돼 있다. 상기 액정 셀(Pi)의 박막 트랜지스터(2)의 게이트는 주사 버스선(11)(Si)에 접속돼 있다.
상기 액정셀(Pi)의 보상 콘덴서(306)의 1단자는 주사 버스선(12)(Si-1)에 접속돼 있다.
이러한 구성을 다양한 방법으로 변형할 수 있다.
제(22a~22c)~(25a~25c)도는, 본 발명의 제3실시예에 의한 액티브 매트릭스 액정표시 장치의 제조방법을 설명하는 도면들이다.
제22a~22c도에서는, 투명전극으로서 기능하는 ITO를 스퍼터링에 의하여 유리기판(8)(TFT 기판) 상에 50mm 두께로 형성한다.
제22c도에 도시된 바와 같이, 박막 번지 트랜지스터(2)의 음접촉층(소오스(21)과 드레인(22))으로서 기능하는 N+ 1-Si(비정질 실리콘)을 플라즈마 CVD 에 의해서 30mm 두께로 형성한다. 소정의 레지스트 패턴을 형성하고, 이 레지스터 패턴에 의하여 N+ a-Si와 ITO를 에칭하여 상기 박막 트랜지스터(2)의 소오스전극(21)과 드레인 전극(22)을 형성한다.
제22b에 도시된 바와 같이, 상기 액정셀의 표시전극(3)과 일체인 보상 콘덴서(306)의 1전극(361)은, 상기 투명전극(ITO)으로 구성돼 있다.
이 공정중, N+ a-Si(362)가 전극(361)상에 형성한다.
제23a~23c도에서, 박막 트랜지스터(2)의 반도체층(23)으로서 기능하는 a-Si를 플라즈마 CVD에 의하여 30mm의 두게로 형성한다.
제1절연층(게이트 절연막층)(24)으로서 가능하는 50mm 두께의 SiN을 플라즈마 CVD 에 의해서 형성한다. 다음, 패터닝에 의하여 소자들을 서로 분리시킨다. 제24c도에서는, 제2절연층(게이트 절연막층)(9)(24)으로서 기능하는 250mm 두께의 SiN을 형성하고, 콘택트홀들을 패턴한다. 제25a~25c도에서, Al(알루미늄)을 스퍼터하고, 주사 버스선(11)과 기준전압 공급 버스선(4)을 패턴한다.
참고번호(40)는 상기 박막 트랜지스터(2)의 소오스(21)와 기준전압 공급 버스선(4)을 접속시키는, ITO로된 도체부를 나타낸다.
주사버스선(11)의 일부는, 상기 박막 트랜지스터(2)의 게이트(25)로서 사용된다.
상기 보상 콘덴서(306)를 설명한다. 제23b도와 24b도에서, 전극(361)을 유리기판(8)상에 형성한다.
제25b도에서, 강유전성 박막(363)을 형성하고 주사 버스선(12)(364)을 패턴한다.
VDF(불소화 비닐리덴)와 TrEE(트리후루오르에틸렌)의 공중합체를 150mm 두께로 스핀코팅하고, 145℃에서 어니일링하고, 서냉시켜, 강유전성층(363)을 형성한다. 상기 강유전성층을 패턴하여 보상소자(보상 콘덴서)(306)를 잔조시킨다. Al(알루늄)을 스퍼터하고, 상기 주사 버스선(12)을 패턴한다. 그 결과, 상기 보상 콘덴서(306)의 제어 버스선(364)이 동시에 형성된 상기 주사 버스선에 접속된다. 상기 주사버스선(12)의 일부는, 상기 보상 콘덴서(306)의 상부전극(364)으로서 사용된다. 상기 보상 콘덴서(306)의 하부전극(364)은 표시전극(3)에 접속돼 있다.
제20도에 도시된 파형의 전압들은, 상기 제조된 액티브 매트릭스 액정표시장치의 주사 버스선(Si-1)(12)와 (Si)(11)에 공급된다.
상기 보상 콘덴서(306)의 커패시턴스는, 보상 기간중에는 효과적으로 상승하여, 액정셀의 DC 전압 레벨 쉬프트를 보상하고, 축적기간중에는 감소하여 누화를 방지한다.
상기에서 상세히 설명한 바와 같이, 본 발명은, 각 표시전극용의 강유전성 박막으로된 보상 콘덴서를 채용하여, 이 강유전성 박막의 저발분극을 반전시킴으로써, DC 전압 레벨 쉬프트를 보상하는, 액티브 매트릭스 액정표시장치를 제공한다. 그러므로, 본 발명에 의한 액티브 매트릭스 액정표시장치는 작은 소자영역을 갖는 보상 콘덴서로써 상기 DC 전압 레벨 쉬프트를 보상하고, 누화를 억제하며, 염가로 대형 화면을 제공하며, 수율이 높고, 우수한 컬럼 화상을 표시한다. 또한, 본 발명의 제2태양에 의한 액티브 매트릭스 액정표시장치에 의하면, 작은 영역으로 보상 콘덴서를 형성할 수 있다.
구체적으로는, 종래기술의 박막 트랜지스터를 갖는 보상 콘덴서의 점유영역은 예를 들어, 5μm×20μm, 또는 10μm×40μm이나, 강유전성 박막으로된 보상 콘덴서의 점유영역은, 예를 들어, 2μm×3μm, 또는 3μm×3μm이다.
그러므로, 표시전극을 크게 형성할 수 있고, 표시장치의 휘도를 증가시킬 수 있다.
본 발명의 요지범위내에서, 본 발명의 다양한 변형실시가 가능하며, 본 발명은 본 명세서에 기재된 특정 실시예의 한정되지 않고, 청구범위에 이해 한정된다.

Claims (19)

  1. 액정층을 사이에 두고 서로 대향된 제1 과 제2기판(89,80)을 구비하며, 상기 제1기판(89)이 제1 및 제2주사버스선(11,12;11), 박막 트랜지스터(2,102) 표시전극(3;103) 및 기준전압 공급버스선(4)을 가지며, 상기 박막 트랜지스터(2;102) 각각이 상기 제1 및 제2주사버스선(11)의 대응하는 것들과 대응하는 표시전극과 각각 연관되며, 상기 연관된 제1주사버스선에 접속된 게이트 전극과, 상기 연과된 표시전극(3;103) 또는 상기 연관된 기준전압 공급버스선(4)중 하나에 접속된 소오스 전극 및 상기 연관된 표시전극(3;103) 또는 상기 연과된 기준전압 공급버스선(4)중 다른 하나에 접속된 드레인 전극을 가지며; 상기 제2기판(80)이 상기 표시전극들(3;103)과 대향하는 복수의 스트라이프형 데이타 버스선(5)을 구비하며, 상기 표시전극(3) 각각이 상기 박막트랜지스터(2;102)의 게이트 전극이 선택된 후, 상기 대응하는 표시전극(3,103)에서 발생하는 전압동요를 보상키 위한 대응하는 보상 콘덴서(6;106;306)를 갖고 있으며; 상기 보상 콘덴서(6;106;306)는 그의 커패시턴스가 상기 대응하는 박막 트랜지스터(2;103)의 게이트 전극이 선택되지 않는 축적기간(Ta)동안 보다는 보상기간(Tb)동안에서 더 크도록 상기 제2주사버스선에 의해 제어되는 것이 특징인 액티브 매트릭스 액정표시장치.
  2. 제1항에 있어서, 상기 보상 콘덴서(6;106;306)의 커패시턴스가 전압에 의해서 제어되는 것이 특징인 액티브 매트릭스 액정표시장치.
  3. 제1항에 있어서, 상기 제1및 제2주사버스선(11,12)이 상기 기준전압 공급버스선(4)의 각 측면상에 병렬 구성으로 설치돼 있고, 상기 제2주사버스선(12)이 상기 제1주사버스선(11)에 이웃해서 배치되는 상기 표시 전극들(3)을 제어하기 위한 신호를 수신하는 것이 특징인 액티브 매트릭스 액정표시장치.
  4. 제1항에 있어서, 상기 주사버스선(11,12) 또는 기준전압 공급버스선(4)이 상기 보상 콘덴서의 보상전압을 제어하기 위한 보상전압 제어전극 버스선으로서 기능하는 것이 특징인 액티브 매트릭스 액정표시장치.
  5. 제1항에 있어서, 상기 보상 콘덴서(6;106)는 상단으로부터 저부측까지 상부전극, 절연층, 반도체층 및 하부전극으로 구성된 적층구조를 갖고 있고, 상기 상부전극이 상기 반도체층과 겹치는 영역이 상기 상부전극이 하부전극과 겹치는 영역보다 더 큰것이 특징인 액티브 매트릭스 액정표시장치.
  6. 제5항에 있어서, 상기 반도체층에 이웃한 상부 또는 하부전극이 전극부와, 그의 이웃한 반도체층과 접촉되는 음접촉부를 구비하고 있고, 상기 음접촉부에서 유도된 캐리어들이 상기 반도체층내에 유도된 전하를 제어하는 것이 특징인 액티브 매트릭스 액정표시장치.
  7. 제5항에 있어서, 상기 반도체층은 상기 박막 트랜지스터(2;102)의 제조에 사용되는 비정질 실리콘층인 것이 특징인 액티브 매트릭스 액정표시장치.
  8. 제5항에 있어서, 상기 주사버스선 또는 상기 기준전압 공급버스선은 상기 보상콘덴서의 보상전압을 제어하기 위한 보상전압제어 전극버스선으로서 역할하며, 상기 보상기간(Tb)동안 상기 보상 콘덴서(6)의 반도체층에 유도된 전하의 부호가 상기 박막 트랜지스터(2)의 게이트 전극이 선택될 때 발생되는 캐리어의 부호와 상이하며, 상기 보상 콘덴서(6)의 하부 전극이 상기 표시전극(3)에 접속돼 있고, 그의 상부 전극이 상기 보상전압 제어전극 버스선을 접속된 것이 특징인 액티브 매트릭스 액정표시장치.
  9. 제5항에 있어서, 상기 주사버스선 또는 상기 기준전압 공급버스선은 상기 보상콘덴서의 보상전압을 제어하기 위한 보상전압제어 전극버스선으로서 역할하며, 상기 보상기간(Tb)동안 상기 보상 콘덴서(106)의 반도체층에 유도된 전하의 부호가 상기 박막 트랜지스터(102)의 게이트 전극이 선택될때 발생되는 캐리어의 부호와 동일하며, 상기 보상콘덴서(106)의 상부전극이 상기 표시전극(103)에 접속돼 있고, 그의 하부전극이 상기 보상전압 제어전극 버스선에 접속된 것이 특징인 액티브 매트릭스 액정표시장치.
  10. 제1항에 있어서, 상기 보상 콘덴서(6;106)는 상단으로부터 저부측까지 상부전극, 반도체층, 절연층 및 하부전극으로 구성된 적층 구조를 갖고 있고, 상기 반도체층이 상기 하부전극과 겹치는 영역이 상기 상부 전극이 상기 하부 전극과 겹치는 영역보다 더 큰 것이 특징인 액티브 매트릭스 액정표시장치.
  11. 제10항에 있어서, 상기 반도체층에 이웃한 상부전극이 전극부와, 그의 반도체층과 접촉되는 음접촉부를 구비하고 있고, 상기 음접촉부에서 유도된 캐리어들이 상기 반도체내에 유도된 전하를 제어하는 것이 특징인 액티브 매트릭스 액정표시장치.
  12. 제10항에 있어서, 상기 반도체층은 상기 박막 트랜지스터(2;102)의 제조에 사용되는 비정질 실리콘층인 것을 특징인 액티브 매트릭스 액정표시장치.
  13. 제10항에 있어서, 상기 주사버스선 또는 상기 기준전압 공급버스선은 상기 보상콘덴서의 보상전압을 제어하기 위한 보상전압제어 전극버스선으로서 역할하며, 상기 보상기간(Tb)동안 상기 보상 콘덴서(6)의 반도체층에 유도된 전하의 부호가 상기 박막 트렌지스터(2)의 게이트 전극이 선택될 때 발생되는 캐리어의 부호와 상이하며, 상기 보상콘덴서(6)의 상부전극이 상기 표시전극(3)이 접속돼 있고, 그의 하부 전극이 상기 보상전압 제어전극 버스선에 접속된 것이 특징인 액티브 매트릭스 액정표시장치.
  14. 제10항에 있어서, 상기상기 주사버스선 또는 상기 기준전압 공급버스선은 상기 보상콘덴서의 보상전압을 제어하기 위한 보상전압제어 전극버스선으로서 역할하며, 상기 보상기간(Tb)동안 상기 보상 콘덴서(106)의 반도체층에 유도된 전하의 부호가 상기 박막 트렌지스터(102)의 게이트 전극이 선택될 때 발생되는 캐리어의 부호와 동일하며, 상기 보상콘덴서(106)의 하부전극이 상기 표시전극(103)이 접속돼 있고, 그의 하부 전극이 상기 보상전압 제어전극 버스선에 접속된 것이 특징인 액티브 매트릭스 액정표시장치.
  15. 제1항에 있어서, 상기 보상 콘덴서(306)가 강유전성 박막으로 구성된 것이 특징인 액티브 매트릭스 액정표시장치.
  16. 제15항에 있어서, 상기 보상 콘덴서(306)의 강유전성 박막의 자발분극이 상기 박막 트랜지스터(2)의 게이트 전극이 선택된 때 또는 그 직후에 반전되어 상기 박막 트랜지스터(2)의 게이트 전극이 선택된 후에 상기 표시전극(3)에서 발생하는 전압동요를 보상하는 것이 특징인 액티브 매트릭스 액정표시장치.
  17. 제16항에 있어서, 상기 표시전극(3)의 전압에 관련된 박막 트랜지스터(2)의 게이트 선택전압이 상기 보상 콘덴서(306)의 상기 강유전성 박막내의 자발분극에 반전키위한 전압보다 더 큰 것이 특징인 액티브 매트릭스 액정표시장치.
  18. 제15항에 있어서, 상기 보상 콘덴서(306)의 강유전성 박막의 자발분극이 상기 보상 콘덴서(306)를 접속하는 표시전극(3)이 선택되기 직전에 재차 반전되어 상기 보상 콘덴서(306)를 리세트하는 것이 특징인 액티브 매트릭스 액정표시장치.
  19. 제15항에 있어서, 상기 보상 콘덴서(306)의 한 전극이 상기 표시전극(3)에 접속돼 있고, 상기 보상 콘덴서(306)의 다른 전극이 주사순서가 우선인 주사버스선에 접속돼 있는 것이 특징인 액티브 매트릭스 액정표시장치.
KR1019920013239A 1991-07-24 1992-07-24 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 KR960014824B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP91-184626 1991-07-24
JP18462691A JP2509017B2 (ja) 1991-07-24 1991-07-24 アクティブマトリクス型液晶表示装置
JP21742691A JP2509024B2 (ja) 1991-08-28 1991-08-28 アクティブマトリクス型液晶表示装置
JP91-217426 1991-08-28

Publications (1)

Publication Number Publication Date
KR960014824B1 true KR960014824B1 (ko) 1996-10-21

Family

ID=26502603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013239A KR960014824B1 (ko) 1991-07-24 1992-07-24 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치

Country Status (4)

Country Link
US (1) US5369512A (ko)
EP (1) EP0526076B1 (ko)
KR (1) KR960014824B1 (ko)
DE (1) DE69214053D1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69411223T2 (de) * 1993-04-30 1999-02-18 Ibm Verfahren und Vorrichtung zum Eliminieren des Übersprechens in einer Flüssigkristall-Anzeigeeinrichtung mit aktiver Matrix
KR0169386B1 (ko) * 1995-05-31 1999-03-20 김광호 액정 표시 장치 및 이에 사용되는 박막 트랜지스터 기판
US5986631A (en) * 1995-07-05 1999-11-16 Matsushita Electric Industrial Co., Ltd. Method for driving active matrix LCD using only three voltage levels
JP3224730B2 (ja) * 1996-02-05 2001-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置及び半導体装置の駆動方法
JPH09318975A (ja) * 1996-05-30 1997-12-12 Nec Corp 薄膜電界効果型トランジスタ素子アレイおよびその製造 方法
WO1999005567A1 (en) * 1997-07-22 1999-02-04 Koninklijke Philips Electronics N.V. Display device
US6208394B1 (en) * 1997-11-27 2001-03-27 Sharp Kabushiki Kaisha LCD device and method for fabricating the same having color filters and a resinous insulating black matrix on opposite sides of a counter electrode on the same substrate
TWI287132B (en) * 2001-11-23 2007-09-21 Chi Mei Optoelectronics Corp A liquid crystal display having reduced flicker
US6897908B2 (en) * 2001-11-23 2005-05-24 Chi Mei Optoelectronics Corporation Liquid crystal display panel having reduced flicker
US7583250B2 (en) 2003-03-12 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130009924A1 (en) * 2010-04-02 2013-01-10 Sharp Kabushiki Kaisha Display device and method of driving the same
US8957468B2 (en) * 2010-11-05 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Variable capacitor and liquid crystal display device
US9025102B2 (en) * 2012-10-22 2015-05-05 Shenzhen China Star Optoelectronics Technology Co., Ltd Drive circuit of liquid crystal panel
KR102402567B1 (ko) * 2017-12-29 2022-05-25 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3019832C2 (de) * 1979-05-28 1986-10-16 Kabushiki Kaisha Suwa Seikosha, Shinjuku, Tokio/Tokyo Treiberschaltung für eine Flüssigkristallanzeigematrix
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
JPS58125084A (ja) * 1982-01-21 1983-07-25 株式会社東芝 液晶表示装置およびその製造方法
JPS6210619A (ja) * 1985-07-09 1987-01-19 Seiko Epson Corp アクテイブマトリクスパネル
FR2599171B1 (fr) * 1986-05-20 1989-12-08 Thomson Csf Ecran de visualisation electrooptique et procede de realisation
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP2678017B2 (ja) * 1988-06-13 1997-11-17 シャープ株式会社 アクティブマトリクス表示装置
JPH03163529A (ja) * 1989-11-22 1991-07-15 Sharp Corp アクティブマトリクス表示装置
JP2637835B2 (ja) * 1990-05-07 1997-08-06 富士通株式会社 アクティブマトリクス型表示装置及びその制御方法
JP2516462B2 (ja) * 1990-08-22 1996-07-24 富士通株式会社 アクティブマトリクス型液晶表示装置
JP2597034B2 (ja) * 1990-05-07 1997-04-02 富士通株式会社 アクティブマトリクス型表示装置及びその制御方法
KR940005240B1 (ko) * 1990-05-07 1994-06-15 후지스 가부시끼가이샤 고성능 엑티브 매트릭스(active matrix)형 표시장치
US5173791A (en) * 1991-08-23 1992-12-22 Rockwell International Corporation Liquid crystal display pixel with a capacitive compensating transistor for driving transistor

Also Published As

Publication number Publication date
US5369512A (en) 1994-11-29
DE69214053D1 (de) 1996-10-31
EP0526076A1 (en) 1993-02-03
EP0526076B1 (en) 1996-09-25

Similar Documents

Publication Publication Date Title
US6075580A (en) Active matrix type liquid crystal display apparatus with conductive light shield element
US5432527A (en) High quality active matrix-type display device
KR960014824B1 (ko) 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치
JPH1062802A (ja) 液晶表示装置
US20010026333A1 (en) Electro-optical device and method of driving and manufacturing the same
JPH04241326A (ja) アクティブマトリクス基板の駆動方法
JP3194873B2 (ja) アクティブマトリックス型液晶表示装置およびその駆動方法
JPH0451120A (ja) 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ
JP3251490B2 (ja) 液晶表示装置
JP3213072B2 (ja) 液晶表示装置
JP2960268B2 (ja) アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ
JP3656179B2 (ja) アクティブマトリックス型液晶表示素子及びその駆動方法
JPH03294824A (ja) アクティブマトリックス型液晶表示素子アレイ
JP2509017B2 (ja) アクティブマトリクス型液晶表示装置
JP3089675B2 (ja) 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法
JPH02304532A (ja) アクテブマトリクス型液晶表示装置
JPH0933890A (ja) 液晶表示装置の駆動方法
JP2881030B2 (ja) 液晶表示装置
JP2509024B2 (ja) アクティブマトリクス型液晶表示装置
JP3086142B2 (ja) 液晶表示装置
JP2862739B2 (ja) 液晶表示装置
JPH04293015A (ja) アクティブマトリックス液晶駆動回路
KR970000471B1 (ko) 액정디스플레이장치의 화소소자의 구조 및 그 제조방법
JPH07114045A (ja) 液晶表示装置
JPH08146384A (ja) アクティブマトリックス型液晶表示素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001011

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee