JP3213072B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3213072B2 JP3213072B2 JP25676592A JP25676592A JP3213072B2 JP 3213072 B2 JP3213072 B2 JP 3213072B2 JP 25676592 A JP25676592 A JP 25676592A JP 25676592 A JP25676592 A JP 25676592A JP 3213072 B2 JP3213072 B2 JP 3213072B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- pixel electrode
- auxiliary
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に係り、
特に薄膜トランジスタ（ＴＦＴ）をスイッチング素子と
して用いたアクティブマトリックス型の液晶表示装置に
関する。
特に薄膜トランジスタ（ＴＦＴ）をスイッチング素子と
して用いたアクティブマトリックス型の液晶表示装置に
関する。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型、低消費電
力等の特徴を活かして、テレビあるいはグラフィックデ
ィスプレイなどの表示素子として盛んに利用されてい
る。
力等の特徴を活かして、テレビあるいはグラフィックデ
ィスプレイなどの表示素子として盛んに利用されてい
る。
【０００３】中でも、薄膜トランジスタ（Thin Film Tr
ansistor；以下、ＴＦＴと略称）をスイッチング素子と
して用いたアクティブマトリックス型液晶表示装置は、
高速応答性に優れ、高画素数化に適しており、ディスプ
レイ画面の高画質化、大型化、カラー画像化を実現する
ものとして期待され、研究開発が進められ、既に実用に
供されているものもある。
ansistor；以下、ＴＦＴと略称）をスイッチング素子と
して用いたアクティブマトリックス型液晶表示装置は、
高速応答性に優れ、高画素数化に適しており、ディスプ
レイ画面の高画質化、大型化、カラー画像化を実現する
ものとして期待され、研究開発が進められ、既に実用に
供されているものもある。
【０００４】このアクティブマトリックス型液晶表示装
置の表示素子部分は、一般的にＴＦＴのようなスイッチ
ング用アクティブ素子とこれに接続された画素電極が配
設されたアクティブ素子アレイ基板と、これに対向して
配置される対向電極が形成された対向基板と、これら基
板間に挟持される液晶組成物と、さらに各基板の外表面
側に貼設される偏光板とからその主要部分が構成されて
いる。
置の表示素子部分は、一般的にＴＦＴのようなスイッチ
ング用アクティブ素子とこれに接続された画素電極が配
設されたアクティブ素子アレイ基板と、これに対向して
配置される対向電極が形成された対向基板と、これら基
板間に挟持される液晶組成物と、さらに各基板の外表面
側に貼設される偏光板とからその主要部分が構成されて
いる。
【０００５】図６は従来のアクティブマトリックス型液
晶表示装置の 1画素部分の一例を等価回路で示す図であ
る。
晶表示装置の 1画素部分の一例を等価回路で示す図であ
る。
【０００６】信号線６０１と走査線６０３との交差部分
ごとにｎ型のＴＦＴスイッチング素子６０５が配設され
ており、そのドレイン電極（Ｄ）６０７が信号線６０１
に、ゲート電極（Ｇ）６０９が走査線６０３に、ソース
電極（Ｓ）６１１が画素電極６１３にそれぞれ接続され
ている。
ごとにｎ型のＴＦＴスイッチング素子６０５が配設され
ており、そのドレイン電極（Ｄ）６０７が信号線６０１
に、ゲート電極（Ｇ）６０９が走査線６０３に、ソース
電極（Ｓ）６１１が画素電極６１３にそれぞれ接続され
ている。
【０００７】そしてこの画素電極６１３と、直流電圧発
生回路６１５に接続された対向電極６１７との間に液晶
組成物６１９が挟持されている。また対向電極６１７と
同様に直流電圧発生回路６１５に接続された補助容量線
６２１と画素電極６１３との間で絶縁膜等を介在させて
補助容量（Ｃs ）６２３が構成されている。
生回路６１５に接続された対向電極６１７との間に液晶
組成物６１９が挟持されている。また対向電極６１７と
同様に直流電圧発生回路６１５に接続された補助容量線
６２１と画素電極６１３との間で絶縁膜等を介在させて
補助容量（Ｃs ）６２３が構成されている。
【０００８】図７は、図６に示すような構成の従来のア
クティブマトリックス型液晶表示装置の 1画素の各駆動
波形を示す図であり、この図７に基づいて従来のアクテ
ィブマトリックス型液晶表示装置の動作について説明す
る。
クティブマトリックス型液晶表示装置の 1画素の各駆動
波形を示す図であり、この図７に基づいて従来のアクテ
ィブマトリックス型液晶表示装置の動作について説明す
る。
【０００９】図７（ａ）に示すように、走査パルス（Ｖ
Y ）が走査線６０３を介してＴＦＴスイッチング素子６
０５のゲート電極（Ｇ）６０９に、また液晶組成物６１
９の劣化を避けるために 1フレーム期間（ＴF ）ごとに
基準電位（ＶT1）を中心として極性反転する映像信号電
圧（ＶX ）が信号線６０１に印加される。
Y ）が走査線６０３を介してＴＦＴスイッチング素子６
０５のゲート電極（Ｇ）６０９に、また液晶組成物６１
９の劣化を避けるために 1フレーム期間（ＴF ）ごとに
基準電位（ＶT1）を中心として極性反転する映像信号電
圧（ＶX ）が信号線６０１に印加される。
【００１０】ＴＦＴスイッチング素子６０５のゲート電
極（Ｇ）６０９に走査パルス（ＶY）が印加されている
期間に、映像信号電圧（ＶX ）が画素電極６１３に書き
込まれ、画素電極６１３には図７（ｂ）に示す画素電極
電位（Ｖs ）が保持される。
極（Ｇ）６０９に走査パルス（ＶY）が印加されている
期間に、映像信号電圧（ＶX ）が画素電極６１３に書き
込まれ、画素電極６１３には図７（ｂ）に示す画素電極
電位（Ｖs ）が保持される。
【００１１】これにより、１フレーム期間（ＴF ）、画
素電極電位（Ｖs ）と対向電極電位（Ｖc ）との電位差
が液晶組成物６１９を主要部とする液晶容量（ＣLC）に
液晶印加電圧として保持され、液晶組成物６１９が励起
されて表示が行なわれる。
素電極電位（Ｖs ）と対向電極電位（Ｖc ）との電位差
が液晶組成物６１９を主要部とする液晶容量（ＣLC）に
液晶印加電圧として保持され、液晶組成物６１９が励起
されて表示が行なわれる。
【００１２】また対向電極電位（Ｖc ）と同電位に設定
された補助容量線電位と画素電極電位（Ｖs ）との電位
差が補助容量（Ｃs ）６２３に保持され、液晶容量（Ｃ
LC）に保持された電位差の時間的な低下を補うことで 1
フレーム期間（ＴF ）表示を維持する。ここでは説明の
簡潔化のためにＶc は前記の基準電位ＶT1と同電位に設
定されているものとした。
された補助容量線電位と画素電極電位（Ｖs ）との電位
差が補助容量（Ｃs ）６２３に保持され、液晶容量（Ｃ
LC）に保持された電位差の時間的な低下を補うことで 1
フレーム期間（ＴF ）表示を維持する。ここでは説明の
簡潔化のためにＶc は前記の基準電位ＶT1と同電位に設
定されているものとした。
【００１３】しかしながら、ＴＦＴスイッチング素子６
０５には、寄生容量（ＣGS）が存在している。このＴＦ
Ｔスイッチング素子６０５の寄生容量（ＣGS）に起因し
て、走査パルス（ＶY ）の立ち下がりの際に、液晶印加
電圧が変動して液晶印加電圧には図７（ｂ）に示すよう
なレベルシフト（ΔＶ1 ）が生じる。また、ＴＦＴスイ
ッチング素子６０５には、寄生容量（ＣGS）、（ＣDS）
が存在するため、映像信号電圧（ＶX ）が基準電位（Ｖ
T1）を中心として極性反転する際に、液晶印加電圧が変
動して液晶印加電圧には図７（ｂ）に示すようなレベル
シフト（ΔＶ2）が生じる。
０５には、寄生容量（ＣGS）が存在している。このＴＦ
Ｔスイッチング素子６０５の寄生容量（ＣGS）に起因し
て、走査パルス（ＶY ）の立ち下がりの際に、液晶印加
電圧が変動して液晶印加電圧には図７（ｂ）に示すよう
なレベルシフト（ΔＶ1 ）が生じる。また、ＴＦＴスイ
ッチング素子６０５には、寄生容量（ＣGS）、（ＣDS）
が存在するため、映像信号電圧（ＶX ）が基準電位（Ｖ
T1）を中心として極性反転する際に、液晶印加電圧が変
動して液晶印加電圧には図７（ｂ）に示すようなレベル
シフト（ΔＶ2）が生じる。
【００１４】このように、従来の液晶表示装置において
は、ＴＦＴスイッチング素子６０５の寄生容量（ＣG
S）、（ＣDS）に起因して、液晶印加電圧にレベルシフ
ト（ΔＶ1 ）、（ΔＶ2 ）が生じるため、液晶組成物６
１９に印加される液晶印加電圧が変動して表示画像にフ
リッカや輝度むらが発生するという問題があった。
は、ＴＦＴスイッチング素子６０５の寄生容量（ＣG
S）、（ＣDS）に起因して、液晶印加電圧にレベルシフ
ト（ΔＶ1 ）、（ΔＶ2 ）が生じるため、液晶組成物６
１９に印加される液晶印加電圧が変動して表示画像にフ
リッカや輝度むらが発生するという問題があった。
【００１５】このうち、レベルシフト（ΔＶ1 ）につい
ては、例えば液晶表示装置の対向電極６１７にバイアス
電圧を印加することで、レベルシフト（ΔＶ1 ）を補償
して、表示画像のフリッカを抑えるという方法が既に知
られている。
ては、例えば液晶表示装置の対向電極６１７にバイアス
電圧を印加することで、レベルシフト（ΔＶ1 ）を補償
して、表示画像のフリッカを抑えるという方法が既に知
られている。
【００１６】一方、レベルシフト（ΔＶ2 ）の電圧ΔＶ
2 ［Ｖ］は、映像信号電圧（ＶX ）の振幅をｄＶX
［Ｖ］、補助容量（Ｃs ）６２３の容量値をＣs
［Ｆ］、液晶容量（ＣLC）をＣLC［Ｆ］、ＴＦＴスイッ
チング素子６０５の寄生容量（ＣGS）、（ＣDS）をＣGS
［Ｆ］，ＣDS［Ｆ］とすると、次の式で示すことができ
る。
2 ［Ｖ］は、映像信号電圧（ＶX ）の振幅をｄＶX
［Ｖ］、補助容量（Ｃs ）６２３の容量値をＣs
［Ｆ］、液晶容量（ＣLC）をＣLC［Ｆ］、ＴＦＴスイッ
チング素子６０５の寄生容量（ＣGS）、（ＣDS）をＣGS
［Ｆ］，ＣDS［Ｆ］とすると、次の式で示すことができ
る。
【００１７】 ΔＶ2 ＝ＣDS・ｄＶX ／（ＣGS＋ＣDS＋ＣLC＋Ｃs ） この式によれば、レベルシフト（ΔＶ2 ）の電圧ΔＶ2
［Ｖ］を 0にして表示画像のフリッカや輝度むらを解消
するためには、寄生容量（ＣDS）そのものを消失させる
か、あるいは映像信号電圧（ＶX ）の振幅（ｄＶX ）を
0にしなければならないことが導かれる。
［Ｖ］を 0にして表示画像のフリッカや輝度むらを解消
するためには、寄生容量（ＣDS）そのものを消失させる
か、あるいは映像信号電圧（ＶX ）の振幅（ｄＶX ）を
0にしなければならないことが導かれる。
【００１８】しかしながら、そのＴＦＴ素子の寄生容量
（ＣGS）、（ＣDS）そのものを消失させることは実際に
は不可能である。
（ＣGS）、（ＣDS）そのものを消失させることは実際に
は不可能である。
【００１９】また画像表示を行なうために刻々と変化す
る映像信号電圧（ＶX ）の振幅（ｄＶX ）を、常に 0に
するということはできないことも明らかである。
る映像信号電圧（ＶX ）の振幅（ｄＶX ）を、常に 0に
するということはできないことも明らかである。
【００２０】このように、従来の液晶表示装置において
は、ＴＦＴスイッチング素子６０５の寄生容量（ＣDS）
に起因するレベルシフト（ΔＶ2 ）により、表示画像に
フリッカや輝度むらが発生するという問題があった。
は、ＴＦＴスイッチング素子６０５の寄生容量（ＣDS）
に起因するレベルシフト（ΔＶ2 ）により、表示画像に
フリッカや輝度むらが発生するという問題があった。
【００２１】
【発明が解決しようとする課題】本発明は、このような
問題を解決するために成されたもので、その目的は、Ｔ
ＦＴスイッチング素子の寄生容量に起因して生じる液晶
印加電圧のレベルシフト（ΔＶ2 ）により発生する表示
画像のフリッカや輝度むらを解消して、安定した高品位
な画像表示を実現する液晶表示装置を提供することにあ
る。
問題を解決するために成されたもので、その目的は、Ｔ
ＦＴスイッチング素子の寄生容量に起因して生じる液晶
印加電圧のレベルシフト（ΔＶ2 ）により発生する表示
画像のフリッカや輝度むらを解消して、安定した高品位
な画像表示を実現する液晶表示装置を提供することにあ
る。
【００２２】
【課題を解決するための手段】 上記の問題を解決する
ために、本発明の液晶表示装置は、走査パルスが印加さ
れる複数本の走査線と、前記走査線に交差して配置さ
れ、第１の基準電位を中心として所定周期で極性反転す
る映像信号電圧が印加される複数本の信号線と、前記走
査線および前記信号線の各交差部ごとに配置された画素
電極と、前記画素電極と前記走査線と前記信号線とに接
続されたトランジスタスイッチング素子と、前記画素電
極との間で補助容量を形成する複数本の補助容量線と、
前記画素電極に対向配置され直流電圧を印加される対向
電極と、前記画素電極と前記対向電極との間に挟持され
た液晶組成物と、前記映像信号電圧の極性反転と同一の
タイミングで第２の基準電位を中心として極性反転し、
かつ前記トランジスタスイッチング素子のドレイン・ソ
ース電極間およびゲート・ソース電極間の寄生容量に起
因する液晶印加電圧の変動分を補償する振幅を有する補
助電圧を前記補助容量線に印加する補助電圧発生手段を
具備することを特徴としている。
ために、本発明の液晶表示装置は、走査パルスが印加さ
れる複数本の走査線と、前記走査線に交差して配置さ
れ、第１の基準電位を中心として所定周期で極性反転す
る映像信号電圧が印加される複数本の信号線と、前記走
査線および前記信号線の各交差部ごとに配置された画素
電極と、前記画素電極と前記走査線と前記信号線とに接
続されたトランジスタスイッチング素子と、前記画素電
極との間で補助容量を形成する複数本の補助容量線と、
前記画素電極に対向配置され直流電圧を印加される対向
電極と、前記画素電極と前記対向電極との間に挟持され
た液晶組成物と、前記映像信号電圧の極性反転と同一の
タイミングで第２の基準電位を中心として極性反転し、
かつ前記トランジスタスイッチング素子のドレイン・ソ
ース電極間およびゲート・ソース電極間の寄生容量に起
因する液晶印加電圧の変動分を補償する振幅を有する補
助電圧を前記補助容量線に印加する補助電圧発生手段を
具備することを特徴としている。
【００２３】
【００２４】なお、前記の補助電圧（ＶH ）［Ｖ］の振
幅（ｄＶH ）としては、映像信号電圧（ＶX ）の振幅が
ｄＶX ［Ｖ］、補助容量（Ｃs ）がＣs ［Ｆ］、寄生容
量がＣDS［Ｆ］であるとき、最も好ましくは｜−ＣDS・
ｄＶX ／Ｃs ｜、あるいは｜−ＣDS・ｄＶX ／Ｃs ｜±
｜−ＣDS・ｄＶX ／Ｃs ｜／ 5以上に設定すれば実用上
十分な効果が得られるが、最大範囲として｜−ＣDS・ｄ
ＶX ／Ｃs ｜×10、好ましくは｜−ＣDS・ｄＶX ／Ｃs
｜× 4以下に設定することにより、映像信号電圧（ＶX
）のレベルシフト（ΔＶ2 ）を補償して表示画像のフ
リッカや輝度むらを解消し安定した高品位な画像表示を
実現することができる。
幅（ｄＶH ）としては、映像信号電圧（ＶX ）の振幅が
ｄＶX ［Ｖ］、補助容量（Ｃs ）がＣs ［Ｆ］、寄生容
量がＣDS［Ｆ］であるとき、最も好ましくは｜−ＣDS・
ｄＶX ／Ｃs ｜、あるいは｜−ＣDS・ｄＶX ／Ｃs ｜±
｜−ＣDS・ｄＶX ／Ｃs ｜／ 5以上に設定すれば実用上
十分な効果が得られるが、最大範囲として｜−ＣDS・ｄ
ＶX ／Ｃs ｜×10、好ましくは｜−ＣDS・ｄＶX ／Ｃs
｜× 4以下に設定することにより、映像信号電圧（ＶX
）のレベルシフト（ΔＶ2 ）を補償して表示画像のフ
リッカや輝度むらを解消し安定した高品位な画像表示を
実現することができる。
【００２５】
【作用】アクティブマトリックス型の液晶表示装置にお
けるＴＦＴスイッチング素子には寄生容量（ＣGS）、
（ＣDS）が存在しているので、映像信号電圧（ＶX ）が
基準電位を中心として極性反転する際にＴＦＴ素子の寄
生容量により液晶印加電圧が変動して液晶印加電圧にレ
ベルシフト（ΔＶ2 ）が生じようとする。
けるＴＦＴスイッチング素子には寄生容量（ＣGS）、
（ＣDS）が存在しているので、映像信号電圧（ＶX ）が
基準電位を中心として極性反転する際にＴＦＴ素子の寄
生容量により液晶印加電圧が変動して液晶印加電圧にレ
ベルシフト（ΔＶ2 ）が生じようとする。
【００２６】そこで、本発明では、そのようなレベルシ
フト（ΔＶ2 ）を、補助容量線を積極的に駆動すること
により解消する。
フト（ΔＶ2 ）を、補助容量線を積極的に駆動すること
により解消する。
【００２７】即ち、本発明の液晶表示装置においては、
映像信号電圧（ＶX ）と同期して第２の基準電位を中心
として極性反転する補助電圧（ＶH ）を補助容量線に印
加することにより、前記の液晶印加電圧のレベルシフト
（ΔＶ2 ）を低減させ、さらに解消させることができ
る。
映像信号電圧（ＶX ）と同期して第２の基準電位を中心
として極性反転する補助電圧（ＶH ）を補助容量線に印
加することにより、前記の液晶印加電圧のレベルシフト
（ΔＶ2 ）を低減させ、さらに解消させることができ
る。
【００２８】なお、補助電圧（ＶH ）の振幅（ｄＶH ）
としては、最も好ましくは｜−ＣDS・ｄＶX ／Ｃs ｜に
調整することにより、レベルシフト（ΔＶ2 ）を過不足
なく効果的に補償し、表示画像のフリッカや輝度むらを
解消して、安定した高品位な画像表示を実現することが
できる。
としては、最も好ましくは｜−ＣDS・ｄＶX ／Ｃs ｜に
調整することにより、レベルシフト（ΔＶ2 ）を過不足
なく効果的に補償し、表示画像のフリッカや輝度むらを
解消して、安定した高品位な画像表示を実現することが
できる。
【００２９】上述した補助電圧（ＶH ）の振幅（ｄＶH
）を示す式からも分かるように、補助容量（Ｃs ）を
大きく設定することにより振幅（ｄＶH ）を小さく抑え
ることができ、そのような補助電圧を発生させる回路の
構成は簡易化されたものとすることができる。したがっ
て、補助容量（Ｃs ）を大きく設定するように構成する
こと、例えば補助容量線をＩＴＯ（酸化インジウム・
錫）等の透明電極で構成し開口率を低下させることなく
画素電極との重複面積を大きくして、補助容量（Ｃs ）
を面積的に大きくとりその容量値を大きくする、または
補助容量線と画素電極との間に介挿する絶縁膜の材質を
誘電率の高い適切な誘電体に変更してその容量値を大き
くする、あるいは補助容量線と画素電極と間の絶縁膜の
膜厚を薄くしてその容量値を大きくすることなどが有効
である。
）を示す式からも分かるように、補助容量（Ｃs ）を
大きく設定することにより振幅（ｄＶH ）を小さく抑え
ることができ、そのような補助電圧を発生させる回路の
構成は簡易化されたものとすることができる。したがっ
て、補助容量（Ｃs ）を大きく設定するように構成する
こと、例えば補助容量線をＩＴＯ（酸化インジウム・
錫）等の透明電極で構成し開口率を低下させることなく
画素電極との重複面積を大きくして、補助容量（Ｃs ）
を面積的に大きくとりその容量値を大きくする、または
補助容量線と画素電極との間に介挿する絶縁膜の材質を
誘電率の高い適切な誘電体に変更してその容量値を大き
くする、あるいは補助容量線と画素電極と間の絶縁膜の
膜厚を薄くしてその容量値を大きくすることなどが有効
である。
【００３０】
【実施例】以下、本発明に係る液晶表示装置の一実施例
を図面に基づいて詳細に説明する。
を図面に基づいて詳細に説明する。
【００３１】図１は本発明に係るアクティブマトリック
ス液晶表示装置の概略構成を示す図、図２はそれに用い
られる液晶表示素子の断面構造を示す図である。
ス液晶表示装置の概略構成を示す図、図２はそれに用い
られる液晶表示素子の断面構造を示す図である。
【００３２】このアクティブマトリックス型液晶表示装
置は、液晶表示素子１０１と、走査線駆動回路１０３
と、信号線駆動回路１０５と、対向電極駆動回路１０７
と、補助電圧発生回路１０９とからその主要部が構成さ
れている。
置は、液晶表示素子１０１と、走査線駆動回路１０３
と、信号線駆動回路１０５と、対向電極駆動回路１０７
と、補助電圧発生回路１０９とからその主要部が構成さ
れている。
【００３３】液晶表示素子１０１は、アクティブ素子基
板１１１と対向基板１１３との間に液晶組成物１１５を
挟持し、アクティブ素子基板１１１および対向基板１１
３のそれぞれに偏光板１１７、１１９が貼設されてい
る。
板１１１と対向基板１１３との間に液晶組成物１１５を
挟持し、アクティブ素子基板１１１および対向基板１１
３のそれぞれに偏光板１１７、１１９が貼設されてい
る。
【００３４】アクティブ素子基板１１１は、ガラス基板
を用いた透明絶縁基板１２１上にｍ本の信号線１２３と
ｎ本の走査線１２５とが図１に示すようにマトリックス
状に配置され、その各交差部分にスイッチング素子とし
てＴＦＴ素子１２７が配設されている。透明絶縁基板１
２１としては、ガラス基板の他にもプラスチックフィル
ムなどが用いられる。
を用いた透明絶縁基板１２１上にｍ本の信号線１２３と
ｎ本の走査線１２５とが図１に示すようにマトリックス
状に配置され、その各交差部分にスイッチング素子とし
てＴＦＴ素子１２７が配設されている。透明絶縁基板１
２１としては、ガラス基板の他にもプラスチックフィル
ムなどが用いられる。
【００３５】このＴＦＴ素子１２７は、走査線１２５と
一体に形成されたゲート電極１２９上を覆うように絶縁
膜１３１が配置され、その上にｎ型のアモルファスシリ
コン（ａ−Ｓｉ）からなる活性層１３３が配置され、信
号線１２３と一体に形成されたドレイン電極１３５およ
びＩＴＯからなる画素電極１３７に接続されたソース電
極１３９がそれぞれ活性層１３３にオーミックコンタク
ト層（図示省略）を介して接続されている。このＴＦＴ
素子１２７では、製造途中に活性層１３３が損傷を受け
ることを防止するために、いわゆるエッチングストッパ
としてチャネル保護膜１４１が活性層１３３上に配置さ
れた構成を採用している。
一体に形成されたゲート電極１２９上を覆うように絶縁
膜１３１が配置され、その上にｎ型のアモルファスシリ
コン（ａ−Ｓｉ）からなる活性層１３３が配置され、信
号線１２３と一体に形成されたドレイン電極１３５およ
びＩＴＯからなる画素電極１３７に接続されたソース電
極１３９がそれぞれ活性層１３３にオーミックコンタク
ト層（図示省略）を介して接続されている。このＴＦＴ
素子１２７では、製造途中に活性層１３３が損傷を受け
ることを防止するために、いわゆるエッチングストッパ
としてチャネル保護膜１４１が活性層１３３上に配置さ
れた構成を採用している。
【００３６】そしてさらに透明絶縁基板１２１上には、
走査線１２５と同一工程で形成され、平面的配置が走査
線１２５と略平行で、かつ層構造的には画素電極１３７
に絶縁膜１３１を介して対向するように形成されたMo-T
a 合金からなる補助容量線１４３が配置されている。こ
の補助容量線１４３と画素電極１３７との間で絶縁膜１
３１をその誘電体として用いた補助容量（Ｃs ）１４５
が形成される。
走査線１２５と同一工程で形成され、平面的配置が走査
線１２５と略平行で、かつ層構造的には画素電極１３７
に絶縁膜１３１を介して対向するように形成されたMo-T
a 合金からなる補助容量線１４３が配置されている。こ
の補助容量線１４３と画素電極１３７との間で絶縁膜１
３１をその誘電体として用いた補助容量（Ｃs ）１４５
が形成される。
【００３７】このようなアクティブ素子基板１１１の上
面を覆うように配向膜１４７が配置されてアクティブ素
子基板１１１が構成されている。
面を覆うように配向膜１４７が配置されてアクティブ素
子基板１１１が構成されている。
【００３８】対向基板１１３は、ガラス基板からなる透
明絶縁基板１４９上に、前述の画素電極１３７に対向す
る対向電極１５１および配向膜１５３が配置されてお
り、前述のアクティブ素子基板１１１に対して所定の間
隔で平行に組み合わされる。この対向電極１５１は直流
電圧（Ｖc ）を発生する対向電極駆動回路１０７に接続
されている。
明絶縁基板１４９上に、前述の画素電極１３７に対向す
る対向電極１５１および配向膜１５３が配置されてお
り、前述のアクティブ素子基板１１１に対して所定の間
隔で平行に組み合わされる。この対向電極１５１は直流
電圧（Ｖc ）を発生する対向電極駆動回路１０７に接続
されている。
【００３９】液晶組成物１１５は、アクティブ素子基板
１１１と対向基板１１３との間に挟持され、周囲に封止
材（図示省略）が設けられて封止されている。そしてこ
れらのアクティブ素子基板１１１、対向基板１１３基板
の外向側の面には、それぞれ偏光板１１７、１１９が貼
設されている。
１１１と対向基板１１３との間に挟持され、周囲に封止
材（図示省略）が設けられて封止されている。そしてこ
れらのアクティブ素子基板１１１、対向基板１１３基板
の外向側の面には、それぞれ偏光板１１７、１１９が貼
設されている。
【００４０】このような液晶表示素子１０１は、その信
号線１２３が信号線駆動回路１０５に、走査線１２５が
走査線駆動回路１０３に接続され、また各補助容量線１
４３は共通に接続されて補助電圧発生回路１０９に接続
されており、対向電極１５１は対向電極駆動回路１０７
に接続されている。
号線１２３が信号線駆動回路１０５に、走査線１２５が
走査線駆動回路１０３に接続され、また各補助容量線１
４３は共通に接続されて補助電圧発生回路１０９に接続
されており、対向電極１５１は対向電極駆動回路１０７
に接続されている。
【００４１】信号線駆動回路１０５は、シフトレジスタ
回路とラッチ回路とからその主要部が構成され、図４
（ｂ）に示すように、その極性が第１の基準電位（ＶT
1）を中心にして 1フレーム期間（ＴF ）ごとに反転す
る映像信号電圧（ＶX ）を発生し信号線１２３に送出す
る。
回路とラッチ回路とからその主要部が構成され、図４
（ｂ）に示すように、その極性が第１の基準電位（ＶT
1）を中心にして 1フレーム期間（ＴF ）ごとに反転す
る映像信号電圧（ＶX ）を発生し信号線１２３に送出す
る。
【００４２】走査線駆動回路１０３は、シフトレジスタ
回路とラッチ回路とからその主要部が構成され、各走査
線１２５を線順次に選択する図４（ａ）に示すような走
査パルス（ＶY ）を発生し走査線１２５に送出する。
回路とラッチ回路とからその主要部が構成され、各走査
線１２５を線順次に選択する図４（ａ）に示すような走
査パルス（ＶY ）を発生し走査線１２５に送出する。
【００４３】補助電圧発生回路１０９は、図５に示すよ
うに、対向電極駆動回路１０７から送出される直流の対
向電極電圧（Ｖc ）に、直流電圧発生回路５０１から送
出される電圧（Ｖd ）を加算して出力する加算回路５０
３と、対向電極駆動回路１０７から送出される直流電圧
（Ｖc ）から、直流電圧発生回路５０１から送出される
電圧（Ｖd ）を減算して出力する減算回路５０５とを有
し、さらに加算回路５０３からの出力と減算回路５０５
からの出力とをフレーム信号（ＳF ）に基づいて 1フレ
ーム期間（ＴF ）ごとに選択するスイッチ回路５０７と
から、その主要部が構成されている。このように補助電
圧発生回路１０９の内部で直流の対向電極電圧（Ｖc ）
に対して上記の電圧（Ｖd ）の加算および減算された出
力を交互に選択することにより、補助電圧（ＶH ）を振
幅（ｄＶH ）で振らせて、補助容量線１４３に印加す
る。
うに、対向電極駆動回路１０７から送出される直流の対
向電極電圧（Ｖc ）に、直流電圧発生回路５０１から送
出される電圧（Ｖd ）を加算して出力する加算回路５０
３と、対向電極駆動回路１０７から送出される直流電圧
（Ｖc ）から、直流電圧発生回路５０１から送出される
電圧（Ｖd ）を減算して出力する減算回路５０５とを有
し、さらに加算回路５０３からの出力と減算回路５０５
からの出力とをフレーム信号（ＳF ）に基づいて 1フレ
ーム期間（ＴF ）ごとに選択するスイッチ回路５０７と
から、その主要部が構成されている。このように補助電
圧発生回路１０９の内部で直流の対向電極電圧（Ｖc ）
に対して上記の電圧（Ｖd ）の加算および減算された出
力を交互に選択することにより、補助電圧（ＶH ）を振
幅（ｄＶH ）で振らせて、補助容量線１４３に印加す
る。
【００４４】このような構成の本実施例のアクティブマ
トリックス型液晶表示装置の動作を、図３および図４に
基づいて説明する。
トリックス型液晶表示装置の動作を、図３および図４に
基づいて説明する。
【００４５】図３はこのアクティブマトリックス型液晶
表示装置の 1画素部分の等価回路を示す図である。例え
ば信号線１２３と走査線１２５との交差部の表示画素
（Ｘi、Ｙj ）一画素を中心に説明すると、図４（ｄ）
に示すように、映像信号電圧（ＶXi）がドレイン電極１
３５に印加され、走査パルス（ＶYj）がゲート電極１２
９に印加されると、ドレイン電極１３５とソース電極１
３９との間にドレイン・ソース電流（ＩDS）が流れ、ソ
ース電極１３９に接続された画素電極１３７に映像信号
電圧（ＶXi）が書き込まれ、画素電極１３７には図４
（ｅ）に示すような画素電極電位（Ｖs ）が保持され
る。これにより 1フレーム期間（ＴF ）にわたって画素
電極電位（Ｖs ）と対向電極電位（Ｖc ）との間の電位
差が液晶容量（ＣLC）１５５に保持され、液晶組成物１
１５が励起されて表示が行なわれる。この画素電極電位
（Ｖs ）と補助容量線電位（ＶH ）との電位差が補助容
量（Ｃs）１４５に保持され、液晶容量（ＣLC）１５５
に保持された電位差の時間的な低下を補って、 1フレー
ム期間（ＴF ）の期間中、表示を維持する。
表示装置の 1画素部分の等価回路を示す図である。例え
ば信号線１２３と走査線１２５との交差部の表示画素
（Ｘi、Ｙj ）一画素を中心に説明すると、図４（ｄ）
に示すように、映像信号電圧（ＶXi）がドレイン電極１
３５に印加され、走査パルス（ＶYj）がゲート電極１２
９に印加されると、ドレイン電極１３５とソース電極１
３９との間にドレイン・ソース電流（ＩDS）が流れ、ソ
ース電極１３９に接続された画素電極１３７に映像信号
電圧（ＶXi）が書き込まれ、画素電極１３７には図４
（ｅ）に示すような画素電極電位（Ｖs ）が保持され
る。これにより 1フレーム期間（ＴF ）にわたって画素
電極電位（Ｖs ）と対向電極電位（Ｖc ）との間の電位
差が液晶容量（ＣLC）１５５に保持され、液晶組成物１
１５が励起されて表示が行なわれる。この画素電極電位
（Ｖs ）と補助容量線電位（ＶH ）との電位差が補助容
量（Ｃs）１４５に保持され、液晶容量（ＣLC）１５５
に保持された電位差の時間的な低下を補って、 1フレー
ム期間（ＴF ）の期間中、表示を維持する。
【００４６】ところで、図３に示すようにｎ型のＴＦＴ
素子１２７のゲート電極１２９とソース電極１３９との
間に寄生容量（ＣGS）が、またそのドレイン電極１３５
とソース電極１３９との間には寄生容量（ＣDS）が、Ｔ
ＦＴ素子１２７の構造上および画素電極１３７と信号線
１２３との配置構成上、不可避的に存在している。この
ため、ＴＦＴ素子１２７がオフ状態（高抵抗状態）とな
っても、一旦液晶容量（ＣLC）１５５や補助容量（Ｃs
）１４５に保持された電位差が寄生容量を介した信号
線の電位変化により変動してしまうので、これに起因し
て画素電極１３７の電位が変動してレベルシフト（ΔＶ
2 ）が発生しようとする。
素子１２７のゲート電極１２９とソース電極１３９との
間に寄生容量（ＣGS）が、またそのドレイン電極１３５
とソース電極１３９との間には寄生容量（ＣDS）が、Ｔ
ＦＴ素子１２７の構造上および画素電極１３７と信号線
１２３との配置構成上、不可避的に存在している。この
ため、ＴＦＴ素子１２７がオフ状態（高抵抗状態）とな
っても、一旦液晶容量（ＣLC）１５５や補助容量（Ｃs
）１４５に保持された電位差が寄生容量を介した信号
線の電位変化により変動してしまうので、これに起因し
て画素電極１３７の電位が変動してレベルシフト（ΔＶ
2 ）が発生しようとする。
【００４７】そこで、本発明の液晶表示装置において
は、レベルシフト（ΔＶ2 ）に対応する補助電圧（ＶH
）を補助容量線１４３に印加することで、寄生容量
（ＣDS）によって変動した液晶容量（ＣLC）１５５や補
助容量（Ｃs ）１４５の電位差を補償して、レベルシフ
ト（ΔＶ2 ）を解消することができる。
は、レベルシフト（ΔＶ2 ）に対応する補助電圧（ＶH
）を補助容量線１４３に印加することで、寄生容量
（ＣDS）によって変動した液晶容量（ＣLC）１５５や補
助容量（Ｃs ）１４５の電位差を補償して、レベルシフ
ト（ΔＶ2 ）を解消することができる。
【００４８】このようなレベルシフト（ΔＶ2 ）を解消
する補助電圧（ＶH ）について、さらに詳細に説明す
る。
する補助電圧（ＶH ）について、さらに詳細に説明す
る。
【００４９】補助電圧（ＶH ）の振幅をｄＶH ［Ｖ］、
映像信号電圧（ＶX ）の振幅をｄＶX ［Ｖ］、補助容量
（Ｃs ）１４５の容量をＣs ［Ｆ］、液晶容量（ＣLC）
１５５の容量をＣLC［Ｆ］、寄生容量（ＣGS）、（ＣD
S）の値を各々ＣGS［Ｆ］、ＣDS［Ｆ］とすると、レベ
ルシフト（ΔＶ2 ）の電圧ΔＶ2 ［Ｖ］は以下の式で示
される。即ち、 ΔＶ2 ＝（ＣDS・ｄＶX ＋Ｃs ・ｄＶH ）／（ＣGS＋Ｃ
DS＋ＣLC＋Ｃs ） 本発明によれば、対向電極電圧（Ｖc ）と同期して第２
の基準電位（ＶT2）を中心として極性反転し、そのとき
の極性が対向電極電圧（Ｖc ）の極性に対して同極性と
なり、振幅（ｄＶH ）が｜−ＣDS・ｄＶX ／Ｃs ｜であ
る補助電圧（ＶH ）を、補助容量（Ｃs ）１４５の補助
容量線１４３に印加することにより、上述の式に示すレ
ベルシフト（ΔＶ2 ）を解消して、フリッカや輝度むら
の発生を抑えて高品位な表示画像を得ることができる。
映像信号電圧（ＶX ）の振幅をｄＶX ［Ｖ］、補助容量
（Ｃs ）１４５の容量をＣs ［Ｆ］、液晶容量（ＣLC）
１５５の容量をＣLC［Ｆ］、寄生容量（ＣGS）、（ＣD
S）の値を各々ＣGS［Ｆ］、ＣDS［Ｆ］とすると、レベ
ルシフト（ΔＶ2 ）の電圧ΔＶ2 ［Ｖ］は以下の式で示
される。即ち、 ΔＶ2 ＝（ＣDS・ｄＶX ＋Ｃs ・ｄＶH ）／（ＣGS＋Ｃ
DS＋ＣLC＋Ｃs ） 本発明によれば、対向電極電圧（Ｖc ）と同期して第２
の基準電位（ＶT2）を中心として極性反転し、そのとき
の極性が対向電極電圧（Ｖc ）の極性に対して同極性と
なり、振幅（ｄＶH ）が｜−ＣDS・ｄＶX ／Ｃs ｜であ
る補助電圧（ＶH ）を、補助容量（Ｃs ）１４５の補助
容量線１４３に印加することにより、上述の式に示すレ
ベルシフト（ΔＶ2 ）を解消して、フリッカや輝度むら
の発生を抑えて高品位な表示画像を得ることができる。
【００５０】また、本実施例では、ＴＦＴ素子１２７の
寄生容量（ＣGS）に起因して液晶印加電圧に発生するレ
ベルシフト（ΔＶ1 ）については、対向電極１５１にレ
ベルシフト（ΔＶ1 ）を補償するようなバイアス電圧を
印加して図４（ｄ）に示すように対向電極電位（Ｖc ）
が映像信号電圧（ＶX ）の基準電位（ＶT1）に対してず
れるようにして、このレベルシフト（ΔＶ1 ）を解消し
ている。
寄生容量（ＣGS）に起因して液晶印加電圧に発生するレ
ベルシフト（ΔＶ1 ）については、対向電極１５１にレ
ベルシフト（ΔＶ1 ）を補償するようなバイアス電圧を
印加して図４（ｄ）に示すように対向電極電位（Ｖc ）
が映像信号電圧（ＶX ）の基準電位（ＶT1）に対してず
れるようにして、このレベルシフト（ΔＶ1 ）を解消し
ている。
【００５１】なお、上述の実施例では、補助電圧（ＶH
）の振幅（ｄＶH ）を、レベルシフト（ΔＶ2 ）を過
不足なく解消できる値、即ち｜−ＣDS・ｄＶX ／Ｃs ｜
に設定したが、この振幅（ｄＶH ）としては、｜−ＣDS
・ｄＶX ／Ｃs ｜±｜−ＣDS・ｄＶX ／Ｃs ｜／ 5以上
に設定すれば実用上十分な効果が得られるが、その最大
範囲としては｜（−ＣDS・ｄＶX ／Ｃs ）｜×10、好ま
しくは｜−ＣDS・ｄＶX／Ｃs ｜× 4以下であれば視認
上十分な効果が得られるので、必ずしも振幅（ｄＶH ）
を｜−ＣDS・ｄＶX ／Ｃs ｜に一致させることだけには
限定しない。
）の振幅（ｄＶH ）を、レベルシフト（ΔＶ2 ）を過
不足なく解消できる値、即ち｜−ＣDS・ｄＶX ／Ｃs ｜
に設定したが、この振幅（ｄＶH ）としては、｜−ＣDS
・ｄＶX ／Ｃs ｜±｜−ＣDS・ｄＶX ／Ｃs ｜／ 5以上
に設定すれば実用上十分な効果が得られるが、その最大
範囲としては｜（−ＣDS・ｄＶX ／Ｃs ）｜×10、好ま
しくは｜−ＣDS・ｄＶX／Ｃs ｜× 4以下であれば視認
上十分な効果が得られるので、必ずしも振幅（ｄＶH ）
を｜−ＣDS・ｄＶX ／Ｃs ｜に一致させることだけには
限定しない。
【００５２】また、上述したように補助容量線１４３に
所定の補助電圧（ＶH ）を印加することより、信号線１
２３に印加される映像信号電圧（ＶX ）の変動に伴なう
対向電極１５１の電位の変動も低減させることができ、
高品位な表示画像を得ることが可能となる。このような
対向電極１５１の電位変動を考慮するのであれば、補助
電圧（ＶH ）の振幅（ｄＶH ）は上記の範囲内で大きく
設定することが好ましく、振幅（ｄＶH ）を｜−ＣDS・
ｄＶX ／Ｃs ｜以上にするとよい。
所定の補助電圧（ＶH ）を印加することより、信号線１
２３に印加される映像信号電圧（ＶX ）の変動に伴なう
対向電極１５１の電位の変動も低減させることができ、
高品位な表示画像を得ることが可能となる。このような
対向電極１５１の電位変動を考慮するのであれば、補助
電圧（ＶH ）の振幅（ｄＶH ）は上記の範囲内で大きく
設定することが好ましく、振幅（ｄＶH ）を｜−ＣDS・
ｄＶX ／Ｃs ｜以上にするとよい。
【００５３】また、本実施例では、映像信号電圧（ＶX
）が 1フレーム期間（ＴF ）ごとに基準電位を中心と
して反転する場合を例示したが、 1走査線ごと、あるい
は複数の走査線ごとに映像信号電圧（ＶX ）を反転する
場合にも、レベルシフト（ΔＶ2 ）を補償するような補
助電圧（ＶH ）を補助容量線１４３に印加することによ
り同様の効果を得ることができる。
）が 1フレーム期間（ＴF ）ごとに基準電位を中心と
して反転する場合を例示したが、 1走査線ごと、あるい
は複数の走査線ごとに映像信号電圧（ＶX ）を反転する
場合にも、レベルシフト（ΔＶ2 ）を補償するような補
助電圧（ＶH ）を補助容量線１４３に印加することによ
り同様の効果を得ることができる。
【００５４】また、この実施例では第２の基準電圧（Ｖ
T2）と対向電極電位（Ｖc ）とが等しくなるようにした
が、補助電圧発生回路１０９を構成する加算回路５０３
および減算回路５０５に供給する電圧を、対向電極駆動
回路１０７から送出される直流電圧（Ｖc ）とは別に設
定することにより、第２の基準電圧（ＶT2）と対向電極
電位（Ｖc ）とを異なるようにしてもよい。
T2）と対向電極電位（Ｖc ）とが等しくなるようにした
が、補助電圧発生回路１０９を構成する加算回路５０３
および減算回路５０５に供給する電圧を、対向電極駆動
回路１０７から送出される直流電圧（Ｖc ）とは別に設
定することにより、第２の基準電圧（ＶT2）と対向電極
電位（Ｖc ）とを異なるようにしてもよい。
【００５５】また、上記の実施例においては第１の基準
電位（ＶT1）と第２の基準電圧（ＶT2）とは異なる電位
に設定されているが、これには限定しない。第１の基準
電位（ＶT1）と第２の基準電圧（ＶT2）とを同電位に設
定してもよい。ただしその場合には、オフセット電圧に
よるΔＶ1 の抑制効果はなくなるので、ΔＶ1 自体が画
像表示の実用上無視できる程度のものであるとして無視
するか、あるいはΔＶ1 を解消する別の手段を講じるこ
とが必要となる。
電位（ＶT1）と第２の基準電圧（ＶT2）とは異なる電位
に設定されているが、これには限定しない。第１の基準
電位（ＶT1）と第２の基準電圧（ＶT2）とを同電位に設
定してもよい。ただしその場合には、オフセット電圧に
よるΔＶ1 の抑制効果はなくなるので、ΔＶ1 自体が画
像表示の実用上無視できる程度のものであるとして無視
するか、あるいはΔＶ1 を解消する別の手段を講じるこ
とが必要となる。
【００５６】また、本実施例においては、映像信号電圧
（ＶX ）が一種類の第１の基準電位（ＶT1）に対して極
性反転する場合について示したが、例えば多階調表示を
行なう場合のように映像信号電圧（ＶX ）の基準電位が
複数種類設定されている場合にも本発明の技術を適用す
ることができる。
（ＶX ）が一種類の第１の基準電位（ＶT1）に対して極
性反転する場合について示したが、例えば多階調表示を
行なう場合のように映像信号電圧（ＶX ）の基準電位が
複数種類設定されている場合にも本発明の技術を適用す
ることができる。
【００５７】その他、本発明の要旨を逸脱しない範囲
で、ＴＦＴの材質や構造などを種々に変更することがで
きることは言うまでもない。
で、ＴＦＴの材質や構造などを種々に変更することがで
きることは言うまでもない。
【００５８】
【発明の効果】以上、詳細に説明したように、本発明の
液晶表示装置は、各画素部に配設されたスイッチング用
のＴＦＴ素子の寄生容量に起因して生じる液晶印加電圧
のレベルシフト（ΔＶ2 ）を補償して、フリッカや輝度
むらを解消し安定した高品位な画像表示を実現すること
ができる。
液晶表示装置は、各画素部に配設されたスイッチング用
のＴＦＴ素子の寄生容量に起因して生じる液晶印加電圧
のレベルシフト（ΔＶ2 ）を補償して、フリッカや輝度
むらを解消し安定した高品位な画像表示を実現すること
ができる。
【図１】本発明に係るアクティブマトリックス型液晶表
示装置の一実施例の構成を示す図。
示装置の一実施例の構成を示す図。
【図２】本発明に係るアクティブマトリックス型液晶表
示装置の一実施例の構成を示す図。
示装置の一実施例の構成を示す図。
【図３】本発明に係るアクティブマトリックス型液晶表
示装置を等価回路で示す図。
示装置を等価回路で示す図。
【図４】本発明に係るアクティブマトリックス型液晶表
示装置の駆動波形を示す図。
示装置の駆動波形を示す図。
【図５】本発明に係るアクティブマトリックス型液晶表
示装置の補助電圧発生回路の構成を示す図。
示装置の補助電圧発生回路の構成を示す図。
【図６】従来の液晶表示装置の構成を等価回路で示す
図。
図。
【図７】従来の液晶表示装置の駆動波形を示す図。
１０１…液晶表示素子、１０３…走査線駆動回路、１０
５…信号線駆動回路、１０７…対向電極駆動回路、１０
９…補助電圧発生回路、１２３…信号線、１２５…走査
線、１２７…ＴＦＴ素子、１４３…補助容量線、１５５
…液晶容量（ＣLC）
５…信号線駆動回路、１０７…対向電極駆動回路、１０
９…補助電圧発生回路、１２３…信号線、１２５…走査
線、１２７…ＴＦＴ素子、１４３…補助容量線、１５５
…液晶容量（ＣLC）
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/133 550 G09G 3/36
Claims (1)
- 【請求項１】 走査パルスが印加される複数本の走査線
と、 前記走査線に交差して配置され、第１の基準電位を中心
として所定周期で極性反転する映像信号電圧が印加され
る複数本の信号線と、 前記走査線および前記信号線の各交差部ごとに配置され
た画素電極と、 前記画素電極と前記走査線と前記信号線とに接続された
トランジスタスイッチング素子と、 前記画素電極との間で補助容量を形成する複数本の補助
容量線と、 前記画素電極に対向配置され直流電圧を印加される対向
電極と、 前記画素電極と前記対向電極との間に挟持された液晶組
成物と、 前記映像信号電圧の極性反転と同一のタイミングで第２
の基準電位を中心として極性反転し、かつ前記トランジ
スタスイッチング素子のドレイン・ソース電極間および
ゲート・ソース電極間の寄生容量に起因する液晶印加電
圧の変動分を補償する振幅を有する補助電圧を前記補助
容量線に印加する補助電圧発生手段を具備することを特
徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25676592A JP3213072B2 (ja) | 1991-10-04 | 1992-09-25 | 液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25768791 | 1991-10-04 | ||
| JP3-257687 | 1991-10-04 | ||
| JP25676592A JP3213072B2 (ja) | 1991-10-04 | 1992-09-25 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05210121A JPH05210121A (ja) | 1993-08-20 |
| JP3213072B2 true JP3213072B2 (ja) | 2001-09-25 |
Family
ID=26542887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25676592A Expired - Fee Related JP3213072B2 (ja) | 1991-10-04 | 1992-09-25 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3213072B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07128639A (ja) * | 1993-11-04 | 1995-05-19 | Sharp Corp | 表示装置 |
| JP2001194685A (ja) * | 2000-01-06 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| KR100839483B1 (ko) * | 2002-06-26 | 2008-06-19 | 엘지디스플레이 주식회사 | 액정표시장치 |
| TWI286236B (en) * | 2002-09-17 | 2007-09-01 | Adv Lcd Tech Dev Ct Co Ltd | Memory circuit, display circuit, and display device |
| JP4580775B2 (ja) * | 2005-02-14 | 2010-11-17 | 株式会社 日立ディスプレイズ | 表示装置及びその駆動方法 |
| KR101177593B1 (ko) * | 2005-12-29 | 2012-08-27 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2008015282A (ja) * | 2006-07-06 | 2008-01-24 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| WO2011077925A1 (en) * | 2009-12-25 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving liquid crystal display device |
-
1992
- 1992-09-25 JP JP25676592A patent/JP3213072B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05210121A (ja) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686932A (en) | Compensative driving method type liquid crystal display device | |
| US20090102824A1 (en) | Active matrix substrate and display device using the same | |
| JP3069930B2 (ja) | 液晶表示装置 | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| KR100440360B1 (ko) | 액정표시장치및그구동방법 | |
| US6130654A (en) | Driving method of a liquid crystal display device | |
| JPH08314409A (ja) | 液晶表示装置 | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| JP3914639B2 (ja) | 液晶表示装置 | |
| JP3213072B2 (ja) | 液晶表示装置 | |
| JPH10123482A (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
| US20130147783A1 (en) | Pixel circuit and display device | |
| US20070146291A1 (en) | Active matrix liquid crystal display and driving method | |
| US20060145988A1 (en) | Active matrix liquid crystal display | |
| KR101167929B1 (ko) | 수평전계방식 액정표시소자 | |
| JPH0643833A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH05216442A (ja) | 液晶表示装置 | |
| JP3281763B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3243583B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH08146386A (ja) | 液晶表示装置およびその表示方法 | |
| US20050017937A1 (en) | Active matrix driver | |
| EP0907159B1 (en) | Active matrix liquid crystal display panel and method of driving the same | |
| JPH05107555A (ja) | アクテイブマトリクス型液晶表示装置 | |
| JP2000029437A (ja) | 表示駆動回路 | |
| KR101097697B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010710 |
|
| LAPS | Cancellation because of no payment of annual fees |