JPH08314409A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH08314409A
JPH08314409A JP11561395A JP11561395A JPH08314409A JP H08314409 A JPH08314409 A JP H08314409A JP 11561395 A JP11561395 A JP 11561395A JP 11561395 A JP11561395 A JP 11561395A JP H08314409 A JPH08314409 A JP H08314409A
Authority
JP
Japan
Prior art keywords
liquid crystal
switching element
crystal display
display device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11561395A
Other languages
English (en)
Other versions
JP3520131B2 (ja
Inventor
Yoshiaki Aoki
良朗 青木
Hajime Sato
肇 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11561395A priority Critical patent/JP3520131B2/ja
Priority to TW085105554A priority patent/TW300990B/zh
Priority to US08/645,766 priority patent/US6025835A/en
Priority to KR1019960016052A priority patent/KR100200940B1/ko
Publication of JPH08314409A publication Critical patent/JPH08314409A/ja
Application granted granted Critical
Publication of JP3520131B2 publication Critical patent/JP3520131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

(57)【要約】 【目的】 簡易な構造で低消費電力化を達成できしかも
表示ムラを解消して高品質な表示性能を実現できる液晶
表示装置を提供する。 【構成】 映像信号供給回路１は、映像信号を信号線駆
動回路２に供給する。その映像信号は正相、負相に分離
した形でそれぞれ別の配線３、４を通って信号線駆動回
路２に供給される。スイッチング素子５には正相の映像
信号が、スイッチング素子６には負相の映像信号が、そ
れぞれ供給される。そしてこの正相、負相にそれぞれ対
応した 2本の隣り合うスイッチング素子５、６どうしは
同じ一本の信号線９に接続されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、アクティブマトリスク
型の液晶表示装置に係り、特に表示領域内の信号線及び
画素電極を交流駆動するための映像信号の供給方法と液
晶表示装置の駆動回路に関する。
【０００２】
【従来の技術】液晶表示装置は、薄型、低消費電力等の
特長を生かして、テレビあるいはグラフィックディスプ
レイなどの表示素子として盛んに利用されている。
【０００３】中でも、薄膜トランジスタ（Thin Film Tr
ansistor；以下、ＴＦＴと略称）をスイッチング素子と
して用いたアクティブマトリックス型液晶表示装置は、
高速応答性に優れ、高精細化に適しており、ディスプレ
イ画面の高画質化、大型化、カラー画像化を実現するも
のとして注目されている。
【０００４】このアクティブマトリックス型液晶表示装
置は一般に、ＴＦＴのようなスイッチング用アクティブ
素子とこれに接続された画素電極が配設されたアクティ
ブ素子アレイ基板と、これに対向して配置される対向電
極が形成された対向基板と、これら基板間に挟持される
液晶組成物と、さらに各基板の外表面側に貼設される偏
光板とからその主要部分が構成されている。
【０００５】図８に、そのような液晶表示装置の構造お
よび映像信号の供給方式の概要を示す。
【０００６】液晶表示素子８０１の表示領域８０２に
は、信号線８０３と走査線８０４とが縦・横方向に交差
してマトリックス状に配線され、それら配線の各交差部
ごとに画素部スイッチング素子としてＴＦＴ８０５が形
成されている。そのＴＦＴ８０５には画素電極８０６が
接続されている。ＴＦＴ８０５のスイッチング動作によ
って画素電極８０６に対する電圧の印加がスイッチング
（制御）される。
【０００７】映像信号は、映像信号供給回路８０７から
供給されると、まず信号線駆動回路８０８に入る。その
信号線駆動回路８０８の内部では、タイミング発生回路
８０９にスイッチングのタイミングを制御されるスイッ
チング素子８１０によりスイッチングされた映像信号
は、信号線８０３を経由して画素部スイッチング素子で
あるＴＦＴ８０５に供給される。このとき、走査線８０
４が走査パルスをＴＦＴ８０５のゲートに印加すると、
ＴＦＴ８０５は開閉動作が制御されてＯＮ状態となり、
画素電極８０６に映像信号に基づいた電圧を供給する。
【０００８】一方、対向電極８１１は、例えば図８の例
では接地されている。従って、前記の画素電極８０６の
電圧が液晶画素８１２に液晶印加電圧として印加され
る。
【０００９】このように信号線８０３、走査線８０４は
それぞれ信号線駆動回路８０９、走査線駆動回路８１３
によって順次に駆動され、ＴＦＴ８０５が上記の開閉動
作を繰り返すことで、所定の映像信号電圧が各液晶画素
８１２に印加されて液晶表示装置の画面に表示が成され
る。なお、対向電極８１１には一定の電圧や特定の波形
の電圧を印加する場合もある。
【００１０】一般に、液晶表示装置においては、液晶画
素８１２に直流的な電圧を印加すると液晶組成物自体の
劣化が起こり、液晶画素８１２の焼付きが発生する。あ
るいは信号線８０３と画素電極８０６との間に生じる容
量等による悪影響を受けて表示品質が低下するという問
題がある。従ってこれらの問題を防ぐために、各液晶画
素に対して交互に交流的に変化する正相と負相の映像信
号を供給する必要がある。
【００１１】正相の映像信号は対向電極８１１の電位
（以下、Ｖｃｏｍと略称）よりも高電位側の映像信号で
あり、負相の映像信号はＶｃｏｍよりも低電位側の映像
信号である。これらの映像信号が交互に供給されること
で、信号線８０３および画素電極８０６はいわゆる交流
駆動された状態となる。
【００１２】従来の液晶表示装置では、これら正相と負
相の映像信号は同一の配線で供給されるため、正相と負
相で映像信号が切り替わるごとに、逆相の電位に変化す
るまで配線内の電荷を充放電しなければならず、外部の
映像信号供給回路の消費電力が、交流駆動しない場合に
比較して増加してしまうという問題があった。これを図
９の波形図に模式的に示す。なお図９（ａ）は交流駆動
しない場合を示し、図９（ｂ）は交流駆動の場合を示し
ている。
【００１３】さらには、信号線駆動回路８０７に着目す
ると、画素部スイッチング素子はｎ型のＭＯＳトランジ
スタ（ＭＯＳＴＦＴ）が用いられる場合が多い。
【００１４】ＭＯＳトランジスタは一般に、図１０に示
すように、印加される映像信号電圧の正相と負相とでＯ
Ｎ抵抗およびＯＦＦ抵抗が異なった値をとる。これは信
号線８０３への映像信号電圧の書き込み易さおよび映像
信号電圧の保持率が、正相と負相とで異なるということ
である。その結果、画面を表示した際に、正相が印加さ
れている画素の表示状態と負相が印加されている画素の
表示状態とが異なったものとなり、それがムラとなって
視認されるという問題が生じる。
【００１５】さらには、図１１に示すように、ＭＯＳト
ランジスタは一般にＯＮ／ＯＦＦに伴なってゲートＯＦ
Ｆの瞬間に突き抜け電圧が発生する確率が高いが、その
突き抜け電圧は前記の抵抗の場合と同様に正相と負相と
で異なった電圧となる。このようなＭＯＳトランジスタ
の突き抜け電圧の現象も、信号線１２０１への映像信号
電圧の正相と負相との書き込みの違いが生じる要因とな
っていた。
【００１６】上記の問題の解決を企図して、前者に対し
ては特開平３−５１８８７号公報に開示されているよう
に、信号線１２０１の一方の端の信号線駆動回路１２０
２から正相の映像信号を供給し、他方の端の信号線駆動
回路１２０３から負相の映像信号を供給する方法が提案
されている。これを図１２、図１３に示す。図１２は駆
動回路系および液晶表示素子の電気回路的構造を模式的
に示す図、図１３はその駆動回路系を示す図である。
【００１７】しかしながら、この方式では、一つの水平
走査線（つまり一つの行）に対応する各画素の映像信号
電圧を全信号線１２０１それぞれに一度に供給する、い
わゆる線順次駆動の場合にしか適用できず、その他の例
えば点順次駆動で映像信号を信号線１２０１に供給する
場合には適用出来ないという問題がある。
【００１８】さらには、上記の方式は、一本の信号線１
２０１に対して映像信号は正相および負相のうちいずれ
か一方の極性の電圧しか供給できない。従って、例えば
スイッチング素子の性能が低くＯＮ抵抗が高いあるいは
書き込み時間が充分に取れないなどの問題がある場合、
一本の信号線１２０１に対してその両端から電圧を印加
する必要が生じた場合などには適用できないという問題
がある。
【００１９】また後者の問題に対しては、ｎ型とｐ型の
ＭＯＳトランジスタを組み合わせたトランスファゲート
型で駆動回路のスイッチング素子を構成するという方法
が提案されている。これを図１４に示す。このような構
成を採ることで、正相はｐ型、負相はｎ型のＭＯＳトラ
ンジスタをそれぞれ経由して映像信号電圧が出力される
ため、正相の際と負相の際とでのＴＦＴのＯＮ抵抗およ
びＯＦＦ抵抗の違いは最小限に抑えることが可能とな
り、正相および負相ともにＯＮ抵抗の小さい領域で信号
線１２０１および画素電極８０６に電圧を書き込むこと
ができる。
【００２０】さらには突き抜け電圧についても、ｐ型と
ｎ型とで突き抜け電圧が相殺し合うために、単極性のＭ
ＯＳトランジスタでスイッチング素子を構成した場合と
比較して突き抜け電圧を極めて小さくすることができ
る。
【００２１】しかしながら、この方式では、正相の映像
信号と負相の映像信号とを同一の配線で供給するため、
外部の映像信号供給回路の消費電力は単極性のＭＯＳト
ランジスタでスイッチング素子を構成した場合とほとん
ど変わらないという問題があった。
【００２２】
【発明が解決しようとする課題】以上に述べたように、
従来の液晶表示装置においては、信号線を順次駆動する
アクティブマトリクス型の液晶表示装置において、表示
領域内の信号線、及び画素電極を交流駆動する際に、外
部の映像信号供給回路の消費電力が、交流駆動しない場
合に比べて増加し、さらに正相の映像信号と負相の映像
信号とでは、信号線への書き込み、保持の条件が異なる
ため、この差異が表示上のムラとなって視認されるとい
う問題があった。
【００２３】本発明は、このような問題を解決するため
に成されたもので、その目的は、簡易な構造で低消費電
力化を達成できしかも表示ムラを解消して高品質な表示
性能を実現できる液晶表示装置を提供することにある。
【００２４】
【課題を解決するための手段】本発明の液晶表示装置
は、第１に、マトリックス状に互いに交差して配線され
た複数の信号線と複数の走査線と、前記走査線と前記信
号線との交差部ごとに配設され前記走査線から印加され
る走査信号電圧に基づいて開閉が制御される画素部スイ
ッチング素子と、前記信号線から前記画素部スイッチン
グ素子を介して供給された映像信号電圧を液晶層に印加
しこれを駆動する画素電極とを有する液晶表示素子と、
前記映像信号電圧を前記複数の信号線に選択的に印加し
てこれを駆動する信号線駆動回路と、前記走査信号電圧
を前記複数の走査線に選択的に印加してこれを駆動する
走査線駆動回路と、を備えた液晶表示装置において、正
相の映像信号が印加される第１の配線と、負相の映像信
号が印加される第２の配線と、ソース・ドレインのうち
一方の端子が前記第１の配線に接続され他端は前記信号
線のうちの一本に接続され、タイミング発生回路にゲー
トが接続されてオン・オフを制御される第１のスイッチ
ング素子と、ソース・ドレインのうち一方の端子が前記
第２の配線に接続され他端は前記信号線のうちの前記第
１のスイッチング素子が接続されている一本の信号線に
接続され、前記タイミング発生回路にゲートが接続され
てオン・オフを制御される第２のスイッチング素子と、
を具備することを特徴としている。
【００２５】また第２に、上記の第１の液晶表示装置に
おいて、前記タイミング発生回路および前記走査線駆動
回路が、前記各画素電極に対応する液晶層を点順次に選
択的に駆動することを特徴とする液晶表示装置である。
【００２６】また、第３に、上記の第１の液晶表示装置
において、前記第１の配線と前記第２の配線とが各一本
ずつを一組として複数組配設されており、前記第１のス
イッチング素子が前記第１の配線の本数と同数個配設さ
れており、前記第２のスイッチング素子が前記第２の配
線の本数と同数個配設されており、前記複数の第１のス
イッチング素子のうち同じ一つの第１の配線に接続され
た第１のスイッチング素子どうしが同一ブロックとして
同じタイミングで選択され、かつ前記複数の第２のスイ
ッチング素子のうち同じ一つの第２の配線に接続された
第２のスイッチング素子どうしが同一ブロックとして同
じタイミングで選択されて、前記画素電極に対応する各
液晶層を前記ブロックごとに対応して選択的にブロック
駆動することを特徴とする液晶表示装置である。
【００２７】また、第４に、上記の液晶表示装置におい
て、前記第１のスイッチング素子および前記第２のスイ
ッチング素子が、少なくとも前記画素部スイッチング素
子と同一の基板上に配設されていることを特徴とする液
晶表示装置である。
【００２８】また、第５に、上記の液晶表示装置におい
て、前記正相の映像信号をスイッチングする前記第１の
スイッチング素子はｐ型ＭＯＳトランジスタであり、前
記負相の映像信号をスイッチングする前記第２のスイッ
チング素子はｎ型ＭＯＳトランジスタであることを特徴
とする液晶表示装置である。
【００２９】また、第６に、上記の液晶表示装置におい
て、前記第１のスイッチング素子および前記第２のスイ
ッチング素子はいずれもＭＯＳトランジスタ構造のスイ
ッチング素子であり、一方の電極として前記第１のスイ
ッチング素子の開閉を制御するための電圧とは逆極性で
ある電圧が印加される電極を備え、これに誘電体層を介
して対向する他方の電極として前記信号線のうちの一本
に接続された電極を備えた第１の容量と、一方の電極と
して前記第２のスイッチング素子の開閉を制御するため
の電圧とは逆極性である電圧が印加される電極を備え、
これに誘電体層を介して対向する他方の電極として前記
第１の容量が接続されている一本の信号線に接続された
電極を備えた第２の容量と、を具備することを特徴とす
る液晶表示装置である。
【００３０】また、第７に、マトリックス状に互いに交
差して配線された複数の信号線と複数の走査線と、前記
走査線と前記信号線との交差部ごとに配設され前記走査
線から印加される走査信号電圧に基づいて開閉が制御さ
れる画素部スイッチング素子と、前記信号線から前記画
素部スイッチング素子を介して供給された映像信号電圧
を液晶層に印加しこれを駆動する画素電極とを有する液
晶表示素子と、前記映像信号電圧を前記複数の信号線に
選択的に印加してこれを駆動する信号線駆動回路と、前
記走査信号電圧を前記複数の走査線に選択的に印加して
これを駆動する走査線駆動回路と、を備えた液晶表示装
置において、正相の映像信号が印加される第１の配線
と、負相の映像信号が印加される第２の配線と、一方の
端子が前記第１の配線に接続され他端は前記信号線のう
ちの一本に接続されて、前記信号線に対する電圧印加を
スイッチングする第１のスイッチング素子と、一方の端
子が前記第２の配線に接続され他端は前記信号線のうち
の前記第１のスイッチング素子が接続されている一本の
信号線に接続され、前記信号線に対する電圧印加をスイ
ッチングする第２のスイッチング素子と、を具備するこ
とを特徴とする液晶表示装置である。
【００３１】また、第８に、上記の第７の液晶表示装置
において、前記第１のスイッチング素子および前記第２
のスイッチング素子は、非晶質シリコン薄膜トランジス
タおよび多結晶シリコン薄膜トランジスタおよびＣｄ−
Ｓｅを活性層に用いたスイッチング素子および 2端子素
子のうち、いずれか一つの方式のスイッチング素子であ
ることを特徴とする液晶表示装置である。
【００３２】
【作用】本発明によれば、映像信号を外部より供給する
配線の駆動振幅が、同一の配線で正相、負相の映像信号
を供給する場合よりも小さくなるため、外部の映像信号
供給回路の消費電力を少なくとも映像信号を交流駆動し
ない場合と同程度にまで低減することができる。
【００３３】また、正相・負相の映像信号を供給する際
に問題となる、ＯＮ抵抗とＯＦＦ抵抗との違い、および
突き抜け電圧の正相・負相での違いを、それぞれ最小限
に抑えることが可能となる（つまり理論的には正相・負
相で全く同じにすることができるが、実際には無視でき
る程度の極めて小さな誤差的な違いは残る可能性がある
ものと考えられる。） さらには、正相、負相の映像信号をともにＯＮ抵抗の小
さい領域で信号線に書き込むことができ、ＯＦＦ抵抗の
高い領域で効果的に保持できるため、画面の表示ムラを
低減することができる。
【００３４】また、上記のような第１の容量及び第２の
容量を配設することにより、信号線に接続された容量か
ら突き抜け電圧とは逆極性の電荷をＭＯＳトランジスタ
のゲートＯＦＦ時に信号線に供給することができるた
め、ＭＯＳトランジスタをスイッチング素子として採用
した場合に問題となる突き抜け電圧自体の発生を低減す
ることができる。
【００３５】そして上記の各作用に加えて、第１のスイ
ッチング素子および第２のスイッチング素子を画素部ス
イッチング素子と同一基板上つまり一般にいわゆるスイ
ッチング素子アレイ基板と呼ばれる基板上に、画素部ス
イッチング素子と同様のプロセスでこれと並行して形成
することもできるので、その製造プロセスや構造を煩雑
化することなく形成可能であるという利点も得ることが
できる。
【００３６】その結果、本発明に係る液晶表示装置は簡
易な構造により、低消費電力化を達成でき、しかも表示
ムラを解消して高品質な表示性能を実現できる。
【００３７】
【実施例】以下、本発明の液晶表示装置の実施例を、図
面を参照して詳細に説明する。
【００３８】（実施例１）図１は本発明に係る第１の実
施例の液晶表示装置の電気回路的な構成の概要を示す図
である。なお、本実施例においては液晶表示パネル（液
晶表示素子）の部分は従来の液晶表示装置とほぼ同様の
構造としたので、その部分についての詳述は省略し、本
発明の主要部に係る部分を中心として以下に述べる。
【００３９】映像信号供給回路１は、映像信号を信号線
駆動回路２に供給する。
【００４０】その映像信号は正相、負相に分離した形で
それぞれ別の配線３、４を通って信号線駆動回路２に供
給される。
【００４１】供給された正相、負相の映像信号は、信号
線駆動回路２の内部のそれぞれ別のスイッチング素子
５、６に供給される。例えばスイッチング素子５には正
相の映像信号が、スイッチング素子６には負相の映像信
号が、それぞれ供給される。そしてこの正相、負相にそ
れぞれ対応した 2本の隣り合うスイッチング素子５、６
どうしは同じ一本の信号線９に接続されている。
【００４２】そしてスイッチング素子５、６は、各々が
タイミング発生回路７から送られる信号によって開・閉
動作をそれぞれ行なって、表示領域８内の各信号線９に
対して正相、負相の映像信号をそれぞれ順次駆動で書き
込んでいく。
【００４３】この正相の映像信号、負相の映像信号の、
信号線９への書き込みを、一水平ラインごともしくは一
画面ごとに切り換えることで、表示領域８内の信号線９
を介して画素電極１０に映像信号電圧を印加して液晶画
素１１を交流的に駆動し、映像（画像）を表示する。な
お、各液晶画素１１は、各画素電極１０と対向電極１２
とが液晶層１３を介して対向する部分ごとに形成されて
いる。また各走査線１４は走査線駆動回路１５に接続さ
れて走査パルスを印加され、画素領域内のいわゆる画素
部スイッチング素子としてのＴＦＴ１６のスイッチング
動作を制御するように配設されていることは言うまでも
ない。また、信号線駆動回路２は、少なくともその内部
のスイッチング素子５、６は、画素部スイッチング素子
としてのＴＦＴ１６が形成されているＴＦＴアレイ基板
の上にＴＦＴ１６と同じ形成材料を用いて同様の構造の
ＴＦＴとして形成することが望ましい。そしてこのと
き、スイッチング素子５、６のＴＦＴの製造は、画素部
スイッチング素子としてのＴＦＴ１６の製造プロセスと
並行して行なうようにしてもよい。
【００４４】このような構造を採ることにより、外部の
映像信号供給回路１の消費電力を、表示領域８内の液晶
画素１１を交流駆動しない場合と比べて少なくとも同程
度にまで低減することができる。
【００４５】しかも、信号線駆動回路２をＴＦＴ１６が
形成されているＴＦＴアレイ基板の上にＴＦＴ１６と同
じ形成材料を用いて同様の構造に形成することにより、
信号線駆動回路２の構造および製造プロセスを大幅に簡
易化することができる。
【００４６】（実施例２）図２は、第１の実施例におい
て図１に示した信号線駆動回路２と同様の信号線駆動回
路２´を、表示領域８の上下にも配設して、信号線駆動
回路を信号線の上下両端に配置した構造の液晶表示装置
の、電気的な構成の概要を等価回路図として模式的に示
した図である。なお、説明の簡潔化のために、この第２
の実施例においても、上記第１の実施例と同様の部位に
は同じ符号を付して示している。
【００４７】信号線駆動回路２´には、映像信号供給回
路１からの出力を供給するための配線３´、４´が接続
されており、さらにその配線３´、４´にはそれぞれス
イッチング素子５´、６´が接続されている。そしてス
イッチング素子５´、６´は、各々がタイミング発生回
路７´から送られる信号によって開・閉動作をそれぞれ
行なう。このように構造及び動作ともに信号線駆動回路
２と信号線駆動回路２´は対称的に（同じに）形成され
ている。
【００４８】従来の、正相の映像信号電圧を出力する信
号線駆動回路と負相の映像信号電圧を出力する信号線駆
動回路とを、一本の信号線の上端と下端とにそれぞれ接
続した構造の液晶表示装置では、一度に一本の信号線の
上下両端に同じ映像信号電圧を書き込む（印加する）こ
とができなかった。しかし、本発明によれば、上記に示
した構造を採ることにより、正相、負相の映像信号を信
号線９の上下両端から書き込むことが可能となる。
【００４９】これにより、本発明によれば、例えばスイ
ッチング素子５、６のＯＮ抵抗が高いあるいは書き込み
時間が充分に取れないといった場合に、実質的な信号線
駆動のための負荷を 1／ 2にすることができる。
【００５０】（実施例３）図３は、第１の実施例におい
て図１に示した信号線駆動回路の駆動相数を 2相に増加
した場合、つまり信号線を 2つのブロックに分けていわ
ゆるブロック駆動を行なう、ブロック駆動方式の液晶表
示装置に本発明を適用した場合の一実施例を示す図であ
る。なお、説明の簡潔化のために、この第３の実施例に
おいても、上記第１の実施例と同様の部位には同じ符号
を付して示している。このようなブロック駆動方式は、
図２の実施例の場合と同様に信号線駆動回路内のスイッ
チング素子のＯＮ抵抗が高いあるいは書き込み時間が充
分に取れないといった場合に、実質的な書き込み時間を
2倍にするために用いられる方式である。
【００５１】すなわち、映像信号供給回路１から、映像
信号として正相、負相に分離した形で、正相は配線３
ａ、３ｂによって、また負相は配線４ａ、４ｂによっ
て、それぞれ信号線駆動回路２に供給される。
【００５２】供給された正相、負相の映像信号は、信号
線駆動回路２の内部のそれぞれ別のスイッチング素子５
ａ、５ｂ、６ａ、６ｂに供給される。スイッチング素子
５ａ、５ｂには正相の映像信号が、スイッチング素子６
ａ、６ｂには負相の映像信号が、それぞれ供給される。
そしてこの正相、負相にそれぞれ対応した 2本の隣り合
うスイッチング素子５ａ、６ａどうしは同じ一本の信号
線９ａに接続されている。またスイッチング素子５ｂ、
６ｂどうしは同じ一本の信号線９ｂに接続されている。
【００５３】ここで、信号線９ａとは図中左から奇数番
目の信号線を示すものであり、信号線９ｂとは図中左か
ら偶数番目の信号線を示すものである。
【００５４】そして、スイッチング素子５ａ、６ａ、５
ｂ、６ｂは、各々がタイミング発生回路７から送られる
信号によって開・閉動作をそれぞれ行なって、表示領域
８内の各信号線９ａ、９ｂそれぞれを各 1ブロックとし
て、その 1ブロックごとに個別に制御しながら、正相、
負相の映像信号を交互に印加して液晶画素１１の駆動を
行なう。このとき、奇数番目の信号線９ａと偶数番目の
信号線９ｂとが別ブロックで駆動されるので、駆動相数
が 2相となり、実質的な書き込み時間を 2倍にすること
ができる。
【００５５】なお、上記のように映像信号を正相、負相
に分離した形で、外部の映像信号供給回路からそれぞれ
別の配線を通って液晶表示装置に供給し、正相、負相の
映像信号を信号線駆動回路内のそれぞれ別個のスイッチ
ング素子によって制御する形式を取るものであれば、上
記の信号線駆動回路２は第２の実施例のように上下対称
に配設されていても良い。
【００５６】また、駆動相が 2相以上であっても、上記
と同様の効果を実現することができることは言うまでも
ない。
【００５７】（実施例４）図４は、本発明に係る第４の
実施例の液晶表示装置の電気回路的な構成の概要を示す
図である。なお、説明の簡潔化のために、この第４の実
施例においても、上記第１の実施例と同様の部位には同
じ符号を付して示している。
【００５８】信号線駆動回路２内のスイッチング素子は
ＭＯＳ型のトランジスタで構成されている。正相の映像
信号をｐ型のＭＯＳトランジスタ３０１が制御し、負相
の映像信号をｎ型のＭＯＳトランジスタ３０２が制御す
る。
【００５９】従って、このような構成を採ることによ
り、映像信号は正相、負相いずれもＯＮ抵抗の低い領域
でスイッチング素子の抵抗値が正相と負相とでほとんど
同じという条件下で映像信号電圧の書き込みができ、し
かもＯＦＦ抵抗の高い領域で映像信号電圧を液晶画素１
１に保持できるため、画面の表示ムラを従来よりも飛躍
的に小さくすることができる。
【００６０】また、本実施例に示した技術は、スイッチ
ング素子として例えば性能の低い素子を使用することも
可能となるため、信号線駆動回路２内のスイッチング素
子を、信号線９、走査線１４、及び画素スイッチング素
子１６と同一のＴＦＴアレイ基板上に形成した液晶表示
装置においても、特に好適に用いることができる。
【００６１】（実施例５）図５は、本発明に係る第５の
実施例の液晶表示装置の回路構成の概要を模式的に示す
図である。なお、説明の簡潔化のために、この第５の実
施例においても、上記第１の実施例と同様の部位には同
じ符号を付して示している。
【００６２】信号線駆動回路２内の各スイッチング素子
はいずれも、ｎ型のＭＯＳトランジスタ３０２で形成さ
れている。
【００６３】そのＭＯＳトランジスタ３０２は、インバ
ータ素子４０１を介して、それぞれのゲート駆動信号電
圧とは逆極性の信号電圧が印加されて駆動される容量４
０２に接続されている。
【００６４】各ＭＯＳトランジスタ３０２のゲート駆動
信号電圧は、インバータ素子４０１で極性を反転されて
出力され、容量４０２に印加される。
【００６５】このような容量４０２を備えた構造を採る
ことにより、その容量４０２から供給される逆極性の電
荷の補充によって、ＭＯＳトランジスタ３０２のゲート
開閉時に発生する突き抜け電圧を低減することができ
る。
【００６６】（実施例６）図６は、第４の実施例で述べ
たようなｐ型のＭＯＳトランジスタ３０１およびｎ型の
ＭＯＳトランジスタ３０２を組み合わせて用いた液晶表
示装置に、図５に示した第５の実施例の容量４０２と同
様の容量４０３ａ，ｂを具備した構造の信号線駆動回路
２を適用した場合の一実施例を示す回路構成図である。
なお、説明の簡潔化のために、この第６の実施例におい
ても、上記第１の実施例と同様の部位には同じ符号を付
して示している。
【００６７】ここで、スイッチング素子であるＭＯＳト
ランジスタの極性がｐ型の場合であってもそのゲート電
極駆動の極性がｎ型とｐ型とでは異なるため、ｐ型ＭＯ
Ｓトランジスタ３０１に付随する容量４０３ａを駆動す
る信号電圧もそれに対応して極性が変化して、その容量
４０３ａから供給される突き抜け電圧補償のための電荷
の極性がｎ型ＭＯＳトランジスタ３０２に付随する容量
４０３ｂとは逆の極性となる。その結果、本実施例のよ
うに、ｐ型のＭＯＳトランジスタ３０１とｎ型のＭＯＳ
トランジスタ３０２とを組み合わせた構造の液晶表示装
置の場合であっても、例えば第５図の実施例のようなｎ
型のＭＯＳトランジスタ４０１のみを用いた場合と同様
に、突き抜け電圧を低減する効果を得ることができる。
【００６８】（実施例７）図７は、図６の実施例の液晶
表示装置において、容量４０３ａ、４０３ｂの代りにＭ
ＯＳトランジスタ７０１ａ、７０１ｂを配置し、そのチ
ャンネル容量を容量４０３ａ、４０３ｂとして用いた場
合の回路構成の概要を示す図である。
【００６９】ｐ型のトランジスタ３０１にはｎ型ＭＯＳ
トランジスタ７０１ａのチャネル容量を付随させ、ｎ型
のトランジスタ３０２にはｐ型ＭＯＳトランジスタ７０
１ｂのチャネル容量を付随させている。
【００７０】このような構造を採ることにより、突き抜
け電圧の原因であるＭＯＳトランジスタのゲート容量と
同様の容量が突き抜け電圧の補償に使用できるので、よ
り正確な形でスイッチング素子の突き抜け電圧を補償す
ることが可能となる。その結果、トランスファゲート型
でスイッチング素子を構成した場合と少なくとも同程度
にまで突き抜け電圧の値を低減することができる。
【００７１】なお、上記の各種の突き抜け電圧を補償す
る容量は、以上のように突き抜け電圧を低減する電荷を
供給するものであれば、容量値やチャネル容量の極性等
はどのような値、極性を持っていても構わない。また、
ＭＯＳトランジスタ駆動の信号と逆極性の信号を得るこ
とが出来るのであれば、第５の実施例に示したようにＭ
ＯＳトランジスタのゲート駆動信号からインバータを介
して容量を駆動するための信号を得ることは必須ではな
いことは言うまでもない。
【００７２】本発明の適用は、以上に述べた各実施例の
みに限定されるものではない。信号線を順次駆動するア
クティブマトリックス方式の液晶表示装置において、表
示領域内の信号線、画素電極が交流駆動される方式の液
晶表示装置であれば、駆動回路が表示領域の上下に形成
されていても良く、あるいは駆動相数が 2相以上であっ
ても構わない。また、駆動回路内のタイミング発生回路
の回路構成や、駆動回路の設置方法、構成素子及び駆動
回路の形成方法などが上記とは異なる場合にも、上記と
同様の動作の液晶表示装置であれば、上記と同様の効果
を得ることができることは言うまでもない。
【００７３】
【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、簡易な構造で低消費電力化を達成できし
かも表示ムラを解消して高品質な表示性能を実現できる
液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】第１の実施例の液晶表示装置の電気回路的な構
成の概要を示す図である。
【図２】第２の実施例の液晶表示装置の電気回路的な構
成の概要を示す図である。
【図３】第３の実施例の液晶表示装置の電気回路的な構
成の概要を示す図である。
【図４】第４の実施例の液晶表示装置の電気回路的な構
成の概要を示す図である。
【図５】第５の実施例の液晶表示装置の電気回路的な構
成の概要を示す図である。
【図６】第６の実施例の液晶表示装置の電気回路的な構
成の概要を示す図である。
【図７】第７の実施例の液晶表示装置の電気回路的な構
成の概要を示す図である。
【図８】従来の液晶表示装置の構造及び映像信号の供給
方式の概要を示す図である。
【図９】従来の液晶表示装置の問題点を、波形図に模式
的に示す図である。
【図１０】ＭＯＳトランジスタのオフ抵抗が正相・負相
で異なることを示す図である。
【図１１】ＭＯＳトランジスタの突き抜け電圧の発生を
模式的に示す図である。
【図１２】従来の液晶表示装置の構造及び映像信号の供
給方式の概要を示す図である。
【図１３】従来の液晶表示装置の構造及び映像信号の供
給方式の概要を示す図である。
【図１４】従来の液晶表示装置の構造及び映像信号の供
給方式の概要を示す図である。
【符号の説明】
１………映像信号供給回路 ２………信号線駆動回路 ３………配線 ４………配線 ５………スイッチング素子 ６………スイッチング素子 ７………タイミング発生回路 ８………表示領域 ９………信号線 １０………画素電極 １１………液晶画素 １２………対向電極 １３………液晶層 １４………走査線 １５………走査線駆動回路 １６………ＴＦＴ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 マトリックス状に互いに交差して配線さ
    れた複数の信号線と複数の走査線と、前記走査線と前記
    信号線との交差部ごとに配設され前記走査線から印加さ
    れる走査信号電圧に基づいて開閉が制御される画素部ス
    イッチング素子と、前記信号線から前記画素部スイッチ
    ング素子を介して供給された映像信号電圧を液晶層に印
    加しこれを駆動する画素電極とを有する液晶表示素子
    と、前記映像信号電圧を前記複数の信号線に選択的に印
    加してこれを駆動する信号線駆動回路と、前記走査信号
    電圧を前記複数の走査線に選択的に印加してこれを駆動
    する走査線駆動回路と、を備えた液晶表示装置におい
    て、 正相の映像信号が印加される第１の配線と、 負相の映像信号が印加される第２の配線と、 ソース・ドレインのうち一方の端子が前記第１の配線に
    接続され他端は前記信号線のうちの一本に接続され、タ
    イミング発生回路にゲートが接続されてオン・オフを制
    御される第１のスイッチング素子と、 ソース・ドレインのうち一方の端子が前記第２の配線に
    接続され他端は前記信号線のうちの前記第１のスイッチ
    ング素子が接続されている一本の信号線に接続され、前
    記タイミング発生回路にゲートが接続されてオン・オフ
    を制御される第２のスイッチング素子と、を具備するこ
    とを特徴とする液晶表示装置。
  2. 【請求項２】 請求項１記載の液晶表示装置において、 前記タイミング発生回路および前記走査線駆動回路が、
    前記各画素電極に対応する液晶層を点順次に選択的に駆
    動することを特徴とする液晶表示装置。
  3. 【請求項３】 請求項１記載の液晶表示装置において、 前記第１の配線と前記第２の配線とが各一本ずつを一組
    として複数組配設されており、 前記第１のスイッチング素子が前記第１の配線の本数と
    同数個配設されており、 前記第２のスイッチング素子
    が前記第２の配線の本数と同数個配設されており、 前
    記複数の第１のスイッチング素子のうち同じ一つの第１
    の配線に接続された第１のスイッチング素子どうしが同
    一ブロックとして同じタイミングで選択され、かつ前記
    複数の第２のスイッチング素子のうち同じ一つの第２の
    配線に接続された第２のスイッチング素子どうしが同一
    ブロックとして同じタイミングで選択されて、前記画素
    電極に対応する各液晶層を前記ブロックごとに対応して
    選択的にブロック駆動することを特徴とする液晶表示装
    置。
  4. 【請求項４】 請求項１乃至３記載の液晶表示装置にお
    いて、 前記第１のスイッチング素子および前記第２のスイッチ
    ング素子が、少なくとも前記画素部スイッチング素子と
    同一の基板上に配設されていることを特徴とする液晶表
    示装置。
  5. 【請求項５】 請求項１乃至４記載の液晶表示装置にお
    いて、 前記正相の映像信号をスイッチングする前記第１のスイ
    ッチング素子はｐ型ＭＯＳトランジスタであり、前記負
    相の映像信号をスイッチングする前記第２のスイッチン
    グ素子はｎ型ＭＯＳトランジスタであることを特徴とす
    る液晶表示装置。
  6. 【請求項６】 請求項１乃至５記載の液晶表示装置にお
    いて、 前記第１のスイッチング素子および前記第２のスイッチ
    ング素子はいずれもＭＯＳトランジスタ構造のスイッチ
    ング素子であり、 一方の電極として前記第１のスイッチング素子の開閉を
    制御するための電圧とは逆極性である電圧が印加される
    電極を備え、これに誘電体層を介して対向する他方の電
    極として前記信号線のうちの一本に接続された電極を備
    えた第１の容量と、 一方の電極として前記第２のスイッチング素子の開閉を
    制御するための電圧とは逆極性である電圧が印加される
    電極を備え、これに誘電体層を介して対向する他方の電
    極として前記第１の容量が接続されている一本の信号線
    に接続された電極を備えた第２の容量と、を具備するこ
    とを特徴とする液晶表示装置。
  7. 【請求項７】 マトリックス状に互いに交差して配線さ
    れた複数の信号線と複数の走査線と、前記走査線と前記
    信号線との交差部ごとに配設され前記走査線から印加さ
    れる走査信号電圧に基づいて開閉が制御される画素部ス
    イッチング素子と、前記信号線から前記画素部スイッチ
    ング素子を介して供給された映像信号電圧を液晶層に印
    加しこれを駆動する画素電極とを有する液晶表示素子
    と、前記映像信号電圧を前記複数の信号線に選択的に印
    加してこれを駆動する信号線駆動回路と、前記走査信号
    電圧を前記複数の走査線に選択的に印加してこれを駆動
    する走査線駆動回路と、を備えた液晶表示装置におい
    て、 正相の映像信号が印加される第１の配線と、 負相の映像信号が印加される第２の配線と、 一方の端子が前記第１の配線に接続され他端は前記信号
    線のうちの一本に接続されて、前記信号線に対する電圧
    印加をスイッチングする第１のスイッチング素子と、 一方の端子が前記第２の配線に接続され他端は前記信号
    線のうちの前記第１のスイッチング素子が接続されてい
    る一本の信号線に接続され、前記信号線に対する電圧印
    加をスイッチングする第２のスイッチング素子と、を具
    備することを特徴とする液晶表示装置。
  8. 【請求項８】 請求項７記載の液晶表示装置において、 前記第１のスイッチング素子および前記第２のスイッチ
    ング素子は、非晶質シリコン薄膜トランジスタおよび多
    結晶シリコン薄膜トランジスタおよびＣｄ−Ｓｅを活性
    層に用いたスイッチング素子および 2端子素子のうち、
    いずれか一つの方式のスイッチング素子であることを特
    徴とする液晶表示装置。
JP11561395A 1995-05-15 1995-05-15 液晶表示装置 Expired - Fee Related JP3520131B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11561395A JP3520131B2 (ja) 1995-05-15 1995-05-15 液晶表示装置
TW085105554A TW300990B (ja) 1995-05-15 1996-05-10
US08/645,766 US6025835A (en) 1995-05-15 1996-05-14 Driving circuit for display apparatus with paired sample-hold circuits sampling positive and negative phase picture signal components for column electrode driving
KR1019960016052A KR100200940B1 (ko) 1995-05-15 1996-05-15 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11561395A JP3520131B2 (ja) 1995-05-15 1995-05-15 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003425395A Division JP3572071B2 (ja) 2003-12-22 2003-12-22 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH08314409A true JPH08314409A (ja) 1996-11-29
JP3520131B2 JP3520131B2 (ja) 2004-04-19

Family

ID=14666991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11561395A Expired - Fee Related JP3520131B2 (ja) 1995-05-15 1995-05-15 液晶表示装置

Country Status (4)

Country Link
US (1) US6025835A (ja)
JP (1) JP3520131B2 (ja)
KR (1) KR100200940B1 (ja)
TW (1) TW300990B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000008626A1 (fr) * 1998-08-03 2000-02-17 Seiko Epson Corporation Dispositif electro-optique, substrat a cet effet, dispositif electronique, et afficheur a projection
KR100411320B1 (ko) * 2000-03-31 2003-12-18 미쓰비시덴키 가부시키가이샤 디지털 데이터에 기초하여 계조 표시가 가능한 액정 표시장치 및 그것을 구비하는 휴대 전화기
US7138975B2 (en) 2001-10-01 2006-11-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electric equipment using the same
KR100742576B1 (ko) * 2001-08-22 2007-08-02 샤프 가부시키가이샤 타이밍 제어 회로와 화상 표시 장치 및 화상 표시 장치의평가 방법
JP2009109707A (ja) * 2007-10-30 2009-05-21 Seiko Epson Corp 電気光学装置及び電子機器
JP2009198981A (ja) * 2008-02-25 2009-09-03 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置および電子機器
JP2020042179A (ja) * 2018-09-11 2020-03-19 セイコーエプソン株式会社 表示ドライバー、電気光学装置、電子機器及び移動体

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340070A (ja) 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JP3364114B2 (ja) * 1997-06-27 2003-01-08 シャープ株式会社 アクティブマトリクス型画像表示装置及びその駆動方法
JP3031312B2 (ja) * 1997-09-11 2000-04-10 日本電気株式会社 ドライバ回路及び液晶駆動用半導体装置、並びにそれらの駆動方法
JPH11133926A (ja) * 1997-10-30 1999-05-21 Hitachi Ltd 半導体集積回路装置および液晶表示装置
JP3024618B2 (ja) * 1997-11-19 2000-03-21 日本電気株式会社 液晶駆動回路
TW504598B (en) * 1998-03-26 2002-10-01 Toshiba Corp Flat display apparatus
US6819309B1 (en) * 1999-07-07 2004-11-16 Canon Kabushiki Kaisha Double-face display device
US6909411B1 (en) * 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
JP2002023709A (ja) * 2000-07-11 2002-01-25 Seiko Epson Corp 電気光学装置、およびその駆動方法並びにそれを用いた電子機器
KR100596031B1 (ko) * 2000-07-24 2006-07-03 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치
JP4385967B2 (ja) * 2005-02-22 2009-12-16 セイコーエプソン株式会社 電気光学装置の駆動回路及びこれを備えた電気光学装置、並びに電子機器
JP5397219B2 (ja) * 2006-04-19 2014-01-22 イグニス・イノベーション・インコーポレイテッド アクティブマトリックス表示装置用の安定な駆動スキーム
KR100772634B1 (ko) * 2006-07-31 2007-11-02 삼성전자주식회사 디지털 방송 시스템 및 그 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59176985A (ja) * 1983-03-26 1984-10-06 Citizen Watch Co Ltd 液晶テレビ受信装置
WO1987007067A1 (en) * 1986-05-13 1987-11-19 Sanyo Electric Co., Ltd. Circuit for driving an image display device
JPH0750389B2 (ja) * 1987-06-04 1995-05-31 セイコーエプソン株式会社 液晶パネルの駆動回路
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP2714161B2 (ja) * 1989-07-20 1998-02-16 株式会社東芝 液晶ディスプレイ装置
EP0416550B1 (en) * 1989-09-07 1996-04-24 Hitachi, Ltd. Image display apparatus using non-interlace scanning system
JPH03198087A (ja) * 1989-12-27 1991-08-29 Sharp Corp 表示装置の列電極駆動回路
JP2892444B2 (ja) * 1990-06-14 1999-05-17 シャープ株式会社 表示装置の列電極駆動回路
JPH04179996A (ja) * 1990-11-15 1992-06-26 Toshiba Corp サンプルホールド回路およびこれを用いた液晶ディスプレイ装置
EP0808071B1 (en) * 1991-03-19 2000-12-06 Hitachi, Ltd. Liquid crystal display apparatus
JP3204690B2 (ja) * 1991-09-03 2001-09-04 株式会社東芝 マルチモード入力回路
JPH05273522A (ja) * 1992-01-08 1993-10-22 Matsushita Electric Ind Co Ltd 表示デバイスおよびそれを用いた表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000008626A1 (fr) * 1998-08-03 2000-02-17 Seiko Epson Corporation Dispositif electro-optique, substrat a cet effet, dispositif electronique, et afficheur a projection
US6628258B1 (en) 1998-08-03 2003-09-30 Seiko Epson Corporation Electrooptic device, substrate therefor, electronic device, and projection display
KR100411320B1 (ko) * 2000-03-31 2003-12-18 미쓰비시덴키 가부시키가이샤 디지털 데이터에 기초하여 계조 표시가 가능한 액정 표시장치 및 그것을 구비하는 휴대 전화기
KR100742576B1 (ko) * 2001-08-22 2007-08-02 샤프 가부시키가이샤 타이밍 제어 회로와 화상 표시 장치 및 화상 표시 장치의평가 방법
US7138975B2 (en) 2001-10-01 2006-11-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electric equipment using the same
JP2009109707A (ja) * 2007-10-30 2009-05-21 Seiko Epson Corp 電気光学装置及び電子機器
JP2009198981A (ja) * 2008-02-25 2009-09-03 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置および電子機器
JP2020042179A (ja) * 2018-09-11 2020-03-19 セイコーエプソン株式会社 表示ドライバー、電気光学装置、電子機器及び移動体

Also Published As

Publication number Publication date
US6025835A (en) 2000-02-15
KR100200940B1 (ko) 1999-06-15
KR960042512A (ko) 1996-12-21
TW300990B (ja) 1997-03-21
JP3520131B2 (ja) 2004-04-19

Similar Documents

Publication Publication Date Title
JP3520131B2 (ja) 液晶表示装置
JP2937130B2 (ja) アクティブマトリクス型液晶表示装置
US8922470B2 (en) Liquid crystal display apparatus with row counter electrodes and driving method therefor
US5598180A (en) Active matrix type display apparatus
JP3960780B2 (ja) アクティブマトリクス型表示装置の駆動方法
JP4271441B2 (ja) 表示ドライバおよび液晶表示装置
JPH06265846A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
US6130654A (en) Driving method of a liquid crystal display device
JPH07181927A (ja) 画像表示装置
JPH07318901A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
JP3914639B2 (ja) 液晶表示装置
JPH09120054A (ja) 液晶表示装置及びその駆動方法
JP2001133808A (ja) 液晶表示装置およびその駆動方法
JPH09159998A (ja) アクティブマトリックス型液晶表示素子及びその駆動方法
JP3213072B2 (ja) 液晶表示装置
JP2002149117A (ja) 液晶表示装置
KR20050026496A (ko) 액티브 매트릭스 액정 디스플레이 장치
KR20090086843A (ko) 액정표시장치 및 그 구동방법
JP3297334B2 (ja) 液晶表示装置
JP2005128101A (ja) 液晶表示装置
JP3132904B2 (ja) アクティブマトリクス型表示装置
JPH1184417A (ja) アクティブマトリックス型液晶表示素子及びその駆動方法
JP5418388B2 (ja) 液晶表示装置
US20040027321A1 (en) Switched amplifier drive circuit for liquid crystal displays
JP3572071B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040202

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees