JP2020042179A - 表示ドライバー、電気光学装置、電子機器及び移動体 - Google Patents

表示ドライバー、電気光学装置、電子機器及び移動体 Download PDF

Info

Publication number
JP2020042179A
JP2020042179A JP2018169627A JP2018169627A JP2020042179A JP 2020042179 A JP2020042179 A JP 2020042179A JP 2018169627 A JP2018169627 A JP 2018169627A JP 2018169627 A JP2018169627 A JP 2018169627A JP 2020042179 A JP2020042179 A JP 2020042179A
Authority
JP
Japan
Prior art keywords
signal
circuit
switch
output
display driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018169627A
Other languages
English (en)
Other versions
JP7110853B2 (ja
Inventor
光太 望月
Kota Mochizuki
光太 望月
森田 晶
Akira Morita
晶 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2018169627A priority Critical patent/JP7110853B2/ja
Publication of JP2020042179A publication Critical patent/JP2020042179A/ja
Application granted granted Critical
Publication of JP7110853B2 publication Critical patent/JP7110853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】電気光学パネルのスイッチ回路において発生するノイズの悪影響を低減でき、表示品質の向上等を図れる表示ドライバー等の提供。【解決手段】表示ドライバー10は、第1のデータ信号出力端子TQ1と、データ信号を出力する第1のアンプ回路AM1と、第1のアンプ回路AM1の出力ノードNQ1に接続される第1の補償回路CPC1と、電気光学パネル150の第1のデータ信号入力端子TI1と第1のデータ線群との間に設けられ、スイッチ素子群を有する第1のスイッチ回路SWC1に対してスイッチ信号SEL1〜SEL8を出力するスイッチ信号出力回路40を含む。第1の補償回路CPC1は、スイッチ信号により第1のスイッチ回路SWC1のスイッチ素子がオフされる際にスイッチ素子から第1のデータ信号出力端子TQ1に入力されるノイズを、スイッチ信号出力回路40からの制御信号CTに基づいて補償する。【選択図】図1

Description

本発明は、表示ドライバー、電気光学装置、電子機器及び移動体等に関する。
液晶パネルなどの電気光学パネルを駆動する表示ドライバーでは、パネルの高精細化や駆動の高速化のために、データ線駆動用のアンプ回路の周波数応答特性を高める必要がある。アンプ回路の周波数応答特性を高くすることで、パネルの高精細化に伴いデータ線の駆動期間が短くなった場合にも、画素の電圧を目標電圧に到達させることが可能になる。
また表示ドライバーにより駆動される電気光学パネルには、デマルチ駆動等のためのスイッチ回路が設けられているものがある。このようなスイッチ回路が設けられている場合に、スイッチ回路のスイッチ素子がオンからオフになった際に、プッシュダウンノイズが発生するという問題がある。
例えば特許文献1には、アンプ回路であるバッファーアンプの駆動能力を増加させることなく画素への階調信号電圧の書き込みの駆動能力を向上させる手法が開示されている。特許文献1の表示装置では、表示ドライバーは、データ線を駆動するバッファーアンプと、バッファーアンプの出力端子と液晶パネルのデータ線との間に設けられた出力スイッチ回路を有する。そして駆動期間の前半期間においてスイッチ回路のスイッチ素子をオフにして、表示ドライバーのバッファーアンプの出力信号の電圧を目的の階調信号電圧に変化させる。そして前半期間の終了後にスイッチ素子をオンにして、液晶パネルのデータ線の電圧を瞬時に目的の階調信号電圧に到達させる。
特開2006−308784号公報
電気光学パネルに設けられたスイッチ回路においてプッシュダウンノイズが発生した場合に、表示ドライバーのアンプ回路の周波数応答特性が高いと、アンプ回路が、プッシュダウンノイズによる電圧変動に反応してしまい、表示品質の低下などの問題を招く。表示品質の低下を抑制するために、アンプ回路の周波数応答特性を高めなかった場合には、パネルの高精細化や高速駆動に対応することが難しいという課題があった。例えば特許文献1の表示ドライバーにもスイッチノイズ補償回路が設けられているが、このスイッチノイズ補償回路は、データ線に保持された階調信号電圧が変化することを防ぐために設けられたものである。このスイッチノイズ補償回路があったとしても、スイッチからのスイッチノイズがバッファーアンプに悪影響を及ぼし、表示品質の低下などの問題を招くおそれがある。
本発明の一態様は、第1のデータ信号出力端子と、前記第1のデータ信号出力端子に対してデータ信号を出力する第1のアンプ回路と、前記第1のアンプ回路の出力ノードに接続される第1の補償回路と、電気光学パネルの第1のデータ信号入力端子と第1のデータ線群との間に設けられ、スイッチ素子群を有する前記電気光学パネルの第1のスイッチ回路に対して、スイッチ信号を出力するスイッチ信号出力回路と、を含み、前記第1の補償回路は、前記スイッチ信号により前記第1のスイッチ回路のスイッチ素子がオフされる際に前記第1のスイッチ回路の前記スイッチ素子から前記第1のデータ信号出力端子に入力されるノイズを、前記スイッチ信号出力回路からの制御信号に基づいて補償する表示ドライバーに関係する。
本実施形態の表示ドライバーの構成例。 表示ドライバーの詳細な構成例。 プッシュダウンノイズの発生の説明図。 プッシュダウンノイズの波形例。 プッシュダウンノイズに対するアンプ回路の応答の説明図。 プッシュダウンノイズによる画素の電圧値のずれの問題の説明図。 プッシュダウンノイズの問題を説明する波形図。 プッシュダウンノイズによる表示品質の悪化の説明図。 補償回路の構成例。 補償回路の動作説明図。 補償回路の遅延回路及びバッファー回路の構成例。 補償回路での遅延時間、駆動能力の設定手法の説明図。 本実施形態のノイズ補償手法の効果についての説明図。 ノイズ補償手法による画素の電圧値のずれの低減についての説明図。 表示ドライバー、電気光学パネルの詳細な構成例。 制御信号の生成手法の説明図。 電気光学装置の構成例。 電子機器の構成例。 移動体の構成例。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
1.表示ドライバー
図1に本実施形態の表示ドライバー10の構成例を示す。表示ドライバー10は、データ信号出力端子TQ1〜TQj〜TQnと、アンプ回路AM1〜AMj〜AMnと、スイッチ信号出力回路40を含む。nは2以上の整数であり、jは1<j<nとなる整数である。アンプ回路AM1〜AMnにより、電気光学パネル150を駆動する駆動回路20が構成される。表示ドライバー10と電気光学パネル150とにより、後述の図17に示すように電気光学装置160が構成される。
電気光学パネル150は、画像を表示するためのパネルであり、例えば液晶パネルや有機ELパネルなどにより実現できる。液晶パネルとしては、薄膜トランジスター(TFT)などのスイッチ素子を用いたアクティブマトリクス方式のパネルを採用できる。具体的には表示パネルである電気光学パネル150は、複数の画素を有する。例えばマトリクス状に配置された複数の画素を有する。また電気光学パネル150は、複数のデータ線S11〜Sn8と、複数のデータ線S11〜Sn8に交差する方向に配線される複数の走査線G1〜Gmを有する。mは2以上の整数である。データ線S11〜Sn8はソース線とも呼ばれ、走査線G1〜Gmはゲート線とも呼ばれる。そして電気光学パネル150では、S11〜Sn8の各データ線とG1〜Gmの各走査線が交差する領域に、複数の画素の各画素が設けられる。またアクティブマトリクス方式のパネルの場合には、各画素の領域に、薄膜トランジスターなどのスイッチ素子が設けられる。そして電気光学パネル150は、各画素の領域における電気光学素子の光学特性を変化させることで表示動作を実現する。電気光学素子は液晶素子、EL素子等である。なお有機ELパネルの場合には、各画素の領域にEL素子を電流駆動するための画素回路が設けられる。
また電気光学パネル150は、スイッチ回路SWC1〜SWCj〜SWCnと、データ信号入力端子TI1〜TIj〜TInと、スイッチ信号入力端子TB1〜TB8を含む。スイッチ回路SWC1〜SWCnは、例えばデマルチ駆動用のスイッチ回路であり、デマルチプレクサーとも呼ばれる。なお本実施形態では、SWC1〜SWCnの各スイッチ回路に接続されるデータ線が8本であるデマルチ駆動を主に例にとり説明するが、本実施形態はこれに限定されない。各スイッチ回路に接続されるデータ線は8本以外でもよく、例えば4本、16本、32本、64本等であってもよい。なお本実施形態における接続は、電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続であり、他の信号線や能動素子等を介した接続であってもよい。
スイッチ回路SWC1は、電気光学パネル150のデータ信号入力端子TI1とデータ線S11〜S18との間に設けられる。例えば、スイッチ回路SWC1は第1のスイッチ回路であり、データ信号入力端子TI1は第1のデータ信号入力端子であり、データ線S11〜S18は第1のデータ線群である。そしてスイッチ回路SWC1は、表示ドライバー10からのスイッチ信号SEL1〜SEL8に基づいて、S11〜S18のいずれかのデータ線を選択して、選択されたデータ線に対して表示ドライバー10からのデータ信号DQ1を出力する。スイッチ回路SWCjは、データ信号入力端子TIjとデータ線Sj1〜Sj8との間に設けられる。例えば、スイッチ回路SWCjは第2のスイッチ回路であり、データ信号入力端子TIjは第2のデータ信号入力端子であり、データ線Sj1〜Sj8は第2のデータ線群である。そしてスイッチ回路SWCjは、表示ドライバー10からのスイッチ信号SEL1〜SEL8に基づいて、Sj1〜Sj8のいずれかのデータ線を選択して、選択されたデータ線に対して表示ドライバー10からのデータ信号DQjを出力する。スイッチ回路SWCnの構成、動作もスイッチ回路SWC1、SWCjと同様であるため詳細な説明は省略する。
そして本実施形態の表示ドライバー10は、データ信号出力端子TQ1と、アンプ回路AM1と、補償回路CPC1と、スイッチ信号出力回路40を含む。データ信号出力端子TQ1は第1のデータ信号出力端子であり、例えばICチップである表示ドライバー10のパッドである。アンプ回路AM1は第1のアンプ回路であり、データ信号出力端子TQ1に対してデータ信号DQ1を出力する。例えばアンプ回路AM1は、画像データである表示データに対応するデータ電圧をデータ信号DQ1として出力する。補償回路CPC1は、第1の補償回路であり、アンプ回路AM1の出力ノードNQ1に接続される。例えば補償回路CPC1は後述するプッシュダウンノイズをキャンセルするための補償信号を出力ノードNQ1に出力する。なお本実施形態では、プッシュダウンノイズを、適宜、単にノイズと記載する。
電気光学パネル150のスイッチ回路SWC1は、上述したように、電気光学パネル150の第1のデータ信号入力端子であるデータ信号入力端子TI1と第1のデータ線群であるデータ線S11〜S18との間に設けられる。スイッチ回路SWC1は、後述の図3、図15に示すようにスイッチ素子群を含む。スイッチ素子群を構成する各スイッチ素子は例えばMOS(Metal-Oxide-Semiconductor)のトランジスターにより実現される。そしてスイッチ信号出力回路40は、第1のスイッチ回路であるスイッチ回路SWC1に対して、スイッチ信号SEL1〜SEL8を出力する。スイッチ信号SEL1〜SEL8は、スイッチ回路SWC1のスイッチ素子群のオン、オフを制御する信号であり、オン、オフするスイッチ素子の選択信号である。例えばスイッチ信号出力回路40は、表示ドライバー10のスイッチ信号出力端子TA1〜TA8及び電気光学パネル150のスイッチ信号入力端子TB1〜TB8を介してスイッチ回路SWC1にスイッチ信号SEL1〜SEL8を出力する。そしてスイッチ回路SWC1は、スイッチ信号SEL1、SEL2・・・SEL8がアクティブになると、各々、データ線S11、S12・・・S18を選択する。これによりアンプ回路AM1からのデータ信号DQ1がS11〜S18の各データ線に供給されて、デマルチ駆動が実現される。
そして本実施形態では、第1の補償回路である補償回路CPC1は、SEL1〜SEL8のいずれかのスイッチ信号によりスイッチ回路SWC1のスイッチ素子がオフされる際にスイッチ回路SWC1のスイッチ素子からデータ信号出力端子TQ1に入力されるノイズを、スイッチ信号出力回路40からの制御信号CTに基づいて補償する。スイッチ信号出力回路40は、例えばスイッチ信号SEL1〜SEL8に基づいて制御信号CTを生成して出力する。制御信号CTは、例えばスイッチ信号SEL1〜SEL8のエッジに対応するエッジを有する信号である。信号のエッジは、信号の立ち上がりエッジ又は立ち下がりエッジある。具体的には制御信号CTは、スイッチ信号SEL1〜SEL8のエッジから遅れたタイミングで変化するエッジを有する信号である。そして補償回路CPC1は、スイッチ信号SEL1〜SEL8に基づき生成された制御信号CTを用いて、ノイズの補償を行う。ノイズの補償は、ノイズをキャンセルして低減することである。例えばスイッチ回路SWC1のスイッチ素子群のいずれかのスイッチ素子がオンからオフに変化するタイミングにおいて、後述するプッシュダウンノイズが発生する。このノイズは、スイッチ回路SWC1から、電気光学パネル150のデータ信号入力端子TI1を介して表示ドライバー10のデータ信号出力端子TQ1に入力されて、アンプ回路AM1の出力ノードNQ1に伝達される。補償回路CPC1は、出力ノードNQ1にノイズの補償信号を出力することで、当該ノイズをキャンセルして低減するノイズ補償を行う。例えば補償回路CPC1は、ノイズを発生させているスイッチ信号SEL1〜SEL8に応じた制御信号CTを用いて、ノイズの極性と逆極性の補償信号を出力することで、ノイズ補償を行う。例えばノイズが時系列において負極性側に変化するノイズである場合には、補償信号は正極性側に信号レベルが変化する信号になる。そして補償信号の信号レベルの変化分は、ノイズの変化分に対応する。このようにすることで、ノイズを原因とする電気光学パネル150の表示品質の悪化を防止できるようになる。なおノイズが時系列において正極性側に変化するノイズである場合に、補償信号は負極性側に信号レベルが変化する信号とすることができる。
例えば電気光学パネル150のスイッチ回路SWC1においてプッシュダウンノイズが発生した際に、アンプ回路AM1の周波数応答特性が高い場合には、当該ノイズにアンプ回路AM1が反応してしまう。このようにアンプ回路AM1がノイズに反応してしまうと、データ信号DQ1のデータ電圧のレベルが、目標電圧のレベルからずれてしまい、このずれた電圧が、スイッチ回路SWC1のスイッチ素子がオンからオフになることで、電気光学パネル150の画素電圧として保持されてしまう。これにより電気光学パネル150の画素に対して、目標電圧とは異なる電圧が保持されてしまい、表示品質が悪化してしまう。この点、本実施形態では、補償回路CPC1を設けることで、スイッチ回路SWC1からのノイズを低減するノイズ補償が行われる。従って、パネルの高精細化や高速駆動に対応してアンプ回路AM1の周波数応答特性を高くした場合にも、ノイズに対するアンプ回路AM1の反応が少なくなるため、ノイズを原因とする表示品質の悪化を防止できる。別の言い方をすれば、これまではプッシュダウンノイズなどのノイズを原因とする表示品質の悪化が理由となって、アンプ回路AM1の周波数応答特性を高めることができなかったが、本実施形態のようにノイズ補償を行うことで、アンプ回路AM1の周波数応答特性を高くすることができる。これによりパネルの高精細化や高速駆動に対応できる表示ドライバー10の実現が可能になる。
また図1に示すように本実施形態の表示ドライバー10は、データ信号出力端子TQjと、データ信号出力端子TQjに対してデータ信号DQjを出力するアンプ回路AMjと、アンプ回路AMjの出力ノードNQjに接続される補償回路CPCjを含む。例えばデータ信号出力端子TQjは第2のデータ信号出力端子であり、アンプ回路AMjは第2のアンプ回路であり、補償回路CPCjは第2の補償回路である。なおデータ信号出力端子TQn、アンプ回路AMn、補償回路CPCnが、各々、第2のデータ信号出力端子、第2のアンプ回路、第2の補償回路であってもよい。そしてスイッチ信号出力回路40は、電気光学パネル150のデータ信号入力端子TIjとSj1〜Sj8のデータ線群との間に設けられ、スイッチ素子群を有する電気光学パネル150のスイッチ回路SWCjに対して、スイッチ信号SEL1〜SEL8を出力する。データ信号入力端子TIjは第2のデータ信号入力端子であり、データ線Sj1〜Sj8は第2のデータ線群であり、スイッチ回路SWCjは第2のスイッチ回路である。なおデータ信号入力端子TIn、データ線Sn1〜Sn8、スイッチ回路SWCnが、各々、第2のデータ信号入力端子、第2のデータ線群、第2のスイッチ回路であってもよい。スイッチ回路SWCjは、スイッチ信号SEL1、SEL2・・・SEL8がアクティブになると、各々、データ線Sj1、Sj2・・・Sj8を選択する。スイッチ信号SEL1〜SEL8はスイッチ回路SWCjのスイッチ素子群のオン、オフを制御する信号である。これによりアンプ回路AMjからのデータ信号DQjがSj1〜Sj8の各データ線に供給されて、デマルチ駆動が実現される。
そして第2の補償回路である補償回路CPCjは、SEL1〜SEL8のいずれかのスイッチ信号によりスイッチ回路SWCjのスイッチ素子がオフされる際にスイッチ回路SWCjのスイッチ素子からデータ信号出力端子TQjに入力されるノイズを、スイッチ信号出力回路40からの制御信号CTに基づいて補償する。例えば補償回路CPCjは、スイッチ信号SEL1〜SEL8に基づき生成された制御信号CTを用いて、ノイズの補償を行う。例えばスイッチ回路SWCjのスイッチ素子群のいずれかのスイッチ素子がオンからオフに変化するタイミングにおいて、プッシュダウンノイズが発生する。このノイズは、スイッチ回路SWCjから、電気光学パネル150のデータ信号入力端子TIjを介して表示ドライバー10のデータ信号出力端子TQjに入力されて、アンプ回路AMjの出力ノードNQjに伝達される。補償回路CPCjは、出力ノードNQjにノイズの補償信号を出力することで、当該ノイズをキャンセルして低減するノイズ補償を行う。例えば補償回路CPCjは、ノイズを発生させているスイッチ信号SEL1〜SEL8に応じた制御信号CTを用いて、ノイズの極性と逆極性の補償信号を出力することで、ノイズ補償を行う。このようにすることで、ノイズを原因とする電気光学パネル150の表示品質の悪化を防止できるようになる。例えば、パネルの高精細化や高速駆動に対応してアンプ回路AMjの周波数応答特性を高くした場合にも、ノイズに対するアンプ回路AMjの反応が少なくなるため、ノイズを原因とする表示品質の悪化を防止できる。別の言い方をすれば、補償回路CPCjによりノイズ補償を行うことで、アンプ回路AMjの周波数応答特性を高くでき、パネルの高精細化や高速駆動に対応できる表示ドライバー10の実現が可能になる。
図2に表示ドライバー10の詳細な構成例を示す。図2の表示ドライバー10は、駆動回路20、D/A変換回路30、階調電圧生成回路32、多重化回路34、スイッチ信号出力回路40、処理回路50、インターフェース回路60を含む。
駆動回路20は、図1に示すように複数のアンプ回路AM1〜AMnを有し、これらのアンプ回路AM1〜AMnにより電気光学パネル150を駆動する。例えば駆動回路20は、表示データに対応するデータ電圧の信号をデータ線に出力することで、電気光学パネル150のデータ線を駆動するデータドライバーである。なお駆動回路20は、電気光学パネル150の走査線を駆動する走査線駆動回路を含んでもよい。走査線駆動回路は、ゲートドライバーとも呼ばれ、走査線選択電圧を用いて走査線を選択する駆動を行う。例えば複数の走査線を線順次で選択する動作を行う。
D/A変換回路30は、階調電圧生成回路32からの複数の階調電圧の中から表示データに対応する電圧を選択して、データ電圧として駆動回路20のアンプ回路AM1〜AMnに出力する。例えばD/A変換回路30は、アンプ回路AM1〜AMnに対応して設けられたn個のD/A変換器DAC1〜DACnを有する。アンプ回路AM1〜AMnは、D/A変換回路30のD/A変換器DAC1〜DACnからのデータ電圧をバッファリングした信号を、データ信号DQ1〜DQnとして出力する。
階調電圧生成回路32は、基準電圧である複数の階調電圧を生成する。これらの複数の階調電圧はガンマー補正された電圧である。階調電圧生成回路32は、例えば高電位側電源であるVDDと低電位側電源であるVSSとの間に設けられるラダー抵抗回路などにより実現できる。
多重化回路34は、デマルチ駆動のための表示データの多重化処理を行う。例えばSWC1〜SWCnの各スイッチ回路に接続されるデータ線が8本であるデマルチ駆動の場合には、8本分のデータ線に対応する表示データを時分割に多重化し、D/A変換回路30の各D/A変換器DAC1〜DACnに出力する。別の言い方をすれば、多重化回路34は、8本分のデータ線に対応する表示データを時系列に並べて、D/A変換回路30の各D/A変換器DAC1〜DACnに出力する。
スイッチ信号出力回路40は、処理回路50の制御の下で、スイッチ信号SEL1〜SEL8を生成して電気光学パネル150に出力する。またスイッチ信号SEL1〜SEL8に応じて生成された制御信号CTを出力する。
処理回路50は、表示ドライバー10内の各回路の制御や電気光学パネル150の表示制御などの各種の制御処理を行う回路である。処理回路50は、複数の制御信号を出力することでこれらの制御処理を実行する。処理回路50は、例えばゲートアレイなどの自動配置配線により実現できる。
インターフェース回路60は、表示ドライバー10の外部デバイスとのインターフェースとなる回路である。インターフェース回路60は、集積回路装置である表示ドライバー10のI/O回路であり、複数のI/Oセルが設けられている。各I/Oセルには、パッドである端子や、入力バッファー、出力バッファー又は入出力バッファーや、静電気保護回路などの保護回路が設けられている。またインターフェース回路60は、例えばSPI(Serial Peripheral Interface)やI2C(Inter-Integrated Circuit)などのシリアルインターフェース回路や、RGBインターフェースなどと呼ばれるパラレルのインターフェース回路を含むことができる。なお表示ドライバー10は図1、図2の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。例えば表示ドライバー10に、各種の設定情報を記憶する不揮発性メモリーや、チャージポンプ動作等により各種の電源電圧を生成する電源回路などを設けてもよい。
2.プッシュダウンノイズ
次にプッシュダウンノイズの問題点について説明する。図3に示すように表示ドライバー10はアンプ回路AMとデータ信号出力端子TQを有する。アンプ回路AMは図1のアンプ回路AM1〜AMnに対応し、データ信号出力端子TQはデータ信号出力端子TQ1〜TQnに対応する。またDQはアンプ回路AM1〜AMnが出力するデータ信号DQ1〜DQnに対応する。
電気光学パネル150は、スイッチ回路SWCとデータ信号入力端子TIを有する。スイッチ回路SWCは図1のスイッチ回路SWC1〜SWCnに対応し、データ信号入力端子TIはデータ信号入力端子TI1〜TInに対応する。なおREは静電気保護等のために用いられる抵抗である。またCSは配線の寄生容量を表し、CPXは画素の容量を表している。
スイッチ回路SWCは複数のスイッチ素子SW1〜SW8を有し、これらのスイッチ素子SW1〜SW8がスイッチ回路SWCのスイッチ素子群である。スイッチ素子SW1〜SW8を構成するトランジスターのゲートには、表示ドライバー10のスイッチ信号出力回路40からのスイッチ信号SEL1〜SEL8が入力される。これによりスイッチ素子SW1〜SW8のオン、オフが制御され、デマルチプレクサーが実現される。なお本実施形態では、スイッチ信号SEL1〜SEL8を、適宜、単にスイッチ信号SELと記載する。
スイッチ回路SWCのスイッチ素子SW1に入力されるスイッチ信号SEL=SEL1がHレベルからLレベルに変化することで、スイッチ素子SW1がオンからオフになる。そして図3のA1に示すように、スイッチ素子SW1がオンからオフになる際に、スイッチ素子SW1を構成するトランジスターのゲート・ソース間の寄生容量を介して、スイッチ信号SELのHレベルからLレベルへの電圧変化が伝達されることで、プッシュダウンノイズが発生する。このA1に示すプッシュダウンノイズは、スイッチ素子SW1のソースのノードから、電気光学パネル150のデータ信号入力端子TIを介して、表示ドライバー10のデータ信号出力端子TQに伝達する。するとアンプ回路AMが、このプッシュダウンノイズに反応してしまい、A2に示すようにデータ信号DQの信号レベルが変動する。即ちスイッチ信号SELがHレベルからLレベルに変化して、スイッチ素子SW1がオフに変化する際に、データ信号DQの信号レベルが変動する。
図4はプッシュダウンノイズの波形例である。スイッチ信号SELがHレベルからLレベルに変化して、スイッチ素子SW1がオンからオフに変化する際に、図3のA1に示すように、スイッチ素子SW1のトランジスターのゲート・ソース間の容量が原因となって、図4に示すようなプッシュダウンノイズが発生する。プッシュダウンノイズは例えば負極性側に信号レベルを変化させるノイズである。
図5はプッシュダウンノイズに対するアンプ回路AMの反応についての説明図である。B1は、アンプ回路AMの周波数応答特性が高い場合のプッシュダウンノイズに対する反応の例であり、B2は、周波数応答特性が低い場合の反応の例である。図4のプッシュダウンノイズに対して、アンプ回路AMの周波数特性が高い場合には、図5のB1に示すように、B2に比較して大きく反応してしまい、アンプ回路AMが出力するデータ信号DQの信号レベルが大きく変動する。ここで周波数応答特性が高いとは、アンプ回路AMの周波数特性においてゲインが所定値以上になる周波数帯域が高い周波数まであることである。アンプ回路AMの周波数応答特性が高いと、高周波のノイズに対しても反応してしまい、B1に示すようにデータ信号DQの信号レベルの変動が大きくなる。一方、アンプ回路AMの周波数応答特性が低いと、高周波のノイズに対してあまり反応しなくなり、B2に示すようにデータ信号DQの信号レベルの変動も小さくなる。そして、プッシュダウンノイズに対するアンプ回路AMの反応のタイミングに応じて、図6のB3、B4に示すように、画素に書き込まれる電圧の値がずれてしまうという問題が発生する。
例えば図7のB5では、スイッチ信号SELが遷移期間TRPにおいてHレベルからLレベルに変化しており、これによりB6に示すようにプッシュダウンノイズが発生している。そしてアンプ回路AMの周波数応答特性が高い場合には、データ信号DQはB7に示すように大きく変動し、アンプ回路AMの周波数応答特性が低い場合には、データ信号DQはB8に示すように変動する。
そしてB9に示すようにスイッチ信号SELがLレベルになったタイミングにおいて、図3のスイッチ回路SWCのスイッチ素子SW1が完全にオフになり、このタイミングでのデータ信号DQの電圧がサンプルホールドされて、画素の電圧値として書き込まれる。従って、図7のB7に示すようにアンプ回路AMの周波数応答特性が高い場合には、B8に示す周波数応答特性が低い場合に比べて、画素の書き込み電圧の変動も大きくなる。
図8は、プッシュダウンノイズによる表示品質の悪化の説明図である。例えば図8では、電気光学パネル150の左端側からスイッチ信号SELが入力されている。このスイッチ信号SELは電気光学パネル150の信号配線を介して、電気光学パネル150の左端側から右端側へと伝達される。ここで左端は、電気光学パネル150の一方の端部であり、右端は、電気光学パネル150の他方の端部である。このため、スイッチ信号SELの信号波形は、信号配線の寄生抵抗等が原因で、電気光学パネル150の右端側では左端側に比べて信号波形が鈍る。例えば電気光学パネル150の左端側では、スイッチ信号SELの信号レベルは比較的急峻に変化するが、右端側ではスイッチ信号SELの信号レベルはゆっくりと変化する。即ち電気光学パネル150の左端側と右端側とで、図7のB5に示す遷移期間TRPの長さが異なり、これにより、B9に示すデータ信号DQの電圧がサンプルホールドされるタイミングも異なってしまう。このようなタイミングの相違が発生すると、図6のB3、B4に示すように画素に書き込まれる電圧値も変動してしまい、電気光学パネル150の表示品質が悪化する。
一例としては、電気光学パネル150の左端側では、スイッチ信号SELの信号レベルが急峻に変化するため、図7のB9のサンプルホールドのタイミングにおいて、B7に示すように、周波数応答特性が高いアンプ回路AMが反応しており、データ信号DQの電圧レベルが変動している。従って、変動したデータ信号DQの電圧レベルが画素の電圧値として書き込まれてしまう。例えばアンプ回路AMの周波数応答特性には、製造上のバラツキがあるため、このバラツキ等が原因となって、画素に書き込まれる電圧値は変動してしまう。一方、電気光学パネル150の右端側では、スイッチ信号SELの電圧の遷移が緩やかであり、遷移期間TRPが長い。このため、図7のB9のサンプルホールドのタイミングにおいて、アンプ回路AMの反応はおさまっており、画素に書き込まれる電圧値の変動は少ない。以上のことが原因となって図8に示すような表示ムラが発生し、電気光学パネル150の表示品質が悪化してしまう。
この場合に、アンプ回路AMの周波数応答特性を低くしたり、図3の抵抗REの抵抗値を高くすれば、プッシュダウンノイズによるデータ信号DQの変動も小さくなるため、上記した表示ムラなどの表示品質の悪化を抑制できる。しかしながら、アンプ回路AMの周波数応答特性を低くしたり、保護用の抵抗REの抵抗値を高くすると、データ電圧の書き込み期間内に画素に電圧を書き込むことが難しくなってしまい、パネルの高精細化や高速駆動に対応するのが困難になる。
これに対して本願発明では、補償回路CPC1、CPCjにより、プッシュダウンノイズの補償が行われて、プッシュダウンノイズが低減され、データ信号DQの電圧変動を小さくできる。従って、図8等で説明した表示ムラなどの表示品質の低下の問題を防止できる。またアンプ回路AMの周波数応答特性を高くすることが可能になり、パネルの高精細化や高速駆動に対応できるようになる。例えば静電気保護が不要な製造環境で製造される場合には、図3の抵抗REを省いたり、抵抗REの抵抗値を小さくできるようになり、パネルの高精細化や高速駆動に対して更に容易に対応できるようになる。
3.補償回路
次に本実施形態の補償回路について詳細に説明する。図9に示すように第1の補償回路である補償回路CPC1は、アンプ回路AM1の出力ノードNQ1に一端が接続されるキャパシターCC1と、制御信号CTに基づく出力信号QB1を、キャパシターCC1の他端へ出力する信号出力回路CPQ1を含む。キャパシターCC1は第1のキャパシターであり、出力信号QB1は第1の出力信号であり、信号出力回路CPQ1は第1の信号出力回路である。このような構成にすることで、制御信号CTに基づいて、例えばノイズを打ち消す方向のエッジを有する出力信号QB1をキャパシターCC1の他端に出力し、当該出力信号QB1のDC成分をキャパシターCC1によりカットしたAC成分の信号を、補償信号CQ1としてアンプ回路AM1の出力ノードNQ1に出力できるようになる。前述したように信号のエッジは、信号の立ち上がりエッジ又は立ち下がりエッジである。
例えば信号出力回路CPQ1は、スイッチ信号出力回路40からの制御信号CTを遅延させて反転した信号を、出力信号QB1として出力する。そしてこの出力信号QB1は、キャパシターCC1によりそのDC成分がカットされて、出力信号QB1のAC成分に対応する信号が、第1の補償信号である補償信号CQ1として、キャパシターCC1の一端から出力ノードNQ1に対して出力される。即ちキャパシターCC1はDC成分をカットするACカップリング用のキャパシターとして機能する。
前述したように制御信号CTは、スイッチ信号SEL1〜SEL8に基づく信号であり、例えばスイッチ信号SEL1〜SEL8のエッジから遅れたタイミングで変化するエッジを有する信号である。信号出力回路CPQ1は、制御信号CTを反転した信号を出力信号QB1として出力する。このため出力信号QB1は、スイッチ信号SEL1〜SEL8のエッジとは逆極性で信号レベルが変化するエッジを有する信号になる。例えば出力信号QB1は、スイッチ信号SEL1〜SEL8の立ち下がりエッジの変化タイミングから遅れたタイミングで変化する立ち上がりエッジを有する信号になる。そしてこの出力信号QB1の立ち上がりエッジのAC成分に対応する信号が、プッシュダウンノイズの補償信号CQ1として、アンプ回路AM1の出力ノードNQ1に出力される。このようにすることで、スイッチ信号SEL1〜SEL8の立ち下がりエッジにより発生するプッシュダウンノイズを、補償信号CQ1の立ち上がりエッジによりキャンセルすることが可能になる。これにより、プッシュダウンノイズを低減するノイズ補償が可能になる。
また第1の信号出力回路である信号出力回路CPQ1は、制御信号CTが入力され、制御信号CTを遅延させる遅延回路DEL1と、遅延回路DEL1の出力信号QD1が入力され、出力信号QD1をバッファリングして、バッファリング後の出力信号QD1を出力信号QB1としてキャパシターCC1の他端へ出力するバッファー回路BF1を含む。遅延回路DEL1は第1の遅延回路であり、バッファー回路BF1は第1のバッファー回路である。このような構成とすることで、制御信号CTを遅延回路DEL1により信号遅延させた出力信号QD1をバッファー回路BF1に入力し、出力信号QD1をバッファー回路BF1によりバッファリングした出力信号QB1を、キャパシターCC1の他端に出力できるようになる。
例えば遅延回路DEL1での遅延時間は可変に設定可能になっている。そしてこの遅延時間の設定情報は、例えば表示ドライバー10の不揮発性メモリーなどの記憶部に記憶しておくことができる。バッファー回路BF1は、例えば遅延回路DEL1の出力信号QD1の反転信号に対応する信号を、出力信号QB1としてキャパシターCC1の他端に出力する。またバッファー回路BF1は、例えばその駆動能力が可変になっている。バッファー回路BF1の駆動能力の設定情報も、表示ドライバー10の不揮発性メモリーなどの記憶部に記憶しておくことができる。
また図9に示すように、第2の補償回路である補償回路CPCjは、アンプ回路AMjの出力ノードNQjに一端が接続されるキャパシターCCjと、制御信号CTに基づく出力信号QBjを、キャパシターCC2の他端へ出力する信号出力回路CPQjを含む。キャパシターCCjは第2のキャパシターであり、出力信号QBjは第2の出力信号である。このような構成にすることで、制御信号CTに基づいて、例えばノイズを打ち消す方向のエッジを有する出力信号QBjをキャパシターCCjの他端に出力し、当該出力信号QBjのDC成分をキャパシターCCjによりカットしたAC成分の信号を、補償信号CQjとしてアンプ回路AMjの出力ノードNQjに出力できるようになる。
例えば信号出力回路CPQjは、制御信号CTを遅延させて反転した信号を、出力信号QBjとして出力する。そしてこの出力信号QBjは、キャパシターCCjによりそのDC成分がカットされて、出力信号QBjのAC成分に対応する信号が、第2の補償信号である補償信号CQjとして、キャパシターCCjの一端から出力ノードNQjに対して出力される。
そして制御信号CTは、例えばスイッチ信号SEL1〜SEL8のエッジから遅れたタイミングで変化するエッジを有する信号であり、信号出力回路CPQjは、制御信号CTを反転した信号を出力信号QBjとして出力する。このため出力信号QBjは、スイッチ信号SEL1〜SEL8のエッジとは逆極性で信号レベルが変化するエッジを有する信号になる。例えば出力信号QBjは、スイッチ信号SEL1〜SEL8の立ち下がりエッジの変化タイミングから遅れたタイミングで変化する立ち上がりエッジを有する信号になる。そしてこの出力信号QBjの立ち上がりエッジのAC成分に対応する信号が、プッシュダウンノイズの補償信号CQjとして、アンプ回路AMjの出力ノードNQjに出力される。このようにすることで、スイッチ信号SEL1〜SEL8の立ち下がりエッジにより発生するプッシュダウンノイズを、補償信号CQjの立ち上がりエッジによりキャンセルすることが可能になる。
ここで第1の出力信号である出力信号QB1は、制御信号CTを第1の遅延時間だけ遅延した信号である。一方、第2の出力信号である出力信号QBjは、制御信号CTを、第1の遅延時間とは異なる第2の遅延時間だけ遅延した信号である。例えば前述したように出力信号QB1、QBjは、制御信号CTのエッジから遅れたタイミングで変化するエッジを有する。そして制御信号CTのエッジから出力信号QB1のエッジまでの時間が第1の遅延時間に対応し、制御信号CTのエッジから出力信号QBjのエッジまでの時間が第2の遅延時間に対応し、これらの第1、第2の遅延時間が互いに異なっている。
例えば前述の図8では、スイッチ信号SELが入力される側である電気光学パネル150の左端側では、スイッチ信号SELの立ち下がりエッジにおいて信号レベルが急峻に立ち下がる。これに対して電気光学パネル150の右端側では、スイッチ信号SELの波形が鈍り、その立ち下がりエッジにおいて信号レベルがゆっくりと変化している。このため、スイッチ信号SELの立ち下がりエッジで発生するプッシュダウンノイズをキャンセルするために、電気光学パネル150の左端側に対応する補償回路CPC1の遅延回路DEL1の第1の遅延時間については短くする。即ち、信号レベルが急峻に変化することで、Lレベルになるまでの遷移時間が短くなる左端側のスイッチ信号SELの波形に対応させて、第1の遅延時間を短くする。一方、電気光学パネル150の右端側に対応する補償回路CPCjの遅延回路DELjの第2の遅延時間については長くする。即ち、信号レベルがゆっくりと変化することで、Lレベルになるまでの遷移時間が長くなる右端側のスイッチ信号SELの波形に対応させて、第2の遅延時間を長くする。このようにすることで、電気光学パネル150でのスイッチ信号SELの信号波形に応じた遅延時間を設定できるようになり、適切なノイズ補償を実現できるようになる。
また第2の信号出力回路である信号出力回路CPQjは、制御信号CTが入力され、制御信号CTを遅延させる遅延回路DELjと、遅延回路DELjの出力信号QDjが入力され、出力信号QDjをバッファリングして、バッファリング後の出力信号QDjを出力信号QBjとしてキャパシターCCjの他端へ出力するバッファー回路BFjを含む。遅延回路DELjは第2の遅延回路であり、バッファー回路BFjは第2のバッファー回路である。このような構成とすることで、制御信号CTを遅延回路DELjにより信号遅延させた出力信号QDjをバッファー回路BFjに入力し、出力信号QDjをバッファー回路BFjによりバッファリングした出力信号QBjを、キャパシターCCjの他端に出力できるようになる。
例えば遅延回路DELjでの遅延時間は可変に設定可能になっている。そしてこの遅延時間の設定情報は、例えば表示ドライバー10の不揮発性メモリーなどの記憶部に記憶しておくことができる。またバッファー回路BFjは、例えば遅延回路DELjの出力信号QDjの反転信号に対応する信号を、出力信号QBjとしてキャパシターCCjの他端に出力する。バッファー回路BFjは、例えばその駆動能力が可変になっている。バッファー回路BFjの駆動能力の設定情報も、表示ドライバー10の不揮発性メモリーなどの記憶部に記憶しておくことができる。
また第1のバッファー回路であるバッファー回路BF1は第1の駆動能力で出力信号QB1を出力する。一方、第2のバッファー回路であるバッファー回路BFjは、第1の駆動能力と異なる第2の駆動能力で出力信号QBjを出力する。即ちバッファー回路BF1とバッファー回路BFjの駆動能力は異なっており、一方のバッファー回路の方が他方のバッファー回路よりも高い駆動能力で出力信号を出力している。
例えば図8では、電気光学パネル150の左端側では、スイッチ信号SELの信号レベルの変化が急峻であるのに対して、右端側では、信号レベルの変化が鈍っている。そこでこのスイッチ信号SELの信号波形に合わせて、電気光学パネル150の左端側に対応する補償回路CPC1のバッファー回路BF1の第1の駆動能力については高くする。即ち、信号レベルが急峻に変化する左端側のスイッチ信号SELの波形に対応させて、バッファー回路BF1の駆動能力を高くして、その出力信号QB1の信号レベルを急峻に変化させる。一方、電気光学パネル150の右端側に対応する補償回路CPCjのバッファー回路BFjの第2の駆動能力については低くする。即ち、信号レベルがゆっくりと変化する右端側のスイッチ信号SELの波形に対応させて、バッファー回路BFjの駆動能力を低くして、その出力信号QBjの信号レベルをゆっくりと変化させる。このようにすることで、電気光学パネル150でのスイッチ信号SELの信号波形に応じた駆動能力を設定できるようになり、適切なノイズ補償を実現できるようになる。
また第1の遅延回路である遅延回路DEL1は、第1の遅延時間で制御信号CTを遅延させる。即ち遅延回路DEL1は、制御信号CTを第1の遅延時間で遅延させた信号を、出力信号QD1としてバッファー回路BF1に出力する。一方、第2の遅延回路である遅延回路DELjは、第1の遅延時間とは異なる第2の遅延時間で制御信号CTを遅延させる。即ち遅延回路DELjは、制御信号CTを第2の遅延時間で遅延させた信号を、出力信号QDjとしてバッファー回路BFjに出力する。例えば前述したように遅延回路DEL1、DELjの第1、第2の遅延時間の設定情報は、表示ドライバー10の不揮発性メモリー等の記憶部に記憶される。この場合に記憶部は、これらの第1、第2の遅延時間が異なるように遅延時間の設定情報を記憶する。図8の場合の例にとれば、第2の遅延時間の方が第1の遅延時間よりも長くなるように、遅延時間を設定する。このようにすることで、電気光学パネル150でのスイッチ信号SELの信号波形に応じた遅延時間を設定できるようになり、適切なノイズ補償を実現できるようになる。
図10は補償回路CPC1、CPCjの動作説明図である。SELはスイッチ信号であり、PSELは、電気光学パネル150内で寄生抵抗や寄生容量により遅延したスイッチ信号に対応する。DSELは、表示ドライバー10において遅延させたスイッチ信号に対応し、補償回路CPC1、CPCjの遅延回路DEL1、DELjの出力信号QB1、QBjに対応する。即ち遅延回路DEL1、DELjは、電気光学パネル150内でのPSELと同様の遅延時間で遅延するDSELに対応する出力信号QB1、QBjを出力する。例えば電気光学パネル150の各場所に配置されたスイッチ回路でのプッシュダウンノイズは、図10のPSELの立ち下がりエッジのタイミングで発生する。従って、遅延回路DEL1、DELjがDSELに対応する信号遅延の出力信号QB1、QBjを出力することで、PSELの立ち下がりエッジで発生したプッシュダウンノイズをキャンセルできるようになる。即ち、DSELの立ち下がりエッジのタイミングにおいて、立ち下がりエッジとは逆極性の信号変化である立ち上がりエッジを有する補償信号CQ1、CQjを、補償回路CPC1、CPCjが出力することで、図10のC1に示すように、ノイズを低減するノイズ補償が可能になる。例えばPSELの立ち下がりエッジのタイミングにおいて、図7のB6に示すように負極性の方向に変化するプッシュダウンノイズが発生する。このタイミングにおいて、補償信号CQ1、CQjの立ち上がりエッジでは、正極性の方向に信号レベルが変化するため、負極性の方向に変化するプッシュダウンノイズをキャンセルすることが可能になる。
例えば図10のC1において、ノイズ補償の機能をオンにした場合には、ノイズ補償の機能がオフである場合に比べて、プッシュダウンノイズを原因とするデータ信号DQの信号レベルの変動を十分に低減できる。これにより、表示品質を向上できると共にパネルの高精細化や高速駆動への対応が可能な表示ドライバー10を実現できるようになる。
図11に遅延回路DEL、バッファー回路BFの構成例を示す。遅延回路DELは図9の遅延回路DEL1、DELjに対応し、バッファー回路BFはバッファー回路BF1、BFjに対応する。バッファー回路BFは、複数のインバーター回路IV1〜IVkを多段に接続した構成になっている。ここでkは2以上の整数である。そしてインバーター回路IV1〜IVkの接続段数であるkを可変に設定できるようにすることで、遅延回路DELでの遅延時間を可変に設定できる。例えば接続段数kを多くすることで、遅延時間を長くできる。
バッファー回路BFは、駆動能力が可変のバッファー回路であり、P型のトランジスターTC1〜TCi、TD1〜TDiと、N型のトランジスターTNを有する。ここでiは2以上の整数である。トランジスターTC1〜TCiは、ソースにVDDが供給され、ゲートにバイアス電圧VBが印加される。トランジスターTD1〜TDiは、トランジスターTC1〜TCiのドレインにソースが接続され、ゲートに遅延回路DELの出力信号が入力される。トランジスターTNは、ドレインにトランジスターTD1〜TDiのドレインが接続され、ソースにVSSが供給される。そしてP型のトランジスターTD1〜TDi及びTC1〜TCiのペアの段数iを可変に設定できるようにすることで、バッファー回路BFの駆動能力を可変に設定できる。例えばP型トランジスターのペアの段数iを多くすることで、VDD側に電圧を変化させる際の駆動能力を高くできる。
図12は補償回路CPC1、CPCjでの遅延時間や駆動能力の設定手法についての説明図である。図12のD1では、遅延時間が短い時間に設定され、駆動能力も高い能力に設定されている。D2では、駆動能力についてはD1と同等であるが、遅延時間がD1に比べて長い時間に設定されている。D3では、遅延時間についてはD2と同等であるが、駆動能力がD1、D2に比べて低い能力に設定されている。このように遅延時間や駆動能力を可変に変化させることで、スイッチ信号SELの信号波形に応じた信号波形の補償信号CQ1、CQjを出力できるようになり、適切なノイズ補償を実現できるようになる。
図13は、本実施形態のノイズ補償手法の効果についての説明図である。プッシュダウンノイズの発生タイミングにおいて、図9の信号出力回路CPQ1、CPQjの出力信号QB1、QBjは、正極性方向に信号レベルが変化する立ち上がりエッジを有する。この出力信号QB1、QBjの立ち上がりエッジによる正極性方向の電圧変化が、図13に示すようにキャパシターCC1、CCjの容量を介してアンプ回路AM1、AMjの出力ノードNQ1、NQjに伝達される。そしてノイズ補償がオンの場合には、この容量による正極性方向の電圧変化が、プッシュダウンノイズに重畳される。これにより、図13に示すように、ノイズ補償がオンの場合のデータ信号DQの信号レベルの変動幅RGBを、ノイズ補償がオフの場合の変動幅RGAに比べて小さくできる。即ち、プッシュダウンノイズによる悪影響を低減できる。
また、このようにプッシュダウンノイズによる信号レベルの変動幅が小さくなることで、図14に示すように、画素に書き込まれる電圧値の変動幅も小さくできる。即ち、ノイズ補償の機能がオフの場合には、画素に書き込まれる電圧値の変動幅がRGCというように大きくなるが、ノイズ補償の機能をオンにすると、変動幅がRGDとなり、RGCよりも小さくなる。これにより表示品質の向上を図れる。即ち、ノイズ補償を行うことで、アンプ回路AMの出力信号の変動が小さくなり、電気光学パネル150の画素に書き込まれる電圧値のバラツキが小さくなる。これにより図8に示すような表示ムラ等の発生が抑制され、表示品質を向上できるようになる。
4.詳細な構成例
図15に表示ドライバー10、電気光学パネル150の詳細な構成例を示す。表示ドライバー10の補償回路CPC1、CPCj、CPCnは、図9で説明したように、遅延回路DEL1、DELj、DELn、バッファー回路BF1、BFj、BFn、キャパシターCC1、CCj、CCnを含む。またスイッチ信号出力回路40は、スイッチ信号SEL1〜SEL8を生成するスイッチ信号生成回路42と、論理和回路であるOR回路44を含む。本実施形態ではスイッチ信号出力回路40は、スイッチ回路SWC1等のスイッチ素子群をオン、オフするSEL1〜SEL8のスイッチ信号群に基づいて生成された制御信号CTを出力する。具体的にはOR回路44に対して、スイッチ信号群であるスイッチ信号SEL1〜SEL8が入力され、OR回路44の出力信号が制御信号CTとして、補償回路CPC1、CPCj、CPCnに出力される。
電気光学パネル150のスイッチ回路SWC1、SWCj、SWCnは、図3で説明したようにトランジスターで構成されるスイッチ素子群を有する。これらのスイッチ素子群の各スイッチ素子は、SEL1〜SEL8のうちの対応するスイッチ信号によりオン、オフされる。これによりデマルチ駆動が実現される。
図15のE1、E2、E3に示すように、電気光学パネル150では、スイッチ信号入力端子TB1〜TB8からの距離が遠くなるにつれて、スイッチ信号SELに信号遅延が発生すると共に信号波形が鈍ってくる。スイッチ信号SELはスイッチ信号SEL1〜SEL8を表すものである。そしてE4、E5、E6に示すように、補償回路CPC1、CPCj、CPCnは、E1、E2、E3のスイッチ信号SELの反転信号に対応する補償信号CQ1、CQj、CQnを出力する。これらのE4、E5、E6に示す補償信号CQ1、CQj、CQnは、E1、E2、E3に示す電気光学パネル150でのスイッチ信号SELと同様の遅延時間で信号遅延した信号になっていると共に同様の信号波形になっている。この場合の信号遅延は、遅延回路DEL1、DELj、DELnでの遅延時間の設定により実現され、信号波形は、バッファー回路BF1、BFj、BFnでの駆動能力の設定により実現される。このような信号遅延、信号波形の補償信号CQ1、CQj、CQnを用いてノイズ補償を行うことで、図8に示す表示ムラ等の発生を効果的に防止でき、表示品質を大幅に向上できるようになる。
図16は制御信号CTについての説明図である。本実施形態ではスイッチ信号出力回路40は、スイッチ回路SWC1〜SWCnのスイッチ素子群をオン、オフするSEL1〜SEL8のスイッチ信号群に基づいて生成された制御信号CTを出力する。具体的には図16では、図15のOR回路44によりスイッチ信号SEL1〜SEL8の論理和をとることで、制御信号CTが生成される。図7に示すようにプッシュダウンノイズは、電気光学パネル150でのスイッチ信号SEL1〜SEL8の立ち下がりエッジのタイミングで発生する。具体的にはスイッチ回路SWC1〜SWCnの各々は、スイッチ素子群として、スイッチ信号SEL1〜SEL8によりオン、オフされる第1〜第8のスイッチ素子を有する。そしてスイッチ信号SEL1〜SEL8がHレベルからLレベルに変化して、第1〜第8のスイッチ素子の各スイッチ素子がオンからオフになる遷移期間において、プッシュダウンノイズが発生する。
一方、図15に示すように制御信号CTは、補償回路CPC1〜CPCnのバッファー回路BF1〜BFnにより信号レベルが信号反転される。即ちバッファー回路BF1〜BFnはインバーター回路として動作する。従って、補償回路CPC1〜CPCnが制御信号CTに基づき生成する補償信号CQ1〜CQnは、制御信号CTの立ち下がりエッジに対応するタイミングにおいて、立ち上がりエッジを有する信号になる。具体的には補償信号CQ1〜CQnは、制御信号CTの立ち下がりエッジから遅延回路DEL1〜DELnでの遅延時間だけ遅れたタイミングにおいて、立ち上がりエッジを有する信号になる。従って、電気光学パネル150でのスイッチ信号SELの立ち下がりエッジで生じた負極性のプッシュダウンノイズを、補償信号CQ1〜CQnの立ち上がりエッジによってキャンセルして低減することが可能になり、ノイズ補償を実現できるようになる。
なお図15、図16では、制御信号CTの立ち上がりエッジに対応するタイミングにおいて、補償信号CQ1〜CQnが立ち下がりエッジを有するため、この立ち下がりエッジにより、アンプ回路AM1〜AMnの出力ノードNQ1〜NQnの信号レベルが負極側に変化してしまう。即ち、制御信号CTの立ち上がりエッジに対応するタイミングにおいて、出力ノードNQ1〜NQnの信号レベルが変化してしまう。しかしながら、画素への書き込み電圧がサンプルホールドされるタイミングは、スイッチ信号SEL1〜SEL8の立ち下がりエッジのタイミングであり、制御信号CTの立ち下がりエッジのタイミングである。従って、制御信号CTの立ち上がりエッジに対応するタイミングにおいて、出力ノードNQ1〜NQnの信号レベルが変化しても、画素に誤った電圧が書き込まれることはないことになる。
5.電気光学装置、電子機器、移動体
図17に本実施形態の電気光学装置160の構成例を示す。電気光学装置160は、本実施形態の表示ドライバー10と電気光学パネル150を含む。例えば表示ドライバー10はフレキシブル基板に実装され、そのフレキシブル基板が電気光学パネル150に接続され、フレキシブル基板に形成された配線によって、表示ドライバー10の画像信号出力端子であるデータ信号出力端子と、電気光学パネル150の画像信号入力端子であるデータ信号入力端子とが接続される。或いは、表示ドライバー10はリジッド基板に実装され、リジッド基板と電気光学パネル150とがフレキシブル基板により接続され、フレキシブル基板に形成された配線によって表示ドライバー10のデータ信号出力端子と電気光学パネル150のデータ信号入力端子とが接続されてもよい。
図18に本実施形態の表示ドライバー10を含む電子機器300の構成例を示す。電子機器300は、表示ドライバー10、電気光学パネル150、表示コントローラー110、処理装置310、メモリー320、操作インターフェース330、通信インターフェース340を含む。回路装置である表示ドライバー10と電気光学パネル150とにより、電気光学装置160が構成される。電子機器300の具体例としては、例えばメーターパネルなどのパネル機器やカーナビゲーションシステム等の車載機器、プロジェクター、ヘッドマウントディスプレイ、印刷装置、携帯情報端末、携帯型ゲーム端末、ロボット、或いは情報処理装置などの種々の電子機器がある。
表示コントローラー110は、表示ドライバー10のタイミング制御などの各種の制御を行ったり、表示ドライバー10に対して表示データである画像データを供給したり、画像データに対する画像処理を行う。処理装置310は、電子機器300の制御処理や、種々の信号処理等を行う。処理装置310は例えば外部デバイスであるホストである。処理装置310は、例えばCPUやMPU等のプロセッサー、或いはASIC等により実現できる。メモリー320は、例えば操作インターフェース330や通信インターフェース340からのデータを記憶したり、或いは、処理装置310のワークメモリーとして機能する。メモリー320は、例えばRAMやROM等の半導体メモリー、或いはハードディスクドライブ等の磁気記憶装置により実現できる。操作インターフェース330は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば操作インターフェース330は、ボタンやマウスやキーボード、或いは電気光学パネル150に装着されたタッチパネル等により実現できる。通信インターフェース340は、画像データや制御データの通信を行うインターフェースである。通信インターフェース340の通信処理は、有線の通信処理であってもよいし、無線の通信処理であってもよい。
なお電子機器300がプロジェクターである場合には、光源と光学系を有する投影部が設けられる。光源は、例えばハロゲンランプ等の白色光源からなるランプユニットなどにより実現される。光学系は、例えばレンズ、プリズム又はミラー等により実現される。電気光学パネル150が透過型である場合、光源からの光を光学系を介して電気光学パネル150に入射させ、電気光学パネル150を透過した光をスクリーンに投影させる。電気光学パネル150が反射型である場合、光源からの光を光学系を介して電気光学パネル150に入射させ、電気光学パネル150から反射された光をスクリーンに投影させる。
図19に、本実施形態の表示ドライバー10を含む移動体の構成例を示す。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器又は装置である。本実施形態の移動体として、例えば、車、飛行機、バイク、船舶、或いはロボット等を想定できる。図19は移動体の具体例としての自動車206を概略的に示している。自動車206は、車体207や車輪209を有する。自動車206には、表示ドライバー10を有する表示装置220と、自動車206の各部を制御する制御装置210が組み込まれている。制御装置210は例えばECU(Electronic Control Unit)などを含むことができる。表示装置220は電気光学装置160により実現されるものであり、例えばメーターパネル等のパネル機器である。制御装置210は、ユーザーに提示するための画像を生成し、その画像を表示装置220に送信する。表示装置220は、受信した画像を表示装置220の表示部に表示する。例えば車速や燃料残量、走行距離、各種装置の設定等の情報が画像として表示される。
以上に説明したように本実施形態の表示ドライバーは、第1のデータ信号出力端子と、第1のデータ信号出力端子に対してデータ信号を出力する第1のアンプ回路と、第1のアンプ回路の出力ノードに接続される第1の補償回路と、電気光学パネルの第1のデータ信号入力端子と第1のデータ線群との間に設けられ、スイッチ素子群を有する電気光学パネルの第1のスイッチ回路に対して、スイッチ信号を出力するスイッチ信号出力回路を含む。そして第1の補償回路は、スイッチ信号により第1のスイッチ回路のスイッチ素子がオフされる際に第1のスイッチ回路のスイッチ素子から第1のデータ信号出力端子に入力されるノイズを、スイッチ信号出力回路からの制御信号に基づいて補償する。
本実施形態によれば、第1のアンプ回路が第1のデータ信号出力端子に対してデータ信号を出力することで電気光学パネルが駆動される。また電気光学パネルには、第1のデータ信号入力端子と第1のデータ線群との間に第1のスイッチ回路が設けられ、第1のスイッチ回路のスイッチ素子は、表示ドライバーのスイッチ信号出力回路からのスイッチ信号によりオン、オフされる。そして本実施形態では、第1のアンプ回路の出力ノードに対して第1の補償回路が設けられる。この第1の補償回路は、第1のスイッチ回路のスイッチ素子がオフされる際に、当該スイッチ素子から第1のデータ信号出力端子に入力されるノイズを、スイッチ信号出力回路からの制御信号に基づいて補償する。このようにすれば、電気光学パネルの第1のスイッチ回路のスイッチ素子がオンからオフになることでノイズが発生し、このノイズが、表示ドライバーの第1のデータ信号出力端子を介して第1のアンプ回路の出力ノードに伝達された場合にも、当該ノイズを低減するノイズ補償が第1の補償回路により行われるようになる。従って、電気光学パネルの第1のスイッチ回路において発生するノイズの悪影響を低減でき、表示品質の向上等を図れるようになる。
また本実施形態では、第1の補償回路は、第1のアンプ回路の出力ノードに一端が接続される第1のキャパシターと、制御信号に基づく第1の出力信号を、第1のキャパシターの他端へ出力する第1の信号出力回路と、を有してもよい。
このようにすれば、制御信号に基づく第1の出力信号を第1のキャパシターの他端に出力し、第1の出力信号のAC成分の信号を、ノイズ補償のための信号として、第1のアンプ回路の出力ノードに出力できるようになる。
また本実施形態では、第1の信号出力回路は、制御信号が入力され、制御信号を遅延させる第1の遅延回路と、第1の遅延回路の出力信号が入力され、出力信号をバッファリングして、バッファリング後の出力信号を第1の出力信号として第1のキャパシターの他端へ出力する第1のバッファー回路と、を含んでもよい。
このようにすれば、制御信号を第1の遅延回路により信号遅延させた出力信号を第1のバッファー回路に入力し、出力信号を第1のバッファー回路によりバッファリングした第1の出力信号を、第1のキャパシターの他端に出力できるようになる。
また本実施形態では、第2のデータ信号出力端子と、第2のデータ信号出力端子に対してデータ信号を出力する第2のアンプ回路と、第2のアンプ回路の出力ノードに接続される第2の補償回路と、を含んでもよい。またスイッチ信号出力回路は、電気光学パネルの第2のデータ信号入力端子と第2のデータ線群との間に設けられ、スイッチ素子群を有する電気光学パネルの第2のスイッチ回路に対して、スイッチ信号を出力してもよい。そして第2の補償回路は、スイッチ信号により第2のスイッチ回路のスイッチ素子がオフされる際に第2のスイッチ回路のスイッチ素子から第2のデータ信号出力端子に入力されるノイズを、スイッチ信号出力回路からの制御信号に基づいて補償してもよい。
このようにすれば、第2のアンプ回路が第2のデータ信号出力端子に対してデータ信号を出力することで電気光学パネルが駆動されるようになる。また電気光学パネルには、第2のデータ信号入力端子と第2のデータ線群との間に第2のスイッチ回路が設けられ、第2のスイッチ回路のスイッチ素子は、スイッチ信号出力回路からのスイッチ信号によりオン、オフされるようになる。そして本実施形態では、第2のアンプ回路の出力ノードに対して第2の補償回路が設けられる。この第2の補償回路は、第2のスイッチ回路のスイッチ素子がオフされる際に、当該スイッチ素子から第2のデータ信号出力端子に入力されるノイズを、スイッチ信号出力回路からの制御信号に基づいて補償する。このようにすれば、電気光学パネルの第2のスイッチ回路のスイッチ素子がオンからオフになることでノイズが発生し、このノイズが、表示ドライバーの第2のデータ信号出力端子を介して第2のアンプ回路の出力ノードに伝達された場合にも、当該ノイズを低減するノイズ補償が第2の補償回路により行われるようになる。従って、電気光学パネルの第2のスイッチ回路において発生するノイズの悪影響を低減でき、表示品質の向上を図れるようになる。
また本実施形態では、第1の補償回路は、第1のアンプ回路の出力ノードに一端が接続される第1のキャパシターと、制御信号に基づく第1の出力信号を、第1のキャパシターの他端へ出力する第1の信号出力回路と、を含んでもよい。また第2の補償回路は、第2のアンプ回路の出力ノードに一端が接続される第2のキャパシターと、制御信号に基づく第2の出力信号を、第2のキャパシターの他端へ出力する第2の信号出力回路と、を含んでもよい。
このようにすれば、制御信号に基づく第1の出力信号を第1のキャパシターの他端に出力し、第1の出力信号のAC成分の信号を、ノイズ補償のための信号として、第1のアンプ回路の出力ノードに出力できるようになる。また制御信号に基づく第2の出力信号を第2のキャパシターの他端に出力し、第2の出力信号のAC成分の信号を、ノイズ補償のための信号として、第2のアンプ回路の出力ノードに出力できるようになる。
また本実施形態では、第1の出力信号は、制御信号を第1の遅延時間だけ遅延した信号であり、第2の出力信号は、制御信号を、第1の遅延時間とは異なる第2の遅延時間だけ遅延した信号であってもよい。
このようにすれば、電気光学パネルでのスイッチ信号の信号波形に応じた遅延時間を設定できるようになり、適切なノイズ補償を実現できるようになる。
また本実施形態では、第1の信号出力回路は、制御信号が入力され、制御信号を遅延させる第1の遅延回路と、第1の遅延回路の出力信号が入力され、出力信号をバッファリングして、バッファリング後の出力信号を第1の出力信号として第1のキャパシターの他端へ出力する第1のバッファー回路と、を含んでもよい。また第2の信号出力回路は、制御信号が入力され、制御信号を遅延させる第2の遅延回路と、第2の遅延回路の出力信号が入力され、出力信号をバッファリングして、バッファリング後の出力信号を第2の出力信号として第2のキャパシターの他端へ出力する第2のバッファー回路と、を含んでもよい。
このようにすれば、制御信号を第1の遅延回路により信号遅延させた出力信号を第1のバッファー回路に入力し、出力信号を第1のバッファー回路によりバッファリングした第1の出力信号を、第1のキャパシターの他端に出力できるようになる。また制御信号を第2の遅延回路により信号遅延させた出力信号を第2のバッファー回路に入力し、出力信号を第2のバッファー回路によりバッファリングした第2の出力信号を、第2のキャパシターの他端に出力できるようになる。
また本実施形態では、第1のバッファー回路は第1の駆動能力で第1の出力信号を出力し、第2のバッファー回路は第1の駆動能力と異なる第2の駆動能力で第2の出力信号を出力してもよい。
このようにすれば、電気光学パネルでのスイッチ信号の信号波形に応じた駆動能力を設定できるようになり、適切なノイズ補償を実現できるようになる。
また本実施形態では、第1の遅延回路は、第1の遅延時間で制御信号を遅延させ、第2の遅延回路は、第1の遅延時間とは異なる第2の遅延時間で制御信号を遅延させてもよい。
このようにすれば、電気光学パネルでのスイッチ信号の信号波形に応じた遅延時間を設定できるようになり、適切なノイズ補償を実現できるようになる。
また本実施形態では、スイッチ信号出力回路は、第1のスイッチ回路のスイッチ素子群をオン、オフするスイッチ信号群に基づいて生成された制御信号を出力してもよい。
このようにすれば、スイッチ信号群のスイッチ信号のエッジで発生したノイズを、スイッチ信号群に基づき生成された制御信号を利用して低減できるようになり、好適なノイズ補償の実現が可能になる。
また本実施形態は、上記に記載の表示ドライバーと、表示ドライバーにより駆動される電気光学パネルと、を含む電気光学装置に関係する。
また本実施形態は、上記に記載の表示ドライバーを含む電子機器に関係する。
また本実施形態は、上記に記載の表示ドライバーを含む移動体に関係する。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また表示ドライバー、電気光学装置、電気光学パネル、電子機器、移動体等の構成・動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
AM1〜AMn、AM…アンプ回路、CPC1〜CPCn…補償回路、
TQ1〜TQn、TQ…データ信号出力端子、DQ1〜DQn、DQ…データ信号、
NQ1〜NQn…出力ノード、SEL1〜SEL8、SEL…スイッチ信号、
CT…制御信号、TA1〜TA8…スイッチ信号出力端子、
TI1〜TIn、TI…データ信号入力端子、TB1〜TB8…スイッチ信号入力端子、
SWC1〜SWCn、SWC…スイッチ回路、S11〜Sn8…データ線、
G1〜Gm…走査線、DAC1〜DACn…D/A変換器、
SW1〜SW8…スイッチ素子、CPQ1〜CPQn…信号出力回路、
DEL1〜DELn、DEL…遅延回路、BF1〜BFn、BF…バッファー回路、
CC1〜CCn…キャパシター、CQ1〜CQn…補償信号、
10…表示ドライバー、20…駆動回路、30…D/A変換回路、
32…階調電圧生成回路、34…多重化回路、40…スイッチ信号出力回路、
42…スイッチ信号生成回路、44…OR回路、50…処理回路、
60…インターフェース回路、
110…表示コントローラー、150…電気光学パネル、160…電気光学装置、
206…自動車、207…車体、209…車輪、210…制御装置、220…表示装置、
300…電子機器、310…処理装置、320…メモリー、
330…操作インターフェース、340…通信インターフェース

Claims (13)

  1. 第1のデータ信号出力端子と、
    前記第1のデータ信号出力端子に対してデータ信号を出力する第1のアンプ回路と、
    前記第1のアンプ回路の出力ノードに接続される第1の補償回路と、
    電気光学パネルの第1のデータ信号入力端子と第1のデータ線群との間に設けられ、スイッチ素子群を有する前記電気光学パネルの第1のスイッチ回路に対して、スイッチ信号を出力するスイッチ信号出力回路と、
    を含み、
    前記第1の補償回路は、
    前記スイッチ信号により前記第1のスイッチ回路のスイッチ素子がオフされる際に前記第1のスイッチ回路の前記スイッチ素子から前記第1のデータ信号出力端子に入力されるノイズを、前記スイッチ信号出力回路からの制御信号に基づいて補償することを特徴とする表示ドライバー。
  2. 請求項1に記載の表示ドライバーにおいて、
    前記第1の補償回路は、
    前記第1のアンプ回路の前記出力ノードに一端が接続される第1のキャパシターと、
    前記制御信号に基づく第1の出力信号を、前記第1のキャパシターの他端へ出力する第1の信号出力回路と、
    を有することを特徴とする表示ドライバー。
  3. 請求項2に記載の表示ドライバーにおいて、
    前記第1の信号出力回路は、
    前記制御信号が入力され、前記制御信号を遅延させる第1の遅延回路と、
    前記第1の遅延回路の出力信号が入力され、前記出力信号をバッファリングして、バッファリング後の前記出力信号を前記第1の出力信号として前記第1のキャパシターの他端へ出力する第1のバッファー回路と、
    を含むことを特徴とする表示ドライバー。
  4. 請求項1に記載の表示ドライバーにおいて、
    第2のデータ信号出力端子と、
    前記第2のデータ信号出力端子に対してデータ信号を出力する第2のアンプ回路と、
    前記第2のアンプ回路の出力ノードに接続される第2の補償回路と、
    を含み、
    前記スイッチ信号出力回路は、
    前記電気光学パネルの第2のデータ信号入力端子と第2のデータ線群との間に設けられ、スイッチ素子群を有する前記電気光学パネルの第2のスイッチ回路に対して、前記スイッチ信号を出力し、
    前記第2の補償回路は、
    前記スイッチ信号により前記第2のスイッチ回路のスイッチ素子がオフされる際に前記第2のスイッチ回路の前記スイッチ素子から前記第2のデータ信号出力端子に入力されるノイズを、前記スイッチ信号出力回路からの前記制御信号に基づいて補償することを特徴とする表示ドライバー。
  5. 請求項4に記載の表示ドライバーにおいて、
    前記第1の補償回路は、
    前記第1のアンプ回路の前記出力ノードに一端が接続される第1のキャパシターと、
    前記制御信号に基づく第1の出力信号を、前記第1のキャパシターの他端へ出力する第1の信号出力回路と、
    を含み、
    前記第2の補償回路は、
    前記第2のアンプ回路の前記出力ノードに一端が接続される第2のキャパシターと、
    前記制御信号に基づく第2の出力信号を、前記第2のキャパシターの他端へ出力する第2の信号出力回路と、
    を含むことを特徴とする表示ドライバー。
  6. 請求項5に記載の表示ドライバーにおいて、
    前記第1の出力信号は、前記制御信号を第1の遅延時間だけ遅延した信号であり、
    前記第2の出力信号は、前記制御信号を、前記第1の遅延時間とは異なる第2の遅延時間だけ遅延した信号であることを特徴とする表示ドライバー。
  7. 請求項5又は6に記載の表示ドライバーにおいて、
    前記第1の信号出力回路は、
    前記制御信号が入力され、前記制御信号を遅延させる第1の遅延回路と、
    前記第1の遅延回路の出力信号が入力され、前記出力信号をバッファリングして、バッファリング後の前記出力信号を前記第1の出力信号として前記第1のキャパシターの他端へ出力する第1のバッファー回路と、
    を含み、
    前記第2の信号出力回路は、
    前記制御信号が入力され、前記制御信号を遅延させる第2の遅延回路と、
    前記第2の遅延回路の出力信号が入力され、前記出力信号をバッファリングして、バッファリング後の前記出力信号を前記第2の出力信号として前記第2のキャパシターの他端へ出力する第2のバッファー回路と、
    を含むことを特徴とする表示ドライバー。
  8. 請求項7に記載の表示ドライバーにおいて、
    前記第1のバッファー回路は第1の駆動能力で前記第1の出力信号を出力し、
    前記第2のバッファー回路は前記第1の駆動能力と異なる第2の駆動能力で前記第2の出力信号を出力することを特徴とする表示ドライバー。
  9. 請求項7又は8に記載の表示ドライバーにおいて、
    前記第1の遅延回路は、第1の遅延時間で前記制御信号を遅延させ、
    前記第2の遅延回路は、前記第1の遅延時間とは異なる第2の遅延時間で前記制御信号を遅延させることを特徴とする表示ドライバー。
  10. 請求項1乃至9のいずれか一項に記載の表示ドライバーにおいて、
    前記スイッチ信号出力回路は、
    前記第1のスイッチ回路の前記スイッチ素子群をオン、オフするスイッチ信号群に基づいて生成された前記制御信号を出力することを特徴とする表示ドライバー。
  11. 請求項1乃至10のいずれか一項に記載の表示ドライバーと、
    前記表示ドライバーにより駆動される前記電気光学パネルと、
    を含むことを特徴とする電気光学装置。
  12. 請求項1乃至10のいずれか一項に記載の表示ドライバーを含むことを特徴とする電子機器。
  13. 請求項1乃至10のいずれか一項に記載の表示ドライバーを含むことを特徴とする移動体。
JP2018169627A 2018-09-11 2018-09-11 表示ドライバー、電気光学装置、電子機器及び移動体 Active JP7110853B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018169627A JP7110853B2 (ja) 2018-09-11 2018-09-11 表示ドライバー、電気光学装置、電子機器及び移動体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018169627A JP7110853B2 (ja) 2018-09-11 2018-09-11 表示ドライバー、電気光学装置、電子機器及び移動体

Publications (2)

Publication Number Publication Date
JP2020042179A true JP2020042179A (ja) 2020-03-19
JP7110853B2 JP7110853B2 (ja) 2022-08-02

Family

ID=69798237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018169627A Active JP7110853B2 (ja) 2018-09-11 2018-09-11 表示ドライバー、電気光学装置、電子機器及び移動体

Country Status (1)

Country Link
JP (1) JP7110853B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114550669A (zh) * 2022-03-01 2022-05-27 福建华佳彩有限公司 一种补偿Data信号以改善面板残影的驱动方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627899A (ja) * 1992-05-14 1994-02-04 Seiko Epson Corp 液晶表示装置及び電子機器
JPH08293737A (ja) * 1995-04-20 1996-11-05 Sharp Corp 信号出力回路
JPH08314409A (ja) * 1995-05-15 1996-11-29 Toshiba Corp 液晶表示装置
JP2003255916A (ja) * 2001-04-27 2003-09-10 Toshiba Corp 表示装置
JP2004294858A (ja) * 2003-03-27 2004-10-21 Casio Comput Co Ltd 信号分配装置及び表示装置
JP2005037833A (ja) * 2003-07-18 2005-02-10 Seiko Epson Corp 表示ドライバ、表示装置及び駆動方法
JP2006071672A (ja) * 2004-08-31 2006-03-16 Sharp Corp 表示装置およびその駆動方法
JP2006208498A (ja) * 2005-01-25 2006-08-10 Sharp Corp 駆動回路および表示装置
US20080043044A1 (en) * 2006-06-23 2008-02-21 Samsung Electronics Co., Ltd. Method and circuit of selectively generating gray-scale voltage
JP2008107655A (ja) * 2006-10-26 2008-05-08 Nec Electronics Corp 表示装置、データドライバ、及び表示パネル駆動方法
JP2010181506A (ja) * 2009-02-04 2010-08-19 Seiko Epson Corp 集積回路装置、電気光学装置及び電子機器
JP2010186136A (ja) * 2009-02-13 2010-08-26 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2018017802A (ja) * 2016-07-26 2018-02-01 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の駆動方法
JP2018025662A (ja) * 2016-08-10 2018-02-15 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
US20180096666A1 (en) * 2016-09-30 2018-04-05 Lg Display Co., Ltd. Display device and driving method thereof

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627899A (ja) * 1992-05-14 1994-02-04 Seiko Epson Corp 液晶表示装置及び電子機器
JPH08293737A (ja) * 1995-04-20 1996-11-05 Sharp Corp 信号出力回路
JPH08314409A (ja) * 1995-05-15 1996-11-29 Toshiba Corp 液晶表示装置
JP2003255916A (ja) * 2001-04-27 2003-09-10 Toshiba Corp 表示装置
JP2004294858A (ja) * 2003-03-27 2004-10-21 Casio Comput Co Ltd 信号分配装置及び表示装置
JP2005037833A (ja) * 2003-07-18 2005-02-10 Seiko Epson Corp 表示ドライバ、表示装置及び駆動方法
JP2006071672A (ja) * 2004-08-31 2006-03-16 Sharp Corp 表示装置およびその駆動方法
JP2006208498A (ja) * 2005-01-25 2006-08-10 Sharp Corp 駆動回路および表示装置
US20080043044A1 (en) * 2006-06-23 2008-02-21 Samsung Electronics Co., Ltd. Method and circuit of selectively generating gray-scale voltage
JP2008107655A (ja) * 2006-10-26 2008-05-08 Nec Electronics Corp 表示装置、データドライバ、及び表示パネル駆動方法
JP2010181506A (ja) * 2009-02-04 2010-08-19 Seiko Epson Corp 集積回路装置、電気光学装置及び電子機器
JP2010186136A (ja) * 2009-02-13 2010-08-26 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2018017802A (ja) * 2016-07-26 2018-02-01 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の駆動方法
JP2018025662A (ja) * 2016-08-10 2018-02-15 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
US20180096666A1 (en) * 2016-09-30 2018-04-05 Lg Display Co., Ltd. Display device and driving method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114550669A (zh) * 2022-03-01 2022-05-27 福建华佳彩有限公司 一种补偿Data信号以改善面板残影的驱动方法

Also Published As

Publication number Publication date
JP7110853B2 (ja) 2022-08-02

Similar Documents

Publication Publication Date Title
US10878767B2 (en) Display driver, electro-optical device, and electronic apparatus
US10467973B2 (en) Buffer amplifier circuit for enhancing the slew rate of an output signal and devices including the same
US8988402B2 (en) Output circuit, data driver, and display device
JP5623883B2 (ja) 差動増幅器及びデータドライバ
KR102159257B1 (ko) 디스플레이 구동 회로 및 디스플레이 구동 방법
US10714046B2 (en) Display driver, electro-optical device, and electronic apparatus
JP6390078B2 (ja) データ線ドライバー、半導体集積回路装置、及び、電子機器
JP6149596B2 (ja) データ線ドライバー、半導体集積回路装置、及び、電子機器
US20110248977A1 (en) Gate driver and liquid crystal display using the same
US20090096816A1 (en) Data driver, integrated circuit device, and electronic instrument
US10783849B2 (en) Display driver, electro-optic device, and electronic apparatus
US20090160849A1 (en) Integrated circuit device, electro-optical device, and electronic instrument
US20170092181A1 (en) Circuit device, electro-optical device, and electronic apparatus
TWI569239B (zh) 整合型源極驅動器及其液晶顯示器
JP7110853B2 (ja) 表示ドライバー、電気光学装置、電子機器及び移動体
JP6414275B2 (ja) 階調電圧生成回路、データ線ドライバー、半導体集積回路装置、及び、電子機器
US8174475B2 (en) D/A conversion circuit, data driver, integrated circuit device, and electronic instrument
JP7351156B2 (ja) 回路装置、電気光学装置及び電子機器
JP2010134107A (ja) 集積回路装置、電気光学装置、及び電子機器
US10948939B2 (en) Display driver, circuit device, electro-optical device, and electronic apparatus
US10991295B2 (en) Display driver, electro-optical device, electronic apparatus, and mobile body
JP6834274B2 (ja) 階調電圧生成回路、表示ドライバー、電気光学装置及び電子機器
JP7200617B2 (ja) 表示ドライバー、電気光学装置、電子機器及び移動体
JP5374867B2 (ja) ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP2009169364A (ja) ドライバ、電気光学装置、および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220704

R150 Certificate of patent or registration of utility model

Ref document number: 7110853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150