KR102159257B1 - 디스플레이 구동 회로 및 디스플레이 구동 방법 - Google Patents

Abstract

디스플레이 구동 회로가 개시된다. 본 발명의 실시 예에 따른 디스플레이 구동 회로는, 제1 바이어스 전압 세트를 생성하는 제1 바이어스 회로; 제2 바이어스 전압 세트를 생성하는 제2 바이어스 회로; 바이어스 선택 신호에 응답하여, 상기 제1 바이어스 전압 세트 및 상기 제2 바이어스 전압 세트 중 하나를 선택하는 선택기; 및 상기 선택기로부터 선택된 바이어스 전압 세트의 복수의 바이어스 전압들에 기초하여 바이어스되고, 디스플레이 데이터에 대응하는 계조 전압을 버퍼링하여 출력하는 출력 버퍼를 포함한다.

Description

디스플레이 구동 회로 및 디스플레이 구동 방법{Display driving circuit and display driving method}

본 발명의 기술적 사상은 반도체 장치에 관한 것으로서, 특히 디스플레이 패널에 영상이 표시되도록 디스플레이 패널을 구동하는 디스플레이 구동 회로 및 디스플레이 구동 방법에 관한 것이다.

디스플레이 패널이 고해상도화, 대형화됨에 따라 고품질의 이미지를 표시하기 위해서 디스플레이 패널의 소스 라인을 구동하는 출력 버퍼는 빠른 슬루 레이트 특성을 가지면서 저 전력으로 동작될 것이 요구되고 있다.

본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 출력 버퍼의 슬루 레이트를 디스플레이 데이터에 대하여 적응적으로 조절함으로써, 전력 소모를 최소화하는 디스플레이 구동 회로 및 구동 방법을 제공하는데 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 디스플레이 구동 회로는, 제1 바이어스 전압 세트를 생성하는 제1 바이어스 회로; 제2 바이어스 전압 세트를 생성하는 제2 바이어스 회로; 바이어스 선택 신호에 응답하여, 상기 제1 바이어스 전압 세트 및 상기 제2 바이어스 전압 세트 중 하나를 선택하는 선택기; 및 상기 선택기로부터 선택된 바이어스 전압 세트의 복수의 바이어스 전압들에 기초하여 바이어스되고, 디스플레이 데이터에 대응하는 계조 전압을 버퍼링하여 출력하는 출력 버퍼를 포함한다.

실시 예들에 있어서, 상기 출력 버퍼는, 입력단 및 출력단을 포함하는 복수의 단(Stage)구비하고, 상기 선택기에 의해 선택되는 상기 바이어스 전압 세트가 변경되면, 상기 복수의 단(Stage) 각각을 통해 흐르는 정적 전류가 변경될 수 있다.

실시 예들에 있어서, 상기 복수의 단을 통해 흐르는 각각의 정적 전류는 실질적으로 동일한 비율로 변경되는 것을 특징으로 하는 디스플레이 구동 회로.

실시 예들에 있어서, 상기 제1 바이어스 전압 세트에 포함되는 복수의 바이어스 전압들에 대응하는 상기 제2 바이어스 전압 세트에 포함되는 복수의 바이어스 전압들의 전압 레벨은 서로 상이할 수 있다.

실시 예들에 있어서, 상기 바이어스 선택 신호는, 상기 디스플레이 데이터의 현재 라인 데이터와 이전 라인 데이터의 데이터값의 차이에 기초하여 설정될 수 있다.

실시 예들에 있어서, 상기 데이터값의 차이가 기 설정된 기준값 이상이면, 상기 바이어스 선택 신호는 상기 제1 바이어스 전압 세트가 선택되도록 설정되고, 상기 데이터값의 차이가 상기 기준값 미만이면, 상기 바이어스 선택 신호는 상기 제2 바이어스 전압 세트를 선택하도록 설정될 수 있다.

실시 예들에 있어서, 상기 디스플레이 데이터의 현재 라인 데이터와 이전 라인 데이터를 비교하여 상기 바이어스 선택 신호를 생성하는 제어 로직을 더 구비할 수 있다.

실시 예들에 있어서, 상기 제어 로직은, 상기 디스플레이 데이터를 수신하여 이전 라인 데이터로서 출력하는 라인 버퍼; 및 상기 디스플레이 데이터의 현재 라인 데이터와 상기 이전 라인 데이터를 비교하고, 비교 결과에 기초하여 상기 바이어스 제어 신호를 생성하는 비교기를 포함할 수 있다.

실시 예들에 있어서, 제3 바이어스 전압 세트를 생성하는 제3 바이어스 회로를 더 포함하고, 상기 선택기는, 상기 바이어스 선택 신호에 응답하여, 상기 제1 바이어스 전압 세트, 상기 제2 바이어스 전압 세트 및 상기 제3 바이어스 전압 세트 중 하나를 선택할 수 있다.

실시 예들에 있어서, 상기 바이어스 선택 신호는, 상기 디스플레이 데이터의 이전 데이터와 현재 데이터값의 차이에 기초하여 설정되는 적어도 2bit의 신호일 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시 예에 따른 디스플레이 구동 회로는, 각각 k개의 바이어스 전압을 포함하는 복수의 바이어스 전압 세트를 생성하는 바이어스 블록; 및 디스플레이 패널의 복수의 소스 라인을 구동하고, 각각이 상기 복수의 바이어스 전압 세트를 수신하는 복수의 구동 유닛을 포함하고, 상기 복수의 구동 유닛 각각은, 디스플레이 데이터에 대응하는 계조 전압을 출력하는 출력 버퍼를 포함하고, 상기 디스플레이 데이터의 변화에 기초하여 상기 복수의 바이어스 전압 세트 중 하나를 선택하고, 선택된 바이어스 전압 세트의 상기 k개의 바이어스 전압으로 상기 출력 버퍼를 바이어스할 수 있다.

실시 예들에 있어서, 상기 복수의 구동 유닛 각각에 대응하는 복수의 디스플레이 데이터의 이전 라인 데이터와 현재 라인 데이터를 비교하여 복수의 바이어스 선택 신호를 생성하고, 상기 복수의 구동 유닛 각각에 대응하는 바이어스 선택 신호 및 대응하는 디스플레이 데이터를 제공하는 제어 로직을 더 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 디스플레이 구동 방법은, 제1 및 제2 바이어스 전압 세트를 생성하는 단계; 디스플레이 데이터의 현재 라인 데이터와 이전 라인 데이터를 비교하는 단계; 비교 결과에 기초하여 상기 제1 및 제2 바이어스 전압 세트 중 하나를 선택하는 단계; 선택된 바이어스 전압 세트에 포함되는 복수의 바이어스 전압들을 기초로 출력 버퍼를 바이어스하는 단계; 및 상기 출력 버퍼가 상기 디스플레이 데이터의 현재 라인 데이터에 대응하는 계조 전압을 출력하는 단계를 포함할 수 있다.

본 발명의 실시 예에 따른 디스플레이 구동 회로는, 디스플레이 데이터의 변화에 따라 출력 버퍼의 슬루 레이트 및 정적 전류가 적응적으로 조절된다. 따라서, 구동 회로의 대기 전력이 감소하는 효과가 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 2는 도 1의 바이어스 전압 세트를 보다 상세하게 나타내는 도면이다.
도 3은 디스플레이 패널 구동을 나타내는 도면이다.
도 4a 및 도 4b는 출력 버퍼의 정적 전류에 대한 슬루 레이트의 변화를 설명하는 도면이다.
도 5a 내지 도 5c는 본 발명의 실시 예에 따른, 디스플레이 데이터의 변화에 기초한 정적 전류의 조절을 설명하는 도면이다.
도 6은 도 1의 디스플레이 구동 회로를 보다 상세하게 나타내는 블록도이다.
도 7은 도 6의 디스플레이 구동 회로의 타이밍도이다.
도 8은 본 발명의 실시 예에 따른 출력 버퍼의 정적 전류를 설명하는 도면이다.
도 9은 본 발명의 일 실시 예에 따른 출력 버퍼의 일 구현 예를 나타내는 회로도이다.
도 10는 본 발명의 다른 실시 예에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 11은 본 발명의 일 실시 예에 따른 디스플레이 구동 방법을 나타내는 흐름도이다.
도 12는 본 발명의 다른 실시 예에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 13은 본 명의 다른 실시 예에 따른 디스플레이 구동 방법을 나타내는 흐름도이다.
도 14는 본 발명의 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 15는 본 발명의 실시 예에 따른 디스플레이 모듈을 나타내는 도면이다.
도 16은 본 발명의 일 실시 예에 따른 디스플레이 시스템을 나타내는 도면이다.
도 17은 본 발명의 실시 예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타내는 도면이다.

이하, 본 발명의 다양한 실시 예가 첨부된 도면과 연관되어 기재된다. 본 발명의 다양한 실시 예는 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나, 이는 본 발명의 다양한 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 다양한 실시 예의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용되었다.

본 발명의 다양한 실시 예에서 사용될 수 있는“포함한다” 또는 “포함할 수 있다” 등의 표현은 개시(disclosure)된 해당 기능, 동작 또는 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작 또는 구성요소 등을 제한하지 않는다. 또한, 본 발명의 다양한 실시 예에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

본 발명의 다양한 실시 예에서 “또는” 등의 표현은 함께 나열된 단어들의 어떠한, 그리고 모든 조합을 포함한다. 예를 들어, “A 또는 B”는, A를 포함할 수도, B를 포함할 수도, 또는 A 와 B 모두를 포함할 수도 있다.

본 발명의 다양한 실시 예에서 사용된 “제 1,”“제 2,”“첫째,”또는“둘째,”등의 표현들은 다양한 실시 예들의 다양한 구성요소들을 수식할 수 있지만, 해당 구성요소들을 한정하지 않는다. 예를 들어, 상기 표현들은 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 상기 표현들은 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 수 있다. 예를 들어, 제 1 사용자 기기와 제 2 사용자 기기는 모두 사용자 기기이며, 서로 다른 사용자 기기를 나타낸다. 예를 들어, 본 발명의 다양한 실시 예의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재하지 않는 것으로 이해될 수 있어야 할 것이다.

본 발명의 다양한 실시 예에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명의 다양한 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명의 다양한 실시 예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 발명의 다양한 실시 예에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 실시 예에 따른 디스플레이 구동 회로를 개략적으로 나타내는 블록도이고, 도 2는 도 1의 바이어스 전압 세트를 보다 상세하게 나타내는 도면이다. 본 발명의 실시 예에서 디스플레이 구동 회로(100)는 디스플레이 패널의 소스 라인을 구동하는 소스 드라이버일 수 있다.

도 1을 참조하면, 디스플레이 구동 회로(100)는 바이어스 블록(10), 구동 유닛(20) 및 제어 로직(30)을 포함할 수 있다.

바이어스 블록(10)은 구동 유닛(20) 내의 출력 버퍼(21)에 제공되는 바이어스 전압을 생성한다. 바이어스 블록(10)은 두 개의 바이어스 전압 세트(VB_1, VB_2)를 생성하여, 구동 유닛(20)에 제공할 수 있다.

바이어스 블록(10)은 각각 복수의 바이어스 전압을 생성하는 제1 바이어스 회로(11) 및 제2 바이어스 회로(12)를 포함할 수 있다. 제1 바이어스 회로(11)는 k개의 바이어스 전압들을 포함하는 제1 바이어스 전압 세트(VB_1)를 생성하고, 제2 바이어스 회로(12)는 다른 k개의 바이어스 전압들을 포함하는 제2 바이어스 전압 세트(VB_2)를 생성할 수 있다. 제1 바이어스 전압 세트(VB_1) 및 제2 바이어스 전압 세트(VB_2)의 대응하는 바이어스 전압들간의 전압 레벨은 상이할 수 있다.

실시 예에 있어서, 제1 바이어스 전압 세트(VB_1)는 출력 버퍼(21)의 노멀 동작을 위한 바이어스 전압들을 포함하고, 제2 바이어스 전압 세트(VB_2)는 출력 버퍼(21)의 저 전력 동작을 위한 바이어스 전압들을 포함할 수 있다.

구동 유닛(20)은 디스플레이 데이터(DD)에 대응하는 계조 전압을 디스플레이 패널의 소스 라인(미도시)으로 출력한다. 구동 유닛(20)은 한 개의 소스 라인을 구동하거나 또는 복수개의 소스 라인을 시분할적으로 구동할 수 있다. 구동 유닛(20)은 선택기(22) 및 출력 버퍼(21)를 구비할 수 있다.

선택기(22)는 바이어스 블록(10)으로부터 제1 바이어스 전압 세트(VB_1) 및 제2 바이어스 전압 세트(VB_2)를 수신하고, 바이어스 선택 신호(BSS)에 응답하여, 상기 제1 바이어스 전압 세트(VB_1) 및 제2 바이어스 전압 세트(VB_2) 중 하나를 선택하고, 선택된 바이어스 전압 세트(VB)를 출력 버퍼(21)에 제공할 수 있다. 예를 들어, 바이어스 선택 신호(BSS)가 로우 레벨이면, 선택기(22)는 제1 바이어스 전압 세트(VB_1)를 선택하고, 바이어스 선택 신호(BSS)가 하이 레벨이면, 선택기(22)는 제2 바이어스 전압 세트(VB_2)를 선택할 수 있다.

도 2를 참조하면, k가 4일 경우, 제1 바이어스 회로(11)는 네 개의 바이어스 전압(VB1_1~VB4_1)을 생성할 수 있다. 제1 바이어스 회로(11)에서 생성된 네 개의 바이어스 전압(VB1_1~VB1_4)을 제1 바이어스 전압 세트라고 지칭할 수 있다. 제2 바이어스 회로(12)는 다른 네 개의 바이어스 전압(VB1_2~VB4_2)을 생성할 수 있다. 제2 바이어스 회로(12)에서 생성된 네 개의 바이어스 전압(VB1_2~VB4_2)을 제2 바이어스 전압 세트라고 지칭할 수 있다. 선택기(22)는 바이어스 선택 신호(BSS)에 응답하여, 상기 제1 바이어스 전압 세트(VB1_1~VB4_1) 및 제2 바이어스 전압 세트(VB1_2~VB4_2) 중 하나를 선택하고, 선택된 바이어스 전압 세트에 포함되는 네 개의 바이어스 전압(VB1~VB4) 을 출력 버퍼(21)에 제공할 수 있다.

계속하여 도 1을 참조하면, 출력 버퍼(21)는 디스플레이 데이터(DD)에 대응하는 계조 전압(VIN)을 버퍼링하여 출력 전압(VOUT)을 생성할 수 있다. 출력 전압(VOUT)은 디스플레이 패널의 소스 라인으로 출력될 수 있다. 출력 버퍼(21)는 차동 증폭기 등으로 구현될 수 있으며, 출력 전압(VOUT)이 입력으로 피드백되는 구조를 가지는 전압 팔로워(voltage follower)일 수 있다. 이에 따라 출력 전압(VOUT)의 전압 레벨은 계조 전압(VIN)의 전압 레벨과 동일할 수 있다.

출력 버퍼(21)는 선택기(22)로부터 인가되는 바이어스 전압 세트(VB)의 k개의 바이어스 전압들에 기초하여 바이어스될 수 있다. 이때, 바이어스 전압들의 전압 레벨에 따라 출력 버퍼(21)의 정적 전류(static current)가 결정되며, 정적 전류에 기초하여 출력 버퍼(21)의 슬루 레이트가 결정될 수 있다. 예를 들어, 출력 버퍼(21)의 정적 전류가 많으면, 출력 버퍼(21)의 슬루 레이트가 높고, 정적 전류가 적으면 출력 버퍼의 슬루 레이트가 낮을 수 있다. 이에 따라, 출력 버퍼(21)는 슬루 레이트가 높으면서 고 전력으로 동작하거나 또는 슬루 레이트가 낮으면서 저 전력으로 동작할 수 있다. 일 예로서, 제1 바이어스 전압 세트(VB_1)가 인가될 때의 출력 버퍼(21)의 정적 전류는 제2 바이어스 전압 세트(VB_2)가 인가될 때의 출력 버퍼(21)의 정적 전류보다 클 수 있다.

일 실시 예에 있어서, 출력 버퍼(21)는 입력단(미도시) 및 출력단(미도시)을 포함하는 복수의 단(stage)을 구비하고, 각각의 단을 통하여 각각 정적 전류 흐르는데, 상기 선택기(22)에서 선택되는 바이어스 전압 세트(VB)가 변하면, 상기 복수의 단을 통하여 흐르는 정적 전류가 각각 변경될 수 있다. 또한, 상기 복수의 단을 통하여 흐르는 정적 전류는 동일한 비율로 변경될 수 있다. 이에 대하여, 도 8 및 도 9를 참조하여 자세하게 후술하기로 한다.

제어 로직(30)은 디스플레이 데이터(DD)에 기초하여 바이어스 선택 신호(BSS)를 생성하고, 바이어스 선택 신호(BSS)를 상기 선택기(22)에 제공한다. 디스플레이 데이터(DD)는 디스플레이 패널의 소스 라인을 구동하기 위하여 구동 유닛(20)에 제공되는 복수개의 비트를 포함하는 디지털 신호이다. 디스플레이 데이터(DD)는 대응하는 화소의 계조를 나타낸다. 상기 소스 라인에 연결되는 화소들 각각에 대응하는 디스플레이 데이터(DD)가, 순차적으로 구동 유닛(20)에 제공되고, 구동 유닛(20)은 상기 디스플레이 데이터(DD)에 대응하는 계조 전압(VIN)을 순차적으로 출력하게 된다. 이때, 제어 로직(30)은 디스플레이 데이터(DD)의 데이터값의 변화에 기초하여 바이어스 선택 신호(BSS)를 생성할 수 있다. 디스플레이 데이터(DD)의 데이터값의 변화가 크면 제1 바이어스 전압 세트(VB_1)를 선택하는 상태, 예컨대 로우 레벨의 바이어스 선택 신호(BSS)를 생성하고, 데이터값의 변화가 작으면 제2 바이어스 전압 세트(VB_2)를 선택하는 상태, 예컨대 하이 레벨의 바이어스 선택 신호(BSS)를 생성할 수 있다. 이와 관련하여, 도 3을 함께 참조하여 보다 자세하게 살펴보기로 한다.

도 3은 디스플레이 패널 구동을 나타내는 도면이다. 도 3을 참조하면, 디스플레이 패널(DP)은 열 방향으로 배열된 복수개의 소스 라인들(SL1~SLn)을 포함하며, 상기 복수개의 소스 라인들(SL1~SLn) 각각에는 서로 다른 라인(L1~Lm)에 배치되는 복수개의 화소들(PX1~PXm)이 연결될 수 있다. 복수의 구동 유닛들(20_1~20_n)은 소스 라인들(SL1~SLn)에 연결되어, 소스 라인에 연결되는 복수의 화소들(PX1~PXm)을 구동할 수 있다. 복수의 구동 유닛들(20_1~20_n)은 디스플레이 데이터(DD1~DDn)를 각각 수신하고, 대응하는 디스플레이 데이터에 기초하여 상기 복수의 화소들(PX1~PXm)에 계조 전압을 제공할 수 있다.

한편, 디스플레이 패널(DP)은 수평 라인 단위로 순차적으로 구동될 수 있다. 예를 들어, 제1 라인(L1)에 포함되는 화소들(PX1)이 구동된 후, 제2 라인(L2)에 포함되는 화소들(PX2)이 구동될 수 있다. 이와 같이 제m 라인(Lm)까지 순차적으로 구동될 수 있다. 이에 따라, 구동되는 라인(L1~Lm)에 포함되는 화소(PX1~PXm)의 계조를 나타내는 데이터가 디스플레이 데이터(DD1~DDn)로서 구동 유닛들(20_1~20_n)에 순차적으로 인가되므로 디스플레이 데이터(DD1~DDn)의 데이터값은 라인 단위로 변화될 수 있다.

계속하여 도 1을 참조하면, 제어 로직(30)은 디스플레이 패널(PD)의 현재 구동될 라인에 위치하는 화소에 대응하는 디스플레이 데이터(DD) (이하, 현재 라인 데이터라고 함)와, 이미 구동된 라인에 위치하는 화소에 대응하는 디스플레이 데이터(DD) (이하, 이전 라인 데이터라고 함)의 데이터값을 비교하고, 비교 결과에 기초하여 바이어스 선택 신호(BSS)를 생성할 수 있다.

예컨대 제어 로직(30)은 이전 라인 데이터와 현재 라인 데이터의 데이터값의 차이가 미리 설정된 기준값 이상이면, 로우 레벨의 바이어스 선택 신호(BSS)를 생성하고, 상기 데이터값의 차이가 상기 기준값 미만이면, 하이 레벨의 바이어스 선택 신호(BSS)를 생성할 수 있다. 또한, 다른 예로서, 제어 로직(30)은 이전 라인 데이터에 따른 계조 전압과 현재 라인 데이터에 따른 계조 전압의 전압차이가 미리 설정된 기준값 이상이면, 로우 레벨의 바이어스 선택 신호(BSS)를 생성하고, 상기 계조 전압차이가 상기 기준값 미만이면, 하이 레벨의 바이어스 선택 신호(BSS)를 생성할 수 있다.

한편, 각각의 라인(L1~Lm)이 구동되는 시간을 수평 라인 구동 시간이라고 하며, 하나의 수평 라인 구동 시간 내에 각각의 화소(PX1~PXm)에서 요구되는 계조 전압이 제공되어야 한다. 이때, 수평 라인 구동 시간은, 디스플레이 패널(DP)의 프레임 주파수 및 디스플레이 패널(DP)의 라인들(L1~Lm), 예컨대 게이트 라인의 수에 기초하여 결정될 수 있다.

출력 버퍼(21)는 수평 라인 구동 시간 내에 구동하는 화소에서 요구되는 계조 전압을 제공해야 하며, 요구되는 셋업 시간(setup time)의 특성을 만족해야 한다. 이때 셋업 시간이란, 출력 버퍼(21)가 하나의 화소를 구동할 수 있는 최대의 시간을 의미하며, 출력 버퍼(21)는 상기 셋업 시간 내에 화소를 요구되는 전압 레벨로 구동할 수 있는 구동능력을 갖추어야 한다. 출력 버퍼(21)의 슬루 레이트가 높으면, 상기 셋업 시간의 특성을 만족하기 용이하지만, 정적 전류가 증가한다. 반면, 출력 버퍼(21)의 슬루 레이트가 낮으면, 정적 전류가 감소되지만, 상기 셋업 시간의 특성을 만족하지 못할 수 있다.

본 발명의 실시 예에 따른 디스플레이 구동 회로(100)는 복수의 바이어스 전압 세트(VB_1, VB_2)를 생성하고, 디스플레이 데이터(DD)의 데이터값의 변화량에 기초하여 바이어스 전압 세트를 선택할 수 있다. 이에 따라, 이미지 적응적으로 출력 버퍼(21)의 슬루 레이트 및 정적 전류를 조절함으로써, 출력 버퍼(21)의 셋업 시간의 특성을 만족하면서도, 소비 전류를 감소시킬 수 있다. 또한, 출력 버퍼(21)의 각 단을 통해 흐르는 모든 정적 전류의 변화량을 조절함으로써, 정적 전류의 변화에 따라 출력 버퍼(21)의 오프셋이 증가되는 것을 방지할 수 있다.

도 4a 및 도 4b는 출력 버퍼의 정적 전류에 대한 슬루 레이트의 변화를 설명하는 도면이다.

도3을 참조하여 설명한 바와 같이, 복수의 화소들이 소스 라인(SL)에 연결될 수 있으며, 복수의 화소들과 소스 라인(SL)의 배선은 도시된 바와 같이 저항과 커패시터의 연결로 모델링될 수 있다. 디스플레이 패널(DP)이 제1 방향, 예컨대 X축 방향으로 라인 단위로 차례로 구동됨에 따라, 출력 버퍼(21)는 각 라인에 위치하는 화소에서 요구되는 계조 전압을 차례로 출력한다. 출력 버퍼(21)는 각각의 수평 라인 구동 시간 단위(1H) 내에 상기 계조 전압들을 출력하여야 한다. 이때, 상기 소스 라인(SL)의 저항과 커패시터에 의하여, 출력 버퍼(21)에 인가되는 계조 전압(VIN)의 변화 대비 출력 전압(VOUT)의 변화가 지연될 수 있다. 이를 출력 버퍼(21)의 슬루 레이트라고 한다. 이때, 출력 버퍼(21)에 인가되는 바이어스 전압 세트(VB)에 포함되는 k개의 바이어스 전압들의 전압 레벨에 따라서 출력 버퍼(21)의 정적 전류(ISB)가 변화될 수 있으며, 이에 따라 출력 버퍼(21)의 슬루 레이트가 가변될 수 있다.

도 4b는 각각의 정적 전류(ISB1, ISB2)에 대한 출력 버퍼(21)의 출력 전압(VOUT)의 변화를 도시하였다. 제1 정적 전류(ISB1)는 상대적으로 많은 양의 전류량을 나타내며 제2 정적 전류(ISB2)는 상대적으로 적은 양의 전류량을 나타낸다. 이에 따라, 제1 정적 전류(ISB1)가 출력 버퍼(21)에 흐를 때 출력 버퍼(21)의 슬루 레이트가 높고, 제2 정적 전류(ISB2)가 출력 버퍼(21)에 흐를 때, 출력 버퍼(21)의 슬루 레이트가 낮을 수 있다. 이와 같이, 출력 버퍼(21)에 흐르는 정적 전류(ISB)를 조절하여, 슬루 레이트를 가변 시킬 수 있으며, 출력 버퍼(21)의 출력 전압(VOUT)이 최대로 변화할때, 예컨대 출력 전압(VOUT)이 최저 계조 전압(0gy)에서 최대 계조 전압(255gy)으로 변화될 때, 수평 라인 구동 시간(1H) 내에 전압 변화가 이루어질 수 있도록 출력 버퍼(21)의 슬루 레이트 및 정적 전류(ISB)가 설정될 수 있다.

도 5a 내지 도 5c는 본 발명의 실시 예에 따른, 디스플레이 데이터의 변화에 기초한 정적 전류의 조절을 설명하는 도면이다.

도 5a를 참조하면, 제1 출력 버퍼(21_1)는 디스플레이 패널(DP) 상의 제1 영역(AR1)의 일부를 구동하고, 제2 출력 버퍼(21_2)는 디스플레이 패널(DP) 상의 제2 영역(AR2)의 일부를 구동할 수 있다. 이때, 도 5b 및 5c에 도시된 바와 같이, 제1 영역(AR1)과 제2 영역(AR2)을 확대하면, 사물의 경계선에서 계조 변화가 크고, 나머지 부분에서는 동일 계조 또는 유사한 계조가 표시될 수 있다. 이때, 도시된 바와 같이, 제1 출력 버퍼 또는 제2 출력 버퍼(21_1, 21_2)가 구동하는 화소들 간의 계조 변화가 클 때는 정적 전류(ISB)를 증가시키고, 화소들 간의 계조 변화가 적을 때는 정적 전류(ISB)를 감소시켜 이미지 적응적으로 정적 전류(ISB)를 조절할 수 있다. 전술한 바와 같이, 본 발명의 실시 예에 따른 도 1의 디스플레이 구동 회로의 경우, 화소들 간의 계조 변화가 클 때는 제1 바이어스 전압 세트(VB_1)를 선택하여, 정적 전류(ISB)를 증가시키고, 화소들 간의 계조 변화가 적을 때는 제2 바이어스 전압 세트(VB_2)를 선택하여 정적 전류(ISB)를 감소시킬 수 있다.

도 5b에서 화소들(PX1~PX8) 내부에 기재된 숫자는 각 화소들의 계조를 나타낸다. 제1 화소(PX1) 부터 제3 화소(PX3)는 계조 변화가 없고, 제3 화소(PX3)에서 제4 화소(PX4) 사이에는 계조 변화가 적으며, 제4 화소(PX4)에서 제6화소(PX6) 사이의 계조 변화는 크다. 다시 제6 화소(PX6)내지 제8 화소 (PX8) 사이의 계조 변화는 없다. 그러므로, 제5 화소(PX5) 및 제6 화소(PX6)를 구동할 때는 제1 출력 버퍼(21_1)에 상대적으로 큰 정적 전류(ISB1)가 흐르도록 조절하고, 다른 구동 구간에는 제1 출력 버퍼(21_1)에 상대적으로 작은 정적 전류(ISB2)가 흐르도록 조절할 수 있다.

또한, 도 5c를 참조하면, 제2 영역(AR2)의 제1 화소(PX1) 내지 제8 화소(PX8) 사이에는 계조 변화가 없다. 그러므로, 제2 출력 버퍼(21_2)에 작은 정적 전류(ISB2)가 흐르도록 조절할 수 있다.

이와 같이, 디스플레이 패널(DP)에 표시되는 이미지에 적응적으로 각각의 출력 버퍼의 정적 전류(ISB)를 조절함으로써, 출력 버퍼의 슬루 레이트 특성을 만족하면서 소비 전류를 감소시킬 수 있다.

도 6은 도 1의 디스플레이 구동 회로를 보다 상세하게 나타내는 블록도이다.

도 6을 참조하면, 디스플레이 구동 회로(100a)는 바이어스 블록(10a), 구동 유닛(20a) 및 제어 로직(30a)을 포함할 수 있다.

바이어스 블록(10a)은 각각이 제1 바이어스 전압 세트(VB_NR) 및 제2 바이어스 전압 세트(VB_LP)를 생성하여 출력하는 제1 내지 제2 바이어스 회로(11, 12)를 포함할 수 있다. 이때, 제1 바이어스 전압 세트(VB_NR)는 노말 모드 바이어스 전압 세트이고, 제2 바이어스 전압 세트(VB_LP)는 저전력 모드 바이어스 전압 세트일 수 있다. 일 실시 예에 있어서, 상기 제1 바이어스 전압 세트(VB_NR)에 포함되는 복수의 바이어스 전압들 및 상기 제2 바이어스 전압 세트(VB_LP)에 포함되는 복수의 바이어스 전압들의 전압 레벨은 디스플레이 패널(DP)의 특성에 기초하여 가변될 수 있다. 예를 들어, 디스플레이 패널의 저항 또는 커패시터가 클 경우, 출력 버퍼(21)의 구동 능력을 높이기 위하여, 출력 버퍼(21)의 정적 전류(ISB)가 증가되도록 상기 복수의 바이어스 전압들의 전압 레벨이 조정될 수 있다. 이때, 제1 바이어스 회로(11) 및 제2 바이어스 회로(12)에는 바이어스 제어 신호(미도시)가 인가되고, 제1 바이어스 회로(11) 및 제2 바이어스 회로(12)는 상기 바이어스 제어 신호에 응답하여, 복수의 바이어스 전압들의 전압 레벨을 조절할 수 있다. 예를 들어, 상기 바이어스 제어 신호에 응답하여 제1 및 제2 바이어스 회로(11, 112) 내부에 구비되는 소자, 예컨대 저항 소자의 소자값이 증가 또는 감소되어, 복수의 바이어스 전압들의 전압 레벨이 조절될 수 있다.

구동 유닛(20a)은 선택기(22), 출력 버퍼(21), 디지털-아날로그 디코더(23) 및 래치(25)를 포함할 수 있다. 또한 구동 유닛(20a)은 레벨 쉬프터(24)를 더 포함할 수 있다.

선택기(22) 및 출력 버퍼(21)는 도 1을 참조하여 설명한 바와 동일하므로 중복되는 설명은 생략하기로 한다.

래치(25)는 제어 로직(30a)으로부터 제공되는 바이어스 제어 신호(BSS) 및 디스플레이 데이터(DD[7:0])를 수신하고 저장한다. 디스플레이 데이터(DD[7:0])는 복수의 비트를 포함하며, 도시된 바와 같이, 8비트의 신호인 것으로 가정하기로 한다. 바이어스 제어 신호(BSS)는 1비트의 신호일 수 있다.

레벨 쉬프터(24)는 디지털 신호인 바이어스 제어 신호(BSS) 및 디스플레이 데이터(DD[7:0])가 선택기(22), 디지털 아날로그 디코더(23)와 같은 아날로그 회로에서 이용될 수 있도록 바이어스 제어 신호(BSS) 및 디스플레이 데이터(DD[7:0])의 전압 레벨을 높일 수 있다.

디지털-아날로그 디코더(23)는 복수의 계조 전압(VG)을 수신하고, 상기 복수의 계조 전압(VG)들 중 디스플레이 데이터(DD[7:0])에 대응하는 계조 전압(VG)을 선택하여 출력 버퍼(21)에 제공한다. 디스플레이 데이터(DD[7:0])가 8비트의 신호일 경우, 256개의 계조 전압(VG) 중 하나가 선택될 수 있다.

도1을 참조하여 전술한 바와 같이 제어 로직(30a)은 디스플레이 데이터(DD[7:0])의 데이터값의 변화에 기초하여 바이어스 선택 신호(BSS)를 생성할 수 있다. 이를 위해, 제어 로직(30a)은 라인 버퍼(31) 및 비교기(32)를 포함할 수 있다. 라인 버퍼(31)는 디스플레이 데이터(DD[7:0])의 적어도 일부를 저장하고, 소정의 시간 지연시켜 이전 라인 데이터(PLD)로서 출력할 수 있다. 예컨대, 상기 소정의 시간은 하나의 수평 라인 구동 시간(1H)일 수 있다.

비교기(32)는 상기 라인 버퍼(31)로부터 출력되는 이전 라인 데이터(PLD)와 현재 입력된 디스플레이 데이터(DD[7:0])의 적어도 일부인 현재 라인 데이터(CLD)를 수신하고, 이전 라인 데이터(PLD)와 현재 라인 데이터(CLD)를 비교하여 바이어스 선택 신호(BSS)를 생성할 수 있다. 바이어스 선택 신호(BSS)는 적어도 한 비트 이상의 신호이며, 예컨대 바이어스 블록(10a)이 두 개의 바이어스 회로(11, 12)를 포함할 경우, 바이어스 선택 신호(BSS)는 1 비트의 신호일 수 있다. 상기 바이어스 선택 신호(BSS)는 출력 버퍼(21)의 노말 동작 모드 또는 저 전력 동작 모드를 나타내는 신호일 수 있다.

일 실시 예에 있어서, 비교기(32)는 이전 라인 데이터(PLD)와 현재 라인 데이터(CLD)의 데이터값의 차이가 기준값 이상이면, 제1 레벨, 예컨대 로우 레벨의 바이어스 선택 신호(BSS)를 생성하고, 상기 데이터값의 차이가 상기 기준값 미만이면, 제2 레벨, 예컨대 하이 레벨의 바이어스 선택 신호(BSS)를 생성할 수 있다. 한편, 상기 기준값은 디스플레이 패널의 특성, 출력 버퍼의 특성 및 전체 계조의 수 등에 기초하여 미리 설정될 수 있다. 일 실시 예에 있어서, 디스플레이 패널(DP)에 표시되는 전체 계조 수에 대한 소정의 비율에 해당하는 값이 기준값으로 설정될 수 있다. 예를 들어, 전체 계조수가 256계조일 경우, 상기 256계조의 약 30% 정도에 해당하는 76이 기준값으로 설정되고, 이전 라인 데이터(PLD) 와 현재 라인 데이터(CLD)의 데이터값의 차이가 상기 76이상인지 또는 미만인지에 따라 바이어스 선택 신호(BSS)를 생성할 수 있다. 그러나, 이는 일 예일 뿐이며, 본 발명의 기술적 사상은 이에 제한되는 것은 아니다. 상기 기준값의 설정은 다양하게 변형 가능하다.

다른 실시 예에 있어서, 비교기(32)는 이전 라인 데이터(PLD)와 현재 라인 데이터(CLD)의 상위 비트들을 비교하여 디스플레이 데이터(DD[7:0])의 데이터값의 변화량을 판단할 수 있다.

비교기(32)에서 출력되는 바이어스 선택 신호(BSS)는 디스플레이 데이터(DD[7:0])와 함께 구동 유닛(20a)에 제공되고, 출력 버퍼(21)의 정적 전류(ISB)를 조절하기 위한 바이어스 전압 세트(VB)를 선택하는데 이용될 수 있다.

한편, 본 실시 예에서 제어 로직(30a)은 구동 유닛(20a)과 별개인 것으로 도시되었으나, 이에 제한되는 것은 아니다. 다른 실시 예에 있어서 제어 로직(30a)은 구동 유닛(20a) 내부에 구현될수도 있다.

도 7은 도 6의 디스플레이 구동 회로의 타이밍도이다.

도 6에서 비교기(32)는 디스플레이 데이터(DD[7:0])의 데이터값의 변화가 20계조 이하에 해당하는 경우, 예컨대, 이전 라인 데이터(PLD)와 현재 라인 데이터(CLD)의 데이터값의 차이가 20계조 미만에 해당하는 경우, 계조 변화가 작다고 판단하고, 출력 버퍼(21)를 저 전력으로 구동하는 것으로 가정하기로 한다.

도 7을 참조하면, 제1 구간(T1) 내지 제5 구간(T5)에 디스플레이 데이터(DD[7:0])가 수신될 수 있다. 각각의 구간(T1~T5)은 하나의 수평 라인 구동 시간(1H)에 해당할 수 있다. 각 구간(T1~T5)에 수신되는 디스플레이 데이터(DD[7:0])는 서로 상이할 수 있으며, 또는 동일할 수도 있다. 제1 구간(T1) 내지 제5 구간(T5)에 각각의 디스플레이 데이터(DD[7:0])에 대응하는 계조를 나타내는 출력 전압(VOUT)이 출력 버퍼(21)로부터 출력될 수 있다. 제1 구간(T1) 내지 제4 구간(T4)에 수신된 디스플레이 데이터(DD[7:0])는 제어 로직(30a)의 라인 버퍼(31)에 저장된 후, 제2 구간(T2) 내지 제5 구간(T5)에 이전 라인 데이터(PLD[7:0])로서 출력되고, 이전 라인 데이터(PLD[7:0])는 제어 로직(30a)의 비교기(32)에 제공될 수 있다. 제1 구간(T1) 내지 제5 구간(T5)에 수신된 디스플레이 데이터(DD[7:0])는 현재 라인 데이터(CLD[7:0])로서 비교기(32)에 제공될 수 있다. 각 구간(T2~T5)에 비교기(32)는 이전 라인 데이터(PLD[7:0])와 현재 라인 데이터(CLD[7:0])를 비교하여, 바이어스 선택 신호(BSS)를 생성할 수 있다. 제2 구간(T2) 및 제5 구간(T5)에는 이전 라인 데이터(PLD[7:0])와 현재 라인 데이터(CLD[7:0])의 데이터값의 차이가 20계조 미만이므로, 바이어스 선택 신호(BSS)는 제2 레벨, 예컨대 하이 레벨로 설정되고, 제2 바이어스 전압 세트(VB_LP)가 선택되어, 출력 버퍼(21)에 인가될 수 있다. 이에 따라, 출력 버퍼(21)의 정적 전류(IBS)는 낮아지고, 출력 버퍼(21)는 저전력 동작할 수 있다.

제3 구간(T3) 및 제4 구간(T4)에는 이전 라인 데이터(PLD[7:0])와 현재 라인 데이터(CLD[7:0])의 데이터값의 차이가 20계조 이상이므로, 바이어스 선택 신호(BSS)는 제1 레벨, 예컨대 로우 레벨로 설정되고, 제1 바이어스 전압 세트(VB_NR)가 선택되어, 출력 버퍼(21)에 인가될 수 있다. 이에 따라, 출력 버퍼(21)의 정적 전류(IBS)는 높아지고, 출력 버퍼(21)는 노말 동작할 수 있다.

한편, 바이어스 선택 신호(BSS)는 기본적으로 제1 레벨, 예컨대 로우 레벨로 설정될 수 있다. 제1 구간(T1)에는 이전 구간에 인가된 디스플레이 데이터(DD[7:0])가 없으므로, 비교기(32)는 정상적으로 동작할 수 없다. 이때, 바이어스 선택 신호(BSS)가 제1 레벨, 예컨대 로우 레벨이므로, 제1 바이어스 전압 세트(VB_NR)가 구동 출력 버퍼(21)에 인가되고, 출력 버퍼(21)의 정적 전류는 높게 설정될 수 있다.

도 7을 참조하면, 제1, 제3 및 제4 구간(T1, T3, T4)과 같이, 출력 전압(VOUT)의 변화 폭이 큰 경우에는 출력 버퍼(21)의 정적 전류(IBS)가 높게 설정되어, 출력 버퍼(21)의 슬루 레이트가 높아질 수 있다. 제2 및 제5 구간(T2, T5)과 같이, 출력 전압(VOUT)의 변화 폭이 작은 경우에는 출력 버퍼(21)의 정적 전류(IBS)가 낮게 설정되어, 출력 버퍼(21)의 슬루 레이트가 낮아지고 동시에 소비 전류를 줄일 수 있다.

도 8은 본 발명의 실시 예에 따른 출력 버퍼의 정적 전류를 설명하는 도면이다.

도 8을 참조하면, 출력 버퍼(21a)는 입력단(IS), 중간단(MS) 및 출력단(OS)을 포함할 수 있으며, 바이어스 전압 세트(VB)에 포함되는 복수의 바이어스 전압(VB1, VB2, VB3)에 의하여, 입력단(IS), 중간단(MS) 및 출력단(OS) 각각의 정적 전류(I1, I2, I3)가 제어될 수 있다. 이에 따라, 출력 버퍼(21a) 전체의 정적 전류(ISB)가 조절될 수 있다. 또한, 각각의 정적 전류(I1, I2, I3)의 변화율은 출력 버퍼(21a)의 전체 정적 전류(ISB)의 변화율과 동일할 수 있다. 예컨대 도 1의 디스플레이 구동 회로(100)에서, 제2 바이어스 전압 세트(VB_2)가 선택되어, 출력 버퍼(21a)가 저 전력 동작할 때의 정적 전류(ISB)의 전류량이, 제1 바이어스 전압 세트(VB_1)가 선택되어, 출력 버퍼(21a)가 노말 동작할 때의 정적 전류(ISB)의 전류량의 30%에 해당한다고 가정할 경우, 저 전력 동작 시의 입력단(IS), 중간단(MS) 및 출력단(OS) 각각의 정적 전류(I1, I2, I3)의 전류량은 노멀 동작 시의 입력단(IS), 중간단(MS) 및 출력단(OS) 각각의 정적 전류(I1, I2, I3)의 전류량의 30%에 해당할 수 있다.

한편, 도 8에서는 출력 버퍼(21a)가 세개의 단(Stage)을 포함하는 것으로 도시되었으나 이는 일 실시 예이며, 이에 제한되는 것은 아니다. 출력 버퍼(21a)는 입력단(IS) 및 출력단(OS)을포함하는 적어도 두 개 이상의 단(Stage)을 포함할 수 있다. 또한, 복수의 바이어스 전압(VB1, VB2, VB3) 각각에 응답하여 입력단(IS), 중간단(MS) 및 출력단(OS) 의 정적 전류(I1, I2, I3)가 각각 제어되는 것으로 도시되었으나, 이는 일 실시 예이며, 이에 제한되는 것은 아니다. 각각의 단의 정적 전류(ISB)는 복수의 바이어스 전압(VB1, VB2, VB3) 중 적어도 하나 이상의 바이어스 전압에 의하여 조절될 수 있으며, 복수의 바이어스 전압(VB1, VB2, VB3)이 유기적으로 이용될 수도 있다.

도 9은 본 발명의 일 실시 예에 따른 출력 버퍼의 일 구현 예를 나타내는 회로도이다.

도 9를 참조하면, 출력 버퍼(21a)는 복수의 PMOS 트랜지스터(MP), NMOS 트랜지스터(NP) 및 커패시터(C)가 연결되어 구현될 수 있으며, 입력단(IS), 중간단(MS) 및 출력단(OS)을포함할 수 있다.

입력단(IS)은 외부로부터의 입력 신호를 수신하며, 차동 모드 입력 구조를 가질 수 있다. 중간단(MS)은 입력단(IS)으로부터 출력된 신호들을 수신하여 증폭할 수 있다. 예를 들어, 중간단(MS)은 폴디드 캐스코드 구조로 구현될 수 있으며, 전류 미러링 등의 동작을 수행할 수 있다. 출력단(OS)은 중간단(MS)으로부터 출력된 신호들에 기초하여 출력 단자(OUT)를 통해 출력 전압을 출력한다.

입력단(IS), 중간단(MS) 및 출력단(OS) 각각에 흐르는 정적 전류(I1, I2_1, I2_2 및 I3)는 복수의 바이어스 전압들(VB11, VB12, VB21, V22, VB31, VB32, VB33, VB34)에 의해 제어될 수 있다.

한편 출력 버퍼(21a)의 슬루 레이트 제어를 위해, 복수의 바이어스 전압들(VB11, VB12, VB21, V22, VB31, VB32, VB33, VB34) 중 일부의 전압 레벨이 변경될 경우, 각각의 단에 흐르는 정적 전류(I1, I2_1, I2_2 및 I3)의 전류비가 달라지고, 이에 따라 출력 버퍼(21a)의 오프셋이 증가될 수 있다. 그러나, 본 발명의 실시 예에 따른 디스플레이 구동 회로(도 1의 100)는 바이어스 블록(10)에서 복수의 바이어스 전압 세트(VB_1, VB_2)을 생성하고, 출력 버퍼(21a)의 동작 모드에 따라, 복수의 바이어스 전압 세트(VB_1, VB_2) 중 하나를 선택하여 이용하는데, 이때, 복수의 바이어스 전압 세트(VB_1, VB_2) 각각에 포함되는 복수의 바이어스 전압들(VB11, VB12, VB21, V22, VB31, VB32, VB33, VB34)은 출력 버퍼(21a)의 각각의 단에 흐르는 정적 전류(I1, I2_1, I2_2 및 I3)의 전류비가 일정하게 유지되도록 전압 레벨이 설정될 수 있다. 그러므로, 선택기(22)에서 선택되는 바이어스 전압 세트가 변경되어, 출력 버퍼(21a)의 슬루 레이트가 변화되더라도, 각각의 단에 흐르는 정적 전류(I1, I2_1, I2_2 및 I3)의 전류비가 변하지 않아, 출력 버퍼(21a)의 오프셋이 증가되는 것이 방지될 수 있다.

도 10는 본 발명의 다른 실시 예에 따른 디스플레이 구동 회로를 나타내는 블록도이다.

도 10을 참조하면, 디스플레이 구동 회로(200)는 바이어스 블록(10), 복수의 구동 유닛들(20a_1~20a_n) 및 제어 로직(30a)을 포함할 수 있다. 바이어스 블록(10)은 도 1 및 도 6의 디스플레이 구동 회로(100, 100a)의 바이어스 블록(10, 10a)과 동일한바, 중복되는 설명은 생략하기로 한다. 복수의 구동 유닛들(20a_1~20a_n)은 동일한 구조를 가지며, 구동 유닛들(20a_1~20a_n) 각각은 제1 바이어스 전압 세트(VB_NR) 및 제2 바이어스 전압 세트(VB_LP)를 수신하고, 대응하는 바이어스 선택 신호(BSS1~BSSn)에 응답하여, 제1 바이어스 전압 세트(VB_NR) 및 제2 바이어스 전압 세트(VB_LP) 중 하나를 바이어스 전압 세트(VB)로서 선택할 수 있다. 구동 유닛들(20a_1~20a_n)의 구성 및 동작은 도 6의 구동 유닛(20a)과 유사하다. 그러므로 중복되는 설명은 생략하기로 한다.

제어 로직(30a)은 복수의 디스플레이 데이터(DD1[7:0]~DDn[7:0]) 각각의 데이터의 변화량에 기초하여 바이어스 선택 신호들(BSS1~BSSn)을 생성할 수 있다. 바이어스 선택 신호들(BSS1~BSSn)은 각각 대응하는 구동 유닛(20a_1~20a_n)에 제공될 수 있다. 바이어스 선택 신호들(BSS1~BSSn)은 대응하는 디스플레이 데이터(DD1[7:0]~DDn[7:0])와 함께 구동 유닛(20a_1~20a_n)에 제공될 수 있다. 이에 따라, 복수의 구동 유닛(20a_1~20a_n)은 대응하는 디스플레이 데이터 (DD1[7:0]~DDn[7:0])에 기초하여, 개별적으로 바이어스 전압 세트(VB)를 선택하고, 정적 전류(ISB)를 제어할 수 있다.

도 11은 본 발명의 일 실시 예에 따른 디스플레이 구동 방법을 나타내는 흐름도이다.

도 11을 참조하면, 우선, 제1 바이어스 전압 세트 및 제2 바이어스 전압 세트를 생성한다(S110). 제1 바이어스 전압 세트 및 제2 바이어스 전압 세트는 서로 대응하는 동일한 수의 바이어스 전압들, 예컨대 출력 버퍼에 인가되는 바이어스 전압들에 대응하는 바이어스 전압들을 포함할 수 있다. 일 실시 예에 있어서, 제1 바이어스 전압 세트는 출력 버퍼의 노멀 동작을 위한 바이어스 전압들을 포함하고, 제2 바이어스 전압 세트는 출력 버퍼의 저 전력 동작을 위한 바이어스 전압들을 포함할 수 있다.

디스프레이 데이터의 이전 라인 데이터와 현재 라인 데이터를 비교한다(S120). 디스플레이 데이터는 출력 버퍼가 구동하는 화소에 대응하는 계조를 나타내는 디지털 데이터이다. 디스플레이 데이터는 출력 버퍼에 의하여 순차적으로 구동되는 화소에 대응하여 변화될 수 있다. 이때, 디스플레이 데이터의 현재 라인 데이터는 출력 버퍼에 의하여 현재 구동될 화소에 대응하는 디스플레이 데이터를 의미하고, 이전 라인 데이터는 이전에 구동된 화소에 대응하는 디스플레이 데이터를 의미한다.

상기 디스플레이 데이터의 이전 라인 데이터와 현재 라인 데이터의 비교값이 기준값 미만인지 판단한다(S130). 데이터 비교값이 기준값 이상이면, 제1 바이어스 전압 세트를 선택한다(S140). 데이터 비교값이 기준값 미만이면, 제2 바이어스 전압 세트를 선택한다(S150). 디스플레이 데이터의 이전 라인 데이터와 현재 라인 데이터의 비교값이 기준값 미만일 경우, 출력 버퍼에서 출력되는 전압의 변화 폭이 크지 않으므로, 출력 버퍼의 슬루 레이트가 낮아도 무방하다. 따라서, 출력 버퍼가 저 전력으로 동작할 수 있도록, 즉 출력 버퍼의 정적 전류가 감소되도록 제2 바이어스 전압 세트를 선택할 수 있다.

선택된 바이어스 전압 세트를 출력 버퍼에 인가하여 출력 버퍼를 바이어스하고(S160), 출력 버퍼가 입력단자로 인가되는 계조 전압을 전류 버퍼링하여 소스 라인으로 출력한다(S170).

상기 데이터 비교 단계(S120) 내지 계조 전압 출력 단계(S170)는 디스플레이 패널의 각 라인이 구동될 때마다 반복될 수 있다.

도 12는 본 발명의 다른 실시 예에 따른 디스플레이 구동 회로를 나타내는 블록도이다.

도 12의 디스플레이 구동 회로(300)의 구성 및 동작은 도 1의 디스플레이 구동 회로(100)의 구성 및 동작과 유사하다. 다만, 도 12의 디스플레이 구동 회로(300)에서 바이어스 블록(310)은 제3 바이어스 회로(313)를 더 포함할 수 있다. 제1 내지 제3 바이어스 회로(311~313)는 각각 제1 바이어스 전압 세트(VB_HP), 제2 바이어스 전압 세트(VB_MP) 및 제3 바이어스 전압 세트(VB_LP)를 생성할 수 있다. 일 실시 예에 있어서, 제1 바이어스 전압 세트(VB_HP)는 출력 버퍼(321)의 고 전력 동작을 위한 바이어스 전압들을 포함하고, 제2 바이어스 전압 세트(VB_MP)는 출력 버퍼(321)의 중간 전력 동작을 위한 바이어스 전압들을 포함하고, 제3 바이어스 전압 세트(VB_LP)는 출력 버퍼(323)의 저 전력 동작을 위한 바이어스 전압들을 포함할 수 있다.

구동 유닛(320)의 선택기(322)는 바이어스 제어 신호(BSS)에 응답하여, 상기 제1 바이어스 전압 세트(VB_HP), 제2 바이어스 전압 세트(VB_MP) 및 제3 바이어스 전압 세트(VB_LP) 중 하나를 출력 버퍼(321)에 인가되는 바이어스 전압 세트(VB)로 선택할 수 있다. 한편, 세 개의 바이어스 전압 세트(VB_HP, VB_MP, VB_LP) 중 하나를 선택하여야 하므로, 바이어스 선택 신호(BSS)는 적어도 두 비트를 데이터를 포함할 수 있다.

제어 로직(330)은 디스플레이 데이터(DD)에 기초하여 바이어스 선택 신호(BSS)를 생성할 수 있다. 도 1을 참조하여 전술한 바와 같이, 제어 로직(330)은 디스플레이 데이터(DD)의 데이터값의 변화에 기초하여 바이어스 선택 신호(BSS)를 생성할 수 있다. 제어 로직(30)은 디스플레이 패널(PD)의 현재 구동될 라인에 위치하는 화소에 대응하는 디스플레이 데이터(DD) (이하, 현재 라인 데이터라고 함)와, 이미 구동된 라인에 위치하는 화소에 대응하는 디스플레이 데이터(DD) (이하, 이전 라인 데이터라고 함)의 데이터값을 비교하고, 비교 결과에 기초하여 바이어스 선택 신호(BSS)를 생성할 수 있다. 예컨대 제어 로직(330)은 디스플레이 데이터(DD)의 이전 라인 데이터와 현재 라인 데이터의 데이터값의 차이가 제1 기준값 이상이면, 제1 바이어스 전압 세트(VB_HP)를 선택하는 상태의 바이어스 선택 신호(BSS)를 생성하고, 상기 데이터값의 차이가 제1 기준값 미만, 제2 기준값 이상이면, 제2 바이어스 전압 세트(VB_MP)를 선택하는 상태의 바이어스 선택 신호(BSS)를 생성하고, 상기 데이터값의 차이가 제2 기준값 미만이면, 제3 바이어스 전압 세트(VB_LP)를 선택하는 상태의 바이어스 선택 신호(BSS)를 생성할 수 있다. 출력 버퍼(321)는 제1 내지 제3 바이어스 전압 세트(VB_HP, VB_MP, VB_LP) 중 하나의 바이어스 전압 세트에 기초하여 바이어스될 수 있으며, 이에 따라 출력 버퍼(321)의 정적 전류(ISB)는 세 단계로 구분되며, 출력 버퍼(321)는 세 단계의 동작 모드, 예컨대 고전력 동작 모드, 중간 전력 동작 모드 및 저 전력 동작 모드로 동작할 수 있다.

한편, 바이어스 블록(310)은 네 개 이상의 바이어스 전압 세트들을 생성할 수도 있으며, 이에 따라, 도 1 및 도 12를 참조하여 설명한 바에 기초하여, 디스플레이 구동 회로(100, 300)의 구성은 다양하게 변형 가능하다.

도 13은 는 본 명의 다른 실시 예에 따른 디스플레이 구동 방법을 나타내는 흐름도이다.

도 13을 참조하면, 디스플레이 구동 회로는 복수의 바이어스 전압 세트를 생성한다(S120). 복수의 바이어스 전압 세트들은 동일한 수의 바이어스 전압들을 포함할 수 있다. 복수의 바이어스 전압 세트들 각각에 포함되는 복수의 바이어스 전압의 전압 레벨에 따라 출력 버퍼의 정적 전류의 전류량이 제어될 수 있다.

디스플레이 데이터가 인가되면, 디스프레이 데이터의 이전 라인 데이터와 현재 라인 데이터를 비교한다(S220).

이후, 데이터 비교값에 기초하여 복수의 바이어스 전압 세트들 중 하나의 바이어스 전압 세트를 선택한다(S230). 예컨대 복수의 바이어스 전압 세트가 세 개의 바이어스 전압 세트를 포함할 경우, 데이터 비교값의 비교 결과는 세가지 경우로 구분될 수 있으며, 각각의 경우에 따라 세 개의 바이어스 전압 세트들 중 하나가 선택될 수 있다.

선택된 바이어스 전압 세트를 출력 버퍼에 인가하여 출력 버퍼를 바이어스하고(S240). 출력 버퍼가 입력단자로 인가되는 계조 전압을 전류 버퍼링하여 소스 라인으로 출력할 수 있다(S250). 상기 데이터 비교 단계(S220) 내지 계조 전압 출력 단계(S250)는 디스플레이 패널의 각 라인이 구동될 때마다 반복될 수 있다.

전술한 본 발명의 실시 예에 따른 디스플레이 구동 방법에 따르면, 출력 버퍼에는 디스플레이 데이터의 변화에 따라 선택된 바이어스 전압 세트에 대응하는 정적 전류가 흐를수 있다. 디스플레이 데이터에 기초하여, 즉 이미지 적응적으로 출력 버퍼의 슬루 레이트를 제어함으로써, 출력 버퍼의 정적 전류를 감소시킬 수 있다.

도 14는 본 명의 일 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다.

도 14를 참조하면, 디스플레이 장치(1000)는 디스플레이 패널(DP) 및 구동 회로(DRVC)를 포함한다.

디스플레이 패널(DP)은 프레임 단위로 이미지를 표시한다. 디스플레이 패널(DP)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이 및 플렉시블(flexible) 디스플레이로 구현될 수 있고, 그 밖에 다른 종류의 평판 디스플레이로 구현될 수 있다. 설명의 편의상, 이하 본 발명을 설명함에 있어서 액정 디스플레이 패널을 예를 들어 설명하기로 한다.

디스플레이 패널(DP)은 행방향으로 배열된 게이트 라인들(GL1~GLm), 열방향으로 배열된 소스 라인들(SL1~SLn) 및 상기 게이트 라인들(GL1~GLm) 및 소스 라인들(SL1~SLn)의 교차 지점에 형성된 픽셀(PX)들을 구비한다. 액정 디스플레이 패널에서 픽셀(PX)은 도시된 바와 같이, 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)의 드레인에 연결되는 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함한다. 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)의 타단에는 공통전압(Vcom)이 연결될 수 있다. 게이트 라인(GL1~GLm)이 순차적으로 스캔되면, 선택된 게이트 라인에 연결된 픽셀(PX)의 박막 트랜지스터(TFT)가 턴 온되고, 이어서 각 소스 라인(SL1~SLn)에 디스플레이 데이터(DD)에 대응하는 계조 전압이 인가된다. 계조 전압은 해당 픽셀(PX)의 박막 트랜지스터(TFT)를 거쳐 액정 커패시터(Clc)와 스토리지 커패시터(Cst)에 인가되며, 액정 및 스토리지 커패시터(Clc, Cst)들이 구동됨으로써 디스플레이 동작이 이루어진다.

구동 회로(DRVC)는 소스 드라이버(1100), 게이트 드라이버(1200), 타이밍 컨트롤러(1300), 전압 발생부(1400)를 포함할 수 있다. 구동 회로(DRVC)는 하나의 반도체 칩 또는 복수의 반도체 칩으로 구현될 수 있다.

타이밍 컨트롤러(1300)는 외부 장치(예를 들어, 호스트 장치(미도시))로부터 디스플레이 데이터(DD_ext), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 클럭 신호(DCLK) 및 데이터 인에이블 신호(DE)를 수신하고, 상기 수신된 신호들에 기초하여 게이트 드라이버(1200) 및 소스 드라이버(1300)를 제어하기 위한 제어신호(BSS, CONT1, CONT2)를 생성할 수 있다. 또한, 타이밍 컨트롤러(1300)는 외부로부터 수신한 디스플레이 데이터(DD_ext)를, 소스 드라이버(1100)와의 인터페이스 사양에 맞도록 포맷(format)을 변환한 디스플레이 데이터(DD)로 생성하고 이를 소스 드라이버(1100)에 전송한다. 한편, 도 1, 6, 10 및 12를 참조하여 설명한 제어 로직(30)은 타이밍 컨트롤러(1300)에 구비될 수 있다. 제어 로직(30)은 외부로부터 수신한 디스플레이 데이터(DD_ext)에 기초하여, 소스 드라이버(1100)에 구비되는 복수의 구동 유닛들(20_1~20n) 각각에 대응하는 바이어스 선택 신호(BSS)를 생성할 수 있다. 다른 실시 예에 있어서, 제어 로직(30)은 소스 드라이버(1100) 내부에 구비될 수도 있다.

게이트 드라이버(1200) 및 소스 드라이버(1100)는 타이밍 컨트롤러(1300)에서 제공된 제어신호(BSS, CONT1, CONT2)에 따라 디스플레이 패널(DP)의 픽셀들(PX)을 구동한다.

소스 드라이버(1100)는 소스 드라이버 제어 신호(CONT1)에 기초하여, 디스플레이 패널(DP)의 소스 라인들(SL1~SLn)을 구동한다. 소스 드라이버(1100)는 바이어스 블록(10) 및 복수의 구동 유닛들(20_1~20n)을 포함할 수 있다. 바이어스 블록(10)은 각각이 복수의 바이어스 전압을 포함하는 바이어스 전압 세트(VB_1, VB_2)를 생성하는 복수의 바이어스 회로(11, 12)를 포함할 수 있다. 복수의 구동 유닛들(20_1~20n)은 각각 상기 복수의 바이어스 전압 세트(VB_1, VB_2)를 수신하고, 대응하는 바이어스 선택 신호(BSS)에 기초하여 상기 복수의 바이어스 전압 세트(VB_1, VB_2) 중 하나의 바이어스 전압 세트를 선택할 수 있다. 선택된 바이어스 전압 세트에 포함되는 바이어스 전압은 구동 유닛(20_1~20_n) 내부에 구비되는 출력 버퍼(미도시)를 바이어스한다. 출력 버퍼의 슬루 레이트 및 정적 전류는 상기 선택된 바이어스 전압 세트에 의하여 제어될 수 있다.

게이트 드라이버(1200)는 디스플레이 패널(DP)의 게이트 라인(GL1~GLm)을 차례로 스캔한다. 게이트 드라이버(1200)는 선택된 게이트 라인에 게이트-온 전압(GON)을 인가함으로써 선택된 게이트 라인을 활성화 시키고, 소스 드라이버(1100)는 활성화된 게이트 라인에 연결된 픽셀들에 대응되는 계조 전압을 출력한다. 이에 따라, 디스플레이 패널(DP)은 한 수평 라인 단위로, 즉 한 행씩 이미지가 디스플레이될 수 있다.

전압 발생부(1400)는 구동 회로(DRVC) 및 디스플레이 패널(DP)에서 사용되는 전압들을 생성한다. 전압 발생부(1400)는 게이트-온 전압(GON), 게이트-오프 전압(GOFF), 공통전압(Vcom), 아날로그 전원 전압(VDDA) 등을 생성할 수 있다. 게이트-온 전압(GON) 및 게이트-오프 전압(GOFF)은 게이트 드라이버(1200)에 제공되어, 게이트 라인(G1~Gm)에 인가되는 게이트 신호를 생성하는데 이용된다. 공통전압(Vcom)은 디스플레이 패널(DP)의 픽셀들(PX)에 공통적으로 제공될 수 있다. 도시된 바와 같이 공통 전압(Vcom)은 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)의 일단에 제공될 수 있다. 아날로그 전원 전압(VDDA)은 소스 드라이버(1100) 동작시 사용될 수 있다.

도 15는 본 발명의 실시 예에 따른 디스플레이 모듈을 나타내는 도면이다.

도 15를 참조하면, 디스플레이 모듈(3000)은 디스플레이 장치(3100), 편광판(3200) 및 윈도우 글라스(3300)를 구비할 수 있다. 디스플레이 장치(3100)는 디스플레이 패널(3110), 인쇄 기판(3120) 및 디스플레이 구동 집적회로(3130)를 구비할 수 있다.

윈도우 글라스(3300)는 일반적으로 아크릴이나 강화유리 등의 소재로 제작되어, 외부 충격이나 반복적인 터치에 의한 긁힘으로부터 디스플레이 모듈(1500)을 보호한다. 편광판(3200)은 디스플레이 패널(3100)의 광학적 특성을 좋게 하기 위하여 구비될 수 있다. 디스플레이 패널(3110)은 인쇄 기판(3120) 상에 투명전극이 패터닝되어 형성될 수 있다. 디스플레이 패널(3110)은 프레임을 표시하기 위한 복수의 픽셀들을 포함한다. 일 실시 예에 따르면 디스플레이 패널(3110)은 액정 패널일 수 있다. 그러나 이에 제한되는 것은 아니고, 디스플레이 패널(3110)은 다양한 종류 디스플레이 소자들을 포함할 수 있다. 예컨대, 디스플레이 패널(3110)은 OLED(Organic Light Emitting Diode), ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), LED(Light Emitting Diode) 디스플레이, VFD(Vacuum Fluorescent Display) 중 하나 일 수 있다.

디스프레이 구동 집적회로(3130)는 본 발명의 실시 예들에 따른 디스플레이 구동 회로(100, 100a, 200, 300)를 포함할 수 있다. 본 실시 예에서는 디스플레이 구동 집적회로(3130)가 하나의 칩으로 도시되었으나, 이는 도시에 편의를 위함에 불과하고 복수의 칩으로 장착될 수 있다. 또한, 유리 소재의 인쇄 기판 상에 COG(Chip On Glass) 형태로 실장될 수 있다. 그러나, 이는 일 실시 예일 뿐, 디스플레이 구동 집적회로(3130)는 COF(Chip on Film), COB(chip on board) 등과 같이 다양한 형태로 실장될 수 있다.

디스플레이 모듈(3000)은 터치 패널(3400) 및 터치 컨트롤러(3410)를 더 포함할 수 있다. 터치 패널(3400)은 유리기판이나 PET(Polyethylene Terephthlate) 필름 위에 ITO(Indium Tin Oxide)와 같은 투명 전극이 패터닝되어 형성될 수 있다. 터치 컨트롤러(3410)는 터치 패널(3400)상의 터치 발생을 감지하여 터치 좌표를 계산하여 호스트(미도시)로 전달한다. 터치 컨트롤러(3410)는 디스플레이 구동 집적회로(3130)와 하나의 반도체 칩에 집적될 수도 있다.

도 16은 본 발명의 일 실시 예에 따른 디스플레이 시스템을 나타내는 도면이다.

도 16을 참조하면, 디스플레이 시스템(4000)은 시스템 버스(4010)에 전기적으로 연결되는 프로세서(4020), 디스플레이 장치(4050), 주변 장치(4030) 및 메모리(4040)를 포함할 수 있다.

프로세서(4020)는 주변 장치(4030), 메모리(4040) 및 디스플레이 장치(4050)의 데이터의 입출력을 제어하며, 상기 장치들간에 전송되는 이미지 데이터 의 이미지 처리를 수행할 수 있다. 디스플레이 장치(4050)는 디스플레이 패널(DP) 및 디스플레이 구동 집적회로(DRVC)를 포함하며, 시스템 버스(4010)를 통해 인가된 이미지 데이터들을 디스플레이 구동 집적회로(DRVC) 내부에 포함된 프레임 메모리 또는 라인 메모리에 저장하였다가 디스플레이 패널(DP)에 디스플레이한다. 디스플레이 장치(4050)는 도 13의 디스플레이 장치(1000)일 수 있으며, 디스플레이 구동 집적회로(DRVC)는 본 발명의 실시 예들에 따른 디스플레이 구동 회로(100, 100a, 200, 300)를 포함할 수 있다.

주변 장치(4030)는 카메라, 스캐너, 웹캠 등 동영상 이미지 또는 정지 이미지등을 전기적 신호로 변환하는 장치일 수 있다. 상기 주변 장치(4030)를 통하여 획득된 이미지 데이터는 상기 메모리(4040)에 저장될 수 있고, 또는 실시간으로 상기 디스플레이 장치(4050)의 패널에 디스플레이 될 수 있다. 메모리(4040)는 디램과 같은 휘발성 메모리 소자 및/또는 플래쉬 메모리와 같은 비휘발성 메모리 소자를 포함할 수 있다. 메모리(4040)는 DRAM, PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리, NAND 플래쉬 메모리, 그리고 퓨전 플래시 메모리(예를 들면, SRAM 버퍼와 NAND 플래시 메모리 및 NOR 인터페이스 로직이 결합된 메모리) 등으로 구성될 수 있다. 메모리(4040)는 주변 장치(4030)로부터 획득된 이미지 데이터를 저장하거나 또는 프로세서(4020)에서 처리된 이미지 신호를 저장할 수 있다.

본 발명의 실시 예에 따른 디스플레이 시스템(4000)은 태블릿 PC, TV 등과 같은 전자 제품에 구비될 수 있다. 그러나 이에 제한되는 것은 아니다. 디스플레이 시스템(4000)은 이미지를 표시하는 다양한 종류의 전자 제품에 구비될 수 있다.

도 17은 본 발명의 실시 예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타내는 도면이다. 본 발명에 따른 디스플레이 장치(5000)는 다양한 전자 제품에 채용될 수 있다. 스마트 폰(5900)에 채용될 수 있음을 물론이고, TV(5100), 은행의 현금 입출납을 자동적으로 대행하는 ATM기(5200), 엘리베이터(5300), 스마트 와치(5400), 태블릿 PC(5500), PMP(5600), e-book(5700) 및 네비게이션(5800) 등에 폭넓게 사용될 수 있다. 또한 디스플레이 장치(5000)는 웨어러블한 다양한 전자 장치에 탑재될 수도 있다.

이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100, 100a, 200, 300: 디스플레이 구동 회로
10: 바이어스 블록 11: 제1 바이어스 회로
12: 제2 바이어스 회로 20, 20a, 320: 구동 유닛
21, 21a: 출력 버퍼 22, 22a: 선택기
30, 30a, 330: 제어 로직

Claims (10)

1. 제1 바이어스 전압 세트를 생성하는 제1 바이어스 회로;
   제2 바이어스 전압 세트를 생성하는 제2 바이어스 회로;
   바이어스 선택 신호에 응답하여, 상기 제1 바이어스 전압 세트 및 상기 제2 바이어스 전압 세트 중 하나를 선택하는 선택기; 및
   상기 선택기로부터 선택된 바이어스 전압 세트의 복수의 바이어스 전압들에 기초하여 바이어스되고, 디스플레이 데이터에 대응하는 계조 전압을 버퍼링하여 출력하는 출력 버퍼를 포함하고,
   상기 바이어스 선택 신호는,
   상기 디스플레이 데이터의 현재 라인 데이터와 이전 라인 데이터의 데이터값의 차이에 기초하여 설정되고, 상기 데이터값의 차이가 기 설정된 기준값 이상이면 상기 바이어스 선택 신호는 상기 제1 바이어스 전압 세트가 선택되도록 설정되고, 상기 데이터값의 차이가 상기 기준값 미만이면 상기 제2 바이어스 전압 세트를 선택하도록 설정되는 것을 특징으로 하는 디스플레이 구동 회로.
2. 제1 항에 있어서, 상기 출력 버퍼는,
   입력단 및 출력단을 포함하는 복수의 단(Stage)구비하고, 상기 선택기에 의해 선택되는 상기 바이어스 전압 세트가 변경되면, 상기 복수의 단(Stage) 각각을 통해 흐르는 정적 전류가 변경되는 것을 특징으로 하는 디스플레이 구동 회로.
3. 제2 항에 있어서, 상기 복수의 단을 통해 흐르는 각각의 정적 전류는 실질적으로 동일한 비율로 변경되는 것을 특징으로 하는 디스플레이 구동 회로.
4. 제1 항에 있어서, 상기 제1 바이어스 전압 세트에 포함되는 복수의 바이어스 전압들에 대응하는 상기 제2 바이어스 전압 세트에 포함되는 복수의 바이어스 전압들의 전압 레벨은 서로 상이한 것을 특징으로 하는 디스플레이 구동 회로.
5. 제1 항에 있어서,
   상기 제1 바이어스 전압 세트에 의해 바이어스될 때의 상기 출력 버퍼의 정적 전류의 전류량은 상기 제2 바이어스 전압 세트에 의해 바이어스될 때의 상기 출력 버퍼의 정적 전류의 전류량보다 높은 것을 특징으로 하는 디스플레이 구동 회로.
6. 삭제
7. 삭제
8. 제1 항에 있어서, 상기 디스플레이 데이터의 현재 라인 데이터와 이전 라인 데이터를 비교하여 상기 바이어스 선택 신호를 생성하는 제어 로직을 더 구비하고,
   상기 제어 로직은,
   상기 디스플레이 데이터를 수신하여 이전 라인 데이터로서 출력하는 라인 버퍼; 및
   상기 디스플레이 데이터의 현재 라인 데이터와 상기 이전 라인 데이터를 비교하고, 비교 결과에 기초하여 상기 바이어스 선택 신호를 생성하는 비교기를 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
9. 제1 항에 있어서,
   제3 바이어스 전압 세트를 생성하는 제3 바이어스 회로를 더 포함하고,
   상기 선택기는, 상기 바이어스 선택 신호에 응답하여, 상기 제1 바이어스 전압 세트, 상기 제2 바이어스 전압 세트 및 상기 제3 바이어스 전압 세트 중 하나를 선택하는 것을 특징으로 하는 디스플레이 구동 회로.
10. 제9 항에 있어서, 상기 바이어스 선택 신호는,
    상기 디스플레이 데이터의 이전 데이터와 현재 데이터의 데이터값의 차이에 기초하여 설정되는 적어도 2bit의 신호인 것을 특징으로 하는 디스플레이 구동 회로.

Images