JP2010226591A

JP2010226591A - 表示装置駆動回路

Info

Publication number: JP2010226591A
Application number: JP2009073533A
Authority: JP
Inventors: Jun Hiratsuka; 準平塚
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2009-03-25
Filing date: 2009-03-25
Publication date: 2010-10-07
Also published as: CN101847361A; US8310507B2; US20100245399A1

Abstract

【課題】チップサイズを大きくすることなく、出力アンプ毎に最適な駆動能力を設定することができる表示装置駆動回路を提供することである。
【解決手段】本発明にかかる表示装置駆動回路は、異なる基準電位を有する少なくとも２つのバイアス配線１１ａ、１１ｂと、階調信号１４ａに基づきバイアス配線１１ａ、１１ｂのうちの一つを選択するセレクタ１２ａと、セレクタ１２ａにより選択されたバイアス配線の基準電位が供給されると共に、表示信号を生成し当該表示信号をデータ線に供給する出力アンプ１３ａと、を有する。
【選択図】図１

Description

本発明は表示装置の駆動回路に関し、特に出力アンプの駆動能力を制御する機能を備えた表示装置駆動回路に関する。

液晶を駆動する液晶ソースドライバは多数の出力アンプ回路を有し、この出力アンプ回路を動作させることで液晶パネルを駆動する。このとき、液晶パネルの種類や用途などにより出力アンプの駆動能力を調整している。一方、表示装置の発熱の低減、消費電力の低減のために、出力アンプ部での消費電力の削減も求められている。

また、昨今の液晶表示装置の大画面化により、液晶表示装置のデータ線の負荷容量が増大している。このような液晶表示装置の表示出力端子に表示信号を出力する液晶ソースドライバは、この表示信号の電位変動が大きいときには高駆動能力が必要となり、反対に電位変動が小さいときには駆動能力を低くしても十分にデータ線の負荷を駆動できる。そして、一般的に液晶ソースドライバはこのような特性をもつ出力アンプ回路で構成されていることが多い。
また、表示信号の電位変動の大きさは液晶表示装置の表示パターンにより異なるので、液晶ソースドライバは各表示パターンにより適切な駆動能力を設定する機能を各出力アンプ回路に備えている。

図３に、特許文献１に記載されている表示装置駆動回路（ソースドライバ）の出力部（特許文献１の図１５）に対応する回路図を示す。図３に示す回路は、出力トランジスタ３１と並列に配置された定電流源として動作するトランジスタ３２ａ、３２ｂと、スイッチ素子３３ａ、３３ｂにより構成されている。

ここで、表示装置の階調信号が８ビットのデジタル信号「Ｄ７、Ｄ６、Ｄ５、Ｄ４、Ｄ３、Ｄ２、Ｄ１、Ｄ０」とすると、最上位ビット（Most Significant Bit）はＤ７、最下位ビット（Least Significant Bit）はＤ０となる。また、大型の液晶表示装置では、高視野角技術が要求され、それに使用される液晶がノーマリブラックであることが多いことから、液晶はノーマリブラック液晶で説明する。ノーマリブラック液晶では、電圧無印加時に透過率が最低（黒表示）となり、電圧印加時に透過率が最大（白表示）となる。この時、階調信号「００００００００」が黒表示、階調信号「１１１１１１１１」が白表示だとする。白表示の領域か黒表示の領域かは、階調信号の上位ビットで判別する。図３に示す出力部の回路構成では、最上位ビット（Ｄ７）で白表示の領域か黒表示の領域かを判別している。

電位変動の大きい白表示か電位変動の小さい黒表示かを最上位ビット（Ｄ７）で判断する場合、Ｄ７が「１」である白表示の時はスイッチ素子３３ａをオンとし、スイッチ素子３３ｂをオフとし、トランジスタ３２ａ、３２ｂの両素子とも定電流源として動作させる。一方、最上位ビット（Ｄ７）が「０」である黒表示の時は、スイッチ素子３３ａをオフ、スイッチ素子３３ｂをオンとし、トランジスタ３２ａのみを定電流源として動作させる。ここで、トランジスタ３２ａとトランジスタ３２ｂが同じサイズであれば、黒表示時の定電流値は半分となり駆動能力を小さくし表示品質を落とすことなく液晶ソースドライバの消費電力を低減することができる。

特開２００７−１５６２３５号公報

しかしながら、特許文献１に示されている構成において、出力アンプの駆動能力を調整するには、図３のように複数個の定電流源素子３２ａ、３２ｂを配置する必要があるため回路面積が大きくなる。また、この出力アンプは表示装置のソースドライバの出力端子数に応じた分だけ配置する必要があるため、今後も出力が増加すると考えられる表示装置のソースドライバＩＣのチップ面積が増加するという問題がある。

本発明にかかる表示装置駆動回路は、異なる基準電位を有する少なくとも２つのバイアス配線と、階調信号に基づき前記バイアス配線のうちの一つを選択するセレクタと、前記セレクタにより選択されたバイアス配線の基準電位が供給されると共に、表示信号を生成し当該表示信号をデータ線に供給する出力アンプと、を有する。

このような構成により、出力アンプ毎に複数の定電流源素子を配置する必要がなくなるため、チップサイズを大きくすることなく、出力アンプ毎に最適な駆動能力を設定することができる。

本発明により、チップサイズを大きくすることなく、出力アンプ毎に最適な駆動能力を設定することができる表示装置駆動回路を提供することができる。

実施の形態にかかる表示装置駆動回路（ソースドライバの出力部）を説明するための図である。実施の形態にかかるセレクタの回路構成例を示す図である。従来の表示装置駆動回路の出力部を説明するための図である。

以下、図面を参照して本発明の実施の形態について説明する。
図１は、本実施形態にかかる表示装置駆動回路（ソースドライバの出力部）を説明するための図である。

図１において、バイアス回路１０は、少なくとも２つのバイアス配線１１ａ、１１ｂに対して異なる基準電位を供給している。また、セレクタ１２ａ、１２ｂ、１２ｃ、１２ｄは、階調信号１４ａ、１４ｂ、１４ｃ、１４ｄに基づきバイアス配線１１ａ、１１ｂのうちの一つを選択するように構成されている。そして、出力アンプ１３ａ、１３ｂ、１３ｃ、１３ｄには、セレクタにより選択されたバイアス配線の基準電位が供給される。また、出力アンプ１３ａ、１３ｂ、１３ｃ、１３ｄは、表示信号を生成しこの表示信号をデータ線に供給する。

ここで、バイアス配線は少なくとも２つあればよく、図１に示すように、高電位のバイアス電位を有する高駆動（駆動能力の高い状態）用のバイアス配線１１ａと、低電位のバイアス電位を有する低駆動（駆動能力の低い状態）用のバイアス配線１１ｂの２つで構成してもよい。また、例えば、高電位のバイアス配線と、低電位のバイアス配線の他に、中電位のバイアス配線を設けて、３本とすることもでき、必要に応じてバイアス配線の数を増やすこともできる。また、バイアス配線１１ａ、１１ｂは既存の配線層内の空きスペースにレイアウトすることができるため、チップサイズへの影響は殆どない。

セレクタ１２ａ、１２ｂ、１２ｃ、１２ｄは、階調信号１４ａ、１４ｂ、１４ｃ、１４ｄに基づきバイアス配線のうちの一つを選択する。ここで、階調信号は、例えばＮビットのデジタル信号であり、各セレクタは階調信号の最上位ビットに基づいてバイアス配線のうちの一つを選択する構成としてもよい。また、Ｎビットのデジタル信号の階調信号のうち、複数の上位ビットに基づいて（例えば、上位２ビット）バイアス配線のうちの一つを選択する構成としてもよい。

セレクタの回路構成例を図２に示す。図２において、バイアス配線１１ａ、１１ｂと、定電流源として動作するトランジスタ１７のゲート端子との間に、セレクタ１２（図１の１２ａ乃至１２ｄに対応）が配置されている。セレクタ１２はスイッチ素子１６ａ、１６ｂを有し、スイッチ素子１６ａとスイッチ素子１６ｂのいずれかをオンとすることで、定電流源として動作するトランジスタ１７のゲート端子にバイアス電位を供給することができる。定電流源素子１７は、出力トランジスタ１８と接続されている。バイアス配線１１ａは、出力アンプが高駆動になる基準電位であり、バイアス配線１１ｂは出力アンプが低駆動になる基準電位である。

次に、出力アンプ１３ａ、１３ｂ、１３ｃ、１３ｄについて説明する。出力アンプ１３ａ、１３ｂ、１３ｃ、１３ｄは、ボルテージフォロワ接続された演算増幅回路である。出力アンプの正相入力端子には、階調電圧が供給される。ここで、階調電圧は、例えば階調信号をＤＡコンバータによりＤＡ変換することで生成することができる。また、各出力アンプは定電流源素子を有しており、この定電流源素子にはセレクタで選択されたバイアス配線からバイアス電位が供給される。出力アンプは階調電圧に基づき表示信号を生成し、この表示信号（出力アンプの出力）は、端子１５ａ、１５ｂ、１５ｃ、１５ｄと接続されたデータ線に供給される。

次に、本実施形態にかかる表示装置駆動回路の動作について説明する。
表示装置の階調信号が、例えば８ビットのデジタル信号「Ｄ７、Ｄ６、Ｄ５、Ｄ４、Ｄ３、Ｄ２、Ｄ１、Ｄ０」とすると、最上位ビット（Most Significant Bit）はＤ７、最下位ビット（Least Significant Bit）はＤ０となる。
また、例えばノーマリブラック液晶では、電圧無印加時に透過率が最低（黒表示）となり、電圧印加時に透過率が最大（白表示）となる。この場合、階調信号「００００００００」が黒表示、階調信号「１１１１１１１１」が白表示となる。

この時、最上位ビット（Ｄ７）で電位変動の大きい白表示か電位変動の小さい黒表示かを判断する。最上位ビット（Ｄ７）が「１」である白表示の時はスイッチ素子１６ａをオン、１６ｂをオフとし定電流源素子１７の基準電位を１１ａ（高電位）として出力アンプを高駆動状態にする。つまり、ノーマリブラックの液晶において、黒表示から白表示に変える場合は電位変動が大きいため、定電流源素子１７と高電位のバイアス配線１１ａとを接続し出力アンプの駆動力を高い状態とする。

逆に、最上位ビット（Ｄ７）が「０」である黒表示の時はスイッチ素子１６ａをオフ、１６ｂをオンとし定電流源素子１７の基準電位を１１ｂ（低電位）として出力アンプを低駆動状態にする。つまり、ノーマリブラックの液晶において、黒表示から黒表示に変える場合は電位変動が小さいため、定電流源素子１７と低電位のバイアス配線１１ｂとを接続し出力アンプの駆動力を低い状態とする。

この場合、白表示と黒表示を最上位ビットで判断しているが、最上位ビット（Ｄ７）が「０」である黒表示とは、階調信号が「００００００００」から「０１１１１１１１」までの場合である。また、最上位ビット（Ｄ７）が「１」である白表示とは、階調信号が「１０００００００」から「１１１１１１１１」までの場合である。
この場合は、階調信号を黒表示と白表示の２つに分割し、黒表示の時は駆動力を低い状態とし、白表示の時は駆動力を高い状態としている。

よって、この動作により、表示品質を落とすことなく黒表示の時の出力アンプの駆動能力を小さくすることができるので、表示装置駆動回路（液晶ソースドライバ）の消費電力を低減することができる。

次に、ノーマリブラック液晶の白表示の状態から、階調信号が変化した場合の動作について説明する。
階調信号が白表示の状態から黒表示の状態に変化した場合、つまり、前フレームが白表示で今度のフレームが黒表示の場合は、階調信号の変化が大きいことから、出力アンプ１３ａ、１３ｂ、１３ｃ、１３ｄは高い駆動力を必要とする。この時の動作について以下で説明する。

まず、前フレームの階調信号（白表示）の最上位ビット（Ｄ７）の値である「１」と、今度のフレームの階調信号の最上位ビット（Ｄ７）の値を比較する。そして、最上位ビットが「１」から「０」へ変化した場合、つまり、今度のフレームの階調信号が黒表示となった場合、図２のスイッチ素子１６ａをオン、１６ｂをオフとする。これにより、定電流源素子１７のゲートにバイアス配線１１ａ（高電位）が接続され、出力アンプが高駆動状態となる。

一方、前フレームの階調信号（白表示）の最上位ビット（Ｄ７）の値「１」が、今度のフレームの階調信号の最上位ビット（Ｄ７）の値と等しい場合、つまり、階調信号が変化しないで白表示のままの場合、出力アンプは低駆動状態でも駆動することができる。この場合は、図２のスイッチ素子１６ａをオフ、１６ｂをオンとし、定電流源素子１７のゲートにバイアス配線１１ｂ（低電位）を接続して、出力アンプを低駆動状態とする。

なお、ノーマリブラックの液晶をドット反転駆動方式で駆動する際、白表示から白表示に変化するときに極性が変化する場合もある。つまり、前フレームが正極性の白表示である場合、今度のフレームでは負極性の白表示となる場合もある。この場合は、極性が変化することから出力アンプ１３ａ、１３ｂ、１３ｃ、１３ｄは高い駆動力を必要とする。

よって、このような場合は、セレクタ１２に極性が変化するという信号を出力する。そして、セレクタ１２は、図２のスイッチ素子１６ａをオン、１６ｂをオフとし定電流源素子１７の基準電位を１１ａ（高電位）として出力アンプを高駆動状態にする。

また、階調信号は例えばＮビットのデジタル信号であり、上記例では８ビットの階調信号の最上位ビットを用いて黒表示と白表示のいずれであるかを判断する例を示した。しかし、黒表示と白表示の判断は、例えば８ビットの階調信号の上位２ビットを用いることもでき、この場合、階調信号は上位２ビットの値が「００」、「０１」、「１０」、「１１」の４通りとなるため、階調信号を４つに分割することができる。

この時、それぞれが異なる電位を有するバイアス配線を４本設けて、階調信号の上位２ビットの値に基づいてバイアス配線を選択してもよい。つまり、上位２ビットが「１１」である場合は、電位が最も高いバイアス配線を選択し、上位２ビットが「１０」である場合は、電位が２番目に高いバイアス配線を選択する。また、上位２ビットが「０１」である場合は、電位が３番目に高いバイアス配線を選択し、上位２ビットが「００」である場合は、電位が最も低いバイアス配線を選択する。

なお、黒表示か白表示かの判断に用いる階調信号のビット数は必要に応じて増やすこともできる。また、バイアス配線も階調信号を分割した数に応じて増やすこともできる。

また、本実施形態にかかる発明はノーマリホワイトの液晶にも適用することもできる。上述したノーマリブラックの液晶の場合と同様に説明すると、ノーマリホワイトの液晶の場合、電圧無印加時に透過率が最大（白表示）となり、電圧印加時に透過率が最小（黒表示）となる。この場合、階調信号「００００００００」が白表示、階調信号「１１１１１１１１」が黒表示となる。

この時、最上位ビット（Ｄ７）で電位変動の大きい黒表示か電位変動の小さい白表示かを判断し、最上位ビット（Ｄ７）が「１」である黒表示の時はスイッチ素子１６ａをオン、１６ｂをオフとし定電流源素子１７の基準電位を１１ａ（高電位）として出力アンプを高駆動状態にする。つまり、ノーマリホワイトの液晶において、白表示から黒表示に変える場合は電位変動が大きいため、定電流源素子１７と高電位のバイアス配線１１ａとを接続し駆動力を高い状態とする。

逆に、最上位ビット（Ｄ７）が「０」である白表示の時はスイッチ素子１６ａをオフ、１６ｂをオンとし定電流源素子１７の基準電位を１１ｂ（低電位）として出力アンプを低駆動状態にする。つまり、ノーマリホワイトの液晶において、白表示から白表示に変える場合は電位変動が小さいため、定電流源素子１７と低電位のバイアス配線１１ｂとを接続し駆動力を低い状態とする。

本実施形態にかかる発明により、チップサイズを大きくすることなく、出力アンプ毎に最適な駆動能力を設定することができる表示装置駆動回路を提供することができる。
また、本実施形態にかかる発明により、表示品質を落とすことなく出力アンプの駆動能力を小さくすることができるので、表示装置駆動回路の消費電力を低減することができる。

以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正、組み合わせを含むことは勿論である。

１０バイアス回路
１１ａ、１１ｂバイアス配線
１２ａ、１２ｂ、１２ｃ、１２ｄセレクタ
１３ａ、１３ｂ、１３ｃ、１３ｄ出力アンプ
１４ａ、１４ｂ、１４ｃ、１４ｄ階調信号
１５ａ、１５ｂ、１５ｃ、１５ｄ端子（データ線と接続）

Claims

異なる基準電位を有する少なくとも２つのバイアス配線と、
階調信号に基づき前記バイアス配線のうちの一つを選択するセレクタと、
前記セレクタにより選択されたバイアス配線の基準電位が供給されると共に、表示信号を生成し当該表示信号をデータ線に供給する出力アンプと、
を有する表示装置駆動回路。
前記階調信号はＮビットのデジタル信号であり、前記セレクタは前記階調信号の最上位ビットに基づき前記バイアス配線のうちの一つを選択する請求項１に記載の表示装置駆動回路。
前記階調信号はＮビットのデジタル信号であり、前記セレクタは前記階調信号の上位２ビットに基づき前記バイアス配線のうちの一つを選択する請求項１に記載の表示装置駆動回路。
前記セレクタにより選択されたバイアス配線は、前記出力アンプの定電流源素子へ前記基準電位を供給する請求項１乃至３のいずれか一項に記載の表示装置駆動回路。
前記バイアス配線は、高電位のバイアス配線と低電位のバイアス配線とを有し、
前記セレクタは、前記階調信号の最上位ビットが前フレームの階調信号の最上位ビットと異なる場合に、高電位のバイアス配線を選択する請求項２に記載の表示装置駆動回路。
前記バイアス配線は、高電位のバイアス配線と低電位のバイアス配線とを有し、
前記セレクタは、前記階調信号の最上位ビットが前フレームの階調信号の最上位ビットと等しい場合に、低電位のバイアス配線を選択する請求項２に記載の表示装置駆動回路。