JP2019028341A - 表示ドライバ及び表示装置 - Google Patents

Abstract

【課題】黒表示を行うために必要な消費電力を低減するための技術を提供する。【解決手段】表示ドライバが、表示パネルのソース線を駆動する複数のソースアンプと、ソースアンプを制御するアンプ制御系とを具備する。ソースアンプのそれぞれは、それぞれに対応する画像データによって指定された階調値に対応する駆動電圧で駆動するように構成されている。ソースアンプは、駆動電圧の生成に用いられるバイアス電流を生成する電流源を含む。ソースアンプは、それぞれの増幅動作が停止されると、電流源によるバイアス電流の生成を停止すると共に、黒表示に対応する駆動電圧を出力するように構成されている。アンプ制御系は、ソースアンプのそれぞれに対応する画像データによって指定された階調値のそれぞれが黒表示に対応する階調値であるか否かに依存して、ソースアンプそれぞれの増幅動作の実行及び停止を制御するように構成されている。【選択図】図５

Description

本発明は、表示ドライバ及び表示装置に関し、特に、表示ドライバの消費電力の低減のための技術に関する。

近年、スマートフォンその他の携帯端末について、時刻等の情報を表示パネルに常時表示させておくＡＯＤ（always on display）と呼ばれる機能が要求されることが多くなっている。一方で、ＡＯＤ機能が実行される場合には表示パネルに常に画像が表示されることから、消費電力の低減の要求が強い。

発明者の検討によれば、ＡＯＤ機能が実行される場合、時刻等の最低限の情報が表示されるので、黒表示領域が表示画像に占める割合が大きい場合が多い。ここで、黒表示領域とは、表示パネルの画素回路が黒表示（最低輝度又は最低階調値での表示）を行う領域のことである。よって、黒表示を行うために必要な消費電力を低減することは、ＡＯＤ機能の実装において有用である。

したがって、本発明の目的の一つは、黒表示を行うために必要な消費電力を低減するための技術を提供することにある。本発明の他の目的及び新規な特徴は、下記の開示から当業者には理解されよう。

本発明の一の観点では、表示パネルの複数のソース線を駆動するように構成された表示ドライバが提供される。当該表示ドライバは、複数のソース線を駆動する複数のソースアンプと、複数のソースアンプを制御するアンプ制御系とを具備する。複数のソースアンプのそれぞれは、それぞれに対応する画像データによって指定された階調値に対応する駆動電圧で駆動するように構成されている。複数のソースアンプのそれぞれは、駆動電圧の生成に用いられるバイアス電流を生成する電流源を含む。複数のソースアンプのそれぞれは、それぞれの増幅動作が停止されると、電流源によるバイアス電流の生成を停止すると共に、黒表示に対応する駆動電圧を出力するように構成されている。アンプ制御系は、複数のソースアンプのそれぞれに対応する画像データによって指定された階調値のそれぞれが黒表示に対応する階調値であるか否かに依存して、複数のソースアンプそれぞれの増幅動作の実行及び停止を制御するように構成されている。

本発明の他の観点では、表示装置が、複数のソース線を備える表示パネルと、表示ドライバとを具備する。表示ドライバは、複数のソース線を駆動する複数のソースアンプと、複数のソースアンプを制御するアンプ制御系とを備えている。複数のソースアンプのそれぞれは、それぞれに対応する画像データによって指定された階調値に対応する駆動電圧で駆動するように構成されている。複数のソースアンプのそれぞれは、駆動電圧の生成に用いられるバイアス電流を生成する電流源を含む。複数のソースアンプのそれぞれは、それぞれの増幅動作が停止されると、電流源によるバイアス電流の生成を停止すると共に、黒表示に対応する駆動電圧を出力するように構成されている。アンプ制御系は、複数のソースアンプのそれぞれに対応する画像データによって指定された階調値のそれぞれが黒表示に対応する階調値であるか否かに依存して、複数のソースアンプそれぞれの増幅動作の実行及び停止を制御するように構成されている。

本発明によれば、黒表示を行うために必要な消費電力を低減することができる。

ソースアンプに増幅動作を行わせている場合に表示される「黒」と、ソースアンプの増幅動作を停止させた場合に表示される「黒」の明るさが相違する問題が発生した画像の一例を示している。 第１の実施形態における表示装置の構成を概略的に示すブロック図である。 各画素の構成を示す図である。 第１の実施形態における各画素回路の構成を示す回路図である。 第１の実施形態における表示ドライバの構成を示すブロック図である。 表示パネルがノーマリブラックモードで動作する場合における、画像データに指定されている階調値とＤＡコンバータが出力する階調電圧の対応関係を示す表である。 表示パネルがノーマリホワイトモードで動作する場合における、画像データに指定されている階調値とＤＡコンバータが出力する階調電圧の対応関係を示す表である。 正極性の駆動電圧を出力するソースアンプの構成の例を示す回路図である。 負極性の駆動電圧を出力するソースアンプの構成の例を示す回路図である。 第１の実施形態における表示装置の動作を示すタイミングチャートである。 本実施形態の表示装置によって表示される画像と、ソースアンプに供給されるアンプオン信号の波形の対応を示す図である。 第１の実施形態における表示ドライバの他の構成を示すブロック図である。 図１０の構成の表示ドライバが用いられる場合の表示装置の動作を示すタイミングチャートである。 第２の実施形態の表示装置の構成を示すブロック図である。 第２の実施形態における表示パネルの構成を示す回路図である。 第２の実施形態における表示ドライバの構成を示すブロック図である。 第２の実施形態の表示装置の動作の例を示すタイミングチャートである 第２の実施形態における表示ドライバの他の構成を示すブロック図である。 第３の実施形態における表示ドライバの構成を示すブロック図である。 第３の実施形態において表示装置によって表示される画像と、ソースアンプに供給されるアンプオン信号の波形の対応を概念的に示す図である。 第３の実施形態における表示ドライバの他の構成を示すブロック図である。 第４の実施形態におけるＮＭＯＳ画素回路の構成を示す回路図である。 第４の実施形態におけるＰＭＯＳ画素回路の構成を示す回路図である。 第４の実施形態における表示ドライバの構成の一例を示すブロック図である。 第４の実施形態においてＮＭＯＳ画素回路が用いられる場合における、画像データが指定する階調値と、ＤＡコンバータが出力する階調電圧との対応関係を示す表である。 第４の実施形態においてＰＭＯＳ画素回路が用いられる場合における、画像データが指定する階調値と、ＤＡコンバータが出力する階調電圧との対応関係を示す表である。 第４の実施形態における表示ドライバの他の構成を示すブロック図である。 第４の実施形態における表示ドライバの他の構成を示すブロック図である。

以下では、本発明の理解を容易にするために、まず、本発明の概要について説明する。

上記のように、本発明は、黒表示を行うために必要な消費電力を低減するための技術を提供するものである。この目的を達成するために、本発明では、黒表示を行う画素回路への駆動電圧の書き込みの際に当該画素回路に駆動電圧を供給するソースアンプの増幅動作を停止する。増幅動作の停止は、ソースアンプに含まれる電流源の動作を停止することによって行われる。このような動作によれば、黒表示を行うために必要な消費電力を有効に低減することができる。

ただし、単純にソースアンプの増幅動作を停止すると、ソースアンプに増幅動作を行わせている場合に表示される「黒」と、ソースアンプの増幅動作を停止させた場合に表示される「黒」の明るさが相違する事態が生じ得る。図１は、このような事態が発生した画像の一例を示している。図１では、表示パネルの上端及び下端の近傍の領域に位置する画素回路に駆動電圧を供給する際にソースアンプの増幅動作を停止させ、表示パネルの中央部の画素回路に駆動電圧を供給する場合にソースアンプに増幅動作を行わせる場合の表示画像の一例を示している。

例えば、ノーマリブラックの液晶表示パネルについては、黒表示は、画素回路の画素電極を共通電位Ｖ_ＣＯＭに近い電位に駆動することによって行われる。共通電位Ｖ_ＣＯＭは、しばしば、ソースアンプの接地電位（回路接地（circuit ground）の電位）とは相違している。一方で、ソースアンプは、その増幅動作が停止されたときは、一般的に、ソースアンプに供給される電源電圧(しばしば、電源電圧ＶＳＰ／ＶＳＮと記載される）または接地電圧（ＧＮＤ）のみ出力することが可能である。そのため、ソースアンプの増幅動作が行われているときの「黒」と増幅動作が停止された時の「黒」では電圧が異なり、明るさが相違してしまう。

このような問題に対処するために、本発明では、ソースアンプの増幅動作が行われる場合において「黒」を表示する時に出力される駆動電圧（黒表示に対応する駆動電圧）が電源電圧（ＶＳＰ／ＶＳＮ）または接地電圧（ＧＮＤ）に設定され、更に、ソースアンプが、その増幅動作が停止された場合に電流源の動作を停止すると共に黒表示に対応する駆動電圧を出力するように構成される。これにより、「黒」の明るさの相違の問題を生じさせずに、消費電力を低減することができる。

以下、添付図面を参照しながら、本発明のより具体的な実施形態を説明する。以下の説明において、同一又は対応する構成要素を、同一又は対応する参照符号によって参照することがある。また、同一の構成要素を互いに区別する場合、添字を付すことで区別することがある。

（第１の実施形態）
図２は、第１の実施形態における表示装置１００の構成を概略的に示すブロック図である。表示装置１００は、表示パネル１と、表示ドライバ２とを備えている。表示装置１００は、アプリケーションプロセッサ３から画像データを受け取り、受け取った画像データに対応する画像を表示パネル１に表示するように構成されている。

表示パネル１は、表示領域４とゲートドライバ回路５とを備えている。表示領域４には、複数のゲート線６と、複数のソース線７と、複数の画素回路８とが配置される。画素回路８は、行列に配置されており、各画素回路８は、対応するゲート線６とソース線７とが交差する位置に設けられている。ゲートドライバ回路５は、表示ドライバ２から受け取ったゲート制御信号に応じてゲート線６を選択し、選択したゲート線６を駆動する。

図３は、表示パネル１の各画素１０の構成を示す図である。各画素１０は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）をそれぞれ表示する３つの画素回路８を含んでいる。赤を表示する画素回路８は、Ｒ副画素として用いられ、緑を表示する画素回路８は、Ｇ副画素として用いられ、青を表示する画素回路８は、Ｂ副画素として用いられる。本実施形態では、各ソース線７は、同一の色を表示する画素回路８に接続されている。本実施形態では、ソース線７の数ｍは、６の倍数であり、（３ｋ−２）番目のソース線７が、赤を表示する画素回路８に接続され、（３ｋ−１）番目のソース線７が、緑を表示する画素回路８に接続され、３ｋ番目のソース線７が、青を表示する画素回路８に接続される。ここで、ｋは、ｍ／３以下の自然数である。以下では、赤を表示する画素回路８を、Ｒ副画素８Ｒということがある。同様に、緑を表示する画素回路８、青を表示する画素回路８を、それぞれ、Ｇ副画素８Ｇ、Ｂ副画素８Ｂということがある。なお、画素１０におけるＲ副画素８Ｒ、Ｇ副画素８Ｇ、Ｂ副画素８Ｂの配置は、図３に示されているものに限定されない。また画素回路８（副画素）は、白や黄など、赤、青、緑以外の色を表示することもあり得る。

本実施形態では、表示パネル１として液晶表示パネルが用いられる。図４は、本実施形態における各画素回路８の構成を示す回路図である。本実施形態では、各画素回路８は、選択トランジスタ８ａと、画素電極８ｂとを含んでいる。画素電極８ｂは、共通電極８ｃに対向するように設けられており、画素電極８ｂと共通電極８ｃとの間の空間には液晶が満たされている。ここで、共通電極８ｃとは、共通電圧Ｖ_ＣＯＭに維持される電極である。一般的には、複数の画素回路８、一例としては表示パネル１に含まれる全ての画素回路８に一つの共通電極８ｃが設けられる。

表示パネル１は、画素電極８ｂと共通電極８ｃの間の空間に満たされる液晶の特性に依存して、ノーマリブラック（normally black）又はノーマリホワイト（normally white）のいずれかのモードで動作する。ノーマリブラックとは、ある画素回路８の画素電極８ｂと共通電極８ｃの間に電位差が無い場合に当該画素回路８が黒表示になる（当該画素回路８が最小輝度になる）モードである。ノーマリホワイトとは、ある画素回路８の画素電極８ｂと共通電極８ｃの間に電位差が無い場合に当該画素回路８が白表示になる（当該画素回路８が最大輝度になる）モードである。

図２に戻り、表示パネル１のソース線７は、表示ドライバ２のソース出力Ｓ１〜Ｓｍにそれぞれに接続されている。本実施形態では、ソース線７の数ｍが６の倍数であり、よって、ソース出力Ｓ１〜Ｓｍの数も、６の倍数である。以下において、ソース出力Ｓｉ（ｉは、ｍ以下の自然数）に接続されたソース線７を、ソース線７_ｉと記載することがある。

表示ドライバ２は、アプリケーションプロセッサ３から受け取った画像データに応じて、ソース出力Ｓ１〜Ｓｍに接続されたソース線７_１〜７_ｍを駆動する。また、表示ドライバ２は、ゲート制御信号を表示パネル１のゲートドライバ回路５に供給してゲートドライバ回路５を制御する機能も有している。

なお、表示ドライバ２は、表示パネル１の駆動及びゲートドライバ回路５の制御の機能に加え、表示パネル１への導電体（典型的には、人体の指）の接触を検出するタッチ検出の機能を有していてもよい。この場合、タッチパネルが表示パネル１に重ねて配置されてもよく、また、タッチ検出に用いられるセンサ容量が表示パネル１に組み込まれてもよい。

図５は、第１の実施形態における表示ドライバ２の構成を示すブロック図である。図５には、表示ドライバ２のうち、ソース線７の駆動に関連する部分の構成が図示されている。

表示ドライバ２は、インタフェース１１と、ロジックモジュール１２と、初段ラインラッチ回路１３と、出力段ラインラッチ回路１４と、ＤＡコンバータ（ＤＡＣ）１５_１〜１５_ｍと、ソースアンプ１６_１〜１６_ｍと、出力スイッチ回路１７_１〜１７_{（ｍ／２）}と、データ判定回路１８_１〜１８_ｍと、アンプ制御回路１９_１〜１９_ｍとを備えている。

インタフェース１１は、アプリケーションプロセッサ３から画像データを受け取り、受け取った画像データをロジックモジュール１２に転送する。なお、インタフェース１１とロジックモジュール１２の間に表示メモリ（図示されない）が設けられてもよい。この場合、インタフェース１１が受け取った画像データが当該表示メモリに一旦格納され、表示メモリに格納された画像データがロジックモジュール１２に転送される。

ロジックモジュール１２は、画像データ処理回路１２ａと表示タイミングコントローラ１２ｂとを備えている。画像データ処理回路１２ａは、インタフェース１１から受け取った画像データに対して所望の画像データ処理を行い、当該画像データ処理によって得られた画像データを、ラインラッチバス２０を介して初段ラインラッチ回路１３に逐次に転送する。表示タイミングコントローラ１２ｂは、表示ドライバ２の動作タイミングの制御を行う。

初段ラインラッチ回路１３は、画像データ処理回路１２ａから逐次に転送される画像データを受け取り、受け取った画像データを出力段ラインラッチ回路１４に転送する。初段ラインラッチ回路１３は、ＤＡコンバータ１５_１〜１５_ｍにそれぞれに供給すべき画像データを保持するラッチ１３_１〜１３_ｍを備えている。本実施形態では、ラッチ１３_１〜１３_ｍに格納される画像データは、８ビットデータである。

出力段ラインラッチ回路１４は、初段ラインラッチ回路１３から画像データを受け取り、受け取った画像データをＤＡコンバータ１５_１〜１５_ｍに転送する。出力段ラインラッチ回路１４は、ＤＡコンバータ１５_１〜１５_ｍにそれぞれに対応するラッチ１４_１〜１４_ｍを備えている。ラッチ１４_１〜１４_ｍは、それぞれ、各水平同期期間が開始されると初段ラインラッチ回路１３のラッチ１３_１〜１３_ｍから画像データをラッチし、ラッチした画像データをそれぞれＤＡコンバータ１５_１〜１５_ｍに転送する。出力段ラインラッチ回路１４は、各水平同期期間において、当該水平同期期間においてソース線７の駆動に実際に用いられる画像データを格納する役割を有している。以下において、ラッチ１４_ｉからＤＡコンバータ１５_ｉに供給される画像データを、画像データＤ_ｉと表記する。即ち、ラッチ１４_１〜１４_ｍは、それぞれ、画像データＤ_１〜Ｄ_ｍをＤＡコンバータ１５_１〜１５_ｍに供給する。本実施形態では、画像データＤ_１〜Ｄ_ｍのそれぞれは、８ビットデータである。

ＤＡコンバータ１５_１〜１５_ｍは、それぞれ、ラッチ１４_１〜１４_ｍから受け取った画像データＤ_１〜Ｄ_ｍに対してデジタル−アナログ変換を行い、画像データに指定されている階調値に対応する階調電圧を出力する。本実施形態では、奇数番目のＤＡコンバータ１５_２ｋ−１（ｋは、ｍ／２以下の自然数）は、正極性の階調電圧を出力するように構成され、偶数番目のＤＡコンバータ１５_２ｋ（ｋは、ｍ／２以下の自然数）は、負極性の階調電圧を出力するように構成されている。ここでいう「正極性」「負極性」は、表示ドライバ２の回路接地の電圧（接地電圧ＧＮＤ）を基準として定義されている。

ソースアンプ１６_１〜１６_ｍは、それぞれ、ＤＡコンバータ１５_１〜１５_ｍから受け取った階調電圧に対応する駆動電圧を出力する。ソースアンプ１６_１〜１６_ｍとしては、オペアンプが使用される。本実施形態では、奇数番目のソースアンプ１６_２ｋ−１（ｋは、ｍ／２以下の自然数）は、ＤＡコンバータ１５_２ｋ−１から正極性の階調電圧を受け取り、受け取った階調電圧に対応する正極性の駆動電圧を出力するように構成されている。また、偶数番目のソースアンプ１６_２ｋは、ＤＡコンバータ１５_２ｋから負極性の階調電圧を受け取り、受け取った階調電圧に対応する正極性の駆動電圧を出力するように構成されている。本実施形態では、ソースアンプ１６_１〜１６_ｍは、ボルテッジフォロアとして構成されており、ＤＡコンバータ１５_１〜１５_ｍから受け取った階調電圧と同一の電圧レベルを有する駆動電圧を出力する。

図６Ａ、図６Ｂは、本実施形態における、画像データに指定されている階調値とＤＡコンバータ１５が出力する階調電圧の対応関係を示す表である。階調値００ｈが黒(最低輝度)、ＦＦｈが白(最高輝度)を示している。ここで、図６Ａは、表示パネル１がノーマリブラックモードで動作する場合の対応関係を示しており、図６Ｂは、ノーマリホワイトで動作する場合の対応関係を示している。ここで、本実施形態では、ソースアンプ１６_１〜１６_ｍは、ＤＡコンバータ１５_１〜１５_ｍから受け取った階調電圧と同一の電圧レベルを有する駆動電圧を出力するから、図６Ａ、図６Ｂに図示されている、画像データに指定されている階調値と階調電圧との対応関係は、画像データに指定されている階調値と駆動電圧との対応関係と考えてよい。

図６Ａに図示されているように、表示パネル１がノーマリブラックモードで動作する場合、黒表示に対応する階調値“００ｈ”に対応する階調電圧が接地電圧ＧＮＤに設定される。また、正極性の階調電圧については、画像データに指定されている階調値が増大するほど階調電圧が高くなるように各階調電圧の電圧レベルが設定される。一方、負極性の階調電圧については、画像データに指定されている階調値が増大するほど階調電圧が低くなるように各階調電圧の電圧レベルが設定される。

一方、図６Ｂに図示されているように、表示パネル１がノーマリホワイトモードで動作する場合、正極性の階調電圧については、黒表示に対応する階調値“００ｈ”に対応する階調電圧が電源電圧ＶＳＰに設定される。ここで、電源電圧ＶＳＰとは、正極性の駆動電圧を出力するソースアンプ１６（即ち、奇数番目のソースアンプ１６）に供給される正極性の電源電圧である。加えて、正極性の階調電圧については、画像データに指定されている階調値が増大するほど階調電圧が低くなるように各階調電圧の電圧レベルが設定される。即ち、画像データが黒表示に対応する階調値“００ｈ”を指定している場合、正極性の階調電圧は、最も高い電圧レベルに設定される。

一方、負極性の階調電圧については、黒表示に対応する階調値“００ｈ”に対応する階調電圧が電源電圧ＶＳＮに設定される。ここで、電源電圧ＶＳＮとは、負極性の駆動電圧を出力するソースアンプ１６（即ち、偶数番目のソースアンプ１６）に供給される負極性の電源電圧である。加えて、負極性の階調電圧については、画像データに指定されている階調値が増大するほど階調電圧が高くなるように各階調電圧の電圧レベルが設定される。即ち、画像データが黒表示に対応する階調値“００ｈ”を指定している場合、負極性の階調電圧の電圧レベルは最も低い電圧レベルに設定される。

図５を再度に参照して、出力スイッチ回路１７_１〜１７_{（ｍ／２）}は、ソースアンプ１６_１〜１６_ｍの出力とソース出力Ｓ１〜Ｓｍとの間の接続関係を切り換え、これにより、反転駆動（例えば、ドット反転駆動やカラム反転駆動）を実現するために設けられている。各出力スイッチ回路１７_ｋは、ストレートスイッチ２１、２２と、クロススイッチ２３、２４とを備えており、ソースアンプ１６_２ｋ−１、１６_２ｋの出力の一方をソース出力Ｓ（２ｋ−１）に接続し、他方をソース出力Ｓ（２ｋ）に接続する。

データ判定回路１８_１〜１８_ｍとアンプ制御回路１９_１〜１９_ｍとは、ロジックモジュール１２の表示タイミングコントローラ１２ｂと共に、ソースアンプ１６_１〜１６_ｍの動作／非動作を制御するアンプ制御系を構成している。後に詳細に説明するように、本実施形態では、当該アンプ制御系の機能により、あるＤＡコンバータ１５に供給される画像データが黒表示に対応する階調値“００ｈ”（最低階調値）を指定している場合に、当該ＤＡコンバータ１５に接続されるソースアンプ１６（当該ソース線７を駆動するソースアンプ１６）の動作が停止される。このような動作は、黒表示の副画素の数が多い画像を表示する場合の消費電力を低減するために有効である。

詳細には、データ判定回路１８_１〜１８_ｍは、それぞれ、ＤＡコンバータ１５_１〜１５_ｍに供給される画像データＤ_１〜Ｄ_ｍが、黒表示に対応する階調値“００ｈ”を指定しているか否かを判定し、判定結果を示すデータ判定信号２５_１〜２５_ｍを出力する。データ判定信号２５_ｉは、ＤＡコンバータ１５_ｉに供給される画像データＤ_ｉが階調値“００ｈ”を指定している場合、“０”に設定され、そうでない場合、“１”に設定される。

アンプ制御回路１９_１〜１９_ｍは、それぞれ、データ判定回路１８_１〜１８_ｍから受け取ったデータ判定信号２５_１〜２５_ｍと表示タイミングコントローラ１２ｂから受け取ったアンプ制御信号２６とに応じて、個別アンプ制御信号２７_１〜２７_ｍを生成する。

表示タイミングコントローラ１２ｂから供給されるアンプ制御信号２６は、全てのソースアンプ１６の増幅動作を一括して停止させる場合に用いられる信号である。全てのソースアンプ１６の増幅動作を一括して停止する場合、アンプ制御信号２６が非活性化される(deactivated)。この場合、アンプ制御回路１９_１〜１９_ｍは、データ判定信号２５_１〜２５_ｍに関わらず、全てのソースアンプ１６の増幅動作を停止させる。

一方、表示パネル１を駆動して画像を表示する場合、アンプ制御信号２６は活性化される。この場合、アンプ制御回路１９_１〜１９_ｍは、それぞれデータ判定信号２５_１〜２５_ｍに応じて個別アンプ制御信号２７_１〜２７_ｍを生成し、これにより、それぞれソースアンプ１６_１〜１６_ｍの増幅動作の実行及び停止を制御する。詳細には、アンプ制御回路１９_ｉは、データ判定信号２５_ｉが“１”である場合（ＤＡコンバータ１５_ｉに供給される画像データＤ_ｉが階調値“００ｈ”を指定していない場合）、ソースアンプ１６_ｉが増幅動作を行うように個別アンプ制御信号２７_ｉを生成する。一方、アンプ制御回路１９_ｉは、データ判定信号２５_ｉが“０”である場合（ＤＡコンバータ１５_ｉに供給される画像データＤ_ｉが階調値“００ｈ”を指定している場合）、ソースアンプ１６_ｉが増幅動作を停止するように個別アンプ制御信号２７_ｉを生成する。ここで、本実施形態では、ソースアンプ１６_１〜１６_ｍは、増幅動作の実行及び停止が個別に制御可能であることに留意されたい。

図７Ａは、正極性の駆動電圧を出力するソースアンプ１６、即ち、奇数番目のソースアンプ１６_２ｋ−１（ｋは、ｍ／２以下の自然数）の構成の例を示す回路図であり、図７Ｂは、負極性の駆動電圧を出力するソースアンプ１６、即ち、偶数番目のソースアンプ１６_２ｋの構成の例を示す回路図である。各ソースアンプ１６は、対応するＤＡコンバータ１５から入力端子４１に供給された階調電圧と同一の電圧レベルを有する駆動電圧を出力端子４２から出力するように構成されている。図７Ａ、図７Ｂでは、当該ソースアンプ１６に供給される階調電圧が記号“Ｖ_ＩＮ”で示されており、当該ソースアンプ１６から出力される駆動電圧が、記号“Ｖ_ＯＵＴ”で示されている。

各ソースアンプ１６に供給される個別アンプ制御信号２７は、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎと、出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐとを含んでいる。

アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎは、当該ソースアンプ１６の増幅動作の実行を許可し、又は停止させる制御信号である。アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎは、互いに相補の信号であり、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが活性化されると、ソースアンプ１６は、増幅動作を行う。ここで、アンプオン信号ＡＭＰＯＮ＿Ｐはハイアクティブの信号であり、アンプオン信号ＡＭＰＯＮ＿Ｎは、ローアクティブの信号であり、よって、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが活性化されると、アンプオン信号ＡＭＰＯＮ＿Ｐがハイレベルになり、アンプオン信号ＡＭＰＯＮ＿Ｎはローレベルになる。

出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐは、増幅動作を停止する際に出力端子４２から出力すべき駆動電圧を指定する一組の制御信号である。ここで、出力制御信号ＡＭＰＯＵＴＨ＿Ｎはローアクティブの信号であり、出力制御信号ＡＭＰＯＵＴＬ＿Ｐは、ハイアクティブの信号である。よって、出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐが活性化されると、出力制御信号ＡＭＰＯＵＴＨ＿Ｎがローレベルになり、出力制御信号ＡＭＰＯＵＴＬ＿Ｐはハイレベルになる。各ソースアンプ１６は、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎ、及び、出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐに応じて動作する。

図７Ａを参照して、正極性の駆動電圧を出力するソースアンプ１６、即ち、奇数番目のソースアンプ１６_２ｋ−１は、差動段３１と、出力段３２と、ＶＳＰ出力スイッチ３４と、ＧＮＤ出力スイッチ３５と、電源電圧ＶＳＰが供給される電源線３６と、接地電圧ＧＮＤが供給される接地線３７とを備えている。ここで、電源電圧ＶＳＰは、正極性の電源電圧（接地電圧ＧＮＤよりも高い電源電圧）である。

差動段３１は、ＰＭＯＳトランジスタＭＰ１、ＭＰ２と、ＮＭＯＳトランジスタＭＮ１、ＭＮ２と、定電流源３８、３９と、能動負荷回路４０と、内部電源線４３と、内部接地線４４とを備えている。

ＰＭＯＳトランジスタＭＰ１、ＭＰ２は、そのソースがノードＮ１に共通に接続されており、ＰＭＯＳ差動対を構成している。ＰＭＯＳトランジスタＭＰ１のゲートは入力端子４１に接続されており、ＰＭＯＳトランジスタＭＰ２のゲートは出力端子４２に接続されている。ＰＭＯＳトランジスタＭＰ１のドレインは、能動負荷回路４０のノードＮ５に接続されており、ＰＭＯＳトランジスタＭＰ２のドレインは、能動負荷回路４０のノードＮ６に接続されている。

ＮＭＯＳトランジスタＭＮ１、ＭＮ２は、そのソースがノードＰ１に共通に接続されており、ＮＭＯＳ差動対を構成している。ＮＭＯＳトランジスタＭＮ１のゲートは入力端子４１に接続されており、ＮＭＯＳトランジスタＭＮ２のゲートは出力端子４２に接続されている。ＮＭＯＳトランジスタＭＮ１のドレインは、能動負荷回路４０のノードＮ３に接続されており、ＰＭＯＳトランジスタＭＰ２のドレインは、能動負荷回路４０のノードＮ４に接続されている。

定電流源３８は、ノードＮ１に一定のバイアス電流を供給し、定電流源３９は、ノードＮ２から一定のバイアス電流を引き出すように構成されている。本実施形態では、定電流源３８は、ＰＭＯＳトランジスタＭＰ３を含んでいる。ＰＭＯＳトランジスタＭＰ３のソースは内部電源線４３に接続され、ドレインはノードＮ１に接続されている。ＰＭＯＳトランジスタＭＰ３のゲートにはバイアス電圧Ｖ_{ＢＩＡＳ１＿Ｐ}が供給されている。一方、定電流源３９は、ＮＭＯＳトランジスタＭＮ３を含んでいる。ＮＭＯＳトランジスタＭＮ３のソースは内部接地線４４に接続され、ドレインはノードＮ２に接続されている。ＮＭＯＳトランジスタＭＮ３のゲートにはバイアス電圧Ｖ_{ＢＩＡＳ１＿Ｎ}が供給されている。

能動負荷回路４０は、ＰＭＯＳトランジスタＭＰ５、ＭＰ６と、ＮＭＯＳトランジスタＭＮ５、ＭＮ６と、浮遊電流源４５、４６とを備えている。

ＰＭＯＳトランジスタＭＰ５、ＭＰ６は、カレントミラーを構成している。ＰＭＯＳトランジスタＭＰ５、ＭＰ６のソースは内部電源線４３に共通に接続されており、ＰＭＯＳトランジスタＭＰ５、ＭＰ６のドレインは、それぞれ、ノードＮ３、Ｎ４に接続されている。ＰＭＯＳトランジスタＭＰ５、ＭＰ６のゲートは、ＰＭＯＳトランジスタＭＰ６のドレイン（即ち、ノードＮ４）に共通に接続されている。

ＮＭＯＳトランジスタＭＮ５、ＭＮ６は、もう一つのカレントミラーを構成している。ＮＭＯＳトランジスタＭＮ５、ＭＮ６のソースは内部接地線４４に共通に接続されており、ＮＭＯＳトランジスタＭＮ５、ＭＮ６のドレインは、それぞれ、ノードＮ５、Ｎ６に接続されている。ＮＭＯＳトランジスタＭＮ５、ＭＮ６のゲートは、ＮＭＯＳトランジスタＭＮ６のドレイン（即ち、ノードＮ６）に共通に接続されている。

浮遊電流源４５は、ノードＮ３とノードＮ５の間に接続されており、ノードＮ３からノードＮ５に一定のバイアス電流を流すように構成されている。浮遊電流源４５は、ＰＭＯＳトランジスタＭＰ７とＮＭＯＳトランジスタＭＮ７とを備えている。ＰＭＯＳトランジスタＭＰ７は、ソースがノードＮ３に接続され、ドレインがノードＮ５に接続されている。ＮＭＯＳトランジスタＭＮ７は、ソースがノードＮ５に接続され、ドレインがノードＮ３に接続されている。ＰＭＯＳトランジスタＭＰ７のゲートには、バイアス電圧Ｖ_{ＢＩＡＳ２＿Ｐ}が供給され、ＮＭＯＳトランジスタＭＮ７のゲートには、バイアス電圧Ｖ_{ＢＩＡＳ２＿Ｎ}が供給されている。

浮遊電流源４６は、ノードＮ４とノードＮ６の間に接続されており、ノードＮ４からノードＮ６に一定のバイアス電流を流すように構成されている。浮遊電流源４６は、ＰＭＯＳトランジスタＭＰ８とＮＭＯＳトランジスタＭＮ８とを備えている。ＰＭＯＳトランジスタＭＰ８は、ソースがノードＮ４に接続され、ドレインがノードＮ６に接続されている。ＮＭＯＳトランジスタＭＮ８は、ソースがノードＮ６に接続され、ドレインがノードＮ４に接続されている。ＰＭＯＳトランジスタＭＰ８のゲートには、バイアス電圧Ｖ_{ＢＩＡＳ２＿Ｐ}が供給され、ＮＭＯＳトランジスタＭＮ８のゲートには、バイアス電圧Ｖ_{ＢＩＡＳ２＿Ｎ}が供給されている。

差動段３１の内部電源線４３と電源線３６との間にスイッチ素子、より具体的には、ＰＭＯＳトランジスタＭＰ４が設けられ、差動段３１の内部接地線４４と接地線３７との間にスイッチ素子、より具体的には、ＮＭＯＳトランジスタＭＮ４が設けられている。ＰＭＯＳトランジスタＭＰ４、ＮＭＯＳトランジスタＭＮ４は、差動段３１への電源電圧ＶＳＰ、接地電圧ＧＮＤの供給を制御するために設けられている。

出力段３２は、能動負荷回路４０のノードＮ３、Ｎ５の電位に応じて駆動電圧Ｖ_ＯＵＴを出力端子４２から出力するように構成されている。出力段３２は、ＰＭＯＳトランジスタＭＰ１１と、ＮＭＯＳトランジスタＭＮ１１と、キャパシタＣ１、Ｃ２を備えている。ＰＭＯＳトランジスタＭＰ１１と、ＮＭＯＳトランジスタＭＮ１１とは、いずれも、出力トランジスタとして動作する。

ＰＭＯＳトランジスタＭＰ１１は、ソースが電源線３６に接続され、ドレインが出力端子４２に接続されている。ＰＭＯＳトランジスタＭＰ１１のゲートは、スイッチ素子、より具体的にはＰＭＯＳトランジスタＭＰ９を介して差動段３１の能動負荷回路４０のノードＮ３に接続されている。ＰＭＯＳトランジスタＭＰ１１のゲートは、更に、ＰＭＯＳトランジスタＭＰ１０を介して電源線３６に接続されている。ＰＭＯＳトランジスタＭＰ９のゲートには、アンプオン信号ＡＭＰＯＮ＿Ｎが供給されており、ＰＭＯＳトランジスタＭＰ１０のゲートには、アンプオン信号ＡＭＰＯＮ＿Ｐが供給されている。

ＮＭＯＳトランジスタＭＮ１１は、ソースが接地線３７に接続され、ドレインが出力端子４２に接続されている。ＮＭＯＳトランジスタＭＮ１１のゲートは、スイッチ素子、より具体的にはＮＭＯＳトランジスタＭＮ９を介して差動段３１の能動負荷回路４０のノードＮ５に接続されている。ＮＭＯＳトランジスタＭＮ１１のゲートは、更に、ＮＭＯＳトランジスタＭＮ１０を介して接地線３７に接続されている。ＮＭＯＳトランジスタＭＮ９のゲートには、アンプオン信号ＡＭＰＯＮ＿Ｐが供給されており、ＮＭＯＳトランジスタＭＮ１０のゲートには、アンプオン信号ＡＭＰＯＮ＿Ｎが供給されている。

キャパシタＣ１、Ｃ２は、出力端子４２から出力される駆動電圧の位相補償のために設けられている。キャパシタＣ１は、ＰＭＯＳトランジスタＭＰ１１のドレインとゲートの間に接続されており、キャパシタＣ２は、ＮＭＯＳトランジスタＭＮ１１のドレインとゲートの間に接続されている。

ＶＳＰ出力スイッチ３４は、出力端子４２を電源電圧ＶＳＰにプルアップするために用いられる。本実施形態では、ＶＳＰ出力スイッチ３４が、ＰＭＯＳトランジスタＭＰ１３を備えている。ＰＭＯＳトランジスタＭＰ１３は、ソースが電源線３６に接続され、ドレインが出力端子４２に接続されている。ＰＭＯＳトランジスタＭＰ１３のゲートには、出力制御信号ＡＭＰＯＵＴＨ＿Ｎが供給される。

ＧＮＤ出力スイッチ３５は、出力端子４２を接地電圧ＧＮＤにプルダウンするために用いられる。本実施形態では、ＧＮＤ出力スイッチ３５が、ＮＭＯＳトランジスタＭＮ１３を備えている。ＮＭＯＳトランジスタＭＮ１３は、ソースが接地線３７に接続され、ドレインが出力端子４２に接続されている。ＮＭＯＳトランジスタＭＮ１３のゲートには、出力制御信号ＡＭＰＯＵＴＬ＿Ｐが供給される。

図７Ａの構成のソースアンプ１６_２ｋ−１に増幅動作を実行させる場合、アンプオン信号ＡＭＰＯＮ＿Ｎ、ＡＭＰＯＮ＿Ｐが活性化され、出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐが非活性化される。アンプオン信号ＡＭＰＯＮ＿Ｎ、ＡＭＰＯＮ＿Ｐが活性化されると、ＰＭＯＳトランジスタＭＰ４、ＮＭＯＳトランジスタＭＮ４がオン状態になり、電源線３６及び接地線３７から差動段３１に電源電圧ＶＳＰ及び接地電圧ＧＮＤが供給される。これにより、定電流源３８、３９、浮遊電流源４５、４６によってバイアス電流を生成され、差動段３１が動作する。加えて、アンプオン信号ＡＭＰＯＮ＿Ｎ、ＡＭＰＯＮ＿Ｐが活性化されると、ＰＭＯＳトランジスタＭＰ９、ＮＭＯＳトランジスタＭＮ９がオン状態になり、差動段３１が出力段３２に接続される。これにより、ソースアンプ１６_２ｋ−１は、増幅動作を行う。本実施形態では、出力端子４２が差動段３１のＰＭＯＳ差動対のＰＭＯＳトランジスタＭＰ２のゲート及びＮＭＯＳ差動対のＮＭＯＳトランジスタＭＮ２のゲートに接続されているので、ソースアンプ１６_２ｋ−１は、ボルテッジフォロアとして動作する。

一方、アンプオン信号ＡＭＰＯＮ＿Ｎ、ＡＭＰＯＮ＿Ｐが非活性化されると、ソースアンプ１６_２ｋ−１は増幅動作を停止する。詳細には、アンプオン信号ＡＭＰＯＮ＿Ｎ、ＡＭＰＯＮ＿Ｐが非活性化されると、ＰＭＯＳトランジスタＭＰ４、ＮＭＯＳトランジスタＭＮ４がオフ状態になり、電源線３６及び接地線３７から差動段３１への電源電圧ＶＳＰ及び接地電圧ＧＮＤの供給が遮断される。この状態では、定電流源３８、３９、浮遊電流源４５、４６は、バイアス電流を生成せず、よって、差動段３１は動作を停止する。加えて、アンプオン信号ＡＭＰＯＮ＿Ｎ、ＡＭＰＯＮ＿Ｐが非活性化されると、ＰＭＯＳトランジスタＭＰ９、ＮＭＯＳトランジスタＭＮ９がオフ状態になり、差動段３１が出力段３２から分離される。このとき、ＰＭＯＳトランジスタＭＰ１０、ＮＭＯＳトランジスタＭＮ１０がオン状態になり、出力段３２のＰＭＯＳトランジスタＭＰ１、ＮＭＯＳトランジスタＭＮ１１のゲートが、それぞれ、電源電圧ＶＳＰ、接地電圧ＧＮＤに固定される。これにより、ソースアンプ１６_２ｋ−１は、増幅動作を停止する。

ソースアンプ１６_２ｋ−１が増幅動作を行わない場合、出力端子４２から出力される電圧は、出力制御信号ＡＭＰＯＵＴＨ＿Ｎ及びＡＭＰＯＵＴＬ＿Ｐによって制御可能である。出力制御信号ＡＭＰＯＵＴＨ＿Ｎが活性化され、出力制御信号ＡＭＰＯＵＴＬ＿Ｐが非活性化されると、ＶＳＰ出力スイッチ３４のＰＭＯＳトランジスタＭＰ１３がオン状態になり、出力端子４２から電源電圧ＶＳＰが出力される。また、出力制御信号ＡＭＰＯＵＴＬ＿Ｐが活性化され、出力制御信号ＡＭＰＯＵＴＨ＿Ｎが非活性化されると、ＧＮＤ出力スイッチ３５のＮＭＯＳトランジスタＭＮ１３がオン状態になり、出力端子４２から接地電圧ＧＮＤが出力される。

図７Ｂを参照して、負極性の駆動電圧を出力するソースアンプ１６、即ち、偶数番目のソースアンプ１６_２ｋは、電源電圧ＶＳＰが供給される電源線３６の代わりに接地電圧ＧＮＤが供給される接地線４７が接続され、接地電圧ＧＮＤが供給される接地線３７の代わりに電源電圧ＶＳＮが供給される電源線４８が接続されることを除き、奇数番目のソースアンプ１６_２ｋ−１と同様の構成を有している。ここで、電源電圧ＶＳＮは、負極性の電源電圧である。

負極性の駆動電圧を出力するソースアンプ１６（偶数番目のソースアンプ１６_２ｋ）では、ＰＭＯＳトランジスタＭＰ１３は、出力制御信号ＡＭＰＯＵＴＨ＿Ｎに応じて接地電圧ＧＮＤを出力端子４２に出力するＧＮＤ出力スイッチ４９として動作する。また、ＮＭＯＳトランジスタＭＮ１３は、出力制御信号ＡＭＰＯＵＴＬ＿Ｐに応じて電源電圧ＶＳＮを出力端子４２に出力するＶＳＮ出力スイッチ５０として動作する。

ソースアンプ１６の構成は、様々に変更され得る。ただし、一般的な構成のオペアンプは、バイアス電流を発生する電流源を備えており、該電流源の動作を停止することで増幅動作を停止できる構成となっている。異なる構成のオペアンプがソースアンプ１６として用いられる場合でも、ソースアンプ１６は、個別アンプ制御信号２７（又は、アンプオン信号ＡＭＰＯＮ＿Ｎ、ＡＭＰＯＮ＿Ｐ）に応じてバイアス電流を生成する電流源の動作を停止可能であるように構成される。

続いて、第１の実施形態の表示装置１００の動作を説明する。まず、表示パネル１がノーマリブラックの動作モードで動作する場合について説明する。この場合、各ＤＡコンバータ１５に供給される画像データによって指定される階調値と、ＤＡコンバータ１５が出力する階調電圧との対応関係は、図６Ａに図示されているとおりである。各ＤＡコンバータ１５は、それに供給される画像データが黒表示に対応する階調値“００ｈ”を指定している場合に、階調電圧として接地電圧ＧＮＤを出力することに留意されたい。これは、ある画像データが黒表示に対応する階調値“００ｈ”を指定している場合、当該画像データに対応するソースアンプ１６は、接地電圧ＧＮＤを出力すべきであることを意味している。

なお、以下では、出力スイッチ回路１７_１〜１７_ｍのストレートスイッチ２１、２２がオン状態に設定され、ソースアンプ１６_１〜１６_ｍの出力が、それぞれ、ソース出力Ｓ１〜Ｓｍに接続されるとして説明を行う。反転駆動が行われる場合、出力スイッチ回路１７_１〜１７_ｍは、所定の周期でソースアンプ１６_１〜１６_ｍとソース出力Ｓ１〜Ｓｍとの接続関係を切り換えるが、本明細書に開示されている技術では、反転駆動の実行は重要ではない。

また、アンプ制御信号２６が、表示タイミングコントローラ１２ｂによって活性化されるものとする。表示パネル１に画像を表示する場合、アンプ制御信号２６が活性化され、これにより、アンプ制御回路１９_１〜１９_ｍは、データ判定回路１８_１〜１８_ｍから受け取ったデータ判定信号２５_１〜２５_ｍに応じて個別アンプ制御信号２７_１〜２７_ｍを生成する状態に設定される。

本実施形態の表示装置１００は、概略的には、下記のように動作する。本実施形態の表示装置１００では、黒表示を行う画素回路８への駆動電圧の書き込みの際に当該画素回路８に駆動電圧を供給するソースアンプ１６の増幅動作が停止される。増幅動作の停止は、ソースアンプ１６に含まれる電流源（本実施形態では、定電流源３８、３９及び浮遊電流源４５、４６）の動作を停止することによって行われる。このような動作によれば、黒表示を行うために必要な消費電力を低減することができる。加えて、本実施形態では、ソースアンプ１６が、その増幅動作が停止された場合に黒表示に対応する駆動電圧を出力するように構成される。以下では、本実施形態の表示装置１００の動作を詳細に説明する。

図８は、本実施形態の表示装置１００の動作の例を示すタイミングチャートである。図８においては、第Ｎ水平同期期間〜第Ｎ＋２水平同期期間における本実施形態の表示装置１００の動作が図示されている。図８において、記号“ＨＳＹＮＣ”は、水平同期信号を表しており、水平同期信号ＨＳＹＮＣは、各水平同期期間が開始されるタイミングで活性化される。

第Ｎ水平同期期間においては、ロジックモジュール１２の画像データ処理回路１２ａから初段ラインラッチ回路１３にラインラッチバス２０を介して画像データが逐次に転送される。図８では、第Ｎ水平同期期間において初段ラインラッチ回路１３に逐次に転送される画像データが、“Ａ１”〜“Ａｍ”として図示されている。画像データＡ１〜Ａｍは、それぞれ、初段ラインラッチ回路１３のラッチ１３_１〜１３_ｍに格納される。

ここで、第Ｎ水平同期期間において初段ラインラッチ回路１３のラッチ１３_２、１３_３に格納される画像データＡ２、Ａ３が、黒表示に対応する階調値“００ｈ”を指定しているものとする。画像データＡ２、Ａ３は、それぞれ、ソース出力Ｓ２、Ｓ３から出力される駆動電圧について階調値を指定する画像データであることに留意されたい。

第（Ｎ＋１）水平同期期間では、第Ｎ水平同期期間において初段ラインラッチ回路１３に転送された画像データＡ１〜Ａｍに応じて画素回路８が駆動される。

詳細には、第（Ｎ＋１）水平同期期間が開始されると、第（Ｎ＋１）水平同期期間において駆動すべき画素１０に対応するゲート線６が活性化され、更に、初段ラインラッチ回路１３から出力段ラインラッチ回路１４に画像データＡ１〜Ａｍが転送される。出力段ラインラッチ回路１４のラッチ１４_１〜１４_ｍにはそれぞれ画像データＡ１〜Ａｍがラッチされ、ＤＡコンバータ１５_１〜１５_ｍにそれぞれ画像データＡ１〜Ａｍが供給される。ＤＡコンバータ１５_１〜１５_ｍは、画像データＡ１〜Ａｍに指定された階調値に対応する階調電圧を生成し、ソースアンプ１６_１〜１６_ｍに供給する。

ここで、画像データＡ２、Ａ３が、黒表示に対応する階調値“００ｈ”を指定しているので、データ判定回路１８_２、１８_３によってデータ判定信号２５_２、２５_３が“０”に設定され、アンプ制御回路１９_２、１９_３は、データ判定信号２５_２、２５_３に応じてソースアンプ１６_２、１６_３の増幅動作を停止するように個別アンプ制御信号２７_２、２７_３を生成する。即ち、ソースアンプ１６_２、１６_３に供給される個別アンプ制御信号２７_２、２７_３のアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。上述の通り、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化されると、ソースアンプ１６_２、１６_３の差動段３１の電流源（定電流源３８、３９及び浮遊電流源４５、４６）の動作が停止され、ソースアンプ１６_２、１６_３の増幅動作が停止される。図８には、ソースアンプ１６_２に供給されるアンプオン信号ＡＭＰＯＮ＿Ｐの波形がＡＭＰＯＮ＿Ｐ（Ｓ２）として示されており、ソースアンプ１６_３に供給されるアンプオン信号ＡＭＰＯＮ＿Ｐの波形がＡＭＰＯＮ＿Ｐ（Ｓ３）として示されている。

このとき、アンプ制御回路１９_２は、個別アンプ制御信号２７_２の出力制御信号ＡＭＰＯＵＴＨ＿Ｎを活性化し、出力制御信号ＡＭＰＯＵＴＬ＿Ｐを非活性化する。出力制御信号ＡＭＰＯＵＴＨ＿Ｎの活性化に応答して、負極性の駆動電圧を出力するソースアンプ１６_２は、ソース出力Ｓ２に出力する駆動電圧を接地電圧ＧＮＤに設定する。同様に、アンプ制御回路１９_３は、個別アンプ制御信号２７_３の出力制御信号ＡＭＰＯＵＴＬ＿Ｐを活性化し、出力制御信号ＡＭＰＯＵＴＨ＿Ｎを非活性化する。出力制御信号ＡＭＰＯＵＴＬ＿Ｐの活性化に応答して、正極性の駆動電圧を出力するソースアンプ１６_３は、ソース出力Ｓ３に出力する駆動電圧を接地電圧ＧＮＤに設定する。ここで、表示パネル１がノーマリブラックの動作モードで動作する場合には、黒表示に対応する階調値“００ｈ”に対応する階調電圧及び駆動電圧が接地電圧ＧＮＤであることに留意されたい。ソースアンプ１６_２、１６_３は、増幅動作を停止する一方で、黒表示に対応する階調値“００ｈ”に対応する駆動電圧を出力する状態に設定されることになる。

データ判定回路１８_２、１８_３以外のデータ判定回路１８から出力されるデータ判定信号２５は、“１”に設定される。よって、アンプ制御回路１９_２、１９_３以外のアンプ制御回路１９は、対応するソースアンプ１６に増幅動作をするように個別アンプ制御信号２７を生成する。ソースアンプ１６_２、１６_３以外のソースアンプ１６は、ボルテッジフォロアとして動作し、対応するＤＡコンバータ１５から受け取った階調電圧と同一の電圧レベルを有する駆動電圧を出力する。

このような動作では、黒表示に対応する階調値“００ｈ”を指定する画像データＡ２、Ａ３に対応するソースアンプ１６_２、１６_３が増幅動作を停止するので、消費電力が低減される。このとき、ソースアンプ１６_２、１６_３は、黒表示に対応する階調値“００ｈ”に対応する駆動電圧を出力する状態に設定される。

第（Ｎ＋１）水平同期期間では、上記の動作に並行して、画像データ処理回路１２ａから初段ラインラッチ回路１３にラインラッチバス２０を介して画像データが逐次に転送される。第（ｍ＋１）水平同期期間において初段ラインラッチ回路１３に逐次に転送される画像データは、“Ｂ１”〜“Ｂｍ”として図示されている。画像データＢ１〜Ｂｍは、それぞれ、初段ラインラッチ回路１３のラッチ１３_１〜１３_ｍに格納される。

ここで、第（Ｎ＋１）水平同期期間において初段ラインラッチ回路１３のラッチ１３_１、１３_３、１３_ｍに転送された画像データＢ１、Ｂ３、Ｂｍが、黒表示に対応する階調値“００ｈ”を指定しているものとする。画像データＢ１、Ｂ３、Ｂｍは、それぞれ、ソース出力Ｓ１、Ｓ３、Ｓｍから出力される駆動電圧について階調値を指定する画像データである。

第（Ｎ＋２）水平同期期間では、第（Ｎ＋１）水平同期期間において初段ラインラッチ回路１３に転送された画像データＢ１〜Ｂｍに応じて画素回路８が駆動される。画素回路８の駆動は、画像データＡ１〜Ａｍの代わりに画像データＢ１〜Ｂｍが用いられることを除いて、第（Ｎ＋１）水平同期期間と同様にして行われる。ただし、画像データＢ１、Ｂ３、Ｂｍが、黒表示に対応する階調値“００ｈ”を指定していることから、第（Ｎ＋２）水平同期期間における動作では、ソースアンプ１６_１、１６_３、１６_ｍの増幅動作が停止される。

詳細には、データ判定回路１８_１、１８_３、１８_ｍによってデータ判定信号２５_１、２５_３、２５_ｍが“０”に設定され、アンプ制御回路１９_１、１９_３、１９_ｍは、データ判定信号２５_１、２５_３、２５_ｍに応じてソースアンプ１６_１、１６_３、１６_ｍの増幅動作を停止するように個別アンプ制御信号２７_１、２７_３、２７_ｍを生成する。即ち、ソースアンプ１６_１、１６_３、１６_ｍに供給される個別アンプ制御信号２７_１、２７_３、２７_ｍのアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。上述の通り、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化されると、ソースアンプ１６_１、１６_３、１６_ｍの差動段３１の電流源（定電流源３８、３９及び浮遊電流源４５、４６）の動作が停止され、ソースアンプ１６_１、１６_３、１６_ｍの増幅動作が停止される。図８には、ソースアンプ１６_１、１６_３、１６_ｍに供給されるアンプオン信号ＡＭＰＯＮ＿Ｐの波形が、それぞれ、ＡＭＰＯＮ＿Ｐ（Ｓ１）、ＡＭＰＯＮ＿Ｐ（Ｓ３）、ＡＭＰＯＮ＿Ｐ（Ｓｍ）として示されている。

このとき、アンプ制御回路１９_１、１９_３、１９_ｍは、ソースアンプ１６_１、１６_３、１６_ｍがソース出力Ｓ１、Ｓ３、Ｓｍに出力する駆動電圧を接地電圧ＧＮＤに設定するように個別アンプ制御信号２７_１、２７_３、２７_ｍを生成する。詳細には、アンプ制御回路１９_１、１９_３は、個別アンプ制御信号２７_１、２７_３の出力制御信号ＡＭＰＯＵＴＬ＿Ｐを活性化し、出力制御信号ＡＭＰＯＵＴＨ＿Ｎを非活性化する。また、アンプ制御回路１９_ｍは、個別アンプ制御信号２７_ｍの出力制御信号ＡＭＰＯＵＴＨ＿Ｎを活性化し、出力制御信号ＡＭＰＯＵＴＬ＿Ｐを非活性化する。これにより、ソースアンプ１６_１、１６_３、１６_ｍは、増幅動作を停止する一方で、黒表示に対応する階調値“００ｈ”に対応する駆動電圧を出力する状態に設定されることになる。

データ判定回路１８_１、１８_３、１８_ｍ以外のデータ判定回路１８から出力されるデータ判定信号２５は、“１”に設定される。よって、アンプ制御回路１９_２、１９_３以外のアンプ制御回路１９は、対応するソースアンプ１６に増幅動作をするように個別アンプ制御信号２７を生成する。ソースアンプ１６_２、１６_３以外のソースアンプ１６は、ボルテッジフォロアとして動作し、対応するＤＡコンバータ１５から受け取った階調電圧と同一の電圧レベルを有する駆動電圧を出力する。

表示パネル１がノーマリホワイトの動作モードで動作する場合も、同様の動作が行われる。ただし、各ＤＡコンバータ１５に供給される画像データによって指定される階調値と、ＤＡコンバータ１５が出力する階調電圧の対応関係が図６Ｂに示されているものに変更され、更に、増幅動作を停止したときにソースアンプ１６が出力する駆動電圧も変更される。

詳細には、図６Ｂに図示されているように、正極性の階調電圧を生成するＤＡコンバータ１５（奇数番目のＤＡコンバータ１５_２ｋ−１）に供給される画像データが黒表示に対応する階調値“００ｈ”を指定している場合、当該ＤＡコンバータ１５が出力する階調電圧が電源電圧ＶＳＰに設定される。一方、負極性の階調電圧を生成するＤＡコンバータ１５に供給される画像データが黒表示に対応する階調値“００ｈ”を指定している場合、当該ＤＡコンバータ１５が出力する階調電圧が電源電圧ＶＳＮに設定される。

加えて、正極性の駆動電圧を生成するソースアンプ１６（奇数番目のソースアンプ１６_２ｋ−１）は、増幅動作が停止されたときに電源電圧ＶＳＰを出力する状態に設定され、負極性の駆動電圧を生成するソースアンプ１６（偶数番目のソースアンプ１６_２ｋ）は、増幅動作が停止されたときに電源電圧ＶＳＮを出力する状態に設定される。

詳細には、奇数番目のソースアンプ１６_２ｋ−１に対応するデータ判定回路１８_２ｋ−１は、奇数番目のＤＡコンバータ１５_２ｋ−１に供給される画像データＤ_２ｋ−１が黒表示に対応する階調値“００ｈ”を指定している場合、データ判定信号２５_２ｋ−１を“０”に設定する。アンプ制御回路１９_２ｋ−１は、データ判定信号２５_２ｋ−１が“０”に設定されたことに応じてソースアンプ１６_２ｋ−１の増幅動作を停止するように個別アンプ制御信号２７_２ｋ−１を生成する。即ち、ソースアンプ１６_２ｋ−１に供給される個別アンプ制御信号２７_２ｋ−１のアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。上述の通り、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化されると、ソースアンプ１６_２ｋ−１の差動段３１の電流源（定電流源３８、３９及び浮遊電流源４５、４６）の動作が停止され、ソースアンプ１６_２ｋ−１の増幅動作が停止される。

このとき、アンプ制御回路１９_２ｋ−１は、出力制御信号ＡＭＰＯＵＴＨ＿Ｎを活性化し、出力制御信号ＡＭＰＯＵＴＬ＿Ｐを非活性化する。出力制御信号ＡＭＰＯＵＴＨ＿Ｎの活性化に応答して、ソースアンプ１６_２ｋ−１は、それが出力する駆動電圧を電源電圧ＶＳＰに設定する（図７Ａ参照）。表示パネル１がノーマリホワイトの動作モードで動作する場合には、黒表示に対応する階調値“００ｈ”に対応する正極性の階調電圧及び正極性の駆動電圧が電源電圧ＶＳＰであることに留意されたい。ソースアンプ１６_２ｋ−１は、増幅動作を停止する一方で、黒表示に対応する階調値“００ｈ”に対応する駆動電圧を出力する状態に設定されることになる。

一方、偶数番目のソースアンプ１６_２ｋに対応するデータ判定回路１８_２ｋは、偶数番目のＤＡコンバータ１５_２ｋに供給される画像データＤ_２ｋが黒表示に対応する階調値“００ｈ”を指定している場合、データ判定信号２５_２ｋを“０”に設定する。アンプ制御回路１９_２ｋは、データ判定信号２５_２ｋに応じてソースアンプ１６_２ｋの増幅動作を停止するように個別アンプ制御信号２７_２ｋを生成する。即ち、ソースアンプ１６_２ｋに供給される個別アンプ制御信号２７_２ｋのアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。上述の通り、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化されると、ソースアンプ１６_２ｋの差動段３１の電流源（定電流源３８、３９及び浮遊電流源４５、４６）の動作が停止され、ソースアンプ１６_２ｋの増幅動作が停止される。

このとき、アンプ制御回路１９_２ｋは、出力制御信号ＡＭＰＯＵＴＬ＿Ｐを活性化し、出力制御信号ＡＭＰＯＵＴＨ＿Ｎを非活性化する。出力制御信号ＡＭＰＯＵＴＬ＿Ｐの活性化に応答して、ソースアンプ１６_２ｋは、それが出力する駆動電圧を電源電圧ＶＳＮに設定する（図７Ｂ参照）。表示パネル１がノーマリホワイトの動作モードで動作する場合には、黒表示に対応する階調値“００ｈ”に対応する負極性の階調電圧及び正極性の駆動電圧が電源電圧ＶＳＮであることに留意されたい。ソースアンプ１６_２ｋは、増幅動作を停止する一方で、黒表示に対応する階調値“００ｈ”に対応する駆動電圧を出力する状態に設定されることになる。

図９は、本実施形態の表示装置１００によって表示される画像と、ソースアンプ１６に供給されるアンプオン信号ＡＭＰＯＮ＿Ｐの波形の対応を概念的に示す図である。図９においては、理解を容易にするために、ソース出力の数ｍ（即ち、ソースアンプ１６の数）が２０であるとして表示装置１００の動作を図示しており、図９に図示されている例では、「１２：１２」という文字を含む画像が表示パネル１に表示される。

図９の上段は、画像とソース出力Ｓ１〜２０との対応関係（即ち、表示パネル１の各画素回路８とソース出力Ｓ１〜２０）を表している。図９の下段は、表示パネル１の各画素回路８が駆動されるタイミングにおいて、ソースアンプ１６に供給されるアンプオン信号ＡＭＰＯＮ＿Ｐの状態を示している。図９では、画像の左側の列から順次に画素回路８が駆動されるものとしてアンプオン信号ＡＭＰＯＮ＿Ｐの波形が図示されている。なお、図９において、記号“１Ｈ”は、１水平同期期間を表している。

ソース出力Ｓ１〜Ｓ１３、Ｓ１９、Ｓ２０は、全水平同期期間において黒表示を行う画素回路８に接続されるので、ソース出力Ｓ１〜Ｓ１３、Ｓ１９、Ｓ２０に接続されるソースアンプ１６は、全水平同期期間において増幅動作が停止される。即ち、ソース出力Ｓ１〜Ｓ１３、Ｓ１９、Ｓ２０に接続されるソースアンプ１６に供給されるアンプオン信号ＡＭＰＯＮ＿Ｐは、全水平同期期間において非活性化される。

ソース出力Ｓ１４〜Ｓ１８に接続されているソースアンプ１６については、“１２：１２”という文字の表示に関与する画素回路８に接続されている水平同期期間にのみ増幅動作が行われる。ソース出力Ｓ１４〜Ｓ１８に接続されるソースアンプ１６に供給されるアンプオン信号ＡＭＰＯＮ＿Ｐは、“１２：１２”という文字の表示に関与する画素回路８に接続されている水平同期期間において活性化され、黒表示を行う画素回路８に接続されている水平同期期間においては、非活性化される。ソース出力Ｓ１４〜Ｓ１８に接続されているソースアンプ１６は、それに供給されるアンプオン信号ＡＭＰＯＮ＿Ｐが活性化されているときにのみ増幅動作を行う。このような動作によれば、消費電力を有効に低減することができる。

以上に説明されているように、本実施形態の表示装置１００では、黒表示を行う画素回路８への駆動電圧の書き込みの際に当該画素回路８に駆動電圧を供給するソースアンプ１６の増幅動作が停止される。加えて、本実施形態の表示装置１００では、ソースアンプ１６が、その増幅動作が停止された場合に黒表示に対応する駆動電圧を出力するように構成される。このような動作によれば、表示画像に応じて消費電力を低減することができる。

上記の実施形態では、ソースアンプ１６のそれぞれに対応して、ＤＡコンバータ１５に供給される各画像データが黒表示に対応する階調値を指定しているかを判定するデータ判定回路１８が設けられているが、ロジックモジュール１２が、各画像データが黒表示に対応する階調値をしているか否かを判定するように構成されてもよい。

図１０は、ロジックモジュール１２が、各画像データが黒表示に対応する階調値“００ｈ”を指定しているか否かを判定するように構成された表示ドライバ２の構成を示すブロック図である。図１０に図示されている構成では、データ判定回路１８_１〜１８_ｍが除去されており、その代わりに、ロジックモジュール１２にデータ判定回路１２ｃが設けられている。また、初段ラインラッチ回路１３が、画像データをラッチするラッチ１３_１〜１３_ｍに加えてラッチ５３_１〜５３_ｍを備えており、出力段ラインラッチ回路１４が、画像データをラッチするラッチ１４_１〜１４_ｍに加えてラッチ５４_１〜５４_ｍを備えている。データ判定回路１２ｃは、アンプ制御バス５１を介して初段ラインラッチ回路１３のラッチ５３_１〜５３_ｍに接続されており、ラッチ５３_１〜５３_ｍは、出力段ラインラッチ回路１４のラッチ５４_１〜５４_ｍにそれぞれに接続されている。ラッチ５４_１〜５４_ｍの出力は、それぞれ、アンプ制御回路１９_１〜１９_ｍに接続される。ラッチ５４_１〜５４_ｍがアンプ制御回路１９_１〜１９_ｍに出力する出力信号が、データ判定信号２５_１〜２５_ｍとして用いられる。

図１０の構成の表示ドライバ２は、概略的には、下記のように動作する。
データ判定回路１２ｃは、画像データがラインラッチバス２０を介して初段ラインラッチ回路１３に順次に転送されるときに、当該画像データが黒表示に対応する階調値“００”を指定しているか否を判定し、当該画像データのそれぞれについてデータ判定ビットを出力する。データ判定ビットは、対応する画像データが黒表示に対応する階調値“００”を指定しているか否を示す１ビットデータである。データ判定ビットは、アンプ制御バス５１を介して初段ラインラッチ回路１３に送られ、ラッチ５３_１〜５３_ｍに格納される。ラッチ５３_１〜５３_ｍに格納されたデータ判定ビットは、出力段ラインラッチ回路１４のラッチ５４_１〜５４_ｍによってラッチされる。ラッチ５４_１〜５４_ｍは、ラッチしたデータ判定ビットに対応するデータ判定信号２５_１〜２５_ｍをアンプ制御回路１９_１〜１９_ｍに供給する。アンプ制御回路１９_１〜１９_ｍの動作は、上記されているとおりである。

図１１は、図１０の構成の表示ドライバ２の動作の例を示すタイミングチャートである。図１１には、第Ｎ水平同期期間〜第Ｎ＋２水平同期期間における本実施形態の表示装置１００の動作が図示されている。

第Ｎ水平同期期間においては、ロジックモジュール１２の画像データ処理回路１２ａから初段ラインラッチ回路１３にラインラッチバス２０を介して画像データが逐次に転送される。図８では、第Ｎ水平同期期間において初段ラインラッチ回路１３に逐次に転送される画像データが、“Ａ１”〜“Ａｍ”として図示されている。画像データＡ１〜Ａｍは、それぞれ、初段ラインラッチ回路１３のラッチ１３_１〜１３_ｍに格納される。

このとき、データ判定回路１２ｃは、初段ラインラッチ回路１３に逐次に転送される画像データＡ１〜Ａｍのそれぞれが黒表示に対応する階調値“００”を指定しているか否を判定してデータ判定ビットを生成し、生成したデータ判定ビットをラッチ５３_１〜５３_ｍに格納する。例えば、ラッチ１３_ｉに転送される画像データＡｉが黒表示に対応する階調値“００”を指定している場合、画像データＡｉに対応するデータ判定ビットが“０”に設定され、該データ判定ビットが、ラッチ５３_ｉに格納される。

ここで、第Ｎ水平同期期間において初段ラインラッチ回路１３のラッチ１３_２、１３_３に格納される画像データＡ２、Ａ３が、黒表示に対応する階調値“００ｈ”を指定しているものとする。画像データＡ２、Ａ３は、それぞれ、ソース出力Ｓ２、Ｓ３から出力される駆動電圧について階調値を指定する画像データであることに留意されたい。

この場合、初段ラインラッチ回路１３のラッチ５３_２、５３_３に格納されるデータ判定ビットが“０”に設定される。他のラッチ５３に格納されるデータ判定ビットは“１”に設定される。

第（Ｎ＋１）水平同期期間では、第Ｎ水平同期期間において初段ラインラッチ回路１３に転送された画像データＡ１〜Ａｍに応じて画素回路８が駆動される。

詳細には、第（Ｎ＋１）水平同期期間が開始されると、第（Ｎ＋１）水平同期期間において駆動すべき画素１０に対応するゲート線６が活性化され、更に、更に、初段ラインラッチ回路１３が出力段ラインラッチ回路１４から画像データＡ１〜Ａｍをラッチする。出力段ラインラッチ回路１４のラッチ１４_１〜１４_ｍは、それぞれ、初段ラインラッチ回路１３のラッチ１３_１〜１３_ｍから画像データＡ１〜Ａｍをラッチする。出力段ラインラッチ回路１４のラッチ１４_１〜１４_ｍは、ＤＡコンバータ１５_１〜１５_ｍにそれぞれ画像データＡ１〜Ａｍを供給し、ＤＡコンバータ１５_１〜１５_ｍは、画像データＡ１〜Ａｍに指定された階調値に対応する階調電圧を生成する。ＤＡコンバータ１５_１〜１５_ｍによって生成された階調電圧は、それぞれソースアンプ１６_１〜１６_ｍに供給される。

並行して、出力段ラインラッチ回路１４のラッチ５４_１〜５４_ｍは、初段ラインラッチ回路１３のラッチ５３_１〜５３_ｍから、データ判定ビットをラッチする。このとき、画像データＡ２、Ａ３に対応するデータ判定ビット、即ち、ラッチ５４_２、５４_３がラッチするデータ判定ビットが“０”であるので、データ判定信号２５_２、２５_３が“０”に設定される。アンプ制御回路１９_２、１９_３は、データ判定信号２５_２、２５_３に応じてソースアンプ１６_２、１６_３の増幅動作を停止するように個別アンプ制御信号２７_２、２７_３を生成する。即ち、ソースアンプ１６_２、１６_３に供給される個別アンプ制御信号２７_２、２７_３のアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。上述の通り、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化されると、ソースアンプ１６_２、１６_３の差動段３１の電流源（定電流源３８、３９及び浮遊電流源４５、４６）の動作が停止され、ソースアンプ１６_２、１６_３の増幅動作が停止される。図１０には、ラッチ５４_２、５４_３に格納されたデータ判定ビットの値と共にソースアンプ１６_２、１６_３に供給されるアンプオン信号ＡＭＰＯＮ＿Ｐの波形が示されている。

加えて、アンプ制御回路１９_２、１９_３は、表示パネル１の動作モードがノーマリブラックかノーマリホワイトかに応じて個別アンプ制御信号２７_２、２７_３の出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐの一方を活性化し、他方を非活性化する。

表示パネル１の動作モードがノーマリブラックである場合、アンプ制御回路１９_２、１９_３は、ソースアンプ１６_２、１６_３がソース出力Ｓ２、Ｓ３に出力する駆動電圧が接地電圧ＧＮＤになるように出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力する。ここで、表示パネル１がノーマリブラックの動作モードで動作する場合には、黒表示に対応する階調値“００ｈ”に対応する階調電圧及び駆動電圧が接地電圧ＧＮＤであることに留意されたい。ソースアンプ１６_２、１６_３は、増幅動作を停止する一方で、黒表示に対応する階調値“００ｈ”に対応する駆動電圧を出力する状態に設定されることになる。

一方、表示パネル１の動作モードがノーマリホワイトである場合、アンプ制御回路１９_２は、負極性の駆動電圧を出力するソースアンプ１６_２がソース出力Ｓ２に出力する駆動電圧が電源電圧ＶＳＮになるように出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力し、アンプ制御回路１９_３は、正極性の駆動電圧を出力するソースアンプ１６_３がソース出力Ｓ３に出力する駆動電圧が電源電圧ＶＳＰになるように、出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力する。ここで、表示パネル１がノーマリホワイトの動作モードで動作する場合には、黒表示に対応する階調値“００ｈ”に対応する正極性の階調電圧及び駆動電圧が電源電圧ＶＳＰであり、黒表示に対応する階調値“００ｈ”に対応する負極性の階調電圧及び駆動電圧が電源電圧ＶＳＮであることに留意されたい。この場合も、ソースアンプ１６_２、１６_３は、増幅動作を停止する一方で、黒表示に対応する階調値“００ｈ”に対応する駆動電圧を出力する状態に設定されることになる。

ラッチ５４_１〜５４_ｍのうちラッチ５４_２、５４_３以外のラッチから出力されるデータ判定信号２５は、“１”に設定される。よって、アンプ制御回路１９_２、１９_３以外のアンプ制御回路１９は、対応するソースアンプ１６に増幅動作をするように個別アンプ制御信号２７を生成する。ソースアンプ１６_２、１６_３以外のソースアンプ１６は、ボルテッジフォロアとして動作し、対応するＤＡコンバータ１５から受け取った階調電圧と同一の電圧レベルを有する駆動電圧を出力する。

第（Ｎ＋１）水平同期期間では、上記の動作に並行して、画像データ処理回路１２ａから初段ラインラッチ回路１３にラインラッチバス２０を介して画像データが逐次に転送される。第（Ｎ＋１）水平同期期間において初段ラインラッチ回路１３に逐次に転送される画像データは、“Ｂ１”〜“Ｂｍ”として図示されている。画像データＢ１〜Ｂｍは、それぞれ、初段ラインラッチ回路１３のラッチ１３_１〜１３_ｍに格納される。

このとき、データ判定回路１２ｃは、初段ラインラッチ回路１３に逐次に転送される画像データＢ１〜Ｂｍのそれぞれが黒表示に対応する階調値“００”を指定しているか否を判定してデータ判定ビットを生成し、生成したデータ判定ビットをラッチ５４_１〜５４_ｍに格納する。例えば、ラッチ１３_ｉに転送される画像データＢｉが黒表示に対応する階調値“００”を指定している場合、画像データＢｉに対応するデータ判定ビットが“０”に設定され、該データ判定ビットが、ラッチ５３_ｉに格納される。

ここで、第（Ｎ＋１）水平同期期間において初段ラインラッチ回路１３のラッチ１３_１、１３_３、１３_ｍに格納される画像データＢ１、Ｂ３、Ｂｍが、黒表示に対応する階調値“００ｈ”を指定しているものとする。画像データＢ１、Ｂ３、Ｂｍは、それぞれ、ソース出力Ｓ１、Ｓ３、Ｓｍから出力される駆動電圧について階調値を指定する画像データである。この場合、初段ラインラッチ回路１３のラッチ５３_１、５３_３、５３_ｍに格納されるデータ判定ビットが“０”に設定される。他のラッチ５３に格納されるデータ判定ビットは“１”に設定される。

第（Ｎ＋２）水平同期期間では、第（Ｎ＋１）水平同期期間において初段ラインラッチ回路１３に転送された画像データＢ１〜Ｂｍに応じて画素回路８が駆動される。画素回路８の駆動は、画像データＡ１〜Ａｍの代わりに画像データＢ１〜Ｂｍが用いられることを除いて、第（Ｎ＋１）水平同期期間と同様にして行われる。ただし、画像データＢ１、Ｂ３、Ｂｍが、黒表示に対応する階調値“００ｈ”を指定していることから、第（Ｎ＋２）水平同期期間における動作では、ソースアンプ１６_１、１６_３、１６_ｍの増幅動作が停止される。

詳細には、画像データＢ１、Ｂ３、Ｂｍに対応するデータ判定ビット、即ち、ラッチ５４_１、５４_３、５４_ｍがラッチするデータ判定ビットが“０”であるので、データ判定信号２５_１、２５_３、２５_ｍが“０”に設定される。アンプ制御回路１９_１、１９_３、１９_ｍは、データ判定信号２５_１、２５_３、２５_ｍに応じてソースアンプ１６_１、１６_３、１６_ｍの増幅動作を停止するように個別アンプ制御信号２７_１、２７_３、２７_ｍを生成する。即ち、ソースアンプ１６_１、１６_３、１６_ｍに供給される個別アンプ制御信号２７_１、２７_３、２７_ｍのアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。上述の通り、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化されると、ソースアンプ１６_１、１６_３、１６_ｍの差動段３１の電流源（定電流源３８、３９及び浮遊電流源４５、４６）の動作が停止され、ソースアンプ１６_１、１６_３、１６_ｍの増幅動作が停止される。

このとき、アンプ制御回路１９_１、１９_３、１９_ｍは、表示パネル１の動作モードがノーマリブラックかノーマリホワイトかに応じて個別アンプ制御信号２７_１、２７_３、２７_ｍの出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐの一方を活性化し、他方を非活性化する。

表示パネル１の動作モードがノーマリブラックである場合、アンプ制御回路１９_１、１９_３、１９_ｍは、ソースアンプ１６_１、１６_３、１６_ｍがソース出力Ｓ１、Ｓ３、Ｓｍに出力する駆動電圧が接地電圧ＧＮＤになるように出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力する。ここで、表示パネル１がノーマリブラックの動作モードで動作する場合には、黒表示に対応する階調値“００ｈ”に対応する階調電圧及び駆動電圧が接地電圧ＧＮＤであることに留意されたい。

一方、表示パネル１の動作モードがノーマリホワイトである場合、アンプ制御回路１９_１、１９_３は、ソースアンプ１６_１、１６_３がソース出力Ｓ１、Ｓ３に出力する駆動電圧が電源電圧ＶＳＰになるように出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力し、アンプ制御回路１９_ｍは、ソースアンプ１６_ｍがソース出力Ｓｍに出力する駆動電圧が電源電圧ＶＳＮになるように出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力する。ここで、表示パネル１がノーマリホワイトの動作モードで動作する場合には、黒表示に対応する階調値“００ｈ”に対応する正極性の階調電圧及び駆動電圧が電源電圧ＶＳＰであり、黒表示に対応する階調値“００ｈ”に対応する負極性の階調電圧及び駆動電圧が電源電圧ＶＳＮであることに留意されたい。

ラッチ５４_１〜５４_ｍのうちラッチ５４_１、５４_３、５４_ｍ以外のラッチから出力されるデータ判定信号２５は、“１”に設定される。よって、アンプ制御回路１９_１、１９_３、１９_ｍ以外のアンプ制御回路１９は、対応するソースアンプ１６に増幅動作をするように個別アンプ制御信号２７を生成する。ソースアンプ１６_１、１６_３、１６_ｍ以外のソースアンプ１６は、ボルテッジフォロアとして動作し、対応するＤＡコンバータ１５から受け取った階調電圧と同一の電圧レベルを有する駆動電圧を出力する。

図１０、図１１に図示されている構成及び動作によっても、黒表示を行う画素回路８への駆動電圧の書き込みの際に当該画素回路８に駆動電圧を供給するソースアンプ１６の増幅動作が停止される。加えて、ソースアンプ１６が、その増幅動作が停止された場合に黒表示に対応する駆動電圧を出力するように構成される。このような動作によれば、表示画像に応じて、消費電力を低減することができる。

（第２の実施形態）
図１２Ａは、第２の実施形態の表示装置１００Ａの構成を示すブロック図である。第２の実施形態においても、黒表示を行う画素回路８への駆動電圧の書き込みの際に当該画素回路８に駆動電圧を供給するソースアンプ１６の増幅動作が停止され、更に、ソースアンプ１６が、その増幅動作が停止された場合に黒表示に対応する駆動電圧を出力する。ただし、第２の実施形態の表示装置１００Ａは、いわゆる時分割駆動を行うように構成されている。

詳細には、第２の実施形態では、表示ドライバ２Ａがｍ／３個のソース出力Ｓ１〜Ｓ（ｍ／３）を有しており、表示パネル１Ａがｍ／３個のパネル入力端子９_１〜９_ｍ／３とｍ／３個のスイッチ回路６０_１〜６０_ｍ／３とを備えている。なお、ｍは、表示パネル１Ａのソース線７の数であり、本実施形態では、ｍが６の倍数である。本実施形態では、表示ドライバ２のソース出力Ｓ１〜Ｓ（ｍ／３）は、それぞれ、パネル入力端子９_１〜９_ｍ／３に接続されており、パネル入力端子９_１〜９_ｍ／３は、それぞれ、スイッチ回路６０_１〜６０_ｍ／３に接続されている。

図１２Ｂに図示されているように、各スイッチ回路６０_ｋは、３本のソース線７_３ｋ−２、７_３ｋ−１、７_３ｋに接続されており、制御信号ＳＷ１〜ＳＷ３に応じてソース線７_３ｋ−２、７_３ｋ−１、７_３ｋのいずれかを対応するパネル入力端子９_ｋ（即ち、対応するソース出力Ｓｋ）に接続するように構成されている。本実施形態では、各スイッチ回路６０_ｋは、パネル入力端子９_ｋとソース線７_３ｋ−２の間に接続されたスイッチ６１と、パネル入力端子９_ｋとソース線７_３ｋ−１の間に接続されたスイッチ６２と、パネル入力端子９_ｋとソース線７_３ｋの間に接続されたスイッチ６３とを備えている。スイッチ６１は、制御信号ＳＷ１が活性化されるとオンされてソース線７_３ｋ−２をパネル入力端子９_ｋに接続する。同様に、スイッチ６２は、制御信号ＳＷ２が活性化されるとオンされてソース線７_３ｋ−１をパネル入力端子９_ｋに接続し、スイッチ６３は、制御信号ＳＷ３が活性化されるとオンされてソース線７_３ｋをパネル入力端子９_ｋに接続する。

本実施形態では、第（３ｋ−２）番目のソース線７_３ｋ−２（ｋは、ｍ／３以下の自然数）が赤を表示する画素回路８（Ｒ副画素８Ｒ）に接続され、第（３ｋ−１）番目のソース線７_３ｋ−１が緑を表示する画素回路８（Ｇ副画素８Ｇ）に接続され、第（３ｋ）番目のソース線７_３ｋが青を表示する画素回路８（Ｂ副画素８Ｂ）に接続されている。よって、制御信号ＳＷ１が活性化されると、表示ドライバ２のソース出力ＳｋがＲ副画素８Ｒに接続され、制御信号ＳＷ２が活性化されると、表示ドライバ２のソース出力ＳｋがＧ副画素８Ｇに接続され、制御信号ＳＷ３が活性化されると、表示ドライバ２のソース出力ＳｋがＢ副画素８Ｂに接続されることになる。後述されるように、本実施形態では、各水平同期期間において制御信号ＳＷ１、ＳＷ２、ＳＷ３が順次に活性化され、これにより、各水平同期期間において、Ｒ副画素８Ｒ、Ｇ副画素８Ｇ及びＢ副画素８Ｂが時分割で駆動される。

図１３は、第２の実施形態における表示ドライバ２Ａの構成を示すブロック図である。なお、図１３には、表示ドライバ２Ａのうち、２つのソース出力Ｓ１、Ｓ２から駆動電圧を出力する動作に関連する回路部分の構成のみが図示されている。

第２の実施形態の表示ドライバ２Ａは、ソース出力の数がｍ／３であり、このため、ＤＡコンバータ１５、ソースアンプ１６、データ判定回路１８及びアンプ制御回路１９の数がｍ／３であり、出力スイッチ回路１７の数がｍ／６である。

また、第２の実施形態では、初段ラインラッチ回路１３が、Ｒラッチ１３Ｒ_１〜１３Ｒ_ｍ／３、Ｇラッチ１３Ｇ_１〜１３Ｇ_ｍ／３、Ｂラッチ１３Ｂ_１〜１３Ｂ_ｍ／３を備えており、同様に、出力段ラインラッチ回路１４が、Ｒラッチ１４Ｒ_１〜１４Ｒ_ｍ／３、Ｇラッチ１４Ｇ_１〜１４Ｇ_ｍ／３、Ｂラッチ１４Ｇ_Ｂ〜１４Ｂ_ｍ／３を備えている。図１３には、Ｒラッチ１３Ｒ_１〜１３Ｒ_ｍ／３のうちの２つ、Ｇラッチ１３Ｇ_１〜１３Ｇ_ｍ／３のうちの２つ、Ｂラッチ１３Ｂ_１〜１３Ｂ_ｍ／３のうちの２つ、Ｒラッチ１４Ｒ_１〜１４Ｒ_ｍ／３のうちの２つ、Ｇラッチ１４Ｇ_１〜１４Ｇ_ｍ／３のうちの２つ及びＢラッチ１４Ｇ_Ｂ〜１４Ｂ_ｍ／３のうちの２つが図示されている。Ｒラッチ１３Ｒ_１〜１３Ｒ_ｍ／３、１４Ｒ_１〜１４Ｒ_ｍ／３は、Ｒ副画素８Ｒの階調値を指定する画像データを格納するために用いられる。同様に、Ｇラッチ１３Ｇ_１〜１３Ｇ_ｍ／３、１４Ｇ_１〜１４Ｇ_ｍ／３は、Ｇ副画素８Ｇの階調値を指定する画像データを格納するために用いられ、Ｂラッチ１３Ｂ_１〜１３Ｂ_ｍ／３、１４Ｂ_１〜１４Ｂ_ｍ／３は、Ｂ副画素８Ｂの階調値を指定する画像データを格納するために用いられる。出力段ラインラッチ回路１４のＲラッチ１４Ｒ_１〜１４Ｒ_ｍ／３、Ｇラッチ１４Ｇ_１〜１４Ｇ_ｍ／３及びＢラッチ１４Ｇ_Ｂ〜１４Ｂ_ｍ／３は、それぞれ、初段ラインラッチ回路１３のＲラッチ１３Ｒ_１〜１３Ｒ_ｍ／３、Ｇラッチ１３Ｇ_１〜１３Ｇ_ｍ／３及びＢラッチ１３Ｂ_１〜１３Ｂ_ｍ／３に接続されている。

加えて、第２の実施形態では、表示ドライバ２Ａが、ＲＧＢセレクタ６４_１〜６４_ｍ／３を備えている。各ＲＧＢセレクタ６４_ｋは、表示タイミングコントローラ１２ｂから受け取ったＲＧＢ選択信号６５に応じて出力段ラインラッチ回路１４のＲラッチ１４Ｒ_ｋ、Ｇラッチ１４Ｇ_ｋ及びＢラッチ１４Ｂ_ｋのいずれかをＤＡコンバータ１５_ｋに接続する。ＲＧＢセレクタ６４_ｋによって選択されたラッチに格納されている画像データがＤＡコンバータ１５_ｋに供給される。このとき、データ判定回路１８_ｋは、ＤＡコンバータ１５_ｋに供給される画像データが黒表示に対応する階調値“００ｈ”であるか否かを判定してデータ判定信号２５_ｋを生成し、アンプ制御回路１９_ｋは、データ判定信号２５_ｋに応じて個別アンプ制御信号２７_ｋを生成する。

続いて、第２の実施形態の表示装置１００Ａの動作を説明する。以下では、出力スイッチ回路１７_１〜１７_ｍ／６のストレートスイッチ２１、２２がオン状態に設定され、ソースアンプ１６_１〜１６_ｍ／３の出力が、それぞれ、ソース出力Ｓ１〜Ｓ（ｍ／３）に接続されるとして説明を行う。反転駆動が行われる場合、出力スイッチ回路１７_１〜１７_ｍ／６は、所定の周期でソースアンプ１６_１〜１６_ｍ／３とソース出力Ｓ１〜Ｓ（ｍ／３）との接続関係を切り換えるが、本明細書に開示されている技術では、反転駆動の実行は重要ではない。

図１４は、第２の実施形態における表示装置１００Ａの動作の例を示すタイミングチャートである。図１４には、表示ドライバ２Ａのソース出力Ｓ１、Ｓ２に対応する回路部分の動作が図示されている。ここで、第Ｎ水平同期期間が開始される直前において、初段ラインラッチ回路１３のＧラッチ１３Ｇ_１及びＢラッチ１３Ｂ_２に黒表示に対応する階調値“００ｈ”を指定する画像データが格納されており、初段ラインラッチ回路１３のＲラッチ１３Ｒ_１、Ｂラッチ１３Ｂ_１、Ｒラッチ１３Ｒ_２、Ｇラッチ１３Ｇ_２には、階調値“００ｈ”でない階調値を指定する画像データが格納されているものとする。また、アンプ制御信号２６が、表示タイミングコントローラ１２ｂによって活性化されるものとする。

第Ｎ水平同期期間が開始されると、出力段ラインラッチ回路１４は、初段ラインラッチ回路１３から画像データをラッチする。このとき、出力段ラインラッチ回路１４のＧラッチ１３Ｇ_１及びＢラッチ１３Ｂ_２に黒表示に対応する階調値“００ｈ”を指定する画像データがラッチされることに留意されたい。

更に、第Ｎ水平同期期間において駆動すべき画素１０に対応するゲート線６が選択される。

続いて、選択されたゲート線６に接続されたＲ副画素８Ｒが駆動される。詳細には、制御信号ＳＷ１が活性化されてＲ副画素８Ｒに接続されたソース線７がソース出力Ｓ１〜Ｓ（ｍ／３）に接続される。更に、ＲＧＢセレクタ６４は、ＲＧＢ選択信号６５に応じて出力段ラインラッチ回路１４のＲラッチ１４Ｒ_１〜１４Ｒ_ｍ／３を選択し、Ｒラッチ１４Ｒ_１〜１４Ｒ_ｍ／３をＤＡコンバータ１５_１〜１５_ｍ／３に接続する。ＤＡコンバータ１５_１〜１５_ｍ／３は、Ｒラッチ１４Ｒ_１〜１４Ｒ_ｍ／３から受け取った画像データに指定された階調値に対応する階調電圧を生成し、ソースアンプ１６_１〜１６_ｍ／３に供給する。

図１４の動作では、Ｒラッチ１４Ｒ_１〜１４Ｒ_ｍ／３からＤＡコンバータ１５_１〜１５_ｍ／３に供給される画像データがいずれも黒表示に対応する階調値“００ｈ”を指定しておらず、よって、データ判定回路１８_１〜１８_ｍ／３は、データ判定信号２５_１〜２５_ｍ／３を“１”に設定する。アンプ制御回路１９_１〜１９_ｍ／３は、ソースアンプ１６_１〜１６_ｍ／３に増幅動作をするように個別アンプ制御信号２７_１〜２７_ｍ／３を生成する。ソースアンプ１６_１〜１６_ｍ／３は、ボルテッジフォロアとして動作し、対応するＤＡコンバータ１５_１〜１５_ｍ／３から受け取った階調電圧と同一の電圧レベルを有する駆動電圧を出力する。

続いて、選択されたゲート線６に接続されたＧ副画素８Ｇが駆動される。詳細には、制御信号ＳＷ２が活性化されてＧ副画素８Ｇに接続されたソース線７がソース出力Ｓ１〜（ｍ／３）に接続される。更に、ＲＧＢセレクタ６４は、ＲＧＢ選択信号６５に応じて出力段ラインラッチ回路１４のＧラッチ１４Ｇ_１〜１４Ｇ_ｍ／３を選択し、Ｇラッチ１４Ｇ_１〜１４Ｇ_ｍ／３をＤＡコンバータ１５_１〜１５_ｍ／３に接続する。ＤＡコンバータ１５_１〜１５_ｍ／３は、Ｒラッチ１４Ｒ_１〜１４Ｒ_ｍ／３から受け取った画像データに指定された階調値に対応する階調電圧を生成し、ソースアンプ１６_１〜１６_ｍ／３に供給する。

図１４の動作では、Ｇラッチ１４Ｇ_１からＤＡコンバータ１５_１に供給される画像データが黒表示に対応する階調値“００ｈ”を指定しているので、データ判定回路１８_１は、データ判定信号２５_１を“０”に設定する。アンプ制御回路１９_１は、ソースアンプ１６_１の増幅動作を停止するように個別アンプ制御信号２７_１を生成する。即ち、ソースアンプ１６_１に供給される個別アンプ制御信号２７_１のアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。図１４には、個別アンプ制御信号２７_１のアンプオン信号ＡＭＰＯＮ＿Ｐの波形が“ＡＭＰＯＮ＿Ｐ（Ｓ１）”として図示されている。

加えて、アンプ制御回路１９_１は、表示パネル１の動作モードがノーマリブラックかノーマリホワイトかに応じて個別アンプ制御信号２７_１の出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐの一方を活性化し、他方を非活性化する。表示パネル１の動作モードがノーマリブラックである場合、アンプ制御回路１９_１は、出力制御信号ＡＭＰＯＵＴＬ＿Ｐを活性化し、出力制御信号ＡＭＰＯＵＴＨ＿Ｎを非活性化する。出力制御信号ＡＭＰＯＵＴＬ＿Ｐの活性化に応答して、ソースアンプ１６_１は、ソース出力Ｓ１に出力する駆動電圧を接地電圧ＧＮＤに設定する。一方、表示パネル１の動作モードがノーマリホワイトである場合、アンプ制御回路１９_１は、出力制御信号ＡＭＰＯＵＴＨ＿Ｎを活性化し、出力制御信号ＡＭＰＯＵＴＬ＿Ｐを非活性化する。出力制御信号ＡＭＰＯＵＴＨ＿Ｎの活性化に応答して、正極性の駆動電圧を出力するソースアンプ１６_１は、ソース出力Ｓ１に出力する駆動電圧を電源電圧ＶＳＰに設定する。

他のＤＡコンバータ１５についても同様の動作が行われる。あるＤＡコンバータ１５に供給される画像データが黒表示に対応する階調値“００ｈ”を指定している場合には、当該ＤＡコンバータ１５に対応するデータ判定回路１８は、それが出力するデータ判定信号２５を“０”に設定する。これにより、黒表示に対応する階調値“００ｈ”を指定している画像データを受けとったＤＡコンバータ１５に接続されたソースアンプ１６の増幅動作が停止される。また、あるＤＡコンバータ１５に供給される画像データが黒表示に対応する階調値“００ｈ”を指定していない場合には、当該ＤＡコンバータ１５に対応するデータ判定回路１８は、それが出力するデータ判定信号２５を“１”に設定する。これにより、当該ＤＡコンバータ１５に接続されているソースアンプ１６はボルテッジフォロアとして動作し、当該ＤＡコンバータ１５から受け取った階調電圧と同一の電圧レベルを有する駆動電圧を出力する。

続いて、選択されたゲート線６に接続されたＢ副画素８Ｂが駆動される。詳細には、制御信号ＳＷ３が活性化されてＢ副画素８Ｂに接続されたソース線７がソース出力Ｓ１〜（ｍ／３）に接続される。更に、ＲＧＢセレクタ６４は、ＲＧＢ選択信号６５に応じて出力段ラインラッチ回路１４のＢラッチ１４Ｂ_１〜１４Ｂ_ｍ／３を選択し、Ｂラッチ１４Ｂ_１〜１４Ｂ_ｍ／３をＤＡコンバータ１５_１〜１５_ｍ／３に接続する。ＤＡコンバータ１５_１〜１５_ｍ／３は、Ｂラッチ１４Ｂ_１〜１４Ｂ_ｍ／３から受け取った画像データに指定された階調値に対応する階調電圧を生成し、ソースアンプ１６_１〜１６_ｍ／３に供給する。

図１４の動作では、Ｂラッチ１４Ｂ_２からＤＡコンバータ１５_２に供給される画像データが黒表示に対応する階調値“００ｈ”を指定しているので、データ判定回路１８_２は、データ判定信号２５_２を“０”に設定する。アンプ制御回路１９_２は、ソースアンプ１６_２の増幅動作を停止するように個別アンプ制御信号２７_２を生成する。即ち、ソースアンプ１６_２に供給される個別アンプ制御信号２７_２のアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。図１４には、個別アンプ制御信号２７_２のアンプオン信号ＡＭＰＯＮ＿Ｐの波形が“ＡＭＰＯＮ＿Ｐ（Ｓ２）”として図示されている。

加えて、アンプ制御回路１９_２は、表示パネル１の動作モードがノーマリブラックかノーマリホワイトかに応じて個別アンプ制御信号２７_２の出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＨ＿Ｎの一方を活性化し、他方を非活性化する。表示パネル１の動作モードがノーマリブラックである場合、アンプ制御回路１９_２は、出力制御信号ＡＭＰＯＵＴＨ＿Ｎを活性化し、出力制御信号ＡＭＰＯＵＴＬ＿Ｐを非活性化する。出力制御信号ＡＭＰＯＵＴＨ＿Ｎの活性化に応答して、ソースアンプ１６_２は、ソース出力Ｓ２に出力する駆動電圧を接地電圧ＧＮＤに設定する。一方、表示パネル１の動作モードがノーマリホワイトである場合、アンプ制御回路１９_２は、出力制御信号ＡＭＰＯＵＴＬ＿Ｐを活性化し、出力制御信号ＡＭＰＯＵＴＨ＿Ｎを非活性化する。出力制御信号ＡＭＰＯＵＴＬ＿Ｐの活性化に応答して、負極性の駆動電圧を出力するソースアンプ１６_２は、ソース出力Ｓ２に出力する駆動電圧を電源電圧ＶＳＮに設定する。

他のＤＡコンバータ１５についても同様の動作が行われる。あるＤＡコンバータ１５に供給される画像データが黒表示に対応する階調値“００ｈ”を指定している場合には、当該ＤＡコンバータ１５に対応するデータ判定回路１８は、それが出力するデータ判定信号２５を“０”に設定する。これにより、黒表示に対応する階調値“００ｈ”を指定している画像データを受けとったＤＡコンバータ１５に接続されたソースアンプ１６の増幅動作が停止される。また、あるＤＡコンバータ１５に供給される画像データが黒表示に対応する階調値“００ｈ”を指定していない場合には、当該ＤＡコンバータ１５に対応するデータ判定回路１８は、それが出力するデータ判定信号２５を“１”に設定する。これにより、当該ＤＡコンバータ１５に接続されているソースアンプ１６はボルテッジフォロアとして動作し、当該ＤＡコンバータ１５から受け取った階調電圧と同一の電圧レベルを有する駆動電圧を出力する。

上記の動作と並行して、第Ｎ水平同期期間においては、画像データ処理回路１２ａから初段ラインラッチ回路１３にラインラッチバス２０を介して画像データが逐次に転送される。転送された画像データは、それぞれ、初段ラインラッチ回路１３のラッチ１３_１〜１３_ｍ／３に格納される。ここで、以下の説明においては、第Ｎ水平同期期間において初段ラインラッチ回路１３に転送された画像データのうち、初段ラインラッチ回路１３のＲラッチ１３Ｒ_１、Ｇラッチ１３Ｇ_１及びＢラッチ１３Ｂ_２に黒表示に対応する階調値“００ｈ”を指定する画像データが転送され、初段ラインラッチ回路１３のＲラッチ１３Ｒ_１、Ｂラッチ１３Ｂ_１、Ｒラッチ１３Ｒ_２、Ｇラッチ１３Ｇ_２には、階調値“００ｈ”でない階調値を指定する画像データが格納されているものとする。

第（Ｎ＋１）水平同期期間では、第Ｎ水平同期期間において初段ラインラッチ回路１３に転送された画像データに応じて画素回路８が駆動される。画素回路８の駆動は、第Ｎ水平同期期間において初段ラインラッチ回路１３に転送された画像データが用いられることを除いて、第Ｎ水平同期期間と同様にして行われる。ただし、第Ｎ水平同期期間において初段ラインラッチ回路１３のＲラッチ１３Ｒ_１、Ｇラッチ１３Ｇ_１及びＢラッチ１３Ｂ_２に黒表示に対応する階調値“００ｈ”を指定する画像データが転送されていることから、第（Ｎ＋２）水平同期期間における動作では、Ｒ副画素８Ｒ、Ｇ副画素８Ｇ、Ｂ副画素８Ｂに駆動電圧を供給する際に、ソース出力Ｓ１に接続されたソースアンプ１６_１の増幅動作が停止される。

詳細には、Ｒ副画素８Ｒ、Ｇ副画素８Ｇ及びＢ副画素８Ｂが駆動される場合のいずれについても、データ判定回路１８_１によってデータ判定信号２５_１が“０”に設定され、アンプ制御回路１９_１は、データ判定信号２５_１に応じてソースアンプ１６_１の増幅動作を停止するように個別アンプ制御信号２７_１を生成する。即ち、ソースアンプ１６_１に供給される個別アンプ制御信号２７_１のアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。上述の通り、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化されると、ソースアンプ１６_１の増幅動作が停止される。

このとき、アンプ制御回路１９_１は、表示パネル１の動作モードがノーマリブラックかノーマリホワイトかに応じて個別アンプ制御信号２７_１の出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐの一方を活性化し、他方を非活性化する。表示パネル１の動作モードがノーマリブラックである場合、アンプ制御回路１９_１は、出力制御信号ＡＭＰＯＵＴＬ＿Ｐを活性化し、出力制御信号ＡＭＰＯＵＴＨ＿Ｎを非活性化する。出力制御信号ＡＭＰＯＵＴＬ＿Ｐの活性化に応答して、ソースアンプ１６_１は、ソース出力Ｓ１に出力する駆動電圧を接地電圧ＧＮＤに設定する。一方、表示パネル１の動作モードがノーマリホワイトである場合、アンプ制御回路１９_１は、出力制御信号ＡＭＰＯＵＴＨ＿Ｎを活性化し、出力制御信号ＡＭＰＯＵＴＬ＿Ｐを非活性化する。出力制御信号ＡＭＰＯＵＴＨ＿Ｎの活性化に応答して、正極性の駆動電圧を出力するソースアンプ１６_１は、ソース出力Ｓ１に出力する駆動電圧を電源電圧ＶＳＰに設定する。

図１４に図示されている動作によっても、黒表示を行う画素回路８への駆動電圧の書き込みの際に当該画素回路８に駆動電圧を供給するソースアンプ１６の増幅動作が停止される。加えて、ソースアンプ１６が、その増幅動作が停止された場合に黒表示に対応する駆動電圧を出力するように構成される。このような動作によれば、「黒」の明るさの相違の問題を解消しながら、消費電力を低減することができる。

なお、本実施形態においても、ロジックモジュール１２が、各画像データが黒表示に対応する階調値をしているか否かを判定するように構成されてもよい。

図１５は、第２の実施形態において、ロジックモジュール１２が、各画像データが黒表示に対応する階調値“００ｈ”を指定しているか否かを判定するように構成された表示ドライバ２Ａの構成を示すブロック図である。図１５に図示されている構成では、データ判定回路１８_１〜１８_ｍ／３が除去されており、その代わりに、ロジックモジュール１２にデータ判定回路１２ｃが設けられている。また、初段ラインラッチ回路１３が、データ判定ビットを格納するＲラッチ５３Ｒ_１〜５３Ｒ_ｍ／３、Ｇラッチ５３Ｇ_１〜５３Ｇ_ｍ／３、Ｂラッチ５３Ｂ_１〜５３Ｂ_ｍ／３を備えており、出力段ラインラッチ回路１４が、データ判定ビットを格納するＲラッチ５４Ｒ_１〜５４Ｒ_ｍ／３、Ｇラッチ５４Ｇ_１〜５４Ｇ_ｍ／３、Ｂラッチ５４Ｂ_１〜５４Ｂ_ｍ／３を備えている。

データ判定回路１２ｃは、アンプ制御バス５１を介して初段ラインラッチ回路１３のＲラッチ５３Ｒ_１〜５３Ｒ_ｍ／３、Ｇラッチ５３Ｇ_１〜５３Ｇ_ｍ／３、Ｂラッチ５３Ｂ_１〜５３Ｂ_ｍ／３に接続されており、Ｒラッチ５３Ｒ_１〜５３Ｒ_ｍ／３、Ｇラッチ５３Ｇ_１〜５３Ｇ_ｍ／３、Ｂラッチ５３Ｂ_１〜５３Ｂ_ｍ／３は、出力段ラインラッチ回路１４のＲラッチ５４Ｒ_１〜５４Ｒ_ｍ／３、Ｇラッチ５４Ｇ_１〜５４Ｇ_ｍ／３、Ｂラッチ５４Ｂ_１〜５４Ｂ_ｍ／３にそれぞれに接続されている。

図１５の表示ドライバ２Ａは、更に、ＲＧＢセレクタ６６_１〜６６_ｍ／３を備えている。ＲＧＢセレクタ６６_１〜６６_ｍ／３の出力は、それぞれ、アンプ制御回路１９_１〜１９_ｍ／３に接続される。各ＲＧＢセレクタ６６_ｋは、表示タイミングコントローラ１２ｂから受け取ったＲＧＢ選択信号６５に応じて出力段ラインラッチ回路１４のＲラッチ５４Ｒ_ｋ、Ｇラッチ５４Ｇ_ｋ及びＢラッチ５４Ｂ_ｋのいずれかをアンプ制御回路１９_ｋに接続する。Ｒラッチ５４Ｒ_ｋ、Ｇラッチ５４Ｇ_ｋ及びＢラッチ５４Ｂ_ｋのうちＲＧＢセレクタ６６_ｋによって選択されたラッチの出力信号が、データ判定信号２５_ｋとしてアンプ制御回路１９_ｋに供給される。アンプ制御回路１９_ｋは、データ判定信号２５_ｋに応じて個別アンプ制御信号２７_ｋを生成する。

図１５の構成の表示ドライバ２は、下記のように動作する。
データ判定回路１２ｃは、画像データがラインラッチバス２０を介して初段ラインラッチ回路１３に順次に転送されるときに、当該画像データが黒表示に対応する階調値“００”を指定しているか否を判定し、当該画像データのそれぞれについてデータ判定ビットを出力する。データ判定ビットは、対応する画像データが黒表示に対応する階調値“００”を指定しているか否を示す１ビットデータである。データ判定ビットは、アンプ制御バス５１を介して初段ラインラッチ回路１３に送られ、Ｒラッチ５３Ｒ_１〜５３Ｒ_ｍ／３、Ｇラッチ５３Ｇ_１〜５３Ｇ_ｍ／３、Ｂラッチ５３Ｂ_１〜５３Ｂ_ｍ／３に格納される。ここで、Ｒラッチ１３Ｒ_１〜１３Ｒ_ｍ／３に格納された画像データが黒表示に対応する階調値“００”を指定しているか否を示すデータ判定ビットは、それぞれ、Ｒラッチ５３Ｒ_１〜５３Ｒ_ｍ／３に格納される。同様に、Ｇラッチ１３Ｇ_１〜１３Ｇ_ｍ／３に格納された画像データが黒表示に対応する階調値“００”を指定しているか否を示すデータ判定ビットは、それぞれ、Ｇラッチ５３Ｇ_１〜５３Ｇ_ｍ／３に格納され、Ｂラッチ１３Ｂ_１〜１３Ｂ_ｍ／３に格納された画像データが黒表示に対応する階調値“００”を指定しているか否を示すデータ判定ビットは、それぞれ、Ｂラッチ５３Ｂ_１〜５３Ｂ_ｍ／３に格納される。

Ｒラッチ５３Ｒ_１〜５３Ｒ_ｍ／３、Ｇラッチ５３Ｇ_１〜５３Ｇ_ｍ／３、Ｂラッチ５３Ｂ_１〜５３Ｂ_ｍ／３に格納されたデータ判定ビットは、それぞれ、出力段ラインラッチ回路１４のＲラッチ５４Ｒ_１〜５４Ｒ_ｍ／３、Ｇラッチ５４Ｇ_１〜５４Ｇ_ｍ／３、Ｂラッチ５４Ｂ_１〜５４Ｂ_ｍ／３によってラッチされる。

各水平同期期間においてＲ副画素８Ｒが駆動される場合、制御信号ＳＷ１が活性化される。加えて、ＲＧＢ選択信号６５により、ＲＧＢセレクタ６４_１〜６４_ｍ／３がそれぞれＲラッチ１４Ｒ_１〜１４Ｒ_ｍ／３を選択するように設定され、各ＲＧＢセレクタ６６_１〜６６_ｍ／３がＲラッチ５４Ｒ_１〜５４Ｒ_ｍ／３を選択するように設定される。

ＤＡコンバータ１５_１〜１５_ｍ／３は、選択されたＲラッチ１４Ｒ_１〜１４Ｒ_ｍ／３から画像データを受け取り、受け取った画像データに指定された階調値に対応する階調電圧を生成し、ソースアンプ１６_１〜１６_ｍ／３に供給する。ソースアンプ１６_１〜１６_ｍ／３は、ＤＡコンバータ１５_１〜１５_ｍ／３から受け取った階調電圧に対応する駆動電圧を出力する。

一方で、ＲＧＢセレクタ６６_１〜６６_ｍ／３によって選択されたＲラッチ５４Ｒ_１〜５４Ｒ_ｍ／３の出力信号が、データ判定信号２５_１〜２５_ｍ／３としてアンプ制御回路１９_１〜１９_ｍ／３に供給される。アンプ制御回路１９_１〜１９_ｍ／３は、データ判定信号２５_１〜２５_ｍ／３に応じて個別アンプ制御信号２７_１〜２７_ｍ／３を生成する。アンプ制御回路１９_ｋは、データ判定信号２５_ｋが、“０”である場合（即ち、ＤＡコンバータ１５_ｋに供給された画像データが、黒表示に対応する階調値“００”を指定している場合）、データ判定信号２５_ｋに応じてソースアンプ１６_ｋの増幅動作を停止するように個別アンプ制御信号２７_ｋを生成する。即ち、ソースアンプ１６_ｋに供給される個別アンプ制御信号２７_ｋのアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。上述の通り、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化されると、ソースアンプ１６_ｋの増幅動作が停止される。

このとき、アンプ制御回路１９_ｋは、表示パネル１Ａの動作モードがノーマリブラックかノーマリホワイトかに応じて個別アンプ制御信号２７_ｋの出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐの一方を活性化し、他方を非活性化する。表示パネル１Ａの動作モードがノーマリブラックである場合、アンプ制御回路１９_ｋは、ソースアンプ１６_ｋがソース出力Ｓｋに出力する駆動電圧が接地電圧ＧＮＤになるように出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力する。一方、表示パネル１Ａの動作モードがノーマリホワイトである場合、アンプ制御回路１９_ｋは、ソースアンプ１６_ｋが正極性の駆動電圧を出力するソースアンプであるときにはソース出力Ｓｋに出力する駆動電圧が電源電圧ＶＳＰになるように出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力し、ソースアンプ１６_ｋが負極性の駆動電圧を出力するソースアンプであるときにはソースアンプ１６_ｋがソース出力Ｓｋに出力する駆動電圧が電源電圧ＶＳＮになるように出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力する。

また、各水平同期期間においてＧ副画素８Ｇが駆動される場合にも、制御信号ＳＷ２が活性化され、ＲＧＢ選択信号６５により、ＲＧＢセレクタ６４_１〜６４_ｍ／３がそれぞれＧラッチ１４Ｇ_１〜１４Ｇ_ｍ／３を選択するように設定され、各ＲＧＢセレクタ６６_１〜６６_ｍ／３がＧラッチ５４Ｇ_１〜５４Ｇ_ｍ／３を選択するように設定されることを除き、Ｒ副画素８Ｒの駆動の際と同様の動作が行われる。

ＤＡコンバータ１５_１〜１５_ｍ／３は、選択されたＧラッチ１４Ｇ_１〜１４Ｇ_ｍ／３から画像データを受け取り、受け取った画像データに指定された階調値に対応する階調電圧を生成し、ソースアンプ１６_１〜１６_ｍ／３に供給する。ソースアンプ１６_１〜１６_ｍ／３は、ＤＡコンバータ１５_１〜１５_ｍ／３から受け取った階調電圧に対応する駆動電圧を出力する。

一方で、ＲＧＢセレクタ６６_１〜６６_ｍ／３によって選択されたＧラッチ５４Ｇ_１〜５４Ｇ_ｍ／３の出力信号が、データ判定信号２５_１〜２５_ｍ／３としてアンプ制御回路１９_１〜１９_ｍ／３に供給される。アンプ制御回路１９_１〜１９_ｍ／３は、データ判定信号２５_１〜２５_ｍ／３に応じて個別アンプ制御信号２７_１〜２７_ｍ／３を生成する。アンプ制御回路１９_ｋは、データ判定信号２５_ｋが、“０”である場合、データ判定信号２５_ｋに応じてソースアンプ１６_ｋの増幅動作を停止するように個別アンプ制御信号２７_ｋを生成する。

このとき、アンプ制御回路１９_ｋは、表示パネル１Ａの動作モードがノーマリブラックかノーマリホワイトかに応じて個別アンプ制御信号２７_ｋの出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐの一方を活性化し、他方を非活性化する。

更に、各水平同期期間においてＢ副画素８Ｂが駆動される場合にも、制御信号ＳＷ３が活性化され、ＲＧＢ選択信号６５によってＲＧＢセレクタ６４_１〜６４_ｍ／３がそれぞれＢラッチ１４Ｂ_１〜１４Ｂ_ｍ／３を選択するように設定され、各ＲＧＢセレクタ６６_１〜６６_ｍ／３がＢラッチ５４Ｂ_１〜５４Ｂ_ｍ／３を選択するように設定されることを除き、Ｒ副画素８Ｒ、Ｇ副画素８Ｇの駆動の際と同様の動作が行われる。

ＤＡコンバータ１５_１〜１５_ｍ／３は、選択されたＢラッチ１４Ｂ_１〜１４Ｂ_ｍ／３から画像データを受け取り、受け取った画像データに指定された階調値に対応する階調電圧を生成し、ソースアンプ１６_１〜１６_ｍ／３に供給する。ソースアンプ１６_１〜１６_ｍ／３は、ＤＡコンバータ１５_１〜１５_ｍ／３から受け取った階調電圧に対応する駆動電圧を出力する。

一方で、ＲＧＢセレクタ６６_１〜６６_ｍ／３によって選択されたＢラッチ５４Ｂ_１〜５４Ｂ_ｍ／３の出力信号が、データ判定信号２５_１〜２５_ｍ／３としてアンプ制御回路１９_１〜１９_ｍ／３に供給される。アンプ制御回路１９_１〜１９_ｍ／３は、データ判定信号２５_１〜２５_ｍ／３に応じて個別アンプ制御信号２７_１〜２７_ｍ／３を生成する。アンプ制御回路１９_ｋは、データ判定信号２５_ｋが、“０”である場合、データ判定信号２５_ｋに応じてソースアンプ１６_ｋの増幅動作を停止するように個別アンプ制御信号２７_ｋを生成する。

このとき、アンプ制御回路１９_ｋは、表示パネル１Ａの動作モードがノーマリブラックかノーマリホワイトかに応じて個別アンプ制御信号２７_ｋの出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐの一方を活性化し、他方を非活性化する。

図１５に図示されている構成の表示ドライバ２Ａにおいても、黒表示を行う画素回路８への駆動電圧の書き込みの際に当該画素回路８に駆動電圧を供給するソースアンプ１６の増幅動作が停止される。加えて、ソースアンプ１６が、その増幅動作が停止された場合に黒表示に対応する駆動電圧を出力するように構成される。このような動作によれば、表示画像に応じて消費電力を低減することができる。

（第３の実施形態）
図１６は、第３の実施形態における表示ドライバ２Ｂの構成を示すブロック図である。
第３の実施形態の表示ドライバ２Ｂは、第１の実施形態の表示ドライバ２と類似した構成を有しており、図２に図示されている表示パネル１を駆動するように構成されているが、下記の点で相違している。

第１に、第３の実施形態の表示ドライバ２Ｂでは、ソースアンプ１６_１〜１６_ｍの全てにアンプ共通制御信号２７_ＣＯＭが供給され、ソースアンプ１６_１〜１６_ｍの増幅動作の実行及び停止が一括して制御される。本実施形態では、第１、第２の実施形態と同様に、ソースアンプ１６_１〜１６_ｍのうち正極性の駆動電圧を出力するソースアンプが図７Ａに図示されているように構成され、負極性の駆動電圧を出力するソースアンプが図７Ｂに図示されているように構成される。この場合、アンプ共通制御信号２７_ＣＯＭは、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎ及び出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを含んでいる。

加えて、本実施形態では、ロジックモジュール１２が、各水平同期期間においてＤＡコンバータ１５_１〜１５_ｍに供給された画像データの全てが黒表示に対応する階調値“００ｈ”を指定しているか否かを判定してアンプ共通制御信号２７_ＣＯＭを生成するように構成されている。

詳細には、ロジックモジュール１２は、データ判定回路１２ｄと、ラッチ１２ｅと、アンプ制御回路１２ｆとを備えている。データ判定回路１２ｄは、画像データ処理回路１２ａから初段ラインラッチ回路１３のラッチ１３_１〜１３_ｍに逐次に送られる画像データのそれぞれが、黒表示に対応する階調値“００ｈ”を指定しているか否かを判定し、データ判定ビットを逐次に出力する。ラッチ１２ｅは、データ判定回路１２ｄから受け取ったデータ判定ビットを保存する。

アンプ制御回路１２ｆは、ラッチ１２ｅに格納されているデータ判定ビットと表示タイミングコントローラ１２ｂから受け取ったアンプ制御信号２６とに応じて、アンプ共通制御信号２７_ＣＯＭを生成する。ここで、表示タイミングコントローラ１２ｂから供給されるアンプ制御信号２６は、全てのソースアンプ１６_１〜１６_ｍの増幅動作を一括して停止させる場合に用いられる信号である。

表示タイミングコントローラ１２ｂは、何らかの理由により全てのソースアンプ１６_１〜１６_ｍの増幅動作を一括して停止しようとする場合、アンプ制御信号２６を非活性化する。この場合、アンプ制御回路１２ｆは、データ判定回路１２ｄから受け取ったデータ判定ビットに関わらず、全てのソースアンプ１６_１〜１６_ｍの増幅動作を停止させるようにアンプ共通制御信号２７_ＣＯＭを生成する。

一方、表示パネル１を駆動して画像を表示する場合、表示タイミングコントローラ１２ｂは、アンプ制御信号２６を活性化する。この場合、アンプ制御回路１２ｆは、ラッチ１２ｅに格納されているデータ判定ビットに応じてアンプ共通制御信号２７_ＣＯＭを生成し、これにより、ソースアンプ１６_１〜１６_ｍの増幅動作の実行及び停止を制御する。アンプ制御回路１２ｆは、データ判定回路１２ｄから受け取ったデータ判定ビットに基づいて、各水平同期期間においてＤＡコンバータ１５_１〜１５_ｍに供給される画像データの全てが黒表示に対応する階調値“００ｈ”を指定しているかを判断する。

各水平同期期間においてＤＡコンバータ１５_１〜１５_ｍのいずれかに供給される画像データが黒表示に対応する階調値“００ｈ”を指定していない場合、アンプ制御回路１２ｆは、全てのソースアンプ１６_１〜１６_ｍにおいて増幅動作を実行させるようにアンプ共通制御信号２７_ＣＯＭを生成する。アンプ制御回路１２ｆは、アンプ共通制御信号２７_ＣＯＭのアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎを活性化する。

一方、各水平同期期間においてＤＡコンバータ１５_１〜１５_ｍに供給される画像データの全てが黒表示に対応する階調値“００ｈ”を指定している場合、アンプ制御回路１２ｆは、全てのソースアンプ１６_１〜１６_ｍの増幅動作を停止させるようにアンプ共通制御信号２７_ＣＯＭを生成する。詳細には、ソースアンプ１６_１〜１６_ｍの増幅動作を停止させる場合、アンプ制御回路１２ｆは、アンプ共通制御信号２７_ＣＯＭのアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎを非活性化する。

加えて、アンプ制御回路１２ｆは、表示パネル１の動作モードがノーマリブラックかノーマリホワイトかに応じてアンプ共通制御信号２７_ＣＯＭの出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐの一方を活性化し、他方を非活性化する。表示パネルの動作モードがノーマリブラックである場合、アンプ制御回路１２ｆは、ソースアンプ１６_１〜１６_ｍが出力する駆動電圧が接地電圧ＧＮＤになるように出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力する。一方、表示パネル１の動作モードがノーマリホワイトである場合、アンプ制御回路１２ｆは、ソースアンプ１６_１〜１６_ｍのうち正極性の駆動電圧を出力するソースアンプが出力する駆動電圧が電源電圧ＶＳＰになり、ソースアンプ１６_１〜１６_ｍのうち負極性の駆動電圧を出力するソースアンプが出力する駆動電圧が電源電圧ＶＳＮになるように出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力する。

図１７は、本実施形態の表示ドライバ２Ｂが用いられる表示装置によって表示される画像と、ソースアンプ１６に供給されるアンプオン信号ＡＭＰＯＮ＿Ｐの波形の対応を概念的に示す図である。図１７においては、理解を容易にするために、ソース出力の数ｍ（即ち、ソースアンプ１６の数）が２０であるとして表示装置１００の動作を図示しており、図１７に図示されている例では、「１２：１２」という文字を含む画像が表示パネル１に表示される。

図１７の上段は、画像とソース出力Ｓ１〜２０との対応関係（即ち、表示パネルの各画素回路８とソース出力Ｓ１〜２０）を表している。図１７の下段は、表示パネル１の各画素回路８が駆動されるタイミングにおいて、ソースアンプ１６に供給されるアンプオン信号ＡＭＰＯＮ＿Ｐの状態を示している。図１７では、画像の左側の列から順次に画素回路８が駆動されるものとしてアンプ共通制御信号２７_ＣＯＭのアンプオン信号ＡＭＰＯＮ＿Ｐの波形が図示されている。なお、図１７において、記号“１Ｈ”は、１水平同期期間を表している。

１番目〜３番目の水平同期期間では、全ての画素回路８が黒表示を行うので、アンプ共通制御信号２７_ＣＯＭのアンプオン信号ＡＭＰＯＮ＿Ｐが非活性化され、全てのソースアンプ１６の増幅動作が停止される。

４番目の水平同期期間においては、ソース出力Ｓ１４〜Ｓ１８に接続されている画素回路８が黒表示でない表示を行うので、アンプ共通制御信号２７_ＣＯＭのアンプオン信号ＡＭＰＯＮ＿Ｐが活性化され、全てのソースアンプ１６の増幅動作が行われる。

また、５番目の水平同期期間においては、全ての画素回路８が黒表示を行うので、アンプ共通制御信号２７_ＣＯＭのアンプオン信号ＡＭＰＯＮ＿Ｐが非活性化され、全てのソースアンプ１６の増幅動作が停止される。

以下、同様の動作により、「１２：１２」という文字を含む画像が表示パネルに表示される。

以上に説明されているように、本実施形態の表示装置１００では、各水平同期期間において、当該水平同期期間において駆動すべき画素回路８の全てが黒表示を行う場合に、全てのソースアンプ１６_１〜１６_ｍの増幅動作が停止される。加えて、本実施形態の表示装置１００では、ソースアンプ１６_１〜１６_ｍが、その増幅動作が停止された場合に黒表示に対応する駆動電圧を出力するように構成される。本実施形態では「黒」の表示はソースアンプ動作での黒と、ソースアンプ停止の黒が混在することになる。そのため、ソースアンプ動作時においても黒表示は電源電圧（ＶＳＰ／ＶＳＮ）または接地電圧（ＧＮＤ）を出力することに留意されたい。このような動作によれば、上述された「黒」の明るさの相違の問題を解消しながら、消費電力を低減することができる。

ソースアンプ１６_１〜１６_ｍの全てにアンプ共通制御信号２７_ＣＯＭが供給され、ソースアンプ１６_１〜１６_ｍの増幅動作の実行及び停止が一括して制御される本実施形態においても、第２の実施形態と同様に、時分割駆動を行ってもよい。図１８は、この場合の表示ドライバ２Ｂの構成を示すブロック図である。なお、図１８には、表示ドライバ２Ｂのうち、２つのソース出力Ｓ１、Ｓ２から駆動電圧を出力する動作に関連する回路部分の構成のみが図示されている。なお、時分割駆動が行われる場合、表示パネルとしては、例えば、図１２Ａに図示されている表示パネル１Ａが用いられる。

図１８に図示されている表示ドライバ２Ｂは、図１３に図示されている第２の実施形態の表示ドライバ２Ａと類似した構成を有している。図１８に図示されている表示ドライバ２Ｂにおいても、ソース出力の数がｍ／３であり、このため、ＤＡコンバータ１５、ソースアンプ１６、データ判定回路１８及びアンプ制御回路１９の数がｍ／３であり、出力スイッチ回路１７の数がｍ／６である。

また、図１８に図示されている表示ドライバ２Ｂでは、初段ラインラッチ回路１３が、Ｒラッチ１３Ｒ_１〜１３Ｒ_ｍ／３、Ｇラッチ１３Ｇ_１〜１３Ｇ_ｍ／３、Ｂラッチ１３Ｂ_１〜１３Ｂ_ｍ／３を備えており、同様に、出力段ラインラッチ回路１４が、Ｒラッチ１４Ｒ_１〜１４Ｒ_ｍ／３、Ｇラッチ１４Ｇ_１〜１４Ｇ_ｍ／３、Ｂラッチ１４Ｇ_Ｂ〜１４Ｂ_ｍ／３を備えている。図１８には、Ｒラッチ１３Ｒ_１〜１３Ｒ_ｍ／３のうちの２つ、Ｇラッチ１３Ｇ_１〜１３Ｇ_ｍ／３のうちの２つ、Ｂラッチ１３Ｂ_１〜１３Ｂ_ｍ／３のうちの２つ、Ｒラッチ１４Ｒ_１〜１４Ｒ_ｍ／３のうちの２つ、Ｇラッチ１４Ｇ_１〜１４Ｇ_ｍ／３のうちの２つ及びＢラッチ１４Ｇ_Ｂ〜１４Ｂ_ｍ／３のうちの２つが図示されている。

加えて、第２の実施形態では、表示ドライバ２Ｂが、ＲＧＢセレクタ６４_１〜６４_ｍ／３を備えている。各ＲＧＢセレクタ６４_ｋは、表示タイミングコントローラ１２ｂから受け取ったＲＧＢ選択信号６５に応じて出力段ラインラッチ回路１４のＲラッチ１４Ｒ_ｋ、Ｇラッチ１４Ｇ_ｋ及びＢラッチ１４Ｂ_ｋのいずれかをＤＡコンバータ１５_ｋに接続する。ＲＧＢセレクタ６４_ｋによって選択されたラッチに格納されている画像データがＤＡコンバータ１５_ｋに供給される。

図１８の構成の表示ドライバ２は、下記のように動作する。
データ判定回路１２ｄは、画像データがラインラッチバス２０を介して初段ラインラッチ回路１３に順次に転送されるときに、当該画像データが黒表示に対応する階調値“００”を指定しているか否を判定し、当該画像データのそれぞれについてデータ判定ビットを出力する。各データ判定ビットは、対応する画像データが黒表示に対応する階調値“００”を指定しているか否を示す１ビットデータである。データ判定ビットは、ラッチ１２ｅに格納される。

各水平同期期間においてＲ副画素８Ｒが駆動される場合、制御信号ＳＷ１が活性化され、更に、ＲＧＢ選択信号６５により、ＲＧＢセレクタ６４_１〜６４_ｍ／３がそれぞれＲラッチ１４Ｒ_１〜１４Ｒ_ｍ／３を選択するように設定される。

ＤＡコンバータ１５_１〜１５_ｍ／３は、選択されたＲラッチ１４Ｒ_１〜１４Ｒ_ｍ／３から画像データを受け取り、受け取った画像データに指定された階調値に対応する階調電圧を生成し、ソースアンプ１６_１〜１６_ｍ／３に供給する。ソースアンプ１６_１〜１６_ｍ／３は、ＤＡコンバータ１５_１〜１５_ｍ／３から受け取った階調電圧に対応する駆動電圧を出力する。

一方で、アンプ制御回路１２ｆは、ラッチ１２ｅに格納されたデータ判定ビットに基づいて、Ｒラッチ１４Ｒ_１〜１４Ｒ_ｍ／３からＤＡコンバータ１５_１〜１５_ｍ／３に供給された画像データの全てが黒表示に対応する階調値“００”を指定しているか否かを判定する。アンプ制御回路１２ｆは、ＤＡコンバータ１５_１〜１５_ｍ／３に供給された画像データの全てが黒表示に対応する階調値“００”を指定している場合、全てのソースアンプ１６_１〜１６_ｍ／３の増幅動作を停止するようにアンプ共通制御信号２７_ＣＯＭを生成する。即ち、ソースアンプ１６_１〜１６_ｍ／３に供給されるアンプ共通制御信号２７_ＣＯＭのアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。上述の通り、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化されると、ソースアンプ１６_１〜１６_ｍ／３の増幅動作が停止される。

このとき、アンプ制御回路１２ｆは、表示パネル１の動作モードがノーマリブラックかノーマリホワイトかに応じてアンプ共通制御信号２７_ＣＯＭの出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐの一方を活性化し、他方を非活性化する。表示パネル１の動作モードがノーマリブラックである場合、アンプ制御回路１２ｆは、ソースアンプ１６_１〜１６_ｍ／３が出力する駆動電圧が接地電圧ＧＮＤになるように出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力する。一方、表示パネル１の動作モードがノーマリホワイトである場合、アンプ制御回路１２ｆは、ソースアンプ１６_１〜１６_ｍ／３のうち正極性の駆動電圧を出力するソースアンプが出力する駆動電圧を電源電圧ＶＳＰになり、ソースアンプ１６_１〜１６_ｍ／３のうち負極性の駆動電圧を出力するソースアンプが出力する駆動電圧が電源電圧ＶＳＮになるように出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐを出力する。

また、各水平同期期間においてＧ副画素８Ｇが駆動される場合にも、制御信号ＳＷ２が活性化され、ＲＧＢ選択信号６５により、ＲＧＢセレクタ６４_１〜６４_ｍ／３がそれぞれＧラッチ１４Ｇ_１〜１４Ｇ_ｍ／３を選択するように設定されることを除いて、Ｒ副画素８Ｒの駆動の際と同様の動作が行われる。

ＤＡコンバータ１５_１〜１５_ｍ／３は、選択されたＧラッチ１４Ｇ_１〜１４Ｇ_ｍ／３から画像データを受け取り、受け取った画像データに指定された階調値に対応する階調電圧を生成し、ソースアンプ１６_１〜１６_ｍ／３に供給する。ソースアンプ１６_１〜１６_ｍ／３は、ＤＡコンバータ１５_１〜１５_ｍ／３から受け取った階調電圧に対応する駆動電圧を出力する。

一方で、アンプ制御回路１２ｆは、ラッチ１２ｅに格納されたデータ判定ビットに基づいて、Ｇラッチ１４Ｇ_１〜１４Ｇ_ｍ／３からＤＡコンバータ１５_１〜１５_ｍ／３に供給された画像データの全てが黒表示に対応する階調値“００”を指定しているか否かを判定する。アンプ制御回路１２ｆは、ＤＡコンバータ１５_１〜１５_ｍ／３に供給された画像データの全てが黒表示に対応する階調値“００”を指定している場合、全てのソースアンプ１６_１〜１６_ｍ／３の増幅動作を停止するようにアンプ共通制御信号２７_ＣＯＭを生成する。即ち、ソースアンプ１６_１〜１６_ｍ／３に供給されるアンプ共通制御信号２７_ＣＯＭのアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。上述の通り、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化されると、ソースアンプ１６_１〜１６_ｍ／３の増幅動作が停止される。

このとき、アンプ制御回路１２ｆは、表示パネル１の動作モードがノーマリブラックかノーマリホワイトかに応じてアンプ共通制御信号２７_ＣＯＭの出力制御信号ＡＭＰＯＵＴＨ＿Ｎ、ＡＭＰＯＵＴＬ＿Ｐの一方を活性化し、他方を非活性化する。

更に、各水平同期期間においてＢ副画素８Ｂが駆動される場合にも、制御信号ＳＷ３が活性化され、ＲＧＢ選択信号６５によってＲＧＢセレクタ６４_１〜６４_ｍ／３がそれぞれＢラッチ１４Ｂ_１〜１４Ｂ_ｍ／３を選択するように設定されることを除いて、Ｒ副画素８Ｒ、Ｇ副画素８Ｇの駆動の際と同様の動作が行われる。

ＤＡコンバータ１５_１〜１５_ｍ／３は、選択されたＢラッチ１４Ｂ_１〜１４Ｂ_ｍ／３から画像データを受け取り、受け取った画像データに指定された階調値に対応する階調電圧を生成し、ソースアンプ１６_１〜１６_ｍ／３に供給する。ソースアンプ１６_１〜１６_ｍ／３は、ＤＡコンバータ１５_１〜１５_ｍ／３から受け取った階調電圧に対応する駆動電圧を出力する。

一方で、アンプ制御回路１２ｆは、ラッチ１２ｅに格納されたデータ判定ビットに基づいて、Ｂラッチ１４Ｂ_１〜１４Ｂ_ｍ／３からＤＡコンバータ１５_１〜１５_ｍ／３に供給された画像データの全てが黒表示に対応する階調値“００”を指定しているか否かを判定する。アンプ制御回路１２ｆは、ＤＡコンバータ１５_１〜１５_ｍ／３に供給された画像データの全てが黒表示に対応する階調値“００”を指定している場合、全てのソースアンプ１６_１〜１６_ｍ／３の増幅動作を停止するようにアンプ共通制御信号２７_ＣＯＭを生成する。即ち、ソースアンプ１６_１〜１６_ｍ／３に供給されるアンプ共通制御信号２７_ＣＯＭのアンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化される。上述の通り、アンプオン信号ＡＭＰＯＮ＿Ｐ、ＡＭＰＯＮ＿Ｎが非活性化されると、ソースアンプ１６_１〜１６_ｍ／３の増幅動作が停止される。

以上に説明されているように、図１８の構成においては、各水平同期期間において、Ｒラッチ１４Ｒ_１〜１４Ｒ_ｍ／３からＤＡコンバータ１５_１〜１５_ｍ／３に供給された画像データの全てが黒表示に対応する階調値“００”を指定している場合、当該水平同期期間においてＲ副画素８Ｒを駆動するときに全てのソースアンプ１６_１〜１６_ｍの増幅動作が停止される。同様に、Ｇラッチ１４Ｇ_１〜１４Ｇ_ｍ／３からＤＡコンバータ１５_１〜１５_ｍ／３に供給された画像データの全てが黒表示に対応する階調値“００”を指定している場合、当該水平同期期間においてＧ副画素８Ｇを駆動するときに全てのソースアンプ１６_１〜１６_ｍの増幅動作が停止される。更に、Ｂラッチ１４Ｂ_１〜１４Ｂ_ｍ／３からＤＡコンバータ１５_１〜１５_ｍ／３に供給された画像データの全てが黒表示に対応する階調値“００”を指定している場合、当該水平同期期間においてＢ副画素８Ｂを駆動するときに全てのソースアンプ１６_１〜１６_ｍの増幅動作が停止される。加えて、本実施形態の表示装置では、ソースアンプ１６_１〜１６_ｍが、その増幅動作が停止された場合に黒表示に対応する駆動電圧を出力するように構成される。また、ソースアンプが動作時にも「黒」の場合はソースアンプ停止時と同じく電源電圧（ＶＳＰ／ＶＳＮ）または接地電圧（ＧＮＤ）を出力するように構成される。このような動作によれば、上述された「黒」の明るさの相違の問題を解消しながら、消費電力を低減することができる。

（第４の実施形態）
第４の実施形態における表示装置の構成は、図２に図示された第１の実施形態の表示装置１００の構成と類似している。ただし、第４の実施形態では、表示パネル１として、ＯＬＥＤ（organic light emitting diode）表示パネルが用いられる。

図１９Ａ、図１９Ｂは、表示パネル１としてＯＬＥＤ表示パネルが用いられる場合の画素回路８の構成の例を示す回路図である。図１９Ａに図示された画素回路８は、駆動トランジスタとしてＮＭＯＳトランジスタを用いており、以下では、ＮＭＯＳ画素回路８Ｎと記載することとする。

ＮＭＯＳ画素回路８Ｎは、選択トランジスタ７１Ｎと、ＯＬＥＤ素子７２と、駆動トランジスタ７３Ｎと、保持キャパシタ７４とを備えている。選択トランジスタ７１Ｎと駆動トランジスタ７３Ｎとしては、いずれも、ＮＭＯＳ ＴＦＴ（thin film transistor）が用いられる。選択トランジスタ７１Ｎは、ソースがソース線７に接続され、ドレインが駆動トランジスタ７３Ｎのゲートに接続され、ゲートがゲート線６に接続されている。ＯＬＥＤ素子７２は、アノードが電源線７５に接続され、カソードが駆動トランジスタ７３Ｎのドレインに接続されている。電源線７５には電源電圧ＥＬＶＤＤが供給されている。駆動トランジスタ７３Ｎは、そのドレインがＯＬＥＤ素子７２のカソードに接続され、ソースが接地線７６に接続され、ゲートが選択トランジスタ７１Ｎのドレインに接続されている。接地線７６には接地電圧ＧＮＤが供給されている。保持キャパシタ７４は、駆動トランジスタ７３Ｎのゲートとソースの間に接続されている。ＮＭＯＳ画素回路８Ｎに書き込まれた駆動電圧は、保持キャパシタ７４に保持される。

一方、図１９Ｂに図示されている画素回路８は、駆動トランジスタとしてＰＭＯＳトランジスタを用いており、以下では、ＰＭＯＳ画素回路８Ｐと記載することとする。

ＰＭＯＳ画素回路８Ｐは、選択トランジスタ７１Ｐと、ＯＬＥＤ素子７２と、駆動トランジスタ７３Ｐと、保持キャパシタ７４とを備えている。選択トランジスタ７１Ｐと駆動トランジスタ７３Ｐとしては、いずれも、ＰＭＯＳ ＴＦＴ（thin film transistor）が用いられる。選択トランジスタ７１Ｐは、ソースがソース線７に接続され、ドレインが駆動トランジスタ７３Ｐのゲートに接続され、ゲートがゲート線６に接続されている。ＯＬＥＤ素子７２は、アノードが駆動トランジスタ７３Ｐのドレインに接続され、カソードが接地線７６に接続されている。駆動トランジスタ７３Ｐは、そのソースが電源線７５に接続され、ドレインがＯＬＥＤ素子７２のカソードに接続され、ゲートが選択トランジスタ７１Ｐのドレインに接続されている。保持キャパシタ７４は、駆動トランジスタ７３Ｐのゲートとソースの間に接続されている。ＰＭＯＳ画素回路８Ｐに書き込まれた駆動電圧は、保持キャパシタ７４に保持される。

図２０は、本実施形態において、ＯＬＥＤ表示パネルの駆動に用いられる表示ドライバ２Ｃの構成を示すブロック図である。本実施形態の表示ドライバ２Ｃの構成は、図５に図示されている第１の実施形態の表示ドライバ２の構成と類似している。ただし、ＯＬＥＤ表示パネルを駆動する場合には、反転駆動は行われないので、出力スイッチ回路１７_１〜１７_ｍ／２が設けられず、ソースアンプ１６_１〜１６_ｍが、ソース出力Ｓ１〜Ｓｍにそれぞれに接続される。また、全てのＤＡコンバータ１５_１〜１５_ｍが、正極性の階調電圧を出力するように構成され、全てのソースアンプ１６_１〜１６_ｍが、正極性の階調電圧を出力するように構成される。ソースアンプ１６_１〜１６_ｍは、例えば、図７Ａに図示されているように構成されてもよい。この場合、電源電圧ＶＳＰの代わりに、電源電圧ＥＬＶＤＤが供給される。

図２１Ａは、本実施形態においてＮＭＯＳ画素回路８Ｎが用いられる場合における、画像データが指定する階調値と、ＤＡコンバータ１５が出力する階調電圧（即ち、ＮＭＯＳ画素回路８Ｎに書き込まれるべき駆動電圧）との対応関係を示す表である。ＮＭＯＳ画素回路８Ｎが用いられる場合、黒表示に対応する階調値“００ｈ”に対応する階調電圧が接地電圧ＧＮＤに設定される。また、画像データに指定されている階調値が増大するほど階調電圧が高くなるように各階調電圧の電圧レベルが設定される。

一方、図２１Ｂは、本実施形態においてＰＭＯＳ画素回路８Ｐが用いられる場合における、画像データが指定する階調値と、ＤＡコンバータ１５が出力する階調電圧（即ち、ＰＭＯＳ画素回路８Ｐに書き込まれるべき駆動電圧）との対応関係を示す表である。ＰＭＯＳ画素回路８Ｐが用いられる場合、黒表示に対応する階調値“００ｈ”に対応する階調電圧が、ＯＬＥＤ表示パネルの各ＰＭＯＳ画素回路８Ｐの電源線７５に供給される電源電圧ＥＬＶＤＤに設定される。また、画像データに指定されている階調値が増大するほど階調電圧が高くなるように各階調電圧の電圧レベルが設定される。

図２０に図示されている表示ドライバ２Ｃの動作は、全てのＤＡコンバータ１５_１〜１５_ｍが、正極性の階調電圧を出力し、全てのソースアンプ１６_１〜１６_ｍが、正極性の階調電圧を出力することを除けば、図５に図示されている表示ドライバ２の構成と同様である。

本実施形態においても、黒表示を行う画素回路８への駆動電圧の書き込みの際に当該画素回路８に駆動電圧を供給するソースアンプ１６の増幅動作が停止される。増幅動作の停止は、ソースアンプ１６に含まれる電流源（本実施形態では、定電流源３８、３９及び浮遊電流源４５、４６）の動作を停止することによって行われる。このような動作によれば、黒表示を行うために必要な消費電力を低減することができる。

加えて、本実施形態においても、ソースアンプ１６が、その増幅動作が停止された場合に黒表示に対応する駆動電圧を出力するように構成される。ここで、ＮＭＯＳ画素回路８Ｎが用いられる場合には、黒表示に対応する駆動電圧が接地電圧ＧＮＤであり、この場合、ソースアンプ１６は、増幅動作が停止された場合に接地電圧を出力する。また、ＰＭＯＳ画素回路８Ｐが用いられる場合には、黒表示に対応する駆動電圧が電源電圧ＥＬＶＤＤであり、この場合、ソースアンプ１６は、増幅動作が停止された場合に電源電圧ＥＬＶＤＤを出力する。

なお、本実施形態においても、図１０に図示されている表示ドライバ２と同様に、ＤＡコンバータ１５に供給される各画像データが黒表示に対応する階調値を指定しているかを判定するデータ判定回路１８を設ける代わりに、ロジックモジュール１２が、各画像データが黒表示に対応する階調値をしているか否かを判定するように構成されてもよい。

図２２は、このように構成された表示ドライバ２Ｃの構成を示すブロック図である。図２２の表示ドライバ２Ｃは、図１０に図示されている表示ドライバ２と類似した構成を有している。ただし、出力スイッチ回路１７_１〜１７_ｍ／２が設けられず、ソースアンプ１６_１〜１６_ｍが、ソース出力Ｓ１〜Ｓｍにそれぞれに接続される。また、全てのＤＡコンバータ１５_１〜１５_ｍが、正極性の階調電圧を出力するように構成され、全てのソースアンプ１６_１〜１６_ｍが、正極性の階調電圧を出力するように構成される。ソースアンプ１６_１〜１６_ｍは、例えば、図７Ａに図示されているように構成されてもよい。この場合、電源電圧ＶＳＰの代わりに、電源電圧ＥＬＶＤＤが供給される。

図２２に図示されている表示ドライバ２Ｃの動作は、全てのＤＡコンバータ１５_１〜１５_ｍが、正極性の階調電圧を出力し、全てのソースアンプ１６_１〜１６_ｍが、正極性の階調電圧を出力することを除けば、図１０に図示されている表示ドライバ２の構成と同様である。

また、本実施形態においても、第３の実施形態の表示ドライバ２Ｂ（図１６参照）と同様に、ソースアンプ１６_１〜１６_ｍの全てにアンプ共通制御信号２７_ＣＯＭが供給され、ソースアンプ１６_１〜１６_ｍの増幅動作の実行及び停止が一括して制御されてもよい。

図２３は、このように構成された表示ドライバ２Ｃの構成を示すブロック図である。図２３の表示ドライバ２Ｃは、図１０に図示されている表示ドライバ２と類似した構成を有している。ただし、出力スイッチ回路１７_１〜１７_ｍ／２が設けられず、ソースアンプ１６_１〜１６_ｍが、ソース出力Ｓ１〜Ｓｍにそれぞれに接続される。また、全てのＤＡコンバータ１５_１〜１５_ｍが、正極性の階調電圧を出力するように構成され、全てのソースアンプ１６_１〜１６_ｍが、正極性の階調電圧を出力するように構成される。ソースアンプ１６_１〜１６_ｍは、例えば、図７Ａに図示されているように構成されてもよい。この場合、電源電圧ＶＳＰの代わりに、電源電圧ＥＬＶＤＤが供給される。

図２３に図示されている表示ドライバ２Ｃの動作は、全てのＤＡコンバータ１５_１〜１５_ｍが、正極性の階調電圧を出力し、全てのソースアンプ１６_１〜１６_ｍが、正極性の階調電圧を出力することを除けば、第３の実施形態の表示ドライバ２Ｂ（図１６参照）と同様である。

以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されない。本発明が種々の変更と共に実施され得ることは、当業者には理解されよう。また、上記の実施形態は、技術的な矛盾がない限り組み合わせて実施され得ることにも留意されたい。

１、１Ａ ：表示パネル
２、２Ａ〜２Ｃ：表示ドライバ
３ ：アプリケーションプロセッサ
４ ：表示領域
５ ：ゲートドライバ回路
６ ：ゲート線
７ ：ソース線
８ ：画素回路
８Ｒ ：Ｒ副画素
８Ｇ ：Ｇ副画素
８Ｂ ：Ｂ副画素
８Ｎ ：ＮＭＯＳ画素回路
８Ｐ ：ＰＭＯＳ画素回路
８ａ ：選択トランジスタ
８ｂ ：画素電極
８ｃ ：共通電極
９ ：パネル入力端子
１０ ：画素
１１ ：インタフェース
１２ ：ロジックモジュール
１２ａ ：画像データ処理回路
１２ｂ ：表示タイミングコントローラ
１２ｃ、１２ｄ：データ判定回路
１２ｅ ：ラッチ
１２ｆ ：アンプ制御回路
１３ ：初段ラインラッチ回路
１３_１〜１３_ｍ：ラッチ
１３Ｒ ：Ｒラッチ
１３Ｂ ：Ｂラッチ
１３Ｇ ：Ｇラッチ
１４ ：出力段ラインラッチ回路
１４_１〜１４_ｍ：ラッチ
１４Ｒ ：Ｒラッチ
１４Ｇ ：Ｇラッチ
１４Ｂ ：Ｂラッチ
１５ ：ＤＡコンバータ
１６ ：ソースアンプ
１７ ：出力スイッチ回路
１８ ：データ判定回路
１９ ：アンプ制御回路
２０ ：ラインラッチバス
２１、２２：ストレートスイッチ
２３、２４：クロススイッチ
２５ ：データ判定信号
２６ ：アンプ制御信号
２７_１〜２７_ｍ：個別アンプ制御信号
２７_ＣＯＭ ：アンプ共通制御信号
３１ ：差動段
３２ ：出力段
３３ ：位相補償回路
３４ ：ＶＳＰ出力スイッチ
３５ ：ＧＮＤ出力スイッチ
３６ ：電源線
３７ ：接地線
３８、３９：定電流源
４０ ：能動負荷回路
４１ ：入力端子
４２ ：出力端子
４３ ：内部電源線
４４ ：内部接地線
４５、４６：浮遊電流源
４７ ：接地線
４８ ：電源線
４９ ：ＧＮＤ出力スイッチ
５０ ：ＶＳＮ出力スイッチ
５１ ：アンプ制御バス
５３_１〜５３_ｍ：ラッチ
５３Ｂ ：Ｂラッチ
５３Ｇ ：Ｇラッチ
５３Ｒ ：Ｒラッチ
５４_１〜５４_ｍ：ラッチ
５４Ｒ ：Ｒラッチ
５４Ｇ ：Ｇラッチ
５４Ｂ ：Ｂラッチ
６０ ：スイッチ回路
６１〜６３：スイッチ
６４ ：ＲＧＢセレクタ
６５ ：ＲＧＢ選択信号
６６ ：ＲＧＢセレクタ
７１Ｎ ：選択トランジスタ
７１Ｐ ：選択トランジスタ
７２ ：ＯＬＥＤ素子
７３Ｎ ：駆動トランジスタ
７３Ｐ ：駆動トランジスタ
７４ ：保持キャパシタ
７５ ：電源線
７６ ：接地線
１００、１００Ａ：表示装置
ＭＮ１〜ＭＮ１３：ＮＭＯＳトランジスタ
ＭＰ１〜ＭＰ１３：ＰＭＯＳトランジスタ
Ｎ１〜Ｎ６：ノード
Ｓ１〜Ｓｍ：ソース出力

Claims (13)

1. 表示パネルの複数のソース線を駆動するように構成された表示ドライバであって、
   前記複数のソース線を駆動する複数のソースアンプと、
   前記複数のソースアンプを制御するアンプ制御系
   とを具備し、
   前記複数のソースアンプのそれぞれは、それぞれに対応する画像データによって指定された階調値に対応する駆動電圧で駆動するように構成され、
   前記複数のソースアンプのそれぞれは、前記駆動電圧の生成に用いられるバイアス電流を生成する電流源を含み、
   前記複数のソースアンプのそれぞれは、それぞれの増幅動作が停止されると、前記電流源による前記バイアス電流の生成を停止すると共に、黒表示に対応する駆動電圧を出力するように構成され、
   前記アンプ制御系は、前記複数のソースアンプのそれぞれに対応する前記画像データによって指定された階調値のそれぞれが前記黒表示に対応する階調値であるか否かに依存して、前記複数のソースアンプそれぞれの増幅動作の実行及び停止を制御するように構成された
   表示ドライバ。
2. 請求項１に記載の表示ドライバであって、
   前記アンプ制御系は、前記複数のソースアンプのうちの或るソースアンプに対応する画像データによって指定された階調値が前記黒表示に対応する階調値である場合、前記或るソースアンプの増幅動作を停止するように構成された
   表示ドライバ。
3. 請求項１に記載の表示ドライバであって、
   ある水平同期期間において、前記複数のソースアンプのうちの第１ソースアンプに対応する画像データによって指定された階調値が前記黒表示に対応する階調値であり、前記複数のソースアンプのうちの第２ソースアンプに対応する画像データによって指定された階調値が前記黒表示に対応する階調値でない場合、前記アンプ制御系は、前記水平同期期間において、前記第１ソースアンプの増幅動作を停止し、前記第２ソースアンプに増幅動作を実行させるように構成された
   表示ドライバ。
4. 請求項１に記載の表示ドライバであって、
   前記複数のソースアンプは、第１〜第ｍソースアンプを含み（ｍは、２以上の整数）、
   当該表示ドライバは、
   更に、
   前記第１〜第ｍソースアンプに対応する前記画像データをそれぞれに受け取り、受け取った前記画像データによって指定されている階調値に対応する階調電圧を出力する第１〜第ｍＤＡコンバータ
   を具備し、
   前記第１〜第ｍソースアンプは、前記第１〜第ｍＤＡコンバータにそれぞれに接続され、それぞれ前記第１〜第ｍＤＡコンバータから受け取った前記階調電圧に応じて前記駆動電圧を出力するように構成され、
   前記アンプ制御系は、
   前記第１〜第ｍＤＡコンバータにそれぞれに供給される前記画像データによって指定される階調値が前記黒表示に対応する階調値であるか否かを判定する第１〜第ｍデータ判定回路と、
   前記第１〜第ｍソースアンプをそれぞれに制御する第１〜第ｍアンプ制御回路
   とを備え、
   前記第１〜第ｍアンプ制御回路は、それぞれ、前記第１〜第ｍデータ判定回路から出力される第１〜第ｍデータ判定信号に応じて、前記第１〜第ｍソースアンプの増幅動作の実行及び停止を制御するように構成された
   表示ドライバ。
5. 請求項１に記載の表示ドライバであって、
   前記複数のソースアンプは、第１〜第ｍソースアンプを含み（ｍは、２以上の整数）、
   当該表示ドライバは、
   更に、
   前記第１〜第ｍソースアンプに対応する前記画像データによって指定される階調値が前記黒表示に対応する階調値であるか否を判定するデータ判定回路と、
   ラインラッチバスと、
   アンプ制御バスと、
   前記ラインラッチバスを介して前記第１〜第ｍソースアンプに対応する前記画像データをそれぞれに受け取る第１〜第ｍラッチを備えるラインラッチ回路と、
   前記第１〜第ｍラッチから受け取った前記画像データによって指定されている階調値に対応する階調電圧を出力する第１〜第ｍＤＡコンバータと、
   とを具備し、
   前記アンプ制御系は、前記第１〜第ｍソースアンプをそれぞれに制御する第１〜第ｍアンプ制御回路を備え、
   前記第１〜第ｍソースアンプは、前記第１〜第ｍＤＡコンバータにそれぞれに接続され、それぞれ前記第１〜第ｍＤＡコンバータから受け取った前記階調電圧に応じて前記駆動電圧を出力するように構成され、
   前記データ判定回路は、それぞれ、前記第１〜第ｍソースアンプに対応する前記画像データに指定される階調値が前記黒表示に対応する階調値であるか否を示す第１〜第ｍデータ判定ビットを、前記アンプ制御バスを介して前記ラインラッチ回路に供給し、
   前記ラインラッチ回路は、更に、前記第１〜第ｍデータ判定ビットを保持する第１〜第ｍデータ判定ビットラッチを備え、
   前記第１〜第ｍアンプ制御回路は、それぞれ、前記第１〜第ｍデータ判定ビットラッチに保持されている前記第１〜第ｍデータ判定ビットに応じて、前記第１〜第ｍソースアンプの増幅動作の実行及び停止を制御する
   表示ドライバ。
6. 請求項１に記載の表示ドライバであって、
   前記アンプ制御系は、ある水平同期期間において前記複数のソースアンプに対応する画像データに記述された階調値がいずれも前記黒表示に対応する階調値である場合に、前記水平同期期間において前記複数のソースアンプの全ての増幅動作を停止するように構成された
   表示ドライバ。
7. 請求項１に記載の表示ドライバであって、
   前記表示パネルは、ノーマリブラックの動作モードで動作する液晶表示パネルであり、
   前記黒表示に対応する駆動電圧が、前記表示ドライバの接地電圧である
   表示ドライバ。
8. 請求項１に記載の表示ドライバであって、
   前記表示パネルは、ノーマリホワイトの動作モードで動作する液晶表示パネルであり、
   前記複数のソースアンプが、
   前記表示ドライバの回路接地に対して正極性の駆動電圧を出力する正側ソースアンプと、
   前記表示ドライバの回路接地に対して負極性の駆動電圧を出力する負側ソースアンプ
   とを含み、
   前記正側ソースアンプについての前記黒表示に対応する駆動電圧が、前記正側ソースアンプに供給され、前記表示ドライバの回路接地に対して正極性である第１電源電圧であり、
   前記負側ソースアンプについての前記黒表示に対応する駆動電圧が、前記負側ソースアンプに供給され、前記表示ドライバの回路接地に対して負極性である第２電源電圧である
   表示ドライバ。
9. 請求項１に記載の表示ドライバであって、
   前記表示パネルは、前記複数のソース線に接続された複数のＮＭＯＳ画素回路を含むＯＬＥＤ（organic light emitting diode）表示パネルであり、
   前記複数のＮＭＯＳ画素回路のそれぞれは、
   ＮＭＯＳトランジスタとして形成された駆動トランジスタと、
   ＯＬＥＤ素子と、
   前記駆動トランジスタのゲートとソースの間に接続され、前記複数のソースアンプのうち対応するソースアンプから出力された駆動電圧が書き込まれる保持キャパシタ
   とを含み、
   前記駆動トランジスタと前記ＯＬＥＤ素子は、電源電圧が供給される電源線と前記表示ドライバの接地電圧が供給される接地線との間に直列に接続され、
   前記黒表示に対応する駆動電圧が、前記表示ドライバの接地電圧である
   表示ドライバ。
10. 請求項１に記載の表示ドライバであって、
    前記表示パネルは、前記複数のソース線に接続された複数のＰＭＯＳ画素回路を含むＯＬＥＤ（organic light emitting diode）表示パネルであり、
    前記複数のＰＭＯＳ画素回路のそれぞれは、
    ＰＭＯＳトランジスタとして形成された駆動トランジスタと、
    ＯＬＥＤ素子と、
    前記駆動トランジスタのゲートとソースの間に接続され、前記複数のソースアンプのうち対応するソースアンプから出力された駆動電圧が書き込まれる保持キャパシタ
    とを含み、
    前記駆動トランジスタと前記ＯＬＥＤ素子は、電源電圧が供給される電源線と前記表示ドライバの接地電圧が供給される接地線との間に直列に接続され、
    前記黒表示に対応する駆動電圧が、前記電源電圧である
    表示ドライバ。
11. 複数のソース線を備える表示パネルと、
    表示ドライバ
    とを具備し、
    前記表示ドライバは、
    前記複数のソース線を駆動する複数のソースアンプと、
    前記複数のソースアンプを制御するアンプ制御系
    とを備え、
    前記複数のソースアンプのそれぞれは、それぞれに対応する画像データによって指定された階調値に対応する駆動電圧で駆動するように構成され、
    前記複数のソースアンプのそれぞれは、前記駆動電圧の生成に用いられるバイアス電流を生成する電流源を含み、
    前記複数のソースアンプのそれぞれは、それぞれの増幅動作が停止されると、前記電流源による前記バイアス電流の生成を停止すると共に、黒表示に対応する駆動電圧を出力するように構成され、
    前記アンプ制御系は、前記複数のソースアンプのそれぞれに対応する前記画像データによって指定された階調値のそれぞれが前記黒表示に対応する階調値であるか否かに依存して、前記複数のソースアンプそれぞれの増幅動作の実行及び停止を制御するように構成された
    表示装置。
12. 請求項１１に記載の表示装置であって、
    前記アンプ制御系は、前記複数のソースアンプのうちの或るソースアンプに対応する画像データによって指定された階調値が前記黒表示に対応する階調値である場合、前記或るソースアンプの増幅動作を停止するように構成された
    表示装置。
13. 請求項１１に記載の表示装置であって、
    ある水平同期期間において、前記複数のソースアンプのうちの第１ソースアンプに対応する画像データによって指定された階調値が前記黒表示に対応する階調値であり、前記複数のソースアンプのうちの第２ソースアンプに対応する画像データによって指定された階調値が前記黒表示に対応する階調値でない場合、前記アンプ制御系は、前記水平同期期間において、前記第１ソースアンプの増幅動作を停止し、前記第２ソースアンプに増幅動作を実行させるように構成された
    表示装置。
    
    

Images