WO2021070436A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2021070436A1
WO2021070436A1 PCT/JP2020/026502 JP2020026502W WO2021070436A1 WO 2021070436 A1 WO2021070436 A1 WO 2021070436A1 JP 2020026502 W JP2020026502 W JP 2020026502W WO 2021070436 A1 WO2021070436 A1 WO 2021070436A1
Authority
WO
WIPO (PCT)
Prior art keywords
initialization voltage
display device
circuit
initialization
scanning
Prior art date
Application number
PCT/JP2020/026502
Other languages
English (en)
French (fr)
Inventor
一紀 道家
直史 豊村
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2021550348A priority Critical patent/JPWO2021070436A1/ja
Publication of WO2021070436A1 publication Critical patent/WO2021070436A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Definitions

  • This technology relates to an active matrix type display device.
  • a display device using an organic light emitting diode (hereinafter referred to as OLED (Organic Light Emitting Diode)) element as a light emitting element is known.
  • OLED Organic Light Emitting Diode
  • a pixel circuit including a light emitting element, a transistor, or the like is provided corresponding to a pixel at an intersection of a scanning line (gate line) and a data line (signal line).
  • a data signal having a potential corresponding to the gradation level of the pixel is applied to the gate of the transistor for the pixel circuit, the transistor supplies a current corresponding to the voltage between the gate and the source to the light emitting element.
  • the light emitting element emits light with a brightness corresponding to the gradation level.
  • the pixel potential of the active matrix type pixel is in an indefinite state immediately after the power is turned on, there is a problem that unintended emission intensity or through current flows in the first emission from that state. The same problem occurs not only immediately after the power is turned on but also when the input is switched or the mode is switched. Therefore, it is necessary to emit light after the initialization operation of writing the initialization voltage (for example, the black level voltage) to the pixel.
  • the initialization voltage for example, the black level voltage
  • the initialization voltage is input from the outside, the write switch of the horizontal scanning circuit is turned on, the initialization voltage input from the outside is held in the parasitic capacitance of the data line, and then the write switch is used. Turn off. Next, the vertical scanning circuit was driven line by line, and the initialization voltage held in the parasitic capacitance of the pixel signal line was written in the pixel line by line.
  • the initialization voltage is written in the pixels line by line for initialization, and the initialization requires time for the number of vertical pixels, so that there is a problem that it takes a long time to display an image. there were. Further, there is a problem that the rush current increases, and further, since the quality of the initialization voltage input from the outside differs for each set, there is a possibility that the initialization may not be performed well.
  • Patent Document 1 as a problem when starting the liquid crystal display device, after starting the liquid crystal display device, before sequentially selecting scanning lines to form an image on a plurality of pixel forming portions (that is, displaying).
  • the common electrode Ec and the auxiliary electrode Es rise to a predetermined potential
  • the liquid crystal capacity and the auxiliary capacity are charged according to the potential difference between the two electrodes, and an unplanned black screen (in the case of normal white).
  • a white screen in the case of normal black
  • the TFT is turned on by temporarily applying the on-voltage as an active signal to all the scanning lines, and the accumulated charges in the liquid crystal capacity and the auxiliary capacity are discharged through the data lines.
  • Patent Document 1 in order to discharge the accumulated charge in the liquid crystal capacity and the auxiliary capacity, the scanning line is divided into a plurality of times and gradually deselected, and the initialization voltage is written to initialize the scanning line. It is different from the one that does. That is, Patent Document 1 cannot solve the problem that the rush current becomes excessive.
  • the purpose of this technology is to provide a display device that can shorten the time while suppressing the rush current when performing initialization.
  • the present technology provides a horizontal scanning circuit with an amplifier that supplies an arbitrary level of initialization voltage to multiple data lines via a write switch.
  • a vertical scanning circuit that simultaneously supplies drive signals to multiple scanning lines, It is equipped with a pixel circuit provided for multiple data lines and multiple scanning lines.
  • a display that turns on the write switch of a horizontal scan circuit to keep the write switch on and write the initialization voltage to a pixel circuit connected to multiple scan lines driven simultaneously by the vertical scan circuit. is there.
  • the initialization period can be shortened while suppressing the increase in the rush current and the current consumption.
  • the effects described here are not necessarily limited, and any of the effects described in the present technique or an effect different from them may be used.
  • the contents of the present technology are not limitedly interpreted by the effects exemplified in the following description.
  • FIG. 1 is a block diagram of an example of a display device to which the present technology can be applied.
  • FIG. 2 is a connection diagram for explaining a drive circuit of a conventional display device.
  • FIG. 3 is a timing chart for explaining a drive circuit of a conventional display device.
  • FIG. 4 is a connection diagram for explaining a drive circuit according to an embodiment of the present technology.
  • FIG. 5 is a timing chart for explaining an operation example of the drive circuit.
  • FIG. 6 is a timing chart for explaining an operation example of one embodiment of the present technology.
  • FIG. 7 is a connection diagram for explaining the operation of one embodiment of the present technology.
  • FIG. 8 is a connection diagram of a first modification of the present technology.
  • FIG. 9 is a connection diagram of a second modification of the present technology.
  • FIG. 10 is a connection diagram of a third modification of the present technology.
  • 11A and 11B are connection diagrams of a fourth modification of the present technology.
  • 12A and 12B are block diagrams of
  • FIG. 1 is a block diagram showing a schematic configuration of a display device
  • FIG. 2 is a connection diagram showing a part of a drive circuit of a conventional display device
  • FIG. 3 is a timing chart of the drive circuit.
  • a display device including an active matrix type drive circuit for example, an organic EL display device, has a vertical scanning circuit (scanning line driving circuit) 11 and a horizontal scanning circuit (data line driving circuit) on a semiconductor substrate, for example, a silicon substrate. 12 and the pixel portion 13 are formed. A plurality of scanning lines (lines) from the vertical scanning circuit 11 are extended in the horizontal direction with respect to the pixel unit 13, and a plurality of data lines from the horizontal scanning circuit 12 are extended in the vertical direction.
  • pixel circuits are connected in a matrix.
  • the pixel circuit is provided with a pixel circuit corresponding to the pixels of the three primary colors of R (red), G (green), and blue (B). These three pixels represent one dot in a color image.
  • the pixel circuit PX1-R is connected to the scanning line G1 and the data line D1
  • the pixel circuit PX1-G is connected to the scanning line G1 and the data line D2
  • the pixels are connected to the scanning line G1 and the data line D3.
  • Circuits PX1-B are connected.
  • the capacitance C1 is connected to the data lines D1, D2, and D3.
  • the capacitance C1 is formed by the parasitic capacitance of the data line.
  • the pixel circuit for example, the PX1-R is composed of two pixel switches S1 and S2, a holding capacity C2, and an OLED.
  • a voltage corresponding to the voltage held in the holding capacity C2 is applied to the OLED. Is applied.
  • the pixel switches S1 and S2 are composed of transistors such as a P-type MOSFET.
  • the other switches in FIG. 2 are also composed of transistors.
  • An initialization voltage of a predetermined level (for example, a black level) is supplied from the external terminal t to the data lines D1, D2, and D3 via the write switches SEL1, SEL2, and SEL3, respectively.
  • FIG. 3 shows the vertical synchronization signal, the horizontal synchronization signal, and the pixel power supply in this order from the top.
  • One frame after the pixel power supply preparation period of one frame is set as the initialization period, and then the light emission period starts.
  • a predetermined level of initialization voltage eg, black level BK
  • the write switches SEL1, SEL2, and SEL3 are turned on in sequence, the initialization voltage is stored in the capacitance C1 through the write switches SEL1, SEL2, and SEL3, and then the write switches SEL1, SEL2, and SEL3 are turned off.
  • the vertical scanning circuit 11 drives the scanning lines one by one, and the scanning lines G1, G2. .. .. , Gm are sequentially driven, and the pixel switches S1 and S2 of the pixel circuit connected to the driven scanning line are turned on.
  • the pixel switches S1 and S2 are turned on, the initialization voltage held in the capacitance C1 is transferred to the holding capacitance C2 line by line.
  • an initialization voltage is applied to the OLEDs of the pixel circuits PX1-R, PX1-G, and PX1-B.
  • FIG. 4 partially shows the circuit configuration of one embodiment. Similar to the configuration of FIG. 2, the data lines D1, D2, D3 and the scanning lines G1, G2. .. .. , Gm, pixel circuits are connected in a matrix. For example, the pixel circuit PX1-R is connected to the scanning line G1 and the data line D1, the pixel circuit PX1-G is connected to the scanning line G1 and the data line D2, and the pixels are connected to the scanning line G1 and the data line D3. Circuits PX1-B are connected. The capacitance C1 is connected to the data lines D1, D2, and D3. The capacitance C1 is formed by the parasitic capacitance of the data line.
  • the pixel circuit PX1-R is configured by the two pixel switches S1 and S2, the holding capacity C2, and the OLED. When the pixel switches S1 and S2 are turned on, the voltage corresponding to the voltage held in the holding capacity C2 is applied to the OLED. Is applied. In the present technology, the pixel circuit may have another configuration.
  • the initialization voltage generation unit 21 is provided, the initialization voltage from the initialization voltage generation unit 21 is supplied to the amplifier 22, the write switches SEL1, SEL2 and SEL3 are connected to the amplifier 22, and the write switches SEL1, SEL2 and When the SEL3 is turned on, the initialization voltage is held in the parasitic capacitance (capacity C1) of the data line via the amplifier 22. After that, the write switch remains on. It is not necessary to provide an external terminal as in the conventional configuration. In addition, it is possible to generate an optimum initialization voltage that is not affected by the external input specifications.
  • a plurality of scanning lines are simultaneously driven by the vertical scanning circuit 11, and an initialization voltage is simultaneously written directly from the amplifier 22 of the horizontal scanning circuit 12 to the pixel circuit of the plurality of scanning lines to perform initialization. Since the initialization voltage is written into the pixel circuit at the same time for a plurality of scanning lines, the time required for the number of vertical pixels is not required.
  • the timing chart of FIG. 5 is an operation example in which the initialization voltage is written to all the pixel circuits at the same time.
  • the write switches SEL1 to SEL3 are continuously turned on for one horizontal period, and a predetermined level of initialization voltage is supplied to the data lines D1 to D3. Further, in the same one horizontal period, all scanning lines G1 to Gm are turned on. As a result, the initialization voltage is written to all the pixel circuits.
  • the pixel switches of a plurality of pixel circuits connected to a plurality of scanning lines are turned on at the same time instead of all the scanning lines.
  • the timing chart shown in FIG. 6 shows an example in which an initialization voltage is written to a pixel circuit connected to two scanning lines at the same time, for example.
  • the write switches SEL1 to SEL3 are continuously turned on, and a predetermined level of initialization voltage is supplied to the data lines D1 to D3. .. Further, the scanning lines G1 and G2 are turned on in one horizontal period. As a result, the initialization voltage is written to the pixel circuits PX1-R, PX1-G, PX1-B, PX2-R, PX2-G, and PX2-B connected to the scanning lines G1 and G2. Hereinafter, the initialization voltage is sequentially written for each of the two scanning lines.
  • the initialization period can be reduced to 1/4 of the vertical scanning period.
  • this technique can shorten the time required for initialization as compared with the process of writing the initialization voltage for each scanning line as in the conventional case.
  • the current consumption can be reduced by reducing the number of times of turning on / off the write switches SEL1 to SEL3 at the time of initialization as compared with the conventional case.
  • the circuit configuration when the pixel switch S1 of the pixel circuit connected to the n scanning lines is turned on at the same time is as shown in FIG. 7 with respect to one data line D (n).
  • C1 (n) is the capacitance of the data line D (n)
  • C2 (1) to C2 (n) are the holding capacitances of n pixel circuits
  • S1 (n) to S1 (n) are the capacitances. It is a pixel switch of n pixel circuits.
  • the number of scanning lines to which the initialization voltage is written at the same time satisfies that "the increase in the rush current is suppressed within an acceptable range and the initialization period is shorter than one frame". Is set to.
  • This technique can be applied to a configuration in which a write switch is inserted between the horizontal scanning circuit 12 and the data line.
  • a horizontal scanning circuit 12a having an amplifier 22a and write switches SEL1 to SEL3 is provided for three continuous data lines D1 to D3, and the next three continuous data lines D4 to D6 are provided.
  • the present technology can also be applied to a drive circuit (a configuration in which an initialization voltage is written from above and below) provided with a horizontal scanning circuit 12b having an amplifier 22b and write switches SEL1 to SEL3.
  • the initialization voltage is supplied from the initialization voltage generation unit 21 to the horizontal scanning circuits 12a and 12b.
  • an initialization voltage is supplied from the horizontal scanning circuit 12a to the odd-numbered data lines D1, D3, and D5, and the horizontal scanning circuit is supplied to the odd-numbered data lines D2, D4, and D6.
  • This technology can also be applied to a drive circuit that supplies an initialization voltage from 12b (a configuration in which an initialization voltage is written from above and below, but the connection relationship is nested).
  • the initialization voltage is supplied from the initialization voltage generation unit 21 to the horizontal scanning circuits 12a and 12b. Further, the initialization voltage generation unit 21 is configured to form a digital output, and DACs (digital-to-analog converters) 23a and 23b are provided.
  • the present technology is also applied to a drive circuit (a configuration in which the initialization voltage is collectively written from one side) for supplying the initialization voltage from the horizontal scanning circuit 12a to the data lines D1 to D6. Applicable.
  • the present technique can be applied to a configuration using a lamp waveform in order to form gradation data for pixels.
  • the lamp waveform (gradient waveform) from the lamp waveform generation circuit 25 is supplied to the switch group 26.
  • the switch group 26 has a configuration in which a plurality of switches (switching transistors) are connected in parallel.
  • a pixel circuit is connected to the output side of the switch via a data line. Therefore, the switch corresponds to the write switch in one embodiment of the present technology described above.
  • the switch in the switching group 26 is normally turned off at the timing of the lamp voltage according to the gradation at the time of writing.
  • the switch PA of the switch group 26 is turned on for the high level period of the waveform PA of FIG. 11B and then turned off.
  • the switch PB is turned on for the high level period of the waveform PB of FIG. 11B and then turned off.
  • the initialization voltage can be written by constantly turning on the switch of the switch group 26.
  • the initialization voltage generation unit 21 is configured to generate an optimum initialization voltage that is not affected by the external input specifications and is not affected by fluctuations in the output load.
  • the configuration is as shown in FIGS. 12A and 12B, respectively.
  • a BGR (Band Gap Reference) circuit 27 is connected to the system power supply to form an initialization voltage and a gradation voltage that are not affected by the power supply voltage, and the initialization voltage and the gradation voltage are used by the amplifier 28. It is a configuration that outputs via.
  • FIG. 12B shows another configuration example.
  • the BGR circuit 29 is connected to the system power supply, a stable reference voltage that is not affected by the system power supply is formed by the BGR circuit 29, and this reference voltage is supplied to the gradation voltage generation circuit 30.
  • the gradation voltage generation circuit 30 is connected to another system power supply.
  • the gradation voltage generation circuit 30 can generate a gradation voltage (and an initialization voltage) independent of other system power supplies by using a stable reference voltage from the BGR circuit 29.
  • this technology internally generates an initialization voltage that is not affected by fluctuations in the power supply voltage and output load, so that the drive switching of the horizontal scanning circuit and the vertical scanning circuit are performed only at the time of initialization.
  • the number of simultaneous drive lines can be adjusted, and the time until the image is displayed can be shortened while suppressing the increase in current consumption and rush current.
  • the present invention is not limited to the above-described embodiments, and various modifications based on the technical idea of the present technology are possible. Further, as for the mode of modification, one or a plurality of arbitrarily selected can be appropriately combined. In addition, the configurations, methods, processes, shapes, materials, numerical values, and the like of the above-described embodiments can be combined with each other as long as they do not deviate from the gist of the present technology.
  • an OLED that is a light emitting element is exemplified as an electro-optical element, but for example, an inorganic light emitting diode or an LED (Light Emitting Diode) that emits light with a brightness corresponding to a current may be used.
  • an inorganic light emitting diode or an LED (Light Emitting Diode) that emits light with a brightness corresponding to a current may be used.
  • the display device is suitable for high-definition display applications in which the pixels are small in size. Therefore, as an electronic device, it can be applied to display devices such as head-mounted displays, smart glasses, smartphones, and electronic viewfinders of digital cameras.
  • the present technology can also have the following configurations.
  • a pixel circuit provided corresponding to the plurality of data lines and the plurality of scanning lines is provided.
  • the write switch of the horizontal scan circuit is turned on, the write switch is kept on, and the initialization voltage is written to the pixel circuit connected to a plurality of scan lines simultaneously driven by the vertical scan circuit.
  • Display device (2) The display device according to (1), wherein the write switch is connected to each of the plurality of data lines.
  • the number of scanning lines to which the drive signal is supplied at the same time is The display device according to (1) or (2), wherein the increase in the rush current is suppressed to an acceptable range and the initialization period is set to satisfy that it is shorter than one frame.
  • the initialization voltage is held in the parasitic capacitance of the data line, and the initialization voltage is written in the capacitance of the pixel circuit connected to the plurality of scanning lines.
  • the display device according to any one of (1) to (4) which has an initialization voltage generation unit that generates the initialization voltage.
  • the initialization voltage generation unit is configured so as not to be affected by fluctuations in the power supply voltage.

Abstract

任意のレベルの初期化電圧を書き込みスイッチを介して複数のデータ線に対して供給するアンプを有する水平走査回路と、複数の走査線毎に駆動信号を同時に供給する垂直走査回路と、複数のデータ線と複数の走査線に対応して設けられた画素回路とを備え、水平走査回路の書き込みスイッチをオンして、書き込みスイッチがオン状態を維持し、垂直走査回路によって同時に駆動される複数の走査線に接続された画素回路に初期化電圧を書き込むようにした表示装置である。　図４

Description

表示装置
　本技術は、アクティブマトリクス型の表示装置に関する。
　発光素子として有機発光ダイオード（以下、ＯＬＥＤ（Organic Light Emitting Diode）という）素子などを用いた表示装置が知られている。表示装置では、走査線（ゲート線）とデータ線（信号線）との交差箇所に対して、発光素子やトランジスタなどを含む画素回路が画素に対応して設けられる。画素回路に対して、画素の階調レベルに応じた電位のデータ信号が当該トランジスタのゲートに印加されると、当該トランジスタは、ゲート・ソース間の電圧に応じた電流を発光素子に対して供給し、発光素子が階調レベルに応じた輝度で発光する。
　アクティブマトリクス方式の画素で、電源投入直後の画素電位が不定状態になっているため、その状態からの最初の発光は意図しない発光強度もしくは貫通電流が流れる課題がある。電源投入直後に限らず、入力切換時、モード切換時などでも同様の問題が生じる。したがって、画素に初期化用電圧（例えば黒レベルの電圧）を書き込む初期化動作後に発光させる必要がある。
　従来の起動時初期化の方法は、初期化電圧を外部から入力し、水平走査回路の書き込みスイッチをオンし、外部から入力される初期化電圧をデータ線の寄生容量に保持し、その後書き込みスイッチをオフする。次に、垂直走査回路を１ラインずつ駆動し、画素信号線の寄生容量に保持された初期化電圧を１ラインずつ画素内に書き込むものであった。
　このような初期化方法は、１ラインずつ画素内へ初期化電圧を書き込んで初期化しており、初期化には垂直画素数分の時間が必要になるため、画表示までの時間が長い問題があった。また、ラッシュ電流が増大する問題があり、さらに、外部から入力する初期化電圧の品質がセット毎に異なるため、初期化が良好になされないおそれがあった。
　また、特許文献１には、液晶表示装置を起動する際の問題として、液晶表示装置の起動後、走査線を順次的に選択して複数の画素形成部に画像を形成させる前に（すなわち表示の開始前に）、共通電極Ｅｃと補助電極Ｅｓとが所定の電位に立ち上がり、両電極の間の電位差に応じて液晶容量や補助容量が充電され、予定外の黒い画面（ノーマリ・ホワイトの場合）、または白い画面（ノーマリ・ブラックの場合）が表示されてしまうという現象を解決することが記載されている。すなわち、表示を開始する直前に、一旦、全ての走査線にアクティブ信号としてのオン電圧を印加することによりＴＦＴをオン状態とし、データ線を通じて液晶容量と補助容量における蓄積電荷を放電させるようにしている。すなわち、アクティブマトリクス型の液晶表示装置の起動時における表示ＯＮシーケンスにおいて、液晶パネルの全ての走査線を選択状態として各画素形成部内の液晶容量および補助容量における電荷をデータ線を介して放電させた後、表示のための走査線の順次的な選択（走査）を開始する前に、走査線を複数回に分けて段階的に非選択状態とする。これにより、全ての走査線を同時に非選択状態としていた従来に比べ、走査線駆動回路のバルクに流れる電流が低減される。
再公表特許ＷＯ２００６／０８５５５５
　特許文献１に記載のものは、液晶容量と補助容量における蓄積電荷を放電させるために、走査線を複数回に分けて段階的に非選択状態とするもので、初期化電圧を書き込んで初期化を行なうものとは相違したものである。すなわち、特許文献１は、ラッシュ電流が過大となる課題を解決することができないものであった。
　したがって、本技術の目的は、初期化を行なう際に、ラッシュ電流を抑えつつ、時間を短縮化することができる表示装置を提供することにある。
　本技術は、任意のレベルの初期化電圧を書き込みスイッチを介して複数のデータ線に対して供給するアンプを有する水平走査回路と、
　複数の走査線毎に駆動信号を同時に供給する垂直走査回路と、
　複数のデータ線と複数の走査線に対応して設けられた画素回路と
　を備え、
　水平走査回路の書き込みスイッチをオンして、書き込みスイッチがオン状態を維持し、垂直走査回路によって同時に駆動される複数の走査線に接続された画素回路に初期化電圧を書き込むようにした表示装置である。
　少なくとも一つの実施形態によれば、ラッシュ電流及び消費電流の増加を抑えつつ、初期化期間を短縮化することができる。なお、本技術は、ここに記載された効果は必ずしも限定されるものではなく、本技術中に記載されたいずれかの効果又はそれらと異質な効果であっても良い。また、以下の説明における例示された効果により本技術の内容が限定して解釈されるものではない。
図１は本技術を適用できる表示装置の一例のブロック図である。 図２は従来の表示装置の駆動回路を説明するための接続図である。 図３は従来の表示装置の駆動回路を説明するためのタイミングチャートである。 図４は本技術の一実施形態の駆動回路を説明するための接続図である。 図５は駆動回路の動作例を説明するためのタイミングチャートである。 図６は本技術の一実施形態の動作例を説明するためのタイミングチャートである。 図７は、本技術の一実施形態の動作を説明するための接続図である。 図８は、本技術の第１の変形例の接続図である。 図９は、本技術の第２の変形例の接続図である。 図１０は、本技術の第３の変形例の接続図である。 図１１Ａ及び図１１Ｂは、本技術の第４の変形例の接続図である。 図１２Ａ及び図１２Ｂは、初期化電圧生成部の一例及び他の例のブロック図である。
　以下に説明する実施形態は、本技術の好適な具体例であり、技術的に好ましい種々の限定が付されている。しかしながら、本技術の範囲は、以下の説明において、特に本技術を限定する旨の記載がない限り、これらの実施形態に限定されないものとする。
　本技術の説明に先立って従来の表示装置のアクティブマトリクス型駆動回路について図１、図２及び図３を参照して説明する。図１は、表示装置の概略の構成を示すブロック図であり、図２は、従来の表示装置の駆動回路の一部を示す接続図であり、図３は、駆動回路のタイミングチャートである。
　図１に示すように、アクティブマトリクス型駆動回路を備える表示装置例えば有機ＥＬ表示装置は、半導体基板例えばシリコン基板上に垂直走査回路（走査線駆動回路）１１、水平走査回路（データ線駆動回路）１２及び画素部１３を形成している。画素部１３に対して垂直走査回路１１からの複数の走査線（ライン）が水平方向に延長され、水平走査回路１２からの複数のデータ線が垂直方向に延長されている。
　図２に部分的に示すように、垂直方向に延びるデータ線Ｄ１，Ｄ２，Ｄ３と水平方向に延びる走査線Ｇ１，Ｇ２，．．．，Ｇｍに対して画素回路がマトリクス状に接続されている。画素回路は、Ｒ（赤）、Ｇ（緑）、青（Ｂ）の三原色の画素に対応する画素回路が設けられている。これら３画素がカラー画像の１ドットを表現する。例えば走査線Ｇ１及びデータ線Ｄ１に対して画素回路ＰＸ１－Ｒが接続され、走査線Ｇ１及びデータ線Ｄ２に対して画素回路ＰＸ１－Ｇが接続され、走査線Ｇ１及びデータ線Ｄ３に対して画素回路ＰＸ１－Ｂが接続されている。データ線Ｄ１，Ｄ２，Ｄ３に対して容量Ｃ１が接続されている。容量Ｃ１は、データ線の寄生容量によって形成される。
　画素回路例えばＰＸ１－Ｒは、二つの画素スイッチＳ１及びＳ２と保持容量Ｃ２とＯＬＥＤからなり、画素スイッチＳ１及びＳ２がＯＮすると、保持容量Ｃ２に保持されている電圧に応じた電圧がＯＬＥＤに対して印加されるようになされている。なお、画素スイッチＳ１及びＳ２は、例えばＰ型ＭＯＳＦＥＴなどのトランジスタによって構成されている。図２における他のスイッチも同様にトランジスタによって構成されている。外部端子ｔから所定のレベル（例えば黒レベル）の初期化電圧が書き込みスイッチＳＥＬ１，ＳＥＬ２，ＳＥＬ３をそれぞれ介してデータ線Ｄ１，Ｄ２，Ｄ３に対して供給される。
　図３は、上から順に垂直同期信号、水平同期信号及び画素電源をそれぞれ示す。１フレームの画素電源準備期間の後の１フレームが初期化期間に設定され、その後から発光期間が開始する。初期化期間の最初に、所定レベルの初期化電圧（例えば黒レベルＢＫ）が端子ｔに対して供給される。
　次に、書き込みスイッチＳＥＬ１，ＳＥＬ２，ＳＥＬ３が順次オンされ、書き込みスイッチＳＥＬ１，ＳＥＬ２，ＳＥＬ３を通じて初期化電圧が容量Ｃ１に蓄えられ，その後書き込みスイッチＳＥＬ１，ＳＥＬ２，ＳＥＬ３がオフされる。次に、垂直走査回路１１によって１ラインずつ駆動され、走査線Ｇ１，Ｇ２，．．．，Ｇｍが順次駆動され、駆動された走査線に接続されている画素回路の画素スイッチＳ１及びＳ２がオンされる。画素スイッチＳ１及びＳ２がオンすることによって、容量Ｃ１に保持されている初期化電圧が１ラインずつ保持容量Ｃ２に移される。例えば走査線Ｇ１が駆動されると、画素回路ＰＸ１－Ｒ，ＰＸ１－Ｇ，ＰＸ１－ＢのＯＬＥＤに対して初期化電圧が印加される。
　上述した従来の初期化方法は、１ラインずつ画素回路に対して初期化電圧を書き込んでいるので、初期化には垂直画素数分の時間が必要になるため、画表示までの時間が長い問題があった。
　かかる問題を解決するようにした本技術の一実施形態について図４～図７を参照して説明する。図４は、一実施形態の回路構成を部分的に示す。図２の構成と同様に、データ線Ｄ１，Ｄ２，Ｄ３と走査線Ｇ１，Ｇ２，．．．，Ｇｍに対して画素回路がマトリクス状に接続されている。例えば走査線Ｇ１及びデータ線Ｄ１に対して画素回路ＰＸ１－Ｒが接続され、走査線Ｇ１及びデータ線Ｄ２に対して画素回路ＰＸ１－Ｇが接続され、走査線Ｇ１及びデータ線Ｄ３に対して画素回路ＰＸ１－Ｂが接続されている。データ線Ｄ１，Ｄ２，Ｄ３に対して容量Ｃ１が接続されている。容量Ｃ１は、データ線の寄生容量によって形成される。
　二つの画素スイッチＳ１及びＳ２と保持容量Ｃ２とＯＬＥＤによって、画素回路ＰＸ１－Ｒが構成され、画素スイッチＳ１及びＳ２がＯＮすると、保持容量Ｃ２に保持されている電圧に応じた電圧がＯＬＥＤに対して印加されるようになされている。なお、本技術においては、画素回路の構成として他の構成を有するものでもよい。
　初期化電圧生成部２１が設けられ、初期化電圧生成部２１からの初期化電圧がアンプ２２に供給され、アンプ２２に対して書き込みスイッチＳＥＬ１，ＳＥＬ２及びＳＥＬ３が接続され、書き込みスイッチＳＥＬ１，ＳＥＬ２及びＳＥＬ３のオン時に初期化電圧がアンプ２２を介してデータ線の寄生容量（容量Ｃ１）に保持される。その後、書き込みスイッチは、オン状態を維持する。従来の構成のように外部端子を設ける必要がなくなる。また、外部入力仕様に影響されない最適初期化電圧を生成することができる。
　垂直走査回路１１によって複数走査線を同時に駆動し、水平走査回路１２のアンプ２２から複数走査線の画素回路へ直接初期化電圧を同時に書き込み、初期化がなされる。複数走査線同時に画素回路内へ初期化電圧を書き込むため垂直画素数分の時間は不要となる。
　図５のタイミングチャートは、全ての画素回路に対して同時に初期化電圧を書き込むようにした動作例である。初期化期間において、１水平期間の間、書き込みスイッチＳＥＬ１～ＳＥＬ３が連続的にオンし、データ線Ｄ１～Ｄ３に所定レベルの初期化電圧が供給される。さらに、同じ１水平期間で、全ての走査線Ｇ１～Ｇｍがオンとされる。この結果、全ての画素回路に対して初期化電圧が書き込まれる。
　しかしながら、このような全画素書き込み方法は、初期化期間を１水平期間に速めることができるが、瞬間的に流れる電流（ラッシュ電流と称する）が増加する問題がある。すなわち、各データ線に初期化時に流れるラッシュ電流が許容範囲を超えたものとなるおそれがある。
　一実施形態では、初期化時には、全走査線ではなく、複数走査線（数本の走査線）に接続されている複数の画素回路の画素スイッチを同時にオンするようになされる。図６に示すタイミングチャートは、例えば２本の走査線に接続されている画素回路に対して同時に初期化電圧を書き込む例を示している。
　図６のタイミングチャートでは、初期化期間（垂直走査期間の半分の長さ）において、書き込みスイッチＳＥＬ１～ＳＥＬ３が連続的にオンし、データ線Ｄ１～Ｄ３に所定レベルの初期化電圧が供給される。さらに、１水平期間で、走査線Ｇ１及びＧ２がオンとされる。この結果、走査線Ｇ１及びＧ２に接続されている画素回路ＰＸ１－Ｒ，ＰＸ１－Ｇ，ＰＸ１－Ｂ，ＰＸ２－Ｒ，ＰＸ２－Ｇ，ＰＸ２－Ｂに対して初期化電圧が書き込まれる。以下、２本の走査線毎に順次、初期化電圧の書き込みがなされる。
　２本以外例えば４本の走査線ごとに初期化電圧を書き込むようにすれば、初期化期間を垂直走査期間の１／４とすることができる。このように、本技術は、従来のように、１走査線毎に初期化電圧を書き込む処理と比較して初期化に要する時間を短縮することができる。また、初期化時の書き込みスイッチＳＥＬ１～ＳＥＬ３のオン／オフの回数を従来より減少させることによって消費電流を削減することができる。
　例えばｎ本の走査線に接続されている画素回路の画素スイッチＳ１を同時にオンする場合の回路構成は、１本のデータ線Ｄ（ｎ）に関して図７に示すものとなる。Ｃ１（ｎ）は、データ線Ｄ（ｎ）の容量であり、Ｃ２（１）～Ｃ２（ｎ）は、ｎ個の画素回路の保持容量であり、Ｓ１（ｎ）～Ｓ１（ｎ）は、ｎ個の画素回路の画素スイッチである。
　図７の構成においては、下記の関係がある。
　Ｃ１（ｎ）＜Ｃ２（１）＋Ｃ２（１）＋．．．．＋Ｃ２（ｎ）
　この関係から従来のように、容量Ｃ１に蓄えられた電圧をｎ個の画素回路の保持容量Ｃ２（１）～Ｃ２（ｎ）に対して転送する場合、出力負荷増加による初期化電圧の書き込み不足のおそれが生じる。しかしながら、本技術の一実施形態では、書き込みスイッチＳＥＬ１～ＳＥＬ３を同時且つ常時（連続的）にオンするので、書き込み不足が生じることを防止できる。また、初期化電圧生成部２１によって初期化電圧を生成しているので、安定な初期化電圧による初期化を行なうことができる。
　本技術の一実施形態においては、同時に初期化電圧が書き込まれる走査線数は、「ラッシュ電流の増加が許容可能な範囲に抑制され、且つ初期化期間が１フレームより短い」ことを満足するように設定される。
　次に、本技術の変形例について説明する。本技術は、水平走査回路１２とデータ線の間に書き込みスイッチが挿入されている構成に対して適用することができる。図８に示すように、連続する３本のデータ線Ｄ１～Ｄ３に対してアンプ２２ａ及び書き込みスイッチＳＥＬ１～ＳＥＬ３を有する水平走査回路１２ａを設け、次の連続する３本のデータ線Ｄ４～Ｄ６に対してアンプ２２ｂ及び書き込みスイッチＳＥＬ１～ＳＥＬ３を有する水平走査回路１２ｂを設ける駆動回路（上下から初期化電圧を書き込む構成）に対しても本技術を適用できる。水平走査回路１２ａ及び１２ｂに対しては、初期化電圧生成部２１から初期化電圧が供給される。
　さらに、図９に示すように、奇数番目のデータ線Ｄ１，Ｄ３，Ｄ５に対して水平走査回路１２ａから初期化電圧を供給し、偶数番目のデータ線Ｄ２，Ｄ４，Ｄ６に対して水平走査回路１２ｂから初期化電圧を供給する駆動回路（上下から初期化電圧を書き込む構成、但し、接続関係が入れ子とされている）に対しても本技術を適用できる。水平走査回路１２ａ及び１２ｂに対しては、初期化電圧生成部２１から初期化電圧が供給される。さらに、初期化電圧生成部２１がデジタル出力を形成する構成とされており、ＤＡＣ（デジタルアナログコンバータ）２３ａ及び２３ｂが設けられている。
　さらに、図１０に示すように、データ線Ｄ１～Ｄ６に対して水平走査回路１２ａから初期化電圧を供給する駆動回路（片側から一括して初期化電圧を書き込む構成）に対しても本技術を適用できる。
　さらに、画素に対する階調データを形成するために、図１１Ａ及び図１１Ｂに示すように、ランプ波形を使用する構成に対しても本技術を適用することができる。図１１Ａに示すように、ランプ波形生成回路２５からのランプ波形（傾斜波形）がスイッチ群２６に供給される。スイッチ群２６は、複数のスイッチ（スイッチングトランジスタ）が並列接続された構成である。スイッチの出力側にデータ線を介して画素回路が接続されている。したがって、スイッチは、上述した本技術の一実施形態における書き込みスイッチに相当する。
　スイッチング群２６の中のスイッチは、通常書き込み時には、階調に応じたランプ電圧のタイミングでオフされる。例えばスイッチ群２６のスイッチＰＡは、図１１Ｂの波形ＰＡのハイレベル期間オンし、その後オフする。また、スイッチＰＢは、図１１Ｂの波形ＰＢのハイレベル期間オンし、その後オフする。このような構成の場合、初期化を行なう場合に、スイッチ群２６のスイッチを常時オンすることによって初期化電圧を書き込むことができる。
　なお、初期化電圧生成部２１は、外部入力仕様に影響されず、出力負荷の変動の影響を受けないような最適初期化電圧の生成するように構成されている。一例として、図１２Ａ及び図１２Ｂにそれぞれ示すような構成とされている。
　図１２Ａは、システム電源に対してＢＧＲ(Band Gap Reference)回路２７を接続し、電源電圧の影響を受けない初期化電圧及び階調電圧を形成し、この初期化電圧及び階調電圧をアンプ２８を介して出力する構成である。
　図１２Ｂは他の構成例を示す。システム電源に対してＢＧＲ回路２９が接続され、ＢＧＲ回路２９によってシステム電源の影響を受けない安定した基準電圧が形成され、この基準電圧が階調電圧生成回路３０に供給される。階調電圧生成回路３０が他のシステム電源に接続されている。ＢＧＲ回路２９からの安定した基準電圧を使用して他のシステム電源に依存しない階調電圧（及び初期化電圧）を階調電圧生成回路３０が生成することができる。
　上述したように、本技術は、電源電圧の変動及び出力負荷の変動に影響を受けないような初期化電圧を内部で生成することで、初期化時のみ水平走査回路の駆動切り替えと垂直走査回路の同時駆動ライン数の調整が可能となり、消費電流及びラッシュ電流の増加を抑えつつ、画像の表示までの時間を短縮することができる。
　以上、本技術の実施形態について具体的に説明したが、上述の各実施形態に限定されるものではなく、本技術の技術的思想に基づく各種の変形が可能である。また、変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。また、上述の実施形態の構成、方法、工程、形状、材料および数値などは、本技術の主旨を逸脱しない限り、互いに組み合わせることが可能である。
　上述した実施形態では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。
　次に、実施形態等に係る表示装置を適用した電子機器について説明する。表示装置は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイ、スマートメガネ、スマートフォン、デジタルカメラの電子式ビューファインダー等の表示装置に適用することができる。
　なお、本技術は、以下のような構成も取ることができる。
（１）
　任意のレベルの初期化電圧を書き込みスイッチを介して複数のデータ線に対して供給するアンプを有する水平走査回路と、
　複数の走査線毎に駆動信号を同時に供給する垂直走査回路と、
　前記複数のデータ線と前記複数の走査線に対応して設けられた画素回路と
　を備え、
　前記水平走査回路の前記書き込みスイッチをオンして、前記書き込みスイッチがオン状態を維持し、前記垂直走査回路によって同時に駆動される複数の走査線に接続された前記画素回路に前記初期化電圧を書き込むようにした表示装置。
（２）
　前記複数のデータ線にそれぞれ前記書き込みスイッチが接続されている（１）に記載の表示装置。
（３）
　前記同時に駆動信号が供給される走査線の本数は、
　ラッシュ電流の増加が許容可能な範囲に抑制され、且つ初期化期間が１フレームより短いことを満足するように設定されるようにした（１）又は（２）に記載の表示装置。
（４）
　前記データ線の寄生容量に前記初期化電圧を保持し、前記複数の走査線に接続された前記画素回路の容量に前記初期化電圧を書き込むようにした（１）から（３）のいずれかに記載の表示装置。
（５）
　前記初期化電圧を生成する初期化電圧生成部を有する（１）から（４）のいずれかに記載の表示装置。
（６）
　前記初期化電圧生成部は、電源電圧の変動を受けないような構成とされた（５）に記載の表示装置。
（７）
　前記初期化電圧が黒レベルである（１）から（５）のいずれかに記載の表示装置。
１１・・・垂直走査回路、１２・・・水平走査回路、１３・・・画素部、
２１・・・初期化電圧生成部、２２・・・アンプ、Ｄ１，Ｄ２，Ｄ３・・・データ線、
Ｓ１，Ｓ２・・・画素スイッチ、Ｇ１，Ｇ２，．．．，Ｇｍ・・・走査線、
ＳＥＬ１，ＳＥＬ２，ＳＥＬ３・・・書き込みスイッチ

Claims (7)

  1. 　任意のレベルの初期化電圧を書き込みスイッチを介して複数のデータ線に対して供給するアンプを有する水平走査回路と、
    　複数の走査線毎に駆動信号を同時に供給する垂直走査回路と、
    　前記複数のデータ線と前記複数の走査線に対応して設けられた画素回路と
    　を備え、
    　前記水平走査回路の前記書き込みスイッチをオンして、前記書き込みスイッチがオン状態を維持し、前記垂直走査回路によって同時に駆動される複数の走査線に接続された前記画素回路に前記初期化電圧を書き込むようにした表示装置。
  2. 　前記複数のデータ線にそれぞれ前記書き込みスイッチが接続されている請求項１に記載の表示装置。
  3. 　前記同時に駆動信号が供給される走査線の本数は、
    　ラッシュ電流の増加が許容可能な範囲に抑制され、且つ初期化期間が１フレームより短いことを満足するように設定されるようにした請求項１に記載の表示装置。
  4. 　前記データ線の寄生容量に前記初期化電圧を保持し、前記複数の走査線に接続された前記画素回路の容量に前記初期化電圧を書き込むようにした請求項１に記載の表示装置。
  5. 　前記初期化電圧を生成する初期化電圧生成部を有する請求項１に記載の表示装置。
  6. 　前記初期化電圧生成部は、電源電圧の変動を受けないような構成とされた請求項５に記載の表示装置。
  7. 　前記初期化電圧が黒レベルである請求項１に記載の表示装置。
PCT/JP2020/026502 2019-10-07 2020-07-07 表示装置 WO2021070436A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021550348A JPWO2021070436A1 (ja) 2019-10-07 2020-07-07

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-184502 2019-10-07
JP2019184502 2019-10-07

Publications (1)

Publication Number Publication Date
WO2021070436A1 true WO2021070436A1 (ja) 2021-04-15

Family

ID=75437099

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/026502 WO2021070436A1 (ja) 2019-10-07 2020-07-07 表示装置

Country Status (2)

Country Link
JP (1) JPWO2021070436A1 (ja)
WO (1) WO2021070436A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07271330A (ja) * 1994-03-28 1995-10-20 Casio Comput Co Ltd 液晶駆動装置
JP2012098530A (ja) * 2010-11-02 2012-05-24 Renesas Electronics Corp 表示ドライバ及びそれを備えた表示装置
JP2012113195A (ja) * 2010-11-26 2012-06-14 Seiko Epson Corp 電気光学装置および電子機器
JP2018054985A (ja) * 2016-09-30 2018-04-05 株式会社ジャパンディスプレイ 表示装置の駆動方法
JP2019028341A (ja) * 2017-08-01 2019-02-21 シナプティクス・ジャパン合同会社 表示ドライバ及び表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07271330A (ja) * 1994-03-28 1995-10-20 Casio Comput Co Ltd 液晶駆動装置
JP2012098530A (ja) * 2010-11-02 2012-05-24 Renesas Electronics Corp 表示ドライバ及びそれを備えた表示装置
JP2012113195A (ja) * 2010-11-26 2012-06-14 Seiko Epson Corp 電気光学装置および電子機器
JP2018054985A (ja) * 2016-09-30 2018-04-05 株式会社ジャパンディスプレイ 表示装置の駆動方法
JP2019028341A (ja) * 2017-08-01 2019-02-21 シナプティクス・ジャパン合同会社 表示ドライバ及び表示装置

Also Published As

Publication number Publication date
JPWO2021070436A1 (ja) 2021-04-15

Similar Documents

Publication Publication Date Title
US9754535B2 (en) Display device and method for driving display device
JP5125005B2 (ja) 表示装置およびそれを用いた表示システム
TWI635471B (zh) 顯示裝置與子畫素轉換方法
US8587580B2 (en) Liquid crystal display
US11532275B2 (en) Display device including distributed drivers
US11217179B2 (en) Scan driver and display device including the same
JP4508166B2 (ja) 表示装置およびそれを用いた表示システム
US20200013331A1 (en) Display device and driving method of display device
US8823628B2 (en) Scan driving circuit and display apparatus using the same
KR20210045171A (ko) 스캔 구동부 및 이를 포함하는 표시장치
KR20210083946A (ko) 발광표시장치 및 이의 구동방법
US10685619B2 (en) Display apparatus and related driving method utilizing common voltage modulation
WO2021070436A1 (ja) 表示装置
US20110025663A1 (en) Display apparatus and method of driving the same
US11545078B2 (en) Display device with gate driver capable of providing high resolution and reducing deterioration of image quality
KR20190017361A (ko) 게이트 구동 회로 및 이를 이용한 평판 표시 장치
JP2008170978A (ja) 表示装置及びその駆動方法
US9595224B2 (en) Display device, method of driving display device and electronic apparatus
KR102573311B1 (ko) 액티브 매트릭스 타입의 표시장치
US20190340994A1 (en) Source driver and a display driver integrated circuit
KR20210083918A (ko) 전계발광 표시장치
KR102203503B1 (ko) 표시 장치, 게이트 드라이버, 및 게이트 드라이버의 구동 방법
KR20200021295A (ko) 표시장치
KR100588755B1 (ko) 능동 매트릭스 유기 발광 다이오드 패널을 시분할 제어방식으로 구동하기 위한 데이터 처리 회로 및 방법
JP5678989B2 (ja) 表示装置およびそれを用いた表示システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20875240

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021550348

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20875240

Country of ref document: EP

Kind code of ref document: A1