JP4367308B2 - 表示ドライバ、電気光学装置、電子機器及びガンマ補正方法 - Google Patents

Description

本発明は、表示ドライバ、電気光学装置、電子機器及びガンマ補正方法に関する。

液晶表示（Liquid Crystal Display：ＬＣＤ）パネルに代表される電気光学装置は、携帯型の電子機器に搭載されることが多くなる一方で、多階調化による色調豊富な画像表示が要求される。

一般に、画像表示を行うための映像信号は、表示装置の表示特性に応じてガンマ補正が行われる。このガンマ補正は、ガンマ補正回路により行われる。電気光学装置を例にとれば、ガンマ補正回路は、所望の表示特性が得られるように駆動電圧を変化させるために、例えば階調値を定める階調データに対応した電圧レベル自体を変化させている。
特開２００３−２３３３５４号公報 特開２００３−２３３３５５号公報 特開２００３−２３３３５６号公報 特開２００３−２３３３５７号公報

ところで、１画素を構成するＲ成分、Ｇ成分、Ｂ成分の色成分毎に異なるガンマ補正を行いたい場合がある。これは、色成分毎に表示特性が異なる場合があるからである。しかしながら、これまで、抵抗回路により抵抗分割された複数の電圧を基準電圧とし、これらの基準電圧の中からデータ電圧を選択していた。この際、ガンマ補正は、この抵抗分割比を変更することで電圧レベルを変更していた。従って、このようなガンマ補正回路を色成分毎に設けると、回路規模の増大と共に、抵抗回路で消費される電流が３倍に増加するという問題がある。

また、液晶表示パネルの表示画像を室内で見る場合と、屋外の光に下で見る場合とで、異なるガンマ補正を行う必要がある。そのため、ガンマ補正の仕方を柔軟に変更できることが望ましい。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、回路規模を増大させることなく、低消費電力で種々のガンマ補正を実現できる表示ドライバ、電気光学装置、電子機器及びガンマ補正方法を提供することにある。

上記課題を解決するために本発明は、
電気光学装置の複数のデータ線を駆動するための表示ドライバであって、
１画素を構成する第１〜第ｐ（ｐは２以上の整数）の色成分の色成分毎に設けられた第ｉ（１≦ｉ≦ｐ、ｉは整数）の色成分用ガンマ補正回路が、ｋｉ（ｋ１〜ｋｐは整数）（注：本明細書において、「ｋｉ」は、「ｋ _ｉ 」を表すものとする。）ビットの階調データをｊ（ｊ＞ｋｉ、ｊは２以上の整数）ビットの変換後階調データに変換する第１〜第ｐの色成分用ガンマ補正回路と、
２^ｊ種類の基準電圧の中から各色成分の前記変換後階調データに対応した基準電圧を選択し、データ電圧として出力する電圧選択回路と、
色成分毎に、各色成分のデータ電圧に基づいて前記データ線を駆動する駆動回路とを含み、
前記第ｉの色成分用ガンマ補正回路が、
ｋｉビットの階調データに対応した階調値が割り当てられた前記２^ｊ種類の基準電圧のいずれかを前記電圧選択回路が選択して前記データ電圧として出力するように、ｊビットの前記変換後階調データを生成する表示ドライバに関係する。

本発明においては、ｋｉビットの第ｉの色成分の階調データが、ｊビットの変換後階調データに変換される。従って、ｋｉビットの階調データで表される２^ｋｉ種類（注：本明細書において、２の冪乗の指数「ｋｉ」も、「ｋ _ｉ 」を表すものとする。）の階調値が、それぞれｊビットの変換後階調データのいずれかに割り当てられる。変換後階調データは、２^ｊ種類の基準電圧のいずれかに対応付けられるため、ｋｉビットの階調データの割り当て方法に応じて、結果的にガンマ補正と同様の効果が得られる。

そして、各色成分の階調データを変換後階調データに変換してから、色成分毎にデータ電圧が生成される。そして、駆動回路が、色成分毎に生成されたデータ電圧に基づいて各データ線を駆動する。

本発明においては、色成分毎にｋｉビットの階調データの割り当て方法を変更できる。従って、電気光学装置が色成分毎に異なる表示特性を有する場合であっても、共通の基準電圧を用いて、各色成分のガンマ補正後の特性を揃えたり、意図的に色成分毎に所望の特性に変更したりすることができるようになる。しかも、共通の基準電圧を用いることができるので、色成分毎に、抵抗回路を設けて基準電圧の電圧レベル自体を変更する必要がなくなる。そのため、抵抗回路の消費電流を大幅に削減できるようになる。

また本発明に係る表示ドライバでは、
前記第１〜第ｐの色成分用ガンマ補正回路によって変換された各色成分がｊビットの変換後階調データをラッチするラインラッチを含み、
前記電圧選択回路が、
前記ラインラッチにラッチされた変換後階調データを用いて、前記データ電圧を出力することができる。

本発明においては、階調データを変換後階調データに変換した後に、該変換後階調データをバッファリングさせるようにした。これにより、階調データをバッファリング後に変換後階調データに変換する場合に比べて、出力毎に第１〜第ｐの色成分用ガンマ補正回路を設ける必要がなくなる。そのため、回路面積の大幅な削減も図ることができるようになる。

また本発明に係る表示ドライバでは、
前記第ｉの色成分用ガンマ補正回路が、
前記２^ｊ種類の基準電圧の中から２^ｋｉ種類の基準電圧を指定するための階調指定情報が設定される階調指定レジスタと、
前記階調指定情報に基づいて、前記階調データに対応した基準電圧が前記２^ｊ種類の基準電圧のいずれであるかを判定する階調データ判定回路と、
前記階調データ判定回路の判定結果に基づいて前記変換後階調データを生成する変換後階調データ生成回路とを含むことができる。

また本発明に係る表示ドライバでは、
前記階調指定情報が、２^ｊビットの情報であり、
前記階調データ判定回路が、
前記階調指定情報に基づいて２^ｋｉ種類の変換後階調番号情報を生成する階調番号情報生成回路と、
前記階調データを変換前の階調番号として該階調データと前記変換後階調番号情報とを比較する比較回路とを含み、
前記変換後階調データ生成回路が、
前記比較回路の比較結果を前記階調データ判定回路の判定結果として、前記変換後階調データを生成することができる。

また本発明に係る表示ドライバでは、
複数ビットを有する各ブロックにブロックデータが割り当てられた複数のブロックに、２^ｊビットを分割し、
前記階調データ判定回路が、
前記階調データ及び前記変換後階調番号情報が一致するブロックである一致ブロックを求めると共に、該一致ブロックにおいて前記階調指定情報により指定され、且つ前記階調データ及び前記変換後階調番号情報が一致するビット位置を求め、
前記変換後階調データ生成回路が、
前記一致ブロックに割り当てられたブロックデータと、前記ビット位置に対応したビットデータとに基づいて、前記変換後階調データを生成することができる。

本発明においては、ｋｉビットの第ｉの色成分の階調データをｊビットの変換後階調データに変換するための回路をデコード回路として構成する必要がなくなる。従って、本発明に係るガンマ補正を、いわゆるＲＯＭ回路で構成する必要がなくなる。そのため、ＲＯＭ回路で構成する場合に比べて、大幅にサイズが縮小された回路で、色成分毎に表示特性を柔軟に変更できるガンマ補正を実現する表示ドライバを提供できる。

また本発明は、
複数の走査線と、
複数のデータ線と、
前記複数の走査線の１つと前記複数のデータ線の１つとにより特定される画素電極と、
前記複数の走査線を走査する走査ドライバと、
前記複数のデータ線を駆動する上記のいずれか記載の表示ドライバとを含む電気光学装置に関係する。

本発明によれば、回路規模を増大させることなく、低消費電力で種々のガンマ補正を実現して画質の向上を図る表示ドライバを含む電気光学装置を提供できる。

また本発明は、上記のいずれか記載の表示ドライバを含む電子機器に関係する。

また本発明は、上記記載の電気光学装置を含む電子機器に関係する。

本発明によれば、表示ドライバのサイズを大きくすることなく、低消費電力でガンマ補正を行って画質を向上させる電子機器を提供できる。

また本発明は、
電気光学装置の複数のデータ線を駆動する表示ドライバのためのガンマ補正方法であって、
１画素を構成する第１〜第ｐ（ｐは２以上の整数）の色成分の色成分毎に、ｋｉ（１≦ｉ≦ｐ、ｉ、ｋ１〜ｋｐは整数）ビットの階調データをｊ（ｊ＞ｋｉ、ｊは２以上の整数）ビットの変換後階調データに変換し、
２^ｊ種類の基準電圧の中から各色成分の前記変換後階調データに対応した基準電圧を選択してデータ電圧として出力し、
各色成分のデータ電圧に基づいて前記第１〜第ｐのデータ線を駆動し、
前記変換後階調データが、
ｋｉビットの階調データに対応した階調値が割り当てられた前記２^ｊ種類の基準電圧のいずれかを選択して前記データ電圧として出力するように生成されるガンマ補正方法に関係する。

また本発明に係るガンマ補正方法では、
前記２^ｊ種類の基準電圧の中から２^ｋｉ種類の基準電圧を指定するための階調指定情報を設定し、
前記階調指定情報に基づいて、前記階調データに対応した基準電圧が前記２^ｊ種類の基準電圧のいずれであるかを判定し、その判定結果に基づいて前記変換後階調データを生成することができる。

また本発明に係るガンマ補正方法では、
前記階調指定情報が、２^ｊビットの情報であり、
前記階調指定情報に基づいて２^ｋｉ種類の変換後階調番号情報を生成し、
前記階調データを変換前の階調番号として該階調データと前記変換後階調番号情報とを比較し、その比較結果に基づいて前記変換後階調データを生成することができる。

また本発明に係るガンマ補正方法では、
複数ビットを有する各ブロックにブロックデータが割り当てられた複数のブロックに、２^ｊビットを分割し、
前記階調データ及び前記変換後階調番号情報が一致するブロックである一致ブロックを求めると共に、該一致ブロックにおいて前記階調指定情報により指定され、且つ前記階調データ及び前記変換後階調番号情報が一致するビット位置を求め、
前記一致ブロックに割り当てられたブロックデータと、前記ビット位置に対応したビットデータとに基づいて、前記変換後階調データを生成することができる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

１． 液晶表示装置
図１に、本実施形態におけるアクティブマトリックス型の液晶表示装置の構成の概要を示す。なお図１ではアクティブマトリクス型の液晶表示装置について説明するが、パッシブマトリクス型の液晶表示装置であってもよい。

液晶表示装置１０は、液晶表示パネル（広義には表示パネル、更に広義には電気光学装置）２０を含む。液晶表示パネル２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線（ゲートライン）ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線（ソースライン）ＤＬ１〜ＤＬＮ（Ｎは２以上の整数）とが配置されている。また、走査線ＧＬｍ（１≦ｍ≦Ｍ、ｍは整数、以下同様。）とデータ線ＤＬｎ（１≦ｎ≦Ｎ、ｎは整数、以下同様。）との交差位置に対応して、画素領域（画素）が設けられ、該画素領域に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）２２ｍｎが配置されている。

ＴＦＴ２２ｍｎのゲートは、走査線ＧＬｎに接続されている。ＴＦＴ２２ｍｎのソースは、データ線ＤＬｎに接続されている。ＴＦＴ２２ｍｎのドレインは、画素電極２６ｍｎに接続されている。画素電極２６ｍｎと、これに対向する対向電極２８ｍｎとの間に液晶（広義には電気光学物質）が封入され、液晶容量（広義には液晶素子）２４ｍｎが形成される。画素電極２６ｍｎと対向電極２８ｍｎとの間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極２８ｍｎには、対向電極電圧Ｖｃｏｍが供給される。

このような液晶表示パネル２０は、例えば画素電極及びＴＦＴが形成された第１の基板と、対向電極が形成された第２の基板とを貼り合わせ、両基板の間に電気光学物質としての液晶を封入させることで形成される。

液晶表示装置１０は、データドライバ（広義には表示ドライバ）３０を含む。データドライバ３０は、階調データに基づいて、液晶表示パネル２０のデータ線ＤＬ１〜ＤＬＮを駆動する。

液晶表示装置１０は、走査ドライバ（狭義にはゲートドライバ、広義には表示ドライバ）３２を含むことができる。走査ドライバ３２は、一垂直走査期間内に、液晶表示パネル２０の走査線ＧＬ１〜ＧＬＭを順次駆動（走査）する。

液晶表示装置１０は、電源回路１００を含む。電源回路１００は、データ線の駆動に必要な電圧を生成し、これらをデータドライバ３０に対して供給する。電源回路１００は、例えばデータドライバ３０のデータ線の駆動に必要な電源電圧ＶＤＤＨ、ＶＳＳＨや、データドライバ３０のロジック部の電圧を生成する。また電源回路１００は、走査線の走査に必要な電圧を生成し、これを走査ドライバ３２に対して供給する。

更に電源回路１００は、対向電極電圧供給回路を含み、該対向電極電圧供給回路が対向電極電圧Ｖｃｏｍを生成する。即ち電源回路１００は、データドライバ３０によって生成された極性反転信号ＰＯＬのタイミングに合わせて、高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬとを周期的に繰り返す対向電極電圧Ｖｃｏｍを、液晶表示パネル２０の対向電極に出力する。

液晶表示装置１０は、表示コントローラ３８を含むことができる。表示コントローラ３８は、図示しない中央演算処理装置（Central Processing Unit：以下、ＣＰＵと略す。）等のホストにより設定された内容に従って、データドライバ３０、走査ドライバ３２、電源回路１００を制御する。例えば、表示コントローラ３８は、データドライバ３０及び走査ドライバ３２に対し、動作モードの設定、極性反転駆動の設定、極性反転タイミングの設定、内部で生成した垂直同期信号や水平同期信号の供給を行う。

なお図１では、液晶表示装置１０に電源回路１００又は表示コントローラ３８を含めて構成するようにしているが、これらのうち少なくとも１つを液晶表示装置１０の外部に設けて構成するようにしてもよい。或いは、液晶表示装置１０に、ホストを含めるように構成することも可能である。

また、データドライバ３０は、走査ドライバ３２及び電源回路１００のうち少なくとも１つを内蔵してもよい。

更にまた、データドライバ３０、走査ドライバ３２、表示コントローラ３８及び電源回路１００の一部又は全部を液晶表示パネル２０上に形成してもよい。例えば図２では、液晶表示パネル２０上に、データドライバ３０及び走査ドライバ３２が形成されている。このように液晶表示パネル２０は、複数の走査線と、複数のデータ線と、複数の走査線の１つと複数のデータ線の１つとにより特定される画素電極と、複数の走査線を走査する走査ドライバと、複数のデータ線を駆動するデータドライバとを含むように構成することができる。液晶表示パネル２０の画素形成領域８０に、複数の画素が形成されている。

２． 走査ドライバ
図３に、図１の走査ドライバ３２の構成例を示す。

走査ドライバ３２は、シフトレジスタ４０、レベルシフタ４２、出力バッファ４４を含む。

シフトレジスタ４０は、各走査線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ４０は、クロック信号ＣＰＶに同期してスタートパルス信号ＳＴＶをフリップフロップに保持すると、順次クロック信号ＣＰＶに同期して隣接するフリップフロップにスタートパルス信号ＳＴＶをシフトする。ここで入力されるクロック信号ＣＰＶは水平同期信号であり、スタートパルス信号ＳＴＶは垂直同期信号である。

レベルシフタ４２は、シフトレジスタ４０からの電圧のレベルを、液晶表示パネル２０の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧のレベルにシフトする。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの高い電圧レベルが必要になる。

出力バッファ４４は、レベルシフタ４２によってシフトされた走査電圧をバッファリングして走査線に出力し、走査線を駆動する。

３． データドライバ
図４に、図１のデータドライバ３０の構成例のブロック図を示す。図４では、１画素が第１〜第３（＝ｐ）の色成分により構成される場合を示している。即ち、１画素がＲ成分（第１の色成分）、Ｇ成分（第２の色成分）及びＢ成分（第３の色成分）により構成される場合を示している。そして、各色成分の階調データが６ビットで、該階調データを２５６（＝２^８）階調の１つに割り当てることでガンマ補正を実現するものとする。

データドライバ３０は、データラッチ５０、ラインラッチ５２、基準電圧発生回路５４、ＤＡＣ（Digital/Analog Converter）（広義には、電圧選択回路）５６、駆動回路５８、ガンマ補正回路２００を含む。

データドライバ３０には、画素単位（又は１ドット単位）でシリアルに階調データが入力される。この階調データは、ドットクロック信号ＤＣＬＫに同期して入力される。ドットクロック信号ＤＣＬＫは、表示コントローラ３８から供給される。Ｒ成分、Ｇ成分及びＢ成分の階調データが、それぞれ６ビットであるため、１画素分の階調データは１８ビットで構成される。

本実施形態では、データドライバ３０に入力された各色成分の階調データがガンマ補正回路２００に供給される。ガンマ補正回路２００は、１画素を構成する第１〜第ｐ（ｐは２以上の整数）の色成分の色成分毎に設けられた第１〜第ｐの色成分用ガンマ補正回路を含む。図４はｐが３の場合を示しており、第１の色成分用ガンマ補正回路としてＲ成分用ガンマ補正回路２００−Ｒ、第２の色成分用ガンマ補正回路としてＧ成分用ガンマ補正回路２００−Ｇ、第３の色成分用ガンマ補正回路としてＢ成分用ガンマ補正回路２００−Ｂを含む。そして、各色成分用ガンマ補正回路が、６（＝ｋｉ）ビットの階調データを８（＝ｊ）ビットの変換後階調データに変換する。

図４では、各色成分の階調データのビット数が一律に６ビットであるものとして説明しているが、これに限定されるものではなく、各色成分の階調データのビット数が互いに異なっていてもよい。但し、各色成分の変換後階調データのビット数が、一律に同じビット数で、変換前の階調データのビット数より多いビット数を有することが望ましい。即ち、第ｉ（１≦ｉ≦ｐ、ｉは整数）の色成分用ガンマ補正回路は、ｋｉ（ｋ１〜ｋｐは整数）ビットの階調データをｊ（ｊ＞ｋｉ、ｊは２以上の整数）ビットの変換後階調データに変換する。このように各色成分の変換後階調データのビット数を同じにすることで、基準電圧発生回路５４が発生する２^ｊ種類の基準電圧を第１〜第ｐの色成分で共用できるようになる。

Ｒ成分用ガンマ補正回路２００−Ｒ、Ｇ成分用ガンマ補正回路２００−Ｇ及びＢ成分用ガンマ補正回路２００−Ｂによって変換された変換後階調データは、データラッチ５０に供給される。

データラッチ５０は、ドットクロック信号ＤＣＬＫに同期して、取り込み開始信号をシフトし、そのシフト出力に同期して、各色成分の変換後階調データをラッチすることで、例えば一水平走査分のＲ成分、Ｇ成分及びＢ成分の変換後階調データを取り込む。

ラインラッチ５２は、データラッチ５０にラッチされた一水平走査分の変換後階調データを、水平同期信号ＨＳＹＮＣの変化タイミングでラッチする。

基準電圧発生回路５４は、各基準電圧が各変換後階調データに対応する複数の基準電圧を生成する。より具体的には、基準電圧発生回路５４は、高電位側電源電圧ＶＤＤＨと、低電位側電源電圧ＶＳＳＨとに基づいて、各基準電圧が、８ビットの各変換後階調データに対応する複数の基準電圧Ｖ０〜Ｖ２５５を生成する。本実施形態では、Ｒ成分、Ｇ成分及びＢ成分に共通に、基準電圧Ｖ０〜Ｖ２５５が用いられる。

ＤＡＣ５６は、ラインラッチ５２から出力される変換後階調データに対応したデータ電圧を、出力線ごとに生成する。より具体的には、ＤＡＣ５６は、基準電圧発生回路５４によって生成された複数の基準電圧Ｖ０〜Ｖ２５５の中から、ラインラッチ５２から出力された１出力線分の変換後階調データに対応した基準電圧を色成分毎に選択し、選択した基準電圧をデータ電圧として出力する。即ち、ＤＡＣ５６は、２^ｊ種類の基準電圧の中から各色成分の変換後階調データに対応した基準電圧を色成分毎に選択し、データ電圧として出力する。

駆動回路５８は、各出力線が液晶表示パネル２０の各データ線に接続される複数の出力線を駆動する。より具体的には、駆動回路５８は、ＤＡＣ５６によって出力線毎に生成されたデータ電圧に基づいて、各出力線を駆動する。即ち、駆動回路５８は、色成分毎に、各色成分の変換後階調データに基づいて選択された基準電圧をデータ電圧として、該データ電圧に基づいてデータ線を駆動する。１画素が第１〜第ｐの色成分により構成される場合、駆動回路５８が、色成分毎に、第１〜第ｐのデータ線を駆動する。駆動回路５８は、出力線毎に設けられたボルテージフォロワ接続された演算増幅器を有し、該演算増幅器がＤＡＣ５６からのデータ電圧に基づいて各出力線を駆動する。

このような構成のデータドライバ３０では、各色成分６ビットの階調データがガンマ補正回路２００において各色成分８ビットの変換後階調データに変換される。従って、６ビットの階調データが、それぞれ８ビットの変換後階調データのいずれかに割り当てられる。変換後階調データは、基準電圧発生回路５４で発生される基準電圧Ｖ０〜Ｖ２５５のいずれかに対応付けられるため、６ビットの階調データの割り当て方法に応じて、結果的にガンマ補正と同様の効果が得られる。

そして、各色成分の変換後階調データがデータラッチ５０に取り込まれた後、例えば一水平走査分の変換後階調データが、ラインラッチ５２にラッチされる。ラインラッチ５２にラッチされた変換後階調データを用いて、１出力線ごとに、データ電圧が生成される。そして、駆動回路５８が、ＤＡＣ５６によって生成されたデータ電圧に基づいて各出力線を駆動する。

このようにシリアルに入力される階調データを変換後階調データに変換した後に、データラッチ５０に取り込ませることで、データラッチ５０又はラインラッチ５２に取り込まれた後に変換後階調データに変換する場合に比べて、出力線毎に第１〜第ｐの色成分用ガンマ補正回路を設ける必要がなくなる。そのためデータドライバ３０の回路面積を大幅に削減できる。

しかも、色成分毎に６ビットの階調データの割り当て方法を変更できるので、例えば液晶表示パネル２０が図５に示すように色成分毎に異なる表示特性を有する場合であっても、共通の基準電圧（図４では基準電圧Ｖ０〜Ｖ２５５）を用いて、各色成分のガンマ補正後の特性を揃えたり、意図的に色成分毎に所望の特性に変更したりすることができるようになる。なお図５の表示特性では、液晶の印加電圧に対する液晶（或いは画素）の透過率の変化を示している。

３．１ ガンマ補正回路
以下では、ガンマ補正回路の構成について具体的に説明する。なお、第１〜第ｐの色成分用ガンマ補正回路の構成はそれぞれ同一にできるため、以下では、例えば図４のＲ成分用ガンマ補正回路２００−Ｒを例に説明する。

図６に、図４のＲ成分用ガンマ補正回路２００−Ｒの構成例のブロック図を示す。

Ｒ成分用ガンマ補正回路２００−Ｒは、階調指定レジスタ２１０−Ｒ、階調データ判定回路２２０−Ｒ、変換後階調データ生成回路２４０−Ｒを含む。なお図６では、Ｒ成分用ガンマ補正回路２００−Ｒが階調指定レジスタ２１０−Ｒを含んで構成されるが、階調指定レジスタ２１０−ＲがＲ成分用ガンマ補正回路２００−Ｒの外部に設けられてもよい。

階調指定レジスタ２１０−Ｒには、階調指定情報が設定される。この階調指定情報は、２^８（ｊ＝８）種類の電圧の中から２^６（ｋ１＝６）種類の電圧を指定するための情報である。このような階調指定情報は、表示コントローラ３８又はホストによって設定される。そして、階調指定レジスタ２１０−Ｒに設定された階調指定情報が、階調データ判定回路２２０−Ｒに供給される。

階調データ判定回路２２０−Ｒは、階調指定レジスタ２１０−Ｒからの階調指定情報に基づいて、６ビットの階調データに対応した基準電圧が２^８種類の電圧のいずれの電圧であるかを判定する。そして変換後階調データ生成回路２４０−Ｒが、階調データ判定回路２２０−Ｒの判定結果に基づいて、８ビットの変換後階調データを生成する。

即ち、Ｒ成分用ガンマ補正回路２００−Ｒでは、６ビットの階調データで表される階調値（階調番号）が、８ビットの変換後階調データで表される２５６（＝２^８）階調のいずれかに割り当てられる。そして、Ｒ成分用ガンマ補正回路２００−Ｒが、６ビットの階調データを受け取って、該階調データに対応した割り当て後の変換後階調データを出力する。データドライバ３０では、基準電圧Ｖ０〜Ｖ２５５のいずれかを選択してデータ電圧とすることができるため、６ビットの階調データで表される階調値を２５６階調のいずれに割り当てるかを変更することで、ガンマ補正を実現できる。

図７に、図６のＲ成分用ガンマ補正回路２００−Ｒの動作説明図を示す。

まず、６ビットの階調データにより表される６４種類の階調値を、８ビットの変換後階調データで表される２５６階調のいずれかに割り当てる。各階調値の割り当て状態は、階調指定情報により指定され、該階調指定情報を階調指定レジスタ２１０−Ｒに設定することで階調値の割り当てが実現される。

図７では、例えば６ビットの階調データ「００００００」で表される階調値０が、２５６階調の階調値０に割り当てられる。同様に例えば６ビットの階調データ「００００１０」で表される階調値２が、２５６階調の階調値３に割り当てられる。また例えば６ビットの階調データ「１００００１」で表される階調値３３が、２５６階調の階調値１２４に割り当てられる。

データドライバ３０が例えば表示コントローラ３８から６ビットのＲ成分の階調データを受け取ると、Ｒ成分用ガンマ補正回路２００−Ｒの階調データ判定回路２２０−Ｒが、このＲ成分の階調データが２５６階調のいずれの階調値に割り当てられたかを判定する。例えばＲ成分の階調データが「１００００１」のとき、２５６階調の階調値１２４に割り当てられたことを判別する。

そして、変換後階調データ生成回路２４０−Ｒが、上述のように判定処理を行う階調データ判定回路２２０−Ｒの判定結果に基づいて、８ビットの変換後階調データを生成する。例えばＲ成分の階調データが「１００００１」のとき、２５６階調の階調値１２４に割り当てられていることを階調データ判定回路２２０−Ｒが判別すると、その判定結果を受けた変換後階調データ生成回路２４０−Ｒが、変換後階調データとして「０１１１１１００」を生成する。同様にＲ成分の階調データが「００００１０」のとき、変換後階調データ生成回路２４０−Ｒは変換後階調データとして「００００００１１」を生成し、Ｒ成分の階調データが「１１１１１１」のとき、変換後階調データ生成回路２４０−Ｒは変換後階調データとして「１１１１１１１１」を生成する。

こうして生成された変換後階調データが、図４に示すデータラッチ５０に順次取り込まれた後、ラインラッチ５２でラッチされる。そして、ＤＡＣ５６において、基準電圧Ｖ０〜Ｖ２５５の中から変換後階調データに対応した基準電圧が選択されて、データ電圧として出力される。駆動回路５８は、ＤＡＣ５６からのデータ電圧に基づいてデータ線を駆動する。このように、同じ６ビットの階調データであっても、階調指定情報に基づいて変換後階調データを変更できるため、データ線の駆動電圧を変更でき、基準電圧Ｖ０〜Ｖ２５５の電圧レベル自体を変化させることなく、いわゆるガンマ補正を実現できるようになる。

次に、このようなガンマ補正を実現できるＲ成分用ガンマ補正回路２００−Ｒの回路構成例について具体的に説明する。

図８に、図６のＲ成分用ガンマ補正回路２００−Ｒの回路構成例のブロック図を示す。

但し、図８において、図６のＲ成分用ガンマ補正回路２００−Ｒと対応するブロックには同一符号を付し、適宜説明を省略する。

図８では、階調指定レジスタ２１０−Ｒに設定される階調指定レジスタは、２^ｊビットである。従って、ｊが８の場合には、２５６ビットである。各ビットには、２^ｊ階調値の各階調値について、ｋ１（ｋｉ）ビットの階調データが割り当てられたか否かのフラグが設定される。

図９に、図８の階調指定レジスタ２１０−Ｒに設定される階調指定情報の構成例を示す。図９では、各ビットが、２^ｊビットの各階調値（階調番号）に割り当てられている。そして、２^ｋ１ビットの階調データに対応した階調値が割り当てられるビットに１がセットされ、該階調値が割り当てられないビットには０がセットされるものとする。

例えばｊが８で、ｋ１（即ちｉ＝１）が６であり、６ビットの階調データに対応した階調値が図７に示すように割り当てられる場合、階調指定情報の第０ビットが「１」、第１ビットが「１」、第２ビットが「０」、第３ビットが「１」にセットされる。

図８において、階調データ判定回路２２０−Ｒは、階調番号情報生成回路２２２−Ｒと、比較回路２２４−Ｒとを含む。

階調番号情報生成回路２２２−Ｒは、階調指定情報に基づいて、２^ｋ１種類の変換後階調番号情報を生成する。第ｉの色成分の階調データのビット数がｋｉの場合、階調番号情報生成回路が、階調指定情報に基づいて、２^ｋｉ種類の変換後階調番号情報を生成する。

比較回路２２４−Ｒは、ｋ１ビット（ｋｉビット）の階調データを変換前の階調番号として該階調データと変換後階調番号情報とを比較する。これにより、２^ｊ階調のうち、ｋ１ビットの階調データが割り当てられた階調値に対応した基準電圧が、２^ｊ種類の電圧のいずれの電圧であるかを判定できる。そして、この比較回路２２４−Ｒの比較結果を、階調データ判定回路２２０−Ｒの判定結果として、変換後階調データ生成回路２４０−Ｒは、ｊビットの変換後階調データを生成する。

このような図８の各ブロックの構成について説明する前に、図８の構成例の回路図の動作の概要を説明する。

図１０に、図８のＲ成分用ガンマ補正回路２００−Ｒの回路構成例の動作の概要の説明図を示す。

まず、階調指定情報が複数のブロックに分割される。そして、ブロック単位で、ｋ１ビットの階調データにより表される変換前の階調番号が、変換後階調番号情報と一致するか否かが判定される。この判定結果を用いて、ブロック単位で変換後階調データを生成する処理が行われる。

そのために、各ブロックに、それぞれ固有のブロックデータが割り当てられる。図１０では、８ビット単位で２^８ビットの階調指定情報を３２ブロックに分割し、各ブロックに５ビットのブロックデータを割り当てている。例えば図１０では、２５６ビットの階調指定情報の第０〜第７ビットが属するブロックＧＲＥＧ１に、ブロックデータ“０００００”が割り当てられる。また、図１０では、２５６ビットの階調指定情報の第８〜第１５ビットが属するブロックＧＲＥＧ２に、ブロックデータ“００００１”が割り当てられる。同様に、図１０では、２５６ビットの階調指定情報の第２４８〜第２５５ビットが属するブロックＧＲＥＧ３２に、ブロックデータ“１１１１１”が割り当てられる。

階調番号情報生成回路２２２−Ｒは、階調指定情報の第０ビットから第２５５ビットの方向に、各ビットに設定されたフラグの状態に基づいて変換後階調番号情報を生成する。より具体的には、階調番号情報生成回路２２２−Ｒは、階調指定情報の第０ビットから第２５５ビットの方向に、ビットに設定されたフラグが１にセットされているか否かを検出する。そして、フラグが１にセットされていることを条件に、階調指定情報の第０ビットで０に設定されているカウント値をカウントアップし、このカウント値を変換後階調番号情報とする。例えば図１０に示す例では、階調指定情報の第０ビットで０のカウント値が、第２ビットで１にカウントアップされた後、更に第５ビットで２にカウントアップされる。このようなカウントアップが、第２５５ビットまで行われる。ｋが６の場合、第２５５ビットではカウント値が６４となる。

次に比較回路２２４−Ｒは、変換前の階調番号である階調データと変換後階調番号情報が一致するブロックを、一致ブロックとして求める。また比較回路２２４−Ｒは、その一致ブロックにおいて、階調指定情報においてフラグに１がセットされ（指定され）、且つ階調データと変換後階調番号情報とが一致するビット位置とを求める。図１０では、６ビットの階調データ“００００１１”が入力された場合、比較回路２２４−Ｒは、一致ブロックとしてブロックＧＲＥＧ２を求めると共に、該ビット位置として、ブロックＧＲＥＧ２の第２ビット（階調指定情報の第１０ビット）を求める。各ブロックのビット位置には、ビットデータが割り当てられる。

なお階調データ判定回路２２０−Ｒでは、比較回路２２４−Ｒで比較してから、変換後階調番号情報のカウントアップを行うことが望ましい。こうすることで、６ビットの階調データで表される階調値が０のときも、正しく変換後階調番号情報との比較を行うことができる。

そして、変換後階調データ生成回路２４０−Ｒが、一致ブロックに割り当てられたブロックデータと、該ビット位置に対応したビットデータとに基づいて、変換後階調データを生成する。

図１０では、６ビットの階調データ“００００１１”が入力された場合、ブロックＧＲＥＧ２のブロックデータ“００００１”と、ブロックＧＲＥＧ２の第２ビットに対応したビットデータ“０１０”（２の２進数表現）とに基づいて、変換後階調データ“００００１０１０”が生成される。即ち、変換後階調データの上位５ビットには、ブロックデータが設定され、下位３ビットにはビットデータが設定される。こうして、８ビットの変換後階調データが生成される。

同様に、図１０において６ビットの階調データ“１０００００”を例にすると、この階調データは変換後階調番号情報が３２と一致すると判定される。そのため、比較回路２２４−Ｒは、一致ブロックとしてブロックＧＲＥＧ１７、ビット位置として第６ビットを求める。ブロックＧＲＥＧ１７のブロックデータは“１００００”であり、該ビット位置に対応したビットデータは“１１０”（６の２進数表現）であるため、８ビットの変換後階調データ“１００００１１０”が生成される。

図１１に、図８のＲ成分用ガンマ補正回路２００−Ｒの詳細な回路構成例のブロック図を示す。

図１１では、階調指定情報がＤＡＴＡ＜０：７＞により８ビット単位で各ブロックに供給される。ブロックＧＲＥＧｑ（１≦ｑ≦３２、ｑは整数）では、書き込みクロックＣＫｑの変化点でＤＡＴＡ＜０：７＞が取り込まれる。ブロックＧＲＥＧ１〜ＧＲＥＧ３２の各ブロックは、同一構成である。

そして、ブロックＧＲＥＧｑからの８ビットの階調指定情報が、階調データ判定回路２２０−Ｒとしてブロック単位に構成されたブロックＡＤＤＲｑに供給される。このブロックＡＤＤＲｑには、６ビットの階調データがＩＤ＜０：５＞として入力され、判定結果をＤＯ＜０：７＞として出力する。

このＤＯ＜０：７＞は、変換後階調データ生成回路２４０−Ｒとしてブロック単位に構成されたブロックＥＮＣｑに入力される。ブロックＥＮＣ１〜ＥＮＣ３２は、それぞれ５ビットのブロックデータが割り当てられる。各ブロックデータは、ＵＰ３〜ＵＰ７の５ビットで設定されている。そして、ブロックＥＮＣｑが、変換後階調データとしてＡＤ＜０：７＞を出力する。

図１２に、図１１のブロックＧＲＥＧｑの構成例の回路図を示す。

ブロックＧＲＥＧｑは、８個のＤ型フリップフロップ（以下、ＤＦＦと略す）ｑ０〜ＤＦＦｑ７を有する。ＤＦＦｑ０〜ＤＦＦｑ７には、共通にＤ＜０：７＞が供給され、ＸＣの反転信号に基づいて階調指定情報の各ビットのデータが取り込まれる。

図１３に、図１１のブロックＡＤＤＲｑの構成例の回路図を示す。

ブロックＡＤＤＲｑは、ＤＩ＜０：７＞のビット毎に設けられた比較演算回路ＰＲＯｑ０〜ＰＲＯｑ７を含む。比較演算回路ＰＲＯｑｒ（０≦ｒ≦７、ｒは整数）は、比較回路ＣＭＰｑｒと加算回路ＡＤＤｑｒとを含む。即ち、例えば比較演算回路ＰＲＯｑ０はＤＩ＜０＞に対応して設けられ、比較回路ＣＭＰｑ０と加算回路ＡＤＤｑ０とを有する。同様に、例えば比較演算回路ＰＲＯｑ７はＤＩ＜７＞に対応して設けられ、比較回路ＣＭＰｑ７と加算回路ＡＤＤｑ７とを有する。

比較演算回路ＰＲＯｑ０には、６ビットの階調データを表す信号としてＩＮＤ＜０：５＞が入力される。また、ＰＩ＜０：５＞は、変換後階調番号情報を表す信号であり、２５６ビットのうちの８ビットの階調指定情報を表すＤＩ＜０：７＞の各ビットのデータに応じて、比較演算回路毎にそのまま、若しくはカウントアップされた値が出力される。比較演算回路ＰＲＯｑ０のＰＩ＜０：５＞は、変換後階調番号情報が０を表す信号が入力される。

比較回路ＣＭＰｑ０は、変換後階調番号情報を表すＰＩ＜０：５＞と、階調データを表すＩＮＤ＜０：５＞とを比較し、一致したときにＨレベルとなり、不一致のときにＬレベルとなるＤＯ＜０＞を出力する。

なお比較回路ＣＭＰｑ０では、両者が一致したときに、ＤＩ＜０＞がＨレベルであることを条件にＤＯ＜０＞がＨレベルとなるようにマスク制御を行っている。これは、２５６階調のうち６ビットの階調データの割り当て状態に関わらずＰＩ＜０：５＞が変換後階調番号情報を表すため、２５６階調のうち６ビットの階調データが割り当てられていない階調では、ＤＯ＜０＞がＨレベルとならないようにするためである。例えば図１０において、ＰＩ＜０：５＞は変換後階調番号情報を表すが、２５６ビットの階調指定情報の第１０〜第１２ビットまで３を表している。このとき、階調指定情報のビットのフラグが１にセットされた第１０ビットにおいて、階調データと変換後階調番号情報とが一致したことを示す一致信号をＨレベルとし、第１１及び第１２ビットにおいて該一致信号をＬレベルとすることができる。

加算回路ＡＤＤｑ０は、階調指定情報の１ビットのデータであるＤＩ＜０＞と、ＰＩ＜０：５＞とを加算し、その加算結果を比較演算回路ＰＲＯｑ１のＰＩ＜０：５＞として供給する。

比較演算回路ＰＲＯｑ１も同様に、比較回路ＣＭＰｑ１において、加算回路ＡＤＤｑ０からのＰＩ＜０：５＞と階調データＩＮＤ＜０：５＞とを比較して、その比較結果をＤＯ＜１＞として出力する。そして、加算回路ＡＤＤｑ１において、ＰＩ＜０：５＞とＤＩ＜１＞とを加算し、その加算結果を比較演算回路ＰＲＯｑ２のＰＩ＜０：５＞として供給する。

こうして、比較演算回路毎に出力されたＤＯ＜０：７＞が、ブロックＥＮＣｑに供給される。そして、比較演算回路ＰＲＯｑ７の加算回路ＡＤＤｑ７の加算結果は、ＰＯ＜０：５＞として、次のブロックＡＤＤＲ（ｑ＋１）の比較演算回路ＰＲＯ（ｑ＋１）０の比較回路ＣＭＰ（ｑ＋１）０及び加算回路（ｑ＋１）０に供給されることになる。

図１４に、図１１のブロックＥＮＣｑの構成例の回路図を示す。

ブロックＥＮＣｑには、ブロックＡＤＤＲｑからのＤＯ＜０：７＞が、ＩＮ＜０：７＞として入力される。そして、ブロックＥＮＣｑは、ＩＮ＜０：７＞を３ビットのＡＤ＜０：２＞でエンコードする。これにより、各ブロックのビット位置に対応したビットデータを出力できる。

またブロックＥＮＣｑは、ＩＮ＜０：７＞のうち各ビットのいずれかがＨレベルになっているか否かを判別する。これにより、当該ブロックが、変換前の階調番号である階調データと変換後階調番号情報が一致する一致ブロックであるか否かを判別できる。即ち、ＩＮ＜０：７＞をビット毎に論理和演算した結果で、ＵＰ３〜ＵＰ７を出力制御する。ＵＰ３〜ＵＰ７は、ブロックデータとしてブロックＥＮＣｑ固有のデータである。

このような構成により、ブロックＥＮＣｑは、ＩＮ＜０：７＞がすべてＬレベルのとき、ＡＤ＜０：２＞をハイインピーダンス状態にすると共に、ＡＤ＜３：７＞もハイインピーダンス状態に設定される。

一方、ＩＮ＜０：７＞のいずれかのビットがＨレベルのとき、ＡＤ＜０：２＞にエンコード結果を出力する。例えばＩＮ＜３＞がＨレベルのとき、ＡＤ＜０：２＞として“１００”を出力する。そして、ブロックＥＮＣｑのブロックデータをＡＤ＜３：７＞として出力する。例えばブロックＥＮＣ１０の場合、ＡＤ＜３：７＞として“０１００１”を出力する。

こうしてブロックＥＮＣｑは、ＡＤ＜０：２＞とＡＤ＜３：７＞とをビット連結して、８ビットの変換後階調データとしてＡＤ＜０：７＞を出力する。

なお、図６〜図１４ではＲ成分についてのみ説明したが、Ｇ成分及びＢ成分の少なくとも１つについても同様に構成できることは言うまでもない。

ところで、６ビットの階調データを８ビットの変換後階調データに単に変換する回路を実現する場合、この回路をいわゆるＲＯＭ（Read Only Memory）回路により実現することが考えられる。しかしながら、ＲＯＭ回路を採用すると、回路が大規模となり、ＲＯＭ回路を内蔵させたデータドライバのチップ面積が大きくなって、コスト高を招く。

図１５に、ＲＯＭ化した場合と本実施形態の場合との回路規模の比較例を示す。ここでは、一般的な製造プロセスとして０．２５μｍプロセスで製造した場合に、６ビットの階調データを８ビットの変換後階調データに変換するときの比較例を示している。

この場合、ＲＯＭの１セル当たりのサイズは１５μｍ^２となる。従って、色成分当たり、６４（アドレス）×１５（μｍ^２／セル）×８（セル）＝７６８０μｍ^２がセル面積として必要となる。更に、このアドレスをデコードするアドレスデコーダが必要となるので、合計で約９０００μｍ^２程度が必要となる。Ｒ成分、Ｇ成分及びＢ成分の色成分毎に、上述のＲＯＭを設ける場合、２７０００μｍ^２程度が必要となる。

一方、本発明の原理を採用し、本実施形態の図１１〜図１４で説明した回路構成を０．２５μｍプロセスで実現した場合、色成分当たり横３００μｍ、縦１５μｍ程度で済むことが判明した。即ち、色成分当たり４５００μｍ^２で済む。従って、Ｒ成分、Ｇ成分及びＢ成分の色成分毎に設ける場合、色成分毎に供給される階調データを切り換えるための切り換え回路を設けたとしても、１色当たり縦５μｍだけ大きくなるだけで、結果的に７５００μｍ^２である。色成分毎に独立して供給される場合には、より小さくできる。

以上より、本実施形態により実現した回路では、１色成分当たり、ＲＯＭ化した場合と比較して約２分の１にサイズを縮小でき、３色当たりでも約３．６分の１にサイズを縮小できる。なお、ＲＯＭ回路を実現する場合、ＲＯＭ回路用の特殊製造プロセスを用いることで１セル当たりのサイズを縮小できるが、製造コストの上昇を招いてしまう。

４． 電子機器
図１６に、本実施形態における電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。図１６において、図１又は図２と同一部分には同一符号を付し、適宜説明を省略する。

携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットで表示コントローラ３８に供給する。

携帯電話機９００は、液晶表示パネル２０を含む。液晶表示パネル２０は、データドライバ３０及び走査ドライバ３２によって駆動される。液晶表示パネル２０は、複数のゲート線、複数のソース線、複数の画素を含む。

表示コントローラ３８は、データドライバ３０及び走査ドライバ３２に接続され、データドライバ３０に対してＲＧＢフォーマットの表示データを供給する。

電源回路１００は、データドライバ３０及び走査ドライバ３２に接続され、各ドライバに対して、駆動用の電源電圧を供給する。また液晶表示パネル２０の対向電極に、対向電極電圧Ｖｃｏｍを供給する。

ホスト９４０は、表示コントローラ３８に接続される。ホスト９４０は、表示コントローラ３８を制御する。またホスト９４０は、アンテナ９６０を介して受信された表示データを、変復調部９５０で復調した後、表示コントローラ３８に供給できる。表示コントローラ３８は、この表示データに基づき、データドライバ３０及び走査ドライバ３２により液晶表示パネル２０に表示させる。

ホスト９４０は、カメラモジュール９１０で生成された表示データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。

ホスト９４０は、操作入力部９７０からの操作情報に基づいて表示データの送受信処理、カメラモジュール９１０の撮像、液晶表示パネル２０の表示処理を行う。

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

本実施形態の電気光学装置を含む液晶表示装置の構成の概要を示す図。 本実施形態の電気光学装置を含む液晶表示装置の他の構成の概要を示す図。 図１の走査ドライバの構成例のブロック図。 図１のデータドライバの構成例のブロック図。 色成分毎に異なる表示特性の例を示す図。 図４のＲ成分用ガンマ補正回路の構成例のブロック図。 図６のＲ成分用ガンマ補正回路の動作説明図。 図６のＲ成分用ガンマ補正回路の回路構成例のブロック図。 図８の階調指定レジスタに設定される階調指定情報の構成例を示す図。 図８のＲ成分用ガンマ補正回路の動作説明図。 図８のＲ成分用ガンマ補正回路の詳細な回路構成例のブロック図。 図１１のブロックＧＲＥＧｑの構成例の回路図。 図１１のブロックＡＤＤＲｑの構成例の回路図。 図１１のブロックＥＮＣｑの構成例の回路図。 本実施形態の効果を説明するための図。 本実施形態の電子機器の構成例のブロック図。

符号の説明

１０ 液晶表示装置、 ２０ 液晶表示パネル、 ３０ データドライバ、
３２ 走査ドライバ、 ３８ 表示コントローラ、 ５０ データラッチ、
５２ ラインラッチ、 ５４ 基準電圧発生回路、 ５６ ＤＡＣ（電圧選択回路）、
５８ 駆動回路、 １００ 電源回路、 ２００ ガンマ補正回路、
２００−Ｒ Ｒ成分用ガンマ補正回路、 ２００−Ｇ Ｇ成分用ガンマ補正回路、
２００−Ｂ Ｂ成分用ガンマ補正回路、 ２１０−Ｒ 階調指定レジスタ、
２２０−Ｒ 階調データ判定回路、 ２２２−Ｒ 階調番号情報生成回路、
２２４−Ｒ 比較回路、 ２４０−Ｒ 変換後階調データ生成回路、
ＢＤ Ｂ成分用階調データ、 ＤＣＬＫ ドットクロック、
ＤＬ１〜ＤＬＮ データ線、 ＧＤ Ｇ成分用階調データ、
ＨＳＹＮＣ 水平同期信号、 ＲＤ Ｒ成分用階調データ、 Ｖ０〜Ｖ２５５ 基準電圧

Claims (8)

1. 電気光学装置の複数のデータ線を駆動するための表示ドライバであって、
   ｋ（ｋは整数）ビットの第１〜第ｐ（ｐは２以上の整数）の階調データをｊ（ｊ＞ｋ、ｊは２以上の整数）ビットの第１〜第ｐの変換後階調データに変換する第１〜第ｐのガンマ補正回路と、
   ２^ｊ種類の基準電圧の中から前記第１〜第ｐの変換後階調データに対応した電圧を選択し、データ電圧として出力する電圧選択回路と、
   前記データ電圧に基づいて前記複数のデータ線のいずれかを駆動する駆動回路と、
   を含み、
   前記第１〜第ｐのガンマ補正回路のうちの第ｉ（１≦ｉ≦ｐ）のガンマ補正回路は、
   前記２ ^ｊ 種類の基準電圧の中から２ ^ｋ 種類の電圧を指定するための２ ^ｊ ビットの階調指定情報が設定される階調指定レジスタと、
   前記階調指定情報に基づいて、前記ｋビットの階調データに対応した前記２ ^ｋ 種類の電圧のいずれかが前記２ ^ｊ 種類の基準電圧のいずれであるかを判定する階調データ判定回路と、
   前記階調データ判定回路の判定結果に基づいて前記変換後階調データを生成する変換後階調データ生成回路と、
   を含み、
   前記階調データ判定回路は、
   前記階調指定情報に基づいて２ ^ｋ 種類の変換後階調番号情報を生成する階調番号情報生成回路と、
   前記階調データと前記変換後階調番号情報とを比較する比較回路と、
   を含み、
   前記変換後階調データ生成回路は、
   前記比較回路の比較結果を前記階調データ判定回路の判定結果として、前記変換後階調データを生成することを特徴とする表示ドライバ。
2. 請求項１において、
   前記第１〜第ｐのガンマ補正回路によって変換された前記ｊビットの第１〜第ｐの変換後階調データをラッチするラインラッチを含み、
   前記電圧選択回路が、
   前記ラインラッチにラッチされた前記変換後階調データを用いて、前記データ電圧を出力することを特徴とする表示ドライバ。
3. 請求項１又は２において、
   複数ビットを有する各ブロックにブロックデータが割り当てられた複数のブロックに、２^ｊビットを分割し、
   前記階調データ判定回路が、
   前記階調データ及び前記変換後階調番号情報が一致するブロックである一致ブロックを求めると共に、該一致ブロックにおいて前記階調指定情報により指定され、且つ前記階調データ及び前記変換後階調番号情報が一致するビット位置を求め、
   前記変換後階調データ生成回路が、
   前記一致ブロックに割り当てられたブロックデータと、前記ビット位置に対応したビットデータとに基づいて、前記変換後階調データを生成することを特徴とする表示ドライバ。
4. 複数の走査線と、
   複数のデータ線と、
   前記複数の走査線の１つと前記複数のデータ線の１つとにより特定される画素電極と、
   前記複数の走査線を走査する走査ドライバと、
   前記複数のデータ線を駆動する請求項１乃至３のいずれか記載の表示ドライバとを含むことを特徴とする電気光学装置。
5. 請求項１乃至４のいずれか記載の表示ドライバを含むことを特徴とする電子機器。
6. 請求項５記載の電気光学装置を含むことを特徴とする電子機器。
7. 電気光学装置の複数のデータ線を駆動する表示ドライバのためのガンマ補正方法であって、
   ｋ（ｋは整数）ビットの第１〜第ｐ（ｐは２以上の整数）の階調データをｊ（ｊ＞ｋ、ｊは２以上の整数）ビットの第１〜第ｐの変換後階調データに変換し、
   ２^ｊ種類の基準電圧の中から前記第１〜第ｐの変換後階調データに対応した電圧を選択してデータ電圧として出力し、
   前記データ電圧に基づいて前記複数のデータ線のいずれかを駆動し、
   前記第１〜第ｐの変換後階調データのうちの第ｉ（１≦ｉ≦ｐ）の変換後階調データが、前記ｋビットの階調データに対応した階調値が割り当てられた前記２^ｊ種類の基準電圧のいずれかを選択して前記データ電圧として出力するように生成され、
   前記２ ^ｊ 種類の基準電圧の中から２ ^ｋ 種類の電圧を指定するための２ ^ｊ ビットの階調指定情報を設定し、
   前記階調指定情報に基づいて、前記ｋビットの階調データに対応した前記２ ^ｋ 種類の電圧のいずれかが前記２ ^ｊ 種類の基準電圧のいずれであるかを判定し、その判定結果に基づいて前記変換後階調データを生成し、
   前記階調指定情報に基づいて２ ^ｋ 種類の変換後階調番号情報を生成し、
   前記階調データを変換前の階調番号として該階調データと前記変換後階調番号情報とを比較し、その比較結果に基づいて前記変換後階調データを生成することを特徴とするガンマ補正方法。
8. 請求項７において、
   複数ビットを有する各ブロックにブロックデータが割り当てられた複数のブロックに、２^ｊビットを分割し、
   前記階調データ及び前記変換後階調番号情報が一致するブロックである一致ブロックを求めると共に、該一致ブロックにおいて前記階調指定情報により指定され、且つ前記階調データ及び前記変換後階調番号情報が一致するビット位置を求め、
   前記一致ブロックに割り当てられたブロックデータと、前記ビット位置に対応したビットデータとに基づいて、前記変換後階調データを生成することを特徴とするガンマ補正方法。

Images