KR102232280B1

KR102232280B1 - 데이터 드라이버 및 이의 구동 방법

Info

Publication number: KR102232280B1
Application number: KR1020140122847A
Authority: KR
Inventors: 박수형; 정호용
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-09-16
Filing date: 2014-09-16
Publication date: 2021-03-29
Also published as: US9589532B2; US20160078841A1; KR20160032772A

Abstract

데이터 드라이버는 화소 영상 데이터들에 대응하는 데이터 전압들을 각각 출력하는 복수의 버퍼부들; 상기 복수의 버퍼부들에 일대일 대응되어 제공되고, 상기 버퍼부들을 각각 구동하는 복수의 바이어스 유닛; 및 설정 신호를 상기 바이어스 유닛들에 제공하는 글로벌 설정부를 포함한다. 상기 설정 신호는, 전이 레벨값, 복수의 제어 레벨값 및 활성화 신호를 포함하고, 상기 바이어스 유닛들 각각은 상기 화소 영상 데이터들 중 대응되는 화소 영상 데이터를 근거로 상기 제어 레벨값들 중 어느 하나를 선택하고, 상기 활성화 신호의 전이 구간에 상기 전이 레벨값에 대응되는 제1 레벨값을 갖고, 상기 활성화 신호의 제어 구간에 상기 선택된 제어 레벨값에 대응되는 제2 레벨값을 갖는 바이어스 신호를 생성하는 바이어스 신호 생성 유닛; 및 상기 바이어스 신호에 따라 바이어스 전류들 중 해당 바이어스 전류를 생성하여 상기 버퍼부들 중 대응되는 버퍼부에 공급하는 전류 생성 유닛을 포함한다.

Description

데이터 드라이버 및 이의 구동 방법{DATA DRIVER AND DRIVING METHOD THEREOF}

본 발명은 데이터 드라이버 및 이의 구동 방법에 관한 것이며, 보다 상세하게는 낮은 소비 전력을 갖는 데이터 드라이버 및 이의 구동 방법에 관한 것이다.

일반적인 표시장치는 복수 개의 화소전극들, 상기 복수 개의 화소전극들에 각각 연결된 복수 개의 스위칭 소자, 및 복수 개의 게이트 라인들과 복수 개의 데이터 라인들을 포함한다.

표시장치는 여러 종류의 전압을 생성하기 위해 입력된 교류전원을 직류전원으로 변환시키는 AC/DC 변환부, 상기 변환된 직류전원을 아날로그 구동전압으로 변환시키는 아날로그 회로부 등을 포함한다. 상기 아날로그 구동전압은 전원 레귤레이터에서 기준전원이 소정의 레벨로 조정된 다음, 전하 펌프와 같은 승압회로(booster circuit)에서 승압시켜 생성된다.

상기 아날로그 구동전압은 상기 표시장치를 구동하는 데이터 드라이버에 인가되고, 상기 데이터 드라이버는 상기 아날로그 구동전압을 이용하여 데이터 전압을 생성하고, 복수의 버퍼부를 통해 상기 데이터 라인들에 출력한다. 상기 데이터 드라이버가 상기 데이터 전압을 출력하는 과정에서 많은 소비 전력 소모된다.

본 발명은 낮은 소비전력을 갖는 데이터 드라이버 및 이의 구동 방법을 제공하는 것을 목적으로 한다.

본 발명의 일 실시예에 따른 데이터 드라이버는 화소 영상 데이터들에 대응하는 데이터 전압들을 각각 출력하는 복수의 버퍼부들; 상기 복수의 버퍼부들에 일대일 대응되어 제공되고, 상기 버퍼부들을 각각 구동하는 복수의 바이어스 유닛; 및 설정 신호를 상기 바이어스 유닛들에 제공하는 글로벌 설정부를 포함하며, 상기 설정 신호는 전이 레벨값, 복수의 제어 레벨값 및 활성화 신호를 포함하고, 상기 바이어스 유닛들 각각은 상기 화소 영상 데이터들 중 대응되는 화소 영상 데이터를 근거로 상기 제어 레벨값들 중 어느 하나를 선택하고, 상기 활성화 신호의 전이 구간에 상기 전이 레벨값에 대응되는 제1 레벨값을 갖고, 상기 활성화 신호의 제어 구간에 상기 선택된 제어 레벨값에 대응되는 제2 레벨값을 갖는 바이어스 신호를 생성하는 바이어스 신호 생성 유닛; 및 상기 바이어스 신호에 따라 바이어스 전류들 중 해당 바이어스 전류를 생성하여 상기 버퍼부들 중 대응되는 버퍼부에 공급하는 전류 생성 유닛을 포함한다.

본 발명의 일 실시예에 따른 데이터 드라이버의 구동 방법은 화소 영상 데이터들에 대응하는 데이터 전압들을 복수의 버퍼부들을 통해 각각 출력하는 단계; 상기 버퍼부들에 일대일 대응되어 제공되는 복수의 바이어스 유닛들을 통해 상기 버퍼부들을 각각 구동하는 단계; 및 상기 바이어스 유닛들에 전이 레벨값, 복수의 제어 레벨값 및 활성화 신호를 제공하는 단계를 포함하며, 상기 버퍼부들을 각각 구동하는 단계는 상기 화소 영상 데이터들 중 대응되는 화소 영상 데이터를 근거로 상기 제어 레벨값들 중 어느 하나를 선택하는 단계; 상기 활성화 신호에 정의되는 전이 구간에 상기 전이 레벨값에 대응하는 제1 레벨값을 갖고, 상기 활성화 신호에 정의되는 제어 구간에 상기 선택된 제어 레벨값에 대응되는 제2 레벨값을 갖는 바이어스 신호를 생성하는 단계; 및 상기 바이어스 신호에 따라 상기 바이어스 전류를 생성하여 상기 버퍼부들 중 대응되는 버퍼부에 공급하는 단계를 포함한다.

본 발명의 일 실시예에 따른 데이터 드라이버는 복수의 버퍼부들에 일대일 대응되어 제공되고, 대응되는 버퍼부들에 독립적으로 생성한 바이어스 전류들을 각각 제공하는 복수의 바이어스 유닛들을 포함한다. 따라서, 상기 버퍼부들이 출력하는 데이터 전압의 수평 구간별 변화량에 따라 상기 바이어스 전류들을 각 상기 버퍼부들 단위로 조절 할 수 있으므로, 상기 버퍼부들에서 소비되는 전력을 줄일 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.
도 2는 도 1에 도시된 데이터 드라이버의 블록도 이다.
도 3은 도 2에 도시된 제1 및 제2 활성화 신호의 파형이다.
도 4는 도 2에 도시된 글로벌 설정부의 블록도이다.
도 5는 도 2에 도시된 제1 바이어스 유닛의 블록도 이다.
도 6은 도 2에 도시된 제2 바이어스 유닛의 블록도 이다.
도 7은 도 5에 도시된 제1 바이어스 신호의 파형도이다.
도 8은 도 5에 도시된 제1 바이어스 전류 생성 유닛의 블록도 이다.
도 9는 도 6에 도시된 제2 바이어스 신호의 파형도이다.
도 10은 도 5 및 도 6에 도시된 신호들의 타이밍도이다.
도 11은 본 발명의 다른 실시예에 따른 도 2에 도시된 제1 및 제2 활성화 신호의 파형이다.
도 12는 본 발명의 다른 실시예에 따른 도 5 및 도 6에 도시된 신호들의 타이밍도이다.
도 13은 본 발명의 또 다른 실시예에 따른 글로벌 설정부의 블록도 이다.
도 14는 본 발명의 또 다른 실시예에 따른 제1 바이어스 유닛의 블록도 이다.
도 15 는 본 발명의 또 다른 실시예에 따른 글로벌 설정부의 블록도 이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치(1000)는 영상을 표시하는 표시 패널(100), 상기 표시 패널(100)을 구동하는 게이트 드라이버(200) 및 데이터 드라이버(300), 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)의 구동을 제어하는 타이밍 콘트롤러(400)를 포함한다.

상기 타이밍 콘트롤러(400)는 상기 표시장치(1000)의 외부의 이미지 소스(미도시)로부터 영상정보(RGB) 및 제어신호를 수신한다. 상기 제어신호는, 예를 들어, 프레임을 구별하기 위한 수직동기신호(Vsync), 수평 구간을 정의 하기 위한 수평동기신호(Hsync), 데이터가 입력되는 구간을 정의 하는 데이터 인에이블 신호(DE) 및 클록 신호(CLK) 등을 포함할 수 있다. 상기 데이터 인에이블 신호(DE)는 상기 데이터가 출력되는 구간 동안 만 하이 레벨일 수 있다.

상기 타이밍 콘트롤러(400)는 상기 데이터 드라이버(300)의 인터페이스 사양에 맞도록 상기 영상정보(RGB)의 데이터 포맷을 변환하여 입력 영상 데이터(Idata)를 생성하고, 상기 입력 영상 데이터(Idata)를 상기 데이터 드라이버(300)에 제공한다. 또한, 상기 타이밍 콘트롤러(400)는 상기 제어신호에 근거하여 데이터 제어신호(DCS) 및 게이트 제어신호(GCS)를 생성한다. 상기 타이밍 콘트롤러(400)는 상기 데이터 제어신호(DCS)를 상기 데이터 드라이버(300)에 제공하고, 상기 게이트 제어신호(GCS)를 상기 게이트 드라이버(200)에 제공한다.

상기 게이트 제어 신호(GCS)는 주사 시작을 지시하는 주사 시작 신호와 게이트 온 전압의 출력 주기를 제어하는 상기 클록 신호(CLK), 및 게이트 온 전압의 지속 시간을 한정하는 출력 인에이블 신호를 포함할 수 있다.

상기 데이터 제어신호(DCS)는 예를 들어, 입력 영상 데이터(Idata)가 상기 데이터 드라이버(300)로 전송되는 것의 시작을 알리는 수평개시신호(STH), 로드 신호(MS), 반전 신호(POL), 및 상기 클록 신호(CLK)을 포함할 수 있다.

상기 게이트 드라이버(200)는 상기 타이밍 콘트롤러(400)로부터 제공되는 상기 게이트 제어신호(GCS)에 응답하여 게이트 신호들을 상기 표시 패널(100)에 순차적으로 출력한다.

상기 데이터 드라이버(300)는 상기 타이밍 콘트롤러(400)로부터 제공되는 상기 데이터 제어신호(DCS)에 응답해서 상기 입력 영상 데이터(Idata)를 데이터 전압들로 변환한다. 생성된 상기 데이터 전압들은 상기 표시 패널(100)로 인가된다.

상기 표시 패널(100)은 복수의 게이트 라인(GL1~GLm), 복수의 데이터 라인(DL1~DLn) 및 상기 복수의 화소(PX)를 포함한다.

상기 복수의 게이트 라인(GL1~GLm)은 제1 방향(D1)을 따라 연장되고 상기 제1 방향(D1)과 수직한 제2 방향(D2)으로 서로 평행하게 배열된다. 상기 복수의 게이트 라인(GL1~GLm)은 상기 게이트 드라이버(200)와 연결되어, 상기 게이트 드라이버(200)로부터 상기 게이트 신호들을 수신한다.

상기 복수의 데이터 라인(DL1~DLn)은 상기 제2 방향(D2)을 따라 연장되고, 상기 제1 방향(D1)으로 서로 평행하게 배열된다. 상기 복수의 데이터 라인(DL1~DLn)은 상기 데이터 드라이버(300)와 연결되어 상기 데이터 드라이버(300)로부터 상기 데이터 전압들을 수신한다.

상기 복수의 화소(PX)는 게이트 신호에 응답하여 데이터 신호를 출력하는 스위칭 소자(SW) 및 상기 데이터 전압에 의해 충전되는 액정 커패시터(Clc)를 포함하며, 복수의 게이트 라인(GL1~GLm) 중 대응하는 게이트 라인 및 상기 복수의 데이터 라인(DL1~DLn) 중 대응하는 데이터 라인과 연결되어 구동 될 수 있다. 보다 구체적으로, 상기 복수의 화소(PX)는 인가된 상기 게이트 신호에 의해서 턴-온 또는 턴-오프 될 수 있다. 턴-온된 상기 복수의 화소(PX)는 상기 데이터 전압들 중 인가 받은 데이터 전압에 대응되는 계조를 표시한다.

상기 표시 패널(100)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시 패널(liquid crystal display panel), 유기 전계 발광 표시 패널(organic light emitting display panel), 전기영동 표시 패널(electrophoretic display panel), 일렉트로웨팅 표시 패널(electrowetting display panel) 등 다양한 표시 패널이 채용될 수 있다.

도 2는 도 1에 도시된 데이터 드라이버의 블록도 이다.

도 2를 참조하면, 상기 데이터 드라이버(300)는 쉬프트 레지스터(310), 샘플링 래치(320), 홀딩 메모리(330), 디지털 아날로그 변환부(340) 및 제1 내지 제n 버퍼부(BP1~BPn)로 이루어진다.

상기 쉬프트 레지스터(310)는 종속적으로 연결된 다수의 스테이지(미도시)를 포함하고, 각 스테이지에는 상기 클록 신호(CLK)가 제공되며, 다수의 스테이지 중 첫번째 스테이지에는 상기 수평개시신호(STH)가 인가된다. 상기 수평개시신호(STH)에 의해서 첫번째 스테이지의 동작이 개시되면, 상기 다수의 스테이지는 상기 클록 신호(CLK)에 응답하여 순차적으로 샘플링 신호를 출력한다.

상기 샘플링 래치(320)는 상기 입력 영상 데이터(Idata)를 수신하고, 상기 다수의 스테이지로부터 순차적으로 수신되는 상기 샘플링 신호에 응답하여 상기 입력 영상 데이터(Idata) 중 하나의 수평 라인 분량의 제1 내지 제n 화소 영상 데이터들(PD1~PDn)을 순차적으로 샘플링 한다. 상기 샘플링 래치(320)는 제1 내지 제n 화소 영상 데이터들(PD1~PDn)을 래치 신호(미도시)에 응답하여 상기 홀딩 메모리(330)에 출력한다.

상기 제1 내지 제n 화소 영상 데이터들(PD1~PDn)은 각 상기 수평 구간 동안 어드레싱(addressing) 되는 하나의 수평 라인 분량의 상기 복수의 화소(PX, 도 1에 도시됨)가 표시하는 영상들에 각각 대응 된다.

상기 홀딩 메모리(330)는 상기 샘플링 래치(320)로부터 수신한 상기 제1 내지 제n 화소 영상 데이터들(PD1~PDn)을 하나의 상기 수평 구간 동안 홀딩 시켜, 상기 수평 구간 동안 상기 제1 내지 제n 화소 영상 데이터들(PD1~PDn)을 상기 디지털 아날로그 변환부(340)에 공급한다.

상기 디지털 아날로그 변환부(340)는 상기 제1 내지 제n 화소 영상 데이터들(PD1~PDn)을 상기 데이터 전압들로 각각 변환시킨다. 상기 디지털 아날로그 변환부(340)는 상기 데이터 전압들을 각각 상기 제1 내지 제n 버퍼부(BP1~BPn)에 출력한다.

상기 제1 내지 제n 버퍼부(BP1~BPn)는 상기 디지털 아날로그 변환부(340)로부터 상기 데이터 전압들을 수신하고, 상기 로드 신호(MS)에 응답하여 동일한 시점에 상기 데이터 전압들을 상기 복수의 데이터 라인(DL1~DLn)에 출력한다.

상기 데이터 드라이버(300)는 글로벌 설정부(350) 및 복수의 바이어스 유닛을 더 포함할 수 있다. 본 발명의 일 예로, 상기 복수의 바이어스 유닛은 상기 제1 내지 제n 버퍼부(BP1~BPn)에 일대일 대응되어 제공되는 제1 내지 제n 바이어스 유닛(BU1~BUn)을 포함 할 수 있다.

상기 글로벌 설정부(350)는 글로벌(global)한 설정 신호를 생성한다. 상기 설정 신호는 전이 레벨값(TL), 복수의 제어 레벨값, 및 복수의 활성화 신호를 포함할 수 있다. 본 발명의 일 예로 상기 제어 레벨값들은 제1 및 제2 제어 레벨값(LS1, LS2)을 포함할 수 있으며, 상기 활성화 신호들은 제1 및 제2 활성화 신호(ES1, ES2)를 포함할 수 있다. 상기 글로벌 설정부(350)은 상기 제1 내지 제n 바이어스 유닛(BU1~BUn)에 상기 제1 및 제2 제어 레벨값(LS1, LS2), 상기 제1 및 제2 활성화 신호(ES1, ES2), 및 상기 전이 레벨값(TL)를 출력한다.

상기 제1 내지 제n 바이어스 유닛(BU1~BUn)은 상기 제1 내지 제n 화소 영상 데이터(PD1~PDn)을 근거로 독립적으로 각각 제1 내지 제n 바이어스 전류(IB1~IBn)들을 생성하고, 상기 제1 내지 제n 바이어스 전류(IB1~IBn)를 상기 제1 내지 제n 버퍼부(BP1~BPn)에 각각 제공하여 상기 제1 내지 제n 버퍼부(BP1~BPn)를 바이어스 시킨다. 예를 들어, 상기 제1 바이어스 유닛(BU1)은 상기 제1 화소 영상 데이터(PD1)를 수신하고, 상기 제1 화소 영상 데이터(PD1)를 근거로 제1 바이어스 전류(IB1)를 생성한 후, 생성된 상기 제1 바이어스 전류(IB1)를 상기 제1 버퍼부(BP1)에 출력하여 상기 제1 버퍼부(BP1)를 바이어스 시킨다.

상기 제1 내지 제n 바이어스 유닛(BU1~BUn)은 제1 내지 제n 바이어스 신호 생성 유닛(SU1~SUn) 및 제1 내지 제n 바이어스 전류 생성 유닛(BG1~BGn)을 각각 포함한다.

상기 제1 내지 제n 바이어스 신호 생성 유닛(SU1~SUn)은 상기 글로벌 설정부(350)로부터 상기 제1 및 제2 제어 레벨값(LS1, LS2), 상기 제1 및 제2 활성화 신호(ES1, ES2), 및 상기 전이 레벨값(TL)을 수신 받는다.

또한, 상기 제1 내지 제n 바이어스 신호 생성 유닛(SU1~SUn)은 상기 제1 내지 제n 화소 영상 데이터들(PD1~PDn)을 각각 수신 받는다. 본 발명의 일 예로, 상기 제1 내지 제n 바이어스 신호 생성 유닛(SU1~SUn)은 상기 홀딩 메모리(330)로부터 상기 제1 내지 제n 화소 영상 데이터들(PD1~PDn)을 각각 수신 받을 수 있다. 그러나 이에 한정되지 않고, 상기 제1 내지 제n 바이어스 신호 생성 유닛(SU1~SUn)은 상기 샘플링 래치(320)로부터 상기 제1 내지 제n 화소 영상 데이터들(PD1~PDn)을 수신 받을 수도 있다.

상기 제1 내지 제n 바이어스 신호 생성 유닛(SU1~SUn)은 상기 제1 내지 제n 화소 영상 데이터들(PD1~PDn)을 근거로 상기 제1 및 제2 제어 레벨값(LS1, LS2) 중 어느 하나를 선택하고, 상기 제1 및 제2 활성화 신호(ES1, ES2) 중 어느 하나를 선택하여, 선택한 제어 레벨값 및 활성화 신호를 근거로 제1 내지 제n 바이어스 신호(BS1~BSn)를 각각 생성한다. 그에 따라, 상기 제1 내지 제n 바이어스 신호 생성 유닛(SU1~SUn)은 상기 제1 내지 제n 버퍼부(BP1~BPn)에서 출력하는 데이터 전압들의 수평 구간별 변화량(또는 차이)에 부합하는 제1 내지 제n 바이어스 신호(BS1~BSn)를 생성 할 수 있다.

예를 들어 설명하면, 상기 제1 버퍼부(BP1)로부터 출력되는 데이터 전압의 변화량이 L-1번째 수평 구간 및 상기 L-1번째 수평 구간에 후속하는 L번째 수평 구간에 따라 큰 경우, 상기 제1 바이어스 신호 생성 유닛(SU1)은 상기 제1 및 제2 제어 레벨값(LS1, LS2)중 상기 큰 데이터 변화량에 부합하는 상기 제1 바이어스 전류(IB1)를 형성하게 하는 제어 레벨값을 선택하고, 상기 제1 및 제2 활성화 신호(ES1, ES2)중 상기 큰 데이터 변화량에 부합하는 상기 제1 바이어스 전류(IB1)를 형성하게 하는 활성화 신호를 선택한다. 이 경우, 상기 제1 버퍼부(BP1)는 상기 제1 바이어스 전류(IB1)에 의해 바이어스되어, 상기 큰 데이터 변화량을 출력할 수 있도록 큰 슬루 레이트를 갖게 된다.

이와 동시에, 상기 제2 버퍼부(BP2)로부터 출력되는 데이터 전압의 상기 수평 구간 따른 변화량이 작은 경우, 상기 제2 바이어스 신호 생성 유닛(SU2)은 상기 제1 및 제2 제어 레벨값(LS1, LS2) 중 상기 작은 데이터 변화량에 부합하는 제2 바이어스 전류(IB2)를 형성하게 하는 바이어스 신호를 선택하고, 상기 제1 및 제2 활성화 신호(ES1, ES2)중 상기 작은 데이터 변화량에 부합하는 상기 제2 바이어스 전류(IB2)를 형성하게 하는 활성화 신호를 선택한다. 이 경우, 상기 제2 버퍼부(BP2)는 상기 제2 바이어스 전류(IB2)에 의해 상기 제1 버퍼부(BP1)의 슬루 레이트보다는 작지만, 작은 데이터 변화량을 출력하기에 충분한 슬루 레이트를 갖게 된다. 이와 같은 제1 및 제2 버퍼부(BP1, BP2)의 동작에 대하여는 도 10을 참조하여 후술한다.

상기 제1 내지 제n 바이어스 전류 생성 유닛(BG1~BGn)은 상기 제1 내지 제n 바이어스 신호 생성 유닛(SU1~SUn)으로부터 제1 내지 제n 바이어스 신호(BS1~BSn)를 각각 수신하고, 상기 제1 내지 제n 바이어스 신호(BS1~BSn)에 따라 상기 제1 내지 제n 바이어스 전류(IB1~IBn)를 생성하여 상기 제1 내지 제n 버퍼부(BP1~BPn)에 제공한다. 상기 제1 내지 제n 바이어스 유닛(BU1~BUn)에 대하여는 도 8을 참조하여 상세하게 설명한다.

도 3은 도 2에 도시된 제1 및 제2 활성화 신호의 파형이다. 도 4는 도 2에 도시된 글로벌 설정부의 블록도이다.

도 3을 참조하여 상기 제1 및 제2 활성화 신호(ES1, ES2)에 대하여 설명한다.

상기 제1 활성화 신호(ES1)는 각 상기 수평 구간에 정의되는 제1 전이 구간(TP1), 제1 제어 구간(CP1) 및 제1 더미 구간(DP1)을 정의한다. 상기 제1 활성화 신호(ES1)는 상기 제1 제어 구간(CP1)에서는 하이 레벨을 가지며, 상기 제1 전이 구간(TP1) 및 상기 제1 더미 구간(DP1)에서는 로우 레벨을 가진다.

본 발명의 일 예로 상기 제1 전이 구간(TP1)은 각 상기 수평 구간의 시작 시점부터 상기 제1 제어 구간(CP1)의 시작 시점까지의 구간으로 정의 될 수 있다. 또한, 상기 제1 더미 구간(DP1)은 상기 제1 제어 구간(CP1)의 종료 시점부터 상기 각 상기 수평 구간의 종료 시점까지의 구간으로 정의될 수 있다.

본 발명의 일 예로, 상기 제1 전이 구간(TP1), 상기 제1 제어 구간(CP1) 및 상기 제1 더미 구간(DP1)은 상기 각 수평 기간 내에서 상기 제1 전이 구간(TP1), 상기 제1 제어 구간(CP1) 및 상기 제1 더미 구간(DP1)의 순서대로 제공 될 수 있다. 또한, 상기 제1 전이 구간(TP1), 상기 제1 제어 구간(CP1) 및 상기 제1 더미 구간(DP1)은 서로 오버랩 되지 않는다.

상기 제2 활성화 신호(ES2)는 각 상기 수평 구간에 정의되는 제2 전이 구간(TP2), 제2 제어 구간(CP2) 및 제2 더미 구간(DP2)을 정의한다. 상기 제2 활성화 신호(ES2)는 상기 제2 제어 구간(CP2)에서는 하이 레벨을 가지며, 상기 제2 전이 구간(TP2) 및 상기 제2 더미 구간(DP2)에서는 로우 레벨을 가진다.

본 발명의 일 예로 상기 제2 전이 구간(TP2)은 각 수평 구간의 시작 시점부터 상기 제2 제어 구간(CP2)의 시작 시점까지의 구간으로 정의 될 수 있다. 또한, 상기 제2 더미 구간(DP2)은 상기 제2 제어 구간(CP2)의 종료 시점부터 상기 각 수평 구간의 종료 시점까지의 구간으로 정의될 수 있다.

본 발명의 일 예로, 상기 제2 전이 구간(TP2), 상기 제2 제어 구간(CP2) 및 상기 제2 더미 구간(DP2)은 상기 각 수평 기간 내에서 상기 제2 전이 구간(TP2), 상기 제2 제어 구간(CP2) 및 상기 제2 더미 구간(DP2)의 순서대로 제공 될 수 있다. 또한, 상기 제2 전이 구간(TP2), 상기 제2 제어 구간(CP2) 및 상기 제2 더미 구간(DP1)은 서로 오버랩 되지 않는다.

본 발명의 일 예에서, 상기 제1 및 제2 활성화 신호(ES1, ES2)는 실질적으로 동일하다. 그러나 이에 한정되지 않고 상기 제1 및 제2 활성화 신호(ES1, ES2)는 서로 상이한 파형을 가질 수 있으며, 이에 대하여는 도 11 및 12 를 참조하여 후술한다.

도 4를 더 참조하면, 상기 글로벌 설정부(350)는 메모리(351), 제어 레벨값 생성부(352), 및 활성화 신호 생성부(353)를 포함한다.

상기 메모리(351)는 상기 레벨값(TL)을 저장한다. 또한, 상기 메모리(351)는 상기 전이 레벨값(TL)과 상기 제1 및 제2 제어 레벨값(LS1, LS2)과의 차이에 관한 정보를 각각 갖는 제1 및 제2 바이어스 차이값(BD1, BD2)을 저장하며, 상기 제1 및 제2 제어 구간(CP1, CP2)의 시작 시점에 관한 정보를 갖는 제1 및 제2 제어 시작 시점(CS1, CS2) 및 상기 제1 및 제2 제어 구간(CP1, CP2)의 종료 시점에 관한 정보를 갖는 제1 및 제2 제어 종료 시점(CT1, CT2)을 저장한다.

상기 제어 레벨값 생성부(352)는 상기 전이 레벨값(TL), 및 상기 제1 및 제2 바이어스 차이값(BD1, BD2)을 상기 메모리(351)로부터 수신한다. 상기 제어 레벨값 생성부(352)는 상기 전이 레벨값(TL)으로부터 상기 제1 및 제2 바이어스 차이값(BD1, BD2)을 감산하여 상기 제1 및 제2 제어 레벨값(LS1, LS2)을 생성한다.

상기 활성화 신호 생성부(353)는 상기 클록 신호(CLK)를 수신한다. 상기 활성화 신호 생성부(353)는 상기 제1 제어 시작 시점(CS1) 및 상기 제1 제어 종료 시점(CT1)을 근거로 상기 제1 활성화 신호(ES1)를 생성한다.

보다 구체적으로, 상기 활성화 신호 생성부(353)는 상기 클록 신호(CLK)를 이용하여 각 상기 수평 구간의 시작 시점부터 상기 제1 제어 시작 시점(CS1)까지의 시간을 카운팅 하여, 상기 수평 구간의 시작 시점부터 상기 제1 제어 시작 시점(CS1)까지 동안 로우 레벨을 출력한다.

이후, 상기 활성화 신호 생성부(353)는 각 수평구간의 시작 시점부터 상기 제1 제어 종료 시점(CT1)까지의 시간을 카운팅하여, 상기 제1 제어 시작 시점(CP1)부터 상기 제1 제어 종료 시점(CT1)까지 하이 레벨을 출력한다.

마지막으로, 상기 활성화 신호 생성부(353)는 상기 제1 제어 종료 시점(CT1)부터 각 상기 수평 구간의 종료 시점까지 로우 레벨을 출력한다. 그 결과, 상기 활성화 신호 생성부(353)는 상기 제1 전이 구간(TP1) 및 상기 제1 더미 구간(DP1) 동안 상기 로우 레벨을 가지며, 상기 제1 제어 구간(CP1)동안 상기 하이 레벨을 갖는 상기 제1 활성화 신호(ES1)를 출력한다.

상기 활성화 신호 생성부(353)는 상기 제2 제어 시작 시점(CS2) 및 상기 제2 제어 종료 시점(CT2)을 근거로 상기 제1 활성화 신호(ES2)를 생성하는 것과 동일한 방법으로 제2 활성화 신호(ES2)를 생성한다.

도 5는 도 2에 도시된 제1 바이어스 유닛의 블록도 이고, 도 6은 도 2에 도시된 제2 바이어스 유닛의 블록도 이다.

도 5를 참조하면, 상기 제1 바이어스 유닛(BU1)은 전술한 바와 같이 상기 제1 바이어스 신호 생성 유닛(SU1) 및 상기 제1 바이어스 전류 생성 유닛(BG1)을 포함한다. 또한, 상기 제1 바이어스 신호 생성 유닛(SU1)은 제1 변화 검출부(TD1) 및 제1 활성화 멀티 플렉서(E-MUX1), 제1 레벨 멀티 플렉서(L-MUX1), 및 제1 바이어스 신호 생성부(BSG1)를 포함한다.

상기 제1 변화 검출부(TD1)는 상기 제1 화소 영상 데이터(PD1)를 수신하고, 상기 제1 화소 영상 데이터(PD1)에 따라 제1 선택 신호(SS1)를 생성한다. 상기 제1 변화 검출부(TD1)는 제1 화소 메모리(PM1) 및 제1 비교부(CM1)를 포함한다.

상기 제1 화소 영상 데이터(PD1)는 L-1번째 수평 구간에 제공되는 이전 제1 화소 영상 데이터(PD1_p) 및 L 번째 수평 구간에 제공되는 현재 제1 화소 영상 데이터(PD1_c)를 포함한다. 상기 L번째 수평 구간은 상기 L-1번째 수평 구간에 후속한다.

상기 제1 화소 메모리(PM1)는 상기 이전 제1 화소 영상 데이터(PD1_p)를 저장하고, 상기 이전 제1 화소 영상 데이터(PD1_p)를 상기 제1 비교부(CM1)에 출력한다. 상기 제1 화소 메모리(PM1)는 예를 들어, 상기 이전 제1 화소 영상 데이터(PD1_p)가 제공되는 상기 L-1번째 수평 구간에 상기 이전 제1 화소 영상 데이터(PD1_p)를 수신하여 저장 할 수 있다. 이후, 상기 제1 화소 메모리(PM1)는 상기 L번째 수평 구간에 상기 이전 제1 화소 영상 데이터(PD1_p)를 상기 제1 비교부(CM1)에 출력 할 수 있다.

상기 제1 비교부(CM1)는 상기 이전 제1 화소 영상 데이터(PD1_p) 및 상기 현재 제1 화소 영상 데이터(PD1_c)를 비교하여 상기 제1 선택 신호(SS1)를 생성한다. 본 발명의 일 예로, 상기 제1 비교부(CM1)는 상기 이전 제1 화소 영상 데이터(PD1_p)의 이전 계조값 및 상기 현재 제1 화소 영상 데이터(PD1_c)의 현재 계조값의 차이의 절대값을 산출하고, 상기 차이의 절대값을 근거로 상기 제1 선택 신호(SS1)를 생성할 수 있다.

본 발명의 일 예로 제1 비교부(CM1)는 상기 이전 제1 화소 영상 데이터(PD1_p)의 이전 계조값 및 상기 현재 제1 화소 영상 데이터(PD1_c)의 현재 계조값의 차이를 구하기 위해, 상기 현재 제1 화소 영상 데이터(PD1_c)의 상위 1비트 및 상기 이전 제1 화소 영상 데이터(PD1_p)의 상위 1비트를 비교 할 수 있다. 이 경우 상기 제1 비교부(CM1)는 상기 현재 제1 화소 영상 데이터(PD1_c)의 상위 1비트 및 상기 이전 제1 화소 영상 데이터(PD1_p)의 상위 1비트를 입력으로서 수신 받고, 입력 받은 상기 상위 1비트들을 XOR 연산하여 상기 제1 선택 신호(SS1)를 출력 할 수 있다.

상기 이전 계조 값과 상기 현재 계조 값간에 큰 차이가 있는 경우를 예를 들어 상정하여 설명하면, 상기 이전 계조 값이 256 계조 중 10 계조에 대응하는 값을 가지고, 상기 현재 계조 값이 256 계조 중 255 계조에 대응하는 값을 가질 수 있다. 이 경우, 상기 이전 제1 화소 영상 데이터(PD1_p)의 상기 상위 1비트는 "0"을 가지며, 상기 현재 제1 화소 영상 데이터(PD1_c)의 상기 상위 1비트는 "1"을 가진다. 따라서, 이 경우, 간단한 XOR 연산을 하면, 상기 제1 선택 신호(SS1)는 "1"을 가질 수 있다.

또한 반대로, 상기 이전 계조 값과 상기 현재 계조 값간에 작은 차이가 있는 경우를 예를 들어 상정하여 설명하면, 상기 이전 계조 값이 256 계조 중 250 계조에 대응하는 값을 가지고, 상기 현재 계조 값이 256 계조 중 255 계조에 대응하는 값을 가질 수 있다. 이 경우, 상기 이전 제1 화소 영상 데이터(PD1_p)의 상기 상위 1비트는 "1"을 가지며, 상기 현재 제1 화소 영상 데이터(PD1_c)의 상기 상위 1비트도 "1"을 가진다. 따라서, 이 경우, 간단한 XOR 연산을 하면, 상기 제1 선택 신호(SS1)는 "0"을 가질 수 있다.

상기 제1 레벨 멀티 플렉서(L-MUX1)는 상기 제1 및 제2 제어 레벨값(LS1, LS2)을 상기 글로벌 설정부(350)로부터 수신하고, 상기 제1 선택 신호(SS1)를 상기 제1 비교부(CM1)로부터 수신한다. 상기 제1 레벨 멀티 플렉서(L-MUX1)는 상기 제1 선택 신호(SS1)를 근거로 상기 제1 및 제2 제어 레벨값 (LS1, LS2) 중 어느 하나를 선택하여 제1 선택 제어 레벨값(SLS1)로써 출력 한다. 예를 들어, 상기 제1 선택 신호(SS1)가 "0"을 갖는 경우 상기 제1 제어 레벨값 (LS1)를 선택하며, 상기 제1 선택 신호(SS1)가 "1"을 갖는 경우 상기 제2 제어 레벨값(LS2)를 선택한다.

상기 제1 활성화 멀티 플렉서(E-MUX1)는 상기 제1 및 제2 활성화 신호(ES1, ES2)를 상기 글로벌 설정부(350)로부터 수신하고, 상기 제1 선택 신호(SS1)를 상기 제1 비교부(CM1)로부터 수신한다. 상기 제1 활성화 멀티 플렉서(E-MUX1)는 상기 제1 선택 신호(SS1)를 근거로 상기 제1 및 제2 활성화 신호(ES1, ES2) 중 어느 하나를 선택하여 제1 선택 활성화 신호(SES1)로써 출력 한다. 예를 들어, 상기 제1 활성화 멀티 플렉서(E-MUX1)는 상기 제1 선택 신호(SS1)가 "0"을 갖는 경우 상기 제1 활성화 신호(ES1)를 선택하며, 상기 제1 선택 신호(SS1)가 "1"을 갖는 경우 상기 제2 활성화 신호(ES2)를 선택한다.

상기 제1 바이어스 신호 생성부(BSG1)는 상기 전이 레벨값(TL), 상기 제1 선택 제어 레벨값(SLS1), 및 상기 제1 선택 활성화 신호(SES1)를 수신한다. 상기 제1 바이어스 신호 생성부(BSG1)는 상기 제1 선택 활성화 신호(SES1)에 응답하여 상기 전이 레벨값(TL) 및 상기 제1 선택 제어 레벨값(SLS1) 중 어느 하나를 선택하여 상기 제1 바이어스 신호(BS1)를 생성한다.

도 7은 도 5에 도시된 제1 바이어스 신호의 파형도이다.

이하, 도 7을 더 참조하여, 상기 제1 바이어스 신호 생성부(BSG1)가 제1 바이어스 신호(BS1)를 생성하는 동작에 대하여 설명한다. 상기 제1 바이어스 신호 생성부(BSG1)는 상기 제1 선택 활성화 신호(SES1)가 로우 레벨 일 때, 상기 전이 레벨값(TL)을 선택하고, 상기 제1 선택 활성화 신호(SES1)가 하이 레벨 일 때, 상기 제1 선택 제어 레벨값(SLS1)을 선택하여 상기 제1 바이어스 신호(BS1)로서 출력한다. 그 결과, 상기 제1 바이어스 신호(BS1)는 상기 제1 전이 구간(TP1) 및 제1 더미 구간(DP1) 동안 상기 전이 레벨값(TL)을 가지며, 상기 제1 제어 구간(CP1) 동안 상기 제1 선택 제어 레벨값(SLS1)을 가진다.

다시 도 5를 참조하면, 상기 제1 바이어스 전류 생성 유닛(BG1)은 상기 제1 바이어스 신호 생성부(BSG1)로부터 상기 제1 바이어스 신호(BS1)를 수신 받고, 상기 제1 바이어스 신호(BS1)에 따라 상기 제1 바이어스 전류(IB1)를 생성한다. 상기 제1 바이어스 전류 생성 유닛(BG1)은 상기 제1 바이어스 전류(IB1)을 상기 제1 버퍼부(BP1)에 출력 하여 상기 제1 버퍼부(BP1)를 바이어스 시킨다.

도 8은 도 5에 도시된 제1 바이어스 전류 생성 유닛의 블록도 이다.

도 8을 참조하면, 상기 제1 바이어스 전류 생성 유닛(BG1)은 전류원(CRS), 기준 트랜지스터(RT), 제1 내지 제k 미러 트랜지스터(MT1~MTk), 및 제1 내지 제k 스위치(S1~Sk)를 포함한다.

상기 전류원(CRS)의 일단은 상기 제1 전원(Vdd)에 연결되어 있으며, 상기 전류원(CRS)의 타단은 상기 기준 트랜지스터(RT)에 연결되어 있다. 상기 전류원(CRS)은 상기 기준 트랜지스터(RT)에 기준 바이어스 전류(Iref)를 제공한다.

그러나 이에 한정되지 않고, 상기 전류원(CRS) 대신 저항(미도시)이 제공 될 수 있다. 보다 구체적으로, 상기 제1 전원(Vdd) 및 상기 기준 트랜지스터(RT) 사이에 상기 저항이 연결된다. 상기 저항의 저항값을 통해 상기 기준 바이어스 전류(Iref)의 크기를 결정할 수 있다.

상기 기준 트랜지스터(RT)의 소스 및 드레인은 각각 상기 전류원(CRS) 및 제2 전원(Vss)에 연결되어 있으며, 상기 기준 트랜지스터(RT)의 게이트는 상기 기준 트랜지스터(RT)의 소스와 연결되어 있다.

상기 제1 내지 제k 미러 트랜지스터(MT1~MTk)의 게이트들은 상기 기준 트랜지스터(RT)의 게이트와 연결된다. 또한 상기 제1 내지 제k 미러 트랜지스터(MT1~MTk)의 게이트들은 상기 제1 내지 제k 미러 트랜지스터(MT1~MTk)의 소스들과 각각 연결되어 있다. 상기 제1 내지 제k 미러 트랜지스터(MT1~MTk)의 드레인들은 상기 제2 전원(Vss)에 연결되고, 상기 제1 내지 제k 미러 트랜지스터(MT1~MTk)의 소스들은 각각 상기 제1 내지 제k 스위치(S1~Sk)의 일단들에 각각 연결된다.

상기 제1 내지 제k 스위치(S1~Sk)의 타단은 상기 제1 전원(Vdd)와 연결되어 있다. 상기 제1 내지 제k 스위치(S1~Sk)의 타단들이 상기 제1 전원(Vdd)와 연결되는 연결되는 노드를 제1 노드(N1)이라 정의한다.

상기 기준 트랜지스터(RT)에 상기 기준 바이어스 전류(Iref)가 인가되면, 전류 미러링에 의해 상기 제1 내지 제k 미러 트랜지스터(MT1~MTk)에는 각각 제1 내지 제k 미러 전류가 생성될 수 있다. 이 경우, 상기 제1 내지 제k 미러 전류는 각각 상기 제1 내지 제k 스위치(S1~Sk)가 온 된 경우에 제1 노드(N1)로부터 상기 제1 내지 제k 미러 트랜지스터(MT1~MTk)의 소스 및 드레인을 걸쳐 각각 흐를 수 있다. 예를 들어, 상기 제1 스위치(S1)가 온 되면 상기 제1 미러 트랜지스터(MT1)에는 상기 제1 미러 전류가 상기 제1 노드(N1)로부터 상기 제1 미러 트랜지스터(MT1)의 소스 및 드레인을 걸쳐 흐른다.

상기 제1 내지 제k 스위치(S1~Sk)들은 상기 제1 바이어스 신호(BS1)의 레벨에 따라 온/오프 되고, 그에 따라 상기 제1 노드(N1)에는 상기 제1 바이어스 전류(BS1)이 흐른다. 상기 제1 바이어스 전류(BS1)의 크기는 상기 제1 내지 제k 스위치(S1~Sk) 중 상기 제1 바이어스 신호(BS1)에 의해 온 되는 스위치들을 통해 흐르는 미러 전류들의 합에 대응된다.

상기 제1 내지 제k 미러 전류는 서로 다른 크기를 가질 수 있다. 상기 제1 내지 제k 미러 트랜지스터(MT1~MTk)를 다르게 설계하면, 상기 제1 내지 제k 미러 전류는 서로 다른 크기를 가질 수 있다.

상기 제1 바이어스 신호(BS1)에 따른 상기 제1 내지 제k 스위치의 온/오프의 조합에 의해, 상기 제1 바이어스 전류(BS1)의 크기가 조절된다. 다시 말해, 상기 제1 바이어스 전류(BS1)의 크기가 상기 제1 바이어스 신호(BS1)의 레벨에 대응하도록, 상기 제1 내지 제k 스위치의 각 온/오프가 결정 될 수 있다.

도 6을 참조하면, 상기 제2 바이어스 유닛(BU2)은 전술한 바와 같이 상기 제2 바이어스 신호 생성 유닛(SU2) 및 상기 제2 바이어스 전류 생성 유닛(BG2)을 포함한다. 또한, 상기 제2 바이어스 신호 생성 유닛(SU2)은 제2 변화 검출부(TD2), 제2 활성화 멀티 플렉서(E-MUX2), 제2 레벨 멀티 플렉서(L-MUX2), 및 제2 바이어스 신호 생성부(BSG2)를 포함한다.

상기 제2 변화 검출부(TD2)는 상기 제2 화소 영상 데이터(PD2)를 수신하고, 상기 제2 화소 영상 데이터(PD2)에 따라 제2 선택 신호(SS2)를 생성한다. 상기 제2 변화 검출부(TD2)는 제2 화소 메모리(PM2) 및 제2 비교부(CM2)를 포함한다.

상기 제2 화소 영상 데이터(PD2)는 상기 L-1번째 수평 구간에 제공되는 이전 제2 화소 영상 데이터(PD2_p) 및 상기 L번째 수평 구간에 제공되는 현재 제2 화소 영상 데이터(PD2_c)를 포함한다.

상기 제2 화소 메모리(PM2)는 상기 이전 제2 화소 영상 데이터(PD2_p)를 저장하고, 상기 이전 제2 화소 영상 데이터(PD2_p)를 상기 제2 비교부(CM2)에 출력한다. 상기 제2 화소 메모리(PM2)는 예를 들어, 상기 이전 제2 화소 영상 데이터(PD2_p)가 제공되는 상기 L-1번째 수평 구간에 상기 이전 제2 화소 영상 데이터(PD2_p)를 수신하여 저장 할 수 있다. 이후, 상기 제2 화소 메모리(PM2)는 상기 L번째 수평 구간에 상기 이전 제2 화소 영상 데이터(PD2_p)를 상기 제2 비교부(CM2)에 출력 할 수 있다.

상기 제2 비교부(CM2)는 상기 이전 제2 화소 영상 데이터(PD2_p) 및 상기 현재 제2 화소 영상 데이터(PD2_c)를 비교하여 상기 제2 선택 신호(SS2)를 생성한다. 본 발명의 일 예로, 상기 제2 비교부(CM2)는 상기 이전 제2 화소 영상 데이터(PD2_p)의 이전 계조값 및 상기 현재 제2 화소 영상 데이터(PD2_c)의 현재 계조값의 차이의 절대값을 산출하고, 상기 차이의 절대값을 근거로 상기 제2 선택 신호(SS2)를 생성할 수 있다. 상기 제2 비교부(CM2)의 동작은 상기 이전 제2 화소 영상 데이터(PD2_p) 및 상기 현재 제2 화소 영상 데이터(PD2_c)를 입력 받아 처리한다는 점을 제외하고는 제1 비교부(CM1)의 동작과 유사하므로, 제2 비교부(CM2)의 동작에 대한 중복되는 설명은 생략한다.

상기 제2 레벨 멀티 플렉서(L-MUX2)는 상기 제1 및 제2 제어 레벨값(LS1, LS2)을 상기 글로벌 설정부(350)로부터 수신하고, 상기 제2 선택 신호(SS2)를 상기 제2 비교부(CM2)로부터 수신한다. 상기 제2 레벨 멀티 플렉서(L-MUX2)는 상기 제2 선택 신호(SS2)를 근거로 상기 제1 및 제2 제어 레벨값 (LS1, LS2) 중 어느 하나를 선택하여 제2 선택 제어 레벨값(SLS2)로써 출력 한다. 예를 들어, 상기 제2 선택 신호(SS2)가 "0"을 갖는 경우 상기 제1 제어 레벨값 (LS1)를 선택하며, 상기 제2 선택 신호(SS2)가 "1"을 갖는 경우 상기 제2 제어 레벨값(LS2)를 선택한다.

상기 제2 활성화 멀티 플렉서(E-MUX2)는 상기 제1 및 제2 활성화 신호(ES1, ES2)를 상기 글로벌 설정부(350)로부터 수신하고, 상기 제2 선택 신호(SS2)를 상기 제2 비교부(CM2)로부터 수신한다. 상기 제2 활성화 멀티 플렉서(E-MUX2)는 상기 제2 선택 신호(SS2)를 근거로 상기 제1 및 제2 활성화 신호(ES1, ES2) 중 어느 하나를 선택하여 제2 선택 활성화 신호(SES2)로써 출력 한다. 예를 들어, 상기 제2 활성화 멀티 플렉서(E-MUX2)는 상기 제2 선택 신호(SS2)가 "0"을 갖는 경우 상기 제1 활성화 신호(ES1)를 선택하며, 상기 제2 선택 신호(SS2)가 "1"을 갖는 경우 상기 제2 제어 레벨값(ES2)를 선택한다.

상기 제2 바이어스 신호 생성부(BSG2)는 상기 전이 레벨값(TL), 상기 제2 선택 제어 레벨값(SLS2), 및 상기 제2 선택 활성화 신호(SES2)를 수신한다. 상기 제2 바이어스 신호 생성부(BSG2)는 상기 제2 선택 활성화 신호(SES2)에 응답하여 상기 전이 레벨값(TL) 및 상기 제2 선택 제어 레벨값(SLS2) 중 어느 하나를 선택하여 제2 바이어스 신호(BS2)를 생성한다.

도 9는 도 6에 도시된 제2 바이어스 신호의 파형도이다.

이하, 도 9를 더 참조하여, 상기 제2 바이어스 신호 생성부(BSG2)에 대하여 설명한다.

보다 구체적으로, 상기 제2 바이어스 신호 생성부(BSG2)는 상기 제2 선택 활성화 신호(SES2)가 로우 레벨 일 때, 상기 전이 레벨값(TL)을 선택하고, 상기 제2 선택 활성화 신호(SES2)가 하이 레벨 일 때, 상기 제2 선택 제어 레벨값(SLS2)을 선택하여 상기 제2 바이어스 신호(BS2)로서 출력한다. 그 결과, 상기 제2 바이어스 신호(BS2)는 상기 제2 전이 구간(TP2) 및 상기 제2 더미 구간(DP2) 동안 상기 전이 레벨값(TL)을 가지며, 상기 제2 제어 구간(CP2) 동안 상기 제2 선택 제어 레벨값(SLS2)을 가진다.

상기 제2 바이어스 전류 생성 유닛(BG2)은 상기 제2 신호 멀티 플렉서(S-MUX2)로부터 상기 제2 바이어스 신호(BS2)를 수신 받고, 상기 제2 바이어스 신호(BS2)에 따라 상기 제2 바이어스 전류(IB2)를 생성한다. 상기 제2 바이어스 전류 생성 유닛(BG2)은 상기 제2 바이어스 전류(IB2)를 상기 제2 버퍼부(BP2)에 출력 한다.

상기 제2 바이어스 전류 생성 유닛(BG2)은 상기 제2 바이어스 신호 생성부(BSG2)로부터 상기 제2 바이어스 신호(BS2)를 수신 받고, 상기 제2 바이어스 신호(BS2)에 따라 상기 제2 바이어스 전류(IB2)를 생성한다. 상기 제2 바이어스 전류 생성 유닛(BG2)은 상기 제2 바이어스 전류(IB2)를 상기 제2 버퍼부(BP2)에 출력 한다. 상기 제2 바이어스 전류 생성 유닛(BG2)은 상기 제1 바이어스 전류 생성 유닛(BG1)과 기능 및 동작이 유사하므로 중복되는 설명은 생략한다.

도 10은 도 5 및 도 6에 도시된 신호들의 타이밍도이다.

이하, 도 5, 도 6, 및 도 10를 참조하여 본 발명의 전체적인 동작에 대하여 예를 들어 설명한다.

본 발명의 일 실시예에서, 상기 이전 제1 화소 영상 데이터(PD1_p)의 이전 계조 값은 256 계조 중 250 계조에 대응하는 값을 가지고, 상기 현재 제1 화소 영상 데이터(PD1_c)의 현재 계조 값이 256 계조 중 255 계조에 대응하는 값을 가질 수 있다.

상기 제1 버퍼부(BP1)는 상기 제1 화소 영상 데이터(PD1)에 대응하는 제1 데이터 전압(DV1)을 출력 한다. 보다 구체적으로, 상기 제1 데이터 전압(DV1)은 상기 L-1 번째 수평 구간의 대부분 동안 상기 이전 제1 화소 영상 데이터(PD1_p)의 이전 계조 값에 대응하는 제1 전압(250G)을 가진다. 한편, 상기 L 번째 수평 구간에는 상기 현재 제1 화소 영상 데이터(PD1_c)의 현재 계조 값에 따라 제2 전압(255G)을 가져야 한다. 상기 제1 데이터 전압(DV1)의 수평 구간에 따른 변화량(또는 차이)은 작다.

한편, 상기 이전 제2 화소 영상 데이터(PD2_p)의 이전 계조 값은 256 계조 중 10 계조에 대응하는 값을 가지고, 상기 현재 제2 화소 영상 데이터(PD2_c) 현재 계조 값은 256 계조 중 255 계조에 대응하는 값을 가질 수 있다.

상기 제2 버퍼부(BP2)는 제2 데이터 전압(DV2)을 출력 한다. 상기 제2 데이터 전압(DV2)은 상기 L-1번째 수평 구간의 대부분 동안 상기 이전 제1 화소 영상 데이터(PD1_p)의 이전 계조 값에 대응하는 제3 전압(10G)를 가진다. 한편, 상기 L번째 수평 구간에는 상기 현재 제2 화소 영상 데이터(PD2_c)의 현재 계조 값에 따라 제2 전압(255)를 가져야 한다. 상기 제2 데이터 전압(DV2)의 수평 구간에 따른 변화량(또는 차이)은 크다.

도 3을 참조하여 전술한 바와 같이, 본 발명의 일 실시예에서 상기 제1 및 제2 제어 레벨값(LS1, LS2)은 서로 상이하게 정의된다. 또한, 상기 제1 전이 구간(TP1), 제1 제어 구간(CP1), 및 상기 제1 더미 구간(DP1)은 각각 상기 제2 전이 구간(TP2), 제2 제어 구간(CP2), 및 상기 제2 더미 구간(DP2)과 동일하다.

상기 L번째 수평구간에 상기 제1 변화 검출부(TD1)는 상기 이전 제1 화소 영상 데이터(PD1_p)의 이전 계조 값 및 상기 현재 제1 화소 영상 데이터(PD1_c)의 현재 계조 값의 차이를 비교하여 "0"의 값을 갖는 상기 제1 선택 신호(SS1)를 생성한다.

상기 제1 활성화 멀티 플렉서(E-MUX1)는 상기 제1 선택 신호(SS1)에 따라 상기 제1 활성화 신호(ES1)를 선택하여 상기 제1 선택 활성화 신호(SES1)으로써 출력하고, 상기 제1 레벨 멀티 플렉서(L-MUX1)는 상기 제1 선택 신호(SS1)에 따라 상기 제1 제어 레벨값(LS1)을 선택하여 상기 제1 선택 제어 레벨값(SLS1)으로써 출력한다. 이후, 상기 제1 바이어스 신호 생성부(BSG1)는 상기 제1 선택 활성화 신호(SES1)가 로우 레벨일 때 상기 전이 레벨값(TL)을 출력하고, 상기 제1 선택 활성화 신호(SES1)가 하이 레벨일 때 상기 제1 선택 제어 레벨값(SLS1)을 선택하여 상기 제1 바이어스 신호(BS1)를 생성한다. 그에 따라, 상기 제1 바이어스 신호(BS1)는 상기 제1 전이 구간(TP1) 및 상기 제1 더미 구간(DP1) 동안 상기 전이 레벨값(TL)을 가지며, 상기 제1 제어 구간(CP1) 동안 상기 제1 제어 레벨값(LS1)을 가진다.

한편, 상기 제2 변화 검출부(TD2)는 상기 이전 제2 화소 영상 데이터(PD2_p)의 이전 계조 값 및 상기 현재 제2 화소 영상 데이터(PD2_c)의 현재 계조 값의 차이를 비교하여 "1"의 값을 갖는 상기 제2 선택 신호(SS2)를 생성한다.

상기 제2 활성화 멀티 플렉서(E-MUX2)는 상기 제2 선택 신호(SS2)에 따라 상기 제2 활성화 신호(ES2)를 선택하여 상기 제2 선택 활성화 신호(SES2)으로써 출력하고, 상기 제2 레벨 멀티 플렉서(L-MUX2)는 상기 제2 선택 신호(SS2)에 따라 상기 제2 제어 레벨값(LS2)을 선택하여 상기 제2 선택 제어 레벨값(SLS2)으로써 출력한다. 이후, 상기 제2 바이어스 신호 생성부(BSG2)는 상기 제2 선택 활성화 신호(SES2)가 로우 레벨일 때 상기 전이 레벨값(TL)을 출력하고, 상기 제2 선택 활성화 신호(SES2)가 하이 레벨일 때 상기 제2 선택 제어 레벨값(SLS2)을 선택하여 상기 제2 바이어스 신호(BS2)를 생성한다. 그에 따라, 상기 제2 바이어스 신호(BS2)는 상기 제2 전이 구간(TP2) 및 상기 제2 더미 구간(DP2) 동안 상기 전이 레벨값(TL)을 가지며, 상기 제2 제어 구간(CP2) 동안 상기 제2 제어 레벨값(LS2)을 가진다.

상기 제1 바이어스 전류 생성 유닛(BG1)은 상기 제1 바이어스 신호(BS1)를 근거로 상기 제1 바이어스 전류(IB1)를 생성하고, 상기 제2 바이어스 전류 생성 유닛(BG2)은 상기 제2 바이어스 신호(BS2)를 근거로 상기 제2 바이어스 전류(IB2)를 생성한다.

그에 따라, 상기 제1 및 제2 전이 구간(TP1, TP2) 및 상기 제1 및 제2 더미 구간(DP1, DP2)에서 상기 제1 및 제2 바이어스 전류(IB1, IB2)는 상기 전이 레벨값(TL)에 대응하는 전이 전류(TI)를 갖는다.

그러나, 상기 제1 및 제2 제어 구간(CP1, CP2)에서, 상기 제1 바이어스 전류(IB1)는 상기 제1 제어 레벨값(LS1)에 대응하는 제1 제어 전류(CI1)을 가지며, 상기 제2 바이어스 전류(IB2)는 상기 제2 제어 레벨값(LS2)에 대응하는 제2 제어 전류(CI2)를 갖는다.

한편, 상기 제1 및 제2 버퍼부(BP1, BP2)는 바이어스 전류에 의하여 바이어스 된다. 상기 제1 및 제2 버퍼부(BP1, BP2)의 슬루 레이트 는 상기 바이어스 전류가 커짐에 따라 커진다. 또한, 상기 제1 및 제2 버퍼부(BP1, BP2)에서 소비되는 전력은 상기 바이어스 전류가 커짐에 따라 커진다.

따라서, 상기 제1 제어 전류(CI1)는 상기 제2 제어 전류(CI2)보다 작으므로, 상기 제1 제어 전류(CI1)에 의해 상기 제1 또는 제2 버퍼부(BP1, BP2)가 바이어스 되는 경우 상기 제1 또는 제2 버퍼부(BP1, BP2)에서 소비하는 전력은, 상기 제2 제어 전류(CI2)에 의해 상기 제1 또는 제2 버퍼부(BP1, BP2)가 바이어스되는 경우 상기 제1 또는 제2 버퍼부(BP1, BP2)에서 소비하는 전력보다 작다.

또한, 상기 제1 제어 전류(CI1)는 상기 제2 제어 전류(CI2)보다 작으므로, 상기 제1 제어 전류(CI1)에 의해 상기 제1 또는 제2 버퍼부(BP1, BP2)가 바이어스되는 경우 상기 제1 또는 제2 버퍼부(BP1, BP2)의 슬루 레이트는, 상기 제2 제어 전류(CI2)에 의해 상기 제1 또는 제2 버퍼부(BP1, BP2)가 바이어스되는 경우 상기 제1 또는 제2 버퍼부(BP1, BP2)의 슬루 레이트보다 작다.

수평 구간에 따라 적게 변하는 제1 데이터 전압(DV1)을 출력하는 상기 제1 버퍼부(BP1)에는 상기 제1 바이어스 전류(IB1)가 제공되고, 수평 구간에 따라 크게 변하는 제2 데이터 전압(DV2)을 출력하는 상기 제2 버퍼부(BP2)에는 상기 제2 버퍼부(BP2)에는 상기 제2 바이어스 전류(IB2)가 제공된다.

이 경우, 상기 제1 및 제2 제어 구간(CP1, CP2) 동안 상기 제2 버퍼부(BP2)는 상기 제1 제어 전류(CI1)보다 큰 제2 제어 전류(CI2)에 의해 바이어스 되므로, 상기 제2 버퍼부(BP2)는 상대적으로 큰 변화량을 갖는 상기 제2 데이터 전압(DV2)을 출력하기에 충분한 슬루 레이트를 확보 할 수 있다. 보다 구체적으로 본 발명의 일 실시예에서, 상기 제2 데이터 전압(DV2)은 큰 변화량을 가지므로, 상기 제2 제어 구간(CP2)의 시작 시점에서 상기 제2 데이터 전압(DV2)은 상기 제2 전압(255G)에 못 미친다. 그러나, 상기 제2 제어 구간(CP2) 동안 상기 제1 제어 전류(CI1)보다 상대적으로 큰 상기 제2 제어 전류(CI1)가 상기 제2 버퍼부(BP2)를 제공 되어, 상기 제2 데이터 전압(DV2)은 빠르게 상기 제2 전압(255G)까지 업 될 수 있다.

한편, 상기 제1 데이터 전압(DV2)은 작은 변화량을 가지므로, 상기 제1 제어 구간(CP1)의 시작 시점에서 이미 상기 제1 데이터 전압(DV1)은 상기 제2 전압(255G)에 이르러, 제1 제어 구간(CP1)에서 상기 제1 버퍼부(BP1)에는 큰 바이어스 전류를 인가해줄 필요가 없다. 상기 제1 제어 구간(CP1) 동안 상기 제1 버퍼부(BP1)는 상기 제2 제어 전류(CI2)보다 작은 제1 제어 전류(CI1)에 의해 바이어스 되므로, 상기 제1 버퍼부(BP1)에서 소비되는 전력은 상기 제2 버퍼부(BP2)에서 소비되는 전력보다 감소될 수 있다.

상술한 내용을 종합 하면, 상기 제1 및 제2 바이어스 유닛(BU1, BU2)은 제1 및 제2 화소 영상 데이터(PD1, PD2)에 따라 각각 제1 및 제2 바이어스 신호(BS1, BS2) 를 생성하여 상기 제1 및 제2 버퍼부(BP1, BP2)에 각각 제공한다.

그에 따라, 상기 제1 및 제2 버퍼부(BP1, BP2)는 제1 및 제2 데이터 전압(DV1, DV2)의 변화량에 부합하는 상기 제1 및 제2 바이어스 전류(IB1, IB2)를 각각 독립적으로 제공 받으며, 상기 제1 및 제2 데이터 전압(DV1, DV2)의 변화량에 부합하는 슬루 레이트들을 각각 갖게 된다. 그 결과, 상기 제1 및 제2 버퍼부(BP1, BP2)에서 소비되는 젼력을 줄 일 수 있다.

또한, 상대적으로 복잡한 회로로 구현되는 상기 글로벌 설정부(350)은 하나만 제공하고, 상기 제1 내지 제n 버퍼부(BP1~BPn)에는 상기 글로벌 설정부(350)으로부터 생성된 신호 및 값들 중에서 화소 데이터에 대응되는 신호 및 값들을 선택하는 기능을 갖는 간단한 회로만으로 구현이 가능한, 상기 제1 내지 제n 바이어스 유닛(BU1~BUn)만이 제공됨으로써, 상기 데이터 드라이버(300)의 레이아웃을 간단히 할 수 있다.

이상에서는 상기 제1 및 제2 바이어스 유닛(BU1, BU2)에 대하여 대표적으로 설명하였지만, 상기 제1 내지 제n 바이어스 유닛(BU1~BUn)은 동일하게 동작 하므로, 나머지 제3 내지 제n 바이어스 유닛(BU3~BUn, 도 2에 도시됨)의 동작에 대한 설명은 생략한다.

도 11은 본 발명의 다른 실시예에 따른 도 2에 도시된 제1 및 제2 활성화 신호의 파형이다. 도 11을 참조하면, 상기 제1 및 제2 제어 구간(CP1, CP2)은 서로 상이하게 정의 될 수 있다. 본 발명의 일 예로 상기 제1 제어 구간(CP1)의 적어도 일부는 상기 제2 제어 구간(CP2)과 오버랩되지 않는다. 또한, 상기 제1 제어 구간(CP1)의 폭은 상기 제2 제어 구간(CP2)의 폭 보다 크며, 상기 제1 및 제2 제어 구간(CP1, CP2)의 종료 시점은 동일할 수 있다. 그에 따라, 상기 제1 제어 구간(CP1)의 시작 시점은 상기 제2 제어 구간(CP2)의 시작 시점 보다 앞선다.

이에 한정되지 않고, 본 발명의 다른 일 실시예로, 상기 제2 제어 구간(CP2)의 적어도 일부는 상기 제1 제어 구간(CP1)과 오버랩되지 않을 수 있으며, 또한 또 다른 일 실시예로, 상기 제1 및 제2 제어 구간(CP1, CP2)는 서로 동일한 폭을 갖고, 서로 다른 시점에서 시작 될 수 있다.

본 발명의 일 예로, 상기 제1 제어 레벨값(LS1)은 상기 전이 레벨값(TL)과 동일 할 수 있다.

도 12는 본 발명의 다른 실시예에 따른 도 5 및 도 6에 도시된 신호들의 타이밍도이다.

도 5, 도 6, 및 도 12를 참조하여, 본 발명의 다른 실시예에 따른 전체적인 동작을 설명한다.

도 12에 도시된 제1 및 제2 데이터 전압(DV1, DV2), 이와 관련된 제1 및 제2 화소 영상 데이터(PD1, PD2), 및 제1 및 제2 선택 신호(SS1, SS2)는 도 10을 참조하여 설명하였으므로, 중복되는 설명은 생략한다. 또한, 본 발명의 다른 실시예에서의 상기 제1 및 제2 활성화 멀티 플렉서(E-MUX1, E-MUX2) 및 상기 제1 및 제2 레벨 멀티 플렉서(L-MUX1, L-MUX2)의 동작에 대하여도 도 5 및 도 6을 참조하여 설명하였으므로, 중복되는 설명은 생략한다.

상기 제1 바이어스 신호 생성부(BSG1)는 상기 제1 선택 활성화 신호(SES1)가 로우 레벨일 때 상기 전이 레벨값(TL)을 출력하고, 상기 제1 선택 활성화 신호(SES1)가 하이 레벨일 때 상기 제1 선택 제어 레벨값(SLS1)을 선택하여 상기 제1 바이어스 신호(BS1)를 생성한다. 그에 따라, 상기 제1 바이어스 신호(BS1)는 상기 제1 전이 구간(TP1) 및 상기 제1 더미 구간(DP1) 동안 상기 전이 레벨값(TL)을 가지며, 상기 제1 제어 구간(CP1) 동안 상기 제1 제어 레벨값(LS1)을 가진다.

상기 제2 바이어스 신호 생성부(BSG2)는 상기 제2 선택 활성화 신호(SES2)가 로우 레벨일 때 상기 전이 레벨값(TL)을 출력하고, 상기 제2 선택 활성화 신호(SES2)가 하이 레벨일 때 상기 제2 선택 제어 레벨값(SLS2)을 선택하여 상기 제2 바이어스 신호(BS2)를 생성한다. 그에 따라, 상기 제2 바이어스 신호(BS2)는 상기 제2 전이 구간(TP2) 및 상기 제2 더미 구간(DP2) 동안 상기 전이 레벨값(TL)을 가지며, 상기 제2 제어 구간(CP2) 동안 상기 제2 제어 레벨값(LS2)을 가진다.

상기 제1 바이어스 전류(IB1)는 상기 제1 전이 구간(TP1), 및 상기 제1 더미 구간(DP1) 동안 상기 전이 전류(TI)를 가지며, 상기 제1 제어 구간(CP1) 동안 상기 제1 제어 전류(CI1)를 갖는다. 또한, 상기 제2 바이어스 전류(IB2)는 상기 제2 전이 구간(TP2), 및 상기 제2 더미 구간(DP2) 동안 상기 전이 전류(TI)를 가지며, 상기 제2 제어 구간(CP2) 동안 상기 제1 제어 전류(CI1) 를 갖는다.

한편, 상기 전이 전류(TI)는 상기 제1 및 제2 제어 전류(CI1, CI2)보다 크므로, 상기 전이 전류(TI)에 의해 상기 제1 또는 제2 버퍼부(BP1, BP2)가 바이어스 되는 경우 상기 제1 또는 제2 버퍼부(BP1, BP2)에서 소비하는 전력은, 상기 제1 및 제2 제어 전류(CI1, CI2)에 의해 상기 제1 또는 제2 버퍼부(BP1, BP2)가 바이어스되는 경우 상기 제1 또는 제2 버퍼부(BP1, BP2)에서 소비하는 전력보다 크다.또한, 이 경우 상기 제1 또는 제2 버퍼부(BP1, BP2)의 슬루 레이트는, 상기 제1 및 제2 제어 전류(CI1, CI2)에 의해 상기 제1 및 제2 버퍼부(BP1, BP2)에 인가되는 경우 상기 제1 및 제2 버퍼부(BP1, BP2)의 슬루 레이트보다 크다.

상기 제1 버퍼부(BP1)에는 상기 제1 바이어스 전류(IB1)가 제공되고, 상기 제2 버퍼부(BP2)에는 상기 제2 바이어스 전류(IB2)가 제공된다.

상기 제1 버퍼부(BP1)에는 상기 제2 전이 구간(TP2)보다 작은 폭을 갖는 상기 제1 전이 구간(TP1)동안 상기 전이 전류(TI)가 제공 되고, 상기 제2 제어 구간(CP2)보다 큰 폭을 갖는 상기 제1 제어 구간(CP1) 동안 상기 제1 제어 전류(CI1)가 제공되므로, 상기 제1 버퍼부(BP1)에서 소비되는 전력은 상기 제2 버퍼부(BP2)에서 소비되는 전력보다 감소될 수 있다.

또한, 상기 제2 버퍼부(BP2)에는 상기 제1 전이 구간(TP1)보다 큰 폭을 갖는 상기 제2 전이 구간(TP2) 동안 상기 전이 전류(TI)가 제공되므로, 상기 제2 버퍼부(BP2)는 상대적으로 큰 변화량을 갖는 상기 제2 데이터 전압(DV2)을 출력하기에 충분한 시간 동안 상기 제1 전이 전류(TI)에 대응되는 슬루 레이트를 확보 할 수 있다.

상술한 내용을 종합 하면, 상기 제1 및 제2 바이어스 유닛(BU1, BU2)은 제1 및 제2 화소 영상 데이터(PD1, PD2)에 따라 각각 제1 및 제2 바이어스 신호(BS1, BS2) 중 어느 하나를 선택하여, 선택한 어느 하나에 대응하는 바이어스 전류를 제공한다.

이상에서는 상기 제1 및 제2 바이어스 유닛(BU1, BU2)에 대하여 대표적으로 설명하였지만, 상기 제1 내지 제n 바이어스 유닛(BS1~BUn, 도 2에 도시됨)은 동일하게 동작 하므로, 나머지 제3 내지 제n 바이어스 유닛(BU3~BUn, 도 2에 도시됨)의 동작에 대한 설명은 생략한다.

도 13은 본 발명의 또 다른 실시예에 따른 글로벌 설정부의 블록도 이며, 도 14는 본 발명의 또 다른 실시예에 따른 제1 바이어스 유닛의 블록도 이다.

도 12를 참조하면, 글로벌 설정부(350)는 상기 전이 레벨값(TL), 복수의 제어 레벨값, 및 복수의 활성화 신호를 제공할 수 있다. 본 발명의 일예로 상기 제어 레벨값들은 제1 내지 제4 제어 레벨값(MS1~MS4)을 포함하며, 상기 활성화 신호들은 제1 내지 제4 활성화 신호(FS1~FS4)를 포함할 수 있다.

도 12에 도시된 상기 제1 내지 제4 활성화 신호(FS1~FS4)의 파형은 도 3에서 설명한 상기 제1 및 제2 활성화 신호(ES1, ES2)의 파형과 유사하다. 보다 구체적으로, 상기 제1 활성화 신호(FS1)는 제1 전이 구간 및 제1 더미 구간 동안 로우 레벨을 가지며, 제1 제어 구간 동안 하이 레벨을 가질 수 있다. 상기 제2 활성화 신호(FS2)는 제2 전이 구간 및 제2 더미 구간 동안 로우 레벨을 가지며, 제2 제어 구간 동안 하이 레벨을 가질 수 있다. 상기 제3 활성화 신호(FS3)는 제3 전이 구간 및 제3 더미 구간 동안 로우 레벨을 가지며, 제3 제어 구간 동안 하이 레벨을 가질 수 있다. 상기 제4 활성화 신호(FS4)는 제4 전이 구간 및 제4 더미 구간 동안 로우 레벨을 가지며, 제4 제어 구간 동안 하이 레벨을 가질 수 있다. 상기 제1 내지 제4 제어 구간 중 적어도 어느 하나의 제어 구간은 다른 제어 구간들과 상이 하게 정의 될 수 있다.

상기 제1 내지 제4 제어 레벨값(MS1~MS4) 중 적어도 어느 하나의 제어 레벨값은 다른 제어 레벨값들과 상이 하게 정의 될 수 있다.

상기 글로벌 설정부(350)는 상기 메모리(351), 상기 제어 레벨값 생성부(352), 상기 활성화 신호 생성부(353), 및 상기 바이어스 신호 생성부(554)를 포함한다.

상기 메모리(351)는 상기 전이 레벨값(TL)과 상기 제1 내지 제4 제어 레벨값(MS1~MS4)과의 차이에 관한 정보를 각각 갖는 제1 내지 제4 바이어스 차이값(BD1~BD4)을 저장하며, 상기 제1 내지 제4 제어 구간의 시작 시점에 관한 정보를 각각 갖는 제1 내지 제4 제어 시작 시점(CS1~CS4) 및 상기 제1 내지 제4 제어 구간의 종료 시점에 관한 정보를 갖는 제1 내지 제4 제어 종료 시점(CT1~CT4)를 저장한다.

상기 제어 레벨값 생성부(352)는 상기 전이 레벨값(TL), 및 상기 제1 내지 제4 바이어스 차이값(BD1~BD4)을 상기 메모리(351)로부터 수신한다. 상기 제어 레벨값 생성부(352)는 상기 제1 내지 제4 전이 레벨값(TV1~TV4)으로부터 상기 제1 내지 제4 바이어스 차이값(BD1~BD4)을 각각 감산하여 제1 내지 제4 제어 레벨값(LS1~LS4)을 각각 생성한다.

상기 활성화 신호 생성부(353)는 상기 클록 신호(CLK)를 수신한다. 상기 활성화 신호 생성부(353)는 상기 제1 내지 제4 제어 시작 시점(CS1~CS4) 및 상기 제1 내지 제4 제어 종료 시점(CT1~CT4)을 근거로 상기 제1 내지 제4 제어 구간을 각각 결정하는 제1 내지 제4 활성화 신호(FS1~FS4)를 생성한다. 상기 활성화 신호 생성부(353)의 동작에 대하여는 도 3을 참조하여 설명하였으므로 중복되는 설명은 생략한다.

도 14를 참조하면, 상기 제1 바이어스 유닛(BU1)은 제1 바이어스 신호 생성 유닛(TU1) 및 상기 제1 바이어스 전류 생성 유닛(BG1)을 포함한다. 또한, 상기 제1 바이어스 신호 생성 유닛(TU1)은 제1 변화 검출부(UD1), 제1 활성화 멀티 플렉서(D-MUX1), 제1 레벨 멀티 플렉서(M-MUX1), 및 상기 제1 바이어스 신호 생성부(BSG1)를 포함한다.

상기 제1 변화 검출부(UD1)는 상기 제1 화소 영상 데이터(PD1)를 수신하고, 상기 제1 화소 영상 데이터(PD1)에 따라 제1 선택 신호(SS1)를 생성한다. 상기 제1 변화 검출부(UD1)는 상기 제1 화소 메모리(PM1) 및 제1 비교부(DM1)를 포함한다.

상기 제1 비교부(DM1)는 상기 이전 제1 화소 영상 데이터(PD1_p) 및 상기 현재 제1 화소 영상 데이터(PD1_c)를 비교하여 상기 제1 선택 신호(SS1)를 생성한다. 본 발명의 일 예로, 상기 제1 비교부(DM1)는 상기 이전 제1 화소 영상 데이터(PD1_p)의 이전 계조값 및 상기 현재 제1 화소 영상 데이터(PD1_c)의 현재 계조값의 차이의 절대값을 산출하고, 상기 차이의 절대값을 근거로 상기 제1 선택 신호(SS1)를 생성할 수 있다.

본 발명의 일 예로 제1 비교부(DM1)는 상기 현재 제1 화소 영상 데이터(PD1_c)의 상위 2비트 및 상기 이전 제1 화소 영상 데이터(PD1_p)의 상위 2비트를 비교하여 상기 제1 선택 신호(SS1)를 생성 할 수 있다. 그에 따라, 상기 제1 선택 신호(SS1)는 "00", "01", "10", "11" 4개의 값을 가질 수 있다.

상기 제1 레벨 멀티 플렉서(M-MUX1)는 상기 제1 내지 제4 제어 레벨값 (MS1~MS4)를 상기 글로벌 설정부(350)로부터 수신하고, 상기 제1 선택 신호(SS1)를 상기 제1 비교부(DM1)로부터 수신한다. 상기 제1 레벨 멀티 플렉서(M-MUX1)는 상기 제1 선택 신호(SS1)를 근거로 상기 제1 내지 제4 제어 레벨값 (MS1~MS4) 중 어느 하나를 선택하여 상기 제1 선택 제어 레벨값(SLS1)로써 출력 한다. 예를 들어, 상기 제1 선택 신호(SS1)가 "00"을 갖는 경우 상기 제1 제어 레벨값 (MS1)를 선택하며, 상기 제1 선택 신호(SS1)가 "1"을 갖는 경우 상기 제2 제어 레벨값(MS2)를 선택한다. 또한, 상기 제1 선택 신호(SS1)가 "10"을 갖는 경우 상기 제3 제어 레벨값 (MS3)를 선택하며, 상기 제1 선택 신호(SS1)가 "11"을 갖는 경우 상기 제4 제어 레벨값(MS4)를 선택한다.

상기 제1 활성화 멀티 플렉서(D-MUX1)는 상기 제1 내지 제4 활성화 신호(FS1~FS4)를 상기 글로벌 설정부(350)로부터 수신하고, 상기 제1 선택 신호(SS1)를 상기 제1 비교부(DM1)로부터 수신한다. 상기 제1 활성화 멀티 플렉서(D-MUX1)는 상기 제1 선택 신호(SS1)를 근거로 상기 제1 내지 제4 활성화 신호(ES1~ES4) 중 어느 하나를 선택하여 상기 제1 선택 활성화 신호(SES1)로써 출력 한다. 예를 들어, 상기 제1 활성화 멀티 플렉서(D-MUX1)는 상기 제1 선택 신호(SS1)가 "00"을 갖는 경우 상기 제1 활성화 신호(FS1)를 선택하며, 상기 제1 선택 신호(SS1)가 "01"을 갖는 경우 상기 제2 활성화 신호(FS2)를 선택한다. 또한, 상기 제1 활성화 멀티 플렉서(D-MUX1)는 상기 제1 선택 신호(SS1)가 "10"을 갖는 경우 상기 제3 활성화 신호(FS3)를 선택하며, 상기 제1 선택 신호(SS1)가 "11"을 갖는 경우 상기 제4 활성화 신호(FS4)를 선택한다.

상기 제1 바이어스 전류 생성 유닛(BG1)은 상기 제1 바이어스 신호 생성부(BSG1)로부터 상기 제1 바이어스 신호(BS1)를 수신 받고, 상기 제1 바이어스 신호(BS1)에 따라 상기 제1 바이어스 전류(IB1)를 생성한다. 상기 제1 바이어스 전류 생성 유닛(BG1)은 상기 제1 바이어스 전류(IB1)을 상기 제1 버퍼부(BP1)에 출력 한다.

도 13 및 도 14를 통해 설명된 본 발명의 일 실시예에서는, 상기 글로벌 설정부(350)가 4개의 제어 레벨값 및 4개의 활성화 신호를 생성하고, 상기 제1 바이어스 신호 생성 유닛(TU1)이 상기 제1 화소 영상 데이터(PD1)의 상위 2비트를 비교하여 하나의 제어 레벨값 및 활성화 신호를 선택하여, 이들을 근거로 바이어스 신호를 생성한다.

그러나, 본 발명의 일 실시예는 이에 한정되지 않고 더욱 확장될 수 있다. 보다 구체적으로 상기 글로벌 설정부(350)는 2ⁱ개(i는 자연수)의 제어 레벨값 및 활성화 신호를 생성할 수 있으며, 상기 제1 바이어스 신호 생성 유닛(TU1)은 상기 제1 화소 영상 데이터(PD1)의 상위로부터 i개의 상위 비트를 비교하여 2ⁱ개의 제어 레벨값 중 어느 하나를 선택하고, 2ⁱ개의 활성화 신호 중 어느 하나를 선택 할 수 있다.

이와 같이, 상기 제1 바이어스 신호 생성 유닛(TU1)에서 선택 할 수 있는 제어 레벨값 및 활성화 신호의 개수 가 많아 질수록 상기 제1 바이어스 신호 생성 유닛(TU1)은 상기 제1 데이터 전압(DV1)의 변화량에 보다 미세하게 부합하는 바이어스 신호를 생성 할 수 있다. 그에 따라, 상기 제1 버퍼부(BP1)는 상기 제1 데이터 전압(DV1)의 변화량에 부합하는 제1 바이어스 전류(IB1)를 수신 받으며 상기 제1 데이터 전압(DV1)의 변화량에 부합하는 슬루 레이트를 갖게 되고, 상기 제1 버퍼부(BP1)에서 소비되는 전력은 감소될 수 있다.

도 15 는 본 발명의 또 다른 실시예에 따른 글로벌 설정부의 블록도 이다.

도 15를 참조하면, 상기 글로벌 설정부(350)은 영상 판단부(355)를 포함한다. 상기 영상 판단부(355)는 상기 입력 영상 데이터(Idata)를 수신 받고, 상기 입력 영상 데이터(Idata)를 분석한 결과를 근거로, 상기 전이 레벨값(TL), 상기 제1 및 제2 바이어스 차이값(BD1, BD2), 상기 제1 및 제2 제어 시작 시점(CS1, CS2), 및 상기 제1 및 제2 제어 종료 시점(CT1, CT2) 중 적어도 어느 하나를 생성하여 상기 메모리(351)에 출력 할 수 있다.

보다 구체적으로, 상기 영상 판단부(355)는 상기 입력 영상 데이터(Idata)를 분석하여, 상기 입력 영상 데이터(Idata)의 평균 계조값을 판단하고, 상기 평균 계조값을 근거로 상기 전이 레벨값(TL), 상기 제1 및 제2 바이어스 차이값(BD1, BD2), 상기 제1 및 제2 제어 시작 시점(CS1, CS2), 및 상기 제1 및 제2 제어 종료 시점(CT1, CT2) 중 적어도 어느 하나를 생성할 수 있다.

본 발명의 일 예로 상기 영상 판단부(355)는 각 수평 구간 마다 주기적으로 상기 입력 영상 데이터를 분석하여, 상기 제1 및 제2 바이어스 차이값(BD1, BD2), 상기 제1 및 제2 제어 시작 시점(CS1, CS2), 및 상기 제1 및 제2 제어 종료 시점(CT1, CT2) 중 적어도 어느 하나를 새로이 생성 할 수 있다.

이와 같이, 영상 판단부(355)가 구비되는 경우, 상기 제1 및 제2 제어 레벨값(LS1, LS2) 및 상기 제1 및 제2 활성화 신호(ES1, ES2)의 파형은 각 수평 구간의 상기 입력 영상 데이터(Idata)에 따라 다르게 결정 될 수 있다.

본 발명의 일 예에서, 상기 영상 판단부(355)는 상기 데이터 드라이버(300)의 일 구성으로써 구비 된다. 그러나, 다른 실시예로, 상기 영상 판단부(355)는 상기 타이밍 콘트롤러(400)에 구비될 수 있다. 또한, 상기 영상 판단부(355)는 상기 타이밍 콘트롤러(400)와는 별도의 카드 또는 보드로 이루어져 상기 이미지 소스와 상기 타이밍 콘트롤러(400) 사이에 구비되거나, 상기 이미지 소스와 상기 타이밍 콘트롤러(400) 사이에 연결된 장치 또는 유닛 내에 구비될 수도 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시 패널 200: 데이터 드라이버
300: 게이트 드라이버 400: 타이밍 콘트롤러
350: 글로벌 설정부 BU1~BUn: 제1 내지 제n 바이어스 유닛

Claims

화소 영상 데이터들에 대응하는 데이터 전압들을 각각 출력하는 복수의 버퍼부들;
상기 복수의 버퍼부들에 일대일 대응되어 제공되고, 상기 버퍼부들을 각각 구동하는 복수의 바이어스 유닛; 및
설정 신호를 상기 바이어스 유닛들에 제공하는 글로벌 설정부를 포함하며,
상기 설정 신호는,
전이 레벨값, 복수의 제어 레벨값 및 활성화 신호를 포함하고,
상기 바이어스 유닛들 각각은,
상기 화소 영상 데이터들 중 대응되는 화소 영상 데이터를 근거로 상기 제어 레벨값들 중 어느 하나를 선택하고,
상기 활성화 신호의 전이 구간에 상기 선택된 전이 레벨값에 대응되는 제1 레벨값을 갖고, 상기 활성화 신호의 제어 구간에 상기 선택된 제어 레벨값에 대응되는 제2 레벨값을 갖는 바이어스 신호를 생성하는 바이어스 신호 생성 유닛; 및
상기 바이어스 신호에 따라 바이어스 전류들 중 해당 바이어스 전류를 생성하여 상기 버퍼부들 중 대응되는 버퍼부에 공급하는 전류 생성 유닛을 포함하는 것을 특징으로 하는 데이터 드라이버.
제1 항에 있어서,
입력 영상 데이터를 수신하고, 샘플링 신호에 따라 상기 입력 영상 데이터로부터 상기 화소 영상 데이터들을 샘플링 하는 샘플링 래치; 및
상기 화소 영상 데이터들을 상기 데이터 전압들로 각각 변환하고, 상기 데이터 전압들을 상기 버퍼부들에 각각 출력하는 디지털 아날로그 변환부를 더 포함하며,
상기 바이어스 신호 생성 유닛은 상기 샘플링 래치로부터 상기 대응되는 화소 영상 데이터를 수신 받는 것을 특징으로 하는 데이터 드라이버.
삭제
제2항에 있어서
상기 활성화 신호는 복수로 제공되며, 상기 활성화 신호들은 서로 다른 전이 구간들 및 제어 구간들을 정의 하며,
상기 바이어스 신호 생성 유닛은 상기 대응되는 화소 영상 데이터를 근거로 상기 활성화 신호들 중 어느 하나를 선택하고, 상기 선택된 활성화 신호의 전이 구간 및 제어 구간에 각각 상기 제1 레벨값 및 상기 선택된 제2 레벨값을 갖도록 상기 바이어스 신호를 생성하는 것을 특징으로 하는 데이터 드라이버.
제4항에 있어서,
상기 바이어스 신호 생성 유닛은 변화 검출부, 활성화 멀티 플렉서, 레벨 멀티 플렉서, 및 바이어스 신호 생성부를 포함하며,
상기 변화 검출부는 상기 대응되는 화소 영상 데이터를 수신하고, 상기 대응되는 화소 영상 데이터를 근거로 선택 신호를 생성하며,
상기 활성화 멀티 플렉서는 상기 선택 신호를 근거로 상기 활성화 신호들 중 어느 하나를 선택하여 상기 선택된 활성화 신호로써 출력하고,
상기 레벨 멀티 플렉서는 상기 선택 신호를 근거로 상기 제어 레벨값들 중 어느 하나를 선택하여 상기 선택된 제어 레벨값으로써 출력하고,
상기 바이어스 신호 생성부는 상기 선택된 활성화 신호에 응답하여, 상기 선택된 활성화 신호의 전이 구간에 상기 제1 레벨값을 선택하고, 상기 선택된 활성화 신호의 제어 구간에 상기 제2 레벨값을 선택하여 상기 바이어스 신호를 생성하는 것을 특징으로 하는 데이터 드라이버.
제5 항에 있어서
상기 제어 구간들 및 상기 전이 구간들은 수평 구간 마다 제공되는 것을 특징으로 하는 데이터 드라이버.
제6 항에 있어서,
상기 전이 구간들은 상기 수평 구간 내에서 상기 제어 구간들에 앞서며, 상기 제2 레벨값은 상기 제1 레벨값보다 큰 것을 특징으로 하는 데이터 드라이버.
제5항에 있어서,
상기 대응되는 화소 영상 데이터는 L-1번째 수평 구간에 제공되는 이전 화소 영상 데이터 및 L번째 수평 구간에 제공되는 현재 화소 영상 데이터를 포함하며,
상기 변화 검출부는 상기 이전 화소 영상 데이터를 저장하는 화소 메모리; 및 상기 이전 화소 영상 데이터의 이전 계조값 및 상기 현재 화소 영상 데이터의 현재 계조값의 차이의 절대값을 산출하고, 상기 산출된 차이의 절대값에 따라 상기 선택 신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 데이터 드라이버.
제8 항에 있어서,
상기 비교부는 상기 이전 화소 영상 데이터 및 상기 현재 화소 영상 데이터의 상위로부터 i개(i는 자연수)의 상위 비트를 비교하여 상기 선택 신호를 생성하고,
상기 제어 레벨값들 및 상기 활성화 신호들 각각은 2ⁱ개로 제공되는 것을 특징으로 하는 데이터 드라이버.
제9항에 있어서,
상기 i는 1 이고,
상기 비교부는 상기 이전 화소 영상 데이터 및 상기 현재 화소 영상 데이터를 입력 받아 XOR 연산하는 것을 특징으로 하는 데이터 드라이버.
제4항에 있어서,
상기 글로벌 설정부는 상기 전이 레벨값으로부터 바이어스 차이값들을 각각 감산 하여 상기 제어 레벨값들을 각각 생성하는 제어 레벨값 생성부를 포함하는 것을 특징으로 하는 데이터 드라이버.
제11 항에 있어서,
상기 글로벌 설정부는 활성화 신호 생성부를 더 포함하며,
상기 활성화 신호 생성부는 상기 제어 구간들의 시작 시점들에 대한 정보를 갖는 제어 시작 시점들 및 상기 제어 구간들의 종료 시점들에 대한 정보를 갖는 제어 종료 시점들을 근거로 상기 활성화 신호들을 각각 생성하는 것을 특징으로 하는 데이터 드라이버.
제12 항에 있어서,
상기 글로벌 설정부는 상기 입력 영상 데이터를 수신하고, 상기 입력 영상 데이터를 분석한 결과를 근거로 상기 전이 레벨값, 상기 바이어스 차이값들, 상기 제어 시작 시점들, 및 상기 제어 종료 시점들 중 적어도 어느 하나를 생성하는 영상 판단부를 더 포함하는 것을 특징으로 하는 데이터 드라이버.
제13항에 있어서,
상기 영상 판단부는 각 수평 구간마다 상기 입력 영상 데이터를 분석하고, 상기 전이 레벨값, 상기 바이어스 차이값들, 상기 제어 시작 시점들, 및 상기 제어 종료 시점들 중 적어도 어느 하나를 새로이 생성하는 것을 특징으로 하는 데이터 드라이버.
화소 영상 데이터들에 대응하는 데이터 전압들을 복수의 버퍼부들을 통해 각각 출력하는 단계;
상기 버퍼부들에 일대일 대응되어 제공되는 복수의 바이어스 유닛들을 통해 상기 버퍼부들을 각각 구동하는 단계; 및
상기 바이어스 유닛들에 전이 레벨값, 복수의 제어 레벨값 및 활성화 신호를 제공하는 단계를 포함하며,
상기 버퍼부들을 각각 구동하는 단계는
상기 화소 영상 데이터들 중 대응되는 화소 영상 데이터를 근거로 상기 제어 레벨값들 중 어느 하나를 선택하는 단계;
상기 활성화 신호에 정의되는 전이 구간에 상기 전이 레벨값에 대응하는 제1 레벨값을 갖고, 상기 활성화 신호에 정의되는 제어 구간에 상기 선택된 제어 레벨값에 대응되는 제2 레벨값을 갖는 바이어스 신호를 생성하는 단계; 및
상기 바이어스 신호에 따라 바이어스 전류를 생성하여 상기 버퍼부들 중 대응되는 버퍼부에 공급하는 단계를 포함하는 것을 특징으로 하는 데이터 드라이버의 구동방법.