KR20130128933A - 소스 드라이버 - Google Patents

소스 드라이버 Download PDF

Info

Publication number
KR20130128933A
KR20130128933A KR1020120053154A KR20120053154A KR20130128933A KR 20130128933 A KR20130128933 A KR 20130128933A KR 1020120053154 A KR1020120053154 A KR 1020120053154A KR 20120053154 A KR20120053154 A KR 20120053154A KR 20130128933 A KR20130128933 A KR 20130128933A
Authority
KR
South Korea
Prior art keywords
data
bias control
source
control signal
bias
Prior art date
Application number
KR1020120053154A
Other languages
English (en)
Inventor
김승현
이재연
임상훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120053154A priority Critical patent/KR20130128933A/ko
Priority to US13/895,475 priority patent/US20130307838A1/en
Priority to TW102117461A priority patent/TW201403563A/zh
Publication of KR20130128933A publication Critical patent/KR20130128933A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 기술적 사상에 따른 소스 드라이버는, 각각, 바이어스 제어신호에 응답하여 슬루 레이트가 제어되고 디스플레이 데이터에 상응하는 소스 구동 전압을 발생하는 소스 엠프를 포함하는 복수의 소스 구동부 및 상기 복수의 소스 구동부 각각에 대응되는 복수의 바이어스 제어신호를 순차적으로 생성하여 대응되는 소스 구동부에 순차적으로 제공하고, 상기 소스 엠프에 순차적으로 제공되는 두 디스플레이 데이터의 차이를 기초로 바이어스 제어신호를 생성하는 바이어스 제어신호 생성부를 포함하는 소스 드라이버.

Description

소스 드라이버 {Source Driver}
본 발명은 소스 드라이버 및 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 슬루 레이트를 조절할 수 있는 소스 드라이버와 이를 구비하는 디스플레이 장치에 관한 것이다.
디스플레이 패널이 고해상도화, 대형화가 진행됨에 따라 고품질의 이미지를 표시하기 위해서 소스 드라이버가 빠른 슬루 레이트 특성을 갖으면서도 저전력으로 동작될것이 요구되고 있다.
본 발명의 기술적 사상이 해결하려는 과제는 소스 엠프의 슬루 레이트를 적응적으로 조절함으로써, 전력 소모를 최소화하는 소스 드라이버를 제공하는데 있다.
본 발명의 기술적 사상이 해결하려는 다른 과제는 상기 소스 드라이버를 구비하는 디스플레이 장치를 제공하는데 있다.
본 발명의 기술적 사상에 따른 소스 드라이버는, 각각, 바이어스 제어신호에 응답하여 슬루 레이트가 제어되고 디스플레이 데이터에 상응하는 소스 구동 전압을 발생하는 소스 엠프를 포함하는 복수의 소스 구동부 및 상기 복수의 소스 구동부 각각에 제공되는 복수의 바이어스 제어신호를 순차적으로 생성하여, 대응되는 소스 구동부에 순차적으로 제공하고, 상기 소스 엠프에 순차적으로 제공되는 두 디스플레이 데이터의 차이를 기초로 바이어스 제어신호를 생성하는 바이어스 제어신호 생성부를 포함한다.
실시예들에 있어서, 상기 소스 엠프는, 상기 바이어스 제어신호에 응답하여 바이어스 전류의 양이 제어됨으로써, 상기 슬루 레이트가 조절될 수 있다.
실시예들에 있어서, 상기 바이어스 제어신호 생성부는, 상기 두 디스플레이 데이터의 차이가 클수록 상기 소스 엠프의 바이어스 전류를 크게하기 위한 상기 바이어스 제어신호를 발생할 수 있다.
실시예들에 있어서, 상기 소스 드라이버는, 상기 소스 엠프에 바이어스 전압을 제공하는 바이어스 전압 생성부를 더 포함하고, 상기 소스 엠프는 상기 바이어스 전압에 응답하여 기준 바이어스 전류가 생성되고, 상기 바이어스 제어신호에 응답하여 상기 바이어스 전류의 양이 제어될 수 있다.
실시예들에 있어서, 상기 두 디스플레이 데이터 중 선행하여 상기 소스 엠프에 제공되는 디스플레이 데이터의 적어도 일부를 버퍼링하여 이전 데이터로서 출력하는 라인 버퍼 및 상기 두 디스플레이 데이터 중 후행하여 상기 소스 엠프에 제공되는 데이터의 적어도 일부에 해당하는 현재 데이터 및 상기 이전 데이터의 차이를 소정의 값과 비교하여 상기 바이어스 제어신호를 발생하는 비교부를 포함할 수 있다.
실시예들에 있어서, 상기 복수의 소스 구동부 각각은, 상기 바이어스 제어신호와 상기 디스플레이 데이터를 수신하여 저장하는 데이터 래치, 복수개의 계조 전압들 중 상기 디스플레이 데이터에 상응하는 하나의 계조 전압을 선택하여 출력하는 디지털-아날로그 변환부 및 상기 바이어스 제어신호에 응답하여 슬루 레이트가 조절되고, 상기 선택된 계조 전압을 인가받아 상기 소스 구동 전압으로서 출력하는 소스 엠프를 포함할 수 있다.
실시예들에 있어서, 상기 복수의 소스 구동부 각각은, 시분할적으로 상기 디스플레이 패널의 다수의 소스 라인을 순차적으로 구동할 수 있다.
실시예들에 있어서, 상기 두 디스플레이 데이터는, 상기 복수의 소스 구동부 각각에 순차적으로 제공되고 각각 상기 제1, 제2 및 제3 이전 데이터를 포함하는, 이전 디스플레이 데이터 및 현재 디스플레이 데이터에 포함되고, 상기 현재 디스플레이 데이터는 상기 소스 엠프에 순차적으로 제공되는 제1 현재 데이터, 제2 현재 데이터 및 제3 현재 데이터를 포함하고, 상기 바이어스 제어신호 생성부는, 상기 이전 디스플레이 데이터 중 상기 제3 데이터를 버퍼링하여 이전 데이터로서 출력하는 라인 버퍼, 상기 이전 데이터와 상기 제1 현재 데이터의 차이를 기초로 제1 바이어스 제어신호를 발생하는 제1 비교기, 상기 제1 현재 데이터와 상기 제2 현재 데이터의 차이를 기초로 제2 바이어스 제어신호를 발생하는 제2 비교기 및 상기 제2 현재 데이터와 상기 제3 현재 데이터의 차이를 기초로 제3 바이어스 제어신호를 발생하는 제3 비교기를 구비할 수 있다.
실시예들에 있어서, 상기 바이어스 제어신호 생성부는, 상기 제1, 제2 및 제3 바이어스 제어신호를 병렬적으로 생성하고, 동시에 상기 복수의 소스 구동부 중 대응되는 하나의 소스 구동부로 병렬적으로 출력할 수 있다.
실시예들에 있어서, 상기 복수의 소스 구동부 각각은, 상기 제1, 제2, 제3 바이어스 제어신호 및 상기 제1, 제2 및 제3 디스플레이 데이터를 수신하여 저장하는 데이터 래치, 채널 선택 신호에 응답하여, 상기 바이어스 제어신호들 각각을 순차적으로 선택하여 출력하고, 상기 디스플레이 데이터들 각각을 순차적으로 선택하여 출력하는 멀티플렉서, 복수의 계조 전압들 중 상기 선택된 데이터에 상응하는 하나의 계조 전압을 선택하여 출력하는 디지털-아날로그 변환부, 상기 선택된 바이어스 제어신호에 응답하여 슬루 레이트가 조절되고, 상기 선택된 계조 전압을 인가받아 소스 구동 전압으로서 출력하는 소스 엠프, 및 상기 채널 선택 신호에 응답하여, 상기 소스 구동 전압을 제1 채널, 제2 채널 및 제3 채널을 통하여 순차적으로 출력하는 채널 선택부를 포함할 수 있다.
본 발명에 따른 소스 드라이버는 출력 전압의 변화에 따라 각각의 소스 엠프의 슬루 레이트가 적응적으로 조절된다. 따라서, 디스플레이 패널을 구동하는데 있어서 필요한 소모 전력이 줄어드는 효과가 있다. 또한, 각각의 소스 엠프에 제공되는 바이어스 제어신호를 시분할적으로 생성하여 제공하므로 바이어스 제어신호를 생성하기 위한 회로의 면적을 감소시킬 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 소스 드라이버를 나타낸 블록도이다.
도 2는 도 1의 바이어스 제어신호 생성부의 일 예를 나타낸 도면이다.
도 3은 도 1의 소스 구동부의 일 예를 나타낸 블록도이다.
도 4는 도 3의 소스 엠프의 일 예를 나타낸 회로도이다.
도 5는 도 2 의 바이어스 제어신호 생성부 및 도 3의 소스 구동부를 포함하는 소스 드라이버의 신호 파형을 나타낸 도면이다.
도 6은 도 1의 바이어스 제어신호 생성부의 다른 예를 나타낸 도면이다.
도 7은 도 1의 소스 구동부의 다른 예를 나타낸 도면이다.
도 8은 도 6의 바이어스 제어신호 생성부 및 도 7의 소스 구동부를 포함하는 소스 드라이버의 신호 파형을 나타낸 도면이다.
도 9는 본 발명의 실시예에 따른 디스플레이 장치를 설명하기 위한 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예에 따른 소스 드라이버를 나타낸 블록도이다.
도 1에 도시된 바와 같이, 소스 드라이버(100)는 바이어스 제어신호 생성부(10), 복수의 소스 구동부(20_1, 20_2, ...20_n)및 바이어스 전압 생성부(30)를 포함할 수 있다.
복수의 소스 구동부(20_1, 20_2, ... 20_n) 각각은 바이어스 제어신호(SBC1, SBC2, ... SBCn)와 디스플레이 데이터(DD1, DD2, ...,DDn)를 수신하여, 디스플레이 데이터(DD1, DD2, ...,DDn)에 상응하는 소스 구동 전압(SOUT1, SOUT2, ..., SOUTn)을 생성한다. 복수의 소스 구동부(20_1, 20_2, ... 20_n) 각각은 데이터 래치(DL) 및 소스 엠프(SAMP)를 포함할 수 있다. 데이터 래치(DL)는 바이어스 제어신호(SBC1, SBC2, ..., SBCn)와 디스플레이 데이터(DD1, ...,DDn)를 수신하여 저장하고, 소스 엠프(SAMP)는 바이어스 제어신호(SBC1, SBC2, ..., SBCn)에 응답하여 슬루 레이트가 조절되고, 상기 데이터 래치(DL)에서 출력된 디스플레이 데이터(DD1, ....,DDn)에 상응하는 입력 전압을 수신하여 소스 구동 전압(SOUT1, SOUT2, ..., SOUTn)을 출력한다.
바이어스 제어신호 생성부(10)는 복수의 소스 구동부(20_1, 20_2, ... 20_n) 각각에 대응되는 복수의 바이어스 제어신호(SBC1, SBC2, ... SBCn)를 순차적으로 생성하여, 대응되는 소스 구동부(20_1, 20_2, ... 20_n)에 순차적으로 제공할수 있다. 바이어스 제어신호 생성부(10)는 복수의 소스 구동부(20_1, 20_2, ... 20_n) 각각에 인가되는 복수의 디스플레이 데이터(DD1, DD2, ...,DDn)의 일부 또는 전부(CD1, CD2, CD, ..., CDn)를 순차적으로 인가받아, 복수의 바이어스 제어신호(SBC1, SBC2, ... SBCn)를 순차적으로 생성할 수 있다. 예컨대, 첫번째 바이어스 제어신호(SBC1)를 생성하여, 대응되는 첫번째 소스 구동부(20_1)로 출력한 후, 두번째 바이어스 제어신호(SBC2)를 생성하여, 대응되는 두번째 소스 구동부(20_2)에 출력할 수 있다. 소스 구동부의 개수가 n 개일때, 상기와 같은 과정을 n번 반복하여 n개의 소스 구동부 각각에, 시분할적으로, 대응되는 바이어스 제어신호(SBC1, SBC2, ..., SBCn)를 제공할 수 있다.
이때, 바이어스 제어신호 생성부(10)는 각 소스 구동부(20_1, 20_2, ... 20_n)의 소스 엠프(SAMP)에 순차적으로 제공되는 두 디스플레이 데이터의 차이를 기초로 바이어스 제어신호(SBC1, SBC2, ... SBCn)를 생성하여 출력한다. 바이어스 제어신호(SBC1, SBC2, ... SBCn)는 소스 엠프(SAMP)의 슬루 레이트를 조절하기 위하여 소스 엠프(SAMP)의 바이어스 전류를 제어하는 신호이다. 각 소스 엠프(SAMP)에 순차적으로 제공되는 두 디스플레이 데이터는 각 소스 엠프(SAMP)에서 순차적으로 출력되는 소스 구동 전압(SOUT1, SOUT2, ..., SOUTn)에 각각 대응된다. 따라서, 소스 엠프(SAMP)에 순차적으로 제공되는 두 디스플레이 데이터의 차이가 크면 소스 구동 전압(SOUT1, SOUT2, ..., SOUTn)의 스윙폭이 크고, 두 디스플레이 데이터의 차이가 적으면 소스 구동 전압(SOUT1, SOUT2, ..., SOUTn)의 스윙폭이 적다. 따라서, 상기 두 디스플레이 데이터의 차이가 클수록 소스 엠프(SAMP)의 바이어스 전류를 크게하기 위한 바이어스 제어신호(SBC1, SBC2, ... SBCn)를 출력한다.
바이어스 전압 생성부(30)는 기본 바이어스 전압(VB)을 생성하여 모든 소스 구동부(20_1, 20_2, ... 20_n)의 소스 엠프(SAMP)에 제공한다.
소스 엠프(SAMP)는 한정된 시간안에 패널의 픽셀에 요구되는 전압을 제공해야 하므로, 요구되는 셋업 시간(setup time)의 특성을 만족해야 한다. 슬루 레이트가 높으면 상기 셋업 시간의 특성을 만족하기 용이하지만 소비 전류가 증가한다. 본 발명의 기술적 사상에 따른 소스 드라이버(100)는 각 소스 엠프(SAMP)에서 출력되는 소스 구동 전압(SOUT, SOUT2,...,SOUTn)의 스윙 폭을 고려하여 바이어스 제어신호(SBC1, SBC2, ..., SBCn)를 생성하고, 대응되는 바이어스 제어신호를 기초로 각 소스 엠프(SAMP)의 슬루 레이트를 개별적으로 제어함으로써, 적응적으로 필요한 만큼의 바이어스 전류가 각 소스 구동부(20_1, 20_2, ... 20_n)의 소스 엠프(SAMP)에 흐르도록 한다. 따라서 필요이상으로 많은 바이어스 전류가 흐르는 것을 방지하여 소비 전류를 줄일수 있다.
또한, 복수의 소스 구동부(20_1, 20_2, ... 20_n)에 각각 제공되는 복수의 바이어스 제어신호(SBC1, SBC2, ..., SBCn)를 순차적으로 생성함으로써, 바이어스 제어신호를 생성하기 위한 회로의 면적을 크게 증가시키지 않는다.
도 2는 도 1의 바이어스 제어신호 생성부의 일 예를 나타낸 도면이다.
도 2를 참조하면, 바이어스 제어신호 생성부(10a)는 라인 버퍼(LB) 및 비교부(COMP)를 포함하고, 복수의 소스 구동부(20_1~20_n, 도1) 각각에 제공되는 제1 디스플레이 데이터 및 상기 제1 디스플레이 데이터에 후행하여 복수의 소스 구동부(20_1~20_n, 도1) 각각에 제공되는 제2 디스플레이 데이터를 기초로 바이어스 제어신호를 생성한다. 예컨대 제1 디스플레이 데이터 및 제2 디스플레이 데이터는 디스플레이 패널상의 두 수평라인에 대응되는 데이터일 수 있다. 제1 디스플레이 데이터는 디스플레이 패널에서 이미 구동된 이전 수평라인의 화소셀에 대응되는 데이터이고, 제2 디스플레이 데이터는 현재 구동하고자 하는 수평라인의 화소셀에 대응되는 데이터일 수 있다.
라인 버퍼(LB)는 소정의 시간 전에 인가되었던 상기 제1 디스플레이 데이터의 적어도 일부를 버퍼링하여, 즉 소정 시간 지연시킨 후 이전 데이터(PD)로서 출력한다. 예컨대, 상기 소정의 시간은 디스플레이 패널의 한 수평라인 구동 구간과 동일한 시간일 수 있다.
비교부(COMP)는 제2 디스플레이 데이터의 적어도 일부에 해당하는 현재 데이터(CD)와 라인 버퍼(LB)에서 출력된 이전 데이터(PD)를 비교하여 바이어스 제어신호(SBC)를 생성한다. 예컨대, 예컨대, 현재 데이터(CD)는 제2 디스플레이 데이터의 상위 2비트이고, 이전 데이터(PD)는 제1 디스플레이 데이터의 상위 2비트일 수 있다. 이때, 비교부(COMP)는 이전 데이터(PD)와 현재 데이터(CD)의 차이를 소정의 값과 비교하여 상기 바이어스 제어신호(SBC)를 발생할 수 있다. 상기 예를 든 바와 같이, 이전 데이터(PD)와 현재 데이터(CD)가 소스 엠프에 제공되는(SAMP) 상기 두 디스플레이 데이터, 예컨대 이전 디스플레이 데이터와 현재 디스플레이 데이터의 상위 2비트 신호일 경우, 소정의 값(Diff)과 비교부(COMP)에서 출력되는 바이어스 제어신호(SBC)의 관계는 표 1 과 같을 수 있다.
Diff SBC[1:0] SBC[3:0]
00 01 0001
01 10 0010
10 10 0100
11 11 1000
표 1은 바이어스 제어신호(SBC)가 2비트 일 경우(SBC[1:0])와 4비트일 경우(SBC[3:0])를 나타내고 있다. 제1 데이터(PD)와 제2 데이터(CD)는 각각 2 비트의 데이터이므로, 데이터 차이는 소정의 값(Diff)과 같이 4단계일 수 있다. 예컨대, 제1 데이터(PD)와 제2 데이터(CD)의 차이가 없으면, 소정의 값(Diff) 00에 해당하여, 바이어스 제어신호(SBC)는 01 혹은 0001일 수 있다. 제1 데이터(PD)와 제2 데이터(CD)의 차이가 두 단계이면, 소정의 값(Diff) 10에 해당하여, 바이어스 제어신호(SBC)는 10 혹은 0100일 수 있다.
표 1을 참조하여, 소정의 값(Diff)과 바이어스 제어신호(SBC)가 설정될 수 있는 예를 설명하였으나, 이는 상세한 설명을 위하여 일 실시예를 나타낸 것일 뿐, 이에 제한되지 않는다. 이외에도, 다양하게 설정될 수 있음은 본 기술분야의 평균 기술자에게 자명하다.
계속하여 도 2를 참조하여 설명하면, 비교부(COMP)에서 바이어스 제어신호(SBC)가 생성된 후, 현재 데이터(CD)는 라인 버퍼(LB)에 저장될 수 있다. 라인 버퍼(LB)에 저장된 현재 데이터(CD)는 소정 시간이 지난 후, 예컨대 다음 수평라인 구동 구간에 이전 데이터(PD)로서 출력될 수 있다.
한편, 비교부(COMP)는 복수의 소스 구동부(20_1~20_n, 도1) 각각에 대응되는 제1 데이터(PD)와 제2 데이터(CD)를 비교하여 복수의 소스 구동부(20_1~20_n)각각에 대응되는 바이어스 제어신호(SBC1, SBC2,...,SBCn)를 순차적으로 생성한다.
PD CD SBC
PD1 CD1 SBC1
PD2 CD2 SBC2
PD3 CD3 SBC3
: : :
PDn CDn SBCn
표 2는 비교부(COMP)에 인가되어 비교되는 데이터(PD, CD)와 출력되는 바이어스 제어신호(SBC)를 나타내는 표이다. 표 2를 참조하면, 비교부(COMP)는 첫번째 소스 구동부(20_1, 도 1)에 대응되는, 제1 데이터(PD1)와 제2 데이터(CD1)를 비교하여 첫번째 바이어스 제어신호(SBC1)를 생성하고, 이후, 두번째 소스 구동부(20_2, 도2)에 대응되는 제1 데이터(PD2)와 제2 데이터(CD2)를 비교하여 두번째 바이어스 제어신호(SBC2)를 생성할 수 있다. 이와 같은 과정을 통하여 복수의 소스 구동부(20_1~20_n, 도 1) 각각에 대응되는 복수의 바이어스 제어신호(SBC1~SBCn)를 순차적으로 생성생성하여 대응되는 소스 구동부로 출력할 수 있다.
도 3은 도 1의 소스 구동부의 일 예를 나타낸 블록도이다.
도 3을 참조하면, 소스 구동부(20a)는 데이터 래치(DL), 디지털-아날로그 변환부(DEC) 및 소스 엠프(SAMP)를 포함할 수 있다.
데이터 래치(DL)는 래치신호(S_LATCH)에 응답하여, 바이어스 제어신호(SBC)와 디스플레이 데이터(DD)를 저장할 수 있다.
디지털- 아날로그 변환부(DEC)는 m개의 계조 전압들(VG0, VG1, ... VGm-1)중 디스플레이 데이터(DD)에 상응하는 하나의 계조 전압을 선택하여 출력한다.
소스 엠프(SAMP)는 상기 선택된 계조 전압을 입력 신호로 인가받아 버퍼링하여 소스 구동 전압(SOUT)으로서 출력한다. 이때, 소스 엠프(SAMP)는 바이어스 전압 생성부(30, 도 1)로부터 인가받은 바이어스 전압(VB)에 의하여 정상적으로 동작할 수 있도록 내부 전압들이 설정되고, 바이어스 제어신호(SBC)에 의하여 바이어스 전류가 제어된다.
소스 구동부(20a)는 디스플레이 패널(미도시)에서 상기 소스 구동부(20a)에 의하여 구동되는 한 열에 대응되는 디스플레이 대이터들을 순차적으로 제공받아, 소스 엠프(SAMP)를 통하여 순차적으로 소스 구동 전압(SOUT)으로서 출력한다. 소스 엠프(SAMP)의 슬루 레이트는 순차적으로 제공된 두 디스플레이 데이터를 기초로 바이어스 제어신호 생성부(10b, 도2)에서 생성되어 제공된 바이어스 제어신호(SBC)에 의하여 조절된다.
도 4는 도 3의 소스 엠프(SAMP)의 일 예를 나타낸 도면이다.
도 4를 참조하면, 소스 엠프(SAMP)는 바이어스단(Bias), 입력단(SGI) 및 출력단(SGO)을 포함하고, 제2 입력단자(-)와 출력단자(OUT)가 연결되어 버퍼로서 동작한다.
바이어스단(Bias)은 복수의 전류원(I1~Il) 및 복수의 바이어스 스위치(BSW1~BSWl)를 포함할 수 있다. 복수의 전류원(I1~Il)은 기본 바이어스 전류로서, 모두 같은 전류값을 갖거나 또는 서로 다른 전류값을 갖을 수 있다. 복수의 전류원(I1~Il)의 전류값은 바이어스 전압(VB)에 응답하여 설정될 수 있다. 예컨대, 복수의 전류원(I1~Il)은 트랜지스터로 구현될 수 있고, 트랜지스터의 게이트에 인가된 바이어스 전압(VB)과 소스에 인가된 구동전압(AVDD)의 차이에 대응되는 전류값을 갖을 수 있다.
복수의 바이어스 스위치(BSW1~BSWl)는 바이어스 제어신호(SBC)에 응답하여 동작한다. 제1 바이어스 스위치(BSW1)는 바이어스 제어신호(SBC)의 첫번째 비트에 응답하여 턴온 또는 턴오프되고, 제2 바이어스 스위치(BSW2)는 바이어스 제어신호(SBC)의 두번째 비트에 응답하여 턴온 또는 턴오프 될 수 있다. 상기와 같이 바이어스 스위치(BSW1~BSWl)들이 바이어스 제어신호(SBC)에 응답하여 턴온되면, 턴온된 스위치들에 연결된 적어도 하나의 전류원에서 생성된 바이어스 전류(IB)가 입력단(SGI)으로 인가된다.
입력단(SGI)은 바이어스 전류(IB)에 기초하여, 두 입력단자(+, -)에 인가된 입력신호를 증폭하여 출력한다. 출력단(SGO)은 보상 커패시터(CC)를 포함하며, 입력단(SGI)에서 출력된 신호를 증폭하여 출력한다. 이때, 출력 신호(Vout)의 슬루 레이트는 IB/CC로 나타낼 수 있다. 따라서, 바이어스 제어신호(SBC)에 의해 바이어스 전류(IB)가 제어되고, 이에 따라 소스 엠프(SAMP)의 슬루 레이트가 결정될 수 있다.
도 4를 참조하여, 바이어스단(Bias), 입력단 및 출력단을 포함하는 소스 엠프(SAMP)에 대하여 설명하였으나, 이는 소스 엠프의 일 예일뿐 이에 제한되는 것은 아니다. 소스 엠프(SAMP) 출력 신호(Vout)의 특성을 좋게 하기 위한 증폭단을 더 포함하는 등 요구되는 출력 신호(Vout)의 특성을 고려하여 다양하게 설계될 수 있다.
도 5는 도 2 의 바이어스 제어신호 생성부(10a) 및 도 3의 소스 구동부(20a)를 포함하는 소스 드라이버의 주요한 신호 파형을 나타낸 도면이다. 설명의 편의를 위하여 첫번째 소스 구동부(20_1, 도1) 와 두번째 소스 구동부(20_2, 도 1)에 대한 신호들을 도시하였다.
도 5를 참조하여 설명하면, 수평동기신호(HSYNC)에 의하여 한 수평 라인의 디스플레이 구간이 결정된다. 한 수평라인의 디스플레이 구간에 소스 구동부(20_1~20_n, 도 1) 각각은 디스플레이 데이터에 기초하여 소스 구동 전압을 생성하여 출력한다. 도 5에서, 각 수평라인 디스플레이 구간(t1~t2, t2~t3, t3~t4)에서의 첫번째 소스 구동 전압(SOUT1)의 스윙 폭은 각각 다르다. 첫번째 수평라인 디스플레이 구간(t1~t2)에는 큰 폭으로 스윙하고, 두 번째 구간(t2~t3)에는 그보다 작은 폭으로, 세번째 구간(t3~t4)에는 스윙 폭이 매우 적다. 따라서, 첫번째 소스 구동부(20_1)에 인가되는 바이어스 제어신호(SBC1)는 각 구간마다 다르고, 이에 따라 바이어스 전류(IB1)가 다르게 제어된다. 첫번째 구간에서는 스윙폭이 크므로 바이어스 전류(IB1)가 최대로 흐르도록 제어되고, 두번째 구간에서는 중간으로, 세번째 구간에서는 최소로 흐르도록 제어된다.
반면에, 두번째 소스 구동 전압(SOUT2)의 스윙 폭은 세 구간 모두 매우 적다. 따라서, 두번째 소스 구동부(20_2)에 인가되는 바이어스 제어신호(SBC2)는 01로 모든 구간에서 동일하고, 바이어스 전류(IB2)는 최소로 흐르도록 제어된다.
도 6은 도 1의 바이어스 제어신호 생성부의 다른 예를 나타낸 도면이다.
도 6의 바이어스 제어신호 생성부(10b)는 도 1의 복수의 소스 구동부(20_1~20_n)가 각각 시분할 방식으로 복수의 소스 라인을 구동하는 경우, 이에 적합한 바이어스 제어신호(SBC)를 제공하기 위한 회로이다. 설명의 편의를 위하여, 디스플레이 패널(미도시)의 한 픽셀은 R, G, B 세개의 서브 픽셀을 포함하고, 복수의 소스 구동부(20_1~20_n, 도1) 각각이 한 수평라인 디스플레이 구간 동안 R, G, B 서브 픽셀 각각에 연결된 세 소스 라인을 시분할 방식으로 구동 하고, R, G, B 서브 픽셀 순서로 구동하는 경우, 세개의 비교부(COMP1, COMP2, COMP3)를 포함하는 바이어스 제어신호 생성부를 도시하였다. 그러나 이에 제한되는 것은 아니다. 바이어스 제어신호 생성부에 포함된 비교부의 수는 각 소스 구동부가 시분할적으로 구동하는 디스플레이 패털의 소스 라인의 수에 따라 달라질 수 있다.
한편, 시분할 방식으로 복수의 소스 라인을 구동하는 소스 구동부(20_1~20_n)의 예는 도 7에 도시되어 있는바, 설명의 편의를 위하여 도 7을 함께 참조하여 설명하기로 한다.
복수의 소스 구동부(20_1~20_n, 도1) 각각 각각에 인가되는 디스플레이 데이터(DD1, DD2, ..., DDn, 도 1)는 R, G, B 서브 픽셀에 대응되는 제1 데이터(DD_R, 도7), 제2 데이터(DD_G, 도 7), 제3 데이터(DD_B, 도7)를 포함할 수 있다. 소수 구동부(20b, 도7)는 제1 데이터(DD_R), 제2 데이터(DD_G), 제3 데이터(DD_B)를 인가받아, 순차적으로 소스 엠프(SAMP)에 제공하여 이에 대응되는 소스 구동 전압을 대응되는 소스 라인에 순차적으로 출력한다.
도 6을 참조하면, 바이어스 제어신호 생성부(10b)는 라인 버퍼(LB) 및 세개의 비교부(COMP1, COMP2, COMP3)를 포함한다. 바이어스 제어신호 생성부(10b)는 복수의 소스 구동부(20_1~20_n, 도1) 각각에 제공되는 제1, 제2, 제3 데이터(DD_R, DD_G, DD_B, 도 7) 각각의 일부 또는 전부를 제공받아 이를 기초로 제1, 제2, 제3 바이어스 제어신호(SBC_1, SBC_2, SBC_3)를 생성한다. 이때, 각 소스 엠프(SAMP)에 순차적으로 제공되고, 바이어스 제어신호 생성의 기초가 되는 두 디스플레이 데이터는 임의의 현재 시점을 기준으로, 이미 소스 구동부를 통하여 디스플레이 된 이전 디스플레이 데이터에 포함된 제1, 제2, 제3 데이터(DD_R, DD_G, DD_B) 및 디스플레이 하고자 하는 현재 디스플레이 데이터에 포함된 제1, 제2, 제3 데이터(DD_R, DD_G, DD_B)에 포함될 수 있다.
바이어스 제어신호 생성부(10b)는 상기 이전 디스플레이 데이터들의 각 데이터(DD_R, DD_G, DD_B)의 적어도 일부를 제1, 제2 및 제3 현재 데이터(CD_R, CD_G, CD_B)로서 인가받고, 소정의 시간, 예컨대 한 수평라인 디스플레이 구간만큼의 시간이 지난 후 현재 디스플레이 데이터들의 각 데이터(DD_R, DD_G, DD_B)의 적어도 일부를 제1, 제2 및 제3 현재 데이터 (CD_R, CD_G, CD_B)로서 인가받을 수 있다.
라인 버퍼(LB)는 소정 시간 전에 제3 현재 데이터(CD1_B~CDn_B)로 인가되었던 데이터, 즉, 이전 디스플레이 데이터의 제3 데이터(DD_B)의 적어도 일부를 지연시켜 이전 데이터(PD1_B~PDn_B)로서 출력할 수 있다. 제3 데이터(DD_B)는 한 수평라인 디스플레이 구간 중에, 마지막으로 출력되는 디스플레이 데이터이다. 따라서, 라인 버퍼(LB)는 이전 수평라인 디스플레이 구간에 순차적으로 출력된 디스플레이 데이터들 중 마지막으로 출력된 데이터의 적어도 일부를 저장하였다가, 소정의 시간이 지난 후 이전 데이터(PD1_B~PDn_B)로서 출력할 수 있다. 이때, 상기 소정의 시간은 한 수평라인 디스플레이 구동 구간에 해당하는 시간일 수 있다.
제1 비교부(COMP1)는 이전 데이터(PD_B)와 제1 현재 데이터(CD_R)를 비교하여 제1 바이어스 제어신호(SBC_1)를 생성한다. 예컨대, 이전 수평라인 디스플레이 구간 중에 소스 구동부(SAMP, 도7)를 통하여 마지막으로 출력된 데이터와, 현재 소스 구동부(SAMP)에 제공된 디스플레이 데이터들 중 첫번째로 출력될 데이터의 차이에 기초하여 제1 바이어스 제어신호(SBC_1)를 생성한다.
제2 비교부(COMP2)는 제1 현재 데이터(CD_R)와 제2 현재 데이터(CD_G)를 비교하여 제2 바이어스 제어신호(SBC_2)를 생성한다. 예컨대, 현재 소수 구동부(SAMP, 도7)에 제공된 디스플레이 데이터들 중 첫번째로 출력될 데이터와 두번째로 출력될 데이터의 차이에 기초하여 제2 서브 바이어스 제어신호(SBC_2)를 생성한다.
제3 비교부(COMP3)는 제2 현재 데이터(CD_G)와 제3 현재 데이터(CD_B)를 비교하여 제3 바이어스 제어신호(SBC_3)을 생성한다. 예컨대, 현재 소수 구동부(SAMP, 도7)에 제공된 디스플레이 데이터들 중 두번째로 출력될 데이터와 마지막으로 출력될 디스플레이 데이터의 차이에 기초하여 제3 서브 바이어스 제어신호(SBC_3)를 생성한다.
상기 이전 데이터(PD_B), 제1 현재 데이터(CD_R), 제2 현재 데이터(CD_G) 및 제3 현재 데이터(CD_B)는 각 소스 엠프(SAMP)에 순차적으로 제공되는 디스플레이 데이터들에 해당하는 데이터들이다. 따라서, 소스 엠프(SAMP)에 순차적으로 제공되는 두 디스플레이 데이터를 기초로 각 바이어스 제어신호(SBC_1, SBC_2, SBC_3)가 생성된다.
이때, 제1 내지 제3 바이어스 제어신호(SBC_1, SBC_2, SBC_3)는 병렬적으로 생성된다. 제1 내지 제3 바이어스 제어신호(SBC_1, SBC_2, SBC_3)는 결합되어 하나의 바이어스 제어신호(SBC)로서 출력될 수 있다. 예컨대, 각각의 바이어스 제어신호가 2 비트 신호일 때, 바이어스 제어신호(SBC)는 6비트의 신호(SBC[5:0])이고, 제1 바이어스 제어신호(SBC_1)은 바이어스 제어신호의 상위 2 비트(SBC[5:4])에, 제2 바이어스 제어신호(SBC_2)는 바이어스 제어신호의 중간 2 비트(SBC[3:2])에, 제3 바이어스 제어신호(SBC_3)는 바이어스 제어신호의 하위 2 비트(SBC[1:0])에 해당할 수 있다.
바이어스 제어신호(SBC)호가 생성되어 출력된 후, 제3 현재 데이터(CD_B)는 라인 버퍼(LB)에 저장될 수 있다. 라인 버퍼(LB)에 저장된 제3 현재 데이터(CD_B)는 소정 시간이 지난 후, 예컨대, 다음 수평라인 구동 구간에 이전 데이터(PD_B)로서 출력될 수 있다.
한편, 바이어스 제어부(10b)는 첫번째 소스 구동부(20_1, 도1)에 대응되는 첫번째 바이어스 제어신호(SBC1)를 생성한 후, 두번째 소스 구동부(20_2, 도1)에 대응되는 두번째 바이어스 제어신호(SBC2)를 생성한다. 이와 같이, 순차적으로 복수의 소스 구동부(20_1~20_n, 도 1)에 대응되는 복수의 제어신호(SBC1~SBCn)를 하여 대응되는 소스 구동부로 출력할 수 있다. 이때, 바이어스 제어신호 생성부(10b)의 각 비교부(COMP1, COMP2, COMP3)에 인가되어 비교되는 데이터와 출력되는 바이어스 제어신호(SBC)는 표 3과 같다.
COMP1 COMP2 COMP3
PD_B CD_R SBC_1 CD_R CD_G SBC_2 CD_G CD_B SBC_3
PD1_B CD1_R SBC1_1 CD1_R CD1_G SBC1_2 CD1_G CD1_B SBC1_3
PD2_B CD2_R SBC2_1 CD2_R CD2_G SBC2_2 CD2_G CD2_B SBC2_3
PD3_B CD3_R SBC3_1 CD3_R CD3_G SBC3_2 CD3_G CD3_B SBC3_3
: : : : : : : : :
PDn_B CDn_R SBCn_1 CDn_R CDn_G SBCn_2 CDn_G CDn_B SBCn_3
표 3은 비교부들(COMP1, COMP2, COMP3)에 인가되어 비교되는 데이터와 출력되는 바이어스 제어신호(SBC)를 나타내는 표이다. 표 3을 참조하면, 첫번째로, 제1 비교부(COMP1)는 첫번째 소스 구동부(20_1, 도1)에 인가되는, 디스플레이 데이터(DD1, 도1)의 이전 데이터(PD1_B)와 제1 현재 데이터(CD1_R)를 비교하여 제1 바이어스 제어신호(SBC1_1)를 생성하고, 제2 비교부(COMP2)는 제1 현재 데이터(CD1_R)와 제2 현재 데이터(CD1_G)를 비교하여 제2 바이어스 제어신호(SBC1_2)를 생성하고, 제3 비교부(COMP3)는 제2 현재 데이터(CD1_G)와 제3 현재 데이터(CD1_B)를 비교하여 제3 바이어스 제어신호(SBC1_2)를 생성한다. 이에 따라 생성된 제1 바이어스 제어신호(SBC1_1), 제2 바이어스 제어신호(SBC1_2) 및 제3 바이어스 제어신호(SBC1_3)는 바이어스 제어신호(SBC1)로서 첫번째 소스 구동부(20_1)로 출력된다.
다음으로, 제1 비교부(COMP1)는 두번째 소스 구동부(20_2, 도1)에 인가되는, 디스플레이 데이터(DD2, 도1)의 이전 데이터(PD2_B)와 제1 현재 데이터(CD2_R)를 비교하여 제1 바이어스 제어신호(SBC2_1)를 생성하고, 제2 비교부(COMP2)는 제1 현재 데이터(CD2_R)와 제2 현재 데이터(CD2_G)를 비교하여 제2 바이어스 제어신호(SBC2_2)를 생성하고, 제3 비교부(COMP3)는 제2 현재 데이터(CD2_G)와 제3 현재 데이터(CD2_B)를 비교하여 제3 바이어스 제어신호(SBC2_2)를 생성한다. 이에 따라 생성된 제1 바이어스 제어신호(SBC2_1), 제2 바이어스 제어신호(SBC2_2) 및 제3 바이어스 제어신호(SBC2_3)는 바이어스 제어신호(SBC2)로서 두번째 소스 구동부(20_1)로 출력된다. 이와 같은 과정을 통하여 제n 소스 구동부(20_n, 도1)에 제공되는 바이어스 제어신호(SBCn)까지 생성되어 출력될 수 있다.
상술한 바와 같이, 바이어스 제어신호 생성부(10b)는 복수의 소스 구동부(20_1~20_n, 도 1) 각각에 대응되는 복수의 바이어스 제어신호(SBC1~SBCn)를 순차적으로 생성하여 대응되는 소스 구동부로 출력할 수 있다.
도 7은 도 1의 소스 구동부의 다른 예를 나타낸 도면이다. 도 7에는 시분할 방식으로 복수의 소스 라인을 구동하는 소스 구동부(20b)가 도시되어 있다.
도 7을 참조하면, 소스 구동부(20b)는 데이터 래치(DL), 멀티플렉서(MUX), 디지털-아날로그 변환부(DEC), 소스 엠프(SAMP) 및 채널 선택부(CHSEL)를 포함한다.
데이터 래치(DL)는 래치 신호(S_LATCH)에 응답하여, 바이어스 제어신호(SBC), 제1 데이터(DD_R), 제2 데이터(DD_G) 및 제3 데이터(DD_B)를 저장하고, 멀티플렉서(MUX)로 출력한다.
멀티플렉서(MUX)는 서로 다른 시점에 활성화되는 채널 선택 신호들(CHR, CHG, CHB)에 응답하여, 바이어스 제어신호(SBC)의 일부 비트와 디스플레이 데이터를 선택한다. 바이어스 제어신호(SBC)는 제 1 내지 제 3 바이어스 제어신호(SBC_1, SBC_2, SBC_3, 도 6)가 결합된 신호이므로 바이어스 제어신호(SBC)의 일부 비트가 선택된다는 것은 제1 내지 제3 바이어스 제어신호 중 하나의 바이어스 제어신호가 선택되는 것과 같다. 예컨대, 제1 채널 선택신호(CHR)가 활성화되면, 제1 바이어스 제어신호(SBC_1)와 제1 데이터(DD_R)가 선택되어 출력될 수 있다.
디지털-아날로그 변환부(DEC)는 멀티플렉서(MUX)에서 선택되어 출력된 디스플레이 신호(DDsel)에 대응되는 계조 전압을 선택하여 소스 엠프(SAMP)로 출력하고, 소스 엠프(SAMP)는 선택된 바이어스 제어신호(SBCsel)에 따라 바이어스 전류가 제어되고, 입력 신호를 증폭하여 소스 구동 전압(SOUT)으로서 출력한다. 디지털-아날로그 변환부(DEC)와 소스 엠프(SAMP)는 도 3과 실질적으로 동일한바, 자세한 설명은 생략하기로 한다.
채널 선택부(CHSEL)는 채널 선택신호들(CHR, CHG, CHB)에 응답하여 복수의 채널들(CH1, CH2, CH3)들 중 하나를 선택하여 선택된 채널을 통하여 소스 구동 전압(SOUT)을 출력한다. 채널 선택부(CHSEL)는 복수의 스위치들(SW1, SW2, SW3)을 포함할 수 있다. 각각의 스위치(SW1, SW2, SW3)는 채널 선택 신호들(CHR, CHG, CHB)에 응답하여 턴온 또는 턴오프될 수 있다. 채널 선택 신호들(CHR, CHG, CHB)은 서로 다른 시점에 활성화되므로, 복수의 스위치들(SW1, SW2, SW3) 중 하나의 스위치가 턴온되어 하나의 채널이 선택된다.
제1, 제2, 제3 선택신호(CHR, CHG, CHB)는 한 수평라인 디스플레이 구동 구간에 순차적으로 활성화된다. 제1 선택신호(CHR)가 활성화 되는 구간에, 제1 데이터(DD_R)에 대응되는 계조 전압이 소스 구동 전압(SOUT)으로서 제1 채널(CH1)을 통하여 제1 소스 라인(S1)으로 출력되고, 제2 선택신호(CHB)가 활성화 되는 구간에, 제2 데이터(DD_G)에 대응되는 계조 전압이 소스 구동 전압(SOUT)으로서 제2 채널(CH2)를 통하여 제2 소스 라인(S2)으로 출력되고, 제3 선택신호(CHB)가 활성화 되는 구간에, 제3 데이터(DD_B)에 대응되는 계조 전압이 소스 구동 전압(SOUT)으로서 제3 채널(CH3)를 통하여 출력될 수 있다. 이때, 소스 엠프(SAMP)의 바이어스 전류는 각 구간에 디스플레이 되는 데이터와 그 이전에 디스플레이 된 데이터의 차이에 따라 생성된 바이어스 제어신호(SBC_1, SBC_2, SBC_3)에 의하여 제어된다.
도 8은 도 6의 바이어스 제어신호 생성부(10b) 및 도 7의 소스 구동부(20b)를 포함하는 소스 드라이버(100)의 신호 파형을 나타낸 도면이다. 설명의 편의를 위하여 첫번째 소스 구동부(20_1, 도1) 와 두번째 소스 구동부(20_2, 도 1)에 대하여 바이어스 전류가 세단계로 제어되는 경우를 도시하였다.
도 7의 소스 구동부(20b)는 한 수평라인 디스플레이 구간(t1~t2)에 시분할 방식으로 세개의 소스 라인을 구동한다. 따라서, 각 소스 구동부는 제1 내지 제3 선택신호(CHR, CHG, CHB)가 활성화되는 구간마다 각 디스플레이 데이터에 대응되는 계조 전압이 소스 구동 전압으로서 출력된다. 이때, 소스 엠프(SAMP)의 바이어스 전류는 각 선택신호(CHR, CHG, CGB)에 의하여 선택된 바이어스 제어신호에 의하여 제어된다. 바이어스 제어신호 생성부(10b)에서 생성되어 각 소스 구동부에 제공되는 바이어스 제어신호(SBC1, SBC2)가 6비트의 신호일때, 제1, 제2 및 제3 바이어스 제어신호는 상기 바이어스 제어신호(SBC1, SBC2)에 포함된 각각의 2 비트의 신호일 수 있다. 제1 선택신호(CHR)가 활성화되는 구간에는 비트의 제1 바이어스 제어신호(SBC[5:4])가, 제2 선택신호(CHG)가 활성화되는 구간에는 제2 바이어스 제어신호(SBC[3:2])가, 제3 선택신호(CHB)가 활성화되는 구간에는 제3 바이어스 제어신호(SBC([1:0])가 선택되어 소스 엠프(SAMP)로 인가된다.
이때, 첫번째 소스 구동부(20_1, 도1)의 소스 구동 전압(SOUT1)은 각 구간에서 스윙폭이 다르다. 첫번째 구간(t2~t3)에는 스윙폭이 크고, 두번째 구간(t4~t5)에는 스윙폭이 적으며, 세번째 구간(t6~t7)에는 스윙폭이 매우 적다. 따라서, 첫번째 구간(t2~t3)에 첫번째 소스 구동부(20_1)의 소스 엠프(SAMP)로 인가되는 제1 바이어스 제어신호(SBC1[5:4]) 는 11이고, 두번째 구간(t4~t5)에 인가되는 제2 바이어스 제어신호(SBC1[3:2])는 10이고, 세번째 구간(t6~t7)에 인가되는 제3 바이어스 제어신호(SBC1[1:0])는 01로 각 구간마다 바이어스 제어신호가 다르다. 이에 따라 바이어스 전류(IB1)가 각 구간에서 다르게 제어된다.
반면에, 두번째 소스 구동부(20_2, 도1) 의 소스 구동 전압(SOUT2)은 각 구간에서 스윙폭이 매우 적다. 따라서, 두번째 소스 구동부(20_2)의 소스 엠프(SAMP)에 인가되는 제1 바이어스 제어신호(SBC2[5:4]), 제2 바이어스 제어신호(SBC2[3:2]), 제3 바이어스 제어신호(SBC2[1:0])가 모두 01 로 동일하고, 소스 엠프(SAMP)의 바이어스 전류는 최소로 흐르도록 제어된다.
도 9는 본 발명의 실시예에 따른 디스플레이 장치를 설명하기 위한 도면이다. 도 1은 본 발명의 실시 예에 따른 디스플레이 시스템의 구성도이다.
도 9에 도시된 바와 같이, 디스플레이 시스템(1000)은 소스 드라이버(100), 게이트 드라이버(200), 타이밍 컨트롤러(300), 및 디스플레이 패널(400)을 포함한다.
디스플레이 패널(400)은 예로서 액정 표시 장치일 수 있다. 디스플레이 패널(400)에는 행방향으로 주사 신호를 전달하는 k개의 게이트 라인(G1~Gk)과 열방향으로 데이터 신호를 전달하는 j개의 소스 라인(S1~Sj)이 배열되고, 게이트 라인(G1~Gk)과 소스 라인(S1~Sj) 사이에 복수의 픽셀들(410)이 배열된다.
타이밍 컨트롤러(300)는 소스 드라이버(100) 및 게이트 드라이버(300)를 제어하기 위한 제어 신호를 생성하고, 외부에서 수신한 디스플레이 데이터를 가공하여 소스 드라이버(100)로 전송한다.
소스 드라이버(100)는 타이밍 컨트롤러(300)로부터 제공된 디스플레이 데이터를 수신하고, 이에 상응하는 아날로그 계조 신호를 생성하여 디스플레이 패널(400)의 소스 라인(S1 ~ Sj)으로 출력한다. 소스 드라이버(100)는 각 소스 구동부에 대응되는 디스플레이 데이터의 현재 데이터와 이전 데이터의 차이를 기초로 바이어스 제어신호를 생성하고, 이에 따라 각각의 소스 엠프의 바이어스 전류를 제어함으로써, 필요이상으로 많은 바이어스 전류가 흐르는 것을 방지하여 소비 전류를 줄일수 있다.
게이트 드라이버(200)는 타이밍 컨트롤러(300)로부터 제공된 제어 신호에 따라서 디스플레이 패널(400)의 게이트 라인들(G1 ~ Gk)을 순차적으로 활성화시킨다.
이에 따라서, 디스플레이 패널(400)의 활성화된 게이트 라인들에 배열된 픽셀 각각은 소스 라인(S1~Sj)에 인가되는 아날로그 계조 신호의 전압에 따라서 액정의 광학적 특성이 조절되어 화상 데이터를 디스플레이하게 된다.
한편, 이와 같은 본 발명의 특징은 액정 표시 장치와 유사한 구동 방식을 갖는 평판 디스플레이 장치들, 예를 들면 ECD(Electrochromic display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), LED(Light Emitting Diode) 디스플레이, VFD(Vacuum Fluorescent Display) 중 적어도 어느 하나에 적용될 수 있다. 그리고 본 발명이 적용되는 액정 표시 장치는 대화면 TV, HDTV(High Definition Television), 휴대용 컴퓨터, 캠코더, 자동차용 디스플레이, 정보통신용 멀티미디어, 및 가상현실 분야 등에 적용될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 소스 드라이버 10, 10a, 10b: 바이어스 제어신호 생성부
20_1~20_n, 20a, 20b: 소스 구동부 30: 바이어스 전압 생성부
1000:디스플레이장치

Claims (10)

  1. 디스플레이 패널의 소스 라인을 구동하는 소스 드라이버에 있어서,
    복수의 소스 구동부로서, 각각, 바이어스 제어신호에 응답하여 슬루 레이트가 제어되고 디스플레이 데이터에 상응하는 소스 구동 전압을 발생하는 소스 엠프를 포함하는 복수의 소스 구동부; 및
    상기 복수의 소스 구동부 각각에 제공되는 복수의 바이어스 제어신호를 순차적으로 생성하여, 대응되는 소스 구동부에 순차적으로 제공하고, 상기 소스 엠프에 순차적으로 제공되는 두 디스플레이 데이터의 차이를 기초로 바이어스 제어신호를 생성하는 바이어스 제어신호 생성부를 구비하는 소스 드라이버.
  2. 제1 항에 있어서, 상기 소스 엠프는,
    상기 바이어스 제어신호에 응답하여 바이어스 전류의 양이 제어됨으로써, 상기 슬루 레이트가 조절되는 것을 특징으로 하는 소스 드라이버.
  3. 제1 항에 있어서, 상기 바이어스 제어신호 생성부는,
    상기 두 디스플레이 데이터의 차이가 클수록 상기 소스 엠프의 바이어스 전류를 크게하기 위한 상기 바이어스 제어신호를 발생하는 것을 특징으로 하는 소스 드라이버.
  4. 제1 항에 있어서, 상기 소스 드라이버는,
    상기 소스 엠프에 바이어스 전압을 제공하는 바이어스 전압 생성부를 더 포함하고,
    상기 소스 엠프는, 상기 바이어스 전압에 응답하여 기준 바이어스 전류가 생성되고, 상기 바이어스 제어신호에 응답하여 바이어스 전류의 양이 제어되는 것을 특징으로 하는 소스 드라이버.
  5. 제1 항에 있어서, 상기 두 디스플레이 데이터는,
    제1 디스플레이 데이터 및 상기 제1 디스플레이 데이터에 후행하여 상기 소스 엠프에 제공되는 제2 디스플레이 데이터이고,
    바이어스 제어신호 생성부는,
    상기 제1 디스플레이 데이터의 적어도 일부를 버퍼링하여 이전 데이터로서 출력하는 라인 버퍼; 및
    상기 제2 디스플레이 데이터의 적어도 일부에 해당하는 현재 데이터 및 상기 이전 데이터의 차이를 소정의 값과 비교하여 상기 바이어스 제어신호를 발생하는 비교부를 구비하는 소스 드라이버.
  6. 제1 항에 있어서, 상기 복수의 소스 구동부 각각은,
    상기 바이어스 제어신호와 상기 디스플레이 데이터를 수신하여 저장하는 데이터 래치;
    복수개의 계조 전압들 중 상기 디스플레이 데이터에 상응하는 하나의 계조 전압을 선택하여 출력하는 디지털-아날로그 변환부; 및
    상기 바이어스 제어신호에 응답하여 슬루 레이트가 조절되고, 상기 선택된 계조 전압을 인가받아 상기 소스 구동 전압으로서 출력하는 소스 엠프를 구비하는 것을 특징으로 하는 소스 드라이버.
  7. 제1 항에 있어서, 상기 복수의 소스 구동부 각각은,
    제1 데이터, 제2 데이터 및 제3 데이터를 인가받아, 시분할 방식으로, 상기 디스플레이 패널의 다수의 소스 라인을 순차적으로 구동하는 것을 특징으로 하는 소스 드라이버.
  8. 제 1항에 있어서,
    상기 두 디스플레이 데이터는, 상기 복수의 소스 구동부 각각에 순차적으로 제공되고 각각 제1 데이터, 제2 데이터 및 제3 데이터를 포함하는, 이전 디스플레이 데이터 및 현재 디스플레이 데이터에 포함되고, 상기 현재 디스플레이 데이터는 상기 소스 엠프에 순차적으로 제공되는 제1 현재 데이터, 제2 현재 데이터 및 제3 현재 데이터를 포함하고,
    상기 바이어스 제어신호 생성부는,
    상기 이전 디스플레이 데이터 중 상기 제3 데이터를 버퍼링하여 이전 데이터로서 출력하는 라인 버퍼;
    상기 이전 데이터와 상기 제1 현재 데이터의 차이를 기초로 제1 바이어스 제어신호를 발생하는 제1 비교기;
    상기 제1 현재 데이터와 상기 제2 현재 데이터의 차이를 기초로 제2 바이어스 제어신호를 발생하는 제2 비교기; 및
    상기 제2 현재 데이터와 상기 제3 현재 데이터의 차이를 기초로 제3 바이어스 제어신호를 발생하는 제3 비교기를 구비하는 것을 특징으로 하는 소스 드라이버.
  9. 제 8항에 있어서, 상기 바이어스 제어신호 생성부는,
    상기 제1, 제2 및 제3 바이어스 제어신호를 병렬적으로 생성하고, 상기 복수의 소스 구동부 중 대응되는 소스 구동부에 병렬적으로 출력하는 것을 특징으로 하는 소스 드라이버.
  10. 제 8항에 있어서, 상기 복수의 소스 구동부 각각은,
    상기 제1, 제2, 및 제3 바이어스 제어신호 및 상기 제1, 제2 및 제3 데이터를 수신하여 저장하는 데이터 래치;
    채널 선택 신호에 응답하여, 상기 제1, 제2 및 제3 바이어스 제어신호를 순차적으로 선택하여 출력하고, 상기 제1, 제2 및 제3 데이터를 순차적으로 선택하여 출력하는 멀티플렉서;
    복수의 계조 전압들 중 상기 선택된 데이터에 상응하는 하나의 계조 전압을 선택하여 출력하는 디지털-아날로그 변환부;
    상기 선택된 바이어스 제어신호에 응답하여 슬루 레이트가 조절되고, 상기 선택된 계조 전압을 인가받아 소스 구동 전압으로서 출력하는 소스 엠프; 및
    상기 채널 선택 신호에 응답하여, 상기 소스 구동 전압을 제1 채널, 제2 채널 및 제3 채널을 통하여 순차적으로 출력하는 채널 선택부를 구비하는 소스 드라이버.
KR1020120053154A 2012-05-18 2012-05-18 소스 드라이버 KR20130128933A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120053154A KR20130128933A (ko) 2012-05-18 2012-05-18 소스 드라이버
US13/895,475 US20130307838A1 (en) 2012-05-18 2013-05-16 Source driver and a method of operating the same
TW102117461A TW201403563A (zh) 2012-05-18 2013-05-17 源極驅動器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120053154A KR20130128933A (ko) 2012-05-18 2012-05-18 소스 드라이버

Publications (1)

Publication Number Publication Date
KR20130128933A true KR20130128933A (ko) 2013-11-27

Family

ID=49580944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120053154A KR20130128933A (ko) 2012-05-18 2012-05-18 소스 드라이버

Country Status (3)

Country Link
US (1) US20130307838A1 (ko)
KR (1) KR20130128933A (ko)
TW (1) TW201403563A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160032772A (ko) * 2014-09-16 2016-03-25 삼성디스플레이 주식회사 데이터 드라이버 및 이의 구동 방법
KR20170000023A (ko) * 2015-06-22 2017-01-02 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US9734752B2 (en) 2014-10-30 2017-08-15 Samsung Display Co., Ltd. Display device and source driver to automatically block data voltage output to dummy lines
US9892705B2 (en) 2014-08-13 2018-02-13 Samsung Display Co., Ltd. Data driver and method of driving the same
KR20180066313A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 데이터 구동부 및 그의 구동방법
WO2020032368A1 (ko) * 2018-08-09 2020-02-13 삼성전자 주식회사 휘도에 기반하여 소스 드라이버의 전압 슬루율을 제어하는 전자 장치
US11574604B2 (en) 2020-12-31 2023-02-07 Lg Display Co., Ltd. Display device and method for driving the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102116554B1 (ko) * 2013-11-13 2020-06-01 삼성디스플레이 주식회사 표시장치 및 그의 제어방법
US10424239B2 (en) 2014-06-13 2019-09-24 Apple Inc. Power efficient adaptive panel pixel charge scheme
US10121410B2 (en) * 2014-06-13 2018-11-06 Apple Inc. Power efficient adaptive panel pixel charge scheme
KR102159257B1 (ko) * 2014-09-26 2020-09-23 삼성전자 주식회사 디스플레이 구동 회로 및 디스플레이 구동 방법
KR102317894B1 (ko) 2015-04-15 2021-10-28 삼성디스플레이 주식회사 데이터 구동부 및 그의 구동방법
TWI545545B (zh) * 2015-07-23 2016-08-11 晶宏半導體股份有限公司 應用於電泳顯示器之源極驅動方法及電路
KR102426668B1 (ko) 2015-08-26 2022-07-28 삼성전자주식회사 디스플레이 구동 회로 및 디스플레이 장치
CN108475491B (zh) * 2015-12-18 2021-04-20 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
TWI581234B (zh) * 2016-03-25 2017-05-01 Chipone Technology (Beijing)Co Ltd Low power source drive circuit and display device
TWI605442B (zh) * 2016-10-05 2017-11-11 奇景光電股份有限公司 不具線緩衝器的通道運算放大器的可調適方法及系統
KR102199149B1 (ko) * 2017-03-29 2021-01-07 매그나칩 반도체 유한회사 디스플레이 패널 용 소스 드라이버 유니트
US10762856B2 (en) * 2017-06-30 2020-09-01 Apple Inc. Current protection systems and methods for electronic device displays
US10446107B2 (en) * 2017-08-10 2019-10-15 Db Hitek Co., Ltd. Data driver and display apparatus including the same
TWI695248B (zh) * 2018-03-28 2020-06-01 瑞鼎科技股份有限公司 應用於顯示驅動電路之省電控制裝置及省電控制方法
CN112767872A (zh) * 2019-11-01 2021-05-07 京东方科技集团股份有限公司 像素驱动芯片及其驱动方法、显示装置
KR20230060781A (ko) * 2021-10-28 2023-05-08 엘지디스플레이 주식회사 표시 장치 및 그의 구동 방법
TWI823735B (zh) * 2022-12-30 2023-11-21 大陸商北京歐錸德微電子技術有限公司 節省顯示驅動晶片功耗的方法、顯示驅動晶片及顯示裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486254B1 (ko) * 2002-08-20 2005-05-03 삼성전자주식회사 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법
KR100604900B1 (ko) * 2004-09-14 2006-07-28 삼성전자주식회사 평판 표시 장치의 시분할 구동 방법 및 소스 드라이버
US7804474B2 (en) * 2006-06-28 2010-09-28 Himax Technologies Limited Overdriving circuit and method for source drivers

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892705B2 (en) 2014-08-13 2018-02-13 Samsung Display Co., Ltd. Data driver and method of driving the same
KR20160032772A (ko) * 2014-09-16 2016-03-25 삼성디스플레이 주식회사 데이터 드라이버 및 이의 구동 방법
US9734752B2 (en) 2014-10-30 2017-08-15 Samsung Display Co., Ltd. Display device and source driver to automatically block data voltage output to dummy lines
KR20170000023A (ko) * 2015-06-22 2017-01-02 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10204547B2 (en) 2015-06-22 2019-02-12 Samsung Display Co., Ltd. Display device and method for driving the same
KR20180066313A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 데이터 구동부 및 그의 구동방법
WO2020032368A1 (ko) * 2018-08-09 2020-02-13 삼성전자 주식회사 휘도에 기반하여 소스 드라이버의 전압 슬루율을 제어하는 전자 장치
US11521560B2 (en) 2018-08-09 2022-12-06 Samsung Electronics Co., Ltd. Electronic device for controlling voltage slew rate of source driver on basis of luminance
US11574604B2 (en) 2020-12-31 2023-02-07 Lg Display Co., Ltd. Display device and method for driving the same

Also Published As

Publication number Publication date
TW201403563A (zh) 2014-01-16
US20130307838A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
KR20130128933A (ko) 소스 드라이버
US8681186B2 (en) Data driver and organic light emitting display having the same
US8836733B2 (en) Gamma voltage controller, gradation voltage generator, and display device including them
KR100670134B1 (ko) 전류 구동형 디스플레이 소자의 데이터 구동 장치
US7872617B2 (en) Display apparatus and method for driving the same
US9396695B2 (en) Source driver and method for driving display device
US20030146909A1 (en) Liquid crystal driver circuits
KR20150055253A (ko) 표시장치 및 그의 제어방법
US10706759B2 (en) Current comparison circuit, display device and driving method thereof
US11081034B2 (en) Driving circuit for gamma voltage generator and gamma voltage generator using the same
CN111161681B (zh) 源极驱动装置及其选择装置
CN108010478B (zh) 显示驱动装置
CN113362778A (zh) 显示装置
CN114267286A (zh) 显示装置
CN108735171B (zh) 输出电路、数据线驱动器以及显示装置
KR20100005515A (ko) 감마 전압 컨트롤러, 이를 포함하는 계조 전압 제너레이터및 디스플레이 디바이스
KR20220096871A (ko) 표시 장치 및 이의 구동 방법
US20060132398A1 (en) Current range control circuit, data driver, and organic light emitting display
CN106157864B (zh) 电源开关电路以及用于控制电源开关电路的方法
US20220351661A1 (en) Source driver controlling bias current
US11356113B2 (en) Digital-to-analog conversion circuit and data driver
KR101521896B1 (ko) 감마 전압 발생 회로 및 이를 구비하는 디스플레이 장치.
KR101933470B1 (ko) 디스플레이 시스템 및 그것의 구동방법
US20240071318A1 (en) Display driver and display device
US20230316975A1 (en) Gamma voltage generator, source driver and display apparatus

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid