CN108475491B - 半导体装置以及包括该半导体装置的显示装置 - Google Patents

半导体装置以及包括该半导体装置的显示装置 Download PDF

Info

Publication number
CN108475491B
CN108475491B CN201680074286.5A CN201680074286A CN108475491B CN 108475491 B CN108475491 B CN 108475491B CN 201680074286 A CN201680074286 A CN 201680074286A CN 108475491 B CN108475491 B CN 108475491B
Authority
CN
China
Prior art keywords
transistor
circuit
wiring
electrically connected
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201680074286.5A
Other languages
English (en)
Other versions
CN108475491A (zh
Inventor
高桥圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN108475491A publication Critical patent/CN108475491A/zh
Application granted granted Critical
Publication of CN108475491B publication Critical patent/CN108475491B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

本发明提供一种耗电量得到降低的半导体装置以及包括半导体的显示装置。该半导体装置产生供应到缓冲放大器的偏置电压。在显示装置显示静态图像时，在下一个帧中不需要从缓冲放大器向像素阵列供应用于改写图像的数据信号，因此电路构成为使缓冲放大器处于待机状态(暂时停止)。具体而言，通过停止从BGR电路向半导体的参考电流的输入并且从半导体装置向缓冲放大器施加偏置电压，暂时停止缓冲放大器的工作。

Description

半导体装置以及包括该半导体装置的显示装置
技术领域
本发明的一个方式涉及一种半导体装置以及包括该半导体装置的显示装置。
本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、处理器、电子设备、这些装置的驱动方法、这些装置的制造方法、这些装置的检查方法或者包括这些装置的系统。
背景技术
近年来，显示装置的高清化得到了推进。随着显示装置的高清化得到推进，有用来向显示装置传达图像信号或者供应电力的电路或布线的数量增加的倾向。另外，由于电路或布线的个数增加，所以显示装置的耗电量也容易变大。
另外，作为减少显示装置的耗电量的方法之一，已知如下技术：当连续地显示同一图像(静态图像)时，减少信号写入工作(下面有时称为“刷新工作”)的次数的技术(专利文献1)。另外，将刷新工作的频度称为刷新速率。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2011-237760号公报
发明内容
通过驱动显示装置所具备的驱动电路(或者有时也称为驱动器IC(IntegratedCircuit))，可以在显示装置中显示图像。驱动电路包括串并转换电路、移位寄存器电路、电平转换电路、传输晶体管逻辑电路以及缓冲放大电路等。供应到驱动电路的图像信号先在这些电路中被处理，再被供应至像素阵列。
尤其是，缓冲放大电路具有如下功能：将在各电路中被处理的信号放大至规定的大小并向像素供应被放大的信号的功能。在驱动显示装置期间对缓冲放大电路供应多个偏置电压，在连续地显示同一图像(静态图像)的情况下也连续地供应该多个偏置电压。就是说，由于偏置电压被连续地供应，所以显示装置的耗电量增加。
本发明的一个方式的目的之一是提供一种半导体装置。另外，本发明的一个方式的目的之一是提供一种包括半导体装置的显示装置或显示模块。另外，本发明的一个方式的目的之一是提供一种使用包括半导体装置的显示装置或显示模块的电子设备。另外，本发明的一个方式的目的之一是提供一种具有包括半导体装置的显示装置或显示模块的系统。
另外，本发明的一个方式的目的之一是提供一种耗电量得到降低的半导体装置、包括该半导体装置的显示装置或者包括该半导体装置的显示模块。另外，本发明的一个方式的目的之一是提供一种可见度优异的显示装置或显示模块。另外，本发明的一个方式的目的之一是提供一种显示质量良好的显示装置或者显示模块。
注意，本发明的一个方式的目的不局限于上述列举的目的。上述列举的目的并不妨碍其他目的的存在。另外，其他目的是上面没有提到而将在下面的记载中进行说明的目的。所属技术领域的普通技术人员可以从说明书或附图等的记载中得知并衍生其他目的。此外，本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外，本发明的一个方式不需要实现所有的上述目的及其他目的。
(1)本发明的一个方式是一种半导体装置，该半导体装置包括第一电路至第五电路以及第一布线至第k布线(k为2以上的整数)，其中，第一电路包括输入端子，第二电路包括第一输出端子至第(2k)输出端子，第一电路通过第h布线(h为1至k的整数)与第二电路电连接，在半导体装置处于驱动状态时，第一电路根据被输入到输入端子的电位分别对第一布线至第k布线施加第一电位至第k电位，在半导体装置处于驱动状态时，第二电路根据从第一布线至第k布线输入的第一电位至第k电位分别从第一输出端子至第(2k)输出端子输出第(k+1)电位至第(3k)电位，第三电路与第一布线至第k布线电连接，第四电路与第一输出端子至第k输出端子电连接，第五电路与第(k+1)输出端子至第(2k)输出端子电连接，第三电路在半导体装置处于待机状态时对第一布线至第k布线施加低电平电位，第四电路在半导体装置处于待机状态时对第一输出端子至第k输出端子输出高电平电位，第五电路在半导体装置处于待机状态时对第(k+1)输出端子至第(2k)输出端子输出低电平电位。
(2)另外，本发明的一个方式是上述(1)的半导体装置，其中第一电路包括第一晶体管至第k晶体管，第一晶体管的第一端子与输入端子电连接，第h晶体管的第一端子与第h晶体管的栅极电连接，第h晶体管的第一端子与第h布线电连接，第g晶体管(g为1至(k-1)的整数)的第二端子与第(g+1)晶体管的第一端子电连接。
(3)另外，本发明的一个方式是上述(2)的半导体装置，其中第一晶体管至第k晶体管是n沟道晶体管。
(4)另外，本发明的一个方式是上述(1)至(3)中任一个半导体装置，其中第三电路包括第(k+1)晶体管至第(2k)晶体管，第(k+h)晶体管的第一端子与第h布线电连接，第(k+1)晶体管至第(2k)晶体管的栅极彼此电连接。
(5)另外，本发明的一个方式是上述(4)的半导体装置，其中第(k+1)晶体管至第(2k)晶体管是n沟道晶体管。
(6)另外，本发明的一个方式是上述(5)的半导体装置，其中第(k+1)晶体管至第(2k)晶体管中的至少一个包括背栅极，通过对背栅极施加电位，使包括背栅极的晶体管的阈值电压漂移。
(7)另外，本发明的一个方式是上述(1)至(6)中任一个半导体装置，其中第四电路包括第(2k+1)晶体管至第(3k)晶体管，第(2k+h)晶体管的第一端子与第h输出端子电连接，第(2k+1)晶体管至第(3k)晶体管的栅极彼此电连接。
(8)另外，本发明的一个方式是上述(7)的半导体装置，其中第(2k+1)晶体管至第(3k)晶体管是p沟道晶体管。
(9)另外，本发明的一个方式是上述(1)至(8)中任一个半导体装置，其中第五电路包括第(3k+1)晶体管至第(4k)晶体管，第(3k+h)晶体管的第一端子与第(k+h)输出端子电连接，第(3k+1)晶体管至第(4k)晶体管的栅极彼此电连接。
(10)另外，本发明的一个方式是上述(9)的半导体装置，其中第(3k+1)晶体管至第(4k)晶体管是n沟道晶体管。
(11)另外，本发明的一个方式是上述(10)的半导体装置，其中第(3k+1)晶体管至第(4k)晶体管中的至少一个包括背栅极，通过对背栅极施加电位，使包括背栅极的晶体管的阈值电压漂移。
(12)另外，本发明的一个方式是上述(1)至(11)中任一个半导体装置，其中包括在第二电路中的第(4k+1)晶体管的总数为(4k2)，该第(4k+1)晶体管配置为第二电路的(2k)行(2k)列，在第二电路的第j列(j为1至(2k)的整数)中(2k)个第(4k+1)晶体管串联连接，第二电路的第j列且第k行的第(4k+1)晶体管与第二电路的第j列且第(k+1)行的第(4k+1)晶体管的连接部分为第j节点，第二电路的第(k+h)行且第一列至第k列的第(4k+1)晶体管的栅极与第h布线电连接，第二电路的第h行且第(k+1)列至第(2k)列的第(4k+1)晶体管的栅极与第h输出端子电连接，第二电路的第h列且第一行至第(k+1-h)行的第(4k+1)晶体管的栅极与第h节点电连接，第二电路的第h行且第(k+1-h)列至第k列的第(4k+1)晶体管的栅极与第h输出端子电连接，第二电路的第(k+h)列且第(2k+1-h)行至第(2k)行的第(4k+1)晶体管的栅极与第(k+h)节点电连接，第二电路的第(k+h)行且第(k+1)列至第(2k+1-h)列的第(4k+1)晶体管的栅极与第(k+h)输出端子电连接。
(13)另外，本发明的一个方式是上述(12)的半导体装置，其中第二电路的第j列且第一行至第k行的第(4k+1)晶体管是p沟道晶体管，第二电路的第j列且第(k+1)行至第(2k)行的第(4k+1)晶体管是n沟道晶体管。
(14)另外，本发明的一个方式是一种显示装置，该显示装置包括具有上述(1)至(13)中任一个半导体装置的驱动电路以及显示部。
(15)另外，本发明的一个方式是上述(14)的显示装置，该显示装置还包括触摸传感器、触摸传感器驱动电路以及触摸传感器检测电路。
(16)另外，本发明的一个方式是一种电子设备，该电子设备包括上述(14)或上述(15)的显示装置以及外壳。
通过使用本发明的一个方式，可以提供一种半导体装置。另外，通过使用本发明的一个方式，可以提供一种包括半导体装置的显示装置或显示模块。另外，通过使用本发明的一个方式，可以提供一种使用包括半导体装置的显示装置或显示模块的电子设备。另外，通过使用本发明的一个方式，可以提供一种具有包括半导体装置的显示装置或显示模块的系统。
另外，通过使用本发明的一个方式，可以提供一种耗电量得到降低的半导体装置、包括该半导体装置的显示装置或者包括该半导体装置的显示模块。另外，通过使用本发明的一个方式，可以提供一种可见度优异的显示装置或显示模块。另外，通过使用本发明的一个方式，可以提供一种显示质量良好的显示装置或者显示模块。
注意，本发明的一个方式的效果不局限于上述列举的效果。上述列举的效果并不妨碍其他效果的存在。另外，其他效果是上面没有提到而将在下面的记载中进行说明的效果。所属技术领域的普通技术人员可以从说明书或附图等的记载中得知并衍生其他效果。此外，本发明的一个方式具有上述效果及其他效果中的至少一个效果。因此，本发明的一个方式有时不具有上述列举的效果。
附图说明
图1是示出半导体装置的例子的方框图；
图2是示出半导体装置所包括的电路的例子的方框图；
图3是示出图2的具体例子的电路图；
图4是示出图2的具体例子的电路图；
图5是示出图2的具体例子的电路图；
图6是示出半导体装置所包括的电路的例子的方框图；
图7是示出图6的具体例子的电路图；
图8是示出图6的具体例子的电路图；
图9是示出图6的具体例子的电路图；
图10是示出图6的具体例子的电路图；
图11是示出图6的具体例子的电路图；
图12是示出缓冲放大器的例子的电路图；
图13A和图13B是示出显示装置的例子的电路图；
图14A和图14B是示出显示像素的例子的电路图；
图15A和图15B是示出显示像素的例子的电路图；
图16A和图16B是示出显示装置的例子的方框图及电路图；
图17是示出半导体装置的例子的方框图；
图18A和图18B是示出触摸传感器的例子的电路图及时序图；
图19A和图19B是示出显示装置的例子的图；
图20A和图20B是示出显示装置的例子的图；
图21是示出显示模块的例子的透视图；
图22A至图22H是示出电子设备的例子的透视图；
图23A和图23B是示出电子设备的例子的透视图；
图24A至图24C是示出晶体管的结构实例的俯视图及截面图；
图25A至图25C是示出晶体管的结构实例的俯视图及截面图；
图26A至图26C是示出晶体管的结构实例的俯视图及截面图；
图27A至图27C是说明氧化物的原子数比的范围的图；
图28是说明InMZnO4的结晶的图；
图29A至图29C是氧化物的叠层结构的能带图；
图30A至图30D是示出晶体管的结构实例的俯视图及截面图；
图31A和图31B是示出晶体管的结构实例的俯视图及截面图；
图32A至图32E说明利用XRD得到的CAAC-OS和单晶氧化物半导体的结构分析以及CAAC-OS的选区电子衍射图案；
图33A至图33E是CAAC-OS的截面TEM图像、平面TEM图像及经过分析获得的图像；
图34A至图34D是nc-OS的电子衍射图案以及截面TEM图像；
图35A和图35B是a-like OS的截面TEM图像；
图36是因电子照射导致的In-Ga-Zn氧化物的结晶部的变化的图。
具体实施方式
首先，对“电子设备”、“电子构件”、“模块”、“半导体装置”的记载进行说明。一般来说，“电子设备”有时例如是指：个人计算机；移动电话；平板终端；电子书阅读器终端；可穿戴终端；AV(视听)设备；电器产品；家用设备；商用设备；数字标牌；汽车；或者具有系统的电气产品等。另外，“电子构件”或“模块”有时是指：电子设备所具有的处理器、存储装置、传感器、电池、显示装置、发光装置、接口装置、RF标签(RF：Radio Frequency)、接收器、发送器等。另外，“半导体装置”有时是指：包括半导体元件或驱动电路的装置；或者包括在电子构件或模块中且包括半导体元件的控制电路、逻辑电路、信号产生电路、信号转换电路、电位电平转换电路、电压源、电流源、切换电路、放大电路、存储电路、存储单元、显示电路以及显示像素等。
另外，在本说明书中，有时将氧化物半导体表示为OS(Oxide Semiconductor)。因此，有时将在沟道形成区域中包含氧化物半导体的晶体管称为OS晶体管。
实施方式1
在本实施方式中，对源极驱动器电路以及该源极驱动器电路所包括的偏压发生器进行说明。
<源极驱动器电路>
图1示出涉及本发明的一个方式的源极驱动器电路的例子。源极驱动器电路100包括LVDS(Low Voltage Differential Signaling：低电压差分信号)接收器110、串并转换电路120、移位寄存器电路130、锁存电路140、电平转换电路150、传输晶体管逻辑电路160、电阻串电路170、外部校正电路180、BGR(Band Gap Reference：带隙基准)电路190、偏压发生器200以及缓冲放大器300。另外，在图1中，源极驱动器电路100包括两个偏压发生器200。
LVDS接收器110与外部的主处理器电连接。LVDS接收器110具有接收来自该主处理器的视频信号的功能以及将差分信号转换为单端信号，将该信号发送到串并转换电路120的功能。上述工作是在LVDS接收器110处于驱动状态时进行的。在图1中，作为视频信号，对LVDS接收器110输入模拟电压信号DA，DB0、模拟电压信号DA，DB1、模拟电压信号DA，DB2、模拟电压信号DA，DB3、模拟电压信号DA，DB4、模拟电压信号DA，DB5、模拟电压信号DA，DB6以及模拟电压信号DA，DB7。另外，LVDS接收器110根据时钟信号CLOCK及时钟信号CLOCKB的输入进行逐次工作，并且，根据待机信号STBY可以从驱动状态成为待机状态(暂时停止)。另外，时钟信号CLOCKB是时钟信号CLOCK的反转信号。
串并转换电路120与LVDS接收器110电连接。串并转换电路120具有接收来自LVDS接收器110的单端信号的功能。串并转换电路120将单端信号转换为并行信号，将该信号发送到内部总线作为BUS[127:0]的信号。
移位寄存器电路130与串并转换电路120电连接，锁存电路140与移位寄存器电路130电连接。移位寄存器电路130具有与串并转换电路120同步而指定将内部总线上的数据存放在各信号线(也称为数据线)的锁存电路140中的时机的功能。
电平转换电路150与锁存电路140电连接。电平转换电路150具有当所有信号线的数据存放在锁存电路140中时使各数据的电平转换的功能。
传输晶体管逻辑电路160与电平转换电路150及电阻串电路170电连接。另外，由传输晶体管逻辑电路160及电阻串电路170构成DAC(Digital to Analog Converter：数字模拟转换器)。电阻串电路170被输入8位的信号(在图1中记载为VR0-VR255)，将对应于该信号的电位输出至传输晶体管逻辑电路160。传输晶体管逻辑电路160具有由于该电位的供应而对进行了电平转移的各数据进行模拟数字转换的功能。
缓冲放大器300与传输晶体管逻辑电路160电连接。缓冲放大器300具有如下功能：放大进行了模拟数字转换的数据，将作为数据信号放大了的数据(在图1中记载为S[2159:0])发送到像素阵列的功能。
BGR电路190具有产生用来驱动源极驱动器电路100时用作基准的电压的功能。BGR电路190分别与各偏压发生器电连接。
偏压发生器200的一个与BGR电路190及缓冲放大器300电连接。偏压发生器200的一个具有根据在BGR电路190中产生的用作基准的电压产生用来使缓冲放大器300工作的偏置电压的功能。上述工作是在偏压发生器200处于驱动状态时进行的。另外，偏压发生器200的一个以与LVDS接收器110相同的时机被输入待机信号STBY，由此使偏压发生器200的一个从驱动状态成为待机状态(暂时停止偏压发生器200的一个)。
偏压发生器200的另一个与外部校正电路180电连接。偏压发生器200的另一个具有根据在BGR电路190中产生的用作基准的电压产生用来使外部校正电路180工作的偏置电压的功能。另外，当不需要使外部校正电路180工作时，对偏压发生器200的另一个发送待机信号CMSTBY，由此使偏压发生器200的另一个从驱动状态成为待机状态(暂时停止)。
外部校正电路180与像素所包括的晶体管电连接。在像素阵列中，如果各像素晶体管具有电压电流特性的不均匀，就给该显示装置所显示的图像有影响，因此会成为引起显示装置的显示质量的降低的原因。外部校正电路180具有测定流过该像素晶体管的电流量并根据该电流量将流过该像素晶体管中的电流量调整至适当量的功能。另外，外部校正电路180被输入设置信号CMSET，由此使外部校正电路180初始化。另外，外部校正电路180被输入时钟信号CMCLK，由此使外部校正电路180工作。另外，外部校正电路180被输入来自像素电路所包括的晶体管的信号(在图1中记载为S[719:0])，该外部校正电路180以参考电位VREF1及参考电位VREF2为比较基准进行与图像校正有关的判断。然后，将与该校正有关的判断结果发送到源极驱动器电路100的外部的图像处理器作为输出信号CMOUT[11:0]。该图像处理器基于CMOUT[11:0]的内容进行图像数据的校正。
另外，本发明的一个方式不局限于图1所示的源极驱动器电路100，而也可以不具有外部校正电路180。例如，也可以采用对像素阵列所包括的各像素设置校正电路代替外部校正电路180的结构。
<偏压发生器200A>
接着，对可用于图1的源极驱动器电路100的偏压发生器200的电路结构进行说明。
图2示出本发明的一个方式的偏压发生器。偏压发生器200A包括电路201及电路202。
电路201通过一个或多个布线VRL与电路202电连接。另外，电路201与布线L0电连接。另外，电路201与用来供应低电平电位的布线GNDL电连接。
电路202与多个布线VBL电连接。另外，电路202与用来供应高电平电位的布线VDDL电连接。另外，电路202与及用来供应低电平电位的布线GNDL电连接。
电路201具有如下功能：在从布线L0被供应电流时，产生对应于该电流的电位而输出该电位的功能。该电位的个数对应于布线VRL的个数，该电位施加到布线VRL。另外，在布线VRL的个数为2以上的情况下，施加到布线VRL的该电位根据布线VRL具有不同的值。
电路202具有通过使用施加到布线VRL的电位、经过布线VDDL被施加的高电平电位以及经过布线GNDL被施加的低电平电位产生多个偏置电压而输出该偏置电压的功能。该偏置电压的个数对应于布线VBL的个数，该偏置电压施加到布线VBL。另外，施加到各布线VBL的该偏置电压的值彼此不同。
布线VBL与缓冲放大器300或外部校正电路180电连接，产生在电路202中的偏置电压施加到缓冲放大器300或外部校正电路180。
另外，各偏置电压是经过布线GNDL被施加的低电平电位以上且经过布线VDDL被施加的高电平电位以下的电位。
另外，经过布线L0被施加的电流是从BGR电路190输出的恒电流。
《具体例子1》
在此，图3示出为实现偏压发生器200A的电路的具体例子的偏压发生器200A1。
电路201包括晶体管RT1及晶体管RT2，电路202包括晶体管Tr[1,1]、晶体管Tr[2,1]、晶体管Tr[3,1]、晶体管Tr[4,1]、晶体管Tr[1,2]、晶体管Tr[2,2]、晶体管Tr[3,2]、晶体管Tr[4,2]、晶体管Tr[1,3]、晶体管Tr[2,3]、晶体管Tr[3,3]、晶体管Tr[4,3]、晶体管Tr[1,4]、晶体管Tr[2,4]、晶体管Tr[3,4]以及晶体管Tr[4,4]。注意，晶体管Tr[1,1]、晶体管Tr[1,2]、晶体管Tr[1,3]、晶体管Tr[1,4]、晶体管Tr[2,1]、晶体管Tr[2,2]、晶体管Tr[2,3]以及晶体管Tr[2,4]是p沟道晶体管，晶体管Tr[3,1]、晶体管Tr[3,2]、晶体管Tr[3,3]、晶体管Tr[3,4]、晶体管Tr[4,1]、晶体管Tr[4,2]、晶体管Tr[4,3]以及晶体管Tr[4,4]是n沟道晶体管。另外，布线VRL是多个布线，表示为布线VRL1及布线VRL2。另外，布线VBL是多个布线，表示为布线L1至布线L4。
说明电路201的内部的连接结构。晶体管RT1的第一端子与布线L0电连接，晶体管RT1的栅极与布线L0电连接，晶体管RT1的第一端子与布线VRL1电连接。晶体管RT2的第一端子与晶体管RT1的第二端子电连接，晶体管RT2的栅极与晶体管RT2的第一端子电连接，晶体管RT2的第二端子与布线GNDL电连接，晶体管RT2的第一端子与布线VRL2电连接。
就是说，晶体管RT1及晶体管RT2都是二极管连接。当布线L0的电位比低电平电位高时，来自布线L0的电流经过晶体管RT1及晶体管RT2流过布线GNDL。
说明电路202的内部的连接结构。晶体管Tr[1,j](j为1至4的整数)的第一端子与布线VDDL电连接。晶体管Tr[1,j]的第二端子与晶体管Tr[2,j]的第一端子电连接，晶体管Tr[2,j]的第二端子与晶体管Tr[3,j]的第一端子电连接，晶体管Tr[3,j]的第二端子与晶体管Tr[4,j]的第一端子电连接。另外，将晶体管Tr[2,1]的第二端子与晶体管Tr[3,1]的第一端子的连接部称为节点N1，将晶体管Tr[2,2]的第二端子与晶体管Tr[3,2]的第一端子的连接部称为节点N2，将晶体管Tr[2,3]的第二端子与晶体管Tr[3,3]的第一端子的连接部称为节点N3，将晶体管Tr[2,4]的第二端子与晶体管Tr[3,4]的第一端子的连接部称为节点N4。
晶体管Tr[4,j]的第二端子与布线GNDL电连接。晶体管Tr[3,1]的栅极以及晶体管Tr[3,2]的栅极与布线VRL1电连接，晶体管Tr[4,1]的栅极以及晶体管Tr[4,2]的栅极与布线VRL2电连接。
节点N1与晶体管Tr[1,1]的栅极、晶体管Tr[2,1]至晶体管Tr[2,4]的各栅极以及布线L3电连接，节点N2与晶体管Tr[1,2]至晶体管Tr[1,4]的各栅极及布线L4电连接。节点N3与晶体管Tr[4,3]的栅极及布线L1电连接，节点N4与晶体管Tr[3,3]的栅极、晶体管Tr[3,4]的栅极以及布线L2电连接。
《工作例子》
接着，说明偏压发生器200A1的工作。
在偏压发生器200A1进行工作时，电位Va从BGR电路190经过布线L0被施加。由此，在电路201中电流IREF从布线L0经过晶体管RT1及晶体管RT2流过布线GNDL。此时，对晶体管RT2的第二端子施加的电位为Vb。就是说，电位Vb是比低电平电位高且比电位Va低的电位。
电位Va经过布线VRL1被施加到晶体管Tr[3,1]的栅极及晶体管Tr[3,2]的栅极。另外，电位Vb经过布线VRL2被施加到晶体管Tr[4,1]的栅极及晶体管Tr[4,2]的栅极。由此，晶体管Tr[3,1]、晶体管Tr[3,2]、晶体管Tr[4,1]以及晶体管Tr[4,2]成为导通状态。由此，由于电流从节点N1经过晶体管Tr[3,1]及晶体管Tr[4,1]流过布线GNDL，所以在节点N1中产生比低电平电位高的电位。与此同样，由于电流从节点N2经过晶体管Tr[3,2]及晶体管Tr[4,2]流过布线GNDL，所以在节点N2中产生比低电平电位高的电位。
在此，对晶体管Tr[1,1]的栅极、晶体管Tr[2,1]至晶体管Tr[2,4]的栅极施加节点N1的电位。由此，晶体管Tr[1,1]及晶体管Tr[2,1]成为导通状态，电流从布线VDDL经过晶体管Tr[1,1]及晶体管Tr[2,1]流过节点N1。并且，由于晶体管Tr[3,1]及晶体管Tr[4,1]也成为导通状态，其结果，节点N1的电位经过一定时间之后收敛于固定电位VBIAS3，该VBIAS3从布线L3被输出。
另外，节点N2的电位成为与晶体管Tr[1,2]至晶体管Tr[1,4]的各栅极的电位相等的电位，加上晶体管Tr[1,2]至晶体管Tr[1,4]的各第一端子的电位为高电平电位，因此在晶体管Tr[1,2]至晶体管Tr[1,4]的尺寸相同的情况下，流过各晶体管的电流相等。另外，晶体管Tr[1,2]至晶体管Tr[1,4]的各第二端子的电位都相等。
另外，节点N1的电位与晶体管Tr[2,2]至晶体管Tr[2,4]的各栅极的电位相等。晶体管Tr[2,2]至晶体管Tr[2,4]的各第一端子的电位相等，因此在晶体管Tr[2,2]至晶体管Tr[2,4]的尺寸相同的情况下，流过晶体管Tr[2,2]至晶体管Tr[2,4]的电流相等，晶体管Tr[2,2]至晶体管Tr[2,4]的各第二端子的电位暂时变相等。并且，晶体管Tr[3,2]及晶体管Tr[4,2]也成为导通状态，因此节点N2的电位经过一定时间之后收敛于固定电位VBIAS4，该VBIAS4从布线L4被输出。
另外，如上所述，根据节点N1及节点N2的电位，晶体管Tr[1,4]及晶体管Tr[2,4]成为导通状态，因此电流从布线VDDL经过晶体管Tr[1,4]及晶体管Tr[2,4]流过节点N4。由此，在节点N4中产生比高电平电位低的电位。晶体管Tr[3,4]的栅极及晶体管Tr[4,4]的栅极被施加节点N4的电位，因此晶体管Tr[3,4]及晶体管Tr[4,4]成为导通状态，电流从节点N4经过晶体管Tr[3,4]及晶体管Tr[4,4]流过布线GNDL。其结果是，节点N4的电位收敛于固定电位VBIAS2，该VBIAS2从布线L2被输出。
另外，如上所述，根据节点N1及节点N2的电位，晶体管Tr[1,3]及晶体管Tr[2,3]成为导通状态，因此电流从布线VDDL经过晶体管Tr[1,3]及晶体管Tr[2,3]流过节点N3。由此，在节点N3中产生比高电平电位低的电位。晶体管Tr[3,4]的栅极的电位与节点N3相等，因此晶体管Tr[3,4]成为导通状态。并且，晶体管Tr[3,3]的栅极的电位与节点N4的电位相等，因此晶体管Tr[3,3]与晶体管Tr[3,4]同样地成为导通状态。因此，电流从节点N3经过晶体管Tr[3,3]及晶体管Tr[4,3]流过布线GNDL。其结果是，节点N3的电位收敛于固定电位VBIAS1，该VBIAS1从布线L1被输出。
偏压发生器200A1由于上述原理而产生VBIAS1、VBIAS2、VBIAS3以及VBIAS4，并将其输出至布线L1至布线L4。
《具体例子2》
另外，偏压发生器的结构不局限于图3的偏压发生器200A1的结构，也可以采用其他电路结构。例如，图4示出与偏压发生器200A1不同的偏压发生器。偏压发生器200A2是对偏压发生器200A1的电路201追加一个晶体管且增加偏压发生器200A1的电路202的晶体管的个数的结构。
在图4的偏压发生器200A2中，电路201包括晶体管RT1、晶体管RT2以及晶体管RT3。另外，电路202包括晶体管Tr[1,1]至晶体管Tr[6,6]。另外，在图4所示的晶体管中，记载有晶体管RT1、晶体管RT2、晶体管RT3、晶体管Tr[1,1]以及晶体管Tr[6,6]的符号，未图示上述以外的晶体管的符号。另外，布线VRL是多个布线，表示为布线VRL1、布线VRL2以及布线VRL3。另外，布线VBL是多个布线，表示为布线L1、布线L2、布线L3、布线L4、布线L5以及布线L6。
通过采用上述电路结构，偏压发生器200A2与偏压发生器200A1同样地可以产生偏置电压，将该偏置电压输出至布线L1至布线L6。
另外，在想要增加或减少偏置电压的输出端子的个数时，与偏压发生器200A1及偏压发生器200A2同样，可以改变电路201及电路202所包括的晶体管的个数而构成上述结构。例如，通过将偏压发生器200A的电路201所具有的晶体管的个数改变为k(k为1以上的整数)，获得图5所示的偏压发生器200A3。在此情况下，构成电路202的晶体管的个数为(4k2)，可以使偏置电压的输出端子的个数(布线VBL的个数)为(2×k)。另外，在图5中，构成电路201的晶体管是晶体管RT[1]至晶体管RT[k]，构成电路202的晶体管是晶体管Tr[1,1]至晶体管Tr[2k,2k]，多个布线VBL是布线L[1]至布线L[2k]。
另外，在图5的偏压发生器200A3中，只记载有电路201、电路202、多个布线VRL(布线VRL[1]、布线VRL[i](i为1至k的整数)、布线VRL[k])、多个布线VBL(布线L[1]、布线L[i1](i1为1至k的整数)、布线L[k]、布线L[k+1]、布线L[i2](i2为k+1至2k的整数)、布线L[2k])、布线L0、布线GNDL、布线VDDL、晶体管RT[1]、晶体管RT[i]、晶体管RT[k]、晶体管Tr[1,1]以及晶体管Tr[2k，2k]，未图示上述以外的布线、标号及符号。
<偏压发生器200B>
当显示装置显示静态图像时，源极驱动器电路100所包括的缓冲放大器300有时可以暂时停止。例如，在对显示装置的各像素所具有的晶体管使用OS晶体管的情况下，OS晶体管具有良好的开关特性及关态电流非常低的性质，因此可以长时间保持写入了的数据信号(将在实施方式2中说明详细内容)。尤其是，在如显示静态图像时那样连续显示两帧以上的相同图像的情况下，通过利用该原理，不需要连续地将相同内容的数据信号发送到像素电路，可以使用保持在像素电路中的数据信号显示图像。就是说，不需要将数据信号发送到像素电路，因此可以降低显示装置的耗电量。
当偏压发生器200处于驱动状态的情况下，偏压发生器200对缓冲放大器300供应偏压。在显示装置处于驱动状态，即在显示装置上显示动态图像等图像的情况下，将数据信号以高驱动频率(例如，60Hz以上的频率)发送到像素电路，因此缓冲放大器300及偏压发生器200始终处于驱动状态。由此，有缓冲放大器300及偏压发生器200的耗电量高的倾向。另一方面，在将静态图像显示在显示装置上的情况下，不需要进行图像的改写，因此可以使显示装置以低驱动频率(例如，低于60Hz的频率)工作。在使显示装置以低驱动频率工作的情况下，与以高驱动频率进行工作的情况相比，改写的数量减少，因此会产生不进行显示图像数据的改写的期间。在该不进行图像的改写期间通过使缓冲放大器300及偏压发生器200处于待机状态(暂时停止)，可以降低显示装置的耗电量。如此，有时将如果不需要则使缓冲放大器300及偏压发生器200等驱动电路处于待机状态(暂时停止)的工作称为“空转停止(IDS)驱动”。
在此，参照图6对可以处于待机状态的偏压发生器200的结构进行说明。偏压发生器200B具有对偏压发生器200A设置电路203至电路205的结构。
偏压发生器200B具有在偏压发生器200A的电路201与电路202之间设置有电路203的结构。就是说，电路201通过电路203与电路202电连接。并且，在偏压发生器200B中，在偏压发生器200A的电路202与多个布线VBL中的一些布线之间设置有电路204，并且在偏压发生器200A的电路202与多个布线VBL中的剩下的布线之间设置有电路205。就是说，电路202通过电路204与多个布线VBL中的一些布线电连接，并且电路202通过电路205与多个布线VBL中的剩下的布线电连接。
在此，对具体的连接结构进行说明。电路201通过一个或多个布线VRLa与电路203电连接。另外，电路201与布线L0电连接。另外，电路201与用来供应低电平电位的布线GNDL电连接。
电路202通过一个或多个布线VRLb与电路203电连接。另外，电路203与用来供应低电平电位的布线GNDL电连接，并且电路203与布线STBYL电连接。
另外，布线VRLa的布线个数对应于布线VRLb的布线个数。
电路202与一个或多个布线VBL电连接。电路202与用来供应高电平电位的布线VDDL电连接。电路202与用来供应低电平电位的布线GNDL电连接。另外，电路204与电路202电连接，电路205与电路202电连接。
电路204与布线STBYL-B及用来供应高电平电位的布线VDDL电连接。另外，布线STBYL-B也可以被供应输入到布线STBYL的信号的反转信号。
电路205与布线STBYL及用来供应低电平电位的布线GNDL电连接。
关于电路201、电路202的详细功能，参照偏压发生器200A的电路201、电路202的记载。
电路203具有对布线VRLb输出布线VRLa的电位和低电平电位中的任一个并根据从布线STBYL被供应的电位决定施加到布线VRLb的电位的功能。
电路204具有对布线VBL中的一些布线施加高电平电位的功能，可以根据从布线STBYL-B被供应的电位决定是否使该功能工作。具体而言，在偏压发生器200处于驱动状态时，从电连接到电路204的布线VBL输出规定的偏压，而在偏压发生器200处于待机状态时，从电连接到电路204的布线VBL输出高电平电位。
电路205具有对布线VBL中的剩下的布线施加低电平电位的功能，可以根据从布线STBYL被供应的电位决定是否使该功能工作。具体而言，在偏压发生器200处于驱动状态时，从电连接到电路205的布线VBL输出规定的偏压，而在偏压发生器200处于待机状态时，从电连接到电路205的布线VBL输出低电平电位。
通过具有上述电路结构，在不需要进行数据信号的改写时能够使偏压发生器处于待机状态(暂时停止)。
《具体例子1》
图7示出作为用来获得偏压发生器200B的具体电路例子的偏压发生器200B1。
偏压发生器200B1具有对偏压发生器200A1追加电路203、电路204以及电路205的结构。由此，对与偏压发生器200A1不同的内容进行说明，但是省略与偏压发生器200A1相同的内容的说明。
另外，图7的偏压发生器200B1的与图6所示的偏压发生器200B不同之处在于：在电路202中具有电路204及电路205。电路204及电路205与多个布线VBL电连接即可，因此也可以具有在电路202的内部设置有电路204及电路205的结构。就是说，本发明的一个方式不局限于图6所示的偏压发生器200B的结构，只要可以获得与偏压发生器200相同的效果，就可以适当地改变图6所示的偏压发生器200B的结构。
电路203包括晶体管ST11及晶体管ST12，电路204包括晶体管ST21及晶体管ST22，电路205包括晶体管ST31及晶体管ST32。
布线VRLa是多个布线，表示为布线VRLa1及布线VRLa2。布线VRLb是多个布线，表示为布线VRLb1及布线VRLb2。
偏压发生器200B1所包括的电路201的晶体管RT1的第一端子与布线VRLa1电连接，偏压发生器200B1所包括的电路201的晶体管RT2的第一端子与布线VRLa2电连接。
在此，说明电路203的内部的连接结构。晶体管ST11的第一端子与布线VRLa1及布线VRLb1电连接，晶体管ST11的栅极与布线STBYL电连接，晶体管ST11的第二端子与布线GNDL电连接。晶体管ST12的第一端子与布线VRLa2及布线VRLb2电连接，晶体管ST12的栅极与布线STBYL电连接，晶体管ST12的第二端子与布线GNDL电连接。
偏压发生器200B1所包括的电路202的晶体管Tr[3,1]的栅极与布线VRLb1电连接，偏压发生器200B1所包括的电路202的晶体管Tr[3,2]的栅极与布线VRLb1电连接。偏压发生器200B1所包括的电路202的晶体管Tr[4,1]的栅极与布线VRLb2电连接，偏压发生器200B1所包括的电路202的晶体管Tr[4,2]的栅极与布线VRLb2电连接。
说明电路204的内部的连接结构。晶体管ST21的第一端子与布线VDDL电连接，晶体管ST21的栅极与布线STBYL-B电连接，晶体管ST21的第二端子与布线L4电连接。晶体管ST22的第一端子与布线VDDL电连接，晶体管ST22的栅极与布线STBYL-B电连接，晶体管ST22的第二端子与布线L3电连接。
说明电路205的内部的连接结构。晶体管ST31的第一端子与布线GNDL电连接，晶体管ST31的栅极与布线STBYL电连接，晶体管ST31的第二端子与布线L2电连接。晶体管ST32的第一端子与布线GNDL电连接，晶体管ST32的栅极与布线STBYL电连接，晶体管ST32的第二端子与布线L1电连接。
《工作例子》
接着，说明偏压发生器200B1的工作例子。另外，偏压发生器200B1的工作几乎与偏压发生器200A1同样，因此偏压发生器200B1的与偏压发生器200A1同样的工作参照偏压发生器200A1的工作例子的记载，在此说明由于组装电路203至电路205而产生的功能及工作。
如上所述，在显示装置显示静态图像时，通过使缓冲放大器300及偏压发生器200处于待机状态(暂时停止缓冲放大器300及偏压发生器200)，可以降低显示装置的耗电量。由于电路203至电路205的工作可以使偏压发生器200B1处于待机状态(暂时停止)。
通过对布线STBYL及布线STBYL-B施加适当的电位，可以使偏压发生器200B1处于驱动状态和待机状态(暂时停止)中的任一个。
布线STBYL和布线STBYL-B中的一个被输入高电平电位，布线STBYL和布线STBYL-B中的另一个被输入低电平电位。注意，在此“高电平电位”是指高到足够使各晶体管ST11、晶体管ST12、晶体管ST31及晶体管ST32处于导通状态的电位，在此“低电平电位”是指低到足够使各晶体管ST21及晶体管ST22处于导通状态的电位。
当使偏压发生器200B1工作时，对布线STBYL施加低电平电位，并且对布线STBYL-B施加高电平电位。由此，可以使晶体管ST11、晶体管ST12、晶体管ST21、晶体管ST22、晶体管ST31以及晶体管ST32处于关闭状态。就是说，当对布线STBYL施加低电平电位且对布线STBYL-B施加高电平电位时，偏压发生器200B1可以进行与偏压发生器200A1同样的工作。
当使偏压发生器200B1处于待机状态(暂时停止)时，对布线STBYL施加高电平电位，并且对布线STBYL-B施加低电平电位。由此，可以使晶体管ST11、晶体管ST12、晶体管ST21、晶体管ST22、晶体管ST31以及晶体管ST32处于导通状态。就是说，布线L0、布线VRLa1、布线VRLa2、布线VRLb1、布线VRLb2、布线L1以及布线L2的电位都可以是低电平电位，布线L3及布线L4的电位都可以是高电平电位。
由此，在电路201中晶体管RT1及晶体管RT2处于关闭状态，因此由于从BGR电路190供应的电流IREF而不产生电位Va及电位Vb。另外，在电路202中，晶体管Tr[1,1]至晶体管Tr[4,4]都处于关闭状态，因此不产生偏置电压VBIAS1、VBIAS2、VBIAS3及VBIAS4。并且，由于电路204及电路205的电路结构而低电平电位被输出到布线L1及布线L2，高电平电位被输出到布线L3及布线L4。
如上所述，通过对布线STBYL施加高电平电位，而对布线STBYL-B施加低电平电位，可以使偏压发生器200B1处于待机状态(暂时停止偏压发生器200B1)。另外，可以以如下方式构成缓冲放大器300：通过将从布线L1及布线L2输出的低电平电位以及从布线L3及布线L4输出的高电平电位施加到缓冲放大器300，也可以使缓冲放大器300处于待机状态(暂时停止)。
《具体例子2》
另外，偏压发生器的结构不局限于图7的偏压发生器200B1的结构，也可以采用其他电路结构。例如，图8示出与偏压发生器200B1不同的偏压发生器。偏压发生器200B2是改变了偏压发生器200B1的电路203的位置的电路，具有电路203通过电路201与电路202电连接的结构。就是说，偏压发生器200B2的电连接上的结构与偏压发生器200B1同样，因此偏压发生器200B2可以与偏压发生器200B1同样地进行工作且处于待机状态(暂时停止状态)。
另外，例如，也可以采用将偏压发生器200B1的电路203设置在电路202的内部的结构。图9示出上述结构。偏压发生器200B3包括使偏压发生器200B3从工作状态和待机状态(暂时停止偏压发生器200B3)改变的电路203至电路205。电路203至电路205设置在电路202中。偏压发生器200B3的电连接上的结构与偏压发生器200B1同样，因此偏压发生器200B3可以与偏压发生器200B1同样地成为工作状态或待机状态(暂时停止状态)。
另外，例如也可以采用对偏压发生器200A3设置电路203至电路205的结构。图10示出上述结构。在偏压发生器200B4中，在偏压发生器200A3的电路201与电路202之间的电连接路径中插入有电路203，在偏压发生器200A3的电路202与布线L[k+1]至布线L[2k]之间的电连接路径中插入有电路204，在偏压发生器200A3的电路202与布线L[1]至布线L[k]之间的电连接路径中插入有电路205。通过具有上述结构，可以实现将偏置电压的输出端子的个数(布线VBL的个数)为(2×k)的偏压发生器200。另外，在图10中，构成电路201的晶体管是晶体管RT[1]至晶体管RT[k]，构成电路202的晶体管是晶体管Tr[1,1]至晶体管Tr[2k,2k]，构成电路203的晶体管是晶体管ST1[1]至晶体管ST1[k]，构成电路204的晶体管是晶体管ST2[1]至晶体管ST2[k]，构成电路205的晶体管是晶体管ST3[1]至晶体管ST3[k]，多个布线VBL是布线L[1]至布线L[2k]。
另外，在图10的偏压发生器200B4中，只记载有电路201、电路202、电路203、电路204、电路205、多个布线VRL1、多个布线VRL2、多个布线VBL、布线L[1]、布线L[i1]、布线L[k]、布线L[k+1]、布线L[i2]、布线L[2k]、布线L0、布线GNDL、布线VDDL、布线STBYL、布线STBYL-B、晶体管RT[1]、晶体管RT[i]、晶体管RT[k]、晶体管Tr[1,1]、晶体管Tr[2k,2k]、晶体管ST1[1]、晶体管ST1[i]、晶体管ST1[k]、晶体管ST2[1]、晶体管ST2[i]、晶体管ST2[k]、晶体管ST3[1]、晶体管ST3[i]以及晶体管ST3[k]，未图示上述以外的布线、标号及符号。另外，未图示电路203的与晶体管ST1[1]至晶体管ST1[k]的各第二端子电连接的布线GNDL的符号以及电路205的与晶体管ST3[1]至晶体管ST3[k]的各第一端子电连接的布线GNDL的符号。
例如，在偏压发生器200B1至偏压发生器200B4中，构成电路203及电路205的晶体管中的至少一个也可以使用OS晶体管。OS晶体管具有开关特性非常优异且关态电流极小的优点。当使偏压发生器200B工作时，电路203及电路205所包括的晶体管成为关闭状态。当将OS晶体管用作该晶体管时，可以使处于关闭状态的该晶体管的泄漏电流极小。由此，通过使用OS晶体管，可以实现工作稳定的偏压发生器。
例如在偏压发生器200B1至偏压发生器200B4中，在构成电路203及电路205的晶体管中的至少一个使用OS晶体管时，该OS晶体管除了前栅极还可以具有背栅极。图11示出在此情况下的偏压发生器200B的结构。在偏压发生器200B5中，将偏压发生器200B4的电路203所包括的晶体管ST1[1]至晶体管ST1[k]置换为晶体管STB1[1]至晶体管STB1[k]，将偏压发生器200B4的电路205所包括的晶体管ST3[1]至晶体管ST1[k]置换为晶体管STB3[1]至晶体管STB3[k]。另外，在图11中，只示出电路203的晶体管STB1[1]、晶体管STB1[i]及晶体管STB1[k]，未图示电路203的其他的晶体管。另外，只示出电路205的晶体管STB3[1]、晶体管STB3[i]及晶体管STB3[k]，未图示电路205的其他的晶体管。
晶体管STB1[1]至晶体管STB1[k]的各背栅极与多个布线BGLS1电连接。晶体管STB3[1]至晶体管STB3[k]的各背栅极与多个布线BGLS2电连接。上述以外的连接结构参照偏压发生器200B4的记载。
包括背栅极的OS晶体管通过对背栅极施加任意的电位可以控制其阈值电压。由此，通过对背栅极施加正电位而使OS晶体管处于常开启状态，可以使更大的电流流过晶体管，因此可以使偏压发生器的工作进一步快。另外，通过对背栅极施加负电位，可以使OS晶体管处于关闭状态(下面，有时称为常关闭状态)。由此，通过不仅对前栅极而且对背栅极施加任意的电位，可以控制OS晶体管的导通状态及关闭状态。另外，作为包括背栅极的OS晶体管，优选使用实施方式7所记载的晶体管。
<缓冲放大器>
在此，说明可以使用上述偏压发生器200的输出电压而驱动的缓冲放大器300的结构。
《结构实例》
图12示出使用偏压发生器200B1至偏压发生器200B3中的任一个的输出电压而工作的缓冲放大器300的例子。在后面的记载中，缓冲放大器300与偏压发生器200B1电连接。
缓冲放大器300包括输入端子IN及输出端子OUT，将对输入到输入端子IN的电位加上ΔV的电位向输出端子OUT输出。输入端子IN与传输晶体管逻辑电路160电连接，输入端子IN被施加由传输晶体管逻辑电路160及电阻串电路170进行数字模拟转换后的数据信号(电位)。另外，电位ΔV根据输入到缓冲放大器300的偏置电压决定，后面将对此进行说明。
连接于缓冲放大器300的布线L1至布线L4电连接于偏压发生器200B1。就是说，产生在偏压发生器200B1中的偏置电压VBIAS1、VBIAS2、VBIAS3、VBIAS4都通过布线L1至布线L4输入到缓冲放大器300。
连接于缓冲放大器300的布线LA1及布线LA2电连接于与偏压发生器200B1不同的偏压发生器。布线LA1及布线LA2与布线L1至布线L4同样地被输入不同的偏置电压。
另外，偏置电压的输入方法不局限于使用两个偏压发生器的方法，也可以利用使用一个偏压发生器的方法。例如，也可以只利用将k设定为3的偏压发生器200B4而对布线L1至布线L4、布线LA1以及布线LA2输入偏置电压。
缓冲放大器300包括晶体管AT1至晶体管AT20、晶体管AST1以及晶体管AST2。
输入端子IN与晶体管AT1的栅极及晶体管AT3的栅极电连接。晶体管AT1的第一端子与晶体管AT2的第一端子及晶体管AT5的第一端子电连接，晶体管AT1的第二端子与晶体管AT13的第一端子及晶体管AT14的第一端子电连接。晶体管AT3的第一端子与晶体管AT4的第一端子及晶体管AT6的第一端子电连接，晶体管AT3的第二端子与晶体管AT9的第一端子及晶体管AT10的第一端子电连接。晶体管AT5的第二端子与布线GNDL电连接，晶体管AT5的栅极与布线L1电连接。晶体管AT6的第二端子与布线VDDL电连接，晶体管AT6的栅极与布线L4电连接。晶体管AT2的第二端子与晶体管AT11的第一端子及晶体管AT12的第一端子电连接。晶体管AT4的第二端子与晶体管AT7的第一端子及晶体管AT8的第一端子电连接。晶体管AT2的栅极及晶体管AT4的栅极与输出端子OUT电连接。
晶体管AT7的第二端子与布线GNDL电连接，晶体管AT9的第二端子与布线GNDL电连接，晶体管AT11的第二端子与布线VDDL电连接，晶体管AT13的第二端子与布线VDDL电连接。晶体管AT8的栅极及晶体管AT10的栅极与布线L2电连接，晶体管AT12的栅极及晶体管AT14的栅极与布线L3电连接。晶体管AT15的第一端子与晶体管AT17的第一栅极、晶体管AT8的第二端子、晶体管AT7的栅极以及晶体管AT9的栅极电连接。晶体管AT15的第二端子与晶体管AT17的第二端子、晶体管AT12的第二端子、晶体管AT11的栅极以及晶体管AT13的栅极电连接。晶体管AT15的栅极及晶体管AT16的栅极与布线LA1电连接，晶体管AT17的栅极及晶体管AT18的栅极与布线LA2电连接。
晶体管AT10的第二端子与晶体管AT16的第一端子、晶体管AT18的第一端子、晶体管AT19的栅极以及晶体管AST1的第一端子电连接。晶体管AT14的第二端子与晶体管AT16的第二端子、晶体管AT18的第二端子、晶体管AT20的栅极以及晶体管AST2的第一端子电连接。晶体管AST1的栅极与布线STBYL电连接，晶体管AST2的栅极与布线STBYL-B电连接。
图12所示的缓冲放大器300在显示装置显示静态图像时可以成为待机状态(暂时停止)。为了使缓冲放大器300处于待机状态(暂时停止缓冲放大器300)，从偏压发生器200B1对布线L1供应低电平电位，对布线L2供应低电平电位，对布线L3供应高电平电位，对布线L4供应高电平电位，并且对布线LA1供应低电平电位，对布线LA2供应高电平电位。尤其是，为了对各布线L1至布线L4施加规定的电位，在偏压发生器200B1中，将布线STBYL的电位设定为高电平电位，而将布线STBYL-B的电位设定为低电平电位。此时，同时对晶体管AST1的栅极施加高电平电位，对晶体管AST2的栅极施加低电平电位，因此对晶体管AT19的栅极施加高电平电位，对晶体管AT20的栅极施加低电平电位。由此，晶体管AT19及晶体管AT20成为关闭状态，因此不对输出端子OUT输出电位。并且，由于晶体管AST1及晶体管AST2成为导通状态，所以可以释放晶体管AT19的栅极及晶体管AT20的栅极中的电荷。
通过构成上述偏压发生器及缓冲放大器，可以实现耗电量得到降低的显示装置。
另外，本发明的一个方式可以与本说明书所示的其他实施方式适当地组合。
实施方式2
在本实施方式中，参照图13A至图16B说明包括本发明的一个方式的半导体装置的显示装置。
注意，图13A是说明本发明的一个方式的显示装置的例子的方框图，图13B是说明本发明的一个方式的显示装置所包括的像素电路的例子的电路图。另外，图13A和图13B所示的显示装置是使用有机EL元件等发光元件的显示装置。
<显示装置的说明>
图13A所示的显示装置包括：具有显示元件的像素的区域(以下称为像素部3302)；配置在像素部3302的外侧并具有用来驱动像素的电路的电路部(以下称为驱动电路部3304)；具有保护元件的功能的电路(以下称为保护电路3306)；以及端子部3307。此外，也可以不设置保护电路3306。
驱动电路部3304的一部分或全部优选与像素部3302形成在同一衬底上。由此，可以减少构件的数量或端子的数量。当驱动电路部3304的一部分或全部不与像素部3302形成在同一衬底上时，驱动电路部3304的一部分或全部可以通过COG(Chiponglass：玻璃覆晶封装)或TAB(TapeAutomatedBonding：卷带自动结合)安装。
像素部3302包括用来驱动配置为X行(X为2以上的自然数)Y列(Y为2以上的自然数)的多个显示元件的电路(以下称为像素电路3301)，驱动电路部3304包括供应选择像素的信号(扫描信号)的电路(以下称为栅极驱动器电路3304a)以及用来供应用于驱动像素的显示元件的信号(数据信号)的电路(以下称为源极驱动器电路3304b)等驱动电路。另外，作为源极驱动器电路3304b，可以使用实施方式1所说明的源极驱动器电路100。由此，在图13A所示的显示装置中显示静态图像期间，可以使源极驱动器电路3304b所包括的缓冲放大器及偏压发生器处于待机状态(暂时停止)，因此可以降低显示装置的耗电量。
栅极驱动器电路3304a具有移位寄存器等。栅极驱动器电路3304a通过端子部3307接收用来驱动移位寄存器的信号并输出信号。例如，栅极驱动器电路3304a接收起始脉冲信号、时钟信号等并输出脉冲信号。栅极驱动器电路3304a具有控制被供应扫描信号的布线(以下称为扫描线GL_1至GL_X。另外，在图13A中示出扫描线GL_1、扫描线GL_2及扫描线GL_X，未图示上述以外的扫描线。此外，有时将扫描线GL_1至GL_X总称为扫描线GL)的电位的功能。另外，也可以设置多个栅极驱动器电路3304a来分别控制扫描线GL_1至GL_X。或者，栅极驱动器电路3304a具有供应初始化信号的功能。但是，不局限于此，栅极驱动器电路3304a也可以供应其他信号。
源极驱动器电路3304b具有移位寄存器等。源极驱动器电路3304b通过端子部3307接收用来驱动移位寄存器的信号和从其中得出数据信号的信号(图像信号)。源极驱动器电路3304b具有根据图像信号生成写入到像素电路3301的数据信号的功能。此外，源极驱动器电路3304b具有响应于由于起始脉冲信号、时钟信号等的输入产生的脉冲信号而控制数据信号的输出的功能。另外，源极驱动器电路3304b具有控制被供应数据信号的布线(以下称为数据线DL_1至DL_Y。另外，在图13A中示出数据线DL_1、数据线DL_2及数据线DL_Y，未图示上述以外的数据线。此外，有时将数据线DL_1至DL_Y总称为数据线DL)的电位的功能。或者，源极驱动器电路3304b具有供应初始化信号的功能。但是，不局限于此，源极驱动器电路3304b可以供应其他信号。
源极驱动器电路3304b例如使用多个模拟开关等来构成。源极驱动器电路3304b通过依次使多个模拟开关开启而可以输出对图像信号进行时间分割所得到的信号作为数据信号。此外，也可以使用移位寄存器等构成源极驱动器电路3304b。
脉冲信号及数据信号分别通过被供应扫描信号的多个扫描线GL之一及被供应数据信号的多个数据线DL之一被输入到多个像素电路3301中的每一个。另外，多个像素电路3301的每一个通过栅极驱动器电路3304a来控制数据信号的写入及保持。例如，通过扫描线GL_m(m是X以下的自然数)从栅极驱动器电路3304a对第m行第n列(n是Y以下的自然数)的像素电路3301输入脉冲信号，并根据扫描线GL_m的电位而通过数据线DL_n从源极驱动器电路3304b对第m行第n列的像素电路3301输入数据信号。
图13A所示的保护电路3306例如连接于栅极驱动器电路3304a和像素电路3301之间的扫描线GL。或者，保护电路3306连接于源极驱动器电路3304b和像素电路3301之间的数据线DL。或者，保护电路3306可以连接于栅极驱动器电路3304a和端子部3307之间的布线。或者，保护电路3306可以连接于源极驱动器电路3304b和端子部3307之间的布线。此外，端子部3307是指具有用来从外部电路对显示装置输入电力、控制信号及图像信号的端子的部分。
保护电路3306是在一定范围之外的电位施加到与该保护电路连接的布线时使该布线与其他布线之间电连接的电路。
如图13A所示，通过分别对像素部3302及驱动电路部3304设置保护电路3306，可以提高显示装置对因ESD(Electro Static Discharge：静电放电)等而产生的过电流的耐性。但是，保护电路3306的结构不局限于此，例如，保护电路3306可以连接到栅极驱动器电路3304a，也可以连接到源极驱动器电路3304b。或者，保护电路3306也可以连接到端子部3307。
另外，虽然在图13A中示出由栅极驱动器电路3304a和源极驱动器电路3304b形成驱动电路部3304的例子，但不局限于此。例如，也可以只形成栅极驱动器电路3304a并安装另外准备的形成有源极驱动器电路的衬底(例如，由单晶半导体膜或多晶半导体膜形成的驱动电路衬底)。
<像素电路的结构实例>
图13A所示的多个像素电路3301例如可以采用图13B所示的结构。
图13B所示的像素电路3301包括晶体管3352、3354、电容器3362以及发光元件3372。
晶体管3352的源电极和漏电极中的一个电连接于通过其供应数据信号的布线(下面称为数据线DL_n)。并且，晶体管3352的栅电极电连接于被供应栅极信号的布线(下面称为扫描线GL_m)。
晶体管3352具有控制数据信号的写入的功能。
电容器3362的一对电极中的一个电连接于被供应电位的布线(以下，称为电位供应线VL_a)，另一个电连接于晶体管3352的源电极和漏电极中的另一个。
电容器3362具有作为储存被写入的数据的存储电容器的功能。
晶体管3354的源电极和漏电极中的一个电连接于电位供应线VL_a。并且，晶体管3354的栅电极电连接于晶体管3352的源电极和漏电极中的另一个。
发光元件3372的阳极和阴极中的一个电连接于电位供应线VL_b，另一个电连接于晶体管3354的源电极和漏电极中的另一个。
此外，电位供应线VL_a和电位供应线VL_b中的一个被施加高电源电位VDD，另一个被施加低电源电位VSS。
例如，在具有图13B的像素电路3301的显示装置中，通过图13A所示的栅极驱动器电路3304a依次选择各行的像素电路3301，由此使晶体管3352开启而写入数据信号。
当晶体管3352被关闭时，被写入数据的像素电路3301成为保持状态。并且，流过晶体管3354的源电极与漏电极之间的电流量根据写入的数据信号的电位被控制，发光元件3372以对应于流过的电流量的亮度发光。通过按行依次进行上述步骤，可以显示图像。
另外，优选对图13B所示的晶体管3352和晶体管3354使用实施方式7所说明的OS晶体管。OS晶体管具有良好的开关特性及关态电流非常低的性质，因此可以降低晶体管的源极和漏极之间的泄漏电流。例如，通过将OS晶体管用作晶体管3352，可以降低晶体管3352的泄漏电流，从而可以长期间保持晶体管3354的栅极的电位及电容器3362的一对电极中的另一个的电位。就是说，在显示具有两帧以上的同一数据信号的动态图像(即，显示静态图像)的情况下，不需要对晶体管3354的栅极的电位及电容器3362的一对电极中的另一个的电位进行改写。由此，可以长时间停止对像素电路3301的数据信号的供应，因此可以降低显示装置的耗电量。
另外，可以使像素电路具有校正晶体管的阈值电压等的变动的功能。图14A及图14B和图15A及图15B示出像素电路的例子。
图14A所示的像素电路包括六个晶体管(晶体管3431、晶体管3432、晶体管3433、晶体管3434、晶体管3435、晶体管3436)、电容器3440以及发光元件3450。此外，布线3411、布线3412、布线3413、布线3414及布线3415、布线3421及布线3422电连接到图14A所示的像素电路。注意，作为晶体管3431至晶体管3436，例如可以使用p型晶体管。
图14B所示的像素电路具有对图14A所示的像素电路追加晶体管3437的结构。另外，布线3416及布线3417电连接到图14B所示的像素电路。在此，布线3415与布线3416可以相互电连接。注意，作为晶体管3437，例如可以使用p型晶体管。
图15A所示的像素电路包括六个晶体管(晶体管3481、晶体管3482、晶体管3483、晶体管3484、晶体管3485、晶体管3486)、电容器3440以及发光元件3450。此外，布线3461、布线3462及布线3463、布线3471、布线3472及布线3473电连接到图15A所示的像素电路。在此，布线3461与布线3463可以相互电连接。注意，作为晶体管3481至晶体管3486，例如可以使用p型晶体管。
图15B所示的像素电路包括两个晶体管(晶体管3491及晶体管3492)、两个电容器(电容器3441及电容器3442)以及发光元件3450。另外，布线3511、布线3512、布线3513、布线3521及布线3522电连接到图15B所示的像素电路。此外，通过采用图15B所示的像素电路的结构，例如可以利用电压输入-电流驱动方式(也称为CVCC方式)驱动像素电路。注意，作为晶体管3491及晶体管3492，例如可以使用p型晶体管。
另外，本发明的一个方式的发光元件可以用于在显示装置的像素中包括有源元件的有源矩阵方式或在显示装置的像素中不包括有源元件的无源矩阵方式。
在有源矩阵方式中，作为有源元件(非线性元件)除晶体管外还可以使用各种有源元件(非线性元件)。例如，也可以使用MIM(Metal Insulator Metal：金属-绝缘体-金属)或TFD(Thin Film Diode：薄膜二极管)等。由于这些元件的制造工序少，因此能够降低制造成本或者提高成品率。另外，由于这些元件的尺寸小，所以可以提高开口率，从而能够实现低耗电量或高亮度化。
作为除了有源矩阵方式以外的方式，也可以采用不使用有源元件(非线性元件)的无源矩阵方式。由于不使用有源元件(非线性元件)，所以制造工序少，从而可以降低制造成本或者提高成品率。另外，由于不使用有源元件(非线性元件)，所以可以提高开口率，从而能够实现低耗电量或高亮度化等。
另外，本发明的一个方式不局限于图13A至图15B所示的具有发光元件的显示装置。例如，也可以为使用液晶元件等显示元件代替发光元件的显示装置。图16A和图16B示出使用液晶元件作为显示元件的显示装置的例子。
图16A所示的液晶显示装置3600包括：像素部3610；扫描线驱动电路3620；信号线驱动电路3630；互相平行或大致平行且其电位由扫描线驱动电路3620控制的m个扫描线3621；以及互相平行或大致平行且其电位由信号线驱动电路3630控制的n个信号线3631。变数m和n都是1以上的整数。像素部3610具有配置为矩阵状的多个像素3611。另外，沿着扫描线3621设置有互相平行或大致平行的电容线3622。另外，有时将扫描线驱动电路3620及信号线驱动电路3630总称为驱动电路部。另外，作为信号线驱动电路3630，可以使用实施方式1所说明的源极驱动器电路100。由此，在图13A所示的显示装置中显示静态图像期间，可以使信号线驱动电路3630所包括的缓冲放大器及偏压发生器处于待机状态(暂时停止)，从而可以降低显示装置的耗电量。
各扫描线3621与在像素部3610中配置为m行n列的像素3611中的对应的行的n个像素3611电连接，而各信号线3631与配置为m行n列的像素3611中的对应的列的m个像素3611电连接。各电容线3622与配置为m行n列的像素3611中的对应的行的n个像素3611电连接。
图16B示出可以用于图16A所示的液晶显示装置3600的像素3611的电路结构的例子。
图16B所示的像素3611具有液晶元件3643、晶体管3641和电容器3642。
液晶元件3643的一对电极中的一个与晶体管3641连接，该电极的电位根据像素3611的规格适当地设定。液晶元件3643的一对电极中的另一个与公用线(未图示)连接，其被施加公共电位。根据写入到晶体管3641的数据控制液晶元件3643所包含的液晶的取向状态。
液晶元件3643是利用液晶的光学调制作用来控制光的透过或非透过的元件。液晶的光学调制作用由施加到液晶的电场(包括横向电场、纵向电场或倾斜方向电场)控制。作为用于液晶元件3643的液晶，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、均质相等。
此外，在采用横向电场方式的情况下，也可以使用不需要取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾型液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在较窄的温度范围内出现，所以将其中混合了几wt％以上的手征试剂的液晶组合物用于液晶层，以扩大温度范围。由于包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快，并且其具有光学各向同性，因此，不需要取向处理。此外，包含呈现蓝相的液晶和手征试剂的液晶组成物的视角依赖性小。另外，因不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示装置的不良和破损。
另外，作为包括液晶元件3643的液晶显示装置3600的驱动方法，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric alignedMicro-cell：轴对称排列微单元)模式、OCB(Optical Compensated Birefringence：光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal：铁电液晶)模式以及AFLC(AntiFerroelectric Liquid Crystal：反铁电液晶)模式等。
另外，作为包括液晶元件3643的液晶显示装置3600的驱动方法，也可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直取向)模式、PVA(Patterned VerticalAlignment：垂直取向构型)模式、ASV(Advanced Super View：高级超视觉)模式等垂直取向模式。
在图16B所示的像素3611中，晶体管3641的源电极和漏电极中的一个与信号线3631电连接，源电极和漏电极中的另一个与液晶元件3643的一对电极中的一个电连接。晶体管3641的栅电极与扫描线3621电连接。晶体管3641具有控制数据信号的写入的功能。
在图16B所示的像素3611的结构中，电容器3642的一对电极中的一个与晶体管3641的源电极和漏电极中的另一个连接。电容器3642的一对电极中的另一个与电容线3622电连接。电容线3622的电位根据像素3611的规格适当地设定。电容器3642具有储存被写入的数据的作为存储电容器的功能。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式3
在本实施方式中，对使用一个IC形成实施方式1所说明的源极驱动器电路100及触摸传感器用驱动电路的设置有触摸传感器的显示装置进行说明。
图17是示出本发明的一个方式的显示装置3800的结构实例的电路方框图。显示装置3800包括显示部3811、触摸传感器3814、扫描线驱动电路3813、IC3820_1至3820_m(m为2以上的整数)以及主机3816。
<显示部>
显示部3811包括配置为矩阵状的多个像素3812、多个扫描线GL以及多个信号线SL，具有显示图像的功能。
在显示部3811中，通过控制像素3812的发光/非发光可以显示图像。例如，可以将液晶元件用于像素3812。像素3812除了液晶元件以外还可以例如包括下述中的至少一个：EL(电致发光)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件)；LED芯片(白色LED芯片、红色LED芯片、绿色LED芯片以及蓝色LED芯片等)；晶体管(对应于电流发射光的晶体管)；电子发射元件；使用碳纳米管的显示元件；电子墨水；电润湿(electrowetting)元件；电泳元件；使用MEMS(微电子机械系统)的显示元件(例如，光栅光阀(GLV)、数字微镜设备(DMD)、DMS(数码微快门)、MIRASOL(注册商标)、IMOD(干涉调制)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件、压电陶瓷显示器等))；以及量子点等。
显示部3811优选具有HD(像素个数1280×720)、FHD(像素个数1920×1080)、WQHD(像素个数2560×1440)、WQXGA(像素个数2560×1600)、4K、8K等极高的像素个数。尤其优选具有4K、8K或更高的像素个数。另外，设置在显示部3811中的像素的密度(清晰度)为300ppi以上，优选为500ppi以上，更优选为800ppi以上，进一步优选为1000ppi以上，更进一步优选为1200ppi以上。这样的具有高像素个数及高清晰的显示部3811可以提高便携式或家用等的个人用途中的真实感或纵深感等。
<扫描线驱动电路>
扫描线驱动电路3813通过扫描线GL与像素3812电连接。扫描线驱动电路3813具有将扫描信号输出到扫描线GL的功能。有时将扫描线驱动电路3813也称为栅极驱动器。
<IC>
IC3820优选由m个IC芯片(下面称为IC)，即IC3820_1至3820_m构成。另外，各IC优选利用COG(Chip on Glass：玻璃覆晶封装)方式安装到衬底。
例如，考虑IC3820由一个IC构成的情况。随着如4K或8K那样显示部3811的分辨率提高，IC的占有面积也扩大。大面积IC难以制造，其价格也贵。另外，在利用COG方式将IC压接到衬底时，需要按各IC的端子使压力最优化。在显示部3811如4K或8K那样具有高像素个数的情况下，IC的端子的数量也变极多，在进行压接时施加到整个IC的负荷也变大。其结果是，IC会产生裂缝等，变难以安装IC。通过使用多个IC形成IC3820，施加到一个IC的负荷小，因此容易安装IC。
IC3820_1包括电路3821_1、信号线驱动电路3822_1、触摸传感器驱动电路3823以及触摸传感器检测电路3824。IC3820_m包括电路3821_m及信号线驱动电路3822_m。另外，下面有时将IC3820_1至3820_m总称为IC3820，将信号线驱动电路3822_1至3822_m总称为信号线驱动电路3822。另外，在图17的IC3820中，只示出IC3820_1、IC3820_2以及IC3820_m，未图示上述以外的IC3820。另外，在图17的信号线驱动电路3822中，只示出信号线驱动电路3822_1、信号线驱动电路3822_2以及信号线驱动电路3822_m，未图示上述以外的信号线驱动电路3822。
另外，IC3820可以利用COF(Chip On Film：薄膜覆晶封装)方式或TAB(TapeAutomated Bonding：卷带自动结合)方式等进行安装。
《信号线驱动电路》
信号线驱动电路3822具有对显示部3811输出图像信号(也称为视频信号)的功能。信号线驱动电路3822通过信号线SL与像素3812电连接。信号线驱动电路3822具有通过信号线SL对显示部3811所包括的像素3812输出作为模拟信号的图像信号的功能。例如，信号线驱动电路3822可以具有移位寄存器电路与缓冲器电路。另外，显示装置3800也可以包括连接于信号线SL的解复用器电路。另外，有时将信号线驱动电路3822称为源极驱动器。作为信号线驱动电路3822，可以使用实施方式1所说明的源极驱动器电路100。由此，在显示装置3800中显示静态图像期间，可以使信号线驱动电路3822所包括的缓冲放大器及偏压发生器处于待机状态(暂时停止)，因此可以降低该显示装置的耗电量。
《触摸传感器驱动电路》
触摸传感器驱动电路3823通过布线CLx与触摸传感器3814电连接。触摸传感器驱动电路3823具有输出用来驱动触摸传感器3814所包括的传感器元件的信号的功能。作为触摸传感器驱动电路3823，例如可以使用组合移位寄存器电路与缓冲器电路的结构。
《触摸传感器检测电路》
触摸传感器检测电路3824通过布线CLy与触摸传感器3814电连接。触摸传感器检测电路3824具有对电路3821_1输出来自触摸传感器3814所包括的传感器元件的输出信号的功能。例如，触摸传感器检测电路3824可以包括放大电路及模拟数字转换电路(ADC:Analog to Digital Convertor)。在触摸传感器检测电路3824中，将从触摸传感器3814输出的模拟信号转换为数字信号而输出到电路3821_1。
在图17中IC3820_1与存在于显示部3811的端部的像素3812连接，但是不局限于此，IC3820_1也可以与存在于显示部3811的中央部或者其他任何部分的像素3812连接。
《图像处理电路、RAM》
电路3821_1包括图像处理电路3825_1及RAM3826_1。与此同样，电路3821_m包括图像处理电路3825_m及RAM3826_m。另外，下面有时将电路3821_1至电路3821_m总称为电路3821，将图像处理电路3825_1至图像处理电路3825_m总称为图像处理电路3825，将RAM3826_1至RAM3826_m总称为RAM3826。另外，在图17的电路3821中只示出电路3821_1、电路3821_2及电路3821_m，未图示上述以外的电路3821。另外，在图17的图像处理电路3825中只示出图像处理电路3825_1、图像处理电路3825_2以及图像处理电路3825_m，未图示上述以外的图像处理电路3825。另外，在图17的RAM3826中只示出RAM3826_1、RAM3826_2以及RAM3826_m，未图示上述以外的RAM3826。
图像处理电路3825具有根据来自主机3816的指令产生图像信号的功能。另外，图像处理电路3825具有如下功能：对应于显示部3811的规格而对图像信号进行信号处理来将其转换为模拟图像信号，然后将该模拟图像信号供应到信号线驱动电路3822。另外，图像处理电路3825_1具有根据来自主机3816的指令产生向触摸传感器驱动电路3823输出的驱动信号的功能。另外，图像处理电路3825_1具有对从触摸传感器检测电路3824输入的信号进行分析并将该信号输出到主机3816作为位置数据的功能。
RAM3826具有保持图像处理电路3825中进行处理时所需要的数据的功能。
图像处理电路3825例如可以具有处理器。例如可以使用DSP(Digital SignalProcessor：数字信号处理器)、GPU(Graphics Processing Unit：图形处理器)等微处理器。另外，上述微处理器也可以由FPGA(Field Programmable Gate Array：现场可编程门阵列)或FPAA(Field Programmable Analog Array：现场可编程模拟阵列)等PLD(ProgrammableLogic Device：可编程逻辑器件)来构成。图像处理电路3825通过由处理器解释且执行来自各种程序的指令，进行各种数据处理或程序控制。
<主机>
主机3816包括CPU3827及时序控制器3828。注意，在本说明书中，有时将主机3816称为外部电路。
《时序控制器》
时序控制器3828被输入决定显示部3811的更新的时机的各种同步信号。作为同步信号，例如有水平同步信号、垂直同步信号以及基准时钟信号等，时序控制器3828根据上述信号产生扫描线驱动电路3813、信号线驱动电路3822以及触摸传感器驱动电路3823的控制信号。另外，时序控制器3828也可以具有产生决定触摸传感器检测电路3824输出信号的时序的信号的功能。在此，时序控制器3828优选输出与对扫描线驱动电路3813输出的信号同步的信号以及与对触摸传感器驱动电路3823输出的信号同步的信号。尤其是，优选将改写显示部3811的数据的期间和利用触摸传感器3814进行感测的期间分开。例如，可以以将一个帧期间分为改写显示部3811的数据的期间和感测期间的方式驱动显示装置3800。另外，例如通过在一个帧期间中设置两个以上的感测期间，可以提高检测灵敏度及检测准确度。
《CPU》
CPU3827具有执行指令且总体控制显示装置3800的功能。CPU3827执行从外部输入的指令以及存放在内部存储器中的指令。CPU3827产生控制时序控制器3828及图像处理电路3825的信号。
当将时序控制器3828包含在主机3816中时，IC3820不需要包括时序控制器。由此，可以减少IC的占有面积。另外，可以使IC的价格得到降低。另外，可以使用一个时序控制器控制多个IC的时机。上述结构适合于包括多个IC的显示装置3800。
<触摸传感器>
触摸传感器3814包括感测物体对显示装置3800的接触或靠近的多个传感器元件。作为触摸传感器3814，例如可以使用电容式触摸传感器。作为电容式触摸传感器，有表面型电容式触摸传感器、投影型电容式触摸传感器等。作为投影型电容式触摸传感器，有自电容式触摸传感器、互电容式触摸传感器等。优选使用互电容式触摸传感器，由此可以同时进行多点检测。
注意，本发明的一个方式并不局限于此，还可以将能够检测指头或触屏笔等物体的靠近或接触的各种传感器用于触摸传感器3814。例如，作为触摸传感器，除了电容式以外，还可以使用电阻膜式、表面声波式、红外线式、光学式等各种方式。
《触摸传感器的例子》
图18A是示出使用互电容式的触摸传感器作为触摸传感器3814的例子时的结构实例的方框图。在图18A中，作为例子，以X1至X6的6个布线表示被施加脉冲电压的布线CLx，并以Y1至Y6的6个布线表示检测电流变化的布线CLy。另外，布线的数量不局限于此。另外，图18A还示出通过使布线CLx与布线CLy彼此重叠或者彼此靠近地配置来形成的电容器3829。
触摸传感器驱动电路3823例如是依次对布线X1至X6施加脉冲电压的电路。通过对布线X1至X6施加脉冲电压，在形成电容器3829的布线CLx与布线CLy之间产生电场。并且，通过该脉冲电压，使电流流过电容器3829。该产生于电极之间的电场由于指头或触屏笔的触摸被遮蔽等而变化。就是说，通过由指头或触屏笔触摸，电容器3829的电容值产生变化。如此，通过利用指头或触屏笔的触摸改变电容器3829的电容值，可以检测物体的靠近或接触。
触摸传感器检测电路3824是用来检测因电容器3829的电容值变化而产生的布线Y1至Y6的电流变化的电路。在没有物体的靠近或接触的情况下，布线Y1至Y6的电流值的变化不被检测，另一方面，在由于物体的靠近或接触而电容值减少的情况下，检测到电流值减少。另外，为了检测电流，可以检测电流量的总和。在此情况下，可以利用积分电路等检测电流。或者，可以检测电流的峰值。在此情况下，可以将电流转换为电压而检测电压值的峰值。
图18B示出图18A所示的触摸传感器3814中的输入输出波形的时序图。在图18B中，在一个帧期间中进行各行列中的物体的检测。另外，在图18B中，示出没有检测出物体(未触摸)的期间和检测出物体(有触摸)的期间。示出布线Y1至Y6的电流值作为电压值的波形。另外，优选使显示部3811中进行显示工作的时序与触摸传感器3814的输入输出波形的时序同步，但是为了简化说明，图18B例示出这些时序不同步的情况。
依次对布线X1至X6施加脉冲电压，布线Y1至Y6的波形根据该脉冲电压变化。当没有物体的靠近或接触时，布线Y1至Y6的波形根据X1至X6布线的电压变化而一样产生变化。另一方面，在感测对象靠近或接触的部位电流值减少，因而电压值的波形也产生变化。
通过如上所述那样地检测电容值的变化，可以检测出物体的靠近或接触。注意，有时，即使在指头或触屏笔等物体靠近触摸传感器及显示装置，而不与触摸传感器及触摸屏接触的情况下也会检测信号。
另外，作为触摸传感器，图18A虽然示出在布线的交叉部只设置有电容器3829的无源矩阵方式触摸传感器的结构，但是也可以采用具备晶体管和电容器的有源矩阵方式触摸传感器。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式4
在本实施方式中，参照图19A至图21，作为上述实施方式中说明的半导体装置的应用例子而说明应用于显示面板的例子、将该显示面板应用于显示模块的例子、该显示模块的应用例子以及将该显示模块应用于电子设备的例子。
<将半导体装置安装于显示面板的例子>
参照图19A和图19B说明将被用作源极驱动器IC的半导体装置用于显示面板的例子。
图19A示出在显示面板所包括的显示部3711的周围设置有源极驱动器3712及栅极驱动器3712A、3712B并在衬底3713上作为源极驱动器3712安装包括半导体装置的源极驱动器IC3714的例子。
使用各向异性导电粘合剂及各向异性导电薄膜将源极驱动器IC3714安装于衬底3713上。
另外，源极驱动器IC3714通过FPC3715与外部电路衬底3716连接。
图19B示出在显示部3711的周围设置有源极驱动器3712及栅极驱动器3712A、3712B并在FPC3715上安装有源极驱动器IC3714来作为源极驱动器3712的例子。
通过将源极驱动器IC3714安装于FPC3715上，可以在衬底3713上设置较大的显示部3711，由此能够实现窄边框化。
另外，本发明的一个方式不局限于图19A和图19B，也可以采用将触摸传感器安装于图19A和图19B所示的显示面板上的结构。就是说，也可以采用实施方式3所说明的显示装置3800的结构。
图20A和图20B示出在图19A和图19B所示的显示面板上安装有触摸传感器的显示面板。图20A的显示装置是图19A的显示面板安装有触摸传感器的显示面板，具有将触摸传感器的输入部3717贴合在显示部3711的显示面一侧的结构。图20B的显示装置是图19B的显示面板安装有触摸传感器的显示面板，具有将触摸传感器的输入部3717贴合在显示部3711的显示面一侧的结构。另外，在图20A和图20B中，未图示一部分的输入部3717。由此，在显示部3711的显示面一侧的未图示输入部3717的区域中也存在输入部3717。
另外，图20A和图20B的显示面板所包括的源极驱动器IC3714也可以使用实施方式3所说明的IC3820_1至IC3830_m。通过采用上述结构，可以将触摸传感器的驱动电路与源极驱动器集成为一个IC，其结果是，在图20A和图20B的显示面板中，可以将触摸传感器用作接口。
<显示模块的应用例子>
接着，参照图21说明使用图19A和图19B的显示面板的显示模块的应用实例。
在图21所示的显示模块4000中，在上盖4001与下盖4002之间设置有连接于FPC4003的触摸面板4004、连接于FPC4005的显示面板4006、框架4009、印刷电路板4010和电池4011。注意，有时不设置电池4011、触摸面板4004等。
可以将图19A和图19B及图20A和图20B所说明的显示面板用于图21中的显示面板4006。
上盖4001和下盖4002的形状及/或尺寸可以根据触摸面板4004和显示面板4006的尺寸适当地改变。
触摸面板4004可以为电阻膜式触摸面板或电容式触摸面板，并且能够被形成为与显示面板4006重叠。可以使显示面板4006的对置衬底(密封衬底)具有触摸面板功能。或者，光传感器可以被设置于显示面板4006的每个像素内，以制成光学式触摸面板。或者，触摸传感器用电极可以被设置于显示面板4006的每个像素内，以制成静电电容式触摸面板。此时，也可以省略触摸面板4004。
框架4009除了保护显示面板4006的功能之外还具有阻挡由于印刷电路板4010的操作而产生的电磁波的电磁屏蔽的功能。框架4009可以具有散热板的功能。
印刷电路板4010包括电源电路以及用于输出视频信号和时钟信号的信号处理电路。作为用于给电源电路供电的电源，可以使用外部商用电源或者使用另行设置的电池4011。在使用商用电源时，可以省略电池4011。
显示模块4000可以另外设置有诸如偏振片、相位差板、棱镜片等的构件。
另外，本发明的一个方式可以与本说明书所示的其他实施方式适当地组合。
实施方式5
在此，说明包括本发明的一个方式的半导体装置的显示装置(有时也称为电子设备)。
根据本发明的一个方式的半导体装置可以用于显示装置、个人计算机或具备记录媒体的图像再现装置(典型的是，再现如数字通用磁盘(DVD：Digital Versatile Disc)等记录媒体的内容并具有显示该图像的显示器的装置)。另外，作为可以使用根据本发明的一个方式的半导体装置的电子设备，可以举出移动电话、游戏机(包括便携式游戏机)、便携式数据终端、电子书阅读器终端、拍摄装置诸如视频摄像机或数码相机等、护目镜型显示器(头戴式显示器)、导航系统、复印机、传真机、多功能打印机、自动柜员机(ATM)、自动售货机以及医疗设备等。图22A至图22H示出这些电子设备的具体例子。
图22A是便携式游戏机，该便携式游戏机包括外壳5201、外壳5202、显示部5203、显示部5204、麦克风5205、扬声器5206、操作键5207以及触屏笔5208等。本发明的一个方式的半导体装置可用于便携式游戏机的各种集成电路。注意，虽然图22A所示的便携式游戏机包括两个显示部5203和显示部5204，但是便携式游戏机所包括的显示部的个数不限于此。
图22B是便携式信息终端，包括第一外壳5601、第二外壳5602、第一显示部5603、第二显示部5604、连接部5605、操作键5606等。本发明的一个方式的半导体装置可用于便携式信息终端的各种集成电路。第一显示部5603设置在第一外壳5601中，而第二显示部5604设置在第二外壳5602中。并且，第一外壳5601和第二外壳5602由连接部5605连接，由连接部5605可以改变第一外壳5601和第二外壳5602之间的角度。第一显示部5603的图像也可以根据连接部5605处的第一外壳5601和第二外壳5602之间的角度切换。另外，也可以对第一显示部5603和第二显示部5604中的至少一个使用附加有位置输入功能的显示装置。另外，可以通过在显示装置设置触摸面板来附加位置输入功能。或者，也可以通过在显示装置的像素部设置也称为光电传感器的光电转换元件来附加位置输入功能。
图22C是笔记本型个人计算机，包括外壳5401、显示部5402、键盘5403以及指向装置5404等。本发明的一个方式的半导体装置可用于笔记本式个人计算机的各种集成电路。
图22D是可穿戴终端之一种的智能手表，该智能手表包括外壳5901、显示部5902、操作按钮5903、表把5904、表带5905等。本发明的一个方式的半导体装置可用于智能手表的各种集成电路。另外，也可以将附加有位置输入功能的显示装置用于显示部5902。另外，可以通过在显示装置设置触摸面板来附加位置输入功能。或者，也可以通过在显示装置的像素部设置也称为光电传感器的光电转换元件来附加位置输入功能。另外，作为操作按钮5903，可以具有启动智能手机的电源开关、操作智能手表的应用程序的按钮、音量调节按钮和使显示部5902启动或关闭的按钮等中的至少一个。另外，在图22D所示的智能手表中示出两个操作按钮5903，但是智能手表所包括的按钮的数量不局限于此。另外，表把5904被用作调智能手机的时间的表冠。另外，表把5904除了被用作调整时间的表冠以外还可以被用作操作智能手机的应用程序的输入接口。此外，图22D所示的智能手机为包括表把5904的结构，但是不局限于此，也可以为不具有表把5904的结构。
图22E是视频摄像机，包括第一外壳5801、第二外壳5802、显示部5803、操作键5804、透镜5805、连接部5806等。本发明的一个方式的半导体装置可用于视频摄像机的各种集成电路。操作键5804及透镜5805设置在第一外壳5801中，而显示部5803设置在第二外壳5802中。并且，第一外壳5801和第二外壳5802由连接部5806连接，由连接部5806可以改变第一外壳5801和第二外壳5802之间的角度。显示部5803的图像也可以根据连接部5806处的第一外壳5801和第二外壳5802之间的角度切换。
图22F是汽车，包括车身5701、车轮5702、仪表盘5703及灯5704等。本发明的一个方式的半导体装置可用于汽车的导航系统。
图22G示出电视装置的例子。在电视装置中，外壳5001中组装有显示部5002。在此示出利用支架5003支撑外壳5001的结构。可以通过利用外壳5001所具备的操作开关或另行提供的遥控操作机5004进行该电视装置的操作。或者，也可以显示部5002具有传感器，通过利用指头等触摸显示部5002进行该电视装置的操作。在遥控操作机5004中也可以设置用来显示从该遥控操作机5004输出的信息的显示部。通过利用遥控操作机5004所具备的操作键或触摸面板，可以控制频道及音量，由此可以控制显示在显示部5002中的图像。另外，电视装置采用具备接收机、调制解调器等的结构。可以通过接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，能够进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的信息通信。
图22H示出具有信息终端的功能的移动电话机，该移动电话机包括外壳5501、显示部5502、麦克风5503、扬声器5504以及操作按钮5505。另外，也可以将附加有位置输入功能的显示装置用于显示部5502。另外，可以通过在显示装置设置触摸面板来附加位置输入功能。或者，也可以通过在显示装置的像素部设置也称为光电传感器的光电转换元件来附加位置输入功能。另外，作为操作按钮5505，可以具有启动移动电话机的电源开关、操作移动电话机的应用程序的按钮、音量调节按钮和使显示部5502启动或关闭的按钮等中的任一个。另外，在图22H所示的移动电话机中示出两个操作按钮5505，但是移动电话机所包括的按钮的数量不局限于此。此外，虽然未图示，但是图22H所示的移动电话机也可以包括相机。此外，虽然未图示，但是图22H所示的移动电话机也可以包括闪光灯或照明用发光装置。此外，虽然未图示，但是在图22H所示的移动电话机中，外壳5501内可具有传感器(具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线等)。尤其是，通过设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，可以判断图22H所示的移动电话机的方向(相对于垂直方向移动电话机朝向哪个方向)而根据移动电话机的方向自动进行显示部5502的屏面显示的切换。另外，尤其是，通过设置具有取得指纹、静脉、虹膜、声纹等生物信息的传感器的检测装置，可以实现具有生物识别功能的移动电话机。
接着，说明可以具备本发明的一个方式的半导体装置或存储装置的显示装置。作为一个例子，显示装置具有像素。例如，像素具有晶体管和显示元件。或者，显示装置具有驱动像素的驱动电路。例如，驱动电路具有晶体管。例如，这些晶体管可以使用其他实施方式所示的晶体管。
例如，在本说明书等中，显示元件、作为包含显示元件的装置的显示装置、发光元件以及作为包含发光元件的装置的发光装置能够采用各种模式或者能够包括各种元件。显示元件、显示装置、发光元件以及发光装置包括下述中至少一个：EL(电致发光)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件)；LED芯片(白色LED芯片、红色LED芯片、绿色LED芯片以及蓝色LED芯片等)；晶体管(对应于电流发射光的晶体管)；PDP(PlasmaDisplay Panel：等离子体显示面板)；电子发射元件；使用碳纳米管的显示元件；液晶元件；电子墨水；电润湿(electrowetting)元件；电泳元件；使用MEMS(微电子机械系统)的显示元件(例如，光栅光阀(GLV)、数字微镜设备(DMD)、DMS(数码微快门)、MIRASOL(注册商标)、IMOD(干涉调制)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件、压电陶瓷显示器等))；以及量子点等。除此以外，显示元件、显示装置、发光元件或发光装置还可以包括对比度、亮度、反射率、透射率等因电作用或磁作用而产生变化的显示媒体。作为使用EL元件的显示装置的例子，有EL显示器等。作为使用电子发射元件的显示装置的例子，有场致发射显示器(FED)或SED方式平面型显示器(SED：Surface-conduction Electron-emitterDisplay：表面传导电子发射显示器)等。作为使用液晶元件的显示装置的例子，有液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)等。作为使用电子墨水、电子粉流体(注册商标)或电泳元件的显示装置的例子，有电子纸等。作为在各像素中使用量子点的显示装置的例子，有量子点显示器等。量子点可以不用作显示元件而用作背光的一部分。通过使用量子点，可以进行色纯度高的显示。注意，当实现半透射型液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部具有作为反射电极的功能。例如，使像素电极的一部分或全部包含铝、银等。并且，此时也可以将SRAM等存储电路设置在反射电极下方。由此，可以进一步降低耗电量。注意，当使用LED芯片时，也可以在LED芯片的电极或氮化物半导体下配置石墨烯或石墨。石墨烯或石墨也可以为层叠有多个层的多层膜。如此，通过设置石墨烯或石墨，可以更容易地在其上形成氮化物半导体，如具有结晶的n型GaN半导体层等。并且，在其上设置具有结晶的p型GaN半导体层等，由此能够构成LED芯片。另外，也可以在石墨烯或石墨与具有结晶的n型GaN半导体层之间设置AlN层。此外，LED芯片所包括的GaN半导体层也可以通过MOCVD形成。注意，也可以通过设置石墨烯，以溅射法形成LED芯片所包括的GaN半导体层。另外，在使用MEMS的显示元件中，可以在显示元件被密封的空间(例如，配置有显示元件的元件衬底与与元件衬底对置的对置衬底之间)中配置干燥剂，由此可以防止MEMS等由于水分不容易移动或容易劣化。
另外，本发明的一个方式可以与本说明书所示的其他实施方式适当地组合。
实施方式6
在此，说明与实施方式5所说明的显示装置不同的具有本发明的一个方式的半导体装置的显示装置。
图23A是一种数字标牌，该数字标牌包括外壳6000、显示部6001以及扬声器6003。
图23B是贴合到圆柱状柱子上的数字标牌，可以包括外壳6000以及显示部6001等。尤其是，通过将柔性基材用于显示部6001，可以将数字标牌与柱子的形状无关地贴合到柱子上。
图23A和图23B所示的电子设备可以具有各种功能。该电子设备例如可以具有如下功能：将各种数据(静态图像、动态图像、文字图像等)显示在显示部上的功能；显示装置功能；显示日历、日期或时刻等的功能；通过利用各种软件(程序)控制处理的功能；无线通信功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能，进行各种数据的发送或接收的功能；读出储存在记录介质中的程序或数据来将其显示在显示部上的功能等。此外，当电子设备包括多个显示部时，可以具有在一个显示部主要显示图像数据而在另一个显示部主要显示文本数据的功能，或者具有通过将考虑了视差的图像显示于多个显示部上来显示三维图像的功能等。并且，具有图像接收部的电子设备可以具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；对所拍摄的图像进行自动或手工校正的功能；将所拍摄的图像存储在记录介质(外部记录介质或内置于拍摄装置中的外部记录介质)中的功能；将所拍摄的图像显示在显示部上的功能等。注意，图23A和图23B所示的电子设备可具有的功能不局限于上述功能，而可以具有各种功能。
实施方式7
在本实施方式中，说明所公开的发明的一个方式的晶体管。
本发明的一个方式的晶体管优选具有实施方式8所说明的nc-OS或CAAC-OS。
<晶体管的结构例子1>
下面，对根据本发明的一个方式的晶体管的例子进行说明。图24A、图24B及图24C是根据本发明的一个方式的晶体管的俯视图及截面图。图24A是俯视图，图24B是对应于图24A所示的点划线X1-X2的截面图，图24C是对应于图24A所示的点划线Y1-Y2的截面图。另外，在图24A的俯视图中，为了明确起见，未图示构成要素的一部分。
晶体管1200a包括：被用作栅电极的导电体1205以及导电体1260；被用作栅极绝缘体的绝缘体1220、绝缘体1222、绝缘体1224以及绝缘体1250；包括形成有沟道的区域的金属氧化物1230；被用作源极和漏极中的一个的导电体1240a及导电体1241a；被用作源极和漏极中的另一个的导电体1240b及导电体1241b；绝缘体1214；绝缘体1216；绝缘体1270；以及具有过剩氧的绝缘体1280。
金属氧化物1230包括金属氧化物1230a、金属氧化物1230a上的金属氧化物1230b、金属氧化物1230b上的金属氧化物1230c。此外，通过使晶体管1200a开启，主要在金属氧化物1230b中电流流过(形成沟道)。另一方面，有时在金属氧化物1230a及金属氧化物1230c中的与金属氧化物1230b的界面附近(有时也成为混合区域)电流流过，但是其他区域用作绝缘体。
《层间绝缘膜、保护绝缘膜》
绝缘体1214优选使用对氧及氢具有阻挡性的材料。例如，作为具有对氢的阻挡性的膜的例子，可以将通过CVD法形成的氮化硅用于绝缘体1214。例如，作为绝缘体1214，优选使用氧化铝、氧化铪、氧化钽等金属氧化物。尤其是，氧化铝的不使氧以及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造晶体管之后，氧化铝可以防止氢、水分等杂质混入晶体管1200a。另外，氧化铝可以抑制氧从构成晶体管1200a的金属氧化物释放。由此，氧化铝用于晶体管1200a的保护膜。
绝缘体1216设置在绝缘体1214上。绝缘体1216可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝等的材料。
绝缘体1220及绝缘体1224优选为氧化硅膜或氧氮化硅膜等包含氧的绝缘体。尤其是，作为绝缘体1224优选使用包含过剩氧(含有超过化学计量组成的氧)的绝缘体。通过以与构成晶体管1200a的金属氧化物接触的方式设置上述包含过剩氧的绝缘体，可以填补金属氧化物中的氧空位。注意，绝缘体1222及绝缘体1224不一定必须要使用相同材料而形成。
作为绝缘体1222，例如优选使用包含氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体1222也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
当在绝缘体1220和绝缘体1224之间包括包含high-k材料的绝缘体1222时，在特定条件下，绝缘体1222俘获电子，可以增大阈值电压。就是说，绝缘体1222有时带负电。
例如，当将氧化硅用于绝缘体1220及绝缘体1224，将氧化铪、氧化铝、氧化钽等电子俘获态多的材料用于绝缘体1222时，在比半导体装置的工作温度或保存温度高的温度(例如，125℃以上且450℃以下，典型的是150℃以上且300℃以下)下保持导电体1205的电位高于源电极和漏电极的电位的状态10毫秒以上，典型是1分钟以上，由此电子从构成晶体管1200a的金属氧化物向导电体1205移动。此时，移动的电子的一部分被绝缘体1222的电子俘获态俘获。
在绝缘体1222的电子俘获态俘获所需要的电子的晶体管中，阈值电压向正一侧漂移。通过控制导电体1205的电压可以控制电子的俘获量，由此可以控制阈值电压。通过采用该结构，晶体管1200a成为在栅极电压为0V的情况下也处于非导通状态(也称为关闭状态)的常关闭型晶体管。
另外，俘获电子的处理在晶体管的制造过程中进行即可。例如，优选在形成与晶体管的源极导电体或漏极导电体连接的导电体之后、前工序(晶圆处理)结束之后、晶圆切割(waferdicing)工序之后或者封装之后等发货之前进行上述处理。不管在上述哪一种情况下，都优选在该处理之后不将晶体管放置在125℃以上的温度下1小时以上。
另外，在绝缘体1220及绝缘体1224由氧化硅构成且绝缘体1222由氧化铪构成时，绝缘体1220及绝缘体1224也可以通过化学气相沉积法(包括CVD法、原子层沉积(ALD)法)形成，绝缘体1222也可以通过溅射法形成。此外，通过溅射法形成绝缘体1222，绝缘体1222在低温下容易晶化，有时所产生的固定电荷量较大。
此外，通过适当地调整绝缘体1220、绝缘体1222及绝缘体1224的厚度，能够控制阈值电压。绝缘体1220、绝缘体1222及绝缘体1224的材料及厚度优选分别为10nm厚的氧氮化硅膜、20nm厚的氧化铝膜以及30nm厚的氧氮化硅膜，更优选分别为5nm厚的氧氮化硅膜、5nm厚的氧化铝膜以及5nm厚的氧氮化硅膜。
另外，优选将对氧及氢具有阻挡性的材料用于绝缘体1222。当使用上述材料时，可以防止来自构成晶体管1200a的金属氧化物的氧的释放或者来自外部的氢等杂质的混入。
作为绝缘体1250，例如可以使用包含氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
另外，与绝缘体1224同样，作为绝缘体1250优选使用含有多于满足化学计量组成的氧的氧化物绝缘体。通过以与金属氧化物1230接触的方式设置上述包含过剩氧的绝缘体，可以减少金属氧化物1230中的氧空位。
绝缘体1250可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氮化硅等具有对氧及氢的阻挡性的绝缘膜。当使用这种材料形成绝缘体1250时，绝缘体1250被用作防止从金属氧化物1230释放氧或从外部混入氢等杂质的层。
绝缘体1250也可以具有与绝缘体1220、绝缘体1222及绝缘体1224同样的叠层结构。当绝缘体1250具有在电子俘获态俘获所需要的电子的绝缘体时，晶体管1200a的阈值电压可以向正一侧漂移。通过采用该结构，晶体管1200a成为在栅极电压为0V的情况下也处于非导通状态(也称为关闭状态)的常关闭型晶体管。
另外，在图24A至图24C所示的晶体管中，可以在金属氧化物1230和导电体1260之间除了绝缘体1250以外还可以设置阻挡膜。或者，作为金属氧化物1230c，也可以使用具有阻挡性的材料。
例如，通过以与金属氧化物1230接触的方式设置包含过剩氧的绝缘膜，且由阻挡膜包围这些膜，可以使金属氧化物1230为与化学计量组成大致一致的状态或者包含超过化学计量组成的氧的过饱和状态。此外，可以防止对金属氧化物1230侵入氢等杂质。
另外，也可以以覆盖导电体1260的方式设置绝缘体1270。在作为绝缘体1280使用使氧脱离的氧化物材料的情况下，为了防止导电体1260被所脱离的氧氧化，作为绝缘体1270使用对氧具有阻挡性的材料。
例如，作为绝缘体1270可以使用氧化铝等金属氧化物。以防止导电体1260的氧化的程度的厚度形成绝缘体1270。例如，以1nm以上且10nm以下、优选为3nm以上且7nm以下的厚度形成绝缘体1270。
因此，可以抑制导电体1260的氧化，并且可以将从绝缘体1280脱离的氧高效率地供应到金属氧化物1230。
《金属氧化物》
金属氧化物1230a、金属氧化物1230b以及金属氧化物1230c使用In-M-Zn氧化物(M为Al、Ga、Y或Sn)等金属氧化物形成。另外，作为金属氧化物1230，可以使用In-Ga氧化物或In-Zn氧化物。
下面，说明本发明的一个方式的金属氧化物1230。
用于金属氧化物1230的金属氧化物优选至少包含铟或锌。特别优选包含铟及锌。另外，优选的是，除此之外，还包含铝、镓、钇或锡等。另外，也可以包含硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种。
在此，考虑金属氧化物包含铟、元素M及锌的情况。注意，元素M为铝、镓、钇或锡等。除了上述以外，元素M也可以为硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
首先，参照图27A、图27B及图27C对根据本发明的金属氧化物所包含的铟、元素M及锌的原子数比的优选的范围进行说明。注意，图27A至图27C不示出氧的原子数比。另外，将金属氧化物所包含的铟、元素M及锌的原子数比的各项分别表示为[In]、[M]、[Zn]。
在图27A、图27B及图27C中，虚线表示[In]:[M]:[Zn]＝(1+α):(1-α):1的原子数比(α为-1至1的实数)的线、[In]:[M]:[Zn]＝(1+α):(1-α):2的原子数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):3的原子数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):4的原子数比的线及[In]:[M]:[Zn]＝(1+α):(1-α):5的原子数比的线。
点划线表示[In]:[M]:[Zn]＝1:1:β的原子数比的(β为0以上的实数)的线、[In]:[M]:[Zn]＝1:2:β的原子数比的线、[In]:[M]:[Zn]＝1:3:β的原子数比的线、[In]:[M]:[Zn]＝1:4:β的原子数比的线、[In]:[M]:[Zn]＝2:1:β的原子数比的线及[In]:[M]:[Zn]＝5:1:β的原子数比的线。
另外，图27A至图27C所示的[In]:[M]:[Zn]＝0:2:1或其附近的原子数比的金属氧化物容易具有尖晶石型结晶结构。
图27A和图27B示出本发明的一个方式的金属氧化物所包含的铟、元素M及锌的优选的原子数比范围的例子。
图28示出[In]:[M]:[Zn]＝1:1:1的原子数比的InMZnO4的结晶结构的例子。图28是在从平行于b轴的方向上观察时的InMZnO4的结晶结构。图28所示的包含M、Zn、氧的层(以下，称为(M，Zn)层)中的金属元素表示元素M或锌。此时，元素M和锌的比率相同。元素M和锌可以相互置换，其排列不规则。
InMZnO4具有层状的结晶结构(也称为层状结构)，如图28所示，相对于每两个包含元素M、锌及氧的(M，Zn)层有一个包含铟及氧的层(以下，称为In层)。
另外，铟和元素M可以相互置换。因此，当以铟取代(M，Zn)层中的元素M时，也可以将该层表示为(In，M，Zn)层。在此情况下，获得相对于每两个(In，M，Zn)层有一个In层的层状结构。
[In]:[M]:[Zn]＝1:1:2的原子数比的金属氧化物具有相对于每三个(M，Zn)层有一个In层的层状结构。就是说，当[Zn]大于[In]及[M]时，在金属氧化物晶化的情况下，相对于In层的(M，Zn)层的比例增加。
注意，当在金属氧化物中相对于一个In层的(M，Zn)层的层数不是整数时，金属氧化物可能具有相对于一个In层的(M，Zn)层的层数为整数的多种层状结构。例如，在[In]:[M]:[Zn]＝1:1:1.5的情况下，金属氧化物可能具有相对于每两个(M，Zn)层有一个In层的层状结构及相对于每三个(M，Zn)层有一个In层的层状结构混合在一起的层状结构。
例如，当使用溅射装置形成金属氧化物时，所形成的膜的原子数比与靶材的原子数比偏离。尤其是，根据成膜时的衬底温度，有时膜的[Zn]小于靶材的[Zn]。
有时在金属氧化物中，多个相共存(例如，二相共存、三相共存等)。例如，当原子数比接近[In]:[M]:[Zn]＝0:2:1时，尖晶石型结晶结构和层状结晶结构的二相容易共存。当原子数比接近[In]:[M]:[Zn]＝1:0:0时，方铁锰矿型结晶结构和层状结晶结构的二相容易共存。当在金属氧化物中多个相共存时，可能在不同的结晶结构之间形成晶界(也称为grainboundary)。
通过增高金属氧化物中的铟含量，可以提高载流子迁移率(电子迁移率)。这是因为：在包含铟、元素M及锌的金属氧化物中，重金属的s轨道主要有助于载流子传导，通过增高金属氧化物中的铟含量，铟原子的s轨道的重叠增大，由此铟含量高的金属氧化物的载流子迁移率比铟含量低的金属氧化物高。
另一方面，金属氧化物的铟含量及锌含量变低时，载流子迁移率变低。因此，当原子数比为[In]:[M]:[Zn]＝0:1:0和其附近时(例如，图27C中的区域C)，绝缘性变高。
因此，本发明的一个方式的金属氧化物优选具有图27A的以区域A表示的原子数比，此时容易获得载流子迁移率高且晶界少的层状结构。
图27B中的区域B示出[In]:[M]:[Zn]＝4:2:3至4:2:4.1和其附近的原子数比。“附近”例如包含[In]:[M]:[Zn]＝5:3:4的原子数比。具有以区域B表示的原子数比的金属氧化物尤其具有高结晶性及优异的载流子迁移率。
注意，金属氧化物形成层状结构的条件不由原子数比唯一决定。根据原子数比，形成层状结构的难易度不同。即使在原子数比相同的情况下，根据形成条件，有时具有层状结构，有时不具有层状结构。因此，图示的区域是表示金属氧化物具有层状结构时的原子数比的区域，区域A至区域C的边界不清楚。
在此，说明将上述金属氧化物用于晶体管的情况。
通过将上述金属氧化物用于晶体管，可以减少晶界中的载流子散射等，因此可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
另外,优选将载流子密度低的金属氧化物用于晶体管。例如,金属氧化物半导体的载流子密度可以低于8×1011cm-3,优选低于1×1011cm-3,更优选低于1×1010cm-3且为1×10- 9cm-3以上。
因为高纯度本征或实质上高纯度本征的金属氧化物的载流子发生源较少，所以载流子密度低。另外，因为高纯度本征或实质上高纯度本征的金属氧化物具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被金属氧化物的陷阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的金属氧化物中形成有沟道区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低金属氧化物中的杂质浓度是有效的。为了降低金属氧化物中的杂质浓度，优选还降低与氧化物邻近的膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
在此，说明金属氧化物中的各杂质的影响。
在金属氧化物包含第十四族元素之一的硅或碳时，金属氧化物中形成缺陷态。因此，将金属氧化物中或金属氧化物的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，当金属氧化物包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选降低金属氧化物中的碱金属或碱土金属的浓度。具体而言，将金属氧化物中的利用SIMS测得的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当金属氧化物包含氮时，产生作为载流子的电子，并载流子密度增加，而金属氧化物容易被n型化。其结果，将含有氮的金属氧化物用于半导体的晶体管容易具有常开启特性。因此，优选尽可能地减少金属氧化物中的氮，例如，将金属氧化物中的利用SIMS测得的氮浓度设定为小于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的金属氧化物的晶体管容易具有常开启特性。由此，优选尽可能减少金属氧化物中的氢。具体而言，将金属氧化物中的利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
接着，对该金属氧化物采用两层结构或三层结构的情况进行说明。参照图29A至图29C，对与金属氧化物S1、金属氧化物S2及金属氧化物S3的叠层结构接触的绝缘体的能带图、与金属氧化物S1及金属氧化物S2的叠层结构接触的绝缘体的能带图及与金属氧化物S2及金属氧化物S3的叠层结构接触的绝缘体的能带图进行说明。
图29A是包括绝缘体I1、金属氧化物S1、金属氧化物S2、金属氧化物S3及绝缘体I2的叠层结构的厚度方向上的能带图的例子。另外，图29B是包括绝缘体I1、金属氧化物S2、金属氧化物S3及绝缘体I2的叠层结构的厚度方向上的能带图的例子。另外，图29C是包括绝缘体I1、金属氧化物S1、金属氧化物S2及绝缘体I2的叠层结构的厚度方向上的能带图的例子。注意，为了便于理解，能带图示出绝缘体I1、金属氧化物S1、金属氧化物S2、金属氧化物S3及绝缘体I2的导带底的能级(Ec)。
优选的是，金属氧化物S1、金属氧化物S3的导带底的能级比金属氧化物S2更靠近真空能级，典型的是，金属氧化物S2的导带底的能级与金属氧化物S1、金属氧化物S3的导带底的能级的差为0.15eV以上、0.5eV以上且2eV以下或者1eV以下。就是说，金属氧化物S1、金属氧化物S3的电子亲和势与金属氧化物S2的电子亲和势的差为0.15eV以上、0.5eV以上且2eV以下或者1eV以下。
如图29A至图29C所示，在金属氧化物S1、金属氧化物S2、金属氧化物S3中，导带底的能级平缓地变化。换言之，导带底的能级连续地变化或者连续地接合。为了实现这种能带图，优选降低形成在金属氧化物S1与金属氧化物S2的界面或者金属氧化物S2与金属氧化物S3的界面的混合层的缺陷态密度。
具体而言，通过使金属氧化物S1和金属氧化物S2或者金属氧化物S2和金属氧化物S3除了氧之外还包含同一元素(主要成分)，可以形成缺陷态密度低的混合层。例如，在金属氧化物S2为In-Ga-Zn氧化物的情况下，作为金属氧化物S1及金属氧化物S3优选使用In-Ga-Zn氧化物、Ga-Zn氧化物、氧化镓等。
此时，金属氧化物S2成为载流子的主要路径。因为可以降低金属氧化物S1与金属氧化物S2的界面以及金属氧化物S2与金属氧化物S3的界面的缺陷态密度，所以界面散射对载流子传导的影响小，从而可以得到大通态电流。
在电子被陷阱态俘获时，被俘获的电子像固定电荷那样动作，因此晶体管的阈值电压向正方向漂移。通过设置金属氧化物S1及金属氧化物S3，可以使陷阱态远离金属氧化物S2。通过采用该结构，可以防止晶体管的阈值电压向正方向漂移。
作为金属氧化物S1及金属氧化物S3，使用其导电率比金属氧化物S2充分低的材料。此时，金属氧化物S2、金属氧化物S2与金属氧化物S1的界面以及金属氧化物S2与金属氧化物S3的界面主要被用作沟道区域。例如，作为金属氧化物S1及金属氧化物S3，可以使用具有在图27C中以区域C表示的原子数比的绝缘性高的金属氧化物。注意，图27C所示的区域C表示[In]:[M]:[Zn]＝0:1:0或其附近的原子数比。
当作为金属氧化物S2使用具有以区域A表示的原子数比的金属氧化物时，作为金属氧化物S1及金属氧化物S3优选使用[M]/[In]为1以上，优选为2以上的金属氧化物。另外，作为金属氧化物S3，优选使用能够得到充分高的绝缘性的[M]/([Zn]+[In])为1以上的金属氧化物。
《源电极及漏电极》
导电体1240a及导电体1241a和导电体1240b及导电体1241b中的一个被用作源电极，另一个被用作漏电极。
导电体1240a及导电体1241a和导电体1240b及导电体1241b可以使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等金属或者以这些金属为主要成分的合金。在附图中，导电体具有两层结构，但是也可以采用单层或三层以上的叠层结构。
例如，作为导电体1241a及导电体1241b可以使用铝膜，在其上作为导电体1240a及导电体1240b层叠钛膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
另外，例如，可以举出：形成钛膜或氮化钛膜，在该钛膜或氮化钛膜上层叠铝膜或铜膜，在该铝膜或铜膜上层叠钛膜或氮化钛膜的三层结构；形成钼膜或氮化钼膜，在该钼膜或氮化钼膜上层叠铝膜或铜膜，在该铝膜或铜膜上层叠钼膜或氮化钼膜的三层结构等。此外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
《栅电极》
对被用作栅电极的导电体1205a及导电体1205b进行说明。图24A至图24C示出导电体1205a和导电体1205b的两层结构，但是也可以不局限于此，可以是单层，也可以是三层以上的叠层结构。例如，作为导电体1205a可以使用对氢具有阻挡性的导电体的氮化钽等，作为导电体1205b可以层叠导电性高的钨。通过使用该组合，可以在保持作为布线的导电性的同时抑制氢扩散到金属氧化物1230。
被用作栅电极的导电体1260a及导电体1260b例如可以使用选自铝、铬、铜、钽、钛、钼、钨中的金属、以上述金属为成分的合金或组合上述金属的合金等而形成。另外，也可以使用选自锰及锆等中的一个或多个的金属。此外，也可以使用以掺杂有磷等杂质元素的多晶硅为代表的半导体、镍硅化物等硅化物。
例如，可以为作为导电体1260a使用铝且作为导电体1260b层叠钛膜的两层结构。另外，也可以采用在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构。
此外，也可以使用依次层叠钛膜、铝膜及钛膜的三层结构等。此外，也可以使用包含铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种的合金膜或氮化膜。
导电体1260也可以使用铟锡氧化物、包含氧化钨的铟金属氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等透光导电材料。另外，可以采用上述透光导电材料和上述金属的叠层结构。
《s-channel结构》
另外，如图24C所示，在晶体管1200a中，由导电体1260围绕金属氧化物1230b的侧面。在本说明书中，将这种由栅电极的电场电围绕形成有沟道的区域的晶体管结构称为“surrounded channel(s-channel)”结构。通过采用上述结构，可以由导电体1260的电场电围绕金属氧化物1230，从而可以将沟道形成在金属氧化物1230b的整体(块内)。因此，在s-channel结构中，能够使大电流流过晶体管的源极与漏极之间，因此可以增加通态电流。此外，由于对形成有沟道的区域从全周方向施加电压，所以可以提供泄漏电流得到抑制的晶体管。
因为s-channel结构能够得到较高的通态电流，所以可以说s-channel结构适合用于LSI(Large Scale Integration：大规模集成电路)等需要微型晶体管的半导体装置。具有微型晶体管的半导体装置可以实现高集成度及高密度化。
<晶体管的结构例子2>
图25A至图25C示出具有与晶体管1200a不同的结构实例。图25A示出晶体管1200b的俯视图。此外，图25B是对应于图25A所示的点划线X1-X2的截面图，图25C是对应于图25A所示的点划线Y1-Y2的截面图。
注意，在图25A至图25C所示的晶体管1200b中，对具有与图24A至图24C所示的晶体管1200a相同的功能的构成要素附加相同附图标记。
图25A至图25C所示的结构在形成在绝缘体1280中的开口形成有金属氧化物1230c、绝缘体1250、导电体1260。另外，导电体1240a、导电体1240b、导电体1241a及导电体1241b的一个端部与形成在绝缘体1280中的开口部的端部对齐。并且，导电体1240a、导电体1240b、导电体1241a及导电体1241b的端部与金属氧化物1230的端部的一部分对齐。因此，导电体1240a、导电体1240b、导电体1241a及导电体1241b与金属氧化物1230或绝缘体1280的开口部同时形成。由此，可以减少掩模及工序的数量。此外，可以提高成品率及生产性。
并且，由于图25A至图25C所示的晶体管1200b具有导电体1240a、导电体1240b、导电体1241a及导电体1241b几乎不与导电体1260重叠的结构，所以可以减小施加到导电体1260的寄生电容。也就是说，可以提供一种工作频率高的晶体管1200b。
<晶体管的结构例子3>
图26A至图26C示出具有与晶体管1200a及晶体管1200b不同的结构实例。图26A示出晶体管1200c的俯视图。注意，为了明确起见，未图示图26A中的部分膜。此外，图26B是对应于图26A所示的点划线X1-X2的截面图，图26C是对应于图26A所示的点划线Y1-Y2的截面图。
注意，在图26A至图26C所示的晶体管1200c中，对具有与图24A至图24C所示的晶体管1200a相同的功能的构成要素附加相同附图标记。
在图26A至图26C所示的结构中，在金属氧化物1230中设置有用作源区域和漏区域中的一个的区域1245a及用作源区域和漏区域中的另一个的区域1245b。该区域可以将导电体1260用作掩模而将硼、磷、氩等杂质添加到金属氧化物1230来形成。此外，通过作为绝缘体1280使用氮化硅膜等包含氢的绝缘体，可以将氢扩散到金属氧化物1230的一部分来形成该区域。由此，可以减少掩模及工序的数量。此外，可以提高成品率及生产性。
<晶体管的结构例子4>
图30A至图30D是晶体管1400的俯视图及截面图。图30A是晶体管1400的俯视图，图30B是沿图30A所示的点划线A1-A2的截面图，图30C是沿点划线A3-A4的截面图。注意，有时将点划线A1-A2称为沟道长度方向，将点划线A3-A4称为沟道宽度方向。另外，与晶体管1200a等同样，晶体管1400也是具有s-channel结构的晶体管。
晶体管1400包括：衬底1450；衬底1450上的绝缘体1401；绝缘体1401上的导电体1414；覆盖导电体1414的绝缘体1402；绝缘体1402上的绝缘体1403；绝缘体1403上的绝缘体1404；在绝缘体1404上依次形成金属氧化物1431、金属氧化物1432及金属氧化物1433的叠层(有时总称为金属氧化物1430)；金属氧化物1433上的绝缘体1406；绝缘体1406上的导电体1412；导电体1412的侧面上的绝缘体1409；覆盖绝缘体1404、金属氧化物1433、绝缘体1409及导电体1412的绝缘体1407；以及绝缘体1407上的绝缘体1408。
绝缘体1406及导电体1412的至少一部分与导电体1414及金属氧化物1432重叠。导电体1412的沟道长度方向的侧端部优选与绝缘体1406的沟道长度方向的侧端部大致对齐。在此，绝缘体1406被用作晶体管1400的栅极绝缘体，导电体1412被用作晶体管1400的栅电极，绝缘体1409被用作晶体管1400的侧壁绝缘体。
金属氧化物1432包括隔着金属氧化物1433及绝缘体1406重叠于导电体1412的区域。金属氧化物1431的外缘优选大致与金属氧化物1432的外缘对齐，金属氧化物1433的外缘优选位于金属氧化物1431及金属氧化物1432的外缘的外侧。在此，本实施方式所示的晶体管的形状不局限于金属氧化物1433的外缘位于金属氧化物1431的外缘的外侧的形状。例如，金属氧化物1431的外缘也可以位于金属氧化物1433的外缘的外侧，金属氧化物1431的侧端部也可以与金属氧化物1433的侧端部大致对齐。
《衬底》
作为衬底1450例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如有玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。作为半导体衬底，例如有硅或锗等的半导体衬底、或者碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓的化合物半导体衬底等。此外，可以举出在上述半导体衬底内部具有绝缘区域的半导体衬底，例如SOI(Silicon on Insulator：绝缘体上硅)衬底等。作为导电体衬底，有石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，有包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在上述衬底上设置有元件的衬底。作为设置在衬底上的元件，有电容器、电阻器、开关元件、发光元件、存储元件等。
衬底1450也可以为柔性衬底。作为在柔性衬底上设置晶体管的方法，可以举出如下方法：在非柔性衬底上形成晶体管之后，剥离晶体管而将该晶体管转置到具有柔性的衬底1450上。在此情况下，优选在非柔性衬底与晶体管之间设置剥离层。作为衬底1450，也可以使用包含纤维的薄片、膜或箔等。衬底1450也可以具有伸缩性。衬底1450可以具有在停止弯曲或拉伸时恢复为原来的形状的性质。或者，也可以具有不恢复为原来的形状的性质。衬底1450的厚度例如为5μm以上且700μm以下，优选为10μm以上且500μm以下，更优选为15μm以上且300μm以下。通过将衬底1450形成得薄，可以实现半导体装置的轻量化。另外，通过将衬底1450形成得薄，即便在使用玻璃等的情况下也有时会具有伸缩性或在停止弯曲或拉伸时恢复为原来的形状的性质。因此，可以缓解因掉落等而对衬底1450上的半导体装置产生的冲击等。即，能够提供一种耐久性高的半导体装置。
作为具有柔性的衬底1450，例如可以使用金属、合金、树脂、玻璃或其纤维等。具有柔性的衬底1450的线性膨胀率越低，因环境而发生的变形越得到抑制，所以是优选的。作为具有柔性的衬底1450，例如优选使用线性膨胀率为1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料。作为树脂，例如有聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂、聚四氟乙烯(PTFE)等。尤其是芳族聚酰胺的线性膨胀率较低，因此用于具有柔性的衬底1450。
《基底绝缘膜》
绝缘体1401具有使衬底1450与导电体1414电隔离的功能。
绝缘体1401或绝缘体1402使用单层结构或叠层结构的绝缘体形成。作为绝缘体的材料，例如可以举出氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等。
另外，作为绝缘体1402，也可以使用使TEOS(Tetra-Ethyl-Ortho-Silicate：四乙氧基硅烷)或硅烷等与氧或一氧化二氮起反应而形成的台阶覆盖性良好的氧化硅。
另外，在形成绝缘体1402后，为了提高顶面的平坦性，也可以进行使用CMP法等的平坦化处理。
绝缘体1404优选包含氧化物。尤其是，优选包含通过加热使一部分氧脱离的氧化物材料。优选使用其氧含量超过化学计量组成的氧化物。在其氧含量超过化学计量组成的氧化物膜中，通过加热使一部分氧脱离。从绝缘体1404脱离的氧被供应到金属氧化物1430，由此可以减少金属氧化物1430中的氧空位。其结果是，可以抑制晶体管的电特性变动，而可以提高晶体管的可靠性。
例如在热脱附谱(TDS：Thermal Desorption Spectroscopy)分析中，其氧含量超过化学计量组成的氧化物膜的换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为3.0×1020atoms/cm3以上。注意，上述TDS分析时的膜的表面温度优选为100℃以上且700℃以下或100℃以上且500℃以下。
绝缘体1404优选包含能够对金属氧化物1430供应氧的氧化物。例如，作为绝缘体1404，优选使用包含氧化硅或氧氮化硅的材料。
或者，也可以使用金属氧化物，如氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等。
为了使绝缘体1404含有过剩氧，例如，在氧气氛下形成绝缘体1404。或者，可以对成膜后的绝缘体1404引入氧而形成含有过剩氧的区域。或者，还可以组合上述两种方法。
例如，对成膜之后的绝缘体1404引入氧(至少包含氧自由基、氧原子、氧离子中的任一个)而形成包含过剩氧的区域。作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法、等离子体处理等。
引入氧的方法可以使用含有氧的气体进行。作为含有氧的气体，例如可以使用氧、一氧化二氮、二氧化氮、二氧化碳及一氧化碳等。此外，在氧的引入处理中，也可以使含有氧的气体包含稀有气体。或者，也可以使其包含氢等。例如，可以使用二氧化碳、氢、氩的混合气体。
另外，在形成绝缘体1404后，为了提高顶面的平坦性，也可以进行使用CMP法等的平坦化处理。
绝缘体1403具有防止绝缘体1404中的氧与导电体1414中的金属键合而减少绝缘体1404中的氧的钝化功能。
绝缘体1403具有阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘体1403，可以防止氧从金属氧化物1430扩散到外部并防止氢或水等从外部进入金属氧化物1430。
作为绝缘体1403，例如可以使用氮化物绝缘体。作为该氮化物绝缘体，有氮化硅、氮氧化硅、氮化铝、氮氧化铝等。另外，也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘体代替氮化物绝缘体。作为氧化物绝缘体，有氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等。
在晶体管1400中，通过对电荷俘获层注入电子，可以控制阈值电压。电荷俘获层优选设置在绝缘体1402或绝缘体1403中。例如，通过使用氧化铪、氧化铝、氧化钽、硅酸铝等形成绝缘体1403，可以将其用作电荷俘获层。
《栅电极》
导电体1412被用作第一栅电极。另外，导电体1412也可以为多个导电体的叠层结构。另外，栅电极的导电体1414被用作第二栅电极。
作为导电体1412及导电体1414，优选使用包含选自铜(Cu)、钨(W)、钼(Mo)、金(Au)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)、铅(Pb)、锡(Sn)、铁(Fe)、钴(Co)、钌(Ru)、铂(Pt)、铱(Ir)、锶(Sr)的低电阻材料、上述低电阻材料的合金、或以上述材料为主要成分的化合物的导电体的单层或叠层。尤其是，优选使用兼有耐热性和导电性的钨或钼等高熔点材料。另外，优选使用铝或铜等低电阻导电材料。并且，当使用Cu-Mn合金时，在与包含氧的绝缘体的界面形成氧化锰，该氧化锰能够抑制Cu的扩散，所以是优选的。
作为导电体1412或导电体1414，可以使用金属氧化物1431至金属氧化物1433中的任一个。在此情况下，为了将金属氧化物1431至金属氧化物1433用作导电体，必须要进行另外工序。具体而言，作为导电体1412或导电体1414，形成金属氧化物1431至金属氧化物1433中的任一个，并且，作为绝缘体1407利用如CVD法等使用含有氢的等离子体的方法形成氮化硅膜，由此能够减少金属氧化物1431至金属氧化物1433的电阻。因此，可以将作为导电体的金属氧化物1431至金属氧化物1433中的任一个用作导电体1412或导电体1414。
《金属氧化物》
金属氧化物1431的详细内容可以参考图24A至图24C所示的金属氧化物1230a的记载。金属氧化物1432的详细内容可以参考图24A至图24C所示的金属氧化物1230b的记载。金属氧化物1433的详细内容可以参考图24A至图24C所示的金属氧化物1230c的记载。
《低电阻区域》
图30D示出图30B的部分放大图。如图30D所示，在金属氧化物1430中形成有区域1461a、1461b、1461c、1461d及1461e。区域1461b至区域1461e的掺杂剂浓度比区域1461a高，因此区域1461b至区域1461e的电阻比区域1461a低。再者，区域1461b及区域1461c的氢浓度比区域1461d及区域1461e高，因此区域1461b及区域1461c的电阻比区域1461d及区域1461e低。例如，区域1461a的掺杂剂浓度为区域1461b或区域1461c的最大掺杂剂浓度的5％以下、2％以下或1％以下。注意，也可以将掺杂剂换称为供体、受体、杂质或元素。
如图30D所示，在金属氧化物1430中，区域1461a是大致与导电体1412重叠的区域，区域1461b、区域1461c、区域1461d及区域1461e是区域1461a之外的区域。在区域1461b及区域1461c中，金属氧化物1433的顶面与绝缘体1407接触。在区域1461d及区域1461e中，金属氧化物1433的顶面与绝缘体1409或绝缘体1406接触。也就是说，如图30D所示，区域1461b与区域1461d的边界重叠于绝缘体1407与绝缘体1409的侧端部的边界。区域1461c与区域1461e的边界也是同样的。在此，区域1461d及区域1461e的一部分优选重叠于金属氧化物1432的与导电体1412重叠的区域(沟道形成区域)的一部分。例如，区域1461d及区域1461e的沟道长度方向的侧端部优选位于导电体1412的内侧并且导电体1412的侧端部到区域1461d及区域1461e的各侧端部的距离为d。此时，绝缘体1406的厚度t406及距离d优选满足0.25t406＜d＜t406。
如此，在金属氧化物1430的与导电体1412重叠的区域的一部分中形成有区域1461d及区域1461e。由此，晶体管1400的沟道形成区域与低电阻的区域1461d及区域1461e接触，并且，在区域1461a与区域1461d及区域1461e的每一个之间不会形成高电阻偏置(offset)区域，因此可以提高晶体管1400的通态电流。再者，由于以满足上述范围的方式形成区域1461d及区域1461e的沟道长度方向的侧端部，所以可以防止区域1461d及区域1461e在沟道形成区域内侧扩展得太大，可以防止晶体管1400始终处于导通状态。
区域1461b、区域1461c、区域1461d及区域1461e通过离子注入法等离子掺杂处理形成。因此，如图30D所示，有时区域1461d及区域1461e的沟道长度方向的侧端部的位置离金属氧化物1433的顶面越深，越会移动到金属氧化物1430的沟道长度方向的侧端部一侧。此时，距离d为导电体1412的沟道长度方向的侧端部与离导电体1412的内部最近的区域1461d及区域1461e的各侧端部之间的距离。
在此情况下，例如有时形成在金属氧化物1431中的区域1461d及区域1461e不与导电体1412重叠。此时，形成在金属氧化物1431或金属氧化物1432中的区域1461d及区域1461e的至少一部分优选形成在与导电体1412重叠的区域中。
另外，在金属氧化物1431、金属氧化物1432及金属氧化物1433的与绝缘体1407之间的界面附近优选形成低电阻区域1451及低电阻区域1452。低电阻区域1451及低电阻区域1452包含绝缘体1407所含的元素中的至少一个。低电阻区域1451及低电阻区域1452的一部分优选大致接触于或部分重叠于金属氧化物1432与导电体1412彼此重叠的区域(沟道形成区域)。
另外，由于金属氧化物1433的与绝缘体1407接触的区域很大，所以低电阻区域1451及低电阻区域1452容易形成在金属氧化物1433中。在金属氧化物1433中，低电阻区域1451和低电阻区域1452的包含在绝缘体1407中的元素的浓度比金属氧化物1433的其他区域(例如，金属氧化物1433的与导电体1412重叠的区域)更高。
低电阻区域1451形成在区域1461b中，低电阻区域1452形成在区域1461c中。金属氧化物1430的理想的结构为如下：添加元素的浓度最高的区域是低电阻区域1451、1452，浓度第二高的区域是区域1461b、区域1461c至区域1461e中的除了低电阻区域1451、1452之外的区域，浓度最低的区域是区域1461a。添加元素是指用来形成区域1461b、1461c的掺杂剂以及从绝缘体1407添加到低电阻区域1451、1452的元素。
注意，虽然晶体管1400中形成有低电阻区域1451及1452，但是本实施方式所示的半导体装置不局限于此。例如，在区域1461b及区域1461c的电阻值充分低的情况下，不需要形成低电阻区域1451及低电阻区域1452。
《栅极绝缘膜》
绝缘体1406优选包括相对介电常数高的绝缘体。例如，绝缘体1406优选包含氧化镓、氧化铪、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物或者含有硅及铪的氧氮化物等。
绝缘体1406优选具有包括氧化硅或氧氮化硅与相对介电常数高的绝缘体的叠层结构。因为氧化硅及氧氮化硅具有热稳定性，所以通过与相对介电常数高的绝缘体组合，可以实现具有热稳定性及高相对介电常数的叠层结构。例如，当氧化铝、氧化镓或氧化铪离金属氧化物1433近时，能够抑制氧化硅或氧氮化硅所含有的硅混入金属氧化物1432等。
另外，例如在氧化硅或氧氮化硅离金属氧化物1433近时，有时在氧化铝、氧化镓或氧化铪与氧化硅或氧氮化硅的界面处形成陷阱中心。该陷阱中心有时可以通过俘获电子而使晶体管的阈值电压向正方向漂移。
《层间绝缘膜及保护绝缘膜》
绝缘体1407优选具有阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘体1407，可以防止氧从金属氧化物1430扩散到外部并防止氢或水等从外部进入金属氧化物1430。
作为绝缘体1407，例如可以使用氮化物绝缘体。作为该氮化物绝缘体，有氮化硅、氮氧化硅、氮化铝、氮氧化铝等。另外，也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘体代替氮化物绝缘体。作为氧化物绝缘体，有氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等。
因为氧化铝膜的不使氢、水分等杂质及氧的双方透过的阻挡效果高，所以优选用于绝缘体1407。
绝缘体1408可以使用包含氧化铝、氮氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽等中的一个以上的绝缘体。另外，绝缘体1408也可以使用聚酰亚胺树脂、聚酰胺树脂、丙烯酸树脂、硅氧烷树脂、环氧树脂或酚醛树脂等树脂。绝缘体1408也可以为上述材料的叠层。
<晶体管的结构例子5>
图31A和图31B是晶体管1600的俯视图及截面图。图31A是俯视图，图31B是对应于图31A所示的点划线A-B的截面图。注意，在图31A及图31B中，为了明确起见，放大、缩小或未图示一部分的构成要素。另外，有时将点划线A-B方向称为沟道长度方向。
图31B所示的晶体管1600包括：用作第一栅极的导电体1609；用作第二栅极的导电体1608；半导体1602；用作源极和漏极的导电体1603及导电体1604；绝缘体1601；绝缘体1605；绝缘体1606；以及绝缘体1607。
导电体1609设置在绝缘表面上。导电体1609与半导体1602隔着绝缘体1601彼此重叠。另外，导电体1608与半导体1602隔着绝缘体1605、绝缘体1606及绝缘体1607彼此重叠。另外，导电体1603及导电体1604与半导体1602连接。
导电体1608或导电体1609的详细内容可以参照图30A至图30D所示的导电体1412及导电体1414的记载。
既可以对导电体1608及导电体1609施加不同的电位，又可以同时施加相同的电位。通过在晶体管1600中设置用作第二栅电极的导电体1608，能够使阈值电压稳定。注意，导电体1608根据情况也可以省略。
半导体1602的详细内容可以参照图24A至图24C所示的金属氧化物1230b的记载。另外，半导体1602可以为单层或多个半导体层的叠层。
作为导电体1603及导电体1604，优选使用包含选自铜(Cu)、钨(W)、钼(Mo)、金(Au)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)、铅(Pb)、锡(Sn)、铁(Fe)、钴(Co)、钌(Ru)、铂(Pt)、铱(Ir)、锶(Sr)的低电阻材料、上述低电阻材料的合金、或以上述材料为主要成分的化合物的导电体的单层或叠层。尤其是，优选使用兼有耐热性和导电性的钨或钼等高熔点材料。另外，优选使用铝或铜等低电阻导电材料。并且，当使用Cu-Mn合金时，在与包含氧的绝缘体的界面形成氧化锰，该氧化锰能够抑制Cu的扩散，所以是优选的。
另外，导电体1603及导电体1604优选使用氧化铱、氧化钌、钌酸锶(strontiumruthenate)等包含贵金属的导电氧化物。上述导电氧化物即使与氧化物半导体接触也很少从氧化物半导体夺取氧，而不容易在氧化物半导体中形成氧空位。
绝缘体1601的详细内容可以参照图30A至图30D所示的绝缘体1406的记载。
注意，虽然在图31B中示出在半导体1602、导电体1603及导电体1604上设置有依次层叠的绝缘体1605至绝缘体1607的情况，但是设置在半导体1602、导电体1603及导电体1604上的绝缘体可以为单层或多个绝缘膜的叠层。
当将氧化物半导体用于半导体1602时，绝缘体1606优选包含超过化学计量组成的氧且具有通过加热将氧的一部分供应到半导体1602的功能。注意，在将绝缘体1606直接设置在半导体1602上的情况下，半导体1602有可能在绝缘体1606的形成过程中受到损伤。此时，如图31B所示，优选将绝缘体1605设置在半导体1602与绝缘体1606之间。绝缘体1605优选为与绝缘体1606相比在形成绝缘体1605时对半导体1602造成的损伤小，且具有透过氧的功能的绝缘膜。注意，如果能够抑制半导体1602受到的损伤并能够将绝缘体1606直接形成在半导体1602上，则不一定必须设置绝缘体1605。
例如，作为绝缘体1606及绝缘体1605，优选使用包含氧化硅或氧氮化硅的材料。或者，也可以使用金属氧化物，如氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等。
绝缘体1607优选具有防止氧、氢、水的扩散的阻挡效果。或者，绝缘体1607优选具有防止氢、水的扩散的阻挡效果。
绝缘体的密度越高越致密或者悬空键越少在化学上越稳定，阻挡效果就越高。具有防止氧、氢、水的扩散的阻挡效果的绝缘体例如可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等形成。作为具有防止氢、水的扩散的阻挡效果的绝缘膜，例如可以采用氮化硅、氮氧化硅等。
当绝缘体1607具有防止水、氢等的扩散的阻挡效果时，可以防止存在于面板内的树脂或面板外部的水、氢等杂质侵入半导体1602。由于当将氧化物半导体用于半导体1602时，侵入氧化物半导体的水或氢的一部分成为电子施主(施体)，因此通过使用上述具有阻挡效果的绝缘体1607，可以防止晶体管1600的阈值电压因施主的生成而漂移。
当将氧化物半导体用于半导体1602时，如果绝缘体1607具有防止氧的扩散的阻挡效果，则可以防止氧化物半导体中的氧扩散到外部。因此，可以降低在氧化物半导体中成为施主的氧空位，由此可以防止晶体管1600的阈值电压因施主的生成而漂移。
另外，本发明的一个方式可以与本说明书所示的其他实施方式适当地组合。
实施方式8
在本实施方式中，对能够用于上述实施方式中说明的OS晶体管的氧化物半导体膜的结构进行说明。
<氧化物半导体的结构>
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-likeOS(amorphous-likeoxide semiconductor)及非晶氧化物半导体等。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体，有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS等。
一般而言，非晶结构具有如下特征：具有各向同性而不具有不均匀结构；处于亚稳态且原子的配置没有被固定化；键角不固定；具有短程有序而不具有长程有序；等。
即，不能将稳定的氧化物半导体称为完全非晶(completely amorphous)氧化物半导体。另外，不能将不具有各向同性(例如，在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。另一方面，a-like OS不具有各向同性但却是具有空洞(void)的不稳定结构。在不稳定这一点上，a-likeOS在物性上接近于非晶氧化物半导体。
<CAAC-OS>
首先，说明CAAC-OS。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
说明使用X射线衍射(XRD：X-RayDiffraction)的CAAC-OS的分析。例如，当利用out-of-plane法分析包含分类为空间群R-3m的InGaZnO4结晶的CAAC-OS的结构时，如图32A所示，在衍射角(2θ)为31°附近出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面，由此可确认到在CAAC-OS中结晶具有c轴取向性，并且c轴朝向大致垂直于形成CAAC-OS膜的面(也称为被形成面)或CAAC-OS膜的顶面的方向。注意，除了2θ为31°附近的峰值以外，有时在2θ为36°附近也出现峰值。2θ为36°附近的峰值起因于分类为空间群Fd-3m的结晶结构。因此，优选的是，在CAAC-OS中不出现该峰值。
另一方面，当利用在平行于被形成面的方向上使X射线入射到CAAC-OS的in-plane法分析CAAC-OS的结构时，在2θ为56°附近出现峰值。该峰值来源于InGaZnO4结晶的(110)面。并且，当将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)时，如图32B所示的那样观察不到明确的峰值。另一方面，当对单晶InGaZnO4将2θ固定为56°附近来进行φ扫描时，如图32C所示，观察到来源于相等于(110)面的结晶面的六个峰值。因此，由使用XRD的结构分析可以确认到CAAC-OS中的a轴和b轴的取向没有规律性。
接着，说明利用电子衍射的CAAC-OS分析。例如，当对包含InGaZnO4结晶的CAAC-OS在平行于CAAC-OS的被形成面的方向上入射束径为300nm的电子束时，有可能出现图32D所示的衍射图案(也称为选区电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此，电子衍射也示出CAAC-OS所包含的颗粒具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS的被形成面或顶面的方向。另一方面，图32E示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时的衍射图案。从图32E观察到环状的衍射图案。因此，使用束径为300nm的电子束的电子衍射也示出CAAC-OS所包含的颗粒的a轴和b轴不具有取向性。可以认为图32E中的第一环起因于InGaZnO4结晶的(010)面和(100)面等。另外，可以认为图32E中的第二环起因于(110)面等。
另外，在利用透射电子显微镜(TEM：Transmission Electron Microscope)观察所获取的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中，可以观察到多个颗粒。然而，在高分辨率TEM图像中，有时观察不到颗粒与颗粒之间的明确的边界，即晶界(grain boundary)。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。
图33A示出从大致平行于样品面的方向观察所获取的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(Spherical Aberration Corrector)功能得到高分辨率TEM图像。尤其将利用球面像差校正功能获取的高分辨率TEM图像称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜JEM-ARM200F等观察Cs校正高分辨率TEM图像。
从图33A可确认到其中金属原子排列为层状的颗粒。图33A示出一个颗粒的尺寸为1nm以上或者3nm以上。因此，也可以将颗粒称为纳米晶(nc：nanocrystal)。另外，也可以将CAAC-OS称为具有CANC(C-Axis Aligned nanocrystals：c轴取向纳米晶)的氧化物半导体。颗粒反映CAAC-OS的被形成面或顶面的凸凹并平行于CAAC-OS膜的被形成面或顶面。
另外，图33B及图33C示出从大致垂直于样品面的方向观察所获取的CAAC-OS的平面的Cs校正高分辨率TEM图像。图33D及图33E是通过对图33B及图33C进行图像处理得到的图像。下面说明图像处理的方法。首先，通过对图33B进行快速傅里叶变换(FFT：FastFourier Transform)处理，获取FFT图像。接着，以保留所获取的FFT图像中的离原点2.8nm-1至5.0nm-1的范围的方式进行掩模处理。在进行掩模处理之后，对FFT图像进行快速傅立叶逆变换(IFFT：Inverse Fast Fourier Transform)处理而获取经过处理的图像。将所获取的图像称为FFT滤波图像。FFT滤波图像是从Cs校正高分辨率TEM图像中提取出周期分量的图像，其示出晶格排列。
在图33D中，以虚线示出晶格排列被打乱的部分。由虚线围绕的区域是一个颗粒。并且，以虚线示出的部分是颗粒与颗粒的联结部。虚线呈现六角形，由此可知颗粒为六角形。注意，颗粒的形状并不局限于正六角形，不是正六角形的情况较多。
在图33E中，以点线示出晶格排列一致的区域与晶格排列一致的其他区域之间的部分，以虚线示出晶格排列的方向。在点线附近也无法确认到明确的晶界。当以点线附近的晶格点为中心连接周围的晶格点时，可以形成畸变的六角形、五角形和/或七角形等。即，可知通过使晶格排列畸变，可抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变：在a-b面方向上的原子排列的低密度或因金属元素的取代而使原子间的键合距离产生变化等。
如上所示，CAAC-OS具有c轴取向性，其颗粒(纳米晶)在a-b面方向上连结而结晶结构具有畸变。因此，也可以将CAAC-OS称为具有CAA(c-axis-aligneda-b-plane-anchored)结晶的氧化物半导体。
CAAC-OS是结晶性高的氧化物半导体。氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质及缺陷(氧空位等)少的氧化物半导体。
此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅和过渡金属元素等。例如，与氧的键合力比包含在氧化物半导体中的金属元素强的元素(硅等)会夺取氧化物半导体中的氧，由此打乱氧化物半导体的原子排列，导致结晶性下降。另外，由于铁或镍等重金属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化物半导体的原子排列，导致结晶性下降。
当氧化物半导体包含杂质或缺陷时，其特性有时因光或热等会发生变动。例如，包含于氧化物半导体的杂质有时会成为载流子陷阱或载流子发生源。例如，氧化物半导体中的氧空位有时会成为载流子陷阱或因俘获氢而成为载流子发生源。
杂质及氧空位少的CAAC-OS是载流子密度低的氧化物半导体(具体而言，小于8×1011/cm3，优选小于1×1011/cm3，更优选小于1×1010/cm3，且是1×10-9/cm3以上)。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。即，可以说CAAC-OS是具有稳定特性的氧化物半导体。
<nc-OS>
接着，对nc-OS进行说明。
说明使用XRD的nc-OS的分析。当利用out-of-plane法分析nc-OS的结构时，不出现表示取向性的峰值。换言之，nc-OS的结晶不具有取向性。
另外，例如，当在平行于被形成面的方向上使束径为50nm的电子束入射到包含InGaZnO4结晶的薄片化的nc-OS的34nm厚的区域时，观察到如图34A所示的环状衍射图案(纳米束电子衍射图案)。另外，图34B示出将束径为1nm的电子束入射到相同的样品时的衍射图案。从图34B观察到环状区域内的多个斑点。因此，nc-OS在入射束径为50nm的电子束时观察不到秩序性，但是在入射束径为1nm的电子束时确认到秩序性。
另外，当使束径为1nm的电子束入射到厚度小于10nm的区域时，如图34C所示，有时观察到斑点被配置为准正六角形的电子衍射图案。由此可知，nc-OS在厚度小于10nm的范围内包含秩序性高的区域，即结晶。注意，因为结晶朝向各种各样的方向，所以有时观察不到有规律性的电子衍射图案。
图34D示出从大致平行于被形成面的方向观察到的nc-OS的截面的Cs校正高分辨率TEM图像。在高分辨率TEM图像中nc-OS有如由图34D的辅助线所示的部分那样观察到结晶部的区域和观察不到明确的结晶部的区域。nc-OS所包含的结晶部的尺寸大多为1nm以上且10nm以下，尤其为1nm以上且3nm以下。注意，有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体(microcrystalline oxide semiconductor)。例如，在nc-OS的高分辨率TEM图像中，有时无法明确地观察到晶界。注意，纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此，下面有时将nc-OS的结晶部称为颗粒。
如此，在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此，在膜整体的取向性有规律性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
如上所述，由于在颗粒(纳米晶)之间结晶取向没有规律性，所以也可以将nc-OS称为包含RANC(Random Aligned nanocrystals：无规取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals：无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-OS的缺陷态密度容易比a-likeOS或非晶氧化物半导体低。但是，在nc-OS中的不同的颗粒之间没有晶体取向的规律性。所以，nc-OS的缺陷态密度比CAAC-OS高。
<a-likeOS>
a-likeOS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。
图35A和图35B示出a-likeOS的高分辨率截面TEM图像。图35A示出电子照射开始时的a-likeOS的高分辨率截面TEM图像。图35B示出照射4.3×108e-/nm2的电子(e-)之后的a-likeOS的高分辨率截面TEM图像。由图35A和图35B可知，a-likeOS从电子照射开始时被观察到在纵向方向上延伸的条状明亮区域。另外，可知明亮区域的形状在照射电子之后变化。明亮区域被估计为空洞或低密度区域。
由于a-likeOS包含空洞，所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-likeOS具有不稳定的结构，下面示出电子照射所导致的结构变化。
作为样品，准备a-like OS、nc-OS和CAAC-OS。每个样品都是In-Ga-Zn氧化物。
首先，取得各样品的高分辨率截面TEM图像。由高分辨率截面TEM图像可知，每个样品都具有结晶部。
已知InGaZnO4结晶的单位晶格具有所包括的三个In-O层和六个Ga-Zn-O层共计九个层在c轴方向上层叠的结构。这些彼此靠近的层之间的间隔与(009)面的晶格表面间隔(也称为d值)几乎相等，由结晶结构分析求出其值为0.29nm。由此，在下面可以将晶格条纹的间隔为0.28nm以上且0.30nm以下的部分看作InGaZnO4结晶部。各晶格条纹对应于InGaZnO4结晶的a-b面。
图36示出各样品的结晶部(22至30处)的平均尺寸的变化。注意，结晶部尺寸对应于上述晶格条纹的长度。由图36可知，在所获得的TEM图像中，a-likeOS中的结晶部尺寸根据电子的累积照射量的增大而变大。由图36可知，在利用TEM的观察初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在电子(e-)的累积照射量为4.2×108e-/nm2时生长到1.9nm左右。另一方面，可知nc-OS和CAAC-OS在开始电子照射时到电子的累积照射量为4.2×108e-/nm2的范围内，结晶部的尺寸都没有变化。由图36可知，无论电子的累积照射量如何，nc-OS及CAAC-OS的结晶部尺寸分别为1.3nm左右及1.8nm左右。此外，使用日立透射电子显微镜H-9000NAR进行电子束照射及TEM的观察。作为电子束照射条件，加速电压为300kV；电流密度为6.7×105e-/(nm2·s)；照射区域的直径为230nm。
如此，有时电子照射引起a-likeOS中的结晶部的生长。另一方面，在nc-OS和CAAC-OS中，电子照射不容易引起结晶部的生长。也就是说，a-likeOS与CAAC-OS及nc-OS相比具有不稳定的结构。
此外，由于a-likeOS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体而言，a-likeOS的密度为具有相同组成的单晶氧化物半导体的78.6％以上且小于92.3％。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3％以上且小于100％。注意，难以形成其密度小于单晶氧化物半导体的密度的78％的氧化物半导体。
例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，a-likeOS的密度为5.0g/cm3以上且小于5.9g/cm3。另外，例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且小于6.3g/cm3。
注意，当不存在相同组成的单晶氧化物半导体时，通过以任意比例组合组成不同的单晶氧化物半导体，可以计算出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例可以使用加权平均计算出相当于所希望的组成的单晶氧化物半导体的密度。注意，优选尽可能减少所组合的单晶氧化物半导体的种类来计算密度。
如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、a-likeOS、nc-OS和CAAC-OS中的两种以上的叠层膜。
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
(关于本说明书等的记载的附记)
以下是对上述实施方式中的各结构的说明的附记。
<关于实施方式中所示的本发明的一个方式的附记>
实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。另外，当在一个实施方式中示出多个结构实例时，可以适当地组合结构实例。
另外，可以将实施方式中说明的内容(或其一部分)应用于、组合到或者替换成该实施方式中说明的其他内容(或其一部分)和/或另一个或其他的实施方式中说明的内容(或其一部分)。
注意，在各实施方式中，该实施方式所说明的内容是利用各种附图所说明的内容或者说明书中的文章所说明的内容。
另外，通过将一个实施方式中示出的附图(或附图的一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其他附图的一部分)和/或一个或多个不同实施方式中示出的附图(或附图的一部分)组合，可以构成更多附图。
<关于序数词的附记>
在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，其不是为了限定构成要素的个数或顺序而附加上的。另外，例如，本说明书等的实施方式之一中的“第一”构成要素有可能在其他的实施方式或权利要求书中被称为“第二”构成要素。另外，例如，本说明书等的实施方式之一中的“第一”构成要素有可能在其他的实施方式或权利要求书中被省略。
<关于附图的说明的附记>
参照附图对实施方式进行说明。但是，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式的说明。注意，在实施方式中的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，表示配置的词句不局限于本说明书中所示的记载，根据情况可以适当地更换表达方式。
此外，“上”或“下”这样的用语不限定构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，当记载为“绝缘层A上的电极B”时，不一定必须在绝缘层A上直接接触地形成有电极B，也可以表示绝缘层A与电极B之间设置有其他构成要素的情况。
在本说明书等的方框图中，根据功能对构成要素进行分类并以彼此独立的方框表示该构成要素。然而，在实际的电路等中难以根据功能分类构成要素，有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此，方框图中的方框的划分不受说明书中说明的构成要素的限制，而可以根据情况适当地以不同方式决定。
在附图中，为便于说明，有时夸大表示大小、层的厚度或区域。因此，本发明的一个方式不局限于上述尺寸。附图是为了明确起见而示意性地示出的，本发明的一个方式不局限于附图所示的形状或数值等。例如，可以包括噪声或定时偏差所引起的信号、电压或电流的不均匀。
在俯视图(也称为平面图、布局图)或透视图等的附图中，为了明确起见，有时未图示部分构成要素。
在附图中，有时使用同一附图标记表示同一构成要素、具有相同功能的构成要素、由同一材料构成的构成要素或者同时形成的构成要素等，并且有时省略重复说明。
<关于可以改称的记载的附记>
在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)及“源极和漏极中的另一个”(第二电极或第二端子)的表达。这是因为晶体管的源极和漏极根据晶体管的结构或工作条件等而互换的缘故。可以将晶体管的源极和漏极根据情况适当地改称为源极(漏极)端子、源极(漏极)电极等。另外，在本说明书等中，有时将栅极以外的两个端子称为第一端子及第二端子或第三端子及第四端子。另外，在本说明书等中，在晶体管具有两个以上的栅极时(有时将该结构称为双栅极结构)，有时将该栅极称为第一栅极和第二栅极或者前栅极和背栅极。尤其是，可以将“前栅极”只换称为“栅极”。此外，“底栅极”是指在形成晶体管时在形成沟道形成区域之前形成的端子，“顶栅极”是指在形成晶体管时在形成沟道形成区域之后形成的端子。
晶体管包括栅极、源极以及漏极这三个端子。栅极被用作控制晶体管的导通/非导通状态的控制端子。晶体管的输入/输出端子的功能依赖于类型或者供应到端子的电位的电平，并且，两个端子中的一个被用作源极，另一个端子被用作漏极。因此，在本说明书等中，“源极”和“漏极”可以互相调换。另外，在本说明书等中，有时将栅极以外的两个端子称为第一端子及第二端子、第三端子及第四端子。
注意，在本说明书等中，“电极”或“布线”这样的词语不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”这样的词语还包括多个“电极”或“布线”被形成为一体的情况等。
另外，在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与参考电位之间的电位差，例如在参考电位为接地电位时，可以将“电压”换称为“电位”。接地电位不一定意味着0V。注意，电位是相对的，对布线等供应的电位有时根据参考电位而变化。
在本说明书等中，根据情况或状态，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”变换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”，或者，根据情况或状态，可以变换为不包括“膜”或“层”的词句。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电源线”等词句。例如，有时可以将“布线”变换为“信号线”或“电源线”。另外，有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”变换为“信号线”。另外，有时可以将“信号线”变换为“电源线”。另外，根据情况或状态，可以互相将施加到布线的“电位”变换为“信号”。反之亦然，有时可以将“信号”等变换为“电位”。
<关于词句的定义的附记>
下面，对上述实施方式中涉及到的词句的定义进行说明。
《半导体》
在本说明书中，例如当导电性充分低时，有时“半导体”包括“绝缘体”的特性。此外，“半导体”和“绝缘体”的边界不太清楚，因此有时不能精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“绝缘体”。同样地，有时可以将本说明书所记载的“绝缘体”换称为“半导体”。
另外，例如当导电性充分高时，有时“半导体”包括“导电体”的特性。此外，“半导体”和“导电体”的边界不太清楚，因此有时不能精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“导电体”。同样地，有时可以将本说明书所记载的“导电体”换称为“半导体”。
注意，半导体的杂质例如是半导体层的主要成分之外的元素。例如，浓度低于0.1atomic％的元素是杂质。有时由于包含杂质而例如发生在半导体中形成DOS(Densityof State：态密度)、载流子迁移率降低或结晶性降低等情况。在半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第一族元素、第二族元素、第十三族元素、第十四族元素、第十五族元素或主要成分之外的过渡金属等，特别是，例如有氢(也包含在水中)、锂、钠、硅、硼、磷、碳、氮等。在是氧化物半导体时，例如有时氢等杂质的混入导致氧空位的产生。此外，在半导体是硅层时，作为改变半导体的特性的杂质，例如有氧、除了氢之外的第一族元素、第二族元素、第十三族元素、第十五族元素等。
《晶体管》
在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道形成区域，并电流能够流过漏极、沟道形成区域以及源极。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，“源极”和“漏极”可以互相调换。
《开关》
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。
例如，作为开关可以举出电开关和机械开关等。换言之，开关不局限于特定的元件，只要是可以控制电流就可以使用任何元件。
电开关的例子包括晶体管(例如双极晶体管或MOS晶体管)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM)二极管、金属-绝缘体-半导体(MIS)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路。
当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。另外，晶体管的“关闭状态”是指晶体管的源电极与漏电极在电性上断开的状态。当仅将晶体管用作开关时，对晶体管的极性(导电型)没有特别的限制。
作为机械开关的一个例子，可以举出像数字微镜装置(DMD)那样的利用MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
《沟道长度》
在本说明书等中，例如，沟道长度是指在晶体管的俯视图中，半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极重叠的区域或者形成沟道的区域中的源极(源区域或源电极)和漏极(漏区域或漏电极)之间的距离。
另外，在一个晶体管中，沟道长度不一定在所有的区域中为相同的值。换言之，一个晶体管的沟道长度有时不局限于一个值。因此，在本说明书中，沟道长度是形成有沟道的区域中的任一个值、最大值、最小值或平均值。
《沟道宽度》
在本说明书等中，例如，沟道宽度是指在晶体管的俯视图中半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极重叠的区域、或者形成有沟道的区域中的源极和漏极相对的部分的长度。
另外，在一个晶体管中，沟道宽度不一定在所有区域中都是相同的值。换言之，一个晶体管的沟道宽度有时不局限于一个值。因此，在本说明书中，沟道宽度是形成有沟道的区域中的任一个值、最大值、最小值或平均值。
另外，根据晶体管的结构，有时实际上形成有沟道的区域中的沟道宽度(下面称为实效沟道宽度)不同于晶体管的俯视图所示的沟道宽度(下面称为视在沟道宽度)。例如，在具有立体结构的晶体管中，有时因为实效沟道宽度大于晶体管的俯视图所示的视在沟道宽度，所以不能忽略其影响。例如，在具有微型且立体结构的晶体管中，有时形成在半导体侧面的沟道区的比例大。在此情况下，实际上形成有沟道的实效沟道宽度大于俯视图所示的视在沟道宽度。
在具有立体结构的晶体管中，有时难以通过实测来估计实效沟道宽度。例如，为了根据设计值估计实效沟道宽度，需要假设半导体的形状是已知的。因此，当不确定半导体的形状时，难以正确地测定实效沟道宽度。
因此，在本说明书中，有时将在晶体管的俯视图中半导体与栅电极重叠的区域中的源极与漏极相对的部分的长度，即视在沟道宽度称为“围绕沟道宽度(SCW：SurroundedChannel Width)”。此外，在本说明书中，在简单地表示“沟道宽度”时，有时是指围绕沟道宽度或视在沟道宽度。或者，在本说明书中，在简单地表示“沟道宽度”时，有时表示实效沟道宽度。注意，通过取得截面TEM图像等并对该图像进行分析等，可以决定沟道长度、沟道宽度、实效沟道宽度、视在沟道宽度、围绕沟道宽度等的值。
另外，在通过计算求得晶体管的场效应迁移率或每个沟道宽度的电流值等时，有时使用围绕沟道宽度进行计算。在此情况下，该求得的值有时不同于使用实效沟道宽度计算求得的值。
《高电平电位及低电平电位》
在本说明书等中，当记载为“对某个布线施加高电平电位”时，该高电平电位有时是指使包括连接到该布线的栅极的n沟道晶体管成为导通状态的电位和使包括连接到该布线的栅极的p沟道晶体管成为关闭状态的电位中的至少一个。由此，当对不同的两个以上的布线施加高电平电位时，施加到各布线的高电平电位有时互不相同。
在本说明书等中，当记载为“对某个布线施加低电平电位”时，该低电平电位有时是指使包括连接到该布线的栅极的n沟道晶体管成为关闭状态的电位和使包括连接到该布线的栅极的p沟道晶体管成为导通状态的电位中的至少一个。由此，当对不同的两个以上的布线施加低电平电位时，施加到各布线的低电平电位有时互不相同。
《连接》
注意，在本说明书等中，当记载为“X与Y连接”时，包括如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于特定的连接关系，还包括附图或文中所示的连接关系以外的连接关系。
在此，X和Y等表示对象物(例如，装置、元件、电路、布线、电极、端子、导电膜和层等)。
作为X和Y电连接的情况的例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件、负载等)。另外，开关具有控制开启和关闭的功能。换言之，通过使开关处于导通状态(开启状态)或关闭状态(关闭状态)来控制是否使电流流过。
作为X和Y在功能上连接的情况的例子，可以在X和Y之间连接一个以上的能够在功能上连接X和Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、γ(伽马)校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转换电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲器电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，也可以说X与Y在功能上是连接着的。
此外，当明确地记载为“X与Y电连接”时，包括如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；X与Y在功能上连接的情况(换言之，以中间夹有其他电路的方式在功能上连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。换言之，当明确记载有“电连接”时，与只明确记载有“连接”的情况相同。
注意，例如，在晶体管的源极(或第一端子等)通过Z1(或没有通过Z1)与X电连接，晶体管的漏极(或第二端子等)通过Z2(或没有通过Z2)与Y电连接的情况下以及在晶体管的源极(或第一端子等)与Z1的一部分直接连接，Z1的另一部分与X直接连接，晶体管的漏极(或第二端子等)与Z2的一部分直接连接，Z2的另一部分与Y直接连接的情况下，可以表示为如下。
例如，可以表达为“X、Y、晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)互相电连接，并按X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)及Y的顺序电连接”。或者，可以表达为“晶体管的源极(或第一端子等)与X电连接，晶体管的漏极(或第二端子等)与Y电连接，并以X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y的顺序依次电连接”。或者，可以表达为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置为相互连接”。通过使用与这种例子相同的表达方法规定电路结构中的连接顺序，可以区别晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)而决定技术范围。注意，这些表达方法只是例子而已，不局限于上述表达方法。在此，X、Y、Z1及Z2为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜及层等)。
另外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
《平行、垂直》
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括该角度为85°以上且95°以下的状态。另外，“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
《三方晶系、菱方晶系》
在本说明书中，六方晶系包括三方晶系和菱方晶系。
符号说明
DA,DB0：模拟电压信号，DA,DB1：模拟电压信号，DA,DB2：模拟电压信号，DA,DB3：模拟电压信号，DA,DB4：模拟电压信号，DA,DB5：模拟电压信号，DA,DB6：模拟电压信号，DA,DB7：模拟电压信号，CLOCK：时钟信号，CLOCKB：时钟信号，CMCLK：时钟信号，STBY：待机信号，CMSTBY：待机信号，CMSET：设置信号，GL_1：扫描线，GL_2：扫描线，GL_m：扫描线，GL_X：扫描线，DL_1：数据线，DL_2：数据线，DL_n：数据线，DL_Y：数据线，VL_a：电位供应线，VL_b：电位供应线，VDDL：布线，GNDL：布线，VRL：布线，VRL1：布线，VRL2：布线，VRL3：布线，VRL[1]：布线，VRL[i]：布线，VRL[k]：布线，VRLa：布线，VRLa1：布线，VRLa2：布线，VRLb：布线，VRLb1：布线，VRLb2：布线，VBL：布线，L0：布线，L1：布线，L2：布线，L3：布线，L4：布线，L5：布线，L6：布线，L[1]：布线，L[i1]：布线，L[k]：布线，L[k+1]：布线，L[i2]：布线，L[2k]：布线，STBYL：布线，STBYL-B：布线，BGLS1：布线，BGLS2：布线，RT1：晶体管，RT2：晶体管，RT3：晶体管，RT[1]：晶体管，RT[i]：晶体管，RT[k]：晶体管，ST11：晶体管，ST12：晶体管，ST1[1]：晶体管，ST1[i]：晶体管，ST1[k]：晶体管，ST21：晶体管，ST22：晶体管，ST2[1]：晶体管，ST2[i]：晶体管，ST2[k]：晶体管，ST31：晶体管，ST32：晶体管，ST3[1]：晶体管，ST3[i]：晶体管，ST3[k]：晶体管，STB1[1]：晶体管，STB1[i]：晶体管，STB1[k]：晶体管，STB3[1]：晶体管，STB3[i]：晶体管，STB3[k]：晶体管，Tr[1,1]：晶体管，Tr[2,1]：晶体管，Tr[3,1]：晶体管，Tr[4,1]：晶体管，Tr[1,2]：晶体管，Tr[2,3]：晶体管，Tr[3,3]：晶体管，Tr[4,3]：晶体管，Tr[1,4]：晶体管，Tr[2,4]：晶体管，Tr[3,4]：晶体管，Tr[4,4]：晶体管，Tr[6,6]：晶体管，Tr[2k,2k]：晶体管，N1：节点，N2：节点，N3：节点，N4：节点，LA1：布线，LA2：布线，IN：输入端子，OUT：输出端子，AT1：晶体管，AT2：晶体管，AT3：晶体管，AT4：晶体管，AT5：晶体管，AT6：晶体管，AT7：晶体管，AT8：晶体管，AT9：晶体管，AT10：晶体管，AT11：晶体管，AT12：晶体管，AT13：晶体管，AT14：晶体管，AT15：晶体管，AT16：晶体管，AT17：晶体管，AT18：晶体管，AT19：晶体管，AT20：晶体管，AST1：晶体管，AST2：晶体管，S1：金属氧化物，S2：金属氧化物，S3：金属氧化物，I1：绝缘体，I2：绝缘体，CLx：布线，CLy：布线，100：源极驱动器电路，110：LVDS接收器，120：串并转换电路，130：移位寄存器电路，140：锁存电路，150：电平转换电路，160：传输晶体管逻辑电路，170：电阻串电路，180：外部校正电路，190：BGR电路，200：偏压发生器，200A：偏压发生器，200A1：偏压发生器，200A2：偏压发生器，200A3：偏压发生器，200B：偏压发生器，200B1：偏压发生器，200B2：偏压发生器，200B3：偏压发生器，200B4：偏压发生器，200B5：偏压发生器，201：电路，202：电路，203：电路，204：电路，205：电路，300：缓冲放大器，1200a：晶体管，1200b：晶体管，1200c：晶体管，1205：导电体，1205a：导电体，1205b：导电体，1214：绝缘体，1216：绝缘体，1220：绝缘体，1222：绝缘体，1224：绝缘体，1230：金属氧化物，1230a：金属氧化物，1230b：金属氧化物，1230c：金属氧化物，1240a：导电体，1240b：导电体，1241a：导电体，1241b：导电体，1245a：区域，1245b：区域，1250：绝缘体，1260：导电体，1260a：导电体，1260b：导电体，1270：绝缘体，1280：绝缘体，1400：晶体管，1401：绝缘体，1402：绝缘体，1403：绝缘体，1404：绝缘体，1406：绝缘体，1407：绝缘体，1408：绝缘体，1409：绝缘体，1412：导电体，1414：导电体，1430：金属氧化物，1431：金属氧化物，1432：金属氧化物，1433：金属氧化物，1450：衬底，1451：低电阻区域，1452：低电阻区域，1461a：区域，1461b：区域，1461c：区域，1461d：区域，1461e：区域，1600：晶体管，1601：绝缘体，1602：半导体，1603：导电体，1604：导电体，1605：绝缘体，1606：绝缘体，1607：绝缘体，1608：导电体，1609：导电体，3301：像素电路，3302：像素部，3304：驱动电路部，3304a：栅极驱动器电路，3304b：源极驱动器电路，3306：保护电路，3307：端子部，3352：晶体管，3354：晶体管，3362：电容器，3372：发光元件，3411：布线，3412：布线，3413：布线，3414：布线，3415：布线，3416：布线，3417：布线，3421：布线，3422：布线，3431：晶体管，3432：晶体管，3433：晶体管，3434：晶体管，3435：晶体管，3436：晶体管，3437：晶体管，3440：电容器，3441：电容器，3442：电容器，3450：发光元件，3461：布线，3462：布线，3463：布线，3471：布线，3472：布线，3473：布线，3481：晶体管，3482：晶体管，3483：晶体管，3484：晶体管，3485：晶体管，3486：晶体管，3491：晶体管，3492：晶体管，3511：布线，3512：布线，3513：布线，3521：布线，3522：布线，3600：液晶显示装置，3610：像素部，3611：像素，3620：扫描线驱动电路，3621：扫描线，3622：电容线，3630：信号线驱动电路，3631：信号线，3641：晶体管，3642：电容器，3643：液晶元件，3711：显示部，3712：源极驱动器，3712A：栅极驱动器，3712B：栅极驱动器，3713：衬底，3714：源极驱动器IC，3715：FPC，3716：外部电路衬底，3800：显示装置，3811：显示部，3812：像素，3813：扫描线驱动电路，3814：触摸传感器，3816：主机，3820_1：IC，3820_2：IC，3820_m：IC，3821_1：电路，3821_2：电路，3821_m：电路，3822_1：信号线驱动电路，3822_2：信号线驱动电路，3822_m：信号线驱动电路，3824：触摸传感器检测电路，3823：触摸传感器驱动电路，3825_1：图像处理电路，3825_2：图像处理电路，3825_m：图像处理电路，3826_1：RAM，3826_2：RAM，3826_m：RAM，3827：CPU，3828：时序控制器，3829：电容器，4000：显示模块，4001：上盖，4002：下盖，4003：FPC，4004：触摸面板，4005：FPC，4006：显示面板，4009：框架，4010：印刷电路板，4011：电池，5001：外壳，5002：显示部，5003：支架，5004：遥控操作机，5201：外壳，5202：外壳，5203：显示部，5204：显示部，5205：麦克风，5206：扬声器，5207：操作键，5208：触屏笔，5401：外壳，5402：显示部，5403：键盘，5404：指向装置，5501：外壳，5502：显示部，5503：麦克风，5504：扬声器，5505：操作按钮，5601：第一外壳，5602：第二外壳，5603：第一显示部，5604：第二显示部，5605：连接部，5606：操作键，5701：车身，5702：车轮，5703：仪表盘，5704：灯，5801：第一外壳，5802：第二外壳，5803：显示部，5804：操作键，5805：透镜，5806：连接部，5901：外壳，5902：显示部，5903：操作按钮，5904：表把，5905：表带，6000：外壳，6001：显示部，6003：扬声器。
本申请基于2015年12月18日提交到日本专利局的日本专利申请No.2015-247133，通过引用将其完整内容并入在此。

Claims (20)

1.一种半导体装置，包括：
包括第一输入端子的第一电路；
包括第二输入端子、第一输出端子以及第二输出端子的第二电路；
与所述第一电路及所述第二电路电连接的第三电路；
与所述第一输出端子电连接的第四电路；以及
与所述第二输出端子电连接的第五电路，
其中，在所述半导体装置处于驱动状态时，所述第一电路根据被输入到所述第一输入端子的第二电位而对所述第二输入端子施加第一电位，
在所述半导体装置处于驱动状态时，所述第二电路输出来自所述第一输出端子的第一偏置电压及来自所述第二输出端子的第二偏置电压，
并且，在所述半导体装置处于待机状态时，所述第三电路对所述第一电路及所述第二电路施加第一低电平电位，所述第四电路对所述第一输出端子输出高电平电位，且所述第五电路对所述第二输出端子输出第二低电平电位。
2.根据权利要求1所述的半导体装置，
其中所述第一电路包括晶体管，
所述晶体管的栅极及所述晶体管的第一端子与所述第一输入端子电连接，
并且所述晶体管的第二端子与用来供应低电平电位的布线电连接。
3.根据权利要求1所述的半导体装置，其中所述第二电路包括串联电连接的p沟道晶体管及n沟道晶体管。
4.根据权利要求1所述的半导体装置，
其中所述第三电路包括晶体管，
所述晶体管的第一端子与所述第一电路及所述第二电路电连接，
并且所述晶体管的第二端子与用来供应低电平电位的布线电连接。
5.根据权利要求1所述的半导体装置，
其中所述第四电路包括晶体管，
所述晶体管的第一端子与所述第一输出端子电连接，
并且所述晶体管的第二端子与用来供应高电平电位的布线电连接。
6.根据权利要求1所述的半导体装置，
其中所述第五电路包括晶体管，
所述晶体管的第一端子与所述第二输出端子电连接，
并且所述晶体管的第二端子与用来供应低电平电位的布线电连接。
7.根据权利要求1所述的半导体装置，
其中所述第三电路、所述第四电路及所述第五电路的每一个包括晶体管，
所述第三电路及所述第五电路的每一个的所述晶体管的栅极与用来供应待机信号的布线电连接，
并且所述第四电路的所述晶体管的栅极与用来供应所述待机信号的反转信号的布线电连接。
8.根据权利要求1所述的半导体装置，其中所述第一电路、所述第二电路、所述第三电路及所述第五电路的每一个包括其沟道形成区域包括氧化物半导体的晶体管。
9.根据权利要求1所述的半导体装置，其中所述第三电路及所述第五电路的每一个包括具有背栅极的晶体管。
10.根据权利要求1所述的半导体装置，其中所述半导体装置是偏压发生器。
11.一种显示装置，包括：
包含权利要求1所述的半导体装置的驱动电路；以及
显示部。
12.一种包括权利要求11所述的显示装置的电子设备。
13.一种半导体装置，包括：
包括输入端子的第一电路；
包括第一至第（2k）输出端子的第二电路；
与第一至第k布线电连接的第三电路；
与所述第一至第k输出端子电连接的第四电路；以及
与所述第（k+1）至第（2k）输出端子电连接的第五电路，
其中，在所述半导体装置处于驱动状态时，所述第一电路根据被输入到所述输入端子的电位而分别对所述第一至第k布线施加第一至第k电位，
在所述半导体装置处于驱动状态时，所述第二电路根据从所述第一至第k布线输入的所述第一至第k电位而分别输出来自所述第一至第（2k）输出端子的第（k+1）至第（3k）电位，
在所述半导体装置处于待机状态时，所述第三电路对所述第一至第k布线施加第一低电平电位，所述第四电路对所述第一至第k输出端子输出高电平电位，且所述第五电路对所述第（k+1）至第（2k）输出端子输出第二低电平电位，
k为2以上的整数，
并且，h为1至k的整数。
14.根据权利要求13所述的半导体装置，
其中所述第一电路包括第一至第k晶体管，
所述第一晶体管的第一端子与所述输入端子电连接，
所述第h晶体管的第一端子与所述第h晶体管的栅极电连接，
所述第h晶体管的所述第一端子与所述第h布线电连接，
所述第g晶体管的第二端子与所述第（g+1）晶体管的第一端子电连接，
并且g为1至（k-1）的整数。
15.根据权利要求13所述的半导体装置，
其中包含在所述第二电路中的第（4k+1）晶体管的总数为（4k2），
并且所述第（4k+1）晶体管配置为所述第二电路的（2k）行（2k）列。
16.根据权利要求13所述的半导体装置，
其中所述第三电路包括第（k+1）至第（2k）晶体管，
所述第（k+h）晶体管的第一端子与所述第h布线电连接，
并且所述第（k+1）至第（2k）晶体管的栅极彼此电连接。
17.根据权利要求13所述的半导体装置，
其中所述第四电路包括第（2k+1）至第（3k）晶体管，
所述第（2k+h）晶体管的第一端子与所述第h输出端子电连接，
并且所述第（2k+1）至第（3k）晶体管的栅极彼此电连接。
18.根据权利要求13所述的半导体装置，
其中所述第五电路包括第（3k+1）至第（4k）晶体管，
所述第（3k+h）晶体管的第一端子与所述第（k+h）输出端子电连接，
并且所述第（3k+1）至第（4k）晶体管的栅极彼此电连接。
19.一种显示装置，包括：
包含权利要求13所述的半导体装置的驱动电路；以及
显示部。
20.一种包括权利要求19所述的显示装置的电子设备。
CN201680074286.5A 2015-12-18 2016-12-06 半导体装置以及包括该半导体装置的显示装置 Expired - Fee Related CN108475491B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015247133 2015-12-18
JP2015-247133 2015-12-18
PCT/IB2016/057369 WO2017103731A1 (en) 2015-12-18 2016-12-06 Semiconductor device and display device including the same

Publications (2)

Publication Number Publication Date
CN108475491A CN108475491A (zh) 2018-08-31
CN108475491B true CN108475491B (zh) 2021-04-20

Family

ID=59056153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680074286.5A Expired - Fee Related CN108475491B (zh) 2015-12-18 2016-12-06 半导体装置以及包括该半导体装置的显示装置

Country Status (6)

Country Link
US (2) US10229939B2 (zh)
JP (1) JP7044464B2 (zh)
KR (1) KR20180095836A (zh)
CN (1) CN108475491B (zh)
TW (1) TWI721066B (zh)
WO (1) WO2017103731A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105573549B (zh) * 2015-12-08 2018-12-25 上海天马微电子有限公司 阵列基板、触控屏和触控显示装置及其制作方法
JP6858549B2 (ja) 2015-12-28 2021-04-14 株式会社半導体エネルギー研究所 半導体装置、記憶装置
US9953695B2 (en) 2015-12-29 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and semiconductor wafer
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
TWI724059B (zh) 2016-07-08 2021-04-11 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組及電子機器
CN106842749B (zh) * 2017-03-29 2019-11-15 武汉华星光电技术有限公司 液晶显示面板及液晶显示装置
CN108877649B (zh) * 2017-05-12 2020-07-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
KR102633768B1 (ko) * 2017-12-06 2024-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 전자 기기, 및 동작 방법
US11355556B2 (en) * 2018-02-01 2022-06-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
US11889719B2 (en) * 2018-02-01 2024-01-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
CN108519706B (zh) * 2018-03-29 2021-05-07 武汉华星光电技术有限公司 显示面板
GB2588047C (en) * 2018-05-18 2023-11-15 1004335 Ontario Inc Carrying On Business As A D Metro Optical touch sensor devices and systems
JP7394760B2 (ja) 2018-07-20 2023-12-08 株式会社半導体エネルギー研究所 受信回路
CN112639944A (zh) 2018-09-12 2021-04-09 株式会社半导体能源研究所 显示装置
KR20200072769A (ko) * 2018-12-13 2020-06-23 엘지디스플레이 주식회사 평판 표시 장치
KR20200081945A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 스트레쳐블 표시장치
US10734979B1 (en) * 2019-07-03 2020-08-04 Globalfoundries Inc. Analog-to-digital inverter circuit structure with FDSOI transistors
JP7369471B2 (ja) * 2019-07-11 2023-10-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置と、その製造方法
TWI704549B (zh) * 2019-07-30 2020-09-11 友達光電股份有限公司 像素電路
CN110992870B (zh) 2019-12-24 2022-03-08 昆山国显光电有限公司 一种驱动芯片和显示装置
CN111199713A (zh) 2020-03-05 2020-05-26 苹果公司 具有多个刷新率模式的显示器
KR102330571B1 (ko) 2020-03-27 2021-11-23 인천대학교 산학협력단 배추속 식물 유래 세포밖 소포체를 유효성분으로 포함하는 세포자멸 억제용 조성물
GB2602915B (en) 2020-04-03 2022-11-09 1004335 Ontario Inc Carrying On Business As A D Metro Optical touch sensor systems and optical detectors with noise mitigation
CN112530350B (zh) * 2020-12-18 2023-07-18 厦门天马微电子有限公司 一种显示面板及显示装置
WO2024013808A1 (ja) * 2022-07-11 2024-01-18 シャープディスプレイテクノロジー株式会社 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960511A (zh) * 2008-02-28 2011-01-26 夏普株式会社 驱动电路以及显示装置
JP2013207602A (ja) * 2012-03-28 2013-10-07 Renesas Electronics Corp バイアス回路、半導体集積回路、及び表示装置
CN104900200A (zh) * 2014-03-05 2015-09-09 拉碧斯半导体株式会社 显示设备的驱动装置

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH0964662A (ja) * 1995-08-30 1997-03-07 Nec Yamagata Ltd 演算増幅器
JP3647523B2 (ja) * 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3471279B2 (ja) * 2000-03-03 2003-12-02 Ｎｅｃエレクトロニクス株式会社 Ｃｍｏｓ演算増幅器
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3908013B2 (ja) * 2001-11-19 2007-04-25 Ｎｅｃエレクトロニクス株式会社 表示制御回路及び表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4632655B2 (ja) * 2003-11-07 2011-02-16 日本電気株式会社 発光表示装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006338434A (ja) * 2005-06-03 2006-12-14 New Japan Radio Co Ltd 基準電圧発生回路
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP2007202127A (ja) * 2005-12-28 2007-08-09 Nec Electronics Corp 差動増幅器、及びそれを用いた表示装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5067039B2 (ja) 2007-06-25 2012-11-07 パナソニック株式会社 半導体装置の製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US7880514B2 (en) * 2009-01-08 2011-02-01 Himax Technologies Limited Output buffer with high driving ability
KR101915251B1 (ko) 2009-10-16 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120091243A (ko) 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101867003B1 (ko) 2009-12-18 2018-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
WO2012014786A1 (en) 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
US20130265094A1 (en) * 2012-04-05 2013-10-10 Freescale Semiconductor, Inc Level shifter circuit
JP5975907B2 (ja) * 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US8866510B2 (en) * 2012-05-02 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130128933A (ko) * 2012-05-18 2013-11-27 삼성전자주식회사 소스 드라이버
US9594281B2 (en) * 2012-11-30 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9360392B2 (en) * 2013-06-28 2016-06-07 Corning Cable Systems Llc Calibration of optical time domain reflectometry optical loss measurement in optical fibers having potentially dissimilar light backscattering efficiencies
TWI641208B (zh) 2013-07-26 2018-11-11 日商半導體能源研究所股份有限公司 直流對直流轉換器
US9378844B2 (en) 2013-07-31 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor whose gate is electrically connected to capacitor
US9374048B2 (en) 2013-08-20 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing device, and driving method and program thereof
WO2015140656A1 (en) 2014-03-18 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102332469B1 (ko) 2014-03-28 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
TWI663733B (zh) 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
TW201614626A (en) 2014-09-05 2016-04-16 Semiconductor Energy Lab Display device and electronic device
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960511A (zh) * 2008-02-28 2011-01-26 夏普株式会社 驱动电路以及显示装置
JP2013207602A (ja) * 2012-03-28 2013-10-07 Renesas Electronics Corp バイアス回路、半導体集積回路、及び表示装置
CN104900200A (zh) * 2014-03-05 2015-09-09 拉碧斯半导体株式会社 显示设备的驱动装置

Also Published As

Publication number Publication date
US20170179160A1 (en) 2017-06-22
WO2017103731A1 (en) 2017-06-22
JP7044464B2 (ja) 2022-03-30
JP2017116932A (ja) 2017-06-29
US10229939B2 (en) 2019-03-12
US20190206899A1 (en) 2019-07-04
TWI721066B (zh) 2021-03-11
TW201732766A (zh) 2017-09-16
KR20180095836A (ko) 2018-08-28
US10566355B2 (en) 2020-02-18
CN108475491A (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
CN108475491B (zh) 半导体装置以及包括该半导体装置的显示装置
JP7352607B2 (ja) 半導体装置
US11842901B2 (en) Semiconductor device, manufacturing method thereof, display device, and electronic device
US20230420522A1 (en) Metal Oxide Film And Semiconductor Device
JP6803682B2 (ja) 半導体装置の作製方法
JP6608633B2 (ja) 半導体装置
JP7293282B2 (ja) 半導体装置
US9893202B2 (en) Manufacturing method of semiconductor device
JP6534557B2 (ja) 半導体装置
TW201711205A (zh) 半導體裝置、包括該半導體裝置的顯示裝置
JP2023009058A (ja) 半導体装置
JP2019075532A (ja) 半導体装置、表示装置、および半導体装置の作製方法
JP2017034251A (ja) 半導体装置、該半導体装置を有する表示装置
JP2023165703A (ja) 表示装置及び電子機器
JPWO2017125796A1 (ja) 金属酸化物膜、半導体装置、及び表示装置
TWI755370B (zh) 氧化物半導體膜，半導體裝置，及顯示裝置
JP2018006732A (ja) 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
CN107735725B (zh) 液晶显示装置及电子设备
JP2017005064A (ja) 半導体装置、該半導体装置を有する表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210420

Termination date: 20211206

CF01 Termination of patent right due to non-payment of annual fee