CN107735725B - 液晶显示装置及电子设备 - Google Patents

液晶显示装置及电子设备 Download PDF

Info

Publication number
CN107735725B
CN107735725B CN201680038861.6A CN201680038861A CN107735725B CN 107735725 B CN107735725 B CN 107735725B CN 201680038861 A CN201680038861 A CN 201680038861A CN 107735725 B CN107735725 B CN 107735725B
Authority
CN
China
Prior art keywords
transistor
film
oxide semiconductor
oxide
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680038861.6A
Other languages
English (en)
Other versions
CN107735725A (zh
Inventor
久保田大介
兼安诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN107735725A publication Critical patent/CN107735725A/zh
Application granted granted Critical
Publication of CN107735725B publication Critical patent/CN107735725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0465Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness

Abstract

本发明的液晶显示装置包括第一像素(10_1)及第二像素(10_2),该两个像素分别包括具有背栅极的晶体管(11_1、11_2)。两个像素的晶体管(11_1、11_2)连接到相同的栅极线(GL)及相同的数据线(DL)。供应给各晶体管(11_1、11_2)的背栅极的控制信号控制阈值电压以在对一个像素写入数据的期间不使另一个像素的晶体管成为导通状态。通过采用本发明的结构,可以减少遮光性布线的数量并且可以提高开口率。

Description

液晶显示装置及电子设备
技术领域
本发明的一个方式涉及一种液晶显示装置及电子设备。
本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。另外,本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。因此,具体而言,作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、发光装置、蓄电装置、摄像装置、存储装置、这些装置的驱动方法或这些装置的制造方法。
背景技术
液晶显示装置的商品化得到了进展。作为提高附加价值的手段之一,以被称为“4K”或“8K”的数字视频格式为代表的显示超高清图像的液晶显示装置的技术开发活跃(例如,参照专利文献1、专利文献2)。
[专利文献1]国际公开第2012/157724号
[专利文献2]国际公开第2014/104193号
发明内容
液晶显示装置有多种结构。各结构各有优缺点,根据情况选择适当的结构。因此,新颖结构的液晶显示装置等的提案可以提高选择自由度。
本发明的一个方式的目的之一是提供一种新颖的液晶显示装置等。
此外,本发明的一个方式的目的之一是提供一种能够减少数据线的数量并能够提高开口率的新颖结构的液晶显示装置。此外,本发明的一个方式的目的之一是提供一种即使使用如透明导电膜那样寄生电阻大的材料形成用于对像素传送信号的布线的材料也能够进行良好的显示的新颖结构的液晶显示装置。此外,本发明的一个方式的目的之一是提供一种即使减小传送给像素的视频电压的振幅也能够进行良好的显示的新颖结构的液晶显示装置。
注意,本发明的一个方式的目的不局限于上述目的。上述目的并不妨碍其他目的的存在。另外,其他目的是上面没有提到而将在下面的记载中进行说明的目的。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出上面没有提到的目的。注意,本发明的一个方式实现上述目的和/或其他目的中的至少一个目的。
本发明的一个方式是一种液晶显示装置,该液晶显示装置包括:第一像素;第二像素;第一布线;第二布线;第三布线;以及第四布线,其中,第一像素包括第一晶体管及第一液晶元件,第二像素包括第二晶体管及第二液晶元件,第一晶体管包括第一栅极及第二栅极,第一晶体管的源极和漏极中的一个与第一布线电连接,第一晶体管的源极和漏极中的另一个与第一液晶元件电连接,第一晶体管的第一栅极与第二布线电连接,第一晶体管的第二栅极与第三布线电连接,第二晶体管包括第一栅极及第二栅极,第二晶体管的源极和漏极中的一个与第一布线电连接,第二晶体管的源极和漏极中的另一个与第二液晶元件电连接,第二晶体管的第一栅极与第二布线电连接,第二晶体管的第二栅极与第四布线电连接,第一布线具有将视频电压传送给第一像素及第二像素的功能,第二布线具有将扫描信号传送给第一像素及第二像素的功能,第三布线具有传送用来控制第一晶体管的阈值电压的第一控制信号的功能,第四布线具有传送用来控制第二晶体管的阈值电压的第二控制信号的功能,并且,第一晶体管及第二晶体管是在沟道形成区域中包含氧化物半导体的晶体管。
在本发明的一个方式的液晶显示装置中,第三布线及第四布线优选具有透过光的功能。
在本发明的一个方式的液晶显示装置中,优选的是,第一晶体管的第一栅极具有隔着沟道形成区域与第一晶体管的第二栅极重叠的区域,第二晶体管的第一栅极具有隔着沟道形成区域与第二晶体管的第二栅极重叠的区域。
在本发明的一个方式的液晶显示装置中,第一控制信号及第二控制信号的频率优选小于扫描信号的频率。
在本发明的一个方式的液晶显示装置中,视频电压的电压振幅优选小于第一控制信号或第二控制信号的电压振幅。
另外,本发明的其他方式记载于下面所述的实施方式中的说明及附图中。
本发明的一个方式可以提供一种新颖的液晶显示装置等。
此外,本发明的一个方式可以提供提供一种能够减少数据线的数量并能够提高开口率的新颖结构的液晶显示装置。此外,本发明的一个方式可以提供一种即使使用如透明导电膜那样寄生电阻大的材料形成用于对像素传送信号的布线的材料也能够进行良好的显示的新颖结构的液晶显示装置。此外,本发明的一个方式可以提供一种即使减小传送给像素的视频电压的振幅也能够进行良好的显示的新颖结构的液晶显示装置。
注意,本发明的一个方式的效果不局限于上述列举的效果。上述列举的效果不妨碍其他效果的存在。另外,其他效果是上面没有提到而将在下面的记载中进行说明的效果。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出该上面没有提到的效果。此外,本发明的一个方式具有上述列举的记载和/或其他效果中的至少一个效果。因此,本发明的一个方式有时不具有上述列举的效果。
附图说明
图1是说明本发明的一个方式的电路图及时序图;
图2是说明本发明的一个方式的电路图及图表;
图3是说明本发明的一个方式的时序图;
图4是说明本发明的一个方式的电路图;
图5是说明本发明的一个方式的电路图;
图6是说明本发明的一个方式的电路图;
图7是说明本发明的一个方式的电路图;
图8是说明本发明的一个方式的电路图;
图9是说明本发明的一个方式的电路图;
图10是说明本发明的一个方式的电路图及时序图;
图11是说明本发明的一个方式的方框图;
图12是说明本发明的一个方式的俯视图;
图13是说明本发明的一个方式的俯视图;
图14是说明本发明的一个方式的截面图;
图15是说明本发明的一个方式的俯视图;
图16是说明本发明的一个方式的俯视图;
图17是说明本发明的一个方式的截面图;
图18是示出液晶显示装置的一个例子的俯视图及截面图;
图19是示出液晶显示装置的一个例子的截面图;
图20是示出液晶显示装置的一个例子的截面图;
图21是示出液晶显示装置的一个例子的截面图;
图22是示出触摸面板模块的一个例子的方框图;
图23是示出触摸面板模块的一个例子的图;
图24是示出晶体管等的制造方法的一个例子的截面图;
图25是示出晶体管等的制造方法的一个例子的截面图;
图26是示出晶体管等的制造方法的一个例子的截面图;
图27是示出晶体管等的制造方法的一个例子的截面图;
图28是示出晶体管的一个例子的截面图;
图29是示出晶体管的一个例子的俯视图及截面图;
图30是示出晶体管的一个例子的截面图;
图31是说明带结构的图;
图32是示出晶体管的一个例子的截面图;
图33是说明利用XRD的CAAC-OS及单晶氧化物半导体的结构分析的图、以及示出CAAC-OS的选区电子衍射图案的图;
图34是CAAC-OS的截面TEM图像、以及平面TEM图像及其分析图像;
图35是nc-OS的电子衍射图案以及nc-OS的截面TEM图像;
图36是a-like OS的截面TEM图像;
图37是示出电子照射所引起的In-Ga-Zn氧化物的结晶部的变化的图;
图38是示出触摸面板模块的一个例子的图;
图39是示出电子设备的一个例子的图;
图40是电子设备的一个例子的图;
图41是说明样品的XRD谱的测定结果的图;
图42是说明样品的TEM图像及电子衍射图案的图;
图43是说明样品的EDX映射的图。
具体实施方式
下面,参照附图对实施方式进行说明。但是,所属技术领域的普通技术人员可以很容易地理解一个事实,就是实施方式可以以多个不同形式来实施,其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
另外,在本说明书等中,“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此,这不是为了限定构成要素的数量而附加上的。此外,这不是为了限定构成要素的顺序而附加上的。例如,在本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他实施方式或权利要求书中附有“第二”。此外,例如,在本说明书等的实施方式之一中附有“第一”的构成要素在其他实施方式或权利要求书中被省略。
在附图中,有时对同一要素、具有相同功能的要素、同一材料的要素或者同时形成的要素等赋予同一附图标记,并且有时省略重复说明。
实施方式1
参照图1A至图17B说明本发明的一个方式的液晶显示装置的结构。
<像素的结构及时序图>
首先,说明液晶显示装置所包括的像素。
液晶显示装置包括多个像素。在图1A中典型地示出两个像素10_1、10_2。例如,一个像素10_1是奇数列的像素,另一个像素10_2是偶数列的像素。
像素10_1包括晶体管11_1、液晶元件CLC1及电容元件CS1。像素10_2包括晶体管11_2、液晶元件CLC2及电容元件CS2。在下面的说明中,晶体管11_1及11_2为n沟道型晶体管。不局限于此,也可以使用p沟道型晶体管。
晶体管11_1及11_2除了被供应用来控制导通状态的信号的栅极之外还包括被供应用来控制阈值电压的信号的背栅极。
晶体管11_1的源极和漏极中的一个及晶体管11_2的源极和漏极中的一个连接到数据线DL。晶体管11_1的栅极及晶体管11_2的栅极连接到栅极线GL。晶体管11_1的背栅极连接到控制线BGL_A。晶体管11_2的背栅极连接到控制线BGL_B。
在下面的说明中,将晶体管11_1、液晶元件CLC1与电容元件CS1连接的节点称为节点NLC1。此外,将晶体管11_2、液晶元件CLC2与电容元件CS2连接的节点称为节点NLC2。可以通过在节点NLC1、NLC2中保持相当于数据的电压来对像素写入数据。
在本实施方式中,以使用横向电场方式的液晶元件的透射型液晶显示装置为例进行说明。液晶元件CLC1及电容元件CS1的一个电极连接到晶体管11_1。液晶元件CLC1及电容元件CS1的另一个电极连接到被供应公共电位VCOM的布线。液晶元件CLC2及电容元件CS2的一个电极连接到晶体管11_2。液晶元件CLC2及电容元件CS2的另一个电极连接到被供应公共电位VCOM的布线。
在本发明的一个方式中,以作为显示元件包括液晶元件的液晶显示装置为例进行说明,但是对显示元件没有限制。可以将各种元件诸如利用MEMS(Micro ElectroMechanical System:微电子机械系统)的光学元件、有机EL(Electro Luminescence:电致发光)元件、发光二极管(LED:Light Emitting Diode)等发光元件、电泳元件等用作显示元件。
数据线DL具有传送相当于数据的电压的视频电压的功能。栅极线GL具有传送用来控制晶体管的导通状态(或非导通状态)的扫描信号的功能。控制线BGL_A、BGL_B具有传送用来控制晶体管的阈值电压的控制信号的功能。有时将数据线DL、栅极线GL、控制线BGL_A、BGL_B也称为布线。
图1B是用来说明图1A所示的电路结构的工作的时序图。在本发明的一个方式的液晶显示装置中,将一个帧(1F)分为如第一期间和第二期间那样的两个期间,在第一期间对像素10_1写入视频电压,在第二期间对像素10_2写入视频电压。
如图1A所示,像素10_1及10_2连接到相同的数据线DL、栅极线GL。在本发明的一个方式的液晶显示装置中,通过切换供应给控制线BGL_A、BGL_B的信号,以使晶体管11_1与晶体管11_2不进行相同工作的方式控制晶体管11_1、11_2的阈值电压。然后,以使晶体管11_1、11_2在不同的期间处于导通状态的方式进行控制。
在图1B的时序图中,示出对像素10_1写入数据的第一期间P1以及对像素10_2写入数据D2的第二期间P2。此外,在图1B的时序图中,示出传送到栅极线GL的扫描信号、传送到数据线DL的视频电压、控制线BGL_A、BGL_B的控制信号、节点NLC1、NLC2的变化。
在附图中,将扫描信号的H电平表示为电压VGL_H,将L电平表示为电压VGL_L。在附图中,视频电压为对应于灰度级的介于电压VD_H与公共电位VCOM间、电压VD_L与公共电位VCOM间的电压。在附图中,将控制信号的H电平表示为电压VBG1,将L电平表示为电压VBG0
在此,参照图2A至图2C对通过改变供应给背栅极的电压控制阈值电压的晶体管进行说明。
图2A示出包括背栅极的晶体管11的电路符号。晶体管11的栅极连接到栅极线GL。晶体管11的源极和漏极中的一个连接到数据线DL。晶体管11的源极和漏极中的另一个连接到节点NLC。晶体管11的背栅极连接到控制线BGL。
图2B是示出供应给图2A所示的晶体管11的控制线BGL的电压VBGL与晶体管11的阈值电压VTH的关系的图表。当电压VBG1>VBG0时,对应于VBG1的阈值电压Vth1向负方向漂移,对应于VBG0的阈值电压Vth0向正方向漂移。换言之,在将较高电压供应给背栅极时,阈值电压向负方向漂移,在将较低电压供应给背栅极时,阈值电压向正方向漂移。
图2C是利用栅极线GL的电压VGL与晶体管11的漏极电流ID的关系说明图2B的阈值电压的漂移的图。曲线13_1对应于阈值电压为Vth1的图表。曲线13_0对应于阈值电压为Vth0的图表。根据图2B及图2C可知,通过使阈值电压向正方向漂移,即使施加到栅极的电压较大也可以使流过的电流较小。此外,通过使阈值电压向负方向漂移,可以利用施加到栅极的电压的较小变化增大流过的电流。
在图1B所示的第一期间P1中有控制线BGL_A的控制信号为H电平的期间。此外,在图1B所示的第一期间P1中有控制线BGL_B的控制信号为L电平的期间。因此,晶体管11_1的阈值电压向负方向漂移,晶体管11_2的阈值电压向正方向漂移。然后,通过将扫描信号设定为H电平,使阈值电压向负方向漂移的晶体管11_1处于导通状态,使阈值电压向正方向漂移的晶体管11_2处于非导通状态。当晶体管11_1处于导通状态时,数据D1被写入到像素10_1的节点NLC1。此外,当晶体管11_2处于非导通状态时,数据D1不被写入与相同的数据线DL、栅极线GL连接的像素10_2的节点NLC2
在图1B所示的第二期间P2中有控制线BGL_B的控制信号为H电平的期间。此外,在图1B所示的第二期间P2中有控制线BGL_A的控制信号为L电平的期间。因此,晶体管11_2的阈值电压向负方向漂移,晶体管11_1的阈值电压向正方向漂移。然后,通过将扫描信号设定为H电平,使阈值电压向负方向漂移的晶体管11_2处于导通状态,使阈值电压向正方向漂移的晶体管11_1处于非导通状态。当晶体管11_2处于导通状态时,数据D2写入到像素10_2的节点NLC2。此外,当晶体管11_1处于导非通状态时,数据D2不被写入与相同的数据线DL、栅极线GL连接的像素10_1的节点NLC1。因此,像素10_1可以继续保持以前写入的数据D1。
如图1B所示,可以使供应给背栅极的控制信号的频率小于供应给数据线DL的信号的频率及供应给栅极线GL的扫描信号的频率。因此,即使控制线BGL_A、BGL_B的寄生电容或寄生电阻大,也可以实现所希望的工作。换言之,由于构成控制线BGL_A、BGL_B的布线的材料的寄生电容或寄生电阻可以较大,所以可以在无需采用使用Cu或Al等低电阻材料的布线的情况下实现工作。在此情况下,例如可以采用使用氧化物导电材料等的透明导电膜的布线。由于可以将透明布线用于像素,所以即使追加控制线BGL_A、BGL_B也不会影响开口率。
图3是说明供应给栅极线GL的扫描信号、供应给数据线DL的视频电压、供应给控制线BGL_A的控制信号的电压大小关系的时序图。在图3中以供应给控制线BGL_A的控制信号为例进行说明,控制线BGL_B也是同样的。在图3中,期间P11及期间P13是将控制线BGL_A设定为H电平而不将数据线DL的电压写入到像素的期间,期间P12是将控制线BGL_A设定为L电平而将数据线DL的电压写入到像素的期间。
本实施方式的液晶显示装置通过控制供应给晶体管的背栅极的电压改变阈值电压,来控制晶体管的导通状态。因此,当使阈值电压向正方向漂移来实现非导通状态时,供应给背栅极的电压是与供应给栅极的扫描信号的电压无关地使晶体管处于非导通状态的电压。例如,如图3的期间P11或P13所示那样,使阈值电压向正方向漂移的控制线BGL_A的L电平的电压VBG0小于供应给其他的数据线DL及栅极线的电压。
另外,当使阈值电压向负方向漂移来实现导通状态时,供应给背栅极的电压是根据供应给栅极的扫描信号的电压使晶体管处于导通状态的电压。例如,如图3的期间P12所示那样,使阈值电压向负方向漂移的控制线BGL_A的H电平的电压VBG1大于电压VBG0且小于供应给其他的数据线DL及栅极线的电压。
通过将供应给背栅极的电压设定为上述电压,可以使供应给栅极线GL的扫描信号的H电平的电压VGL_H及L电平的电压VGL_L大于电压VBG1。此外,可以使供应给数据线DL的视频电压VD_H、电压VD_L及公共电位VCOM大于电压VBG1且为电压VGL_H与电压VGL_L之间。例如,可以在供应给背栅极的电压为H电平的状态下对像素写入视频电压VD_H、VD_L。因此,如图3所示,可以以与背栅极电压的电压振幅同等的电压振幅供应栅极线GL的扫描信号来写入视频电压。也就是说,可以以较小的扫描信号的电压振幅将视频电压写入到像素。
为了进行反转驱动并控制晶体管的导通或非导通,需要作为液晶显示装置的视频电压施加充分大的电压来进行控制。在本发明的一个方式中,在施加根据扫描信号的电压的同时,施加来自背栅极的根据控制信号的电压。因此,即使使视频电压及扫描信号的电压振幅低电压化,也可以控制晶体管的导通/非导通。由此,可以通过使用包括有机EL等的显示装置所包括的IC生成视频电压、扫描信号所需要的电压,从而可以集成地形成液晶显示装置与IC。
另外,在使扫描信号及视频电压的电压振幅低电压化的情况下,构成液晶元件的液晶材料优选为其透过率以低电压可变化的材料。例如,优选通过增大液晶材料的介电各向异性(Δε),增大相对于施加电压变化的透过率变化。
当增大Δε时,可以适当地选择Δε大的液晶材料而使用。但是,在利用横向电场方式提高清晰度的情况下,与负型液晶相比,正型液晶的取向状态容易产生差异,容易发生缺陷。这是因为当设置在液晶元件的电极中的狭缝的间隔小时,相邻的液晶分子的取向向量的偏离大,由此因弯曲形变所造成的弹性势能的增加变大的缘故。在可以使因展曲形变形成的取向状态下的弹性势能小于因弯曲形变所造成的弹性势能的增加的情况下,弯曲形变转变为展曲形变。横向电场方式的展曲形变近于垂直取向,因此透过率从所希望的状态变化。
正型液晶的取向畸变可被分为展曲形变常数(K1)、扭曲形变常数(K2)、弯曲形变常数(K3)。在狭缝的间隔小而容易发生弯曲形变时,优选通过液晶材料的选择等,使展曲形变常数(K1)大于弯曲形变常数(K3)。通过采用该结构,可以抑制弯曲形变转变为展曲形变,由此可以获得稳定的取向状态。
<液晶显示装置的工作>
接着,说明液晶显示装置的工作。在图4中,为了说明工作的一个例子,示出2行6列的像素10_1至10_12的电路图。像素10_1至10_12连接到数据线DL_1至DL_3、栅极线GL_1及GL_2、控制线BGL_A及控制线BGL_B且被控制数据写入等。此外,在图4的电路图中,奇数列的像素的晶体管连接到控制线BGL_A。偶数列的像素的晶体管连接到控制线BGL_B。
图5至图8的电路图示出将信号供应给各布线时的数据写入到像素的状况。在图5至图8中,粗线表示被供应H电平信号的布线,细线表示被供应L电平信号的布线。
图5示出对第1行的奇数列的像素写入数据的工作。将供应给栅极线GL_1的栅极线的扫描信号设定为H电平,将供应给控制线BGL_A的控制信号设定为H电平,并且,对数据线DL_1至DL_3供应视频电压。将其他布线设定为L电平。像素10_1、像素10_3及像素10_5所包括的晶体管成为导通状态。虽然第1行的偶数列也被施加根据扫描信号的H电平,但是由于控制线BGL_B的控制信号为L电平,所以像素10_2、像素10_4及像素10_6所包括的晶体管的阈值电压向正方向漂移。因此,像素10_2、像素10_4及像素10_6所包括的晶体管成为非导通状态。由于栅极线GL_2的扫描信号为L电平,所以无论根据控制线BGL_A及控制线BGL_B的阈值电压的控制是如何,第2行的各像素所包括的晶体管成为非导通状态。
图6示出对第2行的奇数列的像素写入数据的工作。将供应给栅极线GL_2的栅极线的扫描信号设定为H电平,将供应给控制线BGL_A的控制信号设定为H电平,并且,对数据线DL_1至DL_3供应视频电压。将其他布线设定为L电平。像素10_7、像素10_9及像素10_11所包括的晶体管成为导通状态。虽然第2行的偶数列也被施加根据扫描信号的H电平,但是由于控制线BGL_B的控制信号为L电平,所以像素10_8、像素10_10及像素10_12所包括的晶体管的阈值电压向正方向漂移。因此,像素10_8、像素10_10及像素10_12所包括的晶体管成为非导通状态。由于栅极线GL_1的扫描信号为L电平,所以无论根据控制线BGL_A及控制线BGL_B的阈值电压的控制是如何,第1行的各像素所包括的晶体管成为非导通状态。
图7示出对第1行的偶数列的像素写入数据的工作。将供应给栅极线GL_1的栅极线的扫描信号设定为H电平,将供应给控制线BGL_B的控制信号设定为H电平,并且,对数据线DL_1至DL_3供应视频电压。将其他布线设定为L电平。像素10_2、像素10_4及像素10_6所包括的晶体管成为导通状态。虽然第1行的奇数列也被施加根据扫描信号的H电平,但是由于控制线BGL_A的控制信号为L电平,所以像素10_1、像素10_3及像素10_5所包括的晶体管的阈值电压向正方向漂移。因此,像素10_1、像素10_3及像素10_5所包括的晶体管成为非导通状态。由于栅极线GL_2的扫描信号为L电平,所以无论根据控制线BGL_A及控制线BGL_B的阈值电压的控制是如何,第2行的各像素所包括的晶体管成为非导通状态。
图8示出对第2行的偶数列的像素写入数据的工作。将供应给栅极线GL_2的栅极线的扫描信号设定为H电平,将供应给控制线BGL_B的控制信号设定为H电平,并且,对数据线DL_1至DL_3供应视频电压。将其他布线设定为L电平。像素10_8、像素10_10及像素10_12所包括的晶体管成为导通状态。虽然第2行的奇数列也被施加根据扫描信号的H电平,但是由于控制线BGL_A的控制信号为L电平,所以像素10_7、像素10_9及像素10_11所包括的晶体管的阈值电压向正方向漂移。因此,像素10_7、像素10_9及像素10_11所包括的晶体管成为非导通状态。由于栅极线GL_1的扫描信号为L电平,所以无论根据控制线BGL_A及控制线BGL_B的阈值电压的控制是如何,第1行的各像素所包括的晶体管成为非导通状态。
在图5至图8中说明其工作的液晶显示装置的像素中,可以选择性地控制对与相同的数据线、栅极线连接的像素的数据写入。因此,可以减少用来对像素写入数据的布线。此外,用来控制晶体管的阈值电压的控制信号可以为以1/2帧的周期被切换的信号。因此,使用其频率比供应给其他布线的信号低的信号。当使用频率低的信号时,即使使用寄生电阻或寄生电容大的布线材料来传送信号,也不容易受到迟延或信号畸变的影响。其结果是,可以作为布线材料使用透明导电膜等能够使光透过的布线材料等,由此可以抑制传送控制信号的控制线的追加所导致的开口率下降。
此外,虽然图4示出以平行于栅极线GL_1、GL_2的方式配置控制线BGL_A、BGL_B的结构,但是不局限于此。例如,如图9所示,也可以以平行于数据线DL_1至DL_3的方式配置控制线。
另外,虽然在图4中以2行6列的像素的电路图为例进行说明,但是在采用包括m行n列(m、n为2以上的自然数)的像素的液晶显示装置的情况下,可以使用图10A所示的结构。
在图10A中,包括栅极线GL_1至GL_m、数据线DL_1至DL_n/2、控制线BGL_A以及控制线BGL_B。奇数列的像素10_A可以连接到控制线BGL_A,偶数列的像素10_B可以连接到控制线BGL_B。此外,在图10A中,将任意行的栅极线记为栅极线GL_j(j为1以上且m以下的自然数),将任意列的数据线记为数据线DL_k(k为1以上且n/2以下的自然数)。
图10B是说明一个帧期间中的栅极线GL_1至GL_m的选择、供应给控制线BGL_A及控制线BGL_B的控制信号的信号波形、栅极线选择期间中的供应给数据线DL_1至DL_n/2的视频电压的时序图。
在图10B中,除了从第1行经过第j行到第m行的各行的选择之外还示出无助于显示的伪行(在附图中记为dum)。例如,如图10A所示,可以在选择奇数列的像素的第一期间P1与选择偶数列的像素的第二期间P2之间设置选择伪行的期间。
在图10B中,如图1B所说明那样,在第一期间P1中将控制线BGL_A的控制信号设定为H电平,在第二期间P2中将控制线BGL_B的控制信号设定为H电平。通过选择性地切换控制信号,可以控制对与相同的栅极线及数据线连接的像素的数据写入。
图10B放大地示出在将第(j-1)行、第j行、第(j+1)行的栅极线设定为H电平来选择行时对数据线供应视频电压的情况的工作。当在栅极线中切换扫描信号的H电平和L电平时,波形产生畸变(图10B中的虚线)。因此,作为视频电压,例如,可以在第j行被选择并且第(j-1)行的扫描信号变为L信号之后,在经过数据转移期间15后的数据写入期间16进行写入。在图10B中,第j行的数据在写入到第j行的像素的同时还写入到第(j+1)行的像素,但是,在之后第j行的选择信号为L电平之后被改写为第(j+1)行的数据,所以不造成问题。
<液晶显示装置的方框图>
接着,在图11A至图11D中示出说明包括像素的显示部、用来驱动栅极线的栅极线驱动电路、用来对各列的数据线供应视频电压的数据线驱动电路、用来对控制线供应控制信号的控制线驱动电路的配置的方框图。
例如,在图11A中示出显示部21、栅极线驱动电路22、数据线驱动电路23及控制线驱动电路24。如图11A所示,控制线驱动电路24可以配置在隔着显示部21与栅极线驱动电路22对置的边。此外,如图11B所示,控制线驱动电路24也可以配置在隔着显示部21与数据线驱动电路23对置的边。
此外,在设置有多个栅极线驱动电路(22A、22B)的情况下,例如,如图11C所示,控制线驱动电路24可以配置在与栅极线驱动电路22B相同的边。此外,如图11D所示,控制线驱动电路24也可以配置在隔着显示部21与数据线驱动电路23对置的边。
<像素的俯视图及截面图>
接着,对上述液晶显示装置的像素的俯视图的一个例子及截面图的一个例子进行说明。
图12示出配置为2行2列的像素10_A、10_B的俯视图。在图12中示出数据线DL_k、栅极线GL_j、GL_j+1、控制线BGL_A、BGL_B。图13是示出在图12所示的俯视图的结构之上设置的导电膜的配置的俯视图。图14A是沿着图12及图13的点划线P-Q的截面图。图14B是沿着图12及图13的点划线R-S的截面图。
图12示出导电膜31、半导体膜32、导电膜33A、33B、导电膜34、开口部35及导电膜36。图13示出导电膜41及狭缝42。在图12及图13中没有示出绝缘膜及衬底等的结构,但是如图14A及图14B所示,像素10_A、10_B包括衬底51、绝缘膜52、绝缘膜53、绝缘膜54、绝缘膜55及绝缘膜56。此外,在此省略与衬底51对置的衬底及设置在该衬底上的构件等,但是可以参照后面的实施方式等适当地使用它们。
导电膜31被用作栅极线及晶体管的栅电极。半导体膜32包括用作晶体管的沟道形成区域的区域。导电膜33A、33B被用作源极线及晶体管的源电极或漏电极。导电膜34被用作晶体管的背栅电极。开口部35被用来连接导电膜33B与导电膜36。导电膜36被用作像素电极。导电膜41被用作公共电极。狭缝42设置在导电膜41中以在导电膜36与导电膜41之间产生横向电场。绝缘膜52被用作栅极绝缘膜。绝缘膜53至55被用作层间绝缘膜。绝缘膜56是为了防止导电膜36与导电膜41的短路而设置的。关于导电膜、衬底、绝缘膜等的各结构,将在实施方式2等中详细地说明。
如上所述,导电膜34可以使用透明导电膜。因此,即使导电膜34与导电膜36重叠,也不妨碍光透过。图15及图16示出此时的俯视图,图17A及图17B示出其截面图。各结构的说明与图12至图14的结构相同,并由相同符号表示。通过采用图15至图17的俯视图及截面图的结构,可以在减少布线数量的同时提高开口率。
实施方式2
在本实施方式中,说明对本发明的一个方式的液晶显示装置追加触摸传感器的功能来实现In-Cell型触摸面板的结构例子。
作为In-Cell型触摸面板,典型地有Hybrid-In-Cell型和Full-In-Cell型。Hybrid-In-Cell型是指在支撑显示元件的衬底及对置衬底或者只在对置衬底设置有构成感测元件的电极等的结构。另一方面,Full-In-Cell型是指只在支撑显示元件的衬底设置有构成感测元件的电极等的结构。本发明的一个方式的液晶显示装置是Full-In-Cell型触摸面板。通过采用Full-In-Cell型触摸面板,可以简化对置衬底的结构,所以是优选的。
另外,在本发明的一个方式的液晶显示装置中,构成显示元件的电极兼用作构成感测元件的电极,因此可以简化制造工序,并且可以降低制造成本,所以是优选的。
另外,通过采用本发明的一个方式,与贴合分别制造的显示面板与感测元件的结构、在对置衬底一侧制造感测元件的结构相比,可以实现液晶显示装置的薄型化或轻量化,或者可以减少液晶显示装置的部件数量。
另外,在本发明的一个方式的液晶显示装置中,将供应驱动像素的信号的FPC以及供应驱动感测元件的信号的FPC都设置在一个衬底一侧。由此,可以将其容易安装于电子设备,并且可以减少部件数量。注意,一个FPC也可以供应驱动像素的信号和驱动感测元件的信号。
以下,对触摸面板的结构进行说明。
[液晶显示装置的截面结构实例1]
图18A示出能够被用作触摸面板的液晶显示装置300的俯视图,图18B是沿图18A中的点划线A-B及点划线C-D所示的部分的截面图。
如图18A所示,液晶显示装置300包括显示部301及栅极线驱动电路302。显示部301包括多个像素303、多个数据线及多个栅极线,并具有显示图像的功能。另外,显示部301还具有输入部的功能。换言之,显示部包括感测出感测对象接触或接近液晶显示装置300的多个感测元件,并具有触摸传感器的功能。栅极线驱动电路302具有对显示部301所包括的栅极线输出扫描信号的功能。像素303包括多个子像素。虽然图18A示出像素303包括三个子像素的例子,但是本发明的一个方式不局限于此。
虽然图18A示出液晶显示装置300包括栅极线驱动电路的例子,但是本发明的一个方式不局限于此。液晶显示装置300既可以不包括栅极线驱动电路、数据线驱动电路及传感器驱动电路,又可以包括上述电路中的任何一个以上。
在液晶显示装置300中,利用COG方式等的安装方式将IC268安装于衬底211。IC268例如包括数据线驱动电路、栅极线驱动电路及传感器驱动电路中的任何一个以上。
另外,液晶显示装置300与FPC269电连接。信号从外部通过FPC269供应到IC268及栅极线驱动电路。另外,可以将信号从IC268通过FPC269输出到外部。
FPC269也可以安装有IC。例如,FPC269也可以安装有包括数据线驱动电路、栅极线驱动电路和传感器驱动电路中的任何一个以上的IC。例如,通过COF方式或TAB(TapeAmmounted Bonding:带式自动接合)方式等的安装方式,可以将IC安装于FPC269。
例如,IC268也可以包括数据线驱动电路及传感器驱动电路。或者,例如,IC268也可以包括数据线驱动电路,并且安装于FPC269的IC包括传感器驱动电路。
如图18B所示,液晶显示装置300在衬底211上包括晶体管201a、晶体管203a、连接部205a及液晶元件207a等。
在图18B中,作为显示部301的例子示出一个子像素的截面。例如,通过使用呈现红色的子像素、呈现绿色的子像素及呈现蓝色的子像素构成一个像素,显示部301可以进行全彩色显示。注意,子像素呈现的颜色不局限于红色、绿色及蓝色。在像素中,例如也可以使用呈现白色、黄色、品红色(magenta)、青色(cyan)等颜色的子像素。
晶体管201a、203a包括栅电极221、氧化物导电膜227、绝缘膜215、绝缘膜213、氧化物半导体膜223、源电极225a及漏电极225b。
栅电极221及氧化物导电膜227也可以被用作栅极。
晶体管201a具有使用两个栅极夹持形成沟道的氧化物半导体膜的结构。栅电极221与氧化物导电膜227通过导电膜226电连接。与其他晶体管相比,这种具有两个栅极电连接的结构的晶体管能够提高场效应迁移率,而可以增大通态电流(on-state current)。其结果是,可以制造能够高速工作的电路。再者,能够缩小电路部的占有面积。通过使用通态电流大的晶体管,即使在使液晶显示装置大型化或高清晰化时布线数增多,也可以降低各布线的信号延迟,而可以抑制显示不均匀。另外,通过采用这种结构,可以实现可靠性高的晶体管。
如上所述,晶体管203a具有两个栅极被供应不同的信号的结构。如此,通过对两个栅极供应不同的信号以在不同的时序使晶体管203a工作,可以减少控制晶体管的布线的数量。其结果是,可以提高像素的开口率等。
晶体管201a、203a既可以具有相同的结构,又可以具有不同的结构。就是说,驱动电路部所包括的晶体管、显示部所包括的晶体管也可以具有相同结构或不同的结构。
晶体管201a、203a被绝缘膜217及绝缘膜219覆盖。注意,也可以将绝缘膜217和绝缘膜219视为晶体管201a、203a的构成要素。绝缘膜217优选具有抑制杂质扩散到构成晶体管的半导体的效果。例如,作为绝缘膜217,优选使用水或氢等杂质不容易扩散的材料。为了降低起因于晶体管的表面凹凸,作为绝缘膜219优选选择具有平坦化功能的绝缘膜。
在晶体管201a、203a中,作为半导体层使用氧化物半导体膜223,并且作为栅极使用氧化物导电膜227。此时,优选的是,使用氧化物半导体形成氧化物半导体膜223和氧化物导电膜227。
在液晶显示装置的制造工序中,容易控制氧化物半导体的电阻率,因此可以将其适当地用作半导体膜及导电膜。尤其是,通过将具有相同的金属元素的氧化物半导体用于构成液晶显示装置的层中的两层以上,可以在两个以上的工序中共同使用制造装置(例如,成膜装置、加工装置等),所以可以抑制制造成本。
另外,因为氧化物半导体是使可见光透过的材料,所以可以将其适当地用作使可见光透过的元件。因此,当将氧化物半导体用于布线时,可以以不降低开口率的方式传送信号。
另外,通过使用相同的金属元素形成氧化物半导体膜223及氧化物导电膜227,可以降低制造成本。例如,通过使用由相同的金属组成的金属氧化物靶材,可以降低制造成本。另外,通过使用具有相同的金属组成的金属氧化物靶材,也可以共同使用对氧化物半导体膜进行加工时的蚀刻气体或蚀刻液。然而,即使氧化物半导体膜223及氧化物导电膜227具有相同的金属元素,有时其组成也互不相同。例如,在液晶显示装置的制造工序中,有时膜中的金属元素脱离而金属组成变化。
晶体管201a、203a优选包括被高度纯化且氧缺陷的形成被抑制的氧化物半导体膜223。由此,可以降低晶体管的处于关闭状态下的电流值(关态电流(off-state current)值)。因此,可以延长图像信号等电信号的保持时间,在开启状态下还可以延长写入间隔。因此,可以降低刷新工作的频度,从而可以发挥抑制功耗的效果。
另外,晶体管201a、203a中,能够得到较高的场效应迁移率,因此能够进行高速驱动。通过将这种能够进行高速驱动的晶体管用于液晶显示装置,可以在同一衬底上形成显示部的晶体管和用于驱动电路部的晶体管。也就是说,因为作为驱动电路不需要另行使用由硅片等形成的半导体装置,所以可以减少液晶显示装置的部件数量。另外,通过在显示部中也使用能够进行高速驱动的晶体管,能够提供质量高的图像。
液晶元件207a是应用FFS(Fringe Field Switching:边缘场切换)模式的液晶元件。液晶元件207a包括导电膜251、导电膜252及液晶249。通过产生在导电膜251与导电膜252之间的电场,可以控制液晶249的取向。导电膜251可以被用作像素电极。导电膜252可以被用作公共电极。
通过将使可见光透过的导电材料用于导电膜251及导电膜252,可以使液晶显示装置300具有透过型液晶显示装置的功能。另外,通过将反射可见光的导电材料用于导电膜251,并且将使可见光透过的导电材料用于导电膜252,可以使液晶显示装置300具有反射型液晶显示装置的功能。
作为使可见光透过的导电材料,例如优选使用包含选自铟(In)、锌(Zn)、锡(Sn)中的一种的材料。具体而言,可以举出氧化铟、铟锡氧化物(ITO:Indium Tin Oxide)、铟锌氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、添加有氧化硅的铟锡氧化物、氧化锌、添加有镓的氧化锌等。另外,也可以使用包含石墨烯的膜。包含石墨烯的膜例如可以使形成为膜状的包含氧化石墨烯的膜还原而形成。
作为导电膜251优选使用氧化物导电膜。另外,作为导电膜252优选使用氧化物导电膜。氧化物导电膜优选包含氧化物半导体膜223所包含的金属元素中的一个以上。例如,导电膜251优选包含铟,更优选的是In-M-Zn氧化物(M为Al、Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)膜。同样地,导电膜252优选包含铟,更优选的是In-M-Zn氧化物膜。
另外,也可以使用氧化物半导体形成导电膜251和导电膜252中的至少一个。如上所述,通过将具有相同的金属元素的氧化物半导体用于构成液晶显示装置的层中的两层以上,可以在两个以上的工序中共同使用制造装置(例如,成膜装置、加工装置等),所以可以抑制制造成本。
例如,通过将包含氢的氮化硅膜用作绝缘膜253,并且将氧化物半导体用于导电膜251,由于从绝缘膜253被供应的氢,可以提高氧化物半导体的导电率。
作为使可见光反射的导电材料,例如可以举出包含铝、银或包含上述金属材料的合金等。
用作像素电极的导电膜251与晶体管203a的源极或漏极电连接。在此,示出导电膜251与漏电极225b电连接的例子。
导电膜252具有梳齿状的顶面形状(也称为平面形状)或形成有狭缝的顶面形状。在导电膜251与导电膜252之间设置有绝缘膜253。导电膜251与导电膜252隔着绝缘膜253部分地重叠。另外,在导电膜251与着色膜241重叠的区域中,有导电膜252没有设置在导电膜251上的部分。
连接部205a与将来自外部的信号(视频信号、时钟信号、起始信号或复位信号等)或电位传达给栅极线驱动电路302的外部输入端子电连接。在此,示出作为外部输入端子设置FPC269的例子。
连接部205a在绝缘膜213上包括导电膜231,在导电膜231上包括导电膜233,在导电膜233上包括导电膜235。导电膜231通过导电膜233与导电膜235电连接。并且,导电膜235通过连接体267与FPC269电连接。
导电膜231可以使用与晶体管201a、203a所包括的源电极225a及漏电极225b相同的材料、相同的工序形成。导电膜233可以使用与液晶元件207a所包括的导电膜251相同的材料、相同的工序形成。导电膜235可以使用与液晶元件207a所包括的导电膜252相同的材料、相同的工序形成。如此,通过使用用于显示部或驱动电路部的电极或布线相同的材料、相同的工序制造构成连接部205a的导电膜,可以防止工序数量的增加,所以是优选的。
在衬底261上设置有着色膜241、遮光膜243及绝缘膜245。虽然图18B示出衬底261的厚度比衬底211薄的例子,但是本发明的一个方式不局限于此。衬底261和衬底211中的一个既可以具有比另一个大的厚度,也可以具有与另一个相同的厚度。通过将显示面一侧(近于感测对象的一侧)的衬底形成得薄,可以提高感测元件的检测灵敏度,所以是优选的。
着色膜241与液晶元件207a部分地重叠。遮光膜243与晶体管201a和203a中的至少一个部分地重叠。
绝缘膜245优选被用作防止着色膜241及遮光膜243等所包含的杂质扩散到液晶249中的保护层。如果不需要,则可以不设置绝缘膜245。
另外,也可以在衬底211及衬底261的与液晶249接触的表面设置取向膜。取向膜可以控制液晶249的取向。例如,在图18B中,也可以形成覆盖导电膜252的取向膜。另外,在图18B中,在绝缘膜245与液晶249之间也可以包括取向膜。此外,绝缘膜245也可以具有取向膜的功能和保护层的功能。
另外,液晶显示装置300包括间隔物247。间隔物247具有防止衬底211与衬底261之间的距离近于一定距离的功能。
虽然图18B示出间隔物247设置在绝缘膜253及导电膜252上的例子,但是本发明的一个方式不局限于此。间隔物247既可以设置在衬底211一侧,又可以设置在衬底261一侧。例如,也可以在绝缘膜245上形成间隔物247。另外,虽然图18B示出间隔物247与绝缘膜253及绝缘膜245接触的例子,但是间隔物247也可以不与设置在衬底211一侧和衬底261一侧中的任何一侧的结构物接触。
作为间隔物247也可以使用粒状的间隔物。虽然作为粒状的间隔物可以使用二氧化硅等的材料,但是优选使用树脂或橡胶等具有弹性的材料。此时,粒状的间隔物有时成为在垂直方向上成为压扁的形状。
使用粘合层265将衬底211与衬底261贴合。在由衬底211、衬底261及粘合层265围绕的区域中密封有液晶249。
另外,在将液晶显示装置300用作透过型液晶元件的情况下,以夹有显示部的方式配置两个偏振片。来自位于偏振片的外侧的背光的光经过偏振片进入。此时,可以由施加到导电膜251和导电膜252之间的电压控制液晶249的取向,来控制光的光学调制。就是说,可以控制经过偏振片射出的光的强度。另外,因为入射光的指定波长范围以外的光被着色膜241吸收,所以所射出的光成为例如呈现红色、蓝色或绿色的光。
另外,除了偏振片之外,例如还可以利用圆偏振片。作为圆偏振片,例如可以使用将直线偏振片和四分之一波相位差板层叠而成的偏振片。通过圆偏振片可以减小液晶显示装置的显示的视角依赖性。
另外,在此作为液晶元件207a使用应用FFS模式的元件,但是不局限于此,可使用采用各种模式的液晶元件。例如,可以采用VA(Vertical Alignment:垂直取向)模式、TN(Twisted Nematic:扭曲向列)模式、IPS(In-Plane-Switching:平面切换)模式;ASM(Axially Symmetric Aligned Micro-cell:轴对称排列微单元)模式、OCB(OpticallyCompensated Birefringence:光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal:铁电性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal:反铁电液晶)模式等的液晶元件。
另外,也可以对液晶显示装置300使用常黑型液晶显示装置,例如采用垂直取向(VA)模式的透过型液晶显示装置。作为垂直取向模式,可以采用MVA(Multi-DomainVertical Alignment:多象限垂直取向)模式、PVA(Patterned Vertical Alignment:垂直取向构型)模式、ASV模式等。
另外,液晶元件是利用液晶的光学调制作用来控制光的透过或非透过的元件。液晶的光学调制作用由施加到液晶的电场(包括横向电场、纵向电场或倾斜方向电场)控制。作为用于液晶元件的液晶可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal:聚合物分散液晶)、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
另外,作为液晶材料,可以使用正型液晶和负型液晶中的任一种,根据所适用的模式或设计可以采用适当的液晶材料。
此外,在采用横向电场方式的情况下,也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种,是指当使胆甾液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在窄的温度范围内出现,所以将其中混合了5wt%以上的手征性试剂的液晶组合物用于液晶249,以扩大温度范围。由于包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快,并且其具有光学各向同性。此外,包含呈现蓝相的液晶和手征试剂的液晶组成物不需要取向处理,并且视角依赖性小。另外,由于不需要设置取向膜而不需要摩擦处理,因此可以防止由于摩擦处理而引起的静电破坏,并可以降低制造工序中的液晶显示装置的不良、破损。
在此,也可以在衬底261上方设置手指或触屏笔等感测对象直接接触的衬底。此时优选在衬底261和该衬底之间设置偏振片或圆偏振片。在此情况下,优选在该衬底上设置保护层(陶瓷涂层等)。作为保护层,例如可以使用氧化硅、氧化铝、氧化钇、氧化钇稳定氧化锆(YSZ)等无机绝缘材料。此外,该衬底也可以使用钢化玻璃。优选使用通过离子交换法或风冷强化法等被施加物理或化学处理,并且其表面被施加压应力的钢化玻璃。
另外,图19A示出彼此相邻的两个像素的截面图。图19A所示的两个子像素包括在不同的像素中。
在图19A中,通过利用在左边的子像素所包括的导电膜252与右边的子像素所包括的导电膜252之间形成的容量,可以感测出感测对象的接近或接触等。换言之,在本发明的一个方式的液晶显示装置中,导电膜252兼用作液晶元件的公共电极和感测元件的电极。
如此,在本发明的一个方式的液晶显示装置中,构成液晶元件的电极还用作构成感测元件的电极,所以可以简化制造工序,并且可以降低制造成本。另外,可以实现液晶显示装置的薄型化及轻量化。
另外,当感测元件的电极与数据线之间的容量过大时,感测元件的电极的时间常数有时变大。因此,优选的是,在晶体管与感测元件的电极之间设置具有平坦化功能的绝缘膜,减少感测元件的电极与数据线之间的容量。例如,在图19A中,作为具有平坦化功能的绝缘膜包括绝缘膜219。通过设置绝缘膜219,可以减少导电膜252与数据线之间的容量。由此,可以减少感测元件的电极的时间常数。如上所述,感测元件的电极的时间常数越小,可以越提高检测灵敏度,并且可以越提高检测准确度。
例如,感测元件的电极的时间常数大于0秒且1×10-4秒以下,优选大于0秒且5×10-5秒以下,更优选大于0秒且5×10-6秒以下,进一步优选大于0秒且5×10-7秒以下,更进一步优选大于0秒且2×10-7秒以下。尤其是,通过将时间常数设定为1×10-6秒以下,可以在抑制噪声的影响的同时实现高检测灵敏度。
[液晶显示装置的截面结构实例2]
图19B示出与图19A不同的相邻的两个像素的截面图。图19B所示的两个子像素包括在不同的像素中。
图19B所示的结构实例2与图18B及图19A所示的结构实例1的不同之处在于在绝缘膜253上设置有导电膜255。
导电膜252与用作辅助布线的导电膜255电连接。通过设置导电膜255,可以降低感测元件的电极的电阻。通过降低感测元件的电极的电阻,可以减少感测元件的电极的时间常数。感测元件的电极的时间常数越小,可以越提高检测灵敏度,并且可以越提高检测准确度。
导电膜255的电阻值比导电膜252低,即可。导电膜255例如可以通过使用钼、钛、铬、钽、钨、铝、铜、银、钕、钪等金属材料或含有上述元素的合金材料,以单层或叠层形成。
[液晶显示装置的截面结构实例3]
图20示出与图18B不同的沿图18A中的点划线A-B及点划线C-D所示的部分的截面图。
图20所示的结构实例3与图18B所示的结构实例1之间的不同之处在于形成着色膜241的位置。注意,在结构实例3中,关于与结构实例1同样的部分,可以参照上述说明。
着色膜241不局限于设置在对置衬底(衬底261)一侧的结构。如图20所示,也可以设置在形成有晶体管等的衬底211上。由此,可以抑制随着液晶显示装置的显示的高清晰化而衬底211和衬底261的对准精度降低所导致的成品率的降低及显示品质的降低。
[液晶显示装置的截面结构实例4]
图21示出与上述各结构实例不同的液晶显示装置的截面图。本发明的一个方式的液晶显示装置不局限于只在支撑显示元件的衬底上设置构成感测元件的电极等的结构(Full-In-Cell型)的触摸面板。如图21所示的液晶显示装置,也可以在对置衬底一侧设置有构成感测元件的电极。
图21示出在衬底261的与形成有着色膜241等的面对置的面上形成有导电膜254的例子。导电膜254通过连接体257与FPC259电连接。在图21所示的液晶显示装置300中,可以利用形成在导电膜252与导电膜254之间的容量感测出感测对象的接近或接触等。换言之,在本发明的一个方式的液晶显示装置中,导电膜252兼用作液晶元件的公共电极和感测元件的一个电极。如此,液晶元件的公共电极既可以被用作感测元件的一个电极,又可以兼用作感测元件的一对电极。
另外,图21示出在导电膜252上包括导电膜255的例子。对液晶元件的电极和能够用作该电极的辅助布线的导电膜的叠层顺序没有特别的限制。
下面,对能够用于本实施方式的液晶显示装置的各构成要素的材料等进行详细说明。注意,有时省略说明过的构成要素的说明。另外,也可以将以下材料适当地应用于后面的实施方式所示的液晶显示装置及其构成要素。
《衬底》
虽然对液晶显示装置300所包括的衬底的材料等没有特别的限制,但是至少需要能够承受后续的加热处理的耐热性。例如,作为衬底,也可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外,还可以使用以硅或碳化硅等为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI(Silicon On Insulator:绝缘体上硅)衬底等,并且也可以将在这些衬底上设置有半导体元件的衬底用作衬底。当使用玻璃衬底作为衬底时,通过使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面积衬底,可以制造大型显示装置。作为衬底211,也可以使用柔性衬底,并且在柔性衬底上直接形成晶体管或电容器等。
通过使用厚度薄的衬底,可以实现液晶显示装置的轻量化及薄型化。再者,通过使用其厚度允许其具有柔性的衬底,可以实现具有柔性的液晶显示装置。
除此之外,可以使用各种衬底形成晶体管作为衬底211、261。对衬底的种类没有特别的限制。作为该衬底的一个例子,例如可以使用塑料衬底、金属衬底、不锈钢衬底、具有不锈钢箔的衬底、钨衬底、具有钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或者基材薄膜等。作为玻璃衬底的例子,有钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、钠钙玻璃等。作为柔性衬底的例子,可以举出以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料、或者丙烯酸树脂等具有柔性的合成树脂等。作为贴合薄膜的例子,可以举出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者,作为基材薄膜的例子,可以举出聚酯、聚酰胺、聚酰亚胺、无机蒸镀薄膜、纸类等。尤其是,通过使用半导体衬底、单晶衬底或SOI衬底等制造晶体管,可以制造特性、尺寸或形状等的偏差小、电流能力高且尺寸小的晶体管。当利用上述晶体管构成电路时,可以实现电路的低功耗化或电路的高集成化。
另外,也可以使用一个衬底形成晶体管,然后将晶体管转置到另一个衬底上,在另一个衬底上配置晶体管。作为晶体管被转置至其上的衬底的例子,可以使用上述可以在其上形成晶体管的衬底,还可以使用纸衬底、玻璃纸衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)或再生纤维(醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底、橡胶衬底等。通过使用上述衬底,可以实现特性良好的晶体管的形成、功耗低的晶体管的形成、不易损坏的装置的制造、耐热性的赋予、轻量化或薄型化。
《晶体管》
对本发明的一个方式的液晶显示装置所包括的晶体管的结构没有特别的限制。例如,可以采用平面型晶体管、交错型晶体管或反交错型晶体管。此外,还可以采用顶栅型或底栅型的晶体管结构。另外,也可以在其沟道上下设置有栅电极。对用于晶体管的半导体材料没有特别的限制,例如可以举出氧化物半导体、硅、锗等。
对用于晶体管的半导体材料的结晶性也没有特别的限制,可以使用非晶半导体或具有结晶性的半导体(微晶半导体、多晶半导体、单晶半导体或其一部分具有结晶区域的半导体)。当使用具有结晶性的半导体时可以抑制晶体管的特性劣化,所以是优选的。
另外,作为用于晶体管的半导体材料,例如可以将第14族元素、化合物半导体或氧化物半导体用于半导体层。典型的是,可以使用包含硅的半导体、包含砷化镓的半导体或包含铟的氧化物半导体等。
尤其优选对晶体管的形成沟道的半导体适用氧化物半导体。尤其优选使用其带隙比硅宽的氧化物半导体。通过使用带隙比硅宽且载流子密度比硅小的半导体材料,可以降低晶体管的关态电流,所以是优选的。
例如,上述氧化物半导体优选至少包含铟(In)或锌(Zn)。更优选的是,包含表示为In-M-Zn类氧化物(M为Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce、Hf或Nd等金属)的氧化物。
作为半导体层,尤其优选使用如下氧化物半导体膜:具有多个结晶部,该结晶部的c轴取向于大致垂直于形成有半导体层的表面或半导体层的顶面的方向,并且在相邻的结晶部间不具有晶界。
这种氧化物半导体因为不具有晶界,所以可以抑制因使显示面板弯曲时的应力导致在氧化物半导体膜中产生缝裂的情况。因此,可以将这种氧化物半导体适用于将其弯曲而使用的柔性液晶显示装置等。
另外,通过作为半导体层使用这种氧化物半导体,可以实现一种电特性变动得到抑制且可靠性高的晶体管。
另外,由于其关态电流低,因此能够长期间保持通过晶体管储存于电容器中的电荷。通过将这种晶体管用于像素,能够在保持显示在各显示区域的各图像的灰度的状态下,停止驱动电路。其结果是,可以实现功耗极小的显示装置。
由于使用多晶硅膜的晶体管具有高的场效应迁移率,所以可以形成如移位寄存器电路、电平转移电路、缓冲器电路、采样电路等各种功能电路。
《氧化物半导体膜》
氧化物半导体膜223优选包括至少包含铟(In)、锌(Zn)及M(M为Al、Ti、Ga、Y、Zr、La、Ce、Sn或Hf等金属)的表示为In-M-Zn氧化物的膜。另外,为了减少使用该氧化物半导体的晶体管的电特性不均匀,除了上述元素以外,优选还包含稳定剂(stabilizer)。
作为稳定剂,可以举出在上述表示为M的金属,此外还有例如镓(Ga)、锡(Sn)、铪(Hf)、铝(Al)或锆(Zr)等。另外,作为其他稳定剂,可以举出镧系元素的镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)等。
作为构成氧化物半导体膜223的氧化物半导体,例如可以使用In-Ga-Zn类氧化物、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
注意,在此,In-Ga-Zn类氧化物是指作为主要成分具有In、Ga和Zn的氧化物,对In、Ga、Zn的比例没有限制。此外,也可以包含In、Ga、Zn以外的金属元素。
此外,当氧化物半导体膜223是In-M-Zn氧化物时,在将In和M的总和设定为100atomic%的情况下,优选In高于25atomic%且M低于75atomic%,更优选In高于34atomic%且M低于66atomic%。
氧化物半导体膜223的能隙为2eV以上,优选为2.5eV以上,更优选为3eV以上。如此,通过使用能隙宽的氧化物半导体,可以减少晶体管的关态电流。
氧化物半导体膜223的厚度为3nm以上且200nm以下,优选为3nm以上且100nm以下,更优选为3nm以上且50nm以下。
当氧化物半导体膜223为In-M-Zn氧化物(M为Al、Ga、Y、Zr、La、Ce或Nd)时,优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子数比优选为In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Zn=2:1:3、In:M:Zn=3:1:2等。注意,所形成的氧化物半导体膜223的原子数比分别包含上述溅射靶材中的金属元素的原子数比的±40%的范围内的误差。
作为氧化物半导体膜223,可以使用载流子密度低的氧化物半导体膜。例如,作为氧化物半导体膜223的载流子可以使用密度为1×1017/cm3以下,优选为1×1015/cm3以下,更优选为1×1013/cm3以下,进一步优选为1×1011/cm3以下的载流子密度的氧化物半导体膜。
本发明不局限于上述记载,可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外,优选适当地设定氧化物半导体膜223的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等,以得到所需的晶体管的半导体特性。
另外,当氧化物半导体膜223包含第14族元素之一的硅或碳时,氧化物半导体膜223中的氧缺陷增加,会使得该半导体层变为n型。因此,将氧化物半导体膜223中的硅或碳的浓度(通过二次离子质谱分析法(SIMS:Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下,优选为2×1017atoms/cm3以下。
另外,在氧化物半导体膜223中,利用二次离子质谱分析法测得的碱金属或碱土金属的浓度为1×1018atoms/cm3以下,优选为2×1016atoms/cm3以下。有时当碱金属及碱土金属与氧化物半导体键合时生成载流子而使晶体管的关态电流增大。因此,优选降低氧化物半导体膜223中的碱金属或碱土金属的浓度。
另外,当氧化物半导体膜223含有氮时生成作为载流子的电子,载流子密度增加而容易n型化。其结果,使用具有含有氮的氧化物半导体的晶体管容易变为常开启特性。由此,在该氧化物半导体膜中,优选尽可能地减少氮,例如将利用二次离子质谱分析法测得的氮浓度优选设定为5×1018atoms/cm3以下。
另外,氧化物半导体膜223例如也可以具有非单晶结构。非单晶结构例如包括后面说明的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor:c轴取向结晶氧化物半导体)、多晶结构、后面说明的微晶结构或非晶结构。在非单晶结构中,非晶结构的缺陷态密度最高,而CAAC-OS的缺陷态密度最低。
氧化物半导体膜223例如也可以具有非晶结构。非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者,非晶结构的氧化物膜例如是完全的非晶结构且不具有结晶部。
此外,氧化物半导体膜223也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的区域的单层结构。另外,混合膜有时例如具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的区域的叠层结构。
或者,优选将硅用于晶体管的形成沟道的半导体。作为硅可以使用非晶硅,尤其优选使用具有结晶性的硅。例如,优选使用微晶硅、多晶硅、单晶硅等。尤其是,多晶硅与单晶硅相比能够在低温下形成,并且其场效应迁移率比非晶硅高,所以多晶硅的可靠性高。通过将这样的多晶半导体用于像素可以提高像素的开口率。另外,即使在具有极高微细度的像素的情况下,也能够将栅极驱动电路及源极驱动电路与像素形成在同一衬底上,从而能够减少构成电子设备的部件数量。
《氧化物半导体的电阻率的控制方法》
氧化物半导体是可以根据膜中的氧缺陷或/及膜中的氢、水等杂质的浓度来控制电阻率的半导体材料。因此,通过选择对氧化物半导体膜进行增加氧缺陷或/及杂质浓度的处理或者降低氧缺陷或/及杂质浓度的处理,可以控制氧化物导电体膜的电阻率。
另外,如此,使用氧化物半导体膜形成的氧化物导电膜也可以被称为载流子密度高且低电阻的氧化物半导体膜、具有导电性的氧化物半导体膜、或者导电性高的氧化物半导体膜。
具体而言,通过对成为用作栅极的氧化物导电膜227的氧化物半导体膜进行等离子体处理,且增加氧化物半导体膜中的氧缺陷或/及氧化物半导体膜中的氢、水等杂质,可以实现载流子密度高且低电阻的氧化物半导体膜。此外,通过以与氧化物半导体膜接触的方式形成含氢的绝缘膜217,且使氢从该含氢的绝缘膜217扩散到氧化物半导体膜中,可以实现载流子密度高且低电阻的氧化物半导体膜。
另一方面,在氧化物半导体膜223上设置绝缘膜215,以使氧化物半导体膜223不会暴露于上述等离子体处理。此外,通过设置绝缘膜215,氧化物半导体膜223不与含氢的绝缘膜217接触。通过作为绝缘膜215使用能够释放氧的绝缘膜,可以对氧化物半导体膜223供应氧。被供应氧的氧化物半导体膜223由于膜中或界面的氧缺陷被降低而成为高电阻的氧化物半导体层。此外,作为能够释放氧的绝缘膜例如可以使用氧化硅膜或氧氮化硅膜。
另外,为了得到电阻率低的氧化物半导体膜,可以采用离子注入法、离子掺杂法、等离子体浸没离子注入法等来将氢、硼、磷或氮注入氧化物半导体膜内。
作为对氧化物导电膜227进行的等离子体处理,典型地可以举出使用包含选自稀有气体(He、Ne、Ar、Kr、Xe)、磷、硼、氢和氮中的一种气体的等离子体处理。更具体而言,可以举出Ar气氛下的等离子体处理、Ar和氢的混合气氛下的等离子体处理、氨气氛下的等离子体处理、Ar和氨的混合气氛下的等离子体处理或氮气氛下的等离子体处理等。
通过上述等离子体处理,在氧化物导电膜227中,在发生氧脱离的晶格(或氧脱离的部分)中形成氧缺陷。该氧缺陷有可能成为产生载流子的原因。此外,有时从氧化物导电膜227的附近,更具体而言,从与氧化物导电膜227的下侧或上侧接触的绝缘膜供应氢,该氢进入上述氧缺陷而产生作为载流子的电子。因此,因等离子体处理而氧缺陷增加的氧化物导电膜227的载流子密度比氧化物半导体膜223高。
另一方面,氧缺陷及氢浓度被降低的氧化物半导体膜223可以说是高纯度本征化或实质上高纯度本征化的氧化物半导体膜。在此,“实质上本征”是指氧化物半导体的载流子密度低于1×1017/cm3,优选低于1×1015/cm3,更优选低于1×1013/cm3。或者,将杂质浓度低且缺陷态密度低的(氧缺陷少)的状态称为“高纯度本征”或“实质上高纯度本征”。高纯度本征或实质上高纯度本征的氧化物半导体的载流子发生源较少,因此有时可以降低载流子密度。由此,在该氧化物半导体膜中形成沟道区域的晶体管容易具有正阈值电压的电特性(也称为常关闭特性)。此外,高纯度本征或实质上高纯度本征的氧化物半导体膜223具有较低的缺陷态密度,因此可以降低陷阱态密度。
此外,高纯度本征或实质上高纯度本征的氧化物半导体膜223的关态电流显著小,即便是沟道宽度为1×106μm、沟道长度L为10μm的元件,当源电极与漏电极间的电压(漏电压)在1V至10V的范围内时,关态电流也可以为半导体参数分析仪的测量极限以下,即1×10-13A以下。因此,在该氧化物半导体膜223中形成沟道区域的晶体管成为电特性变动小且可靠性高的晶体管。
作为绝缘膜217,例如使用含氢的绝缘膜,即能够释放氢的绝缘膜(典型为氮化硅膜),由此可以对氧化物导电膜227供应氢。能够释放氢的绝缘膜中的氢浓度优选为1×1022atoms/cm3以上。通过以与氧化物导电膜227接触的方式形成上述绝缘膜,可以高效地使氧化物导电膜227中含有氢。如此,在进行上述等离子体处理的同时,改变与氧化物半导体膜(或氧化物导电膜)接触的绝缘膜的结构,由此可以任意地调整氧化物半导体膜(或氧化物导电体膜)的电阻。
氧化物导电膜227中所含的氢与键合于金属原子的氧发生反应生成水,同时氧缺陷形成在发生氧脱离的晶格(或氧脱离的部分)。当氢进入该氧缺陷时,有时生成作为载流子的电子。另外,有时由于氢的一部分与键合于金属原子的氧键合而生成作为载流子的电子。因此,含有氢的氧化物导电膜227的载流子密度比氧化物半导体膜223高。
在形成有晶体管的沟道的氧化物半导体膜223中,优选尽可能地减少氢。具体而言,在氧化物半导体膜223中,使利用二次离子质谱分析法得到的氢浓度为2×1020atoms/cm3以下,优选为5×1019atoms/cm3以下,更优选为1×1019atoms/cm3以下,更优选小于5×1018atoms/cm3,更优选为1×1018atoms/cm3以下,进一步优选为5×1017atoms/cm3以下,更进一步优选为1×1016atoms/cm3以下。
另一方面,用作栅极的氧化物导电膜227的氢浓度或/及氧缺陷量比氧化物半导体膜223多且被低电阻化。
氧化物半导体膜223及氧化物导电膜227典型地由In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)等的金属氧化物形成。注意,氧化物半导体膜223及氧化物导电膜227具有透光性。
在氧化物半导体膜223为In-M-Zn氧化物的情况下,当In及M的和为100atomic%时,In为25atomic%以上且M低于75atomic%,或者In为34atomic%以上且M低于66atomic%。
氧化物半导体膜223的能隙为2eV以上,2.5eV以上或者3eV以上。
氧化物半导体膜223的厚度可以为3nm以上且200nm以下、3nm以上且100nm以下或者3nm以上且60nm以下。
当氧化物半导体膜223为In-M-Zn氧化物时,用于形成In-M-Zn氧化物的溅射靶材的金属元素的原子数比优选满足In≥M及Zn≥M。作为这种溅射靶材的金属元素的原子数比优选为In:M:Zn=1:1:1,In:M:Zn=1:1:1.2、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Zn=2:1:3、In:M:Zn=3:1:2等。在所形成的氧化物半导体膜223的原子数比中都包含上述溅射靶材中的金属元素的原子数比的±40%的范围内的变动。
此外,能够用于氧化物导电膜227的材料及氧化物导电膜227的形成方法可以应用于导电膜251及导电膜252。
《绝缘膜》
作为能够用于液晶显示装置所包括的各绝缘膜、保护层、间隔物等的绝缘材料,可以使用有机绝缘材料或无机绝缘材料。作为树脂,例如可以举出丙烯酸树脂、环氧树脂、聚酰亚胺树脂、聚酰胺树脂、聚酰胺-酰亚胺树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂等。作为无机绝缘膜,可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜及氧化钕膜等。
《导电膜》
除了晶体管的栅极、源极、漏极之外,作为液晶显示装置所包括的各布线及电极等导电膜,可以使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等金属、以这些金属为主要成分的合金的单层结构或叠层结构。例如,可以举出:在铝膜上层叠钛膜的两层结构、在钨膜上层叠钛膜的两层结构、在钼膜上层叠铜膜的两层结构、在包含钼和钨的合金膜上层叠铜膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜或氮化钛膜上层叠铝膜或铜膜进而在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜进而在其上形成钼膜或氮化钼膜的三层结构等。例如,当源电极225a及漏电极225b具有三层结构时,优选的是,作为第一层和第三层,形成钛、氮化钛、钼、钨、包含钼和钨的合金、包含钼和锆的合金、或由氮化钼构成的膜,作为第二层,形成由铜、铝、金、银、或者铜和锰的合金等低电阻材料形成的膜。此外,也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等具有透光性的导电材料。
另外,也可以通过上述氧化物半导体的电阻率控制方法形成导电膜。
《粘合层》
作为粘合层265可以使用热固化树脂、光固化树脂、双组分型固化树脂等固化树脂。例如可以使用丙烯酸树脂、聚氨酯树脂、环氧树脂或者具有硅氧烷键的树脂等。
《连接体》
作为连接体,例如可以使用各向异性导电膜(ACF:Anisotropic ConductiveFilm)或各向异性导电膏(ACP:Anisotropic Conductive Paste)等。
《着色膜》
着色膜是使指定波长范围的光透过的有色层。作为能够用于着色膜的材料,可以举出金属材料、树脂材料、包含颜料或染料的树脂材料等。
《遮光膜》
遮光膜设置在相邻的着色膜之间。遮光膜例如可以使用金属材料或者包含颜料或染料的树脂材料形成黑矩阵。另外,通过将遮光膜设置于驱动电路部等显示部之外的区域中,可以抑制起因于波导光等的非意图的漏光,所以是优选的。
[触摸面板模块]
下面,参照图22及图23A至图23C说明包括本发明的一个方式的液晶显示装置及IC的触摸面板模块。
图22示出触摸面板模块6500的方框图。触摸面板模块6500包括触摸面板6510及IC6520。可以将本发明的一个方式的液晶显示装置适用于触摸面板6510。
触摸面板6510包括显示部6511、输入部6512及栅极线驱动电路6513。显示部6511包括多个像素、多个数据线及多个栅极线,并且能够显示图像。输入部6512包括感测出感测对象对触摸面板6510的接触或接近的多个感测元件,并且能够被用作触摸传感器。栅极线驱动电路6513能够对显示部6511中的栅极线输出扫描信号。
在此,虽然为了便于说明,作为触摸面板6510的结构分开示出显示部6511和输入部6512,但是优选采用兼具显示图像的功能和触摸传感器的功能的所谓的In-Cell型触摸面板。本发明的一个方式的液晶显示装置是In-Cell型触摸面板,所以是优选的。
显示部6511优选具有HD(像素个数1280×720)、FHD(像素个数1920×1080)、WQHD(像素个数2560×1440)、WQXGA(像素个数2560×1600)、4K(像素个数3840×2160)、8K(像素个数7680×4320)等极高的分辨率。尤其优选具有4K、8K或更高的分辨率。另外,设置在显示部6511中的像素的密度(清晰度)优选为300ppi以上,更优选为500ppi以上,更优选为800ppi以上,进一步优选为1000ppi以上,更进一步优选为1200ppi以上。这样的具有高分辨率及高清晰度的显示部6511可以进一步提高便携式或家用等的个人用途中的真实感或纵深感等。
IC6520包括电路单元6501、数据线驱动电路6502、传感器驱动电路6503及检测电路6504。电路单元6501包括时序控制器6505及图像处理电路6506等。
数据线驱动电路6502能够对显示部6511中的数据线输出作为模拟信号的影像信号(也称为视频信号)。例如,数据线驱动电路6502可以具有组合移位寄存器电路和缓冲器电路的结构。另外,触摸面板6510可以包括与数据线连接的解复用器电路。
传感器驱动电路6503能够输出驱动输入部6512中的感测元件的信号。传感器驱动电路6503例如可以具有组合移位寄存器电路和缓冲器电路的结构。
检测电路6504能够对电路单元6501输出来自输入部6512中的感测元件的输出信号。例如,检测电路6504可以包括放大电路及模拟数据转换电路(ADC:Analog-DigitalConvertor)。此时,检测电路6504将从输入部6512输出的模拟信号转换为数字信号且输出到电路单元6501。
电路单元6501中的图像处理电路6506具有如下功能:生成并输出驱动触摸面板6510的显示部6511的信号;生成并输出驱动输入部6512的信号;以及分析从输入部6512输出的信号且将其输出到CPU6540。
具体而言,图像处理电路6506例如能够按照CPU6540的指令生成影像信号。另外,图像处理电路6506能够按照显示部6511的规格对影像信号进行信号处理来将其转换为模拟影像信号,并供应到数据线驱动电路6502。另外,图像处理电路6506能够按照CPU6540的指令生成对传感器驱动电路6503输出的驱动信号。图像处理电路6506还能够分析从检测电路6504输入的信号,并将其作为位置信息输出到CPU6540。
时序控制器6505能够根据被图像处理电路6506处理的影像信号等中的同步信号生成对栅极线驱动电路6513及传感器驱动电路6503输出的信号(时钟信号、起始脉冲信号等的信号),并将其输出。时序控制器6505也可以具有生成规定检测电路6504输出信号的时序的信号且将其输出的功能。在此,时序控制器6505优选输出分别与对栅极线驱动电路6513输出的信号以及对传感器驱动电路6503输出的信号同步的信号。尤其是,优选将改写显示部6511的像素的数据的期间和在输入部6512中感测的期间分开。例如,可以以将一个帧期间分为改写像素的数据的期间和感测期间的方式驱动触摸面板6510。另外,例如通过在一个帧期间中设置两个以上的感测期间,可以提高检测灵敏度及检测准确度。
图像处理电路6506例如可以包括处理器。例如,可以使用DSP(Digital SignalProcessor:数字信号处理器)、GPU(Graphics Processing Unit:图形处理器)等微处理器。微处理器也可以由FPGA(Field Programmable Gate Array:现场可编程门阵列)或FPAA(Field Programmable Analog Array:现场可编程模拟阵列)等PLD(Programmable LogicDevice:可编程逻辑器件)来构成。通过由处理器解释且执行来自各种程序的指令,进行各种数据处理或程序控制。有可能由处理器执行的程序可以被存储在处理器中的存储器区域,也可以被存储在另外设置的存储装置中。
此外,也可以将在其沟道形成区域中使用氧化物半导体而实现了极小的关态电流的晶体管用于触摸面板6510中的显示部6511或栅极线驱动电路6513、IC6520中的电路单元6501、数据线驱动电路6502、传感器驱动电路6503或检测电路6504或者设置在外部的CPU6540等。由于该晶体管的关态电流极小,所以通过将该晶体管用于保持流入用作存储元件的电容器的电荷(数据)的开关,可以确保数据的长期保持。例如,通过将该特性应用于图像处理电路6506的寄存器和高速缓冲存储器,可以仅在必要时使图像处理电路6506工作,而在其他情况下使之前的处理信息储存在该存储元件,从而实现常闭运算(normally offcomputing),由此可以实现触摸面板模块6500及安装有该触摸面板模块6500的电子设备的低功耗化。
注意,虽然在此示出电路单元6501包括时序控制器6505及图像处理电路6506的结构,但是也可以将图像处理电路6506或具有图像处理电路6506的一部分功能的电路设置在外部。或者,也可以由CPU6540承担图像处理电路6506的全部或一部分功能。例如,也可以采用电路单元6501包括数据线驱动电路6502、传感器驱动电路6503、检测电路6504及时序控制器6505的结构。
注意,虽然在此示出IC6520包括电路单元6501的例子,但是电路单元6501也可以不包括在IC6520内。此时,可以采用IC6520包括数据线驱动电路6502、传感器驱动电路6503及检测电路6504的结构。例如,当在触摸面板模块6500中安装多个IC时,可以另行设置电路单元6501而配置不包括电路单元6501的多个IC6520,也可以组合仅包括IC6520及数据线驱动电路6502的IC来配置。
如此,通过将驱动触摸面板6510的显示部6511的功能及驱动输入部6512的功能组合于一个IC中,可以减少安装在触摸面板模块6500中的IC的个数,由此可以降低成本。
图23A、图23B及图23C是安装有IC6520的触摸面板模块6500的示意图。
在图23A中,触摸面板模块6500包括衬底6531、对置衬底6532、多个FPC6533、IC6520及IC6530等。在衬底6531与对置衬底6532之间包括显示部6511、输入部6512及栅极线驱动电路6513。IC6520及IC6530以COG方式等安装方式安装在衬底6531上。
IC6530是在上述IC6520中仅包括数据线驱动电路6502或者包括数据线驱动电路6502及电路单元6501的IC。通过FPC6533从外部对IC6520和IC6530中的至少一个供应信号。还可以通过FPC6533从IC6520或IC6530向外部输出信号。
图23A例示出以夹着显示部6511的方式设置两个栅极线驱动电路6513的结构。并且示出除了IC6520还包括IC6530的结构。这样的结构可以适用于显示部6511的分辨率极高的情况。
图23B示出安装有一个IC6520及一个FPC6533的例子。如此,通过将功能集中于一个IC6520,可以减少构件的个数,所以是优选的。另外,在图23B中,示出沿着显示部6511的两个短边中的近于FPC6533一侧的边配置栅极线驱动电路6513的例子。
图23C例示出包括安装有图像处理电路6506等的PCB(Printed Circuit Board:印刷电路板)6534的结构。衬底6531上的IC6520、IC6530与PCB6534由FPC6533电连接。在此,IC6520也可以不包括上述图像处理电路6506。
此外,在图23A、图23B及图23C的各图中,IC6520及IC6530也可以不安装在衬底6531上而安装在FPC6533上。例如,IC6520及IC6530可以以COF方式或TAB方式等安装方式安装在FPC6533上。
如图23A及图23B所示,在显示部6511的短边一侧配置FPC6533及IC6520(及IC6530)等的结构能够实现窄边框化,因此例如可以适用于智能手机、移动电话或平板终端等电子设备。另外,如图23C所示的使用PCB6534的结构例如可以适用于电视装置、显示器装置、平板终端或笔记本型个人计算机等。
实施方式3
在本实施方式中,参照图24A至图28对本发明的一个方式的液晶显示装置的制造方法进行说明。在本实施方式中,主要对晶体管的制造方法进行说明。另外,关于各层的材料,可以参照实施方式2的说明。
首先,在衬底211上形成栅电极221。然后,在衬底211及栅电极221上形成包括绝缘膜106、107的绝缘膜213(参照图24A)。
在本实施方式中,作为衬底211使用玻璃衬底,作为栅电极221使用钨膜,作为绝缘膜106使用能够释放氢的氮化硅膜,作为绝缘膜107使用能够释放氧的氧化硅膜。
绝缘膜106具有抑制氧透过的阻挡膜的功能。例如,当对绝缘膜107、绝缘膜215、绝缘膜217和氧化物半导体膜223中的至少一个供应过剩氧时,绝缘膜106能够抑制氧透过。
与用作晶体管的沟道区域的氧化物半导体膜223接触的绝缘膜107优选为氧化物绝缘膜,并且该绝缘膜107优选包括包含超过化学计量组成的氧的区域(氧过剩区域)。换言之,绝缘膜107是能够释放氧的绝缘膜。此外,为了在绝缘膜107中设置氧过剩区域,例如可以在氧气氛下形成绝缘膜107。或者,也可以对成膜后的绝缘膜107引入氧而形成氧过剩区域。作为氧的引入方法,可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。
此外,当绝缘膜106和绝缘膜107中的一个或两个使用氧化铪时发挥如下效果。氧化铪的相对介电常数比氧化硅或氧氮化硅高。因此,通过使用氧化铪,与使用氧化硅的情况相比,可以使绝缘膜106和绝缘膜107中的一个或两个的厚度变大,由此,可以减少隧道电流所引起的泄漏电流。即,可以实现关态电流小的晶体管。再者,与具有非晶结构的氧化铪相比,具有结晶结构的氧化铪具有高相对介电常数。因此,为了形成关态电流小的晶体管,优选使用具有结晶结构的氧化铪。作为结晶结构的例子,可以举出单斜晶系或立方晶系等。注意,本发明的一个方式不局限于此。
注意,在本实施方式中,作为绝缘膜106形成氮化硅膜,作为绝缘膜107形成氧化硅膜。与氧化硅膜相比,氮化硅膜的相对介电常数较高且为了得到与氧化硅膜相等的静电容量所需要的厚度较大。通过作为被用作晶体管的栅极绝缘膜的绝缘膜213包括氮化硅膜,可以增加绝缘膜的物理厚度。因此,可以通过抑制晶体管的绝缘耐压的下降并提高绝缘耐压来抑制晶体管的静电破坏。
可以在衬底211上形成导电膜之后,以残留所希望的区域的方式对该导电膜进行图案化,然后对不需要的区域进行蚀刻,由此形成栅电极221。
接着,在绝缘膜213上的与栅电极221重叠的位置上形成氧化物半导体膜223(参照图24B)。
在本实施方式中,作为氧化物半导体膜223使用In-Ga-Zn氧化物膜(使用In:Ga:Zn=1:1:1.2的金属氧化物靶材形成的膜)。
可以在绝缘膜213上形成氧化物半导体膜之后,以残留所希望的区域的方式对该氧化物半导体膜进行图案化,然后对不需要的区域进行蚀刻,由此形成氧化物半导体膜223。
优选在形成氧化物半导体膜223之后进行加热处理。在如下条件下进行加热处理即可:以250℃以上且650℃以下的温度,优选以300℃以上且500℃以下的温度,更优选以350℃以上且450℃以下的温度,采用惰性气体气氛、包含10ppm以上的氧化性气体的气氛或减压气氛。此外,加热处理也可以在惰性气体气氛中进行热处理之后,在包含10ppm以上的氧化性气体的气氛中进行以便填补从氧化物半导体膜223脱离的氧。由于该加热处理,可以从绝缘膜106、107及氧化物半导体膜223中的至少一个去除氢、水等杂质。注意,该热处理也可以在将氧化物半导体膜223加工为岛状之前进行。
注意,为了对将氧化物半导体膜223用作沟道区域的晶体管赋予稳定的电特性,通过降低氧化物半导体膜223中的杂质浓度,来使氧化物半导体膜223成为本征或实质上本征是有效的。
可以在绝缘膜213及氧化物半导体膜223上形成导电膜,以残留所希望的区域的方式对该导电膜进行图案化,然后对不需要的区域进行蚀刻,由此在绝缘膜213及氧化物半导体膜223上形成源电极225a及漏电极225b(参照图24C)。
在本实施方式中,作为源电极225a及漏电极225b采用钨膜、铝膜和钛膜的三层的叠层结构。
另外,也可以在形成源电极225a及漏电极225b之后对氧化物半导体膜223的表面进行洗涤。作为该洗涤方法,例如可以举出使用磷酸等化学溶液的洗涤。通过使用磷酸等化学溶液进行洗涤,可以去除附着于氧化物半导体膜223表面的杂质(例如,包含在源电极225a及漏电极225b中的元素等)。注意,不一定需要进行该洗涤,根据情况可以不进行该洗涤。
另外,在形成源电极225a及漏电极225b的工序和上述洗涤工序中的一个或两个中,有时氧化物半导体膜223的从源电极225a及漏电极225b露出的区域变薄。
接着,在绝缘膜213、氧化物半导体膜223、源电极225a及漏电极225b上形成包括绝缘膜114、116的绝缘膜215。然后,以残留所希望的区域的方式对该绝缘膜215进行图案化,然后对不需要的区域进行蚀刻,由此形成开口部141(参照图24D)。
优选的是,在形成绝缘膜114之后,在不暴露于大气的状态下连续地形成绝缘膜116。在形成绝缘膜114之后,在不暴露于大气的状态下,调节源气体的流量、压力、高频功率和衬底温度中的一个以上而连续地形成绝缘膜116,由此可以减少绝缘膜114与绝缘膜116之间的界面处的来源于大气成分的杂质的浓度,并且可以使包含于绝缘膜114、116中的氧移动到氧化物半导体膜223中,从而可以降低氧化物半导体膜223中的氧缺陷量。
在绝缘膜116的形成工序中,绝缘膜114被用作氧化物半导体膜223的保护膜。因此,可以在减少对氧化物半导体膜223造成的损伤的同时使用功率密度高的高频功率形成绝缘膜116。
在本实施方式中,作为绝缘膜114、116使用能够释放氧的氧氮化硅膜。
与被用作晶体管的沟道区域的氧化物半导体膜223接触的绝缘膜114优选为氧化物绝缘膜,而使用能够释放氧的绝缘膜。能够释放氧的绝缘膜换句话说是具有含有超过化学计量组成的氧的区域(氧过剩区域)的绝缘膜。此外,为了在绝缘膜114中设置氧过剩区域,例如,可以在氧气氛下形成绝缘膜114。或者,也可以对成膜后的绝缘膜114引入氧,形成氧过剩区域。作为氧的引入方法,可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。
通过作为绝缘膜114使用能够释放氧的绝缘膜,可以将氧移动到被用作晶体管的沟道区域的氧化物半导体膜223中,而减少氧化物半导体膜223的氧缺陷量。例如,通过使用如下绝缘膜可以减少氧化物半导体膜223中的氧缺陷量,在该绝缘膜中利用热脱附谱分析(以下,称为TDS(Thermal Desorption Spectroscopy)分析)测得的膜表面温度为100℃以上且700℃以下或100℃以上且500℃以下的范围内的氧分子的释放量为1.0×1018分子/cm3以上。
此外,优选使绝缘膜114中的缺陷量较少,典型的是,通过ESR测得的起因于硅悬空键的在g=2.001处出现的信号的自旋密度优选为3×1017spins/cm3以下。这是因为,若绝缘膜114的缺陷密度高,氧则与该缺陷键合,而使绝缘膜114中的氧透过量减少。优选的是,在绝缘膜114与氧化物半导体膜223之间的界面的缺陷量较少,典型的是,利用ESR测得的起因于氧化物半导体膜223中的缺陷的在g值为1.89以上且1.96以下处出现的信号的自旋密度为1×1017spins/cm3以下,更优选为检测下限以下。
在绝缘膜114中,有时从外部进入绝缘膜114的氧全部移动到绝缘膜114的外部。或者,有时从外部进入绝缘膜114的氧的一部分残留在绝缘膜114内部。另外,有时在氧从外部进入绝缘膜114的同时,绝缘膜114所含有的氧移动到绝缘膜114的外部,由此在绝缘膜114中发生氧的移动。在形成能够使氧透过的氧化物绝缘膜作为绝缘膜114时,可以使从设置在绝缘膜114上的绝缘膜116脱离的氧经过绝缘膜114而移动到氧化物半导体膜223中。
此外,绝缘膜114可以使用起因于氮氧化物的态密度低的氧化物绝缘膜形成。注意,该起因于氮氧化物的态密度有时会形成在氧化物半导体膜的价带顶的能量(Ev_os)与氧化物半导体膜的导带底的能量(Ec_os)之间。作为上述氧化物绝缘膜,可以使用氮氧化物的释放量少的氧氮化硅膜或氮氧化物的释放量少的氧氮化铝膜等。
此外,在热脱附谱分析中,氮氧化物的释放量少的氧氮化硅膜是氨释放量比氮氧化物的释放量多的膜,典型的是氨分子的释放量为1×1018分子/cm3以上且5×1019分子/cm3以下。注意,该氨释放量是在进行膜表面温度为50℃以上且650℃以下,优选为50℃以上且550℃以下的加热处理时的释放量。
氮氧化物(NOx,x大于0且2以下,优选为1以上且2以下),典型的是NO2或NO在绝缘膜114等中形成能级。该能级位于氧化物半导体膜223的能隙中。由此,当氮氧化物扩散到绝缘膜114与氧化物半导体膜223之间的界面时,有时该能级在绝缘膜114一侧俘获电子。其结果,被俘获的电子留在绝缘膜114与氧化物半导体膜223之间的界面附近,由此使晶体管的阈值电压向正方向漂移。
另外,当进行加热处理时,氮氧化物与氨及氧起反应。当进行加热处理时,绝缘膜114所包含的氮氧化物与绝缘膜116所包含的氨起反应,由此绝缘膜114所包含的氮氧化物减少。因此,在绝缘膜114与氧化物半导体膜223之间的界面附近电子不容易被俘获。
通过作为绝缘膜114使用上述氧化物绝缘膜,可以降低晶体管的阈值电压的漂移,从而可以降低晶体管的电特性的变动。
通过进行晶体管的制造工序中的加热处理,典型的是低于400℃或低于375℃(优选为340℃以上且360℃以下)的加热处理,在利用100K以下的ESR对绝缘膜114进行测量而得到的质谱中,观察到g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号。在X带的ESR测定中,第一信号与第二信号之间的分割宽度(split width)及第二信号与第三信号之间的分割宽度大约为5mT。另外,g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总和低于1×1018spins/cm3,典型地为1×1017spins/cm3以上且低于1×1018spins/cm3
在100K以下的ESR谱中,g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号相当于起因于氮氧化物(NOx,x大于0且2以下,优选为1以上且2以下)的信号。作为氮氧化物的典型例子,有一氧化氮、二氧化氮等。即,g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总数越少,氧化物绝缘膜中的氮氧化物含量越少。
另外,利用SIMS对上述氧化物绝缘膜进行测量而得到的氮浓度为6×1020atoms/cm3以下。
通过在衬底温度为220℃以上且350℃以下的情况下利用使用硅烷及一氧化二氮的PECVD法形成上述氧化物绝缘膜,可以形成致密且硬度高的膜。
以与绝缘膜114接触的方式形成的绝缘膜116使用其氧含量超过化学计量组成的氧化物绝缘膜形成。通过加热,氧的一部分从其氧含量超过化学计量组成的氧化物绝缘膜中脱离。在热脱附谱分析中,其氧含量超过化学计量组成的氧化物绝缘膜的换算为氧原子的氧释放量为1.0×1019atoms/cm3以上,优选为3.0×1020atoms/cm3以上。注意,在上述TDS分析中,膜的表面温度优选为100℃以上且700℃以下或100℃以上且500℃以下。
此外,优选使绝缘膜116中的缺陷量较少,典型的是,通过ESR测得的起因于硅悬空键且在g=2.001处出现的信号的自旋密度低于1.5×1018spins/cm3,更优选为1×1018spins/cm3以下。由于绝缘膜116与绝缘膜114相比离氧化物半导体膜223更远,所以绝缘膜116的缺陷密度也可以高于绝缘膜114。
绝缘膜114的厚度可以为5nm以上且150nm以下,优选为5nm以上且50nm以下,更优选为10nm以上且30nm以下。绝缘膜116的厚度可以为30nm以上且500nm以下,优选为150nm以上且400nm以下。
另外,因为绝缘膜114及绝缘膜116可以使用相同种类材料形成,所以有时无法明确地确认到绝缘膜114与绝缘膜116之间的界面。因此,在本实施方式中,以虚线图示出绝缘膜114与绝缘膜116之间的界面。注意,在本实施方式中,虽然说明绝缘膜114与绝缘膜116的两层结构,但是不局限于此,例如,也可以采用绝缘膜114的单层结构、绝缘膜116的单层结构或三层以上的叠层结构。
另外,在形成绝缘膜114、116之后优选进行加热处理(以下,记载为第一加热处理)。通过第一加热处理,可以降低包含于绝缘膜114、116中的氮氧化物。此外,通过第一加热处理,可以将绝缘膜114、116中的氧的一部分移动到氧化物半导体膜223中以减少氧化物半导体膜223中的氧缺陷量。
将第一加热处理的温度典型地设定为低于400℃,优选低于375℃,更优选为150℃以上且350℃以下。第一加热处理可以在氮、氧、超干燥空气(水含量为20ppm以下,优选为1ppm以下,更优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行。优选在上述氮、氧、超干燥空气或稀有气体中不含有氢、水等。该加热处理可以使用电炉、RTA(RapidThermal Anneal:快速热退火)等。
以使漏电极225b露出的方式形成开口部141。作为开口部141的形成方法,例如可以使用干蚀刻法。开口部141的形成方法不局限于此,也可以使用湿蚀刻法、或干蚀刻法和湿蚀刻法的组合。注意,由于用来形成开口部141的蚀刻工序,而有可能减少漏电极225b的厚度。
接着,以覆盖开口部141的方式在绝缘膜116上形成将后面成为氧化物导电膜227的氧化物半导体膜(参照图25A、图25B)。
图25A是在绝缘膜116上形成氧化物半导体膜时的成膜装置内的截面示意图。图25A示意性地示出:作为成膜装置的溅射装置;在该溅射装置中设置的靶材193;在靶材193的下方形成的等离子体194。
首先,在形成氧化物半导体膜时,在包含氧气体的气氛下进行等离子体放电。此时,被形成氧化物半导体膜的绝缘膜116被添加氧。在形成氧化物半导体膜时,该气氛除了氧气体以外还可以混有惰性气体(例如,氦气体、氩气体、氙气体等)。例如,优选的是,使用氩气体和氧气体,使氧气体的流量比氩气体大。通过使氧气体的流量比氩气体大,可以适当地对绝缘膜116添加氧。例如,作为氧化物半导体膜的形成条件,可以使成膜气体整体中氧气体所占的比例为50%以上且100%以下,优选为80%以上且100%以下。
注意,在图25A中,以虚线箭头示意性地示出添加到绝缘膜116的氧或过剩氧。
形成氧化物半导体膜时的衬底温度为室温以上且低于340℃,优选为室温以上且300℃以下,更优选为100℃以上且250℃以下,进一步优选为100℃以上且200℃以下。通过利用加热形成氧化物半导体膜,可以提高氧化物半导体膜的结晶性。另一方面,当作为衬底211使用大型玻璃衬底(例如,第6代至第10代)且形成氧化物半导体膜时的衬底温度为150℃以上且低于340℃时,衬底211有时变形(歪曲或翘曲)。因此,当使用大型玻璃衬底时,通过将形成氧化物半导体膜时的衬底温度设定为100℃以上且低于150℃,可以抑制玻璃衬底的变形。
在本实施方式中,通过使用In-Ga-Zn金属氧化物靶材(In:Ga:Zn=1:3:6[原子数比])的溅射法形成氧化物半导体膜。
接着,将该氧化物半导体膜加工为所希望的形状,由此形成岛状的氧化物半导体膜227a(参照图25C)。
在绝缘膜116上形成氧化物半导体膜之后,以残留所希望的区域的方式对该氧化物半导体膜进行图案化,然后对不需要的区域进行蚀刻,由此可以形成氧化物半导体膜227a。
接着,在绝缘膜116及氧化物半导体膜227a上形成绝缘膜217(参照图26A)。
绝缘膜217具有能够阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜217,能够防止氧从氧化物半导体膜223扩散到外部并能够防止绝缘膜215所包含的氧扩散到外部,还能够抑制氢、水、碱金属、碱土金属等从外部侵入氧化物半导体膜223中。
绝缘膜217优选包含氢和氮中的一个或两个。作为绝缘膜217,例如优选使用氮化硅膜。例如,可以利用溅射法或PECVD法形成绝缘膜217。例如,当利用PECVD法形成绝缘膜217时,将衬底温度设定为低于400℃,优选低于375℃,更优选为180℃以上且350℃以下。通过将形成绝缘膜217时的衬底温度设定为上述范围,可以形成致密膜,所以是优选的。通过将形成绝缘膜217时的衬底温度设定为上述范围,可以将绝缘膜114、116中的氧或过剩氧移动到氧化物半导体膜223中。
注意,也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘膜代替对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮化物绝缘膜。作为对氧、氢、水等具有阻挡效果的氧化物绝缘膜,有氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。
在形成绝缘膜217之后,也可以进行与上述第一加热处理同等的加热处理(以下,称为第二加热处理)。如此,在当形成成为氧化物导电膜227的氧化物半导体膜时对绝缘膜116添加氧之后,通过以低于400℃的温度,优选以低于375℃的温度,更优选以180℃以上且350℃以下的温度进行加热处理,可以使绝缘膜116中的氧或过剩氧移动到氧化物半导体膜223中,从而可以填补氧化物半导体膜223中的氧缺陷。
在此,参照图27对向氧化物半导体膜223移动的氧进行说明。图27为示出因形成绝缘膜217时的衬底温度(典型的是低于375℃)或者形成绝缘膜217后的第二加热处理(典型的是低于375℃)而向氧化物半导体膜223移动的氧的模型图。注意,在图27中,由虚线的箭头表示向氧化物半导体膜223移动的氧(氧自由基、氧原子或者氧分子)。另外,图27是示出形成绝缘膜217之后的晶体管附近的截面图。
当氧从接触于图27所示的氧化物半导体膜223的膜(在此,为绝缘膜107及绝缘膜114)移动到氧化物半导体膜223时,氧缺陷被填补。尤其是,在本发明的一个方式的液晶显示装置中,在通过溅射法形成成为氧化物半导体膜223的氧化物半导体膜时,由于使用氧气体对绝缘膜107添加氧,因此绝缘膜107包含过剩氧区域。另外,在通过溅射法形成成为氧化物导电膜227的氧化物半导体膜时,由于使用氧气体对绝缘膜116添加氧,所以绝缘膜116具有过剩氧区域。由此,由于氧化物半导体膜223夹在该包含过剩氧区域的绝缘膜之间,所以被有效地填补氧缺陷。
另外,在绝缘膜107之下设置有绝缘膜106,在绝缘膜114、116之上设置有绝缘膜217。通过使用氧透过性低的材料,例如,氮化硅等形成绝缘膜106、217,可以将绝缘膜107、114、116所包含的氧封闭在氧化物半导体膜223一侧,所以可以有效地将氧移动到氧化物半导体膜223。
另外,绝缘膜217优选具有降低氧化物导电膜227的电阻率的功能。
通过形成包含氢和氮中的任何一个或两个的绝缘膜217,对接触于绝缘膜217的氧化物半导体膜227a添加氢和氮中的任何一个或两个。由此,氧化物半导体膜227a的载流子密度变高,而该氧化物半导体膜227a可以被用作氧化物导电膜。
注意,随着氧化物半导体膜227a的电阻率降低,在图26A之后的附图中,将氧化物半导体膜227a表示为氧化物导电膜227。
氧化物导电膜227的电阻率至少低于氧化物半导体膜223,优选为1×10-3Ωcm以上且低于1×104Ωcm,更优选为1×10-3Ωcm以上且低于1×10-1Ωcm。
接着,在绝缘膜217上形成绝缘膜219,以残留所希望的区域的方式对绝缘膜217、219进行图案化,然后对不需要的区域进行蚀刻,来形成开口部142(参照图26B)。
在本实施方式中,作为绝缘膜219,可以使用丙烯酸树脂。
以使漏电极225b露出的方式形成开口部142。作为开口部142的形成方法,例如可以使用干蚀刻法。注意,对于开口部142的形成方法不局限于此而可以采用湿蚀刻法或组合干蚀刻法和湿蚀刻法的形成方法。另外,有时由于形成开口部142的蚀刻工序而可以减少漏电极225b的厚度。
另外,也可以不进行上述形成开口部141的工序而在形成开口部142的工序中在绝缘膜114、116、217、219中形成开口部。通过采用这样的工序,可以缩短本发明的一个方式的液晶显示装置的制造工序,因此可以抑制制造成本。
接着,以覆盖开口部142的方式在绝缘膜219上形成导电膜,以残留所希望的区域的方式对该导电膜进行图案化,然后对不需要的区域进行蚀刻来形成导电膜251。并且,在导电膜251上形成绝缘膜253。接着,在绝缘膜253上形成导电膜,以残留所希望的区域的方式对该导电膜进行图案化,然后对不需要的区域进行蚀刻,由此形成导电膜255。并且,在绝缘膜253及导电膜255上形成导电膜,以残留所希望的区域的方式对该导电膜进行图案化,然后对不需要的区域进行蚀刻,由此形成导电膜252(参照图26C)。
在本实施方式中,作为导电膜251及导电膜252使用ITO膜,作为绝缘膜253使用氮化硅膜,作为导电膜255使用银、钯和铜的合金(也称为Ag-Pd-Cu、APC)膜。
虽然对导电膜252和导电膜255的形成顺序没有特别的限制,但是优选的是,在形成导电膜252之前形成导电膜255。通过对导电膜255进行蚀刻,可以抑制导电膜252受到损伤等。
另外,也可以通过利用与氧化物导电膜227同样的方法并使用氧化物半导体膜,来形成导电膜251。此时,作为形成在导电膜251上的绝缘膜253,可以适用能够用于绝缘膜217的材料。另外,也可以通过形成氧化物半导体膜并对该氧化物半导体膜进行降低电阻率的处理,来形成导电膜252。
通过上述工序,可以制造图18B所示的晶体管203a和液晶元件的一对电极。
注意,虽然图26C示出设置有绝缘膜219的结构,但是也可以采用不设置绝缘膜219的结构(参照图28)。
实施方式4
在本实施方式中,参照图29A至图32D说明能够应用于本发明的一个方式的液晶显示装置的晶体管。另外,关于各层的材料,可以参照实施方式2的说明。
<晶体管的结构例子1>
图29A是晶体管270的俯视图,图29B是沿着图29A所示的点划线A1-A2的截面图,图29C是沿着点划线B1-B2的截面图。另外,有时将点划线A1-A2方向称为沟道长度方向,将点划线B1-B2方向称为沟道宽度方向。
晶体管270包括:衬底502上的被用作第一栅电极的导电膜504;衬底502及导电膜504上的绝缘膜506;绝缘膜506上的绝缘膜507;绝缘膜507上的氧化物半导体膜508;与氧化物半导体膜508电连接的被用作源电极的导电膜512a;与氧化物半导体膜508电连接的被用作漏电极的导电膜512b;氧化物半导体膜508、导电膜512a、512b上的绝缘膜514、516;以及绝缘膜516上的氧化物导电膜511b。另外,在氧化物导电膜511b上设置绝缘膜518。
在晶体管270中,绝缘膜514及绝缘膜516具有作为晶体管270的第二栅极绝缘膜的功能。氧化物半导体膜511a通过形成在绝缘膜514及绝缘膜516中的开口部552c与导电膜512b连接。氧化物半导体膜511a例如具有显示元件的像素电极的功能。另外,在晶体管270中,氧化物导电膜511b具有作为第二栅电极(也称为背栅电极)的功能。
如图29C所示,氧化物导电膜511b通过设置于绝缘膜506、507、绝缘膜514及绝缘膜516中的开口部552a、552b连接到被用作第一栅电极的导电膜504。因此,对导电膜504和氧化物导电膜511b供应相同的电位。
另外,在本实施方式中例示出形成开口部552a、552b使氧化物导电膜511b与导电膜504连接的结构,但是不局限于此。例如,也可以采用仅形成开口部552a和开口部552b中的任一个而使氧化物导电膜511b与导电膜504连接的结构,或者,不形成开口部552a和开口部552b而不使氧化物导电膜511b与导电膜504连接的结构。当采用不使氧化物导电膜511b与导电膜504连接的结构时,可以对氧化物导电膜511b和导电膜504分别供应不同的电位。
如图29B所示,氧化物半导体膜508位于与被用作第一栅电极的导电膜504及被用作第二栅电极的氧化物导电膜511b的每一个相对的位置,并被夹在两个被用作栅电极的导电膜之间。被用作第二栅电极的氧化物导电膜511b的沟道长度方向的长度及沟道宽度方向的长度分别大于氧化物半导体膜508的沟道长度方向的长度及沟道宽度方向的长度,并且,氧化物导电膜511b隔着绝缘膜514及绝缘膜516覆盖整个氧化物半导体膜508。此外,因为被用作第二栅电极的氧化物导电膜511b通过形成于绝缘膜506、507、绝缘膜514及绝缘膜516中的开口部552a、552b连接到被用作第一栅电极的导电膜504,所以氧化物半导体膜508的沟道宽度方向的侧面隔着绝缘膜514及绝缘膜516与被用作第二栅电极的氧化物导电膜511b相对。
换言之,在晶体管270的沟道宽度方向上,被用作第一栅电极的导电膜504与被用作第二栅电极的氧化物导电膜511b通过形成于被用作栅极绝缘膜的绝缘膜506、507及被用作第二栅极绝缘膜的绝缘膜514、516中的开口部相互连接,并且,该导电膜504及该氧化物导电膜511b隔着被用作栅极绝缘膜的绝缘膜506、507及被用作第二栅极绝缘膜的绝缘膜514、绝缘膜516围绕氧化物半导体膜508。
通过采用上述结构,利用被用作第一栅电极的导电膜504及被用作第二栅电极的氧化物导电膜511b的电场电围绕晶体管270所包括的氧化物半导体膜508。如晶体管270,可以将利用第一栅电极及第二栅电极的电场电围绕形成沟道区域的氧化物半导体膜的晶体管的装置结构称为surrounded channel(s-channel)结构。
因为晶体管270具有s-channel结构,所以可以通过利用被用作第一栅电极的导电膜504对氧化物半导体膜508有效地施加用来引起沟道的电场。由此,晶体管270的电流驱动能力得到提高,从而可以得到较高的通态电流(on-state current)特性。此外,由于可以增加通态电流,所以可以使晶体管270微型化。另外,由于晶体管270具有被用作第一栅电极的导电膜504及被用作第二栅电极的氧化物导电膜511b围绕的结构,所以可以提高晶体管270的机械强度。
<晶体管的结构例子2>
图30A和图30B是图29B和图29C所示的晶体管270的变形例子的截面图。图30C和图30D是图29B和图29C所示的晶体管270的变形例子的截面图。
图30A及图30B所示的晶体管270A除了氧化物半导体膜508具有三层结构之外具有与图29B及图29C所示的晶体管270相同的结构。具体而言,晶体管270A所具有的氧化物半导体膜508包括氧化物半导体膜508a、氧化物半导体膜508b以及氧化物半导体膜508c。
图30C及图30D所示的晶体管270B除了氧化物半导体膜508具有两层结构之外具有与图29B及图29C所示的晶体管270相同的结构。具体而言,晶体管270B所具有的氧化物半导体膜508包括氧化物半导体膜508b及氧化物半导体膜508c。
在此,参照图31A和图31B说明氧化物半导体膜508以及接触于氧化物半导体膜508的绝缘膜的能带图。
图31A是叠层体的膜厚度方向上的能带图的一个例子,该叠层体具有绝缘膜507、氧化物半导体膜508a、508b、508c以及绝缘膜514。图31B是叠层体的膜厚度方向上的能带图的一个例子,该叠层体具有绝缘膜507、氧化物半导体膜508b、508c以及绝缘膜514。在能带图中,为了容易理解,示出绝缘膜507、氧化物半导体膜508a、508b、508c及绝缘膜514的导带底的能级(Ec)。
在图31A的能带图中,作为绝缘膜507、514使用氧化硅膜,作为氧化物半导体膜508a使用利用金属元素的原子数比为In:Ga:Zn=1:1:1.2的金属氧化物靶材而形成的氧化物半导体膜,作为氧化物半导体膜508b使用利用金属元素的原子数比为In:Ga:Zn=4:2:4.1的金属氧化物靶材而形成的氧化物半导体膜,作为氧化物半导体膜508c使用利用金属元素的原子数比为In:Ga:Zn=1:1:1.2的金属氧化物靶材而形成的氧化物半导体膜。
在图31B的能带图中,作为绝缘膜507、514使用氧化硅膜,作为氧化物半导体膜508b使用利用金属元素的原子数比为In:Ga:Zn=4:2:4.1的金属氧化物靶材而形成的氧化物半导体膜,作为氧化物半导体膜508c使用利用金属元素的原子数比为In:Ga:Zn=1:1:1.2的金属氧化物靶材而形成的氧化物半导体膜。
如图31A和图31B所示,在氧化物半导体膜508a、508b、508c中,导带底的能级平缓地变化。换言之,可以说连续地变化或连续接合。为了实现这种带结构,使在氧化物半导体膜508a与氧化物半导体膜508b之间的界面处或氧化物半导体膜508b与氧化物半导体膜508c之间的界面处不存在形成陷阱中心或复合中心等缺陷能级的杂质。
为了在氧化物半导体膜508a与氧化物半导体膜508b之间以及在氧化物半导体膜508b与氧化物半导体膜508c之间形成连续接合,需要使用具备装载闭锁室的多腔室成膜装置(溅射装置)以使各膜不暴露于大气中的方式连续地层叠。
通过采用图31A和图31B所示的结构,氧化物半导体膜508b成为阱(well),并且在使用上述叠层结构的晶体管中,沟道区域形成在氧化物半导体膜508b中。
通过设置氧化物半导体膜508a、508c,可以使会形成在氧化物半导体膜508b中的陷阱能级远离氧化物半导体膜508b。
有时与被用作沟道区域的氧化物半导体膜508b的导带底能级(Ec)相比,陷阱能级离真空能级更远,而有时在陷阱能级中容易积累电子。当电子积累在陷阱能级中时,成为负固定电荷,导致晶体管的阈值电压向正方向漂移。因此,优选采用陷阱能级比氧化物半导体膜508b的导带底能级(Ec)接近于真空能级的结构。通过采用上述结构,电子不容易积累在陷阱能级,所以能够增大晶体管的通态电流,并且还能够提高场效应迁移率。
氧化物半导体膜508a、508c与氧化物半导体膜508b相比导带底的能级更接近于真空能级,典型的是,氧化物半导体膜508b的导带底能级与氧化物半导体膜508a、508c的导带底能级之差为0.15eV以上或0.5eV以上,且为2eV以下或1eV以下。换言之,氧化物半导体膜508a、508c的电子亲和势与氧化物半导体膜508b的电子亲和势之差为0.15eV以上或0.5eV以上,且为2eV以下或1eV以下。
通过具有上述结构,氧化物半导体膜508b成为主要电流路径。就是说,氧化物半导体膜508b被用作沟道区域,氧化物半导体膜508a、508c被用作氧化物绝缘膜。此外,由于氧化物半导体膜508a、508c包含形成沟道区域的氧化物半导体膜508b所包含的金属元素中的一种以上,所以在氧化物半导体膜508a与氧化物半导体膜508b之间的界面处或在氧化物半导体膜508b与氧化物半导体膜508c之间的界面处不容易产生界面散射。由此,在该界面处载流子的移动不被阻碍,因此晶体管的场效应迁移率得到提高。
注意,为了防止氧化物半导体膜508a、508c被用作沟道区域的一部分,氧化物半导体膜508a、508c使用导电率够低的材料。因此,根据其物性及/或功能可以将氧化物半导体膜508a、508c称为氧化物绝缘膜。或者,氧化物半导体膜508a、508c使用其电子亲和势(真空能级与导带底能级之差)低于氧化物半导体膜508b且其导带底能级与氧化物半导体膜508b的导带底能级有差异(能带偏移)的材料。此外,为了抑制产生起因于漏电压值的阈值电压之间的差异,氧化物半导体膜508a、508c的导带底能级优选比氧化物半导体膜508b的导带底能级更接近于真空能级。例如,氧化物半导体膜508b的导带底能级与氧化物半导体膜508a、508c的导带底能级之差优选为0.2eV以上,更优选为0.5eV以上。
氧化物半导体膜508a、508c优选不具有尖晶石型结晶结构。在氧化物半导体膜508a、508c中具有尖晶石型结晶结构时,导电膜512a、512b的构成元素有时会在该尖晶石型结晶结构与其他区域之间的界面处扩散到氧化物半导体膜508b中。注意,在氧化物半导体膜508a、508c为CAAC-OS的情况下,阻挡导电膜512a、512b的构成元素如铜元素的性质得到提高,所以是优选的。
氧化物半导体膜508a、508c的厚度大于或等于能够抑制导电膜512a、512b的构成元素扩散到氧化物半导体膜508b的厚度且小于从绝缘膜514向氧化物半导体膜508b的氧的供应被抑制的厚度。例如,当氧化物半导体膜508a、508c的厚度为10nm以上时,能够抑制导电膜512a、512b的构成元素扩散到氧化物半导体膜508b。另外,当氧化物半导体膜508a、508c的厚度为100nm以下时,能够高效地从绝缘膜514向氧化物半导体膜508b供应氧。
另外,在本实施方式中,示出作为氧化物半导体膜508a、508c使用利用其金属元素的原子数比为In:Ga:Zn=1:1:1.2的金属氧化物靶材形成的氧化物半导体膜的结构,但是不局限于此。例如,作为氧化物半导体膜508a、508c,也可以使用如下氧化物半导体膜:该氧化物半导体膜利用In:Ga:Zn=1:1:1[原子数比]、In:Ga:Zn=1:3:2[原子数比]、In:Ga:Zn=1:3:4[原子数比]或In:Ga:Zn=1:3:6[原子数比]的金属氧化物靶材形成。
当作为氧化物半导体膜508a、508c使用利用In:Ga:Zn=1:1:1[原子数比]的金属氧化物靶材形成的氧化物半导体膜时,在氧化物半导体膜508a、508c中有时为In:Ga:Zn=1:β1(0<β1≤2):β2(0<β2≤3)。当作为氧化物半导体膜508a、508c使用利用In:Ga:Zn=1:3:4[原子数比]的金属氧化物靶材形成的氧化物半导体膜时,在氧化物半导体膜508a、508c中有时为In:Ga:Zn=1:β3(1≤β3≤5):β4(2≤β4≤6)。当作为氧化物半导体膜508a、508c使用利用In:Ga:Zn=1:3:6[原子数比]的金属氧化物靶材形成的氧化物半导体膜时,在氧化物半导体膜508a、508c中有时为In:Ga:Zn=1:β5(1≤β5≤5):β6(4≤β6≤8)。
在附图中,示出晶体管270所包括的氧化物半导体膜508、晶体管270A及晶体管270B所包括的氧化物半导体膜508c各自的不与导电膜512a、512b重叠的区域变薄,换言之,氧化物半导体膜的一部分具有凹部的形状。但是,本发明的一个方式不局限于此,氧化物半导体膜的不与导电膜512a、512b重叠的区域也可以没有凹部。图32A和图32B示出这种情况的例子。图32A和图32B是示出晶体管的一个例子的截面图。注意,图32A和图32B示出上述的晶体管270B的氧化物半导体膜508没有凹部的结构。
另外,如图32C和图32D所示,也可以预先将氧化物半导体膜508c的厚度设定为薄于氧化物半导体膜508b的厚度,并且在氧化物半导体膜508c及绝缘膜507上形成绝缘膜519。此时,在绝缘膜519中形成使氧化物半导体膜508c与导电膜512a及导电膜512b接触的开口部。绝缘膜519可以利用与绝缘膜514相同的材料、相同的形成方法形成。
此外,本实施方式的晶体管的结构可以自由地相互组合。
实施方式5
在本实施方式中,参照图33A至图37对氧化物半导体进行说明。
<氧化物半导体的结构>
以下,对氧化物半导体的结构进行说明。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-likeoxide semiconductor)及非晶氧化物半导体等。
从其他观点看来,氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体,有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS等。
一般而言,非晶结构具有如下特征:具有各向同性而不具有不均匀结构;处于亚稳态且原子的配置没有被固定化;键角不固定;具有短程有序而不具有长程有序;等。
即,不能将稳定的氧化物半导体称为完全非晶(completely amorphous)氧化物半导体。另外,不能将不具有各向同性(例如,在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。另一方面,a-like OS不具有各向同性但却是具有空洞(void)的不稳定结构。在不稳定这一点上,a-like OS在物性上接近于非晶氧化物半导体。
〈CAAC-OS〉
首先,说明CAAC-OS。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
说明使用X射线衍射(XRD:X-Ray Diffraction)装置对CAAC-OS进行分析时的情况。例如,当利用out-of-plane法分析包含分类为空间群R-3m的InGaZnO4结晶的CAAC-OS的结构时,如图33A所示,在衍射角(2θ)为31°附近出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面,由此可确认到在CAAC-OS中结晶具有c轴取向性,并且c轴朝向大致垂直于形成CAAC-OS的膜的面(也称为被形成面)或顶面的方向。注意,除了2θ为31°附近的峰值以外,有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值起因于分类为空间群Fd-3m的结晶结构。因此,优选的是,在CAAC-OS中不出现该峰值。
另一方面,当利用从平行于被形成面的方向使X射线入射到样品的in-plane法分析CAAC-OS的结构时,在2θ为56°附近出现峰值。该峰值来源于InGaZnO4结晶的(110)面。并且,即使将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描),也如图33B所示的那样观察不到明确的峰值。另一方面,当对单晶InGaZnO4将2θ固定为56°附近来进行φ扫描时,如图33C所示,观察到来源于相等于(110)面的结晶面的六个峰值。因此,由使用XRD的结构分析可以确认到CAAC-OS中的a轴和b轴的取向没有规律性。
接着,说明利用电子衍射分析的CAAC-OS。例如,当对包含InGaZnO4结晶的CAAC-OS在平行于CAAC-OS的被形成面的方向上入射束径为300nm的电子束时,有可能出现图33D所示的衍射图案(也称为选区电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此,电子衍射也示出CAAC-OS所包含的颗粒具有c轴取向性,并且c轴朝向大致垂直于被形成面或顶面的方向。另一方面,图33E示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时的衍射图案。从图33E观察到环状的衍射图案。因此,使用束径为300nm的电子束的电子衍射也示出CAAC-OS所包含的颗粒的a轴和b轴不具有取向性。可以认为图33E中的第一环起因于InGaZnO4结晶的(010)面和(100)面等。另外,可以认为图33E中的第二环起因于(110)面等。
另外,在利用透射电子显微镜(TEM:Transmission Electron Microscope)观察所获取的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中,可以观察到多个颗粒。然而,即使在高分辨率TEM图像中,有时也观察不到颗粒与颗粒之间的明确的边界,即晶界(grain boundary)。因此,可以说在CAAC-OS中,不容易发生起因于晶界的电子迁移率的降低。
图34A示出从大致平行于样品面的方向观察所获取的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(Spherical Aberration Corrector)功能得到高分辨率TEM图像。尤其将利用球面像差校正功能获取的高分辨率TEM图像称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜JEM-ARM200F等观察Cs校正高分辨率TEM图像。
从图34A可确认到其中金属原子排列为层状的颗粒。并且可知一个颗粒的尺寸为1nm以上或者3nm以上。因此,也可以将颗粒称为纳米晶(nc:nanocrystal)。另外,也可以将CAAC-OS称为具有CANC(C-Axis Aligned nanocrystals:c轴取向纳米晶)的氧化物半导体。颗粒反映CAAC-OS膜的被形成面或顶面的凸凹并平行于CAAC-OS的被形成面或顶面。
另外,图34B及图34C示出从大致垂直于样品面的方向观察所获取的CAAC-OS的平面的Cs校正高分辨率TEM图像。图34D及图34E是通过对图34B及图34C进行图像处理得到的图像。下面说明图像处理的方法。首先,通过对图34B进行快速傅里叶变换(FFT:FastFourier Transform)处理,获取FFT图像。接着,以保留所获取的FFT图像中的离原点2.8nm-1至5.0nm-1的范围的方式进行掩模处理。接着,对经过掩模处理的FFT图像进行快速傅立叶逆变换(IFFT:Inverse Fast Fourier Transform)处理而获取经过处理的图像。将所获取的图像称为FFT滤波图像。FFT滤波图像是从Cs校正高分辨率TEM图像中提取出周期分量的图像,其示出晶格排列。
在图34D中,以虚线示出晶格排列被打乱的部分。由虚线围绕的区域是一个颗粒。并且,以虚线示出的部分是颗粒与颗粒的联结部。虚线呈现六角形,由此可知颗粒为六角形。注意,颗粒的形状并不局限于正六角形,不是正六角形的情况较多。
在图34E中,以点线示出晶格排列一致的区域与其他晶格排列一致的区域之间的部分。在点线附近也无法确认到明确的晶界。当以点线附近的晶格点为中心周围的晶格点相接时,可以形成畸变的六角形、五角形或/及七角形等。即,可知通过使晶格排列畸变,可抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变:在a-b面方向上的原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等。
如上所示,CAAC-OS具有c轴取向性,其多个颗粒(纳米晶)在a-b面方向上连结而结晶结构具有畸变。因此,也可以将CAAC-OS称为CAA crystal(c-axis-aligned a-b-plane-anchored crystal)。
CAAC-OS是结晶性高的氧化物半导体。氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低,因此可以说CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化物半导体。
此外,杂质是指氧化物半导体的主要成分以外的元素,诸如氢、碳、硅和过渡金属元素等。例如,与氧的键合力比构成氧化物半导体的金属元素强的硅等元素会夺取氧化物半导体中的氧,由此打乱氧化物半导体的原子排列,导致结晶性下降。另外,由于铁或镍等重金属、氩、二氧化碳等的原子半径(或分子半径)大,所以会打乱氧化物半导体的原子排列,导致结晶性下降。
当氧化物半导体包含杂质或缺陷时,其特性有时会因光或热等发生变动。例如,包含于氧化物半导体的杂质有时会成为载流子陷阱或载流子发生源。例如,氧化物半导体中的氧缺陷有时会成为载流子陷阱或因俘获氢而成为载流子发生源。
杂质及氧缺陷少的CAAC-OS是载流子密度低的氧化物半导体。具体而言,可以使用载流子密度小于8×1011/cm3,优选小于1×1011/cm3,更优选小于1×1010/cm3,且是1×10-9/cm3以上的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。即,可以说CAAC-OS是具有稳定特性的氧化物半导体。
nc-OS
接着,对nc-OS进行说明。
说明使用XRD装置对nc-OS进行分析的情况。例如,当利用out-of-plane法分析nc-OS的结构时,不出现表示取向性的峰值。换言之,nc-OS的结晶不具有取向性。
另外,例如,当使包含InGaZnO4结晶的nc-OS薄片化,并在平行于被形成面的方向上使束径为50nm的电子束入射到厚度为34nm的区域时,观察到如图35A所示的环状衍射图案(纳米束电子衍射图案)。另外,图35B示出将束径为1nm的电子束入射到相同的样品时的衍射图案(纳米束电子衍射图案)。从图35B观察到环状区域内的多个斑点。因此,nc-OS在入射束径为50nm的电子束时观察不到秩序性,但是在入射束径为1nm的电子束时确认到秩序性。
另外,当使束径为1nm的电子束入射到厚度小于10nm的区域时,如图35C所示,有时观察到斑点被配置为准正六角形的电子衍射图案。由此可知,nc-OS在厚度小于10nm的范围内包含秩序性高的区域,即结晶。注意,因为结晶朝向各种各样的方向,所以也有观察不到有规律性的电子衍射图案的区域。
图35D示出从大致平行于被形成面的方向观察到的nc-OS的截面的Cs校正高分辨率TEM图像。在nc-OS的高分辨率TEM图像中有如由辅助线所示的部分那样能够观察到结晶部的区域和观察不到明确的结晶部的区域。nc-OS所包含的结晶部的尺寸为1nm以上且10nm以下,尤其大多为1nm以上且3nm以下。注意,有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体(microcrystalline oxide semiconductor)。例如,在nc-OS的高分辨率TEM图像中,有时无法明确地观察到晶界。注意,纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此,下面有时将nc-OS的结晶部称为颗粒。
如此,在nc-OS中,微小的区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外,nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此,在膜整体中观察不到取向性。所以,有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。
另外,由于在颗粒(纳米晶)之间结晶取向没有规律性,所以也可以将nc-OS称为包含RANC(Random Aligned nanocrystals:无规取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals:无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此,nc-OS的缺陷态密度比a-like OS或非晶氧化物半导体低。但是,在nc-OS中的不同的颗粒之间观察不到晶体取向的规律性。所以,nc-OS的缺陷态密度比CAAC-OS高。
<a-like OS>
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。
图36A和图36B示出a-like OS的高分辨率截面TEM图像。图36A示出电子照射开始时的a-like OS的高分辨率截面TEM图像。图36B示出照射4.3 108e-/nm2的电子(e-)之后的a-like OS的高分辨率截面TEM图像。由图36A和图36B可知,a-like OS从电子照射开始时被观察到在纵向方向上延伸的条状明亮区域。另外,可知明亮区域的形状在照射电子之后变化。明亮区域被估计为空洞或低密度区域。
由于a-like OS包含空洞,所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构,下面示出电子照射所导致的结构变化。
作为样品,准备a-like OS、nc-OS和CAAC-OS。每个样品都是In-Ga-Zn氧化物。
首先,取得各样品的高分辨率截面TEM图像。由高分辨率截面TEM图像可知,每个样品都具有结晶部。
已知InGaZnO4结晶的单位晶格具有所包括的三个In-O层和六个Ga-Zn-O层共计九个层在c轴方向上以层状层叠的结构。这些彼此靠近的层之间的间隔与(009)面的晶格表面间隔(也称为d值)几乎相等,由结晶结构分析求出其值为0.29nm。由此,以下可以将晶格条纹的间隔为0.28nm以上且0.30nm以下的部分看作InGaZnO4结晶部。晶格条纹对应于InGaZnO4结晶的a-b面。
图37示出调查了各样品的结晶部(22至30处)的平均尺寸的例子。注意,结晶部尺寸对应于上述晶格条纹的长度。由图37可知,在a-like OS中,结晶部根据有关取得TEM图像等的电子的累积照射量逐渐变大。由图37可知,在利用TEM的观察初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在电子(e-)的累积照射量为4.2×108e-/nm2时生长到1.9nm左右。另一方面,可知nc-OS和CAAC-OS在开始电子照射时到电子的累积照射量为4.2×108e-/nm2的范围内,结晶部的尺寸都没有变化。由图37可知,无论电子的累积照射量如何,nc-OS及CAAC-OS的结晶部尺寸分别为1.3nm左右及1.8nm左右。此外,使用日立透射电子显微镜H-9000NAR进行电子束照射及TEM的观察。作为电子束照射条件,加速电压为300kV;电流密度为6.7×105e-/(nm2·s);照射区域的直径为230nm。
如此,有时电子照射引起a-like OS中的结晶部的生长。另一方面,在nc-OS和CAAC-OS中,几乎没有电子照射所引起的结晶部的生长。也就是说,a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。
此外,由于a-like OS包含空洞,所以其密度比nc-OS及CAAC-OS低。具体地,a-likeOS的密度为具有相同组成的单晶的78.6%以上且小于92.3%。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶的92.3%以上且小于100%。注意,难以形成其密度小于单晶的密度的78%的氧化物半导体。
例如,在原子数比满足In:Ga:Zn=1:1:1的氧化物半导体中,具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此,例如,在原子数比满足In:Ga:Zn=1:1:1的氧化物半导体中,a-like OS的密度为5.0g/cm3以上且小于5.9g/cm3。另外,例如,在原子数比满足In:Ga:Zn=1:1:1的氧化物半导体中,nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且小于6.3g/cm3
注意,当不存在相同组成的单晶时,通过以任意比例组合组成不同的单晶,可以估计出相当于所希望的组成的单晶的密度。根据组成不同的单晶的组合比例使用加权平均估计出相当于所希望的组成的单晶的密度即可。注意,优选尽可能减少所组合的单晶的种类来估计密度。
<CAC-OS的构成>
以下,对可用于本发明的一个方式所公开的晶体管中的CAC(Cloud AlignedComplementary)-OS的构成进行说明。
在本说明书等中,金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor,也可以简称为OS)等。例如,在将金属氧化物用于晶体管的活性层的情况下,有时将该金属氧化物称为氧化物半导体。换言之,可以将OS FET称为包含氧化物或氧化物半导体的晶体管。
在本说明书中,将如下金属氧化物定义为CAC(Cloud Aligned Complementary)-OS(Oxide Semiconductor)或CAC-metal oxide:金属氧化物中具有导电体的功能的区域和具有电介质的功能的区域混合而使金属氧化物在整体上具有半导体的功能。
换言之,CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成,其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下,优选为0.5nm以上且3nm以下或近似的尺寸。注意,在下面也将在氧化物半导体中一个或多个元素不均匀地分布且包含该元素的区域混合的状态称为马赛克(mosaic)状或补丁(patch)状,该区域的尺寸为0.5nm以上且10nm以下,优选为0.5nm以上且3nm以下或近似的尺寸。
包含不均匀地分布的特定的元素的区域的物理特性由该元素所具有的性质决定。例如,包含不均匀地分布的包含在金属氧化物中的元素中更趋于成为绝缘体的元素的区域成为电介质区域。另一方面,包含不均匀地分布的包含在金属氧化物中的元素中更趋于成为导体的元素的区域成为导电体区域。当导电体区域及电介质区域以马赛克状混合时,该材料具有半导体的功能。
换言之,本发明的一个方式中的金属氧化物是物理特性不同的材料混合的基质复合材料(matrix composite)或金属基质复合材料(metal matrix composite)的一种。
氧化物半导体优选至少包含铟。尤其优选包含铟及锌。除此之外,也可以还包含元素M(M是选自镓、铝、硅、硼、钇、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)。
例如,In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中,尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下,称为InOX1(X1为大于0的实数))或铟锌氧化物(以下,称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))等以及镓氧化物(以下,称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下,称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状,且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下,也称为云状)。
换言之,CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中,例如,当第一区域的In与元素M的原子数比大于第二区域的In与元素M的原子数比时,第一区域的In浓度高于第二区域。
注意,IGZO是通称,有时是指包含In、Ga、Zn及O的化合物。作为典型例子,可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1,m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面,CAC-OS与氧化物半导体的材料构成有关。CAC-OS是指如下构成:在包含In、Ga、Zn及O的材料构成中,一部分中观察到以Ga为主要成分的纳米粒子状区域,一部分中观察到以In为主要成分的纳米粒子状区域,并且,这些区域分别以马赛克状无规律地分散。因此,在CAC-OS中,结晶结构是次要因素。
CAC-OS不包含组成不同的二种以上的膜的叠层结构。例如,不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意,有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、硅、硼、钇、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下,CAC-OS是指如下结构:一部分中观察到以该元素为主要成分的纳米粒子状区域,一部分中观察到以In为主要成分的纳米粒子状区域,并且,这些区域以马赛克状无规律地分散。
<CAC-OS的分析>
接着,说明使用各种测定方法对在衬底上形成的氧化物半导体进行测定的结果。
《样品的结构及制造方法》
以下,对本发明的一个方式的九个样品进行说明。各样品在形成氧化物半导体时的衬底温度及氧气体流量比上不同。各样品包括衬底及衬底上的氧化物半导体。
对各样品的制造方法进行说明。
作为衬底使用玻璃衬底。使用溅射装置在玻璃衬底上作为氧化物半导体形成厚度为100nm的In-Ga-Zn氧化物。成膜条件为如下:将处理室内的压力设定为0.6Pa,作为靶材使用氧化物靶材(In:Ga:Zn=4:2:4.1[原子数比])。另外,对设置在溅射装置内的氧化物靶材供应2500W的AC功率。
在形成氧化物时采用如下条件来制造九个样品:将衬底温度设定为不进行意图性的加热时的温度(以下,也称为室温或R.T.)、130℃或170℃。另外,将氧气体对Ar和氧的混合气体的流量比(以下,也称为氧气体流量比)设定为10%、30%或100%。
《X射线衍射分析》
在本节中,说明对九个样品进行X射线衍射(XRD:X-ray diffraction)测定的结果。作为XRD装置,使用Bruker公司制造的D8ADVANCE。测定条件为如下:利用Out-of-plane法进行θ/2θ扫描,扫描范围为15deg.至50deg.,步进宽度为0.02deg.,扫描速度为3.0deg./分。
图41示出利用Out-of-plane法测定XRD谱的结果。在图41中,最上行示出成膜时的衬底温度为170℃的样品的测定结果,中间行示出成膜时的衬底温度为130℃的样品的测定结果,最下行示出成膜时的衬底温度为R.T.的样品的测定结果。另外,最左列示出氧气体流量比为10%的样品的测定结果,中间列示出氧气体流量比为30%的样品的测定结果,最右列示出氧气体流量比为100%的样品的测定结果。
在图41所示的XRD谱中,成膜时的衬底温度越高或成膜时的氧气体流量比越高,2θ=31°附近的峰值强度则越大。另外,已知2θ=31°附近的峰值来源于在大致垂直于被形成面或顶面的方向上具有c轴取向性的结晶性IGZO化合物(也称为CAAC(c-axis alignedcrystalline)-IGZO)。
另外,如图41的XRD谱所示,成膜时的衬底温度越低或氧气体流量比越低,峰值则越不明显。因此,可知在成膜时的衬底温度低或氧气体流量比低的样品中,观察不到测定区域的a-b面方向及c轴方向的取向。
《电子显微镜分析》
在本节中,说明对在成膜时的衬底温度为R.T.且氧气体流量比为10%的条件下制造的样品利用HAADF-STEM(High-Angle Annular Dark Field Scanning TransmissionElectron Microscope:高角度环形暗场-扫描透射电子显微镜)进行观察及分析的结果(以下,也将利用HAADF-STEM取得的图像称为TEM图像)。
说明对利用HAADF-STEM取得的平面图像(以下,也称为平面TEM图像)及截面图像(以下,也称为截面TEM图像)进行图像分析的结果。利用球面像差校正功能观察TEM图像。在取得HAADF-STEM图像时,使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F,将加速电压设定为200kV,照射直径大致为0.1nm的电子束。
图42A为在成膜时的衬底温度为R.T.且氧气体流量比为10%的条件下制造的样品的平面TEM图像。图42B为在成膜时的衬底温度为R.T.且氧气体流量比为10%的条件下制造的样品的截面TEM图像。
《电子衍射图案的分析》
在本节中,说明通过对在成膜时的衬底温度为R.T.且氧气体流量比为10%的条件下制造的样品照射直径为1nm的电子束(也称为纳米束),来取得电子衍射图案的结果。
观察图42A所示的在成膜时的衬底温度为R.T.且氧气体流量比为10%的条件下制造的样品的平面TEM图像中的黑点a1、黑点a2、黑点a3、黑点a4及黑点a5的电子衍射图案。电子衍射图案的观察以固定速度照射电子束35秒钟的方式进行。图42C示出黑点a1的结果,图42D示出黑点a2的结果,图42E示出黑点a3的结果,图42F示出黑点a4的结果,图42G示出黑点a5的结果。
在图42C、图42D、图42E、图42F及图42G中,观察到如圆圈那样的(环状的)亮度高的区域。另外,在环状区域内观察到多个斑点。
观察图42B所示的在成膜时的衬底温度为R.T.且氧气体流量比为10%的条件下制造的样品的截面TEM图像中的黑点b1、黑点b2、黑点b3、黑点b4及黑点b5的电子衍射图案。图42H示出黑点b1的结果,图42I示出黑点b2的结果,图42J示出黑点b3的结果,图42K示出黑点b4的结果,图42L示出黑点b5的结果。
在图42H、图42I、图42J、图42K及图42L中,观察到环状的亮度高的区域。另外,在环状区域内观察到多个斑点。
例如,当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射直径为300nm的电子束时,可以获得包含起因于InGaZnO4结晶的(009)面的斑点的衍射图案。换言之,CAAC-OS具有c轴取向性,并且c轴朝向大致垂直于被形成面或顶面的方向。另一方面,当对相同的样品在垂直于样品面的方向上入射直径为300nm的电子束时,确认到环状衍射图案。换言之,CAAC-OS不具有a轴取向性及b轴取向性。
当使用大直径(例如,50nm以上)的电子束对具有微晶的氧化物半导体(nanocrystalline oxide semiconductor,以下称为nc-OS)进行电子衍射时,观察到类似光晕图案的衍射图案。另外,当使用小直径(例如,小于50nm)的电子束对nc-OS进行纳米束电子衍射时,观察到亮点(斑点)。另外,在nc-OS的纳米束电子衍射图案中,有时观察到如圆圈那样的(环状的)亮度高的区域。而且,有时在环状区域内观察到多个亮点。
在成膜时的衬底温度为R.T.且氧气体流量比为10%的条件下制造的样品的电子衍射图案具有环状的亮度高的区域且在该环状区域内出现多个亮点。因此,在成膜时的衬底温度为R.T.且氧气体流量比为10%的条件下制造的样品呈现与nc-OS类似的电子衍射图案,在平面方向及截面方向上不具有取向性。
如上所述,成膜时的衬底温度低或氧气体流量比低的氧化物半导体的性质与非晶结构的氧化物半导体膜及单晶结构的氧化物半导体膜都明显不同。
《元素分析》
在本节中,说明使用能量分散型X射线分析法(EDX:Energy Dispersive X-rayspectroscopy)取得EDX映射且进行评价,由此进行在成膜时的衬底温度为R.T.且氧气体流量比为10%的条件下制造的样品的元素分析的结果。在EDX测定中,作为元素分析装置使用日本电子株式会社制造的能量分散型X射线分析装置JED-2300T。在检测从样品发射的X射线时,使用硅漂移探测器。
在EDX测定中,对样品的分析对象区域的各点照射电子束,并测定此时发生的样品的特性X射线的能量及发生次数,获得对应于各点的EDX谱。在本实施方式中,各点的EDX谱的峰值归属于In原子中的向L壳层的电子跃迁、Ga原子中的向K壳层的电子跃迁、Zn原子中的向K壳层的电子跃迁及O原子中的向K壳层的电子跃迁,并算出各点的各原子的比率。通过在样品的分析对象区域中进行上述步骤,可以获得示出各原子的比率分布的EDX映射。
图43A、图43B及图43C示出在成膜时的衬底温度为R.T.且氧气体流量比为10%的条件下制造的样品的截面的EDX映射。图43A示出Ga原子的EDX映射(在所有的原子中Ga原子所占的比率为1.18至18.64[atomic%])。图43B示出In原子的EDX映射(在所有的原子中In原子所占的比率为9.28至33.74[atomic%])。图43C示出Zn原子的EDX映射(在所有的原子中Zn原子所占的比率为6.69至24.99[atomic%])。另外,图43A、图43B及图43C示出在成膜时的衬底温度为R.T.且氧气体流量比为10%的条件下制造的样品的截面中的相同区域。在EDX映射中,由明暗表示元素的比率:该区域内的测定元素越多该区域越亮,测定元素越少该区域就越暗。图43A、图43B及图43C所示的EDX映射的倍率为720万倍。
在图43A、图43B及图43C所示的EDX映射中,确认到明暗的相对分布,在成膜时的衬底温度为R.T.且氧气体流量比为10%的条件下制造的样品中确认到各原子具有分布。在此,着眼于图43A、图43B及图43C所示的由实线围绕的区域及由虚线围绕的区域。
在图43A中,在由实线围绕的区域内相对较暗的区域较多,在由虚线围绕的区域内相对较亮的区域较多。另外,在图43B中,在由实线围绕的区域内相对较亮的区域较多,在由虚线围绕的区域内相对较暗的区域较多。
换言之,由实线围绕的区域为In原子相对较多的区域,由虚线围绕的区域为In原子相对较少的区域。在图43C中,在由实线围绕的区域内,右侧是相对较亮的区域,左侧是相对较暗的区域。因此,由实线围绕的区域为以InX2ZnY2OZ2或InOX1等为主要成分的区域。
另外,由实线围绕的区域为Ga原子相对较少的区域,由虚线围绕的区域为Ga原子相对较多的区域。在图43C中,在由虚线围绕的区域内,左上方的区域为相对较亮的区域,右下方的区域为相对较暗的区域。因此,由虚线围绕的区域为以GaOX3或GaX4ZnY4OZ4等为主要成分的区域。
如图43A、图43B及图43C所示,In原子的分布与Ga原子的分布相比更均匀,以InOX1为主要成分的区域看起来像是通过以InX2ZnY2OZ2为主要成分的区域互相连接的。如此,以InX2ZnY2OZ2或InOX1为主要成分的区域以云状展开形成。
如此,可以将具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成的In-Ga-Zn氧化物称为CAC-OS。
CAC-OS的结晶结构具有nc结构。在具有nc结构的CAC-OS的电子衍射图案中,除了起因于包含单晶、多晶或CAAC结构的IGZO的亮点(斑点)以外,还出现多个亮点(斑点)。或者,该结晶结构定义为除了出现多个亮点(斑点)之外,还出现环状的亮度高的区域。
另外,如图43A、图43B及图43C所示,以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域的尺寸为0.5nm以上且10nm以下或者1nm以上且3nm以下。在EDX映射中,以各元素为主要成分的区域的直径优选为1nm以上且2nm以下。
如上所述,CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同,其具有与IGZO化合物不同的性质。换言之,CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此,以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之,当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时,呈现氧化物半导体的导电性。因此,当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时,可以实现高场效应迁移率(μ)。
另一方面,以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之,当以GaOX3等为主要成分的区域在氧化物半导体中分布时,可以抑制泄漏电流而实现良好的开关工作。
因此,当将CAC-OS用于半导体元件时,通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
另外,使用CAC-OS的半导体元件具有高可靠性。因此,CAC-OS适用于显示器等各种半导体装置。
如上所述,氧化物半导体具有各种结构及各种特性。注意,氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、nc-OS、CAAC-OS和CAC-OS中的两种以上的叠层膜。
实施方式6
在本实施方式中,参照图38至图40B对包括本发明的一个方式的液晶显示装置的触摸面板模块及电子设备进行说明。
图38所示的触摸面板模块8000在上盖8001与下盖8002之间包括连接于FPC8003的触摸面板8004、框架8009、印刷电路板8010及电池8011。
例如可以将本发明的一个方式的液晶显示装置用于触摸面板8004。
上盖8001及下盖8002可以根据触摸面板8004的尺寸适当地改变形状或尺寸。
触摸面板8004可以是电阻膜式触摸面板或电容式触摸面板,并且可以被形成为与显示面板重叠。此外,也可以使触摸面板8004的对置衬底(密封衬底)具有触摸面板的功能。另外,也可以在触摸面板8004的各像素内设置光传感器,而形成光学触摸面板。
另外,在采用透过型液晶元件的情况下,也可以如图38所示设置背光8007。背光8007具有光源8008。注意,虽然在图38中例示出在背光8007上配置光源8008的结构,但是不局限于此。例如,也可以在背光8007的端部设置光源8008,并使用光扩散板。当使用有机EL元件等自发光型发光元件时,或者当使用反射式面板等时,也可以采用不设置背光8007的结构。
框架8009除了具有保护触摸面板8004的功能以外还具有用来遮断因印刷电路板8010的工作而产生的电磁波的电磁屏蔽的功能。此外,框架8009也可以具有散热板的功能。
印刷电路板8010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源,既可以采用外部的商业电源,又可以采用另行设置的电池8011的电源。当使用商业电源时,可以省略电池8011。
此外,在触摸面板8004中还可以设置偏振片、相位差板、棱镜片等构件。
图39A至图39H及图40A和图40B是示出电子设备的图。这些电子设备可以包括框体5000、显示部5001、扬声器5003、LED灯5004、操作键5005(包括电源开关或操作开关)、连接端子5006、传感器5007(该传感器具有测量如下因素的功能:力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风5008等。
图39A示出移动计算机,该移动计算机除了上述以外还可以包括开关5009、红外端口5010等。图39B示出具备记录介质的便携式图像再现装置(例如DVD再现装置),该便携式图像再现装置除了上述以外还可以包括第二显示部5002、记录介质读取部5011等。图39C示出电视装置,除了上述以外还可以包括支架5012等。可以通过利用框体5000所具备的操作开关或另行提供的遥控操作机5013进行电视装置的操作。通过利用遥控操作机5013所具备的操作键,可以进行频道及音量的操作,并可以对显示在显示部5001上的图像进行操作。另外,也可以采用在遥控操作机5013中设置显示从该遥控操作机5013输出的数据的显示部的结构。图39D示出便携式游戏机,该便携式游戏机除了上述以外还可以包括记录介质读取部5011等。图39E示出具有电视接收功能的数码相机,该数码相机除了上述以外还可以包括天线5014、快门按钮5015、图像接收部5016等。图39F示出便携式游戏机,该便携式游戏机除了上述以外还可以包括第二显示部5002、记录介质读取部5011等。图39G示出便携式电视接收机,该便携式电视接收机除了上述以外还可以包括能够收发信号的充电器5017等。图39H是手表型信息终端,该手表型信息除了上述以外还可以包括表带5018、表带扣5019等。安装于兼作框架(bezel)部分的框体5000中的显示部5001具有非矩形状的显示区域。显示部5001可以显示表示时间的图标5020以及其他图标5021等。图40A是数字标牌(DigitalSignage)。图40B是设置于圆柱状上的数字标牌。
图39A至图39H及图40A和图40B所示的电子设备可以具有各种功能。例如,可以具有如下功能:将各种信息(静态图像、动态图像、文本图像等)显示在显示部上;触控面板;显示日历、日期或时刻等;通过利用各种软件(程序)控制处理;进行无线通信;通过利用无线通信功能来连接到各种计算机网络;通过利用无线通信功能,进行各种数据的发送或接收;读出储存在记录介质中的程序或数据来将其显示在显示部上等。再者,在具有多个显示部的电子设备中,可以具有如下功能:一个显示部主要显示图像信息,而另一个显示部主要显示文字信息;或者,在多个显示部上显示考虑到视差的图像来显示立体图像等。再者,在具有图像接收部的电子设备中,可以具有如下功能:拍摄静态图像;拍摄动态图像;对所拍摄的图像进行自动或手动校正;将所拍摄的图像储存在记录介质(外部或内置于相机)中;将所拍摄的图像显示在显示部等。注意,图39A至图39H及图40A和图40B所示的电子设备可具有的功能不局限于上述功能,而可以具有各种各样的功能。
本实施方式所示的电子设备的特征在于具有用来显示某些信息的显示部。此外,可以将本发明的的一个方式的液晶显示装置用于该显示部。
(关于本说明书等的记载的附记)
下面,对上述实施方式及实施方式中的各结构及说明附加注释。
<关于实施方式中所示的本发明的一个方式的附记>
各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。另外,当在一个实施方式中示出多个结构实例时,可以适当地组合结构实例。
注意,在一个实施方式中说明的内容(或者其一部分)可以应用于、组合于或者替换成在该实施方式中说明的其他内容(或者其一部分)和/或在其他的一个或多个实施方式中说明的内容(或者其一部分)。
在实施方式中说明的内容是指在各实施方式中利用各种附图说明的内容或利用说明书所记载的文章说明的内容。
另外,通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)及/或一个或多个其他实施方式中示出的附图(或其一部分)组合,可以构成更多的图。
虽然在各实施方式中对本发明的一个方式进行了说明,但是本发明的一个方式不局限于此。例如,作为本发明的一个方式,在实施方式2中示出晶体管203a等晶体管的沟道形成区包含多晶硅或氧化物半导体的例子,但是本发明的一个方式不局限于此。根据情况或状况,本发明的一个方式的各种晶体管、晶体管的沟道形成区、或晶体管的源区漏区等可以包含各种半导体。例如,可以包含硅、锗、硅锗、碳化硅、砷化镓、砷化铝镓、磷化铟、氮化镓和有机半导体等中的至少一个。
<关于说明附图的记载的附记>
在本说明书等中,为方便起见,使用了“上”、“下”等表示配置的词句,以参照附图说明构成要素的位置关系。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,表示配置的词句不局限于本说明书中所示的记载,根据情况可以适当地更换表达方式。
此外,“上”或“下”这样的用语不限定构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如,当记载为“绝缘层A上的电极B”时,不一定必须在绝缘层A上直接接触地形成有电极B,也可以包括绝缘层A与电极B之间包括其他构成要素的情况。
在本说明书等中,根据功能对构成要素进行分类并在方框图中以彼此独立的方框表示。然而,在实际的电路等中难以根据功能分类构成要素,有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此,方框图中的方框的分割不局限于说明书中说明的构成要素,而可以根据情况适当地不同。
在附图中,为便于清楚地说明,有时夸大表示大小、层的厚度或区域。因此,本发明并不一定限定于上述尺寸。附图是为了明确起见而示出任意的大小的,而不局限于附图所示的形状或数值等。例如,可以包括噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
在俯视图(也称为平面图、布局图)或透视图等的附图中,为了明确起见,有时省略部分构成要素的图示。
<关于可以改称的记载的附记>
在本说明书等中,在说明晶体管的连接关系时,表达为“源极和漏极中的一个”(第一电极或第一端子)或“源极和漏极中的另一个”(第二电极或第二端子)。这是因为晶体管的源极和漏极根据晶体管的结构或工作条件等而互换的缘故。可以将晶体管的源极和漏极根据情况适当地改称为源极(漏极)端子、源极(漏极)电极等。
注意,在本说明书等中,“电极”或“布线”这样的词语不在功能上限定其构成要素。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”这样的词语还包括多个“电极”或“布线”被形成为一体的情况等。
另外,在本说明书等中,可以适当地调换电压和电位。电压是指与标准电位之间的电位差,例如在标准电位为接地电压时,可以将电压换称为电位。接地电位不一定意味着0V。注意,电位是相对的,对布线等供应的电位有时根据标准电位而变化。
在本说明书等中,根据情况或状态,可以互相调换“膜”和“层”等词句。例如,有时可以将“导电层”变换为“导电膜”。此外,有时可以将“绝缘膜”变换为“绝缘层”。
另外,在本说明书等中,示出在一个像素中具备一个晶体管及一个电容器的1T-1C的电路结构,但是本实施方式不局限于此。也可以采用在一个像素中具备两个以上的晶体管及两个以上的电容器的电路结构,也可以采用还形成有其他的布线的各种电路结构。
<关于词句的定义的附记>
下面,对上述实施方式中没有涉及到的词句的定义进行说明。
[开关]
在本说明书等中,开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者,开关是指具有选择并切换流过电流的路径的功能的元件。
例如,可以使用电开关或机械开关等。即,开关只要可以控制电流,就不限定于特定的元件。
电开关的例子包括晶体管(例如双极晶体管或MOS晶体管等)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM)二极管、金属-绝缘体-半导体(MIS)二极管或者二极管接法的晶体管等)、或者组合这些元件的逻辑电路等。
此外,当作为开关使用晶体管时,晶体管的“导通状态”是指晶体管的源极与漏极被视为在电性上短路的状态。另外,晶体管的“非导通状态”是指晶体管的源极与漏极被视为在电性上断开的状态。此外,当将晶体管仅用作开关时,对晶体管的极性(导电型)没有特别的限制。
机械开关的例子包括像数字微镜器件(DMD)这样的利用了MEMS(微电子机械系统)技术的开关。该开关具有能以机械方式可动的电极,并且通过使该电极移动来控制导通和非导通而进行工作。
[沟道长度]
在本说明书等中,例如,沟道长度是指在晶体管的俯视图中,半导体(或在晶体管处于开启状态时在半导体中电流流过的部分)和栅极重叠的区域或者形成沟道的区域中的源极和漏极之间的距离。
另外,在一个晶体管中,沟道长度不一定在所有的区域中都成为相同的值。也就是说,一个晶体管的沟道长度有时不限于一个值。因此,在本说明书中,沟道长度被定为是形成沟道的区域中的任一个值、最大值、最小值或平均值。
[沟道宽度]
在本说明书等中,例如,沟道宽度是指半导体(或在晶体管处于开启状态时在半导体中电流流过的部分)和栅电极重叠的区域或者形成沟道的区域中的源极和漏极相对的部分的长度。
另外,在一个晶体管中,沟道宽度不一定在所有的区域中都成为相同的值。也就是说,一个晶体管的沟道宽度有时不限于一个值。因此,在本说明书中,沟道宽度被定为是形成沟道的区域中的任一个值、最大值、最小值或平均值。
另外,根据晶体管的结构,有时实际上形成沟道的区域中的沟道宽度(下面称为实效的沟道宽度)和晶体管的俯视图中所示的沟道宽度(下面称为外观上的沟道宽度)不同。例如,在具有立体结构的晶体管中,有时实效的沟道宽度大于晶体管的俯视图中所示的外观上的沟道宽度,而不能忽略其影响。例如,在具有微小且立体结构的晶体管中,有时形成在半导体的侧面上的沟道区域的比例变大。在此情况下,实际形成沟道时获得的实效的沟道宽度大于俯视图中所示的外观上的沟道宽度。
但是,在具有立体结构的晶体管中,有时难以通过实测估计实效沟道宽度。例如,为了根据设计值估计实效沟道宽度,需要假定预先知道半导体的形状。因此,当不清楚半导体的形状时,难以正确地测量实效沟道宽度。
因此,在本说明书中,有时将在晶体管的俯视图中半导体和栅电极重叠的区域中的源极与漏极相对的部分的长度亦即外观上的沟道宽度称为“围绕沟道宽度(SCW:Surrounded Channel Width)”。此外,在本说明书中,在只记载为“沟道宽度”时,有时是指围绕沟道宽度或外观上的沟道宽度。或者,在本说明书中,在只记载为“沟道宽度”时,有时是指实效沟道宽度。此外,通过取得截面TEM图像等并对其进行分析等,可以决定沟道长度、沟道宽度、实效沟道宽度、外观上的沟道宽度、围绕沟道宽度等的值。
另外,在通过计算求得晶体管的场效应迁移率或每个沟道宽度的电流值等时,有时使用围绕沟道宽度来计算。在此情况下,该值有时与使用实效沟道宽度计算的值不同。
[像素]
在本说明书等中,像素指的是例如能够控制亮度的一个单元。因此,作为一个例子,一个像素指的是一个色彩单元,并用该一个色彩单元来表现明亮度。因此,在采用由R(红色)、G(绿色)和B(蓝色)这些色彩单元构成的彩色显示装置的情况下,图像的最小单位由R的像素、G的像素、以及B的像素这三个像素构成。
再者,色彩单元并不局限于三种颜色,也可以使用三种以上的颜色,例如有RGBW(W是白色)或对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)的颜色等。
[显示元件]
在本说明书等中,发光元件104等的显示元件包括对比度、亮度、反射率、透射率等因电或磁作用变化的显示媒体。作为显示元件的一个例子有EL(电致发光)元件、LED芯片(白色LED芯片、红色LED芯片、绿色LED芯片、蓝色LED芯片等)、晶体管(根据电流而发光的晶体管)、电子发射元件、使用碳纳米管的显示元件、液晶元件、电子墨水、电湿润(electrowetting)元件、电泳元件、等离子体显示器(PDP)、使用微电机系统(MEMS)的显示元件(例如,光栅光阀(GLV)、数字微镜装置(DMD)、数码微快门(DMS)、MIRASOL(注册商标)、IMOD(干涉测量调节)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件、压电陶瓷显示器等)、碳纳米管或量子点等。作为使用EL元件的显示装置的例子,有EL显示器等。作为使用电子发射元件的显示装置的例子,有场致发射显示器(FED)或SED方式平面型显示器(SED:Surface-conduction Electron-emitter Display:表面传导电子发射显示器)等。作为使用液晶元件的显示装置的例子,有液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)等。作为使用电子墨水、电子液态粉末(electronic liquid powder)(在日本的注册商标)或电泳元件的显示装置的一个例子,可以举出电子纸等。作为在各像素中使用量子点的显示装置的一个例子,有量子点显示器等。量子点可以不用作显示元件而用作背光的一部分。通过使用量子点,可以进行色纯度高的显示。注意,当实现半透射型液晶显示器或反射型液晶显示器时,使像素电极的一部分或全部具有反射电极的功能,即可。例如,使像素电极的一部分或全部包含铝、银等即可。此时,也可以将SRAM等存储电路设置在反射电极下。由此,可以进一步降低功耗。注意,当使用LED芯片时,也可以在LED芯片的电极或氮化物半导体下配置石墨烯或石墨。石墨烯或石墨也可以为层叠有多个层的多层膜。如此通过设置石墨烯或石墨,可以容易在其上形成氮化物半导体,例如具有晶体的n型GaN半导体层等。并且,在其上设置具有结晶的p型GaN半导体层等,由此能够构成LED芯片。另外,也可以在石墨烯或石墨与具有结晶的n型GaN半导体层之间设置AlN层。此外,LED芯片所包括的GaN半导体层也可以通过MOCVD形成。注意,也可以通过设置石墨烯,以溅射法形成LED芯片所包括的GaN半导体层。另外,在使用MEMS的显示元件中,可以在显示元件被密封的空间(例如,配置有显示元件的元件衬底与与元件衬底对置的对置衬底之间)中配置干燥剂。通过配置干燥剂,可以防止MEMS等由于水分导致发生故障或劣化。
[连接]
在本说明书等中,“A与B连接”除了包括A与B直接连接的情况以外,还包括A与B电连接的情况。在此,“A与B电连接”是指当在A与B之间存在具有某种电作用的对象物时,能够在A和B之间进行电信号的授受。
注意,例如,在晶体管的源极(或第一端子等)通过Z1(或没有通过Z1)与X电连接,晶体管的漏极(或第二端子等)通过Z2(或没有通过Z2)与Y电连接的情况下以及在晶体管的源极(或第一端子等)与Z1的一部分直接连接,Z1的另一部分与X直接连接,晶体管的漏极(或第二端子等)与Z2的一部分直接连接,Z2的另一部分与Y直接连接的情况下,可以表达为如下。
例如,可以表达为“X、Y、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)互相电连接,并以X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y的顺序依次电连接”。或者,可以表达为“晶体管的源极(或第一端子等)与X电连接,晶体管的漏极(或第二端子等)与Y电连接,并以X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y的顺序依次电连接”。或者,可以表达为“X通过晶体管的源极(或第一端子等)及漏极(或第二端子等)与Y电连接,并按照X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y的连接顺序进行设置”。通过使用与这些例子相同的表达方法规定电路结构中的连接顺序,可以区别晶体管的源极(或第一端子等)与漏极(或第二端子等)而确定技术范围。
另外,作为其他表达方法,例如可以表达为“晶体管的源极(或第一端子等)至少通过第一连接路径与X电连接,所述第一连接路径不具有第二连接路径,所述第二连接路径是晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)之间的路径,所述第一连接路径是通过Z1的路径,晶体管的漏极(或第二端子等)至少通过第三连接路径与Y电连接,所述第三连接路径不具有所述第二连接路径,所述第三连接路径是通过Z2的路径”。或者,也可以表达为“晶体管的源极(或第一端子等)至少经过第一连接路径,通过Z1与X电连接,所述第一连接路径不具有第二连接路径,所述第二连接路径具有通过晶体管的连接路径,晶体管的漏极(或第二端子等)至少经过第三连接路径,通过Z2与Y电连接,所述第三连接路径不具有所述第二连接路径”。或者,也可以表达为“晶体管的源极(或第一端子等)至少经过第一电路径,通过Z1与X电连接,所述第一电路径不具有第二电路径,所述第二电路径是从晶体管的源极(或第一端子等)到晶体管的漏极(或第二端子等)的电路径,晶体管的漏极(或第二端子等)至少经过第三电路径,通过Z2与Y电连接,所述第三电路径不具有第四电路径,所述第四电路径是从晶体管的漏极(或第二端子等)到晶体管的源极(或第一端子等)的电路径”。通过使用与这些例子同样的表达方法规定电路结构中的连接路径,可以区别晶体管的源极(或第一端子等)和漏极(或第二端子等)来确定技术范围。
注意,这些表达方法只是一个例子而已,不局限于上述表达方法。在此,X、Y、Z1及Z2为对象物(例如,装置、元件、电路、布线、电极、端子、导电膜和层等)。
符号说明
A1-A2 点划线
B1-B2 点划线
D1 数据
D2 数据
DL_n 数据线
DL_1 数据线
DL_2 数据线
DL_3 数据线
GL_m 栅极线
GL_1 栅极线
GL_2 栅极线
NLC1 节点
NLC2 节点
P1 期间
P2 期间
P11 期间
P12 期间
P13 期间
10_A 像素
10_B 像素
10_1 像素
10_2 像素
10_3 像素
10_4 像素
10_5 像素
10_6 像素
10_7 像素
10_8 像素
10_9 像素
10_10 像素
10_11 像素
10_12 像素
11 晶体管
11_1 晶体管
11_2 晶体管
13_0 曲线
13_1 曲线
15 数据转移期间
16 期间
21 显示部
22 栅极线驱动电路
22B 栅极线驱动电路
23 数据线驱动电路
24 控制线驱动电路
31 导电膜
32 半导体膜
33A 导电膜
33B 导电膜
34 导电膜
35 开口部
36 导电膜
41 导电膜
42 狭缝
51 衬底
52 绝缘膜
53 绝缘膜
54 绝缘膜
55 绝缘膜
56 绝缘膜
102 衬底
104 发光元件
106 绝缘膜
107 绝缘膜
114 绝缘膜
116 绝缘膜
141 开口部
142 开口部
193 靶材
194 等离子体
201a 晶体管
203a 晶体管
205a 连接部
207a 液晶元件
211 衬底
213 绝缘膜
215 绝缘膜
217 绝缘膜
219 绝缘膜
221 栅电极
223 氧化物半导体膜
225a 源电极
225b 漏电极
226 导电膜
227 氧化物导电膜
227a 氧化物导电膜
231 导电膜
233 导电膜
235 导电膜
241 着色膜
243 遮光膜
245 绝缘膜
247 间隔物
249 液晶
251 导电膜
252 导电膜
253 绝缘膜
254 导电膜
255 导电膜
257 连接体
259 FPC
261 衬底
265 粘合层
267 连接体
268 IC
269 FPC
270 晶体管
270A 晶体管
270B 晶体管
300 液晶显示装置
301 显示部
302 栅极线驱动电路
303 像素
502 衬底
504 导电膜
506 绝缘膜
507 绝缘膜
508 氧化物半导体膜
508a 氧化物半导体膜
508b 氧化物半导体膜
508c 氧化物半导体膜
511a 氧化物半导体膜
511b 氧化物导电膜
512a 导电膜
512b 导电膜
514 绝缘膜
516 绝缘膜
518 绝缘膜
519 绝缘膜
552a 开口部
552b 开口部
552c 开口部
5000 框体
5001 显示部
5002 显示部
5003 扬声器
5004 LED灯
5005 操作键
5006 连接端子
5007 传感器
5008 麦克风
5009 开关
5010 红外端口
5011 记录介质读取部
5012 支架
5013 遥控操作机
5014 天线
5015 快门按钮
5016 图像接收部
5017 充电器
5018 表带
5019 表带扣
5020 图标
5021 图标
6500 触摸屏模块
6501 电路单元
6502 数据线驱动电路
6503 传感器驱动电路
6504 检测电路
6505 时序控制器
6506 图像处理电路
6510 触摸屏
6511 显示部
6512 输入部
6513 栅极线驱动电路
6520 IC
6530 IC
6531 衬底
6532 对置衬底
6533 FPC
6534 PCB
6540 CPU
8000 触摸屏模块
8001 上盖
8002 下盖
8003 FPC
8004 触摸屏
8007 背光
8008 光源
8009 框架
8010 印刷电路板
8011 电池

Claims (7)

1.一种液晶显示装置,包括:第一像素;第二像素;第一布线;第二布线;第三布线;以及第四布线,
其中,所述第一像素包括第一晶体管及第一液晶元件,
所述第二像素包括第二晶体管及第二液晶元件,
所述第一晶体管包括第一栅极及第二栅极,
所述第一晶体管的源极和漏极中的一个与所述第一布线电连接,
所述第一晶体管的所述源极和所述漏极中的另一个与所述第一液晶元件电连接,
所述第一晶体管的所述第一栅极与所述第二布线电连接,
所述第一晶体管的所述第二栅极与所述第三布线电连接,
所述第二晶体管包括第三栅极及第四栅极,
所述第二晶体管的源极和漏极中的一个与所述第一布线电连接,
所述第二晶体管的所述源极和所述漏极中的另一个与所述第二液晶元件电连接,
所述第二晶体管的所述第三栅极与所述第二布线电连接,
所述第二晶体管的所述第四栅极与所述第四布线电连接,
所述第一布线具有将视频电压传送给所述第一像素及所述第二像素的功能,
所述第二布线具有将扫描信号传送给所述第一像素及所述第二像素的功能,
所述第三布线具有传送用来控制所述第一晶体管的阈值电压的第一控制信号的功能,
并且,所述第四布线具有传送用来控制所述第二晶体管的阈值电压的第二控制信号的功能。
2.一种液晶显示装置,包括:第一像素;第二像素;第一布线;第二布线;第三布线;以及第四布线,
其中,所述第一像素包括第一晶体管及第一液晶元件,
所述第二像素包括第二晶体管及第二液晶元件,
所述第一晶体管包括第一栅极及第二栅极,
所述第一晶体管的源极和漏极中的一个与所述第一布线电连接,
所述第一晶体管的所述源极和所述漏极中的另一个与所述第一液晶元件电连接,
所述第一晶体管的所述第一栅极与所述第二布线电连接,
所述第一晶体管的所述第二栅极与所述第三布线电连接,
所述第二晶体管包括第三栅极及第四栅极,
所述第二晶体管的源极和漏极中的一个与所述第一布线电连接,
所述第二晶体管的所述源极和所述漏极中的另一个与所述第二液晶元件电连接,
所述第二晶体管的所述第三栅极与所述第二布线电连接,
所述第二晶体管的所述第四栅极与所述第四布线电连接,
所述第一布线具有将视频电压传送给所述第一像素及所述第二像素的功能,
所述第二布线具有将扫描信号传送给所述第一像素及所述第二像素的功能,
所述第三布线具有传送用来控制所述第一晶体管的阈值电压的第一控制信号的功能,
所述第四布线具有传送用来控制所述第二晶体管的阈值电压的第二控制信号的功能,
并且,所述第一晶体管及所述第二晶体管是在沟道形成区域中包含氧化物半导体的晶体管。
3.根据权利要求1或2所述的液晶显示装置,其中所述第三布线及所述第四布线具有透过光的功能。
4.根据权利要求2所述的液晶显示装置,
其中所述第一晶体管的所述第一栅极具有与所述第一晶体管的所述第二栅极重叠的区域,
并且所述第二晶体管的所述第三栅极具有与所述第二晶体管的所述第四栅极重叠的区域。
5.根据权利要求1或2所述的液晶显示装置,
其中所述第一控制信号及所述第二控制信号的频率小于所述扫描信号的频率。
6.根据权利要求1或2所述的液晶显示装置,
其中所述视频电压的电压振幅小于所述第一控制信号或所述第二控制信号的电压振幅。
7.一种包括权利要求1或2所述的液晶显示装置的电子设备。
CN201680038861.6A 2015-07-03 2016-06-23 液晶显示装置及电子设备 Active CN107735725B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-134308 2015-07-03
JP2015134308 2015-07-03
PCT/IB2016/053727 WO2017006202A1 (ja) 2015-07-03 2016-06-23 液晶表示装置および電子機器

Publications (2)

Publication Number Publication Date
CN107735725A CN107735725A (zh) 2018-02-23
CN107735725B true CN107735725B (zh) 2021-03-12

Family

ID=57685232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680038861.6A Active CN107735725B (zh) 2015-07-03 2016-06-23 液晶显示装置及电子设备

Country Status (5)

Country Link
US (1) US10437123B2 (zh)
JP (1) JP6754763B2 (zh)
KR (1) KR102548267B1 (zh)
CN (1) CN107735725B (zh)
WO (1) WO2017006202A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102508157B1 (ko) * 2017-12-27 2023-03-08 엘지디스플레이 주식회사 유기발광 표시장치
CN112703554B (zh) * 2018-09-21 2022-11-29 株式会社半导体能源研究所 显示装置及电子设备
KR102571661B1 (ko) * 2018-11-09 2023-08-28 엘지디스플레이 주식회사 표시패널 및 표시장치
CN113267145B (zh) * 2021-05-12 2023-01-17 无锡先导智能装备股份有限公司 卷绕机极片入料控制方法、装置、电子设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029635A (ja) * 2009-07-03 2011-02-10 Semiconductor Energy Lab Co Ltd トランジスタを有する表示装置の作製方法
CN102422426A (zh) * 2009-05-01 2012-04-18 株式会社半导体能源研究所 半导体装置的制造方法
WO2012157724A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 アレイ基板、表示装置、液晶パネルおよび液晶表示装置
WO2014104193A1 (ja) * 2012-12-26 2014-07-03 シャープ株式会社 液晶表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139052A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置
KR101152575B1 (ko) * 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 평판 표시 장치의 화소 회로 및 그의 구동 방법
US8828859B2 (en) * 2011-02-11 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device
TW202230814A (zh) * 2011-05-05 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20220047897A (ko) 2013-12-02 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102422426A (zh) * 2009-05-01 2012-04-18 株式会社半导体能源研究所 半导体装置的制造方法
JP2011029635A (ja) * 2009-07-03 2011-02-10 Semiconductor Energy Lab Co Ltd トランジスタを有する表示装置の作製方法
WO2012157724A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 アレイ基板、表示装置、液晶パネルおよび液晶表示装置
WO2014104193A1 (ja) * 2012-12-26 2014-07-03 シャープ株式会社 液晶表示装置

Also Published As

Publication number Publication date
WO2017006202A1 (ja) 2017-01-12
KR20180019664A (ko) 2018-02-26
US20180180960A1 (en) 2018-06-28
KR102548267B1 (ko) 2023-06-26
US10437123B2 (en) 2019-10-08
CN107735725A (zh) 2018-02-23
JP6754763B2 (ja) 2020-09-16
JPWO2017006202A1 (ja) 2018-05-24

Similar Documents

Publication Publication Date Title
CN108475491B (zh) 半导体装置以及包括该半导体装置的显示装置
JP7113602B2 (ja) 表示装置及び電子機器
CN106125971B (zh) 触摸面板
KR102619052B1 (ko) 표시 장치
TWI734687B (zh) 輸入輸出裝置及電子裝置
TWI739757B (zh) 半導體裝置的製造方法
JP7025575B2 (ja) 半導体装置
JP6851166B2 (ja) 半導体装置の作製方法
TW201705491A (zh) 半導體裝置以及包括該半導體裝置的顯示裝置
TW201711205A (zh) 半導體裝置、包括該半導體裝置的顯示裝置
TW201724181A (zh) 半導體裝置的製造方法
JP2023075101A (ja) 半導体装置
TWI762177B (zh) 顯示裝置及電子裝置
KR20240012619A (ko) 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치
CN107735725B (zh) 液晶显示装置及电子设备
US10007161B2 (en) Display device
JP2022171665A (ja) 表示装置
TW201727910A (zh) 氧化物半導體膜,半導體裝置,及顯示裝置
JP2017108065A (ja) 半導体装置の作製方法および該半導体装置を有する表示装置の作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant