TWI721066B - 半導體裝置及包含其之顯示裝置 - Google Patents

半導體裝置及包含其之顯示裝置 Download PDF

Info

Publication number
TWI721066B
TWI721066B TW105141263A TW105141263A TWI721066B TW I721066 B TWI721066 B TW I721066B TW 105141263 A TW105141263 A TW 105141263A TW 105141263 A TW105141263 A TW 105141263A TW I721066 B TWI721066 B TW I721066B
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
wiring
electrically connected
addition
Prior art date
Application number
TW105141263A
Other languages
English (en)
Other versions
TW201732766A (zh
Inventor
高橋圭
Original Assignee
日商半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源硏究所股份有限公司 filed Critical 日商半導體能源硏究所股份有限公司
Publication of TW201732766A publication Critical patent/TW201732766A/zh
Application granted granted Critical
Publication of TWI721066B publication Critical patent/TWI721066B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一種耗電量得到降低的半導體裝置以及包括該半導體裝置的顯示裝置。該半導體裝置是一種用於產生供應到緩衝放大器的偏置電壓的半導體裝置。電路以如下方式構成：在顯示裝置中顯示靜態影像時，在下一個圖框中不需要從緩衝放大器向像素陣列供應用於改寫影像的資料信號，因此使緩衝放大器處於待機狀態(暫時停止)。明確而言，以如下方式構成：藉由停止從BGR電路向該半導體裝置的參考電流的輸入並且從該半導體裝置向緩衝放大器施加規定的偏壓，可以暫時停止緩衝放大器的工作。

Description

半導體裝置及包含其之顯示裝置
本發明的一個實施方式係關於一種半導體裝置以及包括該半導體裝置的顯示裝置。
本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個實施方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、蓄電裝置、攝像裝置、記憶體裝置、處理器、電子裝置、這些裝置的驅動方法、這些裝置的製造方法、這些裝置的檢查方法或者這些裝置的系統。
近年來，顯示裝置的高清化得到了推進。隨著顯示裝置的高清化得到推進，有用來向顯示裝置傳達影像信號或者供應電力的電路或佈線的數量增加的傾向。另外，由於電路或佈線的個數增加，所以顯示裝置的耗電量也變容易增大。
另外，作為減少顯示裝置的耗電量的方法之一，已知如下技術：當連續地顯示同一影像(靜態影像)時，減少寫入同一影像的信號(下面有時稱為“更新工作”)的次數的技術(專利文獻1)。另外，將進行更新的頻率稱為更新速率。
[專利文獻1]日本專利申請公開第2011-237760號公報
藉由驅動顯示裝置所具備的驅動電路(或者有時也稱為驅動器IC(Integrated Circuit)等)，可以在顯示裝置中顯示影像。驅動電路包括串並聯轉換電路、移位暫存器電路、位準轉換器電路、傳輸電晶體邏輯電路以及緩衝放大器電路等，首先傳達驅動電路的影像信號在這些電路中被進行處理，然後進行了處理的影像信號被供應至像素陣列。
尤其是，緩衝放大器電路具有如下功能：將在各電路中進行了處理的信號放大至規定的大小，向像素傳達被放大的信號的功能。在驅動顯示裝置的期間對緩衝放大器電路供應多個偏置電壓，在連續地顯示同一影像(靜態影像)的情況下也連續地供應該多個偏置電壓。就是說，由於偏置電壓被連續地供應，所以顯示裝置的耗電量增加。
本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種包括新穎的半導體裝置的顯示裝置或顯示模組。另外，本發明的一個實施方式的目的之一是提供一種使用包括新穎的半導體裝置的顯示裝置或顯示模組的電子裝置。另外，本發明的一個實施方式的目的之一是提供一種具有包括新穎的半導體裝置的顯示裝置或顯示模組的系統。
另外，本發明的一個實施方式的目的之一是提供一種耗電量得到降低的半導體裝置、包括該半導體裝置的顯示裝置或者包括該半導體裝置的顯示模組。另外，本發明的一個實施方式的目的之一是提供一種可見度優異的顯示裝置或顯示模組。另外，本發明的一個實施方式的目的之一是提供一種顯示品質良好的顯示裝置或者顯示模組。
注意，本發明的一個實施方式的目的不侷限於上述列舉的目的。上述列舉的目的並不妨礙其他目的的存在。另外，其他目的是上面沒有提到而將在下面的記載中進行說明的目的。所屬技術領域的通常知識者可以從說明書或圖式等的記載中導出並適當抽出該上面沒有提到的目的。此外，本 發明的一個實施方式是實現上述列舉的記載及其他目的中的至少一個目的的。此外，本發明的一個實施方式不需要實現所有的上述記載及其他目的。
(1)
本發明的一個實施方式是一種半導體裝置，該半導體裝置包括第一電路至第五電路以及第一佈線至第k佈線(k為2以上的整數)，其中，第一電路包括輸入端子，第二電路包括第一輸出端子至第(2k)輸出端子，第一電路藉由第h佈線(h為1以上且k以下的整數)與第二電路電連接，第一電路具有如下功能；在半導體裝置處於驅動狀態時對應於被輸入到輸入端子的電位而分別對第一佈線至第k佈線施加第一電位至第k電位的功能，第二電路具有如下功能：在半導體裝置處於驅動狀態時對應於從第一佈線至第k佈線輸入的第一電位至第k電位而分別從第一輸出端子至第(2k)輸出端子輸出第(k+1)電位至第(3k)電位的功能，第三電路與第一佈線至第k佈線電連接，第四電路與第一輸出端子至第k輸出端子電連接，第五電路與第(k+1)輸出端子至第(2k)輸出端子電連接，第三電路具有如下功能：在半導體裝置處於待機狀態時對第一佈線至第k佈線施加低位準電位的功能，第四電路具有如下功能：在半導體裝置處於待機狀態時對第一輸出端子至第k輸出端子輸出高位準電位的功能，第五電路具有如下功能：在半導體裝置處於待機狀態時對第(k+1)輸出端子至第(2k)輸出端子輸出低位準電位的功能。
(2)
另外，本發明的一個實施方式是上述(1)的半導體裝置，其中第一電路包括第一電晶體至第k電晶體，第一電晶體的第一端子與輸入端子電連接，第h電晶體的第一端子與第h電晶體的閘極電連接，第h電晶體的第一端子與第h佈線電連接，第g電晶體(g為1以上且(k-1)以下的整數)的第二端子與第(g+1)電晶體的第一端子電連接。
(3)
另外，本發明的一個實施方式是上述(2)的半導體裝置，其中第一電晶體至第k電晶體是n通道型電晶體。
(4)
另外，本發明的一個實施方式是上述(1)至(3)中任一個半導體裝置，其 中第三電路包括第(k+1)電晶體至第(2k)電晶體，第(k+h)電晶體的第一端子與第h佈線電連接，第(k+1)電晶體至第(2k)電晶體的每一個閘極彼此電連接。
(5)
另外，本發明的一個實施方式是上述(4)的半導體裝置，其中第(k+1)電晶體至第(2k)電晶體是n通道型電晶體。
(6)
另外，本發明的一個實施方式是上述(5)的半導體裝置，其中第(k+1)電晶體至第(2k)電晶體中的至少一個包括背閘極，對背閘極施加電位，因此使包括背閘極的電晶體的臨界電壓漂移。
(7)
另外，本發明的一個實施方式是上述(1)至(6)中任一個半導體裝置，其中第四電路包括第(2k+1)電晶體至第(3k)電晶體，第(2k+h)電晶體的第一端子與第h輸出端子電連接，第(2k+1)電晶體至第(3k)電晶體的每一個閘極彼此電連接。
(8)
另外，本發明的一個實施方式是上述(7)的半導體裝置，其中第(2k+1)電晶體至第(3k)電晶體是p通道型電晶體。
(9)
另外，本發明的一個實施方式是上述(1)至(8)中任一個半導體裝置，其中第五電路包括第(3k+1)電晶體至第(4k)電晶體，第(3k+h)電晶體的第一端子與第(k+h)輸出端子電連接，第(3k+1)電晶體至第(4k)電晶體的每一個閘極彼此電連接。
(10)
另外，本發明的一個實施方式是上述(9)的半導體裝置，其中第(3k+1)電晶體至第(4k)電晶體是n通道型電晶體。
(11)
另外，本發明的一個實施方式是上述(10)的半導體裝置，其中第(3k+1)電晶體至第(4k)電晶體中的至少一個包括背閘極，對背閘極施加電位，因此使包括背閘極的電晶體的臨界電壓漂移。
(12)
另外，本發明的一個實施方式是上述(1)至(11)中任一個半導體裝置，其中第二電路包括行方向上的(2k)個和列方向上的(2k)個的總計為(4k2)個第(4k+1)電晶體，在第二電路的第j列(j為1以上且(2k)以下的整數)上(2k)個第(4k+1)電晶體串聯連接，將第二電路的第j列且第k行的第(4k+1)電晶體與第二電路的第j列且第(k+1)行的第(4k+1)電晶體的連接部分稱為第j節點，第二電路的第(k+h)行且第一列至第k列的第(4k+1)電晶體的每一個閘極與第h佈線電連接，第二電路的第h行且第(k+1)列至第(2k)列的第(4k+1)電晶體的每一個閘極與第h輸出端子電連接，第二電路的第h列且第一行至第(k+1-h)行的第(4k+1)電晶體的每一個閘極與第h節點電連接，第二電路的第h行且第(k+1-h)列至第k列的第(4k+1)電晶體的每一個閘極與第h輸出端子電連接，第二電路的第(k+h)列且第(2k+1-h)行至第(2k)行的第(4k+1)電晶體的每一個閘極與第(k+h)節點電連接，第二電路的第(k+h)行且第(k+1)列至第(2k+1-h)列的第(4k+1)電晶體的每一個閘極與第(k+h)輸出端子電連接。
(13)
另外，本發明的一個實施方式是上述(12)的半導體裝置，其中第二電路的第j列且第一行至第k行的第(4k+1)電晶體是p通道型電晶體，第二電路的第j列且第(k+1)行至第(2k)行的第(4k+1)電晶體是n通道型電晶體。
(14)
另外，本發明的一個實施方式是一種顯示裝置，該顯示裝置包括具有上述(1)至(13)中任一個的半導體裝置的驅動電路以及顯示部。
(15)
另外，本發明的一個實施方式是上述(14)的顯示裝置，包括觸控感測器、觸控感測器驅動電路以及觸控感測器檢測電路。
(16)
另外，本發明的一個實施方式是一種電子裝置，該電子裝置包括上述(14)或上述(15)的顯示裝置以及外殼。
藉由使用本發明的一個實施方式，可以提供一種新穎的半導體裝置。另外，藉由使用本發明的一個實施方式，可以提供一種包括新穎的半導體裝置的顯示裝置或顯示模組。另外，藉由使用本發明的一個實施方式，可以提供一種使用包括新穎的半導體裝置的顯示裝置或顯示模組的電子裝置。另外，藉由使用本發明的一個實施方式，可以提供一種具有包括新穎的半導體裝置的顯示裝置或顯示模組的系統。
另外，藉由使用本發明的一個實施方式，可以提供一種耗電量得到降低的半導體裝置、包括該半導體裝置的顯示裝置或者包括該半導體裝置的顯示模組。另外，藉由使用本發明的一個實施方式，可以提供一種可見度優異的顯示裝置或顯示模組。另外，藉由使用本發明的一個實施方式，可以提供一種顯示品質良好的顯示裝置或者顯示模組。
注意，本發明的一個實施方式的效果不侷限於上述列舉的效果。上述列舉的效果並不妨礙其他效果的存在。另外，其他效果是上面沒有提到而將在下面的記載中進行說明的效果。所屬技術領域的通常知識者可以從說明書或圖式等的記載中導出並適當抽出該上面沒有提到的效果。此外，本發明的一個實施方式是實現上述列舉的記載及其他效果中的至少一個效果的。因此，本發明的一個實施方式有時不具有上述列舉的效果。
DA,DB0‧‧‧類比電壓信號
DA,DB1‧‧‧類比電壓信號
DA,DB2‧‧‧類比電壓信號
DA,DB3‧‧‧類比電壓信號
DA,DB4‧‧‧類比電壓信號
DA,DB5‧‧‧類比電壓信號
DA,DB6‧‧‧類比電壓信號
DA,DB7‧‧‧類比電壓信號
CLOCK‧‧‧時脈信號
CLOCKB‧‧‧時脈信號
CMCLK‧‧‧時脈信號
STBY‧‧‧待機信號
CMSTBY‧‧‧待機信號
CMSET‧‧‧設置信號
GL_1‧‧‧掃描線
GL_2‧‧‧掃描線
GL_m‧‧‧掃描線
GL_X‧‧‧掃描線
DL_1‧‧‧資料線
DL_2‧‧‧資料線
DL_n‧‧‧資料線
DL_Y‧‧‧資料線
VL_a‧‧‧電位供應線
VL_b‧‧‧電位供應線
VDDL‧‧‧佈線
GNDL‧‧‧佈線
VRL‧‧‧佈線
VRL1‧‧‧佈線
VRL2‧‧‧佈線
VRL3‧‧‧佈線
VRL[1]‧‧‧佈線
VRL[i]‧‧‧佈線
VRL[k]‧‧‧佈線
VRLa‧‧‧佈線
VRLa1‧‧‧佈線
VRLa2‧‧‧佈線
VRLb‧‧‧佈線
VRLb1‧‧‧佈線
VRLb2‧‧‧佈線
VBL‧‧‧佈線
L0‧‧‧佈線
L1‧‧‧佈線
L2‧‧‧佈線
L3‧‧‧佈線
L4‧‧‧佈線
L5‧‧‧佈線
L6‧‧‧佈線
L[1]‧‧‧佈線
L[i1]‧‧‧佈線
L[k]‧‧‧佈線
L[k+1]‧‧‧佈線
L[i2]‧‧‧佈線
L[2k]‧‧‧佈線
STBYL‧‧‧佈線
STBYL-B‧‧‧佈線
BGLS1‧‧‧佈線
BGLS2‧‧‧佈線
RT1‧‧‧電晶體
RT2‧‧‧電晶體
RT3‧‧‧電晶體
RT[1]‧‧‧電晶體
RT[i]‧‧‧電晶體
RT[k]‧‧‧電晶體
ST11‧‧‧電晶體
ST12‧‧‧電晶體
ST1[1]‧‧‧電晶體
ST1[i]‧‧‧電晶體
ST1[k]‧‧‧電晶體
ST21‧‧‧電晶體
ST22‧‧‧電晶體
ST2[1]‧‧‧電晶體
ST2[i]‧‧‧電晶體
ST2[k]‧‧‧電晶體
ST31‧‧‧電晶體
ST32‧‧‧電晶體
ST3[1]‧‧‧電晶體
ST3[i]‧‧‧電晶體
ST3[k]‧‧‧電晶體
STB1[1]‧‧‧電晶體
STB1[i]‧‧‧電晶體
STB1[k]‧‧‧電晶體
STB3[1]‧‧‧電晶體
STB3[i]‧‧‧電晶體
STB3[k]‧‧‧電晶體
Tr[1,1]‧‧‧電晶體
Tr[2,1]‧‧‧電晶體
Tr[3,1]‧‧‧電晶體
Tr[4,1]‧‧‧電晶體
Tr[1,2]‧‧‧電晶體
Tr[2,3]‧‧‧電晶體
Tr[3,3]‧‧‧電晶體
Tr[4,3]‧‧‧電晶體
Tr[1,4]‧‧‧電晶體
Tr[2,4]‧‧‧電晶體
Tr[3,4]‧‧‧電晶體
Tr[4,4]‧‧‧電晶體
Tr[6,6]‧‧‧電晶體
Tr[2k,2k]‧‧‧電晶體
N1‧‧‧節點
N2‧‧‧節點
N3‧‧‧節點
N4‧‧‧節點
LA1‧‧‧佈線
LA2‧‧‧佈線
IN‧‧‧輸入端子
OUT‧‧‧輸出端子
AT1‧‧‧電晶體
AT2‧‧‧電晶體
AT3‧‧‧電晶體
AT4‧‧‧電晶體
AT5‧‧‧電晶體
AT6‧‧‧電晶體
AT7‧‧‧電晶體
AT8‧‧‧電晶體
AT9‧‧‧電晶體
AT10‧‧‧電晶體
AT11‧‧‧電晶體
AT12‧‧‧電晶體
AT13‧‧‧電晶體
AT14‧‧‧電晶體
AT15‧‧‧電晶體
AT16‧‧‧電晶體
AT17‧‧‧電晶體
AT18‧‧‧電晶體
AT19‧‧‧電晶體
AT20‧‧‧電晶體
AST1‧‧‧電晶體
AST2‧‧‧電晶體
S1‧‧‧金屬氧化物
S2‧‧‧金屬氧化物
S3‧‧‧金屬氧化物
I1‧‧‧絕緣體
I2‧‧‧絕緣體
CLx‧‧‧佈線
CLy‧‧‧佈線
100‧‧‧源極驅動器電路
110‧‧‧LVDS接收器
120‧‧‧串並聯轉換電路
130‧‧‧移位暫存器電路
140‧‧‧閂鎖電路
150‧‧‧位準轉換器電路
160‧‧‧傳輸電晶體邏輯電路
170‧‧‧電阻串電路
180‧‧‧外部校正電路
190‧‧‧BGR電路
200‧‧‧偏壓發生器
200A‧‧‧偏壓發生器
200A1‧‧‧偏壓發生器
200A2‧‧‧偏壓發生器
200A3‧‧‧偏壓發生器
200B‧‧‧偏壓發生器
200B1‧‧‧偏壓發生器
200B2‧‧‧偏壓發生器
200B3‧‧‧偏壓發生器
200B4‧‧‧偏壓發生器
200B5‧‧‧偏壓發生器
201‧‧‧電路
202‧‧‧電路
203‧‧‧電路
204‧‧‧電路
205‧‧‧電路
300‧‧‧緩衝放大器
1200a‧‧‧電晶體
1200b‧‧‧電晶體
1200c‧‧‧電晶體
1205‧‧‧導電體
1205a‧‧‧導電體
1205b‧‧‧導電體
1214‧‧‧絕緣體
1216‧‧‧絕緣體
1220‧‧‧絕緣體
1222‧‧‧絕緣體
1224‧‧‧絕緣體
1230‧‧‧金屬氧化物
1230a‧‧‧金屬氧化物
1230b‧‧‧金屬氧化物
1230c‧‧‧金屬氧化物
1240a‧‧‧導電體
1240b‧‧‧導電體
1241a‧‧‧導電體
1241b‧‧‧導電體
1245a‧‧‧區域
1245b‧‧‧區域
1250‧‧‧絕緣體
1260‧‧‧導電體
1260a‧‧‧導電體
1260b‧‧‧導電體
1270‧‧‧絕緣體
1280‧‧‧絕緣體
1400‧‧‧電晶體
1401‧‧‧絕緣體
1402‧‧‧絕緣體
1403‧‧‧絕緣體
1404‧‧‧絕緣體
1406‧‧‧絕緣體
1407‧‧‧絕緣體
1408‧‧‧絕緣體
1409‧‧‧絕緣體
1412‧‧‧導電體
1414‧‧‧導電體
1430‧‧‧金屬氧化物
1431‧‧‧金屬氧化物
1432‧‧‧金屬氧化物
1433‧‧‧金屬氧化物
1450‧‧‧基板
1451‧‧‧低電阻區域
1452‧‧‧低電阻區域
1461a‧‧‧區域
1461b‧‧‧區域
1461c‧‧‧區域
1461d‧‧‧區域
1461e‧‧‧區域
1600‧‧‧電晶體
1601‧‧‧絕緣體
1602‧‧‧半導體
1603‧‧‧導電體
1604‧‧‧導電體
1605‧‧‧絕緣體
1606‧‧‧絕緣體
1607‧‧‧絕緣體
1608‧‧‧導電體
1609‧‧‧導電體
3301‧‧‧像素電路
3302‧‧‧像素部
3304‧‧‧驅動電路部
3304a‧‧‧閘極驅動器電路
3304b‧‧‧源極驅動器電路
3306‧‧‧保護電路
3307‧‧‧端子部
3352‧‧‧電晶體
3354‧‧‧電晶體
3362‧‧‧電容器
3372‧‧‧發光元件
3411‧‧‧佈線
3412‧‧‧佈線
3413‧‧‧佈線
3414‧‧‧佈線
3415‧‧‧佈線
3416‧‧‧佈線
3417‧‧‧佈線
3421‧‧‧佈線
3422‧‧‧佈線
3431‧‧‧電晶體
3432‧‧‧電晶體
3433‧‧‧電晶體
3434‧‧‧電晶體
3435‧‧‧電晶體
3436‧‧‧電晶體
3437‧‧‧電晶體
3440‧‧‧電容器
3441‧‧‧電容器
3442‧‧‧電容器
3450‧‧‧發光元件
3461‧‧‧佈線
3462‧‧‧佈線
3463‧‧‧佈線
3471‧‧‧佈線
3472‧‧‧佈線
3473‧‧‧佈線
3481‧‧‧電晶體
3482‧‧‧電晶體
3483‧‧‧電晶體
3484‧‧‧電晶體
3485‧‧‧電晶體
3486‧‧‧電晶體
3491‧‧‧電晶體
3492‧‧‧電晶體
3511‧‧‧佈線
3512‧‧‧佈線
3513‧‧‧佈線
3521‧‧‧佈線
3522‧‧‧佈線
3600‧‧‧液晶顯示裝置
3610‧‧‧像素部
3611‧‧‧像素
3620‧‧‧掃描線驅動電路
3621‧‧‧掃描線
3622‧‧‧電容線
3630‧‧‧信號線驅動電路
3631‧‧‧信號線
3641‧‧‧電晶體
3642‧‧‧電容器
3643‧‧‧液晶元件
3711‧‧‧顯示部
3712‧‧‧源極驅動器
3712A‧‧‧閘極驅動器
3712B‧‧‧閘極驅動器
3713‧‧‧基板
3714‧‧‧源極驅動器IC
3715‧‧‧FPC
3716‧‧‧外部電路基板
3800‧‧‧顯示裝置
3811‧‧‧顯示部
3812‧‧‧像素
3813‧‧‧掃描線驅動電路
3814‧‧‧觸控感測器
3816‧‧‧主機
3820_1‧‧‧IC
3820_2‧‧‧IC
3820_m‧‧‧IC
3821_1‧‧‧電路
3821_2‧‧‧電路
3821_m‧‧‧電路
3822_1‧‧‧信號線驅動電路
3822_2‧‧‧信號線驅動電路
3822_m‧‧‧信號線驅動電路
3824‧‧‧觸控感測器檢測電路
3823‧‧‧觸控感測器驅動電路
3825_1‧‧‧影像處理電路
3825_2‧‧‧影像處理電路
3825_m‧‧‧影像處理電路
3826_1‧‧‧RAM
3826_2‧‧‧RAM
3826_m‧‧‧RAM
3827‧‧‧CPU
3828‧‧‧時序控制器
3829‧‧‧電容器
4000‧‧‧顯示模組
4001‧‧‧上蓋
4002‧‧‧下蓋
4003‧‧‧FPC
4004‧‧‧觸控面板
4005‧‧‧FPC
4006‧‧‧顯示面板
4009‧‧‧框架
4010‧‧‧印刷電路板
4011‧‧‧電池
5001‧‧‧外殼
5002‧‧‧顯示部
5003‧‧‧支架
5004‧‧‧遙控器
5201‧‧‧外殼
5202‧‧‧外殼
5203‧‧‧顯示部
5204‧‧‧顯示部
5205‧‧‧麥克風
5206‧‧‧揚聲器
5207‧‧‧操作鍵
5208‧‧‧觸控筆
5401‧‧‧外殼
5402‧‧‧顯示部
5403‧‧‧鍵盤
5404‧‧‧指向裝置
5501‧‧‧外殼
5502‧‧‧顯示部
5503‧‧‧麥克風
5504‧‧‧揚聲器
5505‧‧‧操作按鈕
5601‧‧‧第一外殼
5602‧‧‧第二外殼
5603‧‧‧第一顯示部
5604‧‧‧第二顯示部
5605‧‧‧連接部
5606‧‧‧操作鍵
5701‧‧‧車身
5702‧‧‧車輪
5703‧‧‧儀表板
5704‧‧‧燈
5801‧‧‧第一外殼
5802‧‧‧第二外殼
5803‧‧‧顯示部
5804‧‧‧操作鍵
5805‧‧‧透鏡
5806‧‧‧連接部
5901‧‧‧外殼
5902‧‧‧顯示部
5903‧‧‧操作按鈕
5904‧‧‧表把
5905‧‧‧錶帶扣
6000‧‧‧外殼
6001‧‧‧顯示部
6003‧‧‧揚聲器
在圖式中：圖1是示出半導體裝置的一個例子的方塊圖；圖2是示出半導體裝置所包括的電路的一個例子的方塊圖；圖3是示出圖2的具體例子的電路圖；圖4是示出圖2的具體例子的電路圖；圖5是示出圖2的具體例子的電路圖； 圖6是示出半導體裝置所包括的電路的一個例子的方塊圖；圖7是示出圖6的具體例子的電路圖；圖8是示出圖6的具體例子的電路圖；圖9是示出圖6的具體例子的電路圖；圖10是示出圖6的具體例子的電路圖；圖11是示出圖6的具體例子的電路圖；圖12是示出緩衝放大器的一個例子的電路圖；圖13A和圖13B示出顯示裝置的一個例子的電路圖；圖14A和圖14B示出顯示像素的一個例子的電路圖；圖15A和圖15B示出顯示像素的一個例子的電路圖；圖16A和圖16B示出顯示裝置的一個例子的方塊圖及電路圖；圖17是示出半導體裝置的一個例子的方塊圖；圖18A和圖18B是示出觸控感測器的一個例子的電路圖及時序圖；圖19A和圖19B是示出顯示裝置的一個例子的圖；圖20A和圖20B是示出顯示裝置的一個例子的圖；圖21是示出顯示模組的一個例子的透視圖；圖22A至圖22H是示出電子裝置的一個例子的透視圖；圖23A和圖23B是示出電子裝置的一個例子的透視圖；圖24A至圖24C是示出電晶體的結構實例的俯視圖及剖面圖；圖25A至圖25C是示出電晶體的結構實例的俯視圖及剖面圖；圖26A至圖26C是示出電晶體的結構實例的俯視圖及剖面圖；圖27A至圖27C是說明氧化物的原子數比的範圍的圖；圖28是說明InMZnO4的結晶的圖；圖29A至圖29C是氧化物的疊層結構的能帶圖；圖30A至圖30D是示出電晶體的結構實例的俯視圖及剖面圖；圖31A和圖31B是示出電晶體的結構實例的俯視圖及剖面圖；圖32A至圖32E是說明利用XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析的圖、以及示出CAAC-OS的選區電子繞射圖案的圖；圖33A至圖33E是CAAC-OS的剖面TEM影像、平面TEM影像及經過分析獲得的影像；圖34A至圖34D是nc-OS的電子繞射圖案以及nc-OS的剖面TEM影像；圖35A和圖35B是a-like OS的剖面TEM影像； 圖36是因電子照射導致的In-Ga-Zn氧化物的結晶部的變化的圖。
首先，對“電子裝置”、“電子構件”、“模組”、“半導體裝置”的記載進行說明。一般來說，“電子裝置”有時例如是指：個人電腦；行動電話；平板資訊終端；電子書閱讀器終端；可穿戴終端；AV(視聽)設備；電器產品；住宅設備機器；商用設備機器；數位看板(Digital Signage)；汽車；或者具有系統的電氣產品等。另外，“電子構件”或“模組”有時是指：電子裝置所具有的處理器、記憶體裝置、感測器、電池、顯示裝置、發光裝置、介面裝置、RF標籤(RF：Radio Frequency)、接收器、發送器等。另外，“半導體裝置”有時是指：使用半導體元件的裝置；或者電子構件或模組所具有的適用半導體元件的驅動電路、控制電路、邏輯電路、信號產生電路、信號轉換電路、電位位準轉換電路、電壓源、電流源、切換電路、放大電路、記憶體電路、記憶單元、顯示電路以及顯示像素等。
另外，在本說明書中，有時將氧化物半導體表示為OS(Oxide Semiconductor)。因此，有時將在通道形成區域中包含氧化物半導體的電晶體稱為OS電晶體。
實施方式1
在本實施方式中，對源極驅動器電路以及該源極驅動器電路所包括的偏壓發生器進行說明。
〈源極驅動器電路〉
圖1示出係關於本發明的一個實施方式的源極驅動器電路的一個例子。源極驅動器電路100包括LVDS(Low Voltage Differential Signaling：低電壓差分信號)接收器110、串並聯轉換電路120、移位暫存器電路130、閂鎖電路140、位準轉換器電路150、傳輸電晶體邏輯電路160、電阻串電路170、外部校正電路180、BGR(Band Gap Reference：能帶間隙基準)電路190、偏壓發生器200、以及緩衝放大器300。另外，在圖1中，源極驅動器電路100包括兩個偏壓發生器200。
LVDS接收器110與外部的主處理器電連接。LVDS接收器110具有接收來自該主處理器的視訊信號的功能以及將差分信號轉換為單端信號，將該信號發送到串並聯轉換電路120的功能。上述工作是在LVDS接收器110處於驅動狀態時進行的。在圖1中，作為視訊信號，對LVDS接收器110輸入有類比電壓信號DA，DB0、類比電壓信號DA，DB1、類比電壓信號DA，DB2、類比電壓信號DA，DB3、類比電壓信號DA，DB4、類比電壓信號DA，DB5、類比電壓信號DA，DB6以及類比電壓信號DA，DB7。另外，LVDS接收器110藉由被輸入時脈信號CLOCK及時脈信號CLOCKB可以進行逐次工作，而藉由被輸入待機信號STBY可以從驅動狀態成為待機狀態(暫時停止)。另外，時脈信號CLOCKB是時脈信號CLOCK的反轉信號。
串並聯轉換電路120與LVDS接收器110電連接。串並聯轉換電路120具有接收來自LVDS接收器110的單端信號的功能。串並聯轉換電路120將單端信號轉換為並行信號，將該信號發送到內部匯流排作為BUS[127：0]的信號。
移位暫存器電路130與串並聯轉換電路120電連接，閂鎖電路140與移位暫存器電路130電連接。移位暫存器電路130具有與串並聯轉換電路120同步而指定將內部匯流排上的資料存放在各信號線(也稱為資料線)的閂鎖電路140中的時機的功能。
位準轉換器電路150與閂鎖電路140電連接。位準轉換器電路150具有當所有信號線的資料存放在閂鎖電路140中時使各資料的位準轉換的功能。
傳輸電晶體邏輯電路160與位準轉換器電路150及電阻串電路170電連接。另外，由傳輸電晶體邏輯電路160及電阻串電路170構成DAC(Digital to Analog Converter：數位類比轉換器)。電阻串電路170被輸入8位元的信號(在圖1中記載為VR0-VR255)，將對應於該信號的電位輸出至傳輸電晶體邏輯電路160。傳輸電晶體邏輯電路160具有由於該電位的供應而對進行了位準轉移的各資料進行類比數位轉換的功能。
緩衝放大器300與傳輸電晶體邏輯電路160電連接。緩衝放大器300具有如下功能：放大進行了類比數位轉換的資料，將作為資料信號放大了的資料(在圖1中記載為S[2159：0])發送到像素陣列的功能。
BGR電路190具有產生用來驅動源極驅動器電路100時用作基準的電壓的功能。BGR電路190分別與偏壓發生器的一個及另一個電連接。
偏壓發生器200的一個與BGR電路190及緩衝放大器300電連接。偏壓發生器200的一個具有根據在BGR電路190中產生的用作基準的電壓產生用來使緩衝放大器300工作的偏置電壓的功能。上述工作是在偏壓發生器200處於驅動狀態時進行的。另外，偏壓發生器200的一個以與LVDS接收器110相同的時機被輸入待機信號STBY，可以由於該信號而使偏壓發生器200的一個從驅動狀態成為待機狀態(暫時停止)。
偏壓發生器200的另一個與外部校正電路180電連接。偏壓發生器200的另一個具有根據在BGR電路190中產生的用作基準的電壓產生用來使外部校正電路180工作的偏置電壓的功能。另外，當不需要使外部校正電路180工作時，對偏壓發生器200的另一個發送待機信號CMSTBY，可以由於該信號而使偏壓發生器200的另一個從驅動狀態成為待機狀態(暫時停止)。
外部校正電路180與像素所包括的電晶體電連接。在像素陣列中，如果各像素電晶體具有電壓電流特性的不均勻，就給該顯示裝置所顯示的影像有影響，因此會成為引起顯示裝置的顯示品質的降低的原因。外部校正電路180具有測定流過該像素電晶體的電流量並根據該電流量將流過該像素電晶體中的電流量調整至適當量的功能。另外，外部校正電路180被輸入設置信號CMSET，由於該信號而使外部校正電路180初始化。另外，外部校正電路180被輸入時脈信號CMCLK，由於該信號而使外部校正電路180工作。另外，外部校正電路180被輸入來自像素電路所包括的電晶體的信號(在圖1中記載為S[719：0])，該外部校正電路180以參考電位VREF1及參考電位VREF2為比較基準進行與影像校正有關的判斷。然後，將與該校正有關的判斷結果發送到源極驅動器電路100的外部的影像處理器作為輸出信號的CMOUT[11：0]。該影像處理器基於CMOUT[11：0]的內容進行影 像資料的校正。
另外，本發明的一個實施方式不侷限於圖1所示的源極驅動器電路100，而也可以不是具有外部校正電路180的結構。例如，也可以採用對像素陣列所包括的各像素設置校正電路代替外部校正電路180的結構。
〈偏壓發生器200A〉
接著，對可適用於圖1的源極驅動器電路100的偏壓發生器200的電路結構進行說明。
圖2示出本發明的一個實施方式的偏壓發生器。偏壓發生器200A包括電路201及電路202。
電路201藉由一個或多個佈線VRL與電路202電連接。另外，電路201與佈線L0及用來供應低位準電位的佈線GNDL電連接。
電路202與多個佈線VBL電連接。另外，電路202與用來供應高位準電位的佈線VDDL及用來供應低位準電位的佈線GNDL電連接。
電路201具有如下功能：藉由從佈線L0被供應電流，產生對應於該電流的電位而輸出該電位的功能。該電位以與佈線VRL相同的個數被產生，施加到佈線VRL。另外，在佈線VRL是多個佈線的情況下，施加到佈線VRL的該電位根據佈線VRL具有不同的值。
電路202具有藉由使用施加到佈線VRL的電位、從佈線VDDL施加的高位準電位以及從佈線GNDL施加的低位準電位產生多個偏置電壓而輸出該偏置電壓的功能。該偏置電壓以與佈線VBL相同的個數被產生，施加到佈線VBL。另外，施加到佈線VBL的該偏置電壓根據佈線VBL具有不同的值。
佈線VBL與緩衝放大器300或外部校正電路180電連接，產生在電路202中的偏置電壓施加到緩衝放大器300或外部校正電路180。
另外，各偏置電壓是從佈線GNDL施加的低位準電位以上且從佈線VDDL施加的高位準電位以下的電位。
另外，從佈線L0施加的電流是從BGR電路190輸出的定電流。
〈〈具體例子1〉〉
在此，圖3示出為實現偏壓發生器200A的具體電路的一個例子的偏壓發生器200A1。
電路201包括電晶體RT1及電晶體RT2，電路202包括電晶體Tr[1,1]、電晶體Tr[2,1]、電晶體Tr[3,1]、電晶體Tr[4,1]、電晶體Tr[1,2]、電晶體Tr[2,2]、電晶體Tr[3,2]、電晶體Tr[4,2]、電晶體Tr[1,3]、電晶體Tr[2,3]、電晶體Tr[3,3]、電晶體Tr[4,3]、電晶體Tr[1,4]、電晶體Tr[2,4]、電晶體Tr[3,4]、以及電晶體Tr[4,4]。注意，電晶體Tr[1,1]、電晶體Tr[1,2]、電晶體Tr[1,3]、電晶體Tr[1,4]、電晶體Tr[2,1]、電晶體Tr[2,2]、電晶體Tr[2,3]、以及電晶體Tr[2,4]都是p通道型電晶體，電晶體Tr[3,1]、電晶體Tr[3,2]、電晶體Tr[3,3]、電晶體Tr[3,4]、電晶體Tr[4,1]、電晶體Tr[4,2]、電晶體Tr[4,3]以及電晶體Tr[4,4]都是n通道型電晶體。另外，佈線VRL是多個佈線，由佈線VRL1及佈線VRL2構成。另外，佈線VBL是多個佈線，由佈線L1至佈線L4構成。
首先，說明電路201的內部的連接結構。電晶體RT1的第一端子與佈線L0電連接，電晶體RT1的閘極與佈線L0電連接，電晶體RT1的第一端子與佈線VRL1電連接。電晶體RT2的第一端子與電晶體RT1的第二端子電連接，電晶體RT2的閘極與電晶體RT2的第一端子電連接，電晶體RT2的第二端子與佈線GNDL電連接，電晶體RT2的第一端子與佈線VRL2電連接。
就是說，電晶體RT1及電晶體RT2都是二極體連接。當佈線L0的電位比低位準電位高時，來自佈線L0的電流經過電晶體RT1及電晶體RT2流過佈線GNDL。
接著，說明電路202的內部的連接結構。電晶體Tr[1,j](j為1以上且4 以下的整數)的第一端子與佈線VDDL電連接。電晶體Tr[1,j]的第二端子與電晶體Tr[2,j]的第一端子電連接，電晶體Tr[2,j]的第二端子與電晶體Tr[3,j]的第一端子電連接，電晶體Tr[3,j]的第二端子與電晶體Tr[4,j]的第一端子電連接。另外，將電晶體Tr[2,1]的第二端子與電晶體Tr[3,1]的第一端子的連接部稱為節點N1，將電晶體Tr[2,2]的第二端子與電晶體Tr[3,2]的第一端子的連接部稱為節點N2，將電晶體Tr[2,3]的第二端子與電晶體Tr[3,3]的第一端子的連接部稱為節點N3，將電晶體Tr[2,4]的第二端子與電晶體Tr[3,4]的第一端子的連接部稱為節點N4。
電晶體Tr[4,j]的第二端子與佈線GNDL電連接。電晶體Tr[3,1]的閘極以及電晶體Tr[3,2]的閘極與佈線VRL1電連接，電晶體Tr[4,1]的閘極以及電晶體Tr[4,2]的閘極與佈線VRL2電連接。
節點N1與電晶體Tr[1,1]的閘極、電晶體Tr[2,1]至電晶體Tr[2,4]的各閘極以及佈線L3電連接，節點N2與電晶體Tr[1,2]至電晶體Tr[1,4]的各閘極及佈線L4電連接。節點N3與電晶體Tr[4,3]的閘極及佈線L1電連接，節點N4與電晶體Tr[3,3]的閘極、電晶體Tr[3,4]的閘極以及佈線L2電連接。
〈〈工作例子〉〉
接著，說明偏壓發生器200A1的工作。
在偏壓發生器200A1進行工作時，從BGR電路190經過佈線L0被施加電位Va。由此，在電路201中電流IREF從佈線L0經過電晶體RT1及電晶體RT2流過佈線GNDL。此時，對電晶體RT2的第二端子施加的電位為Vb。就是說，電位Vb是比低位準電位大且比電位Va小的電位。
電位Va經過佈線VRL1被施加到電晶體Tr[3,1]的閘極及電晶體Tr[3,2]的閘極。另外，電位Vb經過佈線VRL2被施加到電晶體Tr[4,1]的閘極及電晶體Tr[4,2]的閘極。由此，電晶體Tr[3,1]、電晶體Tr[3,2]、電晶體Tr[4,1]以及電晶體Tr[4,2]成為導通狀態。由此，由於從節點N1電流經過電晶體Tr[3,1]及電晶體Tr[4,1]流過佈線GNDL，所以在節點N1中產生比低位準電位高的電位。與此同樣，由於從節點N2電流經過電晶體Tr[3,2]及電晶體Tr[4,2]流過佈線GNDL，所以在節點N2中產生比低位準電位高的電位。
在此，對電晶體Tr[1,1]的閘極、電晶體Tr[2,1]至電晶體Tr[2,4]的閘極施加有節點N1的電位。由此，電晶體Tr[1,1]及電晶體Tr[2,1]成為導通狀態，從佈線VDDL電流經過電晶體Tr[1,1]及電晶體Tr[2,1]流過節點N1。並且，由於電晶體Tr[3,1]及電晶體Tr[4,1]也成為導通狀態，其結果，節點N1的電位隨著時間經過而收斂於規定的電位VBIAS3，該VBIAS3從佈線L3被輸出。
另外，節點N2的電位成為與電晶體Tr[1,2]至電晶體Tr[1,4]的各閘極的電位相等的電位，加上電晶體Tr[1,2]至電晶體Tr[1,4]的各第一端子的電位為高位準電位，因此在電晶體Tr[1,2]至電晶體Tr[1,4]的尺寸相同的情況下，流過各電晶體的電流變相等。另外，電晶體Tr[1,2]至電晶體Tr[1,4]的各第二端子的電位都相等。
另外，節點N1的電位成為與電晶體Tr[2,2]至電晶體Tr[2,4]的各閘極的電位相等的電位。電晶體Tr[2,2]至電晶體Tr[2,4]的各第一端子的電位相等，因此在電晶體Tr[2,2]至電晶體Tr[2,4]的尺寸相同的情況下，流過各電晶體Tr[2,2]至電晶體Tr[2,4]的電流相等，電晶體Tr[2,2]至電晶體Tr[2,4]的各第二端子的電位暫時變相等。並且，電晶體Tr[3,2]及電晶體Tr[4,2]也成為導通狀態，因此節點N2的電位隨著時間經過而收斂於規定的電位VBIAS4，該VBIAS4從佈線L4被輸出。
另外，如上所述，根據節點N1及節點N2的電位，電晶體Tr[1,4]及電晶體Tr[2,4]成為導通狀態，因此從佈線VDDL電流經過電晶體Tr[1,4]及電晶體Tr[2,4]流過節點N4。由此，在節點N4中產生比高位準電位低的電位。電晶體Tr[3,4]的閘極及電晶體Tr[4,4]的閘極被施加節點N4的電位，因此電晶體Tr[3,4]及電晶體Tr[4,4]成為導通狀態，電流從節點N4經過電晶體Tr[3,4]及電晶體Tr[4,4]流過佈線GNDL。其結果是，節點N4的電位隨著時間經過收斂於規定的電位VBIAS2，該VBIAS2從佈線L2被輸出。
另外，如上所述，根據節點N1及節點N2的電位，電晶體Tr[1,3]及電晶體Tr[2,3]成為導通狀態，因此電流從佈線VDDL經過電晶體Tr[1,3]及電晶體Tr[2,3]流過節點N3。由此，在節點N3中產生比高位準電位低的電位。電晶體Tr[3,4]的閘極的電位與節點N3相等，因此電晶體Tr[3,4]成為導 通狀態。並且，電晶體Tr[3,3]的閘極的電位與節點N4的電位相等，因此電晶體Tr[3,3]與電晶體Tr[3,4]同樣地成為導通狀態。因此，從節點N3電流經過電晶體Tr[3,3]及電晶體Tr[4,3]流過佈線GNDL。其結果是，節點N3的電位隨著時間經過收斂於規定的VBIAS1，該VBIAS1從佈線L1被輸出。
偏壓發生器200A1由於上述原理而產生VBIAS1、VBIAS2、VBIAS3以及VBIAS4作為偏置電壓，並將其輸出至佈線L1至佈線L4。
〈〈具體例子2〉〉
另外，偏壓發生器的結構不侷限於圖3的偏壓發生器200A1的結構，也可以採用其他電路結構。例如，圖4示出與偏壓發生器200A1不同的偏壓發生器。偏壓發生器200A2是對偏壓發生器200A1的電路201追加一個電晶體且對偏壓發生器200A1的電路202追加幾個電晶體的結構。
在圖4的偏壓發生器200A2中，電路201包括電晶體RT1、電晶體RT2以及電晶體RT3。另外，電路202包括電晶體Tr[1,1]至電晶體Tr[6,6]。另外，在圖4所示的電晶體中，記載有電晶體RT1、電晶體RT2、電晶體RT3、電晶體Tr[1,1]以及電晶體Tr[6,6]的符號，省略上述以外的電晶體的符號。另外，佈線VRL是多個佈線，由佈線VRL1、佈線VRL2以及佈線VRL3構成。另外，佈線VBL是多個佈線，由佈線L1、佈線L2、佈線L3、佈線L4、佈線L5以及佈線L6構成。
藉由採用上述電路結構，偏壓發生器200A2與偏壓發生器200A1同樣地可以產生偏置電壓，將該偏置電壓輸出至佈線L1至佈線L6。
另外，在想要增加或減少偏置電壓的輸出端子的個數時，與偏壓發生器200A1及偏壓發生器200A2同樣，可以改變電路201及電路202所包括的電晶體的個數而構成上述結構。例如，圖5示出電路201所具有的電晶體的個數為k個(k為1以上的整數)時的偏壓發生器200A作為偏壓發生器200A3。在此情況下，構成電路202的電晶體的個數為4k2，可以使偏置電壓的輸出端子的個數(佈線VBL的個數)為(2×k)。另外，在圖5中，構成電路201的電晶體是電晶體RT[1]至電晶體RT[k]，構成電路202的電晶體是電晶體Tr[1,1]至電晶體Tr[2k,2k]，多個佈線VBL是佈線L[1]至佈線L[2k]。
另外，在圖5的偏壓發生器200A3中，只記載有電路201、電路202、多個佈線VRL(佈線VRL[1]、佈線VRL[i](i為1以上且k以下的整數)、佈線VRL[k])、多個佈線VBL(佈線L[1]、佈線L[i1](i1為1以上且k以下的整數)、佈線L[k]、佈線L[k+1]、佈線L[i2](i2為k+1以上且2k以下的整數)、佈線L[2k])、佈線L0、佈線GNDL、佈線VDDL、電晶體RT[1]、電晶體RT[i]、電晶體RT[k]、電晶體Tr[1,1]、以及電晶體Tr[2k，2k]，省略上述以外的佈線、標號及符號。
〈偏壓發生器200B〉
在顯示裝置中，當顯示靜態影像時，源極驅動器電路100所包括的緩衝放大器300有時可以暫時停止。例如，在對顯示裝置的各像素所具有的電晶體適用OS電晶體的情況下，OS電晶體具有良好的開關特性及關態電流非常低的性質，因此可以長時間保持寫入了的資料信號(在後面實施方式2中將說明詳細內容)。尤其是，在如靜態影像那樣連續顯示兩圖框以上的相同影像的情況下，藉由利用該原理，可以不經常將相同內容的資料信號發送到像素電路而使用保持在像素電路中的資料信號顯示影像。就是說，不需要將資料信號發送到像素電路，因此可以降低顯示裝置的耗電量。
當偏壓發生器200處於驅動狀態的情況下，偏壓發生器200對緩衝放大器300供應偏壓。在顯示裝置處於驅動狀態，就是說在顯示裝置上顯示動態影像等影像的情況下，將資料信號以高驅動頻率(例如，“高驅動頻率”是指60Hz以上的頻率)發送到像素電路，因此緩衝放大器300及偏壓發生器200始終處於驅動狀態。由此，有緩衝放大器300及偏壓發生器200的耗電量高的傾向。另一方面，在將靜態影像顯示在顯示裝置上的情況下，不需要進行影像的改寫，因此可以使顯示裝置以低驅動頻率(例如，“低驅動頻率”是指低於60Hz的頻率)工作。在使顯示裝置以低驅動頻率工作的情況下，與以高驅動頻率進行工作的情況相比，改寫的數量減少，因此會產生不進行顯示影像的資料的改寫的期間。在該不進行影像的改寫的期間藉由使緩衝放大器300及偏壓發生器200處於待機狀態(暫時停止)，可以降低顯示裝置的耗電量。如此，有時將如果不需要則使緩衝放大器300及偏壓發生器200等驅動電路處於待機狀態(暫時停止)的工作稱為“空轉停止(IDS)驅動”。
在此，對可以使偏壓發生器200處於待機狀態的結構進行說明。圖6示出可以使偏壓發生器200處於待機狀態的偏壓發生器的結構。偏壓發生器200B具有對偏壓發生器200A設置有電路203至電路205的結構。
偏壓發生器200B具有在偏壓發生器200A的電路201與電路202之間設置有電路203的結構。就是說，電路201藉由電路203與電路202電連接。並且，在偏壓發生器200B中，在偏壓發生器200A的電路202與多個佈線VBL的一部分之間設置有電路204，並且在偏壓發生器200A的電路202與多個佈線VBL中的上述一部分以外的佈線之間設置有電路205。就是說，電路202藉由電路204與多個佈線VBL的一部分電連接，並且電路202藉由電路205與多個佈線VBL中的上述一部分以外的佈線電連接。
在此，對具體的連接結構進行說明。電路201藉由一個或多個佈線VRLa與電路203電連接。另外，電路201與佈線L0電連接。另外，電路201與用來供應低位準電位的佈線GNDL電連接。
電路202藉由一個或多個佈線VRLb與電路203電連接。另外，電路203與用來供應低位準電位的佈線GNDL電連接，並且電路203與佈線STBYL電連接。
另外，佈線VRLa的佈線個數與佈線VRLb的佈線個數相同。
電路202與一個或多個佈線VBL電連接。電路202與用來供應高位準電位的佈線VDDL電連接。電路202與用來供應低位準電位的佈線GNDL電連接。另外，電路204與電路202電連接，電路205與電路202電連接。
電路204與佈線STBYL-B及用來供應高位準電位的佈線VDDL電連接。另外，佈線STBYL-B也可以被輸入對佈線STBYL的輸入信號的反轉信號。
電路205與佈線STBYL及用來供應低位準電位的佈線GNDL電連接。
關於電路201、電路202的詳細功能，參照偏壓發生器200A的電路201、電路202的記載。
電路203具有對佈線VRLb輸出佈線VRLa的電位和低位準電位中的任一個的功能，根據從佈線STBYL被供應的電位決定施加到佈線VRLb的電位。
電路204具有對佈線VBL的一部分的佈線施加高位準電位的功能，可以根據從佈線STBYL-B被供應的電位決定是否使該功能工作。明確而言，在偏壓發生器200處於驅動狀態時，從電連接到電路204的佈線VBL輸出規定的偏壓，而在偏壓發生器200處於待機狀態時，從電連接到電路204的佈線VBL輸出高位準電位。
電路205具有對佈線VBL的上述一部分以外的所有佈線施加低位準電位的功能，可以根據從佈線STBYL被供應的電位決定是否使該功能工作。明確而言，在偏壓發生器200處於驅動狀態時，從電連接到電路205的佈線VBL輸出規定的偏壓，而在偏壓發生器200處於待機狀態時，從電連接到電路205的佈線VBL輸出低位準電位。
藉由具有上述電路結構，可以實現在不需要進行資料信號的改寫時能夠使其工作處於待機狀態(暫時停止)的偏壓發生器。
〈〈具體例子1〉〉
在此，圖7示出用來實現偏壓發生器200B的具體電路的一個例子作為偏壓發生器200B1。
偏壓發生器200B1具有對偏壓發生器200A1追加有電路203、電路204以及電路205的結構。由此，對與偏壓發生器200A1不同的內容進行說明，但是省略與偏壓發生器200A1相同的內容的說明。
另外，圖7的偏壓發生器200B1與圖6所示的偏壓發生器200B不同之處在於：在電路202中具有電路204及電路205。電路204及電路205與多個佈線VBL電連接即可，因此也可以具有在電路202的內部設置有電路204 及電路205的結構。就是說，本發明的一個實施方式不侷限於圖6所示的偏壓發生器200B的結構，只要可以獲得與偏壓發生器200相同的效果，就可以適當地改變圖6所示的偏壓發生器200B的結構。
電路203包括電晶體ST11及電晶體ST12，電路204包括電晶體ST21及電晶體ST22，電路205包括電晶體ST31及電晶體ST32。
佈線VRLa是多個佈線，由佈線VRLa1及佈線VRLa2構成。佈線VRLb是多個佈線，由佈線VRLb1及佈線VRLb2構成。
偏壓發生器200B1所包括的電路201的電晶體RT1的第一端子與佈線VRLa1電連接，偏壓發生器200B1所包括的電路201的電晶體RT2的第一端子與佈線VRLa2電連接。
在此，說明電路203的內部的連接結構。電晶體ST11的第一端子與佈線VRLa1及佈線VRLb1電連接，電晶體ST11的閘極與佈線STBYL電連接，電晶體ST11的第二端子與佈線GNDL電連接。電晶體ST12的第一端子與佈線VRLa2及佈線VRLb2電連接，電晶體ST12的閘極與佈線STBYL電連接，電晶體ST12的第二端子與佈線GNDL電連接。
偏壓發生器200B1所包括的電路202的電晶體Tr[3,1]的閘極與佈線VRLb1電連接，偏壓發生器200B1所包括的電路202的電晶體Tr[3,2]的閘極與佈線VRLb1電連接。偏壓發生器200B1所包括的電路202的電晶體Tr[4,1]的閘極與佈線VRLb2電連接，偏壓發生器200B1所包括的電路202的電晶體Tr[4,2]的閘極與佈線VRLb2電連接。
接著，說明電路204的內部的連接結構。電晶體ST21的第一端子與佈線VDDL電連接，電晶體ST21的閘極與佈線STBYL-B電連接，電晶體ST21的第二端子與佈線L4電連接。電晶體ST22的第一端子與佈線VDDL電連接，電晶體ST22的閘極與佈線STBYL-B電連接，電晶體ST22的第二端子與佈線L3電連接。
接著，說明電路205的內部的連接結構。電晶體ST31的第一端子與佈 線GNDL電連接，電晶體ST31的閘極與佈線STBYL電連接，電晶體ST31的第二端子與佈線L2電連接。電晶體ST32的第一端子與佈線GNDL電連接，電晶體ST32的閘極與佈線STBYL電連接，電晶體ST32的第二端子與佈線L1電連接。
〈〈工作例子〉〉
接著，說明偏壓發生器200B1的工作例子。另外，偏壓發生器200B1的工作幾乎與偏壓發生器200A1同樣，因此偏壓發生器200B1的與偏壓發生器200A1同樣的工作參照偏壓發生器200A1的工作例子的記載，在此說明由於組裝電路203至電路205而產生的功能及工作。
如上所述，在顯示裝置中顯示靜態影像時，藉由使緩衝放大器300及偏壓發生器200處於待機狀態(暫時停止)，可以降低顯示裝置的耗電量。偏壓發生器200B1具有藉由電路203至電路205的工作可以使偏壓發生器200B1處於待機狀態(暫時停止)的電路結構。
藉由對佈線STBYL及佈線STBYL-B施加適當的電位，可以使偏壓發生器200B1處於驅動狀態和待機狀態(暫時停止)中的任一個。
佈線STBYL和佈線STBYL-B中的一個被輸入高位準電位，佈線STBYL和佈線STBYL-B中的另一個被輸入低位準電位。注意，在此“高位準電位”是指高到足夠使各電晶體ST11、電晶體ST12、電晶體ST31及電晶體ST32處於導通狀態的電位，在此“低位準電位”是指低到足夠使各電晶體ST21及電晶體ST22處於導通狀態的電位。
當使偏壓發生器200B1工作時，對佈線STBYL施加低位準電位，並且對佈線STBYL-B施加高位準電位。由此，可以使電晶體ST11、電晶體ST12、電晶體ST21、電晶體ST22、電晶體ST31以及電晶體ST32處於非導通狀態。就是說，當對佈線STBYL施加低位準電位且對佈線STBYL-B施加高位準電位時，偏壓發生器200B1可以進行與偏壓發生器200A1同樣的工作。
當使偏壓發生器200B1處於待機狀態(暫時停止)時，對佈線STBYL施 加高位準電位，並且對佈線STBYL-B施加低位準電位。由此，可以使電晶體ST11、電晶體ST12、電晶體ST21、電晶體ST22、電晶體ST31以及電晶體ST32處於導通狀態。就是說，佈線L0、佈線VRLa1、佈線VRLa2、佈線VRLb1、佈線VRLb2、佈線L1以及佈線L2的電位都可以是低位準電位，佈線L3及佈線L4的電位都可以是高位準電位。
由此，在電路201中電晶體RT1及電晶體RT2處於非導通狀態，因此由於從BGR電路190供應的電流IREF而不產生電位Va及電位Vb。另外，在電路202中，電晶體Tr[1,1]至電晶體Tr[4,4]都處於非導通狀態，因此不產生偏置電壓VBIAS1、VBIAS2、VBIAS3及VBIAS4。並且，由於電路204及電路205的電路結構而低位準電位被輸出到佈線L1及佈線L2，高位準電位被輸出到佈線L3及佈線L4。
如上所述，藉由對佈線STBYL施加高位準電位，而對佈線STBYL-B施加低位準電位，可以使偏壓發生器200B1處於待機狀態(暫時停止)。另外，可以以如下方式構成緩衝放大器300：藉由將從佈線L1及佈線L2輸出的低位準電位以及從佈線L3及佈線L4輸出的高位準電位施加到緩衝放大器300，也可以使緩衝放大器300處於待機狀態(暫時停止)。
〈〈具體例子2〉〉
另外，偏壓發生器的結構不侷限於圖7的偏壓發生器200B1的結構，也可以採用其他電路結構。例如，圖8示出與偏壓發生器200B1不同的偏壓發生器。偏壓發生器200B2是改變了偏壓發生器200B1的電路203的位置的電路，具有電路203藉由電路201與電路202電連接的結構。就是說，偏壓發生器200B2的電連接上的結構與偏壓發生器200B1同樣，因此偏壓發生器200B2可以與偏壓發生器200B1同樣地進行工作且處於待機狀態(暫時停止狀態)。
另外，例如，也可以採用將偏壓發生器200B1的電路203設置在電路202的內部的結構。圖9示出上述結構。在偏壓發生器200B3的電路202的內部設置有使偏壓發生器200B3處於工作狀態或待機狀態(暫時停止狀態)的電路203至電路205。偏壓發生器200B3的電連接上的結構與偏壓發生器200B1同樣，因此偏壓發生器200B3可以與偏壓發生器200B1同樣地成 為工作狀態或待機狀態(暫時停止狀態)。
另外，例如也可以採用對偏壓發生器200A3設置電路203至電路205的結構。圖10示出上述結構。在偏壓發生器200B4中，在偏壓發生器200A3的電路201與電路202之間的電連接路徑中插入有電路203，在偏壓發生器200A3的電路202與佈線L[k+1]至佈線L[2k]之間的電連接路徑中插入有電路204，在偏壓發生器200A3的電路202與佈線L[1]至佈線L[k]之間的電連接路徑中插入有電路205。藉由具有如上結構，可以實現將偏置電壓的輸出端子的個數(佈線VBL的個數)為(2×k)的偏壓發生器200。另外，在圖10中，構成電路201的電晶體是電晶體RT[1]至電晶體RT[k]，構成電路202的電晶體是電晶體Tr[1,1]至電晶體Tr[2k,2k]，構成電路203的電晶體是電晶體ST1[1]至電晶體ST1[k]，構成電路204的電晶體是電晶體ST2[1]至電晶體ST2[k]，構成電路205的電晶體是電晶體ST3[1]至電晶體ST3[k]，多個佈線VBL是佈線L[1]至佈線L[2k]。
另外，在圖10的偏壓發生器200B4中，只記載有電路201、電路202、電路203、電路204、電路205、多個佈線VRL1、多個佈線VRL2、多個佈線VBL、佈線L[1]、佈線L[i1]、佈線L[k]、佈線L[k+1]、佈線L[i2]、佈線L[2k]、佈線L0、佈線GNDL、佈線VDDL、佈線STBYL、佈線STBYL-B、電晶體RT[1]、電晶體RT[i]、電晶體RT[k]、電晶體Tr[1,1]、電晶體Tr[2k,2k]、電晶體ST1[1]、電晶體ST1[i]、電晶體ST1[k]、電晶體ST2[1]、電晶體ST2[i]、電晶體ST2[k]、電晶體ST3[1]、電晶體ST3[i]以及電晶體ST3[k]，省略上述以外的佈線、標號及符號。另外，省略電路203的與電晶體ST1[1]至電晶體ST1[k]的各第二端子電連接的佈線GNDL的符號、以及電路205的與電晶體ST3[1]至電晶體ST3[k]的各第一端子電連接的佈線GNDL的符號。
例如，在偏壓發生器200B1至偏壓發生器200B4中，構成電路203及電路205的電晶體中的至少一個也可以使用OS電晶體。OS電晶體具有非常優異的開關特性以及關態電流極小的特性。當使偏壓發生器200B工作時，電路203及電路205所包括的電晶體成為非導通狀態，但是藉由將OS電晶體適用於該電晶體，可以使處於非導通狀態的該電晶體的洩漏電流極小。由此，藉由使用OS電晶體，可以實現工作穩定的偏壓發生器。
例如在偏壓發生器200B1至偏壓發生器200B4中，在構成電路203及電路205的電晶體中的至少一個使用OS電晶體時，該OS電晶體可以為具有不僅前閘極而且背閘極的結構。圖11示出在此情況下的偏壓發生器200B的結構的例子。在偏壓發生器200B5中，將偏壓發生器200B4的電路203所包括的電晶體ST1[1]至電晶體ST1[k]置換為電晶體STB1[1]至電晶體STB1[k]，將偏壓發生器200B4的電路205所包括的電晶體ST3[1]至電晶體ST1[k]置換為電晶體STB3[1]至電晶體STB3[k]。另外，在圖11中，關於電路203所包括的電晶體只示出電晶體STB1[1]、電晶體STB1[i]及電晶體STB1[k]，省略上述以外的電晶體。另外，關於電路205所包括的電晶體只示出電晶體STB3[1]、電晶體STB3[i]及電晶體STB3[k]，省略上述以外的電晶體。
電晶體STB1[1]至電晶體STB1[k]的各背閘極與多個佈線BGLS1電連接。電晶體STB3[1]至電晶體STB3[k]的各背閘極與多個佈線BGLS2電連接。上述以外的連接結構參照偏壓發生器200B4的記載。
包括背閘極的OS電晶體具有如下功能：藉由對背閘極施加任意的電位，可以控制該OS電晶體的臨界電壓的功能。由此，藉由對背閘極施加正電位而使OS電晶體處於常開啟狀態，可以流過更大的電流，因此可以使偏壓發生器的工作進一步快。另外，藉由對背閘極施加負電位，可以使OS電晶體處於非導通狀態(下面，有時稱為常關閉狀態)。藉由利用上述現象而對不僅前閘極而且背閘極施加任意的電位，可以控制OS電晶體的導通狀態及非導通狀態。另外，作為包括背閘極的OS電晶體，較佳為使用實施方式7所記載的電晶體。
〈緩衝放大器〉
在此，說明可以使用上述偏壓發生器200的輸出電壓而驅動的緩衝放大器300的結構。
〈〈結構實例〉〉
圖12示出使用偏壓發生器200B1至偏壓發生器200B3中的任一個的輸出電壓而工作的緩衝放大器300的一個例子。在後面的記載中，緩衝放大器300與偏壓發生器200B1電連接。
緩衝放大器300包括輸入端子IN及輸出端子OUT，是將輸入到輸入端子IN的電位加於電位△V的電位向輸出端子OUT輸出的電路。輸入端子IN與傳輸電晶體邏輯電路160電連接，輸入端子IN被施加由傳輸電晶體邏輯電路160及電阻串電路170進行數位類比轉換後的資料信號(電位)。另外，電位△V根據輸入到緩衝放大器300的偏置電壓決定，後面將對此進行說明。
連接於緩衝放大器300的佈線L1至佈線L4是電連接於偏壓發生器200B1的佈線。就是說，產生在偏壓發生器200B1中的偏置電壓VBIAS1、VBIAS2、VBIAS3、VBIAS4都藉由佈線L1至佈線L4輸入到緩衝放大器300。
連接於緩衝放大器300的佈線LA1及佈線LA2是電連接於與偏壓發生器200B1不同的偏壓發生器的佈線。就是說，佈線LA1及佈線LA2與佈線L1至佈線L4同樣地被輸入不同的偏置電壓。
另外，偏置電壓的輸入方法不侷限於使用兩個偏壓發生器的方法，也可以利用使用一個偏壓發生器的方法。例如，也可以只利用將k設定為3的偏壓發生器200B4而對佈線L1至佈線L4、佈線LA1以及佈線LA2輸入偏置電壓。
緩衝放大器300包括電晶體AT1至電晶體AT20、電晶體AST1以及電晶體AST2。
輸入端子IN與電晶體AT1的閘極及電晶體AT3的閘極電連接。電晶體AT1的第一端子與電晶體AT2的第一端子及電晶體AT5的第一端子電連接，電晶體AT1的第二端子與電晶體AT13的第一端子及電晶體AT14的第一端子電連接。電晶體AT3的第一端子與電晶體AT4的第一端子及電晶體AT6的第一端子電連接，電晶體AT3的第二端子與電晶體AT9的第一端子及電晶體AT10的第一端子電連接。電晶體AT5的第二端子與佈線GNDL電連接，電晶體AT5的閘極與佈線L1電連接。電晶體AT6的第二端子與佈線VDDL電連接，電晶體AT6的閘極與佈線L4電連接。電晶體AT2的第二端子與電晶體AT11的第一端子及電晶體AT12的第一端子電連接。電晶體AT4的第二端子與電晶體AT7的第一端子及電晶體AT8的第一端子電 連接。電晶體AT2的閘極及電晶體AT4的閘極與輸出端子OUT電連接。
電晶體AT7的第二端子與佈線GNDL電連接，電晶體AT9的第二端子與佈線GNDL電連接，電晶體AT11的第二端子與佈線VDDL電連接，電晶體AT13的第二端子與佈線VDDL電連接。電晶體AT8的閘極及電晶體AT10的閘極與佈線L2電連接，電晶體AT12的閘極及電晶體AT14的閘極與佈線L3電連接。電晶體AT15的第一端子與電晶體AT17的第一端子、電晶體AT8的第二端子、電晶體AT7的閘極以及電晶體AT9的閘極電連接。電晶體AT15的第二端子與電晶體AT17的第二端子、電晶體AT12的第二端子、電晶體AT11的閘極以及電晶體AT13的閘極電連接。電晶體AT15的閘極及電晶體AT16的閘極與佈線LA1電連接，電晶體AT17的閘極及電晶體AT18的閘極與佈線LA2電連接。
電晶體AT10的第二端子與電晶體AT16的第一端子、電晶體AT18的第一端子、電晶體AT19的閘極以及電晶體AST1的第一端子電連接。電晶體AT14的第二端子與電晶體AT16的第二端子、電晶體AT18的第二端子、電晶體AT20的閘極以及電晶體AST2的第一端子電連接。電晶體AST1的閘極與佈線STBYL電連接，電晶體AST2的閘極與佈線STBYL-B電連接。
圖12所示的緩衝放大器300在顯示裝置顯示靜態影像時可以成為待機狀態(暫時停止)。為了使緩衝放大器300處於待機狀態(暫時停止)，從偏壓發生器200B1對佈線L1供應低位準電位，對佈線L2供應低位準電位，對佈線L3供應高位準電位，對佈線L4供應高位準電位，並且對佈線LA1供應低位準電位，對佈線LA2供應高位準電位，即可。尤其是，為了對各佈線L1至佈線L4施加規定的電位，在偏壓發生器200B1中，可以將佈線STBYL的電位設定為高位準電位，而將佈線STBYL-B的電位設定為低位準電位。此時，同時對電晶體AST1的閘極施加高位準電位，對電晶體AST2的閘極施加低位準電位，因此對電晶體AT19的閘極施加高位準電位，對電晶體AT20的閘極施加低位準電位。由此，電晶體AT19及電晶體AT20成為非導通狀態，因此不對輸出端子OUT輸出電位。並且，由於電晶體AST1及電晶體AST2成為導通狀態，所以可以釋放積累在電晶體AT19的閘極及電晶體AT20的閘極中的電荷。
藉由構成上述偏壓發生器及緩衝放大器，可以實現耗電量得到降低的顯示裝置。
另外，本發明的一個實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式2
在本實施方式中，參照圖13A至圖16B說明包括本發明的一個實施方式的半導體裝置的顯示裝置。
注意，圖13A是說明本發明的一個實施方式的顯示裝置的一個例子的方塊圖，圖13B是說明本發明的一個實施方式的顯示裝置所包括的像素電路的一個例子的電路圖。另外，圖13A和圖13B所示的顯示裝置是使用有機EL等發光元件的顯示裝置。
〈關於顯示裝置的說明〉
圖13A所示的顯示裝置包括：具有顯示元件的像素的區域(以下稱為像素部3302)；配置在像素部3302的外側並具有用來驅動像素的電路的電路部(以下稱為驅動電路部3304)；具有保護元件的功能的電路(以下稱為保護電路3306)；以及端子部3307。此外，也可以不設置保護電路3306。
驅動電路部3304的一部分或全部較佳為與像素部3302形成在同一基板上。由此，可以減少構件的數量或端子的數量。當驅動電路部3304的一部分或全部不與像素部3302形成在同一基板上時，驅動電路部3304的一部分或全部可以藉由COG或TAB(Tape Automated Bonding：捲帶自動接合)安裝。
像素部3302包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示元件的電路(以下稱為像素電路3301)，驅動電路部3304包括輸出選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器電路3304a)以及用來供應用於驅動像素的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器電路3304b)等驅動電路。另外，作為源極驅動器電路3304b，可以適用實施方式1所說明的源極驅動器電路 100。由此，在圖13A所示的顯示裝置中顯示靜態影像的期間，可以使源極驅動器電路3304b所包括的緩衝放大器及偏壓發生器處於待機狀態(暫時停止)，因此可以降低顯示裝置的耗電量。
閘極驅動器電路3304a具有移位暫存器等。閘極驅動器電路3304a藉由端子部3307被輸入用來驅動移位暫存器的信號並輸出信號。例如，閘極驅動器電路3304a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器電路3304a具有控制被供應掃描信號的佈線(以下稱為掃描線GL_1至GL_X。另外，在圖13A中示出掃描線GL_1、掃描線GL_2及掃描線GL_X，省略上述以外的掃描線。此外，有時將掃描線GL_1至GL_X總稱為掃描線GL)的電位的功能。另外，也可以設置多個閘極驅動器電路3304a，並藉由多個閘極驅動器電路3304a分別控制掃描線GL_1至GL_X。或者，閘極驅動器電路3304a具有能夠供應初始化信號的功能。但是，不侷限於此，閘極驅動器電路3304a也可以供應其他信號。
源極驅動器電路3304b具有移位暫存器等。源極驅動器電路3304b藉由端子部3307被輸入用來驅動移位暫存器的信號和從其中得出資料信號的信號(影像信號)。源極驅動器電路3304b具有根據影像信號生成寫入到像素電路3301的資料信號的功能。此外，源極驅動器電路3304b具有響應於由於起動脈衝信號、時脈信號等的輸入產生的脈衝信號而控制資料信號的輸出的功能。另外，源極驅動器電路3304b具有控制被供應資料信號的佈線(以下稱為資料線DL_1至DL_Y。另外，在圖13A中示出資料線DL_1、資料線DL_2及資料線DL_Y，省略上述以外的資料線。此外，有時將資料線DL_1至DL_Y總稱為資料線DL)的電位的功能。或者，源極驅動器電路3304b具有能夠供應初始化信號的功能。但是，不侷限於此，源極驅動器電路3304b可以供應其他信號。
源極驅動器電路3304b例如使用多個類比開關等來構成。源極驅動器電路3304b藉由依次使多個類比開關開啟而可以輸出對影像信號進行時間分割所得到的信號作為資料信號。此外，也可以使用移位暫存器等構成源極驅動器電路3304b。
脈衝信號及資料信號分別藉由被供應掃描信號的多個掃描線GL之一 及被供應資料信號的多個資料線DL之一被輸入到多個像素電路3301中的每一個。另外，多個像素電路3301的每一個藉由閘極驅動器電路3304a來控制資料信號的寫入及保持。例如，藉由掃描線GL_m(m是X以下的自然數)從閘極驅動器電路3304a對第m行第n列的像素電路3301輸入脈衝信號，並根據掃描線GL_m的電位而藉由資料線DL_n(n是Y以下的自然數)從源極驅動器電路3304b對第m行第n列的像素電路3301輸入資料信號。
圖13A所示的保護電路3306例如連接於作為閘極驅動器電路3304a和像素電路3301之間的佈線的掃描線GL。或者，保護電路3306連接於作為源極驅動器電路3304b和像素電路3301之間的佈線的資料線DL。或者，保護電路3306可以連接於閘極驅動器電路3304a和端子部3307之間的佈線。或者，保護電路3306可以連接於源極驅動器電路3304b和端子部3307之間的佈線。此外，端子部3307是指設置有用來從外部電路對顯示裝置輸入電源、控制信號及影像信號的端子的部分。
保護電路3306是在對與其連接的佈線供應一定範圍之外的電位時使該佈線與其他佈線之間導通的電路。
如圖13A所示，藉由分別對像素部3302及驅動電路部3304設置保護電路3306，可以提高顯示裝置對因ESD(Electro Static Discharge：靜電放電)等而產生的過電流的耐性。但是，保護電路3306的結構不侷限於此，例如，也可以採用將閘極驅動器電路3304a與保護電路3306連接的結構或將源極驅動器電路3304b與保護電路3306連接的結構。或者，也可以採用將端子部3307與保護電路3306連接的結構。
另外，雖然在圖13A中示出由閘極驅動器電路3304a和源極驅動器電路3304b形成驅動電路部3304的例子，但不侷限於此。例如，也可以只形成閘極驅動器電路3304a並安裝形成有另外準備的源極驅動器電路的基板(例如，由單晶半導體膜或多晶半導體膜形成的驅動電路基板)。
〈像素電路的結構實例〉
圖13A所示的多個像素電路3301例如可以採用圖13B所示的結構。
圖13B所示的像素電路3301包括電晶體3352、3354、電容器3362以及發光元件3372。
電晶體3352的源極電極和汲極電極中的一個電連接於被供應資料信號的佈線(下面稱為資料線DL_n)。並且，電晶體3352的閘極電極電連接於被供應閘極信號的佈線(下面稱為掃描線GL_m)。
電晶體3352具有控制資料信號的寫入的功能。
電容器3362的一對電極中的一個電連接於被供應電位的佈線(以下，稱為電位供應線VL_a)，另一個電連接於電晶體3352的源極電極和汲極電極中的另一個。
電容器3362具有作為儲存被寫入的資料的儲存電容器的功能。
電晶體3354的源極電極和汲極電極中的一個電連接於電位供應線VL_a。並且，電晶體3354的閘極電極電連接於電晶體3352的源極電極和汲極電極中的另一個。-
發光元件3372的陽極和陰極中的一個電連接於電位供應線VL_b，另一個電連接於電晶體3354的源極電極和汲極電極中的另一個。
此外，電位供應線VL_a和電位供應線VL_b中的一個被施加高電源電位VDD，另一個被施加低電源電位VSS。
例如，在具有圖13B的像素電路3301的顯示裝置中，藉由圖13A所示的閘極驅動器電路3304a依次選擇各行的像素電路3301，並使電晶體3352開啟而寫入資料信號。
當電晶體3352被關閉時，被寫入資料的像素電路3301成為保持狀態。並且，流過電晶體3354的源極電極與汲極電極之間的電流量根據寫入的資料信號的電位被控制，發光元件3372以對應於流過的電流量的亮度發光。 藉由按行依次進行上述步驟，可以顯示影像。
另外，較佳為對圖13B所示的電晶體3352、電晶體3354適用實施方式7所說明的OS電晶體。OS電晶體具有良好的開關特性及關態電流非常低的性質，因此可以降低電晶體的源極和汲極之間的洩漏電流。例如，藉由將OS電晶體用於電晶體3352，可以降低電晶體3352的洩漏電流，從而可以長期間保持電晶體3354的閘極的電位及電容器3362的一對電極中的另一個的電位。就是說，在連續顯示兩圖框以上的資料信號沒有變化的動態影像，亦即顯示靜態影像的情況下，不需要對電晶體3354的閘極的電位及電容器3362的一對電極中的另一個的電位進行改寫。由此，可以長時間停止對像素電路3301的資料信號的供應，因此可以降低顯示裝置的耗電量。
另外，可以使像素電路具有校正電晶體的臨界電壓等的變動的影響的功能。圖14A及圖14B和圖15A及圖15B示出像素電路的一個例子。
圖14A所示的像素電路包括六個電晶體(電晶體3431、電晶體3432、電晶體3433、電晶體3434、電晶體3435、電晶體3436)、電容器3440以及發光元件3450。此外，佈線3411、佈線3412、佈線3413、佈線3414及佈線3415、佈線3421及佈線3422電連接到圖14A所示的像素電路。注意，作為電晶體3431至電晶體3436，例如可以使用p型電晶體。
圖14B所示的像素電路具有對圖14A所示的像素電路追加電晶體3437的結構。另外，佈線3416及佈線3417電連接到圖14B所示的像素電路。在此，佈線3415與佈線3416可以相互電連接。注意，作為電晶體3437,例如可以使用p型電晶體。
圖15A所示的像素電路包括六個電晶體(電晶體3481、電晶體3482、電晶體3483、電晶體3484、電晶體3485、電晶體3486)、電容器3440以及發光元件3450。此外，佈線3461、佈線3462及佈線3463、佈線3471、佈線3472及佈線3473電連接到圖15A所示的像素電路。在此，佈線3461與佈線3463可以相互電連接。注意，作為電晶體3481至電晶體3486，例如可以使用p型電晶體。
圖15B所示的像素電路包括兩個電晶體(電晶體3491及電晶體3492)、兩個電容器(電容器3441及電容器3442)以及發光元件3450。另外，佈線3511、佈線3512、佈線3513、佈線3521及佈線3522電連接到圖15B所示的像素電路。此外，藉由採用圖15B所示的像素電路的結構，例如可以利用電壓輸入-電流驅動方式(也稱為CVCC方式)驅動像素電路。注意，作為電晶體3491及電晶體3492，例如可以使用p型電晶體。
另外，本發明的一個實施方式的發光元件可以適用於在顯示裝置的像素中包括主動元件的主動矩陣方式或在顯示裝置的像素中沒有包括主動元件的被動矩陣方式。
在主動矩陣方式中，作為主動元件(非線性元件)除電晶體外還可以使用各種主動元件(非線性元件)。例如，也可以使用MIM(Metal Insulator Metal：金屬-絕緣體-金屬)或TFD(Thin Film Diode：薄膜二極體)等。由於這些元件的製程少，因此能夠降低製造成本或者提高良率。另外，由於這些元件的尺寸小，所以可以提高開口率，從而能夠實現低功耗或高亮度化。
作為除了主動矩陣方式以外的方式，也可以採用不使用主動元件(非線性元件)的被動矩陣方式。由於不使用主動元件(非線性元件)，所以製程少，從而可以降低製造成本或者提高良率。另外，由於不使用主動元件(非線性元件)，所以可以提高開口率，從而能夠實現低功耗或高亮度化等。
另外，本發明的一個實施方式不侷限於圖13A至圖15B所示的具有發光元件的顯示裝置。例如，也可以為使用液晶等顯示元件代替發光元件的顯示裝置。圖16A和圖16B示出使用液晶作為顯示元件的顯示裝置的一個例子。
圖16A所示的液晶顯示裝置3600包括：像素部3610；掃描線驅動電路3620；信號線驅動電路3630；互相平行或大致平行地配置且其電位由掃描線驅動電路3620控制的m個掃描線3621；以及互相平行或大致平行地配置且其電位由信號線驅動電路3630控制的n個信號線3631。m和n都是1以上的整數。像素部3610具有配置為矩陣狀的多個像素3611。另外，還 有沿著掃描線3621互相平行或大致平行地配置的電容線3622。另外，有時將掃描線驅動電路3620及信號線驅動電路3630總稱為驅動電路部。另外，作為信號線驅動電路3630，可以適用實施方式1所說明的源極驅動器電路100。由此，在圖13A所示的顯示裝置中顯示靜態影像的期間，可以使信號線驅動電路3630所包括的緩衝放大器及偏壓發生器處於待機狀態(暫時停止)，從而可以降低顯示裝置的耗電量。
各掃描線3621與在像素部3610中配置為m行n列的像素3611中的配置在任一行的n個像素3611電連接，而各信號線3631與配置為m行n列的像素3611中的配置在任一列的m個像素3611電連接。各電容線3622與配置為m行n列的像素3611中的配置在任一行的n個像素3611電連接。
圖16B示出可以用於圖16A所示的液晶顯示裝置3600的像素3611的電路結構的一個例子。
圖16B所示的像素3611具有液晶元件3643、電晶體3641和電容器3642。
液晶元件3643的一對電極中的一個與電晶體3641連接，並且其電位根據像素3611的規格適當地設定。液晶元件3643的一對電極中的另一個與公用線(未圖示)連接，並對各像素施加同一電位(共用電位)。根據寫入到電晶體3641的資料控制液晶元件3643所包含的液晶的配向狀態。
液晶元件3643是利用液晶的光學調變作用來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。作為用於液晶元件3643的液晶，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、均質相等。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇型液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在較窄的溫度 範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。此外，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理，且視角依賴性小。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。
另外，作為包括液晶元件3643的液晶顯示裝置3600的驅動方法，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式以及AFLC(Anti Ferroelectric Liquid Crystal：反鐵電液晶)模式等。
另外，作為包括液晶元件3643的液晶顯示裝置3600的驅動方法，也可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等垂直配向模式。
在圖16B所示的像素3611的結構中，電晶體3641的源極電極和汲極電極中的一個與信號線3631電連接，源極電極和汲極電極中的另一個與液晶元件3643的一對電極中的一個電連接。電晶體3641的閘極電極與掃描線3621電連接。電晶體3641具有對資料信號寫入進行控制的功能。
在圖16B所示的像素3611的結構中，電容器3642的一對電極中的一個與電晶體3641的源極電極和汲極電極中的另一個連接。電容器3642的一對電極中的另一個與電容線3622電連接。電容線3622的電位的值根據像素3611的規格適當地設定。電容器3642具有儲存被寫入的資料的作為儲存電容器的功能。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式3
在本實施方式中，對使用一個IC形成實施方式1所說明的源極驅動器電路100及觸控感測器用驅動電路的設置有觸控感測器的顯示裝置進行說明。
圖17是示出本發明的一個實施方式的顯示裝置3800的結構實例的電路方塊圖。顯示裝置3800包括顯示部3811、觸控感測器3814、掃描線驅動電路3813、IC3820_1至3820_m(m為2以上的整數)以及主機3816。
〈顯示部〉
顯示部3811包括配置為矩陣狀的多個像素3812、多個掃描線GL以及多個信號線SL，具有顯示影像的功能。
在顯示部3811中，藉由控制像素3812的發光/非發光可以顯示影像。例如，可以將液晶元件用於像素3812。像素3812除了液晶元件以外還可以例如使用下述中至少一個：EL(電致發光)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)；LED晶片(白色LED晶片、紅色LED晶片、綠色LED晶片以及藍色LED晶片等)；電晶體(對應於電流發射光的電晶體)；電子發射元件；使用碳奈米管的顯示元件；電子墨水；電潤濕(electrowetting)元件；電泳元件；使用MEMS(微機電系統)的顯示元件(例如，柵光閥(GLV)、數位微鏡裝置(DMD)、DMS(數位微快門)、MIRASOL(註冊商標)、IMOD(干涉調變)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、壓電陶瓷顯示器等))；以及量子點等。
顯示部3811較佳為具有HD(像素個數1280×720)、FHD(像素個數1920×1080)、WQHD(像素個數2560×1440)、WQXGA(像素個數2560×1600)、4K、8K等極高的像素個數。尤其較佳為具有4K、8K或更高的像素個數。另外，設置在顯示部3811中的像素的密度(清晰度)較佳為300ppi以上，更佳為500ppi以上，更佳為800ppi以上，進一步較佳為1000ppi以上，更進一步較佳為1200ppi以上。這樣的具有高像素個數及高清晰的顯示部3811可以進一步提高可攜式或家用等的個人用途中的真實感或縱深感等。
〈掃描線驅動電路〉
掃描線驅動電路3813藉由掃描線GL與像素3812電連接。掃描線驅動電路3813具有將掃描信號輸出到掃描線GL的功能。有時將掃描線驅動電路3813也稱為閘極驅動器。
〈IC〉
IC3820較佳為多個(m個)IC晶片(下面稱為IC)，由IC3820_1至3820_m構成。另外，各IC較佳為利用COG(Chip on Glass：晶粒玻璃接合)方式安裝到基板。
例如，考慮IC3820由一個IC構成的情況。隨著如4K或8K那樣顯示部3811的解析度提高，IC的佔有面積也擴大。佔有面積大的IC難以製造，其價格也貴。另外，在利用COG方式將IC壓接到基板時，有按每一個IC端子的適當的壓力。在顯示部3811如4K或8K那樣具有高像素個數的情況下，IC的端子的數量也變極多，在進行壓接時施加到整個IC的負載也變大。其結果是，IC會產生裂縫等，變難以安裝IC。藉由IC3820由多個IC構成，施加到一個IC的負載小，因此容易安裝IC。
IC3820_1包括電路3821_1、信號線驅動電路3822_1、觸控感測器驅動電路3823以及觸控感測器檢測電路3824。IC3820_m包括電路3821_m及信號線驅動電路3822_m。另外，下面有時將IC3820_1至3820_m總稱為IC3820，將信號線驅動電路3822_1至3822_m總稱為信號線驅動電路3822。另外，在圖17中只記載有IC3820_1、IC3820_2以及IC3820_m，省略上述以外的IC3820。另外，在圖17中只記載有信號線驅動電路3822_1、信號線驅動電路3822_2以及信號線驅動電路3822_m，省略上述以外的信號線驅動電路3822。
另外，IC3820可以利用COF(Chip On Film：薄膜覆晶封裝)方式或TAB(Tape Automated Bonding：捲帶自動接合)方式等進行安裝。
〈〈信號線驅動電路〉〉
信號線驅動電路3822具有對顯示部3811輸出影像信號(也稱為視訊信 號)的功能。信號線驅動電路3822藉由信號線SL與像素3812電連接。信號線驅動電路3822具有藉由信號線SL對顯示部3811所包括的像素3812輸出作為類比信號的影像信號的功能。例如，作為信號線驅動電路3822，可以具有組合移位暫存器電路與緩衝器電路的結構。另外，顯示裝置3800也可以包括連接於信號線SL的解多工器電路。另外，有時將信號線驅動電路3822稱為源極驅動器。作為信號線驅動電路3822，可以適用實施方式1所說明的源極驅動器電路100。由此，在顯示裝置3800中顯示靜態影像期間，可以使信號線驅動電路3822所包括的緩衝放大器及偏壓發生器處於待機狀態(暫時停止)，因此可以降低該顯示裝置的耗電量。
〈〈觸控感測器驅動電路〉〉
觸控感測器驅動電路3823藉由佈線CLx與觸控感測器3814電連接。觸控感測器驅動電路3823具有輸出用來驅動觸控感測器3814所包括的感測器元件的信號的功能。作為觸控感測器驅動電路3823，例如可以使用組合移位暫存器電路與緩衝器電路的結構。
〈〈觸控感測器檢測電路〉〉
觸控感測器檢測電路3824藉由佈線CLy與觸控感測器3814電連接。觸控感測器檢測電路3824具有對電路3821_1輸出來自觸控感測器3814所包括的感測器元件的輸出信號的功能。例如，作為觸控感測器檢測電路3824，可以使用包括放大電路及類比數位轉換電路(ADC：Analog to Digital Convertor)的結構。在觸控感測器檢測電路3824中，將從觸控感測器3814輸出的類比信號轉換為數位信號而輸出到電路3821_1。
在圖17中IC3820_1與存在於顯示部3811的端部的像素3812連接，但是不侷限於此，IC3820_1也可以與存在於顯示部3811的中央或者其他任何地方的像素3812連接。
〈〈影像處理電路，RAM〉〉
電路3821_1包括影像處理電路3825_1及RAM3826_1。與此同樣，電路3821_m包括影像處理電路3825_m及RAM3826_m。另外，下面有時將電路3821_1至電路3821_m總稱為電路3821，將影像處理電路3825_1至影像處理電路3825_m總稱為影像處理電路3825，將RAM3826_1至 RAM3826_m總稱為RAM3826。另外，在圖17中只記載有電路3821_1、電路3821_2及電路3821_m，省略上述以外的電路3821。另外，在圖17中只記載有影像處理電路3825_1、影像處理電路3825_2以及影像處理電路3825_m，省略上述以外的影像處理電路3825。另外，在圖17中只記載有RAM3826_1、RAM3826_2以及RAM3826_m，省略上述以外的RAM3826。
影像處理電路3825具有根據來自主機3816的指令產生影像信號的功能。另外，影像處理電路3825具有如下功能：對應於顯示部3811的規格而對影像信號進行信號處理來將其轉換為類比影像信號，然後將該信號供應到信號線驅動電路3822。另外，影像處理電路3825_1具有根據來自主機3816的指令產生向觸控感測器驅動電路3823輸出的驅動信號的功能。另外，影像處理電路3825_1具有對從觸控感測器檢測電路3824輸入的信號進行分析並將該信號輸出到主機3816作為位置資訊的功能。
RAM3826具有保持影像處理電路3825進行處理時所需要的資料的功能。
作為影像處理電路3825，例如可以使用具有處理器的結構。例如可以使用DSP(Digital Signal Processor：數位信號處理器)、GPU(Graphics Processing Unit：圖形處理器)等其他微處理器。另外，上述微處理器也可以由FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)或FPAA(Field Programmable Analog Array：現場可程式類比陣列)等PLD(Programmable Logic Device：可程式邏輯裝置)來構成。藉由由處理器解釋且執行來自各種程式的指令，進行各種資料處理或程式控制。
〈主機〉
主機3816包括CPU3827及時序控制器3828。注意，在本說明書中，有時將主機3816稱為外部電路。
〈〈時序控制器〉〉
時序控制器3828被輸入決定顯示部3811的改寫的時機的各種同步信號。作為同步信號，例如有水平同步信號、垂直同步信號以及基準時脈信號等，時序控制器3828根據上述信號產生掃描線驅動電路3813、信號線驅 動電路3822以及觸控感測器驅動電路3823的控制信號。另外，時序控制器3828也可以具有產生決定觸控感測器檢測電路3824輸出信號的時序的信號的功能。在此，時序控制器3828較佳為輸出分別與對掃描線驅動電路3813輸出的信號以及對觸控感測器驅動電路3823輸出的信號同步的信號。尤其是，較佳為將改寫顯示部3811的資料的期間和在觸控感測器3814中感測的期間分開。例如，可以以將一個圖框期間分為改寫顯示部3811的資料的期間和感測期間的方式驅動顯示裝置3800。另外，例如藉由在一個圖框期間中設置兩個以上的感測期間，可以提高檢測靈敏度及檢測準確度。
〈〈CPU〉〉
CPU3827具有執行指令且總體控制顯示裝置3800的功能。CPU3827所執行的指令是從外部輸入的指令以及存放在內部記憶體中的指令。CPU3827產生控制時序控制器3828及影像處理電路3825的信號。
由於將時序控制器3828包含在主機3816中，所以IC3820不需要包括時序控制器。由此，可以減少IC的佔有面積。另外，可以使IC的價格得到降低。另外，可以使用一個時序控制器控制多個IC的時機。上述結構適合於包括多個IC的顯示裝置3800。
〈觸控感測器〉
觸控感測器3814包括感測感測物件對顯示裝置3800的接觸或接近的多個感測器元件。作為可用於觸控感測器3814的觸控感測器的方式，例如可以使用電容式。作為電容式，有表面型電容式、投影型電容式等。作為投影型電容式，有自電容式、互電容式等。較佳為使用互電容式，由此可以同時進行多點檢測。
注意，並不侷限於此，還可以將能夠檢測指頭或觸控筆等感測物件的靠近或接觸的各種方式的感測器用於觸控感測器3814。例如，作為感測器的方式，除了電容式以外，還可以使用電阻膜式、表面聲波式、紅外線式、光學式等各種方式。
〈〈觸控感測器的一個例子〉〉
圖18A是示出使用互電容式的觸控感測器作為觸控感測器3814的一個 例子時的結構實例的方塊圖。在圖18A中，作為一個例子，以X1至X6的6個佈線表示被施加脈衝電壓的佈線CLx，並以Y1至Y6的6個佈線表示檢測電流變化的佈線CLy。另外，佈線的數量不侷限於此。另外，圖18A示出重疊有或者接近地配置有佈線CLx及佈線Cly而形成的電容器3829。
觸控感測器驅動電路3823例如是依次對X1至X6的佈線施加脈衝電壓的電路。藉由對X1至X6的佈線施加脈衝電壓，在形成電容器3829的佈線CLx與佈線CLy之間產生電場。並且，藉由該脈衝電壓，使電流流過電容器3829。該產生於電極之間的電場由於手指或觸控筆等觸摸被遮蔽等而變化。就是說，藉由手指或觸控筆等觸摸，電容器3829的電容值產生變化。如此，藉由利用手指或觸控筆等的觸摸等帶來的電容器3829的電容值變化，可以檢測感測物件的靠近或接觸。
觸控感測器檢測電路3824是用來檢測因電容器3829的電容值變化而產生的Y1至Y6的佈線的電流變化的電路。在Y1至Y6的佈線中，如果沒有感測物件的接近或接觸，則所檢測的電流值沒有變化，另一方面，在由於所檢測的感測物件的接近或接觸而電容值減少的情況下，檢測到電流值減少的變化。另外，當檢測電流時，可以檢測電流量的總和。在此情況下，可以利用積分電路等檢測電流。或者，可以檢測電流的峰值。在此情況下，可以將電流轉換為電壓而檢測電壓值的峰值。
接著，圖18B示出圖18A所示的觸控感測器3814中的輸入輸出波形的時序圖。在圖18B中，在一個圖框期間中進行各行列中的感測物件的檢測。另外，在圖18B中，示出沒有檢測出感測物件(未觸摸)和檢測出感測物件(有觸摸)的兩種情況。此外，關於Y1至Y6的佈線，示出對應於所檢測出的電流值的電壓值的波形。另外，較佳為使顯示部3811中進行顯示工作的時序與觸控感測器3814的工作時序同步，但是為了簡化說明，圖18B例示出該兩個工作時序沒有同步的情況。
依次對X1至X6的佈線施加脈衝電壓，Y1至Y6的佈線的波形根據該脈衝電壓變化。當沒有感測物件的接近或接觸時，Y1至Y6的波形根據X1至X6佈線的電壓變化而一樣產生變化。另一方面，在感測物件接近或接觸的部位電流值減少，因而與其對應的電壓值的波形也產生變化。
如此，藉由檢測電容值的變化，可以檢測出感測物件的接近或接觸。注意，有時，即使在手指或觸控筆等感測物件接近於觸控感測器及顯示裝置，而不與觸控感測器及觸控面板接觸的情況下也會檢測信號。
另外，作為觸控感測器，圖18A雖然示出在佈線的交叉部只設置有電容器3829的被動矩陣方式觸控感測器的結構，但是也可以採用具備電晶體和電容器的主動矩陣方式觸控感測器。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式4
在本實施方式中，參照圖19A至圖21，作為上述實施方式中說明的半導體裝置的應用例子而說明應用於顯示面板的例子、將該顯示面板應用於顯示模組的例子、該顯示模組的應用例子以及將該顯示模組應用於電子裝置的例子。
〈安裝於顯示面板的例子〉
參照圖19A和圖19B說明將被用作源極驅動器IC的半導體裝置適用於顯示面板的安裝例子。
圖19A示出在顯示面板所包括的顯示部3711的周圍設置有源極驅動器3712及閘極驅動器3712A、3712B並在基板3713上安裝包括半導體裝置的源極驅動器IC3714的例子。
使用各向異性導電黏合劑及各向異性導電薄膜將源極驅動器IC3714安裝於基板3713上。
另外，源極驅動器IC3714藉由FPC3715與外部電路基板3716連接。
圖19B示出在顯示部3711的周圍設置有源極驅動器3712及閘極驅動器3712A、3712B並在FPC3715上安裝有源極驅動器IC3714來作為源極驅 動器3712的例子。
藉由將源極驅動器IC3714安裝於FPC3715上，可以在基板3713上設置較大的顯示部3711，由此能夠實現窄邊框化。
另外，本發明的一個實施方式不侷限於圖19A和圖19B，也可以採用將觸控感測器安裝於圖19A和圖19B所示的顯示面板上的結構。就是說，也可以採用實施方式3所說明的顯示裝置3800的結構。
圖20A和圖20B示出在圖19A和圖19B所示的顯示面板上安裝有觸控感測器的顯示面板。圖20A的顯示裝置是圖19A的顯示面板安裝有觸控感測器的顯示面板，具有將觸控感測器的輸入部3717貼合在顯示部3711的顯示面一側的結構。圖20B的顯示裝置是圖19B的顯示面板安裝有觸控感測器的顯示面板，具有將觸控感測器的輸入部3717貼合在顯示部3711的顯示面一側的結構。另外，在圖20A和圖20B中，省略一部分的輸入部3717。由此，雖然在顯示部3711的顯示面一側沒有示出輸入部3717的區域中，也存在輸入部3717。
另外，圖20A和圖20B的顯示面板所包括的源極驅動器IC3714也可以使用實施方式3所說明的IC3820_1至IC3830_m。藉由採用上述結構，可以將觸控感測器的驅動電路與源極驅動器形成為一個IC，圖20A和圖20B可以是將觸控感測器用作介面的顯示面板。
〈顯示模組的應用例子〉
接著，參照圖21說明使用圖19A和圖19B的顯示面板的顯示模組的應用實例。
在圖21所示的顯示模組4000中，在上蓋4001與下蓋4002之間設置有連接於FPC4003的觸控面板4004、連接於FPC4005的顯示面板4006、框架4009、印刷電路板4010和電池4011。注意，有時沒有設置電池4011、觸控面板4004等。
可以將圖19A和圖19B及圖20A和圖20B所說明的顯示面板用於圖 21中的顯示面板4006。
上蓋4001和下蓋4002的形狀及/或尺寸可以根據觸控面板4004和顯示面板4006的尺寸適當地改變。
觸控面板4004可以為電阻膜式觸控面板或電容式觸控面板，並且能夠被形成為與顯示面板4006重疊來使用。可以使顯示面板4006的相對基板(密封基板)具有觸控面板功能。或者，光感測器可以被設置於顯示面板4006的每個像素內，以製成光學式觸控面板。或者，觸控感測器用電極被設置於顯示面板4006的每個像素內，以製成靜電電容式觸控面板。此時，也可以省略觸控面板4004。
框架4009除了保護顯示面板4006的功能之外還具有阻擋由於印刷電路板4010的操作而產生的電磁波的電磁屏蔽的功能。框架4009可以具有散熱板的功能。
印刷電路板4010包括電源電路以及用於輸出視訊信號和時脈信號的信號處理電路。作為用於給電源電路供電的電源，可以使用外部商用電源或者使用另行設置的電池4011的電源。在使用商用電源時，可以省略電池4011。
顯示模組4000可以另外設置有諸如偏光板、相位差板、稜鏡片等的構件。
另外，本發明的一個實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式5
在此，說明包括本發明的一個實施方式的半導體裝置的顯示裝置(有時也稱為電子裝置)。
根據本發明的一個實施方式的半導體裝置可以用於顯示裝置、個人電腦或具備儲存媒體的影像再現裝置(典型的是，能夠再現如數位影音光碟 (DVD：Digital Versatile Disc)等儲存媒體的內容並具有可以顯示該影像的顯示器的裝置)中。另外，作為可以使用根據本發明的一個實施方式的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器終端、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、影印機、傳真機、多功能印表機、自動櫃員機(ATM)、自動販賣機以及醫療設備等。圖22A至圖22H示出這些電子裝置的具體例子。
圖22A是可攜式遊戲機，該可攜式遊戲機包括外殼5201、外殼5202、顯示部5203、顯示部5204、麥克風5205、揚聲器5206、操作鍵5207以及觸控筆5208等。本發明的一個實施方式的半導體裝置可用於可攜式遊戲機的各種集成電路。注意，雖然圖22A所示的可攜式遊戲機包括兩個顯示部5203和顯示部5204，但是可攜式遊戲機所包括的顯示部的個數不限於此。
圖22B是可攜式資訊終端，包括第一外殼5601、第二外殼5602、第一顯示部5603、第二顯示部5604、連接部5605、操作鍵5606等。本發明的一個實施方式的半導體裝置可用於可攜式資訊終端的各種集成電路。第一顯示部5603設置在第一外殼5601中，而第二顯示部5604設置在第二外殼5602中。並且，第一外殼5601和第二外殼5602由連接部5605連接，由連接部5605可以改變第一外殼5601和第二外殼5602之間的角度。第一顯示部5603的影像也可以根據連接部5605所形成的第一外殼5601和第二外殼5602之間的角度切換。另外，也可以對第一顯示部5603和第二顯示部5604中的至少一個使用附加有位置輸入功能的顯示裝置。另外，可以藉由在顯示裝置設置觸控面板來附加位置輸入功能。或者，也可以藉由在顯示裝置的像素部設置也稱為光感測器的光電轉換元件來附加位置輸入功能。
圖22C是膝上型個人電腦，包括外殼5401、顯示部5402、鍵盤5403以及指向裝置5404等。本發明的一個實施方式的半導體裝置可用於筆記本式個人電腦的各種集成電路。
圖22D是可穿戴終端之一種的智慧手錶，該智慧手錶包括外殼5901、顯示部5902、操作按鈕5903、表把5904、錶帶扣5905等。本發明的一個實施方式的半導體裝置可用於智慧手錶的各種集成電路。另外，也可以將 附加有位置輸入功能的顯示裝置用於顯示部5902。另外，可以藉由在顯示裝置設置觸控面板來附加位置輸入裝置的功能。或者，也可以藉由在顯示裝置的像素部設置也稱為光感測器的光電轉換元件來附加位置輸入裝置的功能。另外，作為操作按鈕5903，可以具有啟動智慧手機的電源開關、操作智慧手錶的軟體的按鈕、調整音量的按鈕和使顯示部5902點燈或關燈的按鈕等中的至少一個。另外，在圖22D所示的智慧手錶中示出兩個操作按鈕5903，但是智慧手錶所包括的按鈕的數量不侷限於此。另外，表把5904被用作調智慧手機的時間的錶冠。另外，表把5904除了調整時間以外還可以被用作操作智慧手機的軟體的輸入介面。此外，圖22D所示的智慧手機為包括表把5904的結構，但是不侷限於此，也可以為不具有表把5904的結構。
圖22E是視頻攝影機，包括第一外殼5801、第二外殼5802、顯示部5803、操作鍵5804、透鏡5805、連接部5806等。本發明的一個實施方式的半導體裝置可用於視頻攝影機的各種集成電路。操作鍵5804及透鏡5805設置在第一外殼5801中，而顯示部5803設置在第二外殼5802中。並且，第一外殼5801和第二外殼5802由連接部5806連接，由連接部5806可以改變第一外殼5801和第二外殼5802之間的角度。顯示部5803的影像也可以根據連接部5806所形成的第一外殼5801和第二外殼5802之間的角度切換。
圖22F是汽車，包括車身5701、車輪5702、儀表板5703及燈5704等。本發明的一個實施方式的半導體裝置可用於汽車的導航系統。
圖22G示出電視機的一個例子。在電視機中，外殼5001中組裝有顯示部5002。在此示出利用支架5003支撐外殼5001的結構。可以藉由利用外殼5001所具備的操作開關或另行提供的遙控器5004進行該電視機的操作。或者，也可以顯示部5002具有感測器，藉由利用指等觸摸顯示部5002進行該電視機的操作。在遙控器5004中也可以設置用來顯示從該遙控器5004輸出的資訊的顯示部。藉由利用遙控器5004所具備的操作鍵或觸控面板，可以控制頻道及音量，由此可以控制顯示在顯示部5002中的影像。另外，電視機採用具備接收機、數據機等的結構。可以藉由接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通訊網路，能夠 進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通訊。
圖22H示出具有資訊終端的功能的行動電話機，該行動電話機包括外殼5501、顯示部5502、麥克風5503、揚聲器5504以及操作按鈕5505。另外，也可以將附加有位置輸入功能的顯示裝置用於顯示部5502。另外，可以藉由在顯示裝置設置觸控面板來附加位置輸入裝置的功能。或者，也可以藉由在顯示裝置的像素部設置也稱為光感測器的光電轉換元件來附加位置輸入裝置的功能。另外，作為操作按鈕5505，可以具有啟動行動電話機的電源開關、操作行動電話機的軟體的按鈕、調整音量的按鈕和使顯示部5502點燈或關燈的按鈕等中的任一個。另外，在圖22H所示的行動電話機中示出兩個操作按鈕5505，但是行動電話機所包括的按鈕的數量不侷限於此。此外，雖然未圖示，但是圖22H所示的行動電話機也可以包括相機。此外，雖然未圖示，但是圖22H所示的行動電話機也可以包括發光裝置，其用途為閃光或照明。此外，雖然未圖示，但是在圖22H所示的行動電話機中，外殼5501的內部可具有感測器(具有測定如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線等)。尤其是，藉由設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，可以判斷圖22H所示的行動電話機的方向(相對於垂直方向行動電話機朝向哪個方向)而根據行動電話機的方向自動進行顯示部5502的螢幕顯示的切換。另外，尤其是，藉由設置具有取得指紋、靜脈、虹膜、聲紋等生物資訊的感測器的檢測裝置，可以實現具有生物識別功能的行動電話機。
接著，說明可以具備本發明的一個實施方式的半導體裝置或記憶體裝置的顯示裝置。作為一個例子，顯示裝置具有像素。例如，像素具有電晶體或顯示元件。或者，顯示裝置具有驅動像素的驅動電路。例如，驅動電路具有電晶體。例如，這些電晶體可以使用其他實施方式所示的電晶體。
例如，在本說明書等中，顯示元件、作為包含顯示元件的裝置的顯示裝置、發光元件以及作為包含發光元件的裝置的發光裝置能夠採用各種模式或者能夠包括各種元件。顯示元件、顯示裝置、發光元件以及發光裝置 例如可以使用下述中至少一個：EL(電致發光)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)；LED晶片(白色LED晶片、紅色LED晶片、綠色LED晶片以及藍色LED晶片等)；電晶體(對應於電流發射光的電晶體)；PDP(Plasma Display Panel：電漿顯示器)；電子發射元件；使用碳奈米管的顯示元件；電子墨水；液晶元件；電潤濕(electrowetting)元件；電泳元件；使用MEMS(微機電系統)的顯示元件(例如，柵光閥(GLV)、數位微鏡裝置(DMD)、DMS(數位微快門)、MIRASOL(在日本註冊的商標)、IMOD(干涉調變)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、壓電陶瓷顯示器等))；以及量子點等。除此以外，顯示元件、顯示裝置、發光元件或發光裝置還可以包括對比度、亮度、反射率、透射率等因電作用或磁作用而產生變化的顯示媒體。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射型液晶顯示器、半透射型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水、電子粉流體(在日本註冊的商標)或電泳元件的顯示裝置的一個例子，有電子紙等。作為在各像素中使用量子點的顯示裝置的一個例子，有量子點顯示器等。量子點可以不用作顯示元件而用作液晶顯示裝置等中的背光的一部分。藉由使用量子點，可以進行色純度高的顯示。注意，當實現半透射型液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有作為反射電極的功能即可。例如，使像素電極的一部分或全部包含鋁、銀等即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下方。由此，可以進一步降低功耗。注意，當使用LED晶片時，也可以在LED晶片的電極或氮化物半導體下配置石墨烯或石墨。石墨烯或石墨也可以為層疊有多個層的多層膜。如此，藉由設置石墨烯或石墨，可以更容易地在其上形成氮化物半導體，如具有結晶的n型GaN半導體層等。並且，在其上設置具有結晶的p型GaN半導體層等，由此能夠構成LED晶片。另外，也可以在石墨烯或石墨與具有結晶的n型GaN半導體層之間設置AlN層。此外，LED晶片所包括的GaN半導體層也可以藉由MOCVD形成。注意，也可以藉由設置石墨烯，以濺射法形成LED晶片所包括的GaN半導體層。另外，在使用MEMS的顯示元件中，可以在顯示元件被密封的空間(例如，配置有顯示元件的元件基板與與元件基板對置的相對基板 之間)中配置乾燥劑，可以防止MEMS等由於水分導致發生故障或劣化。
另外，本發明的一個實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式6
在此，說明與實施方式5所說明的顯示裝置不同的具有本發明的一個實施方式的半導體裝置的顯示裝置。
圖23A是一種數位看板，該數位看板包括外殼6000、顯示部6001以及揚聲器6003。
圖23B是設置於圓柱狀柱子上的數位看板，可以包括外殼6000以及顯示部6001。尤其是，藉由將撓性基材適用於顯示部6001，有時可以與柱子的形狀無關地設置於其柱子上。
圖23A和圖23B所示的電子裝置可以具有各種功能。該電子裝置例如，可以具有如下功能：將各種資料(靜態影像、動態影像、文字影像等)顯示在顯示部上；顯示裝置；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在記錄介質中的程式或資料來將其顯示在顯示部上等。此外，當包括多個顯示部的電子裝置時，可以具有在一個顯示部主要顯示影像資訊而在另一個顯示部主要顯示文本資訊的功能，或者具有藉由將考慮了視差的影像顯示於多個顯示部上來顯示三維影像的功能等。並且，在具有影像接收部的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手工校正；將所拍攝的影像存儲在記錄介質(外部或內置於影像拍攝裝置中)中；將所拍攝的影像顯示在顯示部上；等等。注意，圖23A和圖23B所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種功能。
實施方式7
在本實施方式中，說明所公開的發明的一個實施方式的電晶體。
本發明的一個實施方式的電晶體較佳為具有實施方式8所說明的nc-OS或CAAC-OS。
〈電晶體的結構例子1〉
下面，對根據本發明的一個實施方式的電晶體的一個例子進行說明。圖24A、圖24B及圖24C是根據本發明的一個實施方式的電晶體的俯視圖及剖面圖。圖24A是俯視圖，圖24B是對應於圖24A所示的點劃線X1-X2的剖面圖，圖24C是對應於圖24A所示的點劃線Y1-Y2的剖面圖。另外，在圖24A的俯視圖中，為了明確起見，省略組件的一部分。
電晶體1200a包括：被用作閘極電極的導電體1205以及導電體1260；被用作閘極絕緣層的絕緣體1220、絕緣體1222、絕緣體1224以及絕緣體1250；包括形成有通道的區域的金屬氧化物1230；被用作源極和汲極中的一個的導電體1240a及導電體1241a；被用作源極和汲極中的另一個的導電體1240b及導電體1241b；絕緣體1214；絕緣體1216；絕緣體1270；以及具有過量氧的絕緣體1280。
金屬氧化物1230包括金屬氧化物1230a、金屬氧化物1230a上的金屬氧化物1230b、金屬氧化物1230b上的金屬氧化物1230c。此外，藉由使電晶體1200a開啟，主要在金屬氧化物1230b中電流流過(形成通道)。另一方面，有時在金屬氧化物1230a及金屬氧化物1230c中的與金屬氧化物1230b的介面附近(有時也成為混合區域)電流流過，而其他區域用作絕緣體。
〈〈層間絕緣膜、保護絕緣膜〉〉
絕緣體1214較佳為使用對氧或氫具有阻擋性的材料。例如，作為具有對氫的阻擋性的膜的一個例子，可以將藉由CVD法形成的氮化矽用於絕緣體1214。例如，作為絕緣體1214，較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。尤其是，氧化鋁的不使氧、以及導致電晶體的電特性變動的氫、水分等雜質透過膜的阻擋效果高。因此，在電晶體的製程中及製造電晶體之後，氧化鋁可以防止氫、水分等雜質混入電晶體1200a。另外，氧化鋁可以抑制氧從構成電晶體1200a的金屬氧化物釋放。由此，氧化鋁適用於電晶體1200a的保護膜。
絕緣體1216設置在絕緣體1214上。絕緣體1216可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁等的材料。
絕緣體1220及絕緣體1224較佳為氧化矽膜或氧氮化矽膜等包含氧的絕緣體。尤其是，作為絕緣體1224較佳為使用包含過量氧(含有超過化學計量組成的氧)的絕緣體。藉由以與構成電晶體1200a的金屬氧化物接觸的方式設置上述包含過量氧的絕緣體，可以填補金屬氧化物中的氧缺陷。注意，絕緣體1222及絕緣體1224不一定必須要使用相同材料而形成。
作為絕緣體1222，例如較佳為使用包含氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等所謂的high-k材料的絕緣體的單層或疊層。或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
絕緣體1222也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料形成的疊層結構。
當在絕緣體1220和絕緣體1224之間包括包含high-k材料的絕緣體1222時，在特定條件下，絕緣體1222俘獲電子，可以增大臨界電壓。就是說，絕緣體1222有時帶負電。
例如，當將氧化矽用於絕緣體1220及絕緣體1224，將氧化鉿、氧化鋁、氧化鉭等電子俘獲能階多的材料用於絕緣體1222時，在比半導體裝置的使用溫度或保存溫度高的溫度(例如，125℃以上且450℃以下，典型的是150℃以上且300℃以下)下保持導電體1205的電位高於源極電極或汲極電極的電位的狀態10毫秒以上，典型是1分鐘以上，由此電子從構成電晶體1200a的金屬氧化物向導電體1205移動。此時，移動的電子的一部分被絕緣體1222的電子俘獲能階俘獲。
在絕緣體1222的電子俘獲能階俘獲所需要的電子的電晶體的臨界電壓向正一側漂移。藉由控制導電體1205的電壓可以控制電子的俘獲量，由此可以控制臨界電壓。藉由採用該結構，電晶體1200a成為在閘極電壓為0V的情況下也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體。
另外，俘獲電子的處理在電晶體的製造過程中進行即可。例如，在形成與電晶體的源極導電體或汲極導電體連接的導電體之後、前製程(晶圓處理)結束之後、晶圓切割(wafer dicing)製程之後或者封裝之後等發貨之前的任一個步驟進行俘獲電子的處理即可。不管在上述哪一種情況下，都較佳為在該處理之後不將電晶體放置在125℃以上的溫度下1小時以上。
另外，也可以在絕緣體1220及絕緣體1224由氧化矽構成且絕緣體1222由氧化鉿構成時，絕緣體1220及絕緣體1224藉由化學氣相沉積法(包括CVD法、原子層沉積(ALD)法)形成，絕緣體1222藉由濺射法形成。此外，藉由濺射法形成絕緣體1222，絕緣體1222在低溫下容易晶化，有時所產生的固定電荷量較大。
此外，藉由適當地調整絕緣體1220、絕緣體1222及絕緣體1224的厚度，能夠控制臨界電壓。絕緣體1220、絕緣體1222及絕緣體1224的材料及厚度較佳為分別為10nm厚的氧氮化矽膜、20nm厚的氧化鋁膜以及30nm厚的氧氮化矽膜，更佳為分別為5nm厚的氧氮化矽膜、5nm厚的氧化鋁膜以及5nm厚的氧氮化矽膜。
另外，較佳為將對氧或氫具有阻擋性的材料用於絕緣體1222。當使用上述材料形成絕緣體1222時，可以防止來自構成電晶體1200a的金屬氧化物的氧的釋放或者來自外部的氫等雜質的混入。
作為絕緣體1250，例如可以使用包含氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等所謂的high-k材料的絕緣體的單層或疊層。或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
另外，與絕緣體1224同樣，作為絕緣體1250較佳為使用含有多於滿足化學計量組成的氧的氧化物絕緣體。藉由以與金屬氧化物1230接觸的方式設置上述包含過量氧的絕緣體，可以減少金屬氧化物1230中的氧缺陷。
絕緣體1250可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等具有對氧或氫的阻擋性的絕緣膜。當使用這種材料形成絕緣體1250時，絕緣體1250被用作防止從金屬氧化物1230釋放氧或從外部混入氫等雜質的層。
絕緣體1250也可以具有與絕緣體1220、絕緣體1222及絕緣體1224同樣的疊層結構。當作為絕緣體1250具有在電子俘獲能階俘獲所需要的電子的絕緣體時，電晶體1200a的臨界電壓可以向正一側漂移。藉由採用該結構，電晶體1200a成為在閘極電壓為0V的情況下也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體。
另外，在圖24A至圖24C所示的電晶體中，可以在金屬氧化物1230和導電體1260之間除了絕緣體1250以外還可以設置障壁膜。或者，作為金屬氧化物1230c，也可以使用具有阻擋性的材料。
例如，藉由以與金屬氧化物1230接觸的方式設置包含過量氧的絕緣膜，且由障壁膜包圍這些膜，可以使金屬氧化物1230為與化學計量組成大致一致的狀態或者包含超過化學計量組成的氧的過飽和狀態。此外，可以防止對金屬氧化物1230侵入氫等雜質。
另外，也可以以覆蓋導電體1260的方式設置絕緣體1270。在作為絕緣體1280使用使氧脫離的氧化物材料的情況下，為了防止導電體1260被所脫離的氧氧化，作為絕緣體1270使用對氧具有阻擋性的材料。
例如，作為絕緣體1270可以使用氧化鋁等金屬氧化物。以防止導電體1260的氧化的程度的厚度形成絕緣體1270即可。例如，以1nm以上且10nm以下、較佳為3nm以上且7nm以下的厚度形成絕緣體1270。
因此，可以抑制導電體1260的氧化，並且可以將從絕緣體1280脫離的氧高效率地供應到金屬氧化物1230。
〈〈金屬氧化物〉〉
金屬氧化物1230a、金屬氧化物1230b以及金屬氧化物1230c使用In-M-Zn氧化物(M為Al、Ga、Y或Sn)等金屬氧化物形成。另外，作為金屬氧化物1230，可以使用In-Ga氧化物或In-Zn氧化物。
下面，說明本發明的金屬氧化物1230。
作為用於金屬氧化物1230的金屬氧化物，較佳為至少包含銦或鋅。特別較佳為包含銦及鋅。另外，較佳的是，除此之外，還包含鋁、鎵、釔或錫等。另外，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或多種。
在此，考慮金屬氧化物包含銦、元素M及鋅的情況。注意，元素M為鋁、鎵、釔或錫等。除了上述以外，元素M也可以為硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。
首先，參照圖27A、圖27B及圖27C對根據本發明的金屬氧化物所包含的銦、元素M及鋅的原子數比的較佳的範圍進行說明。注意，圖27A至圖27C不示出氧的原子數比。另外，將金屬氧化物所包含的銦、元素M及鋅的原子數比的各項分別稱為[In]、[M]、[Zn]。
在圖27A、圖27B及圖27C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子數比(α為-1以上且1以下的實數)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子數比的線。
點劃線表示[In]：[M]：[Zn]=1：1：β的原子數比的(β為0以上的實數)的線、[In]：[M]：[Zn]=1：2：β的原子數比的線、[In]：[M]：[Zn]=1：3：β的原子數比的線、 [In]：[M]：[Zn]=1：4：β的原子數比的線、[In]：[M]：[Zn]=2：1：β的原子數比的線及[In]：[M]：[Zn]=5：1：β的原子數比的線。
另外，圖27A至圖27C所示的[In]：[M]：[Zn]=0：2：1的原子數比或其近旁值的金屬氧化物容易具有尖晶石型結晶結構。
圖27A和圖27B示出本發明的一個實施方式的金屬氧化物所包含的銦、元素M及鋅的較佳的原子數比範圍的例子。
作為一個例子，圖28示出[In]：[M]：[Zn]=1：1：1的InMZnO4的結晶結構。圖28是在從平行於b軸的方向上觀察時的InMZnO4的結晶結構。圖28所示的包含M、Zn、氧的層(以下，(M，Zn)層)中的金屬元素表示元素M或鋅。此時，元素M和鋅的比例相同。元素M和鋅可以相互置換，其排列不規則。
InMZnO4具有層狀的結晶結構(也稱為層狀結構），如圖28所示，相對於每兩個包含元素M、鋅及氧的(M，Zn)層有一個包含銦及氧的層(以下，In層)。
另外，銦和元素M可以相互置換。因此，當以銦取代(M，Zn)層中的元素M時，也可以將該層表示為(In，M，Zn)層。在此情況下，具有相對於每兩個(In，M，Zn)層有一個In層的層狀結構。
[In]：[M]：[Zn]=1：1：2的原子數比的金屬氧化物具有相對於每三個(M，Zn)層有一個In層的層狀結構。就是說，當[Zn]高於[In]及[M]時，在金屬氧化物晶化的情況下，相對於In層的(M，Zn)層的比例增加。
注意，當在金屬氧化物中相對於一個In層的(M，Zn)層的層數為非整數時，金屬氧化物可能具有多個相對於一個In層(M，Zn)層的層數為整數的層狀結構。例如，在[In]：[M]：[Zn]=1：1：1.5的情況下，金屬氧化物可能具有相對於每兩個(M，Zn)層有一個In層的層狀結構及相對於每三個(M，Zn)層有一個In層的層狀結構混合在一起的層狀結構。
例如，當使用濺射裝置形成金屬氧化物時，所形成的膜的原子數比與靶材的原子數比偏離。尤其是，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。
有時在氧化物半導體中，多個相共存(例如，二相共存、三相共存等)。例如，當原子數比接近[In]：[M]：[Zn]=0：2：1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子數比接近[In]：[M]：[Zn]=1：0：0時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在金屬氧化物中多個相共存時，可能在不同的結晶結構之間形成晶界(也稱為grain boundary)。
藉由增高銦含量，可以提高金屬氧化物的載子移動率(電子移動率)。這是因為：在包含銦、元素M及鋅的金屬氧化物中，重金屬的s軌域主要有助於載子傳導，藉由增高銦含量，s軌域重疊的區域變大，由此銦含量高的金屬氧化物的載子移動率比銦含量低的金屬氧化物高。
另一方面，金屬氧化物的銦含量及鋅含量變低時，載子移動率變低。因此，當原子數比為[In]：[M]：[Zn]=0：1：0或接近[In]：[M]：[Zn]=0：1：0時(例如，圖27C中的區域C)，絕緣性變高。
因此，本發明的一個實施方式的金屬氧化物較佳為具有圖27A的以區域A表示的原子數比，此時該氧化物半導體易具有載子移動率高且晶界少的層狀結構。
圖27B中的區域B示出[In]：[M]：[Zn]=4：2：3至4：2：4.1的原子數比及其近旁值。近旁值例如包含[In]：[M]：[Zn]=5：3：4的原子數比。具有以區域B表示的原子數比的金屬氧化物尤其具有高結晶性及優異的載子移動率。
注意，金屬氧化物形成層狀結構的條件不是僅由原子數比決定的。根據原子數比，形成層狀結構的難易度不同。即使在原子數比相同的情況下，根據形成條件，有時具有層狀結構，有時不具有層狀結構。因此，圖示的區域是表示金屬氧化物具有層狀結構時的原子數比的區域，區域A至區域C的邊界不嚴格。
在此，說明將上述金屬氧化物用於電晶體的情況。
藉由將上述金屬氧化物用於電晶體，可以減少晶界中的載子散射等，因此可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
另外，較佳為將載子密度低的金屬氧化物用於電晶體。例如，金屬氧化物的載子密度可以低於8×1011cm-3，較佳為低於1×1011cm-3，更佳為低於1×1010cm-3且為1×10-9cm-3以上。
因為高純度本質或實質上高純度本質的金屬氧化物的載子發生源較少，所以有可能降低載子密度。另外，因為高純度本質或實質上高純度本質的金屬氧化物具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。
此外，被金屬氧化物的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的金屬氧化物中形成有通道區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低金屬氧化物中的雜質濃度是有效的。為了降低金屬氧化物中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
在此，說明金屬氧化物中的各雜質的影響。
在金屬氧化物包含第十四族元素之一的矽或碳時，金屬氧化物中形成缺陷能階。因此，以具有如下區域的方式形成金屬氧化物：金屬氧化物中或金屬氧化物的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)被控制為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當金屬氧化物包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的金屬氧化物的電晶體容易具有常開啟特性。由此，較佳為降低金屬氧化物中的鹼金屬或鹼土金屬的 濃度。明確而言，以具有如下區域的方式形成金屬氧化物：利用SIMS分析測得的鹼金屬或鹼土金屬的濃度被控制為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
當金屬氧化物包含氮時，產生作為載子的電子，並載子密度增加，而金屬氧化物容易被n型化。其結果，將含有氮的金屬氧化物用於半導體的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少金屬氧化物中的氮，例如，以具有如下區域的方式形成金屬氧化物：利用SIMS分析測得的氮濃度被控制為小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
包含在金屬氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的金屬氧化物的電晶體容易具有常開啟特性。由此，較佳為儘可能減少金屬氧化物中的氫。明確而言，以具有如下區域的方式形成金屬氧化物：利用SIMS分析測得的氫濃度控制為低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
藉由將雜質被充分降低的金屬氧化物用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
接著，對該金屬氧化物採用兩層結構或三層結構的情況進行說明。參照圖29A至圖29C，對與金屬氧化物S1、金屬氧化物S2及金屬氧化物S3的疊層結構接觸的絕緣體的能帶圖、與金屬氧化物S2及金屬氧化物S3的疊層結構接觸的絕緣體的能帶圖及與金屬氧化物S1及金屬氧化物S2的疊層結構接觸的絕緣體的能帶圖進行說明。
圖29A是包括絕緣體I1、金屬氧化物S1、金屬氧化物S2、金屬氧化物S3及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。另外，圖29B是包括絕緣體I1、金屬氧化物S2、金屬氧化物S3及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。另外，圖29C是包括絕緣體I1、 金屬氧化物S1、金屬氧化物S2及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。注意，為了便於理解，能帶圖示出絕緣體I1、金屬氧化物S1、金屬氧化物S2、金屬氧化物S3及絕緣體I2的導帶底的能階(Ec)。
較佳的是，金屬氧化物S1、金屬氧化物S3的導帶底的能階比金屬氧化物S2更靠近真空能階，典型的是，金屬氧化物S2的導帶底的能階與金屬氧化物S1、金屬氧化物S3的導帶底的能階的差為0.15eV以上、0.5eV以上且2eV以下或者1eV以下。就是說，金屬氧化物S1、金屬氧化物S3的電子親和力與金屬氧化物S2的電子親和力的差為0.15eV以上、0.5eV以上且2eV以下或者1eV以下。
如圖29A至圖29C所示，在金屬氧化物S1、金屬氧化物S2、金屬氧化物S3中，導帶底的能階平緩地變化。換言之，也可以將上述情況表達為導帶底的能階連續地變化或者連續地接合。為了實現這種能帶圖，較佳為降低形成在金屬氧化物S1與金屬氧化物S2的介面或者金屬氧化物S2與金屬氧化物S3的介面的混合層的缺陷態密度。
明確而言，藉由使金屬氧化物S1和金屬氧化物S2、金屬氧化物S2和金屬氧化物S3包含氧之外的共同元素(主要成分)，可以形成缺陷態密度低的混合層。例如，在金屬氧化物S2為In-Ga-Zn氧化物的情況下，作為金屬氧化物S1、金屬氧化物S3較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物、氧化鎵等。
此時，金屬氧化物S2成為載子的主要路徑。因為可以降低金屬氧化物S1與金屬氧化物S2的介面以及金屬氧化物S2與金屬氧化物S3的介面的缺陷態密度，所以介面散射對載子傳導的影響小，從而可以得到大通態電流。
在電子被陷阱能階俘獲時，被俘獲的電子像固定電荷那樣動作，導致電晶體的臨界電壓向正方向漂移。藉由設置金屬氧化物S1、金屬氧化物S3，可以使陷阱能階遠離金屬氧化物S2。藉由採用該結構，可以防止電晶體的臨界電壓向正方向漂移。
作為金屬氧化物S1、金屬氧化物S3，使用其導電率比金屬氧化物S2充分低的材料。此時，金屬氧化物S2、金屬氧化物S2與金屬氧化物S1的介面以及金屬氧化物S2與金屬氧化物S3的介面主要被用作通道區域。例如，可以使用具有在圖27C中以絕緣性高的區域C表示的原子數比的氧化物半導體。注意，圖27C所示的區域C表示[In]：[M]：[Zn]=0：1：0或其近旁值的原子數比。
尤其是，當作為金屬氧化物S2使用具有以區域A表示的原子數比的氧化物時，作為金屬氧化物S1及金屬氧化物S3較佳為使用[M]/[In]的原子數比為1以上，較佳為2以上的金屬氧化物。另外，作為金屬氧化物S3，較佳為使用能夠得到充分高的絕緣性的[M]/([Zn]+[In])的原子數比為1以上的金屬氧化物。
〈〈源極電極、汲極電極〉〉
導電體1240a及導電體1241a和導電體1240b及導電體1241b中的一個被用作源極電極，另一個被用作汲極電極。
導電體1240a及導電體1241a和導電體1240b及導電體1241b可以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬或者以這些元素為主要成分的合金。在圖式中，導電體具有兩層結構，但是也可以採用單層或三層以上的疊層結構。
例如，作為導電體1241a及導電體1241b使用鋁膜，在其上作為導電體1240a及導電體1240b層疊鈦膜。另外，也可以採用在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構。
另外，依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜、鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜、鉬膜或氮化鉬膜的三層結構等。此外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
〈〈閘極電極〉〉
對被用作閘極電極的導電體1205a及導電體1205b進行說明。圖24A至圖24C示出導電體1205a和導電體1205b的兩層結構，但是也可以不侷限於此，既可以是單層又可以是三層以上的疊層結構。例如，作為導電體1205a可以使用具有對氫的阻擋性的導電體的氮化鉭等，作為導電體1205b可以層疊導電性高的鎢。藉由使用該組合，可以在保持作為佈線的導電性的同時抑制氫擴散到金屬氧化物1230。
被用作閘極電極的導電體1260a及導電體1260b例如可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬、以上述金屬為成分的合金或組合上述金屬的合金等而形成。另外，也可以使用選自錳及鋯等中的一個或多個的金屬。此外，也可以使用以摻雜有磷等雜質元素的多晶矽為代表的半導體、鎳矽化物等矽化物。
例如，可以為作為導電體1260a使用鋁且在其上作為導電體1260b層疊鈦膜的兩層結構。另外，也可以採用在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構。
還有鈦膜、在鈦膜上層疊鋁膜，在其上層疊鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種的合金膜或它們的氮化膜。
導電體1260也可以使用銦錫氧化物、包含氧化鎢的銦金屬氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。另外，可以採用上述具有透光性的導電材料和上述金屬的疊層結構。
〈〈s-channel結構〉〉
另外，如圖24C所示，電晶體1200a包括由導電體1260圍繞金屬氧化物1230b的側面的結構。在本說明書中，將這種由閘極電極電場電圍繞形成有通道的區域的電晶體結構稱為“surrounded channel(s-channel)”結構。藉由採用上述結構，可以由導電體1260的電場電圍繞金屬氧化物1230，從而可以將通道形成在金屬氧化物1230b的整體(塊內)。因此，在s-channel 結構中，能夠使大電流流過電晶體的源極與汲極之間，因此可以增加導通狀態下的通態電流。此外，由於對形成有通道的區域從全周方向施加電壓，所以可以提供洩漏電流得到抑制的電晶體。
因為s-channel結構能夠得到較高的通態電流，所以可以說s-channel結構適合用於LSI(Large Scale Integration：大型集成電路)等需要微型電晶體的半導體裝置。因為可以使電晶體微型化，所以具有該電晶體的半導體裝置可以實現高集成度及高密度化。
〈電晶體的結構例子2〉
圖25A至圖25C示出具有與電晶體1200a不同的結構的一個例子。圖25A示出電晶體1200b的俯視圖。此外，圖25B是對應於圖25A所示的點劃線X1-X2的剖面圖，圖25C是對應於圖25A所示的點劃線Y1-Y2的剖面圖。
注意，在圖25A至圖25C所示的電晶體1200b中，對具有與圖24A至圖24C所示的電晶體1200a的結構相同的功能的結構附加相同元件符號。
圖25A至圖25C所示的結構在形成在絕緣體1280中的開口部形成有金屬氧化物1230c、絕緣體1250、導電體1260。另外，導電體1240a、導電體1240b、導電體1241a及導電體1241b的端部與形成在絕緣體1280中的開口部的端部對齊。並且，導電體1240a、導電體1240b、導電體1241a及導電體1241b的端部與金屬氧化物1230的端部的一部分對齊。因此，導電體1240a、導電體1240b、導電體1241a及導電體1241b與金屬氧化物1230或絕緣體1280的開口部一次性地成形。由此，可以減少遮罩及製程的數量。此外，可以提高良率及生產性。
並且，由於圖25A至圖25C所示的電晶體1200b具有導電體1240a、導電體1240b、導電體1241a及導電體1241b幾乎不與導電體1260重疊的結構，所以可以減小施加到導電體1260的寄生電容。也就是說，可以提供一種工作頻率高的電晶體1200b。
〈電晶體的結構例子3〉
圖26A至圖26C示出具有與電晶體1200a及電晶體1200b不同的結構的一個例子。圖26A示出電晶體1200c的俯視圖。注意，為了明確起見，省略圖26A中的部分膜。此外，圖26B是對應於圖26A所示的點劃線X1-X2的剖面圖，圖26C是對應於圖26A所示的點劃線Y1-Y2的剖面圖。
注意，在圖26A至圖26C所示的電晶體1200c中，對具有與圖24A至圖24C所示的電晶體1200a的結構相同的功能的結構附加相同元件符號。
在圖26A至圖26C所示的結構中，在金屬氧化物1230中設置有用作源極區域和汲極區域中的一個的區域1245a及用作源極區域和汲極區域中的另一個的區域1245b。該區域可以將導電體1260用作遮罩而將硼、磷、氬等雜質添加到金屬氧化物1230來形成。此外，藉由作為絕緣體1280使用氮化矽膜等包含氫的絕緣體，可以將氫擴散到金屬氧化物1230的一部分來形成該區域。由此，可以減少遮罩及製程的數量。此外，可以提高良率及生產性。
〈電晶體的結構例子4〉
圖30A至圖30D是電晶體1400的俯視圖及剖面圖。圖30A是電晶體1400的俯視圖，圖30B是沿圖30A所示的點劃線A1-A2的剖面圖，圖30C是沿點劃線A3-A4的剖面圖。注意，有時將點劃線A1-A2稱為通道長度方向，將點劃線A3-A4稱為通道寬度方向。另外，與電晶體1200a等同樣，電晶體1400也是具有s-channel結構的電晶體。
電晶體1400包括：基板1450；基板1450上的絕緣體1401；絕緣體1401上的導電體1414；以覆蓋導電體1414的方式形成的絕緣體1402；絕緣體1402上的絕緣體1403；絕緣體1403上的絕緣體1404；在絕緣體1404上依次形成金屬氧化物1431、金屬氧化物1432及金屬氧化物1433的疊層(有時總稱為金屬氧化物1430)；金屬氧化物1433上的絕緣體1406；絕緣體1406上的導電體1412；導電體1412的側面上的絕緣體1409；以覆蓋絕緣體1404、金屬氧化物1433、絕緣體1409及導電體1412的方式形成的絕緣體1407；以及絕緣體1407上的絕緣體1408。
絕緣體1406及導電體1412的至少一部分與導電體1414及金屬氧化物 1432重疊。導電體1412的通道長度方向的側面的端部較佳為與絕緣體1406的通道長度方向的側面的端部大致一致。在此，絕緣體1406被用作電晶體1400的閘極絕緣體，導電體1412被用作電晶體1400的閘極電極，絕緣體1409被用作電晶體1400的側壁絕緣體。
金屬氧化物1432包括隔著金屬氧化物1433及絕緣體1406重疊於導電體1412的區域。金屬氧化物1431的外緣較佳為大致與金屬氧化物1432的外緣一致，金屬氧化物1433的外緣較佳為位於金屬氧化物1431及金屬氧化物1432的外緣的外側。在此，雖然金屬氧化物1433的外緣位於金屬氧化物1431的外緣的外側，但是本實施方式所示的電晶體不侷限於此。例如，金屬氧化物1431的外緣也可以位於金屬氧化物1433的外緣的外側，金屬氧化物1431的側面端部也可以大致與金屬氧化物1433的側面端部一致。
〈〈基板〉〉
作為基板1450例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如有玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。作為半導體基板，例如有由矽或鍺等構成的單一材料半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵構成的化合物半導體基板等。此外，可以舉出在上述半導體基板內部具有絕緣區域的半導體基板，例如SOI(Silicon on Insulator：絕緣層上覆矽)基板等。作為導電體基板，有石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，有包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在上述基板上設置有元件的基板。作為設置在基板上的元件，有電容器、電阻元件、切換元件、發光元件、記憶元件等。
基板1450也可以為撓性基板。作為在撓性基板上設置電晶體的方法，可以舉出如下方法：在非撓性基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到具有撓性的基板1450上。在此情況下，較佳為在非撓性基板與電晶體之間設置剝離層。作為基板1450，也可以使用包含纖維的薄片、薄膜或箔等。基板1450也可以具有伸縮性。基板1450可以具有在停止彎 曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板1450的厚度例如為5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下。藉由將基板1450形成得薄，可以實現半導體裝置的輕量化。另外，藉由將基板1450形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩解因掉落等而對基板1450上的半導體裝置產生的衝擊等。亦即，能夠提供一種耐久性高的半導體裝置。
作為具有撓性的基板1450，例如可以使用金屬、合金、樹脂、玻璃或其纖維等。具有撓性的基板1450的線性膨脹率越低，因環境而發生的變形越得到抑制，所以是較佳的。作為具有撓性的基板1450，例如使用線性膨脹率為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作為樹脂，例如有聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸樹脂、聚四氟乙烯(PTFE)等。尤其是芳族聚醯胺的線性膨脹率較低，因此適用於具有撓性的基板1450。
〈〈基底絕緣膜〉〉
絕緣體1401具有使基板1450與導電體1414電隔離的功能。
絕緣體1401或絕緣體1402使用單層結構或疊層結構的絕緣體形成。作為絕緣體的材料，例如可以舉出氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等。
另外，作為絕緣體1402，也可以使用使TEOS(Tetra-Ethyl-Ortho-Silicate：四乙氧基矽烷)或矽烷等與氧或一氧化二氮起反應而形成的步階覆蓋性良好的氧化矽。
另外，在形成絕緣體1402後，為了提高頂面的平坦性，也可以進行使用CMP法等的平坦化處理。
絕緣體1404較佳為包含氧化物。尤其是，較佳為包含藉由加熱使一部分氧脫離的氧化物材料。較佳為使用其氧含量超過化學計量組成的氧化 物。在其氧含量超過化學計量組成的氧化物膜中，藉由加熱使一部分氧脫離。從絕緣體1404脫離的氧被供應到金屬氧化物1430，由此可以減少金屬氧化物1430中的氧缺陷。其結果是，可以抑制電晶體的電特性變動，而可以提高可靠性。
例如在熱脫附譜(TDS：Thermal Desorption Spectroscopy)分析中，其氧含量超過化學計量組成的氧化物膜的換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
絕緣體1404較佳為包含能夠對金屬氧化物1430供應氧的氧化物。例如，作為絕緣體1404，較佳為使用包含氧化矽或氧氮化矽的材料。
或者，也可以使用金屬氧化物，如氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿等。
為了使絕緣體1404含有過量氧，例如，在氧氛圍下形成絕緣體1404即可。或者，可以對成膜後的絕緣體1404引入氧而形成含有過量氧的區域。或者，還可以組合上述兩種方法。
例如，對成膜之後的絕緣體1404引入氧(至少包含氧自由基、氧原子、氧離子中的任一個)而形成包含過量氧的區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
引入氧的方法可以使用含有氧的氣體進行。作為含有氧的氣體，例如可以使用氧、一氧化二氮、二氧化氮、二氧化碳及一氧化碳等。此外，在氧的引入處理中，也可以使含有氧的氣體包含稀有氣體。或者，也可以使其包含氫等。例如，較佳為使用二氧化碳、氫、氬的混合氣體。
另外，在形成絕緣體1404後，為了提高頂面的平坦性，也可以進行使用CMP法等的平坦化處理。
絕緣體1403具有防止絕緣體1404中的氧與導電體1414中的金屬鍵合而減少絕緣體1404中的氧的鈍化功能。
絕緣體1403較佳為具有阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣體1403，可以防止氧從金屬氧化物1430擴散到外部並防止氫或水等從外部進入金屬氧化物1430。
作為絕緣體1403，例如可以使用氮化物絕緣體。作為該氮化物絕緣體，有氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。另外，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣體代替氮化物絕緣體。作為氧化物絕緣體，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
在電晶體1400中，藉由對電荷俘獲層注入電子，可以控制臨界電壓。電荷俘獲層較佳為設置在絕緣體1402或絕緣體1403中。例如，藉由使用氧化鉿、氧化鋁、氧化鉭、矽酸鋁等形成絕緣體1403，可以將其用作電荷俘獲層。
〈〈閘極電極〉〉
導電體1412被用作第一閘極電極。另外，導電體1412也可以為重疊有多個導電體的疊層結構。另外，閘極電極的導電體1414被用作第二閘極電極。
作為導電體1412及導電體1414，較佳為包含銅(Cu)、鎢(W)、鉬(Mo)、金(Au)、鋁(Al)、錳(Mn)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鉻(Cr)、鉿(Pb)、錫(Sn)、鐵(Fe)、鈷(Co)、釕(Ru)、鉑(Pt)、銥(Ir)、鍶(Sr)的低電阻材料、上述低電阻材料的合金、或以上述材料為主成分的化合物的導電體的單層或疊層。尤其是，較佳為使用兼有耐熱性和導電性的鎢或鉬等高熔點材料。另外，較佳為使用鋁或銅等低電阻導電材料。並且，當使用Cu-Mn合金時，在與包含氧的絕緣體的介面形成氧化錳，該氧化錳能夠抑制Cu的擴散，所以是較佳的。
作為導電體1412或導電體1414，可以使用金屬氧化物1431至金屬氧 化物1433中的任一個。在此情況下，為了將金屬氧化物1431至金屬氧化物1433用作導電體，必須要進行另外製程。具體地，作為導電體1412或導電體1414，形成金屬氧化物1431至金屬氧化物1433中的任一個，並且，作為絕緣體1407利用如CVD法等使用含有氫的電漿的方法形成氮化矽膜，由此能夠減少金屬氧化物1431至金屬氧化物1433的電阻。因此，可以將作為導電體的金屬氧化物1431至金屬氧化物1433中的任一個用作導電體1412或導電體1414。
〈〈金屬氧化物〉〉
金屬氧化物1431的詳細內容可以參考圖24A至圖24C所示的金屬氧化物1230a的記載。金屬氧化物1432的詳細內容可以參考圖24A至圖24C所示的金屬氧化物1230b的記載。金屬氧化物1433的詳細內容可以參考圖24A至圖24C所示的金屬氧化物1230c的記載。
〈〈低電阻區域〉〉
圖30D示出圖30B的部分放大圖。如圖30D所示，在金屬氧化物1430中形成有區域1461a、1461b、1461c、1461d及1461e。區域1461b至區域1461e的摻雜物濃度比區域1461a高，因此區域1461b至區域1461e的電阻比區域1461a低。再者，區域1461b及區域1461c的氫濃度比區域1461d及區域1461e高，因此區域1461b及區域1461c的電阻比區域1461d及區域1461e低。例如，區域1461a的摻雜物濃度可以為區域1461b或區域1461c的最大摻雜物濃度的5%以下、2%以下或1%以下。注意，也可以將摻雜物換稱為施體、受體、雜質或元素。
如圖30D所示，在金屬氧化物1430中，區域1461a是大致與導電體1412重疊的區域，區域1461b、區域1461c、區域1461d及區域1461e是區域1461a之外的區域。在區域1461b及區域1461c中，金屬氧化物1433的頂面與絕緣體1407接觸。在區域1461d及區域1461e中，金屬氧化物1433的頂面與絕緣體1409或絕緣體1406接觸。也就是說，如圖30D所示，區域1461b與區域1461d的邊界重疊於絕緣體1407與絕緣體1409的側面端部的邊界。區域1461c與區域1461e的邊界也是同樣的。在此，區域1461d及區域1461e的一部分較佳為重疊於金屬氧化物1432的與導電體1412重疊的區域(通道形成區域)的一部分。例如，區域1461d及區域1461e的 通道長度方向的側面端部較佳為位於導電體1412的內側並且導電體1412的側面端部到各區域1461d及區域1461e的側面端部的距離為d。此時，絕緣體1406的厚度t406及距離d較佳為滿足0.25t406<d<t406。
如此，在金屬氧化物1430的與導電體1412重疊的區域的一部分中形成有區域1461d及區域1461e。由此，電晶體1400的通道形成區域與低電阻的區域1461d及區域1461e接觸，並且，在區域1461d及區域1461e與區域1461a之間不會形成高電阻的偏置(offset)區域，因此可以提高電晶體1400的通態電流。再者，藉由以滿足上述範圍的方式形成區域1461d及區域1461e的通道長度方向的側面端部，也可以防止因區域1461d及區域1461e相對於通道形成區域形成得過深而成為一直導通狀態。
區域1461b、區域1461c、區域1461d及區域1461e藉由離子植入法等離子摻雜處理形成。因此，如圖30D所示，有時區域1461d及區域1461e的通道長度方向的側面端部的位置離金屬氧化物1433的頂面越深，越會移動到金屬氧化物1430的通道長度方向的側面端部一側。此時，距離d為離導電體1412的內側最近的區域1461d及區域1461e的通道長度方向的側面端部與導電體1412的通道長度方向的側面端部之間的距離。
在此情況下，例如有時形成在金屬氧化物1431中的區域1461d及區域1461e沒有形成在與導電體1412重疊的區域中。此時，形成在金屬氧化物1431或金屬氧化物1432中的區域1461d及區域1461e中的至少一部分較佳為形成在與導電體1412重疊的區域中。
另外，在金屬氧化物1431、金屬氧化物1432及金屬氧化物1433與絕緣體1407之間的介面附近較佳為形成低電阻區域1451及低電阻區域1452。低電阻區域1451及低電阻區域1452包含絕緣體1407所含的元素中的至少一個。低電阻區域1451及低電阻區域1452的一部分較佳為大致與金屬氧化物1432的重疊於導電體1412的區域(通道形成區域)接觸或者與該區域的一部分重疊。
另外，由於金屬氧化物1433的與絕緣體1407接觸的區域很大，所以低電阻區域1451及低電阻區域1452容易形成在金屬氧化物1433中。在金 屬氧化物1433中，低電阻區域1451和低電阻區域1452的包含在絕緣體1407中的元素的濃度比低電阻區域1451和低電阻區域1452之外的區域(例如，金屬氧化物1433的與導電體1412重疊的區域)更高。
低電阻區域1451形成在區域1461b中，低電阻區域1452形成在區域1461c中。金屬氧化物1430的理想的結構例如為如下：添加元素的濃度最高的區域是低電阻區域1451、1452，濃度第二高的區域是區域1461b、區域1461c至區域1461e中的除了低電阻區域1451、1452之外的區域，濃度最低的區域是區域1461a。添加元素是指用來形成區域1461b、1461c的摻雜物以及從絕緣體1407添加到低電阻區域1451、1452的元素。
注意，雖然電晶體1400具有形成有低電阻區域1451、1452的結構，但是本實施方式所示的半導體裝置不侷限於此。例如，在區域1461b及區域1461c的電阻值充分低的情況下，不需要形成低電阻區域1451及低電阻區域1452。
〈〈閘極絕緣膜〉〉
絕緣體1406較佳為包括相對介電常數高的絕緣體。例如，絕緣體1406較佳為包含氧化鎵、氧化鉿、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物或者含有矽及鉿的氧氮化物等。
或者，絕緣體1406較佳為具有氧化矽或氧氮化矽與相對介電常數高的絕緣體的疊層結構。因為氧化矽及氧氮化矽具有熱穩定性，所以藉由與相對介電常數高的絕緣體組合，可以實現具有熱穩定性及高相對介電常數的疊層結構。例如，藉由在金屬氧化物1433一側包含氧化鋁、氧化鎵或氧化鉿，能夠抑制氧化矽或氧氮化矽所含有的矽混入金屬氧化物1432等。
另外，例如在金屬氧化物1433一側包含氧化矽或氧氮化矽時，有時在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的介面處形成陷阱中心。該陷阱中心有時可以藉由俘獲電子而使電晶體的臨界電壓向正方向漂移。
〈〈層間絕緣膜、保護絕緣膜〉〉
絕緣體1407較佳為具有阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。 藉由設置絕緣體1407，可以防止氧從金屬氧化物1430擴散到外部並防止氫或水等從外部進入金屬氧化物1430。
作為絕緣體1407，例如可以使用氮化物絕緣體。作為該氮化物絕緣體，有氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。另外，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣體代替氮化物絕緣體。作為氧化物絕緣體，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
因為氧化鋁膜的不使氫、水分等雜質及氧的兩者透過的阻擋效果高，所以較佳為用於絕緣體1407。
絕緣體1408可以使用包含氧化鋁、氮氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等中的一個以上的絕緣體。另外，絕緣體1408也可以使用聚醯亞胺樹脂、聚醯胺樹脂、丙烯酸樹脂、矽氧烷樹脂、環氧樹脂或酚醛樹脂等樹脂。絕緣體1408也可以為上述材料的疊層。
〈電晶體的結構例子5〉
圖31A和圖31B是電晶體1600的俯視圖及剖面圖。圖31A是電晶體1600的俯視圖，圖31A所示的點劃線A-B方向的剖面相當於圖31B。注意，在圖31A及圖31B中，為了明確起見，放大、縮小或省略一部分的組件。另外，有時將點劃線A-B方向稱為通道長度方向。
圖31B所示的電晶體1600包括：用作第一閘極的導電體1609；用作第二閘極的導電體1608；半導體1602；用作源極和汲極的導電體1603及導電體1604；絕緣體1601；絕緣體1605；絕緣體1606；以及絕緣體1607。
導電體1609設置在絕緣表面上。導電體1609與半導體1602隔著絕緣體1601彼此重疊。另外，導電體1608與半導體1602隔著絕緣體1605、絕緣體1606及絕緣體1607彼此重疊。另外，導電體1603及導電體1604與半導體1602連接。
導電體1608及導電體1609的詳細內容可以參照圖30A至圖30D所示的導電體1412及導電體1414的記載。
既可以對導電體1608及導電體1609施加不同的電位，又可以同時施加相同的電位。藉由在電晶體1600中設置用作第二閘極電極的導電體1608，能夠使臨界電壓穩定。注意，導電體1608根據情況也可以省略。
半導體1602的詳細內容可以參照圖24A至圖24C所示的金屬氧化物1230b的記載。另外，半導體1602可以為單層或多個半導體層的疊層。
作為導電體1603及導電體1604，較佳為包含銅(Cu)、鎢(W)、鉬(Mo)、金(Au)、鋁(Al)、錳(Mn)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鉻(Cr)、鉛(Pb)、錫(Sn)、鐵(Fe)、鈷(Co)、釕(Ru)、鉑(Pt)、銥(Ir)、鍶(Sr)的低電阻材料、上述低電阻材料的合金、或以上述材料為主成分的化合物的導電體的單層或疊層。尤其是，較佳為使用兼有耐熱性和導電性的鎢或鉬等高熔點材料。另外，較佳為使用鋁或銅等低電阻導電材料。並且，當使用Cu-Mn合金時，在與包含氧的絕緣體的介面形成氧化錳，該氧化錳能夠抑制Cu的擴散，所以是較佳的。
另外，導電體1603及導電體1604較佳為使用氧化銥、氧化釕、釕酸鍶(strontium ruthenate)等包含貴金屬的導電氧化物。上述導電氧化物即使與氧化物半導體接觸也很少從氧化物半導體奪取氧，而不容易在氧化物半導體中形成氧缺陷。
絕緣體1601的詳細內容可以參照圖30A至圖30D所示的絕緣體1406的記載。
注意，雖然在圖31B中示出在半導體1602、導電體1603及導電體1604上設置有依次層疊的絕緣體1605至絕緣體1607的情況，但是設置在半導體1602、導電體1603及導電體1604上的絕緣體可以為單層或多個絕緣膜的疊層。
當將氧化物半導體用於半導體1602時，絕緣體1606較佳為包含超過 化學計量組成的氧且具有被加熱時將上述氧的一部分供應到半導體1602的功能。注意，在將絕緣體1606直接設置在半導體1602上的情況下，半導體1602有可能在絕緣體1606的形成過程中受到損傷。此時，如圖31B所示，較佳為將絕緣體1605設置在半導體1602與絕緣體1606之間。絕緣體1605較佳為與絕緣體1606相比在形成時對半導體1602造成的損傷小，且具有透過氧的功能的絕緣膜。注意，如果能夠以抑制半導體1602受到的損傷的方式將絕緣體1606直接形成在半導體1602上，則不一定必須設置絕緣體1605。
例如，作為絕緣體1606及絕緣體1605，較佳為使用包含氧化矽或氧氮化矽的材料。或者，也可以使用金屬氧化物，如氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿等。
絕緣體1607較佳為具有防止氧、氫、水的擴散的阻擋效果。或者，絕緣體1607較佳為具有防止氫、水的擴散的阻擋效果。
絕緣體的密度越高越緻密或者懸空鍵越少在化學上越穩定，阻擋效果就越高。具有防止氧、氫、水的擴散的阻擋效果的絕緣體例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿等形成。作為具有防止氫、水的擴散的阻擋效果的絕緣膜，例如可以採用氮化矽、氮氧化矽等。
當絕緣體1607具有防止水、氫等的擴散的阻擋效果時，可以防止存在於面板內的樹脂或面板外部的水、氫等雜質侵入半導體1602。由於當將氧化物半導體用於半導體1602時，侵入氧化物半導體的水或氫的一部分成為電子施體(施體)，因此藉由使用上述具有阻擋效果的絕緣體1607，可以防止電晶體1600的臨界電壓因施體的生成而漂移。
當將氧化物半導體用於半導體1602時，如果絕緣體1607具有防止氧的擴散的阻擋效果，則可以防止氧化物半導體中的氧擴散到外部。因此，可以降低在氧化物半導體中成為施體的氧缺陷，由此可以防止電晶體1600的臨界電壓因施體的生成而漂移。
另外，本發明的一個實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式8
在本實施方式中，對能夠適用於上述實施方式中說明的OS電晶體的氧化物半導體膜的結構進行說明。
〈氧化物半導體的結構
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體，有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
一般而言，非晶結構具有如下特徵：具有各向同性而不具有不均勻結構；處於準穩態且原子的配置沒有被固定化；鍵角不固定；具有短程有序性而不具有長程有序性；等。
亦即，不能將穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。另一方面，a-like OS不具有各向同性但卻是具有空洞(void)的不穩定結構。在不穩定這一點上，a-like OS在物性上接近於非晶氧化物半導體。
〈CAAC-OS
首先，說明CAAC-OS。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
說明使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS進行分析時的情況。例如，當利用out-of-plane法分析包含分類為空間群R-3m的InGaZnO4結晶的CAAC-OS的結構時，如圖32A所示，在繞射角(2θ)為31°附近出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可確認到在CAAC-OS中結晶具有c軸配向性，並且c軸朝向大致垂直於形成CAAC-OS的膜的面(也稱為被形成面)或頂面的方向。注意，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值起因於分類為空間群Fd-3m的結晶結構。因此，較佳的是，在CAAC-OS中不出現該峰值。
另一方面，當利用從平行於被形成面的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近出現峰值。該峰值來源於InGaZnO4結晶的(110)面。並且，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖32B所示的那樣觀察不到明確的峰值。另一方面，當對單晶InGaZnO4將2θ固定為56°附近來進行Φ掃描時，如圖32C所示，觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於CAAC-OS的被形成面的方向上入射束徑為300nm的電子束時，有可能出現圖32D所示的繞射圖案(也稱為選區電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，電子繞射也示出CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖32E示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時的繞射圖案。從圖32E觀察到環狀的繞射圖案。因此，使用束徑為300nm的電子束的電子繞射也示出CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖32E中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖32E中的第二環起因於(110)面等。
另外，在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所獲取的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，可以觀察到多個顆粒。然而，即使在高解析度TEM影像中，有時也觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
圖33A示出從大致平行於樣本面的方向觀察所獲取的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。尤其將利用球面像差校正功能獲取的高解析度TEM影像稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等觀察Cs校正高解析度TEM影像。
從圖33A可確認到其中金屬原子排列為層狀的顆粒。並且可知一個顆粒的尺寸為1nm以上或者3nm以上。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。另外，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。顆粒反映CAAC-OS的被形成面或頂面的凸凹並平行於CAAC-OS的被形成面或頂面。
另外，圖33B及圖33C示出從大致垂直於樣本面的方向觀察所獲取的CAAC-OS的平面的Cs校正高解析度TEM影像。圖33D及圖33E是藉由對圖33B及圖33C進行影像處理得到的影像。下面說明影像處理的方法。首先，藉由對圖33B進行快速傳立葉變換(FFT：Fast Fourier Transform)處理，獲取FFT影像。接著，以保留所獲取的FFT影像中的離原點2.8nm-1至5.0nm-1的範圍的方式進行遮罩處理。接著，對經過遮罩處理的FFT影像進行快速傅立葉逆變換(IFFT：Inverse Fast Fourier Transform)處理而獲取經過處理的影像。將所獲取的影像稱為FFT濾波影像。FFT濾波影像是從Cs校正高解析度TEM影像中提取出週期分量的影像，其示出晶格排列。
在圖33D中，以虛線示出晶格排列被打亂的部分。由虛線圍繞的區域是一個顆粒。並且，以虛線示出的部分是顆粒與顆粒的聯結部。虛線呈現六角形，由此可知顆粒為六角形。注意，顆粒的形狀並不侷限於正六角形，不是正六角形的情況較多。
在圖33E中，以點線示出晶格排列一致的區域與其他晶格排列一致的區域之間的部分，以虛線示出晶格排列的方向。在點線附近也無法確認到明確的晶界。當以點線附近的晶格點為中心周圍的晶格點相接時，可以形成畸變的六角形、五角形或/及七角形等。亦即，可知藉由使晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：在a-b面方向上的原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等。
如上所示，CAAC-OS具有c軸配向性，其多個顆粒(奈米晶)在a-b面方向上連結而結晶結構具有畸變。因此，也可以將CAAC-OS稱為具有CAA crystal(c-axis-aligned a-b-plane-anchored crystal)的氧化物半導體。
CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時會因光或熱等發生變動。例如，包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。例如，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度小於8×1011個/cm-3，較佳為小於1×1011個/cm-3，更佳為小於1×1010個/cm-3，且是1×10-9個/cm-3以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。 CAAC-OS的雜質濃度和缺陷態密度低。亦即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
nc-OS
接著，對nc-OS進行說明。
說明使用XRD裝置對nc-OS進行分析的情況。例如，當利用out-of-plane 法分析nc-OS的結構時，不出現表示配向性的峰值。換言之，nc-OS的結晶不具有配向性。
另外，例如，當使包含InGaZnO4結晶的nc-OS薄片化，並在平行於被形成面的方向上使束徑為50nm的電子束入射到厚度為34nm的區域時，觀察到如圖34A所示的環狀繞射圖案(奈米束電子繞射圖案)。另外，圖34B示出將束徑為1nm的電子束入射到相同的樣本時的繞射圖案(奈米束電子繞射圖案)。從圖34B觀察到環狀區域內的多個斑點。因此，nc-OS在入射束徑為50nm的電子束時觀察不到秩序性，但是在入射束徑為1nm的電子束時確認到秩序性。
另外，當使束徑為1nm的電子束入射到厚度小於10nm的區域時，如圖34C所示，有時觀察到斑點被配置為準正六角形的電子繞射圖案。由此可知，nc-OS在厚度小於10nm的範圍內包含秩序性高的區域，亦即結晶。注意，因為結晶朝向各種各樣的方向，所以也有觀察不到有規律性的電子繞射圖案的區域。
圖34D示出從大致平行於被形成面的方向觀察到的nc-OS的剖面的Cs校正高解析度TEM影像。在nc-OS的高解析度TEM影像中有如由輔助線所示的部分那樣能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸為1nm以上且10nm以下，尤其大多為1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體(microcrystalline oxide semiconductor)。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
如此，在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
另外，由於在顆粒(奈米晶)之間結晶定向沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
圖35A和圖35B示出a-like OS的高解析度剖面TEM影像。圖35A示出電子照射開始時的a-like OS的高解析度剖面TEM影像。圖35B示出照射4.3×108e-/nm2的電子(e-)之後的a-like OS的高解析度剖面TEM影像。由圖35A和圖35B可知，a-like OS從電子照射開始時被觀察到在縱向方向上延伸的條狀明亮區域。另外，可知明亮區域的形狀在照射電子之後變化。明亮區域被估計為空洞或低密度區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為樣本，準備a-like OS、nc-OS和CAAC-OS。每個樣本都是In-Ga-Zn 氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
已知InGaZnO4結晶的單位晶格具有所包括的三個In-O層和六個Ga-Zn-O層共計九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)幾乎相等，由結晶結構分析求出其值為0.29nm。由此，下面可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分看作InGaZnO4結晶部。晶格條紋對應於InGaZnO4結晶的a-b面。
圖36示出調查了各樣本的結晶部(22至30處)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖36可知，在a-like OS中，結晶部根據TEM影像的取得等的電子的累積照射量逐漸變大。由圖36可知，在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在電子(e-)的累積照射量為4.2×108e-/nm2時生長到1.9nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。由圖36可知，無論電子的累積照射量如何，nc-OS及CAAC-OS的結晶部尺寸分別為1.3nm左右及1.8nm左右。此外，使用日立穿透式電子顯微鏡H-9000NAR進行電子束照射及TEM的觀察。作為電子束照射條件，加速電壓為300kV；電流密度為6.7×105e-/(nm2．s)；照射區域的直徑為230nm。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，當不存在相同組成的單晶氧化物半導體時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-likeOS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
(關於本說明書等的記載的附記)
下面，對上述實施方式中的各結構及說明附加注釋。
〈關於實施方式中所示的本發明的一個實施方式的附記〉
各實施方式所示的結構可以與其他實施方式所示的結構適當地組合而構成本發明的一個實施方式。另外，當在一個實施方式中示出多個結構實例時，可以適當地組合結構實例。
另外，可以將某一實施方式中說明的內容(或其一部分)應用/組合/替換成該實施方式中說明的其他內容(或其一部分)和另一個或多個其他實施方式中說明的內容(或其一部分)中的至少一個內容。
注意，實施方式中說明的內容是指各實施方式中利用各種圖式所說明的內容或者利用說明書所記載的文章而說明的內容。
另外，藉由將某一實施方式中示出的圖式(或其一部分)與該圖式的其他部分、該實施方式中示出的其他圖式(或其一部分)和另一個或多個其他實施方式中示出的圖式(或其一部分)中的至少一個圖式組合，可以構成更多圖。
〈關於序數詞的附記〉
在本說明書等中，“第一”、“第二”、“第三”等序數詞是為了避免組件的混淆而附加上的。因此，其不是為了限定組件的個數而附加上的。此外，其不是為了限定組件的順序而附加上的。另外，例如，本說明書等的實施方式之一中附有“第一”的組件有可能在其他的實施方式或申請專利範圍中附有“第二”的序數詞。另外，例如，本說明書等的實施方式之一中附有“第一”的組件有可能在其他的實施方式或申請專利範圍中被省略“第一”。
〈關於說明圖式的記載的附記〉
參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在實施方式所記載的內容中。注意，在實施方式中的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略反復說明。
在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。組件的位置關係根據描述各組件的方向適當地改變。因此，表示配置的詞句不侷限於本說明書中所示的記載，根據情況可以適當地更換表達方式。
此外，“上”或“下”這樣的用語不限定組件的位置關係為“正上”或“正下”且直接接觸的情況。例如，當記載為“絕緣層A上的電極B”時，不一定必須在絕緣層A上直接接觸地形成有電極B，也可以包括絕緣層A與電極B之間包括其他組件的情況。
在本說明書等中，根據功能對組件進行分類並在方塊圖中以彼此獨立的方塊表示。然而，在實際的電路等中難以根據功能分類組件，有時一個電路係關於到多個功能或者多個電路係關於到一個功能。因此，方塊圖中的方塊的分割不侷限於說明書中說明的組件，而可以根據情況適當地不同。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。圖式是為了明確起見而示出任意的大小的，而不侷限於圖式所示的形狀或數值等。例如，可以包括雜訊或定時偏差等所引起的信號、電壓或電流的不均勻等。
在俯視圖(也稱為平面圖、佈局圖)或透視圖等的圖式中，為了明確起見，有時省略部分組件的圖示。
在圖式中，有時使用同一元件符號表示同一組件、具有相同功能的組件、由同一材料構成的組件或者同時形成的組件等，並且有時省略重複說明。
〈關於可以改稱的記載的附記〉
在本說明書等中，在說明電晶體的連接關係時，將源極和汲極中的一方記為“源極和汲極中的一個”(第一電極或第一端子)，將源極和汲極中的另一方記為“源極和汲極中的另一個”(第二電極或第二端子)。這是因為電晶體的源極和汲極根據電晶體的結構或工作條件等而互換的緣故。可以將電晶體的源極和汲極根據情況適當地改稱為源極(汲極)端子、源極(汲極)電極等。另外，在本說明書等中，有時將閘極以外的兩個端子稱為第一端子及第二端子或第三端子及第四端子。另外，在本說明書等中記載的電晶體具有兩個以上的閘極時(有時將該結構稱為雙閘極結構)，有時將該閘極稱為第一閘極、第二閘極、前閘極或背閘極。尤其是，可以將“前閘極”只換稱為“閘極”。此外，“底閘極”是指在形成電晶體時在形成通道形成區域之前形成的端子，“頂閘極”是指在形成電晶體時在形成通道形成區域之後形成的端子。
電晶體包括閘極、源極以及汲極這三個端子。閘極被用作控制電晶體的導通狀態的控制端子。在用作源極或汲極的兩個輸入輸出端子中，根據 電晶體的類型或者供應到各端子的電位位準將一個端子用作源極而將另一個端子用作汲極。因此，在本說明書等中，“源極””和“汲極”可以互相調換。另外，在本說明書等中，有時將閘極以外的兩個端子稱為第一端子及第二端子或第三端子及第四端子。
注意，在本說明書等中，“電極”或“佈線”這樣的詞語不在功能上限定其組件。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”這樣的詞語還包括多個“電極”或“佈線”被形成為一體的情況等。
另外，在本說明書等中，可以適當地調換電壓和電位。電壓是指與參考電位之間的電位差，例如在參考電位為接地電位時，可以將電壓換稱為電位。接地電位不一定意味著0V。注意，電位是相對的，對佈線等供應的電位有時根據基準電壓而變化。
在本說明書等中，根據情況或狀態，可以互相調換“膜”和“層”等詞句。例如，有時可以將“導電層”變換為“導電膜”。此外，有時可以將“絕緣膜”變換為“絕緣層”。另外，根據情況或狀態，可以使用其他詞句代替“膜”和“層”等詞句。例如，有時可以將“導電層”或“導電膜”變換為“導電體”。此外，例如有時可以將“絕緣層”或“絕緣膜”變換為“絕緣體”。
在本說明書等中，根據情況或狀態，可以互相調換“佈線”、“信號線”及“電源線”等詞句。例如，有時可以將“佈線”變換為“信號線”。此外，例如有時可以將“佈線”變換為“電源線”。反之亦然，有時可以將“信號線”或“電源線”變換為“佈線”。有時可以將“電源線”變換為“信號線”。反之亦然，有時可以將“信號線”變換為“電源線”。另外，根據情況或狀態，可以互相將施加到佈線的“電位”變換為“信號”。反之亦然，有時可以將“信號線”或“電源線”變換為“佈線”。
〈關於詞句的定義的附記〉
下面，對上述實施方式中係關於到的詞句的定義進行說明。
〈〈半導體〉〉
在本說明書中，例如當導電性充分低時，有時即使表示為“半導體”也具 有“絕緣體”的特性。此外，“半導體”和“絕緣體”的邊界不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書所記載的“絕緣體”換稱為“半導體”。
另外，例如當導電性充分高時，有時即使表示為“半導體”也具有“導電體”的特性。此外，“半導體”和“導電體”的邊界不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。
注意，半導體的雜質例如是構成半導體層的主要成分之外的物質。例如，濃度低於0.1atomic%的元素是雜質。有時由於包含雜質而例如發生在半導體中形成DOS(Density of State：態密度)、載子移動率降低或結晶性降低等情況。在半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第一族元素、第二族元素、第十三族元素、第十四族元素、第十五族元素或主要成分之外的過渡金屬等，特別是，例如有氫(也包含在水中)、鋰、鈉、矽、硼、磷、碳、氮等。在半導體是氧化物半導體時，例如有時氫等雜質的混入導致氧缺陷的產生。此外，在半導體是矽層時，作為改變半導體的特性的雜質，例如有氧、除了氫之外的第一族元素、第二族元素、第十三族元素、第十五族元素等。
〈〈電晶體〉〉
在本說明書中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道形成區域，並電流能夠流過汲極、通道形成區域以及源極。注意，在本說明書等中，通道形成區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，“源極”和“汲極”可以互相調換。
〈〈開關〉〉
在本說明書等中，開關是指具有藉由變為導通狀態(開啟狀態)或非 導通狀態(關閉狀態)來控制是否使電流流過的功能的元件。或者，開關是指具有選擇並切換電流路徑的功能的元件。
例如，可以使用電開關或機械開關等。換言之，開關只要可以控制電流就不侷限於特定的開關。
電開關的例子包括電晶體(例如雙極電晶體或MOS電晶體)、二極體(例如PN二極體、PIN二極體、肖特基二極體、金屬-絕緣體-金屬(MIM)二極體、金屬-絕緣體-半導體(MIS)二極體或者二極體接法的電晶體)或者組合這些元件的邏輯電路。
當作為開關使用電晶體時，電晶體的“導通狀態”是指電晶體的源極電極與汲極電極在電性上短路的狀態。另外，電晶體的“非導通狀態”是指電晶體的源極電極與汲極電極在電性上斷開的狀態。當僅將電晶體用作開關時，對電晶體的極性(導電型)沒有特別的限制。
作為機械開關的一個例子，可以舉出像數位微鏡裝置(DMD)那樣的利用MEMS(微機電系統)技術的開關。該開關具有以機械方式可動的電極，並且藉由移動該電極來控制導通和非導通而進行工作。
〈〈通道長度〉〉
在本說明書等中，例如，通道長度是指在電晶體的俯視圖中，半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。
另外，在一個電晶體中，通道長度不一定在所有的區域中為相同的值。換言之，一個電晶體的通道長度有時不侷限於一個值。因此，在本說明書中，通道長度是形成有通道的區域中的任一個值、最大值、最小值或平均值。
〈〈通道寬度〉〉
在本說明書等中，例如，通道寬度是指在俯視圖中半導體(或在電晶 體處於導通狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域、或者形成有通道的區域中的源極和汲極相對的部分的長度。
另外，在一個電晶體中，通道寬度不一定在所有區域中都是相同的值。換言之，一個電晶體的通道寬度有時不侷限於一個值。因此，在本說明書中，通道寬度是形成有通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時實際上形成有通道的區域中的通道寬度(下面稱為實效的通道寬度)不同於電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)。例如，在具有立體結構的電晶體中，有時因為實效的通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有微型且立體結構的電晶體中，有時形成在半導體側面的通道區域的比例大。在此情況下，實際上形成有通道的實效的通道寬度大於俯視圖所示的外觀上的通道寬度。
然而，在具有立體結構的電晶體中，有時難以藉由實測來估計實效的通道寬度。例如，為了根據設計值估計實效的通道寬度，需要假設半導體的形狀是已知的。因此，當不確定半導體的形狀時，難以正確地測定實效的通道寬度。
因此，在本說明書中，有時將在電晶體的俯視圖中半導體與閘極電極重疊的區域中的源極與汲極相對的部分的長度，亦即外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效的通道寬度。注意，藉由取得剖面TEM影像等並對該影像進行分析等，可以決定通道長度、通道寬度、實效的通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，該求得的值有時不同於使用實效的通道寬度計算求得的值。
〈〈高位準電位及低位準電位〉〉
在本說明書等中，當記載為“對某個佈線施加高位準電位”時，該高位準電位有時是指使包括連接到該佈線的閘極的n型電晶體成為導通狀態的電位和使包括連接到該佈線的閘極的p型電晶體成為非導通狀態的電位中的至少一個。由此，當對不同的兩個以上的佈線施加高位準電位時，施加到各佈線的高位準電位有時互不相同。
在本說明書等中，當記載為“對某個佈線施加低位準電位”時，該低位準電位有時是指使包括連接到該佈線的閘極的n型電晶體成為非導通狀態的電位和使包括連接到該佈線的閘極的p型電晶體成為導通狀態的電位中的至少一個。由此，當對不同的兩個以上的佈線施加低位準電位時，施加到各佈線的低位準電位有時互不相同。
〈〈連接〉〉
注意，在本說明書等中，當記載為“X與Y連接”時，包括如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文中所示的連接關係等規定的連接關係，還包括圖式或文中所示的連接關係以外的連接關係。
這裡使用的X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜和層等)。
作為X和Y電連接的情況的一個例子，可以在X和Y之間連接一個以上的能夠電連接X和Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件、負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。
作為X和Y在功能上連接的情況的一個例子，可以在X和Y之間連接一個以上的能夠在功能上連接X和Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、γ(伽瑪)校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓 電路等)、改變信號的電位位準的位準轉換器電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝器電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。
此外，當明確地記載為“X與Y電連接”時，包括如下情況：X與Y電連接的情況(換言之，以中間夾有其他元件或其他電路的方式連接X與Y的情況)；X與Y在功能上連接的情況(換言之，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，當明確記載有“電連接”時，與只明確記載有“連接”的情況相同。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表示為如下。
例如，可以表達為“X、Y、電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)互相電連接，並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序電連接”。或者，可以表達為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，並以X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y的順序依次電連接”。或者，可以表達為“X藉由電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表達方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)而決定技術範圍。注意，這些表達方法只是一個例子而已，不侷限於上述表達方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外，即使在電路圖上獨立的組件彼此電連接，也有時一個組件兼有多個組件的功能。例如，在佈線的一部分用作電極時，一個導電膜兼有佈線和電極的兩個組件的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
〈〈平行、垂直〉〉
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括該角度為85°以上且95°以下的狀態。另外，“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
〈〈三方晶系、菱方晶系〉〉
在本說明書中，六方晶系包括三方晶系和菱方晶系。
200B‧‧‧偏壓發生器
201‧‧‧電路
202‧‧‧電路
203‧‧‧電路
204‧‧‧電路
205‧‧‧電路
VDDL‧‧‧佈線
GNDL‧‧‧佈線
VRL‧‧‧佈線
VRLa‧‧‧佈線
VRLb‧‧‧佈線
VBL‧‧‧佈線
L0‧‧‧佈線
STBYL‧‧‧佈線
STBYL-B‧‧‧佈線

Claims (20)

  1. 一種半導體裝置，包括：包括第一輸入端子的第一電路；包括第二輸入端子、第一輸出端子以及第二輸出端子的第二電路；與該第一電路及該第二電路電連接的第三電路；與該第一輸出端子電連接的第四電路；以及與該第二輸出端子電連接的第五電路，其中，在該半導體裝置處於驅動狀態時，該第一電路對應於被輸入到該第一輸入端子的第二電位而對該第二輸入端子施加第一電位，在該半導體裝置處於該驅動狀態時，該第二電路輸出來自該第一輸出端子的第一偏置電壓及來自該第二輸出端子的第二偏置電壓，並且，在該半導體裝置處於待機狀態時，該第三電路對該第一電路及該第二電路施加第一低位準電位，該第四電路對該第一輸出端子輸出高位準電位，且該第五電路對該第二輸出端子輸出第二低位準電位。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第一電路包括電晶體，該電晶體的閘極及該電晶體的第一端子與該第一輸入端子電連接，並且該電晶體的第二端子與用來供應低位準電位的佈線電連接。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第二電路包括串聯電連接的p通道型電晶體及n通道型電晶體。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第三電路包括電晶體，該電晶體的第一端子與該第一電路及該第二電路電連接，並且該電晶體的第二端子與用來供應低位準電位的佈線電連接。
  5. 根據申請專利範圍第1項之半導體裝置，其中該第四電路包括電晶體，該電晶體的第二端子與該第一輸出端子電連接，並且該電晶體的第一端子與用來供應高位準電位的佈線電連接。
  6. 根據申請專利範圍第1項之半導體裝置，其中該第五電路包括電晶體，該電晶體的第二端子與該第二輸出端子電連接，並且該電晶體的第一端子與用來供應低位準電位的佈線電連接。
  7. 根據申請專利範圍第1項之半導體裝置， 其中該第三電路、該第四電路及該第五電路的每一個包括電晶體，該第三電路及該第五電路的每一個的該電晶體的閘極與用來供應待機信號的佈線電連接，並且該第四電路的該電晶體的閘極與用來供應該待機信號的反轉信號的佈線電連接。
  8. 根據申請專利範圍第1項之半導體裝置，其中該第一電路、該第二電路、該第三電路及該第五電路的每一個包括其通道形成區域包括氧化物半導體的電晶體。
  9. 根據申請專利範圍第1項之半導體裝置，其中該第三電路及該第五電路的每一個包括具有背閘極的電晶體。
  10. 根據申請專利範圍第1項之半導體裝置，其中該半導體裝置是偏壓發生器。
  11. 一種顯示裝置，包括：包含申請專利範圍第1項之半導體裝置的驅動電路；以及顯示部。
  12. 一種包括申請專利範圍第11項之顯示裝置的電子裝置。
  13. 一種半導體裝置，包括：包括第一電晶體的第一電路；包括第二電晶體以及第三電晶體的第二電路；包括第四電晶體的第三電路；包括第五電晶體的第四電路；以及包括第六電晶體的第五電路，其中，該第一電晶體的源極和汲極中的一個與該第三電晶體的閘極及該第四電晶體的源極和汲極中的一個電連接，該第一電晶體的該源極和該汲極中的該一個與該第一電晶體的閘極直接連接，該第二電晶體的源極和汲極中的一個與該第三電晶體的源極和汲極中的一個電連接，該第二電晶體的閘極與第一輸出端子電連接，該第二電晶體的該閘極與該第五電晶體的源極和汲極中的一個直接連接，該第四電晶體的閘極與該第六電晶體的閘極電連接，該第六電晶體的源極和汲極中的一個與第二輸出端子電連接， 該第二電晶體為p通道型電晶體，並且，該第三電晶體為n通道型電晶體。
  14. 一種半導體裝置，包括：包括第一電晶體的第一電路；包括第二電晶體以及第三電晶體的第二電路；包括第四電晶體的第三電路；包括第五電晶體的第四電路；以及包括第六電晶體的第五電路，其中，該第一電晶體的源極和汲極中的一個與該第三電晶體的閘極及該第四電晶體的源極和汲極中的一個電連接，該第一電晶體的該源極和該汲極中的該一個與該第一電晶體的閘極直接連接，該第二電晶體的源極和汲極中的一個與該第三電晶體的源極和汲極中的一個電連接，該第二電晶體的閘極與第一輸出端子電連接，該第二電晶體的該閘極與該第五電晶體的源極和汲極中的一個直接連接，該第四電晶體的閘極與該第六電晶體的閘極電連接，該第六電晶體的源極和汲極中的一個與第二輸出端子電連接，在該半導體裝置處於驅動狀態時，該第二電路輸出來自該第一輸出端子的第一偏置電壓及來自該第二輸出端子的第二偏置電壓，並且，在該半導體裝置處於待機狀態時，該第三電路對該第一電路及該第二電路施加第一低位準電位，該第四電路對該第一輸出端子輸出高位準電位，且該第五電路對該第二輸出端子輸出第二低位準電位。
  15. 根據申請專利範圍第14項之半導體裝置，其中該第二電晶體為p通道型電晶體，並且該第三電晶體為n通道型電晶體。
  16. 根據申請專利範圍第13或14項之半導體裝置，其中該第一電晶體、該第三電晶體、該第四電晶體及該第六電晶體中的每一個的該源極和該汲極中的另一個與用來供應低位準電位的佈線電連接。
  17. 根據申請專利範圍第13或14項之半導體裝置，其中該第二電晶體的該源極和該汲極中的另一個及該第五電晶體的該 源極和該汲極中的另一個與用來供應高位準電位的佈線電連接。
  18. 根據申請專利範圍第13或14項之半導體裝置，其中該第四電晶體的該閘極及該第六電晶體的該閘極與用來供應待機信號的佈線電連接，並且該第五電晶體的閘極與用來供應該待機信號的反轉信號的佈線電連接。
  19. 根據申請專利範圍第13或14項之半導體裝置，其中該第一電晶體、該第三電晶體、該第四電晶體及該第六電晶體的每一個通道形成區域包括氧化物半導體。
  20. 根據申請專利範圍第13或14項之半導體裝置，其中該第四電晶體及該第六電晶體的每一個具有背閘極。
TW105141263A 2015-12-18 2016-12-13 半導體裝置及包含其之顯示裝置 TWI721066B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015247133 2015-12-18
JP2015-247133 2015-12-18

Publications (2)

Publication Number Publication Date
TW201732766A TW201732766A (zh) 2017-09-16
TWI721066B true TWI721066B (zh) 2021-03-11

Family

ID=59056153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141263A TWI721066B (zh) 2015-12-18 2016-12-13 半導體裝置及包含其之顯示裝置

Country Status (6)

Country Link
US (2) US10229939B2 (zh)
JP (1) JP7044464B2 (zh)
KR (1) KR20180095836A (zh)
CN (1) CN108475491B (zh)
TW (1) TWI721066B (zh)
WO (1) WO2017103731A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105573549B (zh) * 2015-12-08 2018-12-25 上海天马微电子有限公司 阵列基板、触控屏和触控显示装置及其制作方法
JP6858549B2 (ja) 2015-12-28 2021-04-14 株式会社半導体エネルギー研究所 半導体装置、記憶装置
US9953695B2 (en) 2015-12-29 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and semiconductor wafer
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
TWI724059B (zh) 2016-07-08 2021-04-11 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組及電子機器
CN106842749B (zh) * 2017-03-29 2019-11-15 武汉华星光电技术有限公司 液晶显示面板及液晶显示装置
CN108877649B (zh) * 2017-05-12 2020-07-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
WO2019111137A1 (ja) * 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器、及び動作方法
US11355556B2 (en) * 2018-02-01 2022-06-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
US11889719B2 (en) * 2018-02-01 2024-01-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
CN108519706B (zh) * 2018-03-29 2021-05-07 武汉华星光电技术有限公司 显示面板
WO2019218074A1 (en) * 2018-05-18 2019-11-21 1004335 Ontario Inc. carrying on business as A D Metro Optical touch sensor devices and systems
JP7394760B2 (ja) 2018-07-20 2023-12-08 株式会社半導体エネルギー研究所 受信回路
WO2020053701A1 (ja) 2018-09-12 2020-03-19 株式会社半導体エネルギー研究所 表示装置
KR102684683B1 (ko) * 2018-12-13 2024-07-15 엘지디스플레이 주식회사 평판 표시 장치
KR20200081945A (ko) 2018-12-28 2020-07-08 엘지디스플레이 주식회사 스트레쳐블 표시장치
US10734979B1 (en) * 2019-07-03 2020-08-04 Globalfoundries Inc. Analog-to-digital inverter circuit structure with FDSOI transistors
CN114127916A (zh) * 2019-07-11 2022-03-01 新加坡优尼山帝斯电子私人有限公司 柱状半导体装置及其制造方法
TWI704549B (zh) * 2019-07-30 2020-09-11 友達光電股份有限公司 像素電路
CN110992870B (zh) 2019-12-24 2022-03-08 昆山国显光电有限公司 一种驱动芯片和显示装置
CN111199713A (zh) 2020-03-05 2020-05-26 苹果公司 具有多个刷新率模式的显示器
KR102330571B1 (ko) 2020-03-27 2021-11-23 인천대학교 산학협력단 배추속 식물 유래 세포밖 소포체를 유효성분으로 포함하는 세포자멸 억제용 조성물
US11630536B2 (en) 2020-04-03 2023-04-18 1004335 Ontario Inc. Optical touch sensor systems and optical detectors with noise mitigation
KR20220067623A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
CN112530350B (zh) * 2020-12-18 2023-07-18 厦门天马微电子有限公司 一种显示面板及显示装置
US20240169948A1 (en) * 2021-08-27 2024-05-23 Boe Technology Group Co., Ltd. Display panel, display apparatus and driving method thereof
CN116110353A (zh) * 2021-11-11 2023-05-12 群创光电股份有限公司 电子装置
WO2024013808A1 (ja) * 2022-07-11 2024-01-18 シャープディスプレイテクノロジー株式会社 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251146A (ja) * 2000-03-03 2001-09-14 Nec Corp Ｃｍｏｓ演算増幅器
JP2006338434A (ja) * 2005-06-03 2006-12-14 New Japan Radio Co Ltd 基準電圧発生回路
US20130271220A1 (en) * 2012-04-11 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201526504A (zh) * 2013-07-26 2015-07-01 Semiconductor Energy Lab 直流對直流轉換器

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH0964662A (ja) * 1995-08-30 1997-03-07 Nec Yamagata Ltd 演算増幅器
JP3647523B2 (ja) * 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3908013B2 (ja) 2001-11-19 2007-04-25 Ｎｅｃエレクトロニクス株式会社 表示制御回路及び表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4632655B2 (ja) * 2003-11-07 2011-02-16 日本電気株式会社 発光表示装置
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP2007202127A (ja) * 2005-12-28 2007-08-09 Nec Electronics Corp 差動増幅器、及びそれを用いた表示装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5067039B2 (ja) 2007-06-25 2012-11-07 パナソニック株式会社 半導体装置の製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009107469A1 (ja) * 2008-02-28 2009-09-03 シャープ株式会社 駆動回路および表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US7880514B2 (en) 2009-01-08 2011-02-01 Himax Technologies Limited Output buffer with high driving ability
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120091243A (ko) 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2513893A4 (en) 2009-12-18 2016-09-07 Semiconductor Energy Lab Liquid crystal display device and electronic device
WO2012014786A1 (en) 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
JP2013207602A (ja) * 2012-03-28 2013-10-07 Renesas Electronics Corp バイアス回路、半導体集積回路、及び表示装置
US20130265094A1 (en) * 2012-04-05 2013-10-10 Freescale Semiconductor, Inc Level shifter circuit
US8866510B2 (en) * 2012-05-02 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130128933A (ko) * 2012-05-18 2013-11-27 삼성전자주식회사 소스 드라이버
US9594281B2 (en) 2012-11-30 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9360392B2 (en) * 2013-06-28 2016-06-07 Corning Cable Systems Llc Calibration of optical time domain reflectometry optical loss measurement in optical fibers having potentially dissimilar light backscattering efficiencies
US9378844B2 (en) 2013-07-31 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor whose gate is electrically connected to capacitor
US9374048B2 (en) 2013-08-20 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing device, and driving method and program thereof
JP6272712B2 (ja) * 2014-03-05 2018-01-31 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
KR20160132982A (ko) 2014-03-18 2016-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102332469B1 (ko) 2014-03-28 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
TWI663733B (zh) 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251146A (ja) * 2000-03-03 2001-09-14 Nec Corp Ｃｍｏｓ演算増幅器
JP2006338434A (ja) * 2005-06-03 2006-12-14 New Japan Radio Co Ltd 基準電圧発生回路
US20130271220A1 (en) * 2012-04-11 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201526504A (zh) * 2013-07-26 2015-07-01 Semiconductor Energy Lab 直流對直流轉換器

Also Published As

Publication number Publication date
CN108475491A (zh) 2018-08-31
TW201732766A (zh) 2017-09-16
US10229939B2 (en) 2019-03-12
WO2017103731A1 (en) 2017-06-22
JP2017116932A (ja) 2017-06-29
US20190206899A1 (en) 2019-07-04
KR20180095836A (ko) 2018-08-28
CN108475491B (zh) 2021-04-20
US20170179160A1 (en) 2017-06-22
US10566355B2 (en) 2020-02-18
JP7044464B2 (ja) 2022-03-30

Similar Documents

Publication Publication Date Title
TWI721066B (zh) 半導體裝置及包含其之顯示裝置
KR102609235B1 (ko) 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법
JP7293282B2 (ja) 半導体装置
JP2019075532A (ja) 半導体装置、表示装置、および半導体装置の作製方法
TWI825051B (zh) 顯示裝置及電子裝置
KR102419913B1 (ko) 금속 산화물막, 반도체 장치, 및 표시 장치
JP2024133503A (ja) 半導体装置
TWI755370B (zh) 氧化物半導體膜，半導體裝置，及顯示裝置
WO2019025917A1 (ja) 半導体装置、及び表示装置
JPWO2019123089A1 (ja) 表示装置、半導体装置、及び電子機器
JP2018006732A (ja) 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
WO2019043511A1 (ja) 半導体装置、及び表示装置
TW201727725A (zh) 金屬氧化物膜及其之形成方法、以及半導體裝置
JPWO2019186320A1 (ja) 表示装置、及び表示装置の駆動方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees