TW201727725A - 金屬氧化物膜及其之形成方法、以及半導體裝置 - Google Patents

金屬氧化物膜及其之形成方法、以及半導體裝置 Download PDF

Info

Publication number
TW201727725A
TW201727725A TW105115812A TW105115812A TW201727725A TW 201727725 A TW201727725 A TW 201727725A TW 105115812 A TW105115812 A TW 105115812A TW 105115812 A TW105115812 A TW 105115812A TW 201727725 A TW201727725 A TW 201727725A
Authority
TW
Taiwan
Prior art keywords
film
metal oxide
transistor
oxide film
oxide semiconductor
Prior art date
Application number
TW105115812A
Other languages
English (en)
Inventor
Shunpei Yamazaki
Kenichi Okazaki
Masashi Tsubuku
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201727725A publication Critical patent/TW201727725A/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42Bombardment with radiation
    • H01L21/423Bombardment with radiation with high-energy radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供能夠在低溫下形成且電特性良好的金屬氧化物膜。提供能夠提高場效移動率的金屬氧化物膜。提供能夠在低溫下形成且場效移動率高的半導體裝置。金屬氧化物包含In、M(M為Al、Ga、Y或Sn)及Zn,包括在In、M及Zn的組成的總和為1時In的比率大於33%且60%以下的區域。此外,包括不具有配向性且尺寸為10nm以下的結晶部和非晶區域。包括在垂直於膜面的方向的X射線繞射中觀察不到2θ=31度附近的起因於結晶結構的繞射強度峰值的區域。包括在垂直於剖面的方向的電子繞射中觀察到圓對稱的圖案的區域。

Description

金屬氧化物膜及其之形成方法、以及半導體裝置
本發明的一個實施方式係關於一種金屬氧化物膜及其形成方法。本發明的一個實施方式係關於一種使用金屬氧化物膜的半導體裝置。
在本說明書等中,半導體裝置是指能夠藉由利用半導體特性工作的所有裝置,電晶體、半導體電路等都是半導體裝置的一個實施方式。另外,算術裝置、記憶體裝置、攝像裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
作為可用於電晶體的半導體材料,氧化物半導體受到矚目。例如,專利文獻1公開了如下半導體裝置:層疊有多個氧化物半導體層,在該多個氧化物半導體層中,被用作通道的氧化物半導體層的組成包含銦及鎵,並且使銦的組成比鎵的組成高,而場效移動率(有時,簡單地稱為移動率或μFE)得到提高的半導體裝置。
另外,非專利文獻1公開了如下內容:包含 銦、鎵及鋅的氧化物半導體具有以In1-xGa1+xO3(ZnO)m(-1x1,m為自然數)表示的同系物相(homologous phase)。此外,非專利文獻1公開了同系物相的固溶區域(solid solution range)。例如,m=1的情況下的同系物相的固溶區域在x為-0.33至0.08的範圍內,並且m=2的情況下的同系物相的固溶區域在x為-0.68至0.32的範圍內。
[專利文獻1]日本專利申請公開第2014-7399號公報
[非專利文獻1]M. Nakamura, N. Kimizuka, and T. Mohri, “The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”, J. Solid State Chem., 1991, Vol. 93, pp. 298-315
本發明的一個實施方式的目的之一是提供一種電特性得到提高的金屬氧化物膜。此外,本發明的一個實施方式的目的之一是提供一種能夠提高場效移動率的金屬氧化物膜。另外,本發明的一個實施方式的目的之一是提供一種新穎的金屬氧化物膜。此外,本發明的一個實施方式的目的之一是提供一種應用金屬氧化物膜的半導體裝置。
本發明的一個實施方式的目的之一是提供一 種能夠在低溫下形成且電特性良好的金屬氧化物膜。此外,本發明的一個實施方式的目的之一是提供一種能夠在低溫下形成且場效移動率高的半導體裝置。
本發明的一個實施方式的目的之一是提供一種應用金屬氧化物膜且具有撓性的裝置。
注意,這些目的的記載並不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。另外,可以從說明書、圖式、申請專利範圍等的記載抽取上述以外的目的。
本發明的一個實施方式是包含In、M(M為Al、Ga、Y或Sn)及Zn的金屬氧化物膜。該金屬氧化物膜包括如下區域:在In、M及Zn的組成的總和為1時,In的比率大於33%且為60%以下的區域;在垂直於膜面的方向的X射線繞射中,觀察不到2θ=31度附近的起因於結晶結構的繞射強度峰值的區域;在垂直於剖面的方向的電子繞射中,觀察到圓對稱的圖案的區域。
上述金屬氧化物膜較佳為包括非晶區域。
上述金屬氧化物膜較佳為包括尺寸為10nm以下的結晶部。
上述金屬氧化物膜較佳為包括非晶區域和不具有配向性且尺寸為10nm以下的結晶部。
在上述金屬氧化物膜中,結晶部及非晶區域較佳為分別在厚度方向上具有分佈。此時,較佳的是,結晶部越近於膜面存在比率越大,非晶區域越近於膜面存在 比率越小。
在上述金屬氧化物中,較佳的是,在垂直於剖面的方向的電子繞射中觀察到的圖案中,觀察到以直接斑點為中心的環狀繞射圖案。此時,較佳的是,環狀繞射圖案越近於膜面峰值強度越高,且半峰全寬越小。
上述金屬氧化物膜有時藉由照射電子束結晶化發展。
上述金屬氧化物較佳為在基板上利用濺射法、脈衝雷射沉積法或液相法形成。
上述金屬氧化物膜較佳為在不加熱基板的狀態下藉由使用包含金屬氧化物的靶材的濺射法形成。此時,較佳為在將成膜時的壓力設定為1Pa以上且2Pa以下的狀態下形成。此外,較佳為在將成膜時的功率密度設定為0.1W/cm2以上且5.0W/cm2以下的狀態下形成。
上述金屬氧化物膜較佳為包括如下區域:在In、M及Zn的組成的總和為1時,In的比率為40%以上且50%以下的區域;在In、M、Zn的組成為4:y:z時,y為1以上且3以下,z為2以上且4以下的區域;在In、M、Zn的組成為4:2:z時,z為2.8以上且4.1以下的區域;在In、M、Zn的組成為5:3:z時,z為2.4以上且4.0以下的區域。
本發明的其他實施方式是一種包括半導體層、閘極絕緣層、閘極的半導體裝置。這裡,半導體層較佳為包括上述金屬氧化物膜。
本發明的其他實施方式是一種金屬氧化物膜的形成方法,包括:在不加熱基板的情況下藉由使用包含金屬氧化物的靶材的濺射法,形成所述金屬氧化物膜的製程。這裡,較佳的是金屬氧化物包含In、M(M為Al、Ga、Y或Sn)及Zn且金屬氧化物在In、M、Zn的組成為4:y:z時,y滿足1.5以上且2.5以下,z滿足3.5以上且4.5以下。
在上述中,較佳為將成膜時的壓力設定為1Pa以上且2Pa以下。
在上述中,較佳為將成膜時的功率密度設定為0.1W/cm2以上且5.0W/cm2以下。
根據本發明的一個實施方式,可以提供一種金屬氧化物膜。此外,根據本發明的一個實施方式,可以提供一種新穎的金屬氧化物膜。另外,根據本發明的一個實施方式,可以提供一種應用金屬氧化物膜的可靠性高的半導體裝置。
根據本發明的一個實施方式,可以提供一種能夠在低溫下形成且電特性良好的金屬氧化物膜。另外,根據本發明的一個實施方式,可以提供一種能夠在低溫下形成且場效移動率高的半導體裝置。
根據本發明的一個實施方式,可以提供一種應用金屬氧化物膜且具有撓性的裝置。
10‧‧‧金屬氧化物膜
11‧‧‧層
100‧‧‧電晶體
100A‧‧‧電晶體
100B‧‧‧電晶體
100C‧‧‧電晶體
100D‧‧‧電晶體
100E‧‧‧電晶體
100F‧‧‧電晶體
100G‧‧‧電晶體
100H‧‧‧電晶體
100J‧‧‧電晶體
100K‧‧‧電晶體
102‧‧‧基板
104‧‧‧絕緣膜
106‧‧‧導電膜
108‧‧‧氧化物半導體膜
108_1‧‧‧氧化物半導體膜
108_2‧‧‧氧化物半導體膜
108_3‧‧‧氧化物半導體膜
108d‧‧‧汲極區域
108f‧‧‧區域
108i‧‧‧通道區域
108s‧‧‧源極區域
110‧‧‧絕緣膜
110a‧‧‧絕緣膜
112‧‧‧導電膜
112_1‧‧‧導電膜
112_2‧‧‧導電膜
114‧‧‧絕緣膜
116‧‧‧絕緣膜
118‧‧‧絕緣膜
120a‧‧‧導電膜
120b‧‧‧導電膜
122‧‧‧絕緣膜
141a‧‧‧開口部
141b‧‧‧開口部
143‧‧‧開口部
200‧‧‧電晶體
205‧‧‧導電體
205a‧‧‧導電體
205b‧‧‧導電體
210‧‧‧絕緣體
212‧‧‧絕緣體
214‧‧‧絕緣體
216‧‧‧絕緣體
218‧‧‧導電體
220‧‧‧絕緣體
222‧‧‧絕緣體
224‧‧‧絕緣體
230‧‧‧氧化物半導體
230a‧‧‧氧化物半導體
230b‧‧‧氧化物半導體
230c‧‧‧氧化物半導體
240a‧‧‧導電體
240b‧‧‧導電體
244‧‧‧導電體
245‧‧‧導電體
250‧‧‧絕緣體
260‧‧‧導電體
260a‧‧‧導電體
260b‧‧‧導電體
270‧‧‧絕緣體
280‧‧‧絕緣體
282‧‧‧絕緣體
284‧‧‧絕緣體
300A‧‧‧電晶體
300B‧‧‧電晶體
300C‧‧‧電晶體
300D‧‧‧電晶體
300E‧‧‧電晶體
300F‧‧‧電晶體
300G‧‧‧電晶體
302‧‧‧基板
304‧‧‧導電膜
306‧‧‧絕緣膜
307‧‧‧絕緣膜
308‧‧‧氧化物半導體膜
308_1‧‧‧氧化物半導體膜
308_2‧‧‧氧化物半導體膜
308_3‧‧‧氧化物半導體膜
312a‧‧‧導電膜
312b‧‧‧導電膜
312c‧‧‧導電膜
314‧‧‧絕緣膜
316‧‧‧絕緣膜
318‧‧‧絕緣膜
319‧‧‧絕緣膜
320a‧‧‧導電膜
320b‧‧‧導電膜
330D‧‧‧電晶體
341a‧‧‧開口部
341b‧‧‧開口部
342‧‧‧開口部
342a‧‧‧開口部
342b‧‧‧開口部
342c‧‧‧開口部
344‧‧‧導電膜
351‧‧‧開口部
352a‧‧‧開口部
352b‧‧‧開口部
400‧‧‧電晶體
401‧‧‧基板
402‧‧‧半導體區域
404‧‧‧絕緣體
406‧‧‧導電體
408a‧‧‧低電阻區域
408b‧‧‧低電阻區域
410‧‧‧電容器
420‧‧‧絕緣體
422‧‧‧絕緣體
424‧‧‧絕緣體
426‧‧‧絕緣體
428‧‧‧導電體
430‧‧‧導電體
450‧‧‧絕緣體
452‧‧‧絕緣體
454‧‧‧絕緣體
456‧‧‧導電體
458‧‧‧絕緣體
460‧‧‧絕緣體
462‧‧‧導電體
466‧‧‧導電體
470‧‧‧絕緣體
474‧‧‧導電體
480‧‧‧絕緣體
482‧‧‧絕緣體
484‧‧‧絕緣體
501‧‧‧像素電路
502‧‧‧像素部
504‧‧‧驅動電路部
504a‧‧‧閘極驅動器
504b‧‧‧源極驅動器
506‧‧‧保護電路
507‧‧‧端子部
550‧‧‧電晶體
552‧‧‧電晶體
554‧‧‧電晶體
560‧‧‧電容器
562‧‧‧電容器
570‧‧‧液晶元件
572‧‧‧發光元件
664‧‧‧電極
665‧‧‧電極
667‧‧‧電極
700‧‧‧顯示裝置
701‧‧‧基板
702‧‧‧像素部
704‧‧‧源極驅動電路部
705‧‧‧基板
706‧‧‧閘極驅動電路部
708‧‧‧FPC端子部
710‧‧‧信號線
711‧‧‧佈線部
712‧‧‧密封劑
716‧‧‧FPC
730‧‧‧絕緣膜
732‧‧‧密封膜
734‧‧‧絕緣膜
736‧‧‧彩色膜
738‧‧‧遮光膜
750‧‧‧電晶體
752‧‧‧電晶體
760‧‧‧連接電極
770‧‧‧平坦化絕緣膜
772‧‧‧導電膜
773‧‧‧絕緣膜
774‧‧‧導電膜
775‧‧‧液晶元件
776‧‧‧液晶層
778‧‧‧結構體
780‧‧‧異方性導電膜
782‧‧‧發光元件
783‧‧‧液滴噴射裝置
784‧‧‧液滴
785‧‧‧層
786‧‧‧EL層
788‧‧‧導電膜
790‧‧‧電容器
791‧‧‧觸控面板
792‧‧‧絕緣膜
793‧‧‧電極
794‧‧‧電極
795‧‧‧絕緣膜
796‧‧‧電極
797‧‧‧絕緣膜
800‧‧‧反相器
810‧‧‧OS電晶體
820‧‧‧OS電晶體
831‧‧‧信號波形
832‧‧‧信號波形
840‧‧‧虛線
841‧‧‧實線
850‧‧‧OS電晶體
860‧‧‧CMOS反相器
900‧‧‧半導體裝置
901‧‧‧電源電路
902‧‧‧電路
903‧‧‧電壓生成電路
903A‧‧‧電壓生成電路
903B‧‧‧電壓生成電路
903C‧‧‧電壓生成電路
904‧‧‧電路
905‧‧‧電壓生成電路
906‧‧‧電路
911‧‧‧電晶體
912‧‧‧電晶體
912A‧‧‧電晶體
912B‧‧‧電晶體
921‧‧‧控制電路
922‧‧‧電晶體
950‧‧‧電晶體
952‧‧‧基板
954‧‧‧絕緣膜
956‧‧‧半導體膜
958‧‧‧絕緣膜
960‧‧‧導電膜
962‧‧‧絕緣膜
964‧‧‧絕緣膜
966a‧‧‧導電膜
966b‧‧‧導電膜
968‧‧‧絕緣膜
970‧‧‧絕緣膜
972‧‧‧絕緣膜
974‧‧‧絕緣膜
1400‧‧‧液滴噴射裝置
1402‧‧‧基板
1403‧‧‧液滴噴射單元
1404‧‧‧攝像單元
1405‧‧‧頭
1406‧‧‧虛線
1407‧‧‧控制單元
1408‧‧‧存儲介質
1409‧‧‧影像處理單元
1410‧‧‧電腦
1411‧‧‧標記
1412‧‧‧頭
1413‧‧‧材料供應源
1414‧‧‧材料供應源
7000‧‧‧顯示模組
7001‧‧‧上蓋
7002‧‧‧下蓋
7003‧‧‧FPC
7004‧‧‧觸控面板
7005‧‧‧FPC
7006‧‧‧顯示面板
7007‧‧‧背光
7008‧‧‧光源
7009‧‧‧框架
7010‧‧‧印刷電路板
7011‧‧‧電池
8000‧‧‧照相機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧操作按鈕
8004‧‧‧快門按鈕
8006‧‧‧鏡頭
8100‧‧‧取景器
8101‧‧‧外殼
8102‧‧‧顯示部
8103‧‧‧按鈕
8200‧‧‧頭戴顯示器
8201‧‧‧安裝部
8202‧‧‧鏡頭
8203‧‧‧主體
8204‧‧‧顯示部
8205‧‧‧電纜
8206‧‧‧電池
8300‧‧‧頭戴顯示器
8301‧‧‧外殼
8302‧‧‧顯示部
8304‧‧‧固定工具
8305‧‧‧鏡頭
9000‧‧‧外殼
9001‧‧‧顯示部
9003‧‧‧揚聲器
9005‧‧‧操作鍵
9006‧‧‧連接端子
9007‧‧‧感測器
9008‧‧‧麥克風
9050‧‧‧操作按鈕
9051‧‧‧資訊
9052‧‧‧資訊
9053‧‧‧資訊
9054‧‧‧資訊
9055‧‧‧鉸鏈
9100‧‧‧電視機
9101‧‧‧可攜式資訊終端
9102‧‧‧可攜式資訊終端
9200‧‧‧可攜式資訊終端
9201‧‧‧可攜式資訊終端
9500‧‧‧顯示裝置
9501‧‧‧顯示面板
9502‧‧‧顯示區域
9503‧‧‧區域
9511‧‧‧軸部
9512‧‧‧軸承部
在圖式中:圖1A至圖1D是金屬氧化物膜的電子繞射圖案及亮度分佈的例子;圖2A至圖2D是金屬氧化物膜的剖面圖及亮度分佈的例子;圖3A至圖3C是說明氧化物半導體膜的原子個數比的範圍的圖;圖4是說明InMZnO4的結晶的圖;圖5A至圖5C是說明半導體裝置的俯視圖及剖面圖;圖6A至圖6C是說明半導體裝置的俯視圖及剖面圖;圖7A及圖7B是說明半導體裝置的剖面圖;圖8A及圖8B是說明半導體裝置的剖面圖;圖9A及圖9B是說明半導體裝置的剖面圖;圖10A及圖10B是說明半導體裝置的剖面圖;圖11A及圖11B是說明半導體裝置的剖面圖;圖12A及圖12B是說明半導體裝置的剖面圖;圖13A及圖13B是說明半導體裝置的剖面圖;圖14A及圖14B是說明半導體裝置的剖面圖;圖15A及圖15B是說明半導體裝置的剖面圖;圖16A至圖16C是說明能帶結構的圖;圖17A至圖17C是說明半導體裝置的俯視圖及剖面 圖;圖18A至圖18C是說明半導體裝置的俯視圖及剖面圖;圖19A至圖19C是說明半導體裝置的俯視圖及剖面圖;圖20A至圖20C是說明半導體裝置的俯視圖及剖面圖;圖21A及圖21B是說明半導體裝置的剖面圖;圖22A及圖22B是說明半導體裝置的剖面圖;圖23A至圖23C是說明半導體裝置的俯視圖及剖面圖;圖24是說明半導體裝置的剖面的圖;圖25是說明半導體裝置的剖面的圖;圖26是說明半導體裝置的剖面的圖;圖27是示出顯示裝置的一個實施方式的俯視圖;圖28是示出顯示裝置的一個實施方式的剖面圖;圖29是示出顯示裝置的一個實施方式的剖面圖;圖30是示出顯示裝置的一個實施方式的剖面圖;圖31A至圖31D是說明EL層的製造方法的剖面圖;圖32是說明液滴噴射裝置的示意圖;圖33是示出顯示裝置的一個實施方式的剖面圖;圖34是示出顯示裝置的一個實施方式的剖面圖;圖35A至圖35C是說明半導體裝置的俯視圖及剖面圖; 圖36是說明半導體裝置的剖面圖;圖37A至圖37C是說明顯示裝置的方塊圖及電路圖;圖38A至圖38C是說明本發明的一個實施方式的電路圖及時序圖;圖39A至圖39C是說明本發明的一個實施方式的圖表及電路圖;圖40A及圖40B是說明本發明的一個實施方式的電路圖及時序圖;圖41A及圖41B是說明本發明的一個實施方式的電路圖及時序圖;圖42A至圖42E是說明本發明的一個實施方式的方塊圖、電路圖及時序圖;圖43A及圖43B是說明本發明的一個實施方式的電路圖及時序圖;圖44A及圖44B是說明本發明的一個實施方式的電路圖;圖45A至圖45C是說明本發明的一個實施方式的電路圖;圖46是說明顯示模組的圖;圖47A至圖47E是說明電子裝置的圖;圖48A至圖48G是說明電子裝置的圖;圖49A及圖49B是說明顯示裝置的透視圖;圖50是說明樣本的XRD譜的測量結果的圖; 圖51A至圖51L是說明樣本的TEM影像及電子繞射圖案的圖;圖52A至圖52C是說明樣本的EDX面分析影像的圖。
以下參照圖式對實施方式進行詳細的說明。注意,本發明不侷限於以下的說明,所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此,本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。
注意,在下面說明的發明結構中,在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分,而省略反復說明。此外,當表示具有相同功能的部分時有時使用相同的陰影線,而不特別附加元件符號。
注意,在本說明書所說明的各個圖式中,有時為了容易理解,誇大表示各組件的大小、層的厚度或區域。因此,本發明並不一定限定於圖式中的尺寸。
在本說明書等中使用的“第一”、“第二”等序數詞是為了避免組件的混淆而附記的,而不是為了在數目方面上進行限定的。
電晶體是半導體元件的一種,可以進行電流 或電壓的放大、控制導通或非導通的切換工作等。本說明書中的電晶體包括IGFET(Insulated Gate Field Effect Transistor:絕緣閘場效電晶體)和薄膜電晶體(TFT:Thin Film Transistor)。
另外,在使用極性不同的電晶體的情況或在電路工作中在電流方向變化的情況等下,“源極”及“汲極”的功能有時被互相調換。因此,在本說明書中,“源極”和“汲極”可以被互相調換。
實施方式1
本發明的一個實施方式的金屬氧化物膜是包含銦、M(M為Al、Ga、Y或Sn)及鋅的氧化物膜。這種氧化物膜具有半導體特性。此外,這種氧化物在成膜時在對基板進行加熱(例如170℃)的狀態且包含氧的氛圍下藉由濺射法進行成膜,具有沿著c軸具有層狀結構的結晶結構的特徵。
本發明的一個實施方式的金屬氧化物膜可以應用於半導體裝置。例如,可以應用於形成電晶體的通道的半導體。
本發明的一個實施方式的金屬氧化物膜可以以使其膜中包含多個載子的方式形成。藉由將這種金屬氧化物膜應用於電晶體的半導體層,可以實現呈現高場效移動率的電晶體。
作為使膜中包含多個載子的方法,例如可以 舉出在不加熱基板的情況下進行成膜等。
再者,本發明的一個實施方式的金屬氧化物膜使用金屬氧化物所包含的金屬元素中In的含有比率高的材料。尤其是,以包含如下區域的方式形成金屬氧化物膜:在In、M及Zn的組成的總和為1時,In的比率大於33%且為60%以下的區域。
如此,使用In的含有比率高的材料,為了使膜中包含更多的載子,例如在不加熱基板的情況下形成的金屬氧化物膜應用於電晶體的半導體層,可以實現從未有過的呈現極高的場效移動率的電晶體。
像這樣形成的金屬氧化物膜是不具有結晶性或結晶性極低的膜。
本發明的一個實施方式的金屬氧化物膜是包含非晶區域的膜或包含不具有配向性的奈米晶(nc)區域的膜。尤其是,較佳為非晶區域和奈米晶區域混在一起的膜。這裡,奈米晶區域是包含極其微細(例如,20nm以下,較佳為10nm以下)的結晶部的區域。此外,該結晶部較佳為無規配向而指定方向配向。
例如,在對於金屬氧化物膜以從垂直於膜面的方向入射X射線進行X射線繞射(X-ray Diffraction)時,可以獲得觀察不到在結晶性高時觀察到的2θ=31度附近出現的繞射峰值或者峰值強度極小的繞射分佈。
藉由對於金屬氧化物膜,例如測量光束徑為100nm以上的電子繞射圖案,可以得到圓對稱的電子繞 射圖案。換言之,由於電子繞射圖案不具有各向異性,所以可確認到金屬氧化物膜包含非晶的膜或者包含無規配向的極其微細(例如,10nm以下)的結晶部的膜。另一方面,例如在電子繞射圖案具有各向異性時,可判斷為在金屬氧化物膜中存在有特定方向配向的多個結晶部的膜。
此外,例如,藉由利用穿透式電子顯微鏡(TEM:Transmission Electron Microscopy)觀察金屬氧化物膜的剖面,確認不到結晶部或觀察到極其微細(例如,10nm以下)的結晶部無規配向的情況。由此,可確認到包含非晶的膜或者包含不具有配向性的極其微細的結晶部的膜。
本發明的一個實施方式的金屬氧化物膜是包含非晶區域的膜或者包含不具有配向性的奈米晶區域的膜或者非晶區域和奈米晶區域混在一起的膜。可以利用X射線繞射法、電子繞射法及剖面觀察等方法指定出上述情況。此外,可以利用X射線光電子能譜(XPS:Xray Photoelectron Spectroscopy)指定出組成。
在金屬氧化物膜是非晶區域和結晶部混在一起的膜時,有時結晶部及非晶區域在膜厚度方向上具有濃度分佈。例如,金屬氧化物膜較佳為越接近於膜面結晶性越高,亦即結晶部的存在比率高且非晶區域的存在比率低的膜。
例如,藉由濺射法形成金屬氧化物膜,在成 膜的初期步驟中,濺射粒子碰撞到被形成面,其結果,有時包含在構成被形成面的膜(或基板)中的元素混入在金屬氧化物膜中。例如,在作為構成被形成面的膜或基板使用氧化矽等包含矽的材料時,有時在金屬氧化物膜中混入矽。在金屬氧化物膜中的雜質濃度越接近於被形成面越高,且越接近於膜面越低。金屬氧化物膜中的雜質,尤其是矽有時阻礙金屬氧化物膜的結晶化。其結果,有時在金屬氧化物膜中產生上述那樣的結晶分佈。
此外,藉由二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)等可確認到阻礙結晶化的雜質在膜厚度方向上具有濃度分佈。
以下說明更具體的形成方法及金屬氧化物膜的特徵。
[金屬氧化物膜的形成方法]
以下,說明本發明的一個實施方式的金屬氧化物膜的形成方法。
本發明的一個實施方式的金屬氧化物膜可以在不加熱基板的情況下利用濺射法形成。
由於在不加熱基板的情況下形成膜,所以基板溫度在初始狀態下為室溫或其附近的溫度。此外,有時因在成膜時從濺射粒子等向基板施加的能量而基板被加熱。
由於在形成金屬氧化物膜的裝置中不需要加 熱基板的機構,所以可以使裝置簡化,而可以降低成本。此外,由於可以排除加熱基板時的溫度偏差的影響,所以可以形成在基板面內厚度或物性極均勻的膜。尤其是,適合於使用大型基板製造電晶體等半導體裝置的情況。
此外,在形成金屬氧化物膜時,藉由將成膜室的壓力設定得高,可以形成結晶性得到降低的金屬氧化物膜。例如,較佳為在成膜時的壓力為1.0Pa以上且5.0Pa以外,較佳為1.0Pa以上且2.0Pa以下的條件下進行成膜。
在形成金屬氧化物膜時,藉由將施加到靶材的電力設定得低,可以形成結晶性得到降低的金屬氧化物膜。另一方面,藉由將電力設定得高,可以提高沉積速度。在將電力設定得高時,相應地,將壓力設定得高,可以形成結晶性得到降低的金屬氧化物膜。例如,較佳為將換算為功率密度為0.1W/cm2以上且5.0W/cm2以下,較佳為0.2W/cm2以上且4.0W/cm2以下,更佳為0.3W/cm2以上且2.5W/cm2以下的條件下進行成膜。
在成膜時,也可以採用包含氧的氛圍。例如,可以將成膜時的氧流量比(氧分壓)在大於0%且100%以下的範圍內設定為適當的值。作為包含在沉積氣體中的氧以外的氣體,例如可以使用氬等稀有氣體。藉由在包含氧的氛圍下進行成膜,可以減少金屬氧化物膜中的氧缺陷。此外,也可以採用不包含氧的氛圍。
作為成膜時的沉積氣體,也可以採用包含氫或水的氛圍。藉由在包含氫或水的氛圍下進行成膜,可以降低金屬氧化物膜的結晶性。此外,藉由在包含氧和氫的氛圍下或包含氧和水的氛圍下進行成膜,在降低結晶性的同時,可以減少金屬氧化物膜中的氧缺陷。
作為能夠用來形成金屬氧化物膜的氧化物靶材,不侷限於In-Ga-Zn類氧化物,例如可以使用In-M-Zn類氧化物(M為Al、Ga、Y或Sn)。
作為用來形成金屬氧化物膜的氧化物靶材,可以使用In-M類氧化物或In-Zn類氧化物等。尤其是,In-Ga類氧化物不容易形成氧缺陷,所以是較佳的。
這裡,包含在氧化物靶材中的金屬氧化物的In的含有比率較佳為高。例如,較佳為使用在In、M及Zn的組成的總和為1時In的比率大於33%且60%以下,較佳為40%以上且50%以下的金屬氧化物靶材。或者,較佳為使用如下材料:在In、M、Zn的組成為4:y:z時,y為1以上且3以下且z為2以上且4以下的材料或者滿足y為1.5以上且2.5以下且z為3.5以上且4.5以下的材料;在In、M、Zn的組成為4:2:z時,z為2.8以上且4.1以下的材料;在In、M、Zn的組成為5:3:z時,z為2.4以上且4.0以下的材料。典型地使用In:Ga:Zn=4:2:3及其附近的氧化物、In:Ga:Zn=4:2:4.1及其附近的氧化物或者In:Ga:Zn=5:3:4及其附近的氧化物。
由此,所形成的金屬氧化物膜可以是In的含有比率高的金屬氧化物膜。這裡,有時所形成的金屬氧化物膜與氧化物靶材的組成並不一定一致。
例如,本發明的一個實施方式的金屬氧化物膜在In、M及Zn的組成的總和為1時,較佳的是,In的比率大於33%且60%以下,較佳為40%以上且50%以下。或者,在In、M、Zn的組成為4:y:z時,較佳的是y為1以上且3以下,且z為2以上且4以下,或者y為1.5以上且2.5以下,且z為3.5以上且4.5以下。或者,在In、M、Zn的組成為4:2:z時,z較佳為2.8以上且4.1以下。或者,在In、M、Zn的組成為5:3:z時,z較佳為2.4以上且4.0以下。典型的是,金屬氧化物膜較佳為包含In:Ga:Zn=4:2:3及其附近的氧化物、In:Ga:Zn=4:2:4.1及其附近的氧化物或In:Ga:Zn=5:3:4及其附近的氧化物。
藉由上述方式可以形成金屬氧化物膜。
本發明的金屬氧化物膜可以利用脈衝雷射沉積(PLD)法形成。此時,與上述方法同樣地,可以在不加熱基板的情況下使用金屬氧化物靶材形成。作為金屬氧化物靶材可以使用上述同樣的材料。
此外,藉由使用液狀的材料的液相法,可以形成金屬氧化物膜。例如,藉由在利用旋塗法、噴射法等對基板塗佈材料之後進行加熱處理,可以形成金屬氧化物膜。液相法具有如下特徵,亦即即使進行加熱處理也在膜 中不容易形成具有配向性的結晶部。
例如,在利用液相法形成In-M-Zn氧化物膜時,在將包含氧化銦、氧化鋅及M的氧化物的塗佈劑塗佈到基板之後,例如,在300度以上、400度以上或450度以上且基板的耐熱溫度以下的溫度下進行加熱處理,可以形成In-M-Zn氧化物膜。
這裡,作為塗佈劑可以使用以In、M及Zn中的In的含有比率高的方式混合的材料。作為其組成採用與可以用於上述氧化物靶材的材料相同的組成即可。
注意,作為金屬氧化物膜的成膜方法不侷限於上述方法。除了上述方法以外,也可以使用電漿增強化學氣相沉積(PECVD:Plasma Enhanced Chemical Vapor Deposition)法、熱CVD法、ALD(原子層沉積:Atomic Layer Deposition)法、真空蒸鍍法等。作為熱CVD法的例子可舉出MOCVD(有機金屬CVD:Metal Organic CVD)法等。
尤其是,在利用濺射法或脈衝雷射沉積法等物理沉積法時,有時包含在構成被形成面的膜等中且阻礙金屬氧化物膜的結晶化的元素擴散到金屬氧化物膜中。其結果,有時形成在膜厚度方向上具有結晶分佈的金屬氧化物膜。
以上是金屬氧化物膜的形成方法的說明。
[金屬氧化物膜的結晶性]
以下,說明本發明的一個實施方式的金屬氧化物膜的特徵之一的結晶性。
本發明的一個實施方式是包含非晶區域的金屬氧化物膜或包含不具有配向性的極其微小的結晶部的金屬氧化物膜。尤其是非晶區域和該結晶部混在一起的金屬氧化物膜。可以藉由如下方法對金屬氧化物膜的結晶性進行評價。
[XRD]
在本發明的一個實施方式的金屬氧化物膜是完全的非晶的情況下,在利用從垂直於膜面的方向入射X射線的X射線繞射及從垂直於剖面的方向入射X射線的X射線繞射進行測量時,實質上觀察不到起因於結晶性的峰值,可以得到起因於非彈性散射的較寬的強度分佈。
另一方面,在包含不具有配向性的極其微小的結晶部時及非晶區域和不具有配向性的極其微小的結晶部混在一起的膜時,由於結晶部的尺寸極小,所以繞射強度也極小,在進行與上述同樣的X射線繞射時,可以得到與上述同樣地觀察不到明確的峰值的強度分佈或者在規定的繞射角(例如,2θ=31度附近)具有強度極小的峰值的強度分佈。
[電子繞射]
作為電子繞射法,較佳為使用使電子束會聚而將其照 射到樣本的奈米束電子繞射(NBED:Nano Beam Electron Diffraction)。或者,也可以利用使用平行電子束且以有限照射區域對微小區域照射電子束的選區電子繞射(SAED:Selected Area Electron Diffraction)。
在金屬氧化物膜是完全非晶的情況下,在利用從垂直於膜剖面的方向入射電子束的電子繞射進行測量時,在電子繞射圖案中觀察不到繞射峰值,觀察到起因於非彈性散射的暈環形狀圖案。此外,暈環形狀圖案不具有配向性,所得到的電子繞射圖案以入射電子束的斑點(也稱為直接斑點)為中心成為圓對稱的圖案。
另一方面,在包含不具有配向性的極其微小的結晶部的膜的情況下,有時觀察到環狀的電子繞射圖案。此時,由於結晶部不具有配向性,亦即結晶部在所有方向無規配向地存在膜中,所以所得到的電子繞射圖案以直接斑點為中心成為圓對稱的圖案。換言之,在離直接斑點的徑向方向的距離相等的位置上觀察到亮度(繞射強度)相等的電子繞射圖案。
作為一個例子,在圖1A中示出對垂直於金屬氧化物膜的剖面的方向入射電子束時的電子繞射圖案的示意圖。例如,這種電子繞射圖案可以使用束徑為50nm至100nm左右的奈米束電子繞射來觀察。
如圖1A所示,以直接斑點為中心觀察到大致圓對稱的圖案。換言之,觀察到垂直於徑向方向的方向(也稱為圓周方向、θ方向)的亮度大致相等的圖案。
圖1B示出對包含不具有配向性的極其微小的結晶部的金屬氧化物膜(表示為nano-crystal)的電子繞射圖案進行測量時的徑向方向的亮度(電子強度)分佈的例子。在圖1B中示出沿著經過直接斑點的規定的直線A-A’、對於直線A-A’大約傾斜34度的直線B-B’及對於直線A-A’傾斜90度的直線C-C’的亮度分佈。如圖1B所示,由於金屬氧化物膜不包含具有配向性的結晶部,所以每個亮度分佈大致一致。
這裡示出沿著對於規定的直線傾斜34度及90度的直線的分佈,由於電子繞射圖案以直接斑點為中心成為圓對稱的圖案,所以沿著以任意角度傾斜的兩個直線的兩個分佈大致一致。注意,在起因於測量樣本的厚度或形狀而測量樣本的電子吸收的程度產生偏差時,有時電子繞射圖案的亮度不一定成為圓對稱。
如圖1B所示,在金屬氧化物膜具有極其微小的結晶部時,在與直接斑點對稱的位置上觀察到如箭頭所示的兩個峰值。在沿著c軸容易具有層狀結構的結晶結構的情況下,該峰值為起因於垂直於c軸的面,亦即起因於來自(001)面的繞射的峰值。
圖1C示出對完全非晶的金屬氧化物膜(表示為amorphous)的電子繞射圖案進行測量時的亮度分佈的例子。如圖1C所示,沿著角度不同的兩個直線的分佈大致一致之處與圖1B相同。
如圖1C所示,在對於非晶膜的電子繞射圖案 中,有時觀察到如箭頭所示的亮度高的區域。這是起因於短程有序性的繞射電子的影響,這種電子繞射圖案也可以稱為光暈圖案。在對於非晶膜的電子繞射圖案中觀察到的亮度高的部分與具有結晶部的情況相比,峰值亮度低,且半峰全寬(FWHM:Full width at half maximum)大。
這裡,即使金屬氧化物膜具有極其微小的結晶部,峰值強度低,有時難以判斷是非晶膜還是具有結晶部的膜。於是,在改變使用於電子繞射的電子束徑,亦即對極微小的區域照射電子束時,金屬氧化物膜是完全非晶的情況和金屬氧化物膜包含不具有配向性的極其微小的結晶部的情況有時可以得到不同圖案。由此,可以識別金屬氧化物膜是具有結晶部的膜還是完全非晶膜。
在金屬氧化物膜為完全非晶時,即使電子束徑改變,也可以得到相同的圖案。
另一方面,在包含不具有配向性的極其微小的結晶部的膜的情況下,在使電子束徑極小的條件(例如,0.3nm以上且10nm以下或5nm以下)下測量電子繞射圖案,在觀察到上述環狀圖案的位置上觀察到在圓周方向(也稱為θ方向)上分佈的多個斑點。換言之,可確認到使束徑變大的條件(例如,50nm以上或100nm以上)下的繞射圖案中的上述環狀圖案由該斑點的集合體形成。
圖1D示出利用不具有配向性的極其微小的結晶部和非晶區域混在一起的膜的電子繞射圖案進行測量時 的亮度分佈的例子。此外,為了容易理解說明,在圖1D中強調峰值形狀。
此時,如圖1D所示,得到來源於不具有配向性的極其微小的結晶部的繞射圖案(以窄間距的虛線示出)與來源於非晶區域的繞射圖案(寬間距的虛線示出)重疊的亮度分佈。
圖2A示出層11上的金屬氧化物膜10的剖面示意圖。金屬氧化物膜10是不具有配向性的極其微小的結晶部和非晶區域混在一起的膜。此外,金屬氧化物膜10是如下膜,亦即越近於作為被形成面的層11結晶性越低,越近於膜面結晶性越高。
圖2B至圖2D示出對圖2A中的區域P、Q及R測量電子繞射圖案時的亮度分佈的例子。此外,區域P是離金屬氧化物膜10的膜面最近的區域,區域Q是近於膜的中央部分的區域,且區域R是近於被形成面(層11)的區域。
如圖2B至圖2D所示,由於越近於膜面越近於來源於不具有配向性的極其微小的結晶部的繞射圖案,所以得到峰值亮度高且半峰全寬窄的分佈。與此相反,由於越近於被形成面越近於來源於非晶區域的繞射圖案,所以得到峰值亮度低且半峰全寬寬的分佈。
如此,金屬氧化物膜的膜厚度方向的結晶性的分佈藉由利用奈米束電子繞射等對其繞射圖案及亮度的分佈進行比較來可確認到。
本發明的一個實施方式的金屬氧化物膜有時因電子束的照射結晶狀態變化。尤其是,有時因照射電子束的能量結晶化進展。例如,在照射每1秒5×105個/nm3以上或1×106個/nm3以上的電子的條件下連續照射1×108個/nm3以上、3×108個/nm3以上或4×108個/nm3以上的電子,有時在電子繞射圖案中出現呈現結晶性的亮點。
[剖面觀察]
較佳為藉由TEM進行剖面觀察。
在金屬氧化物膜是完全非晶的情況下,在剖面觀察影像中確認不到結晶部。
與此相反,在包含不具有配向性的極其微小的結晶部的膜的情況下,有時在剖面觀察中確認到這種結晶部。
尤其是,本發明的一個實施方式的金屬氧化物膜較佳為完全非晶的區域和不具有配向性的極其微小的結晶部混在一起的膜。此外,此時結晶部及非晶區域較佳為分別在厚度方向上具有分佈。再者,較佳的是結晶部越近於膜面存在比率越大,非晶區域越近於膜面存在比率越小。
也可以在本發明的一個實施方式的金屬氧化物膜中密度高的區域和密度低的區域混在一起。這種密度不同有時在剖面觀察影像中被觀察作為對比度不同。
以上是金屬氧化物膜的特徵的說明。
[金屬氧化物膜的組成及結構]
可以將本發明的一個實施方式的金屬氧化物膜用於電晶體等半導體裝置。以下,尤其說明具有半導體特性的金屬氧化物膜(以下,也稱為氧化物半導體膜)。
[組成]
首先,說明氧化物半導體膜的組成。
氧化物半導體膜如上所示包括銦(In)、M(M表示Al、Ga、Y或Sn)及鋅(Zn)。M尤其較佳為鎵(Ga)。
當金屬氧化物膜包含In時,例如其載子移動率(電子移動率)得到提高。當金屬氧化物膜包含Ga時,例如金屬氧化物膜的能隙(Eg)變大。Ga是與氧的鍵能高的元素,Ga與氧的鍵能比In與氧的鍵能高。當金屬氧化物膜包含Zn時,金屬氧化物膜容易晶化。
元素M為鋁、鎵、釔或錫,作為可以應用於元素M的元素,除了上述元素以外還可以使用硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意,作為元素M有時也可以組合多個上述元素。
本發明的一個實施方式的金屬氧化物膜較佳為具有示出單一相(特別是同系物相)的結晶結構。例如,藉由使金屬氧化物膜的組成為In1+xM1-xO3(ZnO)y(x滿足0<x<0.5,y為1附近)結構的組成,In的含有比率高 於M,可以提高金屬氧化物膜的載子移動率(電子移動率)。
本發明的一個實施方式的金屬氧化物膜在In1+xM1-xO3(ZnO)y(x滿足0<x<0.5,y為1附近)結構中尤其較佳為具有In:M:Zn=1.33:0.67:1(大致為In:M:Zn=4:2:3)附近的組成。這種組成的金屬氧化物膜可以兼具高載子移動率及高膜穩定性。
在本說明書等中,“附近”是指在某個金屬原子的原子個數比的±1的範圍內,較佳為±0.5的範圍內即可。例如,在氧化物半導體膜的組成為In:Ga:Zn=4:2:3且In為4的情況下,Ga為1以上且3以下(1Ga3)且Zn為2以上且4以下(2Zn4),較佳為Ga為1.5以上且2.5以下(1.5Ga2.5)且Zn為2以上且4以下(2Zn4)即可。
接著,使用圖3A至圖3C明確地說明本發明的一個實施方式的氧化物半導體膜所包含的銦、元素M及鋅的較佳的原子個數比範圍。注意,在圖3A至圖3C中,沒有記載氧的原子個數比。將氧化物半導體膜所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
在圖3A至圖3C中,虛線表示[In]:[M]:[Zn]=(1+α):(1-α):1的原子個數比(-1α1)的線、[In]:[M]:[Zn]=(1+α):(1-α):2的原子個數比的線、[In]:[M]:[Zn]=(1+α):(1-α):3的原子個數比的線、 [In]:[M]:[Zn]=(1+α):(1-α):4的原子個數比的線及[In]:[M]:[Zn]=(1+α):(1-α):5的原子個數比的線。
點劃線表示[In]:[M]:[Zn]=1:1:β的原子個數比的(β0)的線、[In]:[M]:[Zn]=1:2:β的原子個數比的線、[In]:[M]:[Zn]=1:3:β的原子個數比的線、[In]:[M]:[Zn]=1:4:β的原子個數比的線、[In]:[M]:[Zn]=2:1:β的原子個數比的線及[In]:[M]:[Zn]=5:1:β的原子個數比的線。
圖3A至圖3C所示的具有[In]:[M]:[Zn]=0:2:1的原子個數比或其附近值的氧化物半導體膜易具有尖晶石型結晶結構。
圖3A和圖3B示出本發明的一個實施方式的氧化物半導體膜所包含的銦、元素M及鋅的較佳的原子個數比範圍的例子。
作為一個例子,圖4示出[In]:[M]:[Zn]=1:1:1的InMZnO4的結晶結構。圖4是在從平行於b軸的方向上觀察時的InMZnO4的結晶結構。圖4所示的包含M、Zn、氧的層(以下、(M,Zn)層)中的金屬元素表示元素M或鋅。此時,元素M和鋅的比例相同。元素M和鋅可以相互置換,其排列不規則。
銦和元素M可以相互置換。因此,可以用銦取代(M,Zn)層中的元素M,將該層表示為(In,M,Zn)層。在此情況下,具有In層:(In,M,Zn)層=1:2的層狀結構。
銦和元素M可以相互置換。因此,可以用銦取代MZnO2層中的元素M,將該層表示為InαM1-αZnO2層(0<α1)。在此情況下,具有InO2層:InαM1-αZnO2層=1:2的層狀結構。可以用元素M取代InO2層的銦,將該層表示為In1-αMαO2層(0<α1)。在此情況下,具有In1-αMαO2層:MZnO2層=1:2的層狀結構。
具有[In]:[M]:[Zn]=1:1:2的原子個數比的氧化物具有In層:(M,Zn)層=1:3的層狀結構。就是說,當[Zn]相對於[In]及[M]增大時,在氧化物晶化的情況下,相對於In層的(M,Zn)層的比例增加。
注意,在氧化物中,在In層:(M,Zn)層=1:非整數時,有時具有多種In層:(M,Zn)層=1:整數的層狀結構。例如,在[In]:[M]:[Zn]=1:1:1.5的情況下,有時具有In層:(M,Zn)層=1:2的層狀結構和In層:(M,Zn)層=1:3的層狀結構混在一起的結構。
例如,當使用濺射裝置形成氧化物半導體膜時,形成其原子個數比與靶材的原子個數比錯開的膜。尤其是,根據成膜時的基板溫度,有時膜的[Zn]小於靶材的[Zn]。
此外,一般非晶結構容易形成氧缺陷。但是,藉由作為其材料使用結晶結構穩定的組成的材料,可以在具有非晶結構的同時抑制氧缺陷的形成。
藉由增高銦含量,可以提高氧化物半導體膜 的載子移動率(電子移動率)。這是因為:在包含銦、元素M及鋅的氧化物半導體膜中,重金屬的s軌域主要有助於載子傳導,藉由增高銦含量,s軌域重疊的區域變大,由此銦含量高的氧化物半導體膜的載子移動率比銦含量低的氧化物半導體膜高。
另一方面,氧化物半導體膜的銦含量及鋅含量變低時,載子移動率變低。因此,在是[In]:[M]:[Zn]=0:1:0的原子個數比及其附近值的原子個數比(例如,圖3C中的區域C)的情況下,絕緣性變高。
因此,本發明的一個實施方式的氧化物半導體較佳為具有圖3A的以區域A表示的原子個數比,此時該氧化物半導體膜易具有高載子移動率且不容易形成缺陷。
圖3B中的區域B示出[In]:[M]:[Zn]=4:2:3至4.1的原子個數比及其附近值。附近值例如包含[In]:[M]:[Zn]=5:3:4的原子個數比。具有以區域B表示的原子個數比的氧化物半導體膜尤其是具有高的結晶性及優異的載子移動率的氧化物半導體膜。
注意,氧化物半導體膜形成層狀結構的條件不是根據原子個數比唯一決定的。根據原子個數比,形成層狀結構的難以有差異。另一方面,即使在原子個數比相同的情況下,也根據形成條件,有時具有層狀結構,有時不具有層狀結構。因此,圖示的區域是表示氧化物半導體膜具有層狀結構時的原子個數比的區域,區域A至區域C 的境界不嚴格。
[將氧化物半導體膜用於電晶體的結構]
接著,說明將氧化物半導體膜用於電晶體的結構。
藉由將氧化物半導體膜用於電晶體,例如,由於沒有將多晶矽用於通道區域的電晶體時成為問題的因晶界而導致的載子散射等的影響,所以可以實現高場效移動率的電晶體。另外,可以實現可靠性高的電晶體。
本發明的一個實施方式的氧化物半導體膜是不具有結晶性或結晶性極低的膜。藉由使用這種氧化物半導體膜,可以實現高場效移動率的電晶體。
[氧化物半導體的載子密度]
以下,說明氧化物半導體膜的載子密度。
作為給氧化物半導體膜的載子密度帶來影響的因數,可以舉出氧化物半導體膜中的氧缺陷(Vo)或氧化物半導體膜中的雜質等。
當氧化物半導體膜中的氧缺陷增多時,氫與該氧缺陷鍵合(也可以將該狀態稱為VoH),而缺陷能階密度增高。或者,當氧化物半導體膜中的雜質增多時,起因於該雜質的增多,缺陷能階密度也增高。由此,可以藉由控制氧化物半導體膜中的缺陷能階密度,控制氧化物半導體膜的載子密度。
下面,對將氧化物半導體膜用於通道區域的電晶體進行說明。
在以抑制電晶體的臨界電壓的負向漂移或降低電晶體的關態電流(off-state current)為目的的情況下,較佳為減少氧化物半導體膜的載子密度。在以降低氧化物半導體膜的載子密度為目的的情況下,可以降低氧化物半導體膜中的雜質濃度以降低缺陷能階密度。在本說明書等中,將雜質濃度低且缺陷能階密度低的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質的氧化物半導體膜的載子密度低於8×1015cm-3,較佳為低於1×1011cm-3,更佳為低於1×1010cm-3,且為1×10-9cm-3以上,即可。
另一方面,在以增加電晶體的通態電流(on-state current)或提高電晶體的場效移動率為目的的情況下,較佳為增加氧化物半導體膜的載子密度。在以增加氧化物半導體膜的載子密度為目的的情況下,稍微增加氧化物半導體膜的雜質濃度,或者稍微增高氧化物半導體膜的缺陷能階密度即可。或者,較佳為縮小氧化物半導體膜的能帶間隙即可。例如,在得到電晶體的Id-Vg特性的導通/截止比的範圍中,雜質濃度稍高或缺陷能階密度稍高是較佳的。
例如,氧化物半導體膜的載子密度為1×1011cm-3以上且小於1×1018cm-3即可。
在此,說明氧化物半導體膜中的各雜質的影 響。
在氧化物半導體膜包含第14族元素之一的矽或碳時,在氧化物半導體膜中形成缺陷能階。因此,將氧化物半導體膜中的矽或碳的濃度、與氧化物半導體膜之間的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)測得的濃度)設定為2×1018atoms/cm3以下,較佳為2×1017atoms/cm3以下。
此外,包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水,因此有時形成氧缺陷。當氫進入該氧缺陷時,有時生成作為載子的電子。另外,有時由於氫的一部分與鍵合於金屬原子的氧鍵合,產生作為載子的電子。由此,可以實現具有高場效移動率的電晶體。注意,在氧化物半導體膜中的氫濃度過高時,容易成為常開啟特性。因此,例如,氧化物半導體膜中的氫濃度為1×1019atoms/cm3以上且小於5×1021atoms/cm3,較佳為1×1020atoms/cm3以上且小於1×1021atoms/cm3
氧化物半導體膜的能隙較佳為2eV以上或2.5eV以上。
氧化物半導體膜的厚度為3nm以上且200nm以下,較佳為3nm以上且100nm以下,更佳為3nm以上且60nm以下。
在氧化物半導體膜是In-M-Zn氧化物的情況下,用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原 子個數比較佳為In:M:Zn=1:1:0.5、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1、In:M:Zn=5:1:7等。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2 〈CAC的構成〉
以下,對可用於本發明的一個實施方式的CAC(Cloud Aligned Complementary)-OS的構成進行說明。
CAC例如是指包含在氧化物半導體中的元素不均勻地分佈的構成,其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下,較佳為1nm以上且2nm以下或近似的尺寸。注意,在下面也將在氧化物半導體中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀,該區域的尺寸為0.5nm以上且10nm以下,較佳為1nm以上且2nm以下或近似的尺寸。
例如,In-Ga-Zn氧化物(以下,也稱為IGZO)中的CAC-IGZO是指材料分成銦氧化物(以下,稱為InOX1(X1為大於0的實數))或銦鋅氧化物(以下,稱為InX2ZnY2OZ2(X2、Y2及Z2為大於0的實 數))以及鎵氧化物(以下,稱為GaOX3(X3為大於0的實數))或鎵鋅氧化物(以下,稱為GaX4ZnY4OZ4(X4、Y4及Z4為大於0的實數))等而成為馬賽克狀,且馬賽克狀的InOX1或InX2ZnY2OZ2均勻地分佈在膜中的構成(以下,也稱為雲狀)。
換言之,CAC-IGZO是具有以GaOX3為主要成分的區域和以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的構成的複合氧化物半導體。在本說明書中,例如,當第一區域的In對元素M的原子個數比大於第二區域的In對元素M的原子個數比時,第一區域的In濃度高於第二區域。
注意,IGZO是通稱,有時是指包含In、Ga、Zn及O的化合物。作為典型例子,可以舉出以InGaO3(ZnO)m1(m1為自然數)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1x01,m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面,CAC與材料構成有關。CAC是指在包含In、Ga、Zn及O的材料構成中部分地觀察到以Ga為主要成分的奈米粒子的區域和部分地觀察到以In為主要成分的奈米粒子的區域以馬賽克狀無規律地分散的構成。因此,在CAC構成中,結晶結構是次要因素。
CAC不包含組成不同的二種以上的膜的疊層 結構。例如,不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意,有時觀察不到以GaOX3為主要成分的區域與以InX2ZnY2OZ2或InOX1為主要成分的區域之間的明確的邊界。
〈CAC-IGZO的分析〉
接著,說明使用各種測定方法對在基板上形成的氧化物半導體進行測定的結果。
〈〈樣本的結構及製造方法〉〉
以下,對本發明的一個實施方式的九個樣本進行說明。各樣本在形成氧化物半導體時的基板溫度及氧氣體流量比上不同。各樣本包括基板及基板上的氧化物半導體。
對各樣本的製造方法進行說明。
作為基板使用玻璃基板。使用濺射裝置在玻璃基板上作為氧化物半導體形成厚度為100nm的In-Ga-Zn氧化物。成膜條件為如下:將腔室內的壓力設定為0.6Pa,作為靶材使用氧化物靶材(In:Ga:Zn=4:2:4.1[原子個數比])。另外,對設置在濺射裝置內的氧化物靶材供應2500W的AC功率。
在形成氧化物時採用如下條件來製造九個樣本:將基板溫度設定為不進行意圖性的加熱時的溫度(以下,也稱為R.T.)、130℃或170℃。另外,將氧氣體對 Ar和氧的混合氣體的流量比(以下,也稱為氧氣體流量比)設定為10%、30%或100%。
〈〈X射線繞射分析〉〉
在本節中,說明對九個樣本進行X射線繞射(XRD:X-ray diffraction)測定的結果。作為XRD裝置,使用布魯克(Bruker)公司製造的D8 ADVANCE。條件為如下:利用Out-of-plane法進行θ/2θ掃描,掃描範圍為15deg.至50deg.,步進寬度為0.02deg.,掃描速度為3.0deg./分。
圖50示出利用Out-of-plane法測定XRD譜的結果。在圖50中,最上行示出成膜時的基板溫度為170℃的樣本的測定結果,中間行示出成膜時的基板溫度為130℃的樣本的測定結果,最下行示出成膜時的基板溫度為R.T.的樣本的測定結果。另外,最左列示出氧氣體流量比為10%的樣本的測定結果,中間列示出氧氣體流量比為30%的樣本的測定結果,最右列示出氧氣體流量比為100%的樣本的測定結果。
圖50所示的XRD譜示出成膜時的基板溫度越高或成膜時的氧氣體流量比越高,2θ=31°附近的峰值強度則越高。另外,已知2θ=31°附近的峰值來源於在大致垂直於被形成面或頂面的方向上具有c軸配向性的結晶性IGZO化合物(也稱為CAAC(c-axis aligned crystalline)-IGZO)。
另外,如圖50的XRD譜所示,成膜時的基 板溫度越低或氧氣體流量比越低,峰值則越不明顯。因此,可知在成膜時的基板溫度低或氧氣體流量比低的樣本中,觀察不到測定區域的a-b面方向及c軸方向的配向。
〈〈電子顯微鏡分析〉〉
在本節中,說明對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本利用HAADF-STEM(High-Angle Annular Dark Field Scanning Transmission Electron Microscope:高角度環形暗場-掃描穿透式電子顯微鏡)進行觀察及分析的結果(以下,也將利用HAADF-STEM取得的影像稱為TEM影像)。
說明對利用HAADF-STEM取得的平面影像(以下,也稱為平面TEM影像)及剖面影像(以下,也稱為剖面TEM影像)進行影像分析的結果。利用球面像差校正功能觀察TEM影像。在取得HAADF-STEM影像時,使用日本電子株式會社製造的原子解析度分析電子顯微鏡JEM-ARM200F,將加速電壓設定為200kV,照射束徑大致為0.1nmΦ的電子束。
圖51A為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像。圖51B為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像。
〈〈電子繞射圖案的分析〉〉
在本節中,說明藉由對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本照射束徑為1nm的電子束(也稱為奈米束),來取得電子繞射圖案的結果。
觀察圖51A所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像中的黑點a1、黑點a2、黑點a3、黑點a4及黑點a5的電子繞射圖案。電子繞射圖案的觀察以固定速度照射電子束35秒種的方式進行。圖51C示出黑點a1的結果,圖51D示出黑點a2的結果,圖51E示出黑點a3的結果,圖51F示出黑點a4的結果,圖51G示出黑點a5的結果。
在圖51C、圖51D、圖51E、圖51F及圖51G中,觀察到如圓圈那樣的(環狀的)亮度高的區域。另外,在環狀區域內觀察到多個斑點。
觀察圖51B所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像中的黑點b1、黑點b2、黑點b3、黑點b4及黑點b5的電子繞射圖案。圖51H示出黑點b1的結果,圖51I示出黑點b2的結果,圖51J示出黑點b3的結果,圖51K示出黑點b4的結果,圖51L示出黑點b5的結果。
在圖51H、圖51I、圖51J、圖51K及圖51L中,觀察到環狀的亮度高的區域。另外,在環狀區域內觀察到多個斑點。
例如,當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子束時,獲得了包含起因於InGaZnO4結晶的(009)面的斑點的繞射圖案。換言之,CAAC-OS具有c軸配向性,並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面,當對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時,確認到環狀繞射圖案。換言之,CAAC-OS不具有a軸配向性及b軸配向性。
當使用大束徑(例如,50nm以上)的電子束對具有微晶的氧化物半導體(nano crystalline oxide semiconductor。以下稱為nc-OS)進行電子繞射時,觀察到類似光暈圖案的繞射圖案。另外,當使用小束徑(例如,小於50nm)的電子束對nc-OS進行奈米束電子繞射時,觀察到亮點(斑點)。另外,在nc-OS的奈米束電子繞射圖案中,有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且,有時在環狀區域內觀察到多個亮點。
在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的電子繞射圖案具有環狀的亮度高的區域且在該環狀區域內出現多個亮點。因此,在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本呈現與nc-OS類似的電子繞射圖案,在平面方向及剖面方向上不具有配向性。
如上所述,成膜時的基板溫度低或氧氣體流量比低的氧化物半導體的性質與非晶結構的氧化物半導體 膜及單晶結構的氧化物半導體膜都明顯不同。
〈〈元素分析〉〉
在本節中,說明使用能量色散型X射線性分析法(EDX:Energy Dispersive X-ray spectroscopy)取得EDX面分析影像且進行評價,由此進行在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的元素分析的結果。在EDX測定中,作為元素分析裝置使用日本電子株式會社製造的能量色散型X射線性分析裝置JED-2300T。在檢測從樣本發射的X射線時,使用矽漂移探測器。
在EDX測定中,對樣本的分析目標區域的各點照射電子束,並測定此時發生的樣本的特性X射線的能量及發生次數,獲得對應於各點的EDX譜。在本實施方式中,各點的EDX譜的峰值歸屬於In原子中的向L殼層的電子躍遷、Ga原子中的向K殼層的電子躍遷、Zn原子中的向K殼層的電子躍遷及O原子中的向K殼層的電子躍遷,並算出各點的各原子的比率。藉由在樣本的分析目標區域中進行上述步驟,可以獲得示出各原子的比率分佈的EDX面分析影像。
圖52A至圖52C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面的EDX面分析影像。圖52A示出Ga原子的EDX面分析影像(在所有的原子中Ga原子所占的比率為1.18至18.64 [atomic%])。圖52B示出In原子的EDX面分析影像(在所有的原子中In原子所占的比率為9.28至33.74[atomic%])。圖52C示出Zn原子的EDX面分析影像(在所有的原子中Zn原子所占的比率為6.69至24.99[atomic%])。另外,圖52A、圖52B及圖52C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面中的相同區域。在EDX面分析影像中,由明暗表示元素的比率:該區域內的測定元素越多該區域越亮,測定元素越少該區域就越暗。圖52A至圖52C所示的EDX面分析影像的倍率為720萬倍。
在圖52A、圖52B及圖52C所示的EDX面分析影像中,確認到明暗的相對分佈,在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本中確認到各原子具有分佈。在此,著眼於圖52A、圖52B及圖52C所示的由實線圍繞的區域及由虛線圍繞的區域。
在圖52A中,在由實線圍繞的區域內相對較暗的區域較多,在由虛線圍繞的區域內相對較亮的區域較多。另外,在圖52B中,在由實線圍繞的區域內相對較亮的區域較多,在由虛線圍繞的區域內相對較暗的區域較多。
換言之,由實線圍繞的區域為In原子相對較多的區域,由虛線圍繞的區域為In原子相對較少的區域。在圖52C中,在由實線圍繞的區域內,右側是相對較亮的區域,左側是相對較暗的區域。因此,由實線圍繞的 區域為以InX2ZnY2OZ2或InOX1等為主要成分的區域。
另外,由實線圍繞的區域為Ga原子相對較少的區域,由虛線圍繞的區域為Ga原子相對較多的區域。在圖52C中,在由虛線圍繞的區域內,左上方的區域為相對較亮的區域,右下方的區域為較暗的區域。因此,由虛線圍繞的區域為以GaOX3或GaX4ZnY4OZ4等為主要成分的區域。
如圖52A、圖52B及圖52C所示,In原子的分佈與Ga原子的分佈相比更均勻,以InOX1為主要成分的區域看起來像是藉由以InX2ZnY2OZ2為主要成分的區域互相連接的。如此,以InX2ZnY2OZ2或InOX1為主要成分的區域以雲狀展開形成。
如此,可以將具有以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域不均勻地分佈而混合的構成的In-Ga-Zn氧化物稱為CAC-IGZO。
CAC的結晶結構具有nc結構。在具有nc結構的CAC的電子繞射圖案中,除了起因於包含單晶、多晶或CAAC結構的IGZO的亮點(斑點)以外,還出現多個亮點(斑點)。或者,該結晶結構定義為除了出現多個亮點(斑點)之外,還出現環狀的亮度高的區域。
另外,如圖52A、圖52B及圖52C所示,以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域的尺寸為0.5nm以上且10nm以下或者1nm以上且3nm以下。在EDX面分析影像中,以各金屬元素為 主要成分的區域的直徑較佳為1nm以上且2nm以下。
如上所述,CAC-IGZO的結構與金屬元素均勻地分佈的IGZO化合物不同,具有與IGZO化合物不同的性質。換言之,CAC-IGZO具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。因此,當將CAC-IGZO用於半導體元件時,起因於GaOX3等的性質及起因於InX2ZnY2OZ2或InOX1的性質的互補作用可以實現高通態電流(Ion)及高場效移動率(μ)。
另外,使用CAC-IGZO的半導體元件具有高可靠性。因此,CAC-IGZO適於顯示器等各種半導體裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式3
在本實施方式中,對能夠用於本發明的一個實施方式的半導體裝置的電晶體進行詳細說明。
在本實施方式中,參照圖5A至圖16C對頂閘極結構的電晶體進行說明。
[電晶體的結構例子1]
圖5A是電晶體100的俯視圖,圖5B是圖5A的點劃線X1-X2間的剖面圖,圖5C是圖5A的點劃線Y1-Y2間 的剖面圖。此外,在圖5A中,為了簡化起見,省略絕緣膜110等的組件。注意,有時在電晶體的俯視圖中,在後面的圖式中,與圖5A同樣地省略組件的一部分。此外,有時將點劃線X1-X2方向稱為通道長度(L)方向,將點劃線Y1-Y2方向稱為通道寬度(W)方向。
圖5A至圖5C所示的電晶體100包括基板102上的絕緣膜104、絕緣膜104上的氧化物半導體膜108、氧化物半導體膜108上的絕緣膜110、絕緣膜110上的導電膜112、絕緣膜104、氧化物半導體膜108及導電膜112上的絕緣膜116。氧化物半導體膜108包括與導電膜112重疊的通道區域108i、與絕緣膜116接觸的源極區域108s、與絕緣膜116接觸的汲極區域108d。
絕緣膜116具有氮或氫。藉由絕緣膜116與源極區域108s及汲極區域108d接觸,絕緣膜116中的氮或氫添加到源極區域108s及汲極區域108d中。源極區域108s及汲極區域108d藉由被添加氮或氫,載子密度得到提高。
電晶體100也可以包括絕緣膜116上的絕緣膜118、藉由設置在絕緣膜116、118中的開口部141a與源極區域108s電連接的導電膜120a、藉由設置在絕緣膜116、118中的開口部141b與汲極區域108d電連接的導電膜120b。
在本說明書等中,有時將絕緣膜104、絕緣膜110、絕緣膜116、絕緣膜118分別稱為第一絕緣膜、第 二絕緣膜、第三絕緣膜、第四絕緣膜。此外,導電膜112具有閘極電極的功能,導電膜120a具有源極電極的功能,導電膜120b具有汲極電極的功能。
絕緣膜110具有閘極絕緣膜的功能。此外,絕緣膜110包括過量氧區域。藉由絕緣膜110包括過量氧區域,在氧化物半導體膜108所包括的通道區域108i中能夠供應過量氧。因此,由於能夠由過量氧填補會形成在通道區域108i中的氧缺陷,所以可以提供可靠性高的半導體裝置。
此外,為了在氧化物半導體膜108中供應過量氧,也可以形成在氧化物半導體膜108的下方的絕緣膜104中包含過量氧。此時,包含在絕緣膜104中的過量氧有可能供應給氧化物半導體膜108所包括的源極區域108s及汲極區域108d。當對源極區域108s及汲極區域108d供應過量氧時,有時源極區域108s及汲極區域108d的電阻會上升。
另一方面,當形成在氧化物半導體膜108上的絕緣膜110包含過量氧時,可以只對通道區域108i選擇性地供應過量氧。或者,可以在對通道區域108i、源極區域108s及汲極區域108d供應過量氧之後,選擇性地提高源極區域108s及汲極區域108d的載子密度,可以抑制源極區域108s及汲極區域108d的電阻上升。
氧化物半導體膜108所包括的源極區域108s及汲極區域108d分別較佳為具有形成氧缺陷的元素或與 氧缺陷鍵合的元素。作為形成該氧缺陷的元素或與氧缺陷鍵合的元素,典型地可舉出氫、硼、碳、氮、氟、磷、硫、氯、鈦、稀有氣體元素等。此外,作為稀有氣體元素的典型例子,有氦、氖、氬、氬以及氙等。上述形成氧缺陷的元素有時包含在絕緣膜116中。在絕緣膜116中包含上述形成氧缺陷的元素時,形成氧缺陷的元素從絕緣膜116擴散到源極區域108s及汲極區域108d。或者,也可以藉由雜質添加處理將上述形成氧缺陷的元素添加到源極區域108s及汲極區域108d中。
當雜質元素添加到氧化物半導體膜中時,氧化物半導體膜中的金屬元素與氧的鍵合被切斷而形成氧缺陷。或者,當對氧化物半導體膜添加雜質元素時,氧化物半導體膜中的與金屬元素鍵合的氧與雜質元素鍵合,氧從金屬元素脫離,而形成氧缺陷。其結果是,在氧化物半導體膜中載子密度增高且導電率得到提高。
接著,對圖5A至圖5C所示的半導體裝置的組件進行詳細說明。
[基板]
可以將具有能夠承受製程中的熱處理的程度的耐熱性的材料用於基板102。
明確而言,可以將無鹼玻璃、鈉鈣玻璃、鹼玻璃、水晶玻璃、石英或藍寶石等用於基板。另外,也可以使用無機絕緣膜。作為該無機絕緣膜,例如可以舉出氧 化矽膜、氮化矽膜、氧氮化矽膜、氧化鋁膜等。
上述無鹼玻璃的厚度例如為0.2mm以上且0.7mm以下即可。或者,藉由對無鹼玻璃進行拋光,實現上述厚度即可。
作為無鹼玻璃,可以使用第六世代(1500mm×1850mm)、第七世代(1870mm×2200mm)、第八世代(2200mm×2400mm)、第九世代(2400mm×2800mm)、第十世代(2950mm×3400mm)等面積大的玻璃基板。由此,可以製造大型顯示裝置。
另外,還可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI基板等作為基板102。
作為基板102也可以使用金屬等無機材料。作為金屬等無機材料可以舉出不鏽鋼或鋁等。
作為基板102也可以使用樹脂、樹脂薄膜或塑膠等有機材料。作為該樹脂薄膜,可舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯膠等)、聚醯亞胺、聚碳酸酯、聚氨酯、丙烯酸樹脂、環氧樹脂、聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)或具有矽氧烷鍵合的樹脂等。
作為基板102,也可以使用組合無機材料與有機材料的複合材料。作為該複合材料,可舉出使金屬板或薄板狀的玻璃板與樹脂薄膜貼合的材料、將纖維狀的金屬、粒子狀的金屬、纖維狀的玻璃或粒子狀的玻璃分散在 樹脂薄膜的材料或將纖維狀的樹脂、粒子狀的樹脂分散在無機材料的材料等。
基板102為至少可以支撐在其上或下形成的膜或層的構件即可,也可以是絕緣膜、半導體膜、導電膜中的一個或多個。
[第一絕緣膜]
絕緣膜104可以藉由適當地利用濺射法、CVD法、蒸鍍法、脈衝雷射沉積(PLD)法、印刷法、塗佈法等形成。絕緣膜104例如可以是氧化物絕緣膜及/或氮化物絕緣膜的單層或疊層。注意,為了提高絕緣膜104與氧化物半導體膜108的介面特性,絕緣膜104中的至少與氧化物半導體膜108接觸的區域較佳為使用氧化物絕緣膜形成。另外,藉由作為絕緣膜104使用因加熱而釋放氧的氧化物絕緣膜,可以利用加熱處理使絕緣膜104所包含的氧移動到氧化物半導體膜108中。
絕緣膜104的厚度可以為50nm以上、100nm以上且3000nm以下或200nm以上且1000nm以下。藉由增加絕緣膜104的厚度,可以使絕緣膜104的氧釋放量增加,而能夠減少絕緣膜104與氧化物半導體膜108之間的介面能階,並且減少包含在氧化物半導體膜108的通道區域108i中的氧缺陷。
絕緣膜104例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者 Ga-Zn氧化物等,並且以疊層或單層設置。在本實施方式中,作為絕緣膜104,使用氮化矽膜和氧氮化矽膜的疊層結構。如此,在絕緣膜104具有疊層結構時,作為下側的層使用氮化矽膜,作為上側的層使用氧氮化矽膜,由此可以對氧化物半導體膜108高效地供應氧。
[氧化物半導體膜]
作為氧化物半導體膜108可以使用實施方式1中說明的金屬氧化物膜。
由於藉由濺射法形成氧化物半導體膜108,可以提高膜密度,所以是較佳的。在藉由濺射法形成氧化物半導體膜108的情況下,作為濺射氣體,適當地使用稀有氣體(典型的是氬)、氧或者稀有氣體和氧的混合氣體。另外,需要進行濺射氣體的高度純化。例如,作為用作濺射氣體,使用露點為-60℃以下,較佳為-100℃以下的高純度的氧氣體或氬氣體,由此可以儘可能地防止水分等混入氧化物半導體膜108中。
另外,在藉由濺射法形成氧化物半導體膜108的情況下,較佳為使用低溫泵等吸附式真空抽氣泵對濺射裝置的腔室進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以儘可能地去除對氧化物半導體膜108來說是雜質的水等。尤其是,在濺射裝置的待機時腔室內的相當於H2O的氣體分子(相當於m/z=18的氣體分子)的分壓為1×10-4Pa以下,較佳為5×10-5Pa以下。
[第二絕緣膜]
絕緣膜110用作電晶體100的閘極絕緣膜。此外,絕緣膜110具有對氧化物半導體膜108供應氧的功能,尤其是對通道區域108i供應氧的功能。例如,絕緣膜110可以使用氧化物絕緣膜或氮化物絕緣膜的單層或疊層形成。注意,為了提高與氧化物半導體膜108的介面特性,絕緣膜110中的至少與氧化物半導體膜108接觸的區域較佳為使用氧化物絕緣膜形成。作為絕緣膜110例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽等。
絕緣膜110的厚度可以為5nm以上且400nm以下、5nm以上且300nm以下或者10nm以上且250nm以下。
絕緣膜110的缺陷較佳為少,典型的是藉由電子自旋共振法(ESR:Electron Spin Resonance)觀察的信號較佳為少。例如,作為上述信號可舉出在g值為2.001時觀察的E’中心。此外,E’中心起因於矽的懸空鍵。作為絕緣膜110使用起因於E’中心的自旋密度為3×1017spins/cm3以下、較佳為5×1016spins/cm3以下的氧化矽膜或氧氮化矽膜即可。
在絕緣膜110中有時觀察到除了上述信號以外起因於二氧化氮(NO2)的信號。該信號因N的核自旋而分裂成三個信號,各個g值為2.037以上且2.039以下(第一信號)、g值為2.001以上且2.003以下(第二信 號)及g值為1.964以上且1.966以下(第三信號)。
例如,作為絕緣膜110較佳為使用起因於二氧化氮(NO2)的自旋密度為1×1017spins/cm3以上且低於1×1018spins/cm3的絕緣膜。
包含二氧化氮(NO2)的氮氧化物(NOx)在絕緣膜110中形成能階。該能階位於氧化物半導體膜108的能隙中。由此,當氮氧化物(NOx)擴散到絕緣膜110與氧化物半導體膜108的介面時,有時該能階在絕緣膜110一側俘獲電子。其結果是,被俘獲的電子留在絕緣膜110與氧化物半導體膜108的介面附近,由此使電晶體的臨界電壓向正方向漂移。因此,當作為絕緣膜110使用氮氧化物的含量少的膜時,可以降低電晶體的臨界電壓的漂移。
作為氮氧化物(NOx)的釋放量少的絕緣膜例如可以使用氧氮化矽膜。該氧氮化矽膜是在熱脫附譜分析法(TDS:Thermal Desorption Spectroscopy)中氨釋放量比氮氧化物(NOx)的釋放量多的膜,典型的是氨釋放量為1×1018個/cm3以上且5×1019個/cm3以下。此外,上述氨釋放量為TDS中的加熱處理溫度為50℃以上且650℃以下或50℃以上且550℃以下的範圍內的總量。
由於當進行加熱處理時,氮氧化物(NOx)與氨及氧起反應,所以藉由使用氨釋放量多的絕緣膜可以減少氮氧化物(NOx)。
當使用SIMS對絕緣膜110進行分析時,膜中 的氮濃度較佳為6×1020atoms/cm3以下。
此外,作為絕緣膜110也可以使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿等high-k材料。藉由使用該high-k材料,可以降低電晶體的閘極漏電流。
[第三絕緣膜]
絕緣膜116包含氮或氫。此外,絕緣膜116也可以包含氟。作為絕緣膜116例如可舉出氮化物絕緣膜。該氮化物絕緣膜可以使用氮化矽、氮氧化矽、氧氮化矽、氮氟化矽、氟氮化矽等形成。絕緣膜116中的氫濃度較佳為1×1022atoms/cm3以上。此外,絕緣膜116與氧化物半導體膜108的源極區域108s及汲極區域108d接觸。因此,與絕緣膜116接觸的源極區域108s及汲極區域108d中的雜質(氮或氫)濃度變高,由此可以提高源極區域108s及汲極區域108d的載子密度。
[第四絕緣膜]
作為絕緣膜118可以使用氧化物絕緣膜。此外,作為絕緣膜118可以使用氧化物絕緣膜與氮化物絕緣膜的疊層膜。絕緣膜118例如可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn氧化物等。
絕緣膜118較佳為被用作來自外部的氫或水等的障壁膜。
絕緣膜118的厚度可以為30nm以上且500nm以下或100nm以上且400nm以下。
[導電膜]
藉由利用濺射法、真空蒸鍍法、脈衝雷射沉積(PLD)法及熱CVD法等,可以形成導電膜112、120a、120b。此外,作為導電膜112、120a、120b可以使用具有導電性的金屬膜、具有反射可見光的功能的導電膜或具有使可見光透過的功能的導電膜。
具有導電性的金屬膜可以使用包含選自鋁、金、鉑、銀、銅、鉻、鉭、鈦、鉬、鎢、鎳、鐵、鈷、鈀或錳中的金屬元素的材料。或者,也可以使用包含上述金屬元素的合金。
作為上述具有導電性的金屬膜,明確而言可以使用在鈦膜上層疊銅膜的兩層結構、在氮化鈦膜上層疊銅膜的兩層結構、在氮化鉭膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜並在其上形成鈦膜的三層結構等。尤其是,藉由使用包含銅元素的導電膜,可以降低電阻,所以是較佳的。此外,作為包含銅元素的導電膜,可舉出包含銅及錳的合金膜。能夠藉由利用濕蝕刻法對該合金膜進行加工,所以是較佳的。
作為導電膜112、120a、120b,較佳為使用氮化鉭膜。該氮化鉭膜具有導電性且具有對銅或氫的高阻擋性。此外,因為從氮化鉭膜本身釋放的氫少,所以可以作 為與氧化物半導體膜108接觸的金屬膜或氧化物半導體膜108的附近的金屬膜最適合地使用氮化鉭膜。
作為上述具有導電性的導電膜也可以使用導電高分子或導電聚合物。
上述具有反射可見光的功能的導電膜可以使用包含選自金、銀、銅和鈀中的金屬元素的材料。尤其是,由於藉由使用包含銀元素的導電膜,可以提高對可見光的反射率,所以是較佳的。
上述具有使可見光透過的功能的導電膜可以使用包含選自銦、錫、鋅、鎵和矽中的元素的材料。明確而言,可舉出In氧化物、Zn氧化物、In-Sn氧化物(也稱為ITO)、In-Sn-Si氧化物(也稱為ITSO)、In-Zn氧化物、In-Ga-Zn氧化物等。
上述具有使可見光透過的功能的導電膜也可以使用包含石墨烯或石墨的膜。可以形成含有氧化石墨烯的膜,然後藉由使含有氧化石墨烯的膜還原來形成含有石墨烯的膜。作為還原方法,可以舉出利用加熱的方法以及利用還原劑的方法等。
可以藉由無電鍍法形成導電膜112、120a、120b。作為藉由該無電鍍法可形成的材料,例如可以使用選自Cu、Ni、Al、Au、Sn、Co、Ag和Pd中的一個或多個。尤其是,由於在使用Cu或Ag時,可以降低導電膜的電阻,所以是較佳的。
當藉由無電鍍法形成導電膜時,也可以在該 導電膜下形成擴散防止膜,以便防止該導電膜的構成元素擴散到外部。此外,也可以在該擴散防止膜與該導電膜之間形成能夠使導電膜生長的種子層。上述擴散防止膜例如可以利用濺射法形成。此外,該擴散防止膜例如可以使用氮化鉭膜或氮化鈦膜。此外,上述種子層可以利用無電鍍法形成。此外,該種子層可以使用與利用無電鍍法形成的導電膜的材料同樣的材料。
作為導電膜112,可以使用以In-Ga-Zn氧化物為代表的氧化物半導體。該氧化物半導體藉由從絕緣膜116供應氮或氫提高載子密度。換言之,氧化物半導體用作氧化物導電體(OC:Oxide Conductor)。因此,氧化物半導體可以用作閘極電極。
例如,作為導電膜112的結構可舉出氧化物導電體(OC)的單層結構、金屬膜的單層結構或氧化物導電體(OC)及金屬膜的疊層結構等。
當作為導電膜112的結構使用具有遮光性的金屬膜的單層結構或氧化物導電體(OC)及具有遮光性的金屬膜的疊層結構時,由於可以阻擋光到達形成在導電膜112的下方的通道區域108i,所以是較佳的。此外,當作為導電膜112的結構使用氧化物半導體或氧化物導電體(OC)及具有遮光性的金屬膜的疊層結構時,在氧化物半導體或氧化物導電體(OC)上形成金屬膜(例如,鈦膜、鎢膜等),金屬膜中的構成元素擴散到氧化物半導體或氧化物導電體(OC)一側而低電阻化、因形成金屬膜 時的損傷(例如,濺射損傷等)而低電阻化或者在金屬膜中擴散氧化物半導體或氧化物導電體(OC)中的氧,由此形成氧缺陷而低電阻化。
導電膜112、120a、120b的厚度可以為30nm以上且500nm以下或100nm以上且400nm以下。
[電晶體的結構例子2]
接著,將參照圖6A至圖6C對與圖5A至圖5C所示的電晶體不同的結構進行說明。
圖6A是電晶體100A的俯視圖,圖6B是圖6A的點劃線X1-X2間的剖面圖,圖6C是圖6A的點劃線Y1-Y2間的剖面圖。
圖6A至圖6C所示的電晶體100A包括基板102上的導電膜106、導電膜106上的絕緣膜104、絕緣膜104上的氧化物半導體膜108、氧化物半導體膜108上的絕緣膜110、絕緣膜110上的導電膜112、絕緣膜104、氧化物半導體膜108及導電膜112上的絕緣膜116。氧化物半導體膜108包括與導電膜112重疊的通道區域108i、與絕緣膜116接觸的源極區域108s、與絕緣膜116接觸的汲極區域108d。
電晶體100A除了上述電晶體100的組件以外還包括導電膜106、開口部143。
開口部143設置在絕緣膜104、110中。此外,導電膜106藉由開口部143與導電膜112電連接。因 此,對導電膜106及導電膜112施加同一電位。此外,也可以不設置開口部143,而對導電膜106、導電膜112施加不同電位。或者,也可以不設置開口部143,且將導電膜106用作遮光膜。例如,藉由使用遮光性材料形成導電膜106,可以抑制光從下方照射到通道區域108i。
當採用電晶體100A的結構時,導電膜106具有第一閘極電極(也稱為底閘極電極)的功能,且導電膜112具有第二閘極電極(也稱為頂閘極電極)的功能。此外,絕緣膜104具有第一閘極絕緣膜的功能,且絕緣膜110具有第二閘極絕緣膜的功能。
導電膜106可以使用與上述導電膜112、120a、120b同樣的材料。尤其是,藉由導電膜106使用包含銅的材料形成,可以降低電阻,所以是較佳的。例如,較佳的是導電膜106採用在氮化鈦膜、氮化鉭膜或鎢膜上設置銅膜的疊層結構,且導電膜120a、120b採用在氮化鈦膜、氮化鉭膜或鎢膜上設置銅膜的疊層結構。此時,藉由將電晶體100A用於顯示裝置的像素電晶體和驅動電晶體中的一個或兩個,可以降低產生在導電膜106與導電膜120a之間的寄生電容以及產生在導電膜106與導電膜120b之間的寄生電容。因此,不僅將導電膜106、導電膜120a及導電膜120b用於電晶體100A的第一閘極電極、源極電極及汲極電極,而且也可以用於顯示裝置的電源供應佈線、信號供應佈線或連接佈線等。
如此,與上述電晶體100不同地,圖6A至圖 6C所示的電晶體100A具有在氧化物半導體膜108的上下包括被用作閘極電極的導電膜的結構。如電晶體100A所示,在本發明的一個實施方式的半導體裝置中,也可以設置多個閘極電極。
如圖6B及圖6C所示,氧化物半導體膜108位於與被用作第一閘極電極的導電膜106及被用作第二閘極電極的導電膜112的每一個相對的位置,夾在兩個被用作閘極電極的導電膜之間。
在通道寬度方向上,導電膜112的長度比氧化物半導體膜108大,並且氧化物半導體膜108整體夾著絕緣膜110被導電膜112覆蓋。導電膜112和導電膜106在形成於絕緣膜104及絕緣膜110中的開口部143連接,因此在通道寬度方向上,氧化物半導體膜108的一個側面夾著絕緣膜110與導電膜112相對。
換言之,在電晶體100A的通道寬度方向上,導電膜106及導電膜112在形成於絕緣膜104及絕緣膜110中的開口部143連接,並夾著絕緣膜104及絕緣膜110圍繞氧化物半導體膜108。
藉由採用上述結構,可以利用被用作第一閘極電極的導電膜106及被用作第二閘極電極的導電膜112的電場電圍繞電晶體100A所包括的氧化物半導體膜108。如電晶體100A那樣,可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成有通道區域的氧化物半導體膜108的電晶體的裝置結構稱為Surrounded channel(S- channel:圍繞通道)結構。
因為電晶體100A具有S-channel結構,所以可以使用導電膜106或導電膜112對氧化物半導體膜108有效地施加用來引起通道的電場。由此,電晶體100A的電流驅動能力得到提高,從而可以得到高的通態電流特性。此外,由於可以增加通態電流,所以可以使電晶體100A微型化。另外,由於氧化物半導體膜108具有被導電膜106及導電膜112圍繞的結構,所以可以提高氧化物半導體膜108的機械強度。
在電晶體100A的通道寬度方向上,可以在氧化物半導體膜108的沒有形成開口部143的一側形成與開口部143不同的開口部。
此外,如電晶體100A那樣,在電晶體包括其間設置有半導體膜的一對閘極電極的情況下,也可以對一個閘極電極供應信號A,並且對另一個閘極電極供應固定電位Vb。另外,也可以對一個閘極電極供應信號A,並且對另一個閘極電極供應信號B。另外,也可以對一個閘極電極供應固定電位Va,並且對另一個閘極電極供應固定電位Vb。
信號A例如為用來控制導通狀態/非導通狀態的信號。信號A也可以為具有電位V1或者電位V2(V1>V2)的兩種電位的數位信號。例如,可以將電位V1設定為高電源電位且將電位V2設定為低電源電位。信號A也可以為類比信號。
固定電位Vb例如為用來控制電晶體的臨界電壓VthA的電位。固定電位Vb可以為電位V1或者電位V2。此時,不需要另外設置用來產生固定電位Vb的電位產生電路,所以是較佳的。固定電位Vb也可以為與電位V1或者電位V2不同的電位。藉由降低固定電位Vb,有時可以提高臨界電壓VthA。其結果,有時可以降低閘極與源極之間的電壓Vgs為0V時的汲極電流,而可以降低包括電晶體的電路的洩漏電流。例如,可以使固定電位Vb低於低電源電位。另一方面,藉由提高固定電位Vb,有時可以降低臨界電壓VthA。其結果,有時可以提高閘極與源極之間的電壓Vgs為高電源電位時的汲極電流,而可以提高包括電晶體的電路的工作速度。例如,可以使固定電位Vb高於低電源電位。
信號B例如為用來控制電晶體的導通狀態/非導通狀態的信號。信號B也可以為具有電位V3或者電位V4(V3>V4)的兩種電位的數位信號。例如,可以將電位V3設定為高電源電位且將電位V4設定為低電源電位。信號B也可以為類比信號。
在信號A與信號B都是數位信號的情況下,信號B也可以為具有與信號A相同的數位值的信號。此時,有時可以增加電晶體的通態電流,而可以提高包括電晶體的電路的工作速度。此時,信號A的電位V1及電位V2也可以與信號B的電位V3及電位V4不同。例如,當對應於被輸入信號B的閘極的閘極絕緣膜的厚度大於對應 於被輸入信號A的閘極的閘極絕緣膜時,可以使信號B的電位振幅(V3-V4)大於信號A的電位振幅(V1-V2)。由此,有時可以使信號A及信號B給電晶體的導通狀態或非導通狀態帶來的影響大致相同。
在信號A與信號B都是數位信號的情況下,信號B也可以為具有與信號A不同的數位值的信號。此時,有時可以分別利用信號A及信號B控制電晶體,而可以實現更高的功能。例如,當電晶體為n通道電晶體時,在僅在信號A為電位V1且信號B為電位V3時該電晶體處於導通狀態的情況下或者在僅在信號A為電位V2且信號B為電位V4時該電晶體處於非導通狀態的情況下,有時可以由一個電晶體實現NAND電路或NOR電路等的功能。另外,信號B也可以為用來控制臨界電壓VthA的信號。例如,信號B也可以在包括電晶體的電路工作的期間與該電路不工作的期間具有不同電位。信號B也可以根據電路的工作模式具有不同電位。此時,信號B有可能沒有信號A那麼頻繁地切換電位。
在信號A與信號B都是類比信號的情況下,信號B也可以具有與信號A相同的電位的類比信號、用常數乘以信號A的電位而得的類比信號、或者將常數加到信號A的電位或從信號A的電位減去常數而得的類比信號等。此時,有時可以增加電晶體的通態電流,而提高包括電晶體的電路的工作速度。信號B也可以為與信號A不同的類比信號。此時,有時可以分別利用信號A及信號 B控制電晶體,而可以實現更高的功能。
信號A也可以為數位信號,信號B也可以為類比信號。或者,信號A也可以為類比信號,信號B也可以為數位信號。
當對電晶體的兩個閘極電極供應固定電位時,有時可以將電晶體用作相當於電阻元件的元件。例如,當電晶體為n通道電晶體時,藉由提高(降低)固定電位Va或固定電位Vb,有時可以降低(提高)電晶體的有效電阻。藉由提高(降低)固定電位Va和固定電位Vb,有時可以獲得比只具有一個閘極的電晶體低(高)的有效電阻。
電晶體100A的其他組件與上述電晶體100相同,並發揮相同的效果。
在電晶體100A上還可以形成絕緣膜。圖7A及圖7B示出此時的一個例子。圖7A及圖7B是電晶體100B的剖面圖。電晶體100B的俯視圖由於與圖6A所示的電晶體100A同樣,所以在此省略其說明。
圖7A及圖7B所示的電晶體100B在導電膜120a、120b、絕緣膜118上包括絕緣膜122。電晶體100B的上述以外的組件與電晶體100A相同,並且發揮同樣的效果。
絕緣膜122具有使起因於電晶體等的凹凸等平坦的功能。絕緣膜122只要具有絕緣性即可,使用無機材料或有機材料形成。作為該無機材料,可以舉出氧化矽 膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氮化鋁膜等。作為該有機材料,例如可以舉出丙烯酸樹脂或聚醯亞胺樹脂等感光性樹脂材料。
[電晶體的結構例子3]
接著,參照圖8A至圖10B對與圖6A至圖6C所示的電晶體不同的結構進行說明。
圖8A及圖8B是電晶體100C的剖面圖,圖9A及圖9B是電晶體100D的剖面圖,圖10A及圖10B是電晶體100E的剖面圖。此外,電晶體100C、電晶體100D及電晶體100E的俯視圖與圖6A所示的電晶體100A同樣,所以在此省略說明。
圖8A及圖8B所示的電晶體100C與電晶體100A的不同之處在於導電膜112的疊層結構、導電膜112的形狀及絕緣膜110的形狀。
電晶體100C的導電膜112包括絕緣膜110上的導電膜112_1、導電膜112_1上的導電膜112_2。例如,藉由作為導電膜112_1使用氧化物導電膜,可以對絕緣膜110添加過量氧。上述氧化物導電膜可以利用濺射法在含氧氣的氛圍下形成。此外,作為上述氧化物導電膜例如可以舉出包含銦和錫的氧化物、包含鎢和銦的氧化物、包含鎢和銦和鋅的氧化物、包含鈦和銦的氧化物、包含鈦和銦和錫的氧化物、包含銦和鋅的氧化物、包含矽和銦和錫的氧化物、包含銦和鎵和鋅的氧化物等。
如圖8B所示,在開口部143中,導電膜112_2與導電膜106連接。當形成開口部143時,在形成將成為導電膜112_1的導電膜之後,形成開口部143,由此可以實現圖8B所示的形狀。當對導電膜112_1使用氧化物導電膜時,藉由採用導電膜112_2與導電膜106連接的結構,可以降低導電膜112與導電膜106的接觸電阻。
電晶體100C的導電膜112及絕緣膜110為錐形形狀。更明確而言,導電膜112的下端部形成在導電膜112的上端部的外側。此外,絕緣膜110的下端部形成在絕緣膜110的上端部的外側。另外,導電膜112的下端部形成在與絕緣膜110的上端部大致相同的位置上。
藉由電晶體100C的導電膜112及絕緣膜110形成為錐形形狀,與電晶體100A的導電膜112及絕緣膜110形成為矩形形狀的情況相比,可以提高絕緣膜116的覆蓋性,所以是較佳的。
電晶體100C的其他組件與上述電晶體100A相同,並發揮相同的效果。
圖9A及圖9B所示的電晶體100D與電晶體100A的不同之處在於導電膜112的疊層結構、導電膜112的形狀及絕緣膜110的形狀。
電晶體100D的導電膜112包括絕緣膜110上的導電膜112_1、導電膜112_1上的導電膜112_2。此外,導電膜112_1的下端部形成在導電膜112_2的上端部的外側。例如,使用相同的遮罩對導電膜112_1、導電膜 112_2、絕緣膜110進行加工,利用濕蝕刻法對導電膜112_2進行加工,利用乾蝕刻法對導電膜112_1及絕緣膜110進行加工,可以實現上述結構。
藉由採用電晶體100D的結構,有時在氧化物半導體膜108中形成區域108f。區域108f形成在通道區域108i與源極區域108s之間及通道區域108i與汲極區域108d之間。
區域108f用作高電阻區域和低電阻區域中的任何一個。高電阻區域是指具有與通道區域108i相等的電阻,且不與用作閘極電極的導電膜112重疊的區域。當區域108f為高電阻區域時,區域108f具有所謂偏置區域的功能。當區域108f具有偏置區域的功能時,為了抑制電晶體100D的通態電流的降低,在通道長度(L)方向上使區域108f設定為1μm以下,即可。
低電阻區域是指其電阻比通道區域108i低且比源極區域108s及汲極區域108d高的區域。當區域108f為低電阻區域時,區域108f具有所謂LDD(Lightly Doped Drain)區域的功能。當區域108f具有LDD區域的功能時,可以實現汲極區域的電場緩和,可以降低起因於汲極區域的電場的電晶體的臨界電壓的變動。
當區域108f為LDD區域時,例如從絕緣膜116對區域108f供應氮、氫和氟中的1個以上或者將絕緣膜110及導電膜112_1用作遮罩從導電膜112_1的上方添加雜質元素,該雜質經過導電膜112_1及絕緣膜110添加 到氧化物半導體膜108,由此可以形成區域108f。
如圖9B所示,在開口部143中,導電膜112_2與導電膜106連接。
電晶體100D的其他組件與上述電晶體100A相同,並發揮相同的效果。
圖10A及圖10B所示的電晶體100E與電晶體100A的不同之處在於導電膜112的疊層結構、導電膜112的形狀及絕緣膜110的形狀。
電晶體100E的導電膜112包括絕緣膜110上的導電膜112_1、導電膜112_1上的導電膜112_2。此外,導電膜112_1的下端部形成在導電膜112_2的下端部的外側。另外,絕緣膜110的下端部形成在導電膜112_1的下端部的外側。例如,使用相同的遮罩對導電膜112_1、導電膜112_2、絕緣膜110進行加工,利用濕蝕刻法對導電膜112_2及導電膜112_1進行加工,利用乾蝕刻法對絕緣膜110進行加工,可以實現上述結構。
此外,與電晶體100D同樣地,在電晶體100E中有時在氧化物半導體膜108中形成區域108f。區域108f形成在通道區域108i與源極區域108s之間及通道區域108i與汲極區域108d之間。
如圖10B所示,在開口部143中,導電膜112_2與導電膜106連接。
電晶體100E的其他組件與上述電晶體100A相同,並發揮相同的效果。
[電晶體的結構例子4]
接著,參照圖11A至圖15B對與圖6A至圖6C所示的電晶體100A不同的結構進行說明。
圖11A及圖11B是電晶體100F的剖面圖,圖12A及圖12B是電晶體100G的剖面圖,圖13A及圖13B是電晶體100H的剖面圖,圖14A及圖14B是電晶體100J的剖面圖,圖15A及圖15B是電晶體100K的剖面圖。此外,電晶體100F、電晶體100G、電晶體100H、電晶體100J及電晶體100K的俯視圖由於與圖6A所示的電晶體100A同樣,所以在此省略說明。
電晶體100F、電晶體100G、電晶體100H、電晶體100J及電晶體100K與上述電晶體100A的不同之處在於氧化物半導體膜108的結構。其他的組件與上述電晶體100A相同,並發揮相同的效果。
圖11A及圖11B所示的電晶體100F所包括的氧化物半導體膜108包括絕緣膜104上的氧化物半導體膜108_1、氧化物半導體膜108_1上的氧化物半導體膜108_2、氧化物半導體膜108_2上的氧化物半導體膜108_3。此外,通道區域108i、源極區域108s及汲極區域108d分別是氧化物半導體膜108_1、氧化物半導體膜108_2及氧化物半導體膜108_3的三層的疊層結構。
圖12A及圖12B所示的電晶體100G所包括的氧化物半導體膜108包括絕緣膜104上的氧化物半導體 膜108_2、氧化物半導體膜108_2上的氧化物半導體膜108_3。此外,通道區域108i、源極區域108s及汲極區域108d分別是氧化物半導體膜108_2及氧化物半導體膜108_3的兩層的疊層結構。
圖13A及圖13B所示的電晶體100H所包括的氧化物半導體膜108包括絕緣膜104上的氧化物半導體膜108_1、氧化物半導體膜108_1上的氧化物半導體膜108_2。此外,通道區域108i、源極區域108s及汲極區域108d分別是氧化物半導體膜108_1及氧化物半導體膜108_2的兩層的疊層結構。
圖14A及圖14B所示的電晶體100J所包括的氧化物半導體膜108包括絕緣膜104上的氧化物半導體膜108_1、氧化物半導體膜108_1上的氧化物半導體膜108_2、氧化物半導體膜108_2上的氧化物半導體膜108_3。此外,通道區域108i是氧化物半導體膜108_1、氧化物半導體膜108_2及氧化物半導體膜108_3的三層的疊層結構,源極區域108s及汲極區域108d分別是氧化物半導體膜108_1及氧化物半導體膜108_2的兩層的疊層結構。此外,在電晶體100J的通道寬度(W)方向上的剖面中,氧化物半導體膜108_3覆蓋氧化物半導體膜108_1及氧化物半導體膜108_2的側面。
圖15A及圖15B所示的電晶體100K所包括的氧化物半導體膜108包括絕緣膜104上的氧化物半導體膜108_2、氧化物半導體膜108_2上的氧化物半導體膜 108_3。此外,通道區域108i是氧化物半導體膜108_2及氧化物半導體膜108_3的兩層的疊層結構,源極區域108s及汲極區域108d分別是氧化物半導體膜108_2的單層結構。此外,在電晶體100K的通道寬度(W)方向上的剖面中,氧化物半導體膜108_3覆蓋氧化物半導體膜108_2的側面。
在通道區域108i的通道寬度(W)方向的側面或其附近,由於受到加工時的損傷而容易形成缺陷(例如氧缺陷),或者由於雜質附著等而容易被污染。因此,即使通道區域108i實質上本質,也藉由施加電場等的壓力使通道區域108i的通道寬度(W)方向的側面或其附近活化,從而容易成為低電阻(n型)區域。此外,當通道區域108i的通道寬度(W)方向的側面或其附近為n型區域時,由於該n型區域成為載子的路徑,因此有時會形成寄生通道。
在電晶體100J及電晶體100K中,使通道區域108i為疊層結構,通道區域108i的通道寬度(W)方向的側面由疊層結構中的一個層覆蓋。藉由採用該結構,可以抑制通道區域108i的側面或其附近的缺陷或者降低雜質附著在通道區域108i的側面或其附近。
[帶結構]
這裡,參照圖16A至圖16C對絕緣膜104、氧化物半導體膜108_1、108_2、108_3及絕緣膜110的帶結構、絕 緣膜104、氧化物半導體膜108_2、108_3及絕緣膜110的帶結構以及絕緣膜104、氧化物半導體膜108_1、108_2及絕緣膜110的帶結構進行說明。此外,圖16A至圖16C是通道區域108i的帶結構。
圖16A是包括絕緣膜104、氧化物半導體膜108_1、108_2、108_3及絕緣膜110的疊層結構的膜厚度方向的帶結構的一個例子。此外,圖16B是包括絕緣膜104、氧化物半導體膜108_2、108_3及絕緣膜110的疊層結構的膜厚度方向的帶結構的一個例子。此外,圖16C是包括絕緣膜104、氧化物半導體膜108_1、108_2及絕緣膜110的疊層結構的膜厚度方向的帶結構的一個例子。此外,在帶結構中,為了容易理解,示出絕緣膜104、氧化物半導體膜108_1、108_2、108_3及絕緣膜110的導帶底能階(Ec)。
在圖16A的帶結構中,作為絕緣膜104、110使用氧化矽膜,作為氧化物半導體膜108_1使用利用金屬元素的原子個數比為In:Ga:Zn=1:3:2的金屬氧化物靶材而形成的氧化物半導體膜,作為氧化物半導體膜108_2使用利用金屬元素的原子個數比為In:Ga:Zn=4:2:4.1的金屬氧化物靶材而形成的氧化物半導體膜,作為氧化物半導體膜108_3使用利用金屬元素的原子個數比為In:Ga:Zn=1:3:2的金屬氧化物靶材而形成的氧化物半導體膜。
在圖16B的帶結構中,作為絕緣膜104、110 使用氧化矽膜,作為氧化物半導體膜108_2使用利用金屬元素的原子個數比為In:Ga:Zn=4:2:4.1的金屬氧化物靶材而形成的氧化物半導體膜,作為氧化物半導體膜108_3使用利用金屬元素的原子個數比為In:Ga:Zn=1:3:2的金屬氧化物靶材而形成的氧化物半導體膜。
在圖16C的帶結構中,作為絕緣膜104、110使用氧化矽膜,作為氧化物半導體膜108_1使用利用金屬元素的原子個數比為In:Ga:Zn=1:3:2的金屬氧化物靶材而形成的氧化物半導體膜,作為氧化物半導體膜108_2使用利用金屬元素的原子個數比為In:Ga:Zn=4:2:4.1的金屬氧化物靶材而形成的氧化物半導體膜。
如圖16A所示,在氧化物半導體膜108_1、108_2、108_3中,導帶底能階平緩地變化。此外,如圖16B所示,在氧化物半導體膜108_2、108_3中,導帶底能階平緩地變化。此外,如圖16C所示,在氧化物半導體膜108_1、108_2中,導帶底能階平緩地變化。換言之,導帶底能階連續地變化或連續接合。為了實現這種帶結構,使在氧化物半導體膜108_1與氧化物半導體膜108_2之間的介面處或氧化物半導體膜108_2與氧化物半導體膜108_3之間的介面處不存在形成陷阱中心或再結合中心等缺陷能階的雜質。
為了在氧化物半導體膜108_1、108_2、108_3中形成連續接合,需要使用具備負載鎖定室的多室方式的成膜裝置(濺射裝置)在不使各膜暴露於大氣的情況下連 續地層疊。
藉由採用圖16A至圖16C所示的結構,氧化物半導體膜108_2成為井(well),並且在使用上述疊層結構的電晶體中,通道區域形成在氧化物半導體膜108_2中。
藉由設置氧化物半導體膜108_1、108_3,可以使有可能形成在氧化物半導體膜108_2中的缺陷能階遠離氧化物半導體膜108_2。
有時與用作通道區域的氧化物半導體膜108_2的導帶底能階(Ec)相比,缺陷能階離真空能階更遠,而電子容易積累在缺陷能階中。當電子積累在缺陷能階中時,成為負固定電荷,導致電晶體的臨界電壓向正方向漂移。因此,較佳為採用缺陷能階比氧化物半導體膜108_2的導帶底能階(Ec)更接近於真空能階的結構。藉由採用上述結構,電子不容易積累在缺陷能階,所以能夠增大電晶體的通態電流,並且還能夠提高場效移動率。
氧化物半導體膜108_1、108_3與氧化物半導體膜108_2相比導帶底的能階更接近於真空能階,典型的是,氧化物半導體膜108_2的導帶底能階與氧化物半導體膜108_1、108_3的導帶底能階之差為0.15eV以上或0.5eV以上,且為2eV以下或1eV以下。換言之,氧化物半導體膜108_1、108_3的電子親和力與氧化物半導體膜108_2的電子親和力之差為0.15eV以上或0.5eV以上,且為2eV以下或1eV以下。
藉由具有上述結構,氧化物半導體膜108_2成為主要的電流路徑。就是說,氧化物半導體膜108_2被用作通道區域,氧化物半導體膜108_1、108_3被用作氧化物絕緣膜。此外,氧化物半導體膜108_1、108_3較佳為使用形成通道區域的氧化物半導體膜108_2所包含的金屬元素中的一種以上。藉由採用上述結構,在氧化物半導體膜108_1與氧化物半導體膜108_2之間的介面處或在氧化物半導體膜108_2與氧化物半導體膜108_3之間的介面處不容易產生介面散射。由此,在該介面處載子的移動不被阻礙,因此電晶體的場效移動率得到提高。
注意,為了防止氧化物半導體膜108_1、108_3被用作通道區域的一部分,氧化物半導體膜108_1、108_3使用導電率足夠低的材料。因此,根據其物性及/或功能可以將氧化物半導體膜108_1、108_3稱為氧化物絕緣膜。或者,氧化物半導體膜108_1、108_3使用其電子親和力(真空能階與導帶底能階之差)低於氧化物半導體膜108_2且其導帶底能階與氧化物半導體膜108_2的導帶底能階有差異(能帶偏移(offset))的材料。此外,為了抑制產生起因於汲極電壓值的臨界電壓之間的差異,氧化物半導體膜108_1、108_3較佳為使用其導帶底能階比氧化物半導體膜108_2的導帶底能階更接近於真空能階材料。例如,氧化物半導體膜108_2的導帶底能階與氧化物半導體膜108_1、108_3的導帶底能階之差較佳為0.2eV以上,更佳為0.5eV以上。
在氧化物半導體膜108_1、108_3中較佳為不具有尖晶石型結晶結構。在氧化物半導體膜108_1、108_3中具有尖晶石型結晶結構時,導電膜120a、120b的構成元素有時會在該尖晶石型結晶結構與其他區域之間的介面處擴散到氧化物半導體膜108_2中。注意,在氧化物半導體膜108_1、108_3為後面說明的CAAC-OS的情況下,阻擋導電膜120a、120b的構成元素如銅元素的性質得到提高,所以是較佳的。
另外,在本實施方式中,示出作為氧化物半導體膜108_1、108_3使用利用其金屬元素的原子個數比為In:Ga:Zn=1:3:2的金屬氧化物靶材形成的氧化物半導體膜的結構,但是不侷限於此。例如,作為氧化物半導體膜108_1、108_3,也可以使用如下氧化物半導體膜:利用In:Ga:Zn=1:1:1[原子個數比]、In:Ga:Zn=1:1:1.2[原子個數比]、In:Ga:Zn=1:3:4[原子個數比]、In:Ga:Zn=1:3:6[原子個數比]、In:Ga:Zn=1:4:5[原子個數比]、In:Ga:Zn=1:5:6[原子個數比]或者In:Ga:Zn=1:10:1[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜。或者,作為氧化物半導體膜108_1、108_3,也可以使用利用金屬元素的原子個數比為Ga:Zn=10:1的金屬氧化物靶材形成的氧化物半導體膜。在此情況下,當作為氧化物半導體膜108_2使用利用金屬元素的原子個數比為In:Ga:Zn=1:1:1的金屬氧化物靶材形成的氧化物半導體膜,作為氧化物半導體膜 108_1、108_3使用利用金屬元素的原子個數比為Ga:Zn=10:1的金屬氧化物靶材形成的氧化物半導體膜時,可以使氧化物半導體膜108_2的導帶底能階與氧化物半導體膜108_1、108_3的導帶底能階之間的差異為0.6eV以上,所以是較佳的。
當作為氧化物半導體膜108_1、108_3使用利用In:Ga:Zn=1:1:1[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜時,在氧化物半導體膜108_1、108_3中有時為In:Ga:Zn=1:β1(0<β12):β2(0<β22)。另外,當作為氧化物半導體膜108_1、108_3使用利用In:Ga:Zn=1:3:4[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜時,在氧化物半導體膜108_1、108_3中有時為In:Ga:Zn=1:β3(1β35):β4(2β46)。另外,當作為氧化物半導體膜108_1、108_3使用利用In:Ga:Zn=1:3:6[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜時,在氧化物半導體膜108_1、108_3中有時為In:Ga:Zn=1:β5(1β55):β6(4β68)。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4
在本實施方式中,對能夠用於本發明的一個實施方式的半導體裝置的電晶體進行詳細說明。
在本實施方式中,參照圖17A至圖23C對底 閘極型電晶體進行說明。
[電晶體的結構例子1]
圖17A是電晶體300A的俯視圖,圖17B相當於沿著圖17A所示的點劃線X1-X2的剖面圖,圖17C相當於沿著圖17A所示的點劃線Y1-Y2的剖面圖。此外,在圖17A中,為了方便起見,省略電晶體300A的組件的一部分(用作閘極絕緣膜的絕緣膜等)而進行圖示。此外,有時將點劃線X1-X2方向稱為通道長度方向,將點劃線Y1-Y2方向稱為通道寬度方向。注意,有時在後面的電晶體的俯視圖中也與圖17A同樣地省略組件的一部分。
圖17A至圖17C所示的電晶體300A包括基板302上的導電膜304、基板302及導電膜304上的絕緣膜306、絕緣膜306上的絕緣膜307、絕緣膜307上的氧化物半導體膜308、氧化物半導體膜308上的導電膜312a、氧化物半導體膜308上的導電膜312b。此外,在電晶體300A上,更明確而言,導電膜312a、312b及氧化物半導體膜308上設置有絕緣膜314、316及絕緣膜318。
在電晶體300A中,絕緣膜306、307具有電晶體300A的閘極絕緣膜的功能,絕緣膜314、316、318具有電晶體300A的保護絕緣膜的功能。此外,在電晶體300A中,導電膜304具有閘極電極的功能,導電膜312a具有源極電極的功能,導電膜312b具有汲極電極的功 能。
注意,在本說明書等中,有時分別將絕緣膜306、307稱為第一絕緣膜,將絕緣膜314、316稱為第二絕緣膜,將絕緣膜318稱為第三絕緣膜。
圖17A至圖17C所示的電晶體300A是通道蝕刻型電晶體結構。本發明的一個實施方式的氧化物半導體膜能夠應用於通道蝕刻型電晶體。
[電晶體的結構例子2]
圖18A是電晶體300B的俯視圖,圖18B相當於圖18A所示的點劃線X1-X2的剖面圖,圖18C相當於圖18A所示的點劃線Y1-Y2的剖面圖。
圖18A至圖18C所示的電晶體300B包括基板302上的導電膜304、基板302及導電膜304上的絕緣膜306、絕緣膜306上的絕緣膜307、絕緣膜307上的氧化物半導體膜308、氧化物半導體膜308上的絕緣膜314、絕緣膜314上的絕緣膜316、藉由設置在絕緣膜314及絕緣膜316中的開口部341a與氧化物半導體膜308電連接的導電膜312a、藉由設置在絕緣膜314及絕緣膜316中的開口部341b與氧化物半導體膜308電連接的導電膜312b。此外,在電晶體300B上,更詳細而言,導電膜312a、312b及絕緣膜316上設置有絕緣膜318。
在電晶體300B中,絕緣膜306、307具有電晶體300B的閘極絕緣膜的功能,絕緣膜314、316具有氧 化物半導體膜308的保護絕緣膜的功能,絕緣膜318具有電晶體300B的保護絕緣膜的功能。此外,在電晶體300B中,導電膜304具有閘極電極的功能,導電膜312a具有源極電極的功能,導電膜312b具有汲極電極的功能。
圖17A至圖17C所示的電晶體300A採用通道蝕刻型結構,而圖18A至圖18C所示的電晶體300B採用通道保護型結構。本發明的一個實施方式的氧化物半導體膜也能夠應用於通道保護型電晶體。
[電晶體的結構例子3]
圖19A是電晶體300C的俯視圖,圖19B相當於圖19A所示的點劃線X1-X2的剖面圖,圖19C相當於圖19A所示的點劃線Y1-Y2的剖面圖。
圖19A至圖19C所示的電晶體300C與圖18A至圖18C所示的電晶體300B的不同之處在於絕緣膜314、316的形狀。明確而言,電晶體300C的絕緣膜314、316以島狀設置在氧化物半導體膜308的通道區域上。其他組件與電晶體300B相同。
[電晶體的結構例子4]
圖20A是電晶體300D的俯視圖,圖20B相當於圖20A所示的點劃線X1-X2的剖面圖,圖20C相當於圖20A所示的點劃線Y1-Y2的剖面圖。
圖20A至圖20C所示的電晶體300D包括基 板302上的導電膜304、基板302及導電膜304上的絕緣膜306、絕緣膜306上的絕緣膜307、絕緣膜307上的氧化物半導體膜308、氧化物半導體膜308上的導電膜312a、氧化物半導體膜308上的導電膜312b、氧化物半導體膜308及導電膜312a、312b上的絕緣膜314、絕緣膜314上的絕緣膜316、絕緣膜316上的絕緣膜318、絕緣膜318上的導電膜320a、320b。
在電晶體300D中,絕緣膜306、307具有電晶體300D的第一閘極絕緣膜的功能,絕緣膜314、316、318具有電晶體300D的第二閘極絕緣膜的功能。此外,在電晶體300D中,導電膜304具有第一閘極電極的功能,導電膜320a具有第二閘極電極的功能,導電膜320b具有用於顯示裝置的像素電極的功能。此外,導電膜312a具有源極電極的功能,導電膜312b具有汲極電極的功能。
如圖20C所示,導電膜320a在設置在絕緣膜306、307、314、316、318中的開口部342b、342c與導電膜304連接。因此,對導電膜320a和導電膜304施加相同的電位。
在電晶體300D中示出設置開口部342b、342c,且導電膜320a與導電膜304連接的結構,但不侷限於此。例如,也可以採用僅形成開口部342b和開口部342c中的任一個而使導電膜320a與導電膜304連接的結構,或者,不設置開口部342b和開口部342c而不使導電 膜320a與導電膜304連接的結構。當採用不使導電膜320a與導電膜304連接的結構時,可以對導電膜320a和導電膜304施加不同的電位。
導電膜320b藉由設置在絕緣膜314、316、318中的開口部342a與導電膜312b連接。
電晶體300D具有上述S-channel結構。
[電晶體的結構例子5]
圖17A至圖17C所示的電晶體300A所包括的氧化物半導體膜308也可以具有疊層結構。圖21A及圖21B以及圖22A及圖22B示出此時的一個例子。
圖21A及圖21B是電晶體300E的剖面圖,圖22A及圖22B是電晶體300F的剖面圖。此外,電晶體300E、300F的俯視圖與圖17A所示的電晶體300A的俯視圖相同。
圖21A及圖21B所示的電晶體300E所包括的氧化物半導體膜308包括氧化物半導體膜308_1、氧化物半導體膜308_2、氧化物半導體膜308_3。此外,圖22A及圖22B所示的電晶體300F所包括的氧化物半導體膜308包括氧化物半導體膜308_2、氧化物半導體膜308_3。
作為導電膜304、絕緣膜306、絕緣膜307、氧化物半導體膜308、氧化物半導體膜308_1、氧化物半導體膜308_2、氧化物半導體膜308_3、導電膜312a、 312b、絕緣膜314、絕緣膜316、絕緣膜318及導電膜320a、320b,可以使用與上述導電膜106、絕緣膜116、絕緣膜114、氧化物半導體膜108、氧化物半導體膜108_1、氧化物半導體膜108_2、氧化物半導體膜108_3、導電膜120a、120b、絕緣膜104、絕緣膜118、絕緣膜116及導電膜112相同的材料。
[電晶體的結構例子6]
圖23A是電晶體300G的俯視圖,圖23B相當於圖23A所示的點劃線X1-X2的剖面圖,圖23C相當於圖23A所示的點劃線Y1-Y2的剖面圖。
圖23A至圖23C所示的電晶體300G包括基板302上的導電膜304、基板302及導電膜304上的絕緣膜306、絕緣膜306上的絕緣膜307、絕緣膜307上的氧化物半導體膜308、氧化物半導體膜308上的導電膜312a、氧化物半導體膜308上的導電膜312b、氧化物半導體膜308、導電膜312a及導電膜312b上的絕緣膜314、絕緣膜314上的絕緣膜316、絕緣膜316上的導電膜320a、絕緣膜316上的導電膜320b。
絕緣膜306及絕緣膜307具有開口部351,在絕緣膜306及絕緣膜307上形成有藉由開口部351與導電膜304電連接的導電膜312c。此外,絕緣膜314及絕緣膜316包括到達導電膜312b的開口部352a、到達導電膜312c的開口部352b。
氧化物半導體膜308包括導電膜304一側的氧化物半導體膜308_2、氧化物半導體膜308_2上的氧化物半導體膜308_3。
電晶體300G上設置有絕緣膜318。絕緣膜318以覆蓋絕緣膜316、導電膜320a及導電膜320b的方式形成。
在電晶體300G中,絕緣膜306、307具有電晶體300G的第一閘極絕緣膜的功能,絕緣膜314、316具有電晶體300G的第二閘極絕緣膜的功能,絕緣膜318具有電晶體300G的保護絕緣膜的功能。此外,在電晶體300G中,導電膜304具有第一閘極電極的功能,導電膜320a具有第二閘極電極的功能,導電膜320b具有用於顯示裝置的像素電極的功能。此外,在電晶體300G中,導電膜312a具有源極電極的功能,導電膜312b具有汲極電極的功能。此外,在電晶體300G中,導電膜312c具有連接電極的功能。
電晶體300G具有上述S-channel結構。
此外,也可以自由地組合電晶體300A至電晶體300G的結構。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式5
在本實施方式中,參照圖24至圖26說明包括本發明 的一個實施方式的金屬氧化物膜的半導體裝置。
〈半導體裝置的結構例子1〉
圖24是實施方式3所示的電晶體300D及實施方式2所示的電晶體100B具有疊層結構時的一個例子的通道長度(L)方向的剖面圖。
藉由電晶體300D、電晶體100B具有疊層結構,可以縮小電晶體的配置面積。
例如,藉由將圖24的結構用於顯示裝置的像素部,可以提高該顯示裝置的像素密度。例如,在顯示裝置的像素密度超過1000ppi(pixel per inch)或者顯示裝置的像素密度為2000ppi時,藉由採用如圖24所示的配置,可以提高像素的開口率。注意,ppi是指示出每英寸的像素數的單位。
此外,藉由使電晶體300D及電晶體100B為疊層結構,成為其一部分與上述結構不同的結構。
例如,在圖24中,電晶體300D的結構與上述結構在以下處不同。
圖24所示的電晶體300D在絕緣膜318與導電膜320a之間包括絕緣膜319、絕緣膜110a。
絕緣膜319可以使用絕緣膜314或絕緣膜316所示的材料。設置絕緣膜319以使氧化物半導體膜108與絕緣膜318不接觸。此外,絕緣膜110a對與絕緣膜110相同的絕緣膜進行加工來形成。此外,電晶體300D所包 括的導電膜320a、電晶體100B所包括的導電膜112對相同的導電膜進行加工來形成。
圖24所示的電晶體100B包括導電膜312c代替導電膜106。此外,圖24所示的電晶體100B包括絕緣膜314、316、318、319代替絕緣膜104。藉由使用電晶體300D所包括的絕緣膜314、316、318、319代替絕緣膜104,可以縮短電晶體的製程。
在圖24中,電晶體100B的導電膜120b與導電膜344連接。此外,導電膜344藉由設置在絕緣膜122中的開口部342與導電膜120b電連接。此外,可以對導電膜344應用能夠用於導電膜320a的材料。此外,導電膜344具有顯示裝置的像素電極的功能。
在圖24中,說明電晶體300D、電晶體100B為疊層結構的情況,但是不侷限於此。例如,也可以採用圖25及圖26所示的結構。
〈半導體裝置的結構例子2〉
圖25是電晶體950及實施方式3所示的電晶體300A為疊層結構時的一個例子的通道長度(L)方向的剖面圖。
圖25所示的電晶體950包括基板952、基板952上的絕緣膜954、絕緣膜954上的半導體膜956、半導體膜956上的絕緣膜958、絕緣膜958上的導電膜960、絕緣膜954、半導體膜956及導電膜960上的絕緣 膜962、絕緣膜962上的絕緣膜964、與半導體膜956電連接的導電膜966a、966b。此外,電晶體950上設置有絕緣膜968。
半導體膜956具有矽。尤其是,半導體膜956較佳為具有結晶矽。電晶體950是所謂使用低溫多晶矽的電晶體。例如,藉由在顯示裝置的驅動電路部中使用低溫多晶矽的電晶體,可以得到高場效移動率,所以是較佳的。此外,例如在顯示裝置的像素部中使用電晶體300A可以減低功耗,所以是較佳的。
基板952可以使用玻璃基板或塑膠基板等。此外,絕緣膜954具有電晶體950的基底絕緣膜的功能。作為絕緣膜954例如可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽等。絕緣膜958具有電晶體950的閘極絕緣膜的功能。絕緣膜958可以使用在絕緣膜954的說明中舉出的材料。導電膜960具有電晶體950的閘極電極的功能。導電膜960可以使用與上述實施方式所示的導電膜312a、312b、120a、120b等相同的材料。絕緣膜962、964、968具有電晶體950的保護絕緣膜的功能。此外,導電膜966a、966b具有電晶體950的源極電極及汲極電極的功能。導電膜966a、966b可以使用與上述實施方式所示的導電膜312a、312b、120a、120b等相同的材料。
電晶體950與電晶體300A之間設置有絕緣膜970及絕緣膜972。此外,以覆蓋電晶體300A的方式設置有絕緣膜974。絕緣膜970具有障壁膜的功能。明確而 言,形成絕緣膜970以防止電晶體950所包括的雜質諸如氫等進入電晶體300A一側。此外,絕緣膜972具有電晶體300A的基底絕緣膜的功能。
絕緣膜970例如較佳為使用氫的釋放量少且能夠抑制氫的擴散的材料。作為該材料,可以舉出氮化矽、氧化鋁等。此外,絕緣膜972例如較佳為具有過量氧。絕緣膜972可以使用絕緣膜314、316所使用的材料。
在圖25中,採用電晶體950不與電晶體300A重疊的結構,但是不侷限於此,例如也可以以電晶體950的通道區域與電晶體300A的通道區域重疊的方式配置。圖26示出此時的一個例子。圖26是電晶體950及電晶體300A為疊層結構時的一個例子的通道長度(L)方向的剖面圖。藉由採用圖26所示的結構,可以進一步縮小電晶體的配置面積。
此外,雖然未圖示,但是也可以使電晶體950及實施方式2及3所示的其他電晶體(例如,電晶體100A至電晶體100K及電晶體300B至電晶體300G)為疊層結構。
如上所述,本發明的一個實施方式的金屬氧化物膜也可以適當地使用於層疊有各種形狀的電晶體的結構。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式6
在本實施方式中,使用圖27至圖34說明包括在前面的實施方式中例示的電晶體的顯示裝置的一個例子。
圖27是示出顯示裝置的一個例子的俯視圖。圖27所示的顯示裝置700包括:設置在第一基板701上的像素部702;設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706;以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封劑712;以及以與第一基板701對置的方式設置的第二基板705。注意,由密封劑712密封第一基板701及第二基板705。也就是說,像素部702、源極驅動電路部704及閘極驅動電路部706被第一基板701、密封劑712及第二基板705密封。注意,雖然在圖27中未圖示,但是在第一基板701與第二基板705之間設置有顯示元件。
另外,在顯示裝置700中,在第一基板701上的不由密封劑712圍繞的區域中設置有分別電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible printed circuit:軟性印刷電路板)端子部708。另外,FPC端子部708連接於FPC716,並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號等。另外,像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與信號線710連接。由FPC716供應的各種信號等是藉 由信號線710供應到像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708的。
另外,也可以在顯示裝置700中設置多個閘極驅動電路部706。另外,作為顯示裝置700,雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702相同的第一基板701上的例子,但是並不侷限於該結構。例如,可以只將閘極驅動電路部706形成在第一基板701上,或者可以只將源極驅動電路部704形成在第一基板701上。此時,也可以採用將形成有源極驅動電路或閘極驅動電路等的基板(例如,由單晶半導體膜、多晶半導體膜形成的驅動電路基板)形成於第一基板701的結構。另外,對另行形成的驅動電路基板的連接方法沒有特別的限制,而可以採用COG(Chip On Glass:晶粒玻璃接合)方法、打線接合方法等。
另外,顯示裝置700所包括的像素部702、源極驅動電路部704及閘極驅動電路部706包括多個電晶體。
另外,顯示裝置700可以包括各種元件。作為該元件,例如可以舉出電致發光(EL)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件、LED等)、發光電晶體(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水元件、電泳元件、電濕潤(electrowetting)元件、電漿顯示面板(PDP)、MEMS(微機電系統)、顯示器(例如柵光閥(GLV)、數位微 鏡裝置(DMD)、數位微快門(DMS)元件、干涉調變(IMOD)元件等)、壓電陶瓷顯示器等。
此外,作為使用EL元件的顯示裝置的一個例子,有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子,有場致發射顯示器(FED)或SED方式平面型顯示器(SED:Surface-conduction Electron-emitter Display、表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子,有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水元件或電泳元件的顯示裝置的一個例子,有電子紙等。注意,當實現半透射式液晶顯示器或反射式液晶顯示器時,使像素電極的一部分或全部具有反射電極的功能,即可。例如,使像素電極的一部分或全部包含鋁、銀等,即可。並且,此時也可以將SRAM等記憶體電路設置在反射電極下。由此,可以進一步降低功耗。
作為顯示裝置700的顯示方式,可以採用逐行掃描方式或隔行掃描方式等。另外,作為當進行彩色顯示時在像素中控制的顏色要素,不侷限於RGB(R表示紅色,G表示綠色,B表示藍色)這三種顏色。例如,可以由R像素、G像素、B像素及W(白色)像素的四個像素構成。或者,如PenTile排列,也可以由RGB中的兩個顏色構成一個顏色要素,並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色 (cyan)、洋紅色(magenta)等中的一種以上的顏色。另外,各個顏色要素的點的顯示區域的大小可以不同。但是,所公開的發明不侷限於彩色顯示的顯示裝置,而也可以應用於黑白顯示的顯示裝置。
另外,為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示,也可以使用彩色層(也稱為濾光片)。作為彩色層,例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用彩色層,可以與不使用彩色層的情況相比進一步提高顏色再現性。此時,也可以藉由設置包括彩色層的區域和不包括彩色層的區域,將不包括彩色層的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色層的區域,在顯示明亮的影像時,有時可以減少彩色層所引起的亮度降低而減少功耗兩成至三成左右。但是,在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時,也可以從具有各發光顏色的元件發射R、G、B、Y、W。藉由使用自發光元件,有時與使用彩色層的情況相比進一步減少功耗。
此外,作為彩色化的方式,除了經過濾色片將來自上述白色光的發光的一部分轉換為紅色、綠色及藍色的方式(濾色片方式)之外,還可以使用分別使用紅色、綠色及藍色的發光的方式(三色方式)以及將來自藍色光的發光的一部分轉換為紅色或綠色的方式(顏色轉換方式或量子點方式)。
在本實施方式中,使用圖28至圖30說明作為顯示元件使用液晶元件及EL元件的結構。圖28及圖29是沿著圖27所示的點劃線Q-R的剖面圖,作為顯示元件使用液晶元件的結構。另外,圖30是沿著圖27所示的點劃線Q-R的剖面圖,作為顯示元件使用EL元件的結構。
下面,首先說明圖28至圖30所示的共同部分,接著說明不同的部分。
[顯示裝置的共同部分的說明]
圖28至圖30所示的顯示裝置700包括:引線配線部711;像素部702;源極驅動電路部704;以及FPC端子部708。另外,引線配線部711包括信號線710。另外,像素部702包括電晶體750及電容器790。另外,源極驅動電路部704包括電晶體752。
電晶體750及電晶體752具有與上述電晶體100B同樣的結構。電晶體750及電晶體752也可以採用使用上述實施方式所示的其他電晶體的結構。
在本實施方式中使用的電晶體包括高度純化且氧缺陷的形成被抑制的氧化物半導體膜。該電晶體可以降低關態電流。因此,可以延長影像信號等電信號的保持時間,在開啟電源的狀態下也可以延長寫入間隔。因此,可以降低更新工作的頻率,由此可以發揮抑制功耗的效果。
另外,在本實施方式中使用的電晶體能夠得到較高的場效移動率,因此能夠進行高速驅動。例如,藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置,可以在同一基板上形攝像素部的切換電晶體及用於驅動電路部的驅動電晶體。也就是說,因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置,所以可以縮減半導體裝置的構件數。另外,在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
電容器790包括:藉由對與電晶體750所包括的用作第一閘極電極的導電膜相同的導電膜進行加工而形成的下部電極;以及藉由對與電晶體750所包括的用作源極電極及汲極電極的導電膜相同的導電膜進行加工而形成的上部電極。另外,在下部電極與上部電極之間設置有:藉由形成與電晶體750所包括的用作第一閘極絕緣膜的絕緣膜相同的絕緣膜而形成的絕緣膜;以及藉由形成與電晶體750的用作保護絕緣膜的絕緣膜相同的絕緣膜而形成的絕緣膜。就是說,電容器790具有將用作電介質膜的絕緣膜夾在一對電極之間的疊層型結構。
另外,在圖28至圖30中,在電晶體750、電晶體752及電容器790上設置有平坦化絕緣膜770。
在圖28至圖30中示出像素部702所包括的電晶體750及源極驅動電路部704所包括的電晶體752使用相同的結構的電晶體的結構,但是不侷限於此。例如,像素部702及源極驅動電路部704也可以使用不同電晶 體。明確而言,可以舉出像素部702使用頂閘極型電晶體,且源極驅動電路部704使用底閘極型電晶體的結構,或者像素部702使用底閘極型電晶體,且源極驅動電路部704使用頂閘極型電晶體的結構等。此外,也可以將上述源極驅動電路部704換稱為閘極驅動電路部。
信號線710與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。作為信號線710,例如,當使用包含銅元素的材料時,起因於佈線電阻的信號延遲等較少,而可以實現大螢幕的顯示。
另外,FPC端子部708包括連接電極760、異方性導電膜780及FPC716。連接電極760與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。另外,連接電極760與FPC716所包括的端子藉由異方性導電膜780電連接。
另外,作為第一基板701及第二基板705,例如可以使用玻璃基板。另外,作為第一基板701及第二基板705,也可以使用具有撓性的基板。作為該具有撓性的基板,例如可以舉出塑膠基板等。
另外,在第一基板701與第二基板705之間設置有結構體778。結構體778是藉由選擇性地對絕緣膜進行蝕刻而得到的柱狀的間隔物,用來控制第一基板701與第二基板705之間的距離(液晶盒厚(cell gap))。另外,作為結構體778,也可以使用球狀的間隔物。
另外,在第二基板705一側,設置有用作黑 矩陣的遮光膜738、用作濾色片的彩色膜736、與遮光膜738及彩色膜736接觸的絕緣膜734。
[使用液晶元件的顯示裝置的結構例子]
圖28所示的顯示裝置700包括液晶元件775。液晶元件775包括導電膜772、導電膜774及液晶層776。導電膜774設置在第二基板705一側並被用作相對電極。圖28所示的顯示裝置700可以藉由由施加到導電膜772與導電膜774之間的電壓改變液晶層776的配向狀態,由此控制光的透過及非透過而顯示影像。
導電膜772電連接到電晶體750所具有的被用作源極電極或汲極電極的導電膜。導電膜772形成在平坦化絕緣膜770上並被用作像素電極,亦即顯示元件的一個電極。
另外,作為導電膜772,可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜,例如,較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為對可見光具有反射性的導電膜,例如,較佳為使用包含鋁或銀的材料。
在導電膜772使用對於可見光具有反射性的導電膜時,顯示裝置700為反射型液晶顯示裝置。此外,在導電膜772使用對於可見光具有透光性的導電膜時,顯示裝置700為透射型液晶顯示裝置。
藉由改變導電膜772上的結構,可以改變液晶元件的驅動方式。圖29示出此時的一個例子。此外,圖29所示的顯示裝置700是作為液晶元件的驅動方式使用水平電場方式(例如,FFS模式)的結構的一個例子。在圖29所示的結構的情況下,導電膜772上設置有絕緣膜773,絕緣膜773上設置有導電膜774。此時,導電膜774具有共用電極的功能,可以由隔著絕緣膜773在導電膜772與導電膜774之間產生的電場控制液晶層776的配向狀態。
注意,雖然在圖28及圖29中未圖示,但是也可以分別在導電膜772和導電膜774中的一個或兩個與液晶層776接觸的一側設置配向膜。此外,雖然在圖28及圖29中未圖示,但是也可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如,也可以使用利用偏振基板及相位差基板的圓偏振。此外,作為光源,也可以使用背光、側光等。
在作為顯示元件使用液晶元件的情況下,可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、均質相等。
此外,在採用橫向電場方式的情況下,也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種,是指當使膽甾型液晶的溫度上升時即將從膽固醇相 轉變到均質相之前出現的相。因為藍相只在較窄的溫度範圍內出現,所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層,以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快,並且其具有光學各向同性。由此,包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理。另外,因不需要設置配向膜而不需要摩擦處理,因此可以防止由於摩擦處理而引起的靜電破壞,由此可以降低製程中的液晶顯示裝置的不良和破損。此外,呈現藍相的液晶材料的視角依賴性小。
另外,當作為顯示元件使用液晶元件時,可以使用:TN(Twisted Nematic:扭曲向列)模式、IPS(In-Plane-Switching:平面內切換)模式、FFS(Fringe Field Switching:邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell:軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence:光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal:鐵電性液晶)模式以及AFLC(AntiFerroelectric Liquid Crystal:反鐵電性液晶)模式等。
另外,顯示裝置700也可以使用常黑型液晶顯示裝置,例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式,可以舉出幾個例子,例如可以使用MVA(Multi-Domain Vertical Alignment:多域垂直配向)模式、PVA(Patterned Vertical Alignment:垂直配向構型)模式、ASV(Advanced Super View:高級超 視覺)模式等。
[使用發光元件的顯示裝置]
圖30所示的顯示裝置700包括發光元件782。發光元件782包括導電膜772、EL層786及導電膜788。圖30所示的顯示裝置700藉由發光元件782所包括的EL層786發光,可以顯示影像。此外,EL層786具有有機化合物或量子點等無機化合物。
作為可以用於有機化合物的材料,可以舉出螢光性材料或磷光性材料等。此外,作為可以用於量子點的材料,可以舉出膠狀量子點、合金型量子點、核殼(Core Shell)型量子點、核型量子點等。另外,也可以使用包含第12族與第16族、第13族與第15族或第14族與第16族的元素群的材料。或者,可以使用包含鎘(Cd)、硒(Se)、鋅(Zn)、硫(S)、磷(P)、銦(In)、碲(Te)、鉛(Pb)、鎵(Ga)、砷(As)、鋁(Al)等元素的量子點材料。
上述有機化合物及無機化合物例如可以利用蒸鍍法(包括真空蒸鍍法)、液滴噴射法(也稱為噴墨法)、塗佈法、凹版印刷法等方法形成。此外,作為EL層786也可以包含低分子材料、中分子材料(包括低聚物、樹枝狀聚合物)或者高分子材料。
這裡,參照圖31A至圖31D說明液滴噴射法形成EL層786的方法。圖31A至圖31D是說明EL層 786的形成方法的剖面圖。
首先,在平坦化絕緣膜770上形成導電膜772,以覆蓋導電膜772的一部分的方式形成絕緣膜730(參照圖31A)。
接著,在作為絕緣膜730的開口的導電膜772的露出部利用液滴噴射裝置783噴射液滴784,來形成包含組成物的層785。液滴784是包含溶劑的組成物,附著於導電膜772上(參照圖31B)。
此外,也可以在減壓下進行噴射液滴784的製程。
接著,藉由去除包含組成物的層785中的溶劑而使其固化,形成EL層786(參照圖31C)。
作為去除溶劑的方法,可以進行乾燥製程或加熱製程。
接著,在EL層786上形成導電膜788,形成發光元件782(參照圖31D)。
如上所述,藉由利用液滴噴射法形成EL層786,可以選擇性地噴射組成物,因此可以減少材料的損失。另外,由於不需要經過用來進行形狀的加工的光微影製程等,所以可以使製程簡化,從而可以以低成本形成EL層。
另外,上述的液滴噴射法為包括如下單元的總稱,該單元為具有組成物的噴射口的噴嘴或者具有一個或多個噴嘴的頭等液滴噴射單元。
接著,參照圖32說明在液滴噴射法中利用的液滴噴射裝置。圖32是說明液滴噴射裝置1400的示意圖。
液滴噴射裝置1400包括液滴噴射單元1403。液滴噴射單元1403包括頭1405、頭1412。
藉由由電腦1410控制與頭1405、頭1412連接的控制單元1407,可以描畫預先程式設計了的圖案。
另外,作為描畫的時機,例如可以以形成在基板1402上的標記1411為基準而進行描畫。或者,也可以以基板1402的邊緣為基準而確定基準點。在此,利用攝像單元1404檢測出標記1411,將藉由影像處理單元1409轉換為數位信號的標記1411利用電腦1410識別而產生控制信號,以將該控制信號傳送至控制單元1407。
作為攝像單元1404,可以利用使用電荷耦合器(CCD)、互補型金屬氧化物半導體(CMOS)的影像感測器等。另外,在基板1402上需要形成的圖案的資料存儲於存儲介質1408,可以基於該資料將控制信號傳送至控制單元1407,來分別控制液滴噴射單元1403的頭1405、頭1412等各頭。噴射的材料分別從材料供應源1413、材料供應源1414藉由管道供應到頭1405、頭1412。
頭1405的內部包括以虛線1406所示的填充液狀材料的空間及噴射口的噴嘴。在此未圖示,但是頭1412具有與頭1405相同的內部結構。藉由將頭1405的 噴嘴的尺寸與頭1412的噴嘴的尺寸不同,可以使用不同的材料同時描畫具有不同的寬度的圖案。使用一個頭可以噴射多種發光材料且描畫圖案,於是在對廣區域描畫圖案的情況下,為了提高處理量,同時使用多個噴嘴噴射同一發光材料而可以描畫圖案。在使用大型基板的情況下,頭1405和頭1412在圖32所示的箭頭的X、Y或Z的方向上自由地對基板進行掃描,可以自由地設定描畫的區域,由此可以在一個基板上描畫多個相同的圖案。
另外,可以在減壓下進行噴射組成物的製程。可以在加熱基板的狀態下噴射組成物。在噴射組成物之後,進行乾燥製程和燒成製程中的一個或兩個。乾燥製程及燒成製程都是一種加熱處理的製程,各製程的目的、溫度及時間不同。乾燥製程及燒成製程在常壓或減壓下藉由雷射的照射、快速熱退火或加熱爐的使用等進行。注意,對進行該加熱處理的時機、加熱處理的次數沒有特別的限制。為了進行良好的乾燥製程及燒成製程,其溫度依賴於基板的材料及組成物的性質。
如上所述,可以利用液滴噴射裝置形成EL層786。
再次回到圖30所示的顯示裝置700的說明。
在圖30所示的顯示裝置700中,在平坦化絕緣膜770及導電膜772上設置有絕緣膜730。絕緣膜730覆蓋導電膜772的一部分。發光元件782採用頂部發射結構。因此,導電膜788具有透光性且使EL層786發射的 光透過。注意,雖然在本實施方式中例示出頂部發射結構,但是不侷限於此。例如,也可以應用於向導電膜772一側發射光的底部發射結構或向導電膜772一側及導電膜788一側的兩者發射光的雙面發射結構。
另外,在與發光元件782重疊的位置上設置有彩色膜736,並在與絕緣膜730重疊的位置、引線配線部711及源極驅動電路部704中設置有遮光膜738。彩色膜736及遮光膜738被絕緣膜734覆蓋。由密封膜732填充發光元件782與絕緣膜734之間。注意,雖然例示出在圖30所示的顯示裝置700中設置彩色膜736的結構,但是並不侷限於此。例如,在藉由分別塗布來形成EL層786時,也可以採用不設置彩色膜736的結構。
[在顯示裝置中設置輸入輸出裝置的結構例子]
也可以在圖29及圖30所示的顯示裝置700中設置輸入輸出裝置。作為該輸入輸出裝置例如可以舉出觸控面板等。
圖33是在圖29所示的顯示裝置700中設置觸控面板791的剖面圖,圖34是在圖30所示的顯示裝置700中設置觸控面板791的剖面圖。
首先,以下說明圖33及圖34所示的觸控面板791。
圖33及圖34所示的觸控面板791是設置在基板705與彩色膜736之間的所謂In-Cell型觸控面板。 觸控面板791在形成遮光膜738及彩色膜736之前形成在基板705一側即可。
觸控面板791包括遮光膜738、絕緣膜792、電極793、電極794、絕緣膜795、電極796、絕緣膜797。例如,藉由接近手指或觸控筆等檢測物件,可以檢測出電極793與電極794的互電容的變化。
此外,在圖33及圖34所示的電晶體750的上方示出電極793、電極794的交叉部。電極796藉由設置在絕緣膜795中的開口部與夾住電極794的兩個電極793電連接。此外,在圖33及圖34中示出設置有電極796的區域設置在像素部702中的結構,但是不侷限於此,例如也可以形成在源極驅動電路部704中。
電極793及電極794設置在與遮光膜738重疊的區域。此外,如圖33所示,電極793較佳為以不與液晶元件775重疊的方式設置。此外,如圖34所示,電極793較佳為以不與發光元件782重疊的方式設置。換言之,電極793在與發光元件782及液晶元件775重疊的區域具有開口部。也就是說,電極793具有網格形狀。藉由採用這種結構,電極793可以具有不遮斷發光元件782所發射的光的結構。或者,電極793也可以具有不遮斷透過液晶元件775的光的結構。因此,由於因配置觸控面板791而導致的亮度下降極少,所以可以實現可見度高且功耗得到降低的顯示裝置。此外,電極794也可以具有相同的結構。
電極793及電極794由於不與發光元件782重疊,所以電極793及電極794可以使用可見光的穿透率低的金屬材料。或者,電極793及電極794由於不與液晶元件775重疊,所以電極793及電極794可以使用可見光的穿透率低的金屬材料。
因此,與使用可見光的穿透率高的氧化物材料的電極相比,可以降低電極793及電極794的電阻,由此可以提高觸控面板的感測器靈敏度。
例如,電極793、794、796也可以使用導電奈米線。該奈米線的直徑平均值可以為1nm以上且100nm以下,較佳為5nm以上且50nm以下,更佳為5nm以上且25nm以下。此外,作為上述奈米線可以使用Ag奈米線、Cu奈米線、Al奈米線等金屬奈米線或碳奈米管等。例如,在作為電極793、794、796中的任一個或全部使用Ag奈米線的情況下,能夠實現89%以上的可見光穿透率及40Ω/平方以上且100Ω/平方以下的片電阻值。
雖然在圖33及圖34中示出In-Cell型觸控面板的結構,但是不侷限於此。例如,也可以採用形成在顯示裝置700上的所謂On-Cell型觸控面板或貼合於顯示裝置700而使用的所謂Out-Cell型觸控面板。
如此,本發明的一個實施方式的顯示裝置可以與各種方式的觸控面板組合而使用。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式7
在本實施方式中,說明本發明的一個實施方式的半導體裝置的一個例子。這裡所示的電晶體是適用於微型化的電晶體。
圖35A至圖35C示出電晶體200的一個例子。圖35A是電晶體200的俯視圖。注意,為了明確起見,在圖35A中省略一部分的膜。圖35B是沿著圖35A所示的點劃線X1-X2的剖面圖,圖35C是沿著Y1-Y2的剖面圖。
電晶體200包括:被用作閘極電極的導電體205(導電體205a及導電體205b)及導電體260(導電體260a及導電體260b);被用作閘極絕緣層的絕緣體220、絕緣體222、絕緣體224及絕緣體250;具有其中形成通道的區域的氧化物半導體230;被用作源極和汲極中的一個的導電體240a;被用作源極和汲極中的另一個的導電體240b;包含過量氧的絕緣體280。
氧化物半導體230包括氧化物半導體230a、氧化物半導體230a上的氧化物半導體230b、以及氧化物半導體230b上的氧化物半導體230c。當使電晶體200導通時,電流主要流過氧化物半導體230b(形成通道)。另一方面,在氧化物半導體230a及氧化物半導體230c中,有時在與氧化物半導體230b之間的介面附近(有時成為混合區域)電流流過,但是其他區域被用作絕緣體。
在圖35A至圖35C的結構中,被用作閘極電極的導電體260具有包括導電體260a及導電體260b的疊層結構。另外,在被用作閘極電極的導電體260上包括絕緣體270。
導電體205可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。或者,作為導電體205,也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
例如,作為導電體205a可以使用具有對氫的阻擋性的導電體的氮化鉭等,作為導電體205b可以層疊導電性高的鎢。藉由使用該組合,可以在保持作為佈線的導電性的同時抑制氫擴散到氧化物半導體230。在圖35A至圖35C中,示出導電體205a和導電體205b的兩層結構,但是也可以不侷限於此,既可以是單層又可以是三層以上的疊層結構。
絕緣體220及絕緣體224較佳為氧化矽膜或氧氮化矽膜等包含氧的絕緣體。尤其是,作為絕緣體224較佳為使用包含過量氧(含有超過化學計量組成的氧)的絕緣體。藉由以與構成電晶體200的氧化物接觸的方式設置上述包含過量氧的絕緣體,可以填補氧化物中的氧缺陷。注意,絕緣體222及絕緣體224不一定必須要使用相 同材料形成。
作為絕緣體222,例如較佳為使用包含氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等所謂的high-k材料的絕緣體的單層或疊層。或者,例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外,也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
絕緣體222也可以具有兩層以上的疊層結構。此時,不侷限於使用相同材料構成的疊層結構,也可以是使用不同材料形成的疊層結構。
當在絕緣體220和絕緣體224之間包括包含high-k材料的絕緣體222時,在特定條件下,絕緣體222俘獲電子,可以增大臨界電壓。就是說,絕緣體222有時帶負電。
例如,當將氧化矽用於絕緣體220及絕緣體224,將氧化鉿、氧化鋁、氧化鉭等電子俘獲能階多的材料用於絕緣體222時,在比半導體裝置的使用溫度或保存溫度高的溫度(例如,125℃以上且450℃以下,典型的是150℃以上且300℃以下)下保持導電體205的電位高於源極電極或汲極電極的電位的狀態10毫秒以上,典型是1分鐘以上,由此電子從構成電晶體200的氧化物向導電體205移動。此時,移動的電子的一部分被絕緣體222 的電子俘獲能階俘獲。
在絕緣體222的電子俘獲能階俘獲所需要的電子的電晶體的臨界電壓向正一側漂移。藉由控制導電體205的電壓可以控制電子的俘獲量,由此可以控制臨界電壓。藉由採用該結構,電晶體200成為在閘極電壓為0V的情況下也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體。
另外,俘獲電子的處理在電晶體的製造過程中進行即可。例如,在形成與電晶體的源極或汲極連接的導電體之後、前製程(晶圓處理)結束之後、晶圓切割製程之後或者封裝之後等發貨之前的任一個步驟進行俘獲電子的處理即可。
藉由適當地調整絕緣體220、絕緣體222、絕緣體224的厚度,可以控制臨界電壓。另外,本發明的一個實施方式可以提供一種關閉狀態時的洩漏電流小的電晶體。另外,本發明的一個實施方式可以提供一種具有穩定的電特性的電晶體。另外,本發明的一個實施方式可以提供一種通態電流大的電晶體。另外,本發明的一個實施方式可以提供一種次臨界擺幅值小的電晶體。另外,本發明的一個實施方式可以提供一種可靠性高的電晶體。
氧化物半導體230a、氧化物半導體230b及氧化物半導體230c使用In-M-Zn氧化物(M為Al、Ga、Y或Sn)等金屬氧化物形成。作為氧化物半導體230,也可以使用In-Ga氧化物、In-Zn氧化物。
作為絕緣體250,例如可以使用包含氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等所謂的high-k材料的絕緣體的單層或疊層。或者,例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外,也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
另外,與絕緣體224同樣,作為絕緣體250較佳為使用含有超過化學計量組成的氧的氧化物絕緣體。藉由以與氧化物半導體230接觸的方式設置上述包含過量氧的絕緣體,可以減小氧化物半導體230中的氧缺陷。
絕緣體250可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等對於氧或氫具有阻擋性的絕緣膜。當使用這種材料形成絕緣體250時,絕緣體250被用作防止從氧化物半導體230釋放氧或從外部混入氫等雜質的層。
絕緣體250也可以具有與絕緣體220、絕緣體222及絕緣體224同樣的疊層結構。當作為絕緣體250具有在電子俘獲能階俘獲所需要的電子的絕緣體時,電晶體200的臨界電壓可以向正一側漂移。藉由採用該結構,電晶體200成為在閘極電壓為0V的情況下也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體。
另外,在圖35A至圖35C所示的半導體裝置 中,可以在氧化物半導體230和導電體260之間除了絕緣體250以外還可以設置障壁膜。或者,作為氧化物半導體230c,使用具有阻擋性的材料。
例如,藉由以與氧化物半導體230接觸的方式設置包含過量氧的絕緣膜,且由障壁膜包圍這些膜,可以使氧化物為與化學計量組成大致一致的狀態或者超過化學計量組成的氧的過飽和狀態。此外,可以防止對氧化物半導體230侵入氫等雜質。
導電體240a和導電體240b中的一個被用作源極電極,另一個被用作汲極電極。
導電體240a和導電體240b可以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬或者以這些元素為主要成分的合金。在圖式中,導電體240a和導電體240b具有單層結構,但是也可以採用兩層以上的疊層結構。
例如,可以層疊鈦膜和鋁膜。另外,也可以採用在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構。
此外,可以舉出:在鈦膜或氮化鈦膜上層疊鋁膜或銅膜而在其上層疊鈦膜或氮化鈦膜的三層結構、在鉬膜或氮化鉬膜上層疊鋁膜或銅膜而在其上層疊鉬膜或氮化鉬膜的三層結構等。另外,可使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
被用作閘極電極的導電體260例如可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬、以上述金屬為成分的合金或組合上述金屬的合金等而形成。另外,也可以使用選自錳、鋯中的一個或多個的金屬。此外,也可以使用以摻雜有磷等雜質元素的多晶矽為代表的半導體、鎳矽化物等矽化物。
例如,可以採用在鋁膜上層疊鈦膜的兩層結構。另外,也可以採用在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構。
還有在鈦膜上層疊鋁膜,在其上層疊鈦膜的三層結構等。此外,也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種的合金膜或氮化膜。
作為導電體260,也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電材料。另外,可以採用上述具有透光性的導電材料和上述金屬的疊層結構。
導電體260a利用熱CVD法、MOCVD法或ALD法形成。尤其是,較佳為使用ALD法形成導電體260a。藉由使用ALD法等進行形成可以減少絕緣體250所受到的電漿所導致的損傷。另外,可以提高覆蓋性,所以是較佳的。因此,可以提供一種可靠性高的電晶體 200。
另外,導電體260b使用鉭、鎢、銅、鋁等導電性高的材料形成。
以覆蓋導電體260的方式形成絕緣體270,當將氧脫離的氧化物材料用於絕緣體280時,作為絕緣體270使用對氧具有阻擋性的物質,以防止由於脫離的氧導電體260氧化。
例如,作為絕緣體270可以使用氧化鋁等金屬氧化物。因此,可以抑制導電體260的氧化,並從絕緣體280向氧化物半導體230有效地供應脫離的氧。以防止導電體260的氧化的程度的厚度形成絕緣體270即可。例如,以1nm以上且10nm以下、較佳為3nm以上且7nm以下的厚度形成絕緣體270。
在電晶體200上設置絕緣體280。作為絕緣體280較佳為使用含有超過化學計量組成的氧的氧化物。就是說,在絕緣體280中,較佳為形成有比滿足化學計量組成的氧多的氧存在的區域(以下,也稱為過量氧區域)。尤其是,在將氧化物半導體用於電晶體200時,作為電晶體200附近的層間膜等形成具有過量氧區域的絕緣體,降低電晶體200的氧缺陷,而可以提高電晶體200的可靠性。
作為具有過剰氧區域的絕緣體,明確而言,較佳為使用由於加熱而一部分的氧脫離的氧化物材料。藉由加熱使氧脫離的氧化物是指在TDS分析中換算為氧 原子的氧的脫離量為1.0×1018atoms/cm3以上,較佳為3.0×1020atons/cm3以上的氧化物膜。另外,進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下,或者100℃以上且500℃以下的範圍內。
例如,作為這種材料,較佳為使用包含氧化矽或氧氮化矽的材料。另外,也可以使用金屬氧化物。注意,在本說明書中,“氧氮化矽”是指氧含量多於氮含量的材料,而“氮氧化矽”是指氮含量多於氧含量的材料。
覆蓋電晶體200的絕緣體280也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
[應用例子]
以下,說明層疊使用其材料互不相同的電晶體的情況的例子。
圖36所示的半導體裝置包括電晶體400、電晶體200以及電容器410。
電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體200的關態電流小,所以藉由將該電晶體用於半導體裝置(記憶體裝置),可以長期保持存儲內容。換言之,因為可以形成不需要更新工作或更新工作的頻率極低的半導體裝置(記憶體裝置),所以可以充分降低功耗。
如圖36所示,半導體裝置包括電晶體400、電晶體200以及電容器410。電晶體200設置在電晶體 400的上方,在電晶體400和電晶體200的上方設置有電容器410。
電晶體400設置在基板401上,並且包括導電體406、絕緣體404、基板401的一部分的半導體區域402、被用作源極區域及汲極區域的低電阻區域408a及低電阻區域408b。
電晶體400可以為p通道電晶體或n通道電晶體。
半導體區域402的其中形成通道的區域或其附近的區域、被用作源極區域及汲極區域的低電阻區域408a及低電阻區域408b等較佳為包含矽類半導體等半導體,更佳為包含單晶矽。另外,也可以包含含有Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料。可以使用對晶格施加應力,改變晶面間距而控制有效質量的矽。此外,電晶體400也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor:高電子移動率電晶體)。
在低電阻區域408a及低電阻區域408b中,除了適用於半導體區域402的半導體材料之外,還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。
作為被用作閘極電極的導電體406,可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬 氧化物材料等導電材料。
藉由利用導電體的材料決定功函數,可以調整臨界電壓。明確而言,作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和埋入性,作為導電體較佳為使用鎢或鋁等金屬材料的疊層,尤其在耐熱性方面上較佳為使用鎢。
圖36所示的電晶體400是一個例子而已,不侷限於該結構,根據電路結構或驅動方法使用適當的電晶體即可。
以覆蓋電晶體400的方式依次層疊有絕緣體420、絕緣體422、絕緣體424及絕緣體426。
作為絕緣體420、絕緣體422、絕緣體424及絕緣體426,例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁等。
絕緣體422被用作使因設置在其下方的電晶體400等而產生的步階平坦化的平坦化膜。為了提高平坦性,也可以藉由利用化學機械拋光(CMP:Chemical Mechanical Polishing)法等的平坦化處理使絕緣體422的頂面平坦化。
作為絕緣體424,例如較佳為使用具有阻擋性的膜,以防止氫或雜質從基板401或電晶體400等擴散到設置電晶體200的區域。
例如,作為具有對氫的阻擋性的膜的一個例子,可以使用藉由CVD法形成的氮化矽。在此,當氫擴 散到電晶體200等的具有氧化物半導體的半導體元件時,該半導體元件的特性有時降低。因此,較佳為在電晶體200和電晶體400之間使用抑制氫的擴散的膜。抑制氫的擴散的膜具體的是氫的脫離量少的膜。
氫的脫離量例如可以利用TDS分析法等測量。例如,在TDS分析中的50℃至500℃的範圍內,當將換算為氫原子的脫離量換算為絕緣體424的每個面積的量時,絕緣體424中的氫的脫離量為10×1015atoms/cm2以下,較佳為5×1015atoms/cm2以下,即可。
絕緣體426的介電常數較佳為比絕緣體424低。例如,絕緣體426的相對介電常數較佳為低於4,更佳為低於3。此外,例如,絕緣體424的相對介電常數較佳為絕緣體426的相對介電常數的0.7倍以下,更佳為0.6倍以下。藉由將介電常數低的材料用於層間膜,可以降低產生在佈線之間的寄生電容。
在絕緣體420、絕緣體422、絕緣體424及絕緣體426中埋入與電容器410或電晶體200電連接的導電體428及導電體430等。導電體428及導電體430被用作插頭或佈線。此外,在本說明書等中,佈線和電連接到該佈線的插頭也可以是一個組件。就是說,有時導電體的一部分被用作電極,或者有時導電體的一部分被用作插頭。
作為各插頭、佈線(導電體428及導電體430等)的材料可以使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等的導電材料的單層或疊層。較佳為 使用兼具耐熱性和導電性的鎢或鉬等高熔點材料,尤其較佳為使用鎢。或者,較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。
導電體428及導電體430較佳為包括具有對氫的阻擋性的導電體。尤其是,較佳為在具有對氫的阻擋性的絕緣體424的開口部中形成具有對氫的阻擋性的導電體。由於該結構,利用障壁層可以分離電晶體400和電晶體200,而可以抑制氫從電晶體400擴散到電晶體200。
作為具有對氫的阻擋性的導電體,例如可以使用氮化鉭等。藉由層疊氮化鉭和導電性高的鎢,可以在保持作為佈線的導電性的同時抑制從電晶體400的氫擴散。在此情況下,較佳的是,具有對氫的阻擋性的氮化鉭層與具有對氫的阻擋性的絕緣體424接觸。
在絕緣體426及導電體430上也可以設置佈線層。例如,在圖36中依次層疊有絕緣體450、絕緣體452及絕緣體454。在絕緣體450、絕緣體452及絕緣體454中形成有導電體456。導電體456被用作插頭或佈線。導電體456可以利用與導電體428及導電體430相同的材料形成。
導電體456較佳為使用鋁或銅等低電阻導電材料形成。藉由使用低電阻導電材料,可以降低佈線電阻。當作為導電體456使用銅時,較佳為層疊用來抑制銅擴散的導電體。作為抑制銅擴散的導電體,例如可以使用鉭、氮化鉭等包含鉭的合金、釕及包含釕的合金等。
例如,作為絕緣體450較佳為使用抑制銅擴散或具有對氧及氫的阻擋性的絕緣體。例如,作為抑制銅擴散的絕緣體的一個例子,可以使用氮化矽。因此,絕緣體450可以使用與絕緣體424相同的材料。
尤其是,較佳的是,以與抑制銅擴散的絕緣體450所具有的開口部接觸的方式設置抑制銅擴散的導電體,在抑制銅擴散的導電體上層疊銅。由於該結構,而可以抑制銅擴散到佈線周圍。
在絕緣體454上依次層疊有絕緣體458、絕緣體210、絕緣體212及絕緣體214。絕緣體458、絕緣體210、絕緣體212和絕緣體214中的任一個或全部較佳為使用抑制銅擴散或具有對氧及氫的阻擋性的物質形成。
作為絕緣體458及絕緣體212,例如較佳為使用具有阻擋性的膜,以防止銅、氫或雜質從基板401或設置電晶體400的區域等擴散到設置電晶體200的區域。絕緣體458及絕緣體212可以使用與絕緣體424相同的材料。
絕緣體210可以使用與絕緣體420相同的材料。例如,作為絕緣體210,可以使用氧化矽膜或氧氮化矽膜等。
例如,作為絕緣體214較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是,氧化鋁的不使氧、以及導致電晶體的電特性變動的氫、水分等雜質透過膜的阻擋效果高。因 此,在電晶體的製程中或製造電晶體之後,氧化鋁可以防止氫、水分等雜質混入電晶體200。另外,氧化鋁可以防止氧從構成電晶體200的氧化物釋放。因此,氧化鋁適用於電晶體200的保護膜。
在絕緣體214上形成絕緣體216。絕緣體216可以使用與絕緣體420相同的材料。例如,作為絕緣體216,可以使用氧化矽膜或氧氮化矽膜等。
在絕緣體458、絕緣體210、絕緣體212、絕緣體214及絕緣體216中埋入導電體218及構成電晶體200的導電體205等。導電體218被用作與電容器410或電晶體400電連接的插頭或佈線。導電體218可以使用與導電體428及導電體430相同的材料形成。
尤其是,與絕緣體458、絕緣體212及絕緣體214接觸的區域的導電體218較佳為抑制銅擴散或具有對氧、氫及水的阻擋性的導電體。由於該結構,可以利用抑制銅擴散或具有對氧、氫及水的阻擋性的層分離電晶體400和電晶體200。就是說,可以抑制銅從導電體456擴散,並可以抑制氫從電晶體400擴散到電晶體200。
在絕緣體214的上方設置有電晶體200及絕緣體280。圖36所示的電晶體200是一個例子而已,不侷限於該結構,根據電路結構或驅動方法使用適當的電晶體即可。
在絕緣體280上依次層疊有絕緣體282、絕緣體284及絕緣體470。在絕緣體220、絕緣體222、絕緣 體224、絕緣體280、絕緣體282、絕緣體284及絕緣體470中埋入導電體244等。在電晶體200所包括的導電體240a和導電體240b等導電體上設置與上層的導電體連接的導電體245等。導電體244被用作與電容器410、電晶體200或電晶體400電連接的插頭或佈線。導電體244可以使用與導電體428及導電體430相同的材料形成。
絕緣體282和絕緣體284中的一個或兩個較佳為使用具有對氧或氫的阻擋性的物質。因此,絕緣體282可以使用與絕緣體214相同的材料。絕緣體284可以使用與絕緣體212相同的材料。
例如,絕緣體282較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是,氧化鋁的不使氧、以及導致電晶體的電特性的變動的氫、水分等雜質透過膜的阻擋效果高。因此,在電晶體的製程中或製造電晶體之後,氧化鋁可以防止氫、水分等雜質混入電晶體200。另外,氧化鋁可以防止氧從構成電晶體200的氧化物釋放。因此,氧化鋁適用於電晶體200的保護膜。
作為絕緣體284較佳為使用具有阻擋性的膜,以防止氫或雜質從設置電容器410的區域擴散到設置電晶體200的區域。因此,絕緣體284可以使用與絕緣體424相同的材料。
例如,作為具有對氫的阻擋性的膜的一個例子,可以使用藉由CVD法形成的氮化矽。在此,當氫擴 散到電晶體200等的具有氧化物半導體的半導體元件時,該半導體元件的特性有時降低。因此,較佳為在電晶體200和電晶體400之間使用抑制氫的擴散的膜。抑制氫的擴散的膜具體的是氫的脫離量少的膜。
因此,可以由絕緣體210、絕緣體212和絕緣體214的疊層結構與絕緣體282和絕緣體284的疊層結構夾住電晶體200及包含過量氧區域的絕緣體280。絕緣體210、絕緣體212、絕緣體214、絕緣體282及絕緣體284具有抑制氧或氫及水等雜質的擴散的阻擋性。
絕緣體282及絕緣體284可以抑制從絕緣體280及電晶體200釋放的氧擴散到形成有電容器410或電晶體400的層。或者,可以抑制氫及水等雜質從絕緣體282的上方的層及絕緣體214的下方的層擴散到電晶體200。
就是說,可以將氧從絕緣體280的過量氧區域高效地供應到電晶體200中的其中形成通道的氧化物,而可以減少氧缺陷。另外,可以防止由於雜質而在電晶體200中的其中形成通道的氧化物中形成氧缺陷。因此,可以將電晶體200中的其中形成通道的氧化物形成為缺陷能階密度低且特性穩定的氧化物半導體。就是說,在抑制電晶體200的電特性變動的同時,可以提高可靠性。
在絕緣體470的上方形成有電容器410及導電體474。電容器410形成在絕緣體470上,並包括導電體462、絕緣體480、絕緣體482、絕緣體484及導電體 466。導電體474被用作與電容器410、電晶體200或電晶體400電連接的插頭或佈線。
作為導電體462可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料,尤其較佳為使用鎢。當與導電體等其他結構同時形成該導電體462時,使用低電阻金屬材料的銅或鋁等即可。
導電體474可以使用與被用作電容器的電極的導電體462相同的材料形成。
在導電體474及導電體462上形成絕緣體480、絕緣體482及絕緣體484。作為絕緣體480、絕緣體482及絕緣體484例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等。在圖式中,採用三層結構,也可以採用單層、兩層或四層以上的疊層結構。
例如,較佳的是,作為絕緣體480及絕緣體482使用氧氮化矽等介電強度大的材料,作為絕緣體484使用氧化鋁等介電常數高(high-k)的材料與氧氮化矽等介電強度大的材料的疊層結構。由於該結構,電容器410包含介電常數高(high-k)的絕緣體,而可以確保充分的電容,在包括介電強度大的絕緣體時絕緣強度得到提高而可以抑制電容器410的靜電放電。
在導電體462上隔著絕緣體480、絕緣體482 及絕緣體484形成導電體466。作為導電體466可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料,尤其較佳為使用鎢。當與導電體等其他結構同時形成時,使用低電阻金屬材料的銅或鋁等即可。
例如,如圖36所示,以覆蓋導電體462的頂面及側面的方式形成絕緣體480、絕緣體482及絕緣體484。並且,隔著絕緣體480、絕緣體482及絕緣體484以覆蓋導電體462的頂面及側面的方式形成導電體466。
就是說,在導電體462的側面還形成電容,因此可以增加電容器的每投影面積的電容。因此,能夠實現半導體裝置的小面積化、高集成化以及微型化。
在導電體466及絕緣體484上形成有絕緣體460。絕緣體460可以使用與絕緣體420相同的材料形成。覆蓋電容器410的絕緣體460也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
以上是應用例子的說明。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式8
在本實施方式中,使用圖37A至圖37C說明包括本發明的一個實施方式的半導體裝置的顯示裝置。
[顯示裝置的電路結構]
圖37A所示的顯示裝置包括:具有像素的區域(以下稱為像素部502);配置在像素部502外側並具有用來驅動像素的電路的電路部(以下稱為驅動電路部504);具有保護元件的功能的電路(以下稱為保護電路506);以及端子部507。此外,也可以不設置保護電路506。
驅動電路部504的一部分或全部與像素部502較佳為形成在同一基板上。由此,可以減少構件的數量及端子的數量。當驅動電路部504的一部分或全部與像素部502不形成在同一基板上時,驅動電路部504的一部分或全部可以藉由COG或TAB(Tape Automated Bonding:捲帶自動接合)安裝。
像素部502包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示元件的電路(以下稱為像素電路501),驅動電路部504包括輸出用來選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器504a)以及供應用來驅動像素中的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器504b)等驅動電路。
閘極驅動器504a具有移位暫存器等。閘極驅動器504a藉由端子部507接收用來驅動移位暫存器的信號並輸出信號。例如,閘極驅動器504a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器504a具有控制被供應掃描信號的佈線(以下稱為掃描線GL_1至 GL_X)的電位的功能。另外,也可以設置多個閘極驅動器504a,並藉由多個閘極驅動器504a各別控制掃描線GL_1至GL_X。或者,閘極驅動器504a具有供應初始化信號的功能。但是,不侷限於此,閘極驅動器504a也可以供應其他信號。
源極驅動器504b具有移位暫存器等。源極驅動器504b藉由端子部507接收用來驅動移位暫存器的信號和從其中得出資料信號的信號(影像信號)。源極驅動器504b具有根據影像信號生成寫入到像素電路501的資料信號的功能。另外,源極驅動器504b具有依照由於起動脈衝信號、時脈信號等的輸入產生的脈衝信號來控制資料信號的輸出的功能。另外,源極驅動器504b具有控制被供應資料信號的佈線(以下稱為資料線DL_1至DL_Y)的電位的功能。或者,源極驅動器504b具有供應初始化信號的功能。但是,不侷限於此,源極驅動器504b可以供應其他信號。
源極驅動器504b例如使用多個類比開關等來構成。源極驅動器504b藉由依次使多個類比開關開啟而可以輸出對影像信號進行時間分割所得到的信號作為資料信號。此外,也可以使用移位暫存器等構成源極驅動器504b。
脈衝信號及資料信號分別藉由被供應掃描信號的多個掃描線GL之一及被供應資料信號的多個資料線DL之一被輸入到多個像素電路501的每一個。另外,閘 極驅動器504a控制多個像素電路501的每一個中的資料信號的寫入及保持。例如,脈衝信號藉由掃描線GL_m(m是X以下的自然數)從閘極驅動器504a被輸入到第m行第n列的像素電路501,資料信號根據掃描線GL_m的電位藉由資料線DL_n(n是Y以下的自然數)從源極驅動器504b被輸入到第m行第n列的像素電路501。
圖37A所示的保護電路506例如連接於作為閘極驅動器504a和像素電路501之間的佈線的掃描線GL。或者,保護電路506連接於作為源極驅動器504b和像素電路501之間的佈線的資料線DL。或者,保護電路506可以連接於閘極驅動器504a和端子部507之間的佈線。或者,保護電路506可以連接於源極驅動器504b和端子部507之間的佈線。此外,端子部507是指設置有用來從外部的電路對顯示裝置輸入電力、控制信號及影像信號的端子的部分。
保護電路506是在對與其連接的佈線供應一定範圍之外的電位時使該佈線與其他佈線之間導通的電路。
如圖37A所示,藉由對像素部502和驅動電路部504設置保護電路506,可以提高顯示裝置對因ESD(Electro Static Discharge:靜電放電)等而產生的過電流的耐性。但是,保護電路506的結構不侷限於此,例如,也可以採用將閘極驅動器504a與保護電路506連接的結構或將源極驅動器504b與保護電路506連接的結 構。或者,也可以採用將端子部507與保護電路506連接的結構。
另外,雖然在圖37A中示出由閘極驅動器504a和源極驅動器504b形成驅動電路部504的例子,但不侷限於此。例如,也可以只形成閘極驅動器504a並安裝形成有另外準備的源極驅動電路的基板(例如,由單晶半導體膜或多晶半導體膜形成的驅動電路基板)。
另外,圖37A所示的多個像素電路501例如可以採用圖37B所示的結構。
圖37B所示的像素電路501包括液晶元件570、電晶體550以及電容器560。可以將前面的實施方式所示的電晶體適用於電晶體550。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外,也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個供應共用電位。此外,對一個行內的像素電路501所具有的液晶元件570的一對電極之一供應的電位可以不同於對另一行內的像素電路501所具有的液晶元件570的一對電極之一供應的電位。
例如,作為包括液晶元件570的顯示裝置的驅動方法也可以使用如下模式:TN模式;STN模式;VA模式;ASM(Axially Symmetric aligned Micro-cell:軸對稱排列微單元)模式;OCB(Optically Compensated Birefringence:光學補償彎曲)模式;FLC(Ferroelectric Liquid Crystal:鐵電性液晶)模式;AFLC(AntiFerroelectric Liquid Crystal:反鐵電液晶)模式;MVA模式;PVA(Patterned Vertical Alignment:垂直配向構型)模式;IPS模式;FFS模式或TBA(Transverse Bend Alignment:橫向彎曲配向)模式等。另外,作為顯示裝置的驅動方法,除了上述驅動方法之外,還有ECB(Electrically Controlled Birefringence:電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal:聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal:聚合物網路液晶)模式、賓主模式等。但是,不侷限於此,作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
在第m行第n列的像素電路501中,電晶體550的源極電極和汲極電極中的一個與資料線DL_n電連接,源極電極和汲極電極中的另一個與液晶元件570的一對電極中的另一個電極電連接。電晶體550的閘極電極與掃描線GL_m電連接。電晶體550具有藉由被開啟或關閉而控制資料信號的寫入的功能。
電容器560的一對電極中的一個電極與被供應電位的佈線(以下,稱為電位供應線VL)電連接,另一個電極與液晶元件570的一對電極中的另一個電極電連接。此外,根據像素電路501的規格適當地設定電位供應線VL的電位。電容器560具有儲存被寫入的資料的儲存電容器的功能。
例如,在包括圖37B所示的像素電路501的顯示裝置中,藉由圖37A所示的閘極驅動器504a依次選擇各行的像素電路501,並使電晶體550開啟而寫入資料信號。
當電晶體550被關閉時,被寫入資料的像素電路501成為保持狀態。藉由按行依次進行上述步驟,可以顯示影像。
圖37A所示的多個像素電路501例如可以採用圖37C所示的結構。
圖37C所示的像素電路501包括電晶體552、554、電容器562以及發光元件572。可以將前面的實施方式所示的電晶體應用於電晶體552和/或電晶體554。
電晶體552的源極電極和汲極電極中的一個電連接於被供應資料信號的佈線(以下,稱為資料線DL_n)。並且,電晶體552的閘極電極電連接於被供應閘極信號的佈線(以下,稱為掃描線GL_m)。
電晶體552具有藉由被開啟或關閉而控制資料信號的寫入的功能。
電容器562的一對電極中的一個電極電連接於被供應電位的佈線(以下,稱為電位供應線VL_a),另一個電極電連接於電晶體552的源極電極和汲極電極中的另一個。
電容器562具有儲存被寫入的資料的儲存電 容器的功能。
電晶體554的源極電極和汲極電極中的一個電連接於電位供應線VL_a。並且,電晶體554的閘極電極電連接於電晶體552的源極電極和汲極電極中的另一個。
發光元件572的陽極和陰極中的一個電連接於電位供應線VL_b,另一個電連接於電晶體554的源極電極和汲極電極中的另一個。
作為發光元件572,例如可以使用有機電致發光元件(也稱為有機EL元件)等。注意,發光元件572並不侷限於有機EL元件,也可以使用由無機材料構成的無機EL元件。
此外,電位供應線VL_a和電位供應線VL_b中的一個被供應高電源電位VDD,另一個被供應低電源電位VSS。
例如,在包括圖37C所示的像素電路501的顯示裝置中,藉由圖37A所示的閘極驅動器504a依次選擇各行的像素電路501,並使電晶體552開啟而寫入資料信號。
當電晶體552被關閉時,被寫入資料的像素電路501成為保持狀態。並且,流過電晶體554的源極電極與汲極電極之間的電流量根據寫入的資料信號的電位被控制,發光元件572以對應於流過的電流量的亮度發光。藉由按行依次進行上述步驟,可以顯示影像。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式9
在本實施方式中,參照圖38A至圖41B對能夠應用上述實施方式所說明的電晶體的電路結構的例子進行說明。
[反相器電路的結構例子]
圖38A示出可適用於驅動電路所包括的移位暫存器及緩衝器等的反相器的電路圖。反相器800將輸入端子IN的邏輯被反轉的信號輸出到輸出端子OUT。反相器800包括多個OS電晶體。信號SBG是能夠切換OS電晶體的電特性的信號。
圖38B是反相器800的一個例子。反相器800包括OS電晶體810及OS電晶體820。反相器800可以只使用n通道型電晶體,所以與使用CMOS(Complementary Metal Oxide Semiconductor:互補金屬氧化物半導體)制造反相器(CMOS反相器)的情況相比,可以以低成本制造反相器800。
另外,包括OS電晶體的反相器800也可以設置在由Si電晶體構成的CMOS上。因為反相器800可以與CMOS電路重疊,所以可以抑制追加反相器800導致的電路面積的增大。
OS電晶體810、820包括被用作前閘極的第一閘極、被用作背閘極的第二閘極、被用作源極和汲極中的一個的第一端子以及被用作源極和汲極中的另一個的第二端子。
OS電晶體810的第一閘極與第二端子連接。OS電晶體810的第二閘極與供應信號SBG的佈線連接。OS電晶體810的第一端子與供應電壓VDD的佈線連接。OS電晶體810的第二端子與輸出端子OUT連接。
OS電晶體820的第一閘極與輸入端子IN連接。OS電晶體820的第二閘極與輸入端子IN連接。OS電晶體820的第一端子與輸出端子OUT連接。OS電晶體820的第二端子與供應電壓VSS的佈線連接。
圖38C是用來說明反相器800的工作的時序圖。圖38C的時序圖示出輸入端子IN的信號波形、輸出端子OUT的信號波形、信號SBG的信號波形以及OS電晶體810的臨界電壓的變化。
藉由將信號SBG施加到OS電晶體810的第二閘極,可以控制OS電晶體810的臨界電壓。
信號SBG具有用來使臨界電壓向負方向漂移的電壓VBG_A以及用來使臨界電壓向正方向漂移的電壓VBG_B。藉由對第二閘極施加電壓VBG_A,可以使OS電晶體810的臨界電壓向負方向漂移而成為臨界電壓VTH_A。另外,藉由對第二閘極施加電壓VBG_B,可以使OS電晶體810的臨界電壓向正方向漂移而成為臨界電壓VTH_B
為了使上述說明視覺化,圖39A示出電晶體的電特性之一的Id-Vg曲線。
藉由將第二閘極的電壓提高到電壓VBG_A,可以將示出上述OS電晶體810的電特性的曲線向圖39A中的以虛線840表示的曲線漂移。另外,藉由將第二閘極的電壓降低到電壓VBG_B,可以將示出上述OS電晶體810的電特性的曲線向圖39A中的以實線841表示的曲線漂移。藉由將信號SBG切換為電壓VBG_A或電壓VBG_B,如圖39A所示,可以使OS電晶體810的臨界電壓向正方向漂移或向負方向漂移。
藉由使臨界電壓向正方向漂移而成為臨界電壓VTH_B,可以使OS電晶體810處於電流不容易流過的狀態。圖39B視覺性地示出此時的狀態。
如圖39B所示,可以使流過OS電晶體810的電流IB極小。因此,在施加到輸入端子IN的信號為高位準而OS電晶體820成為開啟狀態(ON)時,可以急劇降低輸出端子OUT的電壓。
如圖39B所示,可以使OS電晶體810處於電流不容易流過的狀態,所以可以在圖38C所示的時序圖中使輸出端子的信號波形831產生急劇的變化。因為可以減少流過供應電壓VDD的佈線與供應電壓VSS的佈線之間的貫通電流,所以可以以低功耗進行工作。
另外,藉由使臨界電壓向負方向漂移而成為臨界電壓VTH_A,可以使OS電晶體810處於電流容易流 過的狀態。圖39C視覺性地示出此時的狀態。如圖39C所示,可以將此時流過的電流IA設定為至少大於電流IB的值。因此,在施加到輸入端子IN的信號為低位準而OS電晶體820成為關閉狀態(OFF)時,可以急劇提高輸出端子OUT的電壓。如圖39C所示,可以使OS電晶體810處於電流容易流過的狀態,所以可以在圖38C所示的時序圖中使輸出端子的信號波形832產生急劇的變化。
注意,信號SBG對OS電晶體810的臨界電壓的控制較佳為在切換OS電晶體820的狀態之前,亦即在時刻T1和T2之前進行。例如,如圖38C所示,較佳為在將施加到輸入端子IN的信號切換為高位準的時刻T1之前將OS電晶體810的臨界電壓從臨界電壓VTH_A切換為臨界電壓VTH_B。另外,如圖38C所示,較佳為在將施加到輸入端子IN的信號切換為低位準的時刻T2之前將OS電晶體810的臨界電壓從臨界電壓VTH_B切換為臨界電壓VTH_A
注意,雖然圖38C的時序圖示出根據施加到輸入端子IN的信號切換信號SBG的結構,但是也可以採用別的結構。例如,可以採用使處於浮動狀態的OS電晶體810的第二閘極保持用來控制臨界電壓的電壓的結構。圖40A示出能夠實現該結構的電路結構的一個例子。
在圖40A中,除了圖38B所示的電路結構之外還包括OS電晶體850。OS電晶體850的第一端子與OS電晶體810的第二閘極連接。OS電晶體850的第二端 子與供應電壓VBG_B(或電壓VBG_A)的佈線連接。OS電晶體850的第一閘極與供應信號SF的佈線連接。OS電晶體850的第二閘極與供應電壓VBG_B(或電壓VBG_A)的佈線連接。
參照圖40B的時序圖對圖40A的工作進行說明。
在將施加到輸入端子IN的信號切換為高位準的時刻T3之前,將用來控制OS電晶體810的臨界電壓的電壓施加到OS電晶體810的第二閘極。將信號SF設定為高位準而OS電晶體850成為開啟狀態,對節點NBG施加用來控制臨界電壓的電壓VBG_B
在節點NBG成為電壓VBG_B之後,使OS電晶體850處於關閉狀態。因為OS電晶體850的關態電流極小,所以藉由使其維持關閉狀態,可以保持節點NBG所保持的電壓VBG_B。因此,對OS電晶體850的第二閘極施加電壓VBG_B的工作的次數減少,所以可以減少改寫電壓VBG_B所需要的功耗。
注意,雖然在圖38B及圖40A的電路結構中示出藉由外部控制對OS電晶體810的第二閘極施加電壓的結構,但是也可以採用別的結構。例如,也可以採用基於施加到輸入端子IN的信號生成用來控制臨界電壓的電壓而將其施加到OS電晶體810的第二閘極的結構。圖41A示出能夠實現該結構的電路結構的一個例子。
圖41A示出在圖38B所示的電路結構中的輸 入端子IN與OS電晶體810的第二閘極之間追加CMOS反相器860的結構。CMOS反相器860的輸入端子與輸入端子IN連接。CMOS反相器860的輸出端子與OS電晶體810的第二閘極連接。
參照圖41B的時序圖對圖41A的工作進行說明。圖41B的時序圖示出輸入端子IN的信號波形、輸出端子OUT的信號波形、CMOS反相器860的輸出波形IN_B以及OS電晶體810的臨界電壓的變化。
作為使施加到輸入端子IN的信號的邏輯反轉的信號的輸出波形IN_B可以被用作用來控制OS電晶體810的臨界電壓的信號。因此,如圖39A至圖39C所說明,可以控制OS電晶體810的臨界電壓。例如,在圖41B所示的時刻T4,施加到輸入端子IN的信號為高位準而OS電晶體820成為開啟狀態。此時,輸出波形IN_B為低位準。因此,可以使OS電晶體810處於電流不容易流過的狀態,所以可以急劇降低輸出端子OUT的電壓上升。
另外,在圖41B所示的時刻T5,施加到輸入端子IN的信號為低位準而OS電晶體820成為關閉狀態。此時,輸出波形IN_B為高位準。因此,可以使OS電晶體810處於電流容易流過的狀態,所以可以急劇提高輸出端子OUT的電壓。
如上所述,在本實施方式的結構中,根據輸入端子IN的信號的邏輯而切換包括OS電晶體的反相器 的背閘極的電壓。藉由採用該結構,可以控制OS電晶體的臨界電壓。藉由根據施加到輸入端子IN的信號控制OS電晶體的臨界電壓,可以使輸出端子OUT的電壓產生急劇的變化。另外,可以減少供應電源電壓的佈線之間的貫通電流。因此,可以實現低功耗化。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式10
在本實施方式中,參照圖42A至圖45C對將上述實施方式所說明的包括氧化物半導體的電晶體(OS電晶體)用於多個電路的半導體裝置的例子進行說明。
[半導體裝置的電路結構例子]
圖42A是半導體裝置900的方塊圖。半導體裝置900包括電源電路901、電路902、電壓生成電路903、電路904、電壓生成電路905及電路906。
電源電路901是生成參考電位VORG的電路。電壓VORG不侷限於一個電壓,也可以為多個電壓。電壓VORG是可以基於從半導體裝置900的外部被施加的電壓V0而生成的。半導體裝置900可以基於從外部被施加的一個電源電壓而生成電壓VORG。因此,即使不從外部輸入多個電源電壓,半導體裝置900也可以工作。
電路902、904及906是基於不同的電源電壓 而工作的電路。例如,電路902的電源電壓基於電壓VORG和電壓VSS(VORG>VSS)而被施加。例如,電路904的電源電壓基於電壓VPOG和電壓VSS(VPOG>VORG)而被施加。例如,電路906的電源電壓基於電壓VORG和電壓VNEG(VORG>VSS>VNEG)而被施加。另外,如果將電壓VSS設定為與接地(GND)同等的電位,可以減少電源電路901生成的電壓的種類。
電壓生成電路903是生成電壓VPOG的電路。電壓生成電路903可以基於從電源電路901被施加的電壓VORG而生成電壓VPOG。因此,包括電路904的半導體裝置900可以基於從外部被施加的一個電源電壓而工作。
電壓生成電路905是生成電壓VNEG的電路。電壓生成電路905可以基於從電源電路901被施加的電壓VORG而生成電壓VNEG。因此,包括電路906的半導體裝置900可以基於從外部被施加的一個電源電壓而工作。
圖42B是基於電壓VPOG而工作的電路904的一個例子,圖42C是用來使電路904工作的信號波形(時序圖)的一個例子。
圖42B示出電晶體911。施加到電晶體911的閘極的信號例如基於電壓VPOG和電壓VSS而生成。該信號在進行使電晶體911成為導通狀態的工作時為電壓VPOG,在進行使其成為非導通狀態的工作時為電壓VSS。如圖42C所示,電壓VPOG高於電壓VORG。因此,電晶體911可以更確實地進行使源極(S)與汲極(D)之間成為 導通狀態的工作。其結果,可以實現誤動作得到減少的電路904。
圖42D是基於電壓VNEG而工作的電路906的一個例子,圖42E是用來使電路906工作的信號波形(時序圖)的一個例子。
圖42D示出具有背閘極的電晶體912。施加到電晶體912的閘極的信號例如基於電壓VORG和電壓VSS而生成。該信號在進行使電晶體911成為導通狀態的工作時基於電壓VORG而生成,且在進行使其成為非導通狀態的工作時基於電壓VSS而生成。另外,施加到電晶體912的背閘極的電壓基於電壓VNEG而生成。如圖42E所示,電壓VNEG低於電壓VSS(GND)。因此,可以使電晶體912的臨界電壓向正方向漂移。所以,可以更確實地使電晶體912成為非導通狀態,由此可以減少流過源極(S)與汲極(D)之間的電流。其結果,可以實現誤動作得到減少且功耗低的電路906。
另外,電壓VNEG也可以直接被施加到電晶體912的背閘極。或者,可以基於電壓VORG和電壓VNEG生成施加到電晶體912的閘極的信號,而將該信號施加到電晶體912的背閘極。
另外,圖43A和圖43B示出圖42D和圖42E的變形例子。
在圖43A所示的電路圖中,在電壓生成電路905與電路906之間包括能夠藉由控制電路921控制其導 通狀態的電晶體922。電晶體922是n通道型OS電晶體。控制電路921所輸出的控制信號SBG是控制電晶體922的導通狀態的信號。另外,電路906所包括的電晶體912A、912B是與電晶體922相同的OS電晶體。
圖43B的時序圖示出控制信號SBG,並且以節點NBG的電位變化示出電晶體912A、912B的背閘極的電位的狀態。在控制信號SBG為高位準時,電晶體922成為導通狀態,節點NBG成為電壓VNEG。然後,在控制信號SBG為低位準時,節點NBG處於電浮動狀態。因為電晶體922是OS電晶體,所以關態電流小。因此,即使節點NBG處於電浮動狀態,也可以保持被施加的電壓VNEG
另外,圖44A示出能夠應用於上述電壓生成電路903的電路結構的一個例子。圖44A所示的電壓生成電路903是包括二極體D1至D5、電容器C1至C5及反相器INV的5級電荷泵。時脈信號CLK直接或者藉由反相器INV被施加到電容器C1至C5。當反相器INV的電源電壓基於電壓VORG和電壓VSS而被施加時,可以得到藉由時脈信號CLK升壓到電壓VORG的5倍的正電壓的電壓VPOG。注意,二極體D1至D5的正向電壓為0V。另外,藉由改變電荷泵的級數,可以得到所希望的電壓VPOG
另外,圖44B示出能夠應用於上述電壓生成電路905的電路結構的一個例子。圖44B所示的電壓生成電路905是包括二極體D1至D5、電容器C1至C5及反 相器INV的4級電荷泵。時脈信號CLK直接或者藉由反相器INV被施加到電容器C1至C5。當反相器INV的電源電壓基於電壓VORG和電壓VSS而被施加時,可以得到藉由時脈信號CLK從接地電位亦即電壓VSS降壓到電壓VORG的4倍的負電壓的電壓VNEG。注意,二極體D1至D5的正向電壓為0V。另外,藉由改變電荷泵的級數,可以得到所希望的電壓VNEG
注意,上述電壓生成電路903的電路結構不侷限於圖44A所示的電路圖的結構。圖45A至圖45C示出電壓生成電路903的變形例子。在圖45A至圖45C所示的電壓生成電路903A至電壓生成電路903C中,改變供應到各佈線的電壓或者改變元件的配置,由此可以實現電壓生成電路903的變形例子。
圖45A所示的電壓生成電路903A包括電晶體M1至M10、電容器C11至C14以及反相器INV1。時脈信號CLK直接或藉由反相器INV1被供應到電晶體M1至M10的閘極。可以得到藉由時脈信號CLK升壓到電壓VORG的4倍的正電壓的電壓VPOG。另外,藉由改變電荷泵的級數,可以得到所希望的電壓VPOG。在圖45A所示的電壓生成電路903A中,藉由作為電晶體M1至M10採用OS電晶體可以減少關態電流,而可以抑制保持在電容器C11至C14中的電荷的洩漏。因此,可以將電壓VORG高效地升壓到電壓VPOG
另外,圖45B所示的電壓生成電路903B包括 電晶體M11至M14、電容器C15、C16以及反相器INV2。時脈信號CLK直接或藉由反相器INV2被供應到電晶體M11至M14的閘極。可以得到藉由時脈信號CLK升壓到電壓VORG的2倍的正電壓的電壓VPOG。在圖45B所示的電壓生成電路903B中,藉由作為電晶體M11至M14採用OS電晶體可以減少關態電流,而可以抑制保持在電容器C15、C16中的電荷的洩漏。因此,可以將電壓VORG高效地升壓到電壓VPOG
另外,圖45C所示的電壓生成電路903C包括電感器Ind1、電晶體M15、二極體D6及電容器C17。電晶體M15的導通狀態被控制信號EN控制。可以得到藉由控制信號EN使電壓VORG升壓的電壓VPOG。因為在圖45C所示的電壓生成電路903C中使用電感器Ind1進行升壓,所以可以以高轉換效率進行升壓。
如上所述,在本實施方式的結構中,可以在半導體裝置內部生成包括在該半導體裝置中的電路所需要的電壓。因此,可以減少從半導體裝置的外部被施加的電源電壓的個數。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式11
在本實施方式中,參照圖46至圖49B對包括本發明的一個實施方式的半導體裝置的顯示模組、電子裝置進行 說明。
[顯示模組]
圖46所示的顯示模組7000在上蓋7001與下蓋7002之間包括連接於FPC7003的觸控面板7004、連接於FPC7005的顯示面板7006、背光7007、框架7009、印刷電路板7010、電池7011。
例如可以將本發明的一個實施方式的半導體裝置用於顯示面板7006。
上蓋7001及下蓋7002可以根據觸控面板7004及顯示面板7006的尺寸可以適當地改變形狀或尺寸。
觸控面板7004能夠是電阻膜式觸控面板或電容式觸控面板,並且能夠被形成為與顯示面板7006重疊。此外,也可以使顯示面板7006的相對基板(密封基板)具有觸控面板的功能。另外,也可以在顯示面板7006的各像素內設置光感測器,而形成光學觸控面板。
背光7007具有光源7008。注意,雖然在圖46中例示出在背光7007上配置光源7008的結構,但是不侷限於此。例如,可以在背光7007的端部設置光源7008,並使用光擴散板。當使用有機EL元件等自發光型發光元件時,或者當使用反射式面板等時,可以採用不設置背光7007的結構。
框架7009除了具有保護顯示面板7006的功 能以外還具有用來遮斷因印刷電路板7010的工作而產生的電磁波的電磁屏蔽的功能。此外,框架7009也可以具有散熱板的功能。
印刷電路板7010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源,既可以採用外部的商業電源,又可以採用另行設置的電池7011。當使用商業電源時,可以省略電池7011。
此外,在顯示模組7000中還可以設置偏光板、相位差板、稜鏡片等構件。
[電子裝置1]
此外,圖47A至圖47E示出電子裝置的一個例子。
圖47A是安裝有取景器8100的照相機8000的外觀圖。
照相機8000包括外殼8001、顯示部8002、操作按鈕8003、快門按鈕8004等。另外,照相機8000安裝有可裝卸的鏡頭8006。
在此,照相機8000具有能夠從外殼8001拆卸下鏡頭8006而交換的結構,鏡頭8006和外殼也可以被形成為一體。
藉由按下快門按鈕8004,照相機8000可以進行攝像。另外,顯示部8002被用作觸控面板,也可以藉由觸摸顯示部8002進行攝像。
照相機8000的外殼8001包括具有電極的嵌入器,除了可以與取景器8100連接以外,還可以與閃光燈裝置等連接。
取景器8100包括外殼8101、顯示部8102以及按鈕8103等。
外殼8101包括嵌合到照相機8000的嵌入器的嵌入器,可以將取景器8100安裝到照相機8000。另外,該嵌入器包括電極,可以將從照相機8000經過該電極接收的影像等顯示到顯示部8102上。
按鈕8103被用作電源按鈕。藉由利用按鈕8103,可以切換顯示部8102的顯示或非顯示。
本發明的一個實施方式的顯示裝置可以適用於照相機8000的顯示部8002及取景器8100的顯示部8102。
另外,在圖47A中,照相機8000與取景器8100是分開且可拆卸的電子裝置,但是也可以在照相機8000的外殼8001中內置有具備顯示裝置的取景器。
此外,圖47B是示出頭戴顯示器8200的外觀的圖。
頭戴顯示器8200包括安裝部8201、鏡頭8202、主體8203、顯示部8204以及電纜8205等。另外,在安裝部8201中內置有電池8206。
藉由電纜8205,將電力從電池8206供應到主體8203。主體8203具備無線接收器等,能夠將所接收的 影像資料等的影像資訊顯示到顯示部8204上。另外,藉由利用設置在主體8203中的相機捕捉使用者的眼球及眼瞼的動作,並根據該資訊算出使用者的視點的座標,可以利用使用者的視點作為輸入方法。
另外,也可以對安裝部8201的被使用者接觸的位置設置多個電極。主體8203也可以具有藉由檢測出根據使用者的眼球的動作而流過電極的電流,識別使用者的視點的功能。此外,主體8203可以具有藉由檢測出流過該電極的電流來監視使用者的脈搏的功能。安裝部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器,也可以具有將使用者的生物資訊顯示在顯示部8204上的功能。另外,主體8203也可以檢測出使用者的頭部的動作等,並與使用者的頭部的動作等同步地使顯示在顯示部8204上的影像變化。
可以對顯示部8204適用本發明的一個實施方式的顯示裝置。
圖47C、圖47D及圖47E是示出頭戴顯示器8300的外觀的圖。頭戴顯示器8300包括外殼8301、顯示部8302、帶狀的固定工具8304以及一對鏡頭8305。
使用者可以藉由鏡頭8305看到顯示部8302上的顯示。較佳的是,彎曲配置顯示部8302。藉由彎曲配置顯示部8302,使用者可以感受高真實感。注意,在本實施方式中,例示出設置一個顯示部8302的結構,但是不侷限於此,例如也可以採用設置兩個顯示部8302的 結構。此時,在將每個顯示部配置在使用者的每個眼睛一側時,可以進行利用視差的三維顯示等。
可以將本發明的一個實施方式的顯示裝置適用於顯示部8302。因為包括本發明的一個實施方式的半導體裝置的顯示裝置具有極高的解析度,所以即使如圖47E那樣地使用鏡頭8305放大顯示在顯示部8302上的影像,也可以不使使用者看到像素而可以顯示現實感更高的影像。
[電子裝置2]
接著,圖48A至圖48G示出與圖47A至圖47E所示的電子裝置不同的電子裝置的例子。
圖48A至圖48G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有測量如下因素的功能:力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖48A至圖48G所示的電子裝置具有各種功能。例如,可以具有如下功能:將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能;觸控面板的功能;顯示日曆、日期或時間等的功能;藉由利用各 種軟體(程式)控制處理的功能;進行無線通訊的功能;藉由利用無線通訊功能來連接到各種電腦網路的功能;藉由利用無線通訊功能,進行各種資料的發送或接收的功能;讀出儲存在存儲介質中的程式或資料來將其顯示在顯示部上的功能;等。注意,圖48A至圖48G所示的電子裝置可具有的功能不侷限於上述功能,而可以具有各種功能。另外,雖然在圖48A至圖48G中未圖示,但是電子裝置可以包括多個顯示部。此外,也可以在該電子裝置中設置照相機等而使其具有如下功能:拍攝靜態影像的功能;拍攝動態影像的功能;將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於照相機的存儲介質)中的功能;將所拍攝的影像顯示在顯示部上的功能;等。
下面,詳細地說明圖48A至圖48G所示的電子裝置。
圖48A是示出電視機9100的透視圖。可以將例如是50英寸以上或100英寸以上的大型的顯示部9001組裝到電視機9100。
圖48B是示出可攜式資訊終端9101的透視圖。可攜式資訊終端9101例如具有電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言,可以將其用作智慧手機。另外,可攜式資訊終端9101可以設置有揚聲器、連接端子、感測器等。另外,可攜式資訊終端9101可以將文字及影像資訊顯示在其多個面上。例如,可以將三個操作按鈕9050(還稱為操作圖示或只稱 為圖示)顯示在顯示部9001的一個面上。另外,可以將由虛線矩形表示的資訊9051顯示在顯示部9001的另一個面上。此外,作為資訊9051的例子,可以舉出提示收到來自電子郵件、SNS(Social Networking Services:社交網路服務)或電話等的資訊的顯示;電子郵件或SNS等的標題;電子郵件或SNS等的發送者姓名;日期;時間;電量;以及天線接收強度等。或者,可以在顯示有資訊9051的位置上顯示操作按鈕9050等代替資訊9051。
圖48C是示出可攜式資訊終端9102的透視圖。可攜式資訊終端9102具有將資訊顯示在顯示部9001的三個以上的面上的功能。在此,示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如,可攜式資訊終端9102的使用者能夠在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認其顯示(這裡是資訊9053)。明確而言,將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端9102的上方觀看這些資訊的位置。使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102,由此能夠判斷是否接電話。
圖48D是示出手錶型可攜式資訊終端9200的透視圖。可攜式資訊終端9200可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通訊、電腦遊戲等各種應用程式。此外,顯示部9001的顯示面被彎曲,能夠在所彎曲的顯示面上進行顯示。另外,可攜式資訊終端9200可以進行被通訊標準化的近距離無線通訊。 例如,藉由與可進行無線通訊的耳麥相互通訊,可以進行免提通話。此外,可攜式資訊終端9200包括連接端子9006,可以藉由連接器直接與其他資訊終端進行資料的交換。另外,也可以藉由連接端子9006進行充電。此外,充電工作也可以利用無線供電進行,而不藉由連接端子9006。
圖48E、圖48F和圖48G是示出能夠折疊的可攜式資訊終端9201的透視圖。另外,圖48E是展開狀態的可攜式資訊終端9201的透視圖,圖48F是從展開狀態和折疊狀態中的一個狀態變為另一個狀態的中途的狀態的可攜式資訊終端9201的透視圖,圖48G是折疊狀態的可攜式資訊終端9201的透視圖。可攜式資訊終端9201在折疊狀態下可攜性好,在展開狀態下因為具有無縫拼接的較大的顯示區域而其顯示的一覽性強。可攜式資訊終端9201所包括的顯示部9001由鉸鏈9055所連接的三個外殼9000來支撐。藉由鉸鏈9055使兩個外殼9000之間彎折,可以從可攜式資訊終端9201的展開狀態可逆性地變為折疊狀態。例如,可以以1mm以上且150mm以下的曲率半徑使可攜式資訊終端9201彎曲。
接著,圖49A和圖49B示出與圖47A至圖47E、圖48A至圖48G所示的電子裝置不同的電子裝置的例子。圖49A和圖49B是包括多個顯示面板的顯示裝置的透視圖。圖49A是多個顯示面板被捲繞時的透視圖,圖49B是展開多個顯示面板時的透視圖。
圖49A和圖49B所示的顯示裝置9500包括多個顯示面板9501、軸部9511、軸承部9512。多個顯示面板9501都包括顯示區域9502、具有透光性的區域9503。
多個顯示面板9501具有撓性。以其一部分互相重疊的方式設置相鄰的兩個顯示面板9501。例如,可以重疊相鄰的兩個顯示面板9501的各具有透光性的區域9503。藉由使用多個顯示面板9501,可以實現螢幕大的顯示裝置。另外,根據使用情況可以捲繞顯示面板9501,所以可以實現通用性高的顯示裝置。
圖49A和圖49B示出相鄰的顯示面板9501的顯示區域9502彼此分開的情況,但是不侷限於此,例如,也可以藉由沒有間隙地重疊相鄰的顯示面板9501的顯示區域9502,實現連續的顯示區域9502。
本實施方式所示的電子裝置具有包括用來顯示某些資訊的顯示部的特徵。注意,本發明的一個實施方式的半導體裝置也可以應用於不包括顯示部的電子裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

Claims (18)

  1. 一種包含In、M(M為Al、Ga、Y或Sn)及Zn的金屬氧化物膜,其中,該金屬氧化物膜包括在In、M及Zn的組成的總和為1時In的比率大於33%且為60%以下的區域,在垂直於該金屬氧化物膜的膜面的方向的X射線繞射中,觀察不到2θ=31度附近的起因於結晶結構的繞射強度的峰值,並且,在垂直於該金屬氧化物膜的剖面的方向的電子繞射中,觀察到圓對稱的圖案。
  2. 根據申請專利範圍第1項之金屬氧化物膜,其中該金屬氧化物膜在不加熱基板的狀態下形成。
  3. 根據申請專利範圍第1項之金屬氧化物膜,其中該金屬氧化物膜在基板上利用濺射法、脈衝雷射沉積法或液相法形成。
  4. 根據申請專利範圍第1項之金屬氧化物膜,其中該金屬氧化物膜包括在In、M及Zn的組成的總和為1時In的比率為40%以上且50%以下的區域。
  5. 根據申請專利範圍第1項之金屬氧化物膜,其中該金屬氧化物膜包括在In、M、Zn的組成為4:y:z時y為1以上且3以下,z為2以上且4以下的區域。
  6. 根據申請專利範圍第1項之金屬氧化物膜,其中該金屬氧化物膜包括在In、M、Zn的組成為4: 2:z時z為2.8以上且4.1以下的區域。
  7. 根據申請專利範圍第1項之金屬氧化物膜,其中該金屬氧化物膜包括在In、M、Zn的組成為5:3:z時z為2.4以上且4.0以下的區域。
  8. 根據申請專利範圍第1項之金屬氧化物膜,其中該金屬氧化物膜包括非晶區域。
  9. 根據申請專利範圍第1項之金屬氧化物膜,其中該金屬氧化物膜包括尺寸為10nm以下的結晶部。
  10. 根據申請專利範圍第1項之金屬氧化物膜,其中該金屬氧化物膜包括非晶區域和不具有配向性且尺寸為10nm以下的結晶部。
  11. 根據申請專利範圍第10項之金屬氧化物膜,其中該結晶部及該非晶區域分別在厚度方向上具有分佈,該結晶部越近於該膜面存在比率越大,並且該非晶區域越近於該膜面存在比率越小。
  12. 根據申請專利範圍第10或11項之金屬氧化物膜,其中在垂直於剖面的方向的電子繞射中觀察到的圖案中觀察到以直接斑點為中心的環狀繞射圖案,並且該環狀繞射圖案越近於該膜面峰值強度越高且半峰全寬越小。
  13. 根據申請專利範圍第1項之金屬氧化物膜, 其中該金屬氧化物膜包括氫濃度為1×1019atoms/cm3以上且小於5×1021atoms/cm3的區域。
  14. 根據申請專利範圍第1項之金屬氧化物膜,其中藉由對該金屬氧化物膜照射電子束,結晶化發展。
  15. 一種包括半導體層、閘極絕緣層、閘極的半導體裝置,其中該半導體層包括申請專利範圍第1項之金屬氧化物膜。
  16. 一種金屬氧化物膜的形成方法,包括:在不加熱基板的情況下藉由使用包含金屬氧化物的靶材的濺射法形成該金屬氧化物膜的製程,其中,該金屬氧化物包含In、M(M為Al、Ga、Y或Sn)及Zn,並且,該金屬氧化物在In、M、Zn的組成為4:y:z時y滿足1.5以上且2.5以下,z滿足3.5以上且4.5以下。
  17. 根據申請專利範圍第16項之金屬氧化物膜的形成方法,其中將成膜時的壓力設定為1Pa以上且2Pa以下。
  18. 根據申請專利範圍第16項之金屬氧化物膜的形成方法,其中將成膜時的功率密度設定為0.1W/cm2以上且5.0W/cm2以下。
TW105115812A 2016-01-18 2016-05-20 金屬氧化物膜及其之形成方法、以及半導體裝置 TW201727725A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016006807 2016-01-18
JP2016020540 2016-02-05

Publications (1)

Publication Number Publication Date
TW201727725A true TW201727725A (zh) 2017-08-01

Family

ID=59361701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115812A TW201727725A (zh) 2016-01-18 2016-05-20 金屬氧化物膜及其之形成方法、以及半導體裝置

Country Status (2)

Country Link
TW (1) TW201727725A (zh)
WO (1) WO2017125797A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024065110A1 (zh) * 2022-09-26 2024-04-04 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8848464B2 (en) * 2011-04-29 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI649794B (zh) * 2012-11-08 2019-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024065110A1 (zh) * 2022-09-26 2024-04-04 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示面板

Also Published As

Publication number Publication date
WO2017125797A1 (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
JP7377245B2 (ja) トランジスタ
JP7341204B2 (ja) 半導体装置
JP6970511B2 (ja) トランジスタ
TWI747824B (zh) 金屬氧化物膜、半導體裝置、及顯示裝置
JP7077294B2 (ja) 複合酸化物半導体、半導体装置及び表示装置
CN115332356A (zh) 半导体装置及包括该半导体装置的显示装置
TWI755370B (zh) 氧化物半導體膜,半導體裝置,及顯示裝置
KR20210098981A (ko) 표시 장치 및 표시 장치의 제작 방법
TW201727725A (zh) 金屬氧化物膜及其之形成方法、以及半導體裝置
TW202418580A (zh) 金屬氧化物膜、半導體裝置、及顯示裝置