JP7377245B2 - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP7377245B2
JP7377245B2 JP2021179136A JP2021179136A JP7377245B2 JP 7377245 B2 JP7377245 B2 JP 7377245B2 JP 2021179136 A JP2021179136 A JP 2021179136A JP 2021179136 A JP2021179136 A JP 2021179136A JP 7377245 B2 JP7377245 B2 JP 7377245B2
Authority
JP
Japan
Prior art keywords
film
transistor
metal oxide
oxide semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021179136A
Other languages
English (en)
Other versions
JP2022016470A (ja
Inventor
泰靖 保坂
俊光 生内
行徳 島
正美 神長
大輔 黒崎
貴士 羽持
純一 肥塚
健一 岡崎
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022016470A publication Critical patent/JP2022016470A/ja
Priority to JP2023184474A priority Critical patent/JP2023181339A/ja
Application granted granted Critical
Publication of JP7377245B2 publication Critical patent/JP7377245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/22—Surface treatment of glass, not in the form of fibres or filaments, by coating with other inorganic material
    • C03C17/23—Oxides
    • C03C17/245—Oxides by deposition from the vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C04B35/457—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates based on tin oxides or stannates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/50—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on rare-earth compounds
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/62218—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products obtaining ceramic films, e.g. by using temporary supports
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/20—Materials for coating a single layer on glass
    • C03C2217/21—Oxides
    • C03C2217/23—Mixtures
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C03C2218/151—Deposition methods from the vapour phase by vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3217—Aluminum oxide or oxide forming salts thereof, e.g. bauxite, alpha-alumina
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3225—Yttrium oxide or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/78—Grain sizes and shapes, product microstructures, e.g. acicular grains, equiaxed grains, platelet-structures
    • C04B2235/787—Oriented grains
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance

Description

本発明の一態様は、金属酸化物膜及びその作製方法に関する。本発明の一態様は、金属
酸化物膜を用いた半導体装置に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指し、トランジスタ、半導体回路などは半導体装置の一態様である。また演算
装置、記憶装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池
等を含む）、及び電子機器は半導体装置を含む場合がある。
トランジスタに適用可能な半導体材料として、酸化物半導体が注目されている。例えば
、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、
チャネルとなる酸化物半導体層の組成がインジウム及びガリウムを含み、且つインジウム
の組成をガリウムの組成よりも大きくすることで、電界効果移動度（単に移動度、または
μＦＥという場合がある）を高めた半導体装置が開示されている。
また、非特許文献１では、インジウムと、ガリウムと、亜鉛とを有する酸化物半導体は
、Ｉｎ１－ｘＧａ１＋ｘＯ３（ＺｎＯ）ｍ（ｘは－１≦ｘ≦１を満たす数、ｍは自然数）
で表されるホモロガス相を有することについて開示されている。また、非特許文献１では
、ホモロガス相の固溶域（ｓｏｌｉｄ ｓｏｌｕｔｉｏｎ ｒａｎｇｅ）について開示さ
れている。例えば、ｍ＝１の場合のホモロガス相の固溶域は、ｘが－０．３３から０．０
８の範囲であり、ｍ＝２の場合のホモロガス相の固溶域は、ｘが－０．６８から０．３２
の範囲である。
特開２０１４－７３９９号公報
Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３－Ｇａ２ＺｎＯ４－ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐｐ．２９８－３１５
本発明の一態様は、結晶部を含む金属酸化物膜を提供することを課題の一とする。また
は、物性の安定性の高い金属酸化物膜を提供することを課題の一とする。または、電気特
性が向上した金属酸化物膜を提供することを課題の一とする。または、電界効果移動度を
高められる金属酸化物膜を提供することを課題の一とする。または、新規な金属酸化物膜
を提供することを課題の一とする。または、金属酸化物膜を適用した、信頼性の高い半導
体装置を提供することを課題の一とする。
また、本発明の一態様は、低温で形成可能で且つ物性の安定性の高い金属酸化物膜を提
供することを課題の一とする。または、低温で形成可能で且つ信頼性の高い半導体装置を
提供することを課題の一とする。
または、本発明の一態様は、金属酸化物膜が適用され、可撓性を有する装置を提供する
ことを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、インジウム、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）、及び亜鉛を
含む金属酸化物膜である。また膜面に垂直な方向におけるＸ線回折において、結晶構造に
起因した回折強度のピークが観測される領域を有する。また膜面に垂直な断面における透
過電子顕微鏡像において複数の結晶部が観察される。当該結晶部以外の領域の割合は、２
０％以上６０％以下、または２５％以上１００％未満である。
また、上記複数の結晶部は、膜厚方向にｃ軸が配向する結晶部の割合が、他の方向に配
向する結晶部の割合よりも高いことが好ましい。
また、断面のＴＥＭ像に対して高速フーリエ変換した第１の像に対して、周期性を示す
範囲を残すマスク処理を施した後に逆フーリエ変換した第２の像において、元の像から残
存した像を差し引いた面積の割合が、２０％以上６０％未満、または２５％以上１００％
未満である領域を有することが好ましい。
また、１０ｎｍ以上５０ｎｍ以下の厚さに薄片化し、プローブ径を５０ｎｍ以上とした
断面に垂直な方向における電子線回折において、リング状の回折パターンと、リング状の
回折パターンと重なる位置に２つの第１のスポットと、を有する第１の電子線回折パター
ンが観測され、且つプローブ径を０．３ｎｍ以上５ｎｍ以下とした電子線回折において、
第１のスポットと、円周方向に分布する複数の第２のスポットと、を有する第２の電子線
回折パターンが観測される領域を有することが好ましい。
また、２つの第１のスポットは、中心に対して対称に観測され、第１のスポットの最も
輝度の高い点と、中心とを通る第１の直線と、膜面の法線方向との間の角度が０度以上１
０度以下である領域を有することが好ましい。
また、第１の電子線回折パターンにおいて、第１の直線と直交する第２の直線とリング
状の回折パターンとの交点における、リング状の回折パターンの輝度が、第１のスポット
の輝度よりも小さい領域を有することが好ましい。
また、第１のスポットの輝度は、第２の直線とリング状の回折パターンとの交点におけ
るリング状の回折パターンの輝度に対して、１倍よりも大きく、９倍以下である領域を有
することが好ましい。
本発明の一態様は、インジウム、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎ）、及び亜鉛
を含む金属酸化物膜である。また膜面に垂直な方向におけるＸ線回折において、結晶構造
に起因した回折強度のピークが観測される領域を有する。さらに１０ｎｍ以上５０ｎｍ以
下の厚さに薄片化し、プローブ径を５０ｎｍ以上とした断面に垂直な方向における電子線
回折において、リング状の回折パターンと、リング状の回折パターンと重なる位置に２つ
の第１のスポットと、を有する第１の電子線回折パターンが観測され、且つプローブ径を
０．３ｎｍ以上５ｎｍ以下とした電子線回折において、第１のスポットと、円周方向に分
布する複数の第２のスポットと、を有する第２の電子線回折パターンが観測される領域を
有する。
また、上記第１のスポットは、円周方向に広がった形状を有し、第１のスポットの円周
方向の２つの端部のそれぞれと、電子線回折パターンの中心とを通る２つの直線の角度が
、４５度以内であることが好ましい。
また、本発明の他の一態様は、半導体層と、ゲート絶縁層と、ゲートと、を有する半導
体装置であって、半導体層は、上記金属酸化物膜を含むことを特徴とする。
本発明の一態様によれば、結晶部を含む金属酸化物膜を提供できる。または、物性の安
定性の高い金属酸化物膜を提供できる。または、新規な金属酸化物膜を提供できる。また
は、金属酸化物膜を適用した、信頼性の高い半導体装置を提供できる。
また、本発明の一態様によれば、低温で形成可能で且つ物性の安定性の高い金属酸化物
膜を提供できる。または、低温で形成可能で且つ信頼性の高い半導体装置を提供できる。
または、本発明の一態様によれば、金属酸化物膜が適用され、可撓性を有する装置を提
供できる。
金属酸化物膜のＸＲＤ測定結果。 金属酸化物膜の断面観察像。 金属酸化物膜の電子線回折パターン。 金属酸化物膜の電子線回折パターン。 金属酸化物膜の電子線回折パターン。 金属酸化物膜の電子線回折パターン。 金属酸化物膜の電子線回折パターンと、輝度のプロファイル。 金属酸化物膜の電子線回折パターンから見積もった相対輝度。 金属酸化物膜の電子線回折パターン。 金属酸化物膜の結晶部の配向の揺らぎの測定結果。 金属酸化物膜の断面観察像及び画像解析後の断面観察像。 トランジスタの電気特性。 金属酸化物膜のＴＤＳ測定結果。 金属酸化物膜のＳＩＭＳ測定結果。 過剰酸素の移動の計算に用いたモデル図。 過剰酸素の移動の計算に用いたモデル図。 過剰酸素の移動の計算に用いたモデル図。 過剰酸素の移動の計算に用いたモデル図。 過剰酸素の移動のしやすさを説明する計算結果。 酸素欠損の移動の計算に用いたモデル図。 酸素欠損の移動の計算に用いたモデル図。 酸素欠損の移動のしやすさを説明する計算結果。 金属酸化物膜のＥＳＲ測定結果。 金属酸化物膜のＣＰＭ測定結果。 Ｉｄ－Ｖｇ特性を示す図。 Ｉｄ－Ｖｇ特性を示す図。 界面準位の密度を示す図。 Ｉｄ－Ｖｇ特性を示す図。 トランジスタの欠陥準位の計算結果と、トランジスタの電気特性。 トランジスタの電気特性。 酸化物半導体膜の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体膜をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 バンド構造を説明する図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 ＥＬ層の作製方法を説明する断面図。 液滴吐出装置を説明する概念図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 半導体装置の上面図及び断面を説明する図。 半導体装置の断面を説明する図。 表示装置を説明するブロック図及び回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのグラフおよび回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのブロック図、回路図および波形図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 表示装置を説明する斜視図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避ける
ために付すものであり、数的に限定するものではない。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制
御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは
、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓ
ｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ
）を含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることが
できるものとする。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属
の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む
）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）
などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属
酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合にお
いては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘ
ｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅ
ｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａ
ｌ）、及びＣＡＣ（ｃｌｏｕｄ ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）と記載する場合
がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一
例を表す。
また、本明細書等において、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは
、材料の一部では導電体の機能と、材料の一部では誘電体（または絶縁体）の機能とを有
し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍ
ｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電体は、キャリアとな
る電子（またはホール）を流す機能を有し、誘電体は、キャリアとなる電子を流さない機
能を有する。導電体としての機能と、誘電体としての機能とを、それぞれ相補的に作用さ
せることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたは
ＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－
ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最
大限に高めることができる。
また、本明細書等において、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、
導電体領域、及び誘電体領域を有する。導電体領域は、上述の導電体の機能を有し、誘電
体領域は、上述の誘電体の機能を有する。また、材料中において、導電体領域と、誘電体
領域とは、ナノ粒子レベルで分離している場合がある。また、導電体領域と、誘電体領域
とは、それぞれ材料中に偏在する場合がある。また、導電体領域は、周辺がぼけてクラウ
ド状に連結して観察される場合がある。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合
材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電体領域と、
誘電体領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎ
ｍ以下のサイズで材料中に分散している場合がある。
（実施の形態１）
本発明の一態様は、２種類の結晶部を含む金属酸化物膜である。結晶部の一（第１の結
晶部ともいう）は、膜の厚さ方向（膜面方向、膜の被形成面、または膜の表面に垂直な方
向ともいう）に配向性を有する結晶部である。結晶部の他の一（第２の結晶部ともいう）
は、特定の配向性を有さずに様々な向きに配向する結晶部である。本発明の一態様の金属
酸化物膜には、このような２種類の結晶部が混在して含まれている。
なおここでは説明を容易にするために、特定の配向性を有する結晶部を第１の結晶部、
配向性を有さない結晶部を第２の結晶部と分けて説明しているが、これらは結晶性や結晶
の大きさなどに違いがなく区別できない場合がある。そのため、本発明の一態様の金属酸
化物膜はこれらを区別せずに表現することもできる。すなわち、本発明の一態様の金属酸
化物膜は、複数の結晶部を有し、そのうち、膜の表面に垂直な方向に配向性を有する結晶
部が、他の方向に配向する結晶部よりも多く存在する膜とも言い換えることができる。
第１の結晶部は、特定の結晶面が膜の厚さ方向に対して配向性を有する。そのため、こ
のような第１の結晶部を含む金属酸化物膜について、膜の上面に概略垂直な方向に対する
Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）測定を行うと、所定の回折角
（２θ）に当該第１の結晶部に由来する回折ピークが確認される。なお回折ピークの高さ
（強度）は、膜中に含まれる第１の結晶部の存在割合が高いほど大きくなり、膜の結晶性
を推し量る指標にもなりえる。
本発明の一態様の金属酸化物膜は、その膜厚方向の断面における透過電子顕微鏡による
観察像において、複数の結晶部が観察される。またその複数の結晶部のうち、ｃ軸に垂直
な結晶面が膜の厚さ方向に配向する第１の結晶部が、他の向きに配向する結晶部よりも多
く観察される。
また、金属酸化物膜における、透過電子顕微鏡により観察される結晶部を除く領域が、
２０％以上１００％未満、好ましくは２０％以上８０％以下、より好ましくは２０％以上
６０％以下であることが好ましい。または、透過電子顕微鏡により観察される、ｃ軸が膜
の厚さ方向に配向する第１の結晶部を除く領域が、２０％以上６０％以下、好ましくは３
０％以上５０％以下であることが好ましい。このような割合で金属酸化物膜中に明瞭な結
晶部以外の領域が存在することで、金属酸化物膜の酸素透過性を向上させることができる
。そのため、金属酸化物膜に酸素を供給する処理を施した際の、酸素欠損の低減効果を高
めることができる。したがって、このような金属酸化物膜をトランジスタなどの半導体装
置に適用することで、極めて信頼性の高い半導体装置を実現することができる。
また、配向性を有する第１の結晶部と配向性を有さない第２の結晶部が混在した金属酸
化物膜を適用したトランジスタは、配向性を有する第１の結晶部の存在割合が極めて高い
（例えば７５％、または８０％より大きい）金属酸化物膜を適用したトランジスタと比較
して、特にゲート電圧が低い条件での電界効果移動度を高くできる。そのためデバイスの
駆動電圧を低電圧化できる、高周波駆動が容易となる、などの特徴がある。また、このよ
うな金属酸化物膜は、結晶性の極めて高い金属酸化物膜に比べて電流の流れやすさの異方
性が低減されるため、半導体装置に適用した際に、電気特性のばらつきを低減することが
できる。
また、本発明の一態様の金属酸化物膜は、膜の断面に垂直な方向に対する電子線回折測
定を行うと、第１の結晶部に起因する電子線回折パターンと、第２の結晶部に起因する電
子線回折パターンとが混在した回折パターンが得られる。
第１の結晶部に起因する電子線回折パターンは、結晶性に由来する明確なスポットが確
認される。また当該スポットは、膜の厚さ方向に対して配向性を有する。
一方、第２の結晶部は、あらゆる向きに無秩序に配向するように、膜中に存在する結晶
部である。そのため電子線回折に用いる電子ビームの径（プローブ径）、すなわち観察す
る領域の面積によって、以下のように異なる像が確認される。
電子ビームの径（プローブ径）を十分に大きくした条件（例えば２５ｎｍΦ以上、また
は５０ｎｍΦ以上）の電子線回折（制限視野電子線回折（ＳＡＥＤ：Ｓｅｌｅｃｔｅｄ
Ａｒｅａ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）ともいう）像ではリング状のパ
ターンが確認される。また当該リング状のパターンは、動径方向に輝度の分布を有する場
合がある。制限視野電子線回折は、電子線回折の一つであり、照射領域を絞って微小領域
に平行電子線を照射するものである。
一方、電子ビームの径（プローブ径）を十分に小さくした条件（例えば０．３ｎｍ以上
且つ１０ｎｍΦ以下または５ｎｍ以下）の電子線回折（ナノビーム電子回折、ＮＢＥＤ：
Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎともいう）像では、制
限視野電子線回折パターンで見られたリング状のパターンの位置に、円周方向（θ方向と
もいう）に分布した複数のスポットが確認される。すなわち、制限視野電子線回折パター
ンにおいてみられる上記リング状のパターンは、当該スポットの集合体により形成されて
いることが確認できる。ナノビーム電子回折は、電子線回折の中でも収束電子線回折の一
つであり、電子ビームを収束させて試料に照射するものである。
本発明の一態様の金属酸化物膜は、断面の制限視野電子線回折パターンにおいて、第１
の結晶部に由来する第１のスポットと、第２の結晶部に由来するリング状のパターンが混
在した回折パターンが確認される。また金属酸化物膜は、断面のナノビーム電子回折パタ
ーンにおいて、第１の結晶部に由来する第１のスポットと、第２の結晶部に由来し、円周
方向に沿って散在した複数の第２のスポットが混在した回折パターンが確認される。
また金属酸化物膜の制限視野電子線回折パターンにおいて、第１のスポットと、リング
とは動径方向において重なって位置する。またナノビーム電子回折パターンにおいて、第
１のスポットと、第２のスポットとは動径方向において重なって位置する。
また、第１の結晶部に由来する第１のスポットは、結晶のｃ軸に垂直な結晶面に由来す
る回折スポットである。結晶構造がｃ軸に垂直な方向に２回対称性を有する場合、第１の
スポットは電子線回折パターンの中心に対して対称に２つ観測される。なお電子線回折パ
ターンには、この第１のスポット以外にも、ｃ軸に垂直な結晶面に由来する他のスポット
、及びｃ軸に垂直な結晶面以外の結晶面に由来する回折スポットが観察される場合もある
。
また、リングと第１のスポットとが動径方向において重なる場合、リングを構成する複
数の第２のスポットは、それぞれ異なる向きに配向する結晶部の、ｃ軸に垂直な結晶面に
由来する回折スポットであると理解できる。
また、金属酸化物膜の制限視野電子線回折パターンにおいて、径の異なる２つのリング
状のパターン（内側から第１のリング、第２のリングとする）が観察される場合がある。
このとき、第１の結晶部に由来する第１のスポットは、内側に位置するリング（第１のリ
ング）と重なって位置する。また、第２のリングと重なる位置に、第１の結晶部に由来す
る他のスポットが観察される場合もある。
ここで、金属酸化物膜中における、配向性を有する第１の結晶部の存在割合が高い場合
、得られる電子線回折パターンはより異方性の高いパターンが支配的となる。例えば、制
限視野電子線回折パターンにおいて、第１の結晶部に由来する第１のスポットの輝度に対
して、第１のリング及び第２のリングの輝度が相対的に低くなる。またこのとき、外側に
位置する第２のリングと重なる位置に、第１の結晶部に由来する異なるスポット（第３の
スポット）が観察される場合もある。ここで第３のスポットと第２のリングとは、動径方
向において重なるため、それぞれ同じ結晶面からの回折に由来すると推察できる。
ここで、ナノビーム電子回折パターンにおける第２の結晶部に起因した第２のスポット
の輝度（回折強度）は、上記第１の結晶部に起因する第１のスポットの輝度よりも小さい
。この輝度の差は、金属酸化物膜中の第１の結晶部の存在割合が高いほど大きくなり、金
属酸化物膜の結晶性を推し量る指標にもなる。例えば第１のスポットの輝度が第２のスポ
ットの輝度に対して、１倍よりも大きく以上１０倍以下、好ましくは１倍よりも大きく９
倍以下、より好ましくは１倍よりも大きく８倍以下、さらに好ましくは１．５倍以上６倍
未満、さらに好ましくは２倍以上４倍未満であることが好ましい。
本発明の一態様の金属酸化物膜は、インジウム、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳ
ｎ）、及び亜鉛を含む酸化物膜である。このような酸化物膜はｃ軸に沿って層状構造を有
する結晶構造を取るという特徴を有する。またこのような酸化物膜は、半導体特性を備え
る特徴を有する。
本発明の一態様の金属酸化物膜は、トランジスタのチャネルが形成される半導体に適用
することができる。
配向性を有する第１の結晶部と配向性を有さない第２の結晶部が混在した金属酸化物膜
を適用したトランジスタは、配向性を有さない第２の結晶部のみで構成される金属酸化物
膜を適用したトランジスタと比較して、電気特性の安定性を高くできる、チャネル長を微
細にすることが容易となる、などの特徴がある。
以下では、より具体的な例を示しながら本発明の一態様について説明する。
［金属酸化物］
本発明の一態様の金属酸化物膜は、インジウム（Ｉｎ）と、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、
またはＳｎ）と、亜鉛（Ｚｎ）と、を有する。特に、Ｍはガリウム（Ｇａ）であると好ま
しい。
金属酸化物膜がＩｎを有すると、例えばキャリア移動度（電子移動度）が高くなる。ま
た、金属酸化物膜がＧａを有すると、例えば金属酸化物膜のエネルギーギャップ（Ｅｇ）
が大きくなる。なお、Ｇａは、酸素との結合エネルギーが高い元素であり、酸素との結合
エネルギーがＩｎよりも高い。また、金属酸化物膜がＺｎを有すると、金属酸化物膜の結
晶化が起こり易い。
なお、本発明の一態様の金属酸化物膜としては、単一相、特にホモロガス相を示す結晶
構造を有すると好適である。例えば、金属酸化物膜を、Ｉｎ１＋ｘＭ１－ｘＯ３（ＺｎＯ
）ｙ（ｘは０＜ｘ＜０．５を満たす数、ｙは１近傍を表す。）構造の組成とし、Ｍよりも
Ｉｎの含有率を多くすることで、金属酸化物膜のキャリア移動度（電子移動度）を高くす
ることができる。
特に、本発明の一態様の金属酸化物膜は、Ｉｎ１＋ｘＭ１－ｘＯ３（ＺｎＯ）ｙ（ｘは
０＜ｘ＜０．５を満たす数、ｙは１近傍を表す。）構造の中でも、Ｉｎ：Ｍ：Ｚｎ＝１．
３３：０．６７：１（概ねＩｎ：Ｍ：Ｚｎ＝４：２：３）近傍の組成とすることが好まし
い。このような組成の金属酸化物膜は、高いキャリア移動度と、高い膜の安定性を兼ね備
えることができる。
なお、金属酸化物膜の組成はこれに限られず、層状の結晶構造を取り得る組成であれば
よい。
なお、本明細書等において、近傍とは、ある金属原子の原子数比に対して、プラス・マ
イナス１以内、さらに好ましくはプラス・マイナス０．５以内の範囲とすればよい。例え
ば、酸化物半導体膜の組成がＩｎ：Ｇａ：Ｚｎ＝４：２：３であり、Ｉｎが４の場合、Ｇ
ａが１以上３以下（１≦Ｇａ≦３）であり、且つＺｎが２以上４以下（２≦Ｚｎ≦４）、
好ましくはＧａが１．５以上２．５以下（１．５≦Ｇａ≦２．５）であり、且つＺｎが２
以上４以下（２≦Ｚｎ≦４）であればよい。
［金属酸化物膜の形成］
以下では、条件の異なる３つの金属酸化物膜が形成された試料を作製した。まず、試料
１乃至試料４の作製方法について、説明する。
〔試料１〕
試料１は、ガラス基板上に厚さ約１００ｎｍのインジウムと、ガリウムと、亜鉛とを有
する金属酸化物膜が成膜された試料である。試料１の金属酸化物膜は、基板を１３０℃に
加熱し、流量１８０ｓｃｃｍのアルゴンガスと流量２０ｓｃｃｍの酸素ガスとをスパッタ
リング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと
、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比
］）に、２．５ｋｗの交流電力を印加することで形成した。上述のガス流量比は、全体の
ガス流量に対する酸素流量の割合から、酸素流量比と記載する場合がある。このとき、試
料１の作製条件における酸素流量比は１０％である。
〔試料２〕
試料２は、ガラス基板上に厚さ約１００ｎｍの金属酸化物膜が成膜された試料である。
試料２の金属酸化物膜は、基板を１７０℃に加熱し、基板温度以外の条件は試料１と同様
の条件で形成した。試料２の作製条件における酸素流量比は１０％である。
〔試料３〕
試料３は、ガラス基板上に厚さ約１００ｎｍの金属酸化物膜が成膜された試料である。
試料３の金属酸化物膜は、基板を１７０℃に加熱し、流量１４０ｓｃｃｍのアルゴンガス
と、流量６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、基板
温度とガス流量比以外は試料１と同様の条件で形成した。試料３の作製条件における酸素
流量比は３０％である。
〔試料４〕
試料４は、ガラス基板上に厚さ約１００ｎｍの金属酸化物が成膜された試料である。試
料４の金属酸化物膜は、基板を加熱せずに、流量２０ｓｃｃｍのアルゴンガスと流量１０
ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．４Ｐａ
とし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：
Ｚｎ＝１：１：１［原子数比］）に、０．２ｋｗの交流電力を印加することで形成した。
試料４の作製条件における酸素流量比は３３％である。
［Ｘ線回折測定］
図１（Ａ）、（Ｂ）、（Ｃ）に、試料１乃至試料３についてＸＲＤ測定を行った結果を
示す。ここでは、ｏｕｔ－ｏｆ－ｐｌａｎｅ法の一種である粉末法（θ－２θ法ともいう
。）を用いて測定した。θー２θ法は、Ｘ線の入射角を変化させるとともに、Ｘ線源に対
向して設けられる検出器の角度を入射角と同じにしてＸ線回折強度を測定する方法である
。なお、Ｘ線を膜表面から約０．４０°の角度から入射し、検出器の角度を変化させてＸ
線回折強度を測定するｏｕｔ－ｏｆ－ｐｌａｎｅ法の一種であるＧＩＸＲＤ（Ｇｒａｚｉ
ｎｇ－Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）法（薄膜法またはＳｅｅｍａｎｎ－Ｂｏｈｌｉｎ法
ともいう。）を用いてもよい。図１の各図における横軸は角度２θであり、縦軸は回折強
度を任意単位で示している。
図１の各図に示すように、いずれの試料においても２θ＝３１°付近に回折強度のピー
クが確認された。またピーク強度は試料３、試料２、試料１の順で高い結果となった。
回折強度のピークがみられた回折角（２θ＝３１°付近）は、単結晶ＩｎＧａＺｎＯ４
の構造モデルにおける（００９）面の回折角と一致する。したがってこのピークが観測さ
れることから、いずれの試料においてもｃ軸が膜厚方向に配向する結晶部（以下、配向性
を有する結晶部、または第１の結晶部ともいう）が含まれていることが確認できる。また
強度の比較から、配向性を有する結晶部の存在割合が、試料３、試料２、試料１の順で高
いことがわかる。
この結果から、成膜時の基板温度が高いほど、また酸素流量比が大きいほど、配向性を
有する結晶部の存在割合が高くなる傾向が確認できた。
［断面観察］
図２（Ａ）～（Ｃ）は、それぞれ試料１乃至試料３における、透過型電子顕微鏡（ＴＥ
Ｍ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像である。
試料２及び試料３では、原子が膜厚方向に層状に配列している結晶部が観察される。ま
た試料２よりも試料３の方が、より膜厚方向に配向している領域の割合が多いように見え
る。一方試料１では、原子が周期的に配列する領域はあるものの、膜厚方向へ配向してい
る結晶部の割合は、試料２及び試料３に比べると多くない。
［電子線回折］
続いて、試料１乃至試料４について、電子線回折測定を行った結果について説明する。
電子線回折測定は、試料の断面に対して電子線を垂直に入射したときの電子線回折パター
ンを取得した。また電子線はビーム径が１ｎｍから１００ｎｍまで変化させて測定した。
また試料の厚さは約５０ｎｍとした。
以降で、各試料における電子線回折パターンを示すが、ここで示す電子線回折パターン
は、明瞭化のために、回折パターンが明瞭になるようにコントラストを調整した画像デー
タである。また、以降に示す回折パターンの輝度解析においては、図に示すコントラスト
を調整した画像データではなく、調整をしていない画像データを用いている。
ここで、電子線回折に用いる試料の厚さについて説明する。電子線回折において、入射
する電子線の径だけでなく、試料の厚さが厚いほど、電子線回折パターンには、その奥行
き方向の情報が現れることとなる。そのため、電子線の径（プローブ径）を小さくするだ
けでなく、試料を薄くすることで、より局所的な領域の情報を得ることができる。一方で
、試料が薄すぎる場合、例えば５ｎｍ以下の厚さの場合には、極微細な領域の情報しか得
られないため、その領域に極微細な結晶が存在していた場合には、得られる電子線回折パ
ターンは、単結晶のものと同様のパターンとなる場合がある。極微細な領域を解析する目
的でない場合には、試料の厚さは、例えば１０ｎｍ以上１００ｎｍ以下、代表的には１０
ｎｍ以上５０ｎｍ以下とすることが好ましい。
〔試料１〕
図３（Ａ）、（Ｂ）に試料１の電子線回折パターンを示す。図３（Ａ）、（Ｂ）はそれ
ぞれ、ビーム径を１００ｎｍ、１ｎｍとしたときの電子線回折パターンである。図３（Ａ
）、（Ｂ）において、中央の最も明るい輝点は入射される電子線ビームによるものであり
、電子線回折パターンの中心（ダイレクトスポットともいう）である。
図３（Ａ）において、半径の異なる２つのリング状の回折パターンが確認できる。ここ
で、径の小さいほうから第１のリング、第２のリングと呼ぶこととする。第２のリングに
比べて、第１のリングの方が輝度が高いことが確認できる。また、第１のリングと重なる
位置に、矢印で示す２つのスポット（第１のスポット）が確認される。
第１のリング及び２つの第１のスポットの中心からの動径方向の距離は、単結晶ＩｎＧ
ａＺｎＯ４の構造モデルにおける（００９）面の回折スポットの中心からの動径方向の距
離とほぼ一致する。
リング状の回折パターンが見られていることから、金属酸化物膜中には、あらゆる向き
に配向している結晶部（以下、配向性を有さない結晶部、または第２の結晶部ともいう）
が存在することが確認できる。
また２つの第１のスポットは、電子線回折パターンの中心点に対して対称に配置され、
輝度が同程度であることから、この第１のスポットに由来する結晶部は２回対称性を有す
ることが推察される。また上述のように、２つの第１のスポットはｃ軸に垂直な結晶面に
よる回折スポットであることから、２つの第１のスポットと中心を結ぶ直線（破線で示す
直線）の方向が、結晶部のｃ軸の向きと一致する。図３（Ａ）において上下方向が膜厚方
向であることから、金属酸化物膜中には、ｃ軸が膜厚方向に配向する結晶部が存在してい
ることが分かる。
続いて図３（Ｂ）では、図３（Ａ）で見られていた第１のリングの位置に、円周状に分
布した複数のスポット（第２のスポット）が確認できる。さらに、２つの第１のスポット
も確認できる。
図３（Ｂ）に示すように、入射する電子ビームの径を極めて小さくした場合に、円周状
に分布した複数の第２のスポットがみられることから、金属酸化物膜は、極めて微小で且
つ面方位があらゆる向きに配向した複数の結晶部が混在していることが分かる。そして、
図３（Ａ）で見られていた第１のリングは、観察領域が広くなることで、この微細な結晶
部からの複数の回折スポットが連なり、輝度が平均化された結果であることが理解できる
。
このように、試料１の金属酸化物膜は、配向性を有する結晶部と、配向性を持たない結
晶部とが混在している膜であることが確認できる。また配向性を有する結晶部からの第１
のスポットの輝度が、第２のスポットの輝度よりも高いことから、膜中に存在する結晶部
のうち、配向性を有する結晶部の存在割合が高いことが確認できる。
〔試料２、３〕
図４（Ａ）、（Ｂ）に試料２の電子線回折パターンを、図４（Ｃ）、（Ｄ）に試料３の
電子線回折パターンをそれぞれ示す。図４（Ａ）、（Ｃ）はそれぞれビーム径を１００ｎ
ｍとしたものであり、図４（Ｂ）、（Ｄ）はそれぞれビーム径を１ｎｍとしたものである
。
図４（Ａ）、（Ｃ）に示すように、試料２及び試料３において、試料１よりも明瞭に配
向性を有する結晶部に由来する２つの第１のスポットが確認できる。当該スポットの輝度
は、試料３、試料２、試料１の順で明るくなっており、配向性を有する結晶部の存在割合
が、この順で高いことが示唆される。
また図４（Ａ）、（Ｃ）に示すように、試料２及び試料３では、第２のリングと重なる
位置に、第１のスポットより暗い２つのスポット（第３のスポット）が確認される。なお
図３（Ａ）に示すように試料１では、この第３のスポットは第２のリングと区別がつかな
い輝度である。２つの第３のスポットは、第１のスポットに対して９０度回転させた向き
に位置している。この第３のスポットは、ｃ軸に垂直な結晶面以外の面に由来する回折ス
ポットである。
また、図４（Ｃ）において、破線で囲った箇所では、第１のスポットに対して３０度回
転させた位置、及び６０度回転させた位置にも、輝度の高い領域が確認されている。この
ように、試料３は第１のスポット以外の回折スポットが明瞭に観察されるほど、配向性を
有する結晶部の存在割合が高い、すなわち結晶性が高い膜であることが確認できる。
図４（Ｂ）、（Ｄ）に示すように、ビーム径を極めて微小にした条件では、第１のリン
グが見られていた位置に第２のスポットが観測されていることが分かる。また試料２及び
試料３では、試料１に見られなかった第３のスポットも確認されている。
〔試料４〕
図５に、試料４に対してビーム径を１００ｎｍとした条件で測定した電子線回折パター
ンを示す。
試料４では、第１のリングはみられるものの、試料１乃至試料３でみられていた第１の
スポットは観測されなかった。このことから、試料４では第１のリングに由来する複数の
結晶部を有し、且つ、配向性を有する結晶部の存在割合が、他の方向に配向している結晶
部の存在割合と同等であることが示唆される。
〔電子線回折パターンのスポットの輝度について〕
上述のように、第１のリングの輝度と、第１のスポットの輝度の差は、配向性を有する
結晶部の存在割合を推し量る点で重要な情報である。
図６（Ａ）には、図４（Ｃ）を拡大した図を示している。ここで理想的な単結晶のＩｎ
ＧａＺｎＯ４の電子線回折パターンでは、動径方向において第１のリングと重なる位置に
おいて、第１のスポットを電子線回折パターンの中心を中心として３０度、９０度、１２
０度それぞれ回転させた位置（図６（Ａ）中破線で囲った領域）には、回折スポットは観
測されないことが分かっている。すなわち、この領域に現れる輝度は、金属酸化物膜中の
、配向性を有する結晶部以外の結晶部から回折された電子、若しくは膜中の結晶部以外の
領域または基板など領域からの散乱された電子に由来すると考えられる。なお、後者の散
乱電子については、動径が等しい位置では同等の強度で観測されると考えられるため、こ
こでは無視することができる。したがって例えば、第１のスポットの輝度と、これと９０
度回転した位置の輝度の差は、配向性を有する結晶部の存在割合を知るうえで重要なパラ
メータとなる。
ここで、第１のスポットの輝度と、ここから所定の角度で回転した位置の輝度の差は、
電子線回折パターンの中心位置に現れるダイレクトスポットの輝度で規格化することによ
り求めることができる。またこれにより、各試料間での相対的な比較を行うことができる
。
図７（Ａ１）には、試料１における電子線回折パターン（図３（Ａ）と同じもの）を示
し、図７（Ａ２）には、図中の第１のスポットとダイレクトスポットを通るＡ－Ａ’及び
これと直交するＢ－Ｂ’の各線に沿った動径方向の位置に対する規格化した輝度のプロフ
ァイルを示す。図７（Ａ２）に示すように、ダイレクトスポットのピークを挟んで２つの
ピークが観測されている。また２つのピーク輝度は、Ａ－Ａ’とＢ－Ｂ’とで、明確な差
が見られている。
図７（Ｂ１）及び図７（Ｂ２）は、それぞれ試料２における電子線回折パターンと規格
化輝度のプロファイルである。また図７（Ｃ１）及び図７（Ｃ２）は、それぞれ試料３に
おける電子線回折パターンと規格化輝度のプロファイルである。試料２は試料１よりも、
第１のスポットのピーク輝度と、これと９０度回転させた位置のピーク輝度の差が大きく
なっている。また、試料３では試料２よりも、この差がより大きいことがわかる。
また、試料２及び試料３におけるＢ－Ｂ’方向では、第２のリングに相当する位置に、
試料１では見られなかったピークが確認できている。したがって、試料２及び試料３は、
試料１に比べて明確に結晶性が高いことが確認できる。
図７（Ｄ１）及び図７（Ｄ２）は、それぞれ試料４における電子線回折パターンと規格
化輝度のプロファイルである。試料４では、２つの方向でプロファイルがほぼ一致してい
ることが分かる。すなわち、試料４は配向性を有する結晶部がほとんど含まれておらず、
結晶面が様々な方向を向いている複数の結晶部を含んでいることが確認できる。
また、ビーム径が小さい条件で測定した場合、電子線回折パターンには第１のリングが
離散的な輝点の集合として現れるため、ある位置に対して局所的な輝度を比較すると、第
１のリングの輝度が正確に求められない場合がある。その場合には、図６（Ｂ）に破線で
示すように、特定の幅を持ち、長辺方向が動径方向と一致する長方形の領域について、長
方形の幅方向（図６（Ｂ）における長方形の短辺方向）に平均化した輝度の値を用いて、
その動径方向の輝度のプロファイルから、所定の位置の輝度を算出してもよい。
また、動径方向の輝度のプロファイルを算出する際に、試料からの非弾性散乱等に起因
する輝度の成分を、バックグラウンドとして差し引くと、より精度の高い比較を行うこと
ができる。ここで非弾性散乱に起因する輝度の成分は、動径方向において極めてブロード
なプロファイルを取るため、バックグラウンドの輝度を直線近似で算出してもよい。例え
ば、対象となるピークの両側の裾に沿って直線を引き、その直線よりも低輝度側に位置す
る領域をバックグラウンドとして差し引くことができる。
ここでは、上述の方法によりバックグラウンドを差し引いたデータから、第１のスポッ
トの輝度、及び第１のスポットの位置から９０度回転させた位置の輝度を算出した。そし
て、第１のスポットの輝度を、第１のスポットから９０度回転させた位置の輝度で割った
値を、相対輝度Ｒとして求めた。
試料１乃至試料４のそれぞれについて、ビーム径を１００ｎｍとした条件で測定した電
子線回折パターンから、相対輝度Ｒを見積もった結果を図８に示す。
試料４では、２つの位置で輝度差が確認されず、相対輝度Ｒは１となっている。また相
対輝度は試料１、試料２、及び試料３の順で高くなっている。
例えば金属酸化物膜をトランジスタのチャネルが形成される半導体層に用いる場合には
、相対輝度Ｒが１倍よりも大きく１０倍以下、好ましくは１倍よりも大きく９倍以下、よ
り好ましくは１倍よりも大きく８倍以下、より好ましくは１．２倍以上８倍以下、さらに
好ましくは１．５倍以上６倍以下、さらに好ましくは２倍以上６倍以下、さらに好ましく
は、２倍以上４倍以下の範囲となる金属酸化物膜を用いることが好ましい。このような金
属酸化物膜を半導体層に用いることで、電気特性の高い安定性と、ゲート電圧が低い領域
での高い電界効果移動度を両立することができる。
〔配向性の揺らぎについて〕
金属酸化物膜に含まれる結晶部のうち、配向性を有する結晶部は、各々の配向が完全に
一致しているのではなく、配向方向に揺らぎが存在する。以下では、その配向方向の揺ら
ぎについて説明する。
配向方向の揺らぎは以下のようにして評価することができる。金属酸化物膜の断面に対
する電子線回折パターンを複数の箇所で測定し、得られた各像に対して、電子線回折パタ
ーンの中心及び第１のスポットを通る直線と、金属酸化物膜の膜厚方向との傾きを測定す
ることにより、各領域に存在する結晶部の配向方向のばらつきを見積もることができる。
ここでは、電子線のビーム径を１ｎｍとした条件で、電子線を膜面方向に平行な方向に
スキャンしながら電子線回折パターンを動画像として取得した。スキャンは約２５０ｎｍ
の距離を１００秒かけて行った。
図９に、試料１、試料２及び試料３について、撮像した動画像の一部の電子線回折パタ
ーンを示す。図９では、それぞれ９枚の電子線回折パターンを示しており、それぞれの間
隔は約１０秒である。
図９では、第１のスポットと電子線回折パターンの中心とを通る直線を破線で示してい
る。図９に示すように、観察する領域によって結晶部の配向方向にばらつきがあることが
確認される。
図１０には、図９に示した各電子線回折パターンから見積もった配向方向の分布図を示
している。横軸は撮像開始位置を原点としたときの距離であり、縦軸は各位置で測定した
配向方向の平均値を０度としたときの、それぞれの位置における配向方向の角度である。
ここでは、時計回りの向きを正として示している。図１０に示すように、各試料で配向方
向のばらつきの大きさにほとんど差はみられず、いずれの試料でも１０度未満の範囲に収
まっている。
金属酸化物膜中の、結晶部の配向方向は、電子線のビーム径を大きくした条件で測定し
た電子線回折パターン中における、スポットの円周方向の広がりによっても見積もること
ができる。電子線のビーム径を大きくし測定範囲を広げることにより、測定範囲に存在す
る結晶部の情報が平均化された電子線回折パターンが得られる。そのためスポットの円周
方向の広がりは、結晶部の配向方向のばらつきが大きくなるほど広くなる。またその輝度
の円周方向の分布は、特定の方向に配向している結晶部の存在割合を反映した分布となる
。
例えば図６（Ａ）に示すように、第１のスポットは完全な点（または円）形状ではなく
、円周方向に広がった、楕円形状に近い形状となっている。このスポットの円周方向の２
つの端部のそれぞれと、電子線回折パターンの中心点とを結んだ２つの直線の間の角度が
、結晶部の配向方向のばらつきを表している。第１のスポットの端部が不明瞭な場合には
、例えば第１のスポットの輝度の最も明るい点を基準として、１σまたは２σの位置を端
部とすればよい。また、第１のリングと第１のスポットの輝度の差が小さい場合などでは
、第１のスポットの輝度から第１のリングの輝度を差し引いた輝度分布をもとに見積もる
とよい。なお、この方法では、電子線回折パターンの測定条件によっては、輝度が高いほ
どスポットの広がりが大きくなり、実際の配向のばらつきよりも大きく見積もられる場合
がある。
例えば、電子線回折パターンの中心を中心とした第１のスポットの両端の中心角は、０
度以上４５度以下、好ましくは０度以上４０度以下、より好ましくは０度以上３５度以下
、さらに好ましくは０度以上３０度以下であるとよい。配向性が高いほど、金属酸化物膜
の電気特性の安定性が向上する。
［結晶部の存在割合］
金属酸化物膜中の結晶部の存在割合は、断面観察像を解析することで見積もることがで
きる。
画像解析の方法について、説明する。画像処理は、高分解能で撮像されたＴＥＭ像に対
して２次元高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ
）処理し、ＦＦＴ像を取得する。得られたＦＦＴ像に対し、周期性を有する範囲を残し、
それ以外を除去するマスク処理を施す。そしてマスク処理したＦＦＴ像を、２次元逆フー
リエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ
）処理し、ＦＦＴフィルタリング像を取得する。
これにより、結晶部のみを抽出した実空間像を得ることができる。ここで、残存した像
の面積の割合から、結晶部の存在割合を見積もることができる。また、画像処理に用いた
領域（元の像の面積ともいう）の面積から、残存した面積を差し引くことにより、結晶部
以外の部分の存在割合を見積もることができる。
図１１（Ａ）（Ｂ）に、それぞれ試料３と試料１における画像処理前の断面ＴＥＭ観察
像を示し、図１１（Ｃ）、（Ｄ）に、それぞれ画像処理後に得られた像を示す。画像処理
後の画像において、金属酸化物膜中の白く表示されている領域が、結晶部を含む領域に対
応する。
図１１（Ｃ）より、試料３における結晶部を含む領域を除く面積の割合は約２１．０％
であった。また図１１（Ｄ）より見積もった、試料１における配向性を有する結晶部を含
む領域を除く面積の割合は約３９．８％であった。
このように見積もられた、金属酸化物膜中の結晶部を除く部分の割合が、５％以上２０
％未満である場合、その金属酸化物膜は極めて結晶性の高い膜であり、電気特性の安定性
が高いため好ましい。また、金属酸化物膜中の結晶部を除く部分の割合が、２０％以上１
００％未満、好ましくは２０％以上９０％以下、より好ましくは２０％以上８０％以下、
さらに好ましくは２０％以上６０％以下、さらに好ましくは３０％以上５０％以下である
場合、その金属酸化物膜は配向性を有する結晶部と配向性を有さない結晶部が適度な割合
で混在し、電気特性の安定性と高移動度化を両立させることができる。
ここで、断面観察像、またはこの画像解析等により明瞭に確認できる結晶部を除く部分
のことを、Ｌａｔｅｒａｌ Ｇｒｏｗｔｈ Ｂｕｆｆｅｒ Ｒｅｇｉｏｎ（ＬＧＢＲ）と
呼称することもできる。また、透過電子顕微鏡（ＴＥＭ）による断面観察像において、Ｌ
ＧＢＲは密な部分と疎な部分とを有し、疎な部分は、横成長することで密な部分を互いに
結合しているように観察される。特に、ＬＧＢＲは、面方位が不規則であって、極めて微
細で且つ大きさの異なる結晶部が複数混在する領域である。当該結晶部の存在は、ビーム
径（プローブ径）が大きい（例えば２５ｎｍΦ以上、または５０ｎｍΦ以上）電子線回折
パターンにおいてはスポットが観察されず、且つビーム径（プローブ径）の極めて小さい
（例えば０．３ｎｍ以上且つ１０ｎｍΦ以下または５ｎｍ以下）電子線回折パターンにお
いてようやくスポットとして観察されることから理解でき、当該結晶部は極めて微細であ
る。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉ
ｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いることができる。球面収差補正機能を用いた高分
解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、
例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによ
って観察することができる。
［トランジスタの電気特性１］
以下では、上記試料１及び試料３の金属酸化物を用いて、トランジスタを作製し、その
電気特性を測定した結果について説明する。
トランジスタの構造は、実施の形態２で例示する図３６に示す構造を用いた。ここでは
それぞれ、半導体層の形成条件の異なる試料Ａ１、試料Ａ２の２種類の試料を作製した。
〔トランジスタの作製〕
まず、ガラス基板上に厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッ
タリング装置を用いて形成した。続いて当該導電膜をフォトリソグラフィ法により加工し
た。
次に、基板及び導電膜上に絶縁膜を４層積層して形成した。絶縁膜は、プラズマ化学気
相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜は、下から厚さ
５０ｎｍの窒化シリコン膜、厚さ３００ｎｍの窒化シリコン膜、厚さ５０ｎｍの窒化シリ
コン膜、厚さ５０ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
次に、絶縁膜上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工すること
で、半導体層を形成した。酸化物半導体膜１０８としては、厚さ４０ｎｍの酸化物半導体
膜を形成した。
試料Ａ１において、酸化物半導体膜に用いた金属酸化物膜は、試料１と同様の条件であ
る。すなわち、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量
２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６
Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形
成した。なお、酸素流量比は１０％である。厚さは約４０ｎｍとした。
試料Ａ２において、酸化物半導体膜に用いた金属酸化物膜は、試料３と同様の条件であ
る。すなわち、基板温度を１７０℃として、流量１４０ｓｃｃｍのアルゴンガスと、流量
６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６
Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形
成した。なお、酸素流量比は３０％である。厚さは約４０ｎｍとした。
次に、絶縁膜及び酸化物半導体層上に、絶縁膜を形成した。絶縁膜としては、厚さ１５
０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気下で、３
５０℃ １時間の熱処理とした。
次に、絶縁膜の所望の領域に開口部を形成した。開口部の形成方法としては、ドライエ
ッチング法を用いた。
次に、開口部を覆うように絶縁膜上に厚さ１００ｎｍの酸化物半導体膜を形成し、当該
酸化物半導体膜を島状に加工することで、導電膜を形成した。また、導電膜を形成後、続
けて、導電膜の下側に接する絶縁膜を加工することで、絶縁膜を形成した。
導電膜としては、厚さ１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導
体膜としては、２層の積層構造とした。１層目の酸化物半導体膜の成膜条件としては、基
板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャン
バー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金
属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗ
の交流電力を印加することで、膜厚が１０ｎｍになるように形成した。２層目の酸化物半
導体膜の成膜条件としては、基板温度を１７０℃として、流量１８０ｓｃｃｍのアルゴン
ガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、
圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲッ
ト（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加
することで、膜厚が９０ｎｍになるように形成した。
次に、酸化物半導体膜、絶縁膜、及び導電膜上からプラズマ処理を行った。当該プラズ
マ処理としては、ＰＥＣＶＤ装置を用い、基板温度を２２０℃とし、アルゴンガスと窒素
ガスとの混合ガス雰囲気下で行った。
次に、酸化物半導体膜、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、
厚さ１００ｎｍの窒化シリコン膜及び厚さ３００ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ
装置を用いて積層して形成した。
次に、形成した絶縁膜上にマスクを形成し、当該マスクを用いて絶縁膜に開口部を形成
した。
次に、開口部を充填するように、導電膜を形成し、当該導電膜を島状に加工することで
、ソース電極及びドレイン電極となる導電膜を形成した。当該導電膜としては、厚さ１０
ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて、それぞれ
形成した。
次に、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、厚さ１．５μｍの
アクリル系の感光性樹脂を用いた。
以上のようにして、２種類のトランジスタを作製した。
〔トランジスタの電気特性〕
次に、上記作製した試料Ａ１及び試料Ａ２のトランジスタのＩｄ－Ｖｇ特性を測定した
。
なお、トランジスタのＩｄ－Ｖｇ特性の測定条件としては、第１のゲート電極として機
能する導電膜に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート
電極として機能する導電膜に印加する電圧（Ｖｂｇ）ともいう）を、－１５Ｖから＋２０
Ｖまで０．２５Ｖのステップで印加した。また、ソース電極として機能する導電膜に印加
する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極
として機能する導電膜に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．
１Ｖ及び２０Ｖとした。
図１２（Ａ）、（Ｂ）に、それぞれ試料Ａ１、試料Ａ２のＩｄ－Ｖｇ特性結果を示す。
なお、図１２において、第１縦軸がＩｄ（Ａ）を、第２縦軸が電界効果移動度（μＦＥ（
ｃｍ２／Ｖｓ））を、横軸がＶｇ（Ｖ）を、それぞれ表す。また、図１２において、合計
５個のトランジスタのＩｄ－Ｖｇ特性結果を、それぞれ重ねて示している。
図１２（Ａ）、（Ｂ）に示すように、試料Ａ１、試料Ａ２共に良好な電気特性を示すこ
とが確認された。また、試料Ａ２と比べて試料Ａ１では、電界効果移動度が高いことが確
認できた。また特に、低いＶｇ（例えばＶｇが１０Ｖ以下）の範囲において、その傾向が
顕著である。
すなわち、本発明の一態様である、配向性の結晶部と配向性を有さない結晶部が混在し
た金属酸化物膜を、チャネルが形成される半導体層に用いたトランジスタは、高い電界効
果移動度を示すことが確認できた。特に、ゲート電圧が低い条件において、高い電界効果
移動度、高いドレイン電流を示すことが確認できた。
［酸素透過性の評価］
続いて、金属酸化物膜の酸素透過性の評価を行った結果について説明する。
ここでは、以下に示す３つの試料（試料Ｒｅｆ、試料Ｂ１、及び試料Ｂ２）を作製した
。なお試料Ｂ１は、上記試料１の金属酸化物膜を含む試料であり、試料Ｂ２は、上記試料
３の金属酸化物膜を含む試料である。
〔試料Ｒｅｆ〕
試料Ｒｅｆは、ガラス基板上に加熱により酸素を放出する酸化窒化シリコン膜を形成し
た試料である。
まずガラス基板上に酸化窒化シリコン膜を成膜した。酸化窒化シリコン膜は、成膜ガス
として流量１６０ｓｃｃｍのＳｉＨ４と、流量４０００ｓｃｃｍのＮ２Ｏの混合ガスを用
い、圧力２００Ｐａ、電力１５００Ｗ、基板温度２２０℃の条件で、プラズマＣＶＤ法に
より成膜した。酸化窒化シリコン膜の厚さは約４００ｎｍである。
続いて、窒素雰囲気下で３５０℃、１時間の熱処理を行った。
続いて、シリコンを含むインジウムスズ酸化物膜（ＩＴＳＯ膜）をスパッタリング法に
より成膜した。ＩＴＳＯ膜の厚さは、約５ｎｍである。
続いて、酸化窒化シリコン膜中に酸素添加処理を行った。当該酸素添加条件としては、
アッシング装置を用い、基板温度を１００℃とし、流量３００ｓｃｃｍの酸素ガスをチャ
ンバー内に導入し、圧力を２５．０６Ｐａとし、基板側にバイアスが印加されるように、
アッシング装置内に設置された平行平板の電極間に４７５０ＷのＲＦ電力を供給して行っ
た。
その後、インジウムスズ酸化物膜をウエットエッチング法により除去し、試料Ｒｅｆと
した。
〔試料Ｂ１〕
試料Ｂ１は、まず試料Ｒｅｆと同様の方法により、酸化窒化シリコン膜を成膜し、熱処
理を行い、インジウムスズ酸化物膜を成膜した後に除去した。
続いて、酸化窒化シリコン膜上に、上記試料１と同様の方法により厚さ約５ｎｍのＩＧ
ＺＯ膜を成膜し、試料Ｂ１とした。
〔試料Ｂ２〕
試料Ｂ２は、まず試料Ｒｅｆと同様の方法により、酸化窒化シリコン膜を成膜し、熱処
理を行い、インジウムスズ酸化物膜を成膜した後に除去した。
続いて、酸化窒化シリコン膜上に、上記試料３と同様の方法により厚さ約５ｎｍのＩＧ
ＺＯ膜を成膜し、試料Ｂ２とした。
〔ＴＤＳ測定〕
作製した３つの試料について、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓ
ｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により、酸素分子（質量電荷比（Ｍ／ｚ）
３２）の放出量を比較した。
図１３（Ａ）、（Ｂ）、（Ｃ）に、それぞれ試料Ｒｅｆ、試料Ｂ１、試料Ｂ２における
測定結果を示す。各図において縦軸は検出強度であり、横軸は基板温度である。
図１３（Ａ）に示すように、試料Ｒｅｆでは約１００℃から約３５０℃にかけて酸素分
子が放出されることが確認された。また試料Ｒｅｆでは、２５０℃付近にピークを有する
。
図１３（Ｂ）に示すように、試料Ｂ１では、約１５０℃から酸素が放出され始め、約３
５０℃付近にピークが観測され、さらに高温であっても酸素を放出し続けることが確認で
きた。すなわち、試料Ｂ１に用いた金属酸化物膜は、酸素を透過しやすい膜であると言え
る。
一方、図１３（Ｃ）に示すように、試料Ｂ２では約２００℃付近にピークを有する酸素
の放出プロファイルが認められるものの、試料Ｂ１と比較してその放出量は極めて低いこ
とが確認できた。
以上の結果から、配向性の結晶部と配向性を有さない結晶部が混在し、且つ配向性を有
する結晶部の存在割合が低い金属酸化物膜は、酸素が透過しやすい膜、言い換えると酸素
が拡散しやすい膜であることが確認できた。
［酸素の拡散の評価］
以下では、金属酸化物膜への酸素の拡散のしやすさを評価した結果について説明する。
ここでは、以下に示す２つの試料（試料Ｃ１、試料Ｃ２）を作製した。
〔試料Ｃ１〕
まずガラス基板上に、上記試料１と同様の方法により、厚さ約５０ｎｍの金属酸化物膜
を成膜した。
続いて、金属酸化物膜上に、厚さ約３０ｎｍの酸化窒化シリコン膜、厚さ約１００ｎｍ
の酸化窒化シリコン膜、厚さ約２０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ法によ
り積層して形成した。
その後、窒素雰囲気下で３５０℃、１時間の熱処理を行った。
続いて、厚さ５ｎｍのインジウムスズ酸化物膜をスパッタリング法により成膜した。
続いて、酸化窒化シリコン膜中に酸素添加処理を行った。当該酸素添加条件としては、
アッシング装置を用い、基板温度を４０℃とし、流量１５０ｓｃｃｍの酸素ガス（１６Ｏ
）と、流量１００ｓｃｃｍの酸素ガス（１８Ｏ）とをチャンバー内に導入し、圧力を１５
Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平
板の電極間に４５００ＷのＲＦ電力を６００ｓｅｃ供給して行った。なお、酸素ガス（１
８Ｏ）を用いた理由としては、酸化窒化シリコン膜中に酸素（１６Ｏ）が主成分レベルで
含有されているため、酸素添加処理によって、添加される酸素を正確に測定するためであ
る。
続いて、厚さ約１００ｎｍの窒化シリコン膜をプラズマＣＶＤ法により成膜した。
その後、窒素雰囲気下にて、４５０℃、１時間の熱処理を行い、試料Ｃ１とした。
〔試料Ｃ２〕
試料Ｃ２は、試料Ｃ１の金属酸化物膜の成膜条件を異ならせた試料である。試料Ｃ２は
、上記試料３と同様の方法により、厚さ約５０ｎｍの金属酸化物膜を成膜した。
〔ＳＩＭＳ分析〕
試料Ｃ１及び試料Ｃ２について、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により、１８Ｏの濃度を測定した。図１４に、その結果
を示す。ここでは、ガラス基板（ｇｌａｓｓと表記）、金属酸化物膜（ＩＧＺＯと表記）
、及び酸化窒化シリコン膜（ＳｉＯＮと表記）を含む領域の分析結果を示している。なお
、ここで示す結果は、基板側から（ＳＳＤＰ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔ
ｈ Ｐｒｏｆｉｌｅ）－ＳＩＭＳともいう）分析した結果である。
試料Ｃ１、試料Ｃ２共に酸化窒化シリコン膜中に１８Ｏが拡散していること、及び金属
酸化物膜中にも１８Ｏが拡散していることが確認できた。試料Ｃ１と試料Ｃ２を比較する
と、試料Ｃ２の方がより深い位置まで１８Ｏが拡散していることが確認できる。試料Ｃ１
では約２５ｎｍの深さまで拡散している。
以上の結果から、配向性の結晶部と配向性を有さない結晶部が混在し、且つ配向性を有
する結晶部の存在割合が低い金属酸化物膜は、酸素が透過しやすい膜、言い換えると酸素
が拡散しやすい膜であることが確認できた。
［酸化物半導体膜に酸素を供給する概念について］
次に、図１５乃至図２２に示すモデル図及び計算結果をもとに、金属酸化物膜中に酸素
を供給するための概念について、以下説明を行う。
ここでは、金属酸化物膜の一例として、ＩＧＺＯ膜における、過剰酸素（化学量論比を
満たす酸素よりも多くの酸素）及び酸素欠損の移動のしやすさについて説明する。
また、本実施の形態においては、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２となるＩＧ
ＺＯ膜の一つのＩｎ－Ｏ面に過剰酸素または酸素欠損が一つ存在するモデルを構造最適化
によって作成し、ＮＥＢ（Ｎｕｄｇｅｄ Ｅｌａｓｔｉｃ Ｂａｎｄ）法を用いて最小エ
ネルギー経路に沿った中間構造に対するエネルギーをそれぞれ計算した。
また、計算としては、密度汎関数理論（ＤＦＴ）に基づく計算プログラムソフト「Ｏｐ
ｅｎＭＸ」を用いた。計算に用いたパラメータとしては、基底関数には、擬原子局在基底
関数を用いた。なお、基底関数は、分極基底系ＳＴＯ（Ｓｌａｔｅｒ Ｔｙｐｅ Ｏｒｂ
ｉｔａｌ）に分類される。汎関数には、ＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ－Ｇｒ
ａｄｉｅｎｔ－Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ－Ｂｕｒｋｅ－Ｅｒｎｚｅｒ
ｈｏｆ）を用いた。また、カットオフエネルギーは、２００Ｒｙとした。また、サンプリ
ングｋ点は、５×５×３とした。
また、過剰酸素の移動のしやすさについての計算では、計算モデル内に存在する原子の
数を８５個とし、酸素欠損の移動のしやすさについての計算では、計算モデル内に存在す
る原子の数を８３個とした。
なお、過剰酸素の移動のしやすさ、または酸素欠損の移動のしやすさは、過剰酸素また
は酸素欠損が各々のサイトへ移動する際に越えることを要するエネルギーバリアの高さＥ
ｂを計算することにより評価した。すなわち、移動に際して越えるエネルギーバリアの高
さＥｂが高ければ移動しにくく、エネルギーバリアの高さＥｂが低ければ移動しやすい。
（過剰酸素の移動について）
まず、過剰酸素の移動について説明する。原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２と
なるＩＧＺＯ膜の一つのＩｎ－Ｏ面に過剰酸素が一つ存在するモデルを、図１５乃至図１
８に示す。
〔（１）過剰酸素の第１の遷移〕
図１５（Ａ）は、ＩＧＺＯ膜のモデル図であり、図１５（Ｂ）は、図１５（Ａ）に示す
領域ａ１の拡大図のモデル図であり、図１５（Ｃ）は、図１５（Ｂ）に示すモデル図から
、過剰酸素が遷移する様子を表したモデル図である。なお、図１５（Ｂ）から図１５（Ｃ
）への遷移を、過剰酸素の第１の遷移とする。また、過剰酸素の第１の遷移は、過剰酸素
がＩｎＯ２層から（Ｇａ，Ｚｎ）Ｏ層へ拡散する遷移である。
〔（２）過剰酸素の第２の遷移〕
図１６（Ａ）は、ＩＧＺＯ膜のモデル図であり、図１６（Ｂ）は、図１６（Ａ）に示す
領域ａ２の拡大図のモデル図であり、図１６（Ｃ）は、図１６（Ｂ）に示すモデル図から
、過剰酸素が遷移する様子を表したモデル図である。なお、図１６（Ｂ）から図１６（Ｃ
）への遷移を、過剰酸素の第２の遷移とする。また、過剰酸素の第２の遷移は、過剰酸素
が第１の（Ｇａ，Ｚｎ）Ｏ層から第２の（Ｇａ，Ｚｎ）Ｏ層へ拡散する遷移である。
〔（３）過剰酸素の第３の遷移〕
図１７（Ａ）は、ＩＧＺＯ膜のモデル図であり、図１７（Ｂ）は、図１７（Ａ）に示す
領域ａ３の拡大図のモデル図であり、図１７（Ｃ）は、図１７（Ｂ）に示すモデル図から
、過剰酸素が遷移する様子を表したモデル図である。なお、図１７（Ｂ）から図１７（Ｃ
）への遷移を過剰酸素の第３の遷移とする。また、過剰酸素の第３の遷移は、過剰酸素が
Ｉｎ層に沿って拡散する遷移である。
〔（４）過剰酸素の第４の遷移〕
図１８（Ａ）は、ＩＧＺＯ膜のモデル図であり、図１８（Ｂ）は、図１８（Ａ）に示す
領域ａ４の拡大図のモデル図であり、図１８（Ｃ）は、図１８（Ｂ）に示すモデル図から
、過剰酸素が遷移する様子を表したモデル図である。なお、図１８（Ｂ）から図１８（Ｃ
）への遷移を過剰酸素の第４の遷移とする。また、過剰酸素の第４の遷移は、過剰酸素が
Ｉｎ層を乗り越えて拡散する遷移である。
なお、図１５（Ｂ）（Ｃ）、図１７（Ｂ）（Ｃ）、及び図１８（Ｂ）（Ｃ）中の”１”
と表記されている酸素原子を第１の酸素原子とよぶ。図１５（Ｂ）（Ｃ）、図１７（Ｂ）
（Ｃ）、及び図１８（Ｂ）（Ｃ）中の”２”と表記されている酸素原子を第２の酸素原子
とよぶ。図１６（Ｂ）（Ｃ）、図１７（Ｂ）（Ｃ）、及び図１８（Ｂ）（Ｃ）中の”３”
と表記されている酸素原子を第３の酸素原子とよぶ。図１６（Ｂ）（Ｃ）中の”４”と表
記されている酸素原子を第４の酸素原子とよぶ。
過剰酸素の移動のしやすさの計算結果を図１９に示す。なお、図１９においては、上述
の４つの遷移形態について計算し、横軸を過剰酸素の移動の経路長とし、縦軸を図１５乃
至図１８の（Ｂ）に示す状態のエネルギーに対する、移動に要するエネルギーとしている
。
図１９に示すように、過剰酸素の第１の遷移のエネルギーバリアの高さＥｂの最大値（
Ｅｂｍａｘ）は、０．６２ｅＶであり、過剰酸素の第２の遷移のエネルギーバリアの高さ
Ｅｂの最大値（Ｅｂｍａｘ）は、０．２９ｅＶであり、過剰酸素の第３の遷移のエネルギ
ーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、０．５３ｅＶであり、過剰酸素の第４の
遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、２．３８ｅＶである。そ
のため、過剰酸素の第１の遷移乃至第３の遷移では、過剰酸素の第４の遷移よりもエネル
ギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）が低い。そのため、過剰酸素の第１の遷移
乃至第３の遷移に要するエネルギーは、過剰酸素の第４の遷移に要するエネルギーよりも
小さく、過剰酸素の第１の遷移乃至第３の遷移のほうが過剰酸素の第４の遷移よりも起こ
りやすいといえる。
すなわち、図１５（Ｂ）、図１７（Ｂ）、及び図１８（Ｂ）のモデルに示す第１の酸素
原子は、図１８（Ｂ）（Ｃ）に示ように、第３の酸素原子を押し出す方向よりも、図１５
（Ｂ）（Ｃ）及び図１７（Ｂ）（Ｃ）に示すように、第２の酸素原子を押し出す方向に移
動しやすい。
また、図１６（Ｂ）のモデルに示す第３の酸素原子は、図１６（Ｃ）に示すように、第
４の酸素原子を押し出す方向に移動しやすい。したがって、酸素原子は、インジウム原子
の層を乗り越えて移動するよりもインジウム原子の層に沿って移動しやすいといえる。ま
た、酸素原子は、インジウム原子の層を乗り越えて移動するよりも、ＩｎＯ２層から（Ｇ
ａ，Ｚｎ）Ｏ層へ、及び第１の（Ｇａ，Ｚｎ）Ｏ層から第２の（Ｇａ，Ｚｎ）Ｏ層へ移動
しやすいといえる。
〔酸素欠損の移動について〕
次に、酸素欠損の移動について説明する。原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２と
なるＩＧＺＯ膜の一つのＩｎ－Ｏ面に酸素欠損が一つ存在するモデルを、図２０及び図２
１に示す。
〔（５）酸素欠損の第１の遷移〕
図２０（Ａ）は、ＩＧＺＯ膜のモデル図であり、図２０（Ｂ）は、図２０（Ａ）に示す
領域ａ５の拡大図のモデル図であり、図２０（Ｃ）は、図２０（Ｂ）に示すモデル図から
、酸素欠損が遷移する様子を表したモデル図である。なお、図２０（Ｂ）から図２０（Ｃ
）への遷移を酸素欠損の第１の遷移とする。また、酸素欠損の第１の遷移は、酸素欠損が
Ｉｎ層に沿って拡散する遷移である。
〔（６）酸素欠損の第２の遷移〕
図２１（Ａ）は、ＩＧＺＯ膜のモデル図であり、図２１（Ｂ）は、図２１（Ａ）に示す
領域ａ６の拡大図のモデル図であり、図２１（Ｃ）は、図２１（Ｂ）に示すモデル図から
、酸素欠損が遷移する様子を表したモデル図である。なお、図２１（Ｂ）から図２１（Ｃ
）への遷移を酸素欠損の第２の遷移とする。また、酸素欠損の第２の遷移は、酸素欠損が
Ｉｎ層を乗り越えて拡散する遷移である。
なお、図２０（Ｂ）（Ｃ）及び図２１（Ｂ）（Ｃ）中の点線の丸は、酸素欠損を表して
いる。
酸素欠損の移動のしやすさの計算結果を図２２に示す。なお、図２２においては、上述
の２つの遷移形態について計算し、横軸を酸素欠損の移動の経路長とし、縦軸を図２０及
び図２１の（Ｂ）に示す状態のエネルギーに対する、移動に要するエネルギーとしている
。
図２２に示すように、酸素欠損の第１の遷移のエネルギーバリアの高さＥｂの最大値（
Ｅｂｍａｘ）は、１．８１ｅＶであり、酸素欠損の第２の遷移のエネルギーバリアの高さ
Ｅｂの最大値（Ｅｂｍａｘ）は、４．１０ｅＶである。酸素欠損の第１の遷移では、酸素
欠損の第２の遷移よりもエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）が低い。こ
のため、酸素欠損の第１の遷移に要するエネルギーは、酸素欠損の第２の遷移に要するエ
ネルギーよりも小さい。すなわち、酸素欠損の第１の遷移のほうが、酸素欠損の第２の遷
移よりも起こりやすいといえる。
したがって、先に説明する過剰酸素の移動と同様に、酸素欠損もインジウム原子の層を
乗り越えて移動するよりもインジウム原子の層に沿って移動しやすいといえる。
〔遷移の温度依存性について〕
次に、上述の６つの遷移形態の起こりやすさを別の側面から比較するために、これらの
遷移の温度依存性について、以下説明する。
これらの遷移の温度依存性としては、単位時間あたりの移動頻度により比較する。ここ
で、ある温度における移動頻度Ｚ（回／秒）は、化学的に安定な位置における酸素原子の
振動数Ｚｏ（回／秒）を用いると、以下式で表される。
なお、数式（１）において、Ｅｂｍａｘは各遷移におけるエネルギーバリアの高さＥｂ
の最大値を、ｋはボルツマン定数を、Ｔは絶対温度を、Ｚｏは安定位置における原子の振
動数を、それぞれ表す。なお、典型的なデバイ振動数では、Ｚｏ＝１．０×１０１３（回
／秒）であるため、本実施の形態においては、Ｚｏ＝１．０×１０１３（回／秒）を計算
に用いる。
Ｔ＝３００Ｋ（２７℃）の場合のＺは、以下の通りである。
（１）過剰酸素の第１の遷移 Ｔ＝３００ＫにおいてＺ＝３．９×１０２（回／秒）
（２）過剰酸素の第２の遷移 Ｔ＝３００ＫにおいてＺ＝１．２×１０８（回／秒）
（３）過剰酸素の第３の遷移 Ｔ＝３００ＫにおいてＺ＝１．２×１０４（回／秒）
（４）過剰酸素の第４の遷移 Ｔ＝３００ＫにおいてＺ＝１．０×１０－２７（回／秒）
（５）酸素欠損の第１の遷移 Ｔ＝３００ＫにおいてＺ＝４．３×１０－１８（回／秒）
（６）酸素欠損の第２の遷移 Ｔ＝３００ＫにおいてＺ＝１．４×１０－５６（回／秒）
また、Ｔ＝７２３Ｋ（４５０℃）の場合のＺは、以下の通りである。
（１）過剰酸素の第１の遷移 Ｔ＝７２３ＫにおいてＺ＝４．８×１０８（回／秒）
（２）過剰酸素の第２の遷移 Ｔ＝７２３ＫにおいてＺ＝９．２×１０１０（回／秒）
（３）過剰酸素の第３の遷移 Ｔ＝７２３ＫにおいてＺ＝２．０×１０９（回／秒）
（４）過剰酸素の第４の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５×１０－４（回／秒）
（５）酸素欠損の第１の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５（回／秒）
（６）酸素欠損の第２の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５×１０－１６（回／秒）
上記の通り、過剰酸素は、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、インジウ
ム原子の層を乗り越えて移動するよりもインジウム原子の層に沿って移動しやすいといえ
る。また、酸素欠損も、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、インジウム原
子の層を乗り越えて移動するよりもインジウム原子の層に沿って移動しやすいといえる。
また、Ｔ＝３００Ｋにおいて、インジウム原子の層に沿った過剰酸素の移動、ＩｎＯ２
層から（Ｇａ，Ｚｎ）Ｏ層への過剰酸素の移動、及び第１の（Ｇａ，Ｚｎ）Ｏ層から第２
の（Ｇａ，Ｚｎ）Ｏ層への過剰酸素の移動は起こりやすいが、他の遷移形態は起こりにく
い。Ｔ＝７２３Ｋにおいては、上記過剰酸素の移動のみならず、インジウム原子の層に沿
う酸素欠損の移動も起こりやすいが、過剰酸素についても酸素欠損についてもインジウム
原子の層を乗り越えての移動が困難である。
なお、上記の説明においては、過剰酸素または酸素欠損がインジウム原子の層を乗り越
える場合について説明したが、酸化物半導体膜に含まれるインジウム以外の他の金属につ
いても同様である。
以上のように、過剰酸素及び酸素欠損についてもインジウム原子の層を乗り越えての移
動、別言すると、過剰酸素及び酸素欠損としては、ｃ軸方向での移動が困難である。
［金属酸化物膜の酸素の拡散のしやすさ、及び膜中の不純物の低減方法について］
以上の結果は、配向性を有する結晶部の存在割合（密度）が高いほど、厚さ方向へ酸素
が拡散しにくく、当該密度が低いほど厚さ方向へ酸素が拡散しやすいことを示している。
この金属酸化物膜における酸素の拡散のしやすさについて、以下のように考察することが
できる。
すなわち、配向性を有する結晶部と、配向性を有さない極微細な結晶部が混在している
金属酸化物膜において、断面観察像で明瞭に観察できる結晶部以外の部分（ＬＧＢＲ）は
、酸素が拡散しやすい部分、すなわち酸素の拡散経路になりうる。したがって、配向性を
有する結晶部にも、ＬＧＢＲを介して酸素が供給されやすくなるため、膜中の酸素欠損量
を低減することができると考えられる。
例えば、金属酸化物膜に接して酸素を放出しやすい酸化物膜を設け、加熱処理を施すこ
とにより、当該酸化物膜から放出される酸素は、ＬＧＢＲにより金属酸化物膜の膜厚方向
に拡散する。そして、ＬＧＢＲを経由して、配向性を有する結晶部に横方向から酸素が供
給されうる。これにより、金属酸化物膜の配向性を有する結晶部、及びこれ以外の領域に
、十分に酸素が行き渡り、膜中の酸素欠損を効果的に低減することができる。
ここで、金属酸化物膜中に、金属原子と結合していない水素原子が存在すると、これと
酸素原子が結合し、ＯＨが形成され、固定化してしまうと考えられる。そこで、成膜時に
低温で成膜することで金属酸化物膜中に酸素欠損（Ｖｏ）に水素原子がトラップされた状
態（ＶｏＨと呼ぶ）を一定量（例えば１×１０１７ｃｍ－３程度）形成することで、ＯＨ
が生成されることを抑制する。またＶｏＨは、キャリアを生成するため、金属酸化物膜中
にキャリアが一定量存在する状態となる。これにより、キャリア濃度が高められた金属酸
化物膜を形成できる。また成膜時には、酸素欠損も同時に形成されるが、当該酸素欠損は
、上述のようにＬＧＢＲを介して酸素を導入することにより低減することができる。この
ような方法により、キャリア濃度が比較的高く、且つ酸素欠損が十分に低減された金属酸
化物膜を形成することができる。
また、配向性を有する結晶部以外の領域は、成膜時に配向性を有さない極めて微細な結
晶部を構成するため、金属酸化物膜には明瞭な結晶粒界は確認できない。また当該微細な
結晶部は、配向性を有する複数の結晶部の間に位置する。当該微細な結晶部は、成膜時の
熱により横方向に成長することで、隣接する配向性を有する結晶部と結合する。また当該
微小な結晶部はキャリアを発生する領域としても機能する。これにより、このような構成
を有する金属酸化物膜は、トランジスタに適用することでその電界効果移動度を著しく向
上させることができると考えられる。
また金属酸化物膜を形成し、その上に酸化シリコン膜などの酸化物絶縁膜を成膜した後
に、酸素雰囲気でのプラズマ処理を行うことが好ましい。このような処理により、膜中に
酸素を供給すること以外に、水素濃度を低減することができる。例えば、プラズマ処理中
に、同時にチャンバー内に残存するフッ素も金属酸化物膜中にドープされる場合がある。
フッ素はマイナスの電荷を帯びたフッ素原子として存在し、プラスの電荷を帯びた水素原
子とクーロン力により結合し、ＨＦが生成される。ＨＦは当該プラズマ処理中に金属酸化
物膜外へ放出され、その結果として、金属酸化物膜中の水素濃度を低減することができる
。また、プラズマ処理において、酸素原子と水素とが結合してＨ２Ｏとして膜外へ放出さ
れる場合もある。
また、金属酸化物膜に酸化シリコン膜（または酸化窒化シリコン膜）が積層された構成
を考える。酸化シリコン膜中のフッ素などのハロゲン元素は、膜中の水素と結合し、電気
的に中性であるＨＦとして存在しうるため、金属酸化物膜の電気特性に影響を与えない。
なお、Ｓｉ－Ｆ結合が生じる場合もあるがこれも電気的に中性となる。また酸化シリコン
膜中のＨＦは、酸素の拡散に対して影響しないと考えられる。
以上のようなメカニズムにより、金属酸化物膜中の酸素欠損が低減され、且つ膜中の金
属原子と結合していない水素が低減されることにより、信頼性を高めることができると考
えられる。また金属酸化物膜のキャリア濃度が一定以上であることで、電気特性が向上す
ると考えられる。
［ＥＳＲによる評価］
以下では、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎ
ｃｅ）を用いて金属酸化物膜中の欠陥準位について調べた結果について説明する。
金属酸化物膜の欠陥準位は、ＥＳＲにより評価することができる。ＥＳＲとは、試料の
置かれた空間に磁場を発生させ、試料にマイクロ波を照射する分析手法である。磁束密度
（Ｈ０）及び／又はマイクロ波の振動数（ｖ）を変化させていき、試料がマイクロ波を吸
収したときの振動数（ｖ）及び磁束密度（Ｈ０）から式ｇ＝ｈｖ／μＢＨ０を用いてｇ値
というパラメータが得られる。なお、ｈはプランク定数であり、μＢはボーア磁子であり
、どちらも定数である。
ＥＳＲによって計測されるシグナルにおいて、ｇ値が１．９３付近（１．８９以上１．
９６以下の範囲）のシグナルに対応するスピン密度が酸素欠損（ＶＯ）の存在量に対応す
る。
以下では、下記２つの試料（試料Ｄ１、Ｄ２）を作製して評価を行った。ＥＳＲ測定は
、金属酸化物膜を成膜した後の工程で計３回実施した。
〔試料の作製〕
まず、石英基板上に金属酸化物膜を成膜した。試料Ｄ１では、上記試料１と同様の方法
により厚さ約４０ｎｍの金属酸化物膜を成膜した。試料Ｄ２では、上記試料２と同様の方
法により、厚さ約４０ｎｍの金属酸化物膜を成膜した。
この段階で１回目のＥＳＲ測定を行った。
続いて、金属酸化物膜上に、厚さ約３０ｎｍの酸化窒化シリコン膜、厚さ約１００ｎｍ
の酸化窒化シリコン膜、厚さ約２０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ法によ
り積層して形成した。
この段階で、２回目のＥＳＲ測定を行った。
その後、窒素雰囲気下で３５０℃、１時間の熱処理を行った。
続いて、厚さ１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜とし
ては、２層の積層構造とした。１層目の酸化物半導体膜の成膜条件としては、基板温度を
１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に
導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物
ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電
力を印加することで、膜厚が１０ｎｍになるように形成した。２層目の酸化物半導体膜の
成膜条件としては、基板温度を１７０℃として、流量１８０ｓｃｃｍのアルゴンガスと、
流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０
．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ
：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加すること
で、膜厚が９０ｎｍになるように形成した。
続いて、厚さ約１００ｎｍの窒化シリコン膜をプラズマＣＶＤ法により成膜した。
その後、窒素雰囲気下で２５０℃、１時間の熱処理を行った。
続いて、窒化シリコン膜と、その直下の２層の酸化物半導体膜をウエットエッチングに
より除去した。
この段階で、３回目のＥＳＲ測定を行った。
〔ＥＳＲ測定結果〕
図２３に、ｇ値が１．９付近に現れるシグナルにおけるスピン密度の結果を示す。各試
料において、左から順に１回目、２回目、３回目に測定した結果を示している。
いずれの試料においても、金属酸化物膜を成膜した直後に測定した１回目の測定結果で
は、スピン密度は測定下限以下であった。また酸化窒化シリコン膜を成膜した直後の２回
目の測定では、スピン密度が上昇した。これは、酸化窒化シリコン膜の成膜時の、金属酸
化物膜へのダメージが金属酸化物膜中の酸素欠損を増大している結果であると推察される
。一方、酸化物半導体膜の成膜、及び加熱処理によって、再びスピン密度が検出下限以下
となっている。このことは、酸化物半導体膜の成膜、及びその後の加熱処理により、金属
酸化物中の酸素欠損が低減されていることを示唆する。
また、試料Ｄ１と試料Ｄ２を比較すると、酸化窒化シリコン膜の成膜直後のスピン密度
は、試料Ｄ２よりも試料Ｄ１の方が高い傾向が確認された。しかしながら、試料Ｄ１でも
その後の酸化物半導体膜の成膜や加熱処理によって十分に酸素欠損を低減できていること
が分かる。
［ＣＰＭによる評価］
以下では、一定電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ
Ｍｅｔｈｏｄ）により、金属酸化物膜中の欠陥準位について評価を行った。
ＣＰＭ測定は、試料に設けられた２電極間に電圧を印加した状態で光電流値が一定とな
るように端子間の試料面に照射する光量を調整し、照射する光量から吸収係数を導出する
ことを各波長にて行うものである。ＣＰＭ測定において、試料に欠陥があるとき、欠陥の
存在する準位に応じたエネルギー（波長より換算）における吸収係数が増加する。この吸
収係数の増加分に定数を掛けることにより、試料の深い欠陥準位密度（以下、ｄＤＯＳと
も記す）を導出することができる。
ＣＰＭ測定によって得られた吸収係数のカーブからバンドの裾に起因するアーバックテ
ールと呼ばれる吸収係数分を取り除くことにより、欠陥準位による吸収係数を以下の式か
ら算出することができる。なお、α（Ｅ）は、各エネルギーにおける吸収係数を表し、α
ｕは、アーバックテールによる吸収係数を表す。
〔試料の作製〕
以下では、下記２つの試料（試料Ｅ１、試料Ｅ２）を作製して評価を行った。
まず、ガラス基板上に金属酸化物膜を成膜した。試料Ｅ１では、上記試料１と同様の方
法により厚さ約１００ｎｍの金属酸化物膜を成膜した。試料Ｅ２では、上記試料２と同様
の方法により、厚さ約１００ｎｍの金属酸化物膜を成膜した。
続いて、金属酸化物膜上に、厚さ約３０ｎｍの酸化窒化シリコン膜、厚さ約１００ｎｍ
の酸化窒化シリコン膜、厚さ約２０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ法によ
り積層して形成した。
その後、窒素雰囲気下で３５０℃、１時間の熱処理を行った。
続いて、厚さ１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜とし
ては、２層の積層構造とした。１層目の酸化物半導体膜の成膜条件としては、基板温度を
１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に
導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物
ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電
力を印加することで、膜厚が１０ｎｍになるように形成した。２層目の酸化物半導体膜の
成膜条件としては、基板温度を１７０℃として、流量１８０ｓｃｃｍのアルゴンガスと、
流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０
．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ
：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加すること
で、膜厚が９０ｎｍになるように形成した。
その後、窒素と酸素との混合ガス雰囲気下で、３５０℃ １時間の熱処理とした。
その後、酸化物半導体膜をウエットエッチング法によりエッチングして除去した。
続いて、酸化窒化シリコン膜を成膜した。酸化窒化シリコン膜は、成膜ガスとして流量
１６０ｓｃｃｍのＳｉＨ４と、流量４０００ｓｃｃｍのＮ２Ｏの混合ガスを用い、圧力２
００Ｐａ、電力１５００Ｗ、基板温度２２０℃の条件で、プラズマＣＶＤ法により成膜し
た。酸化窒化シリコン膜の厚さは約４００ｎｍである。
続いて、酸化窒化シリコン膜にフォトリソグラフィ法により開口部を形成した。
続いて、スパッタリング法により厚さ約５０ｎｍのＴｉ膜、厚さ約４００ｎｍのＡｌ膜
、及び厚さ約１００ｎｍのＴｉ膜の積層膜を成膜した。その後、当該積層膜をフォトリソ
グラフィ法により加工し、電極を形成した。
その後、窒素雰囲気下で２５０℃、１時間の熱処理を行った。
以上の工程により試料Ｅ１及び試料Ｅ２とした。
〔ＣＰＭ評価結果〕
図２４（Ａ）（Ｂ）に、それぞれ試料Ｅ１及び試料Ｅ２についてＣＰＭ測定を行った結
果を示す。横軸は光エネルギーを表し、縦軸は吸収係数を表す。また各図に示す太線は、
各試料の吸収係数のカーブを示し、点線は接線を示し、細線は光学的に測定した吸収係数
を示す。
図２４（Ａ）から見積もった試料Ｅ１のアーバックテールの値は、６８．６３ｍｅＶで
あり、吸収係数のカーブからアーバックテール起因の吸収係数を除いた吸収係数、すなわ
ち欠陥に起因する吸収係数の値は、１．３６×１０－３ｃｍ－１であった。一方、図２４
（Ｂ）から見積もった試料Ｅ２のアーバックテールの値は、６８．７０ｍｅＶであり、欠
陥に起因する吸収係数の値は、１．２１×１０－３ｃｍ－１であった。
以上の結果から、試料１の金属酸化物膜と試料２の金属酸化物膜で、欠陥準位に明確な
差は見られていないことが分かった。
［トランジスタ特性を用いた欠陥準位の評価］
金属酸化物の欠陥準位は、金属酸化物膜を半導体層として用いたトランジスタの電気特
性からも見積もることができる。以下ではトランジスタの界面準位の密度を評価し、その
界面準位の密度に加え、界面準位にトラップされる電子数Ｎｔｒａｐを考慮した場合にお
いて、サブスレッショルドリーク電流を予測する方法について説明する。
界面準位にトラップされる電子数Ｎｔｒａｐは、例えば、トランジスタのドレイン電流
－ゲート電圧（Ｉｄ－Ｖｇ）の実測と、ドレイン電流－ゲート電圧（Ｉｄ－Ｖｇ）特性の
計算値とを比較することによって、評価することができる。
図２５に、ソース電圧Ｖｓ＝０Ｖ、ドレイン電圧Ｖｄ＝０．１Ｖにおける、計算によっ
て得られた理想的なＩｄ－Ｖｇ特性と、トランジスタにおける実測のＩｄ－Ｖｇ特性と、
を示す。なお、トランジスタの測定結果のうち、ドレイン電流Ｉｄの測定が容易な１×１
０－１３Ａ以上の値のみプロットした。
計算で求めた理想的なＩｄ－Ｖｇ特性と比べて、実測のＩｄ－Ｖｇ特性はゲート電圧Ｖ
ｇに対するドレイン電流Ｉｄの変化が緩やかとなる。これは、伝導帯下端のエネルギー（
Ｅｃと表記する。）の近くに位置する浅い界面準位に電子がトラップされたためと考えら
れる。ここでは、フェルミ分布関数を用いて、浅い界面準位へトラップされる（単位面積
、単位エネルギーあたりの）電子数Ｎｔｒａｐを考慮することで、より厳密に界面準位の
密度Ｎｉｔを見積もることができる。
まず、図２６に示す模式的なＩｄ－Ｖｇ特性を用いて界面トラップ準位にトラップされ
る電子数Ｎｔｒａｐの評価方法について説明する。破線は計算によって得られるトラップ
準位のない理想的なＩｄ－Ｖｇ特性を示す。また、破線において、ドレイン電流がＩｄ１
からＩｄ２に変化するときのゲート電圧Ｖｇの変化をΔＶｉｄとする。また、実線は、実
測のＩｄ－Ｖｇ特性を示す。実線において、ドレイン電流がＩｄ１からＩｄ２に変化する
ときのゲート電圧Ｖｇの変化をΔＶｅｘとする。ドレイン電流がＩｄ１、Ｉｄ２のときの
着目する界面における電位はそれぞれφｉｔ１、φｉｔ２とし、その変化量をΔφｉｔと
する。
図２６において、実測は計算よりも傾きが小さいため、ΔＶｅｘは常にΔＶｉｄよりも
大きいことがわかる。このとき、ΔＶｅｘとΔＶｉｄの差が、浅い界面準位に電子をトラ
ップすることに要した電位差を表す。したがって、トラップされた電子による電荷の変化
量ΔＱｔｒａｐは以下の式（１）で表すことができる。
Ｃｔｇは面積当たりの絶縁体と半導体の合成容量となる。また、ΔＱｔｒａｐは、トラ
ップされた（単位面積、単位エネルギーあたりの）電子数Ｎｔｒａｐを用いて、式（２）
で表すこともできる。なお、ｑは電気素量である。
式（１）と式（２）とを連立させることで式（３）を得ることができる。
次に、式（３）のΔφｉｔについてゼロの極限を取ることで、式（４）を得ることがで
きる。
即ち、理想的なＩｄ－Ｖｇ特性、実測のＩｄ－Ｖｇ特性および式（４）を用いて、界面
においてトラップされた電子数Ｎｔｒａｐを見積もることができる。なお、ドレイン電流
との界面における電位の関係については、上述のデバイスシミュレータを用いた計算によ
って求めることができる。
また、単位面積、単位エネルギーあたりの電子数Ｎｔｒａｐと界面準位の密度Ｎｉｔは
式（５）のような関係にある。
ここで、ｆ（Ｅ）はフェルミ分布関数である。式（４）から得られたＮｔｒａｐを式（
５）でフィッティングすることで、Ｎｉｔは決定される。このＮｉｔを設定したデバイス
シミュレータを用いた計算により、Ｉｄ＜０．１ｐＡを含む伝達特性を得ることができる
。
次に、図２５に示す実測のＩｄ－Ｖｇ特性に式（４）を適用し、Ｎｔｒａｐを抽出した
結果を図２７に○印で示す。ここで、図２７の縦軸は半導体の伝導帯下端Ｅｃからのフェ
ルミエネルギーＥｆである。破線を見るとＥｃのすぐ下の位置に極大値となっている。式
（５）のＮｉｔとして、式（６）のテール分布を仮定すると図２７の破線のように非常に
良くＮｔｒａｐをフィッティングでき、フィッティングパラメータとして、ピーク値Ｎｔ
ａ＝１．６７×１０１３ｃｍ－２／ｅＶ、特性幅Ｗｔａ＝０．１０５ｅＶが得られた。
次に、得られた界面準位のフィッティング曲線をデバイスシミュレータを用いた計算に
フィードバッグすることにより、Ｉｄ－Ｖｇ特性を逆算した結果を図２８に示す。図２８
（Ａ）に、ドレイン電圧Ｖｄが０．１Ｖおよび１．８Ｖの場合の計算によって得られたＩ
ｄ－Ｖｇ特性と、ドレイン電圧Ｖｄが０．１Ｖの場合及び１．８Ｖの場合のトランジスタ
における実測のＩｄ－Ｖｇ特性とを示す。また、図２８（Ｂ）は、図２８（Ａ）のドレイ
ン電流Ｉｄを対数としたグラフである。
計算により得られた曲線と、実測値のプロットはほぼ一致しており、計算値と測定値と
で高い再現性を有することが分かる。したがって、浅い欠陥準位密度を算出する方法とし
て、上記の方法が十分に妥当であることが分かる。
〔試料の作製〕
以下では、下記４つの試料（試料Ｆ１～Ｆ４）を作製し、上述した方法で金属酸化物膜
中の欠陥準位密度の評価を行った。
各試料の作製工程は、金属酸化物膜（酸化物半導体膜）の成膜条件以外は、上記試料Ａ
１の作製方法を援用できる。
試料Ｆ１において、酸化物半導体膜に用いた金属酸化物膜は、試料１と同様の条件であ
る。すなわち、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量
２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６
Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形
成した。なお、酸素流量比は１０％である。厚さは約４０ｎｍとした。
試料Ｆ２において、酸化物半導体膜に用いた金属酸化物膜は、基板温度を１３０℃とし
て、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをスパッタリ
ング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、
亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］
）に、２．５ｋｗの交流電力を印加することで形成した。なお、酸素流量比は１０％であ
る。厚さは約４０ｎｍとした。
試料Ｆ３において、酸化物半導体膜に用いた金属酸化物膜は、試料２と同様の条件であ
る。すなわち、基板温度を１７０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量
２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６
Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形
成した。なお、酸素流量比は１０％である。厚さは約４０ｎｍとした。
試料Ｆ４において、酸化物半導体膜に用いた金属酸化物膜は、試料３と同様の条件であ
る。すなわち、基板温度を１７０℃として、流量１４０ｓｃｃｍのアルゴンガスと、流量
６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６
Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形
成した。なお、酸素流量比は３０％である。厚さは約４０ｎｍとした。
作製したトランジスタは、チャネル長が約６μｍ、チャネル幅が約５０μｍであった。
〔欠陥準位密度〕
図２９（Ａ）に、試料Ｆ１乃至Ｆ４について、上述の方法に基づいて、測定した電気特
性と理想的な計算値とを比較し、欠陥準位密度を算出した結果を示す。
試料Ｆ２乃至試料Ｆ４に比べて、試料Ｆ１では、欠陥準位密度がおよそ半分にまで減少
していることが確認できた。
以上の結果から、低温かつ低酸素流量の条件で成膜した金属酸化物膜とすることで酸素
透過性が向上し、トランジスタの作製工程中に拡散する酸素量が増大することにより、金
属酸化物膜中、及び金属酸化物膜と絶縁膜との界面の酸素欠損等の欠陥が低減しているこ
とが推察される。
［トランジスタの電気特性２］
以下では、大きな電流を流すことのできるトランジスタを作製し、そのオン電流を比較
した。
トランジスタの構造は、実施の形態２で例示する図３６に示す構造を用いた。ここでは
それぞれ、半導体層の形成条件の異なる試料Ｇ１、試料Ｇ２、試料Ｇ３及び試料Ｇ４の４
種類の試料を作製した。
〔トランジスタの作製〕
試料Ｇ１のトランジスタは、上記試料Ｆ１と同様の方法により作製した。同様に、試料
Ｇ２は上記試料Ｆ２と、試料Ｇ３は上記試料Ｆ３と、試料Ｇ４は上記試料Ｆ４と同様の方
法により作製した。
作製したトランジスタはチャネル長が２μｍであり、トランジスタのチャネル幅が２０
μｍである。
〔トランジスタのオン電流〕
図２９（Ｂ）に、各試料におけるトランジスタのオン電流を示す。ここではゲート電圧
Ｖｇを１０Ｖとし、ドレイン電圧Ｖｄを５Ｖとしたときのドレイン電流を測定した。
図２９（Ｂ）に示すように、試料Ｇ１では、他の試料よりもオン電流が極めて高いこと
が確認できた。
以上の結果から、低温かつ低酸素流量の条件で成膜した金属酸化物膜とすることで酸素
透過性が向上し、トランジスタの作製工程中に拡散する酸素量が増大することにより、金
属酸化物膜中、及び金属酸化物膜と絶縁膜との界面の酸素欠損等の欠陥が低減する。そし
てこのような効果により欠陥準位密度が低減された結果、トランジスタのオン電流が著し
く上昇することが確認できた。
このように、オン電流が向上したトランジスタは、高速で容量を充放電することのでき
るスイッチに好適に用いることができる。代表的には、デマルチプレクサ回路などに好適
に用いることができる。
デマルチプレクサ回路とは、１つの入力信号を、２以上の信号に分割して出力する回路
である。このようなトランジスタを適用したデマルチプレクサ回路を、表示装置の信号線
駆動回路と信号線との間に配置することで、信号線駆動回路をＩＣの形態で実装した時の
端子数を削減することが可能となり、より高速動作が可能で、且つ狭額縁の表示装置を実
現できる。
［トランジスタの電気特性３］
以下では、微細なトランジスタを作製し、その電気特性を比較した。
トランジスタの構造は、実施の形態２で例示する図３６に示す構造を用いた。ここでは
それぞれ、半導体層の形成条件の異なる試料Ｈ１、試料Ｈ２、及び試料Ｈ３の３種類の試
料を作製した。
〔トランジスタの作製〕
試料Ｈ１、Ｈ２及びＨ３の作製工程は、金属酸化物膜（酸化物半導体膜）の成膜条件以
外は、上記試料Ａ１の作製方法を援用できる。
試料Ｈ１において、酸化物半導体膜に用いた金属酸化物膜は、試料１と同様の条件であ
る。すなわち、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量
２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６
Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形
成した。なお、酸素流量比は１０％である。厚さは約４０ｎｍとした。
試料Ｈ２において、酸化物半導体膜に用いた金属酸化物膜は、試料３と同様の条件であ
る。すなわち、基板温度を１７０℃として、流量１４０ｓｃｃｍのアルゴンガスと、流量
６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６
Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形
成した。なお、酸素流量比は３０％である。厚さは約４０ｎｍとした。
試料Ｈ３において、酸化物半導体膜に用いた金属酸化物膜は、基板温度を１７０℃とし
て、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをスパッタ
リング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと
、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比
］）に、２．５ｋｗの交流電力を印加することで形成した。なお、酸素流量比は５０％で
ある。厚さは約４０ｎｍとした。
各試料において、サイズの異なる２つのトランジスタを作製した。１つはチャネル長Ｌ
が２μｍ、チャネル幅Ｗが３μｍのトランジスタであり、もう１つはチャネル長Ｌが３μ
ｍ、チャネル幅Ｗが３μｍのトランジスタである。
〔トランジスタの電気特性〕
トランジスタのＩｄ－Ｖｇ特性の測定条件としては、第１のゲート電極として機能する
導電膜に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極と
して機能する導電膜に印加する電圧（Ｖｂｇ）ともいう）を、－１５Ｖから＋２０Ｖまで
０．２５Ｖのステップで印加した。また、ソース電極として機能する導電膜に印加する電
圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として
機能する導電膜に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及
び１０Ｖとした。
図３０（Ａ）、（Ｂ）、（Ｃ）に、それぞれ試料Ｈ１、Ｈ２、Ｈ３のチャネル長Ｌが２
μｍ、チャネル幅Ｗが３μｍのトランジスタのＩｄ－Ｖｇ特性を示す。また図３０（Ｄ）
、（Ｅ）、（Ｆ）に、それぞれ試料Ｈ１、Ｈ２、Ｈ３のチャネル長Ｌが３μｍ、チャネル
幅Ｗが３μｍのトランジスタのＩｄ－Ｖｇ特性を示す。測定数は、試料Ｈ１が２、試料Ｈ
２及び試料Ｈ３がそれぞれ３である。
図３０に示すように、いずれの試料でも、チャネル長が２μｍと微細なトランジスタで
あっても、良好なトランジスタ特性が得られていることが確認できた。
電界効果移動度に着目すると、試料Ｈ３、試料Ｈ２、試料Ｈ１の順に、向上しているこ
とが確認できた。チャネル長Ｌが２μｍのトランジスタで比較すると、電界効果移動度の
最大値は、試料Ｈ１と試料Ｈ２で約２倍、試料Ｈ１と試料Ｈ３で約６倍程度の差があった
。
また、電界効果移動度のプロファイルに着目すると、ゲート電圧が低い（例えば５Ｖ以
下）領域における立ち上がりが、試料Ｈ１では極めて急峻となっていることが確認できる
。
以上の結果から、金属酸化物膜の組成に関して、インジウムの割合を高くすることで電
界効果移動度が向上すること、またこれを低温、低酸素流量条件で成膜することで、格段
に電界効果移動度が向上することが確認できる。例えば図３０（Ａ）に示す、電界効果移
動度が３０ｃｍ２／Ｖｓ以上という値は、半導体層に低温ポリシリコンを用いて作製した
ｐチャネル型のトランジスタの値に匹敵するものであり、酸化物半導体を用いて作製した
トランジスタとしては、従来にないほど極めて高い値である。
［金属酸化物膜の成膜方法］
以下では、本発明の一態様の金属酸化物膜の成膜方法について説明する。
本発明の一態様の金属酸化物膜は、酸素を含む雰囲気下にて基板を加熱した状態で、ス
パッタリング法によって成膜することができる。
成膜時の基板温度は８０℃以上１５０℃以下、好ましくは１００℃以上１５０℃以下、
代表的には１３０℃の温度とすることが好ましい。基板の温度を高めることにより、配向
性を有する結晶部をより多く形成することができる。
また、成膜時の酸素の流量比（酸素分圧）を、１％以上３３％未満、好ましくは５％以
上３０％以下、より好ましくは５％以上２０％以下、さらに好ましくは５％以上１５％以
下、代表的には１０％とすることが好ましい。酸素流量を低減することにより、配向性を
有さない結晶部をより多く膜中に含ませることができる。
したがって、成膜時の基板温度と、成膜時の酸素流量を上述の範囲とすることで、配向
性を有する結晶部と、配向性を有さない結晶部とが混在した金属酸化物膜を得ることがで
きる。また、基板温度と酸素流量を上述の範囲内で最適化することにより、配向性を有す
る結晶部と配向性を有さない結晶部の存在割合を制御することが可能となる。
金属酸化物膜の成膜に用いることの可能な酸化物ターゲットとしては、Ｉｎ－Ｇａ－Ｚ
ｎ系酸化物に限られず、例えば、Ｉｎ－Ｍ－Ｚｎ系酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、また
はＳｎ）を適用することができる。
また、複数の結晶粒を有する多結晶酸化物を含むスパッタリングターゲットを用いて、
金属酸化物膜である結晶部を含む金属酸化物膜を成膜すると、多結晶酸化物を含まないス
パッタリングターゲットを用いた場合に比べて、結晶性を有する金属酸化物膜が得られや
すい。
以下に、金属酸化物膜の成膜メカニズムにおける一考察について説明する。スパッタリ
ング用ターゲットが複数の結晶粒を有し、且つ、その結晶粒が層状構造を有しており、当
該結晶粒に劈開しやすい界面が存在する場合、当該スパッタリング用ターゲットにイオン
を衝突させることで、結晶粒が劈開して、平板状又はペレット状のスパッタリング粒子が
得られることがある。該得られた平板状又はペレット状のスパッタリング粒子が、基板上
に堆積することでナノ結晶を含む金属酸化物膜が成膜されると考えられる。また、基板を
加熱することにより、基板表面において当該ナノ結晶同士の結合、または再配列が進むこ
とにより、配向性を有する結晶部を含む金属酸化物膜が形成されやすくなると考えられる
。
なお、ここではスパッタリング法により形成する方法について説明したが、特にスパッ
タリング法を用いることで、結晶性の制御が容易であるため好ましい。なお、スパッタリ
ング法以外に、例えばパルスレーザ堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶ
Ｄ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ
（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法などを用いてもよ
い。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
［金属酸化物膜の組成及び構造について］
本発明の一態様の金属酸化物膜をトランジスタなどの半導体装置に適用することができ
る。以下では、特に半導体特性を有する金属酸化物膜（以降、酸化物半導体膜と呼ぶ）に
ついて説明する。
〔組成について〕
まず、酸化物半導体膜の組成について説明する。
酸化物半導体膜は、先の記載のように、インジウム（Ｉｎ）と、Ｍ（ＭはＡｌ、Ｇａ、
Ｙ、またはＳｎを表す。）と、Ｚｎ（亜鉛）と、を有する。
なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズとするが、元素Ｍ
に適用可能な元素としては、上記以外にも、ホウ素、シリコン、チタン、鉄、ニッケル、
ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム
、タンタル、タングステン、マグネシウムなどを用いてもよい。また、元素Ｍとして、前
述の元素を複数組み合わせても構わない。
次に、本発明の一態様に係る酸化物半導体膜が有するインジウム、元素Ｍ及び亜鉛の原
子数比の好ましい範囲について、図３１（Ａ）、（Ｂ）、（Ｃ）を用いて説明する。なお
、図３１（Ａ）、（Ｂ）、（Ｃ）には、酸素の原子数比については記載しない。また、酸
化物半導体膜が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ
］、［Ｍ］、及び［Ｚｎ］とする。
図３１（Ａ）、（Ｂ）、（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１
＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：
［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［
Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚ
ｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［
Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）と
なるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原
子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラ
インを表す。
また、図３１（Ａ）（Ｂ）（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の
原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。
図３１（Ａ）、（Ｂ）では、本発明の一態様の酸化物半導体膜が有する、インジウム、
元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図３２に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎ
Ｏ４の結晶構造を示す。また、図３２は、ｂ軸に平行な方向から観察した場合のＩｎＭＺ
ｎＯ４の結晶構造である。なお、図３２に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，
Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜
鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則であ
る。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図３２に示すように
、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、およ
び酸素を有する（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元
素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ
層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物は、Ｉｎ層が１に対
し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［
Ｚｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合
が増加する。
ただし、酸化物中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）の層数が非整数である
場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する
場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層
が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造
とが混在する層状構造となる場合がある。
例えば、酸化物半導体膜をスパッタリング装置にて成膜する場合、ターゲットの原子数
比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲッ
トの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物半導体膜中に複数の相が共存する場合がある（二相共存、三相共存など）
。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比
では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックス
バイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体膜中に複数
の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともい
う）が形成される場合がある。
一方、酸化物半導体膜中のインジウム及び亜鉛の含有率が低くなると、キャリア移動度
が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、及びそ
の近傍値である原子数比（例えば図３１（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、粒界が少な
い層状構造となりやすい、図３１（Ａ）の領域Ａで示される原子数比を有することが好ま
しい。
また、図３１（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４
．１、及びその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］
：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体膜
は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体膜である。
なお、酸化物半導体膜が、層状構造を形成する条件は、原子数比によって一義的に定ま
らない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数
比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。
従って、図示する領域は、酸化物半導体膜が層状構造を有する原子数比を示す領域であり
、領域Ａ乃至領域Ｃの境界は厳密ではない。
〔酸化物半導体膜をトランジスタに用いる構成〕
続いて、酸化物半導体膜をトランジスタに用いる構成について説明する。
なお、酸化物半導体膜をトランジスタに用いることで、例えば、多結晶シリコンをチャ
ネル領域に用いたトランジスタと比較し、結晶粒界におけるキャリア散乱等を減少させる
ことができるため、高い電界効果移動度のトランジスタを実現することができる。また、
信頼性の高いトランジスタを実現することができる。
本発明の一態様の酸化物半導体膜は、配向性を有する結晶部と、配向性を有さない結晶
部とが混在している膜である。このような結晶性を有する酸化物半導体膜を用いることで
、高い電界効果移動度と、高い信頼性を両立したトランジスタを実現することができる。
〔酸化物半導体のキャリア密度〕
酸化物半導体膜のキャリア密度について、以下に説明を行う。
酸化物半導体膜のキャリア密度に影響を与える因子としては、酸化物半導体膜中の酸素
欠損（Ｖｏ）、または酸化物半導体膜中の不純物などが挙げられる。
酸化物半導体膜中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏ
Ｈともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体膜中の不純物が
多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体膜中
の欠陥準位密度を制御することで、酸化物半導体膜のキャリア密度を制御することができ
る。
ここで、酸化物半導体膜をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流
の低減を目的とする場合においては、酸化物半導体膜のキャリア密度を低くする方が好ま
しい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不
純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が
低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真
性の酸化物半導体膜のキャリア密度としては、８×１０１５ｃｍ－３未満、好ましくは１
×１０１１ｃｍ－３未満、さらに好ましくは１×１０１０ｃｍ－３未満であり、１×１０
－９ｃｍ－３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上
を目的とする場合においては、酸化物半導体膜のキャリア密度を高くする方が好ましい。
酸化物半導体膜のキャリア密度を高くする場合においては、酸化物半導体膜の不純物濃度
をわずかに高める、または酸化物半導体膜の欠陥準位密度をわずかに高めればよい。ある
いは、酸化物半導体膜のバンドギャップをより小さくするとよい。例えば、トランジスタ
のＩｄ－Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、ま
たは欠陥準位密度がわずかに高い酸化物半導体膜は、実質的に真性とみなせる。また、電
子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起さ
れた電子（キャリア）の密度が増加した酸化物半導体膜は、実質的に真性とみなせる。な
お、より電子親和力が大きな酸化物半導体膜を用いた場合には、トランジスタのしきい値
電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体膜は、わずかにｎ型化している。したが
って、キャリア密度が高められた酸化物半導体膜を、「Ｓｌｉｇｈｔｌｙ－ｎ」と呼称し
てもよい。
実質的に真性の酸化物半導体膜のキャリア密度は、１×１０５ｃｍ－３以上１×１０１
８ｃｍ－３未満が好ましく、１×１０７ｃｍ－３以上１×１０１７ｃｍ－３以下がより好
ましく、１×１０９ｃｍ－３以上５×１０１６ｃｍ－３以下がさらに好ましく、１×１０
１０ｃｍ－３以上１×１０１６ｃｍ－３以下がさらに好ましく、１×１０１１ｃｍ－３以
上１×１０１５ｃｍ－３以下がさらに好ましい。
また、上述の実質的に真性の酸化物半導体膜を用いることで、トランジスタの信頼性が
向上する場合がある。ここで、図３３を用いて、酸化物半導体膜をチャネル領域に用いる
トランジスタの信頼性が向上する理由について説明する。図３３は、酸化物半導体膜をチ
ャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図である。
図３３において、ＧＥはゲート電極を、ＧＩはゲート絶縁膜を、ＯＳは酸化物半導体膜
を、ＳＤはソース電極またはドレイン電極を、それぞれ表す。すなわち、図３３は、ゲー
ト電極と、ゲート絶縁膜と、酸化物半導体膜と、酸化物半導体膜に接するソース電極また
はドレイン電極のエネルギーバンドの一例である。
また、図３３において、ゲート絶縁膜としては、酸化シリコン膜を用い、酸化物半導体
膜にＩｎ－Ｇａ－Ｚｎ酸化物を用いる構成である。また、酸化シリコン膜中に形成されう
る欠陥の遷移レベル（εｆ）はゲート絶縁膜の伝導帯下端から約３．１ｅＶ離れた位置に
形成されるものとし、ゲート電圧（Ｖｇ）が３０Ｖの場合の酸化物半導体膜と酸化シリコ
ン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）はゲート絶縁膜の伝導帯下
端から約３．６ｅＶ離れた位置に形成されるものとする。なお、酸化シリコン膜のフェル
ミ準位は、ゲート電圧に依存し変動する。例えば、ゲート電圧を大きくすることで、酸化
物半導体膜と、酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）
は低くなる。また、図３３中の白丸は電子（キャリア）を表し、図３３中のＸは酸化シリ
コン膜中の欠陥準位を表す。
図３３に示すように、ゲート電圧が印加された状態で、例えばキャリアが熱励起される
と、欠陥準位（図中Ｘ）にキャリアがトラップされ、プラス（“＋”）からニュートラル
（“０”）に欠陥準位の荷電状態が変化する。すなわち、酸化シリコン膜のフェルミ準位
（Ｅｆ）に上述の熱励起のエネルギーを足した値が欠陥の遷移レベル（εｆ）よりも高く
なる場合、酸化シリコン膜中の欠陥準位の荷電状態は正の状態から中性となり、トランジ
スタのしきい値電圧がプラス方向に変動することになる。
また、電子親和力が異なる酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜
との界面のフェルミ準位が形成される深さが異なることがある。電子親和力の大きな酸化
物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面近傍において、ゲート絶
縁膜の伝導帯下端が相対的に高くなる。この場合、ゲート絶縁膜中に形成されうる欠陥準
位（図３３中Ｘ）も相対的に高くなるため、ゲート絶縁膜のフェルミ準位と、酸化物半導
体膜のフェルミ準位とのエネルギー差が大きくなる。該エネルギー差が大きくなることに
より、ゲート絶縁膜中にトラップされる電荷が少なくなる。例えば、上述の酸化シリコン
膜中に形成されうる欠陥準位の荷電状態の変化が少なくなり、ゲートバイアス熱（Ｇａｔ
ｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ：ＧＢＴともいう）ストレスにおける、トランジ
スタのしきい値電圧の変動を小さくできる。
また、酸化物半導体膜の欠陥準位に捕獲された電荷は、消失するまでに要する時間が長
く、あたかも固定電荷のように振る舞うことがある。そのため、欠陥準位密度の高い酸化
物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合が
ある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体膜中の不純物濃
度を低減することが有効である。また、酸化物半導体膜中の不純物濃度を低減するために
は、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素
、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体膜中における各不純物の影響について説明する。
酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素が含まれると、酸
化物半導体膜において欠陥準位が形成される。このため、酸化物半導体膜におけるシリコ
ンや炭素の濃度と、酸化物半導体膜との界面近傍のシリコンや炭素の濃度（二次イオン質
量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒ
ｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１
０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位
を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金
属が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやす
い。このため、酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を低減す
ることが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体膜中のアルカリ金
属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは
２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体膜において、窒素が含まれると、キャリアである電子が生じ、キャ
リア密度が増加し、ｎ型になりやすい。この結果、窒素が含まれている酸化物半導体膜を
半導体に用いたトランジスタはノーマリーオン特性となりやすい。例えば、酸化物半導体
膜中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ
３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になる
ため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである
電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、
キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜
を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜中
の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体膜におい
て、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好まし
くは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃ
ｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体膜をトランジスタのチャネル形成領域に用いる
ことで、安定した電気特性を付与することができる。
また、酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上で
あると好ましい。
また、酸化物半導体膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１
００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。
また、酸化物半導体膜がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ
＝１：１：０．５、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉ
ｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２
：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：
Ｚｎ＝５：１：７等が好ましい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に用いることのできるトランジスタに
ついて、詳細に説明する。
なお、本実施の形態では、トップゲート構造のトランジスタについて、図３４乃至図４
５を用いて説明する。
［トランジスタの構成例１］
図３４（Ａ）は、トランジスタ１００の上面図であり、図３４（Ｂ）は図３４（Ａ）の
一点鎖線Ｘ１－Ｘ２間の断面図であり、図３４（Ｃ）は図３４（Ａ）の一点鎖線Ｙ１－Ｙ
２間の断面図である。なお、図３４（Ａ）では、明瞭化のため、絶縁膜１１０などの構成
要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面にお
いても図３４（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一
点鎖線Ｘ１－Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅（
Ｗ）方向と呼称する場合がある。
図３４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、基板１０２上の絶縁膜１０４
と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０
と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電
膜１１２上の絶縁膜１１６と、を有する。なお、酸化物半導体膜１０８は、導電膜１１２
と重なるチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜
１１６と接するドレイン領域１０８ｄと、を有する。
また、絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６と、ソース領域１０８
ｓ及びドレイン領域１０８ｄと、が接することで、絶縁膜１１６中の窒素または水素がソ
ース領域１０８ｓ及びドレイン領域１０８ｄ中に添加される。ソース領域１０８ｓ及びド
レイン領域１０８ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。
また、トランジスタ１００は、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、１１
８に設けられた開口部１４１ａを介して、ソース領域１０８ｓに電気的に接続される導電
膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部１４１ｂを介して、ドレイン領
域１０８ｄに電気的に接続される導電膜１２０ｂと、を有していてもよい。
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶
縁膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、それぞれ呼称
する場合がある。また、導電膜１１２は、ゲート電極としての機能を有し、導電膜１２０
ａは、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を
有する。
また、絶縁膜１１０は、ゲート絶縁膜としての機能を有する。また、絶縁膜１１０は、
過剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有することで、酸化物半導体膜１
０８が有するチャネル領域１０８ｉ中に過剰酸素を供給することができる。よって、チャ
ネル領域１０８ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、
信頼性の高い半導体装置を提供することができる。
なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０
８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。この場合、絶縁膜１０
４中に含まれる過剰酸素は、酸化物半導体膜１０８が有するソース領域１０８ｓ、及びド
レイン領域１０８ｄにも供給されうる。ソース領域１０８ｓ、及びドレイン領域１０８ｄ
中に過剰酸素が供給されると、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が
高くなる場合がある。
一方で、酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構
成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能
となる。あるいは、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０
８ｄに過剰酸素を供給させたのち、ソース領域１０８ｓ及びドレイン領域１０８ｄのキャ
リア密度を選択的に高めることで、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵
抗が高くなることを抑制することができる。
また、酸化物半導体膜１０８が有するソース領域１０８ｓ及びドレイン領域１０８ｄは
、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好まし
い。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には
水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる
。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及び
キセノン等がある。上記酸素欠損を形成する元素が、絶縁膜１１６中に１つまたは複数含
まれる場合、絶縁膜１１６からソース領域１０８ｓ、及びドレイン領域１０８ｄに拡散す
る。または、上記酸素欠損を形成する元素は、不純物添加処理によりソース領域１０８ｓ
、及びドレイン領域１０８ｄ中に添加される。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結
合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加され
ると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素
から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキ
ャリア密度が増加し、導電性が高くなる。
次に、図３４（Ａ）（Ｂ）（Ｃ）に示す半導体装置の構成要素の詳細について説明する
。
〔基板〕
基板１０２としては、作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を用い
ることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、アルカリガラス、クリスタルガラ
ス、石英またはサファイア等を用いることができる。また、無機絶縁膜を用いてもよい。
当該無機絶縁膜としては、例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン
膜、酸化アルミニウム膜等が挙げられる。
また、上記無アルカリガラスとしては、例えば、０．２ｍｍ以上０．７ｍｍ以下の厚さ
とすればよい。または、無アルカリガラスを研磨することで、上記の厚さとしてもよい。
また、無アルカリガラスとして、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代
（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代
（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積
が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製すること
ができる。
また、基板１０２として、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶
半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を用いてもよい
。
また、基板１０２として、金属等の無機材料を用いてもよい。金属等の無機材料として
は、ステンレススチールまたはアルミニウム等が挙げられる。
また、基板１０２として、樹脂、樹脂フィルムまたはプラスチック等の有機材料を用い
てもよい。当該樹脂フィルムとしては、ポリエステル、ポリオレフィン、ポリアミド（ナ
イロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、
エポキシ樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、またはシロキサン結合を有する樹脂等が挙
げられる。
また、基板１０２として、無機材料と有機材料とを組み合わせた複合材料を用いてもよ
い。当該複合材料としては、金属板または薄板状のガラス板と、樹脂フィルムとを貼り合
わせた材料、繊維状の金属、粒子状の金属、繊維状のガラス、または粒子状のガラスを樹
脂フィルムに分散した材料、もしくは繊維状の樹脂、粒子状の樹脂を無機材料に分散した
材料等が挙げられる。
なお、基板１０２としては、少なくとも上または下に形成される膜または層を支持でき
るものであればよく、絶縁膜、半導体膜、導電膜のいずれか一つまたは複数であってもよ
い。
〔第１の絶縁膜〕
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４
としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成すること
ができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４に
おいて少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好
ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いること
で、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させる
ことが可能である。
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、また
は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで
、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半
導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１
０８ｉに含まれる酸素欠損を低減することが可能である。
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物
などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜
１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このよう
に、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化
シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することがで
きる。
〔酸化物半導体膜〕
酸化物半導体膜１０８としては、実施の形態１で説明した金属酸化物膜を用いることが
できる。
また、酸化物半導体膜１０８としては、スパッタリング法で形成すると膜密度を高めら
れるため、好適である。スパッタリング法で酸化物半導体膜１０８を形成する場合、スパ
ッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または希ガス及び酸素の混
合ガスが適宜用いられる。また、スパッタリングガスの高純度化も必要である。例えば、
スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が－６０℃以下、好ま
しくは－１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜１０８に水
分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリング装置
におけるチャンバーを、酸化物半導体膜１０８にとって不純物となる水等を可能な限り除
去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０－
７Ｐａから１×１０－４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリン
グ装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相
当するガス分子）の分圧を１×１０－４Ｐａ以下、好ましく５×１０－５Ｐａ以下とする
ことが好ましい。
〔第２の絶縁膜〕
絶縁膜１１０は、トランジスタ１００のゲート絶縁膜として機能する。また、絶縁膜１
１０は、酸化物半導体膜１０８、特にチャネル領域１０８ｉに酸素を供給する機能を有す
る。例えば、絶縁膜１１０としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層
して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため
、絶縁膜１１０において、酸化物半導体膜１０８と接する領域は、少なくとも酸化物絶縁
膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコン、酸化窒
化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。
また、絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎ
ｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法
（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが
少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察される
Ｅ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起
因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉ
ｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン
膜、または酸化窒化シリコン膜を用いればよい。
また、絶縁膜１１０には、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグ
ナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分
裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）
、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６
４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁膜１１０として、二酸化窒素（ＮＯ２）起因のスピン密度が、１×１０１
７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁膜を用いると
好適である。
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁膜１１０中に準位を
形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。その
ため、窒素酸化物（ＮＯｘ）が、絶縁膜１１０及び酸化物半導体膜１０８の界面に拡散す
ると、当該準位が絶縁膜１１０側において電子をトラップする場合がある。この結果、ト
ラップされた電子が、絶縁膜１１０及び酸化物半導体膜１０８界面近傍に留まるため、ト
ランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜１１
０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧の
シフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜
を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈ
ｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物
（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放
出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。なお、上記
のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、ま
たは５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アン
モニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯｘ）が低減される。
なお、絶縁膜１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０２０ａｔｏ
ｍｓ／ｃｍ３以下であると好ましい。
また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加され
たハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ－ｋ材料を用いてもよい。
当該ｈｉｇｈ－ｋ材料を用いることでトランジスタのゲートリークを低減できる。
〔第３の絶縁膜〕
絶縁膜１１６は、窒素または水素を有する。また、絶縁膜１１６は、フッ素を有してい
てもよい。絶縁膜１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜
としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化フッ化シリコン、
フッ化窒化シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度
は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸
化物半導体膜１０８のソース領域１０８ｓ、及びドレイン領域１０８ｄと接する。したが
って、絶縁膜１１６と接するソース領域１０８ｓ、及びドレイン領域１０８ｄ中の不純物
（窒素または水素）濃度が高くなり、ソース領域１０８ｓ、及びドレイン領域１０８ｄの
キャリア密度を高めることができる。
〔第４の絶縁膜〕
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８とし
ては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８と
して、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、
酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよい。
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であ
ることが好ましい。
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎ
ｍ以下とすることができる。
〔導電膜〕
導電膜１１２、１２０ａ、１２０ｂとしては、スパッタリング法、真空蒸着法、パルス
レーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜
１１２、１２０ａ、１２０ｂとしては、導電性を有する金属膜、可視光を反射する機能を
有する導電膜、または可視光を透過する機能を有する導電膜を用いればよい。
導電性を有する金属膜として、アルミニウム、金、白金、銀、銅、クロム、タンタル、
チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガ
ンから選ばれた金属元素を含む材料を用いることができる。または、上述した金属元素を
含む合金を用いてもよい。
上述の導電性を有する金属膜として、具体的には、チタン膜上に銅膜を積層する二層構
造、窒化チタン膜上に銅膜を積層する二層構造、窒化タンタル膜上に銅膜を積層する二層
構造、チタン膜上に銅膜を積層し、さらにその上にチタン膜を形成する三層構造等を用い
ればよい。特に、銅元素を含む導電膜を用いることで、抵抗を低くすることが出来るため
好適である。また、銅元素を含む導電膜としては、または、銅とマンガンとを含む合金膜
が挙げられる。当該合金膜は、ウエットエッチング法を用いて加工できるため好適である
。
なお、導電膜１１２、１２０ａ、１２０ｂとしては、窒化タンタル膜を用いると好適で
ある。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア
性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、酸化
物半導体膜１０８と接する金属膜、または酸化物半導体膜１０８の近傍の金属膜として、
最も好適に用いることができる。
また、上述の導電性を有する導電膜として、導電性高分子または導電性ポリマーを用い
てもよい。
また、上述の可視光を反射する機能を有する導電膜としては、金、銀、銅、またはパラ
ジウムから選ばれた金属元素を含む材料を用いることができる。特に、銀元素を含む導電
膜を用いることで、可視光における反射率を高めることができるため好適である。
また、上述の可視光を透過する機能を有する導電膜としては、インジウム、錫、亜鉛、
ガリウム、またはシリコンから選ばれた元素を含む材料を用いることができる。具体的に
は、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ－Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ－Ｓｎ－Ｓｉ
酸化物（ＩＴＳＯともいう）、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物等が挙げられ
る。
また、上述の可視光を透過する機能を有する導電膜としては、グラフェンまたはグラフ
ァイトを含む膜を用いてもよい。グラフェンを含む膜としては、酸化グラフェンを含む膜
を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成す
ることができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等が挙げ
られる。
また、導電膜１１２、１２０ａ、１２０ｂを、無電解めっき法により形成することがで
きる。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、
Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いるこ
とが可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができ
るため、好適である。
また、無電解めっき法により導電膜を形成した場合、当該導電膜の構成元素が外部に拡
散しないように、当該導電膜の下に、拡散防止膜を形成してもよい。また、当該拡散防止
膜と、当該導電膜との間に、導電膜を成長させることが出来るシード層を形成してもよい
。上記拡散防止膜としては、例えば、スパッタリング法を用いて形成することができる。
また、当該拡散防止膜としては、例えば、窒化タンタル膜または窒化チタン膜を用いるこ
とができる。また、上記シード層としては、無電解めっき法により形成することができる
。また、当該シード層としては、無電解めっき法により形成することができる導電膜の材
料と同様の材料を用いることができる。
なお、導電膜１１２として、Ｉｎ－Ｇａ－Ｚｎ酸化物に代表される酸化物半導体を用い
てよい。当該酸化物半導体は、絶縁膜１１６から窒素または水素が供給されることで、キ
ャリア密度が高くなる。別言すると、酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ
Ｃｏｎｄｕｃｔｏｒ）として機能する。したがって、酸化物半導体は、ゲート電極とし
て用いることができる。
例えば、導電膜１１２としては、酸化物導電体（ＯＣ）の単層構造、金属膜の単層構造
、または酸化物導電体（ＯＣ）と、金属膜との積層構造等が挙げられる。
なお、導電膜１１２として、遮光性を有する金属膜の単層構造、または酸化物導電体（
ＯＣ）と遮光性を有する金属膜との積層構造を用いる場合、導電膜１１２の下方に形成さ
れるチャネル領域１０８ｉを遮光することができるため、好適である。また、導電膜１１
２として、酸化物半導体または酸化物導電体（ＯＣ）と、遮光性を有する金属膜との積層
構造を用いる場合、酸化物半導体または酸化物導電体（ＯＣ）上に、金属膜（例えば、チ
タン膜、タングステン膜など）を形成することで、金属膜中の構成元素が酸化物半導体ま
たは酸化物導電体（ＯＣ）側に拡散し低抵抗化する、金属膜の成膜時のダメージ（例えば
、スパッタリングダメージなど）により低抵抗化する、あるいは金属膜中に酸化物半導体
または酸化物導電体（ＯＣ）中の酸素が拡散することで、酸素欠損が形成され低抵抗化す
る。
導電膜１１２、１２０ａ、１２０ｂの厚さとしては、３０ｎｍ以上５００ｎｍ以下、ま
たは１００ｎｍ以上４００ｎｍ以下とすることができる。
［トランジスタの構成例２］
次に、図３４（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図３５（
Ａ）（Ｂ）（Ｃ）を用いて説明する。
図３５（Ａ）は、トランジスタ１００Ａの上面図であり、図３５（Ｂ）は図３５（Ａ）
の一点鎖線Ｘ１－Ｘ２間の断面図であり、図３５（Ｃ）は図３５（Ａ）の一点鎖線Ｙ１－
Ｙ２間の断面図である。
図３５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、基板１０２上の導電膜１０
６と、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸
化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０
４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。なお、酸
化物半導体膜１０８は、導電膜１１２と重なるチャネル領域１０８ｉと、絶縁膜１１６と
接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する
。
トランジスタ１００Ａは、先に示すトランジスタ１００の構成に加え、導電膜１０６と
、開口部１４３と、を有する。
なお、開口部１４３は、絶縁膜１０４、１１０に設けられる。また、導電膜１０６は、
開口部１４３を介して、導電膜１１２と、電気的に接続される。よって、導電膜１０６と
導電膜１１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電膜１０
６と、導電膜１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに
、導電膜１０６を遮光膜として用いてもよい。例えば、導電膜１０６を遮光性の材料によ
り形成することで、チャネル領域１０８ｉに照射される下方からの光を抑制することがで
きる。
また、トランジスタ１００Ａの構成とする場合、導電膜１０６は、第１のゲート電極（
ボトムゲート電極ともいう）としての機能を有し、導電膜１１２は、第２のゲート電極（
トップゲート電極ともいう）としての機能を有する。また、絶縁膜１０４は、第１のゲー
ト絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有す
る。
導電膜１０６としては、先に記載の導電膜１１２、１２０ａ、１２０ｂと同様の材料を
用いることができる。特に導電膜１０６として、銅を含む材料により形成することで抵抗
を低くすることができるため好適である。例えば、導電膜１０６を窒化チタン膜、窒化タ
ンタル膜、またはタングステン膜上に銅膜を設ける積層構造とし、導電膜１２０ａ、１２
０ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造
とすると好適である。この場合、トランジスタ１００Ａを表示装置の画素トランジスタ及
び駆動トランジスタのいずれか一方または双方に用いることで、導電膜１０６と導電膜１
２０ａとの間に生じる寄生容量、及び導電膜１０６と導電膜１２０ｂとの間に生じる寄生
容量を低くすることができる。したがって、導電膜１０６、導電膜１２０ａ、及び導電膜
１２０ｂを、トランジスタ１００Ａの第１のゲート電極、ソース電極、及びドレイン電極
として用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続
用の配線等に用いる事も可能となる。
このように、図３５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、先に説明した
トランジスタ１００と異なり、酸化物半導体膜１０８の上下にゲート電極として機能する
導電膜を有する構造である。トランジスタ１００Ａに示すように、本発明の一態様の半導
体装置には、複数のゲート電極を設けてもよい。
また、図３５（Ｂ）（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート電極
として機能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞ
れと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、導電膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方
向の長さよりも長く、酸化物半導体膜１０８のチャネル幅方向全体は、絶縁膜１１０を間
に挟んで導電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜
１０４、及び絶縁膜１１０に設けられる開口部１４３において接続されるため、酸化物半
導体膜１０８のチャネル幅方向の側面の一方は、絶縁膜１１０を間に挟んで導電膜１１２
と対向している。
別言すると、トランジスタ１００Ａのチャネル幅方向において、導電膜１０６及び導電
膜１１２は、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続す
ると共に、絶縁膜１０４、及び絶縁膜１１０を間に挟んで酸化物半導体膜１０８を取り囲
む構成である。
このような構成を有することで、トランジスタ１００Ａに含まれる酸化物半導体膜１０
８を、第１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能す
る導電膜１１２の電界によって電気的に取り囲むことができる。トランジスタ１００Ａの
ように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成さ
れる酸化物半導体膜１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏ
ｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１００Ａは、Ｓ－ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または
導電膜１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８
に印加することができるため、トランジスタ１００Ａの電流駆動能力が向上し、高いオン
電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、ト
ランジスタ１００Ａを微細化することが可能となる。また、トランジスタ１００Ａは、導
電膜１０６、及び導電膜１１２によって取り囲まれた構造を有するため、トランジスタ１
００Ａの機械的強度を高めることができる。
なお、トランジスタ１００Ａのチャネル幅方向において、酸化物半導体膜１０８の開口
部１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
また、トランジスタ１００Ａに示すように、トランジスタが、半導体膜を間に挟んで存
在する一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲー
ト電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他
方のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖ
ａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは
、電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号で
あってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることが
できる。信号Ａは、アナログ信号であってもよい。
固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位
である。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電
位Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂ
は、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くするこ
とで、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲートーソース間電圧
Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を
低減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方
で、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。そ
の結果、ゲート－ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、ト
ランジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低
電源電位よりも高くしてもよい。
信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは
、電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号で
あってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることが
できる。信号Ｂは、アナログ信号であってもよい。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を
持つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを
有する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び
電位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信
号Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応す
るゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３－Ｖ４）を、信号Ａの電位振幅
（Ｖ１－Ｖ２）より大きくしても良い。そうすることで、トランジスタの導通状態または
非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とするこ
とができる場合がある。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値
を持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別
々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎ
チャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合の
み導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合
のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機
能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信
号であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と
、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回
路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａ
ほど頻繁には電位が切り替わらない場合がある。
信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナロ
グ信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算
もしくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が
向上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号
Ａと異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号
Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。
信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａが
アナログ信号であり、信号Ｂがデジタル信号であってもよい。
トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子
と同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャ
ネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トラン
ジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電
位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって
得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
なお、トランジスタ１００Ａのその他の構成は、先に示すトランジスタ１００と同様で
あり、同様の効果を奏する。
また、トランジスタ１００Ａ上にさらに、絶縁膜を形成してもよい。その場合の一例を
図３６（Ａ）（Ｂ）に示す。図３６（Ａ）（Ｂ）は、トランジスタ１００Ｂの断面図であ
る。トランジスタ１００Ｂの上面図としては、図３５（Ａ）に示すトランジスタ１００Ａ
と同様であるため、ここでの説明は省略する。
図３６（Ａ）（Ｂ）に示すトランジスタ１００Ｂは、導電膜１２０ａ、１２０ｂ、絶縁
膜１１８上に絶縁膜１２２を有する。それ以外の構成については、トランジスタ１００Ａ
と同様であり、同様の効果を奏する。
絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁
膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。
該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化
シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料とし
ては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる
。
［トランジスタの構成例３］
次に、図３５（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図３７乃
至図３９を用いて説明する。
図３７（Ａ）（Ｂ）は、トランジスタ１００Ｃの断面図であり、図３８（Ａ）（Ｂ）は
、トランジスタ１００Ｄの断面図であり、図３９（Ａ）（Ｂ）は、トランジスタ１００Ｅ
の断面図である。なお、トランジスタ１００Ｃ、トランジスタ１００Ｄ、及びトランジス
タ１００Ｅの上面図としては、図３５（Ａ）に示すトランジスタ１００Ａと同様であるた
め、ここでの説明は省略する。
図３７（Ａ）（Ｂ）に示すトランジスタ１００Ｃは、導電膜１１２の積層構造、導電膜
１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
トランジスタ１００Ｃの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電
膜１１２＿１上の導電膜１１２＿２と、を有する。例えば、導電膜１１２＿１として、酸
化物導電膜を用いることにより、絶縁膜１１０に過剰酸素を添加することができる。上記
酸化物導電膜としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて形成するこ
とができる。また、上記酸化物導電膜としては、例えば、インジウムと錫とを有する酸化
物、タングステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを
有する酸化物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有す
る酸化物、インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸
化物、インジウムとガリウムと亜鉛とを有する酸化物等が挙げられる。
また、図３７（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電
膜１０６とが接続される。開口部１４３を形成する際に、導電膜１１２＿１となる導電膜
を形成した後、開口部１４３を形成することで、図３７（Ｂ）に示す形状とすることがで
きる。導電膜１１２＿１に酸化物導電膜を適用した場合、導電膜１１２＿２と、導電膜１
０６とが接続される構成とすることで、導電膜１１２と導電膜１０６との接続抵抗を低く
することができる。
また、トランジスタ１００Ｃの導電膜１１２及び絶縁膜１１０は、テーパー形状である
。より具体的には、導電膜１１２の下端部は、導電膜１１２の上端部よりも外側に形成さ
れる。また、絶縁膜１１０の下端部は、絶縁膜１１０の上端部よりも外側に形成される。
また、導電膜１１２の下端部は、絶縁膜１１０の上端部と概略同じ位置に形成される。
トランジスタ１００Ｃの導電膜１１２及び絶縁膜１１０をテーパー形状とすることで、
トランジスタ１００Ａの導電膜１１２及び絶縁膜１１０が矩形の場合と比較し、絶縁膜１
１６の被覆性を高めることができるため好適である。
なお、トランジスタ１００Ｃのその他の構成は、先に示すトランジスタ１００Ａと同様
であり、同様の効果を奏する。
図３８（Ａ）（Ｂ）に示すトランジスタ１００Ｄは、導電膜１１２の積層構造、導電膜
１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
トランジスタ１００Ｄの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電
膜１１２＿１上の導電膜１１２＿２と、を有する。また、導電膜１１２＿１の下端部は、
導電膜１１２＿２の上端部よりも外側に形成される。例えば、導電膜１１２＿１と、導電
膜１１２＿２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２＿２をウエット
エッチング法で、導電膜１１２＿１及び絶縁膜１１０をドライエッチング法で、それぞれ
加工することで、上記の構造とすることができる。
また、トランジスタ１００Ｄの構造とすることで、酸化物半導体膜１０８中に、領域１
０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１
０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵
抗領域とは、チャネル領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する導電
膜１１２が重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、
所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合
においては、トランジスタ１００Ｄのオン電流の低下を抑制するために、チャネル長（Ｌ
）方向において、領域１０８ｆを１μｍ以下とすればよい。
また、低抵抗領域とは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０
８ｓ及びドレイン領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域
の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領
域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン
領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい
値電圧の変動を低減することができる。
なお、領域１０８ｆをＬＤＤ領域とする場合には、例えば、絶縁膜１１６から領域１０
８ｆに窒素、水素、フッ素の１以上を供給する、あるいは、絶縁膜１１０及び導電膜１１
２＿１をマスクとして、導電膜１１２＿１の上方から不純物元素を添加することで、当該
不純物が導電膜１１２＿１及び絶縁膜１１０を通過して酸化物半導体膜１０８に添加され
ることで形成することができる。
また、図３８（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電
膜１０６とが接続される。
なお、トランジスタ１００Ｄのその他の構成は、先に示すトランジスタ１００Ａと同様
であり、同様の効果を奏する。
図３９（Ａ）（Ｂ）に示すトランジスタ１００Ｅは、導電膜１１２の積層構造、導電膜
１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
トランジスタ１００Ｅの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電
膜１１２＿１上の導電膜１１２＿２と、を有する。また、導電膜１１２＿１の下端部は、
導電膜１１２＿２の下端部よりも外側に形成される。また、絶縁膜１１０の下端部は、導
電膜１１２＿１の下端部よりも外側に形成される。例えば、導電膜１１２＿１と、導電膜
１１２＿２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２＿２及び導電膜１
１２＿１をウエットエッチング法で、絶縁膜１１０をドライエッチング法で、それぞれ加
工することで、上記の構造とすることができる。
また、トランジスタ１００Ｄと同様に、トランジスタ１００Ｅには、酸化物半導体膜１
０８中に領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉ
とソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間
に形成される。
また、図３９（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電
膜１０６とが接続される。
なお、トランジスタ１００Ｅのその他の構成は、先に示すトランジスタ１００Ａと同様
であり、同様の効果を奏する。
［トランジスタの構成例４］
次に、図３５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａと異なる構成について、
図４０乃至図４４を用いて説明する。
図４０（Ａ）（Ｂ）は、トランジスタ１００Ｆの断面図であり、図４１（Ａ）（Ｂ）は
、トランジスタ１００Ｇの断面図であり、図４２（Ａ）（Ｂ）は、トランジスタ１００Ｈ
の断面図であり、図４３（Ａ）（Ｂ）は、トランジスタ１００Ｊの断面図であり、図４４
（Ａ）（Ｂ）は、トランジスタ１００Ｋの断面図である。なお、トランジスタ１００Ｆ、
トランジスタ１００Ｇ、トランジスタ１００Ｈ、トランジスタ１００Ｊ、及びトランジス
タ１００Ｋの上面図としては、図３５（Ａ）に示すトランジスタ１００Ａと同様であるた
め、ここでの説明は省略する。
トランジスタ１００Ｆ、トランジスタ１００Ｇ、トランジスタ１００Ｈ、トランジスタ
１００Ｊ、及びトランジスタ１００Ｋは、先に示すトランジスタ１００Ａと酸化物半導体
膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと
同様の構成であり、同様の効果を奏する。
図４０（Ａ）（Ｂ）に示すトランジスタ１００Ｆが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導
体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有す
る。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、
それぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜
１０８＿３の３層の積層構造である。
図４１（Ａ）（Ｂ）に示すトランジスタ１００Ｇが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導
体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及び
ドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２、及び酸化物半導体膜１
０８＿３の２層の積層構造である。
図４２（Ａ）（Ｂ）に示すトランジスタ１００Ｈが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導
体膜１０８＿２と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及び
ドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１
０８＿２の２層の積層構造である。
図４３（Ａ）（Ｂ）に示すトランジスタ１００Ｊが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導
体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有す
る。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿１、酸化物半導体膜１０８
＿２、及び酸化物半導体膜１０８＿３の３層の積層構造であり、ソース領域１０８ｓ、及
びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜
１０８＿２の２層の積層構造である。なお、トランジスタ１００Ｊのチャネル幅（Ｗ）方
向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿１及び酸化物
半導体膜１０８＿２の側面を覆う。
図４４（Ａ）（Ｂ）に示すトランジスタ１００Ｋが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導
体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿
２、及び酸化物半導体膜１０８＿３の２層の積層構造であり、ソース領域１０８ｓ、及び
ドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２の単層構造である。なお
、トランジスタ１００Ｋのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８
＿３が、酸化物半導体膜１０８＿２の側面を覆う。
チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍においては、加工
におけるダメージにより欠陥（例えば、酸素欠損）が形成されやすい、あるいは不純物の
付着により汚染されやすい。そのため、チャネル領域１０８ｉが実質的に真性であっても
、電界などのストレスが印加されることによって、チャネル領域１０８ｉのチャネル幅（
Ｗ）方向の側面またはその近傍が活性化され、低抵抗（ｎ型）領域となりやすい。また、
チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍がｎ型領域の場合、
当該ｎ型領域がキャリアのパスとなるため、寄生チャネルが形成される場合がある。
そこで、トランジスタ１００Ｊ、及びトランジスタ１００Ｋにおいては、チャネル領域
１０８ｉを積層構造とし、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面を、積層
構造の一方の層で覆う構成とする。当該構成とすることで、チャネル領域１０８ｉの側面
またはその近傍の欠陥を抑制する、あるいはチャネル領域１０８ｉの側面またはその近傍
への不純物の付着を低減することが可能となる。
［バンド構造］
ここで、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶
縁膜１１０のバンド構造、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び
絶縁膜１１０のバンド構造、並びに絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿
２のバンド構造について、図４５（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、図４５（
Ａ）（Ｂ）（Ｃ）は、チャネル領域１０８ｉにおけるバンド構造である。
図４５（Ａ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３
、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図４
５（Ｂ）は、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０
を有する積層構造の膜厚方向のバンド構造の一例である。また、図４５（Ｃ）は、絶縁膜
１０４、酸化物半導体膜１０８＿１、１０８＿２、及び絶縁膜１１０を有する積層構造の
膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜
１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０の伝導
帯下端のエネルギー準位（Ｅｃ）を示す。
また、図４５（Ａ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半
導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化
物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２とし
て金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子
数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物
半導体膜を用いる構成のバンド図である。
また、図４５（Ｂ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半
導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属
酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３
として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図４５（Ｃ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半
導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化
物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２とし
て金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用いて形成される酸化物半導体膜を用いる構成のバンド
図である。
図４５（Ａ）に示すように、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３にお
いて、伝導帯下端のエネルギー準位はなだらかに変化する。また、図４５（Ｂ）に示すよ
うに、酸化物半導体膜１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位は
なだらかに変化する。また、図４５（Ｃ）に示すように、酸化物半導体膜１０８＿１、１
０８＿２において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連
続的に変化または連続接合するともいうことができる。このようなバンド構造を有するた
めには、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物
半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、トラップ中心や再結
合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜１０８＿１、１０８＿２、１０８＿３に連続接合を形成するためには、
ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用い
て各膜を大気に触れさせることなく連続して積層することが必要となる。
図４５（Ａ）（Ｂ）（Ｃ）に示す構成とすることで酸化物半導体膜１０８＿２がウェル
（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半
導体膜１０８＿２に形成されることがわかる。
なお、酸化物半導体膜１０８＿１、１０８＿３を設けることにより、酸化物半導体膜１
０８＿２に形成されうる欠陥準位を酸化物半導体膜１０８＿２より遠ざけることができる
。
また、欠陥準位がチャネル領域として機能する酸化物半導体膜１０８＿２の伝導帯下端
のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、欠陥準位に電子が蓄積
しやすくなってしまう。欠陥準位に電子が蓄積されることで、マイナスの固定電荷となり
、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、欠陥準位
が酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近く
なるような構成にすると好ましい。このようにすることで、欠陥準位に電子が蓄積しにく
くなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度
を高めることができる。
また、酸化物半導体膜１０８＿１、１０８＿３は、酸化物半導体膜１０８＿２よりも伝
導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８＿２の
伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端の
エネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、
または１ｅＶ以下である。すなわち、酸化物半導体膜１０８＿１、１０８＿３の電子親和
力と、酸化物半導体膜１０８＿２の電子親和力との差が、０．１５ｅＶ以上、または０．
５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜１０８＿２が主な電流経路となる。す
なわち、酸化物半導体膜１０８＿２は、チャネル領域としての機能を有し、酸化物半導体
膜１０８＿１、１０８＿３は、酸化物絶縁膜としての機能を有する。また、酸化物半導体
膜１０８＿１、１０８＿３は、チャネル領域が形成される酸化物半導体膜１０８＿２を構
成する金属元素の一種以上から構成される酸化物半導体膜を用いると好ましい。このよう
な構成とすることで、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、
または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、界面散
乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トラ
ンジスタの電界効果移動度が高くなる。
また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域の一部として機能する
ことを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半
導体膜１０８＿１、１０８＿３を、その物性及び／または機能から、それぞれ酸化物絶縁
膜とも呼べる。または、酸化物半導体膜１０８＿１、１０８＿３には、電子親和力（真空
準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８＿２よりも小さく、
伝導帯下端のエネルギー準位が酸化物半導体膜１０８＿２の伝導帯下端エネルギー準位と
差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大き
さに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１０８
＿１、１０８＿３の伝導帯下端のエネルギー準位が、酸化物半導体膜１０８＿２の伝導帯
下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、酸化物
半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０
８＿３の伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ
以上とすることが好ましい。
また、酸化物半導体膜１０８＿１、１０８＿３は、膜中にスピネル型の結晶構造が含ま
れないことが好ましい。酸化物半導体膜１０８＿１、１０８＿３の膜中にスピネル型の結
晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１２０
ａ、１２０ｂの構成元素が酸化物半導体膜１０８＿２へ拡散してしまう場合がある。なお
、酸化物半導体膜１０８＿１、１０８＿３が後述するＣＡＡＣ－ＯＳである場合、導電膜
１２０ａ、１２０ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
また、本実施の形態においては、酸化物半導体膜１０８＿１、１０８＿３として、金属
元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成さ
れる酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸
化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比
］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［
原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：４：
５［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：５：６［原子数比］、またはＩｎ：Ｇａ：Ｚｎ
＝１：１０：１［原子数比］の金属酸化物ターゲットを用いて形成される酸化物半導体膜
を用いてもよい。あるいは、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の
原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導
体膜を用いてもよい。この場合、酸化物半導体膜１０８＿２として金属元素の原子数比を
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体
膜を用い、酸化物半導体膜１０８＿１、１０８＿３として金属元素の原子数比をＧａ：Ｚ
ｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いると、酸
化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、
１０８＿３の伝導帯下端のエネルギー準位との差を０．６ｅＶ以上とすることができるた
め好適である。
なお、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８
＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦２）となる場
合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１
：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１
、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）
となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：
Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１
０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β
６≦８）となる場合がある。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置に用いることのできるトランジスタに
ついて、詳細に説明する。
なお、本実施の形態では、ボトムゲート型のトランジスタについて、図４６乃至図５２
を用いて説明する。
［トランジスタの構成例１］
図４６（Ａ）は、トランジスタ３００Ａの上面図であり、図４６（Ｂ）は、図４６（Ａ
）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図４６（Ｃ）は、図４
６（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。なお、図４６
（Ａ）において、煩雑になることを避けるため、トランジスタ３００Ａの構成要素の一部
（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１
－Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合
がある。なお、トランジスタの上面図においては、以降の図面においても図４６（Ａ）と
同様に、構成要素の一部を省略して図示する場合がある。
図４６に示すトランジスタ３００Ａは、基板３０２上の導電膜３０４と、基板３０２及
び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上
の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体
膜３０８上の導電膜３１２ｂと、を有する。また、トランジスタ３００Ａ上、より詳しく
は、導電膜３１２ａ、３１２ｂ及び酸化物半導体膜３０８上には絶縁膜３１４、３１６、
及び絶縁膜３１８が設けられる。
なお、トランジスタ３００Ａにおいて、絶縁膜３０６、３０７は、トランジスタ３００
Ａのゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トランジスタ
３００Ａの保護絶縁膜としての機能を有する。また、トランジスタ３００Ａにおいて、導
電膜３０４は、ゲート電極としての機能を有し、導電膜３１２ａは、ソース電極としての
機能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。
なお、本明細書等において、絶縁膜３０６、３０７を第１の絶縁膜と、絶縁膜３１４、
３１６を第２の絶縁膜と、絶縁膜３１８を第３の絶縁膜と、それぞれ呼称する場合がある
。
図４６に示すトランジスタ３００Ａは、チャネルエッチ型のトランジスタ構造である。
本発明の一態様の酸化物半導体膜は、チャネルエッチ型のトランジスタに好適に用いるこ
とができる。
［トランジスタの構成例２］
図４７（Ａ）は、トランジスタ３００Ｂの上面図であり、図４７（Ｂ）は、図４７（Ａ
）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図４７（Ｃ）は、図４
７（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
図４７に示すトランジスタ３００Ｂは、基板３０２上の導電膜３０４と、基板３０２及
び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上
の酸化物半導体膜３０８と、酸化物半導体膜３０８上の絶縁膜３１４と、絶縁膜３１４上
の絶縁膜３１６と、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４１ａを介して
酸化物半導体膜３０８に電気的に接続される導電膜３１２ａと、絶縁膜３１４及び絶縁膜
３１６に設けられる開口部３４１ｂを介して酸化物半導体膜３０８に電気的に接続される
導電膜３１２ｂとを有する。また、トランジスタ３００Ｂ上、より詳しくは、導電膜３１
２ａ、３１２ｂ、及び絶縁膜３１６上には絶縁膜３１８が設けられる。
なお、トランジスタ３００Ｂにおいて、絶縁膜３０６、３０７は、トランジスタ３００
Ｂのゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６は、酸化物半導体膜３０８
の保護絶縁膜としての機能を有し、絶縁膜３１８は、トランジスタ３００Ｂの保護絶縁膜
としての機能を有する。また、トランジスタ３００Ｂにおいて、導電膜３０４は、ゲート
電極としての機能を有し、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３
１２ｂは、ドレイン電極としての機能を有する。
図４６に示すトランジスタ３００Ａにおいては、チャネルエッチ型の構造であったのに
対し、図４７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂは、チャネル保護型の構造
である。本発明の一態様の酸化物半導体膜は、チャネル保護型のトランジスタにも好適に
用いることができる。
［トランジスタの構成例３］
図４８（Ａ）は、トランジスタ３００Ｃの上面図であり、図４８（Ｂ）は、図４８（Ａ
）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図４８（Ｃ）は、図４
８（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
図４８に示すトランジスタ３００Ｃは、図４７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ
３００Ｂと絶縁膜３１４、３１６の形状が相違する。具体的には、トランジスタ３００Ｃ
の絶縁膜３１４、３１６は、酸化物半導体膜３０８のチャネル領域上に島状に設けられる
。その他の構成は、トランジスタ３００Ｂと同様である。
［トランジスタの構成例４］
図４９（Ａ）は、トランジスタ３００Ｄの上面図であり、図４９（Ｂ）は、図４９（Ａ
）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図４９（Ｃ）は、図４
９（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
図４９に示すトランジスタ３００Ｄは、基板３０２上の導電膜３０４と、基板３０２及
び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上
の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体
膜３０８上の導電膜３１２ｂと、酸化物半導体膜３０８、及び導電膜３１２ａ、３１２ｂ
上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１６上の絶縁膜３１８
と、絶縁膜３１８上の導電膜３２０ａ、３２０ｂと、を有する。
なお、トランジスタ３００Ｄにおいて、絶縁膜３０６、３０７は、トランジスタ３００
Ｄの第１のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トラン
ジスタ３００Ｄの第２のゲート絶縁膜としての機能を有する。また、トランジスタ３００
Ｄにおいて、導電膜３０４は、第１のゲート電極としての機能を有し、導電膜３２０ａは
、第２のゲート電極としての機能を有し、導電膜３２０ｂは、表示装置に用いる画素電極
としての機能を有する。また、導電膜３１２ａは、ソース電極としての機能を有し、導電
膜３１２ｂは、ドレイン電極としての機能を有する。
また、図４９（Ｃ）に示すように導電膜３２０ａは、絶縁膜３０６、３０７、３１４、
３１６、３１８に設けられる開口部３４２ｂ、３４２ｃにおいて、導電膜３０４に接続さ
れる。よって、導電膜３２０ａと導電膜３０４とは、同じ電位が与えられる。
なお、トランジスタ３００Ｄにおいては、開口部３４２ｂ、３４２ｃを設け、導電膜３
２０ａと導電膜３０４を接続する構成について例示したが、これに限定されない。例えば
、開口部３４２ｂまたは開口部３４２ｃのいずれか一方の開口部のみを形成し、導電膜３
２０ａと導電膜３０４を接続する構成、または開口部３４２ｂ及び開口部３４２ｃを設け
ずに、導電膜３２０ａと導電膜３０４を接続しない構成としてもよい。なお、導電膜３２
０ａと導電膜３０４とを接続しない構成の場合、導電膜３２０ａと導電膜３０４には、そ
れぞれ異なる電位を与えることができる。
また、導電膜３２０ｂは、絶縁膜３１４、３１６、３１８に設けられる開口部３４２ａ
を介して、導電膜３１２ｂと接続される。
なお、トランジスタ３００Ｄは、先に説明のＳ－ｃｈａｎｎｅｌ構造を有する。
［トランジスタの構成例５］
また、図４６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ａが有する酸化物半導体膜
３０８を複数の積層構造としてもよい。その場合の一例を図５０（Ａ）（Ｂ）及び図５１
（Ａ）（Ｂ）に示す。
図５０（Ａ）（Ｂ）は、トランジスタ３００Ｅの断面図であり、図５１（Ａ）（Ｂ）は
、トランジスタ３００Ｆの断面図である。なお、トランジスタ３００Ｅ、３００Ｆの上面
図としては、図４６（Ａ）に示すトランジスタ３００Ａと同様である。
図５０（Ａ）（Ｂ）に示すトランジスタ３００Ｅが有する酸化物半導体膜３０８は、酸
化物半導体膜３０８＿１と、酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿３と
、を有する。また、図５１（Ａ）（Ｂ）に示すトランジスタ３００Ｆが有する酸化物半導
体膜３０８は、酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿３と、を有する。
なお、導電膜３０４、絶縁膜３０６、絶縁膜３０７、酸化物半導体膜３０８、酸化物半
導体膜３０８＿１、酸化物半導体膜３０８＿２、酸化物半導体膜３０８＿３、導電膜３１
２ａ、３１２ｂ、絶縁膜３１４、絶縁膜３１６、絶縁膜３１８、及び導電膜３２０ａ、３
２０ｂとしては、それぞれ先に記載の導電膜１０６、絶縁膜１１６、絶縁膜１１４、酸化
物半導体膜１０８、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、酸化物半導
体膜１０８＿３、導電膜１２０ａ、１２０ｂ、絶縁膜１０４、絶縁膜１１８、絶縁膜１１
６、及び導電膜１１２と同様な材料を用いることができる。
［トランジスタの構成例６］
図５２（Ａ）は、トランジスタ３００Ｇの上面図であり、図５２（Ｂ）は、図５２（Ａ
）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図５２（Ｃ）は、図５
２（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
図５２に示すトランジスタ３００Ｇは、基板３０２上の導電膜３０４と、基板３０２及
び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上
の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体
膜３０８上の導電膜３１２ｂと、酸化物半導体膜３０８、導電膜３１２ａ、及び導電膜３
１２ｂ上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１６上の導電膜
３２０ａと、絶縁膜３１６上の導電膜３２０ｂと、を有する。
また、絶縁膜３０６及び絶縁膜３０７は、開口部３５１を有し、絶縁膜３０６及び絶縁
膜３０７上には、開口部３５１を介して導電膜３０４と電気的に接続される導電膜３１２
ｃが形成される。また、絶縁膜３１４及び絶縁膜３１６は、導電膜３１２ｂに達する開口
部３５２ａと、導電膜３１２ｃに達する開口部３５２ｂとを有する。
また、酸化物半導体膜３０８は、導電膜３０４側の酸化物半導体膜３０８＿２と、酸化
物半導体膜３０８＿２上の酸化物半導体膜３０８＿３と、を有する。
また、トランジスタ３００Ｇの上には、絶縁膜３１８が設けられる。絶縁膜３１８は、
絶縁膜３１６、導電膜３２０ａ、及び導電膜３２０ｂを覆うように形成される。
なお、トランジスタ３００Ｇにおいて、絶縁膜３０６、３０７は、トランジスタ３００
Ｇの第１のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６は、トランジスタ３
００Ｇの第２のゲート絶縁膜としての機能を有し、絶縁膜３１８は、トランジスタ３００
Ｇの保護絶縁膜としての機能を有する。また、トランジスタ３００Ｇにおいて、導電膜３
０４は、第１のゲート電極としての機能を有し、導電膜３２０ａは、第２のゲート電極と
しての機能を有し、導電膜３２０ｂは、表示装置に用いる画素電極としての機能を有する
。また、トランジスタ３００Ｇにおいて、導電膜３１２ａは、ソース電極としての機能を
有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。また、トランジスタ３０
０Ｇにおいて、導電膜３１２ｃは接続電極としての機能を有する。
なお、トランジスタ３００Ｇは、先に説明のＳ－ｃｈａｎｎｅｌ構造を有する。
また、トランジスタ３００Ａ乃至トランジスタ３００Ｇの構造を、それぞれ自由に組み
合わせて用いてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様の金属酸化物膜を有する半導体装置について、図５
３乃至図５５を参照して説明する。
＜半導体装置の構成例１＞
図５３は、実施の形態３に示すトランジスタ３００Ｄと、実施の形態２に示すトランジ
スタ１００Ｂとを積層構造とする場合の一例のチャネル長（Ｌ）方向の断面図である。
トランジスタ３００Ｄと、トランジスタ１００Ｂと、を積層構造とすることで、トラン
ジスタの配置面積を縮小させることができる。
例えば、図５３の構成を、表示装置の画素部に用いることで、当該表示装置の画素密度
を高めることが可能となる。例えば、表示装置の画素密度が１０００ｐｐｉ（ｐｉｘｅｌ
ｐｅｒ ｉｎｃｈ）を超える、または表示装置の画素密度が２０００ｐｐｉを超える場
合においても、図５３に示すような配置とすることで、画素の開口率を高めることができ
る。なお、ｐｐｉは、１インチあたりの画素数を表す単位である。
また、トランジスタ３００Ｄとトランジスタ１００Ｂとを積層構造とすることで、先に
示す構成と一部異なる構成となる。
例えば、図５３において、トランジスタ３００Ｄは、先に示す構成と以下の構成が異な
る。
図５３に示すトランジスタ３００Ｄは、絶縁膜３１８と、導電膜３２０ａとの間に絶縁
膜３１９と、絶縁膜１１０ａとを有する。
絶縁膜３１９としては、絶縁膜３１４または絶縁膜３１６に示す材料を用いることがで
きる。絶縁膜３１９は、酸化物半導体膜１０８と、絶縁膜３１８とが接しないように設け
られる。また、絶縁膜１１０ａとしては、絶縁膜１１０と同じ絶縁膜を加工することで形
成される。なお、トランジスタ３３０Ｄが有する導電膜３２０ａと、トランジスタ１００
Ｂが有する導電膜１１２とは、同じ導電膜を加工することで形成される。
また、図５３に示すトランジスタ１００Ｂは、導電膜１０６の代わりに導電膜３１２ｃ
を有する。また、図５３に示すトランジスタ１００Ｂは、絶縁膜１０４の代わりに絶縁膜
３１４、３１６、３１８、３１９を有する。絶縁膜１０４を、トランジスタ３００Ｄが有
する絶縁膜３１４、３１６、３１８、３１９とすることで、トランジスタの作製工程を短
くすることができる。
また、図５３においては、トランジスタ３００Ｄの導電膜１２０ｂに導電膜３４４が接
続されている。なお、導電膜３４４は、絶縁膜１２２に設けられた開口部３４２を介して
、導電膜１２０ｂに電気的に接続される。また、導電膜３４４としては、導電膜３２０ａ
に用いることができる材料を適用すればよい。なお、導電膜３４４は、表示装置の画素電
極としての機能を有する。
また、図５３においては、トランジスタ３００Ｄと、トランジスタ１００Ｂとが積層構
造とする場合について説明したがこれに限定されない。例えば、図５４及び図５５に示す
構成としてもよい。
＜半導体装置の構成例２＞
図５４は、トランジスタ９５０と、実施の形態２に示すトランジスタ１００Ａとを積層
構造とする場合の一例のチャネル長（Ｌ）方向の断面図である。
図５４に示すトランジスタ９５０は、基板９５２と、基板９５２上の絶縁膜９５４と、
絶縁膜９５４上の半導体膜９５６と、半導体膜９５６上の絶縁膜９５８と、絶縁膜９５８
上の導電膜９６０と、絶縁膜９５４、半導体膜９５６、及び導電膜９６０上の絶縁膜９６
２と、絶縁膜９６２上の絶縁膜９６４と、半導体膜９５６に電気的に接続される導電膜９
６６ａ、９６６ｂと、を有する。また、トランジスタ９５０上には絶縁膜９６８が設けら
れる。
半導体膜９５６は、シリコンを有する。特に、半導体膜９５６は、結晶性のシリコンを
有すると好ましい。トランジスタ９５０は、所謂低温ポリシリコンを用いたトランジスタ
である。例えば、表示装置の駆動回路部に、低温ポリシリコンを用いたトランジスタを用
いることで、高い電界効果移動度を得ることができるため好適である。また、トランジス
タ３００Ａを、例えば、表示装置の画素部に用いると消費電力を抑制できるため好適であ
る。
また、基板９５２には、ガラス基板またはプラスティック基板等を用いることができる
。また、絶縁膜９５４は、トランジスタ９５０の下地絶縁膜としての機能を有する。絶縁
膜９５４には、例えば酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化
シリコン膜等を用いることができる。絶縁膜９５８は、トランジスタ９５０のゲート絶縁
膜としての機能を有する。絶縁膜９５８には、絶縁膜９５４に列挙した材料を用いること
ができる。導電膜９６０は、トランジスタ９５０のゲート電極としての機能を有する。導
電膜９６０には、先の実施の形態で示す導電膜３１２ａ、３１２ｂ、１２０ａ、１２０ｂ
等と同じ材料を用いることができる。絶縁膜９６２、９６４、９６８は、トランジスタ９
５０の保護絶縁膜としての機能を有する。また、導電膜９６６ａ、９６６ｂは、トランジ
スタ９５０のソース電極またはドレイン電極としての機能を有する。導電膜９６６ａ、９
６６ｂには、先の実施の形態で示す導電膜３１２ａ、３１２ｂ、１２０ａ、１２０ｂ等と
同じ材料を用いることができる。
また、トランジスタ９５０と、トランジスタ３００Ａとの間には、絶縁膜９７０と、絶
縁膜９７２とが設けられる。絶縁膜９７０は、バリア膜としての機能を有する。具体的に
は、絶縁膜９７０は、トランジスタ９５０が有する不純物、例えば、水素などをトランジ
スタ３００Ａ側に入り込まないように形成される。また、絶縁膜９７２は、トランジスタ
３００Ａの下地絶縁膜としての機能を有する。
絶縁膜９７０としては、例えば、水素の放出が少なく、水素の拡散を抑制できる材料が
好ましい。当該材料としては、窒化シリコン、酸化アルミニウムなどが挙げられる。また
、絶縁膜９７２としては、例えば、過剰酸素を有すると好ましい。絶縁膜９７２には、絶
縁膜３１４、３１６に示す材料を用いることができる。
また、図５４においては、トランジスタ９５０と、トランジスタ３００Ａとが重ならな
い構造としたがこれに限定されず、例えば、トランジスタ９５０のチャネル領域と、トラ
ンジスタ３００Ａのチャネル領域とを重なるように配置してもよい。この場合の一例を図
５５に示す。図５５は、トランジスタ９５０と、トランジスタ３００Ａとを積層構造とす
る場合の一例のチャネル長（Ｌ）方向の断面図である。図５５に示すような構成とするこ
とで、トランジスタの配置面積をさらに縮小させることができる。
なお、図示しないが、トランジスタ９５０と、実施の形態２及び３に示すその他のトラ
ンジスタ（例えば、トランジスタ１００Ａ乃至トランジスタ１００Ｋ、及びトランジスタ
３００Ａ乃至トランジスタ３００Ｇ）とを積層構造としてもよい。
このように、本発明の一態様の金属酸化物膜は、様々な形状のトランジスタが積層され
た構造にも好適に用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態５）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の
一例について、図５６乃至図６３を用いて以下説明を行う。
図５６は、表示装置の一例を示す上面図である。図５６に示す表示装置７００は、第１
の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドラ
イバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と
、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、
第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すな
わち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は
、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお
、図５６には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設
けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回
路部７０６、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端
子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられ
る。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画
素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号
等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回
路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ
７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースド
ライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられ
る。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法など
を用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、複数のトランジスタを有している。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、
例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光す
るトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクト
ロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・
エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバル
ブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャ
ッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子
など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥ
Ｄ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏ
ｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用い
た表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶
ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプ
レイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、
電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよ
うにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを
有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路
を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色
を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上
追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい
。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表
示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光
（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともい
う。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配
置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２
割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発
光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有
する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よ
りも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通
すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青
色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や
緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について
、図５７乃至図５９を用いて説明する。なお、図５７及び図５８は、図５６に示す一点鎖
線Ｑ－Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図
５９は、図５６に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子としてＥＬ素子を
用いた構成である。
まず、図５７乃至図５９に示す共通部分について最初に説明し、次に異なる部分につい
て以下説明する。
［表示装置の共通部分に関する説明］
図５７乃至図５９に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と
、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配
線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び
容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を
有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００Ｂと同様
の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先
の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像
信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長
く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電
力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路とし
て、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置
の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラン
ジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と機能する導電膜と
同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有する
ソース電極及びドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て
形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ
７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程
を経て形成される絶縁膜と、トランジスタ７５０の保護絶縁膜として機能する絶縁膜と同
一の絶縁膜を形成する工程を経て形成される絶縁膜とが設けられる。すなわち、容量素子
７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造であ
る。
また、図５７乃至図５９において、トランジスタ７５０、トランジスタ７５２、及び容
量素子７９０上に平坦化絶縁膜７７０が設けられている。
また、図５７乃至図５９においては、画素部７０２が有するトランジスタ７５０と、ソ
ースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを
用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソース
ドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７
０２にトップゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲー
ト型のトランジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジス
タを用い、ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成な
どが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と
読み替えてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と
して機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素
を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可
能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は
、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設け
られる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。
［液晶素子を用いる表示装置の構成例］
図５７に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜
７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５
側に設けられ、対向電極としての機能を有する。図５７に示す表示装置７００は、導電膜
７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わること
によって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成
され画素電極、すなわち表示素子の一方の電極として機能する。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反
射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、
例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材
料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム
、または銀を含む材料を用いるとよい。
導電膜７７２に可視光において反射性のある導電膜を用いる場合、表示装置７００は、
反射型の液晶表示装置となる。また、導電膜７７２に可視光において透光性のある導電膜
を用いる場合、表示装置７００は、透過型の液晶表示装置となる。
また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができ
る。この場合の一例を図５８に示す。また、図５８に示す表示装置７００は、液晶素子の
駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図５８
に示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜
７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）とし
ての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電
界によって、液晶層７７６の配向状態を制御することができる。
また、図５７及び図５８において図示しないが、導電膜７７２または導電膜７７４のい
ずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成とし
てもよい。また、図５７及び図５８において図示しないが、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位
相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトな
どを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速
度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよ
いのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を
防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅ
ｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる
。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶモードなどを用いることができる。
［発光素子を用いる表示装置］
図５９に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜
７７２、ＥＬ層７８６、及び導電膜７８８を有する。図５９に示す表示装置７００は、発
光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができ
る。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙
げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット
材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、
などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元
素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、
亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐ
ｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子
ドット材料を用いてもよい。
また、上述の有機化合物、及び無機化合物としては、例えば、蒸着法（真空蒸着法を含
む）、液滴吐出法（インクジェット法ともいう）、塗布法、グラビア印刷法等の方法を用
いて形成することができる。また、ＥＬ層７８６としては、低分子材料、中分子材料（オ
リゴマー、デンドリマーを含む）、または高分子材料を含んでも良い。
ここで、液滴吐出法を用いてＥＬ層７８６を形成する方法について、図６０を用いて説
明する。図６０（Ａ）乃至図６０（Ｄ）は、ＥＬ層７８６の作製方法を説明する断面図で
ある。
まず、平坦化絶縁膜７７０上に導電膜７７２が形成され、導電膜７７２の一部を覆うよ
うに絶縁膜７３０が形成される（図６０（Ａ）参照）。
次に、絶縁膜７３０の開口である導電膜７７２の露出部に、液滴吐出装置７８３より液
滴７８４を吐出し、組成物を含む層７８５を形成する。液滴７８４は、溶媒を含む組成物
であり、導電膜７７２上に付着する（図６０（Ｂ）参照）。
なお、液滴７８４を吐出する工程を減圧下で行ってもよい。
次に、組成物を含む層７８５より溶媒を除去し、固化することによってＥＬ層７８６を
形成する（図６０（Ｃ）参照）。
なお、溶媒の除去方法としては、乾燥工程または加熱工程を行えばよい。
次に、ＥＬ層７８６上に導電膜７８８を形成し、発光素子７８２を形成する（図６０（
Ｄ）参照）。
このようにＥＬ層７８６を液滴吐出法で行うと、選択的に組成物を吐出することができ
るため、材料のロスを削減することができる。また、形状を加工するためのリソグラフィ
工程なども必要ないために工程も簡略化することができ、低コスト化が達成できる。
なお、上記説明した液滴吐出法とは、組成物の吐出口を有するノズル、あるいは１つ又
は複数のノズルを有するヘッド等の液滴を吐出する手段を有するものの総称とする。
次に、液滴吐出法に用いる液滴吐出装置について、図６１を用いて説明する。図６１は
、液滴吐出装置１４００を説明する概念図である。
液滴吐出装置１４００は、液滴吐出手段１４０３を有する。また、液滴吐出手段１４０
３は、ヘッド１４０５と、ヘッド１４１２とを有する。
ヘッド１４０５、及びヘッド１４１２は制御手段１４０７に接続され、それがコンピュ
ータ１４１０で制御することにより予めプログラミングされたパターンに描画することが
できる。
また、描画するタイミングとしては、例えば、基板１４０２上に形成されたマーカー１
４１１を基準に行えば良い。あるいは、基板１４０２の外縁を基準にして基準点を確定さ
せても良い。ここでは、マーカー１４１１を撮像手段１４０４で検出し、画像処理手段１
４０９にてデジタル信号に変換したものをコンピュータ１４１０で認識して制御信号を発
生させて制御手段１４０７に送る。
撮像手段１４０４としては、電荷結合素子（ＣＣＤ）や相補型金属酸化物半導体（ＣＭ
ＯＳ）を利用したイメージセンサなどを用いることができる。なお、基板１４０２上に形
成されるべきパターンの情報は記憶媒体１４０８に格納されたものであり、この情報を基
にして制御手段１４０７に制御信号を送り、液滴吐出手段１４０３の個々のヘッド１４０
５、ヘッド１４１２を個別に制御することができる。吐出する材料は、材料供給源１４１
３、材料供給源１４１４より配管を通してヘッド１４０５、ヘッド１４１２にそれぞれ供
給される。
ヘッド１４０５の内部は、点線１４０６が示すように液状の材料を充填する空間と、吐
出口であるノズルを有する構造となっている。図示しないが、ヘッド１４１２もヘッド１
４０５と同様な内部構造を有する。ヘッド１４０５とヘッド１４１２のノズルを異なるサ
イズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで
、複数種の発光材料などをそれぞれ吐出し、描画することができ、広領域に描画する場合
は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画するこ
とができる。大型基板を用いる場合、ヘッド１４０５、ヘッド１４１２は基板上を、図６
１中に示すＸ、Ｙ、Ｚの矢印の方向に自在に走査し、描画する領域を自由に設定すること
ができ、同じパターンを一枚の基板に複数描画することができる。
また、組成物を吐出する工程は、減圧下で行ってもよい。吐出時に基板を加熱しておい
てもよい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程
は、両工程とも加熱処理の工程であるが、その目的、温度と時間が異なるものである。乾
燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱
炉などにより行う。なお、この加熱処理を行うタイミング、加熱処理の回数は特に限定さ
れない。乾燥と焼成の工程を良好に行うためには、そのときの温度は、基板の材質及び組
成物の性質に依存する。
以上のように、液滴吐出装置を用いてＥＬ層７８６を作製することができる。
再び、図５９に示す表示装置７００の説明に戻る。
また、図５９に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶
縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子
７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、Ｅ
Ｌ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション
構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出す
るボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュ
アルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図５９
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色
膜７３６を設けない構成としてもよい。
［表示装置に入出力装置を設ける構成例］
また、図５８及び図５９に示す表示装置７００に入出力装置を設けてもよい。当該入出
力装置としては、例えば、タッチパネル等が挙げられる。
図５８に示す表示装置７００にタッチパネル７９１を設ける構成を図６２に、図５９に
示す表示装置７００にタッチパネル７９１を設ける構成を図６３に、それぞれ示す。
図６２は図５８に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であ
り、図６３は図５９に示す表示装置７００にタッチパネル７９１を設ける構成の断面図で
ある。
まず、図６２及び図６３に示すタッチパネル７９１について、以下説明を行う。
図６２及び図６３に示すタッチパネル７９１は、基板７０５と着色膜７３６との間に設
けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８
、及び着色膜７３６を形成する前に、基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極
７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やス
タイラスなどの被検知体が近接することで、電極７９３と、電極７９４との相互容量の変
化を検知することができる。
また、図６２及び図６３に示すトランジスタ７５０の上方においては、電極７９３と、
電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部
を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図６２
及び図６３においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示
したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図６２
に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい
。また、図６３に示すように、電極７９３は、液晶素子７７５と重ならないように設けら
れると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重な
る領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構
成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすること
ができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とするこ
とができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて
少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電
極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び
電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７
９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には
、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び
電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させる
ことができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該
ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノ
ワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノ
ワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極６６４、６
６５、６６７のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光におけ
る光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることが
できる。
また、図６２及び図６３においては、インセル型のタッチパネルの構成について例示し
たが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタ
ッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネル
としてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて
用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置の一例について説明する。ここで示す
トランジスタは、微細化に適したトランジスタである。
図６４には、トランジスタ２００の一例を示す。図６４（Ａ）はトランジスタ２００の
上面を示す。なお、図の明瞭化のため、図６４（Ａ）において一部の膜は省略されている
。また、図６４（Ｂ）は、図６４（Ａ）に示す一点鎖線Ｘ１－Ｘ２に対応する断面図であ
り、図６４（Ｃ）はＹ１－Ｙ２に対応する断面図である。
トランジスタ２００は、ゲート電極として機能する導電体２０５（導電体２０５ａ、お
よび導電体２０５ｂ）、および導電体２６０（導電体２６０ａおよび導電体２６０ｂ）と
、ゲート絶縁層として機能する絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁
体２５０と、チャネルが形成される領域を有する酸化物半導体２３０（酸化物半導体２３
０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃ）と、ソースまたはドレイン
の一方として機能する導電体２４０ａと、ソースまたはドレインの他方として機能する導
電体２４０ｂと、過剰酸素を有する絶縁体２８０と、を有する。
また、酸化物半導体２３０は、酸化物半導体２３０ａと、酸化物半導体２３０ａ上の酸
化物半導体２３０ｂと、酸化物半導体２３０ｂ上の酸化物半導体２３０ｃと、を有する。
なお、トランジスタ２００をオンさせると、主として酸化物半導体２３０ｂに電流が流れ
る（チャネルが形成される）。一方、酸化物半導体２３０ａおよび酸化物半導体２３０ｃ
は、酸化物半導体２３０ｂとの界面近傍（混合領域となっている場合もある）は電流が流
れる場合があるものの、そのほかの領域は絶縁体として機能する場合がある。
図６４に示す構造は、ゲート電極として機能する導電体２６０が、導電体２６０ａ、お
よび導電体２６０ｂを有する積層構造である。また、ゲート電極として機能する導電体２
６０上に絶縁体２７０を有する。
導電体２０５は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、
クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を
成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等で
ある。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タン
グステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタン
を含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫
酸化物などの導電性材料を適用することもできる。
例えば、導電体２０５ａとして、水素に対するバリア性を有する導電体として、窒化タ
ンタル等を用い、導電体２０５ｂとして、導電性が高いタングステンを積層するとよい。
当該組み合わせを用いることで、配線としての導電性を保持したまま、酸化物半導体２３
０への水素の拡散を抑制することができる。なお、図６４では、導電体２０５ａ、および
導電体２０５ｂの２層構造を示したが、当該構成に限定されず、単層でも３層以上の積層
構造でもよい。
絶縁体２２０、および絶縁体２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、
酸素を含む絶縁体であることが好ましい。特に、絶縁体２２４として過剰酸素を含む（化
学量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰
酸素を含む絶縁体を、トランジスタ２００を構成する酸化物に接して設けることにより、
酸化物中の酸素欠損を補償することができる。なお、絶縁体２２０と絶縁体２２４とは、
必ずしも同じ材料を用いて形成しなくともよい。
絶縁体２２２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化
アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸
鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３
（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いること
が好ましい。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲル
マニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウ
ム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。
上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いても
よい。
なお、絶縁体２２２が、２層以上の積層構造を有していてもよい。その場合、同じ材料
からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
絶縁体２２０及び絶縁体２２４の間に、ｈｉｇｈ－ｋ材料を含む絶縁体２２２を有する
ことで、特定の条件で絶縁体２２２が電子を捕獲し、しきい値電圧を増大させることがで
きる。つまり、絶縁体２２２が負に帯電する場合がある。
例えば、絶縁体２２０、および絶縁体２２４に、酸化シリコンを用い、絶縁体２２２に
、酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を
用いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５
℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体２０５の電
位をソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分
以上維持することで、トランジスタ２００を構成する酸化物から導電体２０５に向かって
、電子が移動する。この時、移動する電子の一部が、絶縁体２２２の電子捕獲準位に捕獲
される。
絶縁体２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値
電圧がプラス側にシフトする。なお、導電体２０５の電圧の制御によって電子の捕獲する
量を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成
を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ
状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、ト
ランジスタのソース導電体あるいはドレイン導電体に接続する導電体の形成後、あるいは
、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ
後等、工場出荷前のいずれかの段階で行うとよい。
また、絶縁体２２０、絶縁体２２２、絶縁体２２４の膜厚を適宜調整することで、しき
い値電圧を制御することができる。または、非導通時のリーク電流の小さいトランジスタ
を提供することができる。また、安定した電気特性を有するトランジスタを提供すること
ができる。または、オン電流の大きいトランジスタを提供することができる。または、サ
ブスレッショルドスイング値の小さいトランジスタを提供することができる。または、信
頼性の高いトランジスタを提供することができる。
酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃは、Ｉｎ
－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。ま
た、酸化物半導体２３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
絶縁体２５０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化
アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸
鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３
（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いること
ができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマ
ニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム
、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上
記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよ
い。
また、絶縁体２５０として、絶縁体２２４と同様に、化学量論的組成を満たす酸素より
も多くの酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶
縁体を酸化物半導体２３０に接して設けることにより、酸化物半導体２３０中の酸素欠損
を低減することができる。
また、絶縁体２５０は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸
化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化
ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁膜を用いるこ
とができる。このような材料を用いて形成した場合、酸化物半導体２３０からの酸素の放
出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
なお、絶縁体２５０は、絶縁体２２０、絶縁体２２２、および絶縁体２２４と同様の積
層構造を有していてもよい。絶縁体２５０が、電子捕獲準位に必要な量の電子を捕獲させ
た絶縁体を有することで、トランジスタ２００は、しきい値電圧をプラス側にシフトする
ことができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであ
っても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、図６４に示す半導体装置において、酸化物半導体２３０と導電体２６０の間に、
絶縁体２５０の他にバリア膜を設けてもよい。もしくは、酸化物半導体２３０ｃにバリア
性があるものを用いてもよい。
例えば、過剰酸素を含む絶縁膜を酸化物半導体２３０に接して設け、さらにバリア膜で
包み込むことで、酸化物を化学量論比組成とほぼ一致するような状態、または化学量論的
組成より酸素が多い過飽和の状態とすることができる。また、酸化物半導体２３０への水
素等の不純物の侵入を防ぐことができる。
導電体２４０ａと、および導電体２４０ｂは、一方がソース電極として機能し、他方が
ドレイン電極として機能する。
導電体２４０ａと、導電体２４０ｂとは、アルミニウム、チタン、クロム、ニッケル、
銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなど
の金属、またはこれを主成分とする合金を用いることができる。また、図では単層構造を
示したが、２層以上の積層構造としてもよい。
例えば、チタン膜とアルミニウム膜を積層するとよい。また、タングステン膜上にアル
ミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層
する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層す
る二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてア
ルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成す
る三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリ
ブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜ま
たは窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫また
は酸化亜鉛を含む透明導電材料を用いてもよい。
また、ゲート電極として機能を有する導電体２６０は、例えばアルミニウム、クロム、
銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金
属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができ
る。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いて
もよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体
、ニッケルシリサイド等のシリサイドを用いてもよい。
例えば、アルミニウム膜上にチタン膜を積層する二層構造とするとよい。また、窒化チ
タン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二
層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構
造としてもよい。
また、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン
膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステ
ン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組
み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電体２６０は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加し
たインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上
記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
導電体２６０ａは、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法を用いて形成する。特に
、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて
形成することが好ましい。ＡＬＤ法等により形成することで、絶縁体２５０に対するプラ
ズマによるダメージを減らすことができる。また、被覆性を向上させることができるため
好ましい。従って、信頼性が高いトランジスタ２００を提供することができる。
また、導電体２６０ｂは、タンタル、タングステン、銅、アルミニウムなどの導電性が
高い材料を用いて形成する。
また、導電体２６０を覆うように、絶縁体２７０を設ける。絶縁体２８０に酸素が脱離
する酸化物材料を用いる場合、導電体２６０が、脱離した酸素により酸化することを防止
するため、絶縁体２７０は、酸素に対してバリア性を有する物質を用いる。
例えば、絶縁体２７０には、酸化アルミニウムなどの金属酸化物を用いることができる
。また絶縁体２７０は、導電体２６０の酸化を防止する程度に設けられていればよい。例
えば、絶縁体２７０の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは３ｎｍ以上７ｎｍ以
下として設ける。
従って、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸
化物半導体２３０へと供給することができる。
トランジスタ２００の上方には、絶縁体２８０を設ける。絶縁体２８０には、化学量論
的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶
縁体２８０には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域
ともいう）が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体
を用いる場合、トランジスタ２００近傍の層間膜などに、酸素過剰領域を有する絶縁体を
設けることで、トランジスタ２００の酸素欠損を低減することで、信頼性を向上させるこ
とができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸
化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析に
て、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好
ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記Ｔ
ＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以
上５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用い
ることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中におい
て、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、
窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦
化膜として機能してもよい。
〔応用例〕
以下では、異なる組成のトランジスタを積層して用いる場合の例について説明する。
図６５に示す半導体装置は、トランジスタ４００と、トランジスタ２００、および容量
素子４１０を有している。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトラン
ジスタである。トランジスタ２００は、オフ電流が小さいため、これを半導体装置（記憶
装置）に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、
リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ない半
導体装置（記憶装置）とすることが可能となるため、消費電力を十分に低減することがで
きる。
半導体装置は、図６５に示すようにトランジスタ４００、トランジスタ２００、容量素
子４１０を有する。トランジスタ２００はトランジスタ４００の上方に設けられ、容量素
子４１０はトランジスタ４００、およびトランジスタ２００の上方に設けられている。
トランジスタ４００は、基板４０１上に設けられ、導電体４０６、絶縁体４０４、基板
４０１の一部からなる半導体領域４０２、およびソース領域またはドレイン領域として機
能する低抵抗領域４０８ａ、および低抵抗領域４０８ｂを有する。
トランジスタ４００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域４０２のチャネルが形成される領域、その近傍の領域、ソース領域、または
ドレイン領域となる低抵抗領域４０８ａ、および低抵抗領域４０８ｂなどにおいて、シリ
コン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい
。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリ
ウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成しても
よい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコン
を用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジ
スタ４００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉ
ｓｔｏｒ）としてもよい。
低抵抗領域４０８ａ、および低抵抗領域４０８ｂは、半導体領域４０２に適用される半
導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ
型の導電性を付与する元素を含む。
ゲート電極として機能する導電体４０６は、ヒ素、リンなどのｎ型の導電性を付与する
元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材
料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる
。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することが
できる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ま
しい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウム
などの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐
熱性の点で好ましい。
なお、図６５に示すトランジスタ４００は一例であり、その構造に限定されず、回路構
成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ４００を覆って、絶縁体４２０、絶縁体４２２、絶縁体４２４、および絶
縁体４２６が順に積層して設けられている。
絶縁体４２０、絶縁体４２２、絶縁体４２４、および絶縁体４２６として、例えば、酸
化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、
酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体４２２は、その下方に設けられるトランジスタ４００などによって生じる段差を
平坦化する平坦化膜として機能する。絶縁体４２２の上面は、平坦性を高めるために化学
機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法
等を用いた平坦化処理により平坦化されていてもよい。
絶縁体４２４には、例えば、基板４０１、またはトランジスタ４００などから、トラン
ジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜
を用いることが好ましい。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリ
コンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導
体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、
トランジスタ２００と、トランジスタ４００との間に、水素の拡散を抑制する膜を用いる
ことが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜と
する。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒ
ｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））などを用いて分析することができる。例えば
、絶縁体４２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲にお
いて、水素原子に換算した脱離量が、絶縁体４２４の面積当たりに換算して、１０×１０
１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であれば
よい。
なお、絶縁体４２６は、絶縁体４２４よりも誘電率が低いことが好ましい。例えば、絶
縁体４２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体
４２４の比誘電率は、絶縁体４２６の比誘電率の０．７倍以下が好ましく、０．６倍以下
がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低
減することができる。
また、絶縁体４２０、絶縁体４２２、絶縁体４２４、および絶縁体４２６には容量素子
４１０、またはトランジスタ２００と電気的に接続する導電体４２８、および導電体４３
０等が埋め込まれている。なお、導電体４２８、および導電体４３０はプラグ、または配
線として機能を有する。なお、後述するが、プラグまたは配線として機能を有する導電体
は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において
、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体
の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もあ
る。
各プラグ、および配線（導電体４２８、および導電体４３０等）の材料としては、金属
材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層また
は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンな
どの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または
、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材
料を用いることで配線抵抗を低くすることができる。
また、導電体４２８、および導電体４３０は、水素に対するバリア性を有する導電体を
含むことが好ましい。特に、水素に対するバリア性を有する絶縁体４２４が有する開口部
に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ
４００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ４
００からトランジスタ２００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用い
るとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線とし
ての導電性を保持したまま、トランジスタ４００からの水素の拡散を抑制することができ
る。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性
を有する絶縁体４２４と接する構造であることが好ましい。
また、絶縁体４２６、および導電体４３０上に、配線層を設けてもよい。例えば、図６
５において、絶縁体４５０、絶縁体４５２、及び絶縁体４５４が順に積層して設けられて
いる。また、絶縁体４５０、絶縁体４５２、及び絶縁体４５４には、導電体４５６が形成
されている。導電体４５６は、プラグ、または配線として機能を有する。なお導電体４５
６は、導電体４２８、および導電体４３０と同様の材料を用いて設けることができる。
また、導電体４５６は、アルミニウムや銅などの低抵抗導電性材料で形成することが好
ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。なお、導電
体４５６に銅を用いる場合、銅の拡散を抑制する導電体と積層して設けることが好ましい
。銅の拡散を抑制する導電体として、例えばタンタル、窒化タンタル等のタンタルを含む
合金、ルテニウム、およびルテニウムを含む合金等を用いるとよい。
また、例えば、絶縁体４５０は、銅の拡散を抑制する、または、酸素、および水素に対
するバリア性を有する絶縁体を用いることが好ましい。例えば、銅の拡散を抑制する膜の
一例として、窒化シリコンを用いることができる。従って、絶縁体４２４と同様の材料を
用いることができる。
特に、銅の拡散を抑制する絶縁体４５０が有する開口部に接して銅の拡散を抑制する導
電体を設け、銅の拡散を抑制する導電体上に銅を積層して設けることが好ましい。当該構
成により、配線の周辺に銅が拡散することを抑制することができる。
絶縁体４５４上には、絶縁体４５８、絶縁体２１０、絶縁体２１２、および絶縁体２１
４が、順に積層して設けられている。絶縁体４５８、絶縁体２１０、絶縁体２１２、およ
び絶縁体２１４のいずれかまたは全部を、銅の拡散を抑制する、または酸素や水素に対し
てバリア性のある物質を用いることが好ましい。
絶縁体４５８、および絶縁体２１２には、例えば、基板４０１、またはトランジスタ４
００を設ける領域などから、トランジスタ２００を設ける領域に、銅の拡散を抑制する、
または、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
従って、絶縁体４２４と同様の材料を用いることができる。
また、絶縁体２１０は、絶縁体４２０と同様の材料を用いることができる。例えば、絶
縁体２１０として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、例えば、絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタル
などの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水
素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、
酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分など
の不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２
００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジス
タ２００に対する保護膜として用いることに適している。
絶縁体２１４上には、絶縁体２１６を設ける。絶縁体２１６は、絶縁体４２０と同様の
材料を用いることができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シ
リコン膜などを用いることができる。
また、絶縁体４５８、絶縁体２１０、絶縁体２１２、絶縁体２１４、及び絶縁体２１６
には、導電体２１８、及びトランジスタ２００を構成する導電体２０５等が埋め込まれて
いる。なお、導電体２１８は、容量素子４１０、またはトランジスタ４００と電気的に接
続するプラグ、または配線としての機能を有する。導電体２１８は、導電体４２８、およ
び導電体４３０と同様の材料を用いて設けることができる。
特に、絶縁体４５８、絶縁体２１２、および絶縁体２１４と接する領域の導電体２１８
は、銅の拡散を抑制する、または、酸素、水素、および水に対するバリア性を有する導電
体であることが好ましい。当該構成により、トランジスタ４００とトランジスタ２００と
は、銅の拡散を抑制する、または、酸素、水素、および水に対するバリア性を有する層で
、完全により分離することができる。つまり、導電体４５６からの銅の拡散を抑制し、ト
ランジスタ４００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体２１４の上方には、トランジスタ２００、および絶縁体２８０が設けられている
。また、図６５に示すトランジスタ２００は一例であり、その構造に限定されず、回路構
成や駆動方法に応じて適切なトランジスタを用いればよい。
絶縁体２８０上には、絶縁体２８２、絶縁体２８４、および絶縁体４７０が順に積層し
て設けられている。また、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２８０、
絶縁体２８２、絶縁体２８４、および絶縁体４７０には、導電体２４４等が埋め込まれて
いる。また、トランジスタ２００が有する導電体２４０ａおよび導電体２４０ｂ等の導電
体上に、上層の導電体と接続する導電体２４５等が設けられる。なお、導電体２４４は、
容量素子４１０、トランジスタ２００、またはトランジスタ４００と電気的に接続するプ
ラグ、または配線として機能を有する。導電体２４４は、導電体４２８、および導電体４
３０と同様の材料を用いて設けることができる。
なお、絶縁体２８２、および絶縁体２８４のいずれか、または両方に、酸素や水素に対
してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２
１４と同様の材料を用いることができる。また、絶縁体２８４には、絶縁体２１２と同様
の材料を用いることができる。
例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの
金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水
素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、
酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分など
の不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２
００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジス
タ２００に対する保護膜として用いることに適している。
絶縁体２８４には、容量素子４１０を設ける領域から、トランジスタ２００が設ける領
域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従
って、絶縁体４２４と同様の材料を用いることができる。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリ
コンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導
体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、
トランジスタ２００と、トランジスタ４００との間に、水素の拡散を抑制する膜を用いる
ことが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜と
する。
従って、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１
０、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、及び絶縁体２８４
の積層構造により挟む構成とすることができる。また、絶縁体２１０、絶縁体２１２、絶
縁体２１４、絶縁体２８２、及び絶縁体２８４は、酸素、または、水素、および水などの
不純物の拡散を抑制するバリア性を有する。
絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子４１０、ま
たはトランジスタ４００が形成されている層へ拡散することを抑制することができる。ま
たは、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、お
よび水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけ
るチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、ト
ランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成
されることを防止することができる。よって、トランジスタ２００におけるチャネルが形
成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることが
できる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上
させることができる。
絶縁体４７０の上方には、容量素子４１０、および導電体４７４が設けられている。容
量素子４１０は、絶縁体４７０上に設けられ、導電体４６２と、絶縁体４８０、絶縁体４
８２、および絶縁体４８４と、導電体４６６とを有する。なお、導電体４７４は、容量素
子４１０、トランジスタ２００、またはトランジスタ４００と電気的に接続するプラグ、
または配線として機能を有する。
導電体４６２は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用い
ることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料
を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体など
の他の構造と同時に形成する場合は、低抵抗金属材料である銅やアルミニウム等を用いれ
ばよい。
なお、導電体４７４は、容量素子の電極として機能する導電体４６２と同様の材料を用
いて設けることができる。
導電体４７４、および導電体４６２上に、絶縁体４８０、絶縁体４８２、および絶縁体
４８４を設ける。絶縁体４８０、絶縁体４８２、および絶縁体４８４には例えば酸化シリ
コン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒
化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化
ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよい。なお、図では３
層構造としたが、単層、２層、または４層以上の積層構造としてもよい。
例えば、絶縁体４８０、および絶縁体４８４には、酸化窒化シリコンなどの絶縁耐力が
大きい材料を用い、絶縁体４８４には、酸化アルミニウムなどの高誘電率（ｈｉｇｈ－ｋ
）材料と、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いて、積層構造を設けるこ
とが好ましい。当該構成により、容量素子４１０は、高誘電率（ｈｉｇｈ－ｋ）の絶縁体
を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁
耐力が向上し、容量素子４１０の静電破壊を抑制することができる。
導電体４６２上に、絶縁体４８０、絶縁体４８２、および絶縁体４８４を介して、導電
体４６６を設ける。なお、導電体４６６は、金属材料、合金材料、または金属酸化物材料
などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリ
ブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ま
しい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料である銅や
アルミニウム等を用いればよい。
例えば、図６５に示すように、絶縁体４８０、絶縁体４８２、および絶縁体４８４を、
導電体４６２の上面および側面を覆うように設ける。さらに、導電体４６６を、絶縁体４
８０、絶縁体４８２、および絶縁体４８４を介して、導電体４６２の上面および側面を覆
うように設ける。
つまり、導電体４６２の側面においても、容量として機能するため、容量素子の投影面
積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、
微細化が可能となる。
導電体４６６、および絶縁体４８４上には、絶縁体４６０が設けられている。絶縁体４
６０は、絶縁体４２０と同様の材料を用いて設けることができる。また、容量素子４１０
を覆う絶縁体４６０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
以上が応用例についての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図６６を
用いて説明を行う。
［表示装置の回路構成］
図６６（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図６６（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図６６（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
また、図６６（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図６６（Ａ）に示す複数の画素回路５０１は、例えば、図６６（Ｂ）に示す構成
とすることができる。
図６６（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図６６（Ｂ）の画素回路５０１を有する表示装置では、例えば、図６６（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図６６（Ａ）に示す複数の画素回路５０１は、例えば、図６６（Ｃ）に示す構成
とすることができる。
また、図６６（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素
子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４
のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる
。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５
２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気
的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図６６（Ｃ）の画素回路５０１を有する表示装置では、例えば、図６６（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態８）
本実施の形態では、上述の実施の形態で説明したトランジスタの適用可能な回路構成の
一例について、図６７乃至図７０を用いて説明する。
［インバータ回路の構成例］
図６７（Ａ）には、駆動回路が有するシフトレジスタやバッファ等に適用することがで
きるインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理
を反転した信号を出力端子ＯＵＴに出力する。インバータ８００は、複数のＯＳトランジ
スタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信
号である。
図６７（Ｂ）は、インバータ８００の一例である。インバータ８００は、ＯＳトランジ
スタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル
型トランジスタのみで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒ
ｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳイ
ンバータ）を作製する場合と比較して、低コストで作製することが可能である。
なお、ＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成される
ＣＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置
できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バ
ックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第
１端子と、ソースまたはドレインの他方として機能する第２端子とを有する。
ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８
１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ８１０
の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端
子は、出力端子ＯＵＴに接続される。
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジス
タ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端
子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳ
を与える配線に接続される。
図６７（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである
。図６７（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの
信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ８１０のしきい値電圧の変化
について示している。
信号ＳＢＧをＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ
８１０のしきい値電圧を制御することができる。
信号ＳＢＧは、しきい値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、しきい値
電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａ
を与えることで、ＯＳトランジスタ８１０はしきい値電圧ＶＴＨ＿Ａにマイナスシフトさ
せることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジス
タ８１０は、しきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
前述の説明を可視化するために、図６８（Ａ）には、トランジスタの電気特性の一つで
ある、Ｉｄ－Ｖｇカーブを示す。
上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａの
ように大きくすることで、図６８（Ａ）中の破線８４０で表される曲線にシフトさせるこ
とができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を
電圧ＶＢＧ＿Ｂのように小さくすることで、図６８（Ａ）中の実線８４１で表される曲線
にシフトさせることができる。図６８（Ａ）に示すように、ＯＳトランジスタ８１０は、
信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、し
きい値電圧をプラスシフトあるいはマイナスシフトさせることができる。
しきい値電圧をしきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジス
タ８１０は電流が流れにくい状態とすることができる。図６８（Ｂ）には、この状態を可
視化して示す。
図６８（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小
さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトラン
ジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させること
ができる。
図６８（Ｂ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れにくい状
態とすることができるため、図６７（Ｃ）に示すタイミングチャートにおける出力端子の
信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳ
Ｓを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での
動作を行うことができる。
また、しきい値電圧をしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳト
ランジスタ８１０は電流が流れやすい状態とすることができる。図６８（Ｃ）には、この
状態を可視化して示す。図６８（Ｃ）に図示するように、このとき流れる電流ＩＡを少な
くとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号が
ローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電
圧を急峻に上昇させることができる。図６８（Ｃ）に図示したように、ＯＳトランジスタ
８１０に流れる電流が流れやすい状態とすることができるため、図６７（Ｃ）に示すタイ
ミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。
なお、信号ＳＢＧによるＯＳトランジスタ８１０のしきい値電圧の制御は、ＯＳトラン
ジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好
ましい。例えば、図６７（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベ
ルに切り替わる時刻Ｔ１よりも前に、しきい値電圧ＶＴＨ＿Ａから、しきい値電圧ＶＴＨ
＿ＢにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。また、図６
７（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ
２よりも前に、しきい値電圧ＶＴＨ＿Ｂからしきい値電圧ＶＴＨ＿ＡにＯＳトランジスタ
８１０のしきい値電圧を切り替えることが好ましい。
なお、図６７（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信
号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。例えば、しきい値電圧を
制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲート
に保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図６９
（Ａ）に示す。
図６９（Ａ）では、図６７（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０
を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲート
に接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電
圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信
号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ
＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図６９（Ａ）の動作について、図６９（Ｂ）のタイミングチャートを用いて説明する。
ＯＳトランジスタ８１０のしきい値電圧を制御するための電圧は、入力端子ＩＮに与え
る信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲ
ートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状
態とし、ノードＮＢＧにしきい値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とす
る。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けること
で、一旦ノードＮＢＧに保持させたしきい値電圧ＶＢＧ＿Ｂを保持することができる。そ
のため、ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減
るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
なお、図６７（Ｂ）及び図６９（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２
ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成と
してもよい。例えば、しきい値電圧を制御するための電圧を、入力端子ＩＮに与える信号
を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構
成を実現可能な回路構成の一例について、図７０（Ａ）に示す。
図７０（Ａ）では、図６７（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトラ
ンジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳイン
バータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出
力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
図７０（Ａ）の動作について、図７０（Ｂ）のタイミングチャートを用いて説明する。
図７０（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信
号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、及びＯＳトランジスタ８１０の
しきい値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトラ
ンジスタ８１０のしきい値電圧を制御する信号とすることができる。したがって、図６８
（Ａ）乃至図６８（Ｃ）で説明したように、ＯＳトランジスタ８１０のしきい値電圧を制
御できる。例えば、図７０（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信
号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿
Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とす
ることができ、出力端子ＯＵＴの電圧の上昇を急峻に下降させることができる。
また、図７０（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレ
ベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレ
ベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることがで
き、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータに
おける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該
構成とすることで、ＯＳトランジスタのしきい値電圧を制御することができる。入力端子
ＩＮに与える信号によってＯＳトランジスタのしきい値電圧を制御することで、出力端子
ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電
流を小さくすることができる。そのため、低消費電力化を図ることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態９）
本実施の形態では、上述の実施の形態で説明した酸化物半導体を有するトランジスタ（
ＯＳトランジスタ）を、複数の回路に用いる半導体装置の一例について、図７１乃至図７
４を用いて説明する。
［半導体装置の回路構成例］
図７１（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回
路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回
路９０６を有する。
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、
単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部か
ら与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与え
られる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、
外部から電源電圧を複数与えることなく動作することができる。
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回
路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に印加さ
れる電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（Ｖ
ＰＯＧ＞ＶＯＲＧ）とを基に印加される電圧である。また、例えば回路９０６の電源電圧
は、電圧ＶＯＲＧと電圧ＶＳＳと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とを基に
印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば
、電源回路９０１で生成する電圧の種類を削減できる。
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、
電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため
、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動
作することができる。
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、
電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため
、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動
作することができる。
図７１（Ｂ）は電圧ＶＰＯＧで動作する回路９０４の一例、図７１（Ｃ）は回路９０４
を動作させるための信号の波形の一例である。
図７１（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに
与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トラ
ンジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧
ＶＳＳとする。電圧ＶＰＯＧは、図７１（Ｃ）に図示するように、電圧ＶＯＲＧより大き
い。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実
に導通状態にできる。その結果、回路９０４は、誤動作が低減された回路とすることがで
きる。
図７１（Ｄ）は電圧ＶＮＥＧで動作する回路９０６の一例、図７１（Ｅ）は回路９０６
を動作させるための信号の波形の一例である。
図７１（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジ
スタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成
される。当該信号は、トランジスタ９１２を導通状態とする動作時に電圧ＶＯＲＧ、非導
通状態とする動作時に電圧ＶＳＳとを基に生成される。また、トランジスタ９１２のバッ
クゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図７１（Ｅ
）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２
の閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ
９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間
を流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費
電力化が図られた回路とすることができる。
なお、電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としても
よい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与
える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としても
よい。
また図７２（Ａ）（Ｂ）には、図７１（Ｄ）（Ｅ）の変形例を示す。
図７２（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回
路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２
は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧ
は、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトラ
ンジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
図７２（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トラン
ジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示
す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノード
ＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢ
Ｇが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるた
め、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、
一旦与えた電圧ＶＮＥＧを保持することができる。
また、図７３（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を
示す。図７３（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタ
Ｃ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック
信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与え
られる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される
電圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧
に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向
電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰ
ＯＧを得ることができる。
また、図７３（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を
示す。図７３（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタ
Ｃ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック
信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与え
られる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される
電圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧Ｖ
ＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。な
お、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段
数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
なお、上述した電圧生成回路９０３の回路構成は、図７３（Ａ）で示す回路図の構成に
限らない。例えば、電圧生成回路９０３の変形例を図７４（Ａ）乃至図７４（Ｃ）に示す
。なお、電圧生成回路９０３の変形例は、図７４（Ａ）乃至図７４（Ｃ）に示す電圧生成
回路９０３Ａ乃至９０３Ｃにおいて、各配線に与える電圧を変更すること、あるいは素子
の配置を変更することで実現可能である。
図７４（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシ
タＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トラ
ンジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられ
る。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧され
た電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧ
を得ることができる。図７４（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃
至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至
Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧Ｖ
ＰＯＧへの昇圧を図ることができる。
また、図７４（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、
キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは
、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して
与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に
昇圧された電圧ＶＰＯＧを得ることができる。図７４（Ｂ）に示す電圧生成回路９０３Ｂ
は、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくで
き、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に
電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また、図７４（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎｄ１、トランジス
タＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、
制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが
昇圧された電圧ＶＰＯＧを得ることができる。図７４（Ｃ）に示す電圧生成回路９０３Ｃ
は、インダクタＩｎｄ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行
うことができる。
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を
内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の数を削
減できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態１０）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図７５乃至図７８を用いて説明を行う。
［表示モジュール］
図７５に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２と
の間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続され
た表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１
０、バッテリ７０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル
７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト７００７は、光源７００８を有する。なお、図７５において、バックライ
ト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム７００９は、放熱板としての機能を有していてもよい。
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
［電子機器１］
次に、図７６（Ａ）乃至図７６（Ｅ）に電子機器の一例を示す。
図７６（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示
す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッター
ボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り
付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換す
ることが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができ
る。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチ
することにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１０
０のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する
。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファイ
ンダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極
を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示さ
せることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部
８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本
発明の一態様の表示装置を適用することができる。
なお、図７６（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器と
し、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備
えるファインダーが内蔵されていてもよい。
図７６（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２
０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バ
ッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２
０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示さ
せることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動
きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を
入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい
。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０
１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使
用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭
部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させて
もよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図７６（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図で
ある。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バ
ンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。
なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配
置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態において
は、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、
表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表
示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能とな
る。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明
の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図７６（Ｅ）のよ
うにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、よ
り現実感の高い映像を表示することができる。
［電子機器２］
次に、図７６（Ａ）乃至図７６（Ｅ）に示す電子機器と、異なる電子機器の一例を図７
７（Ａ）乃至図７７（Ｇ）に示す。
図７７（Ａ）乃至図７７（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、ス
ピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端
子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォ
ン９００８、等を有する。
図７７（Ａ）乃至図７７（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々
な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能
、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）
によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータ
ネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行
う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示す
る機能、等を有することができる。なお、図７７（Ａ）乃至図７７（Ｇ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。ま
た、図７７（Ａ）乃至図７７（Ｇ）には図示していないが、電子機器には、複数の表示部
を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能
、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する
機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図７７（Ａ）乃至図７７（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図７７（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９
１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上
の表示部９００１を組み込むことが可能である。
図７７（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情
報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３
つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１
の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００
１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールや
ＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、
電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッ
テリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位
置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図７７（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
図７７（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
図７７（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図７７（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図７７
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図７７（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
次に、図７６（Ａ）乃至図７６（Ｅ）に示す電子機器、及び図７７（Ａ）乃至図７７（
Ｇ）に示す電子機器と異なる電子機器の一例を図７８（Ａ）（Ｂ）に示す。図７８（Ａ）
（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図７８（Ａ）は、
複数の表示パネルが巻き取られた形態の斜視図であり、図７８（Ｂ）は、複数の表示パネ
ルが展開された状態の斜視図である。
図７８（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９
５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域
９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネ
ル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの
表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の
表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用
状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表
示装置とすることができる。
また、図７８（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０
１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９
５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２と
してもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機
器にも適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１００Ｆ トランジスタ
１００Ｇ トランジスタ
１００Ｈ トランジスタ
１００Ｊ トランジスタ
１００Ｋ トランジスタ
１０２ 基板
１０４ 絶縁膜
１０６ 導電膜
１０８ 酸化物半導体膜
１０８＿１ 酸化物半導体膜
１０８＿２ 酸化物半導体膜
１０８＿３ 酸化物半導体膜
１０８ｄ ドレイン領域
１０８ｆ 領域
１０８ｉ チャネル領域
１０８ｓ ソース領域
１１０ 絶縁膜
１１０ａ 絶縁膜
１１２ 導電膜
１１２＿１ 導電膜
１１２＿２ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２２ 絶縁膜
１４１ａ 開口部
１４１ｂ 開口部
１４３ 開口部
２００ トランジスタ
２０５ 導電体
２０５ａ 導電体
２０５ｂ 導電体
２１０ 絶縁体
２１２ 絶縁体
２１４ 絶縁体
２１６ 絶縁体
２１８ 導電体
２２０ 絶縁体
２２２ 絶縁体
２２４ 絶縁体
２３０ 酸化物半導体
２３０ａ 酸化物半導体
２３０ｂ 酸化物半導体
２３０ｃ 酸化物半導体
２４０ａ 導電体
２４０ｂ 導電体
２４４ 導電体
２４５ 導電体
２５０ 絶縁体
２６０ 導電体
２６０ａ 導電体
２６０ｂ 導電体
２７０ 絶縁体
２８０ 絶縁体
２８２ 絶縁体
２８４ 絶縁体
３００Ａ トランジスタ
３００Ｂ トランジスタ
３００Ｃ トランジスタ
３００Ｄ トランジスタ
３００Ｅ トランジスタ
３００Ｆ トランジスタ
３００Ｇ トランジスタ
３０２ 基板
３０４ 導電膜
３０６ 絶縁膜
３０７ 絶縁膜
３０８ 酸化物半導体膜
３０８＿１ 酸化物半導体膜
３０８＿２ 酸化物半導体膜
３０８＿３ 酸化物半導体膜
３１２ａ 導電膜
３１２ｂ 導電膜
３１２ｃ 導電膜
３１４ 絶縁膜
３１６ 絶縁膜
３１８ 絶縁膜
３１９ 絶縁膜
３２０ａ 導電膜
３２０ｂ 導電膜
３３０Ｄ トランジスタ
３４１ａ 開口部
３４１ｂ 開口部
３４２ 開口部
３４２ａ 開口部
３４２ｂ 開口部
３４２ｃ 開口部
３４４ 導電膜
３５１ 開口部
３５２ａ 開口部
３５２ｂ 開口部
４００ トランジスタ
４０１ 基板
４０２ 半導体領域
４０４ 絶縁体
４０６ 導電体
４０８ａ 低抵抗領域
４０８ｂ 低抵抗領域
４１０ 容量素子
４２０ 絶縁体
４２２ 絶縁体
４２４ 絶縁体
４２６ 絶縁体
４２８ 導電体
４３０ 導電体
４５０ 絶縁体
４５２ 絶縁体
４５４ 絶縁体
４５６ 導電体
４５８ 絶縁体
４６０ 絶縁体
４６２ 導電体
４６６ 導電体
４７０ 絶縁体
４７４ 導電体
４８０ 絶縁体
４８２ 絶縁体
４８４ 絶縁体
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６６４ 電極
６６５ 電極
６６７ 電極
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８３ 液滴吐出装置
７８４ 液滴
７８５ 層
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
８００ インバータ
８１０ ＯＳトランジスタ
８２０ ＯＳトランジスタ
８３１ 信号波形
８３２ 信号波形
８４０ 破線
８４１ 実線
８５０ ＯＳトランジスタ
８６０ ＣＭＯＳインバータ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
９５０ トランジスタ
９５２ 基板
９５４ 絶縁膜
９５６ 半導体膜
９５８ 絶縁膜
９６０ 導電膜
９６２ 絶縁膜
９６４ 絶縁膜
９６６ａ 導電膜
９６６ｂ 導電膜
９６８ 絶縁膜
９７０ 絶縁膜
９７２ 絶縁膜
１４００ 液滴吐出装置
１４０２ 基板
１４０３ 液滴吐出手段
１４０４ 撮像手段
１４０５ ヘッド
１４０６ 点線
１４０７ 制御手段
１４０８ 記憶媒体
１４０９ 画像処理手段
１４１０ コンピュータ
１４１１ マーカー
１４１２ ヘッド
１４１３ 材料供給源
１４１４ 材料供給源
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部

Claims (3)

  1. チャネル形成領域に金属酸化物膜を用いるトランジスタであって、
    前記金属酸化物膜は、インジウム、ガリウム、及び亜鉛を含み、
    前記金属酸化物膜の組成比は、インジウムが４の場合、ガリウムが１以上３以下であり、且つ亜鉛が２以上４以下であり、
    前記金属酸化物膜は、膜面に垂直な方向におけるＸ線回折において、結晶構造に起因した回折強度のピークが観測される領域を有し、
    前記金属酸化物膜は、膜面に垂直な断面における透過電子顕微鏡像において複数の結晶部が観察され、
    前記チャネル形成領域における前記金属酸化物膜は、前記透過電子顕微鏡像に対して高速フーリエ変換した第１の像に対して、周期性を示す範囲を残すマスク処理を施した後に逆フーリエ変換した第２の像において、元の像から残存した像を差し引いた面積の割合が、２０％以上８０％以下であり、
    前記複数の結晶部は、膜厚方向にｃ軸が配向する結晶部の割合が、他の方向に配向する結晶部の割合よりも高く、
    前記金属酸化物膜は、前記チャネル形成領域を断面に垂直な方向に１０ｎｍ以上５０ｎｍ以下の厚さに薄片化した前記金属酸化物膜に対してプローブ径を５０ｎｍ以上とした電子線回折において、リング状の回折パターンと、前記リング状の回折パターンと重なる位置に２つの第１のスポットと、を有する第１の電子線回折パターンが観測され、且つプローブ径を０．３ｎｍ以上５ｎｍ以下とした電子線回折において、前記第１のスポットと、円周方向に分布する複数の第２のスポットと、を有する第２の電子線回折パターンが観測される領域を有し、
    ２つの前記第１のスポットは、ダイレクトスポットに対して対称に観測され、
    前記第１のスポットの最も輝度の高い点と、前記ダイレクトスポットとを通る第１の直線と、膜面の法線方向との間の角度が０度以上１０度以下である領域を有し、
    前記第１の電子線回折パターンにおいて、前記第１の直線と直交し且つ前記ダイレクトスポットを通る第２の直線と前記リング状の回折パターンとの交点における、前記リング状の回折パターンの輝度が、前記第１のスポットの輝度よりも小さい領域を有し、
    前記第１のスポットの輝度は、前記第２の直線と前記リング状の回折パターンとの交点における前記リング状の回折パターンの輝度に対して、１倍よりも大きく、９倍以下である領域を有する、トランジスタ。
  2. チャネル形成領域に金属酸化物膜を用いるトランジスタであって、
    前記金属酸化物膜は、インジウム、ガリウム、及び亜鉛を含み、
    前記金属酸化物膜の組成比は、インジウムが４の場合、ガリウムが１．５以上２．５以下であり、且つ亜鉛が２．５以上３．５以下であり、
    前記金属酸化物膜は、膜面に垂直な方向におけるＸ線回折において、結晶構造に起因した回折強度のピークが観測される領域を有し、
    前記金属酸化物膜は、膜面に垂直な断面における透過電子顕微鏡像において複数の結晶部が観察され、
    前記チャネル形成領域における前記金属酸化物膜は、前記透過電子顕微鏡像に対して高速フーリエ変換した第１の像に対して、周期性を示す範囲を残すマスク処理を施した後に逆フーリエ変換した第２の像において、元の像から残存した像を差し引いた面積の割合が、２０％以上８０％以下であり、
    前記複数の結晶部は、膜厚方向にｃ軸が配向する結晶部の割合が、他の方向に配向する結晶部の割合よりも高く、
    前記金属酸化物膜は、前記チャネル形成領域を断面に垂直な方向に１０ｎｍ以上５０ｎｍ以下の厚さに薄片化した前記金属酸化物膜に対してプローブ径を５０ｎｍ以上とした電子線回折において、リング状の回折パターンと、前記リング状の回折パターンと重なる位置に２つの第１のスポットと、を有する第１の電子線回折パターンが観測され、且つプローブ径を０．３ｎｍ以上５ｎｍ以下とした電子線回折において、前記第１のスポットと、円周方向に分布する複数の第２のスポットと、を有する第２の電子線回折パターンが観測される領域を有し、
    ２つの前記第１のスポットは、ダイレクトスポットに対して対称に観測され、
    前記第１のスポットの最も輝度の高い点と、前記ダイレクトスポットとを通る第１の直線と、膜面の法線方向との間の角度が０度以上１０度以下である領域を有し、
    前記第１の電子線回折パターンにおいて、前記第１の直線と直交し且つ前記ダイレクトスポットを通る第２の直線と前記リング状の回折パターンとの交点における、前記リング状の回折パターンの輝度が、前記第１のスポットの輝度よりも小さい領域を有し、
    前記第１のスポットの輝度は、前記第２の直線と前記リング状の回折パターンとの交点における前記リング状の回折パターンの輝度に対して、１倍よりも大きく、９倍以下である領域を有する、トランジスタ。
  3. 請求項１又は請求項２において、
    前記金属酸化物膜の組成比は、インジウム：ガリウム：亜鉛＝４：２：３である、トランジスタ。
JP2021179136A 2015-12-29 2021-11-02 トランジスタ Active JP7377245B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023184474A JP2023181339A (ja) 2015-12-29 2023-10-27 金属酸化物膜

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015257710 2015-12-29
JP2015257710 2015-12-29
JP2016125478 2016-06-24
JP2016125478 2016-06-24
JP2016248707A JP2018006728A (ja) 2015-12-29 2016-12-22 金属酸化物膜、および半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016248707A Division JP2018006728A (ja) 2015-12-29 2016-12-22 金属酸化物膜、および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023184474A Division JP2023181339A (ja) 2015-12-29 2023-10-27 金属酸化物膜

Publications (2)

Publication Number Publication Date
JP2022016470A JP2022016470A (ja) 2022-01-21
JP7377245B2 true JP7377245B2 (ja) 2023-11-09

Family

ID=59086616

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016248707A Withdrawn JP2018006728A (ja) 2015-12-29 2016-12-22 金属酸化物膜、および半導体装置
JP2021179136A Active JP7377245B2 (ja) 2015-12-29 2021-11-02 トランジスタ
JP2023184474A Pending JP2023181339A (ja) 2015-12-29 2023-10-27 金属酸化物膜

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016248707A Withdrawn JP2018006728A (ja) 2015-12-29 2016-12-22 金属酸化物膜、および半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023184474A Pending JP2023181339A (ja) 2015-12-29 2023-10-27 金属酸化物膜

Country Status (5)

Country Link
US (5) US10096684B2 (ja)
JP (3) JP2018006728A (ja)
KR (1) KR20180099725A (ja)
CN (2) CN108473334B (ja)
WO (1) WO2017115222A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180099725A (ko) 2015-12-29 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막 및 반도체 장치
CN108474106B (zh) 2016-01-18 2021-02-26 株式会社半导体能源研究所 金属氧化物膜、半导体装置以及显示装置
WO2017134495A1 (ja) 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10193018B2 (en) * 2016-12-29 2019-01-29 Intel Corporation Compact low power head-mounted display with light emitting diodes that exhibit a desired beam angle
CN107221537B (zh) * 2017-06-30 2019-12-17 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及阵列基板制作方法
KR102470955B1 (ko) * 2017-10-17 2022-11-28 한국과학기술연구원 박막형 트랜지스터 채널 및 이를 이용한 박막형 트랜지스터
JP7071841B2 (ja) 2018-02-28 2022-05-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7030566B2 (ja) * 2018-03-06 2022-03-07 株式会社ニューフレアテクノロジー パターン検査方法及びパターン検査装置
US11430897B2 (en) 2018-03-23 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20190300361A1 (en) * 2018-03-28 2019-10-03 Cirrus Logic International Semiconductor Ltd. Mems devices and processes
CN112805838A (zh) * 2018-10-10 2021-05-14 株式会社半导体能源研究所 半导体装置
WO2020105910A1 (ko) * 2018-11-19 2020-05-28 엘지이노텍 주식회사 합금 금속판 및 이를 포함하는 증착용 마스크
TW202104086A (zh) * 2019-02-22 2021-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜、半導體裝置及金屬氧化物膜的評價方法
US11088078B2 (en) * 2019-05-22 2021-08-10 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
JPWO2021106810A1 (ja) * 2019-11-29 2021-06-03
CN110954566B (zh) * 2019-12-18 2022-05-27 上海科技大学 一种使用透射电子显微镜确认晶体手性的方法
CN111697005A (zh) * 2020-05-25 2020-09-22 福建华佳彩有限公司 一种阵列基板及其制作方法
CN113690153B (zh) * 2021-08-10 2023-10-31 深圳市华星光电半导体显示技术有限公司 防止esd破坏tft的方法、tft的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175716A (ja) 2012-01-26 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014143410A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2015059842A1 (ja) 2013-10-22 2015-04-30 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
JP2015111667A (ja) 2013-11-06 2015-06-18 株式会社半導体エネルギー研究所 半導体装置及び該半導体装置を有する表示装置
JP2015144250A (ja) 2013-12-27 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
JP2015181229A (ja) 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 半導体装置
JP2015130482A5 (ja) 2014-10-07 2017-11-16

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3945887B2 (ja) * 1998-01-30 2007-07-18 Ｈｏｙａ株式会社 導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5458102B2 (ja) 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
KR101749387B1 (ko) 2010-12-03 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014007339A (ja) 2012-06-26 2014-01-16 Ibiden Co Ltd インダクタ部品、その製造方法及びプリント配線板
JP2014014341A (ja) 2012-07-11 2014-01-30 Kubota Corp コンバイン
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI688102B (zh) 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
TWI643969B (zh) * 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ
WO2016092416A1 (en) * 2014-12-11 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and electronic device
US10522693B2 (en) * 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
KR102526654B1 (ko) * 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
KR20180099725A (ko) * 2015-12-29 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막 및 반도체 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175716A (ja) 2012-01-26 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014143410A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2015059842A1 (ja) 2013-10-22 2015-04-30 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
JP2015111667A (ja) 2013-11-06 2015-06-18 株式会社半導体エネルギー研究所 半導体装置及び該半導体装置を有する表示装置
JP2015144250A (ja) 2013-12-27 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
JP2015181229A (ja) 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 半導体装置
JP2015130482A5 (ja) 2014-10-07 2017-11-16
JP2015109429A5 (ja) 2014-10-21 2017-11-24

Also Published As

Publication number Publication date
US20170186843A1 (en) 2017-06-29
JP2018006728A (ja) 2018-01-11
JP2022016470A (ja) 2022-01-21
CN113105213A (zh) 2021-07-13
US20200161435A1 (en) 2020-05-21
US20190051727A1 (en) 2019-02-14
US11757007B2 (en) 2023-09-12
US10096684B2 (en) 2018-10-09
CN108473334A (zh) 2018-08-31
WO2017115222A1 (en) 2017-07-06
US20230420522A1 (en) 2023-12-28
KR20180099725A (ko) 2018-09-05
JP2023181339A (ja) 2023-12-21
US20210343843A1 (en) 2021-11-04
US10535742B2 (en) 2020-01-14
CN108473334B (zh) 2021-03-12
US11063125B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
JP7377245B2 (ja) トランジスタ
JP7341204B2 (ja) 半導体装置
JP6970511B2 (ja) トランジスタ
KR102527306B1 (ko) 금속 산화물막, 반도체 장치, 및 표시 장치
KR20180116291A (ko) 반도체 장치, 이의 제작 방법, 표시 장치, 및 전자 기기
JP2021180335A (ja) 半導体装置
WO2017125797A1 (ja) 金属酸化物膜及びその形成方法、ならびに半導体装置
WO2017109642A1 (ja) 金属酸化物膜、および半導体装置
JP2024056861A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231027

R150 Certificate of patent or registration of utility model

Ref document number: 7377245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150