KR20180099725A - 금속 산화물막 및 반도체 장치 - Google Patents

금속 산화물막 및 반도체 장치 Download PDF

Info

Publication number
KR20180099725A
KR20180099725A KR1020187020178A KR20187020178A KR20180099725A KR 20180099725 A KR20180099725 A KR 20180099725A KR 1020187020178 A KR1020187020178 A KR 1020187020178A KR 20187020178 A KR20187020178 A KR 20187020178A KR 20180099725 A KR20180099725 A KR 20180099725A
Authority
KR
South Korea
Prior art keywords
film
transistor
oxide semiconductor
metal oxide
insulating film
Prior art date
Application number
KR1020187020178A
Other languages
English (en)
Inventor
야수하루 호사카
토시미츠 오보나이
유키노리 시마
마사미 진쵸우
다이스케 쿠로사키
타카시 하모치
준이치 코에즈카
켄이치 오카자키
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20180099725A publication Critical patent/KR20180099725A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/22—Surface treatment of glass, not in the form of fibres or filaments, by coating with other inorganic material
    • C03C17/23—Oxides
    • C03C17/245—Oxides by deposition from the vapour phase
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C04B35/457—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates based on tin oxides or stannates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/50—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on rare-earth compounds
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/62218—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products obtaining ceramic films, e.g. by using temporary supports
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/20—Materials for coating a single layer on glass
    • C03C2217/21—Oxides
    • C03C2217/23—Mixtures
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C03C2218/151—Deposition methods from the vapour phase by vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3217—Aluminum oxide or oxide forming salts thereof, e.g. bauxite, alpha-alumina
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3225—Yttrium oxide or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/78—Grain sizes and shapes, product microstructures, e.g. acicular grains, equiaxed grains, platelet-structures
    • C04B2235/787—Oriented grains
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance

Abstract

금속 산화물막은 인듐, M(M은 Al, Ga, Y, 또는 Sn), 및 아연을 포함하고, 막 표면에 수직인 방향에서의 X선 회절에 의하여, 결정 구조에 기인한 회절 강도를 갖는 피크가 관찰되는 영역을 포함한다. 또한, 막 표면에 수직인 방향에서의 투과 전자 현미경 이미지에서 복수의 결정부가 관찰된다. 상기 결정부 외의 영역의 비율은 20% 이상 60% 이하이다.

Description

금속 산화물막 및 반도체 장치
본 발명의 일 형태는 금속 산화물막 및 이 금속 산화물막의 형성 방법에 관한 것이다. 본 발명의 일 형태는 금속 산화물막을 포함하는 반도체 장치에 관한 것이다.
본 명세서 등에서, 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 모든 형태의 장치를 의미하고, 트랜지스터 및 반도체 회로 등은 반도체 장치의 일 형태이다. 연산 장치, 기억 장치, 촬상 장치, 전기 광학 장치, 발전 장치(예를 들어, 박막 태양 전지 및 유기 박막 태양 전지), 및 전자 제품은 각각 반도체 장치를 포함할 수 있다.
트랜지스터에 적용할 수 있는 반도체 재료로서 산화물 반도체가 주목을 받고 있다. 예를 들어, 특허문헌 1에는, 복수의 산화물 반도체층을 적층하고, 상기 복수의 산화물 반도체층에서 채널로서 기능하는 산화물 반도체층이 인듐 및 갈륨을 포함하고, 인듐의 비율이 갈륨의 비율보다 높은 구조에 의하여 높은 전계 효과 이동도(단순히 이동도 또는 μFE라고 하는 경우가 있음)를 달성한 반도체 장치가 개시(開示)되어 있다.
비특허문헌 1에는 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체가 In1- x Ga1+ x O3(ZnO) m (x는 -1≤x≤1을 만족시키는 숫자이고, m은 자연수임)으로 나타내어지는 동족 계열(homologous series)을 갖는 것이 개시되어 있다. 또한, 비특허문헌 1에는 동족 계열의 고용체 범위(solid solution range)가 개시되어 있다. 예를 들어, m이 1일 때의 동족 계열의 고용체 범위의 경우, x는 -0.33부터 0.08까지의 범위 내에 있고, m이 2일 때의 동족 계열의 고용체 범위의 경우, x는 -0.68부터 0.32까지의 범위 내에 있다.
일본 공개특허공보 2014-007339호
M. Nakamura, N. Kimizuka, 및 T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350 ℃," J. Solid State Chem., 1991, Vol. 93, pp. 298-315.
본 발명의 일 형태의 하나의 과제는 결정부를 포함하는 금속 산화물막을 제공하는 것이다. 또 다른 과제는 물성의 안정성이 높은 금속 산화물막을 제공하는 것이다. 또 다른 과제는 전기 특성이 향상된 금속 산화물막을 제공하는 것이다. 또 다른 과제는 전계 효과 이동도를 높일 수 있는 금속 산화물막을 제공하는 것이다. 또 다른 과제는 신규 금속 산화물막을 제공하는 것이다. 또 다른 과제는 금속 산화물막을 포함하는 신뢰성이 높은 반도체 장치를 제공하는 것이다.
본 발명의 일 형태의 또 다른 과제는 낮은 온도에서 형성할 수 있는 물성의 안정성이 높은 금속 산화물막을 제공하는 것이다. 또 다른 과제는 낮은 온도에서 형성할 수 있는 신뢰성이 높은 반도체 장치를 제공하는 것이다.
본 발명의 일 형태의 또 다른 과제는 금속 산화물막을 사용하여 플렉시블 축전 장치를 제공하는 것이다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하지 않는다. 본 발명의 일 형태에서, 이들 과제 모두를 달성할 필요는 없다. 또한, 다른 과제는 명세서, 도면, 및 청구항 등의 기재로부터 추출될 수 있다.
본 발명의 일 형태는 인듐, M(M은 Al, Ga, Y, 또는 Sn), 및 아연을 포함하는 금속 산화물막이다. 금속 산화물막은, 막 표면에 수직인 방향에서의 X선 회절에 의하여, 결정 구조에 기인한 회절 강도를 갖는 피크가 관찰되는 영역도 포함한다. 또한, 막 표면에 수직인 방향에서의 투과 전자 현미경 이미지에서 복수의 결정부가 관찰된다. 상기 결정부 외의 영역의 비율은 20% 이상 60% 이하, 또는 25% 이상 100% 미만이다.
상기 복수의 결정부는 두께 방향으로 c축이 배향되는 결정부의 비율이 다른 방향으로 배향되는 결정부보다 높은 것이 바람직하다.
제 1 이미지는 단면 TEM 이미지에 대하여 고속 푸리에 변환(fast Fourier transform)을 실시함으로써 얻어진 이미지이다. 제 1 이미지에 대하여 주기적 영역만을 남기는 마스크 처리를 실시한 다음에, 역 고속 푸리에 변환(inverse fast Fourier transform)을 실시함으로써, 제 2 이미지가 얻어진다. 여기서, 원래의 이미지에서 뺀 남긴 영역의 비율은 20% 이상 60% 미만, 또는 25% 이상 100% 미만인 것이 바람직하다.
10nm 이상 50nm 이하의 두께를 갖는 금속 산화물막의 조각에 대하여, 그 단면에 수직인 방향으로 프로브 직경을 50nm 이상으로 한 전자선 회절을 수행하는 경우에는, 링 형상의 회절 패턴과, 링 형상의 회절 패턴과 중첩되는 2개의 제 1 스폿을 포함하는 제 1 전자선 회절 패턴이 관찰되는 것이 바람직하다. 또한, 프로브 직경을 0.3nm 이상 5nm 이하로 한 전자선 회절을 그 위에 수행하는 경우에는, 제 1 스폿과, 원주 방향으로 분포되는 복수의 제 2 스폿을 포함하는 제 2 전자선 회절 패턴이 관찰되는 것이 바람직하다.
2개의 제 1 스폿은 중심에 대하여 대칭인 것이 바람직하다. 제 1 직선과, 막 표면의 법선 벡터의 방향에 의하여 형성되는 각도는 0° 이상 10° 이하인 것이 바람직하다. 제 1 직선은 중심과, 제 1 스폿의 휘도가 가장 높은 점을 통과한다.
제 1 전자선 회절 패턴에서는, 제 1 직선과 교차되는 제 2 직선과, 링 형상의 패턴의 교차 부분에서, 링 형상의 패턴의 휘도가 제 1 스폿의 휘도보다 낮은 것이 바람직하다.
제 1 스폿의 휘도는 제 2 직선과, 링 형상의 패턴의 교차 부분에서, 링 형상의 회절 패턴의 휘도의 1배보다 크고 9배 이하인 것이 바람직하다.
본 발명의 일 형태는 인듐, M(M은 Al, Ga, Y, 또는 Sn), 및 아연을 포함하는 금속 산화물막이다. 금속 산화물막은, 막 표면에 수직인 방향에서의 X선 회절에 의하여, 결정 구조에 기인한 회절 강도를 갖는 피크가 관찰되는 영역도 포함한다. 10nm 이상 50nm 이하의 두께를 갖는 금속 산화물막의 조각에 대하여, 그 단면에 수직인 방향으로 프로브 직경을 50nm 이상으로 한 전자선 회절을 수행하는 경우에는, 링 형상의 회절 패턴과, 링 형상의 회절 패턴과 중첩되는 2개의 제 1 스폿을 포함하는 제 1 전자선 회절 패턴이 관찰된다. 또한, 프로브 직경을 0.3nm 이상 5nm 이하로 한 전자선 회절을 그 위에 수행하는 경우에는, 제 1 스폿과, 원주 방향으로 분포되는 복수의 제 2 스폿을 포함하는 제 2 전자선 회절 패턴이 관찰된다.
또한, 상기 제 1 스폿은 원주 방향으로 분포되어 있는 것이 바람직하다. 원주 방향의 스폿의 단부와, 전자선 회절 패턴의 중심을 통과하는 2개의 직선에 의하여 형성되는 각도는 45° 이하인 것이 바람직하다.
본 발명의 다른 일 형태는 반도체층, 게이트 절연층, 및 게이트를 포함하는 반도체 장치이다. 반도체층은 상술한 금속 산화물막을 포함하는 것이 특징이다.
본 발명의 일 형태는 결정부를 포함하는 금속 산화물막을 제공할 수 있다. 본 발명의 일 형태는 물성의 안정성이 높은 금속 산화물막을 제공할 수 있다. 본 발명의 일 형태는 신규 금속 산화물막을 제공할 수 있다. 본 발명의 일 형태는 금속 산화물막을 채용한 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 발명의 일 형태는 낮은 온도에서 형성할 수 있는 물성의 안정성이 높은 금속 산화물막을 제공할 수 있다. 본 발명의 일 형태는 낮은 온도에서 형성할 수 있는 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 발명의 일 형태는 금속 산화물막을 채용한 플렉시블 디바이스를 제공할 수 있다.
도 1의 (A) 내지 (C)는 금속 산화물막의 XRD 측정의 결과를 나타낸 것.
도 2의 (A) 내지 (C)는 금속 산화물막의 단면 관찰 이미지.
도 3의 (A) 및 (B)는 금속 산화물막의 전자선 회절 패턴.
도 4의 (A) 내지 (D)는 금속 산화물막의 전자선 회절 패턴.
도 5는 금속 산화물막의 전자선 회절 패턴.
도 6의 (A) 및 (B)는 금속 산화물막의 전자선 회절 패턴.
도 7의 (A1) 내지 (D2)는 금속 산화물막의 전자선 회절 패턴 및 휘도의 프로파일.
도 8은 금속 산화물막의 전자선 회절 패턴으로부터 추정한 상대 휘도를 나타낸 것.
도 9의 (A) 내지 (C)는 금속 산화물막의 전자선 회절 패턴.
도 10은 금속 산화물막의 결정부의 배향의 편차의 결과를 나타낸 것.
도 11의 (A) 내지 (D)는 금속 산화물막의 단면 관찰 이미지 및 그 분석을 통하여 얻은 단면 관찰 이미지.
도 12의 (A) 및 (B)는 트랜지스터의 전기 특성을 도시한 것.
도 13의 (A) 내지 (C)는 금속 산화물막의 TDS 측정 결과를 나타낸 것.
도 14는 금속 산화물막의 SIMS 측정 결과를 나타낸 것.
도 15의 (A) 내지 (C)는 과잉 산소의 이동의 계산에 사용한 모델도.
도 16의 (A) 내지 (C)는 과잉 산소의 이동의 계산에 사용한 모델도.
도 17의 (A) 내지 (C)는 과잉 산소의 이동의 계산에 사용한 모델도.
도 18의 (A) 내지 (C)는 과잉 산소의 이동의 계산에 사용한 모델도.
도 19는 과잉 산소의 이동 용이함을 설명하는 계산 결과를 나타낸 것.
도 20의 (A) 내지 (C)는 산소 결손의 이동의 계산에 사용한 모델도.
도 21의 (A) 내지 (C)는 산소 결손의 이동의 계산에 사용한 모델도.
도 22는 산소 결손의 이동 용이함을 설명하는 계산 결과를 나타낸 것.
도 23은 금속 산화물막의 ESR 측정 결과를 나타낸 것.
도 24의 (A) 및 (B)는 금속 산화물막의 CPM 측정 결과를 나타낸 것.
도 25는 트랜지스터의 Id-Vg 특성을 나타낸 것.
도 26은 트랜지스터의 Id-Vg 특성을 나타낸 것.
도 27은 계면 준위의 밀도를 나타낸 것.
도 28의 (A) 및 (B)는 트랜지스터의 Id-Vg 특성을 나타낸 것.
도 29의 (A) 및 (B)는 트랜지스터의 결함 준위의 계산 결과 및 트랜지스터의 전기 특성을 나타낸 것.
도 30의 (A) 내지 (F)는 트랜지스터의 전기 특성을 나타낸 것.
도 31의 (A) 내지 (C)는 각각 산화물 반도체막의 원자수비의 범위를 도시한 것.
도 32는 InMZnO4 결정을 도시한 것.
도 33은 산화물 반도체막을 채널 영역에 사용한 트랜지스터의 에너지 밴드를 도시한 것.
도 34의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도.
도 35의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도.
도 36의 (A) 및 (B)는 반도체 장치를 도시한 단면도.
도 37의 (A) 및 (B)는 반도체 장치를 도시한 단면도.
도 38의 (A) 및 (B)는 반도체 장치를 도시한 단면도.
도 39의 (A) 및 (B)는 반도체 장치를 도시한 단면도.
도 40의 (A) 및 (B)는 반도체 장치를 도시한 단면도.
도 41의 (A) 및 (B)는 반도체 장치를 도시한 단면도.
도 42의 (A) 및 (B)는 반도체 장치를 도시한 단면도.
도 43의 (A) 및 (B)는 반도체 장치를 도시한 단면도.
도 44의 (A) 및 (B)는 반도체 장치를 도시한 단면도.
도 45의 (A) 내지 (C)는 밴드도.
도 46의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도.
도 47의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도.
도 48의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도.
도 49의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도.
도 50의 (A) 및 (B)는 반도체 장치를 도시한 단면도.
도 51의 (A) 및 (B)는 반도체 장치를 도시한 단면도.
도 52의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도.
도 53은 반도체 장치를 도시한 단면도.
도 54는 반도체 장치를 도시한 단면도.
도 55는 반도체 장치를 도시한 단면도.
도 56은 표시 장치의 일 형태를 도시한 상면도.
도 57은 표시 장치의 일 형태의 단면도.
도 58은 표시 장치의 일 형태의 단면도.
도 59는 표시 장치의 일 형태의 단면도.
도 60의 (A) 내지 (D)는 EL층의 형성 방법을 도시한 단면도.
도 61은 액적 토출 장치를 도시한 개념도.
도 62는 표시 장치의 일 형태의 단면도.
도 63은 표시 장치의 일 형태의 단면도.
도 64의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도.
도 65는 반도체 장치를 도시한 단면도.
도 66의 (A) 내지 (C)는 표시 장치를 도시한 블록도 및 회로도.
도 67의 (A) 내지 (C)는 본 발명의 일 형태를 설명하기 위한 회로도 및 타이밍 차트.
도 68의 (A) 내지 (C)는 본 발명의 일 형태를 도시한 그래프 및 회로도.
도 69의 (A) 및 (B)는 본 발명의 일 형태를 도시한 회로도 및 타이밍 차트.
도 70의 (A) 및 (B)는 본 발명의 일 형태를 도시한 회로도 및 타이밍 차트.
도 71의 (A) 내지 (E)는 본 발명의 일 형태를 도시한 블록도, 회로도, 및 파형도.
도 72의 (A) 및 (B)는 본 발명의 일 형태를 도시한 회로도 및 타이밍 차트.
도 73의 (A) 및 (B)는 본 발명의 일 형태를 각각 도시한 회로도.
도 74의 (A) 내지 (C)는 본 발명의 일 형태를 각각 도시한 회로도.
도 75는 표시 모듈을 도시한 것.
도 76의 (A) 내지 (E)는 전자 기기를 도시한 것.
도 77의 (A) 내지 (G)는 전자 기기를 도시한 것.
도 78의 (A) 및 (B)는 표시 장치를 도시한 사시도.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 또한, 본 발명은 아래의 설명에 한정되지 않는다. 본 발명의 취지 및 범위에서 벗어나지 않고 본 발명의 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 쉽게 이해된다. 따라서, 본 발명은 아래의 실시형태의 기재에 한정하여 해석되지 말아야 한다.
또한, 아래에서 설명하는 본 발명의 구조에서, 같은 부분 또는 비슷한 기능을 갖는 부분은 다른 도면에서 같은 부호로 나타내어지며, 그 설명은 반복되지 않는다. 또한, 비슷한 기능을 갖는 부분에는 같은 해칭 패턴을 적용하고, 이 부분을 특별히 부호로 나타내지 않는 경우가 있다.
또한, 본 명세서에서 설명하는 각 도면에서 각 구성 요소의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있을 수 있다. 따라서, 크기, 층의 두께, 또는 영역은 도시된 스케일에 한정되지 않는다.
또한, 본 명세서 등에서 "제 1" 및 "제 2" 등의 서수사는 구성 요소 간의 혼동을 피하기 위하여 사용되는 것으로, 수를 한정하는 것은 아니다.
트랜지스터는 반도체 소자의 일종으로, 전류 또는 전압의 증폭, 혹은 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 본 명세서에서 트랜지스터는 IGFET(insulated-gate field effect transistor) 및 TFT(thin film transistor)를 포함한다.
"소스" 및 "드레인"의 기능은 예를 들어, 반대 극성의 트랜지스터를 사용하거나 회로 동작에서 전류가 흐르는 방향이 변화될 때 서로 바뀌는 경우가 있다. 따라서, 본 명세서에서 "소스" 및 "드레인"이라는 용어는 서로 바뀔 수 있다.
본 명세서 등에서 금속 산화물이란 넓은 의미에서 금속의 산화물을 뜻한다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 및 산화물 반도체(단순히 OS라고도 함) 등으로 분류된다. 예를 들어, 트랜지스터의 활성층에 사용한 금속 산화물을 산화물 반도체라고 하는 경우가 있다. 바꿔 말하면, OS FET는 금속 산화물 또는 산화물 반도체를 포함하는 트랜지스터이다.
본 명세서 등에서는, 질소를 포함하는 금속 산화물을 금속 산화물이라고 하는 경우도 있다. 또한, 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 하여도 좋다.
본 명세서 등에서, "CAAC(c-axis aligned crystal)" 또는 "CAC(cloud-aligned composite)"라고 말하는 경우가 있다. CAAC는 결정 구조의 예를 말하고, CAC는 기능 또는 재료 구성의 예를 말한다.
본 명세서 등에서, CAC-OS 또는 CAC-metal oxide는 재료의 일부에서는 도전체의 기능을 갖고, 재료의 다른 일부에서는 유전체(또는 절연체)의 기능을 갖고, 전체로서는 CAC-OS 또는 CAC-metal oxide는 반도체의 기능을 갖는다. CAC-OS 또는 CAC-metal oxide를 트랜지스터의 활성층에 사용하는 경우, 도전체는 캐리어로서 기능하는 전자(또는 홀)를 흘리는 기능을 갖고, 유전체는 캐리어로서 기능하는 전자를 흘리지 않는 기능을 갖는다. 도전체로서의 기능 및 유전체로서의 기능의 상보적인 작용에 의하여, CAC-OS 또는 CAC-metal oxide는 전환 기능(온/오프 기능)을 가질 수 있다. CAC-OS 또는 CAC-metal oxide에서는, 기능을 분리함으로써 각 기능을 최대화시킬 수 있다.
본 명세서 등에서, CAC-OS 또는 CAC-metal oxide는 도전체 영역 및 유전체 영역을 포함한다. 도전체 영역은 상술한 도전체의 기능을 갖고, 유전체 영역은 상술한 유전체의 기능을 갖는다. 재료 내에서 도전체 영역 및 유전체 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 도전체 영역 및 유전체 영역은 재료 내에 고르지 않게 분포되는 경우가 있다. 관찰 시, 도전체 영역은 그 경계가 흐릿해져 클라우드상(cloud-like)으로 연결되는 경우가 있다.
바꿔 말하면, CAC-OS 또는 CAC-metal oxide를 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 할 수 있다.
또한, CAC-OS 또는 CAC-metal oxide에서, 도전체 영역 및 유전체 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기를 갖고, 재료 내로 분산되어 있는 경우가 있다.
(실시형태 1)
본 발명의 일 형태는 2종류의 결정부를 포함하는 금속 산화물막이다. 하나는 두께 방향(막 표면 방향, 또는 형성 표면 또는 막 표면에 수직인 방향이라고도 함)으로 배향되는 결정을 포함하는 결정부(제 1 결정부라고도 함)이다. 다른 하나는 랜덤 배향성을 갖는 결정을 포함하는 결정부(제 2 결정부라고도 함)이다. 본 발명의 일 형태에 따른 금속 산화물막은 이들 2종류의 결정부를 포함한다.
명료화를 위하여 특정한 배향성을 갖는 제 1 결정부 및 랜덤 배향성을 갖는 제 2 결정부의 2종류로 결정부를 분류하였지만, 결정성 및 결정 크기 등에 큰 차이가 없기 때문에 제 1 결정부 및 제 2 결정부를 서로 구별할 수 없는 경우가 있다. 따라서, 본 발명의 일 형태에 따른 금속 산화물막을 제 1 결정부와 제 2 결정부 간의 구분 없이 설명할 수 있다. 바꿔 말하면, 본 발명의 일 형태에 따른 금속 산화물막은, 막 표면에 수직인 방향으로 배향되는 결정부의 비율이 다른 방향으로 배향된 결정부의 비율보다 높은 복수의 결정부를 포함하는 금속 산화물막이라고 할 수 있다.
제 1 결정부에서는, 특정한 결정면이 두께 방향으로 배향된다. 따라서, 제 1 결정부를 포함하는 금속 산화물막의 상면에 실질적으로 수직인 방향으로 XRD(X선 회절) 측정을 수행하면, 소정의 회절각(2θ)에 상기 제 1 결정부에서 유래하는 회절 피크가 관찰된다. 또한, 막 내의 제 1 결정부의 비율이 높아질수록 회절 피크가 높아지기 때문에, 회절 피크의 높이(강도)는 막의 결정성의 지표가 될 수 있다.
본 발명의 일 형태인 금속 산화물막의 두께 방향의 단면의 투과 전자 현미경 이미지에서, 복수의 결정부가 관찰된다. 복수의 결정부에서는, c축에 수직인 결정 표면이 두께 방향으로 배향되는 제 1 결정부가 다른 방향으로 배향되는 결정부보다 높은 비율로 관찰된다.
투과 전자 현미경에 의하여 관찰되는 결정부를 제외한 금속 산화물막의 영역의 비율은, 20% 이상 100% 미만, 바람직하게는 20% 이상 80% 이하, 더 바람직하게는 20% 이상 60% 이하인 것이 바람직하다. 또는, c축이 두께 방향으로 배향되는 제 1 결정부를 제외한 영역의 비율은 20% 이상 60% 이하, 바람직하게는 30% 이상 50% 이하인 것이 바람직하다. 이러한 비율로 명확한 결정부 외의 영역을 포함하는 금속 산화물막은, 산소 투과성을 가질 수 있다. 그러므로, 금속 산화물막에 산소를 공급하는 처리의 결과로서 산소 결손을 저감시키는 효과를 높일 수 있다. 따라서, 트랜지스터 등의 반도체 장치에 상기 금속 산화물막을 적용함으로써, 신뢰성이 매우 높은 반도체 장치를 제공할 수 있다.
배향성을 갖는 제 1 결정부와 배향성을 갖지 않는 제 2 결정부가 같이 존재하는 금속 산화물막을 사용한 트랜지스터의 전계 효과 이동도는, 특히 게이트 전압이 낮은 경우에, 배향성을 갖는 제 1 결정부를 매우 높은 비율(예를 들어, 75% 또는 80% 이상)로 포함하는 금속 산화물막을 사용한 트랜지스터보다 더 높아질 수 있다. 따라서, 트랜지스터를 사용함으로써 예를 들어, 디바이스의 구동 전압을 낮출 수 있고, 고주파 구동을 쉽게 할 수 있다. 또한, 이러한 금속 산화물막은 결정성이 매우 높은 금속 산화물막에 비하여 전류의 흐름의 이방성 성질이 낮기 때문에, 이 금속 산화물막을 포함하는 반도체 장치의 전기 특성의 편차를 저감시킬 수 있다.
본 발명의 일 형태에 따른 금속 산화물막에 대하여 그 단면에 수직인 방향으로 전자선 회절 측정을 수행하면, 제 1 결정부에서 유래하는 전자선 회절 패턴 및 제 2 결정부에서 유래하는 전자선 회절 패턴을 포함하는 회절 패턴이 얻어진다.
제 1 결정부에서 유래하는 전자선 회절 패턴에서는, 결정성에서 유래하는 명확한 스폿이 관찰된다. 이 스폿은 두께 방향에 배향성을 갖는다.
제 2 결정부는 막 내에 존재하고 랜덤 배향성을 갖는 결정부이다. 따라서, 전자선 회절에 사용하는 전자선의 직경(프로브 직경), 즉 관찰하는 영역의 면적에 따라 아래에서 설명하는 바와 같이 상이한 화상이 얻어진다.
충분히 큰(예를 들어, 25nmΦ 이상 또는 50nmΦ 이상) 전자선의 직경(프로브 직경)을 사용하여 얻은 제한 시야 전자선 회절(SAED: selected-area electron diffraction) 패턴에서는, 링 형상의 패턴이 관찰된다. 이 링 형상의 패턴은 반지름 방향(radial direction)으로 휘도 분포를 갖는 경우가 있다. 제한 시야 전자선 회절은, 선택한 미소 영역에 평행 전자선을 조사하는 전자선 회절이다.
충분히 작은(예를 들어, 0.3nm 이상이고 10nmΦ 이하 또는 5nm 이하) 전자선의 직경(프로브 직경)을 사용하여 얻은 나노빔 전자선 회절(NBED: nano beam electron diffraction)에서는, 제한 시야 전자선 회절 패턴에서 관찰된 링 형상의 패턴의 위치에 원주 방향(θ방향이라고도 함)으로 분포된 복수의 스폿이 관찰된다. 바꿔 말하면, 제한 시야 전자선 회절 패턴에서 관찰된 링 형상의 패턴은 상기 스폿의 집합체로 형성되어 있다. 나노빔 전자선 회절은, 시료에 수렴 전자선이 조사되는 수렴 전자선 회절 중 하나이다.
본 발명의 일 형태인 금속 산화물막의 단면의 제한 시야 전자선 회절 패턴에서는, 제 1 결정부에서 유래하는 제 1 스폿 및 제 2 결정부에서 유래하는 링 형상의 패턴이 같이 존재한다. 금속 산화물막의 단면의 나노빔 전자선 회절 패턴에서는, 제 1 결정부에서 유래하는 제 1 스폿, 및 제 2 결정부에서 유래하는 원주 방향으로 분포된 복수의 제 2 스폿이 같이 존재한다.
금속 산화물막의 제한 시야 전자선 회절 패턴에서는, 제 1 스폿이 반지름 방향에서 링과 중첩하여 위치한다. 또한, 나노빔 전자선 회절 패턴에서는, 제 1 스폿이 반지름 방향에서 제 2 스폿과 중첩하여 위치한다.
또한, 제 1 결정부에서 유래하는 제 1 스폿은 결정의 c축에 수직인 결정면에서 유래하는 회절 스폿이다. 결정 구조가 c축에 수직인 방향으로 2회전 대칭성(two-hold symmetry)을 갖는 경우, 2개의 제 1 스폿은 전자선 회절 패턴의 중심에 대하여 대칭적이다. 또한, 전자선 회절 패턴에서는, 제 1 스폿 외에도 c축에 수직인 결정면에서 유래하는 스폿 및 c축에 수직인 결정면 외의 면에서 유래하는 스폿이 관찰될 수 있다.
반지름 방향에서 링이 제 1 스폿과 중첩하는 경우, 링의 구성 요소인 복수의 제 2 스폿은, 상이한 방향으로 배향성을 갖는 결정부의 c축에 수직인 결정면에서 유래하는 회절 스폿인 것으로 상정된다.
금속 산화물막의 제한 시야 전자선 회절 패턴에서는, 직경이 다른 2개의 링 형상의 패턴(내부로부터 순서대로 제 1 링 및 제 2 링이라고 함)이 관찰될 수 있다. 이 경우, 제 1 결정부에서 유래하는 제 1 스폿은, 내측에 위치하는 링(즉, 제 1 링)과 중첩하여 위치한다. 또한, 제 1 결정부에서 유래하는 다른 스폿이 제 2 링과 중첩하는 위치에서 관찰될 수 있다.
금속 산화물막에서 특정한 배향성을 갖는 제 1 결정부의 비율이 높은 경우, 이방성이 높은 패턴이 더 지배적인 전자 회절 패턴이 얻어진다. 예를 들어, 제한 시야 전자선 회절 패턴에서는, 제 1 결정부에서 유래하는 제 1 스폿의 휘도보다 제 1 링의 휘도 및 제 2 링의 휘도가 상대적으로 낮다. 이때, 외측에 위치하는 제 2 링과 중첩하는 위치에서, 제 1 결정부에서 유래하는 상이한 스폿(제 3 스폿)이 관찰될 수 있다. 제 3 스폿 및 제 2 링 각각은, 제 3 스폿이 제 2 링과 반지름 방향에서 중첩되기 때문에 같은 결정면의 회절에서 유래하는 것으로 추정할 수 있다.
여기서, 나노빔 전자선 회절 패턴에서는, 제 2 결정부에서 유래하는 제 2 스폿의 휘도(회절 강도)가 상술한 제 1 결정부에서 유래하는 제 1 스폿의 휘도보다 낮다. 2개의 스폿들 사이의 휘도의 차이는, 금속 산화물막의 제 1 결정부의 비율이 높아질수록 커지기 때문에, 금속 산화물막의 결정성을 나타낸다. 예를 들어, 제 2 스폿의 휘도에 대한 제 1 스폿의 휘도는 1배보다 크고 10배 이하, 바람직하게는 1배보다 크고 9배 이하, 더 바람직하게는 1배보다 크고 8배 이하, 더욱 바람직하게는 1.5배 이상 6배 미만, 더욱더 바람직하게는 2배 이상 4배 미만인 것이 바람직하다.
본 발명의 일 형태에 따른 금속 산화물막은 인듐, M(M은 Al, Ga, Y, 또는 Sn), 및 아연을 포함하는 산화물막이다. 이러한 산화물막은 c축을 따르는 적층 구조를 포함하는 결정 구조로 특징지어진다. 또한, 이러한 산화물막은 반도체 특성으로 특징지어진다.
본 발명의 일 형태에 따른 금속 산화물막은 트랜지스터의 채널이 형성되는 반도체에 사용될 수 있다.
특정한 배향성을 갖지 않는 제 2 결정부만을 포함하는 금속 산화물막을 사용한 트랜지스터와 비교하면, 배향성을 갖는 제 1 결정부 및 특정한 배향성을 갖지 않는 제 2 결정부가 같이 존재하는 금속 산화물막을 사용한 트랜지스터는, 상술한 바와 같이 전기 특성의 안정성이 높아지고, 그리고 채널 길이를 줄이기 쉽다는 등의 특징이 있다.
본 발명의 일 형태의 더 구체적인 예를 아래에서 설명한다.
[금속 산화물]
본 발명의 일 형태에 따른 금속 산화물막은 인듐(In), M(M은 Al, Ga, Y, 또는 Sn), 및 아연(Zn)을 포함한다. 구체적으로, M은 갈륨(Ga)인 것이 바람직하다.
In을 포함하는 금속 산화물막은, 예를 들어 캐리어 이동도(전자 이동도)가 높다. 예를 들어, Ga를 포함하면 금속 산화물막은 에너지 갭(Eg)이 높다. 또한, Ga는 산소와의 결합 에너지가 높은 소자이고, In의 산소와의 결합 에너지보다 높다. 또한, Zn을 포함하는 금속 산화물막은 결정화되기 쉽다.
따라서, 본 발명의 일 형태에 따른 금속 산화물막은, 단일상, 특히 동족 계열을 나타내는 결정 구조를 갖는 것이 바람직하다. 예를 들어, In의 함유량이 M의 함유량보다 높은 In1+ x M 1- x O3(ZnO) y 구조(x는 0<x<0.5를 만족시키고, y는 약 1임)의 조성을 금속 산화물막이 가지면, 금속 산화물막의 캐리어 밀도(전자 이동도)를 높게 할 수 있다.
특히, 본 발명의 일 형태에 따른 금속 산화물막은 In1+ x M1- x O3(ZnO) y 구조(x는 0<x<0.5를 만족시키고, y는 약 1임) 근방의 조성, 구체적으로는 In:M:Zn=1.33:0.67:1(대략 In:M:Zn=4:2:3)의 구조 근방의 조성을 갖는 것이 바람직하다. 이러한 조성을 갖는 금속 산화물막은 캐리어 이동도가 높아지고 막의 안정성이 높아질 수 있다.
또한, 금속 산화물막의 조성은 상술한 조성에 한정되지 않고, 막이 층상의 결정 구조를 가질 수 있는 다른 조성을 사용하여도 좋다.
본 명세서 등에서, "근방"이란 금속 원소 M의 원자의 비율에 대하여 ±1, 바람직하게는 ±0.5의 범위를 의미한다. 예를 들어, 산화물 반도체막이 In:Ga:Zn=4:2:3 근방의 조성을 갖고 In의 비율이 4인 경우, Ga의 비율이 1 이상 3 이하(1≤Ga≤3)이고 Zn의 비율이 2 이상 4 이하(2≤Zn≤4), 바람직하게는 Ga의 비율이 1.5 이상 2.5 이하(1.5≤Ga≤2.5)이고 Zn의 비율이 2 이상 4 이하(2≤Zn≤4)이어도 좋다.
[금속 산화물막의 형성]
금속 산화물막을 각각 포함하는 시료를 형성하였다. 3종류의 금속 산화물막을 다른 조건에서 형성하였다. 먼저, 시료 1 내지 4의 형성 방법에 대하여 설명한다.
[시료 1]
시료 1은 인듐, 갈륨, 및 아연을 포함하는 두께 100nm의 금속 산화물막이 유리 기판 위에 형성된 시료이다. 시료 1에 사용되는 금속 산화물막은, 기판 온도를 130℃로 하고, 유량 180sccm의 아르곤 가스 및 유량 20sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하는 조건하에서 형성하였다. 가스 유량비의 비율은, 전체의 가스 유량비에 대한 산소 유량비를 나타내는, 산소 유량비의 비율로 나타내어질 수 있다. 이 경우, 시료 1의 형성 조간하의 산소 유량비는 10%이었다.
[시료 2]
시료 2는 두께 약 100nm의 금속 산화물막이 유리 기판 위에 형성된 시료이다. 시료 2에 사용되는 금속 산화물막은, 기판 온도를 170℃로 한 것을 제외하면 시료 1의 조건과 비슷한 조건하에서 형성되었다. 시료 2의 형성 조건하에서의 산소 유량비는 10%이었다.
[시료 3]
시료 3은 두께 약 100nm의 금속 산화물막이 유리 기판 위에 형성된 시료이다. 시료 3에 사용되는 금속 산화물막은, 기판 온도를 170℃로 하고, 유량 140sccm의 아르곤 가스 및 유량 60sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입한 것을 제외하면 시료 1의 조건과 비슷한 조건하에서 형성되었다. 시료 3의 형성 조건하에서의 산소 유량비는 30%이었다.
[시료 4]
시료 4는 두께 약 100nm의 금속 산화물막이 유리 기판 위에 형성된 시료이다. 시료 4에 사용되는 금속 산화물막은, 기판을 가열하지 않고, 유량 20sccm의 아르곤 가스 및 유량 10sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.4Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=1:1:1의 원자수비를 가짐)에 0.2kw의 교류 전력을 인가는 조건하에서 형성하였다. 시료 4의 형성 조건하에서의 산소 유량비는 33%이었다.
[X선 회절 측정]
도 1의 (A) 내지 (C)는 시료 1 내지 시료 3의 XRD 측정의 결과를 나타낸 것이다. out-of-plane법의 한 종류인 분말법(θ-2θ법이라고도 함)을 사용하였다. 또한, θ-2θ법에서 X선 회절 강도는, X선의 입사각을 변경하고 X선원을 마주 보는 검출기의 각도를 입사각과 같게 하여 측정된다. 또한, GIXRD(grazing-incidence XRD)법(박막법 또는 Seemann-Bohlin법이라고도 함)을 사용하여도 좋다. GIXRD법은, 검출기의 가변 각도를 이용하여 막 표면에서 약 0.40°의 각도에서 X선을 입사시키는 X선 회절 강도를 측정하기 위한 out-of-plane법의 한 종류이다. 도 1의 (A) 내지 (C) 각각에서, 가로축은 회절각 2θ를 나타내고 세로축은 회절 강도(임의 단위)를 나타낸다.
도 1의 (A) 내지 (C)에 나타낸 바와 같이, 각 시료에서 회절 강도의 피크가 2θ=31° 부근에서 관찰되었다. 가장 높은 피크 강도는 시료 3에서 관찰되었으며, 시료 2 및 시료 1이 그 뒤를 이었다.
회절 강도의 피크가 관찰된 회절각(2θ=31° 부근)은, 단결정 InGaZnO4의 구조 모델에서의 (009)면의 회절각에 대응한다. 따라서, 관찰된 피크에 의하여, 각 시료는 c축이 두께 방향으로 배향된 결정부(이후, 배향성을 갖는 결정부 또는 제 1 결정부라고도 함)를 포함하는 것이 시사된다. 강도의 비교에 의하여, 시료 3은 특정한 배향성을 갖는 결정부의 비율이 가장 높으며, 시료 2 및 시료 1이 그 뒤를 이은 것이 나타난다.
상술한 결과는, 산소 유량비와 퇴적 시의 기판 온도가 높을수록 결정부의 비율이 높아지는 경향이 있는 것을 나타낸다.
[단면 관찰]
도 2의 (A) 내지 (C)는 시료 1 내지 시료 3의 투과 전자 현미경(TEM: transmission electron microscopy) 이미지이다.
시료 2 및 시료 3에서는, 원자가 두께 방향으로 층상으로 배열되어 있는 결정부가 관찰된다. 시료 2의 원자가 두께 방향으로 배열되어 있는 영역의 비율은 시료 3보다 큰 것으로 보인다. 시료 1도 원자가 주기적으로 배열되어 있는 영역을 포함하지만, 두께 방향으로 배열되어 있는 결정부의 비율은 시료 2 및 시료 3에 비하여 크지 않다.
[전자선 회절]
다음으로, 시료 1 내지 시료 4의 전자선 회절 측정의 결과에 대하여 아래에서 설명한다. 전자선 회절 측정에서는, 시료를 그 단면에 수직인 방향으로 전자선을 입사시켜 조사하는 식으로 회절 패턴을 얻었다. 측정에서는, 전자선의 직경을 1nm에서 100nm까지 변화시켰다. 각 시료의 두께는 약 50nm로 하였다.
각 시료의 전자선 회절 패턴을 아래에 나타낸다. 또한, 여기서 나타내는 각 전자선 회절 패턴의 콘트라스트는 명료화를 위하여 조정되어 있다. 그러나, 나중에 설명하는 회절 패턴의 휘도 분석에서는, 도면에 나타낸 콘트라스트가 조정된 화상 데이터를 사용하는 것이 아니라, 콘트라스트가 조정되지 않은 화상 데이터를 사용하고 있다.
여기서, 전자 회절에 사용하는 시료의 두께에 대하여 설명한다. 전자선 회절에 사용하는 입사되는 전자선의 직경이 커지고 시료의 두께가 두꺼워질수록, 시료의 두께 방향의 정보가 전자선 회절 패턴에 나타나기 쉬워진다. 따라서, 전자선의 직경(프로브 직경)뿐만 아니라 시료의 두께도 줄임으로써, 국소적인 영역의 정보를 얻을 수 있다. 한편, 시료의 두께가 지나치게 얇은 경우, 예를 들어 5nm 이하인 경우에는, 초현미경적인 영역만의 정보가 얻어진다. 따라서, 초현미경적인 결정부가 그 영역에 존재할 때 얻어지는 전자선 회절 패턴은, 단결정의 전자선 회절 패턴과 비슷하다. 목적이 초현미경적인 영역을 분석하는 것이 아닌 경우에는, 시료의 두께는 10nm 이상 100nm 이하, 대표적으로는 10nm 이상 50nm 이하인 것이 바람직하다.
[시료 1]
도 3의 (A) 및 (B)는 시료 1의 전자선 회절 패턴이다. 도 3의 (A) 및 (B)는 각각 전자선의 직경을 100nm 및 1nm로 한 상태의 전자 회절 패턴이다. 도 3의 (A) 및 (B)에 있어서, 패턴의 중앙에서의 가장 밝은 휘점은 입사되는 전자선에서 유래하고, 전자선 회절 패턴의 중심(디렉트 스폿이라고도 함)이다.
도 3의 (A)에서는 반경이 상이한 2개의 링 형상의 패턴이 관찰된다. 이 링은 반경이 작은 것으로부터 제 1 링 및 제 2 링이라고 한다. 제 1 링의 휘도는 제 2 링의 휘도보다 높은 것으로 관찰된다. 또한, 화살표로 나타낸 2개의 스폿(제 1 스폿이라고 함)이 제 1 링과 중첩되는 위치에 관찰된다.
반지름 방향에 있어서 중심에서 제 1 링까지의 거리 및 중심에서 2개의 제 1 스폿까지의 거리는, 중심에서 단결정 InGaZnO4의 구조 모델의 (009)면의 회절 스폿까지의 거리에 상당한다.
링 형상의 회절 패턴이 관찰되는 것에 의하여, 랜덤 배향성을 갖는 결정부(이후, 특정한 배향성이 없는 결정부 또는 제 2 결정부라고도 함)가 금속 산화물막에 존재하는 것이 나타난다.
또한, 2개의 제 1 스폿이 전자선 회절 패턴의 중심부에 대하여 대칭으로 배치되고 2개의 제 1 스폿의 휘도가 서로 실질적으로 같기 때문에, 제 1 스폿에서 유래하는 결정부는 2회전 대칭성을 갖는 것으로 추정된다. 상술한 바와 같이, 2개의 제 1 스폿은 c축에 수직인 결정면에서 유래하는 회절 스폿이기 때문에, 2개의 제 1 스폿과 중심을 통과하는 직선(파선으로 나타내는 직선)의 방향은 결정부의 c축과 일치한다. 두께 방향은 도 3의 (A)의 세로 방향이며, 금속 산화물막에서 c축이 두께 방향으로 배향되어 있는 결정부의 존재를 시사한다.
도 3의 (B)에서는, 도 3의 (A)에 나타낸 제 1 링의 위치에 원주 형상으로 분포된 복수의 스폿(제 2 스폿)이 관찰된다. 또한, 2개의 제 1 스폿이 관찰될 수 있다.
도 3의 (B)에 나타낸 바와 같이, 시료에 들어가는 전자선의 직경이 매우 작은 경우에는, 원주 형상으로 분포된 복수의 제 2 스폿이 관찰될 수 있다. 이에 의하여, 금속 산화물막이 랜덤 표면 배향성을 갖는 복수의 초현미경적인 결정부를 포함하는 것이 시사된다. 도 3의 (A)에서 관찰된 제 1 링은, 관찰 영역이 커지는 것에 의하여, 휘도가 평균화된 초현미경적인 결정부에서 유래하는 복수의 회절 스폿이 연속되는 것에 기인하는 것도 알았다.
상술한 바와 같이, 시료 1의 금속 산화물막은 특정한 배향성을 갖는 결정부와 랜덤 배향성을 갖는 결정부의 양쪽을 포함하는 막인 것으로 확인된다. 또한, 특정한 배향성을 갖는 결정부에서 유래하는 제 1 스폿의 휘도는 제 2 스폿의 휘도보다 높고, 막에 존재하는 결정부들 중 특정한 배향성을 갖는 결정부의 비율이 높은 것이 시사된다.
[시료 2 및 시료 3]
도 4의 (A) 및 (B)는 시료 2의 전자선 회절 패턴을 나타낸 것이다. 도 4의 (C) 및 (D)는 시료 3의 전자선 회절 패턴을 나타낸 것이다. 도 4의 (A) 및 (C)에서 빔의 직경은 100nm이다. 도 4의 (B) 및 (D)에서 빔의 직경은 1nm이다.
도 4의 (A) 및 (C)에 나타낸 바와 같이, 시료 2 및 시료 3보다 더 명확하게 특정한 배향성을 갖는 결정부에서 유래하는 2개의 제 1 스폿이 관찰될 수 있다. 이 스폿의 휘도는 시료 3, 시료 2, 및 시료 1의 순서로 높다. 이에 의하여, 특정한 배향성을 갖는 결정부의 비율은 이 순서대로 높은 것이 시사된다.
도 4의 (A) 및 (C)에 나타낸 바와 같이, 시료 2 및 시료 3 각각에서는 제 2 링과 중첩되는 위치에 제 1 스폿보다 밝기가 어두운 2개의 스폿(제 3 스폿)이 관찰된다. 또한, 도 3의 (A)에 나타낸 바와 같이, 시료 1에서 제 3 스폿의 휘도는 제 2 링의 휘도와 구별할 수 없다. 2개의 제 3 스폿은, 제 1 스폿에 대하여 90도 회전시킨 위치에서 관찰된다. 제 3 스폿은 c축에 수직인 결정면 외의 면에서 유래하는 회절 스폿이다.
또한, 도 4의 (C)에서 파선으로 둘러싸인, 제 1 스폿에 대하여 30도 회전시킨 위치 및 60도 회전시킨 위치에서 휘도가 높은 영역이 관찰되어 있다. 제 1 스폿 외의 회절 스폿이 더 명확하게 관찰되기 때문에, 시료 3은 특정한 배향성을 갖는 결정부의 비율이 더 높은, 바꿔 말하면 결정성이 더 높은 막이다.
도 4의 (B) 및 (D)에 나타낸 바와 같이 빔의 직경을 매우 작게 하면, 제 1 링의 위치에서 제 2 스폿이 관찰된다. 또한, 시료 1에서 나타나지 않는 제 3 스폿도 시료 2 및 시료 3에서는 관찰된다.
[시료 4]
도 5는 빔 직경을 100nm로 하여 얻은 시료 4의 전자선 회절 패턴이다.
시료 4에서는, 제 1 링은 관찰되지만, 시료 1 내지 시료 3에서 관찰된 제 1 스폿은 관찰되지 않았다. 이에 의하여, 시료 4는 제 1 링에서 유래하는 복수의 결정부를 포함하고, 특정한 배향성을 갖는 결정부의 비율이 랜덤 배향성을 갖는 결정부의 비율과 동등하다는 것이 시사된다.
[전자선 회절 패턴에서의 스폿의 휘도]
제 1 링과 제 1 스폿의 휘도의 차이는, 특정한 배향성을 갖는 결정부의 비율을 추정하는 데 중요한 정보이다.
도 6의 (A)는 도 4의 (C)의 확대도이다. 여기서, 단결정 InGaZnO4의 이상적인 전자선 회절 패턴에서는, 전자선 회절 패턴의 중심이고 반지름 방향에서 제 1 링과 중첩되는 제 1 스폿에 대하여 30, 90, 및 120도 회전시킨 위치(도 6의 (A)에서 파선으로 둘러싼 영역)에는 회절 스폿이 관찰되지 않는다. 바꿔 말하면, 이 영역의 휘도는, 특정한 배향성을 갖는 결정부 외의 결정부에서 회절된 전자, 또는 막 내의 결정부 외의 영역 또는 기판으로부터 산란된 전자에서 유래하는 것으로 생각된다. 또한, 반경이 같은 위치에서는 산란된 전자가 비슷한 강도를 갖는 것으로 관철되는 것이 추정되기 때문에, 여기서는 후자의 산란된 전자를 무시할 수 있다. 따라서, 예를 들어, 제 1 스폿과 제 1 스폿에 대하여 90도 회전시킨 위치의 휘도의 차이는, 특정한 배향성을 갖는 결정부의 비율을 이해하는 데 중요한 정보이다.
제 1 스폿과 제 1 스폿에 대하여 소정의 각도 회전시킨 위치의 휘도의 차이는, 디렉트 스폿의 휘도를 참조로 스폿의 휘도를 정규화함으로써 얻을 수 있다. 또한, 디렉트 스폿은 전자선 회절 패턴의 중심에 나타난다. 또한, 이 시료들은 상대적으로 비교될 수 있다.
도 7의 (A1)은 시료 1의 전자선 회절 패턴을 나타낸 것이다(도 3의 (A)와 같음). 도 7의 (A2)는 선 A-A' 및 B-B'를 따르는 반지름 방향에 대한 정규화된 휘도의 프로파일을 나타낸 것이다. 선 A-A'는 제 1 스폿 및 디렉트 스폿을 통과하고, 선 B-B'는 선 A-A'와 교차한다. 도 7의 (A2)에 나타낸 바와 같이, 디렉트 스폿의 피크를 사이에 둔 2개의 피크가 관찰된다. A-A'와 B-B' 사이에서, 2개의 피크의 휘도에는 명확한 차이가 있다.
도 7의 (B1) 및 (B2)는 각각 시료 2의 전자선 회절 패턴 및 정규화된 휘도의 프로파일이다. 도 7의 (C1) 및 (C2)는 각각 시료 3의 전자선 회절 패턴 및 정규화된 휘도의 프로파일이다. 제 1 스폿의 피크와 제 1 스폿에 대하여 90도 회전시킨 위치의 피크의 시료 2의 휘도의 차이는, 시료 1보다 크다. 또한, 시료 2보다 시료 3에서 이 차이는 더 크다.
또한, 시료 2 및 시료 3의 B-B' 방향에서는, 제 2 링에 상당하는 위치에서, 시료 1에서 관찰되지 않는 피크가 관찰된다. 이는 시료 2 및 시료 3이 시료 1보다 결정성이 높은 것을 명확하게 나타낸다.
도 7의 (D1) 및 (D2)는 각각 시료 4의 전자선 회절 패턴 및 정규화된 휘도의 프로파일이다. 시료 4에서는, 양쪽 방향에서 프로파일이 서로 실질적으로 일치한다. 바꿔 말하면, 시료 4는 특정한 배향성을 갖는 결정부를 거의 포함하지 않고, 결정면이 랜덤 배향성을 갖는 복수의 결정부를 포함한다.
빔의 직경이 작은 경우, 전자선 회절 패턴에는 제 1 링이 이산적인 휘점의 그룹으로서 나타난다. 따라서, 어떤 위치에서 국소적인 휘도와 비교하면 제 1 링의 휘도를 정확히 얻을 수 없다. 이 경우, 특정한 폭을 갖고 장변 방향이 반지름 방향과 일치하는 도 6의 (B)에서 파선으로 나타낸 장방형 영역의 소정의 위치의 휘도는, 장방형의 폭 방향(도 6의 (B)에서의 장방형의 단변 방향)에 평균화된 휘도의 수치를 사용함으로써, 반지름 방향의 휘도의 프로파일에서 얻을 수 있다.
반지름 방향의 휘도의 프로파일을 계산할 때, 시료로부터의 비탄성 산란 등에서 유래하는 휘도의 성분을 백그라운드로서 빼면, 더 높은 정확성으로 비교를 수행할 수 있다. 비탄성 산란에서 유래하는 휘도의 성분은 반지름 방향에서 매우 넓은 프로파일을 나타내기 때문에, 백그라운드의 휘도를 선형 근사로 얻어도 좋다. 예를 들어, 대상 피크의 테일(tail)을 따라 직선을 긋고, 그 직선보다 휘도가 낮은 측에 위치하는 영역을 백그라운드로서 뺄 수 있다.
여기서는, 상술한 방법에 의하여 백그라운드를 뺀 데이터로부터, 제 1 스폿의 휘도 및 제 1 스폿에 대하여 90도 회전시킨 위치의 휘도를 산출하였다. 그리고, 제 1 스폿의 휘도를 제 1 스폿에 대하여 90도 회전시킨 위치의 휘도로 나눔으로써, 상대 휘도 R을 얻었다.
도 8은, 빔 직경을 100nm로 하여 얻은, 시료 1 내지 시료 4의 전자선 회절 패턴으로부터 추정한 상대 휘도 R의 결과를 나타낸 것이다.
시료 4에서는, 2개의 위치들 간에서 휘도의 차이를 관찰할 수 없어, 상대 휘도 R은 1이다. 상대 강도는 시료 3, 시료 2, 및 시료 1의 순서로 높다.
트랜지스터의 채널이 형성되는 반도체막에 금속 산화물막을 사용하는 경우에는, 상대 휘도 R이 다음 범위 내에 있다: 1배보다 크고 10배 이하, 바람직하게는 1배보다 크고 9배 이하, 더 바람직하게는 1배보다 크고 8배 이하, 더 바람직하게는 1.2배 이상 8배 이하, 더 바람직하게는 1.5배 이상 6배 이하, 더 바람직하게는 2배 이상 6배 이하, 더 바람직하게는 2배 이상 4배 이하. 이러한 금속 산화물막을 반도체층으로서 사용함으로써, 전기 특성의 높은 안정성 및 게이트 전압이 낮은 영역에서의 높은 전계 효과 이동도 양쪽 모두를 달성할 수 있다.
[배향성의 편차]
금속 산화물막에 포함되는 특정한 배향성을 갖는 결정부는, 완전한 배향성을 갖지 않고 배향성에 편차가 있다. 배향성의 편차에 대하여 아래에서 설명한다.
배향성의 편차는 다음과 같이 평가할 수 있다. 먼저, 금속 산화물막의 단면의 전자선 회절 패턴 이미지를 복수의 상이한 영역으로부터 얻는다. 그리고, 얻어진 이미지 각각에서 금속 산화물막의 두께 방향에 대한 전자선 회절 패턴의 중심과 제 1 스폿을 통과하는 직선의 경사를 측정한다. 이러한 식으로, 각 영역에 포함되는 결정부의 배향성의 편차를 추정할 수 있다.
이 분석에서는, 직경이 1nm인 전자선을 두께 방향에 평행한 방향으로 스캔하면서 전자선 회절 패턴을 동영상으로서 얻었다. 약 250nm의 거리를 100초 동안 스캔하였다.
도 9의 (A) 내지 (C)는 시료 1, 시료 2, 및 시료 3 각각의 촬상한 동영상의 일부의 전자선 회절 패턴을 나타낸 것이다. 도 9의 (A) 내지 (C)는 각각 9개의 전자선 회절 패턴을 나타낸 것이다. 각 패턴 사이의 간격은 약 10초이다.
도 9의 (A) 내지 (C)에서는, 제 1 스폿과 전자선 회절 패턴의 중심을 통과하는 직선을 점선으로 나타내었다. 도 9의 (A) 내지 (C)로부터, 관찰 영역 간에서 결정부의 배향성에 편차가 있는 것을 알았다.
도 10은 도 9의 (A) 내지 (C)에 나타낸 전자선 회절 패턴으로부터 추정한 배향성의 분포를 나타낸 것이다. 가로축은 거리를 나타낸다(촬상 시작 위치가 측정의 원점임). 세로축은 각 거리에서 측정한 배향각의 평균을 0도로 상정한 경우의 배향각을 나타낸다. 도 10에서는, 시계 방향이 양의 방향이다. 도 10에 나타낸 바와 같이, 시료들 사이의 배향각에는 차이가 거의 없고, 각 시료에서 편차는 10도 미만의 범위 내에 있다.
금속 산화물막 내의 결정부의 배향성은, 전자선의 직경을 크게 하여 얻은 전자선 회절 패턴에서의 원주 방향의 스폿의 확대로부터 추정할 수도 있다. 전자선의 직경이 커져 관찰 영역이 확대되면, 측정 영역에 존재하는 결정부의 정보가 평균화된 전자선 회절 패턴을 얻을 수 있다. 따라서, 결정부의 배향성의 편차가 늘어날수록, 원주 방향의 스폿의 확대가 커진다. 또한, 원주 방향의 휘도의 분포는 특정한 배향성을 갖는 결정부의 비율을 반영한다.
예를 들어, 도 6의 (A)에 나타낸 바와 같이, 제 1 스폿은 완전한 점 또는 원 형상이 아니라 원주 방향으로 연장된 타원에 가까운 형상을 갖는다. 원주 방향의 스폿의 단부와 전자선 회절 패턴의 중심을 각각 연결하는 2개의 직선 사이의 각도는 결정부의 배향성의 편차를 나타낸다. 제 1 스폿의 단부가 명확하지 않은 경우에는, 예를 들어 제 1 스폿의 휘도가 가장 밝은 점을 참조하여 1σ 또는 2σ의 위치를 단부로서 기능시킬 수 있다. 제 1 링과 제 1 스폿의 휘도의 차이가 작은 경우에는, 예를 들어, 제 1 링의 휘도를 제 1 스폿의 휘도로부터 뺀 휘도 분포로부터 결정부의 배향성의 편차를 추정할 수 있다. 또한, 상술한 방법을 사용하는 경우에는, 전자선 회절 패턴의 관찰 조건에 따라서는 휘도가 높아질수록 스폿의 확대가 커지고, 이 결과 실제의 배향성의 편차보다 배향성의 편차가 크게 추정되는 경우가 있다.
예를 들어, 전자선 회절 패턴의 중심을 중심으로 상정한 경우의 제 1 스폿의 단부의 중심각은, 0도 이상 45도 이하, 바람직하게는 0도 이상 40도 이하, 더 바람직하게는 0도 이상 35도 이하, 더욱 바람직하게는 0도 이상 30도 이하이다. 특정한 배향성을 갖는 결정부의 비율이 높아질수록, 금속 산화물막의 전기 특성이 양호해진다.
[결정부의 비율]
금속 산화물막 내의 결정부의 비율은 단면 관찰 이미지를 분석함으로써 추정할 수 있다.
이미지의 분석 방법에 대하여 설명한다. 이미지 처리는 다음과 같이 수행된다. 먼저, 고분해능 TEM 이미지에 대하여 2차원 FFT(fast Fourier transform)를 실시하여 FFT 이미지를 얻는다. 주기적인 구조를 갖는 영역 외의 영역이 제거되도록, 얻은 FET에 대하여 마스크 처리를 실시한다. 마스크 처리 후, FFT 이미지에 대하여 2차원 IFFT(inverse fast Fourier transform)를 실시하여 FFT 필터링 이미지를 얻는다.
이러한 식으로, 결정부만을 추출한 현실 공간 이미지를 얻을 수 있다. 다음으로, 남은 이미지의 면적의 비율로부터 결정부의 비율을 추정할 수 있다. 또한, 화상 처리에 사용한 영역(원래의 이미지의 면적이라고도 함)의 면적으로부터 남은 영역을 뺌으로써, 결정부 외의 면적의 비율을 추정할 수 있다.
도 11의 (A) 및 (B)는 화상 처리 전의 시료 3 및 시료 1의 단면 TEM 관찰 이미지를 나타낸 것이다. 도 11의 (C) 및 (D)는 화상 처리 후의 이미지를 나타낸 것이다. 화상 처리 후의 이미지 내의 백색 영역이 결정부를 포함하는 영역에 대응한다.
도 11의 (C)에 의하여, 시료 3에서 결정부를 포함하는 영역 외의 면적의 비율이 약 21.0%이었다는 것이 나타난다. 도 11의 (D)로부터 추정한, 시료 1에서 특정한 배향성을 갖는 결정부를 포함하는 영역 외의 면적의 비율은 약 39.8%이었다.
상술한 식으로 추정된, 금속 산화물막 내의 결정부 외의 영역의 비율이 5% 이상 20% 미만인 경우, 상기 금속 산화물막은 결정성이 매우 높고 전기 특성의 안정성이 높으므로 바람직하다. 또한, 금속 산화물막 내의 결정부 외의 영역의 비율이 20% 이상 100% 미만, 바람직하게는 20% 이상 90% 이하, 더 바람직하게는 20% 이상 80% 이하, 더욱 바람직하게는 20% 이상 60% 이하, 더욱더 바람직하게는 30% 이상 50% 이하인 경우, 상기 금속 산화물막은 특정한 배향성을 갖는 결정부 및 랜덤 배향성을 갖는 결정부 양쪽 모두를 적절한 비율로 포함하기 때문에, 전기 특성의 높은 안정성 및 높은 이동도 양쪽 모두를 달성할 수 있다.
여기서, 단면 이미지, 또는 상술한 이미지 분석에 의하여 쉽게 관찰할 수 있는 결정부 외의 영역을 LGBR(Lateral Growth Buffer Region)이라고 할 수 있다. 또한, 단면 TEM 관찰 이미지에서는, 밀집한 부분 및 성긴 부분이 LGBR에서 관찰된다. 성긴 부분은 가로 성장에 의하여 밀집한 부분과 서로 연결되도록 보인다. 특히, LGBR은 표면 배향성이 랜덤이고, 크기가 매우 미세하며 서로 다른 복수의 결정부가 있는 영역이다. 상기 결정부는 빔의 직경(프로브 직경)이 큰(예를 들어, 25nmΦ 이상 또는 50nmΦ 이상) 전자선 회절 패턴에서는 스폿으로서 관찰되지 않지만, 빔의 직경(프로브 직경)이 매우 작은(예를 들어, 0.3nm 이상이고 10nmΦ 이하 또는 5nm 이하) 전자선 회절 패턴에서는 스폿으로서 가까스로 관찰되고, 이는 상기 결정부가 매우 미세하다는 것을 시사한다. 이러한 식으로, 결정부의 존재를 알 수 있다.
고분해능 TEM 이미지는 구면 수차 보정(spherical aberration corrector) 기능에 의하여 얻을 수 있다. 구면 수차 보정 기능에 의하여 얻은 고분해능 TEM 이미지를 특히 Cs 보정 고분해능 TEM 이미지라고 한다. Cs 보정 고분해능 TEM 이미지는 예를 들어, JEOL Ltd.가 제작한 원자 분해능 분석 전자 현미경 JEM-ARM200F에 의하여 관찰할 수 있다.
[트랜지스터의 전기 특성 1]
시료 1 및 시료 3의 금속 산화물을 사용하여 트랜지스터를 제작하고, 그 전기 특성을 측정한 결과를 아래에서 설명한다.
실시형태 2에서 도 36의 (A) 및 (B)에 도시한 트랜지스터 구조를 사용하였다. 반도체층을 다른 조건에서 형성한 시료 A1 및 시료 A2의 2종류의 시료를 제작하였다.
[트랜지스터의 제작]
먼저, 유리 기판 위에 두께 10nm의 타이타늄막 및 두께 100nm의 구리막을 스퍼터링 장치를 사용하여 형성하였다. 다음으로, 포토리소그래피법에 의하여 도전막을 가공하였다.
기판 및 도전막 위에 4개의 절연막을 포함하는 적층을 형성하였다. 절연막은 PECVD(plasma-enhanced chemical deposition) 장치를 사용하여 진공에서 연속하여 형성하였다. 절연막으로서는, 두께 50nm의 질화 실리콘막, 두께 300nm의 질화 실리콘막, 두께 50nm의 질화 실리콘막, 및 두께 50nm의 산화 질화 실리콘막을 사용하고 이 순서대로 적층하였다.
다음으로, 절연막 위에 산화물 반도체막을 형성하고 섬 형상으로 가공함으로써, 반도체층을 형성하였다. 산화물 반도체막(108)으로서는, 두께 40nm의 산화물 반도체막을 형성하였다.
산화물 반도체막에 사용한 시료 A1의 금속 산화물막의 형성 조건은 시료 1과 비슷하였다. 바꿔 말하면, 시료 A1에 사용되는 금속 산화물막은, 기판 온도를 130℃로 하고, 유량 180sccm의 아르곤 가스 및 유량 20sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하는 조건하에서 형성하였다. 또한, 산소의 유량비는 10%이었다. 금속 산화물막의 두께는 약 40nm이었다.
산화물 반도체막에 사용한 시료 A2의 금속 산화물막의 형성 조건은 시료 3과 비슷하였다. 바꿔 말하면, 시료 A2에 사용되는 금속 산화물막은, 기판 온도를 170℃로 하고, 유량 140sccm의 아르곤 가스 및 유량 60sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하는 조건하에서 형성하였다. 또한, 산소의 유량비는 30%이었다. 금속 산화물막의 두께는 약 40nm이었다.
다음으로, 절연막 및 산화물 반도체층 위에 절연막을 형성하였다. 절연막으로서는, 두께 150nm의 산화 질화 실리콘막을 PECVD 장치를 사용하여 형성하였다.
다음으로, 가열 처리를 수행하였다. 이 가열 처리는 질소와 산소의 혼합 가스 분위기에 있어서 350℃에서 1시간 동안 수행하였다.
절연막의 원하는 영역에 개구를 형성하였다. 개구는 드라이 에칭법에 의하여 형성하였다.
그리고, 절연막 위에, 그리고 개구에 두께 100nm의 산화물 반도체막을 형성하고, 상기 산화물 반도체막을 섬 형상으로 가공함으로써, 도전막을 형성하였다. 또한, 도전막의 형성 후, 잇달아 도전막의 하면과 접촉하는 절연막을 가공함으로써, 절연막을 형성하였다.
도전막으로서는, 두께 100nm의 산화물 반도체막을 형성하였다. 이 산화물 반도체막은 2층을 포함하는 적층 구조를 가졌다. 산화물 반도체막의 먼저 퇴적된 층은, 기판 온도를 170℃로 하고, 유량 200sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하고, 산화물 반도체막의 두께를 10nm로 하는 조건하에서 형성하였다. 산화물 반도체막의 2번째로 퇴적된 층은, 기판 온도를 170℃로 하고, 유량 180sccm의 아르곤 가스 및 유량 20sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하고, 산화물 반도체막의 두께를 90nm로 하는 조건하에서 형성하였다.
다음으로, 산화물 반도체막, 절연막, 및 도전막 상방으로부터 플라스마 처리를 수행하였다. 이 플라스마 처리는 PECVD 장치를 사용하여 아르곤 가스와 질소 가스를 포함하는 혼합 가스 분위기에 있어서 기판 온도 220℃에서 수행하였다.
다음으로, 산화물 반도체막, 절연막, 및 도전막 위에 절연막을 형성하였다. 절연막은 두께 100nm의 질화 실리콘막 및 두께 300nm의 산화 질화 실리콘막을 PECVD 장치를 사용하여 적층함으로써 형성하였다.
그리고, 형성한 절연막 위에 마스크를 형성하고, 이 마스크를 사용하여 절연막에 개구를 형성하였다.
개구를 충전하도록 도전막을 형성하고 섬 형상으로 가공함으로써, 소스 전극 및 드레인 전극으로서 기능하는 도전막을 형성하였다. 도전막에는, 두께 10nm의 타이타늄막 및 두께 100nm의 구리막을 스퍼터링 장치를 사용하여 형성하였다.
그 후, 절연막 및 도전막 위에 절연막을 형성하였다. 절연막에는 두께 1.5μm의 아크릴계 감광성 수지를 사용하였다.
상술한 식으로, 2종류의 트랜지스터를 제작하였다.
[트랜지스터의 전기 특성]
다음으로, 시료 A1 및 A2의 제작한 트랜지스터의 Id-Vg 특성을 측정하였다.
각 트랜지스터의 Id-Vg 특성을 측정하기 위한 조건으로서는, 각 트랜지스터의 제 1 게이트 전극으로서 기능하는 도전막에 인가되는 전압(이후, 이 전압을 게이트 전압(Vg)이라고도 함) 및 각 트랜지스터의 제 2 게이트 전극으로서 기능하는 도전막에 인가되는 전압(이후, 이 전압을 백 게이트 전압(Vbg)이라고도 함)을 -15V에서 +20V까지 0.25V씩 증가하여 변화시켰다. 소스 전극으로서 기능하는 도전막에 인가되는 전압(이 전압을 소스 전압(Vs)이라고도 함)은 0V(comm)이었고, 드레인 전극으로서 기능하는 도전막에 인가되는 전압(이 전압을 드레인 전압(Vd)이라고도 함)은 0.1V 및 20V이었다.
도 12의 (A) 및 (B)는 시료 A1 및 시료 A2의 Id-Vg 특성의 결과를 나타낸 것이다. 도 12의 (A) 및 (B)에서, 제 1 축이 Id(A)를 나타내고, 제 2 축이 전계 효과 이동도(μFE)(cm2/Vs)를 나타내고, 가로축이 Vg(V)를 나타낸다. 도 12의 (A) 및 (B)는 5개의 트랜지스터의 중첩된 Id-Vg 특성을 각각 나타낸 것이다.
도 12의 (A) 및 (B)에 나타낸 바와 같이, 시료 A1 및 시료 A2의 전기 특성이 양호하다는 것이 확인된다. 시료 A1의 전계 효과 이동도는 시료 A2의 전계 효과 이동도보다 높다. 특히, 낮은 Vg(예를 들어, Vg가 10V 이하) 범위에서 이러한 경향이 현저하다.
바꿔 말하면, 배향성을 갖는 결정부와 배향성을 갖지 않는 결정부의 양쪽 모두를 포함하는 금속 산화물막을 채널이 형성되는 반도체층에 사용한 트랜지스터는, 높은 전계 효과 이동도를 나타내었다. 특히, 트랜지스터는, 게이트 전압이 낮은 조건하에서 높은 전계 효과 이동도 및 높은 드레인 전류를 나타내었다.
[산소 투과성의 평가]
금속 산화물막의 산소 투과성의 평가 결과에 대하여 설명한다.
아래에서 설명하는 3개의 시료(시료 Ref, 시료 B1, 및 시료 B2)를 제작하였다. 또한, 시료 B1은 시료 1과 비슷한 금속 산화물막을 포함하는 시료이고, 시료 B2는 시료 3과 비슷한 금속 산화물막을 포함하는 시료이다.
[시료 Ref]
시료 Ref는 가열에 의하여 산소를 방출하는 산화 질화 실리콘막을 유리 기판 위에 형성한 시료이다.
먼저, 유리 기판 위에 산화 질화 실리콘막을 형성하였다. 산화 실리콘막은 퇴적 가스로서 유량 160sccm의 SiH4와 유량 4000sccm의 N2O의 혼합 가스를 사용하고, 압력을 200Pa로 하고, 전력을 1500W로 하고, 기판 온도를 220℃로 하고, 플라스마 CVD법을 사용하는 조건하에서 형성하였다. 산화 질화 실리콘막의 두께는 약 400nm이었다.
그리고, 질소 분위기에 있어서 350℃에서 1시간 동안 가열 처리를 수행하였다.
다음으로, 실리콘을 포함하는 인듐 주석 산화물막(ITSO막)을 스퍼터링법에 의하여 형성하였다. ITSO막의 두께는 약 5nm이었다.
그리고, 산화 질화 실리콘막에 산소를 첨가하였다. 산소 첨가 처리는, 애싱 장치를 사용하여 기판 온도를 100℃로 하고, 유량 300sccm의 산소 가스를 체임버 내에 도입하고, 압력을 25.06Pa로 하고, 기판 측에 바이어스가 인가되도록 애싱 장치 내에 제공된 평행 평판 전극들 사이에 4750W의 RF 전력을 공급하는 조건하에서 수행하였다.
그 후, 웨트 에칭법에 의하여 인듐 주석 산화물막을 제거함으로써, 시료 Ref를 형성하였다.
[시료 B1]
시료 B1은 시료 Ref와 비슷한 식으로, 산화 질화 실리콘막을 형성하고 가열 처리를 실시하고, 인듐 주석 산화물막을 형성한 다음 제거함으로써 형성하였다.
또한, 산화 질화 실리콘막 위에 시료 1과 비슷한 식으로 형성한 두께 약 5nm의 IGZO막을 형성한 다음, 시료 B1을 제작하였다.
[시료 B2]
시료 B2는 시료 Ref와 비슷한 식으로, 산화 질화 실리콘막을 형성하고 가열 처리를 실시하고, 인듐 주석 산화물막을 형성한 다음 제거함으로써 제작하였다.
또한, 시료 3과 비슷한 식으로, 산화 질화 실리콘막 위에 두께 약 5nm의 IGZO막을 형성함으로써, 시료 B2를 형성하였다.
[TDS 측정]
3개의 시료의 방출된 산소 분자(질량 전하비(M/z)가 32)의 개수를 TDS(thermal desorption spectroscopy)에 의하여 비교하였다.
도 13의 (A) 내지 (C)는 각각 시료 Ref, 시료 B1, 및 시료 B2의 측정 결과를 나타낸 것이다. 각 그래프에서 세로축은 검출 강도를 나타내고, 가로축은 기판 온도를 나타낸다.
도 13의 (A)에 나타낸 시료 Ref의 결과에 의하여 산소 분자는 약 100℃ 내지 350℃에서 방출되는 것이 시사되었다. 또한, 시료 Ref는 250℃ 부근에 피크를 갖는다.
도 13의 (B)에 나타낸 바와 같이, 시료 B1은 약 150℃에서 산소가 방출되기 시작하고, 약 350℃에 피크를 갖고, 더 높은 온도에서라도 산소를 계속 방출한다. 바꿔 말하면, 시료 B1에 사용한 금속 산화물막은 산소를 투과하기 쉬운 막이다.
도 13의 (C)에 나타낸 바와 같이, 200℃ 근방에 피크를 갖는 방출된 산소의 프로파일이 관찰되지만, 시료 B2의 방출된 산소량은 시료 B1의 방출된 산소량보다 상당히 적었다.
상술한 결과에 따르면, 특정한 배향성을 갖는 결정부 및 랜덤 배향성을 갖는 결정부의 양쪽 모두를 포함하고, 특정한 배향성을 갖는 결정부의 비율이 낮은 금속 산화물막은, 산소를 쉽게 투과하는 막, 바꿔 말하면 산소가 쉽게 확산되는 막이다.
[산소 확산의 평가]
금속 산화물막으로의 산소 확산의 용이성의 평가 결과를 아래에서 설명한다.
다음 2개의 시료(시료 C1 및 시료 C2)를 제작하였다.
[시료 C1]
먼저, 시료 1과 비슷한 식으로, 유리 기판 위에 두께 약 50nm의 금속 산화물막을 형성하였다.
다음으로, 금속 산화물막 위에, 두께 약 30nm의 산화 질화 실리콘막, 두께 약 100nm의 산화 질화 실리콘막, 및 두께 약 20nm의 산화 질화 실리콘막을 플라스마 CVD법에 의하여 적층하였다.
그 후, 질소 분위기에 있어서 350℃에서 1시간 동안 가열 처리를 수행하였다.
다음으로, 두께 5nm의 인듐 주석 산화물막을 스퍼터링법에 의하여 형성하였다.
다음으로, 산화 질화 실리콘막에 산소를 첨가하였다. 산소 첨가 처리는, 애싱 장치를 사용하여 기판 온도를 40℃로 하고, 유량 150sccm의 산소 가스(16O) 및 유량 100sccm의 산소 가스(18O)를 체임버 내에 도입하고, 압력을 15Pa로 하고, 기판 측에 바이어스가 인가되도록 애싱 장치 내에 제공된 평행 평판 전극 사이에 4500W의 RF 전력을 600sec 공급하는 조건하에서 수행하였다. 산화 질화 실리콘막은 퇴적 시에 주성분 레벨로 산소(16O)를 포함하기 때문에, 산소 첨가 처리에 의하여, 첨가되는 산소량을 정확히 측정하기 위하여 산소 가스(18O)를 사용하였다.
그리고, 두께 약 100nm의 질화 실리콘막을 플라스마 CVD법에 의하여 형성하였다.
그 후, 질소 분위기에 있어서 450℃에서 1시간 동안 가열 처리를 수행함으로써, 시료 C1을 제작하였다.
[시료 C2]
시료 C2는 금속 산화물막을 시료 C1과 다른 조건에서 형성한 시료이다. 시료 C2에서는, 시료 3과 비슷한 식으로 두께 약 50nm의 금속 산화물막을 형성하였다.
[SIMS 분석]
시료 C1 및 시료 C2의 18O의 농도를 SIMS(secondary ion mass spectrometry) 분석에 의하여 측정하였다. 도 14는 그 결과를 나타낸 것이다. 도 14는 유리 기판(glass라고 나타냄), 금속 산화물막(IGZO라고 나타냄), 및 산화 질화 실리콘막(SiON이라고 나타냄)을 포함하는 영역에서의 분석 결과를 나타낸 것이다. 또한, 여기서 나타낸 분석 결과는 기판 측(SSDP(substrate side depth profile)-SIMS라고도 함)에서 분석한 결과이다.
시료 C1 및 시료 C2 각각에서, 18O가 산화 질화 실리콘막, 그리고 금속 산화물막으로도 확산되어 있는 것을 알았다. 시료 C1 및 시료 C2를 비교하면, 18O는 시료 C1보다 시료 C2로 더 깊게 확산되어 있었다. 시료 C1에서는, 18O가 약 25nm의 깊이까지 확산되어 있었다.
상술한 결과에 의하여, 특정한 배향성을 갖는 결정부 및 랜덤 배향성을 갖는 결정부의 양쪽 모두를 포함하고, 특정한 배향성을 갖는 결정부의 비율이 낮은 금속 산화물막은, 산소가 투과되기 쉬운 막, 바꿔 말하면, 산소가 확산되기 쉬운 막인 것이 나타났다.
[산화물 반도체막에 대한 산소 공급의 개념]
다음으로, 도 15의 (A) 내지 (C), 도 16의 (A) 내지 (C), 도 17의 (A) 내지 (C), 도 18의 (A) 내지 (C), 도 19, 도 20의 (A) 내지 (C), 도 21의 (A) 내지 (C), 및 도 22에 도시된 모델도에 기초하여, 금속 산화물막에 대한 산소 공급의 개념에 대하여 아래에서 설명한다.
여기서는, 금속 산화물막의 예로서 IGZO막을 들어, 과잉 산소(화학량론비에서의 산소보다 많은 산소) 및 산소 결손의 이동 용이성에 대하여 설명한다.
본 실시형태에서는, 원자수비가 In:Ga:Zn=3:1:2인 IGZO막의 하나의 In-O면에 하나의 과잉 산소 원자 또는 하나의 산소 결손이 존재하는 모델을 구조 최적화에 의하여 제작하고, NEB(nudged elastic band)법에 의하여 각 모델의 최소 에너지 경로를 따른 중간 구조에 대응하는 에너지를 계산하였다.
계산은, DFT(density functional theory)에 따른 계산 프로그램 소프트웨어 "OpenMX"를 사용하여 수행하였다. 계산의 파라미터로서 사용한 기저 함수로서는, 가원자 국재 기저 함수(pseudo-atomic localized basis function)를 사용하였다. 또한, 기저 함수는 분극 기저계 STO(slater type orbital)로 분류된다. 범함수로서는, GGA/PBE(generalized-gradient-approximation/Perdew-Burke-Ernzerhof)를 사용하였다. 컷 오프 에너지는 200Ry로 설정하였다. 샘플링 k점의 개수는 5×5×3으로 하였다.
과잉 산소의 이동 용이성의 계산에서는, 계산 모델에 존재하는 원자의 개수를 85로 하였다. 산소 결손의 이동 용이성의 계산에서는, 계산 모델에 존재하는 원자의 개수를 83으로 하였다.
과잉 산소의 이동 용이성 및 산소 결손의 이동 용이성은, 과잉 산소 또는 과잉 결손이 각 사이트로 이동할 때 넘는 것을 요구하는 에너지 배리어의 높이 Eb를 계산함으로써 평가하였다. 즉, 이동할 때 넘는 에너지 배리어의 높이 Eb가 높으면, 과잉 산소 또는 산소 결손은 이동하기 어렵고, 에너지 배리어의 높이 Eb가 낮으면, 과잉 산소 또는 산소 결손은 이동하기 쉽다.
(과잉 산소의 이동)
먼저, 과잉 산소의 이동에 대하여 설명한다. 원자수비가 In:Ga:Zn=3:1:2인 IGZO막의 하나의 In-O면에 하나의 과잉 산소 원자가 존재하는 모델을 도 15의 (A) 내지 (C), 도 16의 (A) 내지 (C), 도 17의 (A) 내지 (C), 및 도 18의 (A) 내지 (C)에 나타내었다.
[(1)과잉 산소의 제 1 전이]
도 15의 (A)는 IGZO막의 모델도이다. 도 15의 (B)는 도 15의 (A)의 영역 a1을 나타낸 확대된 모델도이다. 도 15의 (C)는 도 15의 (B)의 모델도에 나타낸 사이트로부터의 과잉 산소의 전이를 나타낸 모델도이다. 도 15의 (B)로부터 도 15의 (C)로의 전이를 과잉 산소의 제 1 전이라고 한다. 과잉 산소의 제 1 전이에서는, 과잉 산소가 InO2층으로부터 (Ga, Zn)O층으로 확산된다.
[(2)과잉 산소의 제 2 전이]
도 16의 (A)는 IGZO막의 모델도이다. 도 16의 (B)는 도 16의 (A)의 영역 a2를 나타낸 확대된 모델도이다. 도 16의 (C)는 도 16의 (B)의 모델도에 나타낸 사이트로부터의 과잉 산소의 전이를 나타낸 모델도이다. 도 16의 (B)로부터 도 16의 (C)로의 전이를 과잉 산소의 제 2 전이라고 한다. 과잉 산소의 제 2 전이에서는, 제 1 (Ga, Zn)O층에서 제 2 (Ga, Zn)O층으로 과잉 산소가 확산된다.
[(3)과잉 산소의 제 3 전이]
도 17의 (A)는 IGZO막의 모델도이다. 도 17의 (B)는 도 17의 (A)의 영역 a3을 나타낸 확대된 모델도이다. 도 17의 (C)는 도 17의 (B)의 모델도에 나타낸 사이트로부터의 과잉 산소의 전이를 나타낸 모델도이다. 도 17의 (B)로부터 도 17의 (C)로의 전이를 과잉 산소의 제 3 전이라고 한다. 과잉 산소의 제 3 전이에서는, 과잉 산소가 In층을 따라 확산된다.
[(4)과잉 산소의 제 4 전이]
도 18의 (A)는 IGZO막의 모델도이다. 도 18의 (B)는 도 18의 (A)의 영역 a4를 나타낸 확대된 모델도이다. 도 18의 (C)는 도 18의 (B)의 모델도에 나타낸 사이트로부터의 과잉 산소의 전이를 나타낸 모델도이다. 도 18의 (B)로부터 도 18의 (C)로의 전이를 과잉 산소의 제 4 전이라고 한다. 과잉 산소의 제 4 전이에서는, 과잉 산소가 In층을 넘어 이동함으로써 확산된다.
도 15의 (B) 및 (C), 도 17의 (B) 및 (C), 그리고 도 18의 (B) 및 (C)에서, "1"이라는 번호를 붙인 산소 원자를 제 1 산소 원자라고 한다. 도 15의 (B) 및 (C), 도 17의 (B) 및 (C), 그리고 도 18의 (B) 및 (C)에서, "2"라는 번호를 붙인 산소 원자를 제 2 산소 원자라고 한다. 도 16의 (B) 및 (C), 도 17의 (B) 및 (C), 그리고 도 18의 (B) 및 (C)에서, "3"이라는 번호를 붙인 산소 원자를 제 3 산소 원자라고 한다. 도 16의 (B) 및 (C)에서는, "4"라는 번호를 붙인 산소 원자를 제 4 산소 원자라고 한다.
도 19는 상술한 4개의 전이 패턴의 경우의 과잉 산소의 이동 용이성을 나타낸 계산 결과를 나타낸 것이다. 도 19에서, 가로축은 과잉 산소의 이동의 경로 길이를 나타내고, 세로축은 도 15의 (A) 내지 (C), 도 16의 (A) 내지 (C), 도 17의 (A) 내지 (C), 그리고 도 18의 (A) 내지 (C)에 나타낸 상태의 에너지에 대한 이동에 필요한 에너지를 나타낸다.
도 19에 나타낸 바와 같이, 과잉 산소의 제 1 전이의 에너지 배리어의 높이 Eb의 최대값(Eb max)은 0.62eV이고, 과잉 산소의 제 2 전이의 에너지 배리어의 높이 Eb의 최대값(Eb max)은 0.29eV이다. 과잉 산소의 제 3 전이의 에너지 배리어의 높이 Eb의 최대값(Eb max)은 0.53eV이고, 과잉 산소의 제 4 전이의 에너지 배리어의 높이 Eb의 최대값(Eb max)은 2.38eV이다. 따라서, 과잉 산소의 제 1 전이 내지 제 3 전이의 에너지 배리어의 높이 Eb의 최대값(Eb max)은, 과잉 산소의 제 4 전이의 에너지 배리어의 높이 Eb의 최대값(Eb max)보다 낮다. 이는, 과잉 산소의 제 1 전이 내지 제 3 전이에 필요한 에너지가 과잉 산소의 제 4 전이에 필요한 에너지보다 낮고, 과잉 산소의 제 1 전이 내지 제 3 전이가 과잉 산소의 제 4 전이보다 더 일어나기 쉽다는 것을 의미한다.
바꿔 말하면, 도 15의 (B), 도 17의 (B), 및 도 18의 (B)에 나타낸 모델에서의 제 1 산소 원자는, 도 18의 (B) 및 (C)에 나타낸 제 3 산소 원자를 밀어내는 방향보다 도 15의 (B) 및 (C), 그리고 도 17의 (B) 및 (C)에 나타낸 제 2 산소 원자를 밀어내는 방향으로 더 이동하기 쉽다.
도 16의 (B)에 나타낸 모델에서의 제 3 산소 원자는, 도 16의 (C)에 나타낸 제 4 산소 원자를 밀어내는 방향으로 이동하기 쉽다. 이는, 산소 원자는 인듐 원자의 층을 넘는 것보다 인듐 원자의 층을 따라 이동하기 쉽다는 것을 나타낸다. 또한, 산소 원자는, 인듐 원자의 층을 넘는 것보다, InO2층으로부터 (Ga, Zn)O층으로, 그리고 제 1 (Ga, Zn)O층으로부터 제 2 (Ga, Zn)O층으로 이동하기 쉽다.
[산소 결손의 이동]
다음으로, 산소 결손의 이동에 대하여 설명한다. 원자수비가 In:Ga:Zn=3:1:2인 IGZO막의 하나의 In-O면에 하나의 산소 결손이 존재하는 모델을 도 20의 (A) 내지 (C), 그리고 도 21의 (A) 내지 (C)에 나타내었다.
[(5)산소 결손의 제 1 전이]
도 20의 (A)는 IGZO막의 모델도이다. 도 20의 (B)는 도 20의 (A)의 영역 a5를 나타낸 확대된 모델도이다. 도 20의 (C)는 도 20의 (B)의 모델도에 나타낸 사이트로부터의 산소 결손의 전이를 나타낸 모델도이다. 도 20의 (B)로부터 도 20의 (C)로의 전이를 산소 결손의 제 1 전이라고 한다. 산소 결손의 제 1 전이에서는, 산소 결손이 In층을 따라 확산된다.
[(6)산소 결손의 제 2 전이]
도 21의 (A)는 IGZO막의 모델도이다. 도 21의 (B)는 도 21의 (A)의 영역 a6을 나타낸 확대된 모델도이다. 도 21의 (C)는 도 21의 (B)의 모델도에 나타낸 사이트로부터의 산소 결손의 전이를 나타낸 모델도이다. 도 21의 (B)로부터 도 21의 (C)로의 전이를 산소 결손의 제 2 전이라고 한다. 산소 결손의 제 2 전이에서는, 산소 결손이 In층을 넘어 이동함으로써 확산된다.
도 20의 (B) 및 (C), 그리고 도 21의 (B) 및 (C)에서, 점선의 동그라미는 산소 결손을 나타낸다.
도 22는 상술한 2개의 전이 패턴의 경우의 산소 결손의 이동 용이성을 나타낸 계산 결과를 나타낸 것이다. 도 22에서, 가로축은 산소 결손의 이동의 경로 길이를 나타내고, 세로축은 도 20의 (B) 및 도 21의 (B)에 나타낸 상태의 에너지에 대한 이동에 필요한 에너지를 나타낸다.
도 22에 나타낸 바와 같이, 산소 결손의 제 1 전위의 에너지 배리어의 높이 Eb의 최대값(Eb max)은 1.81eV이고, 산소 결손의 제 2 전이의 에너지 배리어의 높이 Eb의 최대값(Eb max)은 4.10eV이다. 산소 결손의 제 1 전이의 에너지 배리어의 높이 Eb의 최대값(Eb max)은, 산소 결손의 제 2 전이의 에너지 배리어의 높이 Eb의 최대값(Eb max)보다 낮다. 이는, 산소 결손의 제 1 전이에 필요한 에너지가 산소 결손의 제 2 전이에 필요한 에너지보다 낮다는 것을 의미한다. 바꿔 말하면, 산소 결손의 제 1 전이는 산소 결손의 제 2 전이보다 일어나기 쉽다.
이는 상술한 과잉 산소의 이동과 같이, 산소 결손이 인듐 원자의 층을 넘는 것보다 인듐 원자의 층을 따라 이동하기 쉽다는 것을 나타낸다.
[전이의 온도 의존성]
다음으로, 상술한 6개의 전이 패턴의 발생 용이성을 다른 관점에서 비교하기 위하여, 이들 전이의 온도 의존성에 대하여 아래에서 설명한다.
이들 전이의 온도 의존성을 단위 시간당 이동 빈도에 따라 비교한다. 여기서, 소정의 온도에서의 이동 빈도 Z(회/초)는, 산소 원자가 화학적으로 안정적인 위치에 있는 산소 원자의 진동수 Zo(회/초)를 사용하면 다음의 식으로 나타내어진다.
[식 1]
Figure pct00001
또한, 식 1에서, Eb max는 각 전이에서의 에너지 배리어의 높이 Eb의 최대값을 나타내고, k는 볼츠만 상수를 나타내고, T는 절대 온도를 나타내고, Zo는 안정적인 위치에서의 원자의 진동수를 나타낸다. 본 실시형태에서, 계산은 Zo가 1.0×1013(회/초)인 것으로 상정하여 수행하고, 이는 대표적인 디바이 주파수이다.
T가 300K(27℃)인 경우, Z는 다음과 같다.
(1)과잉 산소의 제 1 전이
T가 300K인 경우, Z는 3.9×102(회/초)이다.
(2)과잉 산소의 제 2 전이
T가 300K인 경우, Z는 1.2×108(회/초)이다.
(3)과잉 산소의 제 3 전이
T가 300K인 경우, Z는 1.2×104(회/초)이다.
(4)과잉 산소의 제 4 전이
T가 300K인 경우, Z는 1.0×10-27(회/초)이다.
(5)산소 결손의 제 1 전이
T가 300K인 경우, Z는 4.3×10-18(회/초)이다.
(6)산소 결손의 제 2 전이
T가 300K인 경우, Z는 1.4×10-56(회/초)이다.
T가 723K(450℃)인 경우, Z는 다음과 같다.
(1)과잉 산소의 제 1 전이
T가 723K인 경우, Z는 4.8×108(회/초)이다.
(2)과잉 산소의 제 2 전이
T가 723K인 경우, Z는 9.2×1010(회/초)이다.
(3)과잉 산소의 제 3 전이
T가 723K인 경우, Z는 2.0×109(회/초)이다.
(4)과잉 산소의 제 4 전이
T가 723K인 경우, Z는 2.5×10-4(회/초)이다.
(5)산소 결손의 제 1 전이
T가 723K인 경우, Z는 2.5(회/초)이다.
(6)산소 결손의 제 2 전이
T가 723K인 경우, Z는 2.5×10-16(회/초)이다.
상술한 계산 결과의 관점에서는, T=300K 또는 T=723K의 어느 쪽의 경우의 과잉 산소도 인듐 원자의 층을 넘는 것보다 인듐 원자의 층을 따라 이동하기 쉽다. 또한, T=300K 또는 T=723K의 어느 쪽의 경우의 산소 결손도 인듐 원자의 층을 넘는 것보다 인듐 원자의 층을 따라 이동하기 쉽다.
T=300K에서, 인듐 원자의 층을 따르는 과잉 산소의 이동, InO2층으로부터 (Ga, Zn)O층으로의 과잉 산소의 이동, 및 제 1 (Ga, Zn)O층으로부터 제 2 (Ga, Zn)O층으로의 과잉 산소의 이동은 일어나기 쉬운 반면, 다른 전이는 일어나기 어렵다. T=723K에서는, 상술한 과잉 산소의 이동뿐만 아니라 인듐 원자의 층을 따르는 산소 결손의 이동도 일어나기 쉬운 반면, 인듐 원자의 층을 따르는 과잉 산소 및 산소 결손의 양쪽 모두의 이동은 어렵다.
또한, 인듐 원자의 층을 넘는 과잉 산소 또는 산소 결손의 이동에 대하여 위에서 설명하였지만, 산화물 반도체막에 포함되는 인듐 외의 금속을 넘는 과잉 산소 또는 산소 결손의 이동에도 마찬가지로 적용할 수 있다.
상술한 바와 같이, 과잉 산소 및 산소 결손의 양쪽 모두는 인듐 원자의 층을 넘어 이동하는 것, 바꿔 말하면 c축 방향으로 이동하는 것이 어렵다.
[금속 산화물막으로의 산소 확산의 용이성 및 막 내의 불순물의 저감 방법]
상술한 결과는, 특정한 배향성을 갖는 결정부의 비율(밀도)이 높을수록 두께 방향으로 산소가 확산되기 어려워지고, 이 밀도가 낮을수록 두께 방향으로 산소가 확산되기 쉬워지는 것을 시사한다. 이 금속 산화물막으로의 산소 확산의 용이성에 대하여 다음과 같이 고찰할 수 있다.
바꿔 말하면, 특정한 배향성을 갖는 결정부 및 랜덤 배향성을 갖는 초현미경적인 결정부의 양쪽 모두를 포함하는 금속 산화물막에 있어서, 단면 이미지에서 명확하게 관찰될 수 있는 결정부 외의 영역(LGBR)은, 산소가 확산되기 쉬운 영역이 될 수 있고, 즉 산소 확산의 경로로서 기능할 수 있다. 이 결과, 산소는 특정한 배향성을 갖는 결정부에 LGBR을 통하여 쉽게 공급될 수 있고, 막 내의 산소 결손의 양을 저감시킬 수 있다.
예를 들어, 산소를 방출하기 쉬운 산화물막을 금속 산화물막과 접촉하여 형성하고 가열 처리를 수행함으로써, 상기 산화물막으로부터 방출되는 산소는 LGBR을 통하여 금속 산화물막으로 두께 방향으로 확산된다. LGBR을 통하여, 특정한 배향성을 갖는 결정부에 가로로 산소가 공급될 수 있다. 이로써, 금속 산화물막의 특정한 배향성을 갖는 결정부, 그리고 이 결정부 외의 영역에 산소가 쉽게 충분히 공급되기 때문에, 막 내의 산소 결손이 효과적으로 저감된다.
금속 원자와 결합되지 않는 수소 원자가 금속 산화물막 내에 존재하면, 산소 원자가 이 수소 원자와 결합된 다음, OH가 형성되고 고정된다. 금속 산화물막에 있어서 산소 결손(Vo)에 일정한 양의 수소(예를 들어, 약 1×1017cm-3)가 트랩된 상태(이러한 수소를 VoH라고 한다)를 퇴적 시에 낮은 온도에서 형성함으로써, OH의 발생이 억제된다. VoH는 캐리어를 생성하기 때문에 일정한 양의 캐리어가 금속 산화물막에 존재한다. 따라서, 캐리어 농도가 높아진 금속 산화물막을 형성할 수 있다. 퇴적에 의하여 산소 결손이 동시에 형성되지만, 이 산소 결손은 상술한 바와 같이 LGBR을 통하여 산소를 도입함으로써 저감시킬 수 있다. 이러한 식으로, 캐리어 농도가 비교적 높고 산소 결손이 충분히 저감된 금속 산화물막을 형성할 수 있다.
특정한 배향성을 갖는 결정부 외의 영역에서는, 퇴적 시에 랜덤 배향성을 갖는 초현미경적인 결정부가 형성되기 때문에, 금속 산화물막에서 명확한 결정립계가 관찰될 수 없다. 이 미세한 결정부는 특정한 배향성을 갖는 복수의 결정부들 사이에 위치한다. 이 초현미경적인 결정부는, 퇴적 시의 열에 의하여 가로 방향으로 성장함으로써, 특정한 배향성을 갖는 인접한 결정부와 결합된다. 초현미경적인 결정부는 캐리어가 생성되는 영역으로서 기능한다. 이러한 구조를 갖는 금속 산화물막은, 트랜지스터에 작용되면 전계 효과 이동도가 향상되는 것이 기대된다.
또한, 금속 산화물막을 형성하고, 이 금속 산화물막 위에 산화 실리콘막 등의 산화물 절연막을 형성한 후, 산소 분위기에서 플라스마 처리를 수행하는 것이 바람직하다. 이 처리에 의하여 막에 산소를 공급할 수 있을 뿐만 아니라 수소 농도도 저감시킬 수 있다. 예를 들어, 플라스마 처리 중에, 체임버 내에 남는 플루오린이 동시에 금속 산화물막 내에 도핑되는 경우가 있다. 플루오린은 음의 전하를 갖는 플루오린 원자로서 존재하고, 양의 전하를 갖는 수소 원자와 쿨롱힘에 의하여 결합된 다음, HF가 생성된다. HF는 플라스마 처리 중에 금속 산화물막의 외부로 방출되고, 이 결과 금속 산화물막 내의 수소 농도를 저감시킬 수 있다. 플라스마 처리에서는, 산소 원자와 수소 원자가 결합된 H2O가 막의 외부로 방출되는 경우가 있다.
금속 산화물막에 산화 실리콘막(또는 산화 질화 실리콘막)이 적층된 구조에 대하여 생각한다. 산화 실리콘막 내의 플루오린 등의 할로젠 원소는, 막 내의 수소와 결합되고 전기적으로 중성인 HF로서 존재할 수 있기 때문에, 금속 산화물막의 전기 특성에 영향을 미치지 않는다. 또한, Si-F 결합이 생성되는 경우가 있으며, 이것도 전기적으로 중성이다. 또한, 산화 실리콘막 내의 HF는 산소의 확산에 영향을 미치지 않는다.
상술한 메커니즘에 따라, 금속 산화물막 내의 산소 결손이 저감될 수 있고, 막 내의 금속 원자와 결합되지 않는 수소가 저감될 수 있으면, 신뢰성이 향상된다. 금속 산화물막의 캐리어 밀도가 일정한 양 이상이기 때문에 전기 특성이 향상되는 것이 기대된다.
[ESR에 의한 측정]
ESR(electron spin resonance)에 의한 금속 산화물막 내의 결함 준위의 측정 결과에 대하여 아래에서 설명한다.
금속 산화물막의 결함 준위를 ESR에 의하여 측정한다. ESR 분석은 시료가 배치된 공간에 자기장을 발생시키고 마이크로파를 시료에 조사함으로써 수행된다. 자속 밀도(H0) 및/또는 마이크로파의 진동수(v)를 변화시킨다. 시료에 의하여 흡수된 마이크로파의 진동수(v) 및 자속 밀도(H0)를 식 g=hv/μBH0에 사용하여 파라미터인 g인자를 얻는다. 또한, h 및 μB는 각각 플랑크 상수 및 보어 자자를 나타내며, 둘 다 정수(定數)이다.
ESR에 의하여 관찰되는 시그널들 중, g인자가 1.93 부근(1.89 이상 1.96 이하)의 시그널에 대응하는 스핀 밀도는 산소 결손(VO)의 개수를 나타낸다.
다음의 2종류의 시료(시료 D1 및 시료 D2)를 제작하고 측정하였다. 금속 산화물막을 형성하는 단계 후에 ESR 측정을 3번 수행하였다.
[시료의 제작]
먼저, 석영 기판 위에 금속 산화물막을 형성하였다. 시료 D1에서는, 시료 1과 비슷한 식으로 두께 약 40nm의 금속 산화물막을 형성하였다. 시료 D2에서는, 시료 2와 비슷한 식으로 두께 약 40nm의 금속 산화물막을 형성하였다.
이 단계에서, 첫 번째 ESR 측정을 수행하였다.
다음으로, 금속 산화물막 위에, 두께 약 30nm의 산화 질화 실리콘막, 두께 약 100nm의 산화 질화 실리콘막, 및 두께 약 20nm의 산화 질화 실리콘막을 플라스마 CVD법에 의하여 적층하였다.
이 단계에서, 2번째 ESR 측정을 수행하였다.
그 후, 질소 분위기에 있어서 350℃에서 1시간 동안 가열 처리를 수행하였다.
다음으로, 두께 100nm의 산화물 반도체막을 형성하였다. 이 산화물 반도체막은 2층을 포함하는 적층을 갖는다. 산화물 반도체막의 먼저 퇴적된 하층은, 기판 온도를 170℃로 하고, 유량 200sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하고, 두께를 10nm로 하는 조건하에서 형성하였다. 산화물 반도체막의 2번째로 퇴적된 층은, 기판 온도를 170℃로 하고, 유량 180sccm의 아르곤 가스 및 유량 20sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하고, 두께를 90nm로 하는 조건하에서 형성하였다.
두께 약 100nm의 질화 실리콘막을 플라스마 CVD법에 의하여 형성하였다.
그 후, 질소 분위기에 있어서 250℃에서 1시간 동안 가열 처리를 수행하였다.
질화 실리콘막과, 이 질화 실리콘막 바로 아래의 2층의 산화물 반도체막을 웨트 에칭에 의하여 제거하였다.
이 단계에서, 3번째 ESR 측정을 수행하였다.
[ESR 측정의 결과]
도 23은 g인자가 1.9 부근에 나타나는 시그널로부터 얻어지는 스핀 밀도의 결과를 나타낸 것이다. 각 시료의 제 1 측정, 제 2 측정, 및 제 3 측정의 결과를 왼쪽에서 나타내었다.
금속 산화물막을 형성한 직후에 수행한 제 1 측정의 결과에 따르면, 스핀 밀도는 각 시료에서 측정 하한 이하이었다. 산화 질화 실리콘막을 형성한 직후에 수행한 제 2 측정에서는 스핀 밀도가 상승하였다. 이 결과는, 산화 질화 실리콘막의 퇴적 시의 금속 산화물막의 대미지가 금속 산화물막 내의 산소 결손을 증대시키는 것을 시사한다. 그러나, 산화물 반도체막의 형성 및 가열 처리 후에 스핀 밀도는 다시 측정 하한 이하가 된다. 이는, 산화물 반도체막의 형성 및 이 형성 후의 가열 체리에 의하여 금속 산화물막 내의 산소 결손이 저감되는 것을 시사한다.
시료 D1을 시료 D2와 비교하면, 산화 질화 실리콘막의 형성 직후에 측정된 시료 D1의 스핀 밀도는 시료 D2의 스핀 밀도보다 높다. 그러나, 시료 D1에서도 마찬가지로 산화물 반도체막의 형성 및 가열 처리에 의하여 산소 결손이 충분히 저감된다.
[CPM에 의한 측정]
금속 산화물막 내의 결함 준위를 CPM(constant photocurrent method)에 의하여 측정하였다.
CPM 측정에서는, 시료에 포함되는 2개의 전극들 사이에 전압을 인가한 상태에서 광 전류값이 일정하게 유지되도록 단자들 간의 시료의 표면에 조사하는 광량을 조정한 다음, 각 파장에서 조사하는 광량에서 흡수 계수가 도출된다. CPM 측정에서는, 시료가 결함을 가질 때, 결함이 존재하는 준위에 대응한 에너지(파장에서 산출함)의 흡수 계수가 증가한다. 이 흡수 계수의 증가에 상수를 곱함으로써, 시료의 깊은 결함 준위 밀도(dDOS라고도 함)를 얻을 수 있다.
CPM 측정에 의하여 얻어진 흡수 계수의 커브로부터 밴드 테일(band tail)에 기인하는 우바흐 테일(urbach tail)이라고 하는 흡수 계수의 일부를 제거함으로써, 결함 준위에 기인하는 흡수 계수를 다음 식으로부터 산출할 수 있다. 여기서, α(E)는 각 에너지 준위의 흡수 계수를 나타내고, α u 는 우바흐 테일에 기인하는 흡수 계수를 나타낸다.
[식 2]
Figure pct00002
[시료의 제작]
다음의 2종류의 시료(시료 E1 및 시료 E2)를 제작하고 측정하였다.
유리 기판 위에 금속 산화물막을 형성하였다. 시료 E1에서는, 시료 1과 비슷한 식으로 두께 약 100nm의 금속 산화물막을 형성하였다. 시료 E2에서는, 시료 2와 비슷한 식으로 두께 약 100nm의 금속 산화물막을 형성하였다.
먼저, 금속 산화물막 위에, 두께 약 30nm의 산화 질화 실리콘막, 두께 약 100nm의 산화 질화 실리콘막, 및 두께 약 20nm의 산화 질화 실리콘막을 플라스마 CVD법에 의하여 적층하였다.
그 후, 질소 분위기에 있어서 350℃에서 1시간 동안 가열 처리를 수행하였다.
다음으로, 두께 100nm의 산화물 반도체막을 형성하였다. 이 산화물 반도체막은 2층을 포함하는 적층을 갖는다. 산화물 반도체막의 먼저 퇴적된 층은, 기판 온도를 170℃로 하고, 유량 200sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하고, 두께를 10nm로 하는 조건하에서 형성하였다. 산화물 반도체막의 2번째로 퇴적된 층은, 기판 온도를 170℃로 하고, 유량 180sccm의 아르곤 가스 및 유량 20sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하고, 두께를 90nm로 하는 조건하에서 형성하였다.
그 후, 가열 처리를 질소와 산소의 혼합 가스 분위기에 있어서 350℃에서 1시간 동안 수행하였다.
그리고, 웨트 에칭법에 의하여 산화물 반도체막을 제거하였다.
산화 질화 실리콘막을 형성하였다. 산화 질화 실리콘막은 퇴적 가스로서 유량 160sccm의 SiH4와 유량 4000sccm의 N2O의 혼합 가스를 사용하고, 압력을 200Pa로 하고, 전력을 1500W로 하고, 기판 온도를 220℃로 하고, 플라스마 CVD법을 사용하는 조건하에서 형성하였다. 산화 질화 실리콘막의 두께는 약 400nm이었다.
포토리소그래피법에 의하여 산화 질화 실리콘막에 개구를 형성하였다.
두께 약 50nm의 Ti막, 두께 약 400nm의 Al막, 그리고 두께 약 100nm의 Ti막을 포함하는 적층막을 스퍼터링법에 의하여 형성하였다. 그리고, 이 적층막을 포토리소그래피법에 의하여 가공함으로써, 전극을 형성하였다.
그 후, 질소 분위기에 있어서 250℃에서 1시간 동안 제 2 가열 처리를 수행하였다.
상술한 단계를 거쳐, 시료 E1 및 시료 E2를 제작하였다.
[CPM 측정의 결과]
도 24의 (A) 및 (B)는 시료 E1 및 시료 E2 각각의 CPM 측정의 결과를 나타낸 것이다. 가로축은 광자 에너지를 나타내고 세로축은 흡수 계수를 나타낸다. 도 24의 (A) 및 (B)의 굵은 선은 각 시료의 흡수 계수의 커브를 나타내고, 점선은 접선이고, 가는 선은 광학적으로 측정한 흡수 계수를 나타낸다.
도 24의 (A)로부터 시료 E1의 우바흐 테일의 값은 68.63meV로 추정되었다. 흡수 계수의 커브로부터 우바흐 테일에 기인하는 흡수 계수를 제거함으로써 얻은 흡수 계수, 즉 결함에 기인하는 흡수 계수의 값은 1.36×10-3cm-1이었다. 시료 E2의 우바흐 테일의 값은 도 24의 (B)로부터 68.70meV로 추정되었고, 결함에 기인하는 흡수 계수의 값은 1.21×10-3cm-1이었다.
상술한 결과는, 시료 1의 금속 산화물막과 시료 2의 금속 산화물막 사이의 결함 준위에 명확한 차이가 없는 것을 나타낸다.
[트랜지스터 특성을 사용한 결함 준위의 측정]
금속 산화물막의 결함 준위는 금속 산화물막을 반도체층으로서 사용한 트랜지스터의 전기 특성으로부터 추정할 수 있다. 아래의 설명에서는, 트랜지스터의 계면 준위의 밀도를 측정하였다. 또한, 계면 준위의 밀도와, 계면 준위에 의하여 트랩되는 전자의 개수 Ntrap를 고려하여 서브스레시홀드 누설 전류를 추정하는 방법에 대하여 설명한다.
계면 준위에 의하여 트랩되는 전자의 개수 Ntrap는, 실제로 측정된 트랜지스터의 드레인 전류-게이트 전압(Id-Vg)과, 계산된 드레인 전류-게이트 전압(Id-Vg) 특성을 비교함으로써 측정할 수 있다.
도 25는 소스 전압 Vs가 0V이고 드레인 전압 Vd가 0.1V일 때의, 계산에 의하여 얻어진 이상적인 Id-Vg 특성 및 실제로 측정된 트랜지스터의 Id-Vg 특성을 도시한 것이다. 또한, 트랜지스터의 측정 결과 중 드레인 전압 Id를 쉽게 측정할 수 있는 1×10-13A 이상의 값만 플롯하였다.
계산에 의하여 얻어진 이상적인 Id-Vg 특성보다 실제로 측정된 Id-Vg 특성에서, 게이트 전압 Vg에 대한 드레인 전류 Id의 변화는 더 완만하다. 이는, 전도대 하단의 에너지(Ec라고 나타냄) 가까이에 위치하는 얕은 계면 준위에 의하여 전자가 트랩되기 때문이라고 생각된다. 이 측정에서는, 페르미 분포 함수(Fermi distribution function)를 사용하여, 얕은 계면 준위에 의하여 트랩되는 (단위 면적당 및 단위 에너지당) 전자의 개수 Ntrap를 고려하여 계면 준위의 밀도 Nit를 더 정확하게 추정할 수 있다.
먼저, 도 26에 도시된 모식적인 Id-Vg 특성을 사용함으로써, 계면 트랩 준위에 의하여 트랩되는 전자의 개수 Ntrap를 평가하는 방법에 대하여 설명한다. 파선은 트랩 준위가 없는 이상적인 Id-Vg 특성을 나타내고, 계산에 의하여 얻어진다. 파선에서는, 드레인 전류가 Id1로부터 Id2로 변화될 때의 게이트 전압 Vg의 변화를 ΔVid로 나타낸다. 실선은 실제로 측정된 Id-Vg 특성을 나타낸다. 실선에서는, 드레인 전류가 Id1로부터 Id2로 변화될 때의 게이트 전압 Vg의 변화를 ΔVex로 나타낸다. 드레인 전류가 Id1일 때의 목적의 계면의 전위, 드레인 전류가 Id2일 때의 목적의 계면의 전위, 및 변화량은 각각 Φit1, Φit2, 및 ΔΦit로 나타낸다.
도 26에서는 실제로 측정된 값의 경사가 계산된 값의 경사보다 작고, 이에 의하여 ΔVe x 가 항상 ΔVid보다 큰 것이 시사된다. 여기서, ΔVex와 ΔVid의 차이는, 얕은 계면 준위에 전자를 트랩하는 데 필요한 전위차에 상당한다. 따라서, 트랩된 전자로 인한 전하의 변화량 ΔQtrap는 아래에 나타내는 식 (1)으로 나타내어질 수 있다.
[식 3]
Figure pct00003
Ctg는 면적당 절연체와 반도체의 합성 용량이다. 또한, ΔQtrap는 트랩된 (단위 면적당 및 단위 에너지당) 전자의 개수 Ntrap를 사용하여 식 (2)로 나타내어질 수 있다. 또한, q는 전기 소량을 나타낸다.
[식 4]
Figure pct00004
식 (1) 및 (2)가 동시에 해결됨으로써 식 (3)이 얻어진다.
[식 5]
Figure pct00005
다음으로, 식 (3)에서 ΔΦit의 0의 하한을 취함으로써 식 (4)가 얻어진다.
[식 6]
Figure pct00006
바꿔 말하면, 이상적인 Id-Vg 특성, 실제로 측정된 Id-Vg 특성, 및 식 (4)를 사용하여, 계면에 의하여 트랩된 전자의 개수 Ntrap를 추정할 수 있다. 또한, 드레인 전류와 계면에서의 전위의 관계는 상술한 디바이스 시뮬레이터를 사용한 계산에 의하여 얻을 수 있다.
단위 면적당 및 단위 에너지당 전자의 개수 Ntrap와 계면 준위의 밀도 Nit의 관계는 식 (5)로 나타내어진다.
[식 7]
Figure pct00007
여기서, f(E)는 페르미 분포 함수이다. 식 (4)으로부터 얻어진 Ntrap를 식 (5)로 피팅(fitting)시킴으로써 Nit가 결정된다. Nit를 설정한 디바이스 시뮬레이터에 의하여, Id<0.1pA를 포함하는 전달 특성을 얻을 수 있다.
도 25에서의 실제로 측정된 Id-Vg 특성에 식 (4)를 적용하고, Ntrap를 추출한 결과를 도 27에서 백색의 동그라미로서 플롯하였다. 도 27에서 세로축은 반도체의 전도대 하단 Ec에서의 페르미 에너지 Ef를 나타낸다. 파선에서 Ec 바로 아래에 최대값이 위치한다. 식 (5)의 Nit로서 식 (6)의 테일 분포를 상정하면, 도 27의 파선과 같이 Ntrap를 양호하게 피팅시킬 수 있다. 이 결과, 피팅 파라미터(fitting parameter)로서 피크값 Nta=1.67×1013cm-2/eV 및 특성폭 Wta=0.105eV가 얻어진다.
[식 8]
Figure pct00008
도 28의 (A) 및 (B)는, 얻어진 계면 준위의 피팅 곡선을 디바이스 시뮬레이터를 사용한 계산에 피드백함으로써 Id-Vg 특성을 역산한 결과를 나타낸 것이다. 도 28의 (A)는 드레인 전압 Vd가 0.1V 및 1.8V일 때의 계산된 Id-Vg 특성과, 드레인 전압 Vd가 0.1V 및 1.8V일 때의 실제로 측정된 Id-Vg 특성을 나타낸 것이다. 도 28의 (B)는 도 28의 (A)에서 드레인 전류 Id가 대수인 그래프이다.
계산에 의하여 얻어진 곡선과, 실제로 측정된 값의 플롯은 실질적으로 일치하고 있으며, 이에 의하여 계산된 값과 실제로 측정된 값의 재형성이 높은 것이 시사된다. 따라서, 얕은 결함 준위의 밀도를 산출하는 방법으로서 상술한 방법은 매우 적절하다.
[시료의 제작]
4개의 시료(시료 F1 내지 F4)를 제작하고, 이들의 금속 산화물막 내의 결함 준위의 밀도를 측정하였다.
금속 산화물막(산화물 반도체막)의 퇴적 조건을 제외하면, 상술한 시료 A1의 제작 방법을 시료의 제작 방법에 참조할 수 있다.
산화물 반도체막에 사용한 시료 F1의 금속 산화물막의 형성 조건은 시료 1과 비슷하였다. 바꿔 말하면, 시료 F1에 사용되는 금속 산화물막은, 기판 온도를 130℃로 하고, 유량 180sccm의 아르곤 가스 및 유량 20sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하는 조건하에서 형성하였다. 또한, 산소의 유량비는 10%이었다. 금속 산화물막의 두께는 약 40nm이었다.
산화물 반도체막에 사용되는 시료 F2의 금속 산화물막은, 기판 온도를 130℃로 하고, 유량 140sccm의 아르곤 가스 및 유량 60sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하는 조건하에서 형성하였다. 또한, 산소의 유량비는 10%이었다. 금속 산화물막의 두께는 약 40nm이었다.
산화물 반도체막에 사용한 시료 F3의 금속 산화물막의 형성 조건은 시료 2와 비슷하였다. 바꿔 말하면, 시료 F3에 사용되는 금속 산화물막은, 기판 온도를 170℃로 하고, 유량 180sccm의 아르곤 가스 및 유량 20sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하는 조건하에서 형성하였다. 또한, 산소의 유량비는 10%이었다. 금속 산화물막의 두께는 약 40nm이었다.
산화물 반도체막에 사용한 시료 F4의 금속 산화물막의 형성 조건은 시료 3과 비슷하였다. 바꿔 말하면, 시료 F4에 사용되는 금속 산화물막은, 기판 온도를 170℃로 하고, 유량 140sccm의 아르곤 가스 및 유량 60sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하는 조건하에서 형성하였다. 또한, 산소의 유량비는 30%이었다. 금속 산화물막의 두께는 약 40nm이었다.
제작한 트랜지스터 각각은 채널 길이가 약 6μm이고 채널 폭이 약 50μm이다.
[결함 준위의 밀도]
도 29의 (A)는 상술한 방법에 따라, 측정된 전기 특성과 이상적인 계산값을 비교함으로써 시료 F1 내지 F4의 결함 준위의 밀도를 계산한 결과를 나타낸 것이다.
이 결과에 의하여 시료 F1의 결함 준위의 밀도는 시료 F2 내지 시료 F4의 결함 준위의 밀도의 약 절반까지 저감되어 있다는 것이 나타났다.
상술한 결과에 의하여, 낮은 온도 및 낮은 산소 유량비에서 형성된 금속 산화물막에 의하여 산소 투과성이 향상되고, 트랜지스터의 제작 공정 중에 확산되는 산소량이 증가함으로써, 금속 산화물막, 및 금속 산화물막과 절연막의 계면에서 산소 결손 등의 결함의 양이 저감되어 있는 것이 시사되었다.
[트랜지스터의 전기 특성 2]
큰 전류를 흘릴 수 있는 트랜지스터를 제작하고, 이들의 온 상태 전류를 비교하였다.
실시형태 2에서 설명되고 도 36에 나타낸 트랜지스터 구조를 사용하였다. 4종류의 시료 G1, G2, G3, 및 G4는 반도체층의 다른 형성 조건에서 제작하였다.
[트랜지스터의 제작]
시료 G1의 트랜지스터는 시료 F1과 비슷한 방법에 의하여 제작하였다. 마찬가지로, 시료 G2, 시료 G3, 및 시료 G4는 각각 시료 F2, 시료 F3, 및 시료 F4와 비슷한 방법에 의하여 제작하였다.
제작한 트랜지스터는 각각 채널 길이가 약 2μm이고 채널 폭이 약 20μm이다.
[트랜지스터의 온 상태 전류]
도 29의 (B)는 트랜지스터 시료의 온 상태 전류를 나타낸 것이다. 게이트 전압 Vg 및 드레인 전압 Vd가 각각 10V 및 5V일 때의 드레인 전류를 측정하였다.
도 29의 (B)에 나타낸 바와 같이, 사료 G1의 온 상태 전류는 다른 시료보다 매우 높았다.
상술한 결과에 의하여, 낮은 온도 및 낮은 산소 유량비에서 형성된 금속 산화물막에 의하여 산소 투과성이 향상되고, 트랜지스터의 제작 공정 중에 확산되는 산소량이 증가함으로써, 금속 산화물막, 및 금속 산화물막과 절연막의 계면에서 산소 결손 등의 결함의 양이 저감되어 있는 것이 시사되었다. 또한, 이러한 효과에 의하여 결함 준위의 밀도가 저감되어, 트랜지스터의 온 상태 전류가 크게 상승하였다.
이와 같이 온 상태 전류가 향상된 트랜지스터는 용량의 고속 충방전에 사용할 수 있는 스위치에 적합하게 사용된다. 대표적인 예로서는, 디멀티플렉서 회로에 이 트랜지스터가 적합하게 사용된다.
디멀티플렉서 회로는 하나의 입력 신호를 2개 이상의 신호로 분할하고 이 신호를 출력하는 회로이다. 상술한 트랜지스터를 포함하는 디멀티플렉서 회로를 표시 장치의 신호선 구동 회로와 신호선 사이에 제공하면, IC의 형태로 신호선 구동 회로를 실장한 경우의 단자의 개수를 줄일 수 있어, 더 빠른 속도로 동작할 수 있는, 프레임이 좁은 표시 장치로 이어진다.
[트랜지스터의 전기 특성 3]
소형화된 트랜지스터를 제작하고, 이들의 전기 특성을 비교하였다.
실시형태 2에서 설명되고 도 36에 나타낸 트랜지스터 구조를 사용하였다. 3종류의 시료 H1, H2, 및 H3은 반도체층의 다른 형성 조건에서 제작하였다.
[트랜지스터의 제작]
금속 산화물막(산화물 반도체막)의 퇴적 조건을 제외하면, 상술한 시료 A1의 제작 방법을 시료 H1, H2, 및 H3의 제작 방법에 참조할 수 있다.
산화물 반도체막에 사용한 시료 H1의 금속 산화물막의 형성 조건은 시료 1과 비슷하였다. 바꿔 말하면, 시료 H1에 사용되는 금속 산화물막은, 기판 온도를 130℃로 하고, 유량 180sccm의 아르곤 가스 및 유량 20sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하는 조건하에서 형성하였다. 또한, 산소의 유량비는 10%이었다. 금속 산화물막의 두께는 약 40nm이었다.
산화물 반도체막에 사용한 시료 H2의 금속 산화물막의 형성 조건은 시료 3과 비슷하였다. 바꿔 말하면, 시료 H2에 사용되는 금속 산화물막은, 기판 온도를 170℃로 하고, 유량 140sccm의 아르곤 가스 및 유량 60sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하는 조건하에서 형성하였다. 또한, 산소의 유량비는 30%이었다. 금속 산화물막의 두께는 약 40nm이었다.
산화물 반도체막에 사용한 시료 H3의 금속 산화물막은, 기판 온도를 170℃로 하고, 유량 100sccm의 아르곤 가스 및 유량 100sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐, 갈륨, 및 아연을 포함하는 금속 산화물 타깃(In:Ga:Zn=1:1:1.2의 원자수비를 가짐)에 2.5kw의 교류 전력을 인가하는 조건하에서 형성하였다. 또한, 산소의 유량비는 50%이었다. 금속 산화물막의 두께는 약 40nm이었다.
각 시료를 사용하여 크기가 상이한 2개의 트랜지스터를 형성하였다. 하나는 채널 길이 L이 2μm이고 채널 폭 W가 3μm인 트랜지스터이고, 다른 하나는 채널 길이 L이 3μm이고 채널 폭 W가 3μm인 트랜지스터이었다.
[트랜지스터의 전기 특성]
각 트랜지스터의 Id-Vg 특성을 측정하기 위한 조건으로서는, 각 트랜지스터의 제 1 게이트 전극으로서 기능하는 도전막에 인가되는 전압(이후, 이 전압을 게이트 전압(Vg)이라고도 함) 및 각 트랜지스터의 제 2 게이트 전극으로서 기능하는 도전막에 인가되는 전압(이후, 이 전압을 백 게이트 전압(Vbg)이라고도 함)을 -15V에서 +20V까지 0.25V씩 증가하여 변화시켰다. 소스 전극으로서 기능하는 도전막에 인가되는 전압(이후, 이 전압을 소스 전압(Vs)이라고도 함)은 0V(comm)이었고, 드레인 전극으로서 기능하는 도전막에 인가되는 전압(이후, 이 전압을 드레인 전압(Vd)이라고도 함)은 1V 및 10V이었다.
시료 H1, H2, 및 H3에 포함되는 채널 길이 L이 2μm이고 채널 폭이 3μm인 트랜지스터의 Id-Vg 특성을 도 30의 (A), (B), 및 (C)에 각각 나타내었다. 시료 H1, H2, 및 H3에 포함되는 채널 길이 L이 3μm이고 채널 폭이 3μm인 트랜지스터의 Id-Vg 특성을 도 30의 (D), (E), 및 (F)에 각각 나타내었다. 시료 H1, H2, 및 H3의 측정 횟수는 각각 2, 3, 및 3이다.
도 30의 (A) 내지 (F)에 나타낸 결과에 의하여, 채널 길이가 2μm인 소형화된 트랜지스터를 포함하는 각 시료로부터, 양호한 트랜지스터 특성이 얻어진 것이 나타났다.
전계 효과 이동도에 주목을 하면, 시료 H1은 가장 높은 값을 나타내며, 시료 H2 및 H3이 그 뒤를 잇는다. 채널 길이 L이 각각 2μm인 트랜지스터들 사이에서 전계 효과 이동도의 최대값을 비교하면, 시료 H1은 시료 H2의 약 2배 높고, 시료 H1은 시료 H3의 약 6배 높았다.
전계 효과 이동도의 프로파일에 주목을 하면, 시료 H1은 낮은 게이트 전압(예를 들어, 5V 이하)에서 상승이 가파르다.
이 결과는, 금속 산화물막의 조성에서 인듐의 비율이 더 높으면 전계 효과 이동도가 높아지고, 낮은 온도 및 낮은 산소 유량비에서의 금속 산화물막의 퇴적 조건에 의하여 전계 효과 이동도가 상당히 높아지는 것을 나타낸다. 예를 들어, 도 30의 (A)에 나타낸 30cm2/Vs 이상의 전계 효과 이동도는 저온 폴리실리콘을 사용하여 형성된 p채널 트랜지스터로부터 얻어지는 값에 필적하기 때문에, 산화물 반도체를 사용하여 형성된 트랜지스터에는 비종래적인 매우 높은 값이다.
[금속 산화물막의 퇴적 방법]
본 발명의 일 형태인 금속 산화물막의 퇴적 방법에 대하여 아래에서 설명한다.
본 발명의 일 형태에 사용한 금속 산화물막은, 산소를 포함하는 분위기에서 기판을 가열한 상태에서 스퍼터링법에 의하여 형성될 수 있다.
금속 산화물막의 퇴거 중의 기판 온도는 80℃ 이상 150℃ 이하, 바람직하게는 100℃ 이상 150℃ 이하, 대표적으로는 130℃이다. 기판 온도가 높으면, 배향성을 갖는 결정부의 개수가 많아진다.
퇴적 중의 산소 유량비(산소 분압)는 바람직하게는 1% 이상 33% 미만, 더 바람직하게는 5% 이상 30% 이하, 더욱 바람직하게는 5% 이상 20% 이하, 더욱더 바람직하게는 5% 이상 15% 이하, 대표적으로는 10%이다. 산소 유량비가 낮으면, 랜덤 배향성을 갖는 결정부의 개수가 막에서 많아진다.
따라서, 퇴적 중의 기판 온도 및 산소 유량비를 상술한 범위 내로 함으로써, 특정한 배향성을 갖는 결정부와 랜덤 배향성을 갖는 결정부의 양쪽 모두를 포함하는 금속 산화물막을 얻을 수 있다. 또한, 기판 온도 및 산소 유량비를 상술한 범위 내에서 최적화함으로써, 특정한 배향성을 갖는 결정부 및 랜덤 배향성을 갖는 결정부의 비율을 조정할 수 있다.
본 실시형태의 금속 산화물막을 형성하는 데 사용할 수 있는 산화물 타깃은 In-Ga-Zn계 산화물에 한정되지 않고, 예를 들어 In-M-Zn계 산화물(M은 Al, Ga, Y, 또는 Sn)을 사용할 수 있다.
복수의 결정립을 갖는 다결정 산화물을 포함하는 스퍼터링 타깃을 사용하여, 결정부를 포함하는 금속 산화물막을 금속 산화물막으로서 형성하면, 다결정 산화물을 포함하지 않는 스퍼터링 타깃을 사용하는 경우보다 결정성을 갖는 금속 산화물막을 더 쉽게 얻을 수 있다.
금속 산화물막의 퇴적 메커니즘에 대하여 아래에서 생각한다. 층상 구조와, 결정립이 쉽게 벽개(劈開)되는 계면을 각각 갖는 복수의 결정립을 스퍼터링 타깃이 포함하는 경우, 이 스퍼터링 타깃에 이온이 충돌되면 결정립이 벽개되어 평판 형상 또는 펠릿 형상의 스퍼터링 입자가 얻어진다. 얻어진 평판 형상 또는 펠릿 형상의 스퍼터링 장치가 기판 위에 퇴적되면, 나노 결정을 포함하는 금속 산화물막이 형성되는 것으로 생각된다. 기판을 가열하면 기판 표면에서 나노 결정이 서로 결합되거나 재배열되기 때문에, 특정한 배향성을 갖는 결정부를 포함하는 금속 산화물막이 형성되기 쉬워진다.
또한, 스퍼터링법을 사용하는 것으로 상정하여 상술한 생각을 하였지만, 스퍼터링법은 결정성을 쉽게 조정할 수 있기 때문에 특히 바람직하다. 또한, 스퍼터링법 대신에, PLD(pulsed laser deposition)법, PECVD(plasma-enhanced chemical vapor deposition)법, 열 CVD(thermal chemical vapor deposition)법, ALD(atomic layer deposition)법, 또는 진공 증착법 등을 사용하여도 좋다. 열 CVD법의 예로서는, MOCVD법을 들 수 있다.
[금속 산화물막의 조성 및 구조]
본 발명의 일 형태에 따른 금속 산화물막은 트랜지스터 등의 반도체 장치에 적용할 수 있다. 특히 반도체 특성을 갖는 금속 산화물막(이후, 산화물 반도체막이라고 함)에 대하여 설명한다.
[조성]
먼저, 산화물 반도체막의 조성에 대하여 아래에서 설명한다.
상술한 바와 같이, 산화물 반도체막은 인듐(In), M(M은 Al, Ga, Y, 또는 Sn), 및 아연(Zn)을 포함한다.
또한, 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등이다. 또는, 원소 M은 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등일 수 있다. 또한, 원소 M으로서, 상술한 원소 중 2개 이상을 조합하여 사용하여도 좋다.
다음으로, 도 31의 (A) 내지 (C)를 참조하여 본 발명의 일 형태에 따른 산화물 반도체막에 포함되는 인듐, 원소 M, 및 아연의 원자수비의 바람직한 범위에 대하여 설명한다. 또한, 산소 원자의 비율은 나타내지 않았다. 산화물 반도체막에 포함되는 인듐, 원소 M, 및 아연의 원자수비의 항을 각각 [In], [M], 및 [Zn]으로 나타내었다.
도 31의 (A) 내지 (C)에서, 파선은 원자수비 [In]:[M]:[Zn]이 (1+α):(1-α):1(-1≤α≤1)인 라인, 원자수비 [In]:[M]:[Zn]이 (1+α):(1-α):2인 라인, 원자수비 [In]:[M]:[Zn]이 (1+α):(1-α):3인 라인, 원자수비 [In]:[M]:[Zn]이 (1+α):(1-α):4인 라인, 그리고 원자수비 [In]:[M]:[Zn]이 (1+α):(1-α):5인 라인을 나타낸다.
일점쇄선은 원자수비 [In]:[M]:[Zn]이 1:1:β(β≥0)인 라인, 원자수비 [In]:[M]:[Zn]이 1:2:β인 라인, 원자수비 [In]:[M]:[Zn]이 1:3:β인 라인, 원자수비 [In]:[M]:[Zn]이 1:4:β인 라인, 원자수비 [In]:[M]:[Zn]이 2:1:β인 라인, 그리고 원자수비 [In]:[M]:[Zn]이 5:1:β인 라인을 나타낸다.
[In]:[M]:[Zn]=0:2:1의 원자수비 또는 그 근방의 원자수비를 갖는 도 31의 (A) 내지 (C)에 나타낸 산화물 반도체막은 스피넬 결정 구조를 갖기 쉽다.
도 31의 (A) 및 (B)는 본 발명의 일 형태의 산화물 반도체막에 포함되는 인듐, 원소 M, 및 아연의 원자수비의 바람직한 범위의 예를 나타낸 것이다.
도 32는 원자수비 [In]:[M]:[Zn]이 1:1:1인 InMZnO4의 결정 구조의 예를 나타낸 것이다. 도 32에 나타낸 결정 구조는 b축에 평행한 방향에서 관찰한 InMZnO4이다. 또한, 도 32에서 M, Zn, 및 산소를 포함하는 층(아래에서 이 층을 "(M, Zn)층"이라고 함)에서의 금속 원소는 원소 M 또는 아연을 나타낸다. 이 경우, 원소 M의 비율은 아연의 비율과 같다. 원소 M 및 아연은 서로 치환할 수 있고, 이들의 배열은 불규칙하다.
InMZnO4는 층상의 결정 구조(층상 구조라고도 함)를 갖고, 도 32에 나타낸 바와 같이 원소 M, 아연, 및 산소를 포함하는 (M, Zn)층 2개 걸러 인듐 및 산소를 포함하는 층(아래에서는 In층이라고 함) 하나를 포함한다.
인듐 및 원소 M은 서로 치환할 수 있다. 따라서, (M, Zn)층의 원소 M이 인듐과 치환되면, 상기 층을 (In, M, Zn)층이라고 할 수도 있다. 이러한 경우, (In, M, Zn)층 2개 걸러 In층 하나를 포함하는 층상 구조가 얻어진다.
원자수비 [In]:[M]:[Zn]이 1:1:2인 산화물은, (M, Zn)층 3개 걸러 In층 하나를 포함하는 층상 구조를 갖는다. 바꿔 말하면, [Zn]이 [In] 및 [M]보다 크면, 산화물이 결정화될 때 In층에 대한 (M, Zn)층의 비율이 높아진다.
또한, 산화물에서 In층 하나에 대한 (M, Zn)층의 개수가 정수(整數)가 아닌 경우, 산화물은 In층 하나에 대한 (M, Zn)층의 개수가 정수인 복수종의 층상 구조를 가질 수 있다. 예를 들어, [In]:[M]:[Zn]=1:1:1.5인 경우, 산화물은 (M, Zn)층 2개 걸러 In층 하나를 포함하는 층상 구조 및 (M, Zn)층 3개 걸러 In층 하나를 포함하는 층상 구조가 혼합된 구조를 가질 수 있다.
예를 들어, 산화물 반도체막을 스퍼터링 장치를 사용하여 형성하는 경우, 타깃의 원자수비에서 벗어난 원자수비를 갖는 막이 형성된다. 특히, 퇴적 시의 기판 온도에 따라서는 타깃의 [Zn]보다 막의 [Zn]이 작아질 수 있다.
산화물 반도체막에는 복수의 상(phase)(예를 들어, 2상 또는 3상)이 존재하는 경우가 있다. 예를 들어, 0:2:1에 가까운 원자수비 [In]:[M]:[Zn]을 가지면, 스피넬 결정 구조와 층상 결정 구조의 2상이 존재하기 쉽다. 또한, 1:0:0에 가까운 원자수비 [In]:[M]:[Zn]을 가지면, 빅스비아이트(bixbyite) 결정 구조와 층상 결정 구조의 2상이 존재하기 쉽다. 산화물 반도체막에 복수의 상이 존재하는 경우, 다른 결정 구조들 사이에 결정립계가 형성될 수 있다.
한편, 산화물 반도체막 내의 인듐의 함유율 및 아연의 함유율이 낮아지면, 캐리어 이동도가 낮아진다. 따라서, [In]:[M]:[Zn]=0:1:0 및 그 근방의 원자수비(예를 들어, 도 31의 (C)의 영역 C)를 가지면, 절연성이 좋아진다.
따라서, 본 발명의 일 형태에서의 산화물 반도체는 도 31의 (A)의 영역 A로 나타내어지는 원자수비를 갖는 것이 바람직하다. 상기 원자수비를 가지면, 캐리어 이동도가 높고 결정립계가 적은 층상 구조가 쉽게 얻어진다.
도 31의 (B)의 영역 B는 [In]:[M]:[Zn]=4:2:3 또는 4:2:4.1 및 그 근방의 원자수비를 나타낸다. 근방에는 [In]:[M]:[Zn]=5:3:4의 원자수비가 포함된다. 영역 B로 나타내어지는 원자수비를 갖는 산화물 반도체막은 특히 결정성이 높고 캐리어 이동도가 높은 우수한 산화물 반도체막이다.
또한, 산화물 반도체막이 층상 구조를 형성하는 조건은 원자수비에 의하여 일의적으로 결정되지 않는다. 원자수비 간에서 층상 구조를 형성하는 데 어려움의 차이가 있다. 같은 원자수비를 갖더라도, 층상 구조가 형성되는지 여부는 형성 조건에 따른다. 따라서, 도시된 영역은 각각 산화물 반도체막이 층상 구조를 갖는 원자수비를 나타내고, 영역 A 내지 C의 경계는 명확하지 않다.
[산화물 반도체막을 트랜지스터에 사용하는 구조]
다음으로, 산화물 반도체막을 트랜지스터에 사용하는 구조에 대하여 설명한다.
또한, 상기 산화물 반도체막을 트랜지스터에 사용하면, 채널 영역에 다결정 실리콘을 사용한 트랜지스터에 비하여 결정립계에서의 캐리어 산란 등을 저감시킬 수 있어, 전계 효과 이동도가 높은 트랜지스터로 할 수 있다.
본 발명의 일 형태에 따른 산화물 반도체막은 특정한 배향성을 갖는 결정부와 랜덤 배향성을 갖는 결정부의 양쪽 모두를 포함하는 막이다. 이러한 결정성을 갖는 산화물 반도체막을 사용하면, 높은 전계 효과 이동도 및 높은 신뢰성의 양쪽 모두를 갖는 트랜지스터를 제작할 수 있다.
[산화물 반도체의 캐리어 밀도]
산화물 반도체막의 캐리어 밀도에 대하여 아래에서 설명한다.
산화물 반도체막의 캐리어 밀도에 영향을 미치는 인자의 예에는 산화물 반도체막 내의 산소 결손(VO) 및 불순물이 포함된다.
산화물 반도체막 내의 산소 결손의 양이 많아지면, 수소가 상기 산소 결손과 결합될 때(이 상태를 VOH라고도 함) 결함 준위의 밀도가 높아진다. 산화물 반도체막 내의 불순물의 양이 증가되면 결함 준위의 밀도도 높아진다. 따라서, 산화물 반도체막 내의 결함 준위의 밀도를 제어함으로써, 산화물 반도체막의 캐리어 밀도를 제어할 수 있다.
채널 영역에 산화물 반도체막을 사용한 트랜지스터에 대하여 아래에서 설명한다.
트랜지스터의 문턱 전압의 음 방향으로의 변동을 억제하거나 트랜지스터의 오프 상태 전류를 저감시키기 위해서는, 산화물 반도체막의 캐리어 밀도를 저감시키는 것이 바람직하다. 산화물 반도체막의 캐리어 밀도를 저감시키기 위해서는, 산화물 반도체막 내의 불순물 농도를 저감시켜 결함 준위의 밀도를 저감시킬 수 있다. 본 명세서 등에서, 불순물 농도가 낮고 결함 준위의 밀도가 낮은 상태를 고순도 진성 또는 실질적으로 고순도 진성 상태라고 한다. 고순도 진성의 산화물 반도체막의 캐리어 밀도는 8×1015cm-3 미만, 바람직하게는 1×1011cm-3 미만, 더 바람직하게는 1×1010cm-3 미만이고 1×10-9cm-3 이상이다.
한편, 트랜지스터의 온 상태 전류를 향상시키거나 트랜지스터의 전계 효과 이동도를 향상시키기 위해서는, 산화물 반도체막의 캐리어 밀도를 높이는 것이 바람직하다. 산화물 반도체막의 캐리어 밀도를 높이기 위해서는, 산화물 반도체막 내의 불순물 농도 또는 결함 준위의 밀도를 약간 증가시킨다. 또는, 산화물 반도체막의 밴드 갭을 좁히는 것이 바람직하다. 예를 들어, 트랜지스터의 Id-Vg 특성의 양호한 온/오프비가 얻어지는 범위에 있어서 불순물 농도가 약간 높거나 결함 준위의 밀도가 약간 높은 산화물 반도체막을 실질적으로 진성으로 간주할 수 있다. 또한, 전자 친화력이 높으므로 밴드 갭이 좁아져 열적으로 여기된 전자(캐리어)의 밀도가 증가된 산화물 반도체막을 실질적으로 진성으로 간주할 수 있다. 또한, 전자 친화력이 더 높은 산화물 반도체막을 사용한 트랜지스터는 문턱 전압이 더 낮아진다.
캐리어 밀도가 증가된 산화물 반도체막은 어느 정도 n형 도전형을 갖고 있기 때문에, 이를 "slightly-n" 산화물 반도체막이라고 할 수 있다.
실질적으로 진성의 산화물 반도체막의 캐리어 밀도는 1×105cm-3 이상 1×1018cm-3 미만이 바람직하고, 1×107cm-3 이상 1×1017cm-3 이하가 더 바람직하고, 1×109cm-3 이상 5×1016cm-3 이하가 더욱 바람직하고, 1×1010cm-3 이상 1×1016cm-3 이하가 더욱더 바람직하고, 1×1011cm-3 이상 1×1015cm-3 이하가 보다 바람직하다.
실질적으로 진성의 산화물 반도체막을 사용하면 트랜지스터의 신뢰성이 향상될 수 있다. 여기서는, 채널 영역에 산화물 반도체막을 사용하는 트랜지스터의 신뢰성이 향상되는 이유를 도 33을 참조하여 설명한다. 도 33은 산화물 반도체막을 채널 영역에 사용한 트랜지스터의 에너지 밴드도이다.
도 33에서, GE, GI, OS, 및 SD는 각각 게이트 전극, 게이트 절연막, 산화물 반도체막, 및 소스/드레인 전극을 말한다. 바꿔 말하면, 도 33은 게이트 전극, 게이트 절연막, 산화물 반도체막, 및 산화물 반도체막과 접촉하는 소스/드레인 전극의 에너지 밴드의 예를 나타낸 것이다.
도 33에서는, 산화 실리콘막 및 In-Ga-Zn 산화물을 각각 게이트 절연막 및 산화물 반도체막으로서 사용한다. 산화 실리콘막에 형성될 수 있는 결함의 전이 레벨(εf)은 게이트 절연막의 전도대 하단에서 약 3.1eV 떨어진 위치에 형성되는 것으로 상정된다. 또한, 게이트 전압(Vg)이 30V일 때의 산화물 반도체와 산화 실리콘막의 계면에서의 산화 실리콘막의 페르미 준위(Ef)는, 게이트 절연막의 전도대 하단에서 약 3.6eV 떨어진 위치에 형성되는 것으로 상정된다. 또한, 산화 실리콘막의 페르미 준위는 게이트 전압에 따라 변화된다. 예를 들어, 게이트 전압이 높아지면, 산화물 반도체막과 산화 실리콘막의 계면에서의 산화 실리콘막의 페르미 준위(Ef)는 낮아진다. 도 33의 백색 동그라미 및 x는 각각 전자(캐리어) 및 산화 실리콘막 내의 결함 준위를 나타낸다.
도 33에 나타낸 바와 같이, 게이트 전압이 인가되는 동안 캐리어의 열 여기가 일어나면, 결함 준위(도면에서 x)에 의하여 캐리어가 트랩되고, 결함 준위의 각 전하 상태가 양("+")으로부터 중성("0")으로 변화된다. 바꿔 말하면, 산화 실리콘막의 페르미 준위(Ef)에 열 여기 에너지를 가하여 얻은 값이 결함의 전이 레벨(ef)보다 커지는 경우, 산화 실리콘막 내의 결함 준위의 전하 상태는 양으로부터 중성으로 변화되기 때문에, 트랜지스터의 문턱 전압이 양의 방향으로 변동된다.
전자 친화력이 상이한 산화물 반도체막을 사용하면, 게이트 절연막과 산화물 반도체막의 계면의 페르미 준위가 변화될 수 있다. 전자 친화력이 더 큰 산화물 반도체막을 사용하면, 게이트 절연막과 산화물 반도체막의 계면 또는 이 계면의 근방에서 게이트 절연막의 전도대 하단이 상대적으로 높아진다. 이 경우, 게이트 절연막에 형성될 수 있는 결함 준위(도 33에서 x)도 상대적으로 높아지기 때문에, 게이트 절연막의 페르미 준위와 산화물 반도체막의 페르미 준위의 에너지 차가 커진다. 이 에너지 차가 커짐으로써, 게이트 절연막에 트랩되는 전하량이 저감된다. 예를 들어, 산화 실리콘막에 형성될 수 있는 결함 준위의 전하 상태의 변화가 작아지기 때문에, GBT(gate bias temperature) 스트레스에 의한 트랜지스터의 문턱 전압의 변화를 줄일 수 있다.
산화물 반도체막의 결함 준위에 의하여 트랩된 전하는 방출되는 데 긴 시간이 걸리고, 고정 전하처럼 작용할 수 있다. 따라서, 산화물 반도체막에 채널 영역이 형성되고 불순물 농도가 높고 결함 준위의 밀도가 높은 트랜지스터는 전기 특성이 불안정해질 수 있다.
트랜지스터의 안정적인 전기 특성을 얻기 위해서는, 산화물 반도체막 내의 불순물 농도를 저감시키는 것이 효과적이다. 산화물 반도체막 내의 불순물 농도를 저감시키기 위해서는, 산화물 반도체막에 인접한 막 내의 불순물 농도를 저감시키는 것이 바람직하다. 불순물의 예로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 및 실리콘 등이 있다.
여기서, 산화물 반도체막에서의 불순물의 영향에 대하여 설명한다.
14족 원소 중 하나인 실리콘 또는 탄소가 산화물 반도체에 포함되면, 결함 준위가 형성된다. 따라서, 산화물 반도체막에서의, 그리고 산화물 반도체막과의 계면 근방에서의 실리콘 또는 탄소의 농도(SIMS(secondary ion mass spectrometry)에 의하여 측정됨)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
산화물 반도체막이 알칼리 금속 또는 알칼리 토금속을 포함하면, 결함 준위가 형성되고 캐리어가 생성되는 경우가 있다. 따라서, 알칼리 금속 또는 알칼리 토금속이 포함된 산화물 반도체막을 포함하는 트랜지스터는 노멀리 온이 되기 쉽다. 따라서, 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 저감시키는 것이 바람직하다. 구체적으로는, SIMS에 의하여 측정되는 산화물 반도체막 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
산화물 반도체막이 질소를 포함하면, 캐리어로서 기능하는 전자의 생성 및 캐리어 밀도의 증가에 의하여 산화물 반도체막이 n형화되기 쉽다. 따라서, 반도체가 질소를 포함하는 산화물 반도체막을 포함하는 트랜지스터는 노멀리 온이 되기 쉽다. 예를 들어, SIMS에 의하여 측정되는 산화물 반도체에서의 질소의 농도는 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 할 수 있다.
산화물 반도체막에 포함되는 수소는 금속 원자와 결합되는 산소와 반응하여 물이 되기 때문에, 산소 결손을 발생시키는 경우가 있다. 산소 결손에 수소가 들어가는 것으로 인하여, 캐리어로서 기능하는 전자가 생성되는 경우가 있다. 또한, 수소의 일부가 금속 원자와 결합되는 산소와 결합됨으로써, 캐리어로서 기능하는 전자가 생성되는 경우가 있다. 따라서, 수소를 포함한 산화물 반도체막을 포함하는 트랜지스터는 노멀리 온이 되기 쉽다. 따라서, 산화물 반도체막 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, SIMS에 의하여 측정되는 산화물 반도체막의 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물 농도가 충분히 저감된 산화물 반도체막을 트랜지스터의 채널 형성 영역에 사용하면, 전기 특성이 안정된 트랜지스터로 할 수 있다.
산화물 반도체막의 에너지 갭은 2eV 이상, 2.5eV 이상, 또는 3eV 이상인 것이 바람직하다.
산화물 반도체막의 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 60nm 이하이다.
산화물 반도체막이 In-M-Zn 산화물일 때, In-M-Zn 산화물의 형성에 사용되는 스퍼터링 타깃의 금속 원소의 원자수비로서는 In:M:Zn=1:1:0.5, In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=2:1:1.5, In:M:Zn=2:1:2.3, In:M:Zn=2:1:3, In:M:Zn=3:1:2, In:M:Zn=4:2:4.1, 또는 In:M:Zn=5:1:7 등이 바람직하다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태에 따른 반도체 장치에 사용할 수 있는 트랜지스터에 대하여 설명한다.
본 실시형태에서는, 도 34의 (A) 내지 (C), 도 35의 (A) 내지 (C), 도 36의 (A) 및 (B), 도 37의 (A) 및 (B), 도 38의 (A) 및 (B), 도 39의 (A) 및 (B), 도 40의 (A) 및 (B), 도 41의 (A) 및 (B), 도 42의 (A) 및 (B), 도 43의 (A) 및 (B), 도 44의 (A) 및 (B), 그리고 도 45의 (A) 내지 (C)를 참조하여 톱 게이트 트랜지스터에 대하여 설명한다.
[트랜지스터의 구조예 1]
도 34의 (A)는 트랜지스터(100)의 상면도이다. 도 34의 (B)는 도 34의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 34의 (C)는 도 34의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다. 명료화를 위하여, 도 34의 (A)에는 절연막(110) 등 일부 구성 요소를 도시하지 않았다. 도 34의 (A)에서와 같이, 아래에서 설명하는 트랜지스터의 상면도에는, 일부 구성 요소를 도시하지 않은 경우가 있다. 또한, 일점쇄선 X1-X2 방향을 채널 길이(L) 방향이라고 하고, 일점쇄선 Y1-Y2 방향을 채널 폭(W) 방향이라고 하여도 좋다.
도 34의 (A) 내지 (C)에 도시된 트랜지스터(100)는 기판(102) 위의 절연막(104), 절연막(104) 위의 산화물 반도체막(108), 산화물 반도체막(108) 위의 절연막(110), 절연막(110) 위의 도전막(112), 및 절연막(104), 산화물 반도체막(108), 및 도전막(112) 위의 절연막(116)을 포함한다. 산화물 반도체막(108)은 도전막(112)과 중첩되는 채널 영역(108i), 절연막(116)과 접촉하는 소스 영역(108s), 및 절연막(116)과 접촉하는 드레인 영역(108d)을 포함한다.
절연막(116)은 질소 또는 수소를 포함한다. 절연막(116)이 소스 영역(108s) 및 드레인 영역(108d)과 접촉하면, 절연막(116)에 포함되는 질소 또는 수소가 소스 영역(108s) 및 드레인 영역(108d)에 첨가된다. 소스 영역(108s) 및 드레인 영역(108d)은 각각 질소 또는 수소가 첨가되면 캐리어 밀도가 높아진다.
트랜지스터(100)는 절연막(116) 위의 절연막(118), 절연막(116 및 118)에 제공된 개구(141a)를 통하여 소스 영역(108s)에 전기적으로 접속되는 도전막(120a), 및 절연막(116 및 118)에 제공된 개구(141b)를 통하여 드레인 영역(108d)에 전기적으로 접속되는 도전막(120b)을 더 포함하여도 좋다.
본 명세서 등에서, 절연막(104)을 제 1 절연막이라고 하고, 절연막(110)을 제 2 절연막이라고 하고, 절연막(116)을 제 3 절연막이라고 하고, 그리고 절연막(118)을 제 4 절연막이라고 하는 경우가 있다. 도전막(112)은 게이트 전극으로서 기능한다. 도전막(120a) 및 도전막(120b)은 각각 소스 전극 및 드레인 전극으로서 기능한다.
절연막(110)은 게이트 절연막으로서 기능한다. 절연막(110)은 과잉 산소 영역을 포함한다. 절연막(110)이 과잉 산소 영역을 포함하기 때문에, 산화물 반도체막(108)에 포함되는 채널 영역(108i)에 과잉 산소를 공급할 수 있다. 이 결과, 채널 영역(108i)에 형성될 수 있는 산소 결손이 과잉 산소에 의하여 충전될 수 있어, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
산화물 반도체막(108)에 과잉 산소를 공급하기 위해서는, 산화물 반도체막(108) 아래에 형성되는 절연막(104)에 과잉 산소를 공급하여도 좋다. 이 경우, 절연막(104)에 포함되는 과잉 산소는 산화물 반도체막(108)에 포함되는 소스 영역(108s) 및 드레인 영역(108d)에도 공급될 수 있다. 소스 영역(108s) 및 드레인 영역(108d)에 과잉 산소가 공급되면, 소스 영역(108s) 및 드레인 영역(108d)의 저항이 높아질 수 있다.
한편, 산화물 반도체막(108) 위에 형성되는 절연막(110)이 과잉 산소를 포함하는 구조에서는, 과잉 산소를 채널 영역(108i)에만 선택적으로 공급할 수 있다. 또는, 채널 영역(108i)과 소스 영역 및 드레인 영역(108s 및 108d)에 과잉 산소를 공급한 후, 소스 영역 및 드레인 영역(108s 및 108d)의 캐리어 밀도를 선택적으로 높임으로써, 소스 영역 및 드레인 영역(108s 및 108d)의 저항이 높아지는 것을 방지할 수 있다.
또한, 산화물 반도체막(108)에 포함되는 소스 영역(108s) 및 드레인 영역(108d)은 각각 산소 결손을 형성하는 원소 또는 산소 결손과 결합되는 원소를 포함하는 것이 바람직하다. 산소 결손을 형성하는 원소 또는 산소 결손과 결합되는 원소의 대표적인 예에는, 수소, 붕소, 탄소, 질소, 플루오린, 인, 황, 염소, 타이타늄, 및 희가스가 포함된다. 희가스 원소의 대표적인 예에는 헬륨, 네온, 아르곤, 크립톤, 및 제논이 포함된다. 산소 결손을 형성하는 원소는, 절연막(116)이 이러한 원소를 하나 이상 포함하는 경우에 절연막(116)으로부터 소스 영역(108s) 및 드레인 영역(108d)으로 확산된다. 또한/또는, 산소 결손을 형성하는 상기 원소는 불순물 첨가 처리에 의하여 소스 영역(108s) 및 드레인 영역(108d)에 첨가된다.
산화물 반도체막에 첨가된 불순물 원소는 산화물 반도체막에서 금속 원소와 산소의 결합을 절단하여 산소 결손이 형성된다. 또는, 산화물 반도체막에 불순물 원소가 첨가되면, 산화물 반도체막에서 금속 원소에 결합된 산소가 불순물 원소와 결합하고 금속 원소로부터 이탈되어 산소 결손이 형성된다. 그 결과, 산화물 반도체막은 캐리어 밀도가 높아지고, 따라서 도전성이 높아진다.
다음으로, 도 34의 (A) 내지 (C)의 반도체 장치의 구성 요소의 자세한 사항을 설명한다.
[기판]
기판(102)은 제작 공정 중의 가열 처리에 견딜 정도로 높은 내열성을 갖는 재료를 사용하여 형성될 수 있다.
구체적으로는, 무알칼리 유리, 소다 석회 유리, 칼리 유리, 크리스털 유리, 석영, 또는 사파이어 등을 사용할 수 있다. 또는, 무기 절연막을 사용하여도 좋다. 이 무기 절연막의 예에는 산화 실리콘막, 질화 실리콘막, 산화 질화 실리콘막, 및 산화 알루미늄막이 포함된다.
예를 들어, 무알칼리 유리는 0.2mm 이상 0.7mm 이하의 두께를 가질 수 있다. 무알칼리 유리를 연마하여 상술한 두께를 얻어도 좋다.
무알칼리 유리로서는, 다음 크기 중 어느 크기의 대형 유리 기판을 사용할 수 있다: 6세대(1500mm×1850mm), 7세대(1870mm×2200mm), 8세대(2200mm×2400mm), 9세대(2400mm×2800mm), 및 10세대(2950mm×3400mm)이다. 따라서, 대형 표시 장치를 제작할 수 있다.
또는, 실리콘 또는 탄소화 실리콘으로 만들어진 단결정 반도체 기판 또는 다결정 반도체 기판, 실리콘 저마늄 등으로 만들어진 화합물 반도체 기판, 또는 SOI 기판 등을 기판(102)으로서 사용하여도 좋다.
기판(102)에는, 금속 등의 무기 재료를 사용하여도 좋다. 금속 등의 무기 재료의 예에는 스테인리스강 및 알루미늄이 포함된다.
또는, 기판(102)에는, 수지, 수지 필름, 또는 플라스틱 등의 유기 재료를 사용하여도 좋다. 이 수지 필름의 예에는 폴리에스터, 폴리올레핀, 폴리아마이드(예를 들어, 나일론 또는 아라미드), 폴리이미드, 폴리카보네이트, 폴리우레탄, 아크릴 수지, 에폭시 수지, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES), 및 실록산 결합을 갖는 수지가 포함된다.
기판(102)에는, 무기 재료와 유기 재료의 복합 재료를 사용하여도 좋다. 이 복합 재료의 예에는, 금속판 또는 얇은 유리판이 접합된 수지 필름, 섬유 형상 또는 입자 형상의 금속 또는 섬유 형상 또는 입자 형상의 유리가 분산된 수지 필름, 및 섬유 형상 또는 입자 형상의 수지가 분산된 무기 재료가 포함된다.
기판(102)은 적어도 위 또는 아래에 형성되는 막 또는 층을 지지할 수 있고, 절연막, 반도체막, 및 도전막 중 하나 이상이어도 좋다.
[제 1 절연막]
절연막(104)은 스퍼터링법, CVD법, 증착법, PLD(pulsed laser deposition)법, 인쇄법, 또는 코팅법 등에 의하여 적절히 형성할 수 있다. 예를 들어, 절연막(104)은 산화물 절연막 및/또는 질화물 절연막의 단층 구조 또는 적층 구조를 갖도록 형성할 수 있다. 산화물 반도체막(108)과의 계면 특성을 향상시키기 위하여, 적어도 산화물 반도체막(108)과 접촉하는 절연막(104)의 영역은 산화물 절연막을 사용하여 형성하는 것이 바람직하다. 가열에 의하여 산소를 방출하는 산화물 절연막을 사용하여 절연막(104)을 형성하면, 절연막(104)에 포함되는 산소를 가열 처리에 의하여 산화물 반도체막(108)으로 이동시킬 수 있다.
절연막(104)의 두께는 50nm 이상, 100nm 이상 3000nm 이하, 또는 200nm 이상 1000nm 이하로 할 수 있다. 절연막(104)의 두께를 두껍게 함으로써, 절연막(104)으로부터 방출되는 산소량을 증가시킬 수 있고, 절연막(104)과 산화물 반도체막(108)의 계면에서의 계면 준위, 및 산화물 반도체막(108)의 채널 영역(108i)에 포함되는 산소 결손을 저감시킬 수 있다.
예를 들어, 절연막(104)은 산화 실리콘막, 산화 질화 실리콘막, 질화 산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 갈륨막, 또는 Ga-Zn 산화물막 등의 단층 구조 또는 적층 구조를 갖도록 형성할 수 있다. 본 실시형태에서, 절연막(104)은 질화 실리콘막과 산화 질화 실리콘막의 적층 구조를 갖는다. 질화 실리콘막을 하층으로서, 그리고 산화 질화 실리콘막을 상층으로서 포함하는 이러한 층상 구조를 갖는 절연막(104)에 의하여, 산화물 반도체막(108)에 산소를 효율적으로 도입할 수 있다.
[산화물 반도체막]
산화물 반도체막(108)으로서는, 실시형태 1에서 설명한 금속 산화물막을 사용할 수 있다.
산화물 반도체막(108)을 스퍼터링법에 의하여 형성하면 막 밀도를 높일 수 있어 적합하다. 산화물 반도체막(108)을 스퍼터링법에 의하여 형성하는 경우에는, 희가스(대표적인 예로서 아르곤), 산소, 또는 희가스와 산소의 혼합 가스를 적절히 스퍼터링 가스로서 사용한다. 또한, 스퍼터링 가스의 순도를 높일 필요가 있다. 예를 들어, 스퍼터링 가스에 사용하는 산소 가스 또는 아르곤 가스로서, 이슬점이 -60℃ 이하, 바람직하게는 -100℃ 이하가 되도록 고순도화된 가스를 사용함으로써, 수분 등이 산화물 반도체막(108)에 들어가는 것을 최소화시킬 수 있다.
산화물 반도체막(108)을 스퍼터링법에 의하여 형성하는 경우, 산화물 반도체막(108)에서 불순물로서 기능하는 물 등을 가능한 한 제거하기 위하여, 크라이오펌프(cryopump) 등의 흡착 진공 배기 펌프로 스퍼터링 장치의 체임버를 고진공 상태가 될 때까지(5×10-7Pa 내지 1×10-4Pa 정도까지) 배기시키는 것이 바람직하다. 특히, 스퍼터링 장치의 대기 모드에서의, 체임버 내의 H2O에 상당하는 가스 분자(m/z=18에 상당하는 가스 분자)의 분압은 바람직하게는 1×10-4Pa 이하이고, 더 바람직하게는 5×10-5Pa 이하이다.
[제 2 절연막]
절연막(110)은 트랜지스터(100)의 게이트 절연막으로서 기능한다. 또한, 절연막(110)은 산화물 반도체막(108), 특히 채널 영역(108i)에 산소를 공급하는 기능을 갖는다. 절연막(110)은 예를 들어, 산화물 절연막 또는 질화물 절연막의 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 산화물 반도체막(108)과의 계면 특성을 향상시키기 위하여, 절연막(110) 내에 있고 산화물 반도체막(108)과 접촉하는 영역을 적어도 산화물 절연막을 사용하여 형성하는 것이 바람직하다. 예를 들어, 절연막(110)으로서 산화 실리콘막, 산화 질화 실리콘막, 질화 산화 실리콘막, 또는 질화 실리콘막을 사용할 수 있다.
절연막(110)의 두께는 5nm 이상 400nm 이하, 5nm 이상 300nm 이하, 또는 10nm 이상 250nm 이하로 할 수 있다.
절연막(110)은 결함이 적고, 대표적으로는 전자 스핀 공명(ESR(electron spin resonance)) 분광법에 의하여 관찰되는 시그널이 가능한 한 적은 것이 바람직하다. 상기 시그널의 예에는 g인자가 2.001에 관찰되는 E'센터에 기인한 시그널이 포함된다. 또한, E'센터는 실리콘의 댕글링 본드에 기인한다. 절연막(110)으로서는, E'센터에 기인한 신호의 스핀 밀도가 3×1017spins/cm3 이하이고, 바람직하게는 5×1016spins/cm3 이하인 산화 실리콘막 또는 산화 질화 실리콘막을 사용할 수 있다.
상술한 시그널에 더하여, 이산화질소(NO2)에 기인하는 시그널이 절연막(110)에서 관찰될 수 있다. 상기 시그널은 N의 핵 스핀에 따라, 제 1 시그널, 제 2 시그널, 및 제 3 시그널의 3개의 시그널로 나누어진다. 제 1 시그널은 g인자가 2.037 이상 2.039 이하에서 관찰된다. 제 2 시그널은 g인자가 2.001 이상 2.003 이하에서 관찰된다. 제 3 시그널은 g인자가 1.964 이상 1.966 이하에서 관찰된다.
예를 들어, 절연막(110)으로서는, 이산화질소(NO2)에 기인한 시그널의 스핀 밀도가 1×1017spins/cm3 이상 1×1018spins/cm3 미만인 절연막을 사용하는 것이 적합하다.
또한, 이산화질소(NO2) 등의 질소 산화물(NO x )은 절연막(110)에 준위를 형성한다. 상기 준위는 산화물 반도체막(108)의 에너지 갭 내에 위치한다. 따라서, 질소 산화물(NO x )이 절연막(110)과 산화물 반도체막(108)의 계면으로 확산되면, 절연막(110) 측에서 전자가 상기 준위에 의하여 트랩될 수 있다. 결과적으로, 트랩된 전자가 절연막(110)과 산화물 반도체막(108)의 계면 근방에 잔류하기 때문에, 트랜지스터의 문턱 전압이 양의 방향으로 변동된다. 따라서, 절연막(110)으로서 질소 산화물의 함유량이 적은 막을 사용하면, 트랜지스터의 문턱 전압의 변동을 저감시킬 수 있다.
소량의 질소 산화물(NO x )을 방출하는 절연막으로서는, 예를 들어, 산화 질화 실리콘막을 사용할 수 있다. 이 산화 질화 실리콘막은 TDS(thermal desorption spectroscopy)에서 질소 산화물(NO x )보다 암모니아를 더 방출하고, 대표적인 암모니아의 방출량은 1×1018/cm3 이상 5×1019/cm3 이하이다. 또한, 상기 암모니아의 방출량은, TDS에 있어서 50℃ 내지 650℃ 또는 50℃ 내지 550℃의 범위에서 가열 처리함으로써 방출되는 암모니아의 전체량이다.
질소 산화물(NO x )은 가열 처리에서 암모니아 및 산소와 반응하기 때문에, 암모니아의 방출량이 큰 절연막을 사용하면 질소 산화물(NO x )이 저감된다.
또한, 절연막(110)을 SIMS에 의하여 분석한 경우, 막 내의 질소 농도가 6×1020atoms/cm3 이하인 것이 바람직하다.
절연막(110)은 하프늄 실리케이트(HfSiO x ), 질소를 포함하는 하프늄 실리케이트(HfSi x O y N z ), 질소를 포함하는 하프늄 알루미네이트(HfAl x O y N z ), 또는 산화 하프늄 등의 high-k 재료를 사용하여 형성되어도 좋다.
[제 3 절연막]
절연막(116)은 질소 또는 수소를 포함한다. 절연막(116)은 플루오린을 포함하여도 좋다. 절연막(116)으로서는, 예를 들어, 질화물 절연막을 사용할 수 있다. 상기 질화물 절연막은 질화 실리콘, 질화 산화 실리콘, 산화 질화 실리콘, 질화 플루오린화 실리콘, 또는 플루오린화 질화 실리콘 등을 사용하여 형성할 수 있다. 절연막(116)의 수소 농도는 1×1022atoms/cm3 이상인 것이 바람직하다. 또한, 절연막(116)은 산화물 반도체막(108)의 소스 영역(108s) 및 드레인 영역(108d)과 접촉한다. 따라서, 절연막(116)과 접촉하는 소스 영역(108s) 및 드레인 영역(108d) 내의 불순물(질소 또는 수소)의 농도가 높아져, 소스 영역(108s) 및 드레인 영역(108d)의 캐리어 밀도가 증가된다.
[제 4 절연막]
절연막(118)으로서는, 산화물 절연막을 사용할 수 있다. 또는, 절연막(118)으로서는 산화물 절연막과 질화물 절연막의 적층막을 사용할 수 있다. 절연막(118)은, 예를 들어, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 갈륨, 또는 Ga-Zn 산화물을 사용하여 형성할 수 있다.
또한, 절연막(118)은 외부로부터의 수소 및 물 등에 대한 배리어막으로서 기능하는 것이 바람직하다.
절연막(118)의 두께는 30nm 이상 500nm 이하, 또는 100nm 이상 400nm 이하로 할 수 있다.
[도전막]
도전막(112, 120a, 및 120b)은 스퍼터링법, 진공 증착법, PLD법, 또는 열 CVD법 등에 의하여 형성할 수 있다. 도전막(112, 120a, 및 120b) 각각으로서는, 도전성 금속막, 가시광을 반사하는 기능을 갖는 도전막, 또는 가시광을 투과시키는 기능을 갖는 도전막을 사용할 수 있다.
도전성을 갖는 금속막에는, 알루미늄, 금, 백금, 은, 구리, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 철, 코발트, 팔라듐, 및 마그네슘에서 선택된 금속 원소를 포함하는 재료를 사용할 수 있다. 또는, 상술한 금속 원소들 중 어느 것을 포함하는 합금을 사용하여도 좋다.
도전성을 갖는 금속막에는, 타이타늄막 위에 구리막을 적층한 2층 구조, 질화 타이타늄막 위에 구리막을 적층한 2층 구조, 질화 탄탈럼막 위에 구리막을 적층한 2층 구조, 또는 타이타늄막, 구리막, 및 타이타늄막을 이 순서대로 적층한 3층 구조 등을 사용할 수 있다. 특히, 구리 원소를 포함하는 도전막을 사용하면, 저항이 낮아질 수 있어 바람직하다. 구리 원소를 포함하는 도전막의 예로서는, 구리와 망가니즈를 포함하는 합금막이 있다. 이 합금막은 웨트 에칭법에 의하여 가공될 수 있어 양호하다.
또한, 도전막(112, 120a, 및 120b)에는 질화 탄탈럼막을 사용하는 것이 바람직하다. 이 질화 탄탈럼막은 도전성을 갖고, 구리 또는 수소에 대한 배리어성이 높다. 질화 탄탈럼막은 그 자체로부터의 수소의 방출이 적기 때문에, 산화물 반도체막(108)과 접촉하는 금속막 또는 산화물 반도체막(108) 근방의 금속막으로서 양호하게 사용할 수 있다.
도전성을 갖는 도전막으로서는, 도전성 고분자 또는 도전성 폴리머를 사용하여도 좋다.
가시광을 반사하는 기능을 갖는 도전막에는, 금, 은, 구리, 및 팔라듐에서 선택된 금속 원소를 포함하는 재료를 사용할 수 있다. 특히, 은 원소를 포함하는 도전막은 가시광의 반사율을 향상시킬 수 있어 바람직하게 사용된다.
가시광을 투과시키는 기능을 갖는 도전막에는, 인듐, 주석, 아연, 갈륨, 및 실리콘에서 선택된 원소를 포함하는 재료를 사용할 수 있다. 구체적으로는, In 산화물, Zn 산화물, In-Sn 산화물(ITO라고도 함), In-Sn-Si 산화물(ITSO라고도 함), In-Zn 산화물, 또는 In-Ga-Zn 산화물 등을 사용할 수 있다.
가시광을 투과시키는 기능을 갖는 도전막으로서는, 그래핀 또는 그래파이트를 포함하는 막을 사용하여도 좋다. 그래핀을 포함하는 막은, 산화 그래핀을 포함하는 막을 형성하고 환원하는 식으로 형성할 수 있다. 환원 방법으로서는, 열을 가하는 방법 또는 환원제를 사용하는 방법 등을 채용할 수 있다.
도전막(112, 120a, 및 120b)은 무전해 도금에 의하여 형성할 수 있다. 이 무전해 도금에 의하여 퇴적될 수 있는 재료로서는, 예를 들어, Cu, Ni, Al, Au, Sn, Co, Ag, 및 Pd에서 선택된 하나 이상의 원소를 사용할 수 있다. Cu 또는 Ag를 사용하면 도전막의 저항을 저감시킬 수 있어 더 양호하다.
도전막을 무전해 도금에 의하여 형성하는 경우, 도전막의 구성 원소가 외부로 확산되는 것이 방지되도록 도전막 아래에 확산 방지막을 형성하여도 좋다. 이 확산 방지막과 도전막 사이에, 도전막을 성장시킬 수 있는 시드층(seed layer)을 형성하여도 좋다. 상기 확산 방지막은 예를 들어, 스퍼터링에 의하여 형성할 수 있다. 상기 확산 방지막에는, 예를 들어, 질화 탄탈럼막 또는 질화 타이타늄막을 사용할 수 있다. 무전해 도금에 의하여 상기 시드층을 형성할 수 있다. 시드층에는, 무전해 도금에 의하여 형성할 수 있는 도전막의 재료와 비슷한 재료를 사용할 수 있다.
또한, 도전막(112)에는 In-Ga-Zn 산화물로 대표되는 산화물 반도체를 사용하여도 좋다. 상기 산화물 반도체는 절연막(116)으로부터 질소 또는 수소가 공급되면 캐리어 밀도가 높아질 수 있다. 바꿔 말하면, 산화물 반도체는 산화물 도전체(OC: oxide conductor)로서 기능한다. 따라서, 산화물 반도체를 게이트 전극에 사용할 수 있다.
예를 들어, 도전막(112)은 산화물 도전체(OC)의 단층 구조, 금속막의 단층 구조, 또는 산화물 도전체(OC)와 금속막의 적층 구조를 가질 수 있다.
또한, 도전막(112)은, 도전막(112) 아래에 형성되는 채널 영역(108i)이 광으로부터 차단될 수 있기 때문에, 차광성 금속막의 단층 구조, 또는 산화물 도전체(OC)와 차광성 금속막의 적층 구조를 갖는 것이 적합하다. 도전막(112)이 산화물 반도체 또는 산화물 도전체(OC)와 차광성 금속막의 적층 구조를 갖는 경우, 산화물 반도체 또는 산화물 도전체(OC) 위에 금속막(예를 들어, 타이타늄막 또는 텅스텐막)을 형성하면 다음 효과 중 어느 것이 나타난다: 금속막의 구성 원소가 산화물 반도체 또는 산화물 도전체(OC) 측으로 확산됨으로써 산화물 반도체 또는 산화물 도전체(OC)의 저항이 저감되고, 금속막의 퇴적 중의 대미지(예를 들어, 스퍼터링 대미지)에 의하여 저항이 저감되고, 그리고 금속막으로 산화물 반도체 또는 산화물 도전체(OC)의 산소가 확산됨으로써 산소 결손이 형성되어 저항이 저감된다.
도전막(112, 120a, 및 120b)의 두께는 30nm 이상 500nm 이하, 또는 100nm 이상 400nm 이하로 할 수 있다.
[트랜지스터의 구조예 2]
다음으로, 도 34의 (A) 내지 (C)에서와 다른 트랜지스터의 구조에 대하여 도 35의 (A) 내지 (C)를 참조하여 설명한다.
도 35의 (A)는 트랜지스터(100A)의 상면도이다. 도 35의 (B)는 도 35의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 35의 (C)는 도 35의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다.
도 35의 (A) 내지 (C)에 도시된 트랜지스터(100A)는 기판(102) 위의 도전막(106), 도전막(106) 위의 절연막(104), 절연막(104) 위의 산화물 반도체막(108), 산화물 반도체막(108) 위의 절연막(110), 절연막(110) 위의 도전막(112), 및 절연막(104), 산화물 반도체막(108), 및 도전막(112) 위의 절연막(116)을 포함한다. 산화물 반도체막(108)은 도전막(112)과 중첩되는 채널 영역(108i), 절연막(116)과 접촉하는 소스 영역(108s), 및 절연막(116)과 접촉하는 드레인 영역(108d)을 포함한다.
트랜지스터(100A)는 상술한 트랜지스터(100)의 구성 요소에 더하여 도전막(106) 및 개구(143)를 포함한다.
또한, 개구(143)는 절연막(104 및 110)에 제공된다. 도전막(106)은 개구(143)를 통하여 도전막(112)과 전기적으로 접속된다. 따라서, 도전막(106) 및 도전막(112)에는 같은 전위가 인가된다. 또한, 개구(143)를 제공하지 않고 도전막(106) 및 도전막(112)에 다른 전위를 인가하여도 좋다. 또는, 개구(143)를 제공하지 않고 도전막(106)을 차광막으로서 사용하여도 좋다. 예를 들어, 도전막(106)을 차광성 재료를 사용하여 형성하는 경우, 채널 영역(108i)에 조사하는 아래로부터의 광을 저감시킬 수 있다.
트랜지스터(100A)의 구조의 경우, 도전막(106)은 제 1 게이트 전극(보텀 게이트 전극이라고도 함)으로서 기능하고, 도전막(112)은 제 2 게이트 전극(톱 게이트 전극이라고도 함)으로서 기능하고, 절연막(104)은 제 1 게이트 절연막으로서 기능하고, 절연막(110)은 제 2 게이트 절연막으로서 기능한다.
도전막(106)은 상술한 도전막(112, 120a, 및 120b)의 재료와 비슷한 재료를 사용하여 형성할 수 있다. 도전막(106)으로서 구리를 포함하는 재료를 사용하면, 저항이 저감될 수 있어 특히 적합하다. 예를 들어, 도전막(106, 120a, 및 120b)은 각각 구리막이 질화 타이타늄막, 질화 탄탈럼막, 또는 텅스텐막 위에 있는 적층 구조를 갖는 것이 바람직하다. 이 경우, 트랜지스터(100A)를 표시 장치의 화소 트랜지스터 및/또는 구동 트랜지스터로서 사용함으로써, 도전막들(106 및 120a) 사이, 그리고 도전막들(106 및 120b) 사이에 발생되는 기생 용량을 저감시킬 수 있다. 따라서, 도전막(106, 120a, 및 120b)은 트랜지스터(100A)의 제 1 게이트 전극, 소스 전극, 및 드레인 전극뿐만 아니라, 표시 장치의 전원 공급 배선, 신호 공급 배선, 또는 접속 배선 등으로서 사용할 수도 있다.
이러한 식으로, 상술한 트랜지스터(100)와 달리, 도 35의 (A) 내지 (C)의 트랜지스터(100A)는 산화물 반도체막(108) 상하에 게이트 전극으로서 기능하는 도전막이 제공되어 있는 구조를 갖는다. 트랜지스터(100A)에서와 같이, 본 발명의 일 형태에 따른 반도체 장치는 복수의 게이트 전극을 가져도 좋다.
도 35의 (B) 및 (C)에 도시된 바와 같이, 산화물 반도체막(108)은 제 1 게이트 전극으로서 기능하는 도전막(106) 및 제 2 게이트 전극으로서 기능하는 도전막(112)과 대향하고, 게이트 전극으로서 기능하는 2개의 도전막들 사이에 위치한다.
또한, 도전막(112)의 채널 폭 방향의 길이는, 산화물 반도체막(108)의 채널 폭 방향의 길이보다 길다. 채널 폭 방향에서, 산화물 반도체막(108)의 전체는 절연막(110)을 개재(介在)하여 도전막(112)으로 덮여 있다. 도전막(112)은 절연막(104 및 110)에 제공되는 개구(143)를 통하여 도전막(106)과 접속되기 때문에, 산화물 반도체막(108)의 채널 폭 방향의 측면은 절연막(110)을 개재하여 도전막(112)과 대향한다.
바꿔 말하면, 트랜지스터(100A)의 채널 폭 방향에서, 도전막(106 및 112)은 절연막(104 및 110)에 제공된 개구(143)를 통하여 서로 접속되고, 도전막(106 및 112)은 절연막(104 및 110)을 개재하여 산화물 반도체막(108)을 둘러싼다.
이러한 구조에 의하여, 트랜지스터(100A)에 포함되는 산화물 반도체막(108)을, 제 1 게이트 전극으로서 기능하는 도전막(106) 및 제 2 게이트 전극으로서 기능하는 도전막(112)의 전계로 전기적으로 둘러쌀 수 있다. 트랜지스터(100A)와 같이, 제 1 게이트 전극 및 제 2 게이트 전극의 전계가 채널 영역이 형성되는 산화물 반도체막(108)을 전기적으로 둘러싸는 트랜지스터의 디바이스 구조를 S-channel(surrounded channel) 구조라고 할 수 있다.
트랜지스터(100A)는 S-channel 구조를 갖기 때문에, 채널을 유발하기 위한 전계를 도전막(106) 또는 도전막(112)에 의하여 산화물 반도체막(108)에 효과적으로 인가할 수 있어, 트랜지스터(100A)의 전류 구동 능력이 향상되고 높은 온 상태 전류 특성을 얻을 수 있다. 온 상태 전류가 높아진 결과, 트랜지스터(100A)의 소형화가 가능해진다. 또한, 트랜지스터(100A)는 산화물 반도체막(108)이 도전막(106) 및 도전막(112)으로 둘러싸인 구조를 갖기 때문에, 트랜지스터(100A)의 기계적 강도를 높일 수 있다.
트랜지스터(100A)의 채널 폭 방향에서 보았을 때, 개구(143)가 형성되지 않은 산화물 반도체막(108) 측에 개구(143)와 다른 개구를 형성하여도 좋다.
트랜지스터(100A)에서와 같이, 반도체막을 개재하는 한 쌍의 게이트 전극을 트랜지스터가 갖는 경우, 한쪽 게이트 전극에는 신호 A가 공급되고, 다른 쪽 게이트 전극에는 고정 전위 Vb가 공급되어도 좋다. 또는, 한쪽 게이트 전극에 신호 A가 공급되고, 다른 쪽 게이트 전극에 신호 B가 공급되어도 좋다. 또는, 한쪽 게이트 전극에 고정 전위 Va가 공급되고, 다른 쪽 게이트 전극에 고정 전위 Vb가 공급되어도 좋다.
신호 A는 예를 들어, 온/오프 상태를 제어하기 위한 신호이다. 신호 A는 전위 V1 및 전위 V2(V1>V2)의 2종류의 전위를 갖는 디지털 신호이어도 좋다. 예를 들어, 전위 V1을 고전원 전위로 하고, 전위 V2를 저전원 전위로 할 수 있다. 신호 A는 아날로그 신호이어도 좋다.
고정 전위 Vb는 예를 들어, 트랜지스터의 문턱 전압 VthA를 제어하기 위한 전위이다. 고정 전위 Vb는 전위 V1 또는 전위 V2이어도 좋다. 이 경우, 고정 전위 Vb를 생성하기 위한 전위 발생 회로가 필요 없으므로 바람직하다. 고정 전위 Vb는 전위 V1 또는 전위 V2와 달라도 좋다. 고정 전위 Vb가 낮으면, 문턱 전압 VthA를 높게 할 수 있는 경우가 있다. 이 결과, 게이트-소스 전압 Vgs가 0V일 때 흐르는 드레인 전류를 저감시키고, 트랜지스터를 포함하는 회로의 누설 전류를 저감시킬 수 있는 경우가 있다. 고정 전위 Vb는 예를 들어, 저전원 전위보다 낮게 하여도 좋다. 한편, 고정 전위 Vb를 높게 함으로써 문턱 전압 VthA를 낮게 할 수 있는 경우가 있다. 이 결과, 게이트-소스 전압 Vgs가 고전원 전위일 때 흐르는 드레인 전류를 증가시키고, 트랜지스터를 포함하는 회로의 동작 속도를 상승시킬 수 있는 경우가 있다. 예를 들어, 고정 전위 Vb를 저전원 전위보다 높게 하여도 좋다.
신호 B는 예를 들어, 온/오프 상태를 제어하기 위한 신호이다. 신호 B는 전위 V3 및 전위 V4(V3>V4)의 2종류의 전위를 갖는 디지털 신호이어도 좋다. 예를 들어, 전위 V3을 고전원 전위로 하고, 전위 V4를 저전원 전위로 할 수 있다. 신호 B는 아날로그 신호이어도 좋다.
신호 A와 신호 B가 둘 다 디지털 신호인 경우, 신호 B는 신호 A와 같은 디지털 값을 가져도 좋다. 그 경우, 트랜지스터의 온 상태 전류 및 트랜지스터를 포함하는 회로의 동작 속도를 높일 수 있는 경우가 있다. 여기서, 신호 A의 전위 V1 및 전위 V2는 신호 B의 전위 V3 및 전위 V4와 달라도 좋다. 예를 들어, 신호 B가 입력되는 게이트를 위한 게이트 절연막이 신호 A가 입력되는 게이트를 위한 게이트 절연막보다 두꺼운 경우, 신호 B의 전위 진폭(V3-V4)을 신호 A의 전위 진폭(V1-V2)보다 크게 할 수 있다. 이러한 식으로, 트랜지스터의 온/오프 상태에 대하여 신호 A가 미치는 영향과 신호 B가 미치는 영향을 실질적으로 같게 할 수 있는 경우가 있다.
신호 A와 신호 B가 둘 다 디지털 신호인 경우, 신호 B는 신호 A와 다른 디지털 값을 가져도 좋다. 이 경우, 신호 A 및 신호 B에 의하여 트랜지스터를 따로따로 제어할 수 있으므로, 더 높은 성능을 실현할 수 있다. 예를 들어, n채널 트랜지스터인 트랜지스터는, 신호 A가 전위 V1을 갖고 신호 B가 전위 V3을 가질 때만 트랜지스터가 온이 되거나, 또는 신호 A가 전위 V2를 갖고 신호 B가 전위 V4를 가질 때만 트랜지스터가 오프가 되는 경우에, 그 트랜지스터 하나로 NAND 회로 또는 NOR 회로 등으로서 기능할 수 있다. 신호 B는 문턱 전압 VthA를 제어하는 신호이어도 좋다. 예를 들어, 트랜지스터를 포함하는 회로가 동작하는 기간의 신호 B의 전위는 이 회로가 동작하지 않는 기간의 신호 B의 전위와 달라도 좋다. 신호 B의 전위는 회로의 동작 모드에 따라 달라져도 좋다. 이 경우, 신호 B의 전위는 신호 A의 전위만큼 자주 변화되지 않는 경우가 있다.
신호 A와 신호 B가 둘 다 아날로그 신호인 경우, 신호 B는 신호 A와 같은 전위의 아날로그 신호이어도 좋고, 신호 A의 전위를 상수배한 전위의 아날로그 신호이어도 좋고, 또는 신호 A의 전위보다 상수만큼 높거나 낮은 전위의 아날로그 신호 등이어도 좋다. 그 경우, 트랜지스터의 온 상태 전류 및 트랜지스터를 포함하는 회로의 동작 속도를 높일 수 있는 경우가 있다. 신호 B는 신호 A와는 다른 아날로그 신호이어도 좋다. 그 경우, 신호 A와 신호 B에 의하여 트랜지스터를 따로따로 제어할 수 있기 때문에, 더 높은 성능을 실현할 수 있다.
신호 A가 디지털 신호이고 신호 B가 아날로그 신호이어도 좋다. 또는, 신호 A가 아날로그 신호이고 신호 B가 디지털 신호이어도 좋다.
트랜지스터의 양쪽 게이트 전극에 고정 전위를 공급하는 경우, 트랜지스터는 저항 소자와 동등한 소자로서 기능할 수 있는 경우가 있다. 예를 들어, 트랜지스터가 n채널 트랜지스터인 경우, 고정 전위 Va 또는 고정 전위 Vb가 높아지면(낮아지면), 트랜지스터의 실효 저항을 낮게(높게) 할 수 있는 경우가 있다. 고정 전위 Va와 고정 전위 Vb가 둘 다 높으면(낮으면), 게이트를 하나만 갖는 트랜지스터보다 실효 저항을 낮게(높게) 할 수 있는 경우가 있다.
트랜지스터(100A)의 다른 구성 요소는 상술한 트랜지스터(100)의 구성 요소와 비슷하고 비슷한 효과를 갖는다.
트랜지스터(100A)위에 절연막을 더 형성하여도 좋다. 이러한 경우의 예를 도 36의 (A) 및 (B)에 도시하였다. 도 36의 (A) 및 (B)는 트랜지스터(100B)의 단면도이다. 트랜지스터(100B)의 상면도는 도 35의 (A)의 트랜지스터(100A)의 상면도와 비슷하기 때문에 도시하지 않았다.
도 36의 (A) 및 (B)에 도시된 트랜지스터(100B)는 도전막(120a 및 120b) 및 절연막(122) 위에 절연막(122)을 포함한다. 트랜지스터(100B)의 다른 구성 요소는 트랜지스터(100A)와 비슷하고 비슷한 기능을 갖는다.
절연막(122)은 트랜지스터 등으로 생긴 요철 등을 덮는 기능을 갖는다. 절연막(122)은 절연성을 갖고, 무기 재료 또는 유기 재료를 사용하여 형성된다. 무기 재료의 예에는 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 알루미늄, 및 질화 알루미늄이 포함된다. 유기 재료의 예에는 아크릴 수지 및 폴리이미드 수지 등의 감광성 수지 재료가 포함된다.
[트랜지스터의 구조예 3]
다음으로, 도 35의 (A) 내지 (C)에 도시된 트랜지스터의 구조와 상이한 트랜지스터의 구조에 대하여 도 37의 (A) 및 (B), 도 38의 (A) 및 (B), 그리고 도 39의 (A) 및 (B)를 참조하여 설명한다.
도 37의 (A) 및 (B)는 트랜지스터(100C)의 단면도이다. 도 38의 (A) 및 (B)는 트랜지스터(100D)의 단면도이다. 도 39의 (A) 및 (B)는 트랜지스터(100E)의 단면도이다. 트랜지스터(100C, 100D, 및 100E)의 상면도는 도 35의 (A)의 트랜지스터(100A)의 상면도와 비슷하기 때문에 도시하지 않았다.
도 37의 (A) 및 (B)에 도시된 트랜지스터(100C)는 도전막(112)의 층상 구조, 도전막(112)의 형상, 및 절연막(110)의 형상이 트랜지스터(100A)와 상이하다.
트랜지스터(100C)의 도전막(112)은, 절연막(110) 위의 도전막(112_1) 및 도전막(112_1) 위의 도전막(112_2)을 포함한다. 예를 들어, 도전막(112_1)으로서 산화물 도전막을 사용하면, 절연막(110)에 과잉 산소를 첨가할 수 있다. 이 산화물 도전막은 산소 가스를 포함하는 분위기에서 스퍼터링법에 의하여 형성할 수 있다. 이 산화물 도전막으로서는, 예를 들어, 인듐 및 주석을 포함하는 산화물막, 텅스텐 및 인듐을 포함하는 산화물막, 텅스텐, 인듐, 및 아연을 포함하는 산화물막, 타이타늄 및 인듐을 포함하는 산화물막, 타이타늄, 인듐, 및 주석을 포함하는 산화물막, 인듐 및 아연을 포함하는 산화물막, 실리콘, 인듐, 및 주석을 포함하는 산화물막, 또는 인듐, 갈륨, 및 아연을 포함하는 산화물막을 사용할 수 있다.
도 37의 (B)에 도시된 바와 같이, 도전막(112_2)은 개구(143)를 통하여 도전막(106)에 접속된다. 도전막(112_1)이 되는 도전막을 형성한 후에 개구(143)를 형성함으로써, 도 37의 (B)에 도시된 형상을 얻을 수 있다. 산화물 도전막을 도전막(112_1)으로서 사용한 경우에는, 도전막(112_2)이 도전막(106)과 접속된 구조에 의하여 도전막(112)과 도전막(106) 사이의 접촉 저항을 낮출 수 있다.
트랜지스터(100C)의 도전막(112) 및 절연막(110)은 테이퍼 형상을 갖는다. 더 구체적으로는, 도전막(112)의 하단부는 도전막(112)의 상단부 외부에 위치한다. 절연막(110)의 하단부는 절연막(110)의 상단부 외부에 위치한다. 또한, 도전막(112)의 하단부는 절연막(110)의 상단부와 실질적으로 같은 위치에 형성된다.
트랜지스터(100C)에서와 같이 도전막(112) 및 절연막(110)이 테이퍼 형상을 가지면, 도전막(112) 및 절연막(110)이 직사각형인 트랜지스터(100A)의 경우와 비교하여 절연막(116)의 피복성을 높일 수 있어 적합하다.
트랜지스터(100C)의 다른 구성 요소는 상술한 트랜지스터(100A)의 구성 요소와 비슷하고 비슷한 효과를 갖는다.
도 38의 (A) 및 (B)에 도시된 트랜지스터(100D)는 도전막(112)의 층상 구조, 도전막(112)의 형상, 및 절연막(110)의 형상이 트랜지스터(100A)와 상이하다.
트랜지스터(100D)의 도전막(112)은, 절연막(110) 위의 도전막(112_1) 및 도전막(112_1) 위의 도전막(112_2)을 포함한다. 도전막(112_1)의 하단부는 도전막(112_2)의 하단부 외부에 위치한다. 도전막(112_1), 도전막(112_2), 및 절연막(110)은 같은 마스크를 가공함으로써 형성할 수 있다. 상술한 구조를 얻기 위해서는, 예를 들어, 도전막(112_2)을 웨트 에칭법에 의하여 가공하고, 도전막(112_1) 및 절연막(110)을 드라이 에칭법에 의하여 가공한다.
트랜지스터(100D)의 구조를 가지면, 산화물 반도체막(108)에 영역(108f)이 형성되는 경우가 있다. 채널 영역(108i)과 소스 영역(108s) 사이, 그리고 채널 영역(108i)과 드레인 영역(108d) 사이에 영역(108f)이 형성된다.
영역(108f)은 고저항 영역 또는 저저항 영역으로서 기능한다. 고저항 영역은 채널 영역(108i)과 같은 정도의 저항을 갖고, 게이트 전극으로서 기능하는 도전막(112)과 중첩하지 않는다. 영역(108f)이 고저항 영역인 경우, 영역(108f)은 오프셋 영역으로서 기능한다. 트랜지스터(100D)의 온 상태 전류의 저하를 억제하기 위하여, 채널 길이(L) 방향의 오프셋 영역으로서 기능하는 영역(108f) 각각의 길이를 1μm 이하로 할 수 있다.
저저항 영역은 채널 영역(108i)보다 저항이 낮고, 소스 영역(108s) 및 드레인 영역(108d)보다 저항이 높다. 영역(108f)이 저저항 영역인 경우, 영역(108f)은 LDD(lightly doped drain) 영역으로서 기능한다. LDD 영역으로서 기능하는 영역(108f)은 드레인 영역의 전계를 완화시킬 수 있기 때문에, 드레인 영역의 전계에 기인한 트랜지스터의 문턱 전압의 변화가 저감된다.
또한, 영역(108f)이 LDD 영역으로서 기능하는 경우에는, 예를 들어, 절연막(116)으로부터 영역(108f)에 질소, 수소, 및 플루오린 중 하나 이상을 공급하거나, 절연막(110) 및 도전막(112_1)을 마스크로서 사용하여 도전막(112_1) 상방으로부터 불순물 원소를 첨가함으로써, 상기 불순물 원소가 도전막(112_1) 및 절연막(110)을 통하여 산화물 반도체막(108)에 첨가되는 것에 의하여 영역(108f)이 형성된다.
도 38의 (B)에 도시된 바와 같이, 도전막(112_2)은 개구(143)를 통하여 도전막(106)에 접속된다.
트랜지스터(100D)의 다른 구성 요소는 상술한 트랜지스터(100A)의 구성 요소와 비슷하고 비슷한 효과를 갖는다.
도 39의 (A) 및 (B)에 도시된 트랜지스터(100E)는 도전막(112)의 층상 구조, 도전막(112)의 형상, 및 절연막(110)의 형상이 트랜지스터(100A)와 상이하다.
트랜지스터(100E)의 도전막(112)은, 절연막(110) 위의 도전막(112_1) 및 도전막(112_1) 위의 도전막(112_2)을 포함한다. 도전막(112_1)의 하단부는 도전막(112_2)의 하단부 외부에 위치한다. 또한, 절연막(110)의 하단부는 도전막(112_1)의 하단부 외부에 위치한다. 도전막(112_1), 도전막(112_2), 및 절연막(110)은 같은 마스크를 가공함으로써 형성할 수 있다. 상술한 구조를 얻기 위해서는, 예를 들어, 도전막(112_2) 및 도전막(112_1)을 웨트 에칭법에 의하여 가공하고, 절연막(110)을 드라이 에칭법에 의하여 가공한다.
트랜지스터(100D)와 같이, 트랜지스터(100E)에서는 산화물 반도체막(108)에 영역(108f)이 형성되는 경우가 있다. 채널 영역(108i)과 소스 영역(108s) 사이, 그리고 채널 영역(108i)과 드레인 영역(108d) 사이에 영역(108f)이 형성된다.
도 39의 (B)에 도시된 바와 같이, 도전막(112_2)은 개구(143)를 통하여 도전막(106)에 접속된다.
트랜지스터(100E)의 다른 구성 요소는 상술한 트랜지스터(100A)의 구성 요소와 비슷하고 비슷한 효과를 갖는다.
[트랜지스터의 구조예 4]
다음으로, 도 35의 (A) 내지 (C)에 도시된 트랜지스터(100A)의 구조와 상이한 트랜지스터의 구조에 대하여 도 40의 (A) 및 (B), 도 41의 (A) 및 (B), 도 42의 (A) 및 (B), 도 43의 (A) 및 (B), 그리고 도 44의 (A) 및 (B)를 참조하여 설명한다.
도 40의 (A) 및 (B)는 트랜지스터(100F)의 단면도이다. 도 41의 (A) 및 (B)는 트랜지스터(100G)의 단면도이다. 도 42의 (A) 및 (B)는 트랜지스터(100H)의 단면도이다. 도 43의 (A) 및 (B)는 트랜지스터(100J)의 단면도이다. 도 44의 (A) 및 (B)는 트랜지스터(100K)의 단면도이다. 트랜지스터(100F, 100G, 100H, 100J, 및 100K)의 상면도는 도 35의 (A)의 트랜지스터(100A)의 상면도와 비슷하기 때문에 도시하지 않았다.
트랜지스터(100F, 100G, 100H, 100J, 및 100K)는 산화물 반도체막(108)의 구조가 상술한 트랜지스터(100A)와 상이하다. 다른 구성 요소는 트랜지스터(100A)의 구성 요소와 비슷하고 비슷한 효과를 갖는다.
도 40의 (A) 및 (B)에 도시된 트랜지스터(100F)의 산화물 반도체막(108)은 절연막(104) 위의 산화물 반도체막(108_1), 산화물 반도체막(108_1) 위의 산화물 반도체막(108_2), 및 산화물 반도체막(108_2) 위의 산화물 반도체막(108_3)을 포함한다. 채널 영역(108i), 소스 영역(108s), 및 드레인 영역(108d)은 각각 산화물 반도체막(108_1), 산화물 반도체막(108_2), 및 산화물 반도체막(108_3)의 3층 구조를 갖는다.
도 41의 (A) 및 (B)에 도시된 트랜지스터(100G)의 산화물 반도체막(108)은 절연막(104) 위의 산화물 반도체막(108_2) 및 산화물 반도체막(108_2) 위의 산화물 반도체막(108_3)을 포함한다. 채널 영역(108i), 소스 영역(108s), 및 드레인 영역(108d)은 각각 산화물 반도체막(108_2)과 산화물 도전막(108_3)의 2층 구조를 갖는다.
도 42의 (A) 및 (B)에 도시된 트랜지스터(100H)의 산화물 반도체막(108)은 절연막(104) 위의 산화물 반도체막(108_1) 및 산화물 반도체막(108_1) 위의 산화물 반도체막(108_2)을 포함한다. 채널 영역(108i), 소스 영역(108s), 및 드레인 영역(108d)은 각각 산화물 반도체막(108_1)과 산화물 반도체막(108_2)의 2층 구조를 갖는다.
도 43의 (A) 및 (B)에 도시된 트랜지스터(100J)의 산화물 반도체막(108)은 절연막(104) 위의 산화물 반도체막(108_1), 산화물 반도체막(108_1) 위의 산화물 반도체막(108_2), 및 산화물 반도체막(108_2) 위의 산화물 반도체막(108_3)을 포함한다. 채널 영역(108i)은 산화물 반도체막(108_1), 산화물 반도체막(108_2), 및 산화물 반도체막(108_3)의 3층 구조를 갖는다. 소스 영역(108s) 및 드레인 영역(108d)은 각각 산화물 반도체막(108_1)과 산화물 반도체막(108_2)의 2층 구조를 갖는다. 또한, 트랜지스터(100J)의 채널 폭(W) 방향의 단면에서는, 산화물 반도체막(108_3)이 산화물 반도체막(108_1) 및 산화물 반도체막(108_2)의 측면을 덮는다.
도 44의 (A) 및 (B)에 도시된 트랜지스터(100K)의 산화물 반도체막(108)은 절연막(104) 위의 산화물 반도체막(108_2) 및 산화물 반도체막(108_2) 위의 산화물 반도체막(108_3)을 포함한다. 채널 영역(108i)은 산화물 반도체막(108_2)과 산화물 반도체막(108_3)의 2층 구조를 갖는다. 소스 영역(108s) 및 드레인 영역(108d)은 각각 산화물 반도체막(108_2)의 단층 구조를 갖는다. 또한, 트랜지스터(100K)의 채널 폭(W) 방향의 단면에서는, 산화물 반도체막(108_3)이 산화물 반도체막(108_2)의 측면을 덮는다.
채널 영역(108i)의 채널 폭(W) 방향의 측면 또는 그 측면 근방의 영역은 가공에 의하여 대미지를 받기 쉽고, 그 결과 결함(예를 들어, 산소 결손)이 생기거나, 또는 부착된 불순물에 의하여 오염되기 쉽다. 따라서, 채널 영역(108i)이 실질적으로 진성인 경우에도, 인가되는 전계 등의 스트레스가 채널 영역(108i)의 채널 폭(W) 방향의 측면 또는 그 측면 근방의 영역을 활성화시키고 저저항(n형) 영역으로 쉽게 변화시킨다. 또한, 채널 영역(108i)의 채널 폭(W) 방향의 측면 또는 그 측면 근방의 영역이 n형 영역이면, n형 영역이 캐리어 경로로서 기능하므로 기생 채널이 형성될 수 있다.
따라서, 트랜지스터(100J) 및 트랜지스터(100K)에서, 채널 영역(108i)은 적층 구조를 갖고, 채널 영역(108i)의 채널 폭(W) 방향의 측면이 적층 중 하나의 층으로 덮여 있다. 이러한 구조를 가지면, 채널 영역(108i)의 측면 또는 그 근방의 결함을 억제하거나, 채널 영역(108i)의 측면 또는 그 측면 근방의 영역에 대한 불순물의 부착을 저감시킬 수 있다.
[밴드 구조]
여기서, 절연막(104), 산화물 반도체막(108_1, 108_2, 및 108_3), 및 절연막(110)의 밴드 구조, 절연막(104), 산화물 반도체막(108_2 및 108_3), 및 절연막(110)의 밴드 구조, 그리고 절연막(104), 산화물 반도체막(108_1 및 108_2), 및 절연막(110)의 밴드 구조에 대하여 도 45의 (A) 내지 (C)를 참조하여 설명한다. 또한, 도 45의 (A) 내지 (C)는 각각 채널 영역(108i)의 밴드 구조이다.
도 45의 (A)는 절연막(104), 산화물 반도체막(108_1, 108_2, 및 108_3), 및 절연막(110)을 포함하는 적층의 두께 방향의 밴드 구조의 예를 나타낸 것이다. 도 45의 (B)는 절연막(104), 산화물 반도체막(108_2 및 108_3), 및 절연막(110)을 포함하는 적층의 두께 방향의 밴드 구조의 예를 나타낸 것이다. 도 45의 (C)는 절연막(104), 산화물 반도체막(108_1 및 108_2), 및 절연막(110)을 포함하는 적층의 두께 방향의 밴드 구조의 예를 나타낸 것이다. 이해하기 쉽게 하기 위하여, 밴드 구조에는 절연막(104), 산화물 반도체막(108_1, 108_2, 및 108_3), 및 절연막(110)의 전도대 하단(E c)을 나타내었다.
도 45의 (A)의 밴드 구조에서는, 절연막(104 및 110) 각각으로서 산화 실리콘막을 사용하고, 산화물 반도체막(108_1)으로서 In 대 Ga 대 Zn의 원자수비가 1:3:2인 금속 산화물 타깃을 사용하여 형성되는 산화물 반도체막을 사용하고, 산화물 반도체막(108_2)으로서 In 대 Ga 대 Zn의 원자수비가 4:2:4.1인 금속 산화물 타깃을 사용하여 형성되는 산화물 반도체막을 사용하고, 산화물 반도체막(108_3)으로서 In 대 Ga 대 Zn의 원자수비가 1:3:2인 금속 산화물 타깃을 사용하여 형성되는 산화물 반도체막을 사용하고 있다.
도 45의 (B)의 밴드 구조에서는, 절연막(104 및 110) 각각으로서 산화 실리콘막을 사용하고, 산화물 반도체막(108_2)으로서 In 대 Ga 대 Zn의 원자수비가 4:2:4.1인 금속 산화물 타깃을 사용하여 형성되는 산화물 반도체막을 사용하고, 산화물 반도체막(108_3)으로서 In 대 Ga 대 Zn의 원자수비가 1:3:2인 금속 산화물 타깃을 사용하여 형성되는 산화물 반도체막을 사용하고 있다.
도 45의 (C)의 밴드 구조에서는, 절연막(104 및 110) 각각으로서 산화 실리콘막을 사용하고, 산화물 반도체막(108_1)으로서 In 대 Ga 대 Zn의 원자수비가 1:3:2인 금속 산화물 타깃을 사용하여 형성되는 산화물 반도체막을 사용하고, 산화물 반도체막(108_2)으로서는 In 대 Ga 대 Zn의 원자수비가 4:2:4.1인 금속 산화물 타깃을 사용하여 형성되는 산화물 반도체막을 사용하고 있다.
도 45의 (A)에 도시된 바와 같이, 전도대 하단은 산화물 반도체막(108_1, 108_2, 및 108_3) 사이에서 서서히 변화된다. 도 45의 (B)에 도시된 바와 같이, 전도대 하단은 산화물 반도체막(108_2 및 108_3) 사이에서 서서히 변화된다. 도 45의 (C)에 도시된 바와 같이, 전도대 하단은 산화물 반도체막(108_1 및 108_2) 사이에서 서서히 변화된다. 바꿔 말하면, 전도대 하단은 연속적으로 변화되거나 연속적으로 연결된다. 이러한 밴드 구조를 얻기 위해서는, 산화물 반도체막들(108_1 및 108_2)의 계면 또는 산화물 반도체막들(108_2 및 108_3)의 계면에서, 트랩 중심 또는 재결합 중심 등의 결함 준위를 형성하는 불순물이 존재하지 않는다.
산화물 반도체막들(108_1, 108_2, 및 108_3) 사이에 연속 접합을 형성하기 위해서는, 이 막들을, 로드록 체임버가 제공된 멀티 체임버 퇴적 장치(스퍼터링 장치)를 사용하여 대기에 노출시키지 않고 연속적으로 형성할 필요가 있다.
도 45의 (A), (B), 또는 (C)의 밴드 구조로 하면, 산화물 반도체막(108_2)이 웰(well)로서 기능하게 되고, 이 적층 구조를 사용한 트랜지스터에서 채널 영역이 산화물 반도체막(108_2)에 형성된다.
산화물 반도체막(108_1 및 108_3)을 제공함으로써, 산화물 반도체막(108_2)을 결함 준위에서 떨어지게 할 수 있다.
또한, 결함 준위는 채널 영역으로서 기능하는 산화물 반도체막(108_2)의 전도대 하단(E c)보다 진공 준위에서 더 멀리 떨어질 수 있어, 전자가 결함 준위에 축적되기 쉽다. 결함 준위에 전자가 축적되면, 전자는 음의 고정 전하가 되어 트랜지스터의 문턱 전압이 양의 방향으로 변동된다. 따라서, 결함 준위는 산화물 반도체막(108_2)의 전도대 하단(E c)보다 진공 준위에 가까운 것이 바람직하다. 이러한 구조는 결함 준위에 전자가 축적되는 것을 억제한다. 결과적으로, 트랜지스터의 온 상태 전류 및 전계 효과 이동도를 높일 수 있다.
산화물 반도체막들(108_1 및 108_3) 각각의 전도대 하단은 산화물 반도체막(108_2)보다 진공 준위에 더 가깝다. 산화물 반도체막(108_2)의 전도대 하단과, 산화물 반도체막(108_1 및 108_3) 각각의 전도대 하단 간의 대표적인 차이는 0.15eV 이상 또는 0.5eV 이상이고 2eV 이하 또는 1eV 이하이다. 즉, 산화물 반도체막들(108_1 및 108_3) 각각의 전자 친화력과 산화물 반도체막(108_2)의 전자 친화력 간의 차이는 0.15eV 이상 또는 0.5eV 이상이고 2eV 이하 또는 1eV 이하이다.
이러한 구조에서는, 산화물 반도체막(108_2)이 전류의 주된 경로로서 기능한다. 바꿔 말하면, 산화물 반도체막(108_2)이 채널 영역으로서 기능하고, 산화물 반도체막(108_1 및 108_3)이 산화물 절연막으로서 기능한다. 산화물 반도체막(108_1 및 108_3)은 각각 채널 영역이 형성되는 산화물 반도체막(108_2)의 일부를 구성하는 금속 원소를 하나 이상 포함하는 것이 바람직하다. 이러한 구조로 하면, 산화물 반도체막(108_1)과 산화물 반도체막(108_2)의 계면 또는 산화물 반도체막(108_2)과 산화물 반도체막(108_3)의 계면에서 계면 산란이 일어나기 어렵다. 따라서, 이 계면에서는 캐리어의 이동이 저해되지 않기 때문에 트랜지스터의 전계 효과 이동도가 높아질 수 있다.
산화물 반도체막들(108_1 및 108_3)의 각각이 채널 영역의 일부로서 기능하는 것을 방지하기 위해서는, 산화물 반도체막들(108_1 및 108_3)에 도전율이 충분히 낮은 재료를 사용한다. 그러므로, 산화물 반도체막들(108_1 및 108_3)을, 이러한 물성 및/또는 기능 때문에 산화물 절연막이라고 할 수 있다. 또는, 전자 친화력(진공 준위와 전도대 하단 간의 차이)이 산화물 반도체막(108_2)보다 작고, 산화물 반도체막(108_2)과 전도대 하단에 차분(밴드 오프셋)을 갖는 재료를 산화물 반도체막(108_1 및 108_3)에 사용한다. 또한, 드레인 전압의 값으로 인하여 문턱 전압에 차이가 발생되는 것을 억제하기 위해서는, 전도대 하단이 산화물 반도체막(108_2)의 전도대 하단보다 진공 준위에 가까운 재료를 사용하여 산화물 반도체막(108_1 및 108_3)을 형성하는 것이 바람직하다. 예를 들어, 산화물 반도체막(108_2)의 전도대 하단과 산화물 반도체막(108_1 및 108_3) 각각의 전도대 하단 간의 차이는 바람직하게는 0.2eV 이상, 더 바람직하게는 0.5eV 이상이다.
산화물 반도체막(108_1 및 108_3)은 스피넬 결정 구조를 갖지 않는 것이 바람직하다. 이는, 산화물 반도체막(108_1 및 108_3)이 스피넬 결정 구조를 가지면, 스피넬 결정 구조와 다른 영역의 계면에서, 도전막(120a 및 120b)의 구성 원소가 산화물 반도체막(108_2)으로 확산될 수 있기 때문이다. 또한, 산화물 반도체막들(108_1 및 108_3)의 각각이 후술하는 CAAC-OS막이면, 도전막(120a 및 120b)의 구성 원소, 예를 들어, 구리 원소에 대한 높은 차단성이 얻어질 수 있어 바람직하다.
본 실시형태에서는, 산화물 반도체막(108_1 및 108_3) 각각으로서, In 대 Ga 대 Zn의 원자수비가 1:3:2인 금속 산화물 타깃을 사용하여 형성되는 산화물 반도체막을 사용하는 예를 설명하지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 산화물 반도체막(108_1 및 108_3) 각각으로서 In 대 Ga 대 Zn의 원자수비가 1:1:1, 1:1:1.2, 1:3:4, 1:3:6, 1:4:5, 1:5:6, 또는 1:10:1인 금속 산화물 타깃을 사용하여 형성되는 산화물 반도체막을 사용하여도 좋다. 또는, 산화물 반도체막(108_1 및 108_3)으로서 Ga 대 Zn의 원자수비가 10:1인 금속 산화물 타깃을 사용하여 형성되는 산화물 반도체막을 사용하여도 좋다. 산화물 반도체막(108_2)으로서 In 대 Ga 대 Zn의 원자수비가 1:1:1인 금속 산화물 타깃을 사용하여 형성되는 산화물 반도체막을 사용하고, 산화물 반도체막(108_1 및 108_3) 각각으로서 Ga 대 Zn의 원자수비가 10:1인 금속 산화물 타깃을 사용하여 형성되는 산화물 반도체막을 사용하면, 산화물 반도체막(108_2)의 전도대 하단과, 산화물 반도체막(108_1 또는 108_3)의 전도대 하단 간의 차이가 0.6eV 이상이 될 수 있기 때문에 적합하다.
In 대 Ga 대 Zn의 원자수비가 1:1:1인 금속 산화물 타깃을 사용하여 산화물 반도체막(108_1 및 108_3)을 형성하면, 산화물 반도체막(108_1 및 108_3)에서 In 대 Ga 대 Zn의 원자수비가 1:β1:β2(0≤β1≤2, 0≤β2≤2)가 될 수 있다. In 대 Ga 대 Zn의 원자수비가 1:3:4인 금속 산화물 타깃을 사용하여 산화물 반도체막(108_1 및 108_3)을 형성하면, 산화물 반도체막(108_1 및 108_3)에서 In 대 Ga 대 Zn의 원자수비가 1:β3:β4(1≤β3≤5, 2≤β4≤6)가 될 수 있다. In 대 Ga 대 Zn의 원자수비가 1:3:6인 금속 산화물 타깃을 사용하여 산화물 반도체막(108_1 및 108_3)을 형성하면, 산화물 반도체막(108_1 및 108_3)에서 In 대 Ga 대 Zn의 원자수비가 1:β5:β6(1≤β5≤5, 4≤β6≤8)이 될 수 있다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태에 따른 반도체 장치로서 사용할 수 있는 트랜지스터에 대하여 설명한다.
본 실시형태에서는, 도 46의 (A) 내지 (C) 내지 도 52의 (A) 내지 (C)를 참조하여 보텀 게이트 트랜지스터에 대하여 설명한다.
[트랜지스터의 구조예 1]
도 46의 (A)는 트랜지스터(300A)의 상면도이다. 도 46의 (B)는 도 46의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 46의 (C)는 도 46의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다. 또한, 도 46의 (A)에서, 트랜지스터(300A)의 일부의 구성 요소(예를 들어, 게이트 절연막으로서 기능하는 절연막)는 복잡화를 피하기 위하여 도시하지 않았다. 일점쇄선 X1-X2 방향을 채널 길이 방향이라고 하고, 일점쇄선 Y1-Y2 방향을 채널 폭 방향이라고 할 수 있다. 도 46의 (A)에서와 같이, 아래에서 설명하는 트랜지스터의 상면도에서는 일부의 구성 요소를 도시하지 않은 경우가 있다.
도 46의 (A) 내지 (C)에 도시된 트랜지스터(300A)는 기판(302) 위의 도전막(304), 기판(302) 및 도전막(304) 위의 절연막(306), 절연막(306) 위의 절연막(307), 절연막(307) 위의 산화물 반도체막(308), 산화물 반도체막(308) 위의 도전막(312a), 및 산화물 반도체막(308) 위의 도전막(312b)을 포함한다. 트랜지스터(300A) 위, 구체적으로는 도전막(312a 및 312b) 및 산화물 반도체막(308) 위에는, 절연막(314), 절연막(316), 및 절연막(318)이 제공된다.
트랜지스터(300A)에서는, 절연막(306 및 307)이 트랜지스터(300A)의 게이트 절연막으로서 기능하고, 절연막(314, 316, 및 318)이 트랜지스터(300A)의 보호 절연막으로서 기능한다. 또한, 트랜지스터(300A)에서는, 도전막(304)이 게이트 전극으로서 기능하고, 도전막(312a)이 소스 전극으로서 기능하고, 도전막(312b)이 드레인 전극으로서 기능한다.
본 명세서 등에서는, 절연막(306 및 307)을 제 1 절연막이라고 하고, 절연막(314 및 316)을 제 2 절연막이라고 하고, 절연막(318)을 제 3 절연막이라고 할 수 있다.
도 46의 (A) 내지 (C)에 도시된 트랜지스터(300A)는 채널 에치(channel-etched) 트랜지스터이다. 본 발명의 일 형태에 따른 산화물 반도체막은 채널 에치 트랜지스터에 적합하다.
[트랜지스터의 구조예 2]
도 47의 (A)는 트랜지스터(300B)의 상면도이다. 도 47의 (B)는 도 47의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 47의 (C)는 도 47의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다.
도 47의 (A) 내지 (C)에 도시된 트랜지스터(300B)는 기판(302) 위의 도전막(304), 기판(302) 및 도전막(304) 위의 절연막(306), 절연막(306) 위의 절연막(307), 절연막(307) 위의 산화물 반도체막(308), 산화물 반도체막(308) 위의 절연막(314), 절연막(314) 위의 절연막(316), 절연막(314 및 316)에 제공된 개구(341a)를 통하여 산화물 반도체막(308)에 전기적으로 접속되는 도전막(312a), 및 절연막(314 및 316)에 제공된 개구(341b)를 통하여 산화물 반도체막(308)에 전기적으로 접속되는 도전막(312b)을 포함한다. 트랜지스터(300B) 위, 구체적으로 도전막(312a 및 312b) 및 절연막(316) 위에는, 절연막(318)이 제공된다.
트랜지스터(300B)에서는, 절연막(306 및 307)이 트랜지스터(300B)의 게이트 절연막으로서 기능하고, 절연막(314 및 316)이 산화물 반도체막(308)의 보호 절연막으로서 기능하고, 절연막(318)이 트랜지스터(300B)의 보호 절연막으로서 기능한다. 또한, 트랜지스터(300B)에서는, 도전막(304)이 게이트 전극으로서 기능하고, 도전막(312a)이 소스 전극으로서 기능하고, 도전막(312b)이 드레인 전극으로서 기능한다.
도 46의 (A) 내지 (C)에 도시된 트랜지스터(300A)가 채널 에치 구조를 갖는 반면, 도 47의 (A) 내지 (C)의 트랜지스터(300B)는 채널 보호 구조를 갖는다. 본 발명의 일 형태에 따른 산화물 반도체막은 채널 보호 트랜지스터에도 적합하다.
[트랜지스터의 구조예 3]
도 48의 (A)는 트랜지스터(300C)의 상면도이다. 도 48의 (B)는 도 48의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 48의 (C)는 도 48의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다.
도 48의 (A) 내지 (C)에 도시된 트랜지스터(300C)는 절연막(314 및 316)의 형상이 도 47의 (A) 내지 (C)의 트랜지스터(300B)와 상이하다. 구체적으로는, 트랜지스터(300C)의 절연막(314 및 316)은 섬 형상을 갖고, 산화물 반도체막(308)의 채널 영역 위에 제공되어 있다. 다른 구성 요소는 트랜지스터(300B)와 비슷하다.
[트랜지스터의 구조예 4]
도 49의 (A)는 트랜지스터(300D)의 상면도이다. 도 49의 (B)는 도 49의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 49의 (C)는 도 49의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다.
도 49의 (A) 내지 (C)에 도시된 트랜지스터(300D)는 기판(302) 위의 도전막(304), 기판(302) 및 도전막(304) 위의 절연막(306), 절연막(306) 위의 절연막(307), 절연막(307) 위의 산화물 반도체막(308), 산화물 반도체막(308) 위의 도전막(312a), 산화물 반도체막(308) 위의 도전막(312b), 산화물 반도체막(308) 및 도전막(312a 및 312b) 위의 절연막(314), 절연막(314) 위의 절연막(316), 절연막(316) 위의 절연막(318), 및 절연막(318) 위의 도전막(320a 및 320b)을 포함한다.
트랜지스터(300D)에서는, 절연막(306 및 307)이 트랜지스터(300D)의 제 1 게이트 절연막으로서 기능하고, 절연막(314, 316, 및 318)이 트랜지스터(300D)의 제 2 게이트 절연막으로서 기능한다. 또한, 트랜지스터(300D)에서는, 도전막(304)이 제 1 게이트 전극으로서 기능하고, 도전막(320a)이 제 2 게이트 전극으로서 기능하고, 도전막(320b)이 표시 장치에 사용되는 화소 전극으로서 기능한다. 도전막(312a)은 소스 전극으로서 기능하고, 도전막(312b)은 드레인 전극으로서 기능한다.
도 49의 (C)에 도시된 바와 같이, 도전막(320a)은 절연막(306, 307, 314, 316, 및 318)에 제공되는 개구(342b) 및 개구(342c)에서 도전막(304)과 접속된다. 따라서, 도전막(320a) 및 도전막(304)에는 같은 전위가 인가된다.
트랜지스터(300D)의 구조는, 개구(342b 및 342c)를 제공하여 도전막(320a)을 도전막(304)과 접속시키는 상술한 구조에 한정되지 않는다. 예를 들어, 개구(342b 및 342c) 중 하나만을 제공하여 도전막(320a)을 도전막(304)과 접속시키는 구조, 또는 개구(342b 및 342c)을 제공하지 않고 도전막(320a)을 도전막(304)과 접속시키지 않는 구조를 채용하여도 좋다. 또한, 도전막(320a)을 도전막(304)과 접속시키지 않는 경우, 도전막(320a) 및 도전막(304)에 상이한 전위를 인가할 수 있다.
도전막(320b)은 절연막(314, 316, 및 318)에 제공되는 개구(342a)를 통하여 도전막(312b)과 접속된다.
또한, 트랜지스터(300D)는 상술한 S-channel 구조를 갖는다.
[트랜지스터의 구조예 5]
도 31의 (A) 내지 (C)의 트랜지스터(300A)에 포함되는 산화물 반도체막(308)은 적층 구조를 가져도 좋다. 도 50의 (A) 및 (B), 그리고 도 51의 (A) 및 (B)는 이러한 경우의 예를 도시한 것이다.
도 50의 (A) 및 (B)는 트랜지스터(300E)의 단면도이고, 도 51의 (A) 및 (B)는 트랜지스터(300F)의 단면도이다. 트랜지스터(300E 및 300F)의 상면도는 도 46의 (A)에 도시된 트랜지스터(300A)의 상면도와 비슷하다.
도 50의 (A) 및 (B)에 도시된 트랜지스터(300E)의 산화물 반도체막(308)은 산화물 반도체막(308_1), 산화물 반도체막(308_2), 및 산화물 반도체막(308_3)을 포함한다. 도 51의 (A) 및 (B)에 도시된 트랜지스터(300F)의 산화물 반도체막(308)은 산화물 반도체막(308_2) 및 산화물 반도체막(308_3)을 포함한다.
또한, 도전막(304), 절연막(306), 절연막(307), 산화물 반도체막(308), 산화물 반도체막(308_1), 산화물 반도체막(308_2), 산화물 반도체막(308_3), 도전막(312a 및 312b), 절연막(314), 절연막(316), 절연막(318), 및 도전막(320a 및 320b)은, 각각 상술한 실시형태에서 설명한 도전막(106), 절연막(116), 절연막(114), 산화물 반도체막(108), 산화물 반도체막(108_1), 산화물 반도체막(108_2), 산화물 반도체막(108_3), 도전막(120a 및 120b), 절연막(104), 절연막(118), 절연막(116), 및 도전막(112)의 재료를 사용하여 형성될 수 있다.
[트랜지스터의 구조예 6]
도 52의 (A)는 트랜지스터(300G)의 상면도이다. 도 52의 (B)는 도 52의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 52의 (C)는 도 52의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다.
도 52의 (A) 내지 (C)에 도시된 트랜지스터(300G)는 기판(302) 위의 도전막(304), 기판(302) 및 도전막(304) 위의 절연막(306), 절연막(306) 위의 절연막(307), 절연막(307) 위의 산화물 반도체막(308), 산화물 반도체막(308) 위의 도전막(312a), 산화물 반도체막(308) 위의 도전막(312b), 산화물 반도체막(308) 및 도전막(312a 및 312b) 위의 절연막(314), 절연막(314) 위의 절연막(316), 절연막(316) 위의 도전막(320a), 및 절연막(316) 위의 도전막(320b)을 포함한다.
절연막(306 및 307)은 개구(351)를 갖는다. 개구(351)를 통하여 도전막(304)과 전기적으로 접속되는 도전막(312c)이 절연막(306 및 307) 위에 형성된다. 절연막(314 및 316)은 도전막(312b)에 도달하는 개구(352a) 및 도전막(312c)에 도달하는 개구(352b)를 갖는다.
산화물 반도체막(308)은, 도전막(304) 측의 산화물 반도체막(308_2), 및 산화물 반도체막(308_2) 위의 산화물 반도체막(308_3)을 포함한다.
트랜지스터(300G) 위에는 절연막(318)이 제공된다. 절연막(318)은 절연막(316), 도전막(320a), 및 도전막(320b)을 덮도록 형성된다.
트랜지스터(300G)에서는, 절연막(306 및 307)이 트랜지스터(300G)의 제 1 게이트 절연막으로서 기능하고, 절연막(314 및 316)이 트랜지스터(300G)의 제 2 게이트 절연막으로서 기능하고, 절연막(318)이 트랜지스터(300G)의 보호 절연막으로서 기능한다. 또한, 트랜지스터(300G)에서는, 도전막(304)이 제 1 게이트 전극으로서 기능하고, 도전막(320a)이 제 2 게이트 전극으로서 기능하고, 도전막(320b)이 표시 장치에 사용되는 화소 전극으로서 기능한다. 또한, 트랜지스터(300G)에서는, 도전막(312a)이 소스 전극으로서 기능하고, 도전막(312b)이 드레인 전극으로서 기능하고, 도전막(312c)이 접속 전극으로서 기능한다.
또한, 트랜지스터(300G)는 상술한 S-channel 구조를 갖는다.
트랜지스터(300A 내지 300G)의 구조는 서로 자유로이 조합시킬 수 있다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는, 본 발명의 일 형태에 따른 금속 산화물막을 포함하는 반도체 장치에 대하여 도 53, 도 54, 및 도 55를 참조하여 설명한다.
<반도체 장치의 구조예 1>
도 53은 실시형태 3에서 설명한 트랜지스터(300D)와, 실시형태 2에서 설명한 트랜지스터(100B)가 적층되는 경우의 채널 길이(L) 방향의 단면도이다.
트랜지스터(300D)와 트랜지스터(100B)의 적층 구조로 하면, 트랜지스터가 배치되는 영역의 면적을 줄일 수 있다.
예를 들어, 도 53의 구조를 표시 장치의 화소부에 사용함으로써, 이 표시 장치의 화소 밀도를 높일 수 있다. 도 53의 트랜지스터의 배치로 함으로써, 표시 장치의 화소 밀도가 1000ppi(per pixel inch)보다 높거나 표시 장치의 화소 밀도가 2000ppi보다 높더라도, 화소의 개구율을 높일 수 있다. 또한, ppi는 1인치당 화소의 개수를 나타내는 단위이다.
본 실시형태의 구조는, 트랜지스터(300D)와 트랜지스터(100B)를 적층하는 점에서 상술한 구조와 상이하다.
예를 들어, 도 53의 트랜지스터(300D)의 구조는 다음과 같이 상술한 구조와 상이하다.
도 53의 트랜지스터(300D)는 절연막(318)과 도전막(320a) 사이에 절연막(319) 및 절연막(110a)을 포함한다.
절연막(319)에는 절연막(314) 또는 절연막(316)의 재료를 사용할 수 있다. 절연막(319)은 산화물 반도체막(108)이 절연막(318)과 접촉하지 않도록 제공된다. 절연막(110a)은 절연막(110)과 같은 절연막을 가공함으로써 형성된다. 또한, 트랜지스터(330D)에 포함되는 도전막(320a) 및 트랜지스터(100B)에 포함되는 도전막(112)은 같은 도전막을 가공함으로써 형성된다.
도 53의 트랜지스터(100B)는 도전막(106) 대신에 도전막(312c)을 포함한다. 또한, 도 53의 트랜지스터(100B)는 절연막(104) 대신에 절연막(314, 316, 318, 및 319)을 포함한다. 트랜지스터(300D)가 절연막(104) 대신에 절연막(314, 316, 318, 및 319)을 포함하기 때문에, 트랜지스터의 제작 단계의 수를 줄일 수 있다.
도 53에서는, 트랜지스터(300D)의 도전막(120b)이 도전막(344)과 접속된다. 도전막(344)은 절연막(122)에 제공된 개구(342)에서 도전막(120b)과 전기적으로 접속된다. 도전막(320a)의 재료를 도전막(344)에 사용할 수 있다. 또한, 도전막(344)은 표시 장치의 화소 전극으로서 기능한다.
도 53은 트랜지스터(300D)와 트랜지스터(100B)가 적층되어 있는 경우를 도시한 것이지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 도 54 및 도 55에 도시된 구조를 사용하여도 좋다.
<반도체 장치의 구조예 2>
도 54는 실시형태 2에서 설명한 트랜지스터(950)와 트랜지스터(100A)가 적층되는 경우의 채널 길이(L) 방향의 단면도이다.
도 54에 도시된 트랜지스터(950)는 기판(952), 기판(952) 위의 절연막(954), 절연막(954) 위의 반도체막(956), 반도체막(956) 위의 절연막(958), 절연막(958) 위의 도전막(960), 절연막(954), 반도체막(956), 및 도전막(960) 위의 절연막(962), 절연막(962) 위의 절연막(964), 그리고 반도체막(956)과 전기적으로 접속되는 도전막(966a) 및 도전막(966b)을 포함한다. 트랜지스터(950) 위에는 절연막(968)이 제공된다.
반도체막(956)은 실리콘을 포함한다. 특히, 반도체막(956)은 결정성 실리콘을 포함하는 것이 바람직하다. 트랜지스터(950)는 저온 폴리실리콘을 사용한 트랜지스터이다. 표시 장치의 드라이버 회로부에 저온 폴리실리콘을 사용한 트랜지스터를 사용하면, 높은 전계 효과 이동도를 얻을 수 있어 바람직하다. 또한, 트랜지스터(300A)는 표시 장치의 화소부에 사용되면 소비전력이 저감되어 바람직하다.
기판(952)에는 유리 기판 또는 플라스틱 기판 등을 사용할 수 있다. 절연막(954)은 트랜지스터(950)의 하지 절연막으로서 기능한다. 예를 들어, 산화 실리콘막, 질화 실리콘막, 산화 질화 실리콘막, 또는 질화 산화 실리콘막 등을 절연막(954)으로서 사용할 수 있다. 절연막(958)은 트랜지스터(950)의 게이트 절연막으로서 기능한다. 상술한 절연막(954)의 재료를 절연막(958)에 사용할 수 있다. 도전막(960)은 트랜지스터(950)의 게이트 전극으로서 기능한다. 상술한 실시형태에서의 도전막(312a, 312b, 120a, 및 120b) 등의 재료를 도전막(960)에 사용할 수 있다. 절연막(962, 964, 및 968)은 트랜지스터(950)의 보호 절연막으로서 기능한다. 도전막(966a 및 966b)은 트랜지스터(950)의 소스 전극 및 드레인 전극으로서 기능한다. 상술한 실시형태에서의 도전막(312a, 312b, 120a, 및 120b) 등과 같은 재료를 도전막(966a 및 966b)에 사용할 수 있다.
절연막(970) 및 절연막(972)은 트랜지스터(950)와 트랜지스터(300A) 사이에 제공된다. 절연막(970)은 배리어막으로서 기능한다. 구체적으로는, 절연막(970)은 트랜지스터(950)에 포함되는 수소 등의 불순물이 트랜지스터(300A) 측에 들어가지 않도록 형성된다. 절연막(972)은 트랜지스터(300A)의 하지 절연막으로서 기능한다.
절연막(970)에는, 수소의 방출량이 적고, 질화 실리콘 및 산화 알루미늄 등 수소의 확산을 억제할 수 있는 재료를 사용하는 것이 바람직하다. 절연막(972)은 과잉 산소를 포함하는 것이 바람직하다. 절연막(314 및 316)의 재료를 절연막(972)에 사용할 수 있다.
도 54에서는 트랜지스터(950)가 트랜지스터(300A)와 중첩되지 않지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 트랜지스터(950)의 채널 영역은 도 55에 도시된 바와 같이 트랜지스터(300A)의 채널 영역과 중첩하여도 좋다. 도 55는 트랜지스터(950)와 트랜지스터(300A)가 적층되는 경우의 채널 길이(L) 방향의 단면도이다. 도 55의 구조로 하면, 트랜지스터가 배치되는 영역의 면적을 줄일 수 있다.
도시되지 않았지만, 트랜지스터(950)와, 실시형태 2 및 실시형태 3의 다른 트랜지스터(예를 들어, 트랜지스터(100A 내지 100K) 및 트랜지스터(300A 내지 300G))를 적층하여도 좋다.
이러한 식으로, 본 발명의 일 형태에 따른 금속 산화물막은 다양한 형상의 트랜지스터를 적층하는 구조에 바람직하게 사용할 수 있다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는, 상술한 실시형태에서 설명한 트랜지스터들 중 어느 것을 포함하는 표시 장치의 예에 대하여 도 56, 도 57, 도 58, 도 59, 도 60의 (A) 내지 (D), 도 61, 도 62, 및 도 63을 참조하여 이하에서 설명한다.
도 56은 표시 장치의 예를 도시한 상면도이다. 도 56에 도시된 표시 장치(700)는, 제 1 기판(701) 위에 제공된 화소부(702); 제 1 기판(701) 위에 제공된 소스 드라이버 회로부(704) 및 게이트 드라이버 회로부(706); 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)를 둘러싸도록 제공된 실란트(712); 및 제 1 기판(701)과 마주 보도록 제공된 제 2 기판(705)을 포함한다. 제 1 기판(701)과 제 2 기판(705)은 실란트(712)로 밀봉되어 있다. 즉, 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)는 제 1 기판(701), 실란트(712), 및 제 2 기판(705)으로 밀봉되어 있다. 도 56에는 도시되어 있지 않지만, 제 1 기판(701)과 제 2 기판(705) 사이에 표시 소자가 제공된다.
표시 장치(700)에 있어서, 제 1 기판(701) 위에 위치하고 실란트(712)로 둘러싸여 있는 영역과는 다른 영역에, 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)와 전기적으로 접속되는 FPC(flexible printed circuit) 단자부(708)가 제공된다. 또한, FPC 단자부(708)에 FPC(716)가 접속되고, FPC(716)를 통하여 각종 신호 등이 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)에 공급된다. 또한, 화소부(702), 소스 드라이버 회로부(704), 게이트 드라이버 회로부(706), 및 FPC 단자부(708)에는 신호선(710)이 접속된다. FPC(716)로부터 신호선(710)을 통하여 각종 신호 등이 화소부(702), 소스 드라이버 회로부(704), 게이트 드라이버 회로부(706), 및 FPC 단자부(708)에 인가된다.
표시 장치(700)에 복수의 게이트 드라이버 회로부(706)를 제공하여도 좋다. 소스 드라이버 회로부(704) 및 게이트 드라이버 회로부(706)가, 화소부(702)도 형성되는 제 1 기판(701) 위에 형성되는 표시 장치(700)의 예에 대하여 설명하지만, 구조는 이에 한정되지 않는다. 예를 들어, 게이트 드라이버 회로부(706)만을 제 1 기판(701) 위에 형성하여도 좋고, 또는 소스 드라이버 회로부(704)만을 제 1 기판(701) 위에 형성하여도 좋다. 이 경우, 소스 드라이버 회로 또는 게이트 드라이버 회로 등이 형성된 기판(예를 들어, 단결정 반도체막 또는 다결정 반도체막을 사용하여 형성된 구동 회로 기판)을, 제 1 기판(701)에 형성하여도 좋다. 또한, 별도로 준비된 구동 회로 기판의 접속 방법에 특별한 제한은 없으며, COG(chip on glass)법 또는 와이어 본딩 방법 등을 사용할 수 있다.
표시 장치(700)에 포함되는 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)는 복수의 트랜지스터를 포함한다.
표시 장치(700)는 다양한 소자 중 임의의 것을 포함할 수 있다. 상기 소자의 예로서는, 일렉트로루미네선스(EL) 소자(예를 들어, 유기 및 무기 재료를 포함하는 EL 소자, 유기 EL 소자, 무기 EL 소자, 또는 LED), 발광 트랜지스터 소자(전류에 따라 광을 방출하는 트랜지스터), 전자 방출체(electron emitter), 액정 소자, 전자 잉크 디스플레이, 전기 영동 소자, 일렉트로웨팅 소자, PDP(plasma display panel), MEMS(micro electro mechanical systems) 디스플레이(예를 들어, GLV(grating light valve), DMD(digital micromirror device), DMS(digital micro shutter) 소자, 또는 IMOD(interferometric modulator display) 소자), 및 압전 세라믹 디스플레이를 들 수 있다.
EL 소자를 포함하는 표시 장치의 예는 EL 디스플레이이다. 전자 방출체를 포함하는 표시 장치의 예에는 FED(field emission display) 및 SED 방식 평판 디스플레이(SED: surface-conduction electron-emitter display)가 있다. 액정 소자를 포함하는 표시 장치의 예에는 액정 디스플레이(예를 들어, 투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 또는 투사형 액정 디스플레이)가 포함된다. 전자 잉크 또는 전기 영동 소자를 갖는 표시 장치는 전자 종이 등을 포함한다. 반투과형 액정 디스플레이 또는 반사형 액정 디스플레이의 경우, 화소 전극의 일부 또는 모두가 반사 전극으로서 기능한다. 예를 들어, 화소 전극의 일부 또는 모두는 알루미늄 또는 은 등을 포함하도록 형성된다. 이러한 경우, 반사 전극 아래에 SRAM 등의 기억 회로를 제공할 수 있다. 이로써, 소비전력을 더 저감시킬 수 있다.
표시 장치(700)에서의 표시 방식으로서, 프로그레시브 방식 또는 인터레이스 방식 등을 채용할 수 있다. 또한, 컬러 표시 시에 화소에서 제어되는 색 요소는, 3색: R, G, 및 B(R, G, 및 B는 각각 적색, 녹색, 및 청색에 대응함)에 한정되지 않는다. 예를 들어, R 화소, G 화소, B 화소, 및 W(백색) 화소의 4개의 화소를 포함하여도 좋다. 또는 색 요소는, 펜타일(PenTile) 레이아웃에서와 같이, R, G, 및 B 중 2가지 색으로 구성되어도 좋다. 색 요소들 중 2색이 상이하여도 좋다. 또는, RGB에 황색, 시안, 및 마젠타(magenta) 등 중 하나 이상의 색을 추가하여도 좋다. 또한, 색 성분의 각 도트에 따라, 표시 영역의 크기가 상이하여도 좋다. 개시된 발명의 실시형태는, 컬러 표시용 표시 장치에 한정되지 않고; 개시된 발명은 흑백 표시용 표시 장치에도 적용될 수 있다.
백라이트(예를 들어, 유기 EL 소자, 무기 EL 소자, LED, 또는 형광등)를 위한 백색의 광(W)을 사용한 풀 컬러 표시 장치를 얻기 위하여, 착색층(컬러 필터라고도 함)을 사용하여도 좋다. 착색층으로서 예를 들어, 적색(R), 녹색(G), 청색(B), 또는 황색(Y) 등을 적절히 조합하여도 좋다. 착색층을 사용하면, 착색층이 없는 경우보다 높은 색 재현성을 얻을 수 있다. 이 경우, 착색층이 있는 영역과 착색층이 없는 영역을 제공함으로써, 착색층이 없는 영역에서의 백색의 광을 직접 표시에 이용하여도 좋다. 착색층이 없는 영역을 부분적으로 제공함으로써, 착색층으로 인한 휘도의 저하를 억제할 수 있고, 화상을 밝게 표시할 때에 소비전력을 20% 내지 30% 저감할 수 있는 경우가 있다. 또한, 유기 EL 소자 또는 무기 EL 소자 등의 자기 발광 소자를 사용하여 풀 컬러 표시를 수행하는 경우, 소자들이 각기 R, G, B, Y, 및 W 색의 광을 방출하여도 좋다. 자기 발광 소자를 사용함으로써, 착색층을 사용하는 경우에 비하여 소비전력을 더 저감할 수 있는 경우가 있다.
착색 시스템으로서는, 백색광의 일부를 컬러 필터를 통하여 적색광, 녹색광, 및 청색광으로 변환하는 상술한 착색 시스템, 적색광, 녹색광, 및 청색광을 사용하는 3색 시스템, 및 청색광의 일부를 적색광 또는 녹색광으로 변환하는 색 변환 시스템 또는 퀀텀닷(quantum dot) 시스템 중 임의의 시스템을 사용하여도 좋다.
본 실시형태에서는, 표시 소자로서 액정 소자 및 EL 소자를 포함하는 구조에 대하여 도 57, 도 58, 및 도 59를 참조하여 설명한다. 또한, 도 57 및 도 58은 각각 도 56에 나타낸 일점쇄선 Q-R을 따라 취한 단면도이고, 표시 소자로서 액정 소자를 포함하는 구조를 나타낸 것이다. 도 59는 도 56의 일점쇄선 Q-R을 따라 취한 단면도이고, 표시 소자로서 EL 소자를 포함하는 구조를 도시한 것이다.
도 57, 도 58, 및 도 59의 공통 부분에 대하여 먼저 설명한 다음, 상이한 부분에 대하여 설명한다.
[표시 장치의 공통 부분]
도 57, 도 58, 및 도 59에 도시된 표시 장치(700)는, 리드 배선부(711), 화소부(702), 소스 드라이버 회로부(704), 및 FPC 단자부(708)를 포함한다. 또한, 리드 배선부(711)는 신호선(710)을 포함한다. 화소부(702)는 트랜지스터(750) 및 용량 소자(790)를 포함한다. 소스 드라이버 회로부(704)는 트랜지스터(752)를 포함한다.
트랜지스터(750) 및 트랜지스터(752) 각각은 상술한 트랜지스터(100B)와 비슷한 구조를 갖는다. 또한, 트랜지스터(750) 및 트랜지스터(752)는 각각 상술한 실시형태에서 설명한 다른 트랜지스터들 중 어느 것의 구조를 가져도 좋다.
본 실시형태에서 사용하는 트랜지스터들은 각각, 고순도화되고 산소 결손의 형성이 억제된 산화물 반도체막을 포함한다. 트랜지스터는 오프 상태 전류가 낮아질 수 있다. 따라서, 화상 신호 등의 전기 신호가 더 오랫동안 유지될 수 있고, 온 상태에서의 기록 간격을 더 길게 할 수 있다. 따라서, 리프레시 동작의 빈도를 줄일 수 있고, 이는 소비전력을 억제하는 효과로 이어진다.
또한, 본 실시형태에서 사용하는 트랜지스터는, 비교적 높은 전계 효과 이동도를 가질 수 있어, 고속 동작이 가능하다. 예를 들어, 이러한 고속으로 동작할 수 있는 트랜지스터를 액정 표시 장치에 사용하면, 화소부의 스위칭 트랜지스터와, 드라이버 회로부의 구동 트랜지스터를 하나의 기판 위에 형성할 수 있다. 즉, 실리콘 웨이퍼 등을 사용하여 형성된 반도체 장치가, 구동 회로로서 추가적으로 필요하지 않고, 이로써 반도체 장치의 부품 수를 줄일 수 있다. 또한, 화소부에도 고속으로 동작할 수 있는 트랜지스터를 사용할 수 있고, 이로써 고화질 화상을 제공할 수 있다.
용량 소자(790)는 트랜지스터(750)의 제 1 게이트 전극으로서 기능하는 도전막과 같은 도전막을 가공하는 단계를 거쳐 형성되는 하부 전극과, 트랜지스터(750)의 소스 전극 또는 드레인 전극으로서 기능하는 도전막과 같은 도전막을 가공하는 단계를 거쳐 형성되는 상부 전극을 포함한다. 또한, 하부 전극과 상부 전극 사이에는, 트랜지스터(750)의 제 1 게이트 절연막으로서 기능하는 절연막과 같은 절연막을 형성하는 단계를 거쳐 형성되는 절연막과, 트랜지스터(750)의 보호 절연막으로서 기능하는 절연막과 같은 절연막을 형성하는 단계를 거쳐 형성되는 절연막이 제공된다. 즉, 용량 소자(790)는 한 쌍의 전극 사이에 유전체막으로서 기능하는 절연막이 위치하는 적층 구조를 갖는다.
도 57, 도 58, 및 도 59에서는, 트랜지스터(750), 트랜지스터(752), 및 용량 소자(790) 위에 평탄화 절연막(770)이 제공되어 있다.
도 57, 도 58, 및 도 59는 각각 화소부(702)에 포함되는 트랜지스터(750)와, 소스 드라이버 회로부(704)에 포함되는 트랜지스터(752)가 같은 구조를 갖는 예를 도시한 것이지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 화소부(702)와 소스 드라이버 회로부(704)는 상이한 트랜지스터를 포함하여도 좋다. 구체적으로는, 화소부(702)에 톱 게이트 트랜지스터를 사용하고 소스 드라이버 회로부(704)에 보텀 게이트 트랜지스터를 사용하는 구조, 또는 화소부(702)에 보텀 게이트 트랜지스터를 사용하고 소스 드라이버 회로부(704)에 톱 게이트 트랜지스터를 사용하는 구조를 채용하여도 좋다. 또한, "소스 드라이버 회로부(704)"라는 용어는 "게이트 드라이버 회로부"라는 용어와 치환할 수 있다.
신호선(710)은, 트랜지스터(750 또는 752)의 소스 전극 및 드레인 전극으로서 기능하는 도전막과 같은 공정을 거쳐 형성된다. 구리 원소를 포함하는 재료를 사용하여 신호선(710)을 형성하는 경우, 배선 저항으로 인한 신호 지연 등이 저감되고, 이에 의하여 대화면 표시가 가능해진다.
FPC 단자부(708)는, 접속 전극(760), 이방성 도전막(780), 및 FPC(716)를 포함한다. 또한, 접속 전극(760)은 트랜지스터(750 또는 752)의 소스 전극 및 드레인 전극으로서 기능하는 도전막과 같은 공정을 거쳐 형성된다. 접속 전극(760)은, 이방성 도전막(780)을 통하여 FPC(716)에 포함되는 단자에 전기적으로 접속된다.
예들 들어, 제 1 기판(701) 및 제 2 기판(705)으로서, 유리 기판을 사용할 수 있다. 제 1 기판(701) 및 제 2 기판(705)으로서, 플렉시블 기판을 사용하여도 좋다. 플렉시블 기판의 예에는 플라스틱 기판이 포함된다.
제 1 기판(701)과 제 2 기판(705) 사이에 구조체(778)를 제공한다. 구조체(778)는, 절연막의 선택적 에칭에 의하여 얻어지는 기둥형 스페이서이며, 제 1 기판(701)과 제 2 기판(705) 사이의 거리(셀 갭)를 제어하기 위하여 제공된다. 또한, 구조체(778)로서, 구(球)형 스페이서를 사용하여도 좋다.
또한, 제 2 기판(705) 측에는, 블랙 매트릭스로서 기능하는 차광막(738), 컬러 필터로서 기능하는 착색막(736), 및 차광막(738) 및 착색막(736)과 접촉되는 절연막(734)이 제공된다.
[액정 소자를 사용한 표시 장치의 구조예]
도 57에 도시한 표시 장치(700)는 액정 소자(775)를 포함한다. 액정 소자(775)는 도전막(772), 도전막(774), 및 액정층(776)을 포함한다. 도전막(774)은 제 2 기판(705) 측에 제공되며 대향 전극으로서 기능한다. 도 57에 도시된 표시 장치(700)는, 도전막(772)과 도전막(774) 사이에 인가되는 전압에 따라 변화되는 액정층(776)의 배향 상태에 의하여 광의 투과 또는 비투과가 제어되는 식으로, 화상을 표시할 수 있다.
도전막(772)은 트랜지스터(750)에 포함되는 소스 전극 및 드레인 전극으로서 기능하는 도전막과 전기적으로 접속된다. 도전막(772)은 평탄화 절연막(770) 위에 형성되어, 화소 전극, 즉 표시 소자의 하나의 전극으로서 기능한다.
가시광을 투과시키는 도전막 또는 가시광을 반사시키는 도전막을 도전막(772)에 사용할 수 있다. 예들 들어, 인듐(In), 아연(Zn), 및 주석(Sn)에서 선택되는 한 종류를 포함하는 재료를, 가시광을 투과시키는 도전막에 사용하는 것이 바람직하다. 예를 들어, 알루미늄 또는 은을 포함하는 재료를, 가시광을 반사시키는 도전막에 사용하여도 좋다.
가시광을 반사시키는 도전막을 도전막(772)으로서 사용하는 경우, 표시 장치(700)는 반사형 액정 표시 장치가 된다. 가시광을 투과시키는 도전막을 도전막(772)으로서 사용하는 경우, 표시 장치(700)는 투과형 표시 장치가 된다.
도전막(772) 위의 구조를 변경하면, 액정 소자의 구동 방법을 변경할 수 있다. 이 경우의 예를 도 58에 도시하였다. 도 58에 도시된 표시 장치(700)는 액정 소자의 구동 모드로서 가로 전계 모드(예를 들어, FFS 모드)를 채용하는 예이다. 도 58에 도시된 구조에서는, 도전막(772) 위에 절연막(773)이 제공되고 절연막(773) 위에 도전막(774)이 제공된다. 이러한 구조에서는, 도전막(774)이 공통 전극으로서 기능하고, 절연막(773)을 통하여, 도전막(772)과 도전막(774) 사이에 발생하는 전계는 액정층(776)의 배향 상태를 제어할 수 있다.
도 57 및 도 58에는 도시하지 않았지만, 도전막(772) 및/또는 도전막(774)에, 액정층(776)과 접촉하는 측에 배향막을 제공하여도 좋다. 도 57 및 도 58에는 도시되어 있지 않지만, 편광 부재, 위상차 부재, 또는 반사 방지 부재 등의 광학 부재(광학 기판) 등을 적절히 제공하여도 좋다. 예를 들어, 편광 기판 및 위상차 기판을 사용함으로써, 원형 편광을 채용하여도 좋다. 또한, 광원으로서 백라이트 또는 사이드 라이트 등을 사용하여도 좋다.
표시 소자로서 액정 소자를 사용하는 경우, 서모트로픽(thermotropic) 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 또는 반(anti)강유전성 액정 등을 사용할 수 있다. 이러한 액정 재료는, 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 또는 등방상 등을 나타낸다.
또는, 횡전계 방식을 채용하는 경우, 배향막이 불필요한 블루상(blue phase)을 나타내는 액정을 사용하여도 좋다. 블루상은, 콜레스테릭 액정의 온도가 상승되면서 콜레스테릭상이 등방상으로 전이하기 직전에 발현하는, 액정상 중 하나이다. 블루상은 좁은 온도 범위에서만 나타나기 때문에, 온도 범위를 향상시키기 위하여, 수 중량% 이상의 키랄제를 혼합한 액정 조성물을 액정층에 사용한다. 블루상을 나타내는 액정, 및 키랄제를 포함하는 액정 조성물은 응답 시간이 짧고, 광학적 등방성을 갖고, 이에 의하여 배향 처리가 불필요하게 된다. 배향막을 제공할 필요가 없기 때문에 러빙 처리가 필요하지 않고, 이에 따라 러빙 처리에 기인하는 정전기 방전 대미지를 방지할 수 있고, 제작 공정에서의 액정 표시 장치의 불량 및 대미지를 감소시킬 수 있다. 또한, 블루상을 나타내는 액정 재료는 시야각 의존성이 작다.
표시 소자로서 액정 소자를 사용하는 경우, TN(twisted nematic) 모드, IPS(in-plane-switching) 모드, FFS(fringe field switching) 모드, ASM(axially symmetric aligned micro-cell) 모드, OCB(optical compensated birefringence) 모드, FLC(ferroelectric liquid crystal) 모드, 또는 AFLC(antiferroelectric liquid crystal) 모드 등을 사용할 수 있다.
또한, 수직 배향(VA: vertical alignment) 모드를 이용한 투과형 액정 표시 장치 등의 노멀리 블랙형 액정 표시 장치도 사용하여도 좋다. 수직 배향 모드에는 몇 가지 예가 있고, 예를 들어 멀티-도메인 수직 배향(MVA) 모드, 패턴 수직 배향(PVA) 모드, 또는 ASV 모드 등을 채용할 수 있다.
[발광 소자를 포함하는 표시 장치]
도 59에 도시된 표시 장치(700)는 발광 소자(782)를 포함한다. 발광 소자(782)는 도전막(772), EL층(786), 및 도전막(788)을 포함한다. 도 59에 나타낸 표시 장치(700)는 발광 소자(782)에 포함되는 EL층(786)으로부터의 발광에 의하여, 화상을 표시할 수 있다. 또한, EL층(786)은 유기 화합물, 또는 퀀텀닷 등의 무기 화합물을 포함한다.
유기 화합물에 사용할 수 있는 재료의 예에는 형광 재료 및 인광 재료가 포함된다. 퀀텀닷에 사용할 수 있는 재료의 예에는 콜로이드상 퀀텀닷 재료, 합금형 퀀텀닷 재료, 코어 셸형 퀀텀닷 재료, 및 코어형 퀀텀닷 재료가 포함된다. 12족 및 16족에 속하는 원소, 13족 및 15족에 속하는 원소, 또는 14족 및 16족에 속하는 원소를 포함하는 퀀텀닷을 사용하여도 좋다. 또는, 카드뮴(Cd), 셀레늄(Se), 아연(Zn), 황(S), 인(P), 인듐(In), 텔루륨(Te), 납(Pb), 갈륨(Ga), 비소(As), 또는 알루미늄(Al) 등의 원소를 포함하는 퀀텀닷 재료를 사용하여도 좋다.
EL층(786)은, 증착법(진공 증착법을 포함함), 액적 토출법(잉크젯법이라고도 함), 코팅법, 또는 그라비어 인쇄법 등의 방법에 의하여 상술한 유기 화합물 및 무기 화합물을 사용하여 형성할 수 있다. EL층(786)에는 저분자 재료, 중분자 재료(올리고머 및 덴드리머를 포함함), 또는 고분자 재료가 포함되어도 좋다.
여기서, 액적 토출법에 의하여 EL층(786)을 형성하는 방법에 대하여 도 60의 (A) 내지 (D)를 참조하여 설명한다. 도 60의 (A) 내지 (C)는 EL층(786)을 형성하는 방법을 도시한 단면도이다.
먼저, 평탄화 절연막(770) 위에 도전막(772)이 형성되고, 도전막(772)의 일부를 덮도록 절연막(730)이 형성된다(도 60의 (A) 참조).
다음으로, 절연막(730)의 개구인 도전막(772)의 노출된 부분에, 액적 토출 장치(783)로부터 액적(784)을 토출하여, 조성물을 포함하는 층(785)을 형성한다. 액적(784)은 용매를 포함하는 조성물이고, 도전막(772) 위에 부착된다(도 60의 (B) 참조).
또한, 액적(784)의 토출 방법은 감압하에서 수행되어도 좋다.
그리고, 조성물을 포함하는 층(785)에서 용매를 제거하고, 그 층을 고체화함으로써 EL층(786)을 형성한다(도 60의 (C) 참조).
용매를 건조 또는 가열에 의하여 제거하여도 좋다.
다음으로, EL층(786) 위에 도전막(788)을 형성하여, 발광 소자(782)를 형성한다(도 60의 (D) 참조).
상술한 바와 같이 액적 토출법에 의하여 EL층(786)을 형성하면, 조성물을 선택적으로 토출할 수 있고, 이에 따라 재료의 손실을 저감할 수 있다. 또한, 성형을 위한 리소그래피 공정 등이 필요하지 않으므로 공정을 간략화할 수 있고, 저비용화를 실현할 수 있다.
상술한 액적 토출법은 조성물의 토출구를 갖춘 노즐을 포함하는 수단, 또는 하나 또는 복수의 노즐을 갖는 헤드 등의 액적 토출 수단의 총칭이다.
다음으로, 액적 토출법에 사용하는 액적 토출 장치에 대하여 도 61을 참조하여 설명한다. 도 61은 액적 토출 장치(1400)를 도시한 개념도이다.
액적 토출 장치(1400)는 액적 토출 수단(1403)을 포함한다. 또한, 액적 토출 수단(1403)은 헤드(1405) 및 헤드(1412)를 구비한다.
헤드(1405 및 1412)는 제어 수단(1407)에 접속되고, 이 제어 수단(1407)이 컴퓨터(1410)로 제어되어, 미리 프로그램된 패턴을 묘화할 수 있다.
묘화는 예를 들어, 기판(1402) 위에 형성되는 마커(1411)에 기초한 타이밍에 수행하여도 좋다. 또는, 기판(1402)의 외단부에 기초하여 기준점을 결정하여도 좋다. 여기서는, 촬상 수단(1404)에 의하여 마커(1411)를 검출하고, 화상 처리 수단(1409)에 의하여 디지털 신호로 변환한다. 그리고, 디지털 신호를 컴퓨터(1410)로 인식한 다음, 제어 신호를 생성하고 제어 수단(1407)으로 전송한다.
촬상 수단(1404)으로서는 전하 결합 소자(CCD) 또는 상보형 금속 산화물 반도체(CMOS)를 사용한 이미지 센서 등을 사용할 수 있다. 기판(1402) 위에 형성될 패턴의 데이터는 기억 매체(1408)에 저장되어 있고, 이 데이터에 기초하여 제어 신호가 제어 수단(1407)으로 전송됨으로써, 액적 토출 수단(1403)의 헤드(1405 및 1412)가 각각 독립적으로 제어될 수 있다. 헤드(1405 및 1412)에는, 각각 배관을 통하여 재료 공급원(1413 및 1414)으로부터 토출될 재료가 공급된다.
헤드(1405) 내부에는, 액체 재료로 충전될 점선(1406)으로 나타내는 공간과, 토출구인 노즐이 제공되어 있다. 나타내지 않았지만, 헤드(1412)의 내부 구조는 헤드(1405)와 비슷하다. 헤드(1405 및 1412)의 노즐 크기가 서로 상이하면, 상이한 폭을 갖는 상이한 재료를 동시에 토출할 수 있다. 각 헤드는 복수의 발광 재료를 토출하고 묘화할 수 있다. 넓은 영역에 묘화하는 경우에는, 스루풋을 향상시키기 위한 복수의 노즐로부터 같은 재료를 동시에 토출하여 묘화할 수 있다. 대형 기판을 사용하는 경우, 헤드(1405 및 1412)는 도 61에서 화살표 X, Y, 및 Z로 나타낸 방향으로 기판을 자유로이 주사할 수 있고, 패턴을 묘화하는 영역을 자유로이 설정할 수 있다. 따라서, 복수의 같은 패턴을 하나의 기판 위에 묘화할 수 있다.
또한, 조성물을 토출하는 단계는 감압하에서 수행하여도 좋다. 또한, 조성물을 토출할 때에 기판을 가열하여도 좋다. 조성물을 토출한 후, 건조 및 베이킹 중 한쪽 또는 양쪽 모두를 수행한다. 건조와 베이킹은 둘 다 가열 처리이지만, 목적, 온도, 및 시간이 상이하다. 건조 및 베이킹의 단계는 상압하 또는 감압하에서 레이저 조사, RTA(rapid thermal annealing), 또는 가열로를 사용한 가열 등에 의하여 수행한다. 또한, 이 가열 처리의 타이밍 및 이 가열 처리의 횟수는 특별히 한정되지 않는다. 건조 및 베이킹의 단계의 각각을 양호하게 수행하기 위한 온도는 기판의 재료 및 조성물의 성질에 의존한다.
상술한 식으로, 액적 토출 장치를 사용하여 EL층(786)을 형성할 수 있다.
도 59에 나타낸 표시 장치(700)에 대하여 다시 설명한다.
도 59에서의 표시 장치(700)에서는, 평탄화 절연막(770) 및 도전막(772) 위에 절연막(730)이 제공되어 있다. 절연막(730)은 도전막(772)의 일부를 덮는다. 또한, 발광 소자(782)는 톱 이미션 구조를 갖는다. 따라서, 도전막(788)은 투광성을 가지며, EL층(786)으로부터 방출되는 광을 투과시킨다. 본 실시형태에서는 톱 이미션 구조를 예시하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 광이 도전막(772) 측으로 방출되는 보텀 이미션 구조, 또는 광이 도전막(772) 측과 도전막(788) 측의 양쪽으로 방출되는 듀얼 이미션 구조를 채용하여도 좋다.
착색막(736)은 발광 소자(782)와 중첩되도록 제공되고, 차광막(738)은 절연막(730)과 중첩되고 리드 배선부(711) 및 소스 드라이버 회로부(704)에 포함되도록 제공된다. 착색막(736) 및 차광막(738)은 절연막(734)으로 덮인다. 발광 소자(782)와 절연막(734) 사이의 공간은 밀봉막(732)으로 채워진다. 도 59에서의 표시 장치(700)로서, 착색막(736)을 갖는 구조를 설명하였지만, 구조는 이에 한정되지 않는다. 구분 착색 방법(separate coloring method)에 의하여 EL층(786)을 형성하는 경우, 착색막(736)을 반드시 제공할 필요는 없다.
[입출력 장치가 제공된 표시 장치의 구조예]
도 58 및 도 59에 도시된 표시 장치(700)에는 입출력 장치를 제공하여도 좋다. 입출력 장치의 예로서는, 터치 패널 등을 들 수 있다.
도 62는 도 58에 나타낸 표시 장치(700)가 터치 패널(791)을 포함하는 구조를 도시한 것이다. 도 63은 도 59에 나타낸 표시 장치(700)가 터치 패널(791)을 포함하는 구조를 도시한 것이다.
도 62는 도 58에 도시된 표시 장치(700)에 터치 패널(791)이 제공된 구조의 단면도이다. 도 63은 도 59에 도시된 표시 장치(700)에 터치 패널(791)이 제공된 구조의 단면도이다.
먼저, 도 62 및 도 63에 도시된 터치 패널(791)에 대하여 아래에서 설명한다.
도 62 및 도 63에 도시된 터치 패널(791)은 기판(705)과 착색막(736) 사이에 제공되는 인셀 터치 패널이다. 터치 패널(791)은 차광막(738) 및 착색막(736)을 형성하기 전에 기판(705) 측에 형성한다.
터치 패널(791)은 차광막(738), 절연막(792), 전극(793), 전극(794), 절연막(795), 전극(796), 및 절연막(797)을 포함한다. 예를 들어, 손가락 또는 스타일러스 등의 물체가 근접할 때, 전극(793)과 전극(794)의 상호 용량의 변화를 검지할 수 있다.
도 62 및 도 63에 도시된 트랜지스터(750)의 상부에는, 전극(793)이 전극(794)과 교차되는 부분을 도시하였다. 절연막(795)의 개구를 통하여, 전극(794)이 개재되는 2개의 전극(793)에 전극(796)이 전기적으로 접속되어 있다. 또한, 전극(796)이 제공된 영역이 화소부(702)에 제공되는 구조를 예로서 도 62 및 도 63에 도시하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 전극(796)이 제공된 영역을 소스 드라이버 회로부(704)에 제공하여도 좋다.
전극(793 및 794)은 차광막(738)과 중첩되는 영역에 제공된다. 도 62에 도시된 바와 같이, 전극(793)은 발광 소자(782)와 중첩되지 않는 것이 바람직하다. 도 63에 도시된 바와 같이, 전극(793)은 액정 소자(775)와 중첩되지 않는 것이 바람직하다. 바꿔 말하면, 전극(793)은 발광 소자(782) 및 액정 소자(775)와 중첩되는 영역에 개구를 갖는다. 즉, 전극(793)은 메시 형상을 갖는다. 이 구조로 하면, 전극(793)은 발광 소자(782)로부터 방출되는 광을 차단하지 않는다. 또는, 전극(793)은 액정 소자(775)를 투과하는 광을 차단하지 않는 구조를 가질 수 있다. 따라서, 터치 패널(791)을 배치하더라도 휘도가 저감되기 어렵기 때문에, 시인성이 높고 소비전력이 낮은 표시 장치를 달성할 수 있다. 또한, 전극(794)은 비슷한 구조를 가질 수 있다.
또한, 전극(793 및 794)이 발광 소자(782)와 중첩되지 않기 때문에, 가시광 투과율이 낮은 금속 재료를 사용하여 전극(793 및 794)을 형성할 수 있다. 전극(793) 및 전극(794)이 액정 소자(775)와 중첩되지 않는 경우, 전극(793) 및 전극(794)에는 가시광에 대한 투과율이 낮은 금속 재료를 사용할 수 있다.
따라서, 가시광 투과율이 높은 산화물 재료를 사용한 전극과 비교하여, 전극(793 및 794)의 저항을 저감시킬 수 있어, 터치 패널의 감도를 높일 수 있다.
예를 들어, 전극(793, 794, 및 796)에는 도전성 나노와이어를 사용하여도 좋다. 이 나노와이어는 직경의 평균이 1nm 이상 100nm 이하, 바람직하게는 5nm 이상 50nm 이하, 더 바람직하게는 5nm 이상 25nm 이하일 수 있다. 상기 나노와이어로서는, 카본 나노튜브, 또는 Ag 나노와이어, Cu 나노와이어, 또는 Al 나노와이어 등의 금속 나노와이어를 사용할 수 있다. 예를 들어, 전극(664, 665, 및 667) 중 어느 하나 또는 모두에 Ag 나노와이어를 사용하는 경우, 가시광의 투과율을 89% 이상으로 할 수 있고, 시트 저항률을 40Ω/square 이상 100Ω/square 이하로 할 수 있다.
도 62 및 도 63에는 인셀 터치 패널의 구조를 도시하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 표시 장치(700) 위에 형성되는 터치 패널(온셀 터치 패널) 또는 표시 장치(700)에 접합되는 터치 패널(아웃셀 터치 패널)을 사용하여도 좋다.
이러한 식으로, 본 발명의 일 형태에 따른 표시 장치는 다양한 형태의 터치 패널과 조합될 수 있다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는, 본 발명의 일 형태에 따른 반도체 장치의 예를 설명한다. 본 실시형태의 트랜지스터는 소형화에 적합하다.
도 64의 (A) 내지 (C)는 트랜지스터(200)의 상면을 도시한 것이다. 도 64의 (A)는 트랜지스터(200)의 상면을 도시한 것이다. 도면의 명료화를 위하여, 도 64의 (A)에서는 일부의 막을 생략하였다. 도 64의 (B)는 도 64의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 64의 (C)는 도 64의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다.
트랜지스터(200)는 게이트 전극으로서 기능하는 도전체(205)(도전체(205a) 및 도전체(205b)) 및 도전체(260)(도전체(260a) 및 도전체(260b)); 게이트 절연층으로서 기능하는 절연체(220), 절연체(222), 절연체(224), 및 절연체(250); 채널이 형성되는 영역을 포함하는 산화물 반도체(230)(산화물 반도체(230a), 산화물 반도체(230b), 및 산화물 반도체(230c)); 소스 및 드레인 중 한쪽으로서 기능하는 도전체(240a); 소스 및 드레인 중 다른 쪽으로서 기능하는 도전체(240b); 및 과잉 산소를 포함하는 절연체(280)를 포함한다.
산화물 반도체(230)는 산화물 반도체(230a), 산화물 반도체(230a) 위의 산화물 반도체(230b), 및 산화물 반도체(230b) 위의 산화물 반도체(230c)를 포함한다. 트랜지스터(200)를 온으로 하면, 주로 산화물 반도체(230b)에 전류가 흐른다(채널이 형성됨). 산화물 반도체(230b)와 산화물 반도체(230a 및 230c)의 계면 근방(혼합 영역인 경우도 있음)의 영역을 통하여 전류가 흐르는 경우가 있지만, 산화물 반도체(230a 및 230c)는 그 외의 영역에서 절연체로서 기능한다.
도 64의 (A) 내지 (C)에는, 게이트 전극으로서 기능하는 도전체(260)가 도전체(260a) 및 도전체(260b)를 포함하는 적층 구조를 도시하였다. 절연체(270)는 게이트 전극으로서 기능하는 도전체(260) 위에 제공되어 있다.
도전체(205)는 몰리브데넘, 타이타늄, 탄탈럼, 텅스텐, 알루미늄, 구리, 크로뮴, 네오디뮴, 및 스칸듐에서 선택된 원소를 포함하는 금속막; 또는 상술한 원소 중 어느 것을 그 성분으로서 포함하는 금속 질화막(예를 들어, 질화 타이타늄막, 질화 몰리브데넘막, 또는 질화 텅스텐막) 등을 사용하여 형성된다. 또는, 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 또는 산화 실리콘이 첨가된 인듐 주석 산화물 등의 도전성 재료를 사용할 수도 있다.
예를 들어, 수소에 대한 배리어성을 갖는 도전체, 예를 들어, 도전체(205a)로서 질화 탄탈럼을 사용하고, 도전체(205b)로서 도전성이 높은 텅스텐을 그 위에 적층할 수 있다. 이 재료의 조합을 사용하면 배선의 도전성을 지키면서 산화물 반도체(230)로의 수소의 확산을 방지할 수 있다. 도 64의 (A) 및 (B)에는 도전체(205a)와 도전체(205b)의 2층 구조를 나타내었지만, 도전체(205)의 구조는 이에 한정되지 않고, 단층 구조 또는 3층 이상의 적층 구조를 사용하여도 좋다.
절연체(220 및 224)는 각각 산화 실리콘막 또는 산화 질화 실리콘막 등, 산소를 포함하는 절연체인 것이 바람직하다. 특히, 절연체(224)는 과잉 산소를 포함하는(화학량론적 조성보다 과잉으로 산소를 포함함) 절연체인 것이 바람직하다. 과잉 산소를 포함하는 이러한 절연체를 트랜지스터(200)의 산화물과 접촉하여 제공하면, 산화물 내의 산소 결손을 보상할 수 있다. 또한, 절연체(220 및 224)가 같은 재료로 형성될 필요는 없다.
절연체(222)는, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등의 high-k 재료를 포함하는 절연체를 사용하여 형성되는 단층 구조 또는 적층 구조를 갖는 것이 바람직하다. 예를 들어, 이 절연체에 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 또는 산화 지르코늄을 첨가하여도 좋다. 이 절연체에 질화 처리를 실시하여도 좋다. 이 절연체 위에 산화 실리콘, 산화 질화 실리콘, 또는 질화 실리콘의 층을 적층하여도 좋다.
또한, 절연체(222)가 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 적층은 반드시 같은 재료로 형성될 필요는 없고, 다른 재료로 형성되어도 좋다.
high-k 재료를 포함하는 절연체(222)를 절연체(220)와 절연체(224) 사이에 제공하는 경우, 특정한 조건하에서 전자가 절연체(222)에 트랩되고, 문턱 전압이 증대될 수 있다. 이 결과, 절연체(222)가 음으로 대전되는 경우가 있다.
예를 들어, 절연체(220) 및 절연체(224)를 산화 실리콘을 사용하여 형성하고, 절연체(222)를 산화 하프늄, 산화 알루미늄, 또는 산화 탄탈럼 등 전자 트랩 준위가 많은 재료를 사용하여 형성하는 경우, 반도체 장치의 동작 온도 또는 보관 온도보다 높은 온도(예를 들어, 125℃ 이상 450℃ 이하, 대표적으로는 150℃ 이상 300℃ 이하)에서, 도전체(205)의 전위가 소스 전극 및 드레인 전극의 전위보다 높은 상태를 10밀리초 이상, 대표적으로는 1분 이상 유지한다. 이로써, 트랜지스터(200)의 산화물로부터 도전체(205)로 전자가 이동한다. 이때, 이동하는 전자의 일부가 절연체(222)의 전자 트랩 준위에 의하여 트랩된다.
필요한 양의 전자가 절연체(222)의 전자 트랩 준위에 의하여 트랩된 트랜지스터에서는, 문턱 전압이 양의 방향으로 변동된다. 도전체(205)의 전압을 제어함으로써, 트랩될 전자량을 제어할 수 있어, 문턱 전압을 제어할 수 있다. 이 구조를 갖는 트랜지스터(200)는, 게이트 전압이 0V일 때도 비도통 상태(오프 상태라고도 함)에 있는 노멀리 오프 트랜지스터이다.
전자를 트랩하기 위한 처리를 트랜지스터의 제작 공정에서 수행하여도 좋다. 예를 들어, 이 처리는 트랜지스터의 소스 도전체 또는 드레인 도전체에 접속되는 도전체의 형성 후, 전(前)공정(웨이퍼 처리) 후, 웨이퍼 다이싱 단계 후, 또는 패키징 후 등, 공장 출하 전의 어느 단계에서 수행하는 것이 바람직하다.
절연체(220), 절연체(222), 및 절연체(224)의 두께를 적절히 조정함으로써, 문턱 전압을 제어할 수 있다. 오프 상태에서의 누설 전류가 낮은 트랜지스터를 제공할 수 있다. 전기 특성이 안정적인 트랜지스터를 제공할 수 있다. 온 상태 전류가 높은 트랜지스터를 제공할 수 있다. 서브스레시홀드 스윙값이 작은 트랜지스터를 제공할 수 있다. 신뢰성이 높은 트랜지스터를 제공할 수 있다.
산화물 반도체(230a), 산화물 반도체(230b), 및 산화물 반도체(230c)는 In-M-Zn 산화물(M은 Al, Ga, Y, 또는 Sn) 등의 금속 산화물을 사용하여 형성된다. 산화물 반도체(230)로서 In-Ga 산화물 또는 In-Zn 산화물을 사용하여도 좋다.
절연체(250)는, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산연(PZT), 타이타늄산 스트론튬(SrTiO3), 및 (Ba,Sr)TiO3(BST) 등의 high-k 재료를 포함하는 절연체 중 하나 이상을 사용한 단층 구조 또는 적층 구조를 가질 수 있다. 예를 들어, 이 절연체에 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 또는 산화 지르코늄을 첨가하여도 좋다. 이 절연체에 질화 처리를 실시하여도 좋다. 이 절연체 위에 산화 실리콘, 산화 질화 실리콘, 또는 질화 실리콘의 층을 적층하여도 좋다.
절연체(250)로서는, 절연체(224)와 같이, 화학량론적 조성을 초과하여 산소를 포함하는 산화 절연체를 사용하는 것이 바람직하다. 이러한 과잉 산소를 포함하는 절연체를 산화물 반도체(230)와 접촉하여 제공하면, 산화물 반도체(230)의 산소 결손을 저감시킬 수 있다.
절연체(250)로서는, 산소 및 수소에 대하여 배리어성을 갖는, 산화 알루미늄, 산화 질화 알루미늄, 산화 갈륨, 산화 질화 갈륨, 산화 이트륨, 산화 질화 이트륨, 산화 하프늄, 산화 질화 하프늄, 또는 질화 실리콘 등으로 형성된 절연막을 사용할 수 있다. 이러한 재료로 형성된 절연체는, 산화물 반도체(230)로부터의 산소의 방출 또는 외부로부터 수소 등의 불순물이 들어가는 것을 방지하는 층으로서 기능한다.
또한, 절연체(250)는 절연체(220), 절연체(222), 및 절연체(224)와 비슷한 적층 구조를 가져도 좋다. 전자 트랩 준위에 의하여 필요한 양의 전자가 트랩된 절연체를 절연체(250)가 포함하면, 트랜지스터(200)의 문턱 전압이 양의 방향으로 변동될 수 있다. 이 구조를 갖는 트랜지스터(200)는 게이트 전압이 0V일 때도 비도통 상태(오프 상태라고도 함)인 노멀리 오프 트랜지스터이다.
도 64의 (A) 및 (B)에 도시된 반도체 장치에서는, 절연체(250)에 더하여, 배리어막을 산화물 반도체(230)와 도전체(260) 사이에 제공하여도 좋다. 산화물 반도체(230c)는 배리어성을 가져도 좋다.
예를 들어, 과잉 산소를 포함하는 절연막을 산화물 반도체(230)와 접촉하여 제공하고 배리어막으로 덮음으로써, 산화물의 조성을 화학량론적 조성과 거의 같게 하거나, 화학량론적 조성보다 산소를 더 포함하는 과포화 상태로 할 수 있다. 수소 등의 불순물이 산화물 반도체(230)로 들어가는 것을 방지할 수도 있다.
한 쌍의 도전체(240a) 및 도전체(240b) 중 한쪽은 소스 전극으로서 기능하고, 다른 쪽은 드레인 전극으로서 기능한다.
알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속, 또는 상기 금속 중 어느 것을 주성분으로서 포함하는 합금을 도전체(240a 및 240b) 각각에 사용할 수 있다. 도면에는 단층 구조를 나타내었지만, 2층 이상의 적층 구조를 사용하여도 좋다.
예를 들어, 타이타늄막과 알루미늄막을 적층하여도 좋다. 다른 예에는, 알루미늄막을 텅스텐막 위에 적층하는 2층 구조, 구리막을 구리-마그네슘-알루미늄 합금막 위에 적층하는 2층 구조, 구리막을 타이타늄막 위에 적층하는 2층 구조, 및 구리막을 텅스텐막 위에 적층하는 2층 구조가 포함된다.
다른 예에는, 타이타늄막 또는 질화 타이타늄막을 형성하고, 이 타이타늄막 또는 질화 타이타늄막 위에 알루미늄막 또는 구리막을 적층하고, 이 알루미늄막 또는 구리막 위에 타이타늄막 또는 질화 타이타늄막을 형성하는 3층 구조; 및 몰리브데넘막 또는 질화 몰리브데넘막을 형성하고, 이 몰리브데넘막 또는 질화 몰리브데넘막 위에 알루미늄막 또는 구리막을 적층하고, 이 알루미늄막 또는 구리막 위에 몰리브데넘막 또는 질화 몰리브데넘막을 형성하는 3층 구조가 포함된다. 또한, 산화 인듐, 산화 주석, 또는 산화 아연을 포함하는 투명 도전 재료를 사용하여도 좋다.
게이트 전극으로서 기능하는 도전체(260)는 예를 들어, 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 및 텅스텐에서 선택된 금속, 이들 금속 중 어느 것을 그 주성분으로서 포함하는 합금, 또는 이들 금속 중 어느 것을 조합하여 포함하는 합금 등을 사용하여 형성할 수 있다. 또한, 망가니즈 및 지르코늄 중 한쪽 또는 양쪽 모두를 사용하여도 좋다. 또는, 인 등의 불순물 원소가 도핑된 다결정 실리콘으로 대표되는 반도체, 또는 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다.
예를 들어, 타이타늄막을 알루미늄막 위에 적층한 2층 구조로 한다. 다른 예에는, 질화 타이타늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층하는 2층 구조, 그리고 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층하는 2층 구조가 포함된다.
다른 예에는, 타이타늄막을 형성하고, 이 타이타늄막 위에 알루미늄막을 적층하고, 이 알루미늄막 위에 타이타늄막을 형성하는 3층 구조가 포함된다. 또는, 알루미늄과, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 및 스칸듐에서 선택되는 하나 이상의 원소를 포함하는 합금막 또는 질화막을 사용하여도 좋다.
도전체(260)는 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 또는 산화 실리콘이 첨가된 인듐 주석 산화물 등의 투광성 도전 재료를 사용하여 형성될 수도 있다. 상술한 투광성 도전 재료 및 상술한 금속을 사용하여 형성된 적층 구조를 가질 수도 있다.
도전체(260a)는 열 CVD법, MOCVD법, 및 ALD법에 의하여 형성된다. 특히, 도전체(260a)는 ALD법에 의하여 형성되는 것이 바람직하다. ALD법 등을 사용하여 절연체(250)에 대한 플라스마 대미지를 저감시킬 수 있다. 또한, ALD법은 피복성을 향상시킬 수 있어 바람직하다. 따라서, 신뢰성이 높은 트랜지스터(200)를 제공할 수 있다.
도전체(260b)는 탄탈럼, 텅스텐, 구리, 또는 알루미늄 등 도전성이 높은 재료에 의하여 형성된다.
절연체(270)는 도전체(260)를 덮도록 제공되어도 좋다. 산소가 방출되는 산화물 재료를 사용하여 절연체(280)를 형성하는 경우, 방출된 산소에 의하여 도전체(260)가 산화되는 것을 방지하기 위하여, 산소에 대하여 배리어성을 갖는 물질을 사용하여 절연체(270)를 형성한다.
예를 들어, 산화 알루미늄 등의 금속 산화물을 사용하여 절연체(270)를 형성할 수 있다. 절연체(270)는 도전체(260)의 산화가 방지되는 두께로 형성한다. 예를 들어, 절연체(270)의 두께는 1nm 이상 10nm 이하, 바람직하게는 3nm 이상 7nm 이하로 한다.
따라서, 도전체(260)의 산화를 방지할 수 있고, 절연체(280)로부터 방출된 산소를 산화물 반도체(230)에 효율적으로 공급할 수 있다.
트랜지스터(200) 위에 절연체(280)를 제공한다. 절연체(280)는 화학량론적 조성을 초과하여 산소를 포함하는 산화물을 포함하는 것이 바람직하다. 즉, 절연체(280)에는, 화학량론적 조성을 초과하여 산소를 포함하는 영역(이후, 과잉 산소 영역이라고도 함)을 형성하는 것이 바람직하다. 특히, 트랜지스터(200)에 산화물 반도체를 사용하는 경우, 과잉 산소 영역을 포함하는 절연체를 트랜지스터(200)의 근방의 층간막 등으로서 제공함으로써, 트랜지스터(200)의 산소 결손이 저감되어, 신뢰성을 향상시킬 수 있다.
과잉 산소 영역을 포함하는 절연체로서는, 구체적으로 가열에 의하여 산소의 일부가 방출되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소의 일부가 방출되는 산화물은, TDS 분석에 있어서 산소 원자로 환산한 산소의 방출량이 1.0×1018atoms/cm3 이상, 바람직하게는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한, TDS 분석 중의 막의 표면 온도는 바람직하게는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 500℃ 이하이다.
예를 들어, 이러한 재료로서는, 산화 실리콘 또는 산화 질화 실리콘을 포함하는 재료를 사용하는 것이 바람직하다. 또는, 금속 산화물을 사용할 수 있다. 또한, 본 명세서에서, 산화 질화 실리콘이란 질소보다 높은 비율로 산소를 포함하는 재료를 말하고, 질화 산화 실리콘이란 산소보다 높은 비율로 질소를 포함하는 재료를 말한다.
트랜지스터(200)를 덮는 절연체(280)는, 그 아래의 거칠기를 덮는 평탄화막으로서 기능하여도 좋다.
[적용예]
조성이 상이한 트랜지스터를 적층하는 예를 아래에서 설명한다.
도 65에 나타낸 반도체 장치는 트랜지스터(400), 트랜지스터(200), 및 용량 소자(410)를 포함한다.
트랜지스터(200)는 산화물 반도체를 포함하는 반도체층에 채널이 형성되는 트랜지스터이다. 트랜지스터(200)의 오프 상태 전류가 작기 때문에, 이 트랜지스터(200)를 반도체 장치(기억 장치)에 사용함으로써, 저장된 데이터를 오랫동안 유지할 수 있다. 바꿔 말하면, 리프레시 동작을 필요하지 않거나 리프레시 동작의 빈도가 매우 낮은 반도체 장치(기억 장치)를 얻을 수 있어, 소비전력이 충분히 저감된다.
도 65에 나타낸 바와 같이, 반도체 장치는 트랜지스터(400), 트랜지스터(200), 및 용량 소자(410)를 포함한다. 트랜지스터(200)는 트랜지스터(400) 위에 제공되고, 용량 소자(410)는 트랜지스터(400) 및 트랜지스터(200) 위에 제공된다.
트랜지스터(400)는 기판(401) 위에 제공되고, 도전체(406), 절연체(404), 기판(401)의 일부인 반도체 영역(402), 및 소스 영역 및 드레인 영역으로서 기능하는 저저항 영역(408a 및 408b)을 포함한다.
트랜지스터(400)는 p채널 트랜지스터이어도 좋고 n채널 트랜지스터이어도 좋다.
반도체 영역(402)의 채널이 형성되는 영역, 그 근방의 영역, 및 소스 영역 및 드레인 영역으로서 기능하는 저저항 영역들(408a 및 408b) 등은, 실리콘계 반도체 등의 반도체를 포함하는 것이 바람직하고, 단결정 실리콘을 포함하는 것이 더 바람직하다. 또는, 저마늄(Ge), 실리콘 저마늄(SiGe), 갈륨 비소(GaAs), 또는 갈륨 알루미늄 비소(GaAlAs) 등을 포함하는 재료가 포함되어도 좋다. 결정 격자에 응력을 가하여 격자 간격을 변화시킴으로써 유효 질량이 제어되는 실리콘이 포함되어도 좋다. 또는, 트랜지스터(400)는 GaAs 및 GaAlAs 등을 갖는 HEMT(high-electron-mobility transistor)이어도 좋다.
저저항 영역들(408a 및 408b)은, 반도체 영역(402)에 사용되는 반도체 재료에 더하여, 비소 또는 인 등 n형 도전성을 부여하는 원소, 또는 붕소 등 p형 도전성을 부여하는 원소를 포함한다.
게이트 전극으로서 기능하는 도전체(406)는 비소 또는 인 등 n형 도전성을 부여하는 원소, 또는 붕소 등 p형 도전성을 부여하는 원소를 포함하는 실리콘 등의 반도체 재료, 또는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용하여 형성될 수 있다.
또한, 도전체의 재료는 일함수를 정함으로써, 문턱 전압을 조정할 수 있다. 구체적으로는, 도전체로서 질화 타이타늄 또는 질화 탄탈럼 등을 사용하는 것이 바람직하다. 또한, 도전체의 도전성 및 매립성을 확보하기 위하여, 도전체로서 텅스텐 및 알루미늄 등의 금속 재료의 적층을 사용하는 것이 바람직하다. 특히, 내열성의 면에서 텅스텐이 바람직하다.
또한, 도 65에 나타낸 트랜지스터(400)는 일례일 뿐이고, 거기에 나타낸 구조에 한정되지 않고, 회로 구성 또는 구동 방법에 따라 적절한 트랜지스터를 사용할 수 있다.
절연체(420), 절연체(422), 절연체(424), 및 절연체(426)는 순차적으로 적층되고, 트랜지스터(400)를 덮는다.
절연체(420), 절연체(422), 절연체(424), 및 절연체(426)로서는, 예를 들어, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 질화 알루미늄, 질화 산화 알루미늄, 또는 질화 알루미늄을 사용할 수 있다.
절연체(422)는, 절연체(422) 아래에 놓인 트랜지스터(400) 등에 의하여 생긴 단차를 없애는 평탄화막으로서 기능한다. 절연체(422)의 상면은 평탄화의 수준을 높이기 위하여 CMP(chemical mechanical polishing)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
절연체(424)는, 예를 들어, 기판(401) 또는 트랜지스터(400) 등으로부터 트랜지스터(200)가 형성되는 영역으로 수소 또는 불순물이 확산되는 것을 방지하는 배리어성을 갖는 막을 사용하여 형성되는 것이 바람직하다.
수소에 대한 배리어성을 갖는 막의 예로서는, CVD법에 의하여 형성한 질화 실리콘을 들 수 있다. 트랜지스터(200) 등 산화물 반도체를 포함하는 반도체 소자로 수소가 확산됨으로써, 이 반도체 소자의 특성이 열화되는 경우가 있다. 따라서, 트랜지스터(200)와 트랜지스터(400) 사이에 수소의 확산을 방지하는 막을 제공하는 것이 바람직하다. 구체적으로, 수소의 확산을 방지하는 막은, 수소가 방출되기 어려운 막이다.
수소의 방출량은 예를 들어, TDS(thermal desorption spectroscopy)에 의하여 측정할 수 있다. 예를 들어, 절연체(424)의 면적당 수소 원자로 환산된 절연체(424)로부터의 수소의 방출량은 50℃에서 500℃의 범위에 있어서 TDS 분석에서 10×1015atoms/cm2 이하, 바람직하게는 5×1015atoms/cm2 이하이다.
또한, 절연체(426)의 유전율은 절연체(424)의 유전율보다 낮은 것이 바람직하다. 예를 들어, 절연체(426)의 비유전율은 바람직하게는 4 미만이고, 더 바람직하게는 3 미만이다. 예를 들어, 절연체(424)의 비유전율은 절연체(426)의 비유전율의 0.7배 이하가 바람직하고, 절연체(426)의 비유전율의 0.6배 이하가 더 바람직하다. 유전율이 낮은 재료를 층간막으로서 사용하는 경우, 배선들 사이의 기생 용량을 저감시킬 수 있다.
절연체(420), 절연체(422), 절연체(424), 및 절연체(426)에는 용량 소자(410) 또는 트랜지스터(200)와 전기적으로 접속되는 도전체(428) 및 도전체(430) 등이 매립되어 있다. 또한, 도전체(428) 및 도전체(430)는 각각 플러그 또는 배선으로서 기능한다. 또한, 후술하는 바와 같이, 플러그 또는 배선으로서 기능하는 도전체의 복수의 구조를 총괄하여 같은 부호로 나타내는 경우가 있다. 또한, 본 명세서 등에서는, 배선 및 배선과 전기적으로 접속되는 플러그가 하나의 구성 요소이어도 좋다. 즉, 도전체의 일부가 배선으로서 기능하고, 도전체의 일부가 플러그로서 기능하는 경우가 있다.
각 플러그 및 배선(예를 들어, 도전체(428) 및 도전체(430))의 재료로서는, 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층 구조 또는 적층 구조로 사용할 수 있다. 내열성 및 도전성의 양쪽 모두를 갖는, 텅스텐 또는 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 바람직하다. 또는, 알루미늄 또는 구리 등의 저저항 도전성 재료를 사용하는 것이 바람직하다. 저저항 도전성 재료를 사용하면 배선의 저항을 저감시킬 수 있다.
또한, 도전체(428) 및 도전체(430)는 수소에 대한 배리어성을 갖는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 갖는 도전체가, 수소에 대한 배리어성을 갖는 절연체(424)의 개구부에 형성된다. 이러한 구조에서는, 트랜지스터(400) 및 트랜지스터(200)를 배리어성을 갖는 층으로 분리할 수 있기 때문에, 트랜지스터(400)로부터 트랜지스터(200)로의 수소의 확산을 방지할 수 있다.
또한, 수소에 대한 배리어성을 갖는 도전체로서는, 예를 들어 질화 탄탈럼을 사용할 수 있다. 질화 탄탈럼과 도전성이 높은 텅스텐을 적층함으로써, 배선의 도전성을 지킨 상태로 트랜지스터(400)로부터의 수소의 확산을 방지할 수 있다. 이 경우, 수소에 대한 배리어성을 갖는 질화 탄탈럼층이, 수소에 대한 배리어성을 갖는 절연체(424)와 접촉하는 것이 바람직하다.
절연체(426) 및 도전체(430) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 65에서, 절연체(450), 절연체(452), 및 절연체(454)는 순차적으로 적층되어 있다. 절연체(450), 절연체(452), 및 절연체(454)에는 도전체(456)가 형성되어 있다. 도전체(456)는 플러그 또는 배선으로서 기능한다. 또한, 도전체(456)는 도전체(428) 및 도전체(430)를 형성하는 데 사용되는 재료와 비슷한 재료를 사용하여 형성될 수 있다.
또한, 도전체(456)는 알루미늄 또는 구리 등의 저저항 도전성 재료를 사용하여 형성되는 것이 바람직하다. 저저항 도전성 재료를 사용하면 배선의 저항을 저감시킬 수 있다. 도전체(456)로서 구리를 사용하는 경우, 구리의 확산을 억제하는 도전체와 도전체(456)를 적층시키는 것이 바람직하다. 구리의 확산을 억제하는 도전체로서는, 예를 들어 탄탈럼, 질화 탄탈럼 등의 탄탈럼을 포함하는 합금, 루테늄, 또는 루테늄을 포함하는 합금 등을 사용하는 것이 바람직하다.
또한, 절연체(450)로서는, 구리의 확산을 억제하거나 산소 및 수소에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 예를 들어, 구리의 확산을 억제하는 막으로서 질화 실리콘막을 사용할 수 있다. 따라서, 절연체(424)를 형성하는 데 사용하는 재료와 비슷한 재료를 사용하여 절연체(450)를 형성할 수 있다.
특히, 구리의 확산을 억제하는 절연체(450)의 개구와 접촉하여, 구리의 확산을 억제하는 도전체를 제공하는 것이 바람직하다. 구리는, 구리의 확산을 억제하는 도전체 위에 적층되는 것이 바람직하다. 이러한 구조에서는, 배선 주위로의 구리의 확산을 방지할 수 있다.
절연체(454) 위에는 절연체(458), 절연체(210), 절연체(212), 및 절연체(214)가 이 순서대로 적층되어 있다. 절연체(458), 절연체(210), 절연체(212), 및 절연체(214) 중 하나 또는 모두에, 구리의 확산을 억제하거나, 산소 또는 수소에 대한 배리어성을 갖는 재료를 사용하는 것이 바람직하다.
절연체(458) 및 절연체(212)는, 예를 들어, 기판(401) 또는 트랜지스터(400)가 형성되는 영역 등으로부터 트랜지스터(200)가 형성되는 영역으로 구리가 확산되는 것을 억제하는 막 또는 수소 또는 불순물이 확산되는 것을 방지하는 막을 사용하여 형성되는 것이 바람직하다. 따라서, 절연체(458) 및 절연체(212)는 절연체(424)를 형성하는 데 사용하는 재료와 비슷한 재료를 사용하여 형성할 수 있다.
절연체(210)는 절연체(420)와 비슷한 재료를 사용하여 형성될 수 있다. 예를 들어, 절연체(210)로서 산화 실리콘막 또는 산화 질화 실리콘막 등을 사용할 수 있다.
절연체(214)로서는, 예를 들어, 산화 알루미늄, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히, 산화 알루미늄은 산소와, 트랜지스터의 전기 특성을 변화시키는 수소 및 수분 등의 불순물의 투과를 방지하는 우수한 차단 효과를 갖는다. 따라서, 산화 알루미늄을 사용하면, 트랜지스터의 제작 공정 중 및 제작 공정 후에 수소 및 수분 등의 불순물이 트랜지스터(200)에 들어가는 것을 방지할 수 있다. 또한, 트랜지스터(200)의 산화물로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 트랜지스터(200)를 위한 보호막으로서 산화 알루미늄을 사용하는 것이 적합하다.
절연체(214) 위에는 절연체(216)를 제공한다. 절연체(216)는 절연체(420)를 형성하는 데 사용하는 재료와 비슷한 재료를 사용하여 형성할 수 있다. 예를 들어, 절연체(216)로서 산화 실리콘막 또는 산화 질화 실리콘막 등을 사용할 수 있다.
절연체(458), 절연체(210), 절연체(212), 절연체(214), 및 절연체(216)에는 도전체(218), 및 트랜지스터(200)를 형성하는 도전체(205) 등이 매립되어 있다. 또한, 도전체(218)는 용량 소자(410) 또는 트랜지스터(400)와 전기적으로 접속되는 플러그 또는 배선으로서 기능한다. 도전체(218)는 도전체(428) 및 도전체(430)를 형성하는 데 사용되는 재료와 비슷한 재료를 사용하여 형성할 수 있다.
특히, 절연체(458), 절연체(212), 및 절연체(214)와 접촉하는 도전체(218)는 구리의 확산을 억제하거나, 산소, 수소, 및 물에 대한 배리어성을 갖는 도전체인 것이 바람직하다. 이 구조에서는, 구리의 확산을 억제하거나, 산소, 수소, 및 물에 대한 배리어성을 갖는 층에 의하여 트랜지스터(400)와 트랜지스터(200)를 완전히 분리할 수 있다. 바꿔 말하면, 도전체(456)로부터의 구리의 확산을 억제하고 트랜지스터(400)로부터 트랜지스터(200)로의 수소의 확산을 방지할 수 있다.
절연체(214) 위에는 트랜지스터(200) 및 절연체(280)가 제공되어 있다. 또한, 도 65에 나타낸 트랜지스터(200)는 일례일 뿐이고 거기에 나타낸 구조에 한정되지 않고, 회로 구성 또는 구동 방법에 따라 적절한 트랜지스터를 사용할 수 있다.
절연체(280) 위에는 절연체(282), 절연체(284), 및 절연체(470)가 순차적으로 적층되어 있다. 절연체(220), 절연체(222), 절연체(224), 절연체(280), 절연체(282), 절연체(284), 및 절연체(470)에는 도전체(244) 등이 매립되어 있다. 트랜지스터(200)에 포함되는 도전체(240a) 및 도전체(240b) 등의 도전체 위에는, 상층의 도전체와 접속되는 도전체(245) 등이 제공된다. 또한, 도전체(244)는 용량 소자(410), 트랜지스터(200), 또는 트랜지스터(400)와 전기적으로 접속되는 플러그 또는 배선으로서 기능한다. 도전체(244)는 도전체(428) 및 도전체(430)를 형성하는 데 사용되는 재료와 비슷한 재료를 사용하여 형성할 수 있다.
절연체(282) 및 절연체(284) 중 한쪽 또는 양쪽 모두에 산소 또는 수소에 대한 배리어성을 갖는 재료를 사용하는 것이 바람직하다. 따라서, 절연체(282)는 절연체(214)를 형성하는 데 사용되는 재료와 비슷한 재료를 사용하여 형성할 수 있다. 절연체(284)는 절연체(212)를 형성하는 데 사용되는 재료와 비슷한 재료를 사용하여 형성할 수 있다.
절연체(282)로서는, 예를 들어, 산화 알루미늄, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히, 산화 알루미늄은 산소와, 트랜지스터의 전기 특성을 변화시키는 수소 및 수분 등의 불순물의 투과를 방지하는 우수한 차단 효과를 갖는다. 따라서, 산화 알루미늄을 사용하면, 트랜지스터의 제작 공정 중 및 제작 공정 후에 수소 및 수분 등의 불순물이 트랜지스터(200)에 들어가는 것을 방지할 수 있다. 또한, 트랜지스터(200)의 산화물로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 트랜지스터(200)를 위한 보호막으로서 산화 알루미늄을 사용하는 것이 적합하다.
절연체(284)는 예를 들어, 용량 소자(410)가 형성되는 영역으로부터 트랜지스터(200)가 형성되는 영역으로, 수소 또는 불순물이 확산되는 것을 방지하는 배리어성을 갖는 막을 사용하여 형성되는 것이 바람직하다. 따라서, 절연체(284)는 절연체(424)를 형성하는 데 사용되는 재료와 비슷한 재료를 사용하여 형성할 수 있다.
수소에 대한 배리어성을 갖는 막의 예로서는, CVD법에 의하여 형성한 질화 실리콘을 들 수 있다. 트랜지스터(200) 등 산화물 반도체를 포함하는 반도체 소자로 수소가 확산됨으로써, 이 반도체 소자의 특성이 열화되는 경우가 있다. 따라서, 트랜지스터(200)와 트랜지스터(400) 사이에 수소의 확산을 방지하는 막을 제공하는 것이 바람직하다. 구체적으로, 수소의 확산을 방지하는 막은, 수소가 방출되기 어려운 막이다.
따라서, 구조는, 트랜지스터(200)와, 과잉 산소 영역을 포함하는 절연체(280)를 절연체(210), 절연체(212), 및 절연체(214)의 적층 구조와, 절연체(282) 및 절연체(284)의 적층 구조 사이에 배치함으로써 얻을 수 있다. 절연체(210), 절연체(212), 절연체(214), 절연체(282), 및 절연체(284)는 산소, 또는 수소 및 물 등의 불순물의 확산을 방지하는 배리어성을 갖는다.
따라서, 절연체(280) 및 트랜지스터(200)로부터 방출되는 산소가, 용량 소자(410)가 형성되는 층 또는 트랜지스터(400)가 형성되는 층으로 확산되는 것을 방지할 수 있다. 또한, 절연체(282) 위의 층 및 절연체(214) 아래의 층으로부터 트랜지스터(200)로 수소 및 물 등의 불순물이 확산되는 것을 방지할 수 있다.
즉, 절연체(280)의 과잉 산소 영역으로부터 트랜지스터(200)에서 채널이 형성되는 산화물에 산소를 효율적으로 공급할 수 있어, 산소 결손을 저감시킬 수 있다. 또한, 트랜지스터(200)에서 채널이 형성되는 산화물에서, 불순물에 의하여 산소 결손이 형성되는 것을 방지할 수 있다. 따라서, 트랜지스터(200)에서 채널이 형성되는 산화물을 결함 준위의 밀도가 낮고 특성이 안정적인 산화물 반도체로 할 수 있다. 즉, 트랜지스터(200)의 전기 특성의 변동을 방지하고 신뢰성을 향상시킬 수 있다.
절연체(470) 위에는 용량 소자(410) 및 도전체(474)가 제공되어 있다. 용량 소자(410)는 절연체(470) 위에 제공되고, 도전체(462), 절연체(480), 절연체(482), 절연체(484), 및 도전체(466)를 포함한다. 또한, 도전체(474)는 용량 소자(410), 트랜지스터(200), 또는 트랜지스터(400)와 전기적으로 접속되는 플러그 또는 배선으로서 기능한다.
도전체(462)는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용하여 형성할 수 있다. 텅스텐 또는 몰리브데넘 등, 내열성 및 도전성의 양쪽 모두를 갖는 고융점 재료를 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 바람직하다. 도전체(462)를 도전체 등의 다른 구성과 동시에 형성하는 경우에는, 저저항 금속 재료인 Cu(구리) 또는 Al(알루미늄) 등을 사용할 수 있다.
또한, 도전체(474)는 용량 소자의 전극으로서 기능하는 도전체(462)를 형성하는 데 사용되는 재료와 비슷한 재료를 사용하여 형성할 수 있다.
도전체(474) 및 도전체(462) 위에 절연체(480), 절연체(482), 절연체(484)가 제공되어 있다. 절연체(480), 절연체(482), 및 절연체(484)로서는, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 질화 알루미늄, 질화 산화 알루미늄, 질화 알루미늄, 산화 하프늄, 산화 질화 하프늄, 질화 산화 하프늄, 또는 질화 하프늄 등을 사용할 수 있다. 도면에는 3층 구조를 나타내었지만, 단층, 2층, 또는 4개 이상의 층의 적층 구조를 사용하여도 좋다.
예를 들어, 절연체(480) 및 절연체(484)로서는 산화 질화 실리콘 등 절연 내력이 높은 재료를 사용하는 것이 바람직하다. 또한, 절연체(484)로서는, 산화 알루미늄 등의 고유전율(high-k) 재료를, 산화 질화 실리콘 등 절연 내력이 높은 재료와 적층하는 것이 바람직하다. 이 구조로 하면, 용량 소자(410)는 고유전율(high-k)의 절연체에 의하여 충분한 용량을 가질 수 있고, 절연 내력이 높은 절연체에 의하여 전자 파괴를 방지하는 더 높은 전자 내력을 가질 수 있다.
절연체(480), 절연체(482), 및 절연체(484)를 개재하여 도전체(462) 위에 도전체(466)를 제공한다. 또한, 도전체(466)는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용하여 형성할 수 있다. 텅스텐 또는 몰리브데넘 등, 내열성 및 도전성의 양쪽 모두를 갖는 고융점 재료를 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 바람직하다. 도전체(466)를 도전체 등의 다른 구성과 동시에 형성하는 경우에는, 저저항 금속 재료인 Cu(구리) 또는 Al(알루미늄) 등을 사용할 수 있다.
예를 들어, 도 65에 도시한 바와 같이, 절연체(480), 절연체(482), 및 절연체(484)를 도전체(462)의 상면 및 측면을 덮도록 제공한다. 또한, 절연체(480), 절연체(482), 및 절연체(484)를 개재하여 도전체(462)의 상면 및 측면을 덮도록 도전체(466)를 제공한다.
즉, 도전체(462)의 측면에도 용량이 형성되기 때문에, 용량 소자의 투영 면적당 용량을 증가시킬 수 있다. 따라서, 반도체 장치의 면적 축소, 고집적화, 그리고 소형화가 가능해진다.
도전체(466) 및 절연체(484) 위에 절연체(460)가 제공되어 있다. 절연체(460)는 절연체(420)를 형성하는 데 사용되는 재료와 비슷한 재료를 사용하여 형성할 수 있다. 용량 소자(410)를 덮는 절연체(460)는, 그 아래의 거칠기를 덮는 평탄화막으로서 기능하여도 좋다.
이상이 적용예의 설명이다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는, 본 발명의 일 형태에 따른 반도체 장치를 포함하는 표시 장치에 대하여 도 66의 (A) 내지 (C)를 참조하여 설명한다.
[표시 장치의 회로 구성]
도 66의 (A)에 도시된 표시 장치는, 표시 소자의 화소들을 포함하는 영역(이후, 이 영역을 화소부(502)라고 함), 화소부(502) 외측에 제공되며 화소들을 구동시키기 위한 회로를 포함하는 회로부(이후, 이 부분을 드라이버 회로부(504)라고 함), 각각 소자를 보호하는 기능을 갖는 회로들(이후, 이 회로들을 보호 회로들(506)이라고 함), 및 단자부(507)를 포함한다. 또한, 보호 회로(506)를 반드시 제공할 필요는 없다.
드라이버 회로부(504)의 일부 또는 전체는, 화소부(502)가 형성된 기판 위에 형성되는 것이 바람직하다. 이로써, 구성 요소의 개수 및 단자의 개수를 줄일 수 있다. 드라이버 회로부(504)의 일부 또는 전체가, 화소부(502)가 형성된 기판 위에 형성되지 않는 경우, 드라이버 회로부(504)의 일부 또는 전체는 COG 또는 TAB(tape automated bonding)에 의하여 실장할 수 있다.
화소부(502)는, X행(X는 2 이상의 자연수임) Y열(Y는 2 이상의 자연수임)로 배치된 표시 소자들을 구동시키기 위한 복수의 회로(이후, 이러한 회로들을 화소 회로들(501)이라고 함)를 포함한다. 드라이버 회로부(504)는, 화소를 선택하는 신호(주사 신호)를 공급하기 위한 회로(이후, 이 회로를 게이트 드라이버(504a)라고 함) 및 화소의 표시 소자를 구동시키는 신호(데이터 신호)를 공급하기 위한 회로(이후, 이러한 회로를 소스 드라이버(504b)라고 함) 등의 구동 회로를 포함한다.
게이트 드라이버(504a)는 시프트 레지스터 등을 포함한다. 게이트 드라이버(504a)는, 단자부(507)를 통하여 시프트 레지스터를 구동시키기 위한 신호를 받고, 신호를 출력한다. 예를 들어, 게이트 드라이버(504a)는, 스타트 펄스 신호 또는 클럭 신호 등을 받고, 펄스 신호를 출력한다. 게이트 드라이버(504a)는, 주사 신호를 공급받는 배선들(이후, 이러한 배선을 주사선들(GL_1 내지 GL_X)이라고 함)의 전위를 제어하는 기능을 갖는다. 또한, 주사선들(GL_1 내지 GL_X)을 개별적으로 제어하기 위하여, 복수의 게이트 드라이버(504a)를 제공하여도 좋다. 또는, 게이트 드라이버(504a)는, 초기화 신호를 공급하는 기능을 갖는다. 이에 한정되지 않고, 게이트 드라이버(504a)는 다른 신호를 공급할 수 있다.
소스 드라이버(504b)는 시프트 레지스터 등을 포함한다. 소스 드라이버(504b)는, 단자부(507)를 통하여 시프트 레지스터를 구동시키기 위한 신호뿐만 아니라, 데이터 신호의 바탕이 되는 신호(화상 신호)를 받는다. 소스 드라이버(504b)는, 화소 회로(501)에 기록될, 화상 신호에 기초한 데이터 신호를 생성하는 기능을 갖는다. 또한, 소스 드라이버(504b)는, 스타트 펄스 신호 또는 클럭 신호 등의 입력에 의하여 생성되는 펄스 신호에 따라, 데이터 신호의 출력을 제어하는 기능을 갖는다. 또한, 소스 드라이버(504b)는, 데이터 신호를 공급받는 배선들(이후, 이러한 배선을 데이터선들(DL_1 내지 DL_Y)이라고 함)의 전위를 제어하는 기능을 갖는다. 또는, 소스 드라이버(504b)는, 초기화 신호를 공급하는 기능을 갖는다. 이에 한정되지 않고, 소스 드라이버(504b)는 다른 신호를 공급할 수 있다.
소스 드라이버(504b)는 예를 들어, 복수의 아날로그 스위치를 포함한다. 소스 드라이버(504b)는, 복수의 아날로그 스위치를 순차적으로 온으로 함으로써, 화상 신호를 시분할하여 얻어지는 신호를, 데이터 신호로서 출력할 수 있다. 소스 드라이버(504b)는 시프트 레지스터 등을 포함하여도 좋다.
주사 신호를 공급받는 복수의 주사선(GL) 중 하나 및 데이터 신호를 공급받는 복수의 데이터선(DL) 중 하나를 통하여, 복수의 화소 회로(501) 각각에, 펄스 신호 및 데이터 신호가 각각 입력된다. 복수의 화소 회로(501) 각각에서의 데이터 신호의 기록 및 유지는, 게이트 드라이버(504a)에 의하여 제어된다. 예를 들어, m행 n열째(m은 X 이하의 자연수이고, n은 Y 이하의 자연수임)의 화소 회로(501)에는, 주사선(GL_m)을 통하여 게이트 드라이버(504a)로부터 펄스 신호가 입력되고, 주사선(GL_m)의 전위에 따라 데이터선(DL_n)을 통하여 소스 드라이버(504b)로부터 데이터 신호가 입력된다.
도 66의 (A)의 보호 회로(506)는, 예를 들어 게이트 드라이버(504a)와 화소 회로(501) 사이의 주사선(GL)에 접속된다. 또는, 보호 회로(506)는, 소스 드라이버(504b)와 화소 회로(501) 사이의 데이터선(DL)에 접속된다. 또는, 보호 회로(506)는, 게이트 드라이버(504a)와 단자부(507) 사이의 배선에 접속될 수 있다. 또는, 보호 회로(506)는, 소스 드라이버(504b)와 단자부(507) 사이의 배선에 접속될 수 있다. 또한, 단자부(507)는, 외부 회로로부터 표시 장치에 전력, 제어 신호, 및 화상 신호를 입력하기 위한 단자를 갖는 부분을 의미한다.
보호 회로(506)는, 이 보호 회로에 접속된 배선에 특정한 범위 외의 전위가 인가되었을 때에, 이 보호 회로에 접속된 해당 배선을 다른 배선에 전기적으로 접속시키는 회로이다.
도 66의 (A)에 나타낸 바와 같이, 화소부(502) 및 드라이버 회로부(504)에 보호 회로(506)를 제공함으로써, ESD(electrostatic discharge) 등에 의하여 발생되는 과전류에 대한 표시 장치의 내성을 향상시킬 수 있다. 또한, 보호 회로(506)의 구성은 이에 한정되지 않고, 예를 들어 보호 회로(506)는 게이트 드라이버(504a)에 접속되어도 좋고, 또는 보호 회로(506)는 소스 드라이버(504b)에 접속되어도 좋다. 또는, 보호 회로(506)는 단자부(507)에 접속되어도 좋다.
도 66의 (A)에 드라이버 회로부(504)가 게이트 드라이버(504a) 및 소스 드라이버(504b)를 포함하는 예를 나타내었지만, 구조는 이에 한정되지 않는다. 예를 들어, 게이트 드라이버(504a)만을 형성하여도 좋고, 소스 드라이버 회로가 형성된 별도로 준비된 기판(예를 들어, 단결정 반도체막 또는 다결정 반도체막으로 형성된 구동 회로 기판)을 실장하여도 좋다.
도 66의 (A)에서의 복수의 화소 회로(501)의 각각은 예를 들어, 도 66의 (B)에 도시된 구조를 가질 수 있다.
도 66의 (B)의 화소 회로(501)는 액정 소자(570), 트랜지스터(550), 및 용량 소자(560)를 포함한다. 트랜지스터(550)로서는, 예를 들어 상술한 실시형태에서 설명한 트랜지스터 중 임의의 것을 사용할 수 있다.
액정 소자(570)의 한 쌍의 전극 중 한쪽의 전위는 화소 회로(501)의 사양에 따라 적절히 설정된다. 액정 소자(570)의 배향 상태는, 기록되는 데이터에 의존한다. 복수의 화소 회로(501) 각각에 포함되는 액정 소자(570)의 한 쌍의 전극 중 한쪽에 공통 전위를 공급하여도 좋다. 또한, 하나의 행의 화소 회로(501)에서의 액정 소자(570)의 한 쌍의 전극 중 한쪽에 공급되는 전위는, 다른 행의 화소 회로(501)에서의 액정 소자(570)의 한 쌍의 전극 중 한쪽에 공급되는 전위와 상이하여도 좋다.
액정 소자(570)를 포함하는 표시 장치의 구동 방법의 예로서는 다음 중 어느 모드를 들 수 있다: TN 모드, STN 모드, VA 모드, ASM(axially symmetric aligned micro-cell) 모드, OCB(optically compensated birefringence) 모드, FLC(ferroelectric liquid crystal) 모드, AFLC(antiferroelectric liquid crystal) 모드, MVA 모드, PVA(patterned vertical alignment) 모드, IPS 모드, FFS 모드, 및 TBA(transverse bend alignment) 모드 등이다. 표시 장치의 구동 방법의 다른 예에는 ECB(electrically controlled birefringence) 모드, PDLC(polymer-dispersed liquid crystal) 모드, PNLC(polymer network liquid crystal) 모드, 및 게스트 호스트 모드가 포함된다. 다양한 액정 소자 및 그 구동 방법을 사용할 수 있다.
m행 n열째 화소 회로(501)에 있어서, 트랜지스터(550)의 소스 전극 및 드레인 전극 중 한쪽은, 데이터선(DL_n)에 전기적으로 접속되고, 다른 쪽은 액정 소자(570)의 한 쌍의 전극 중 다른 쪽에 전기적으로 접속된다. 트랜지스터(550)의 게이트 전극은 주사선(GL_m)에 전기적으로 접속된다. 트랜지스터(550)는, 온 또는 오프가 됨으로써 데이터 신호를 기록할지 여부를 제어하는 기능을 갖는다.
용량 소자(560)의 한 쌍의 전극 중 한쪽은, 전위가 공급되는 배선(이후, 전위 공급선(VL)이라고 함)에 전기적으로 접속되고, 다른 쪽은 액정 소자(570)의 한 쌍의 전극 중 다른 쪽에 전기적으로 접속된다. 전위 공급선(VL)의 전위는, 화소 회로(501)의 사양에 따라 적절히 설정된다. 용량 소자(560)는, 기록된 데이터를 저장하기 위한 저장 용량 소자(storage capacitor)로서 기능한다.
예를 들어, 도 66의 (B)의 화소 회로(501)를 포함하는 표시 장치에서는, 도 66의 (A)에 도시된 게이트 드라이버(504a)에 의하여 화소 회로(501)가 행마다 순차적으로 선택됨으로써 트랜지스터(550)가 온이 되고 데이터 신호가 기록된다.
트랜지스터(550)가 오프가 되면, 데이터가 기록된 화소 회로(501)는 유지 상태가 된다. 이 동작을 행마다 순차적으로 수행함으로써, 화상을 표시할 수 있다.
또는, 도 66의 (A)의 복수의 화소 회로(501) 각각은, 예를 들어 도 66의 (C)에 도시된 구조를 가질 수 있다.
도 66의 (C)에 도시된 화소 회로(501)는, 트랜지스터(552 및 554), 용량 소자(562), 및 발광 소자(572)를 포함한다. 트랜지스터들(552 및 554) 중 한쪽 또는 양쪽으로서, 예를 들어 상술한 실시형태에서 설명한 트랜지스터들 중 어느 것을 사용할 수 있다.
트랜지스터(552)의 소스 전극 및 드레인 전극 중 한쪽은, 데이터 신호가 공급되는 배선(이후, 신호선(DL_n)이라고 함)에 전기적으로 접속된다. 트랜지스터(552)의 게이트 전극은, 게이트 신호가 공급되는 배선(이후, 주사선(GL_m)이라고 함)에 전기적으로 접속된다.
트랜지스터(552)는, 온 또는 오프가 됨으로써 데이터 신호를 기록할지 여부를 제어하는 기능을 갖는다.
용량 소자(562)의 한 쌍의 전극 중 한쪽은, 전위가 공급되는 배선(이하, 전위 공급선(VL_a)이라고 함)에 전기적으로 접속되고, 다른 쪽은 트랜지스터(552)의 소스 전극 및 드레인 전극 중 다른 쪽에 전기적으로 접속된다.
용량 소자(562)는, 기록된 데이터를 저장하기 위한 저장 용량 소자로서 기능한다.
트랜지스터(554)의 소스 전극 및 드레인 전극 중 한쪽은, 전위 공급선(VL_a)에 전기적으로 접속된다. 또한, 트랜지스터(554)의 게이트 전극은, 트랜지스터(552)의 소스 전극 및 드레인 전극 중 다른 쪽에 전기적으로 접속된다.
발광 소자(572)의 양극 및 음극 중 한쪽은, 전위 공급선(VL_b)에 전기적으로 접속되고, 다른 쪽은 트랜지스터(554)의 소스 전극 및 드레인 전극 중 다른 쪽에 전기적으로 접속된다.
발광 소자(572)로서는, 예를 들어 유기 전계 발광 소자(유기 EL 소자라고도 함)를 사용할 수 있다. 또한, 발광 소자(572)는 유기 EL 소자에 한정되지 않고, 무기 재료를 포함하는 무기 EL 소자를 사용하여도 좋다.
또한, 전위 공급선(VL_a) 및 전위 공급선(VL_b) 중 한쪽에 고전원 전위(VDD)가 공급되고, 다른 쪽에 저전원 전위(VSS)가 공급된다.
예를 들어, 도 66의 (C)의 화소 회로(501)를 포함하는 표시 장치에서는, 도 66의 (A)에 도시된 게이트 드라이버(504a)에 의하여 화소 회로(501)가 행마다 순차적으로 선택됨으로써 트랜지스터(552)가 온이 되고 데이터 신호가 기록된다.
트랜지스터(552)가 오프가 되면, 데이터가 기록된 화소 회로(501)는 유지 상태가 된다. 또한, 트랜지스터(554)의 소스 전극과 드레인 전극 사이에 흐르는 전류량은, 기록된 데이터 신호의 전위에 따라 제어된다. 발광 소자(572)는 흐르는 전류량에 대응하는 휘도로 광을 방출한다. 이 동작을 행마다 순차적으로 수행함으로써, 화상이 표시된다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 8)
본 실시형태에서는, 상술한 실시형태에서 설명한 트랜지스터를 적용할 수 있는 회로 구성예에 대하여 도 67의 (A) 내지 (C), 도 68의 (A) 내지 (C), 도 69의 (A) 및 (B), 그리고 도 70의 (A) 및 (B)를 참조하여 설명한다.
[인버터 회로의 구성예]
도 67의 (A)는 구동 회로에 포함되는 시프트 레지스터 또는 버퍼 등에 사용할 수 있는 인버터의 회로도이다. 인버터(800)는 입력 단자 IN에 공급하는 신호의 논리를 반전한 신호를 출력 단자 OUT에 출력한다. 인버터(800)는 복수의 OS 트랜지스터를 포함한다. 신호 SBG는 OS 트랜지스터의 전기 특성을 전환할 수 있다.
도 67의 (B)는 인버터(800)의 예를 도시한 것이다. 인버터(800)는 OS 트랜지스터(810 및 820)를 포함한다. 인버터(800)는 n채널 트랜지스터만을 사용하여 형성될 수 있기 때문에, CMOS(complementary metal oxide semiconductor)를 사용하여 형성되는 인버터(즉, CMOS 인버터)보다 낮은 비용으로 인버터(800)를 형성할 수 있다.
또한, OS 트랜지스터를 포함하는 인버터(800)는 Si 트랜지스터를 포함하는 CMOS 회로 위에 제공될 수 있다. 인버터(800)는 CMOS 회로와 중첩되도록 제공될 수 있기 때문에, 인버터(800)에는 추가적인 면적이 필요하지 않아, 회로 면적의 증가를 억제할 수 있다.
OS 트랜지스터(810 및 820)는 각각 프런트 게이트로서 기능하는 제 1 게이트, 백 게이트로서 기능하는 제 2 게이트, 소스 및 드레인 중 한쪽으로서 기능하는 제 1 단자, 및 소스 및 드레인 중 다른 쪽으로서 기능하는 제 2 단자를 포함한다.
OS 트랜지스터(810)의 제 1 게이트는 제 2 단자에 접속된다. OS 트랜지스터(810)의 제 2 게이트는 신호 SBG를 공급하는 배선에 접속된다. OS 트랜지스터(810)의 제 1 단자는 전압 VDD를 공급하는 배선에 접속된다. OS 트랜지스터(810)의 제 2 단자는 출력 단자 OUT에 접속된다.
OS 트랜지스터(820)의 제 1 게이트는 입력 단자 IN에 접속된다. OS 트랜지스터(820)의 제 2 게이트는 입력 단자 IN에 접속된다. OS 트랜지스터(820)의 제 1 단자는 출력 단자 OUT에 접속된다. OS 트랜지스터(820)의 제 2 단자는 전압 VSS를 공급하는 배선에 접속된다.
도 67의 (C)는 인버터(800)의 동작을 도시한 타이밍 차트이다. 도 67의 (C)의 타이밍 차트에는 입력 단자 IN의 신호 파형, 출력 단자 OUT의 신호 파형, 신호 SBG의 신호 파형, 및 OS 트랜지스터(810)의 문턱 전압의 변화를 도시하였다.
신호 SBG를 OS 트랜지스터(810)의 제 2 게이트에 공급하여 OS 트랜지스터(810)의 문턱 전압을 제어할 수 있다.
신호 SBG는 문턱 전압을 음의 방향으로 변동시키기 위한 전압 VBG_A 및 문턱 전압을 양의 방향으로 변동시키기 위한 전압 VBG_B를 포함한다. 제 2 게이트에 전압 VBG_A를 인가할 때 OS 트랜지스터(810)의 문턱 전압을 문턱 전압 VTH_A가 되도록 음의 방향으로 변동시킬 수 있다. 제 2 게이트에 전압 VBG_B를 인가할 때 OS 트랜지스터(810)의 문턱 전압을 문턱 전압 VTH_B가 되도록 양의 방향으로 변동시킬 수 있다.
상술한 설명을 가시화하기 위하여, 도 68의 (A)에는, 트랜지스터의 전기 특성의 지표 중 하나인 Id-Vg 커브를 나타내었다.
제 2 게이트에 전압 VBG_A 등 높은 전압을 인가할 때, OS 트랜지스터(810)의 전기 특성을 도 68의 (A)의 파선(840)으로 나타낸 커브와 일치하도록 변동시킬 수 있다. 제 2 게이트에 전압 VBG_B 등 낮은 전압을 인가할 때, OS 트랜지스터(810)의 전기 특성을 도 68의 (A)의 실선(841)으로 나타낸 커브와 일치하도록 변동시킬 수 있다. 도 68의 (A)에 나타낸 바와 같이, 전압 VBG_A와 전압 VBG_B 사이에서 신호 SBG를 전환함으로써, OS 트랜지스터(810)의 문턱 전압을 양의 방향 또는 음의 방향으로 변동시킬 수 있다.
문턱 전압을 문턱 전압 VTH_B로 양의 방향으로 변동시킴으로써 OS 트랜지스터(810)에 전류가 흐르기 어렵게 할 수 있다. 도 68의 (B)는 이 상태를 가시화한 것이다.
도 68의 (B)에 도시된 바와 같이, OS 트랜지스터(810)를 흐르는 전류 IB를 매우 낮게 할 수 있다. 따라서, 입력 단자 IN에 공급되는 신호가 고레벨이고 OS 트랜지스터(820)가 온(ON)일 때, 출력 단자 OUT의 전압을 급격히 하강시킬 수 있다.
도 68의 (B)에 도시된 바와 같이, OS 트랜지스터(810)를 전류가 흐르기 어려운 상태를 얻을 수 있기 때문에, 도 67의 (C)의 타이밍 차트에서 출력 단자의 신호 파형(831)을 가파르게 할 수 있다. 전압 VDD를 공급하는 배선과 전압 VSS를 공급하는 배선 사이의 관통 전류(shoot-through current)를 적게 할 수 있어, 저소비전력 동작으로 이어진다.
문턱 전압을 문턱 전압 VTH_A로 음의 방향으로 변동시킴으로써 OS 트랜지스터(810)에 전류가 흐르기 쉽게 할 수 있다. 도 68의 (C)는 이 상태를 가시화한 것이다. 도 68의 (C)에 도시한 바와 같이, 이때 흐르는 전류 IA를 적어도 전류 IB보다 크게 할 수 있다. 따라서, 입력 단자 IN에 공급되는 신호가 저레벨이고 OS 트랜지스터(820)가 오프(OFF)일 때, 출력 단자 OUT의 전압을 급격히 상승시킬 수 있다. 도 68의 (C)에 나타낸 바와 같이, OS 트랜지스터(810)를 전류가 흐르기 어려운 상태를 얻을 수 있기 때문에, 도 67의 (C)의 출력 단자의 신호 파형(832)을 가파르게 할 수 있다.
또한, OS 트랜지스터(810)의 문턱 전압은 OS 트랜지스터(820)의 상태가 전환되기 전, 즉 시간 T1 또는 T2 전에 신호 SBG에 의하여 제어되는 것이 바람직하다. 예를 들어, 도 67의 (C)에서와 같이, 입력 단자 IN에 공급되는 신호의 레벨이 고레벨로 전환되는 시간 T1 전에, 문턱 전압 VTH_A로부터 문턱 전압 VTH_B로 OS 트랜지스터(810)의 문턱 전압을 전환하는 것이 바람직하다. 또한, 도 67의 (C)에서와 같이, 입력 단자 IN에 공급되는 신호의 레벨이 저레벨로 전환되는 시간 T2 전에, 문턱 전압 VTH_B로부터 문턱 전압 VTH_A로 OS 트랜지스터(810)의 문턱 전압을 전환하는 것이 바람직하다.
도 67의 (C)의 타이밍 차트는 입력 단자 IN에 공급되는 신호에 따라 신호 SBG의 레벨을 전환하는 구조를 나타낸 것이지만, 예를 들어, 문턱 전압을 제어하기 위한 전압을, 부유 상태에 있는 OS 트랜지스터(810)의 제 2 게이트에 의하여 유지시키는 다른 구조를 채용하여도 좋다. 도 69의 (A)는 이러한 회로 구성의 예를 도시한 것이다.
도 69의 (A)의 회로 구성은 OS 트랜지스터(850)를 추가한 것을 제외하면 도 67의 (B)와 같다. OS 트랜지스터(850)의 제 1 단자는 OS 트랜지스터(810)의 제 2 게이트와 접속된다. OS 트랜지스터(850)의 제 2 단자는 전압 VBG_B(또는 전압 VBG_A)를 공급하는 배선과 접속된다. OS 트랜지스터(850)의 제 1 게이트는 신호 SF를 공급하는 배선과 접속된다. OS 트랜지스터(850)의 제 2 게이트는 전압 VBG_B(또는 전압 VBG_A)를 공급하는 배선과 접속된다.
도 69의 (A)의 회로 구성을 갖는 동작에 대하여 도 69의 (B)의 타이밍 차트를 참조하여 설명한다.
OS 트랜지스터(810)의 문턱 전압을 제어하기 위한 전압은, 입력 단자 IN에 공급되는 신호의 레벨이 고레벨로 전환되는 시간 T3 전에, OS 트랜지스터(810)의 제 2 게이트에 공급된다. 신호 SF를 고레벨로 하고 OS 트랜지스터(850)를 온으로 하여, 문턱 전압을 제어하기 위한 전압 VBG_B를 노드 NBG에 공급한다.
노드 NBG의 전압이 VBG_B가 된 후에 OS 트랜지스터(850)를 오프로 한다. OS 트랜지스터(850)의 오프 상태 전류는 매우 낮기 때문에, OS 트랜지스터(850)를 계속 오프로 함으로써 노드 NBG에 의하여 유지된 전압 VBG_B를 유지할 수 있다. 따라서, OS 트랜지스터(850)의 제 2 게이트에 전압 VBG_B를 공급하는 동작의 횟수를 줄일 수 있고, 이에 따라 전압 VBG_B를 재기록하는 데 소비되는 전력을 저감시킬 수 있다.
도 67의 (B) 및 도 69의 (A)는 외부로부터의 제어에 의하여 OS 트랜지스터(810)의 제 2 게이트에 전압을 공급하는 경우를 도시한 것이지만, 예를 들어, 문턱 전압을 제어하기 위한 전압을, 입력 단자 IN에 공급되는 신호에 기초하여 생성하고 OS 트랜지스터(810)의 제 2 게이트에 공급하는 다른 구성을 채용하여도 좋다. 도 70의 (A)는 이러한 회로 구조의 예를 도시한 것이다.
도 70의 (A)의 회로 구성은, 입력 단자 IN과 OS 트랜지스터(810)의 제 2 게이트 사이에 CMOS 인버터(860)를 제공한 것을 제외하면, 도 67의 (B)와 같다. CMOS 인버터(860)의 입력 단자는 입력 단자 IN과 접속된다. CMOS 인버터(860)의 출력 단자는 OS 트랜지스터(810)의 제 2 게이트에 접속된다.
도 70의 (A)의 회로 구조를 갖는 동작에 대하여 도 70의 (B)의 타이밍 차트를 참조하여 설명한다. 도 70의 (B)의 타이밍 차트는 입력 단자 IN의 신호 파형, 출력 단자 OUT의 신호 파형, CMOS 인버터(860)의 출력 파형 IN_B, 및 OS 트랜지스터(810)의 문턱 전압의 변화를 도시한 것이다.
입력 단자 IN에 공급되는 신호의 논리가 반전된 신호에 상당하는 출력 파형 IN_B는 OS 트랜지스터(810)의 문턱 전압을 제어하는 신호로서 사용될 수 있다. 따라서, OS 트랜지스터(810)의 문턱 전압은 도 68의 (A) 내지 (C)를 참조하여 설명한 바와 같이 제어될 수 있다. 예를 들어, 도 70의 (B)의 시각 T4에는 입력 단자 IN에 공급되는 신호가 고레벨이 되고 OS 트랜지스터(820)가 온이 된다. 이때, 출력 파형 IN_B는 저레벨이 된다. 따라서, OS 트랜지스터(810)에 전류가 흐르기 어렵게 할 수 있어, 출력 단자 OUT의 전압을 급격히 하강시킬 수 있다.
또한, 도 70의 (B)의 시각 T5에는 입력 단자 IN에 공급되는 신호는 저레벨이 되고 OS 트랜지스터(820)가 오프가 된다. 이때, 출력 파형 IN_B는 고레벨이 된다. 따라서, OS 트랜지스터(810)에 전류가 흐르기 쉽게 할 수 있어, 출력 단자 OUT의 전압을 급격히 상승시킬 수 있다.
상술한 바와 같이, 본 실시형태의 OS 트랜지스터를 포함하는 인버터의 구조에서는, 입력 단자 IN에 공급되는 신호의 논리에 따라 백 게이트의 전압이 전환된다. 이러한 구조에서는, OS 트랜지스터의 문턱 전압을 제어할 수 있다. 입력 단자 IN에 공급되는 신호에 의하여 OS 트랜지스터의 문턱 전압을 제어함으로써 출력 단자 OUT의 전압을 급격히 변화시킬 수 있다. 또한, 전원 전압을 공급하는 배선들 사이의 관통 전류를 저감시킬 수 있다. 따라서, 소비전력을 저감시킬 수 있다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 9)
본 실시형태에서는, 상술한 실시형태 중 어느 것에서 설명한 산화물 반도체를 포함하는 트랜지스터(OS 트랜지스터)를 복수의 회로에 사용하는 반도체 장치의 예를 도 71의 (A) 내지 (E), 도 72의 (A) 및 (B), 도 73의 (A) 및 (B), 그리고 도 74의 (A) 내지 (C)를 참조하여 설명한다.
[반도체 장치의 회로 구성예]
도 71의 (A)는 반도체 장치(900)의 블록도이다. 반도체 장치(900)는 전원 회로(901), 회로(902), 전압 생성 회로(903), 회로(904), 전압 생성 회로(905), 및 회로(906)를 포함한다.
전원 회로(901)는 기준으로서 사용되는 전압 VORG를 생성하는 회로이다. 전압 VORG는 반드시 단일의 전압일 필요는 없고 복수의 전압일 수 있다. 전압 VORG는 반도체 장치(900)의 외부로부터 공급되는 전압 V0을 바탕으로 생성될 수 있다. 반도체 장치(900)는 외부로부터 공급되는 단일의 전원 전압을 바탕으로 전압 VORG를 생성할 수 있다. 그러므로, 반도체 장치(900)는 외부로부터 복수의 전원 전압을 공급받지 않고 동작할 수 있다.
회로(902, 904, 및 906)는 상이한 전원 전압으로 동작한다. 예를 들어, 회로(902)의 전원 전압은 전압 VORG 및 전압 VSS(VORG>VSS)를 바탕으로 인가되는 전압이다. 예를 들어, 회로(904)의 전원 전압은 전압 VPOG 및 전압 VSS(VPOG>VSS)를 바탕으로 인가되는 전압이다. 예를 들어 회로(906)의 전원 전압은 전압 VORG, 전압 VSS, 및 전압 VNEG(V ORG>VSS>VNEG)를 바탕으로 인가되는 전압이다. 전압 VSS가 접지 전위(GND)와 동등하면, 전원 회로(901)에서 생성하는 전압의 종류를 줄일 수 있다.
전압 생성 회로(903)는 전압 VPOG를 생성하는 회로이다. 전압 생성 회로(903)는 전원 회로(901)로부터 공급되는 전압 VORG에 기초하여 전압 VPOG를 생성할 수 있다. 그러므로, 회로(904)를 포함하는 반도체 장치(900)는 외부로부터 공급되는 단일의 전원 전압에 기초하여 동작할 수 있다.
전압 생성 회로(905)는 전압 VNEG를 생성하는 회로이다. 전압 생성 회로(905)는 전원 회로(901)로부터 공급되는 전압 VORG에 기초하여 전압 VNEG를 생성할 수 있다. 그러므로, 회로(906)를 포함하는 반도체 장치(900)는 외부로부터 공급되는 단일의 전원 전압에 기초하여 동작할 수 있다.
도 71의 (B)는 전압 VPOG로 동작하는 회로(904)의 예를 도시한 것이고, 도 71의 (C)는 회로(904)를 동작시키기 위한 신호의 파형의 예를 도시한 것이다.
도 71의 (B)는 트랜지스터(911)를 도시한 것이다. 트랜지스터(911)의 게이트에 공급되는 신호는 예를 들어, 전압 VPOG 및 전압 VSS를 바탕으로 생성된다. 이 신호는 트랜지스터(911)를 온으로 하는 전압 VPOG를 바탕으로, 그리고 트랜지스터(911)를 오프로 하는 전압 VSS를 바탕으로 생성된다. 도 71의 (C)에 도시된 바와 같이 전압 VPOG는 전압 VORG보다 크다. 그러므로, 트랜지스터(911)의 소스(S)와 드레인(D)을 확실하게 전기적으로 접속시킬 수 있다. 이 결과, 회로(904)의 오동작의 빈도를 줄일 수 있다.
도 71의 (D)는 전압 VNEG로 동작하는 회로(906)의 예를 도시한 것이고, 도 71의 (E)는 회로(906)를 동작시키기 위한 신호의 파형의 예를 도시한 것이다.
도 71의 (D)는 백 게이트를 갖는 트랜지스터(912)를 도시한 것이다. 트랜지스터(912)의 게이트에 공급되는 신호는 예를 들어, 전압 VORG 및 전압 VSS를 바탕으로 생성된다. 이 신호는 트랜지스터(912)를 온으로 하는 전압 VORG를 바탕으로, 그리고 트랜지스터(912)를 오프로 하는 전압 VSS를 바탕으로 생성된다. 트랜지스터(912)의 백 게이트에 공급되는 신호는 전압 VNEG를 바탕으로 생성된다. 도 71의 (E)에 도시된 바와 같이, 전압 VNEG는 전압 VSS(GND)보다 낮다. 그러므로, 트랜지스터(912)의 문턱 전압이 양의 방향으로 변동되도록 제어할 수 있다. 따라서, 트랜지스터(912)를 더 확실하게 오프로 할 수 있고, 소스(S)와 드레인(D) 사이를 흐르는 전류량을 줄일 수 있다. 결과적으로, 회로(906)의 오동작의 빈도를 줄일 수 있고, 그것의 소비전력을 저감할 수 있다.
전압 VNEG를 트랜지스터(912)의 백 게이트에 직접 공급하여도 좋다. 또는, 전압 VORG 및 전압 VNEG를 바탕으로 트랜지스터(912)의 게이트에 공급되는 신호를 생성하고, 생성된 신호도 트랜지스터(912)의 백 게이트에 공급하여도 좋다.
도 72의 (A) 및 (B)는 도 71의 (D) 및 (E)의 변형예를 도시한 것이다.
도 72의 (A)의 회로도에서는 제어 회로(921)에 의하여 도통 상태가 제어될 수 있는 트랜지스터(922)가 전압 생성 회로(905)와 회로(906) 사이에 제공되어 있다. 트랜지스터(922)는 n채널형 OS 트랜지스터이다. 제어 회로(921)로부터 출력되는 제어 신호 SBG는 트랜지스터(922)의 도통 상태를 제어하기 위한 신호이다. 회로(906)에 포함되는 트랜지스터(912A 및 912B)는 트랜지스터(922)와 같은 OS 트랜지스터이다.
도 72의 (B)의 타이밍 차트는 제어 신호 SBG의 전위 및 노드 NBG의 전위의 변화를 나타낸 것이다. 노드 NBG의 전위는 트랜지스터(912A 및 912B)의 백 게이트의 전위 상태를 나타낸다. 제어 신호 SBG가 고레벨일 때 트랜지스터(922)가 온이 되고, 노드 NBG의 전압이 전압 VNEG가 된다. 이 후, 제어 신호 SBG가 로레벨일 때 노드 NBG가 전기적으로 부유 상태가 된다. 트랜지스터(922)는 OS 트랜지스터이기 때문에 오프 상태 전류가 작다. 그러므로, 노드 NBG가 전기적으로 부유 상태가 되더라도 공급된 전압 VNEG를 유지할 수 있다.
도 73의 (A)는 상술한 전압 생성 회로(903)에 적용 가능한 회로 구성의 예를 도시한 것이다. 도 73의 (A)에 도시한 전압 생성 회로(903)는 다이오드 D1 내지 D5, 용량 소자 C1 내지 C5, 및 인버터 INV를 포함하는 5단의 차지 펌프이다. 클럭 신호 CLK는 용량 소자 C1 내지 C5에 직접 또는 인버터 INV를 통하여 공급된다. 인버터 INV의 전원 전압이 전압 VORG 및 전압 VSS를 바탕으로 인가되는 전압일 때, 클럭 신호 CLK를 인가함으로써, 전압 VORG의 5배의 양의 전압으로 승압된 전압 VPOG를 얻을 수 있다. 또한, 다이오드 D1 내지 D5의 순방향 전압은 0V이다. 차지 펌프의 단수를 변경하면 원하는 전압 VPOG를 얻을 수 있다.
도 73의 (B)는 상술한 전압 생성 회로(905)에 적용 가능한 회로 구성의 예를 도시한 것이다. 도 73의 (B)에 도시한 전압 생성 회로(905)는 다이오드 D1 내지 D5, 용량 소자 C1 내지 C5, 및 인버터 INV를 포함하는 4단의 차지 펌프이다. 클럭 신호 CLK는 용량 소자 C1 내지 C5에 직접 또는 인버터 INV를 통하여 공급된다. 인버터 INV의 전원 전압이 전압 VORG 및 전압 VSS를 바탕으로 인가되는 전압일 때, 클럭 신호 CLK를 인가함으로써, 그라운드 전압 즉 전압 VSS로부터 전압 VORG의 4배의 음의 전압으로 강압된 전압 VNEG를 얻을 수 있다. 또한, 다이오드 D1 내지 D5의 순방향 전압은 0V이다. 차지 펌프의 단수를 변경하면 원하는 전압 VNEG를 얻을 수 있다.
전압 생성 회로(903)의 회로 구성은 도 73의 (A)에 도시된 회로도의 구성에 한정되지 않는다. 전압 생성 회로(903)의 변형예를 도 74의 (A) 내지 (C)에 도시하였다. 또한, 전압 생성 회로(903)의 변형예는 도 74의 (A) 내지 (C)에 도시된 전압 생성 회로(903A 내지 903C)에서 배선들에 공급되는 전압 또는 소자의 배치를 변경함으로써 실현할 수 있다.
도 74의 (A)에 도시된 전압 생성 회로(903A)는 트랜지스터 M1 내지 M10, 용량 소자 C11 내지 C14, 및 인버터 INV1을 포함한다. 클럭 신호 CLK는 트랜지스터 M1 내지 M10의 게이트에 직접 또는 인버터 INV1을 통하여 공급된다. 클럭 신호 CLK를 인가함으로써 전압 VORG를 전압 VORG와 전압 VSS의 전위 차이의 4배로 승압함으로써 전압 VPOG를 얻을 수 있다. 단수를 변경하면 원하는 전압 VPOG를 얻을 수 있다. 도 74의 (A)의 전압 생성 회로(903A)에서는, 트랜지스터 M1 내지 M10이 OS 트랜지스터이면 각 트랜지스터 M1 내지 M10의 오프 상태 전류를 낮게 할 수 있고 용량 소자 C11 내지 C14에 유지된 전하의 누설을 억제할 수 있다. 그러므로, 전압 VORG에서 전압 VPOG로 효율적으로 승압할 수 있다.
도 74의 (B)에 도시된 전압 생성 회로(903B)는 트랜지스터 M11 내지 M14, 용량 소자 C15 및 C16, 및 인버터 INV2를 포함한다. 클럭 신호 CLK는 트랜지스터 M11 내지 M14의 게이트에 직접 또는 인버터 INV2를 통하여 공급된다. 클럭 신호 CLK를 인가함으로써 전압 VORG를 전압 VORG와 전압 VSS의 전위 차이의 2배로 승압함으로써 전압 VPOG를 얻을 수 있다. 도 74의 (B)의 전압 생성 회로(903B)에서는, 트랜지스터 M11 내지 M14가 OS 트랜지스터이면 각 트랜지스터 M11 내지 M14의 오프 상태 전류를 낮게 할 수 있고 용량 소자 C15 및 C16에 유지된 전하의 누설을 억제할 수 있다. 그러므로, 전압 VORG에서 전압 VPOG로 효율적으로 승압할 수 있다.
도 74의 (C)에 나타낸 전압 생성 회로(903C)는 인덕터 Ind1, 트랜지스터 M15, 다이오드 D6, 및 용량 소자 C17을 포함한다. 트랜지스터 M15의 도통 상태는 제어 신호 EN에 의하여 제어된다. 전압 VORG를 승압함으로써 얻어지는 전압 VPOG를 제어 신호 EN에 의하여 얻을 수 있다. 도 74의 (C)의 전압 생성 회로(903C)는 인덕터 Ind1을 사용하여 전압을 승압하기 때문에, 전압을 효율적으로 승압할 수 있다.
상술한 바와 같이 본 실시형태의 구조 중 어느 것에서는 반도체 장치에 포함되는 회로에 필요한 전압을 내부에서 생성할 수 있다. 그러므로, 반도체 장치에서, 외부로부터 공급되는 전원 전압의 개수를 줄일 수 있다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 10)
본 실시형태에서는, 본 발명의 일 형태에 따른 반도체 장치를 각각 포함하는 표시 모듈 및 전자 기기에 대하여 도 75, 도 76의 (A) 내지 (E), 도 77 내지 (G), 그리고 도 78의 (A) 및 (B)를 참조하여 설명한다.
[표시 모듈]
도 75에 도시된 표시 모듈(7000)에는, 상부 커버(7001)와 하부 커버(7002) 사이에, FPC(7003)에 접속된 터치 패널(7004), FPC(7005)에 접속된 표시 패널(7006), 백라이트(7007), 프레임(7009), 인쇄 기판(7010), 및 배터리(7011)가 제공되어 있다.
본 발명의 일 형태에 따른 반도체 장치는 예를 들어, 표시 패널(7006)에 사용할 수 있다.
상부 커버(7001) 및 하부 커버(7002)의 형상 및 크기는, 터치 패널(7004) 및 표시 패널(7006)의 크기에 따라 적절히 변경될 수 있다.
터치 패널(7004)은, 저항막 방식 터치 패널 또는 정전 용량 방식 터치 패널일 수 있고, 표시 패널(7006)과 중첩될 수 있다. 또는, 표시 패널(7006)의 대향 기판(밀봉 기판)은 터치 패널 기능을 가질 수 있다. 또는, 표시 패널(7006)의 각 화소에 포토센서를 제공하여, 광학식 터치 패널을 형성하여도 좋다.
백라이트(7007)는 광원(7008)을 포함한다. 본 발명의 일 형태는, 광원(7008)이 백라이트(7007) 위에 제공된 도 75의 구조에 한정되지 않는다. 예를 들어, 백라이트(7007)의 단부에 광원(7008)이 제공되고, 광 확산판이 더 제공되는 구조를 채용하여도 좋다. 또한, 유기 EL 소자 등의 자기 발광의 발광 소자를 사용하는 경우 또는 반사형 패널 등을 채용하는 경우, 백라이트(7007)를 제공할 필요는 없다.
프레임(7009)은 표시 패널(7006)을 보호하고, 또한 인쇄 기판(7010)의 동작에 의하여 발생되는 전자기파를 차단하기 위한 전자기 실드로서 기능한다. 프레임(7009)은 방열판(radiator plate)으로서도 기능하여도 좋다.
인쇄 기판(7010)은, 전원 회로와, 비디오 신호 및 클럭 신호를 출력하기 위한 신호 처리 회로를 포함한다. 전원 회로에 전력을 공급하기 위한 전원으로서, 외부 상용 전원 또는 별도의 배터리(7011)를 사용하여도 좋다. 배터리(7011)는 상용 전원을 사용하는 경우에는 생략할 수 있다.
표시 모듈(7000)에, 편광판, 위상차판, 또는 프리즘 시트 등의 부재를 추가적으로 제공하여도 좋다.
[전자 기기 1]
다음으로, 도 76의 (A) 내지 (E)는 전자 기기의 예를 도시한 것이다.
도 76의 (A)는 파인더(8100)가 장착된 카메라(8000)의 외관도이다.
카메라(8000)는 하우징(8001), 표시부(8002), 조작 버튼(8003), 및 셔터 버튼(8004) 등을 포함한다. 또한, 카메라(8000)에는 탈착 가능한 렌즈(8006)가 장착된다.
여기서 카메라(8000)의 렌즈(8006)는 교환을 위하여 하우징(8001)에서 떼어낼 수 있지만 렌즈(8006)는 하우징(8001)에 포함되어도 좋다.
셔터 버튼(8004)을 눌러 카메라(8000)로 촬상할 수 있다. 또한, 터치 패널로서 기능하는 표시부(8002)를 터치하여 촬상할 수 있다.
카메라(8000)의 하우징(8001)은 전극을 포함하는 마운트를 포함하기 때문에, 파인더(8100) 또는 스트로보스코프 등을 하우징(8001)에 접속시킬 수 있다.
파인더(8100)는 하우징(8101), 표시부(8102), 및 버튼(8103) 등을 포함한다.
하우징(8101)은 카메라(8000)의 마운트와 연결되는 마운트를 포함하기 때문에, 파인더(8100)를 카메라(8000)에 접속시킬 수 있다. 이 마운트는 전극을 포함하고, 전극을 통하여 카메라(8000)로부터 수신한 화상 등을 표시부(8102)에 표시할 수 있다.
버튼(8103)은 전원 버튼으로서 기능한다. 버튼(8103)을 사용하여 표시부(8102)를 온 및 오프로 할 수 있다.
본 발명의 일 형태에 따른 표시 장치를 카메라(8000)의 표시부(8002) 및 파인더(8100)의 표시부(8102)에 사용할 수 있다.
도 76의 (A)에서 카메라(8000)와 파인더(8100)는 분리되어 있고 탈착 가능한 전자 기기이지만, 카메라(8000)의 하우징(8001)은 표시 장치를 갖는 파인더를 포함하여도 좋다.
도 76의 (B)는 헤드 마운트 디스플레이(8200)의 외관도이다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 및 케이블(8205) 등을 포함한다. 장착부(8201)는 배터리(8206)를 포함한다.
케이블(8205)을 통하여 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기 등을 포함하여 화상 데이터 등의 영상 정보를 수신하고 그것을 표시부(8204)에 표시한다. 본체(8203)의 카메라에 의하여 사용자의 눈알 및 눈꺼풀의 움직임을 파악한 다음, 그 파악한 데이터를 사용하여 사용자의 시점의 좌표를 산출하여 사용자의 눈을 입력 수단으로서 이용한다.
장착부(8201)는 사용자와 접촉하는 복수의 전극을 포함하여도 좋다. 본체(8203)는 사용자의 눈알의 움직임에 따라 전극을 흐르는 전류를 검지함으로써 사용자의 눈의 방향을 인식하도록 구성되어도 좋다. 본체(8203)는 상기 전극을 흐르는 전류를 검지함으로써 사용자의 맥박을 모니터링하도록 구성되어도 좋다. 장착부(8201)는 사용자의 생체 정보를 표시부(8204)에 표시할 수 있도록, 온도 센서, 압력 센서, 또는 가속도 센서 등의 센서를 포함하여도 좋다. 본체(8203)는 사용자의 머리 등의 움직임을 검지하여 사용자의 머리 등의 움직임에 맞추어 표시부(8204)에 표시시키는 영상을 바꾸도록 구성되어도 좋다.
본 발명의 일 형태에 따른 표시 장치를 표시부(8204)에 사용할 수 있다.
도 76의 (C) 내지 (E)는 헤드 마운트 디스플레이(8300)의 외관도이다. 헤드 마운트 디스플레이(8300)는 하우징(8301), 표시부(8302), 고정 밴드(8304), 및 한 쌍의 렌즈(8305)를 포함한다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 볼 수 있다. 표시부(8302)는 휘어져 있는 것이 바람직하다. 표시부(8302)가 휘어져 있으면, 사용자는 화상의 높은 현실감을 느낄 수 있다. 본 실시형태에서 예로서 설명한 구조는 하나의 표시부(8302)를 갖지만, 표시부(8302)의 개수는 하나에 한정되지 않는다. 예를 들어, 2개의 표시부(8302)를 제공하여도 좋고, 이 경우 사용자의 대응하는 한쪽 눈을 위하여 하나의 표시부를 제공하면, 시차를 사용한 3차원 표시 등이 가능하다.
본 발명의 일 형태에 따른 표시 장치를 표시부(8302)에 사용할 수 있다. 본 발명의 일 형태에 따른 반도체 장치를 포함하는 표시 장치는 해상도가 매우 높으므로, 도 76의 (E)에 도시된 바와 같이 렌즈(8305)를 사용하여 화상을 확대한 경우에도 사용자는 화소를 감지하지 않아, 더 현실적인 화상을 표시할 수 있다.
[전자 기기 2]
다음으로, 도 76의 (A) 내지 (E)는 도 77의 (A) 내지 (G)에 도시된 것과 다른 전자 기기의 예를 도시한 것이다.
도 77의 (A) 내지 (G)에 도시된 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전 수, 거리, 광, 액체, 자기, 온도, 화학 물질, 소리, 시간, 경도, 전계, 전류, 전압, 전력, 방사선, 유량, 습도, 기울기, 진동, 냄새, 또는 적외선을 측정하는 기능을 갖는 센서), 및 마이크로폰(9008) 등을 포함할 수 있다.
도 77의 (A) 내지 (G)에 도시된 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(예를 들어, 정지 화상, 동영상, 및 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 및 시간 등을 표시하는 기능, 다양한 소프트웨어(프로그램)로 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능으로 다양한 컴퓨터 네트워크에 접속되는 기능, 무선 통신 기능으로 다양한 데이터를 송수신하는 기능, 기억 매체에 저장된 프로그램 또는 데이터를 판독하고 이 프로그램 또는 데이터를 표시부에 표시하는 기능. 또한, 도 77의 (A) 내지 (G)에 도시된 전자 기기에 제공할 수 있는 기능은 이들에 한정되지 않고, 전자 기기는 다양한 기능을 가질 수 있다. 도 77의 (A) 내지 (G)에는 도시되지 않았지만, 전자 기기들은 각각 복수의 표시부를 가져도 좋다. 전자 기기들은 카메라 등을 가져도 좋고, 정지 화상을 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 기억 매체(외부 기억 매체 또는 카메라에 포함되는 기억 매체)에 저장하는 기능, 또는 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 77의 (A) 내지 (G)에 도시된 전자 기기에 대하여 아래에서 자세히 설명한다.
도 77의 (A)는 텔레비전 장치(9100)를 도시한 사시도이다. 텔레비전 장치(9100)는 예를 들어, 50인치 이상 또는 100인치 이상의 화면 크기가 큰 표시부(9001)를 포함할 수 있다.
도 77의 (B)는 휴대 정보 단말기(9101)의 사시도이다. 휴대 정보 단말기(9101)는 예를 들어, 전화기, 노트, 및 정보 열람 시스템 등 중 하나 이상으로서 기능한다. 구체적으로는, 휴대 정보 단말기는 스마트폰으로서 사용할 수 있다. 또한, 휴대 정보 단말기(9101)는 스피커(9003), 접속 단자(9006), 또는 센서(9007) 등을 포함하여도 좋다. 휴대 정보 단말기(9101)는 문자 및 화상 정보를 그 복수의 면에 표시할 수 있다. 예를 들어, 3개의 조작 버튼(9050)(조작 아이콘 또는 간단하게 아이콘이라고도 함)을 표시부(9001)의 하나의 면에 표시할 수 있다. 또한, 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수 있다. 정보(9051)의 예에는, 이메일, SNS(social networking service) 메시지, 및 전화 등의 수신을 알리는 표시, 이메일 및 SNS 메시지의 제목 및 송신자, 날짜, 시각, 배터리의 잔량, 및 안테나의 수신 강도가 포함된다. 정보(9051)가 표시되어 있는 위치에 정보(9051) 대신에 조작 버튼(9050) 등을 표시하여도 좋다.
도 77의 (C)는 휴대 정보 단말기(9102)의 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3개 이상의 면에 정보를 표시하는 기능을 갖는다. 여기서는, 정보(9052), 정보(9053), 및 정보(9054)가 상이한 면에 표시되어 있다. 예를 들어, 휴대 정보 단말기(9102)의 사용자는, 자신 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 넣은 상태로 표시(여기서는 정보(9053))를 볼 수 있다. 구체적으로는, 착신한 전화의 발신자의 전화번호 또는 이름 등을, 휴대 정보 단말기(9102)의 상방에서 볼 수 있는 위치에 표시한다. 따라서, 사용자는 휴대 정보 단말기(9102)를 포켓에서 꺼내지 않고 표시를 보고, 전화를 받을지 여부를 결정할 수 있다.
도 77의 (D)는 손목시계형 휴대 정보 단말기(9200)를 도시한 사시도이다. 휴대 정보 단말기(9200)는 이동 전화, 이메일, 문장의 열람 및 편집, 음악 재생, 인터넷 통신, 및 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다. 표시부(9001)의 표시면이 휘어져 있고, 휘어진 표시면에 화상을 표시할 수 있다. 휴대 정보 단말기(9200)는 기존의 통신 표준에 따른 통신 방식인 근거리 무선 통신을 채용할 수 있다. 이 경우, 예를 들어, 휴대 정보 단말기와 무선 통신이 가능한 헤드셋 간의 상호 통신을 수행할 수 있어 핸즈프리 통화가 가능하다. 휴대 정보 단말기(9200)는 접속 단자(9006)를 포함하고, 커넥터를 통하여 다른 정보 단말기에 데이터를 직접 송신하고 다른 정보 단말기로부터 데이터를 직접 수신할 수 있다. 접속 단자(9006)를 통한 충전이 가능하다. 또한, 접속 단자(9006)를 사용하지 않고 무선 급전에 의하여 충전 동작을 실시하여도 좋다.
도 77의 (E) 내지 (G)는 폴더블 휴대 정보 단말기(9201)의 사시도이다. 도 77의 (E)는 펼쳐진 폴더블 휴대 정보 단말기(9201)의 사시도이다. 도 77의 (F)는 펼쳐지는 도중 또는 접히는 도중의 폴더블 휴대 정보 단말기(9201)의 사시도이다. 도 77의 (G)는 접힌 폴더블 휴대 정보 단말기(9201)의 사시도이다. 휴대 정보 단말기(9201)를 펼치면, 이음매 없는 큰 표시 영역의 일람성이 높다. 휴대 정보 단말기(9201)의 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)에 의하여 지지된다. 힌지(9055)를 사용하여 2개의 하우징(9000) 사이의 연결부에서 휴대 정보 단말기(9201)를 접음으로써 휴대 정보 단말기(9201)를 펼쳐진 상태에서 접힌 상태로 가역적으로 변형할 수 있다. 예를 들어, 휴대 정보 단말기(9201)는 곡률 반경 1mm 이상 150mm 이하로 구부릴 수 있다.
다음으로, 도 78의 (A) 및 (B)는 도 76의 (A) 내지 (E), 그리고 도 77의 (A) 내지 (G)에 도시된 것과 다른 전자 기기의 예를 도시한 것이다. 도 78의 (A) 및 (B)는 복수의 표시 패널을 포함하는 표시 장치의 사시도이다. 또한, 도 78의 (A)의 사시도는 복수의 표시 패널을 만 상태이고, 도 78의 (B)의 사시도는 편 상태이다.
도 78의 (A) 및 (B)에 도시된 표시 장치(9500)는 복수의 표시 패널(9501), 힌지(9511), 및 베어링(9512)을 포함한다. 복수의 표시 패널(9501)의 각각은 표시 영역(9502) 및 광 투과 영역(9503)을 포함한다.
복수의 표시 패널(9501)의 각각은 플렉시블하다. 인접한 2개의 표시 패널(9501)은 서로 부분적으로 중첩되도록 제공된다. 예를 들어, 인접한 2개의 표시 패널(9501)의 광 투과 영역들(9503)을 서로 중첩시킬 수 있다. 복수의 표시 패널(9501)을 사용하여 화면이 큰 표시 장치를 얻을 수 있다. 이 표시 장치는 용도에 따라 표시 패널(9501)을 말 수 있기 때문에 범용성이 높다.
또한, 도 78의 (A) 및 (B)에서는 인접한 표시 패널들(9501)의 표시 영역들(9502)이 서로 분리되어 있지만 이 구조에 한정되지 않고, 예를 들어 인접한 표시 패널들(9501)의 표시 영역들(9502)을 틈 없이 서로 중첩시켜 연속적인 표시 영역(9502)을 얻어도 좋다.
본 실시형태에서 설명한 전자 기기들의 각각은 어떤 종류의 데이터를 표시하기 위한 표시부를 포함한다. 또한, 본 발명의 일 형태에 따른 반도체 장치는, 표시부를 갖지 않는 전자 기기에도 사용될 수 있다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
100: 트랜지스터, 100A: 트랜지스터, 100B: 트랜지스터, 100C: 트랜지스터, 100D: 트랜지스터, 100E: 트랜지스터, 100F: 트랜지스터, 100G: 트랜지스터, 100H: 트랜지스터, 100J: 트랜지스터, 100K: 트랜지스터, 102: 기판, 104: 절연막, 106: 도전막, 108: 산화물 반도체막, 108_1: 산화물 반도체막, 108_2: 산화물 반도체막, 108_3: 산화물 반도체막, 108d: 드레인 영역, 108f: 영역, 108i: 채널 영역, 108s: 소스 영역, 110: 절연막, 110a 절연막, 112: 도전막, 112_1: 도전막, 112_2: 도전막, 114: 절연막, 116: 절연막, 118: 절연막, 120a: 도전막, 120b: 도전막, 122: 절연막, 141a: 개구, 141b: 개구, 143: 개구, 200: 트랜지스터, 205: 도전체, 205a: 도전체, 205b: 도전체, 210: 절연체, 212: 절연체, 214: 절연체, 216: 절연체, 218: 도전체, 220: 절연체, 222: 절연체, 224: 절연체, 230: 산화물 반도체, 230a: 산화물 반도체, 230b: 산화물 반도체, 230c: 산화물 반도체, 240a: 도전체, 240b: 도전체, 244: 도전체, 245: 도전체, 250: 절연체, 260: 도전체, 260a: 도전체, 260b: 도전체, 270: 절연체, 280: 절연체, 282: 절연체, 284: 절연체, 300A: 트랜지스터, 300B: 트랜지스터, 300C: 트랜지스터, 300D: 트랜지스터, 300E: 트랜지스터, 300F: 트랜지스터, 300G: 트랜지스터, 302: 기판, 304: 도전막, 306: 절연막, 307: 절연막, 308: 산화물 반도체막, 308_1: 산화물 반도체막, 308_2: 산화물 반도체막, 308_3: 산화물 반도체막, 312a: 도전막, 312b: 도전막, 312c: 도전막, 314: 절연막, 316: 절연막, 318: 절연막, 319: 절연막, 320a: 도전막, 320b: 도전막, 330D: 트랜지스터, 341a: 개구, 341b: 개구, 342: 개구, 342a: 개구, 342b: 개구, 342c: 개구, 344: 도전막, 351: 개구, 352a: 개구, 352b: 개구, 400: 트랜지스터, 401: 기판, 402: 반도체 영역, 404: 절연체, 406: 도전체, 408a: 저저항 영역, 408b: 저저항 영역, 410: 용량 소자, 420: 절연체, 422: 절연체, 424: 절연체, 426: 절연체, 428: 도전체, 430: 도전체, 450: 절연체, 452: 절연체, 454: 절연체, 456: 도전체, 458: 절연체, 460: 절연체, 462: 도전체, 466: 도전체, 470: 절연체, 474: 도전체, 480: 절연체, 482: 절연체, 484: 절연체, 501: 화소 회로, 502: 화소부, 504: 드라이버 회로부, 504a: 게이트 드라이버, 504b: 소스 드라이버, 506: 보호 회로, 507: 단자부, 550: 트랜지스터, 552: 트랜지스터, 554: 트랜지스터, 560: 용량 소자, 562: 용량 소자, 570: 액정 소자, 572: 발광 소자, 664: 전극, 665: 전극, 667: 전극, 700: 표시 장치, 701: 기판, 702: 화소부, 704: 소스 드라이버 회로부, 705: 기판, 706: 게이트 드라이버 회로부, 708: 단자부, 710: 신호선, 711: 리드 배선부, 712: 실란트, 716: FPC, 730: 절연막, 732: 밀봉막, 734: 절연막, 736: 착색막, 738: 차광막, 750: 트랜지스터, 752: 트랜지스터, 760: 접속 전극, 770: 평탄화 절연막, 772: 도전막, 773: 절연막, 774: 도전막, 775: 액정 소자, 776: 액정층, 778: 구조체, 780: 이방성 도전막, 782: 발광 소자, 783: 액적 토출 장치, 784: 액적, 785: 층, 786: EL층, 788: 도전막, 790: 용량 소자, 791: 터치 패널, 792: 절연막, 793: 전극, 794: 전극, 795: 절연막, 796: 전극, 797: 절연막, 800: 인버터, 810: OS 트랜지스터, 820: OS 트랜지스터, 831: 신호 파형, 832: 신호 파형, 840: 파선, 841: 실선, 850: OS 트랜지스터, 860: CMOS 인버터, 900: 반도체 장치, 901: 전원 회로, 902: 회로, 903: 전압 생성 회로, 903A: 전압 생성 회로, 903B: 전압 생성 회로, 903C: 전압 생성 회로, 904: 회로, 905: 전압 생성 회로, 906: 회로, 911: 트랜지스터, 912: 트랜지스터, 912A: 트랜지스터, 912B: 트랜지스터, 921: 제어 회로, 922: 트랜지스터, 950: 트랜지스터, 952: 기판, 954: 절연막, 956: 반도체막, 958: 절연막, 960: 도전막, 962: 절연막, 964: 절연막, 966a: 도전막, 966b: 도전막, 968: 절연막, 970: 절연막, 972: 절연막, 1400: 액적 토출 장치, 1402: 기판, 1403: 액적 토출 수단, 1404: 촬상 수단, 1405: 헤드, 1406: 점선, 1407: 제어 수단, 1408: 기억 매체, 1409: 화상 처리 수단, 1410: 컴퓨터, 1411: 마커, 1412: 헤드, 1413: 재료 공급원, 1414: 재료 공급원, 7000: 표시 모듈, 7001: 상부 커버, 7002: 하부 커버, 7003: FPC, 7004: 터치 패널, 7005: FPC, 7006: 표시 패널, 7007: 백라이트, 7008: 광원, 7009: 프레임, 7010: 인쇄 기판, 7011: 배터리, 8000: 카메라, 8001: 하우징, 8002: 표시부, 8003: 조작 버튼, 8004: 셔터 버튼, 8006: 렌즈, 8100: 파인더, 8101: 하우징, 8102: 표시부, 8103: 버튼, 8200: 헤드 마운트 디스플레이, 8201: 장착부, 8202: 렌즈, 8203: 본체, 8204: 표시부, 8205: 케이블, 8206: 배터리, 8300: 헤드 마운트 디스플레이, 8301: 하우징, 8302: 표시부, 8304: 고정 밴드, 8305: 렌즈, 9000: 하우징, 9001: 표시부, 9003: 스피커, 9005: 조작 키, 9006: 접속 단자, 9007: 센서, 9008: 마이크로폰, 9050: 조작 버튼, 9051: 정보, 9052: 정보, 9053: 정보, 9054: 정보, 9055: 힌지, 9100: 텔레비전 장치, 9101: 휴대 정보 단말기, 9102: 휴대 정보 단말기, 9200: 휴대 정보 단말기, 9201: 휴대 정보 단말기, 9500: 표시 장치, 9501: 표시 패널, 9502: 표시 영역, 9503: 영역, 9511: 힌지, 9512: 베어링.
본 출원은 2015년 12월 29일에 일본 특허청에 출원된 일련 번호 2015-257710의 일본 특허 출원 및 2016년 1월 24일에 일본 특허청에 출원된 일련 번호 2016-125478의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (8)

  1. 금속 산화물막으로서,
    인듐;
    Al, Ga, Y, 또는 Sn인 M; 및
    아연을 포함하고,
    결정 구조에 기인한 회절 강도를 갖는 피크가 상기 금속 산화물막의 표면에 수직인 방향에서의 X선 회절에 의하여 관찰되고,
    상기 금속 산화물막의 상기 표면에 수직인 상기 방향에서의 투과 전자 현미경 이미지에서 복수의 결정부가 관찰되고,
    상기 복수의 결정부 외의 영역의 비율은 20% 이상 60% 이하인, 금속 산화물막.
  2. 제 1 항에 있어서,
    상기 복수의 결정부는 두께 방향으로 c축이 배향되는 결정부의 비율이 다른 방향으로 배향되는 결정부보다 높은, 금속 산화물막.
  3. 제 1 항에 있어서,
    단면 TEM 이미지에 대하여 고속 푸리에 변환(fast Fourier transform)을 실시함으로써 얻어진 이미지인 제 1 이미지에 대하여 주기적 영역을 남기는 마스크 처리를 실시한 다음에, 역 고속 푸리에 변환(inverse fast Fourier transform)을 실시하는 식으로 얻어진 제 2 이미지에서는, 원래의 이미지에서 뺀 상기 남긴 영역의 상기 비율은 20% 이상 60% 미만인, 금속 산화물막.
  4. 제 1 항에 있어서,
    10nm 이상 50nm 이하의 두께를 갖는 상기 금속 산화물막의 조각에 대하여, 그 단면에 수직인 상기 방향으로 프로브 직경을 50nm 이상으로 한 전자선 회절을 수행하는 경우에는, 링 형상의 회절 패턴과, 상기 링 형상의 회절 패턴과 중첩되는 2개의 제 1 스폿을 포함하는 제 1 전자선 회절 패턴이 관찰되고,
    프로브 직경을 0.3nm 이상 5nm 이하로 한 전자선 회절을 그 위에 수행하는 경우에는, 상기 2개의 제 1 스폿과, 원주 방향으로 분포되는 복수의 제 2 스폿을 포함하는 제 2 전자선 회절 패턴이 관찰되는, 금속 산화물막.
  5. 제 4 항에 있어서,
    상기 2개의 제 1 스폿은 중심에 대하여 대칭이고,
    제 1 직선과, 상기 금속 산화물막의 표면의 법선 벡터의 상기 방향 사이의 각도는 0° 이상 10° 이하이고,
    상기 제 1 직선은 상기 중심과, 상기 2개의 제 1 스폿의 휘도가 가장 높은 점을 통과하는, 금속 산화물막.
  6. 제 5 항에 있어서,
    상기 제 1 전사선 회절 패턴에서는, 상기 제 1 직선과 교차되는 제 2 직선과, 상기 링 형상의 회절 패턴의 교차 부분에서, 상기 링 형상의 회절 패턴의 휘도가 상기 2개의 제 1 스폿의 휘도보다 낮은, 금속 산화물막.
  7. 제 6 항에 있어서,
    상기 2개의 제 1 스폿의 휘도는 상기 제 2 직선과, 상기 링 형상의 회절 패턴의 상기 교차 부분에서, 상기 링 형상의 회절 패턴의 휘도의 1배보다 크고 9배 이하인, 금속 산화물막.
  8. 반도체 장치로서,
    반도체층;
    게이트 절연층; 및
    게이트를 포함하고,
    상기 반도체층은 제 1 항에 따른 금속 산화물막을 포함하는, 반도체 장치.
KR1020187020178A 2015-12-29 2016-12-21 금속 산화물막 및 반도체 장치 KR20180099725A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015257710 2015-12-29
JPJP-P-2015-257710 2015-12-29
JP2016125478 2016-06-24
JPJP-P-2016-125478 2016-06-24
PCT/IB2016/057846 WO2017115222A1 (en) 2015-12-29 2016-12-21 Metal oxide film and semiconductor device

Publications (1)

Publication Number Publication Date
KR20180099725A true KR20180099725A (ko) 2018-09-05

Family

ID=59086616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187020178A KR20180099725A (ko) 2015-12-29 2016-12-21 금속 산화물막 및 반도체 장치

Country Status (5)

Country Link
US (5) US10096684B2 (ko)
JP (3) JP2018006728A (ko)
KR (1) KR20180099725A (ko)
CN (2) CN113105213A (ko)
WO (1) WO2017115222A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430897B2 (en) 2018-03-23 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11894466B2 (en) 2018-10-10 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017115222A1 (en) 2015-12-29 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and semiconductor device
KR20230062664A (ko) 2016-01-18 2023-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막, 반도체 장치, 및 표시 장치
JP6796086B2 (ja) 2016-02-05 2020-12-02 株式会社半導体エネルギー研究所 半導体装置
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10193018B2 (en) * 2016-12-29 2019-01-29 Intel Corporation Compact low power head-mounted display with light emitting diodes that exhibit a desired beam angle
CN107221537B (zh) * 2017-06-30 2019-12-17 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及阵列基板制作方法
KR102470955B1 (ko) * 2017-10-17 2022-11-28 한국과학기술연구원 박막형 트랜지스터 채널 및 이를 이용한 박막형 트랜지스터
JP7071841B2 (ja) 2018-02-28 2022-05-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7030566B2 (ja) * 2018-03-06 2022-03-07 株式会社ニューフレアテクノロジー パターン検査方法及びパターン検査装置
US20190300361A1 (en) * 2018-03-28 2019-10-03 Cirrus Logic International Semiconductor Ltd. Mems devices and processes
JP2022512583A (ja) * 2018-11-19 2022-02-07 エルジー イノテック カンパニー リミテッド 合金金属板及びこれを含む蒸着用マスク
CN113423857A (zh) * 2019-02-22 2021-09-21 株式会社半导体能源研究所 金属氧化物膜、半导体装置及金属氧化物膜的评价方法
US11088078B2 (en) * 2019-05-22 2021-08-10 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
KR20220106816A (ko) * 2019-11-29 2022-07-29 가부시키가이샤 플로스피아 반도체 장치 및 반도체 시스템
CN110954566B (zh) * 2019-12-18 2022-05-27 上海科技大学 一种使用透射电子显微镜确认晶体手性的方法
CN111697005A (zh) * 2020-05-25 2020-09-22 福建华佳彩有限公司 一种阵列基板及其制作方法
CN113690153B (zh) * 2021-08-10 2023-10-31 深圳市华星光电半导体显示技术有限公司 防止esd破坏tft的方法、tft的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007339A (ja) 2012-06-26 2014-01-16 Ibiden Co Ltd インダクタ部品、その製造方法及びプリント配線板

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3945887B2 (ja) * 1998-01-30 2007-07-18 Ｈｏｙａ株式会社 導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101506124B1 (ko) * 2009-09-04 2015-03-25 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102071545B1 (ko) * 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014014341A (ja) 2012-07-11 2014-01-30 Kubota Corp コンバイン
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI741298B (zh) 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
TW201516167A (zh) 2013-10-22 2015-05-01 Semiconductor Energy Lab 氧化物半導體膜之製作方法
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TWI643969B (zh) * 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ
US9537478B2 (en) 2014-03-06 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2016092416A1 (en) * 2014-12-11 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and electronic device
US10522693B2 (en) * 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
CN107406966B (zh) * 2015-03-03 2020-11-20 株式会社半导体能源研究所 氧化物半导体膜、包括该氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置
WO2017115222A1 (en) * 2015-12-29 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007339A (ja) 2012-06-26 2014-01-16 Ibiden Co Ltd インダクタ部品、その製造方法及びプリント配線板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. Nakamura, N. Kimizuka, 및 T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350 ℃," J. Solid State Chem., 1991, Vol. 93, pp. 298-315.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430897B2 (en) 2018-03-23 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11935963B2 (en) 2018-03-23 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11894466B2 (en) 2018-10-10 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2022016470A (ja) 2022-01-21
CN108473334B (zh) 2021-03-12
US11757007B2 (en) 2023-09-12
JP7377245B2 (ja) 2023-11-09
CN108473334A (zh) 2018-08-31
US20200161435A1 (en) 2020-05-21
WO2017115222A1 (en) 2017-07-06
JP2018006728A (ja) 2018-01-11
CN113105213A (zh) 2021-07-13
US11063125B2 (en) 2021-07-13
US20230420522A1 (en) 2023-12-28
US20210343843A1 (en) 2021-11-04
US10096684B2 (en) 2018-10-09
US20190051727A1 (en) 2019-02-14
US10535742B2 (en) 2020-01-14
US20170186843A1 (en) 2017-06-29
JP2023181339A (ja) 2023-12-21

Similar Documents

Publication Publication Date Title
US11757007B2 (en) Metal oxide film and semiconductor device
US11842901B2 (en) Semiconductor device, manufacturing method thereof, display device, and electronic device
JP7341204B2 (ja) 半導体装置
US10439074B2 (en) Semiconductor device
KR102527306B1 (ko) 금속 산화물막, 반도체 장치, 및 표시 장치
KR102655935B1 (ko) 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal