CN113423857A - 金属氧化物膜、半导体装置及金属氧化物膜的评价方法 - Google Patents

金属氧化物膜、半导体装置及金属氧化物膜的评价方法 Download PDF

Info

Publication number
CN113423857A
CN113423857A CN202080014352.6A CN202080014352A CN113423857A CN 113423857 A CN113423857 A CN 113423857A CN 202080014352 A CN202080014352 A CN 202080014352A CN 113423857 A CN113423857 A CN 113423857A
Authority
CN
China
Prior art keywords
metal oxide
oxide film
region
layer
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080014352.6A
Other languages
English (en)
Inventor
生内俊光
保坂泰靖
冈崎健一
高桥正弘
中山智则
金川朋贤
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN113423857A publication Critical patent/CN113423857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/087—Oxides of copper or solid solutions thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/20058—Measuring diffraction of electrons, e.g. low energy electron diffraction [LEED] method or reflection high energy electron diffraction [RHEED] method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/2055—Analysing diffraction patterns
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种电特性高的金属氧化物膜。提供一种可靠性高的金属氧化物膜。金属氧化物膜包含铟、M(M是铝、镓、钇或锡)及锌。在根据从垂直于金属氧化物膜的膜面的方向照射电子束的电子衍射决定的面间隔d的分布中，金属氧化物膜具有第一峰以及第二峰。第一峰的顶点位于0.25nm以上且0.30nm以下的范围内，第二峰的顶点位于0.15nm以上且0.20nm以下的范围内。该面间隔d的分布是利用金属氧化物膜的多个区域中的多个电子衍射图案而得到的。电子衍射通过使用电子束径为0.3nm以上且10nm以下的电子束进行。

Description

金属氧化物膜、半导体装置及金属氧化物膜的评价方法
技术领域
本发明的一个方式涉及一种金属氧化物膜。本发明的一个方式涉及一种使用金属氧化物膜的半导体装置。本发明的一个方式涉及一种金属氧化物膜的评价方法。
注意，本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的一个例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、这些装置的驱动方法或这些装置的制造方法。半导体装置是指能够通过利用半导体特性而工作的所有装置。
背景技术
作为可用于晶体管的半导体材料，氧化物半导体受到瞩目。例如，专利文献1公开了如下半导体装置：层叠有多个氧化物半导体层，在该多个氧化物半导体层中，被用作沟道的氧化物半导体层包含铟及镓，并且铟的比例比镓的比例高，使得场效应迁移率(有时，简称为迁移率或μFE)提高的半导体装置。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2014-7399号公报
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种电特性高的金属氧化物膜。本发明的一个方式的目的之一是提供一种可靠性高的金属氧化物膜。本发明的一个方式的目的之一是提供一种批量生产性高的金属氧化物膜。本发明的一个方式的目的之一是提供一种新颖的金属氧化物膜。
另外，本发明的一个方式的目的之一是提供一种采用金属氧化物膜的电特性高的半导体装置。本发明的一个方式的目的之一是提供一种采用金属氧化物膜的可靠性高的半导体装置。
另外，本发明的一个方式的目的之一是提供一种金属氧化物膜的新颖的分析方法、评价方法或解析方法。
注意，这些目的的记载并不妨碍其他目的的存在。并且，本发明的一个方式不需要实现所有上述目的。另外，可以从说明书、附图、权利要求书等的记载中抽出上述之外的目的。
解决技术问题的手段
本发明的一个方式是一种金属氧化物膜，该金属氧化物膜包含铟、M(M是铝、镓、钇或锡)及锌。在根据从垂直于金属氧化物膜的膜面的方向照射电子束的电子衍射决定的面间隔d的分布中，金属氧化物膜具有第一峰以及第二峰。第一峰的顶点位于0.25nm以上且0.30nm以下的范围内，第二峰的顶点位于0.15nm以上且0.20nm以下的范围内。面间隔d的分布是利用金属氧化物膜的多个区域中的多个电子衍射图案而得到的。电子衍射通过使用电子束径为0.3nm以上且10nm以下的电子束进行。
另外，在上述金属氧化物膜中，优选的是第一峰的顶点比第二峰的顶点高。或者，优选是第一峰的顶点比第二峰的顶点低。
另外，本发明的其他一个方式是一种半导体装置，该半导体装置包括半导体层、栅电极以及栅极绝缘层，该半导体层包括上述中的任一个所记载的金属氧化物膜。
另外，本发明的其他一个方式的金属氧化物膜的评价方法包括如下步骤：通过从垂直于金属氧化物膜的膜面的方向到金属氧化物膜中的多个区域照射电子束径为0.3nm以上且10nm以下的电子束得到多个电子衍射图案；算出多个电子衍射图案中观察到的多个斑点的面间隔d；以及根据面间隔d的频率分布的形状对金属氧化物膜的结晶性进行评价。
另外，本发明的其他一个方式的金属氧化物膜的评价方法包括如下步骤：通过从垂直于金属氧化物膜的膜面的方向到金属氧化物膜中的多个区域照射电子束径为0.3nm以上且10nm以下的电子束得到多个电子衍射图案；算出多个电子衍射图案中观察到的多个斑点的从标准线的角度θ；以及根据角度θ的分布的形状对金属氧化物膜的结晶性进行评价。
发明效果
根据本发明的一个方式，可以提供一种电特性高的金属氧化物膜。另外，可以提供一种可靠性高的金属氧化物膜。另外，可以提供一种新颖的金属氧化物膜。
根据本发明的一个方式，可以提供一种采用金属氧化物膜的电特性高的半导体装置。另外，可以提供一种采用金属氧化物膜的可靠性高的半导体装置。
根据本发明的一个方式，可以提供一种金属氧化物膜的新颖的分析方法、评价方法或解析方法。
注意，这些效果的记载不妨碍其他效果的存在。另外，本发明的一个方式并不需要具有所有上述效果。另外，可以从说明书、附图、权利要求书等的记载抽取上述以外的效果。
附图简要说明
图1A是金属氧化物膜的示意图，图1B、图1C是电子衍射图案的示意图，图1D、图1E是直方图的示意图。
图2A至图2C是直方图的示意图。
图3A、图3B是电子衍射图案的示意图。
图4A是电子衍射图案，图4B是晶格表面间隔的直方图。
图5A是电子衍射图案，图5B是晶格表面间隔的直方图。
图6A是电子衍射图案，图6B是晶格表面间隔的直方图。
图7A是电子衍射图案，图7B是晶格表面间隔的直方图。
图8A是电子衍射图案，图8B是晶格表面间隔的直方图。
图9A是电子衍射图案，图9B是晶格表面间隔的直方图。
图10是示出电子衍射峰的频率的比的图。
图11A是示出每一个帧的晶格表面间隔的变化的图，图11B是示出每一个帧的斑点的角度的变化的图。
图12A是示出每一个帧的晶格表面间隔的变化的图，图12B是示出每一个帧的斑点的角度的变化的图。
图13A、图13B、图13C是XRD光谱。
图14A、图14B、图14C是XRD光谱。
图15A、图15B、图15C是XRD光谱。
图16A、图16B、图16C是XRD光谱。
图17是示出X射线衍射峰的顶点的角度的图。
图18A至图18E是示出计算模型的图。
图19A至图19E是示出计算模型的图。
图20A是示出温度和平均能量的关系的图，图20B是示出温度和平均能量的差异的关系的图。
图21是说明缺陷的生成能量的图。
图22A是说明IGZO的晶体结构的分类的图，图22B是说明石英玻璃的XRD光谱的图，图22C是说明结晶性IGZO的XRD光谱的图，图22D是说明结晶性IGZO的纳米束电子衍射图案的图。
图23A是半导体装置的俯视图，图23B、图23C是半导体装置的截面图。
图24A、图24B是半导体装置的截面图。
图25A是半导体装置的俯视图，图25B、图25C是半导体装置的截面图。
图26A是半导体装置的俯视图，图26B、图26C是半导体装置的截面图。
图27A、图27B是半导体装置的截面图。
图28A至图28C是示出显示装置的结构例子的图。
图29是示出显示装置的截面结构例子的图。
图30是示出显示装置的截面结构例子的图。
图31是示出显示装置的截面结构例子的图。
图32A是显示装置的框图，图32B、图32C是显示装置的电路图。
图33A、图33C、图33D是显示装置的电路图，图33B是时序图。
图34A、图34B是显示模块的结构例子。
图35A至图35C是示出电子设备的结构例子的图。
图36A至图36E是示出电子设备的结构例子的图。
图37A至图37G是示出电子设备的结构例子的图。
图38A至图38D是示出电子设备的结构例子的图。
图39A至图39D是示出晶体管的Id-Vg特性的图。
图40是示出晶体管的可靠性评价结果的图。
图41A至图41D是示出晶体管的Id-Vg特性的图。
图42是HAADEF-STEM图像及EDX面分析图像。
图43A至图43D是金属氧化物膜的组成的定量分析结果。
图44A至图44C是金属氧化物膜的组成的直方图。
实施发明的方式
以下，参照附图对实施方式进行说明。但是，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意，在以下说明的发明的结构中，在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
在本说明书所说明的附图中，为便于清楚地说明，有时夸大表示各构成要素的尺寸、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。
在本说明书等中使用的“第一”、“第二”等序数词是为了避免构成要素的混淆而附记的，而不是为了在数目方面上进行限定的。
晶体管是半导体元件的一种，并且可以进行电流或电压的放大、控制导通或非导通的开关工作等。本说明书中的晶体管包括IGFET(Insulated Gate Field EffectTransistor：绝缘栅场效应晶体管)和薄膜晶体管(TFT：Thin Film Transistor)。
另外，在使用极性不同的晶体管的情况或电路工作的电流方向变化的情况等下，“源极”及“漏极”的功能有时被互相调换。因此，在本说明书等中，可以互相调换使用“源极”和“漏极”。
在本说明书等中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，例如，有时可以将“绝缘膜”变换为“绝缘层”。
在本说明书等中，显示装置的一个方式的显示面板是指能够在显示面显示(输出)图像等的面板。因此，显示面板是输出装置的一个方式。
在本说明书等中，有时将在显示面板的衬底上安装有例如FPC(Flexible PrintedCircuit：柔性印刷电路)或TCP(Tape Carrier Package：载带封装)等连接器的结构或在衬底上以COG(Chip On Glass：玻璃覆晶封装)方式等直接安装IC(集成电路)的结构称为显示面板模块或显示模块，或者也简称为显示面板等。
注意，在本说明书等中，显示装置的一个方式的触摸面板具有如下功能：在显示面显示图像等的功能；以及检测出手指或触屏笔等被检测体接触、按压或靠近显示面的作为触摸传感器的功能。因此，触摸面板是输入输出装置的一个方式。
触摸面板例如也可以称为具有触摸传感器的显示面板(或显示装置)、具有触摸传感器功能的显示面板(或显示装置)。触摸面板也可以包括显示面板及触摸传感器面板。或者，也可以具有在显示面板内部或表面具有触摸传感器的功能的结构。
在本说明书等中，有时将在触摸面板的衬底上安装有连接器或IC的结构称为触摸面板模块、显示模块，或者简称为触摸面板等。
(实施方式1)
在本实施方式中，对本发明的一个方式的金属氧化物膜及金属氧化物膜的评价方法进行说明。
[金属氧化物膜]
图1A示出形成在衬底10上的金属氧化物膜11的示意图。
本发明的一个方式的金属氧化物膜11是包含铟、M(M是铝、镓、钇或锡)及锌的氧化物膜。这种氧化物膜具有示出半导体特性的特征。金属氧化物膜11优选为利用溅射法形成的膜。尤其，作为溅射靶材，优选使用多晶金属氧化物靶材。
金属氧化物膜11包括无规取向(也称为没有取向性)的极其微小(几nm以下)的多个结晶区域。与非晶的金属氧化物膜相比，具有这种结晶性的金属氧化物膜11的可靠性非常高。此外，金属氧化物膜11也可以是没有取向性的结晶区域和具有取向性的结晶区域混合的膜。
可以将本发明的一个方式的金属氧化物膜11用于半导体装置。例如，可以用于晶体管中的形成沟道的半导体。
尤其，金属氧化物膜11优选为包含铟、镓及锌的氧化物膜。另外，作为金属氧化物膜11，优选使用金属氧化物膜11所包含的金属元素中的铟的含有比例高的材料。尤其，优选使用铟的含有比例比镓的含有比例高的材料。通过将这种金属氧化物膜11用于晶体管的半导体层，可以制造场效应迁移率高的晶体管。
通过使沉积条件不同，可以控制金属氧化物膜11的结晶性。例如，通过使沉积气体中的氧气体的比例(也称为氧流量比)高进行形成，可以形成结晶性高的膜。另一方面，通过使沉积气体中的氧气体的比例低或使用不包含氧气体的沉积气体进行形成，可以形成结晶性低的膜。或者，通过使形成时的衬底温度高，可以形成结晶性高的膜，通过使衬底温度低或不进行衬底加热而进行形成，可以形成结晶性低的膜。金属氧化物膜11的结晶性越高，膜的稳定性越高。另一方面，金属氧化物膜11的结晶性越低，将金属氧化物膜11用于晶体管时的场效应迁移率可以越高。
[电子衍射]
本发明的一个方式的金属氧化物膜11是在从垂直于膜面的方向照射电子束而得到的电子衍射图案中呈现如下特征的膜。
作为电子衍射法，优选采用使电子束会聚而将其照射到样品的纳米束电子衍射(NBED：Nano Beam Electron Diffraction)法。或者，也可以采用通过使用平行电子束并限制照射区域而对微小区域照射电子束的选区电子衍射(SAED:Selected Area ElectronDiffraction)法。
当在使电子束的光束直径极小(例如0.3nm以上且10nm以下或5nm以下)的条件下测定包括极其微小的结晶区域的金属氧化物膜11的电子衍射图案时，确认到在圆周方向(也称为θ方向)上离散地分布的多个斑点。另一方面，在以使电子束的光束直径大(例如50nm以上或100nm以上)的条件测定的电子衍射图案中，观察到圆状(也称为环状)的图案。
图1B及图1C示出从垂直于金属氧化物膜11的膜面的方向照射电子束径为几nm的电子束而得到的电子衍射图案的示意图。图1B所示的电子衍射图案20a是图1A所示的区域12a中的电子衍射图案，图1C所示的电子衍射图案20b是与区域12a不同的区域12b的电子衍射图案。
如图1B所示，在金属氧化物膜11的电子衍射图案20a中可以观察到如下斑点：透过样品的入射电子束的斑点(直接斑点20)、离直接斑点20近一侧的第一斑点21以及离直接斑点20比第一斑点21远一侧的第二斑点22。
第一斑点21在从直接斑点20的径向上的距离r为距离r1及其附近的环状第一区域31内被观察。另外，第二斑点22在从直接斑点20的径向的距离r为距离r2及其附近的环状第二区域32内被观察。第二区域32在第一区域31的外侧。换言之，距离r2比距离r1大。
另外，如图1A所示，在以与金属氧化物膜11的膜面方向平行的方式扫描电子束的照射位置而观察与区域12a不同的区域(区域12b)的电子衍射图案时，如图1C所示，在第一区域31内的不同的位置上观察到第一斑点21，在第二区域32内的不同的位置上观察到第二斑点22。
从此可知，金属氧化物膜11包括极其微小的结晶区域。另外，由于不同的区域中的第一斑点21及第二斑点22的位置不同，因此可知金属氧化物膜11所包括的微小的结晶区域没有取向性。
如此，通过以与金属氧化物膜11的膜面方向平行的方式进行电子束的照射位置的扫描的同时进行测定，可以观察多个电子衍射图案。从如此得到的多个电子衍射图案中的每一个可以得到第一斑点21及第二斑点22的位置及检测强度等信息。第一斑点21及第二斑点22的位置信息包括从直接斑点20的距离r以及从任意决定的标准线的角度θ。从多个电子衍射图案所得到的信息可以得到距离r、角度θ、检测强度等的直方图(也称为分布图、频率分布图)。
对本发明的一个方式的金属氧化物膜的评价方法进行说明。首先，通过从垂直于金属氧化物膜的膜面的方向到金属氧化物膜中的多个区域照射电子束径为0.3nm以上且10nm以下的电子束得到多个电子衍射图案。接着，算出所得到的多个电子衍射图案中观察到的多个斑点的面间隔d。然后，根据所算出的面间隔d的频率分布的形状，可以对金属氧化物膜的结晶性进行评价。
另外，通过对同样得到的多个电子衍射图案中所观察的多个斑点算出从标准线的角度θ，可以根据该角度θ的分布形状进行金属氧化物膜的结晶性的评价。
另外，根据同样得到的多个电子衍射图案中所观察的多个斑点的亮度(检测强度)的信息(例如分布形状)，也可以进行金属氧化物膜的结晶性的评价。
因为所得到的电子衍射图案数越多，信息的正确性越高，所以是优选的。例如，优选得到50以上，更优选为100以上，进一步优选为1000以上的电子衍射图案。上限没有特别的限制，得到10000以下或5000以下的电子衍射图案也可以得到精度充分高的信息。
下面，对更具体的例子进行说明。
图1D示出，将在金属氧化物膜11的电子衍射图案中被观察的斑点数(频率)以根据从直接斑点20的距离r的方式表示的直方图30r的例子。如图1D所示，在直方图30r中存在峰的顶点位于第一区域31内的第一斑点21的峰及峰的顶点位于第二区域32内的第二斑点22的峰。
在电子衍射法中，通过使用从直接斑点的中心到对象的斑点的距离r，可以以下面的算式(1)算出对应于该斑点的面间隔d的值(下面称为d值)。
[算式1]
d＝Lλ/r……(1)
在算式(1)中，L为相机长度，λ为电子束的波长。
图1E示出使用这样算出的d值形成的直方图30。
如图1E所示，根据本发明的一个方式的金属氧化物膜11的电子衍射图案得到的d值的直方图具有两个峰(按d值大的顺序，第一峰41、第二峰42)。
如图1E所示，金属氧化物膜11优选为如下膜：作为d值的频率分布的形状，第一峰41的顶点位于d值为0.25nm以上且0.30nm以下的范围内，第二峰42的顶点位于d值为0.15nm以上且0.20nm以下的范围内。
形成第一峰41的多个第一斑点21包含由来源于金属氧化物膜11所包含的微小结晶性簇的中距离有序结构所引起的散射电子的斑点。由于第一斑点21包含该结晶性簇中的面间隔不同的衍射所生成的散射电子及从结构不同的结晶性簇的散射电子等，因此散射角度产生偏差，其结果是，有可能观察到第一斑点21的d值的区域宽度变大。由此，第一峰41的半峰全宽倾向于比第二峰42的半峰全宽大。
另外，第一斑点21也可以包含起因于被金属氧化物膜11所包括的微小结晶区域衍射的衍射电子的斑点。
形成第二峰42的多个第二斑点22是起因于被金属氧化物膜11所包括的微小结晶区域衍射的衍射电子的斑点。例如，在该结晶区域具有与InGaZnO4结晶同样的晶体结构时，第二斑点22被估计来源于以(110)面及相等于(110)面的晶面所产生的衍射电子。
直方图30中的第一峰41和第二峰42的形状及高低反映有金属氧化物膜11的结晶性。由此，可以根据直方图30的频率分布的形状进行金属氧化物膜11的结晶性的评价。
作为一个例子，图2A、图2B、图2C示出具有不同的结晶性的金属氧化物膜11的直方图30。
图2A所示的直方图30a是结晶性低的金属氧化物膜11的例子。图2A示出作为第一峰41的顶点值的峰值P1及作为第二峰42的顶点值的峰值P2。注意，峰值P1及峰值P2的高低及位置根据直方图30a的数据的分割宽度(阶层宽度)而变化，因此可以将该阶层宽度设定为适当的宽度。典型的是，优选将阶层数设定为所有数据数的平方根左右的值。
在直方图30a中，第二峰42的峰值P2比第一峰41的峰值P1低。另外，在结晶性更低的金属氧化物膜11中，有时几乎都没有观察到第二峰42。
图2B所示的直方图30b是其结晶性比图2A结晶性高的金属氧化物膜11的例子。由于提高结晶性，因此增加来源于衍射电子的第二斑点22的总数而第二峰42的峰值P2比图2A变高。另一方面，由于降低金属氧化物膜11中的低秩序区域的存在比例，因此减少第一斑点21的总数而第一峰41的峰值P1变低。因此，与图2A相比，第一峰41的峰值P1与第二峰42的峰值P2间的差变小。
图2C所示的直方图30c是其结晶性比图2B的结晶性更高的金属氧化物膜11的例子。随着结晶性的提高，第二斑点22的总数更增加且第一斑点21的总数降低，因此第一峰41的峰值P1与第二峰42的峰值P2间的尺寸关系调换，峰值P1比峰值P2变大。
以上是直方图的例子。通过利用在此所示的评价方法，可以根据直方图中的频率分布的形状来进行金属氧化物膜11的结晶性的评价。另外，通过对不同的沉积条件下形成的金属氧化物膜11的直方图的频率分布的形状进行比较，可以比较它们的结晶性。
金属氧化物膜11也可以是结晶性低的区域与结晶性高的区域混合的膜。如上所述，在以与金属氧化物膜11的膜面方向平行的方式进行电子束扫描的同时进行电子衍射图案的测定的情况下，来源于结晶性低的区域的电子衍射图案和来源于结晶性高的区域的电子衍射图案有时交替出现。
图3A示出测定金属氧化物膜11中的结晶性低的区域时的电子衍射图案20c的例子。
在电子衍射图案20c的第一区域31中观察到多个第一斑点21。第一斑点21在径向的位置(具体而言，从直接斑点20到第一斑点21的距离)上具有偏差。此外，虽然在此没有示出，但第一斑点21的检测强度也具有偏差。
另外，在电子衍射图案20c的第二区域32中观察到第二斑点22。第二斑点22的径向的偏差比第一斑点21小。另外，由于该区域的结晶性低，因此在很多情况下，被观察的第二斑点22的总数比第一斑点21少。此外，有时检测强度也较小。
图3B示出测定金属氧化物膜11中的结晶性高的区域时的电子衍射图案20d的例子。
在电子衍射图案20d的第一区域31中观察到六个第一斑点21。以直接斑点20为中心相邻的两个第一斑点21所形成的角θ1大致为60°。也就是说，六个第一斑点21以将直接斑点20为中心而六次满足对称性的方式被观察。另外，与上述电子衍射图案20c相比，第一斑点21的径向的位置及检测强度的偏差小。
此外，在电子衍射图案20d的第二区域32中观察到六个第二斑点22。与第一斑点21同样，第二斑点22也以六次满足对称性的方式被观察，相邻的两个第二斑点22所形成的角θ2大致为60°。
另外，以直接斑点20为中心，第一斑点21和第二斑点22所形成的角θ3大致为30°。由此可知，金属氧化物膜11中的结晶性高的区域相对于与膜面垂直的轴具有六次对称性。
在金属氧化物膜11所包括的结晶区域具有与InGaZn2O5结晶同样的晶体结构的情况下，第一斑点21被估计来源于(100)面及相等于(100)面的晶面所产生的衍射电子。注意，在该结晶区域具有与InGaZnO4结晶同样的晶体结构的情况下，由于(100)面满足消光规则，因此在原理上衍射电子不被观察。但是，即使在结晶区域具有与InGaZnO4结晶同样的晶体结构的情况下，也由于结晶区域整体不是完全的结晶而是包含晶格畸变的不完全状态，因此有时消光规则被打破而原理上不会观察的(100)面所产生的衍射电子被观察。
另外，在金属氧化物膜11所包括的结晶区域的晶体结构分类为六方晶系列时，由于在垂直于膜面的方向上照射电子束而得到的电子衍射图案20d具有六次对称性，因此可以估计作为金属氧化物膜11所包括的结晶区域的晶体取向，c轴在膜厚方向上取向。
[金属氧化物膜的形成方法]
下面，对本发明的一个方式的金属氧化物膜的形成方法进行说明。
本发明的一个方式的金属氧化物膜可以在加热衬底或不加热衬底的情况下使用溅射法形成。
在加热衬底而进行形成时，将衬底温度设定为室温以上且250℃以下，优选为室温以上且200℃以下，更优选为室温以上140℃以下即可。例如，在将衬底温度设定为室温以上且低于140℃的情况下，可以提高生产率，所以是优选的。
在不加热衬底而进行形成时，初始状态下的衬底温度为室温或其附近的温度。注意，有时因在形成时溅射粒子等施加到衬底的能量而衬底被加热。另外，由于在形成金属氧化物膜的装置中不需要加热衬底的机构，因此可以简化装置而减少成本。
此外，也可以在包含氧的气氛下进行形成。例如，可以将供应到沉积装置的沉积室内的沉积气体的总流量中的氧流量的比例(下面称为氧流量比)设定为0％以上且100％以下的范围内的适合的值。通过调整氧流量，可以控制所形成的金属氧化物膜的结晶性。具体而言，氧流量比越高，能够形成结晶性越高的金属氧化物膜，氧流量比越低，能够形成结晶性越低的金属氧化物膜。作为沉积气体所包含的除了氧以外的气体，例如可以使用氩等稀有气体。通过在包含氧的气氛下进行形成，可以降低金属氧化物膜中的氧空位。另外，也可以在不包含氧的气氛下进行形成。
作为可以用于金属氧化物膜的形成的氧化物靶材，例如可以采用In-M-Zn类氧化物(M是Al、Ga、Y或Sn)。尤其，优选采用In-Ga-Zn类氧化物。
另外，作为可以用于金属氧化物膜的形成的氧化物靶材，也可以采用In-M类氧化物及In-Zn类氧化物。尤其是，In-Ga氧化物不容易产生氧空位，所以是优选的。
在此，氧化物靶材所包含的金属氧化物的In的包含比例优选高。例如，优选采用如下金属氧化物靶材：在将In、M及Zn的组成的总和为1(100％)时，In的比例为33％以上且60％以下，优选为40％以上且50％以下的金属氧化物靶材。典型的是，可以使用In:Ga:Zn＝1:1:1及其附近的氧化物，In:Ga:Zn＝4:2:3及其附近的氧化物，In:Ga:Zn＝4:2:4.1及其附近的氧化物，In:Ga:Zn＝5:1:3及其附近的氧化物，In:Ga:Zn＝5:3:4及其附近的氧化物或In:Ga:Zn＝10:1:3及其附近的氧化物等。
由此，所形成的金属氧化物膜可以为In的包含比例高的金属氧化物膜。注意，有时所形成的金属氧化物膜与氧化物靶材的组成并不一致。尤其是，与氧化物靶材相比，所形成的金属氧化物膜倾向于其Zn的包含比例容易变低。
通过上述步骤，可以形成金属氧化物膜。
注意，金属氧化物膜的形成方法不局限于上述内容。作为其他形成方法，也可以采用等离子体增强化学气相形成(PECVD)法、热CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、真空蒸镀法、脉冲激光形成(PLD)法、液相法(旋涂法、喷射法等)等。作为热CVD法的例子，可以举出MOCVD(Metal Organic Chemical VaporDeposition)法等。
以上是对金属氧化物膜的形成方法的说明。
[金属氧化物膜的评价例子]
下面，说明使用上述所示的评价方法对本发明的一个方式的金属氧化物膜进行分析的结果。
对形成方法不同的金属氧化物膜通过进行纳米束电子衍射分析及X射线衍射(XRD：X-Ray Diffraction)分析来进行结晶性的评价。通过使用硅片上形成膜厚为40nm的金属氧化物膜而成的样品(sample A1至sample A6)进行评价。作为金属氧化物膜使用In-Ga-Zn氧化物，在各样品之间使金属氧化物膜的沉积条件不同。
[制造样品]
金属氧化物膜的形成通过使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])的溅射法来进行。注意，通过使用In:Ga:Zn＝4:2:4.1[原子个数比]的组成的靶材形成的样品的膜组成大致为In:Ga:Zn＝4:2:3[原子个数比]。
表1示出sample A1至sample A6的金属氧化物膜的沉积条件。注意，在表1中，将形成金属氧化物膜时的衬底温度记作Tsub，将氧流量比记作O2/(Ar+O2)，将压力记作Pressure，将电源功率记作Power。
[表1]
Figure BDA0003210735490000191
在sample A1中，将形成金属氧化物膜时的衬底温度设定为室温(下面，也记作RT)。作为沉积气体使用氧气体和氩气体的混合气体，将氧流量比设定为10％。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
在sample A2中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为沉积气体使用氧气体和氩气体的混合气体，将氧流量比设定为30％。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
在sample A3中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为沉积气体使用氧气体和氩气体的混合气体，将氧流量比设定为40％。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
在sample A4中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为沉积气体使用氧气体和氩气体的混合气体，将氧流量比设定为50％。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
在sample A5中，将形成金属氧化物膜时的衬底温度设定为100℃。作为沉积气体使用氧气体和氩气体的混合气体，将氧流量比设定为10％。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
在sample A6中，将形成金属氧化物膜时的衬底温度设定为100℃。作为沉积气体使用氧气体和氩气体的混合气体，将氧流量比设定为30％。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
[纳米束电子衍射]
将sample A1至sample A6以与金属氧化物的被形成面平行的方向的方式进行薄片化，将其膜厚设定为大约20nm至30nm。进行薄片化后的样品包含形成金属氧化物膜时的金属氧化物膜的表面。
接着，通过将加速电压为200kV(波长：大约2.51pm)且光束直径为1nm的电子束从与金属氧化物的被形成面垂直的方向入射，得到多个电子衍射图案。通过转移电子束照射部分的同时以动态图像的方式拍摄电子衍射图案，得到多个电子衍射图案。在以每个帧大约0.08nm至0.10nm转移电子衍射照射部分的同时进行动态图像的拍摄，在每个样品中得到大约3700帧。电子衍射图案的拍摄使用200像素×200像素的成像板。相对于一个像素的散射向量的尺寸(q)是0.082426/nm/pixel。
接着，对动态图像的每个帧进行斑点的分析。
图4A及图4B示出对sample A1进行纳米电子衍射的结果。图5A及图5B示出对sample A2进行纳米电子衍射的结果。图6A及图6B示出对sample A3进行纳米电子衍射的结果。图7A及图7B示出对sample A4进行纳米电子衍射的结果。图8A及图8B示出对sample A5进行纳米电子衍射的结果。图9A及图9B示出对sample A6进行纳米电子衍射的结果。
图4A、图5A、图6A、图7A、图8A及图9A示出各样品的动态图像中的最后帧的电子衍射图案。在各图中，以左下为基准，上侧的横轴及右侧的纵轴表示成像板的像素的坐标(记作pixel)。另外，下侧的横轴及左侧的纵轴表示散射向量的尺寸(q[/nm])。另外，各图所示的各点在斑点的强度(检测强度(Intensity))越高时以越深的颜色表示，在强度越低时以越浅的颜色表示。
关于从中心到30像素以上且90像素以下的区域内观察的斑点(第一斑点)，得到斑点的位置及强度的值。在图4A、图5A、图6A、图7A、图8A及图9A中，以实线圆表示从该中心到30像素的区域及从该中心到90像素的区域。从电子衍射图案的中心到30像素以上且90像素以下的区域相当于0.13348nm以上且0.4044nm以下的晶格面间隔(d)。另外，以只其强度(0至255)为64以上且面积为2像素以上的斑点为评价对象。在图4A、图5A、图6A、图7A、图8A及图9A中，以实线连接电子衍射图案的中心与各斑点。注意，以在样品中不衍射而透过的入射电子束的斑点(也称为直接斑点)的中心为电子衍射图案的中心。
图4B、图5B、图6B、图7B、图8B及图9B各自示出所得到的各样品的动态图像中的所有帧的晶格面间隔(d)的直方图(频率分布图)。在各图中，横轴表示晶格面间隔(d[nm])，纵轴表示频率(Frequency[count])。注意，在本实施方式中，将直方图中的数据区间(阶层宽度)设定为晶格面间隔(d)＝0.002nm。
如图4B、图5B、图6B、图7B、图8B及图9B所示，在所有条件下各样品具有在晶格面间隔(d)的值为0.25nm以上且0.30nm以下的范围内具有顶点的峰(第一峰)以及在0.15nm以上且0.20nm以下的范围内具有顶点的峰(第二峰)。
在此，图10示出sample A1至sample A4中的相对于第一峰的顶点值(峰值P1)的第二峰的顶点值(峰值P2)的比例(P2/P1)。在图10中，横轴表示形成金属氧化物膜时的氧流量比(O2/(Ar+O2)[％])，纵轴表示相对于峰值P1的峰值P2的比例(P2/P1)。注意，在图10中，作为峰值P1示出使用d＝0.278nm时的频率的值，作为峰值P2示出使用d＝0.168nm时的频率的值。
当比较sample A1至sample A4时，可知有氧流量比越高第二峰越增大的倾向。另外，在sample A1至sample A3中，第一峰的顶点值(峰值P1)比第二峰的顶点值(峰值P2)高。另一方面，在以氧流量比最高的条件形成的sample A4中，其高低关系调换，第二峰的顶点值(峰值P2)高于第一峰的顶点值(峰值P1)，图10所示的P2/P1的值也超过1。
同样，当比较sample A5与sample A6时，在以氧流量比低的条件形成的sample A5中第一峰的顶点值比第二峰的顶点值高，而在以氧流量比高的条件形成的sample A6中第二峰的顶点值高于第一峰的顶点值。从此可以确认，氧流量比越高，结晶性越提高。
另外，在比较同一氧流量比的条件下形成的sample A1与sample A5时，sample A5的第二峰比sample A1大。此外，比较sample A2与sample A6时也同样。从此可以确认，即使在同一氧流量比的条件下，形成时的衬底温度越高，结晶性越提高。
在本发明的一个方式的评价方法中，不但根据直方图，而且根据关于所检测的斑点的位置及亮度的每个帧的数据也可以得到关于金属氧化物膜的结晶性的信息。
图11A示出sample A1的每个帧的晶格面间隔(d)的变化。在图11A中，横轴表示帧号数(Frame No.)，纵轴表示晶格面间隔(d[nm])。另外，图11A所示的各点在斑点的强度(Intensity)越高时以越深的颜色表示，在强度越低时以越浅的颜色表示。
另外，图11B示出sample A1的每个帧的斑点的角度(Angle)的变化。在图11B中，横轴表示帧号数(Frame No.)，纵轴表示斑点的角度(Angle[°])。另外，图11B所示的各点在斑点的强度(Intensity)越高时以越深的颜色表示，在强度越低时以越浅的颜色表示。
如图11A所示，在sample A1中，在晶格面间隔(d)为0.25nm至0.35nm的区域内被观察第一斑点，在晶格面间隔(d)为0.15nm至0.20nm的区域内被观察第二斑点。如图11A所示，第一斑点无论是测定位置如何都以连续的方式被观察，而第二斑点以离散的方式被观察。观察到第二斑点的位置被估计为其结晶性比其他位置高的区域。从此可以确认，金属氧化物膜不具有均匀的结晶性，而其中混合结晶性比较高的区域与结晶性比较低的区域。
如图11B所示，在sample A1中，几乎没有斑点的角度依靠性。从此可以估计为sample A1所包括的结晶区域的大部分不具有取向性而无规地取向。
接着，图12A示出sample A6中的每个帧中的晶格面间隔(d)的变化，图12B示出其每个帧的斑点的角度(Angle)的变化。
在图12A中，由于在晶格面间隔(d)为0.15nm至0.20nm的范围内可见的第二斑点无论是位置(帧)如何都以连续的方式被观察，因此可知sample A6的结晶性比sample A1极其高。另外，当关注到在晶格面间隔(d)为0.25nm至0.35nm的范围内可见的第一斑点时，可以确认偏差小的区域(例如，0帧至200帧的范围内)与偏差大的区域(例如，300帧至500帧的范围内)交替地出现。另外，在第一斑点的偏差小的区域中，有第二斑点的偏差也小的倾向。从此可以估计为在金属氧化物膜中存在着尺寸大的结晶区域。
并且，根据图12B可确认到，在图12A中的第一斑点的偏差小的区域中，斑点每隔大约30°以离散的方式被观察。另外，根据图9A可知，由于六个第一斑点以及其外侧的六个第二斑点分别以位于正六角形的顶点的方式被观察，因此示出具有六次对称性的电子衍射图案。从此可以估计为在图12A及图12B中的第一斑点的偏差小的区域中，观察到具有六次对称性的一个结晶区域。
如此，根据本发明的一个方式的评价方法，可以以高精度进行金属氧化物膜的结晶性评价及比较。
[X射线衍射]
接着，对sample A1至sample A6进行X射线衍射(XRD)分析。
在XRD分析中使用out-of-plane法之一的GIXRD(Grazing-Incidence XRD)法。GIXRD法也被称为薄膜法或Seemann-Bohlin法。GIXRD法是通过将X射线的入射角固定为极浅的角度且使与X射线源相对地设置的检测器的角度变化来进行X射线衍射强度的测定的方法。在本实施方式中，将入射角设定为0.70°。另外，作为X射线源使用波长为0.15418nm的CuKα射线，将扫描范围设定为2θ＝15°至70°，将步骤宽度设定为0.01°。
图13A至图13C示出sample A1至sample A3的XRD测定结果。另外，图14A至图14C示出对sample A4至sample A6进行XRD测定的结果。
在图13A至图14C中，横轴表示2θ，纵轴表示强度(Intensity)。另外，在图13A至图14C中，作为辅助线将2θ＝33°(记作deg.)及2θ＝55°以虚线表示。
如图13A至图14C所示，在所有样品中，在2θ＝33°附近及2θ＝55°附近观察到衍射峰。2θ＝33°附近的衍射峰相当于大约0.27nm的晶格面间隔(d)，被估计为对应于上述电子衍射中的第一峰。另外，在2θ＝55°附近也观察到峰。注意，在2θ＝51°附近观察的锋利的峰是起因于从被用作衬底的硅片的衍射的峰。
关于各样品中观察到的2θ＝33°附近的衍射峰，使用伦兹函数的拟合算出衍射峰的顶点角度(2θ)。将最小二乘方法用于伦兹函数的拟合。图15A、图15B、图15C示出图13A、图13B、图13C的放大图。另外，图16A、图16B、图16C示出图14A、图14B、图14C的放大图。另外，图17示出各样品中的衍射峰的顶点角度(2θ)。在图17中，横轴表示形成金属氧化物膜时的氧流量比(O2/(Ar+O2)[％])，纵轴表示衍射峰的顶点角度(2θ[deg.])。此外，在图17中，用圆圈标绘出将衬底温度设定为室温的样品(记作Tsub＝RT)，用三角形标绘出将衬底温度设定为100℃的样品(记作Tsub＝100℃)。
如图15A至图16C及图17所示，在形成金属氧化物膜时的氧流量比较高的情况下，有衍射峰的顶点的2θ较小的倾向。另外，在形成金属氧化物膜时的衬底温度较高的情况下，有衍射峰的顶点的2θ较小的倾向。这可以推测起因于如下缘故：随着金属氧化物膜的结晶性的提高，2θ＝31°附近的衍射峰(相当于InGaZnO4中的(009)面的峰)的强度变高。
如图17所示，通过进行XRD分析，可以得到关于金属氧化物膜的结晶性的信息。由此，通过组合使用上述电子衍射的评价方法与在此例示的使用XRD的评价方法并从多个角度来进行分析，可以得到关于金属氧化物膜的结晶性的更详细的信息。
[nc膜的稳定性]
在本节中，使用第一性原理计算的结果对包括极其微小的结晶区域的金属氧化物膜(下面也称为nc膜)的稳定性进行说明。
注意，为了对nc膜的稳定性进行说明，准备两个计算模型(计算模型1A及计算模型2A)。计算模型1A是包括结晶区域并模拟nc膜的计算模型。另外，计算模型2A是不包括结晶区域并模拟非晶膜的计算模型。关于结晶区域将在后面进行说明。
[计算模型1A的形成方法]
下面，对计算模型1A的制造方法进行说明。
首先，从In:Ga:Zn:O＝1:1:1:4[原子个数比]的In-Ga-Zn氧化物的晶体结构切出六角柱状的区域(称为结晶区域)，将该结晶区域配置在计算模型的中心。注意，配置在该结晶区域内的原子数为87个。下面，位于结晶区域内的原子是指配置在结晶区域内的87个原子。另外，有时位于结晶区域内的原子中的任一个或多个因下面进行的计算而转移到结晶区域的外周部。
接着，将多个In原子、多个Ga原子、多个Zn原子及多个O原子无规地配置在上述结晶区域的外周部。注意，以配置在上述结晶区域内及该外周部的原子的原子个数比为In:Ga:Zn:O＝1:1:1:4且计算模型的密度为6.1g/cm3的方式调整配置在该外周部的In原子数、Ga原子数、Zn原子数及O原子数和该外周部的尺寸。此外，配置在该外周部的原子数为291个。由此，计算模型所包含的原子数是378个。另外，有时在配置该外周部的原子中的任一个或多个因下面进行的计算而转移到结晶区域内。
接着，固定上述位于结晶区域内的原子坐标，进行用来融解上述外周部的计算。具体而言，将温度设定为3500K，将时间步长设定为1fs，将步骤数设定为6000次。下面，有时将设定温度、时间步长及步骤数来进行的计算称为第一性原理分子动力学计算或量子分子动力学计算。
在计算中，使用第一性原理计算软件VASP(The Vienna Ab initio simulationpackage)。表2示出上述所设定的条件以外的计算条件。在上述第一性原理分子动力学计算中，将计算条件设定为表2所示的条件1进行。
[表2]
Figure BDA0003210735490000271
作为电子状态赝势使用Projector Augmented Wave(PAW)法所形成的势，作为泛函数使用GGA/PBE(Generalized-Gradient-Approximation/Perdew-Burke-Ernzerhof)。
注意，在本实施方式中进行的第一性原理分子动力学计算及下述的用来使计算模型的结构最优化的计算(也称为最优化计算)中，在In、Ga及Zn的势中，3d状态或4d状态不考虑为价电子带。另外，计算模型中的晶格向量(轴长及轴间的角度)被固定。也就是说，第一性原理分子动力学计算在粒子数(N)、体积(V)及温度(T)是恒定的条件(NVT系综)下进行。另外，在第一性原理分子动力学计算中，作为控制温度的方法使用Nose-Hooverthermostat。
接着，进行用来将所融解的外周部冷却到温度500K的计算。将冷却速度设定为500K/ps。具体而言：首先，固定位于结晶区域内的原子的坐标，将时间步长设定为1fs，将步骤数设定为1000次，将其他计算条件设定为表2所示的条件1；接着，将温度设定为3500K对通过上述用来融解外周部的计算得到的计算模型进行第一性原理分子动力学计算；接着，将温度设定为3000K对该计算后得到的计算模型进行第一性原理分子动力学计算；接着，将温度设定为2500K对该计算后得到的计算模型进行第一性原理分子动力学计算；接着，将温度设定为2000K对该计算后得到的计算模型进行第一性原理分子动力学计算；接着，将温度设定为1500K对该计算后得到的计算模型进行第一性原理分子动力学计算；接着，将温度设定为1000K对该计算后得到的计算模型进行第一性原理分子动力学计算；接着，将温度设定为500K对该计算后得到的计算模型进行第一性原理分子动力学计算。通过进行上述方法，完成用来冷却外周部的计算。
接着，进行用来缓和所冷却的外周部结构的计算。具体而言，固定位于结晶区域内的原子坐标，将温度设定为300K，将时间步长设定为1fs，将步骤数设定为5000次，将其他计算条件设定为表2所示的条件1，对用来冷却外周部的计算所得到的计算模型进行第一性原理分子动力学计算。
接着，将计算条件设定为表2所示的条件2，通过固定位于结晶区域内的原子坐标，对用来缓和外周部结构的计算所得到的计算模型进行用来使外周部的结构最优化的计算。然后，对该计算后得到的计算模型通过将位于外周部的原子的坐标及位于结晶区域中心的一个In原子的坐标固定来进行用来使结晶区域的结构最优化的计算。然后，对该计算后得到的计算模型通过将只该In原子的坐标固定来进行用来使整个计算模型(结晶区域及外周部)的结构最优化的计算。然后，将计算条件设定为表2所示的条件3对该计算后得到的计算模型通过将只该In原子的坐标固定来进行用来使整体计算模型的结构最优化的计算。
通过进行上述方法，制造计算模型1A。图18A至图18D示出所制造的计算模型1A。图18A及图18C示出计算模型1A的总体图。图18B及图18D是示出计算模型1A的结晶区域的图。另外，图18A及图18B是从六角柱状的区域的侧面看的图，图18C及图18D是从六角柱状的区域的上方看的图。
[计算模型2A的制造方法]
下面，对计算模型2A的制造方法进行说明。注意，在用来制造计算模型2A的计算中使用表2所示的计算条件。
首先，进行用来融解计算模型1A的结晶区域及外周部的计算。具体而言，准备计算模型1A，在不固定所有原子的坐标的情况下，通过将温度设定为3500K，将时间步长设定为1fs，将步骤数设定为6000次，将其他计算条件设定为表2所示的条件1来进行第一性原理分子动力学计算。
接着，进行用来将所融解的整体计算模型冷却到温度500K的计算。注意，将冷却速度设定为500K/ps。具体而言：首先，不固定所有原子的坐标，将时间步长设定为1fs，将步骤数设定为1000次，将其他计算条件设定为表2所示的条件1；接着，将温度设定为3500K对通过用来融解结晶区域及外周部的计算得到的计算模型进行第一性原理分子动力学计算；接着，将温度设定为3000K对该计算后得到的计算模型进行第一性原理分子动力学计算；接着，将温度设定为2500K对该计算后得到的计算模型进行第一性原理分子动力学计算；接着，将温度设定为2000K对该计算后得到的计算模型进行第一性原理分子动力学计算；接着，将温度设定为1500K对该计算后得到的计算模型进行第一性原理分子动力学计算；接着，将温度设定为1000K对该计算后得到的计算模型进行第一性原理分子动力学计算；接着，将温度设定为500K对该计算后得到的计算模型进行第一性原理分子动力学计算。通过进行上述方法，完成用来冷却整体计算模型的计算。
接着，进行用来缓和所冷却的整体计算模型的结构的计算。具体而言，不固定所有原子的坐标，将温度设定为300K，将时间步长设定为1fs，将步骤数设定为5000次，将其他计算条件设定为表2所示的条件1，对用来冷却整体计算模型的计算所得到的计算模型进行第一性原理分子动力学计算。
接着，将计算条件设定为表2所示的条件2，对通过用来缓和所冷却的整体计算模型的结构的计算得到的计算模型通过不固定所有原子的坐标来进行用来使整体计算模型的结构最优化的计算。然后，将计算条件设定为表2所示的条件3对该计算后得到的计算模型通过不固定所有原子的坐标来进行用来使整体计算模型的结构最优化的计算。
通过进行上述方法，制造计算模型2A。图18E示出计算模型2A的全体图。
算出以上述方法制造的计算模型1A与计算模型2A的所有能量，对其进行比较。具体而言，将计算条件设定为表2所示的条件3对计算模型1A通过将只位于结晶区域中心的一个In原子的坐标固定来进行一点计算，对计算模型2A通过不固定所有原子的坐标来进行一点计算。比较以该计算算出的所有能量。
根据上述计算结果，计算模型1A的所有能量值比计算模型2A的所有能量值小，具体而言，小6.83eV。从此可知，包括结晶区域的计算模型1A比不包括结晶区域的计算模型2A更稳定。也就是说，可知，通过包括结晶区域nc膜稳定化。
接着，准备用来与计算模型1A进行比较的计算模型3A。注意，计算模型3A的结构是单晶结构。
首先，准备如下计算模型：具有InGaZnO4的单晶结构(空间群为R-3m)，原子个数比为In:Ga:Zn:O＝1:1:1:4，密度为6.36g/cm3，包含112原子。接着，将k点的网格设定为2×2×3，将其他计算条件设定为表2所示的条件3进行用来最优化该计算模型的原子坐标的计算。通过上述方法，制造计算模型3A。
算出以上述方法制造的计算模型3A的所有能量。具体而言，将k点的网格设定为2×2×3，将其他计算条件设定为表2所示的条件3进行一点计算。以将该计算所算出的所有能量乘以3.375(＝378/112)倍的值为单晶结构的计算模型的所有能量值。
根据上述计算结果，单晶结构的计算模型的所有能量值比计算模型1A的所有能量值小，具体而言，小54.88eV。也就是说，可知通过提高膜中的结晶性，膜在能量上变得稳定。
如上所述，由于计算模型1A虽然其能量比单晶结构的计算模型高，但比计算模型2A稳定，因此可知结晶区域的存在贡献于nc膜的稳定化。
以上是对nc膜的稳定性的说明。
[nc膜的热稳定性]
在本节中，对nc膜的热稳定性使用第一性原理计算的结果进行说明。注意，对nc膜的热稳定性使用后述的内部能量进行评价。
在此，对内部能量进行说明。在本说明书中，使用下面的算式算出内部能量U。
[算式2]
Figure BDA0003210735490000321
在此，MI是第I个(I是自然数)原子核的质量，m是电子的质量。另外，vI是第I个原子核的速度。也就是说，上述算式的右边的第一项表示原子核的运动能量，上述算式的右边的第三项表示电子的运动能量。
另外，ZI是第I个原子核的电荷，e是电子的电荷。另外，rIJ是第I个原子核与第J个(J是比I大的整数)原子核之间的距离，rij是第i个(i是自然数)电子与第j个(j是比i大的整数)电子之间的距离。也就是说，上述算式的右边的第二项是关于原子核与原子核间的相互作用的势能量，上述算式的右边的第四项是关于电子与电子间的相互作用的势能量，上述算式的右边的第五项是关于原子核与电子间的相互作用的势能量。
如上所述，内部能量U作为运动能量与势能量的总和被算出。
注意，将平衡状态下的相的稳定性等以亥姆霍兹的自由能量F表示。在此，亥姆霍兹的自由能量F是从内部能量U减去温度T与熵S的乘积的值(F＝U-TS)。但是，由于难以进行熵S的评价，因此在本说明书中，使用内部能量U对热力学的相稳定性进行验证。
以上是内部能量的说明。接着，对评价nc膜的热稳定性的具体方法进行说明。
将温度设定为300K、673K、1000K、1500K或2000K对上述计算模型1A及计算模型2A进行第一性原理分子动力学计算。注意，在使用计算模型1A时，通过固定位于结晶区域中心的一个In原子的坐标进行该第一性原理分子动力学计算。另外，在使用计算模型2A时，通过不固定所有原子的坐标进行该第一性原理分子动力学计算。另外，在该第一性原理分子动力学计算中，将时间步长设定为1fs，将步骤数设定为10000次，将其他计算条件设定为表2所示的条件2。
接着，关于上述计算模型1A及计算模型2A，算出在设定各温度的情况下进行第一性原理分子动力学计算后的各计算模型(总计10种)的内部能量。具体而言，算出9001次至10000次步骤中的内部能量的平均值。注意，将以通过对计算模型1A在将温度设定为300K的情况下进行第一性原理分子动力学计算得到的内部能量的平均值为基准(0.0eV)时的内部能量的平均值称为平均能量。
图20A示出温度与以上述方法算出的平均能量间的关系。在图20A中，横轴表示温度[K]，纵轴表示平均能量[eV]。另外，在图20A中，以黑菱形表示的绘图是使用计算模型1A时的平均能量的绘图，以白方形表示的绘图是使用计算模型2A时的平均能量的绘图。
接着，关于计算模型1A，算出在设定各温度的情况下进行第一性原理分子动力学计算后的各计算模型(总计5种)，将计算条件设定为表2所示的条件2进行用来使计算模型的结构最优化的计算。注意，通过固定存在于结晶区域中心的一个In原子的坐标进行该最优化计算。然后，对通过进行该用来最优化计算后得到的计算模型(总计5种)，将计算条件设定为表2所示的条件3进行用来使计算模型结构最优化的计算。
图19A至图19E示出以上述计算得到的计算模型(总计5种)的一部分。注意，图19A至图19E示出在计算模型中结晶区域的外周部配置原子之前配置在结晶区域的87个原子的排列。图19A是通过将温度设定为300K进行第一性原理分子动力学计算及最优化计算而得到的计算模型，图19B是通过将温度设定为673K进行第一性原理分子动力学计算及最优化计算而得到的计算模型，图19C是通过将温度设定为1000K进行第一性原理分子动力学计算及最优化计算而得到的计算模型，图19D是通过将温度设定为1500K进行第一性原理分子动力学计算及最优化计算而得到的计算模型，图19E是通过将温度设定为2000K进行第一性原理分子动力学计算及最优化计算而得到的计算模型。
根据图19A至图19D，在通过将温度设定为1500K以下进行第一性原理分子动力学计算及最优化计算而得到的计算模型中，保持结晶区域的晶格排列。另外，根据图19E，在通过将温度设定为2000K进行第一性原理分子动力学计算及最优化计算而得到的计算模型中，结晶结构破坏。另外，根据图19D，在通过将温度设定为1500K进行第一性原理分子动力学计算及最优化计算而得到的计算模型中，虽然保持结晶区域的晶格排列，但与通过将温度设定为1000K进行第一性原理分子动力学计算及最优化计算而得到的计算模型相比，原子排列的错乱很大，出现晶体结构开始崩塌的征兆。
在此，通过将计算模型1A的平均能量与计算模型2A的平均能量的差以各温度算出，比较计算模型1A与计算模型2A的热稳定性。注意，图20A示出温度与计算模型1A及计算模型2A的平均能量间的关系。
图20B示出温度与从计算模型1A的平均能量减去计算模型2A的平均能量而得的值(也称为平均能量的差)间的关系。在图20B中，横轴表示温度[K]，纵轴表示平均能量的差[eV]。
从图20B可知，在将温度设定为2000K时，平均能量的差几乎为0，使用计算模型1A时的平均能量与使用计算模型2A时的平均能量大致相等。另一方面，可知，在将温度设定为1500K以下时，即使在任何温度下，平均能量的差都是负值，因此与使用计算模型2A时的平均能量相比，使用计算模型1A时的平均能量小。也就是说，推测在保持结晶区域的晶格排列的温度下，与不包括结晶区域的计算模型相比，包括结晶区域的计算模型在热上更稳定。从此可知，除了高温区域以外，由于存在结晶区域而提高膜的热稳定性。
以上是对nc膜的热稳定性的说明。
[nc膜中的H0的容易生成性]
在此，使用第一性原理计算的结果对nc膜中的缺陷的容易生成性进行说明。具体而言，将在氧空位中进入氢而成的缺陷(下面，有时称为VOH或H0)的生成能量以第一性原理计算算出。
HO有时生成被用作载流子的电子。由此，当在氧化物半导体中的沟道形成区域内生成H0时，晶体管的电特性变动，诸如晶体管容易具有常开启特性等。所以在氧化物半导体中的沟道形成区域内，优选抑制H0的生成。
在此，对缺陷的生成能量进行说明。在本说明书中，使用下面算式算出缺陷的生成能量。可以说是缺陷的生成能量越小，越容易生成该缺陷。
[算式3]
Figure BDA0003210735490000361
在此，Eform(defect)是缺陷(defect)的生成能量，E(defect)是包含一个缺陷的计算模型的所有能量，E(no defect)是不包含缺陷的计算模型中的所有能量，原子X是通过生成缺陷增减的原子，μ(X)是原子X的化学势，nx是原子X的增减数。例如，在缺陷是H0的情况下，X是氧原子(O)或氢原子(H)，n0是-1，nH是+1。
另外，使用下面算式算出氧原子的化学势μ(O)及氢原子的化学势μ(H)。
[算式4]
μ(O)＝E(O2)/2
μ(H)＝E(H2O)/2-E(O2)/4
在此，E(O2)是氧分子(O2)的所有能量，E(H2O)是水分子(H2O)的所有能量。
注意，在将一个O2分子配置在1nm3的晶格内且将计算条件设定为表2所示的条件2进行用来使O2分子的结构最优化的计算，然后对该计算后得到的计算模型进行一点计算，由此算出E(O2)。另外，在将一个H2O分子配置在1nm3的晶格内且将计算条件设定为表2所示的条件2进行用来使H2O分子的结构最优化的计算，然后对该计算后得到的计算模型进行一点计算，由此算出E(H2O)。
以上是关于缺陷的生成能量的说明。
为了算出缺陷的生成能量，准备计算模型3A。下面，对计算模型3A的制造方法进行说明。注意，使用表2所示的计算条件进行用来制造计算模型3A的计算。
首先，准备计算模型1A，进行用来缓和计算模型1A的外周部的结构的计算。具体而言，准备计算模型1A，通过固定位于结晶区域内的原子的坐标，将温度设定为1000K，将时间步长设定为1fs，将步骤数设定为10000次，将其他计算条件设定为表2所示的条件2进行第一性原理分子动力学计算。
接着，保持将计算条件设定为表2所示的条件2，通过固定位于结晶区域内的原子的坐标，对用来缓和计算模型的外周部的结构的计算所得到的计算模型进行用来使外周部的结构最优化的计算。然后，对该计算后得到的计算模型固定位于外周部的原子的坐标与位于结晶区域中心的一个In原子的坐标进行用来使结晶区域的结构最优化的计算。然后，对该计算后得到的计算模型，通过固定位于结晶区域中心的一个In原子的坐标进行用来使整体计算模型的结构最优化的计算。然后，对该计算后得到的计算模型将计算条件设定为表2所示的条件3，通过固定位于结晶区域中心的一个In原子的坐标进行用来使整体计算模型的结构最优化的计算。
通过进行上述方法，制造计算模型3A。
通过使用上述方法制造的计算模型3A算出H0的生成能量。具体而言，通过将计算模型3A中的一个氧原子调换为一个氢原子来准备包含一个H0的计算模型。注意，由于计算模型3A中的氧原子数为216个，因此准备216个包含一个H0的计算模型。注意，不包含H0的计算模型是计算模型3A本身。
对包含一个HO的计算模型及不包含H0的计算模型，将计算条件设定为表2所示的条件3进行用来使整体计算模型的结构最优化的计算。以该计算后得到的包含一个HO的计算模型的所有能量为E(defect)，以该计算后得到的不包含HO的计算模型的所有能量为E(nodefect)。注意，通过对包含一个H0的计算模型进行该计算，有时HO变成为别的缺陷(例如，氧空位及氢等)。
通过使用以上述方法算出的E(defect)及E(no defect)算出HO的生成能量。图21示出所算出的HO的生成能量。在图21中，横轴表示从存在于结晶区域中心的In原子到配置在进行用来使整体计算模型的结构最优化的计算前的计算模型的HO的距离(Distance)
Figure BDA0003210735490000381
纵轴表示H0的生成能量(Formation energy)[eV]。另外，图21所示的黑方形(■)的绘图是位于结晶区域中的In附近的区域(也称为结晶中的core区域)内的HO的生成能量，图21所示的白方形(□)的绘图是位于结晶区域中的core区域之外的区域(也称为结晶中的shell区域)内的HO的生成能量，图21所示的叉形(×)的绘图是位于外周部的HO的生成能量。注意，位于结晶中的core区域内的氧数为12个，位于结晶中的shell区域内的氧数为38个。
位于结晶中的core区域内的HO、位于结晶中的shell区域内的HO及位于外周部的HO的生成能量的平均值分别为2.75eV、2.60eV、2.14eV。
根据图21，与结晶中的core区域相比，在结晶中的shell区域内HO的生成能量的偏差大，也有HO的生成能量值小的HO。此缘故估计为在结晶区域中的与外周部的界面靠近的区域内，其结构畸变。
另外，可知，与结晶区域(结晶中的core区域及结晶中的shell区域)相比，在外周部，HO的生成能量的偏差大，HO的生成能量值小的HO多。此缘故估计为与结晶区域相比，在结晶性低的外周部的键长的波动大，与金属原子的键合力变弱的氧原子多。
由此可知，在结晶区域中不容易生成HO，在结晶性低的区域中容易生成HO。由此，通过存在结晶区域，抑制HO的生成。所以通过将nc膜用于晶体管，可以抑制晶体管的电特性的变动。
以上是关于nc膜中的HO的容易生成性的说明。
[金属氧化物的结构]
氧化物半导体(金属氧化物)可以分为单晶氧化物半导体与其之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出CAAC-OS(c-axis alignedcrystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxidesemiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，多个纳米晶在a-b面方向上连接，其晶体结构具有畸变。注意，畸变是指在连接多个纳米晶的区域中的整齐晶格排列的区域与整齐其他晶格排列的区域之间晶格排列的方向变化的区域。
纳米晶虽然基本上是六角形，但不局限于正六角形而有时是非正六角形状。另外，在畸变中，有时包括五角形、七角形等晶格排列。注意，在CAAC-OS中，即使在畸变附近也不容易确认明确的晶界(grain boundary)。也就是说可知，晶格排列的畸变抑制形成晶界。这是因为CAAC-OS通过具有如下特性可以容许畸变：a-b面方向上的氧原子的排列不细致，因为金属元素被取代而原子间的键长变化等。注意，确认到的明确的晶界(grain boundary)的晶体结构被称为所谓的多晶(polycrystal)。晶界是复合中心，因此载流子被俘获而引起晶体管的通态电流的降低或场效应迁移率的降低的可能性高。由此，确认不到明确的晶界的CAAC-OS是对晶体管的半导体层具有优选的晶体结构的结晶性氧化物之一。注意，在构成CAAC-OS时，优选采用具有Zn的结构。例如，In-Zn氧化物及In-Ga-Zn氧化物可以比In氧化物抑制晶界的产生，所以是优选的。
另外，CAAC-OS倾向于具有层叠包含铟及氧的层(下面称为In层)与包含元素M、锌及氧的层(下面称为(M，Zn)层)的层状的晶体结构(也称为层状结构)。注意，铟与元素M可以互相调换，在(M，Zn)层中的元素M被铟取代时，可以表示为(In，M，Zn)层。另外，在In层中的铟被元素M取代时，可以表示为(In，M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，由于在CAAC-OS中不容易确认到明确的晶界，因此不容易发生起因于晶界的电子迁移率的降低。此外，由于金属氧化物的结晶性有时因杂质的混入及缺陷的生成等而降低，因此CAAC-OS也可以说是杂质及缺陷(氧空位等)少的金属氧化物。由此，包括CAAC-OS的金属氧化物的物理性质稳定。由此，包括CAAC-OS的金属氧化物具有高耐热性及高可靠性。
nc-OS在微小区域(例如，1nm以上且10nm以下的区域，尤其是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶间的结晶取向没有规则性。由此，在膜整体中没有取向性。所以根据分析方法，nc-OS有时与a-like OS及非晶氧化物半导体没有区别。
注意，有时作为包含铟、镓及锌的金属氧化物之一的In-Ga-Zn氧化物(下面称为IGZO)通过采用上述纳米晶在结构上稳定。尤其是，由于IGZO倾向于在大气中不容易结晶生长，因此与在采用大结晶(在此，几mm的结晶或几cm的结晶)时相比，在采用小结晶(例如，上述纳米晶)时，有时在结构上稳定。
a-like OS是具有nc-OS与非晶氧化物半导体间的结构的金属氧化物。a-like OS包括空洞或低密度区域。也就是说，与nc-OS及CAAC-OS相比，a-like OS的结晶性低。
氧化物半导体(金属氧化物)采用多种结构，并且各有不同的特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS和CAAC-OS中的两种以上。
另外，作为非单晶氧化物半导体也可以采用CAC(Cloud-Aligned Composite)-OS。注意，CAC-OS与材料构成有关。
[金属氧化物的构成]
CAC-OS在材料中的一部分中具有导电性的功能，在材料中的另一部分中具有绝缘性的功能，在材料整体中具有作为半导体的功能。注意，在将CAC-OS用于晶体管的活性层时，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使用作载流子的电子流过的功能。通过使导电性的功能与绝缘性的功能互补作用，可以将开关功能(开启/关闭的功能)授予到CAC-OS。在CAC-OS中，通过使双方功能分离，可以最大地提高其功能。
另外，CAC-OS包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。另外，在材料中，导电性区域与绝缘性区域有时以纳米粒子级分离。另外，导电性区域与绝缘性区域有时在材料中不均匀地分布。另外，导电性区域有时以周围模糊而云状连接的方式被观察。
此外，在CAC-OS中，导电性区域与绝缘性区域有时以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸在材料中分布。
另外，CAC-OS由具有不同的带隙的成分而构成。例如，CAC-OS由具有起因于绝缘性区域的宽隙的成分和具有起因于导电性区域的窄隙的成分而构成。当是该构成时，在使载流子流过的情况下，载流子主要在具有窄隙的成分中流过。另外，具有窄隙的成分与具有宽隙的成分互补作用，载流子与具有窄隙的成分联动地在具有宽隙的成分中流过。由此，当将上述CAC-OS用于晶体管的形成沟道区域的情况下，在晶体管通态时可以得到高电流驱动力，即大通态电流及高场效应迁移率。
也就是说，CAC-OS也可以称为基质复合材料(matrix composite)或金属基质复合材料(metal matrix composite)。
另外，在关注到晶体结构的情况下，氧化物半导体有时属于与上述不同的分类。在此，参照图22A对氧化物半导体中的晶体结构的分类进行说明。图22A是对氧化物半导体，典型的是IGZO(包含In、Ga及Zn的金属氧化物)的晶体结构的分类进行说明的图。
如图22A所示，IGZO大致分为Amorphous(无定形)、Crystalline(结晶性)及Crystal(结晶)。另外，在Amorphous中包含completely amorphous。另外，在Crystalline中包含CAAC、nc及CAC。注意，在Crystalline的分类中不包含single crystal、poly crystal及completely amorphous。另外，在Crystal中包含single crystal及poly crystal。
图22A所示的粗框内的结构是Amorphous(无定形)与Crystal(结晶)间的中间态并属于新境界区域(New crystalline phase)的结构。该结构在Amorphous与Crystal间的境界区域。换言之，该结构与Crystal(结晶)或在能量上不稳定的Amorphous(无定形)可以说是完全不同的结构。
另外，对膜或衬底中的晶体结构可以使用X射线衍射(XRD:X-Ray Diffraction)图像进行评价。在此，图22B及图22C示出石英玻璃及具有分类为Crystalline的晶体结构的IGZO(也称为Crystalline IGZO)的XRD光谱。图22B示出石英玻璃的XRD光谱，图22C示出结晶性IGZO的XRD光谱。注意，图22C所示的结晶性IGZO的组成为In:Ga:Zn＝4:2:3[原子个数比]附近。另外，图22C所示的结晶性IGZO的膜厚为500nm。
如图22B中的箭头所示，石英玻璃的XRD光谱中的峰的形状大致是左右对称。另一方面，如图22C中的箭头所示，结晶性IGZO的XRD光谱中的峰的形状是左右不对称。XRD光谱的峰的形状是左右不对称明示结晶的存在。换言之，除非XRD光谱的峰的形状是左右不对称，才称为Amorphous。另外，在图22C中，在2θ＝31°或其附近表示结晶相(IGZO crystalphase)。XRD光谱的峰的形状为左右不对称的缘故可以估计起因于该结晶相(微结晶)。
具体而言，在图22C所示的结晶性IGZO的XRD光谱中，于2θ＝34°或其附近具有峰。另外，微晶于2θ＝31°或其附近具有峰。在使用X射线衍射图像对氧化物半导体膜进行评价的情况下，如图22C所示，比2θ＝34°或其附近的峰低角度一侧的光谱宽度大。从此可知，氧化物半导体膜包括于2θ＝31°或其附近具有峰的微晶。
另外，膜的晶体结构可以使用通过纳米束电子衍射法(NBED:Nano Beam ElectronDiffraction)观察的衍射图案而进行评价。图22D示出将衬底温度设定为室温而形成的IGZO的衍射图案。注意，通过使用In:Ga:Zn＝1:1:1[原子个数比]的氧化物靶材，利用溅射法形成图22D所示的IGZO膜。另外，在纳米束电子衍射法中，在将束径设定为1nm的情况下进行电子衍射。
如图22D所示，在以室温进行形成的IGZO膜的衍射图案中，观察到不是晕状的图案而是斑点状的图案。由此可以估计为以室温进行形成的IGZO膜处于不是晶体状态也不是非晶状态的中间态，由此不会判断为处于非晶状态。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中说明使用本发明的一个方式的金属氧化物膜的半导体装置的结构例子。下面，以晶体管为例而进行说明。
[结构例子1]
[结构例子1-1]
图23A是晶体管300的俯视图，图23B是沿着图23A所示的点划线A1-A2切断的截面图，图23C是沿着图23A所示的点划线B1-B2切断的截面图。注意，在图23A中省略晶体管300的部分构成要素(栅极绝缘层等)而进行图示。此外，在后面的晶体管的俯视图中，与图23A同样地省略部分构成要素而进行图示。
晶体管300设置于衬底302上，并包括导电层304、绝缘层306、半导体层308、导电层312a及导电层312b等。绝缘层306以覆盖导电层304的方式设置。半导体层308具有岛状形状，并设置于绝缘层306上。导电层312a及导电层312b都与半导体层308的顶面接触，并且它们分开地设置于半导体层308上。此外，以覆盖绝缘层306、导电层312a、导电层312b及半导体层308的方式设置有绝缘层314，绝缘层314上设置有绝缘层316。
可以对半导体层308使用实施方式1所例示的金属氧化物膜。
虽然对衬底302的材料等没有特别的限制，但是至少需要具有能够承受后续的加热处理的耐热性。例如，可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、硅锗等化合物半导体衬底、SOI衬底、玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等作为衬底302。此外，也可以将在上述衬底上设置有半导体元件的衬底用作衬底302。
此外，作为衬底302，也可以使用柔性衬底，并且在柔性衬底上直接形成半导体装置。或者，也可以在衬底302与半导体装置等之间设置剥离层。当在剥离层上制造半导体装置的一部分或全部，然后将其从衬底302分离并转置到其他衬底上时可以使用剥离层。此时，也可以将半导体装置转置到耐热性低的衬底或柔性衬底上。
导电层304被用作栅电极。绝缘层306的一部分被用作栅极绝缘层。导电层312a被用作源电极和漏电极中的一个，导电层312b被用作源电极和漏电极中的另一个。半导体层308的与导电层304重叠的区域被用作沟道形成区域。晶体管300是比半导体层308更靠近被形成面的一侧设置有栅电极的所谓的底栅型晶体管。在此，有时将半导体层308中的与导电层304一侧相反的面称为背沟道一侧的面。晶体管300是在半导体层308的背沟道一侧和源电极及漏电极之间不包括保护层的所谓的沟道蚀刻结构的晶体管。
半导体层308也可以具有两层以上的叠层结构。此时，构成半导体层308的半导体膜优选包括金属氧化物。当半导体层308具有两层结构时，位于背沟道一侧的半导体膜的结晶性优选比位于导电层304一侧的半导体膜高。由此，可以抑制在导电层312a及导电层312b的加工时半导体层308的一部分被蚀刻而消失。
例如，半导体层308优选包含铟、M(M为镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种)和锌。尤其是，M优选为铝、镓、钇或锡。
特别是，作为半导体层308优选使用包含铟、镓及锌的氧化物。
导电层312a及导电层312b都具有从被形成面一侧依次层叠有导电层313a和导电层313b的叠层结构。
导电层313b优选使用包含铜、银、金或铝等的低电阻的导电材料。特别是，导电层313b优选包含铜或铝。由此，可以将导电层312a及导电层312b的电阻为极低。
此外，导电层313a可以使用与导电层313b不同的导电材料。例如，导电层313a优选使用包含钛、钨、钼、铬、钽、锌、铟、铂或钌等的导电材料。
如此，通过在包含铜或铝等的导电层313b和半导体层308之间设置导电层313a，可以防止包含在导电层313b中的金属元素扩散到半导体层308中，从而可以实现可靠性高的晶体管300。此外，导电层313a优选被用作防止半导体层308中的氧扩散到导电层313b中的阻挡层。
另外，导电层312a及导电层312b的结构不局限于两层结构，也可以采用包括包含铜、银、金或铝的导电层的三层结构或四层结构。例如，作为导电层312a及导电层312b，也可以采用导电层313b上层叠有包含与导电层313a同样的导电材料的导电层的三层结构。由此，可以抑制导电层313b的顶面的氧化并防止包含在导电层313b中的金属元素飞散到其周围，从而可以实现可靠性高的晶体管。
导电层304可以适当地使用可用于导电层313a或导电层313b的上述导电材料。特别是，优选使用包含铜的导电材料。
作为与半导体层308接触的绝缘层306及绝缘层314优选使用包含氧化物的绝缘材料。此外，在绝缘层306及绝缘层314具有叠层结构时，作为与半导体层308接触的层使用包含氧化物的绝缘材料。
此外，作为绝缘层306也可以使用氮化硅或氮化铝等氮化绝缘膜。在使用不包含氧化物的绝缘材料时，优选对绝缘层306的上部进行添加氧的处理来形成包含氧的区域。作为添加氧的处理，例如有含氧气氛下的加热处理或等离子体处理、离子掺杂处理等。
绝缘层316被用作保护晶体管300的保护层。绝缘层316可以使用氮化硅、氮氧化硅、氧化硅、氧氮化硅、氧化铝、氮化铝等无机绝缘材料。特别是，通过作为绝缘层316使用氮化硅或氧化铝等不容易使氧扩散的材料，可以防止氧因制造工序中的加热等而从半导体层308或绝缘层314经过绝缘层316向外部脱离，所以是优选的。
此外，作为绝缘层316也可以使用被用作平坦化膜的有机绝缘材料。或者，作为绝缘层316也可以使用包含无机绝缘材料的膜和包含有机绝缘材料的膜的叠层膜。
另外，也可以在半导体层308中形成有位于与导电层312a及导电层312b接触的部分及其附近并被用作源区域及漏区域的一对低电阻区域。该区域是半导体层308的一部分，且其电阻比沟道形成区域低。此外，低电阻区域也可以被称为载流子浓度高的区域或n型的区域等。另外，在半导体层308中，夹在一对低电阻区域之间并重叠于导电层304的区域被用作沟道形成区域。
[结构例子1-2]
下面说明其一部分的结构与上述结构例子1-1不同的晶体管的结构例子。下面有时省略与上述结构例子1-1重复的部分的说明。
图24A是晶体管300A的沟道长度方向上的截面图，图24B是沟道宽度方向上的截面图。
晶体管300A与结构例子1-1的不同之处主要在于绝缘层314上包括导电层320这一点。
导电层320包括隔着绝缘层314重叠于半导体层308的区域。
在晶体管300A中，导电层304被用作第一栅电极(也称为底栅电极)，导电层320被用作第二栅电极(也称为顶栅电极)。此外，绝缘层314的一部分被用作第二栅极绝缘层。
此外，如图24B所示，导电层320也可以通过设置在绝缘层314以及绝缘层306中的开口部342电连接到导电层304。由此，可以对导电层320和导电层304供应同一电位，从而可以实现通态电流大的晶体管。
此外，如图24B所示，优选在沟道宽度方向上导电层304及导电层320延伸到半导体层308端部的外侧。此时，如图24B所示，由导电层304及导电层320覆盖整个半导体层308的沟道宽度方向。
通过采用上述结构，可以利用由一对栅电极产生的电场电围绕半导体层308。此时，尤其优选对导电层304和导电层320供应同一电位。由此，可以对半导体层308有效地施加用来引起沟道的电场，而可以增大晶体管300A的通态电流。因此，可以实现晶体管300A的微型化。
此外，导电层304也可以不与导电层320连接。此时，可以对一对栅电极中的一个供应恒定电位，对另一个供应用来驱动晶体管300A的信号。此时，可以通过利用供应给一个栅电极的电位控制用另一个栅电极驱动晶体管300A时的阈值电压。
或者，导电层320也可以与导电层312a和导电层312b中的任一个电连接。特别优选的是，导电层312a和导电层312b中的被供应恒定电位的导电层(例如，源电极)与导电层320电连接。
上面说明了结构例子1。
[结构例子2]
下面说明与上述结构例子1不同的晶体管的结构例子。
[结构例子2-1]
图25A是晶体管350的俯视图，图25B相当于沿着图25A所示的点划线A3-A4切断的截面图，图25C相当于沿着图25A的点划线B3-B4切断的截面图。点划线A3-A4方向相当于沟道长度方向，点划线B3-B4方向相当于沟道宽度方向。
晶体管350设置在衬底352上，并包括绝缘层353、半导体层358、绝缘层360、金属氧化物层364、导电层362、绝缘层368等。岛状的半导体层358设置在绝缘层353上。绝缘层360以接触于绝缘层353的顶面、半导体层358的顶面及侧面的方式设置。金属氧化物层364及导电层362依次层叠地设置在绝缘层360上，并包括重叠于半导体层358的部分。绝缘层368以覆盖绝缘层360的顶面、金属氧化物层364的侧面及导电层362的顶面的方式设置。
可以对半导体层358使用实施方式1所例示的金属氧化物膜。
此外，如图25A、图25B所示，晶体管350也可以包括绝缘层368上的导电层370a及导电层370b。导电层370a及导电层370b被用作源电极或漏电极。导电层370a及导电层370b各通过设置于绝缘层368及绝缘层360的开口部391a或开口部391b与低电阻区域358n电连接。
导电层362的一部分被用作栅电极。绝缘层360的一部分被用作栅极绝缘层。晶体管350是半导体层358上设置有栅电极的所谓的顶栅型晶体管。
导电层362及金属氧化物层364以其顶面形状大致一致的方式被加工。
在本说明书等中，“顶面形状大致一致”是指叠层中的每一个层的边缘的至少一部分重叠。例如，还是指上层及下层的一部分或全部通过同一的掩模图案被加工的情况。但是，实际上有边缘不重叠的情况，上层位于下层的内侧或者上层位于下层的外侧，这个情况也可以说“顶面形状大致一致”。
位于绝缘层360与导电层362之间的金属氧化物层364被用作防止绝缘层360所包含的氧扩散到导电层362一侧的阻挡膜。再者，金属氧化物层364还被用作防止导电层362所包含的氢或水扩散到绝缘层360一侧的阻挡膜。金属氧化物层364例如优选使用至少与绝缘层360相比不容易使氧及氢透过的材料。
借助于金属氧化物层364，即使将如铝或铜等容易抽吸氧的金属材料用于导电层362，也可以防止氧从绝缘层360扩散到导电层362。此外，即使导电层362包含氢，也可以防止氢从导电层362通过绝缘层360扩散到半导体层358。其结果是，可以使半导体层358的沟道形成区域中的载流子密度极低。
作为金属氧化物层364，可以使用绝缘材料或导电材料。当金属氧化物层364具有绝缘性时，该金属氧化物层364被用作栅极绝缘层的一部分。另一方面，当金属氧化物层364具有导电性时，该金属氧化物层364被用作栅电极的一部分。
作为金属氧化物层364，优选使用其介电常数比氧化硅高的绝缘材料。尤其是，优选使用氧化铝膜、氧化铪膜或铝酸铪膜等，因为可以降低驱动电压。
作为金属氧化物层364，例如可以使用氧化铟、铟锡氧化物(ITO)或含有硅的铟锡氧化物(ITSO)等导电氧化物。尤其是，优选使用包含铟的导电氧化物，因为其导电性高。
此外，作为金属氧化物层364，优选使用包含一个以上的与半导体层358相同的元素的氧化物材料。尤其是，优选使用可用于上述半导体层358的氧化物半导体材料。此时，通过使用利用与半导体层358相同的溅射靶材而形成的金属氧化物膜作为金属氧化物层364，可以共用设备，所以这是优选的。
此外，金属氧化物层364优选利用溅射装置形成。例如，在利用溅射装置形成氧化物膜时，通过在包含氧气体的气氛下形成该氧化物膜，可以适当地对绝缘层360或半导体层358中添加氧。
半导体层358包括与导电层362重叠的区域及夹着该区域的一对低电阻区域358n。半导体层358的与导电层362重叠的区域被用作晶体管350的沟道形成区域。一对低电阻区域358n被用作晶体管350的源区域或漏区域。
此外，低电阻区域358n也可以说是与沟道形成区域相比电阻更低的区域、载流子浓度更高的区域、氧缺陷密度更高的区域、杂质浓度更高的区域或呈现n型的区域。
半导体层358的低电阻区域358n是包含杂质元素的区域。作为该杂质元素，例如，可以举出氢、硼、碳、氮、氟、磷、硫、砷、铝或稀有气体等。作为稀有气体的典型例子，也可以包含氦、氖、氩、氪及氙等。特别是，优选包含硼或磷。此外，也可以包含这些元素中的两种以上。
可以以导电膜362为掩模通过绝缘层360对低电阻区域358n添加杂质。作为对低电阻区域358n添加杂质的处理，可以适当地采用等离子体离子掺杂法或离子注入法。
低电阻区域358n优选包含杂质浓度为1×1019atoms/cm3以上且1×1023atoms/cm3以下，优选为5×1019atoms/cm3以上且5×1022atoms/cm3以下，更优选为1×1020atoms/cm3以上且1×1022atoms/cm3以下的区域。
例如，可以利用二次离子质谱分析法(SIMS：Secondary Ion MassSpectrometry)、X射线光电子能谱法(XPS：X-ray Photoelectron Spectroscopy)等分析法分析出低电阻区域358n所包含的杂质的浓度。在利用XPS分析的情况下，通过组合来自表面一侧或背面一侧的离子溅射和XPS分析，可以得知深度方向上的浓度分布。
此外，低电阻区域358n中的杂质元素优选在被氧化的状态下存在。例如，作为杂质元素，优选使用硼、磷、镁、铝、硅等容易被氧化的元素。这样的容易被氧化的元素可以在与半导体层358中的氧键合而被氧化了的状态下稳定地存在，因此，该元素即使在后面的工序中被施加高温(例如为400℃以上、600℃以上、800℃以上)也可以抑制脱离。此外，杂质元素夺取半导体层358中的氧，由此在低电阻区域358n中产生很多氧空位。该氧空位与膜中的氢键合而成为载流子供应源，使得低电阻区域358n成为极低电阻状态。
例如，在使用硼作为杂质元素的情况下，包含在低电阻区域358n中的硼可以以与氧键合的状态存在。通过在XPS分析中观察到起因于B2O3键合的光谱峰可以确认这一点。此外，在XPS分析中，观察不到起因于硼元素单独存在的状态的光谱峰或者其峰强度极小到埋在检测下限的背景噪声中的程度。
绝缘层360包括与半导体层358的沟道形成区域接触的区域，即与导电层362重叠的区域。此外，绝缘层360包括与半导体层358的低电阻区域358n接触且不与导电层362重叠的区域。
绝缘层360的与低电阻区域358n重叠的区域有时包含上述杂质元素。此时，与低电阻区域358n同样地，绝缘层360中的杂质元素也优选在与氧键合的状态下存在。这样的容易被氧化的元素可以在与绝缘层360中的氧键合而被氧化了的状态下稳定地存在，因此，该元素即使在后面的工序中被施加高温也可以抑制脱离。尤其是，在绝缘层360中含有能够通过加热脱离的氧(也称为过剩氧)的情况下，该过剩氧与杂质元素键合而被稳定化，由此可以抑制氧从绝缘层360供应给低电阻区域358n。此外，由于包含被氧化的杂质元素的绝缘层360的一部分中不容易扩散氧，所以从绝缘层360的上方通过该绝缘层360对低电阻区域358n供应氧，也可以防止低电阻区域358n的高电阻化。
绝缘层368被用作保护晶体管350的保护层。作为绝缘层368，例如可以使用氧化物或氮化物等无机绝缘材料。更具体而言，例如可以使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝、氮化铝、氧化铪、铝酸铪等无机绝缘材料。
[结构例子2-2]
图26A是晶体管350A的俯视图，图26B是晶体管350A的沟道长度方向的截面图，图26C是晶体管350A的沟道宽度方向的截面图。
晶体管350A与结构例子2-1所示的晶体管350的不同之处主要在于绝缘层360的结构及绝缘层366的存在。
绝缘层360以与导电层362及金属氧化物层364的顶面形状大致一致的方式被加工。绝缘层360例如可以通过使用用来加工导电层362及金属氧化物层364的抗蚀剂掩模形成。
绝缘层366以与半导体层358的不由导电层362、金属氧化物层364及绝缘层360覆盖的顶面及侧面接触的方式设置。绝缘层366以覆盖绝缘层353的顶面、绝缘层360的侧面、金属氧化物层364的侧面及导电层362的顶面及侧面的方式设置。
绝缘层366具有使低电阻区域358n低电阻化的功能。这样的绝缘层366可以使用通过形成绝缘层366时或形成之后进行加热对低电阻区域358n中供应杂质的绝缘膜形成。或者，可以使用通过在形成绝缘层366时或形成之后进行加热，能够在低电阻区域358n中产生氧空位的绝缘膜形成。
例如，作为绝缘层366，可以使用被用作对低电阻区域358n供应杂质的供应源的绝缘膜。此时，绝缘层366优选为通过加热释放氢的膜。当这样的绝缘层366以与半导体层358接触的方式形成，可以对低电阻区域358n供应氢等杂质，由此可以使低电阻区域358n低电阻化。
绝缘层366优选为使用包含氢元素等杂质元素的沉积气体形成的膜。此外，通过增高绝缘层366的沉积温度，可以有效地对半导体层358供应很多杂质元素。绝缘层366的沉积温度例如可以为200℃以上且500℃以下，优选为220℃以上且450℃以下，更优选为250℃以上且400℃以下。
当在进行加热的同时在减压下形成绝缘层366时，可以促进从半导体层358中的将成为低电阻区域358n的区域脱离氧。当对形成很多氧空位的半导体层358供应氢等杂质时，提高低电阻区域358n中的载流子密度，可以进一步有效地使低电阻区域358n低电阻化。
作为绝缘层366，例如可以适当地使用氮化硅、氮氧化硅、氧氮化硅、氮化铝、氮氧化铝等含氮化物的绝缘膜。尤其是，氮化硅具有对氢及氧的阻挡性，因此可以防止从外部向半导体层的氢的扩散及从半导体层向外部的氧的脱离的双方，由此可以实现可靠性高的晶体管。
绝缘层366可以为具有吸收半导体层358中的氧且产生氧空位的功能的绝缘膜。尤其是，作为绝缘层366优选使用金属氮化物。
此外，在使用金属氮化物的情况下，优选使用铝、钛、钽、钨、铬或钌的氮化物。例如，特别优选包含铝或钛。例如，关于利用使用铝作为溅射靶材且使用包含氮的气体作为沉积气体的反应性溅射法形成的氮化铝膜，通过适当地控制相对于沉积气体的总流量的氮气的流量比，可以形成兼具极高绝缘性及对氢或氧的极高阻挡性的膜。因此，通过与半导体层接触地设置包含这样的金属氮化物的绝缘膜，不但可以实现半导体层的低电阻化而且还可以有效地防止氧从半导体层脱离或者氢扩散到半导体层。
在使用氮化铝作为金属氮化物的情况下，包含该氮化铝的绝缘层的厚度优选为5nm以上。就算是这么薄的膜，也可以兼具对氢及氧的高阻挡性及使半导体层低电阻化的功能。此外，对该绝缘层的厚度没有限制，但是考虑到生产率，优选为500nm以下，更优选为200nm以下，进一步优选为50nm以下。
在使用氮化铝膜作为绝缘层366的情况下，优选使用其组成式满足AlNx(x为大于0且2以下的实数，x优选为大于0.5且1.5以下的实数)的膜。因此，可以形成具有高绝缘性及高热传导率的膜，由此可以提高在驱动晶体管350A时产生的热的散热性。
由于这样的绝缘层366以与低电阻区域358n接触的方式设置，因此绝缘层366吸收低电阻区域358n中的氧，可以在低电阻区域358n中产生氧空位。此外，当形成这样的绝缘层366之后进行加热处理时，可以在低电阻区域358n中形成更多的氧空位，可以进一步降低电阻。在作为绝缘层366使用包含金属氧化物的膜的情况下，绝缘层366吸收半导体层358中的氧，由此有时在绝缘层366与低电阻区域358n之间形成包括包含在绝缘层366中的金属元素(例如铝)的氧化物的层。
这里，在作为半导体层358使用含铟的金属氧化物膜的情况下，有时在低电阻区域358n的绝缘层366一侧的界面附近形成析出氧化铟的区域或铟浓度高的区域。由此，可以形成电阻极低的低电阻区域358n。这样的区域例如有时可以通过X射线光电子能谱(XPS：X-ray Photoelectron Spectroscopy)等分析法观察。
[结构例子2-3]
图27A示出晶体管350B的截面图。在图27A中，在点划线的左侧示出沟道长度方向的截面，在点划线的右侧示出沟道宽度方向的截面。
晶体管350B与结构例子2-1的不同之处主要在于在衬底352与绝缘层353之间包括导电层356。导电层356包括与半导体层358及导电层362重叠的区域。
在晶体管350B中，导电层362被用作第二栅电极(也称为顶栅电极)，导电层356被用作第一栅电极(也称为底栅电极)。此外，绝缘层360的一部分被用作第二栅极绝缘层，绝缘层353的一部分被用作第一栅极绝缘层。
半导体层358的与导电层362及导电层356中的至少一个重叠的部分被用作沟道形成区域。下面，为了便于说明，有时将半导体层358的与导电层362重叠的部分称为沟道形成区域，但是实际上有时沟道还形成在不与导电层362重叠而与导电层356重叠的部分(包括低电阻区域358n的部分)。
此外，如图27A所示，导电层356可以通过设置在金属氧化物层364、绝缘层360以及绝缘层353中的开口部392电连接到导电层362。由此，可以对导电层356和导电层362供应同一电位。
导电层356也可以与导电层370a和导电层370b中的任一个电连接。
作为导电层356，可以使用与导电层362、导电层370a或导电层370b相同的材料。尤其是，当将包含铜的材料用于导电层356时，可以降低布线电阻，所以是优选的。
图27A示出绝缘层353具有从导电层356一侧依次层叠有绝缘层353a及绝缘层353b的叠层结构的情况。此时，作为位于导电层356一侧的绝缘层353a优选使用不容易使包含在导电层356中的金属元素扩散的绝缘膜。例如，优选使用氮化硅膜、氮氧化硅膜、氧化铝膜、氧化铪膜等无机绝缘膜。此外，作为接触于半导体层358的绝缘层353b优选使用包含氧的绝缘膜。例如，优选使用氧化硅膜或氧氮化硅膜等。
此外，如图27A所示，优选在沟道宽度方向上导电层362及导电层356突出到半导体层358端部的外侧。此时，如图27A所示，导电层362及导电层356隔着绝缘层360及绝缘层353覆盖整个半导体层358的沟道宽度方向。
通过采用上述结构，可以利用由一对栅电极产生的电场电围绕半导体层358。此时，尤其优选对导电层356和导电层362供应同一电位。由此，可以对半导体层358有效地施加用来引起沟道的电场，而可以增大晶体管350B的通态电流。因此，可以实现晶体管350B的微型化。
此外，导电层362也可以不与导电层356连接。此时，可以对一对栅电极中的一个供应恒定电位，对另一个供应用来驱动晶体管350B的信号。此时，可以通过利用供应给一个栅电极的电位控制用另一个栅电极驱动晶体管350B时的阈值电压。
[结构例子2-4]
图27B示出晶体管350C的截面图。在图27B中，在点划线的左侧显示沟道长度方向的截面，在点划线的右侧显示沟道宽度方向的截面。
晶体管350C是对结构例子2-2所示的晶体管350A设置结构例子2-3所示的被用作第二栅电极的导电层356的例子。
通过采用上述结构，可以实现通态电流大的晶体管。或者，可以提供能够控制阈值电压的晶体管。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式3)
在本实施方式中说明可以使用包括本发明的一个方式的金属氧化物膜的半导体装置来制造的显示装置的结构例子。
图28A是显示装置700的俯视示意图。显示装置700包括具有柔性的衬底762。衬底762设置有显示部702、一对电路部763、电路部764、布线704、连接端子703a及连接端子703b。
电路部763及电路部764具有驱动显示部702的功能。两个电路部763以其间夹着显示部702的方式设置。电路部764设置在显示部702和布线704之间。电路部763例如被用作栅极驱动器，电路部764例如被用作源极驱动器或其一部分。例如，电路部764也可以包括缓冲器电路或解复用器电路。
作为设置于显示部702的显示元件，例如可以使用液晶元件或发光元件等上述各种显示元件。特别是，作为显示元件优选使用有机EL元件。
在衬底762的俯视形状中，设置有布线704、连接端子703a及连接端子703b的部分比其他部分突出。换言之，衬底762的该部分的宽度比设置有显示部702的部分的宽度小。
衬底762的突出部在重叠于布线704的区域中包括能够弯曲的区域(弯曲部761a)。此外，衬底762在设置有显示部702的区域中包括能够弯曲的一对区域(弯曲部761b)。如图28A所示，衬底762具有其一部分突出的形状，从而弯曲部761a的弯曲方向和弯曲部761b的弯曲方向可以为彼此交叉的方向。
连接端子703a被用作连接有FPC(Flexible Printed Circuit)的端子，连接端子703b被用作连接有IC的端子。
图28B、图28C示出在弯曲部761a及弯曲部761b中使衬底762向与显示面相反一侧弯曲的情况下的显示装置700的立体图。图28B是包括显示面一侧的立体图，图28C是包括与显示面相反一侧的立体图。此外，图28C显示与连接端子703a连接的FPC706及与连接端子703b连接的IC707。
如图28B所示，通过使显示部702的两侧弯曲，可以在将显示装置700安装于电子设备中时在电子设备的两侧部设置弯曲的显示部。由此，可以实现功能性高的电子设备。
此外，如图28B、图28C所示，由于弯曲部761a因此可以使衬底762的一部分向与显示面相反一侧折叠。具体而言，以布线704朝向外侧的方式使衬底762的突出部折叠。由此，可以将连接端子703a及连接端子703b配置在与显示面相反一侧，而且可以将FPC706配置在与显示面相反一侧。因此，可以在将显示装置700安装于电子设备中时缩小非显示部的面积。
此外，衬底762设置有槽口部765。槽口部765例如是能够配置电子设备所包括的照相机的镜头、光学传感器等各种传感器、照明装置或设计等的部分。显示部702的一部分具有槽口，从而可以实现设计性更高的电子设备。此外，由此可以提高相对于外壳表面的屏幕的占有率。
[截面结构例子]
下面说明显示装置的截面结构例子。
[结构例子1]
图29示出显示装置700的截面示意图。图29示出包括图28A所示的显示装置700的显示部702、电路部763、弯曲部761a及连接端子703a的截面。显示部702设置有晶体管750及电容器790。电路部763设置有晶体管752。
晶体管750及晶体管752是将氧化物半导体用于形成有沟道的半导体层的晶体管。注意，不局限于此，也可以使用将硅(非晶硅、多晶硅或单晶硅)或有机半导体用于半导体层的晶体管。
本实施方式使用的晶体管包括高度纯化且氧空位的形成被抑制的氧化物半导体膜。该晶体管可以具有极小的关态电流。因此，使用了这样的晶体管的像素可以延长图像信号等电信号的保持时间，可以延长图像信号等的写入间隔。因此，可以降低刷新工作的频率，由此可以降低功耗。
此外，在本实施方式中使用的晶体管能够得到较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于显示装置，可以在同一衬底上形成像素的开关晶体管及用于电路部的驱动晶体管。即，可以采用不采用由硅片等形成的驱动电路的结构，由此可以减少显示装置的构件数。此外，通过在像素部中也使用能够进行高速驱动的晶体管，可以提供高质量的图像。
电容器790包括通过对与晶体管750所包括的第一栅电极相同的膜进行加工形成的下部电极以及通过对与半导体层相同的金属氧化物膜进行加工形成的上部电极。上部电极与晶体管750的源区域及漏区域同样地被低电阻化。此外，在下部电极与上部电极之间设置有用作晶体管750的第一栅极绝缘层的绝缘膜的一部分。也就是说，电容器790具有在一对电极间夹有用作电介质膜的绝缘膜的叠层结构。此外，上部电极电连接于通过对与晶体管750的源电极及漏电极相同的膜进行加工形成的布线。
此外，晶体管750、晶体管752及电容器790上设置有被用作平坦化膜的绝缘层770。
显示部702所包括的晶体管750与电路部763所包括的晶体管752也可以使用不同结构的晶体管。例如，可以采用其中一方使用顶栅极型晶体管而另一方使用底栅极型晶体管的结构。注意，上述电路部764也与电路部763同样。
另外，晶体管750及晶体管752的结构可以援用上述实施方式2。
连接端子703a包括布线704的一部分。此外，如图29所示，当连接端子703a具有层叠有多个导电膜的叠层结构时连接端子703a的导电性及机械强度得到提高，所以是优选的。连接端子703a通过连接层780与FPC706电连接。作为连接层780，例如可以使用各向异性导电材料等。
显示装置700包括各被用作支撑衬底的衬底762及衬底740。作为衬底762及衬底740，例如可以使用玻璃衬底或塑料衬底等具有柔性的衬底。
晶体管750、晶体管752、电容器790等设置在绝缘层744上。衬底762和绝缘层744由粘合层742贴合。
此外，显示装置700包括发光元件782、着色层736、遮光层738等。
发光元件782包括导电层772、EL层786及导电层788。导电层772与晶体管750所包括的源电极或漏电极电连接。导电层772设置在绝缘层770上并被用作像素电极。此外，以覆盖导电层772的端部的方式设置有绝缘层730，并且绝缘层730及导电层772上层叠地设置有EL层786及导电层788。
作为导电层772可以使用对可见光具有反射性的材料。例如，可以使用包含铝、银等的材料。此外，作为导电层788可以使用对可见光具有透光性的材料。例如，优选使用包含铟、锌、锡等的氧化物材料。因此，发光元件782是向与被形成面的相反一侧(衬底740一侧)发射光的顶部发射型发光元件。
EL层786包括有机化合物或量子点等无机化合物。EL层786包括在电流流过时呈现光的发光材料。
作为发光材料，可以使用荧光材料、磷光材料、热活化延迟荧光(ThermallyActivated Delayed Fluorescence：TADF)材料、无机化合物(量子点材料等)等。作为能够用于量子点的材料，可以举出胶状量子点、合金型量子点、核壳(Core Shell)型量子点、核型量子点等。
遮光层738和着色层736设置在绝缘层746的一个面上。着色层736设置在重叠于发光元件782的位置上。遮光层738设置在显示部702中的不重叠于发光元件782的区域中。此外，遮光层738还可以与电路部763等重叠地设置。
衬底740由粘合层747贴合于绝缘层746的另一个面上。此外，衬底740和衬底762由密封层732彼此贴合。
在此，作为发光元件782所包括的EL层786使用呈现白色光的发光材料。发光元件782所发射的白色光被着色层736着色而被发射到外部。EL层786跨着呈现不同颜色的像素地设置。通过在显示部702中以矩阵状配置设置有使红色(R)、绿色(G)和蓝色(B)中的任一个透过的着色层736的像素，显示装置700可以进行全彩色显示。
此外，作为导电层788也可以使用具有透过性及反射性的导电膜。此时，可以在导电层772和导电层788之间实现微小共振器(微腔)结构来增强并发射特定波长的光。此外，此时也可以通过在导电层772和导电层788之间配置用来调整光学距离的光学调整层并使不同颜色的像素中的该光学调整层的厚度不同，提高各像素所发射的光的色纯度。
另外，在每个像素中将EL层786形成为岛状或在每个像素列中将EL层786形成为条状时，即，通过分别涂布形成EL层786时，也可以不设置着色层736或上述光学调整层。
在此，作为绝缘层744及绝缘层746，优选使用被用作透湿性低的阻挡膜的无机绝缘膜。通过在这样绝缘层744和绝缘层746之间夹有发光元件782、晶体管750等来抑制它们的劣化，从而可以实现可靠性高的显示装置。
[结构例子2]
图30示出其一部分与图29的结构不同的显示装置700的截面图。此外，图30显示显示装置700的一部分在弯曲部761a弯曲而折叠到与显示面相反一侧的方式。
在图30所示的显示装置700中，图29所示的粘合层742和绝缘层744之间设置有树脂层743。此外，包括保护层749代替衬底740。
树脂层743是包含聚酰亚胺树脂、丙烯酸树脂等的有机树脂的层。绝缘层744包含氧化硅、氧氮化硅、氮化硅等的无机绝缘膜。树脂层743与衬底762通过粘合层742贴合在一起。树脂层743优选比衬底762薄。
保护层749与密封层732贴合在一起。保护层749可以使用玻璃衬底、树脂薄膜等。此外，保护层749也可以使用偏振片(含圆偏振片)、散射板等光学构件、触摸传感器面板等输入装置或上述两个以上的叠层结构。另外，保护层749也可以包括构成电子设备的外壳的一部分(例如，成为屏幕的部分)的构件。
此外，发光元件782所包括的EL层786在绝缘层730及导电层772上以岛状设置。通过以各子像素中的EL层786的发光色都不同的方式分开形成EL层786，可以在不使用着色层736的情况下实现彩色显示。
此外，覆盖发光元件782设置有保护层741。保护层741可以防止水等杂质扩散到发光元件782中。保护层741具有从导电层788一侧依次层叠有绝缘层741a、绝缘层741b及绝缘层741c的叠层结构。此时，作为绝缘层741a及绝缘层741c优选使用对水等杂质具有高阻挡性的无机绝缘膜，而作为绝缘层741b优选使用被用作平坦化膜的有机绝缘膜。此外，保护层741优选以延伸到电路部763等的方式设置。
另外，优选在密封层732的内侧将覆盖晶体管750及晶体管752等的有机绝缘膜形成为岛状。换言之，该有机绝缘膜的端部优选位于密封层732的内侧或重叠于密封层732的端部的区域中。图30示出绝缘层770、绝缘层730及绝缘层741b被加工为岛状的例子。例如，重叠有密封层732的部分中彼此接触地设置有绝缘层741c和绝缘层741a。如此，通过不使覆盖晶体管750及晶体管752的有机绝缘膜的表面露出到密封层732的外侧，可以适当地防止水或氢从外部经过该有机绝缘膜扩散到晶体管750及晶体管752。由此，晶体管的电特性的变动受到抑制，从而可以实现可靠性极高的显示装置。
此外，在图30中，弯曲部761a包括不设置有衬底762、粘合层742及绝缘层744等无机绝缘膜的部分。此外，在弯曲部761a中，包括有机材料的绝缘层770覆盖布线704以防止布线704露出。在图30所示的结构中，弯曲部761a具有层叠有树脂层743、布线704及绝缘层770的叠层结构。
通过尽可能不在弯曲部761a中设置无机绝缘膜而仅层叠含有金属或合金的导电层、含有有机材料的层，可以防止在使其弯曲时产生裂缝。此外，通过不在弯曲部761a设置衬底762，可以使显示装置700的一部分以极小的曲率半径弯曲。
此外，在重叠于连接端子703a的区域中，树脂层743隔着粘合层748贴合有支撑体720。作为支撑体720可以使用其刚性比衬底762等高的材料。或者，支撑体720也可以是电子设备的外壳的一部分或配置在电子设备内部的构件的一部分。
另外，在图30中，保护层741上设置有导电层761。导电层761也可以被用作布线或电极。
此外，在与显示装置700重叠地设置有触摸传感器的情况下，导电层761可以被用作防止驱动像素时的电噪声传送到该触摸传感器的静电遮蔽膜。此时，导电层761被供应指定的恒定电位，即可。
或者，导电层761例如可以被用作触摸传感器的电极。由此，可以使显示装置700用作触摸面板。例如，导电层761可以被用作静电电容方式的触摸传感器的电极或布线。此时，导电层761可以被用作连接有检测电路的布线或电极或者被输入传感器信号的布线或电极。如此，通过在发光元件782上形成触摸传感器，可以缩减构件点数来缩减电子设备等的制造成本。
导电层761优选设置在不重叠于发光元件782的部分。例如，导电层761可以设置在重叠于绝缘层730的位置上。由此，不需要作为导电层761使用导电性较低的透明导电膜，而可以使用导电性高的金属或合金等，从而可以提高传感器的灵敏度。
注意，作为可以使用导电层761构成的触摸传感器的方式，不局限于静电电容式，可以利用电阻膜式、表面声波式、红外线式、光学式、压敏式等各种方式。此外，可以组合使用上述方式中的两个以上。
[结构例子3]
图31示出作为显示元件使用液晶元件的情况下的显示装置700a的截面示意图。图31示出包括电路部763、显示部702及连接端子703a的区域的截面图。
图31所示的显示装置700a在衬底701和衬底705之间包括晶体管721、晶体管722、液晶元件710等。衬底701和衬底705由密封层732贴合。
在此示出作为晶体管721和晶体管722使用底栅型晶体管的情况。
液晶元件710包括导电层711、液晶712及导电层713。导电层713设置在衬底701上。导电层713上设置有一个以上的绝缘层，该绝缘层上设置有导电层711。此外，液晶712位于导电层711和衬底705之间。导电层713与布线723电连接，并被用作公共电极。导电层711与晶体管721电连接，并被用作像素电极。布线723被供应公共电位。
图31所示的液晶元件710是采用横向电场方式(例如，FFS模式)的液晶元件。导电层711的俯视形状是梳齿状或具有狭缝的形状。在液晶元件710中，由产生在导电层711和导电层713之间的电场控制液晶712的取向状态。
此外，使用导电层711、导电层713和被夹在它们之间的一个以上的绝缘层的叠层结构形成有被用作存储电容器的电容器790。因此，不需要另外设置电容器，从而可以提高开口率。
导电层711及导电层713可以使用对可见光具有透光性的材料或具有反射性的材料。作为透光性材料，例如，可以使用含有铟、锌、锡等的氧化物材料。作为反射性材料，例如，可以使用含有铝、银等材料。
当作为导电层711和导电层713中的任一个或两个使用反射性材料时，显示装置700a为反射型液晶显示装置。当作为导电层711和导电层713这两个使用透光性材料时，显示装置700a为透射型液晶显示装置。当为反射型液晶显示装置的情况下，在观看侧设置偏振片。当为透射型液晶显示装置的情况下，以夹着液晶元件的方式设置一对偏振片。
图31示出透射型液晶显示装置的例子。衬底701的外侧设置有偏振片755及光源757，并且衬底705的外侧设置有偏振片756。光源757被用作背光。
衬底705的衬底701一侧的面设置有遮光层738及着色层736。此外，覆盖遮光层738及着色层736地设置有被用作平坦化层的绝缘层734。绝缘层734的衬底701一侧的面设置有间隔物727。
液晶712位于覆盖导电层711的取向膜725和覆盖绝缘层734的取向膜726之间。另外，如果不需要则可以不设置取向膜725及取向膜726。
此外，虽然图31未图示，但是可以在衬底705的外侧适当地设置位相差薄膜、防反射薄膜等光学构件(光学薄膜)、保护薄膜、防污薄膜等。作为防反射薄膜有AG(Anti Glare)薄膜、AR(Anti Reflection)薄膜等。
液晶712可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal)、高分子网络型液晶(PNLC：Polymer NetworkLiquid Crystal)、铁电液晶、反铁电液晶等。此外，在采用横向电场方式的情况下，也可以使用不需要取向膜的呈现蓝相的液晶。
此外，作为液晶元件的模式，可以采用TN(Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直取向)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric alignedMicro-cell：轴对称排列微单元)模式、OCB(Optically Compensated Birefringence：光学补偿弯曲)模式、ECB(Electrically Controlled Birefringence：电控双折射)模式、宾主模式等。
此外，液晶712可以采用使用高分子分散型液晶、高分子网络型液晶等的散乱型液晶。此时，可以采用不设置着色层736进行黑白色显示的结构，也可以采用使用着色层736进行彩色显示的结构。
此外，作为液晶元件的驱动方法，可以采用利用继时加法混色法进行彩色显示的分时显示方式(也称为场序制列驱动方式)。在该情况下，可以采用不设置着色层736的结构。当采用分时显示方式的情况下，例如无需设置分别呈现R(红色)、G(绿色)、B(蓝色)的子像素，因此具有可以提高像素的开口率、清晰度等优点。
在图31所示的显示装置700a中，不在被用作像素电极的导电层711及被用作公共电极的导电层713的被形成面一侧设置被用作平坦化层的有机绝缘膜。另外，作为显示装置700a所包括的晶体管721等使用能够使制造工序为较短的底栅型晶体管。此外，无需增加特别的工序就可以通过与晶体管及液晶元件等的制造工序共同的工序制造布线704、连接端子703a等。通过采用这样的结构，可以减少制造成本并提高制造成品率，从而可以廉价地提供可靠性高的显示装置。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式4)
在本实施方式中参照图32A至图32C对包括本发明的一个方式的半导体装置的显示装置进行说明。
图32A所示的显示装置包括像素部502、驱动电路部504、保护电路506及端子部507。注意，也可以采用不设置保护电路506的结构。
对像素部502或驱动电路部504所包括的晶体管可以使用本发明的一个方式的晶体管。此外，也可以对保护电路506使用本发明的一个方式的晶体管。
像素部502包括配置为X行Y列(X、Y为分别独立的2以上的自然数)的多个像素电路501。各像素电路501都包括驱动显示元件的电路。
驱动电路部504包括对栅极线GL_1至GL_X输出扫描信号的栅极驱动器504a、对数据线DL_1至DL_Y供应数据信号的源极驱动器504b等的驱动电路。栅极驱动器504a采用至少包括移位寄存器的结构即可。此外，源极驱动器504b例如由多个模拟开关等构成。此外，也可以由移位寄存器等构成源极驱动器504b。
端子部507是指设置有用来从外部的电路对显示装置输入电源、控制信号及图像信号等的端子的部分。
保护电路506是在自身所连接的布线被供应一定的范围之外的电位时使该布线与其他布线之间处于导通状态的电路。图32A所示的保护电路506例如与栅极驱动器504a和像素电路501之间的布线的栅极线GL、或者与源极驱动器504b和像素电路501之间的布线的数据线DL等的各种布线连接。另外，在图32A中，为了区别保护电路506和像素电路501而对保护电路506附加阴影线。
此外，既可以采用栅极驱动器504a及源极驱动器504b各自设置在与像素部502相同的衬底上的结构，又可以采用形成有栅极驱动电路或源极驱动电路的衬底(例如，使用单晶半导体或多晶半导体形成的驱动电路板)以COG或TAB(Tape Automated Bonding：卷带自动结合)安装于衬底的结构。
此外，图32B及图32C示出可用于像素电路501的像素电路的结构的一个例子。
图32B所示的像素电路501包括液晶元件570、晶体管550及电容器560。此外，与像素电路501连接有数据线DL_n、栅极线GL_m及电位供应线VL等。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个电极的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应公共电位。此外，也可以对各行的像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应不同的电位。
此外，图32C所示的像素电路501包括晶体管552、554、电容器562以及发光元件572。此外，与像素电路501连接有数据线DL_n、栅极线GL_m、电位供应线VL_a及电位供应线VL_b等。
此外，电位供应线VL_a和电位供应线VL_b中的一个被施加高电源电位VDD，电位供应线VL_a和电位供应线VL_b中的另一个被施加低电源电位VSS。根据晶体管554的栅极被施加的电位，流过发光元件572中的电流被控制，从而来自发光元件572的发光亮度被控制。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式5)
下面对备有用来校正像素所显示的灰度的存储器的像素电路以及具有该像素电路的显示装置进行说明。实施方式1中例示出的包含金属氧化物膜的晶体管可以用于下文中例示出的像素电路所使用的晶体管。
[电路结构]
图33A示出像素电路400的电路图。像素电路400包括晶体管M1、晶体管M2、电容器C1及电路401。此外，像素电路400连接有布线S1、布线S2、布线G1及布线G2。
晶体管M1的栅极与布线G1连接，源极和漏极中的一个与布线S1连接，源极和漏极中的另一个与电容器C1的一个电极连接。晶体管M2的栅极与布线G2连接，源极和漏极中的一个与布线S2连接，源极和漏极中的另一个与电容器C1的另一个电极及电路401连接。
电路401至少包括一个显示元件。显示元件可以使用各种各样的元件，典型地有有机EL元件或LED元件等发光元件、液晶元件或MEMS(Micro Electro Mechanical Systems)元件等。
将连接晶体管M1与电容器C1的节点记作节点N1，将连接晶体管M2与电路401的节点记作节点N2。
像素电路400通过使晶体管M1变为关闭状态可以保持节点N1的电位。此外，通过使晶体管M2变为关闭状态可以保持节点N2的电位。此外，通过在晶体管M2处于关闭状态的状态下通过晶体管M1对节点N1写入规定的电位，由于通过电容器C1的电容耦合，可以使节点N2的电位对应节点N1的电位变化而发生改变。
在此，作为晶体管M1、晶体管M2中的一方或双方可以使用实施方式1中例示出的使用氧化物半导体的晶体管。由于该晶体管具有极小的关态电流，因此可以长时间地保持节点N1及节点N2的电位。此外，当各节点的电位保持期间较短时(具体而言，帧频为30Hz以上时等)也可以采用使用了硅等半导体的晶体管。
[驱动方法例]
接着，参照图33B对像素电路400的工作方法的一个例子进行说明。图33B是像素电路400的工作的时序图。注意，这里为了便于说明，不考虑布线电阻等各种电阻、晶体管或布线等的寄生电容及晶体管的阈值电压等的影响。
在图33B所示的工作中，将1个帧期间分为期间T1和期间T2。期间T1是对节点N2写入电位的期间，期间T2是对节点N1写入电位的期间。
[期间T1]
在期间T1，对布线G1和布线G2的双方供应使晶体管变为导通状态的电位。此外，对布线S1提供为恒定电位的电位Vref，对布线S2提供第一数据电位Vw。
节点N1通过晶体管M1从布线S1被供应电位Vref。此外，节点N2通过晶体管M2从布线S2被供应第一数据电位Vw。因此，电容器C1变为保持电位差Vw-Vref的状态。
[期间T2]
接着，在期间T2，布线G1被供应使晶体管M1变为导通状态的电位，布线G2被供应使晶体管M2变为关闭状态的电位，布线S1被供应第二数据电位Vdata。此外，可以对布线S2提供预定的恒电位或使成为浮动状态。
节点N1通过晶体管M1从布线S1被供应第二数据电位Vdata。此时，由于通过电容器C1的电容耦合，对应第二数据电位Vdata节点N2的电位发生变化，其变化量为电位dV。也就是说，电路401被输入将第一数据电位Vw和电位dV加在一起的电位。注意，虽然图33B示出电位dV为正的值，但是其也可以为负的值。也就是说，第二数据电位Vdata也可以比电位Vref低。
这里，电位dV基本由电容器C1的电容值及电路401的电容值决定。当电容器C1的电容值充分大于电路401的电容值时，电位dV成为接近第二数据电位Vdata的电位。
如上所述，由于像素电路400可以组合两种数据信号生成供应给包括显示元件的电路401的电位，所以可以在像素电路400内进行灰度校正。
此外，像素电路400可以生成超过可对布线S1及布线S2供应的最大电位的电位。例如，在使用发光元件的情况下，可以进行高动态范围(HDR)显示等。此外，在使用液晶元件的情况下，可以实现过驱动等。
[应用例]
[使用液晶元件的例子]
图33C所示的像素电路400LC包括电路401LC。电路401LC包括液晶元件LC及电容器C2。
液晶元件LC的一个电极与节点N2及电容器C2的一个电极连接，另一个电极与被供应电位Vcom2的布线连接。电容器C2的另一个电极与被供应电位Vcom1的布线连接。
电容器C2被用作存储电容器。此外，当不需要时可以省略电容器C2。
由于像素电路400LC可以对液晶元件LC提供高电压，所以例如可以通过过驱动实现高速显示，可以采用驱动电压高的液晶材料等。此外，通过对布线S1或布线S2提供校正信号，可以根据使用温度或液晶元件LC的劣化状态等进行灰度校正。
[使用发光元件的例子]
图33D所示的像素电路400EL包括电路401EL。电路401EL包括发光元件EL、晶体管M3及电容器C2。
晶体管M3的栅极与节点N2及电容器C2中的一个电极连接，源极和漏极中的一个与被供应电位VH的布线连接，源极和漏极中的另一个与发光元件EL的一个电极连接。电容器C2的另一个电极与被供应电位Vcom的布线连接。发光元件EL的另一个电极与被供应电位VL的布线连接。
晶体管M3具有控制对发光元件EL供应的电流的功能。电容器C2被用作存储电容器。不需要时也可以省略电容器C2。
此外，虽然这里示出发光元件EL的阳极一侧与晶体管M3连接的结构，但是也可以采用阴极一侧与晶体管M3连接的结构。此时，可以适当地改变电位VH与电位VL的值。
像素电路400EL可以通过对晶体管M3的栅极施加高电位使大电流流过发光元件EL，所以可以实现HDR显示等。此外，通过对布线S1或布线S2提供校正信号可以对晶体管M3及发光元件EL的电特性偏差进行校正。
此外，不局限于图33C及图33D所示的电路，也可以采用另外附加晶体管或电容器等的结构。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式6)
在本实施方式中，对可以使用本发明的一个方式制造的显示模块进行说明。
图34A所示的显示模块6000在上盖6001与下盖6002之间包括与FPC6005连接的显示装置6006、框架6009、印刷电路板6010及电池6011。
例如，可以将使用本发明的一个方式制造的显示装置用作显示装置6006。通过利用显示装置6006，可以实现功耗极低的显示模块。
上盖6001及下盖6002可以根据显示装置6006的尺寸适当地改变其形状或尺寸。
显示装置6006也可以具有作为触摸面板的功能。
框架6009具有保护显示装置6006的功能、遮断因印刷电路板6010的工作而产生的电磁波的功能以及散热板的功能等。
印刷电路板6010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路、电池控制电路等。
图34B是具备光学触摸传感器的显示模块6000的截面示意图。
显示模块6000包括设置在印刷电路板6010上的发光部6015及受光部6016。此外，由上盖6001与下盖6002围绕的区域设置有一对导光部(导光部6017a、导光部6017b)。
显示装置6006隔着框架6009与印刷电路板6010及电池6011重叠地设置。显示装置6006及框架6009固定在导光部6017a、导光部6017b。
从发光部6015发射的光6018经过导光部6017a、显示装置6006的顶部及导光部6017b到达受光部6016。例如，当光6018被指头或触屏笔等被检测体阻挡时，可以检测触摸操作。
例如，多个发光部6015沿着显示装置6006的相邻的两个边设置。多个受光部6016配置在与发光部6015对置的位置。由此，可以取得触摸操作的位置的信息。
作为发光部6015例如可以使用LED元件等光源，尤其是，优选使用发射红外线的光源。作为受光部6016可以使用接收发光部6015所发射的光且将其转换为电信号的光电元件。优选使用能够接收红外线的光电二极管。
通过使用使光6018透过的导光部6017a及导光部6017b，可以将发光部6015及受光部6016配置在显示装置6006中的下侧，可以抑制外光到达受光部6016而导致触摸传感器的错误工作。尤其优选使用吸收可见光且透过红外线的树脂，由此可以更有效地抑制触摸传感器的错误工作。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式7)
在本实施方式中对能够使用本发明的一个方式的显示装置的电子设备的例子进行说明。
图35A所示的电子设备6500是可以被用作智能手机的便携式信息终端设备。
电子设备6500包括外壳6501、显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、照相机6507及光源6508等。显示部6502具有触摸面板功能。
显示部6502可以使用本发明的一个方式的显示装置。
显示部6502包括槽口部，并且以嵌入该槽口部的方式设置有照相机6507及光源6508。通过采用这样的结构，可以扩大显示部6502在外壳6501中占据的面积。
图35B示出显示部6502包括开口且该开口内部配置有照相机6507、围绕照相机6507的环状的光源6509的例子。此外，以嵌入显示部6502的槽口部的方式设置有扬声器6505。另外，也可以将显示部6502用作对拍摄对象进行照明的光源。通过采用这样的结构，可以进一步扩大显示部6502在外壳6501中占据的面积。
图35C是包括外壳6501的麦克风6506一侧的端部的截面示意图。
外壳6501的显示面一侧设置有具有透光性的保护构件6510，被外壳6501及保护构件6510包围的空间内设置有显示面板6511、光学构件6512、触摸传感器面板6513、印刷电路板6517、电池6518等。
显示面板6511、光学构件6512及触摸传感器面板6513通过没有图示的粘合层固定到保护构件6510。
此外，在显示部6502外侧的区域中，显示面板6511的一部分被折叠。此外，该被折叠的部分与FPC6515连接。FPC6515安装有IC6516。此外，FPC6515与设置于印刷电路板6517的端子连接。
显示面板6511可以使用本发明的一个方式的柔性显示器面板。由此，可以实现极轻量的电子设备。此外，由于显示面板6511极薄，所以可以在抑制电子设备的厚度的情况下搭载大容量的电池6518。此外，通过折叠显示面板6511的一部分以在像素部的背面设置与FPC6515的连接部，可以实现窄边框的电子设备。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式8)
在本实施方式中对包括使用本发明的一个方式制造的显示装置的电子设备进行说明。
以下所例示的电子设备是在显示部中包括本发明的一个方式的显示装置的电子设备，因此是可以实现高清晰的电子设备。此外，可以同时实现高清晰及大屏幕的电子设备。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。
作为电子设备，例如除了电视装置、笔记本型个人计算机、显示器装置、数字标牌、弹珠机、游戏机等具有比较大的屏幕的电子设备之外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
使用了本发明的一个方式的电子设备可以沿着房屋或楼的内壁或外壁、汽车等的内部装饰或外部装饰等的平面或曲面组装。
图36A是安装有取景器8100的照相机8000的外观图。
照相机8000包括外壳8001、显示部8002、操作按钮8003、快门按钮8004等。此外，照相机8000安装有可装卸的镜头8006。
在照相机8000中，镜头8006和外壳也可以被形成为一体。
照相机8000通过按下快门按钮8004或者触摸用作触摸面板的显示部8002，可以进行成像。
外壳8001包括具有电极的嵌入器，除了可以与取景器8100连接以外，还可以与闪光灯装置等连接。
取景器8100包括外壳8101、显示部8102以及按钮8103等。
外壳8101通过嵌合到照相机8000的嵌入器的嵌入器安装到照相机8000。取景器8100可以将从照相机8000接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮等。
本发明的一个方式的显示装置可以用于照相机8000的显示部8002及取景器8100的显示部8102。此外，也可以在照相机8000中内置有取景器。
图36B是头戴显示器8200的外观图。
头戴显示器8200包括装上部8201、透镜8202、主体8203、显示部8204以及电缆8205等。此外，在装上部8201中内置有电池8206。
通过电缆8205，将电力从电池8206供应到主体8203。主体8203具备无线接收器等，能够将所接收的图像信息等显示到显示部8204上。此外，主体8203具有照相机，由此可以利用使用者的眼球及眼睑的动作作为输入方法。
此外，也可以对装上部8201的被使用者接触的位置设置多个电极，以检测出根据使用者的眼球的动作而流过电极的电流，由此实现识别使用者的视线的功能。此外，还可以具有根据流过该电极的电流监视使用者的脉搏的功能。装上部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，也可以具有将使用者的生物信息显示在显示部8204上的功能或与使用者的头部的动作同步地使显示在显示部8204上的图像变化的功能。
可以将本发明的一个方式的显示装置用于显示部8204。
图36C、图36D、图36E是头戴显示器8300的外观图。头戴显示器8300包括外壳8301、显示部8302、带状固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选的是，弯曲配置显示部8302。因为使用者可以感受高真实感。此外，通过透镜8305分别看到显示在显示部8302的不同区域上的图像，可以进行利用视差的三维显示等。此外，本发明的一个方式不局限于设置有一个显示部8302的结构，也可以设置两个显示部8302以对使用者的一对眼睛分别配置两个不同的显示部。
可以将本发明的一个方式的显示装置用于显示部8302。因为包括本发明的一个方式的半导体装置的显示装置具有极高的分辨率，所以即使如图36E那样地使用透镜8305放大，也可以不使使用者看到像素而可以显示现实感更高的影像。
图37A至图37G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图37A至图37G所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据来处理的功能；等。注意，电子设备的功能不局限于上述功能，而可以具有各种功能。电子设备可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能：拍摄静态图像或动态图像来将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图37A至图37G所示的电子设备。
图37A是示出电视装置9100的立体图。可以将例如是50英寸以上或100英寸以上的大型显示部9001组装到电视装置9100。
图37B是示出便携式信息终端9101的立体图。便携式信息终端9101例如可以用作智能手机。便携式信息终端9101也可以设置有扬声器9003、连接端子9006、传感器9007等。此外，便携式信息终端9101可以将文字或图像信息显示在其多个面上。图37B示出显示三个图标9050的例子。此外，也可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。作为信息9051的一个例子，可以举出提示收到电子邮件、SNS或电话等的信息；电子邮件或SNS等的标题；发送者姓名；日期；时间；电池余量；以及天线接收信号强度等。或者，可以在显示有信息9051的位置上显示图标9050等。
图37C是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，使用者也可以在将便携式信息终端9102放在上衣口袋里的状态下确认显示在能够从便携式信息终端9102的上方观察到的位置上的信息9053。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断例如是否接电话。
图37D是示出手表型便携式信息终端9200的立体图。便携式信息终端9200例如可以用作智能手表。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。例如，通过与可进行无线通信的耳麦相互通信，便携式信息终端9200可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以与其他信息终端进行数据的交换或者进行充电。此外，充电工作也可以利用无线供电进行。
图37E、图37F、图37G是示出能够折叠的便携式信息终端9201的立体图。此外，图37E是便携式信息终端9201为展开状态的立体图，图37G是便携式信息终端9201为折叠状态的立体图，并且图37F是便携式信息终端9201为从图37E和图37G中的一个状态变为另一个状态的中途的状态的立体图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性优异。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个外壳9000来支撑。例如，可以以1mm以上且150mm以下的曲率半径使显示部9001弯曲。
图38A示出电视装置的一个例子。电视装置7100的显示部7500被组装在外壳7101中。在此示出利用支架7103支撑外壳7101的结构。
可以通过利用外壳7101所具备的操作开关或另外提供的遥控操作机7111进行图38A所示的电视装置7100的操作。此外，也可以将触摸面板用于显示部7500，通过用手指等触摸显示部7500可以进行电视装置7100的操作。此外，遥控操作机7111也可以除了具备操作按钮以外还具备显示部。
此外，电视装置7100也可以具备电视广播的接收机或用来连接到通信网络的通信设备。
图38B示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7500。
图38C及图38D示出数字标牌(Digital Signage)的一个例子。
图38C所示的数字标牌7300包括外壳7301、显示部7500及扬声器7303等。此外，还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器以及麦克风等。
此外，图38D示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7500。
显示部7500越大，一次能够提供的信息量越多，并且容易吸引人的注意，由此例如可以提高广告宣传效果。
优选将触摸面板用于显示部7500，使得使用者能够操作。由此，不仅可以用于广告，还可以用于提供路线信息或交通信息、商用设施的指南等使用者需要的信息。
如图38C、图38D所示，数字标牌7300或数字标牌7400优选通过无线通信可以与使用者所携带的智能手机等信息终端设备7311联动。例如，显示在显示部7500上的广告的信息可以显示在信息终端设备7311的屏幕，并且通过操作信息终端设备7311，可以切换显示部7500的显示。
此外，可以在数字标牌7300或数字标牌7400上以信息终端设备7311为操作单元(控制器)执行游戏。由此，不特定多个使用者可以同时参加游戏，享受游戏的乐趣。
本发明的一个方式的显示装置可以用于图38A至图38D所示的显示部7500。
虽然本实施方式的电子设备采用具有显示部的结构，但是本发明的一个实施方式也可以用于不具有显示部的电子设备。
[实施例1]
在本实施例中说明制造本发明的一个方式的金属氧化物膜的晶体管并对其电特性进行评价的结果。
[样品的制造]
关于所制造的晶体管的结构可以参照实施方式2的结构例子2-3及图27A所例示的晶体管350B。
首先，利用溅射法在玻璃衬底上形成厚度约为100nm的钨膜，对其进行加工得到第一栅电极。接着，作为第一栅极绝缘层，通过等离子体CVD法形成层叠有氮化硅膜和氧氮化硅膜的厚度约为300nm的叠层膜。
接着，在第一栅极绝缘层上形成厚度约为30nm的金属氧化物膜，且对该金属氧化物膜进行加工来得到半导体层。该金属氧化物膜通过使用金属元素的原子个数比为In:Ga:Zn＝4:2:4.1[原子个数比]的金属氧化物靶材的溅射法形成。作为沉积气体使用氩气体和氧气体的混合气体。这里，制造金属氧化物膜的沉积条件不同的四个样品(Sample B1至样品Sample B4)。
Sample B1的金属氧化物膜以相对于沉积气体的总流量的氧气体流量的比例(氧流量比)为10％的条件形成。此外，沉积在不对衬底进行加热的情况下进行。
Sample B2的金属氧化物膜以氧流量比为30％的条件形成。此外，沉积在不对衬底进行加热的情况下进行。
Sample B3的金属氧化物膜以氧流量比为40％的条件形成。此外，沉积在不对衬底进行加热的情况下进行。
Sample B4的金属氧化物膜以氧流量比为50％的条件形成。此外，沉积在不对衬底进行加热的情况下进行。
Sample B1至Sample B4的金属氧化物膜分别以相同于上述实施方式1所示的sample A1至sample A4的金属氧化物膜的条件形成。
在形成半导体层之后，在氮气体气氛下以350℃进行1小时的加热处理，然后在氮气体和氧气体的混合气氛下以350℃进行1小时的加热处理。
接着，作为第二栅极绝缘层，通过等离子体CVD法形成厚度约为150nm的氧氮化硅膜。
接着，在第二栅极绝缘层上通过溅射法形成厚度约为20nm的金属氧化物膜。该金属氧化物膜在含氧的气氛下使用金属氧化物靶材形成，金属氧化物靶材的金属元素的原子个数比为In:Ga:Zn＝4:2:4.1。然后，在含氮的气氛下以350℃进行1小时的加热处理。
接着，在金属氧化物膜上通过溅射法形成厚度约为100nm的钼膜。然后，通过蚀刻去除钼膜和金属氧化物膜的一部分得到第二栅电极及金属氧化物层。
接着，以第二栅电极为掩模进行作为杂质元素的硼的添加处理。杂质的添加使用等离子体离子掺杂装置。作为用来供应硼的气体使用B2H6气体。
接着，作为覆盖晶体管的保护绝缘层，利用等离子体CVD法形成厚度约为300nm的氧氮化硅膜。然后，对保护绝缘层及第二栅极绝缘层部分地进行蚀刻来形成开口，通过溅射法形成钼膜，然后对其进行加工得到源电极及漏电极。然后，作为平坦化层形成厚度约为1.5μm的丙烯酸树脂膜，在氮气氛下以250℃进行1小时的加热处理。
通过上述工序，得到包括形成在玻璃衬底上的晶体管的Sample B1至Sample B4。
[晶体管的Id-Vg特性]
接着，对上述制造的晶体管的Id-Vg特性进行测定。
晶体管的Id-Vg特性在如下条件下进行测定。施加到栅电极(第一栅电极及第二栅电极)的电压(以下也称为栅极电压(Vg))以从-15V到+20V每隔0.25V的方式变化。此外，将施加到源电极的电压(也称为源极电压(Vs))设定为0V，将施加到漏电极的电压(也称为漏极电压(Vd))设定为0.1V和10V。
所测定的各晶体管为具有2μm的设计沟道长度、3μm的设计沟道宽度的晶体管。
图39A至图39D示出Sample B1至Sample B4的Id-Vg特性。在各附图中，横轴表示栅极电压(Vg)，纵轴表示漏极电流(Id)。此外，在各附图中，由虚线表示根据漏极电压(Vd)为10V时的Id-Vg特性算出的场效应迁移率(μFE)。
如图39A至图39D所示，确认到任何样品都具有良好的电特性。由此可知，即使金属氧化物膜的沉积条件(尤其是氧流量比)不均匀，给使用本发明的一个方式的金属氧化物膜的晶体管的电特性带来的影响也轻微，从而可以确认到批量生产性优良。
[可靠性的评价]
接着，对上述Sample B1至Sample B4的可靠性进行评价。作为可靠性的评价，进行栅极偏置压力测试(GBT测试)。在GBT测试中，将形成有晶体管的衬底保持为60℃，对晶体管的源极和漏极施加0V的电压，对栅极施加20V或-20V的电压，并保持该状态1小时。在此，尤其示出PBTS测试及NBTIS测试的结果。另外，在NBTIS的光照射中使用约3400lx的白色LED光。此外，所测定的各晶体管为具有2μm的设计沟道长度、3μm的设计沟道宽度的晶体管。
图40示出Sample B1至Sample B4的PBTS测试及NBTIS测试前后的阈值电压的变动量(ΔVth)。此外，作为一个例子，图41A至图41D示出Sample B1及Sample B4的GBT测试前后的Id-Vg特性的推移。图41A示出Sample B1的PBTS测试结果，图41B示出Sample B4的PBTS测试，图41C示出Sample B1的NBTIS测试结果，图41D示出Sample B4的NBTIS测试的结果。
由图40及图41A至图41D所示可以确认到：任何样品都是阈值电压变动小且可靠性高的晶体管。
由上述结果可以确认到：本发明的一个方式的金属氧化物膜的晶体管即使其沟道长度短也具有良好的晶体管特性，并具有高可靠性。
[实施例2]
在本实施例中说明本发明的一个方式的金属氧化物膜的组成的调查结果。
[样品的制造]
在本实施例中使用的样品是在玻璃衬底上通过溅射法形成金属氧化物膜而得的样品。在金属氧化物膜的形成时使用金属元素的原子个数比为In:Ga:Zn＝4:2:4.1[原子个数比]的金属氧化物靶材。作为沉积气体使用氩气体和氧气体的混合气体。此外，金属氧化物膜的沉积在不对衬底进行加热的情况下进行。在此，制造金属氧化物膜的沉积条件彼此不同的三个样品(Sample C1至Sample C3)。
Sample C1的金属氧化物膜以相对于沉积气体的总流量的氧气体流量的比例(氧流量比)为10％的条件形成。Sample C2的金属氧化物膜以氧流量比为30％的条件形成。Sample C3的金属氧化物膜以氧流量比为50％的条件形成。
[HAADF-STEM观察及EDX分析]
对所制造的3个样品进行利用高角度环形暗场-扫描透射电子显微法(HAADF-STEM：High-Angle Annular Dark Field Scanning Transmission Electron Microscopy)的观察和利用能量分散型X射线分析法(EDX：Energy Dispersive X-ray Spectroscopy)的组成分析。
图42示出各样品的HAADF-STEM图像及In、Ga及Zn的EDX面分析(mapping)图像。在各样品中，HAADF-STEM图像和EDX面分析图像是同一区域的观察结果。
在HAADF-STEM图像中得到与原子序数的平方成比例的对比度，由此可知在越明亮的区域中存在越重的原子。此外，在EDX面分析图像中，明亮色的区域对应于分析对象的元素多的区域，而黑暗色的区域对应于分析对象的元素少的区域。
如图42的EDX面分析图像所示，在Sample C1、Sample C2及Sample C3中都确认到浓淡。由此可确认到In、Ga及Zn在几纳米的范围中不均匀地存在。
[组成的定量分析]
接着，在各样品中，对上述In的EDX面分析图像中的明亮色的区域(In-rich区域)和黑暗色的区域(In-poor区域)以及Ga的EDX面分析图像中的明亮色的区域(Ga-rich区域)和黑暗色的区域(Ga-poor区域)中的In、Ga及Zn进行定量分析。对各五个地点进行定量分析。
图43A至图43D示出Sample C1的定量分析结果。图43A示出In-rich区域的分析结果，图43B示出In-poor区域的分析结果，图43C示出Ga-rich区域的分析结果，图43D示出Ga-poor区域的分析结果。在各附图中，横轴表示In、Ga及Zn的组成的总和为100％时的各元素的比例，且由条形图示出五个测定地点的分析结果。
在着眼于图43B及图43C时，可知所检测出的Ga比In多，且存在Ga的比例比靶材组成(In:Ga:Zn＝4:2:4.1)多的区域。另外，在图43B的In-poor区域检测出In，这可认为是因为测定样品的厚度约为30nm，且检测出在纵深方向上存在的In。
此外，在着眼于图43A及图43D时，其中有Ga的组成极小或检测不到Ga的地点。在检测不到Ga的区域中可能存在像氧化铟或铟锌氧化物那样的状态。
由上述结果还可确认到实际上形成的金属氧化物膜不是反映靶材组成的均匀的膜，而是分布有其组成不同的区域的膜。
注意，在此只示出Sample C1的结果，Sample C2及Sample C3具有同样倾向。
[利用直方图的解析]
接着，对图42所示的各EDX面分析图像整体进行定量分析，并利用直方图对所得到的In、Ga及Zn的各组成进行解析。
图44A、图44B及图44C分别示出Sample C1、Sample C2及Sample C3的直方图。在各附图中，横轴表示组成，纵轴表示频率。此外，为明确地表示各要素，在各附图中的峰的顶点附近记载元素名称。
如图44A至图44C所示，可确认到在任何样品的组成分布中没有大的差异。此外，还可确认到在任何样品中存在检测不到Ga的区域(Ga的组成为0的区域)。由此可知，在以不同的氧流量比形成的结晶性不同的多个金属氧化物膜中，其组成分布没有大的差异。
由上述结果可确认到，本发明的一个方式的金属氧化物膜不是均匀的膜，而是不均匀地分布有构成金属氧化物膜的金属元素的膜，且该膜如复合材料那样被观察。
[符号说明]
10：衬底、11：金属氧化物膜、12a、12b：区域、20：直接斑点、20a、20b、20c、20d：电子衍射图案、21：第一斑点、22：第二斑点、30、30a、30b、30c、30r：直方图、31：第一区域、32：第二区域、41、42：峰、300、300A：晶体管、302：衬底、304：导电层、306：绝缘层、308：半导体层、312a、312b、313a、313b：导电层、314、316：绝缘层、320：导电层、342：开口部、350、350A、350B、350C：晶体管、352：衬底、353、353a、353b：绝缘层、356：导电层、358：半导体层、358n：低电阻区域、360：绝缘层、362：导电层、364：金属氧化物层、366、368：绝缘层、370a、370b：导电层、391a、391b、392：开口部

Claims (6)

1.一种金属氧化物膜，
包含铟、M(M是铝、镓、钇或锡)及锌，
其中，根据从垂直于所述金属氧化物膜的膜面的方向照射电子束的电子衍射被决定的面间隔d的分布中，金属氧化物膜具有第一峰及第二峰，
所述第一峰的顶点位于0.25nm以上且0.30nm以下的范围内，
所述第二峰的顶点位于0.15nm以上且0.20nm以下的范围内，
所述面间隔d的分布是利用所述金属氧化物膜的多个区域中的多个电子衍射图案而得到的，
并且，所述电子衍射通过使用电子束径为0.3nm以上且10nm以下的电子束进行。
2.根据权利要求1所述的金属氧化物膜，
其中所述第一峰的顶点比所述第二峰的顶点高。
3.根据权利要求1所述的金属氧化物膜，
其中所述第一峰的顶点比所述第二峰的顶点低。
4.一种半导体装置，包括；
半导体层；
栅电极；以及
栅极绝缘层，
其中，所述半导体层包括权利要求1至权利要求3中任一项所述的金属氧化物膜。
5.一种金属氧化物膜的评价方法，包括如下步骤：
通过从垂直于金属氧化物膜的膜面的方向到所述金属氧化物膜中的多个区域中照射电子束径为0.3nm以上且10nm以下的电子束得到多个电子衍射图案；
算出所述多个电子衍射图案中观察到的多个斑点的面间隔d；以及
根据所述面间隔d的频率分布的形状对所述金属氧化物膜的结晶性进行评价。
6.一种金属氧化物膜的评价方法，包括如下步骤：
通过从垂直于金属氧化物膜的膜面的方向到所述金属氧化物膜中的多个区域中照射电子束径为0.3nm以上且10nm以下的电子束得到多个电子衍射图案；
算出所述多个电子衍射图案中观察到的多个斑点的从标准线的角度θ；以及
根据所述角度θ的分布的形状对所述金属氧化物膜的结晶性进行评价。
CN202080014352.6A 2019-02-22 2020-02-10 金属氧化物膜、半导体装置及金属氧化物膜的评价方法 Pending CN113423857A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2019-030643 2019-02-22
JP2019030643 2019-02-22
JP2019-042866 2019-03-08
JP2019042866 2019-03-08
JP2019-076585 2019-04-12
JP2019076585 2019-04-12
PCT/IB2020/050999 WO2020170065A1 (ja) 2019-02-22 2020-02-10 金属酸化物膜、半導体装置、及び金属酸化物膜の評価方法

Publications (1)

Publication Number Publication Date
CN113423857A true CN113423857A (zh) 2021-09-21

Family

ID=72144853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080014352.6A Pending CN113423857A (zh) 2019-02-22 2020-02-10 金属氧化物膜、半导体装置及金属氧化物膜的评价方法

Country Status (4)

Country Link
US (1) US20220127713A1 (zh)
KR (1) KR20210130172A (zh)
CN (1) CN113423857A (zh)
WO (1) WO2020170065A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법
KR20240051496A (ko) 2022-10-13 2024-04-22 한국전기연구원 비파괴분석법을 이용한 와이드밴드갭 소재의 결함 평가방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI643969B (zh) * 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
CN107406966B (zh) * 2015-03-03 2020-11-20 株式会社半导体能源研究所 氧化物半导体膜、包括该氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR20180099725A (ko) * 2015-12-29 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막 및 반도체 장치
US10096720B2 (en) * 2016-03-25 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Also Published As

Publication number Publication date
TW202104086A (zh) 2021-02-01
JPWO2020170065A1 (zh) 2020-08-27
WO2020170065A1 (ja) 2020-08-27
US20220127713A1 (en) 2022-04-28
KR20210130172A (ko) 2021-10-29

Similar Documents

Publication Publication Date Title
CN108780757B (zh) 半导体装置以及包括该半导体装置的显示装置
JP7077294B2 (ja) 複合酸化物半導体、半導体装置及び表示装置
JP7183184B2 (ja) 半導体装置
JP7344707B2 (ja) 半導体装置の作製方法
JP7462391B2 (ja) 半導体装置
WO2020089726A1 (ja) 半導体装置
JP7242633B2 (ja) 半導体装置、および半導体装置の作製方法
JP7462087B2 (ja) 半導体装置
JP2023106446A (ja) 半導体装置
JP2023166508A (ja) 半導体装置の作製方法
JP2023017043A (ja) 半導体装置
WO2020170065A1 (ja) 金属酸化物膜、半導体装置、及び金属酸化物膜の評価方法
CN112997235A (zh) 显示装置及显示装置的制造方法
WO2020170068A1 (ja) 金属酸化物、および金属酸化物を有するトランジスタ
TWI844622B (zh) 金屬氧化物膜、半導體裝置及金屬氧化物膜的評價方法
JP7397789B2 (ja) 半導体装置の作製方法
JP7504801B2 (ja) 半導体装置
JP7275112B2 (ja) 半導体装置
JP2024086738A (ja) 半導体装置
JPWO2020012276A1 (ja) 半導体装置
JPWO2020074993A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination