TW202104086A - 金屬氧化物膜、半導體裝置及金屬氧化物膜的評價方法 - Google Patents

金屬氧化物膜、半導體裝置及金屬氧化物膜的評價方法 Download PDF

Info

Publication number
TW202104086A
TW202104086A TW109104004A TW109104004A TW202104086A TW 202104086 A TW202104086 A TW 202104086A TW 109104004 A TW109104004 A TW 109104004A TW 109104004 A TW109104004 A TW 109104004A TW 202104086 A TW202104086 A TW 202104086A
Authority
TW
Taiwan
Prior art keywords
metal oxide
oxide film
layer
addition
film
Prior art date
Application number
TW109104004A
Other languages
English (en)
Inventor
生內俊光
保坂泰靖
岡崎健一
高橋正弘
中山智則
金川朋賢
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202104086A publication Critical patent/TW202104086A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/087—Oxides of copper or solid solutions thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/20058—Measuring diffraction of electrons, e.g. low energy electron diffraction [LEED] method or reflection high energy electron diffraction [RHEED] method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/2055—Analysing diffraction patterns
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

提供一種電特性高的金屬氧化物膜。提供一種可靠性高的金屬氧化物膜。金屬氧化物膜包含銦、M(M是鋁、鎵、釔或錫)及鋅。在根據從垂直於金屬氧化物膜的膜面的方向照射電子束的電子繞射決定的面間隔d的分佈中，金屬氧化物膜具有第一峰以及第二峰。第一峰的頂點位於0.25nm以上且0.30nm以下的範圍內，第二峰的頂點位於0.15nm以上且0.20nm以下的範圍內。該面間隔d的分佈是利用金屬氧化物膜的多個區域中的多個電子繞射圖案而得到的。電子繞射藉由使用電子束徑為0.3nm以上且10nm以下的電子束進行。

Description

金屬氧化物膜、半導體裝置及金屬氧化物膜的評價方法
本發明的一個實施方式係關於一種金屬氧化物膜。本發明的一個實施方式係關於一種使用金屬氧化物膜的半導體裝置。本發明的一個實施方式係關於一種金屬氧化物膜的評價方法。
注意，本發明的一個實施方式不侷限於上述技術領域。作為本說明書等所公開的本發明的一個實施方式的技術領域的一個例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置、輸入輸出裝置、這些裝置的驅動方法或這些裝置的製造方法。半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。
作為可用於電晶體的半導體材料，氧化物半導體受到矚目。例如，專利文獻1公開了如下半導體裝置：層疊有多個氧化物半導體層，在該多個氧化物半導體層中，被用作通道的氧化物半導體層包含銦及鎵，並且銦的比例比鎵的比例高，使得場效移動率(有時，簡稱為移動率或μFE)提高的半導體裝置。
[專利文獻1] 日本專利申請公開第2014-7399號公報
本發明的一個實施方式的目的之一是提供一種電特性高的金屬氧化物膜。本發明的一個實施方式的目的之一是提供一種可靠性高的金屬氧化物膜。本發明的一個實施方式的目的之一是提供一種大量生產性高的金屬氧化物膜。本發明的一個實施方式的目的之一是提供一種新穎的金屬氧化物膜。
另外，本發明的一個實施方式的目的之一是提供一種採用金屬氧化物膜的電特性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種採用金屬氧化物膜的可靠性高的半導體裝置。
另外，本發明的一個實施方式的目的之一是提供一種金屬氧化物膜的新穎的分析方法、評價方法或解析方法。
注意，這些目的的記載並不妨礙其他目的的存在。並且，本發明的一個實施方式不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載中衍生上述之外的目的。
本發明的一個實施方式是一種金屬氧化物膜，該金屬氧化物膜包含銦、M(M是鋁、鎵、釔或錫)及鋅。在根據從垂直於金屬氧化物膜的膜面的方向照射電子束的電子繞射決定的面間隔d的分佈中，金屬氧化物膜具有第一峰以及第二峰。第一峰的頂點位於0.25nm以上且0.30nm以下的範圍內，第二峰的頂點位於0.15nm以上且0.20nm以下的範圍內。面間隔d的分佈是利用金屬氧化物膜的多個區域中的多個電子繞射圖案而得到的。電子繞射藉由使用電子束徑為0.3nm以上且10nm以下的電子束進行。
另外，在上述金屬氧化物膜中，較佳的是第一峰的頂點比第二峰的頂點高。或者，較佳為第一峰的頂點比第二峰的頂點低。
另外，本發明的其他一個實施方式是一種半導體裝置，該半導體裝置包括半導體層、閘極電極以及閘極絕緣層，該半導體層包括上述中的任一個所記載的金屬氧化物膜。
另外，本發明的其他一個實施方式的金屬氧化物膜的評價方法包括如下步驟：藉由從垂直於金屬氧化物膜的膜面的方向到金屬氧化物膜中的多個區域照射電子束徑為0.3nm以上且10nm以下的電子束得到多個電子繞射圖案；算出多個電子繞射圖案中觀察到的多個斑點的面間隔d；以及根據面間隔d的頻率分佈的形狀對金屬氧化物膜的結晶性進行評價。
另外，本發明的其他一個實施方式的金屬氧化物膜的評價方法包括如下步驟：藉由從垂直於金屬氧化物膜的膜面的方向到金屬氧化物膜中的多個區域照射電子束徑為0.3nm以上且10nm以下的電子束得到多個電子繞射圖案；算出多個電子繞射圖案中觀察到的多個斑點的從標準線的角度θ；以及根據角度θ的分佈的形狀對金屬氧化物膜的結晶性進行評價。
根據本發明的一個實施方式，可以提供一種電特性高的金屬氧化物膜。另外，可以提供一種可靠性高的金屬氧化物膜。另外，可以提供一種新穎的金屬氧化物膜。
根據本發明的一個實施方式，可以提供一種採用金屬氧化物膜的電特性高的半導體裝置。另外，可以提供一種採用金屬氧化物膜的可靠性高的半導體裝置。
根據本發明的一個實施方式，可以提供一種金屬氧化物膜的新穎的分析方法、評價方法或解析方法。
注意，這些效果的記載不妨礙其他效果的存在。另外，本發明的一個實施方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的效果。
以下，參照圖式對實施方式進行說明。但是，實施方式可以以多個不同方式來實施，所屬技術領域的通常知識者可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的精神及其範圍。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
注意，在以下說明的發明的結構中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
在本說明書所說明的圖式中，為便於清楚地說明，有時誇大表示各組件的尺寸、層的厚度或區域。因此，本發明並不侷限於圖式中的尺寸。
在本說明書等中使用的“第一”、“第二”等序數詞是為了避免組件的混淆而附記的，而不是為了在數目方面上進行限定的。
電晶體是半導體元件的一種，並且可以進行電流或電壓的放大、控制導通或非導通的切換工作等。本說明書中的電晶體包括IGFET(Insulated Gate Field Effect Transistor：絕緣閘場效電晶體)和薄膜電晶體(TFT：Thin Film Transistor)。
另外，在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下，“源極”及“汲極”的功能有時被互相調換。因此，在本說明書等中，可以互相調換使用“源極”和“汲極”。
在本說明書等中，“膜”和“層”可以相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
在本說明書等中，顯示裝置的一個實施方式的顯示面板是指能夠在顯示面顯示(輸出)影像等的面板。因此，顯示面板是輸出裝置的一個實施方式。
在本說明書等中，有時將在顯示面板的基板上安裝有例如FPC(Flexible Printed Circuit：軟性印刷電路)或TCP(Tape Carrier Package：捲帶式封裝)等連接器的結構或在基板上以COG(Chip On Glass：晶粒玻璃接合)方式等直接安裝IC(積體電路)的結構稱為顯示面板模組或顯示模組，或者也簡稱為顯示面板等。
注意，在本說明書等中，顯示裝置的一個實施方式的觸控面板具有如下功能：在顯示面顯示影像等的功能；以及檢測出手指或觸控筆等被檢測體接觸、按壓或靠近顯示面的作為觸控感測器的功能。因此，觸控面板是輸入輸出裝置的一個實施方式。
觸控面板例如也可以稱為具有觸控感測器的顯示面板(或顯示裝置)、具有觸控感測器功能的顯示面板(或顯示裝置)。觸控面板也可以包括顯示面板及觸控感測器面板。或者，也可以具有在顯示面板內部或表面具有觸控感測器的功能的結構。
在本說明書等中，有時將在觸控面板的基板上安裝有連接器或IC的結構稱為觸控面板模組、顯示模組，或者簡稱為觸控面板等。
實施方式1 在本實施方式中，對本發明的一個實施方式的金屬氧化物膜及金屬氧化物膜的評價方法進行說明。
[金屬氧化物膜] 圖1A示出形成在基板10上的金屬氧化物膜11的示意圖。
本發明的一個實施方式的金屬氧化物膜11是包含銦、M(M是鋁、鎵、釔或錫)及鋅的氧化物膜。這種氧化物膜具有示出半導體特性的特徵。金屬氧化物膜11較佳為利用濺射法形成的膜。尤其，作為濺射靶材，較佳為使用多晶金屬氧化物靶材。
金屬氧化物膜11包括無規配向(也稱為沒有配向性)的極其微小(幾nm以下)的多個結晶區域。與非晶的金屬氧化物膜相比，具有這種結晶性的金屬氧化物膜11的可靠性非常高。此外，金屬氧化物膜11也可以是沒有配向性的結晶區域和具有配向性的結晶區域混合的膜。
可以將本發明的一個實施方式的金屬氧化物膜11用於半導體裝置。例如，可以用於電晶體中的形成通道的半導體。
尤其，金屬氧化物膜11較佳為包含銦、鎵及鋅的氧化物膜。另外，作為金屬氧化物膜11，較佳為使用金屬氧化物膜11所包含的金屬元素中的銦的含有比例高的材料。尤其，較佳為使用銦的含有比例比鎵的含有比例高的材料。藉由將這種金屬氧化物膜11用於電晶體的半導體層，可以製造場效移動率高的電晶體。
藉由使沉積條件不同，可以控制金屬氧化物膜11的結晶性。例如，藉由使沉積氣體中的氧氣體的比例(也稱為氧流量比)高進行形成，可以形成結晶性高的膜。另一方面，藉由使沉積氣體中的氧氣體的比例低或使用不包含氧氣體的沉積氣體進行形成，可以形成結晶性低的膜。或者，藉由使形成時的基板溫度高，可以形成結晶性高的膜，藉由使基板溫度低或不進行基板加熱而進行形成，可以形成結晶性低的膜。金屬氧化物膜11的結晶性越高，膜的穩定性越高。另一方面，金屬氧化物膜11的結晶性越低，將金屬氧化物膜11用於電晶體時的場效移動率可以越高。
[電子繞射] 本發明的一個實施方式的金屬氧化物膜11是在從垂直於膜面的方向照射電子束而得到的電子繞射圖案中呈現如下特徵的膜。
作為電子繞射法，較佳為採用使電子束會聚而將其照射到樣本的奈米束電子繞射(NBED：Nano Beam Electron Diffraction)法。或者，也可以採用藉由使用平行電子束並限制照射區域而對微小區域照射電子束的選區電子繞射(SAED:Selected Area Electron Diffraction)法。
當在使電子束的光束直徑極小(例如0.3nm以上且10nm以下或5nm以下)的條件下測定包括極其微小的結晶區域的金屬氧化物膜11的電子繞射圖案時，確認到在圓周方向(也稱為θ方向)上離散地分佈的多個斑點。另一方面，在以使電子束的光束直徑大(例如50nm以上或100nm以上)的條件測定的電子繞射圖案中，觀察到圓狀(也稱為環狀)的圖案。
圖1B及圖1C示出從垂直於金屬氧化物膜11的膜面的方向照射電子束徑為幾nm的電子束而得到的電子繞射圖案的示意圖。圖1B所示的電子繞射圖案20a是圖1A所示的區域12a中的電子繞射圖案，圖1C所示的電子繞射圖案20b是與區域12a不同的區域12b的電子繞射圖案。
如圖1B所示，在金屬氧化物膜11的電子繞射圖案20a中可以觀察到如下斑點：透過樣本的入射電子束的斑點(直接斑點20)、離直接斑點20近一側的第一斑點21以及離直接斑點20比第一斑點21遠一側的第二斑點22。
第一斑點21在從直接斑點20的徑向上的距離r為距離r1及其附近的環狀第一區域31內被觀察。另外，第二斑點22在從直接斑點20的徑向的距離r為距離r2及其附近的環狀第二區域32內被觀察。第二區域32在第一區域31的外側。換言之，距離r2比距離r1大。
另外，如圖1A所示，在以與金屬氧化物膜11的膜面方向平行的方式掃描電子束的照射位置而觀察與區域12a不同的區域(區域12b)的電子繞射圖案時，如圖1C所示，在第一區域31內的不同的位置上觀察到第一斑點21，在第二區域32內的不同的位置上觀察到第二斑點22。
從此可知，金屬氧化物膜11包括極其微小的結晶區域。另外，由於不同的區域中的第一斑點21及第二斑點22的位置不同，因此可知金屬氧化物膜11所包括的微小的結晶區域沒有配向性。
如此，藉由以與金屬氧化物膜11的膜面方向平行的方式進行電子束的照射位置的掃描的同時進行測定，可以觀察多個電子繞射圖案。從如此得到的多個電子繞射圖案中的每一個可以得到第一斑點21及第二斑點22的位置及檢測強度等資訊。第一斑點21及第二斑點22的位置資訊包括從直接斑點20的距離r以及從任意決定的標準線的角度θ。從多個電子繞射圖案所得到的資訊可以得到距離r、角度θ、檢測強度等的直方圖(也稱為分佈圖、頻率分佈圖)。
對本發明的一個實施方式的金屬氧化物膜的評價方法進行說明。首先，藉由從垂直於金屬氧化物膜的膜面的方向到金屬氧化物膜中的多個區域照射電子束徑為0.3nm以上且10nm以下的電子束得到多個電子繞射圖案。接著，算出所得到的多個電子繞射圖案中觀察到的多個斑點的面間隔d。然後，根據所算出的面間隔d的頻率分佈的形狀，可以對金屬氧化物膜的結晶性進行評價。
另外，藉由對同樣得到的多個電子繞射圖案中所觀察的多個斑點算出從標準線的角度θ，可以根據該角度θ的分佈形狀進行金屬氧化物膜的結晶性的評價。
另外，根據同樣得到的多個電子繞射圖案中所觀察的多個斑點的亮度(檢測強度)的資訊(例如分佈形狀)，也可以進行金屬氧化物膜的結晶性的評價。
因為所得到的電子繞射圖案數越多，資訊的正確性越高，所以是較佳的。例如，較佳為得到50以上，更佳為100以上，進一步較佳為1000以上的電子繞射圖案。上限沒有特別的限制，得到10000以下或5000以下的電子繞射圖案也可以得到精度充分高的資訊。
下面，對更具體的例子進行說明。
圖1D示出，將在金屬氧化物膜11的電子繞射圖案中被觀察的斑點數(頻率)以根據從直接斑點20的距離r的方式表示的直方圖30r的例子。如圖1D所示，在直方圖30r中存在峰的頂點位於第一區域31內的第一斑點21的峰及峰的頂點位於第二區域32內的第二斑點22的峰。
在電子繞射法中，藉由使用從直接斑點的中心到物件的斑點的距離r，可以以下面的公式(1)算出對應於該斑點的面間隔d的值(下面稱為d值)。
[公式1] d=Lλ/r……(1) 在公式(1)中，L為相機長度，λ為電子束的波長。
圖1E示出使用這樣算出的d值形成的直方圖30。
如圖1E所示，根據本發明的一個實施方式的金屬氧化物膜11的電子繞射圖案得到的d值的直方圖具有兩個峰(按d值大的順序，第一峰41、第二峰42)。
如圖1E所示，金屬氧化物膜11較佳為如下膜：作為d值的頻率分佈的形狀，第一峰41的頂點位於d值為0.25nm以上且0.30nm以下的範圍內，第二峰42的頂點位於d值為0.15nm以上且0.20nm以下的範圍內。
形成第一峰41的多個第一斑點21包含由來源於金屬氧化物膜11所包含的微小結晶性簇的中距離有序結構所引起的散射電子的斑點。由於第一斑點21包含該結晶性簇中的面間隔不同的繞射所生成的散射電子及從結構不同的結晶性簇的散射電子等，因此散射角度產生偏差，其結果是，有可能觀察到第一斑點21的d值的區域寬度變大。由此，第一峰41的半峰全寬傾向於比第二峰42的半峰全寬大。
另外，第一斑點21也可以包含起因於被金屬氧化物膜11所包括的微小結晶區域繞射的繞射電子的斑點。
形成第二峰42的多個第二斑點22是起因於被金屬氧化物膜11所包括的微小結晶區域繞射的繞射電子的斑點。例如，在該結晶區域具有與InGaZnO4 結晶同樣的晶體結構時，第二斑點22被估計來源於以(110)面及相等於(110)面的晶面所產生的繞射電子。
直方圖30中的第一峰41和第二峰42的形狀及高低反映有金屬氧化物膜11的結晶性。由此，可以根據直方圖30的頻率分佈的形狀進行金屬氧化物膜11的結晶性的評價。
作為一個例子，圖2A、圖2B、圖2C示出具有不同的結晶性的金屬氧化物膜11的直方圖30。
圖2A所示的直方圖30a是結晶性低的金屬氧化物膜11的例子。圖2A示出作為第一峰41的頂點值的峰值P1及作為第二峰42的頂點值的峰值P2。注意，峰值P1及峰值P2的高低及位置根據直方圖30a的資料的分割寬度(階層寬度)而變化，因此可以將該階層寬度設定為適當的寬度。典型的是，較佳為將階層數設定為所有資料數的平方根左右的值。
在直方圖30a中，第二峰42的峰值P2比第一峰41的峰值P1低。另外，在結晶性更低的金屬氧化物膜11中，有時幾乎都沒有觀察到第二峰42。
圖2B所示的直方圖30b是其結晶性比圖2A結晶性高的金屬氧化物膜11的例子。由於提高結晶性，因此增加來源於繞射電子的第二斑點22的總數而第二峰42的峰值P2比圖2A變高。另一方面，由於降低金屬氧化物膜11中的低秩序區域的存在比例，因此減少第一斑點21的總數而第一峰41的峰值P1變低。因此，與圖2A相比，第一峰41的峰值P1與第二峰42的峰值P2間的差變小。
圖2C所示的直方圖30c是其結晶性比圖2B的結晶性更高的金屬氧化物膜11的例子。隨著結晶性的提高，第二斑點22的總數更增加且第一斑點21的總數降低，因此第一峰41的峰值P1與第二峰42的峰值P2間的尺寸關係調換，峰值P1比峰值P2變大。
以上是直方圖的例子。藉由利用在此所示的評價方法，可以根據直方圖中的頻率分佈的形狀來進行金屬氧化物膜11的結晶性的評價。另外，藉由對不同的沉積條件下形成的金屬氧化物膜11的直方圖的頻率分佈的形狀進行比較，可以比較它們的結晶性。
金屬氧化物膜11也可以是結晶性低的區域與結晶性高的區域混合的膜。如上所述，在以與金屬氧化物膜11的膜面方向平行的方式利用掃描電子束的同時進行電子繞射圖案的測定的情況下，來源於結晶性低的區域的電子繞射圖案和來源於結晶性高的區域的電子繞射圖案有時交替出現。
圖3A示出測定金屬氧化物膜11中的結晶性低的區域時的電子繞射圖案20c的例子。
在電子繞射圖案20c的第一區域31中觀察到多個第一斑點21。第一斑點21在徑向的位置(明確而言，從直接斑點20到第一斑點21的距離)上具有偏差。此外，雖然在此沒有示出，但第一斑點21的檢測強度也具有偏差。
另外，在電子繞射圖案20c的第二區域32中觀察到第二斑點22。第二斑點22的徑向的偏差比第一斑點21小。另外，由於該區域的結晶性低，因此在很多情況下，被觀察的第二斑點22的總數比第一斑點21少。此外，有時檢測強度也較小。
圖3B示出測定金屬氧化物膜11中的結晶性高的區域時的電子繞射圖案20d的例子。
在電子繞射圖案20d的第一區域31中觀察到六個第一斑點21。以直接斑點20為中心相鄰的兩個第一斑點21所形成的角θ1大致為60˚。也就是說，六個第一斑點21以將直接斑點20為中心而六次滿足對稱性的方式被觀察。另外，與上述電子繞射圖案20c相比，第一斑點21的徑向的位置及檢測強度的偏差小。
此外，在電子繞射圖案20d的第二區域32中觀察到六個第二斑點22。與第一斑點21同樣，第二斑點22也以六次滿足對稱性的方式被觀察，相鄰的兩個第二斑點22所形成的角θ2大致為60˚。
另外，以直接斑點20為中心，第一斑點21和第二斑點22所形成的角θ3大致為30˚。由此可知，金屬氧化物膜11中的結晶性高的區域相對於與膜面垂直的軸具有六次對稱性。
在金屬氧化物膜11所包括的結晶區域具有與InGaZn2 O5 結晶同樣的晶體結構的情況下，第一斑點21被估計來源於(100)面及相等於(100)面的晶面所產生的繞射電子。注意，在該結晶區域具有與InGaZnO4 結晶同樣的晶體結構的情況下，由於(100)面滿足消光規則，因此在原理上繞射電子不被觀察。但是，即使在結晶區域具有與InGaZnO4 結晶同樣的晶體結構的情況下，也由於結晶區域整體不是完全的結晶而是包含晶格畸變的不完全狀態，因此有時消光規則被打破而原理上不會觀察的(100)面所產生的繞射電子被觀察。
另外，在金屬氧化物膜11所包括的結晶區域的晶體結構分類為六方晶系列時，由於在垂直於膜面的方向上照射電子束而得到的電子繞射圖案20d具有六次對稱性，因此可以估計作為金屬氧化物膜11所包括的結晶區域的晶體配向，c軸在膜厚方向上配向。
[金屬氧化物膜的形成方法] 下面，對本發明的一個實施方式的金屬氧化物膜的形成方法進行說明。
本發明的一個實施方式的金屬氧化物膜可以在加熱基板或不加熱基板的情況下使用濺射法形成。
在加熱基板而進行形成時，將基板溫度設定為室溫以上且250℃以下，較佳為室溫以上且200℃以下，更佳為室溫以上140℃以下即可。例如，在將基板溫度設定為室溫以上且低於140℃的情況下，可以提高生產率，所以是較佳的。
在不加熱基板而進行形成時，初始狀態下的基板溫度為室溫或其附近的溫度。注意，有時因在形成時濺射粒子等施加到基板的能量而基板被加熱。另外，由於在形成金屬氧化物膜的裝置中不需要加熱基板的機構，因此可以簡化裝置而減少成本。
此外，也可以在包含氧的氛圍下進行形成。例如，可以將供應到沉積裝置的沉積室內的沉積氣體的總流量中的氧流量的比例(下面稱為氧流量比)設定為0%以上且100%以下的範圍內的適合的值。藉由調整氧流量，可以控制所形成的金屬氧化物膜的結晶性。明確而言，氧流量比越高，能夠形成結晶性越高的金屬氧化物膜，氧流量比越低，能夠形成結晶性越低的金屬氧化物膜。作為沉積氣體所包含的除了氧以外的氣體，例如可以使用氬等稀有氣體。藉由在包含氧的氛圍下進行形成，可以降低金屬氧化物膜中的氧空位。另外，也可以在不包含氧的氛圍下進行形成。
作為可以用於金屬氧化物膜的形成的氧化物靶材，例如可以採用In-M-Zn類氧化物(M是Al、Ga、Y或Sn)。尤其，較佳為採用In-Ga-Zn類氧化物。
另外，作為可以用於金屬氧化物膜的形成的氧化物靶材，也可以採用In-M類氧化物及In-Zn類氧化物。尤其是，In-Ga氧化物不容易產生氧空位，所以是較佳的。
在此，氧化物靶材所包含的金屬氧化物的In的包含比例較佳為高。例如，較佳為採用如下金屬氧化物靶材：在將In、M及Zn的組成的總和為1(100%)時，In的比例為33%以上且60%以下，較佳為40%以上且50%以下的金屬氧化物靶材。典型的是，可以使用In:Ga:Zn=1:1:1及其附近的氧化物，In:Ga:Zn=4:2:3及其附近的氧化物，In:Ga:Zn=4:2:4.1及其附近的氧化物，In:Ga:Zn=5:1:3及其附近的氧化物，In:Ga:Zn=5:3:4及其附近的氧化物或In:Ga:Zn=10:1:3及其附近的氧化物等。
由此，所形成的金屬氧化物膜可以為In的包含比例高的金屬氧化物膜。注意，有時所形成的金屬氧化物膜與氧化物靶材的組成並不一致。尤其是，與氧化物靶材相比，所形成的金屬氧化物膜傾向於其Zn的包含比例容易變低。
藉由上述步驟，可以形成金屬氧化物膜。
注意，金屬氧化物膜的形成方法不侷限於上述內容。作為其他形成方法，也可以採用電漿增強化學氣相形成(PECVD)法、熱CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、真空蒸鍍法、脈衝雷射形成(PLD)法、液相法(旋塗法、噴射法等)等。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition)法等。
以上是對金屬氧化物膜的形成方法的說明。
[金屬氧化物膜的評價例子] 下面，說明使用上述所示的評價方法對本發明的一個實施方式的金屬氧化物膜進行分析的結果。
對形成方法不同的金屬氧化物膜藉由進行奈米束電子繞射分析及X射線繞射(XRD：X-Ray Diffraction)分析來進行結晶性的評價。藉由使用矽晶圓上形成膜厚為40nm的金屬氧化物膜而成的樣本(sample A1至sample A6)進行評價。作為金屬氧化物膜使用In-Ga-Zn氧化物，在各樣本之間使金屬氧化物膜的沉積條件不同。
[製造樣本] 金屬氧化物膜的形成藉由使用In-Ga-Zn氧化物靶材(In:Ga:Zn=4:2:4.1[原子個數比])的濺射法來進行。注意，藉由使用In:Ga:Zn=4:2:4.1[原子個數比]的組成的靶材形成的樣本的膜組成大致為In:Ga:Zn=4:2:3[原子個數比]。
表1示出sample A1至sample A6的金屬氧化物膜的沉積條件。注意，在表1中，將形成金屬氧化物膜時的基板溫度記作Tsub，將氧流量比記作O2 /(Ar+O2 )，將壓力記作Pressure，將電源功率記作Power。
Figure 02_image001
在sample A1中，將形成金屬氧化物膜時的基板溫度設定為室溫(下面，也記作RT)。作為沉積氣體使用氧氣體和氬氣體的混合氣體，將氧流量比設定為10%。將形成時的壓力設定為0.6Pa，將電源功率設定為2.5kW。
在sample A2中，將形成金屬氧化物膜時的基板溫度設定為室溫(RT)。作為沉積氣體使用氧氣體和氬氣體的混合氣體，將氧流量比設定為30%。將形成時的壓力設定為0.6Pa，將電源功率設定為2.5kW。
在sample A3中，將形成金屬氧化物膜時的基板溫度設定為室溫(RT)。作為沉積氣體使用氧氣體和氬氣體的混合氣體，將氧流量比設定為40%。將形成時的壓力設定為0.6Pa，將電源功率設定為2.5kW。
在sample A4中，將形成金屬氧化物膜時的基板溫度設定為室溫(RT)。作為沉積氣體使用氧氣體和氬氣體的混合氣體，將氧流量比設定為50%。將形成時的壓力設定為0.6Pa，將電源功率設定為2.5kW。
在sample A5中，將形成金屬氧化物膜時的基板溫度設定為100℃。作為沉積氣體使用氧氣體和氬氣體的混合氣體，將氧流量比設定為10%。將形成時的壓力設定為0.6Pa，將電源功率設定為2.5kW。
在sample A6中，將形成金屬氧化物膜時的基板溫度設定為100℃。作為沉積氣體使用氧氣體和氬氣體的混合氣體，將氧流量比設定為30%。將形成時的壓力設定為0.6Pa，將電源功率設定為2.5kW。
[奈米束電子繞射] 將sample A1至sample A6以與金屬氧化物的被形成面平行的方向的方式進行薄片化，將其膜厚設定為大約20nm至30nm。進行薄片化後的樣本包含形成金屬氧化物膜時的金屬氧化物膜的表面。
接著，藉由將加速電壓為200kV(波長：大約2.51pm)且光束直徑為1nm的電子束從與金屬氧化物的被形成面垂直的方向入射，得到多個電子繞射圖案。藉由轉移電子束照射部分的同時以動態影像的方式拍攝電子繞射圖案，得到多個電子繞射圖案。在以每個圖框大約0.08nm至0.10nm轉移電子繞射照射部分的同時進行動態影像的拍攝，在每個樣本中得到大約3700圖框。電子繞射圖案的拍攝使用200像素×200像素的成像板。相對於一個像素的散射向量的尺寸(q)是0.082426/nm/pixel。
接著，對動態影像的每個圖框進行斑點的分析。
圖4A及圖4B示出對sample A1進行奈米電子繞射的結果。圖5A及圖5B示出對sample A2進行奈米電子繞射的結果。圖6A及圖6B示出對sample A3進行奈米電子繞射的結果。圖7A及圖7B示出對sample A4進行奈米電子繞射的結果。圖8A及圖8B示出對sample A5進行奈米電子繞射的結果。圖9A及圖9B示出對sample A6進行奈米電子繞射的結果。
圖4A、圖5A、圖6A、圖7A、圖8A及圖9A示出各樣本的動態影像中的最後圖框的電子繞射圖案。在各圖中，以左下為基準，上側的橫軸及右側的縱軸表示成像板的像素的座標(記作pixel)。另外，下側的橫軸及左側的縱軸表示散射向量的尺寸(q[/nm])。另外，各圖所示的各點在斑點的強度(檢測強度(Intensity))越高時以越深的顏色表示，在強度越低時以越淺的顏色表示。
關於從中心到30像素以上且90像素以下的區域內觀察的斑點(第一斑點)，得到斑點的位置及強度的值。在圖4A、圖5A、圖6A、圖7A、圖8A及圖9A中，以實線圓表示從該中心到30像素的區域及從該中心到90像素的區域。從電子繞射圖案的中心到30像素以上且90像素以下的區域相當於0.13348nm以上且0.4044nm以下的晶格面間隔(d)。另外，以只其強度(0至255)為64以上且面積為2像素以上的斑點為評價對象。在圖4A、圖5A、圖6A、圖7A、圖8A及圖9A中，以實線連接電子繞射圖案的中心與各斑點。注意，以在樣本中不繞射而透過的入射電子束的斑點(也稱為直接斑點)的中心為電子繞射圖案的中心。
圖4B、圖5B、圖6B、圖7B、圖8B及圖9B各自示出所得到的各樣本的動態影像中的所有圖框的晶格面間隔(d)的直方圖(頻率分佈圖)。在各圖中，橫軸表示晶格面間隔(d[nm])，縱軸表示頻率(Frequency[count])。注意，在本實施方式中，將直方圖中的資料區間(階層寬度)設定為晶格面間隔(d)=0.002nm。
如圖4B、圖5B、圖6B、圖7B、圖8B及圖9B所示，在所有條件下各樣本具有在晶格面間隔(d)的值為0.25nm以上且0.30nm以下的範圍內具有頂點的峰(第一峰)以及在0.15nm以上且0.20nm以下的範圍內具有頂點的峰(第二峰)。
在此，圖10示出sample A1至sample A4中的相對於第一峰的頂點值(峰值P1)的第二峰的頂點值(峰值P2)的比例(P2/P1)。在圖10中，橫軸表示形成金屬氧化物膜時的氧流量比(O2 /(Ar+O2 )[%])，縱軸表示相對於峰值P1的峰值P2的比例(P2/P1)。注意，在圖10中，作為峰值P1示出使用d=0.278nm時的頻率的值，作為峰值P2示出使用d=0.168nm時的頻率的值。
當比較sample A1至sample A4時，可知有氧流量比越高第二峰越增大的傾向。另外，在sample A1至sample A3中，第一峰的頂點值(峰值P1)比第二峰的頂點值(峰值P2)高。另一方面，在以氧流量比最高的條件形成的sample A4中，其高低關係調換，第二峰的頂點值(峰值P2)高於第一峰的頂點值(峰值P1)，圖10所示的P2/P1的值也超過1。
同樣，當比較sample A5與sample A6時，在以氧流量比低的條件形成的sample A5中第一峰的頂點值比第二峰的頂點值高，而在以氧流量比高的條件形成的sample A6中第二峰的頂點值高於第一峰的頂點值。從此可以確認，氧流量比越高，結晶性越提高。
另外，在比較同一氧流量比的條件下形成的sample A1與sample A5時，sample A5的第二峰比sample A1大。此外，比較sample A2與sample A6時也同樣。從此可以確認，即使在同一氧流量比的條件下，形成時的基板溫度越高，結晶性越提高。
在本發明的一個實施方式的評價方法中，不但根據直方圖，而且根據關於所檢測的斑點的位置及亮度的每個圖框的資料也可以得到關於金屬氧化物膜的結晶性的資訊。
圖11A示出sample A1的每個圖框的晶格面間隔(d)的變化。在圖11A中，橫軸表示圖框號數(Frame No.)，縱軸表示晶格面間隔(d[nm])。另外，圖11A所示的各點在斑點的強度(Intensity)越高時以越深的顏色表示，在強度越低時以越淺的顏色表示。
另外，圖11B示出sample A1的每個圖框的斑點的角度(Angle)的變化。在圖11B中，橫軸表示圖框號數(Frame No.)，縱軸表示斑點的角度(Angle[°])。另外，圖11B所示的各點在斑點的強度(Intensity)越高時以越深的顏色表示，在強度越低時以越淺的顏色表示。
如圖11A所示，在sample A1中，在晶格面間隔(d)為0.25nm至0.35nm的區域內被觀察第一斑點，在晶格面間隔(d)為0.15nm至0.20nm的區域內被觀察第二斑點。如圖11A所示，第一斑點無論是測定位置如何都以連續的方式被觀察，而第二斑點以離散的方式被觀察。觀察到第二斑點的位置被估計為其結晶性比其他位置高的區域。從此可以確認，金屬氧化物膜不具有均勻的結晶性，而其中混合結晶性比較高的區域與結晶性比較低的區域。
如圖11B所示，在sample A1中，幾乎沒有斑點的角度依靠性。從此可以估計為sample A1所包括的結晶區域的大部分不具有配向性而無規地配向。
接著，圖12A示出sample A6中的每個圖框中的晶格面間隔(d)的變化，圖12B示出其每個圖框的斑點的角度(Angle)的變化。
在圖12A中，由於在晶格面間隔(d)為0.15nm至0.20nm的範圍內可見的第二斑點無論是位置(圖框)如何都以連續的方式被觀察，因此可知sample A6的結晶性比sample A1極其高。另外，當關注到在晶格面間隔(d)為0.25nm至0.35nm的範圍內可見的第一斑點時，可以確認偏差小的區域(例如，0圖框至200圖框的範圍內)與偏差大的區域(例如，300圖框至500圖框的範圍內)交替地出現。另外，在第一斑點的偏差小的區域中，有第二斑點的偏差也小的傾向。從此可以估計為在金屬氧化物膜中存在著尺寸大的結晶區域。
並且，根據圖12B可確認到，在圖12A中的第一斑點的偏差小的區域中，斑點每隔大約30˚以離散的方式被觀察。另外，根據圖9A可知，由於六個第一斑點以及其外側的六個第二斑點分別以位於正六角形的頂點的方式被觀察，因此示出具有六次對稱性的電子繞射圖案。從此可以估計為在圖12A及圖12B中的第一斑點的偏差小的區域中，觀察到具有六次對稱性的一個結晶區域。
如此，根據本發明的一個實施方式的評價方法，可以以高精度進行金屬氧化物膜的結晶性評價及比較。
[X射線繞射] 接著，對sample A1至sample A6進行X射線繞射(XRD)分析。
在XRD分析中使用out-of-plane法之一的GIXRD(Grazing-Incidence XRD)法。GIXRD法也被稱為薄膜法或Seemann-Bohlin法。GIXRD法是藉由將X射線的入射角固定為極淺的角度且使與X射線源相對地設置的檢測器的角度變化來進行X射線繞射強度的測定的方法。在本實施方式中，將入射角設定為0.70˚。另外，作為X射線源使用波長為0.15418nm的CuKα射線，將掃描範圍設定為2θ=15˚至70˚，將步驟寬度設定為0.01˚。
圖13A至圖13C示出sample A1至sample A3的XRD測定結果。另外，圖14A至圖14C示出對sample A4至sample A6進行XRD測定的結果。
在圖13A至圖14C中，橫軸表示2θ，縱軸表示強度(Intensity)。另外，在圖13A至圖14C中，作為輔助線將2θ=33˚(記作deg.)及2θ=55˚以虛線表示。
如圖13A至圖14C所示，在所有樣本中，在2θ=33˚附近及2θ=55˚附近觀察到繞射峰。2θ=33˚附近的繞射峰相當於大約0.27nm的晶格面間隔(d)，被估計為對應於上述電子繞射中的第一峰。另外，在2θ=55˚附近也觀察到峰。注意，在2θ=51˚附近觀察的鋒利的峰是起因於從被用作基板的矽晶圓的繞射的峰。
關於各樣本中觀察到的2θ=33˚附近的繞射峰，使用倫茲函數的擬合算出繞射峰的頂點角度(2θ)。將最小二乘方法用於倫茲函數的擬合。圖15A、圖15B、圖15C示出圖13A、圖13B、圖13C的放大圖。另外，圖16A、圖16B、圖16C示出圖14A、圖14B、圖14C的放大圖。另外，圖17示出各樣本中的繞射峰的頂點角度(2θ)。在圖17中，橫軸表示形成金屬氧化物膜時的氧流量比(O2 /(Ar+O2 )[%])，縱軸表示繞射峰的頂點角度(2θ[deg.])。此外，在圖17中，用圓圈標繪出將基板溫度設定為室溫的樣本(記作Tsub=RT)，用三角形標繪出將基板溫度設定為100℃的樣本(記作Tsub=100℃)。
如圖15A至圖16C及圖17所示，在形成金屬氧化物膜時的氧流量比較高的情況下，有繞射峰的頂點的2θ較小的傾向。另外，在形成金屬氧化物膜時的基板溫度較高的情況下，有繞射峰的頂點的2θ較小的傾向。這可以推測起因於如下緣故：隨著金屬氧化物膜的結晶性的提高，2θ=31˚附近的繞射峰(相當於InGaZnO4 中的(009)面的峰)的強度變高。
如圖17所示，藉由進行XRD分析，可以得到關於金屬氧化物膜的結晶性的資訊。由此，藉由組合使用上述電子繞射的評價方法與在此例示的使用XRD的評價方法並從多個角度來進行分析，可以得到關於金屬氧化物膜的結晶性的更詳細的資訊。
[nc膜的穩定性] 在本節中，使用第一性原理計算的結果對包括極其微小的結晶區域的金屬氧化物膜(下面也稱為nc膜)的穩定性進行說明。
注意，為了對nc膜的穩定性進行說明，準備兩個計算模型(計算模型1A及計算模型2A)。計算模型1A是包括結晶區域並模擬nc膜的計算模型。另外，計算模型2A是不包括結晶區域並模擬非晶膜的計算模型。關於結晶區域將在後面進行說明。
[計算模型1A的形成方法] 下面，對計算模型1A的製造方法進行說明。
首先，從In:Ga:Zn:O=1:1:1:4[原子個數比]的In-Ga-Zn氧化物的晶體結構切出六角柱狀的區域(稱為結晶區域)，將該結晶區域配置在計算模型的中心。注意，配置在該結晶區域內的原子數為87個。下面，位於結晶區域內的原子是指配置在結晶區域內的87個原子。另外，有時位於結晶區域內的原子中的任一個或多個因下面進行的計算而轉移到結晶區域的外周部。
接著，將多個In原子、多個Ga原子、多個Zn原子及多個O原子無規地配置在上述結晶區域的外周部。注意，以配置在上述結晶區域內及該外周部的原子的原子個數比為In:Ga:Zn:O=1:1:1:4且計算模型的密度為6.1g/cm3 的方式調整配置在該外周部的In原子數、Ga原子數、Zn原子數及O原子數和該外周部的尺寸。此外，配置在該外周部的原子數為291個。由此，計算模型所包含的原子數是378個。另外，有時在配置該外周部的原子中的任一個或多個因下面進行的計算而轉移到結晶區域內。
接著，固定上述位於結晶區域內的原子座標，進行用來融解上述外周部的計算。明確而言，將溫度設定為3500K，將時間步長設定為1fs，將步驟數設定為6000次。下面，有時將設定溫度、時間步長及步驟數來進行的計算稱為第一性原理分子動力學計算或量子分子動力學計算。
在計算中，使用第一性原理計算軟體VASP (The Vienna Ab initio simulation package)。表2示出上述所設定的條件以外的計算條件。在上述第一性原理分子動力學計算中，將計算條件設定為表2所示的條件1進行。
Figure 02_image003
作為電子狀態準位能使用Projector Augmented Wave(PAW)法所形成的勢，作為泛函數使用GGA/PBE (Generalized-Gradient-Approximation/Perdew-Burke-Ernzerhof)。
注意，在本實施方式中進行的第一性原理分子動力學計算及下述的用來使計算模型的結構最佳化的計算(也稱為最佳化計算)中，在In、Ga及Zn的勢中，3d狀態或4d狀態不考慮為價電子帶。另外，計算模型中的晶格向量(軸長及軸間的角度)被固定。也就是說，第一性原理分子動力學計算在粒子數(N)、體積(V)及溫度(T)是恆定的條件(NVT系綜)下進行。另外，在第一性原理分子動力學計算中，作為控制溫度的方法使用Nose-Hoover thermostat。
接著，進行用來將所融解的外周部冷卻到溫度500K的計算。將冷卻速度設定為500K/ps。明確而言：首先，固定位於結晶區域內的原子的座標，將時間步長設定為1fs，將步驟數設定為1000次，將其他計算條件設定為表2所示的條件1；接著，將溫度設定為3500K對藉由上述用來融解外周部的計算得到的計算模型進行第一性原理分子動力學計算；接著，將溫度設定為3000K對該計算後得到的計算模型進行第一性原理分子動力學計算；接著，將溫度設定為2500K對該計算後得到的計算模型進行第一性原理分子動力學計算；接著，將溫度設定為2000K對該計算後得到的計算模型進行第一性原理分子動力學計算；接著，將溫度設定為1500K對該計算後得到的計算模型進行第一性原理分子動力學計算；接著，將溫度設定為1000K對該計算後得到的計算模型進行第一性原理分子動力學計算；接著，將溫度設定為500K對該計算後得到的計算模型進行第一性原理分子動力學計算。藉由進行上述方法，完成用來冷卻外周部的計算。
接著，進行用來緩和所冷卻的外周部結構的計算。明確而言，固定位於結晶區域內的原子座標，將溫度設定為300K，將時間步長設定為1fs，將步驟數設定為5000次，將其他計算條件設定為表2所示的條件1，對用來冷卻外周部的計算所得到的計算模型進行第一性原理分子動力學計算。
接著，將計算條件設定為表2所示的條件2，藉由固定位於結晶區域內的原子座標，對用來緩和外周部結構的計算所得到的計算模型進行用來使外周部的結構最佳化的計算。然後，對該計算後得到的計算模型藉由將位於外周部的原子的座標及位於結晶區域中心的一個In原子的座標固定來進行用來使結晶區域的結構最佳化的計算。然後，對該計算後得到的計算模型藉由將只該In原子的座標固定來進行用來使整個計算模型(結晶區域及外周部)的結構最佳化的計算。然後，將計算條件設定為表2所示的條件3對該計算後得到的計算模型藉由將只該In原子的座標固定來進行用來使整體計算模型的結構最佳化的計算。
藉由進行上述方法，製造計算模型1A。圖18A至圖18D示出所製造的計算模型1A。圖18A及圖18C示出計算模型1A的總體圖。圖18B及圖18D是示出計算模型1A的結晶區域的圖。另外，圖18A及圖18B是從六角柱狀的區域的側面看的圖，圖18C及圖18D是從六角柱狀的區域的上方看的圖。
[計算模型2A的製造方法] 下面，對計算模型2A的製造方法進行說明。注意，作為用來製造計算模型2A的計算使用表2所示的計算條件。
首先，進行用來融解計算模型1A的結晶區域及外周部的計算。明確而言，準備計算模型1A，在不固定所有原子的座標的情況下，藉由將溫度設定為3500K，將時間步長設定為1fs，將步驟數設定為6000次，將其他計算條件設定為表2所示的條件1來進行第一性原理分子動力學計算。
接著，進行用來將所融解的整體計算模型冷卻到溫度500K的計算。注意，將冷卻速度設定為500K/ps。明確而言：首先，不固定所有原子的座標，將時間步長設定為1fs，將步驟數設定為1000次，將其他計算條件設定為表2所示的條件1；接著，將溫度設定為3500K對藉由用來融解結晶區域及外周部的計算得到的計算模型進行第一性原理分子動力學計算；接著，將溫度設定為3000K對該計算後得到的計算模型進行第一性原理分子動力學計算；接著，將溫度設定為2500K對該計算後得到的計算模型進行第一性原理分子動力學計算；接著，將溫度設定為2000K對該計算後得到的計算模型進行第一性原理分子動力學計算；接著，將溫度設定為1500K對該計算後得到的計算模型進行第一性原理分子動力學計算；接著，將溫度設定為1000K對該計算後得到的計算模型進行第一性原理分子動力學計算；接著，將溫度設定為500K對該計算後得到的計算模型進行第一性原理分子動力學計算。藉由進行上述方法，完成用來冷卻整體計算模型的計算。
接著，進行用來緩和所冷卻的整體計算模型的結構的計算。明確而言，不固定所有原子的座標，將溫度設定為300K，將時間步長設定為1fs，將步驟數設定為5000次，將其他計算條件設定為表2所示的條件1，對用來冷卻整體計算模型的計算所得到的計算模型進行第一性原理分子動力學計算。
接著，將計算條件設定為表2所示的條件2，對藉由用來緩和所冷卻的整體計算模型的結構的計算得到的計算模型藉由不固定所有原子的座標來進行用來使整體計算模型的結構最佳化的計算。然後，將計算條件設定為表2所示的條件3對該計算後得到的計算模型藉由不固定所有原子的座標來進行用來使整體計算模型的結構最佳化的計算。
藉由進行上述方法，製造計算模型2A。圖18E示出計算模型2A的全體圖。
算出以上述方法製造的計算模型1A與計算模型2A的所有能量，對其進行比較。明確而言，將計算條件設定為表2所示的條件3對計算模型1A藉由將只位於結晶區域中心的一個In原子的座標固定來進行一點計算，對計算模型2A藉由不固定所有原子的座標來進行一點計算。比較以該計算算出的所有能量。
根據上述計算結果，計算模型1A的所有能量值比計算模型2A的所有能量值小，明確而言，小6.83eV。從此可知，包括結晶區域的計算模型1A比不包括結晶區域的計算模型2A更穩定。也就是說，可知，藉由包括結晶區域nc膜穩定化。
接著，準備用來與計算模型1A進行比較的計算模型3A。注意，計算模型3A的結構是單晶結構。
首先，準備如下計算模型：具有InGaZnO4 的單晶結構(空間群為R-3m)，原子個數比為In:Ga:Zn:O= 1:1:1:4，密度為6.36g/cm3 ，包含112原子。接著，將k點的網格設定為2×2×3，將其他計算條件設定為表2所示的條件3進行用來最佳化該計算模型的原子座標的計算。藉由上述方法，製造計算模型3A。
算出以上述方法製造的計算模型3A的所有能量。明確而言，將k點的網格設定為2×2×3，將其他計算條件設定為表2所示的條件3進行一點計算。以將該計算所算出的所有能量乘以3.375(=378/112)倍的值為單晶結構的計算模型的所有能量值。
根據上述計算結果，單晶結構的計算模型的所有能量值比計算模型1A的所有能量值小，明確而言，小54.88eV。也就是說，可知藉由提高膜中的結晶性，膜在能量上變得穩定。
如上所述，由於計算模型1A雖然其能量比單晶結構的計算模型高，但比計算模型2A穩定，因此可知結晶區域的存在貢獻於nc膜的穩定化。
以上是對nc膜的穩定性的說明。
[nc膜的熱穩定性] 在本節中，對nc膜的熱穩定性使用第一性原理計算的結果進行說明。注意，對nc膜的熱穩定性使用後述的內部能量進行評價。
在此，對內部能量進行說明。在本說明書中，使用下面的公式算出內部能量U。
[公式2]
Figure 02_image005
在此，MI 是第I個(I是自然數)原子核的質量，m是電子的質量。另外，vI 是第I個原子核的速度。也就是說，上述公式的右邊的第一項表示原子核的運動能量，上述公式的右邊的第三項表示電子的運動能量。
另外，ZI 是第I個原子核的電荷，e是電子的電荷。另外，rIJ 是第I個原子核與第J個(J是比I大的整數)原子核之間的距離，rij 是第i個(i是自然數)電子與第j個(j是比i大的整數)電子之間的距離。也就是說，上述公式的右邊的第二項是關於原子核與原子核間的相互作用的勢能量，上述公式的右邊的第四項是關於電子與電子間的相互作用的勢能量，上述公式的右邊的第五項是關於原子核與電子間的相互作用的勢能量。
如上所述，內部能量U作為運動能量與勢能量的總和被算出。
注意，將平衡狀態下的相的穩定性等以亥姆霍茲的自由能量F表示。在此，亥姆霍茲的自由能量F是從內部能量U減去溫度T與熵S的乘積的值(F=U-TS)。但是，由於難以進行熵S的評價，因此在本說明書中，使用內部能量U對熱力學的相穩定性進行驗證。
以上是內部能量的說明。接著，對評價nc膜的熱穩定性的具體方法進行說明。
將溫度設定為300K、673K、1000K、1500K或2000K對上述計算模型1A及計算模型2A進行第一性原理分子動力學計算。注意，在使用計算模型1A時，藉由固定位於結晶區域中心的一個In原子的座標進行該第一性原理分子動力學計算。另外，在使用計算模型2A時，藉由不固定所有原子的座標進行該第一性原理分子動力學計算。另外，在該第一性原理分子動力學計算中，將時間步長設定為1fs，將步驟數設定為10000次，將其他計算條件設定為表2所示的條件2。
接著，關於上述計算模型1A及計算模型2A，算出在設定各溫度的情況下進行第一性原理分子動力學計算後的各計算模型(總計10種)的內部能量。明確而言，算出9001次至10000次步驟中的內部能量的平均值。注意，將以藉由對計算模型1A在將溫度設定為300K的情況下進行第一性原理分子動力學計算得到的內部能量的平均值為基準(0.0eV)時的內部能量的平均值稱為平均能量。
圖20A示出溫度與以上述方法算出的平均能量間的關係。在圖20A中，橫軸表示溫度[K]，縱軸表示平均能量[eV]。另外，在圖20A中，以黑菱形表示的繪圖是使用計算模型1A時的平均能量的繪圖，以白方形表示的繪圖是使用計算模型2A時的平均能量的繪圖。
接著，關於計算模型1A，算出在設定各溫度的情況下進行第一性原理分子動力學計算後的各計算模型(總計5種)，將計算條件設定為表2所示的條件2進行用來使計算模型的結構最佳化的計算。注意，藉由固定存在於結晶區域中心的一個In原子的座標進行該最佳化計算。然後，對藉由進行該用來最佳化計算後得到的計算模型(總計5種)，將計算條件設定為表2所示的條件3進行用來使計算模型結構最佳化的計算。
圖19A至圖19E示出以上述計算得到的計算模型(總計5種)的一部分。注意，圖19A至圖19E示出在計算模型中結晶區域的外周部配置原子之前配置在結晶區域的87個原子的排列。圖19A是藉由將溫度設定為300K進行第一性原理分子動力學計算及最佳化計算而得到的計算模型，圖19B是藉由將溫度設定為673K進行第一性原理分子動力學計算及最佳化計算而得到的計算模型，圖19C是藉由將溫度設定為1000K進行第一性原理分子動力學計算及最佳化計算而得到的計算模型，圖19D是藉由將溫度設定為1500K進行第一性原理分子動力學計算及最佳化計算而得到的計算模型，圖19E是藉由將溫度設定為2000K進行第一性原理分子動力學計算及最佳化計算而得到的計算模型。
根據圖19A至圖19D，在藉由將溫度設定為1500K以下進行第一性原理分子動力學計算及最佳化計算而得到的計算模型中，保持結晶區域的晶格排列。另外，根據圖19E，在藉由將溫度設定為2000K進行第一性原理分子動力學計算及最佳化計算而得到的計算模型中，結晶結構破壞。另外，根據圖19D，在藉由將溫度設定為1500K進行第一性原理分子動力學計算及最佳化計算而得到的計算模型中，雖然保持結晶區域的晶格排列，但與藉由將溫度設定為1000K進行第一性原理分子動力學計算及最佳化計算而得到的計算模型相比，原子排列的錯亂很大，出現晶體結構開始崩塌的徵兆。
在此，藉由將計算模型1A的平均能量與計算模型2A的平均能量的差以各溫度算出，比較計算模型1A與計算模型2A的熱穩定性。注意，圖20A示出溫度與計算模型1A及計算模型2A的平均能量間的關係。
圖20B示出溫度與從計算模型1A的平均能量減去計算模型2A的平均能量而得的值(也稱為平均能量的差)間的關係。在圖20B中，橫軸表示溫度[K]，縱軸表示平均能量的差[eV]。
從圖20B可知，在將溫度設定為2000K時，平均能量的差幾乎為0，使用計算模型1A時的平均能量與使用計算模型2A時的平均能量大致相等。另一方面，可知，在將溫度設定為1500K以下時，即使在任何溫度下，平均能量的差都是負值，因此與使用計算模型2A時的平均能量相比，使用計算模型1A時的平均能量小。也就是說，推測在保持結晶區域的晶格排列的溫度下，與不包括結晶區域的計算模型相比，包括結晶區域的計算模型在熱上更穩定。從此可知，除了高溫區域以外，由於存在結晶區域而提高膜的熱穩定性。
以上是對nc膜的熱穩定性的說明。
[nc膜中的HO 的容易生成性] 在此，使用第一性原理計算的結果對nc膜中的缺陷的容易生成性進行說明。明確而言，將在氧空位中進入氫而成的缺陷(下面，有時稱為VO H或HO )的生成能量以第一性原理計算算出。
HO 有時生成被用作載子的電子。由此，當在氧化物半導體中的通道形成區域內生成HO 時，電晶體的電特性變動，諸如電晶體容易具有常開啟特性等。所以在氧化物半導體中的通道形成區域內，較佳為抑制HO 的生成。
在此，對缺陷的生成能量進行說明。在本說明書中，使用下面公式算出缺陷的生成能量。可以說是缺陷的生成能量越小，越容易生成該缺陷。
[公式3]
Figure 02_image007
在此，Eform (defect)是缺陷(defect)的生成能量，E(defect)是包含一個缺陷的計算模型的所有能量，E(no defect)是不包含缺陷的計算模型中的所有能量，原子X是藉由生成缺陷增減的原子，μ(X)是原子X的化學勢，nx 是原子X的增減數。例如，在缺陷是HO 的情況下，X是氧原子(O)或氫原子(H)，nO 是-1，nH 是+1。
另外，使用下面公式算出氧原子的化學勢μ(O)及氫原子的化學勢μ(H)。
[公式4]
Figure 02_image009
在此，E(O2 )是氧分子(O2 )的所有能量，E(H2 O)是水分子(H2 O)的所有能量。
注意，在將一個O2 分子配置在1nm3 的晶格內且將計算條件設定為表2所示的條件2進行用來使O2 分子的結構最佳化的計算，然後對該計算後得到的計算模型進行一點計算，由此算出E(O2 )。另外，在將一個H2 O分子配置在1nm3 的晶格內且將計算條件設定為表2所示的條件2進行用來使H2 O分子的結構最佳化的計算，然後對該計算後得到的計算模型進行一點計算，由此算出E(H2 O)。
以上是關於缺陷的生成能量的說明。
為了算出缺陷的生成能量，準備計算模型3A。下面，對計算模型3A的製造方法進行說明。注意，使用表2所示的計算條件進行用來製造計算模型3A的計算。
首先，準備計算模型1A，進行用來緩和計算模型1A的外周部的結構的計算。明確而言，準備計算模型1A，藉由固定位於結晶區域內的原子的座標，將溫度設定為1000K，將時間步長設定為1fs，將步驟數設定為10000次，將其他計算條件設定為表2所示的條件2進行第一性原理分子動力學計算。
接著，保持將計算條件設定為表2所示的條件2，藉由固定位於結晶區域內的原子的座標，對用來緩和計算模型的外周部的結構的計算所得到的計算模型進行用來使外周部的結構最佳化的計算。然後，對該計算後得到的計算模型固定位於外周部的原子的座標與位於結晶區域中心的一個In原子的座標進行用來使結晶區域的結構最佳化的計算。然後，對該計算後得到的計算模型，藉由固定位於結晶區域中心的一個In原子的座標進行用來使整體計算模型的結構最佳化的計算。然後，對該計算後得到的計算模型將計算條件設定為表2所示的條件3，藉由固定位於結晶區域中心的一個In原子的座標進行用來使整體計算模型的結構最佳化的計算。
藉由進行上述方法，製造計算模型3A。
藉由使用上述方法製造的計算模型3A算出HO 的生成能量。明確而言，藉由將計算模型3A中的一個氧原子調換為一個氫原子來準備包含一個HO 的計算模型。注意，由於計算模型3A中的氧原子數為216個，因此準備216個包含一個HO 的計算模型。注意，不包含HO 的計算模型是計算模型3A本身。
對包含一個HO 的計算模型及不包含HO 的計算模型，將計算條件設定為表2所示的條件3進行用來使整體計算模型的結構最佳化的計算。以該計算後得到的包含一個HO 的計算模型的所有能量為E(defect)，以該計算後得到的不包含HO 的計算模型的所有能量為E(no defect)。注意，藉由對包含一個HO 的計算模型進行該計算，有時HO 變成為別的缺陷(例如，氧空位及氫等)。
藉由使用以上述方法算出的E(defect)及E(no defect)算出HO 的生成能量。圖21示出所算出的HO 的生成能量。在圖21中，橫軸表示從存在於結晶區域中心的In原子到配置在進行用來使整體計算模型的結構最佳化的計算前的計算模型的HO 的距離(Distance)[Å]，縱軸表示HO 的生成能量(Formation energy)[eV]。另外，圖21所示的黑方形(■)的繪圖是位於結晶區域中的In附近的區域(也稱為結晶中的core區域)內的HO 的生成能量，圖21所示的白方形(□)的繪圖是位於結晶區域中的core區域之外的區域(也稱為結晶中的shell區域)內的HO 的生成能量，圖21所示的叉形(×)的繪圖是位於外周部的HO 的生成能量。注意，位於結晶中的core區域內的氧數為12個，位於結晶中的shell區域內的氧數為38個。
位於結晶中的core區域內的HO 、位於結晶中的shell區域內的HO 及位於外周部的HO 的生成能量的平均值分別為2.75eV、2.60eV、2.14eV。
根據圖21，與結晶中的core區域相比，在結晶中的shell區域內HO 的生成能量的偏差大，也有HO 的生成能量值小的HO 。此緣故估計為在結晶區域中的與外周部的介面靠近的區域內，其結構畸變。
另外，可知，與結晶區域(結晶中的core區域及結晶中的shell區域)相比，在外周部，HO 的生成能量的偏差大，HO 的生成能量值小的HO 多。此緣故估計為與結晶區域相比，在結晶性低的外周部的鍵長的波動大，與金屬原子的鍵合力變弱的氧原子多。
由此可知，在結晶區域中不容易生成HO ，在結晶性低的區域中容易生成HO 。由此，藉由存在結晶區域，抑制HO 的生成。所以藉由將nc膜用於電晶體，可以抑制電晶體的電特性的變動。
以上是關於nc膜中的HO 的容易生成性的說明。
[金屬氧化物的結構] 氧化物半導體(金屬氧化物)可以分為單晶氧化物半導體與其之外的非單晶氧化物半導體。作為非單晶氧化物半導體，例如可以舉出CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
CAAC-OS具有c軸配向性，多個奈米晶在a-b面方向上連接，其晶體結構具有畸變。注意，畸變是指在連接多個奈米晶的區域中的整齊晶格排列的區域與整齊其他晶格排列的區域之間晶格排列的方向變化的區域。
奈米晶雖然基本上是六角形，但不侷限於正六角形而有時是非正六角形狀。另外，在畸變中，有時包括五角形、七角形等晶格排列。注意，在CAAC-OS中，即使在畸變附近也不容易確認明確的晶界(grain boundary)。也就是說可知，晶格排列的畸變抑制形成晶界。這是因為CAAC-OS藉由具有如下特性可以容許畸變：a-b面方向上的氧原子的排列不細緻，因為金屬元素被取代而原子間的鍵長變化等。注意，確認到的明確的晶界(grain boundary)的晶體結構被稱為所謂的多晶(polycrystal)。晶界是再結合中心，因此載子被俘獲而引起電晶體的通態電流的降低或場效移動率的降低的可能性高。由此，確認不到明確的晶界的CAAC-OS是對電晶體的半導體層具有較佳的晶體結構的結晶性氧化物之一。注意，在構成CAAC-OS時，較佳為採用具有Zn的結構。例如，In-Zn氧化物及In-Ga-Zn氧化物可以比In氧化物抑制晶界的產生，所以是較佳的。
另外，CAAC-OS傾向於具有層疊包含銦及氧的層(下面稱為In層)與包含元素M、鋅及氧的層(下面稱為(M，Zn)層)的層狀的晶體結構(也稱為層狀結構)。注意，銦與元素M可以互相調換，在(M，Zn)層中的元素M被銦取代時，可以表示為(In，M，Zn)層。另外，在In層中的銦被元素M取代時，可以表示為(In，M)層。
CAAC-OS是結晶性高的金屬氧化物。另一方面，由於在CAAC-OS中不容易確認到明確的晶界，因此不容易發生起因於晶界的電子移動率的降低。此外，由於金屬氧化物的結晶性有時因雜質的混入及缺陷的生成等而降低，因此CAAC-OS也可以說是雜質及缺陷(氧空位等)少的金屬氧化物。由此，包括CAAC-OS的金屬氧化物的物理性質穩定。由此，包括CAAC-OS的金屬氧化物具有高耐熱性及高可靠性。
nc-OS在微小區域(例如，1nm以上且10nm以下的區域，尤其是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶間的結晶定向沒有規則性。由此，在膜整體中沒有配向性。所以根據分析方法，nc-OS有時與a-like OS及非晶氧化物半導體沒有區別。
注意，有時作為包含銦、鎵及鋅的金屬氧化物之一的In-Ga-Zn氧化物(下面稱為IGZO)藉由採用上述奈米晶在結構上穩定。尤其是，由於IGZO傾向於在大氣中不容易結晶生長，因此與在採用大結晶(在此，幾mm的結晶或幾cm的結晶)時相比，在採用小結晶(例如，上述奈米晶)時，有時在結構上穩定。
a-like OS 是具有nc-OS與非晶氧化物半導體間的結構的金屬氧化物。a-like OS包括空洞或低密度區域。也就是說，與nc-OS及CAAC-OS相比，a-like OS的結晶性低。
氧化物半導體(金屬氧化物)採用多種結構，並且各有不同的特性。本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上。
另外，作為非單晶氧化物半導體也可以採用CAC(Cloud-Aligned Composite)-OS。注意，CAC-OS與材料構成有關。
[金屬氧化物的構成] CAC-OS在材料中的一部分中具有導電性的功能，在材料中的另一部分中具有絕緣性的功能，在材料整體中具有作為半導體的功能。注意，在將CAC-OS用於電晶體的活性層時，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使用作載子的電子流過的功能。藉由使導電性的功能與絕緣性的功能互補作用，可以將開關功能(開啟/關閉的功能)授予到CAC-OS。在CAC-OS中，藉由使兩者功能分離，可以最大地提高其功能。
另外，CAC-OS包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。另外，在材料中，導電性區域與絕緣性區域有時以奈米粒子級分離。另外，導電性區域與絕緣性區域有時在材料中不均勻地分佈。另外，導電性區域有時以周圍模糊而雲狀連接的方式被觀察。
此外，在CAC-OS中，導電性區域與絕緣性區域有時以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸在材料中分佈。
另外，CAC-OS由具有不同的能帶間隙的成分而構成。例如，CAC-OS由具有起因於絕緣性區域的寬隙的成分和具有起因於導電性區域的窄隙的成分而構成。當是該構成時，在使載子流過的情況下，載子主要在具有窄隙的成分中流過。另外，具有窄隙的成分與具有寬隙的成分互補作用，載子與具有窄隙的成分聯動地在具有寬隙的成分中流過。由此，當將上述CAC-OS用於電晶體的形成通道區域的情況下，在電晶體通態時可以得到高電流驅動力，亦即，大通態電流及高場效移動率。
也就是說，CAC-OS也可以稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
另外，在關注到晶體結構的情況下，氧化物半導體有時屬於與上述不同的分類。在此，參照圖22A對氧化物半導體中的晶體結構的分類進行說明。圖22A是對氧化物半導體，典型的是IGZO(包含In、Ga及Zn的金屬氧化物)的晶體結構的分類進行說明的圖。
如圖22A所示，IGZO大致分為Amorphous(無定形)、Crystalline(結晶性)及Crystal(結晶)。另外，在Amorphous中包含completely amorphous。另外，在Crystalline中包含CAAC、nc及CAC。注意，在Crystalline的分類中不包含single crystal､poly crystal及completely amorphous。另外，在Crystal中包含single crystal及poly crystal。
圖22A所示的粗框內的結構是Amorphous(無定形)與Crystal(結晶)間的中間態並屬於新境界區域(New crystalline phase)的結構。該結構在Amorphous與Crystal間的境界區域。也可以說，該結構具有與在能量上不穩定的Amorphous(無定形)及Crystal(結晶)完全不同的結構。
另外，對膜或基板中的晶體結構可以使用X射線繞射(XRD:X-Ray Diffraction)影像進行評價。在此，圖22B及圖22C示出石英玻璃及具有分類為Crystalline的晶體結構的IGZO(也稱為Crystalline IGZO)的XRD光譜。圖22B示出石英玻璃的XRD光譜，圖22C示出結晶性IGZO的XRD光譜。注意，圖22C所示的結晶性IGZO的組成為In:Ga:Zn=4:2:3[原子個數比]附近。另外，圖22C所示的結晶性IGZO的膜厚為500nm。
如圖22B中的箭頭所示，石英玻璃的XRD光譜中的峰的形狀大致是左右對稱。另一方面，如圖22C中的箭頭所示，結晶性IGZO的XRD光譜中的峰的形狀是左右不對稱。XRD光譜的峰的形狀是左右不對稱明示結晶的存在。換言之，除非XRD光譜的峰的形狀是左右不對稱，才稱為Amorphous。另外，在圖22C中，在2θ=31°或其附近表示結晶相(IGZO crystal phase)。XRD光譜的峰的形狀為左右不對稱的緣故可以估計起因於該結晶相(微結晶)。
明確而言，在圖22C所示的結晶性IGZO的XRD光譜中，於2θ=34°或其附近具有峰。另外，微晶於2θ=31°或其附近具有峰。在使用X射線繞射影像對氧化物半導體膜進行評價的情況下，如圖22C所示，比2θ=34°或其附近的峰低角度一側的光譜寬度大。從此可知，氧化物半導體膜包括於2θ=31°或其附近具有峰的微晶。
另外，膜的晶體結構可以使用藉由奈米束電子繞射法(NBED:Nano Beam Electron Diffraction)觀察的繞射圖案而進行評價。圖22D示出將基板溫度設定為室溫而形成的IGZO的繞射圖案。注意，藉由使用In:Ga:Zn=1:1:1 [原子個數比]的氧化物靶材，利用濺射法形成圖22D所示的IGZO膜。另外，在奈米束電子繞射法中，在將束徑設定為1nm的情況下進行電子繞射。
如圖22D所示，在以室溫進行形成的IGZO膜的繞射圖案中，觀察到不是暈狀的圖案而是斑點狀的圖案。由此可以估計為以室溫進行形成的IGZO膜處於不是晶體狀態也不是非晶狀態的中間態，由此不會判斷為處於非晶狀態。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2 在本實施方式中說明使用本發明的一個實施方式的金屬氧化物膜的半導體裝置的結構例子。下面，以電晶體為例而進行說明。
[結構例子1] [結構例子1-1] 圖23A是電晶體300的俯視圖，圖23B是沿著圖23A所示的點劃線A1-A2切斷的剖面圖，圖23C是沿著圖23A所示的點劃線B1-B2切斷的剖面圖。注意，在圖23A中省略電晶體300的部分組件(閘極絕緣層等)而進行圖示。此外，在後面的電晶體的俯視圖中，與圖23A同樣地省略部分組件而進行圖示。
電晶體300設置於基板302上，並包括導電層304、絕緣層306、半導體層308、導電層312a及導電層312b等。絕緣層306以覆蓋導電層304的方式設置。半導體層308具有島狀形狀，並設置於絕緣層306上。導電層312a及導電層312b都與半導體層308的頂面接觸，並且它們分開地設置於半導體層308上。此外，以覆蓋絕緣層306、導電層312a、導電層312b及半導體層308的方式設置有絕緣層314，絕緣層314上設置有絕緣層316。
可以對半導體層308使用實施方式1所例示的金屬氧化物膜。
雖然對基板302的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、矽鍺等化合物半導體基板、SOI基板、玻璃基板、陶瓷基板、石英基板、藍寶石基板等作為基板302。此外，也可以將在上述基板上設置有半導體元件的基板用作基板302。
此外，作為基板302，也可以使用撓性基板，並且在撓性基板上直接形成半導體裝置。或者，也可以在基板302與半導體裝置等之間設置剝離層。當在剝離層上製造半導體裝置的一部分或全部，然後將其從基板302分離並轉置到其他基板上時可以使用剝離層。此時，也可以將半導體裝置轉置到耐熱性低的基板或撓性基板上。
導電層304被用作閘極電極。絕緣層306的一部分被用作閘極絕緣層。導電層312a被用作源極電極和汲極電極中的一個，導電層312b被用作源極電極和汲極電極中的另一個。半導體層308的與導電層304重疊的區域被用作通道形成區域。電晶體300是比半導體層308更靠近被形成面的一側設置有閘極電極的所謂的底閘極型電晶體。在此，有時將半導體層308中的與導電層304一側相反的面稱為背後通道一側的面。電晶體300是在半導體層308的背後通道一側和源極電極及汲極電極之間不包括保護層的所謂的通道蝕刻結構的電晶體。
半導體層308也可以具有兩層以上的疊層結構。此時，構成半導體層308的半導體膜較佳為包括金屬氧化物。當半導體層308具有兩層結構時，位於背後通道一側的半導體膜的結晶性較佳為比位於導電層304一側的半導體膜高。由此，可以抑制在導電層312a及導電層312b的加工時半導體層308的一部分被蝕刻而消失。
例如，半導體層308較佳為包含銦、M(M為鎵、鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂中的一種或多種)和鋅。尤其是，M較佳為鋁、鎵、釔或錫。
特別是，作為半導體層308較佳為使用包含銦、鎵及鋅的氧化物。
導電層312a及導電層312b都具有從被形成面一側依次層疊有導電層313a和導電層313b的疊層結構。
導電層313b較佳為使用包含銅、銀、金或鋁等的低電阻的導電材料。特別是，導電層313b較佳為包含銅或鋁。由此，可以將導電層312a及導電層312b的電阻為極低。
此外，導電層313a可以使用與導電層313b不同的導電材料。例如，導電層313a較佳為使用包含鈦、鎢、鉬、鉻、鉭、鋅、銦、鉑或釕等的導電材料。
如此，藉由在包含銅或鋁等的導電層313b和半導體層308之間設置導電層313a，可以防止包含在導電層313b中的金屬元素擴散到半導體層308中，從而可以實現可靠性高的電晶體300。此外，導電層313a較佳為被用作防止半導體層308中的氧擴散到導電層313b中的障壁層。
另外，導電層312a及導電層312b的結構不侷限於兩層結構，也可以採用包括包含銅、銀、金或鋁的導電層的三層結構或四層結構。例如，作為導電層312a及導電層312b，也可以採用導電層313b上層疊有包含與導電層313a同樣的導電材料的導電層的三層結構。由此，可以抑制導電層313b的頂面的氧化並防止包含在導電層313b中的金屬元素飛散到其周囲，從而可以實現可靠性高的電晶體。
導電層304可以適當地使用可用於導電層313a或導電層313b的上述導電材料。特別是，較佳為使用包含銅的導電材料。
作為與半導體層308接觸的絕緣層306及絕緣層314較佳為使用包含氧化物的絕緣材料。此外，在絕緣層306及絕緣層314具有疊層結構時，作為與半導體層308接觸的層使用包含氧化物的絕緣材料。
此外，作為絕緣層306也可以使用氮化矽或氮化鋁等氮化絕緣膜。在使用不包含氧化物的絕緣材料時，較佳為對絕緣層306的上部進行添加氧的處理來形成包含氧的區域。作為添加氧的處理，例如有含氧氛圍下的加熱處理或電漿處理、離子摻雜處理等。
絕緣層316被用作保護電晶體300的保護層。絕緣層316可以使用氮化矽、氮氧化矽、氧化矽、氧氮化矽、氧化鋁、氮化鋁等無機絕緣材料。特別是，藉由作為絕緣層316使用氮化矽或氧化鋁等不容易使氧擴散的材料，可以防止氧因製程中的加熱等而從半導體層308或絕緣層314經過絕緣層316向外部脫離，所以是較佳的。
此外，作為絕緣層316也可以使用被用作平坦化膜的有機絕緣材料。或者，作為絕緣層316也可以使用包含無機絕緣材料的膜和包含有機絕緣材料的膜的疊層膜。
另外，也可以在半導體層308中形成有位於與導電層312a及導電層312b接觸的部分及其附近並被用作源極區域及汲極區域的一對低電阻區域。該區域是半導體層308的一部分，且其電阻比通道形成區域低。此外，低電阻區域也可以被稱為載子濃度高的區域或n型的區域等。另外，在半導體層308中，夾在一對低電阻區域之間並重疊於導電層304的區域被用作通道形成區域。
[結構例子1-2] 下面說明其一部分的結構與上述結構例子1-1不同的電晶體的結構例子。下面有時省略與上述結構例子1-1重複的部分的說明。
圖24A是電晶體300A的通道長度方向上的剖面圖，圖24B是通道寬度方向上的剖面圖。
電晶體300A與結構例子1-1的不同之處主要在於絕緣層314上包括導電層320這一點。
導電層320包括隔著絕緣層314重疊於半導體層308的區域。
在電晶體300A中，導電層304被用作第一閘極電極(也稱為底閘極電極)，導電層320被用作第二閘極電極(也稱為頂閘極電極)。此外，絕緣層314的一部分被用作第二閘極絕緣層。
此外，如圖24B所示，導電層320也可以藉由設置在絕緣層314以及絕緣層306中的開口部342電連接到導電層304。由此，可以對導電層320和導電層304供應同一電位，從而可以實現通態電流大的電晶體。
此外，如圖24B所示，較佳為在通道寬度方向上導電層304及導電層320延伸到半導體層308端部的外側。此時，如圖24B所示，由導電層304及導電層320覆蓋整個半導體層308的通道寬度方向。
藉由採用上述結構，可以利用由一對閘極電極產生的電場電圍繞半導體層308。此時，尤其較佳為對導電層304和導電層320供應同一電位。由此，可以有效地施加用來感生半導體層308中的通道的電場，而可以增大電晶體300A的通態電流。因此，可以實現電晶體300A的微型化。
此外，導電層304也可以不與導電層320連接。此時，可以對一對閘極電極中的一個供應恆定電位，對另一個供應用來驅動電晶體300A的信號。此時，可以藉由利用供應給一個閘極電極的電位控制用另一個閘極電極驅動電晶體300A時的臨界電壓。
或者，導電層320也可以與導電層312a和導電層312b中的任一個電連接。特別較佳的是，導電層312a和導電層312b中的被供應恆定電位的導電層(例如，源極電極)與導電層320電連接。
上面說明了結構例子1。
[結構例子2] 下面說明與上述結構例子1不同的電晶體的結構例子。
[結構例子2-1] 圖25A是電晶體350的俯視圖，圖25B相當於沿著圖25A所示的點劃線A3-A4切斷的剖面圖，圖25C相當於沿著圖25A的點劃線B3-B4切斷的剖面圖。點劃線A3-A4方向相當於通道長度方向，點劃線B3-B4方向相當於通道寬度方向。
電晶體350設置在基板352上，並包括絕緣層353、半導體層358、絕緣層360、金屬氧化物層364、導電層362、絕緣層368等。島狀的半導體層358設置在絕緣層353上。絕緣層360以接觸於絕緣層353的頂面、半導體層358的頂面及側面的方式設置。金屬氧化物層364及導電層362依次層疊地設置在絕緣層360上，並包括重疊於半導體層358的部分。絕緣層368以覆蓋絕緣層360的頂面、金屬氧化物層364的側面及導電層362的頂面的方式設置。
可以對半導體層358使用實施方式1所例示的金屬氧化物膜。
此外，如圖25A、圖25B所示，電晶體350也可以包括絕緣層368上的導電層370a及導電層370b。導電層370a及導電層370b被用作源極電極或汲極電極。導電層370a及導電層370b各藉由設置於絕緣層368及絕緣層360的開口部391a或開口部391b與低電阻區域358n電連接。
導電層362的一部分被用作閘極電極。絕緣層360的一部分被用作閘極絕緣層。電晶體350是半導體層358上設置有閘極電極的所謂的頂閘極型電晶體。
導電層362及金屬氧化物層364以其頂面形狀大致一致的方式被加工。
在本說明書等中，“頂面形狀大致一致”是指疊層中的每一個層的邊緣的至少一部分重疊。例如，還是指上層及下層的一部分或全部藉由同一的遮罩圖案被加工的情況。但是，實際上有邊緣不重疊的情況，例如，上層位於下層的內側或者上層位於下層的外側，這個情況也可以說“頂面形狀大致一致”。
位於絕緣層360與導電層362之間的金屬氧化物層364被用作防止絕緣層360所包含的氧擴散到導電層362一側的障壁膜。再者，金屬氧化物層364還被用作防止導電層362所包含的氫或水擴散到絕緣層360一側的障壁膜。金屬氧化物層364例如較佳為使用至少與絕緣層360相比不容易使氧及氫透過的材料。
借助於金屬氧化物層364，即使將如鋁或銅等容易抽吸氧的金屬材料用於導電層362，也可以防止氧從絕緣層360擴散到導電層362。此外，即使導電層362包含氫，也可以防止氫從導電層362藉由絕緣層360擴散到半導體層358。其結果是，可以使半導體層358的通道形成區域中的載子密度極低。
作為金屬氧化物層364，可以使用絕緣材料或導電材料。當金屬氧化物層364具有絕緣性時，該金屬氧化物層364被用作閘極絕緣層的一部分。另一方面，當金屬氧化物層364具有導電性時，該金屬氧化物層364被用作閘極電極的一部分。
作為金屬氧化物層364，較佳為使用其介電常數比氧化矽高的絕緣材料。尤其是，較佳為使用氧化鋁膜、氧化鉿膜或鋁酸鉿膜等，因為可以降低驅動電壓。
作為金屬氧化物層364，例如可以使用氧化銦、銦錫氧化物(ITO)或含有矽的銦錫氧化物(ITSO)等導電氧化物。尤其是，較佳為使用包含銦的導電氧化物，因為其導電性高。
此外，作為金屬氧化物層364，較佳為使用包含一個以上的與半導體層358相同的元素的氧化物材料。尤其是，較佳為使用可用於上述半導體層358的氧化物半導體材料。此時，藉由使用利用與半導體層358相同的濺射靶材而形成的金屬氧化物膜作為金屬氧化物層364，可以共用設備，所以這是較佳的。
此外，金屬氧化物層364較佳為利用濺射裝置形成。例如，在利用濺射裝置形成氧化物膜時，藉由在包含氧氣體的氛圍下形成該氧化物膜，可以適當地對絕緣層360或半導體層358中添加氧。
半導體層358包括與導電層362重疊的區域及夾著該區域的一對低電阻區域358n。半導體層358的與導電層362重疊的區域被用作電晶體350的通道形成區域。一對低電阻區域358n被用作電晶體350的源極區域或汲極區域。
此外，低電阻區域358n也可以說是與通道形成區域相比電阻更低的區域、載子濃度更高的區域、氧缺陷密度更高的區域、雜質濃度更高的區域或呈現n型的區域。
半導體層358的低電阻區域358n是包含雜質元素的區域。作為該雜質元素，例如，可以舉出氫、硼、碳、氮、氟、磷、硫、砷、鋁或稀有氣體等。作為稀有氣體的典型例子，也可以包含氦、氖、氬、氪及氙等。特別是，較佳為包含硼或磷。此外，也可以包含這些元素中的兩種以上。
可以以導電膜362為遮罩藉由絕緣層360對低電阻區域358n添加雜質。作為對低電阻區域358n添加雜質的處理，可以適當地採用電漿離子摻雜法或離子植入法。
低電阻區域358n較佳為包含雜質濃度為1×1019 atoms/cm3 以上且1×1023 atoms/cm3 以下，較佳為5×1019 atoms/cm3 以上且5×1022 atoms/cm3 以下，更佳為1×1020 atoms/cm3 以上且1×1022 atoms/cm3 以下的區域。
例如，可以利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)、X射線光電子能譜法(XPS：X-ray Photoelectron Spectroscopy)等分析法分析出低電阻區域358n所包含的雜質的濃度。在利用XPS分析的情況下，藉由組合來自表面一側或背面一側的離子濺射和XPS分析，可以得知深度方向上的濃度分佈。
此外，低電阻區域358n中的雜質元素較佳為在被氧化的狀態下存在。例如，作為雜質元素，較佳為使用硼、磷、鎂、鋁、矽等容易被氧化的元素。這樣的容易被氧化的元素可以在與半導體層358中的氧鍵合而被氧化了的狀態下穩定地存在，因此，該元素即使在後面的製程中被施加高溫(例如為400℃以上、600℃以上、800℃以上)也可以抑制脫離。此外，雜質元素奪取半導體層358中的氧，由此在低電阻區域358n中產生很多氧空位。該氧空位與膜中的氫鍵合而成為載子供應源，使得低電阻區域358n成為極低電阻狀態。
例如，在使用硼作為雜質元素的情況下，包含在低電阻區域358n中的硼以與氧鍵合的狀態存在。藉由在XPS分析中觀察到起因於B2 O3 鍵合的光譜峰可以確認這一點。此外，在XPS分析中，觀察不到起因於硼元素單獨存在的狀態的光譜峰或者其峰強度極小到埋在檢測下限的背景雜訊中的程度。
絕緣層360包括與半導體層358的通道形成區域接觸的區域，亦即，與導電層362重疊的區域。此外，絕緣層360包括與半導體層358的低電阻區域358n接觸且不與導電層362重疊的區域。
絕緣層360的與低電阻區域358n重疊的區域有時包含上述雜質元素。此時，與低電阻區域358n同樣地，絕緣層360中的雜質元素也較佳為在與氧鍵合的狀態下存在。這樣的容易被氧化的元素可以在與絕緣層360中的氧鍵合而被氧化了的狀態下穩定地存在，因此，該元素即使在後面的製程中被施加高溫也可以抑制脫離。尤其是，在絕緣層360中含有能夠藉由加熱脫離的氧(也稱為過量氧)的情況下，該過量氧與雜質元素鍵合而被穩定化，由此可以抑制氧從絕緣層360供應給低電阻區域358n。此外，由於包含被氧化的雜質元素的絕緣層360的一部分中不容易擴散氧，所以從絕緣層360的上方藉由該絕緣層360對低電阻區域358n供應氧，也可以防止低電阻區域358n的高電阻化。
絕緣層368被用作保護電晶體350的保護層。作為絕緣層368，例如可以使用氧化物或氮化物等無機絕緣材料。更明確而言，例如可以使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氮化鋁、氧化鉿、鋁酸鉿等無機絕緣材料。
[結構例子2-2] 圖26A是電晶體350A的俯視圖，圖26B是電晶體350A的通道長度方向的剖面圖，圖26C是電晶體350A的通道寬度方向的剖面圖。
電晶體350A與結構例子2-1所示的電晶體350的不同之處主要在於絕緣層360的結構及絕緣層366的存在。
絕緣層360以與導電層362及金屬氧化物層364的頂面形狀大致一致的方式被加工。絕緣層360例如可以藉由使用用來加工導電層362及金屬氧化物層364的光阻遮罩形成。
絕緣層366以與半導體層358的不由導電層362、金屬氧化物層364及絕緣層360覆蓋的頂面及側面接觸的方式設置。絕緣層366以覆蓋絕緣層353的頂面、絕緣層360的側面、金屬氧化物層364的側面及導電層362的頂面及側面的方式設置。
絕緣層366具有使低電阻區域358n低電阻化的功能。這樣的絕緣層366可以使用藉由形成絕緣層366時或形成之後進行加熱對低電阻區域358n中供應雜質的絕緣膜形成。或者，可以使用藉由在形成絕緣層366時或形成之後進行加熱，能夠在低電阻區域358n中產生氧空位的絕緣膜形成。
例如，作為絕緣層366，可以使用被用作對低電阻區域358n供應雜質的供應源的絕緣膜。此時，絕緣層366較佳為藉由加熱釋放氫的膜。當這樣的絕緣層366以與半導體層358接觸的方式形成，可以對低電阻區域358n供應氫等雜質，由此可以使低電阻區域358n低電阻化。
絕緣層366較佳為使用包含氫元素等雜質元素的沉積氣體形成的膜。此外，藉由增高絕緣層366的沉積溫度，可以有效地對半導體層358供應很多雜質元素。絕緣層366的沉積溫度例如可以為200℃以上且500℃以下，較佳為220℃以上且450℃以下，更佳為250℃以上且400℃以下。
當在進行加熱的同時在減壓下形成絕緣層366時，可以促進從半導體層358中的將成為低電阻區域358n的區域脫離氧。當對形成很多氧空位的半導體層358供應氫等雜質時，提高低電阻區域358n中的載子密度，可以進一步有效地使低電阻區域358n低電阻化。
作為絕緣層366，例如可以適當地使用氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氮氧化鋁等含氮化物的絕緣膜。尤其是，氮化矽具有對氫及氧的阻擋性，因此可以防止從外部向半導體層的氫的擴散及從半導體層向外部的氧的脫離的兩者，由此可以實現可靠性高的電晶體。
絕緣層366可以為具有吸收半導體層358中的氧且產生氧空位的功能的絕緣膜。尤其是，作為絕緣層366較佳為使用金屬氮化物。
此外，在使用金屬氮化物的情況下，較佳為使用鋁、鈦、鉭、鎢、鉻或釕的氮化物。例如，特別較佳為包含鋁或鈦。例如，關於利用使用鋁作為濺射靶材且使用包含氮的氣體作為沉積氣體的反應性濺射法形成的氮化鋁膜，藉由適當地控制相對於沉積氣體的總流量的氮氣的流量比，可以形成兼具極高絕緣性及對氫或氧的極高阻擋性的膜。因此，藉由與半導體層接觸地設置包含這樣的金屬氮化物的絕緣膜，不但可以實現半導體層的低電阻化而且還可以有效地防止氧從半導體層脫離或者氫擴散到半導體層。
在使用氮化鋁作為金屬氮化物的情況下，包含該氮化鋁的絕緣層的厚度較佳為5nm以上。就算是這麼薄的膜，也可以兼具對氫及氧的高阻擋性及使半導體層低電阻化的功能。此外，對該絕緣層的厚度沒有限制，但是考慮到生產率，較佳為500nm以下，更佳為200nm以下，進一步較佳為50nm以下。
在使用氮化鋁膜作為絕緣層366的情況下，較佳為使用其組成式滿足AlNx (x為大於0且2以下的實數，x較佳為大於0.5且1.5以下的實數)的膜。因此，可以形成具有高絕緣性及高熱傳導率的膜，由此可以提高在驅動電晶體350A時產生的熱的散熱性。
由於這樣的絕緣層366以與低電阻區域358n接觸的方式設置，因此絕緣層366吸收低電阻區域358n中的氧，可以在低電阻區域358n中產生氧空位。此外，當形成這樣的絕緣層366之後進行加熱處理時，可以在低電阻區域358n中形成更多的氧空位，可以進一步降低電阻。在作為絕緣層366使用包含金屬氧化物的膜的情況下，絕緣層366吸收半導體層358中的氧，由此有時在絕緣層366與低電阻區域358n之間形成包括包含在絕緣層366中的金屬元素(例如鋁)的氧化物的層。
這裡，在作為半導體層358使用含銦的金屬氧化物膜的情況下，有時在低電阻區域358n的絕緣層366一側的介面附近形成析出氧化銦的區域或銦濃度高的區域。由此，可以形成電阻極低的低電阻區域358n。這樣的區域例如有時可以藉由X射線光電子能譜(XPS：X-ray Photoelectron Spectroscopy)等分析法觀察。
[結構例子2-3] 圖27A示出電晶體350B的剖面圖。在圖27A中，在點劃線的左側示出通道長度方向的剖面，在點劃線的右側示出通道寬度方向的剖面。
電晶體350B與結構例子2-1的不同之處主要在於在基板352與絕緣層353之間包括導電層356。導電層356包括與半導體層358及導電層362重疊的區域。
在電晶體350B中，導電層362被用作第二閘極電極(也稱為頂閘極電極)，導電層356被用作第一閘極電極(也稱為底閘極電極)。此外，絕緣層360的一部分被用作第二閘極絕緣層，絕緣層353的一部分被用作第一閘極絕緣層。
半導體層358的與導電層362及導電層356中的至少一個重疊的部分被用作通道形成區域。下面，為了便於說明，有時將半導體層358的與導電層362重疊的部分稱為通道形成區域，但是實際上有時通道還形成在不與導電層362重疊而與導電層356重疊的部分(包括低電阻區域358n的部分)。
此外，如圖27A所示，導電層356可以藉由設置在金屬氧化物層364、絕緣層360以及絕緣層353中的開口部392電連接到導電層362。由此，可以對導電層356和導電層362供應同一電位。
導電層356也可以與導電層370a和導電層370b中的任一個電連接。
作為導電層356，可以使用與導電層362、導電層370a或導電層370b相同的材料。尤其是，當將包含銅的材料用於導電層356時，可以降低佈線電阻，所以是較佳的。
圖27A示出絕緣層353具有從導電層356一側依次層疊有絕緣層353a及絕緣層353b的疊層結構的情況。此時，作為位於導電層356一側的絕緣層353a較佳為使用不容易使包含在導電層356中的金屬元素擴散的絕緣膜。例如，較佳為使用氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉿膜等無機絕緣膜。此外，作為接觸於半導體層358的絕緣層353b較佳為使用包含氧的絕緣膜。例如，較佳為使用氧化矽膜或氧氮化矽膜等。
此外，如圖27A所示，較佳為在通道寬度方向上導電層362及導電層356突出到半導體層358端部的外側。此時，如圖27A所示，導電層362及導電層356隔著絕緣層360及絕緣層353覆蓋整個半導體層358的通道寬度方向。
藉由採用上述結構，可以利用由一對閘極電極產生的電場電圍繞半導體層358。此時，尤其較佳為對導電層356和導電層362供應同一電位。由此，可以有效地施加用來感生半導體層358中的通道的電場，而可以增大電晶體350B的通態電流。因此，可以實現電晶體350B的微型化。
此外，導電層362也可以不與導電層356連接。此時，可以對一對閘極電極中的一個供應恆定電位，對另一個供應用來驅動電晶體350B的信號。此時，可以藉由利用供應給一個閘極電極的電位控制用另一個閘極電極驅動電晶體350B時的臨界電壓。
[結構例子2-4] 圖27B示出電晶體350C的剖面圖。在圖27B中，在點劃線的左側顯示通道長度方向的剖面，在點劃線的右側顯示通道寬度方向的剖面。
電晶體350C是對結構例子2-2所示的電晶體350A設置結構例子2-3所示的被用作第二閘極電極的導電層356的例子。
藉由採用上述結構，可以實現通態電流大的電晶體。或者，可以提供能夠控制臨界電壓的電晶體。
本實施方式所示的結構例子及對應於這些例子的圖式等的至少一部分可以與其他結構例子或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式3 在本實施方式中說明可以使用包括本發明的一個實施方式的金屬氧化物膜的半導體裝置來製造的顯示裝置的結構例子。
圖28A是顯示裝置700的俯視示意圖。顯示裝置700包括具有撓性的基板762。基板762設置有顯示部702、一對電路部763、電路部764、佈線704、連接端子703a及連接端子703b。
電路部763及電路部764具有驅動顯示部702的功能。兩個電路部763以其間夾著顯示部702的方式設置。電路部764設置在顯示部702和佈線704之間。電路部763例如被用作閘極驅動器，電路部764例如被用作源極驅動器或其一部分。例如，電路部764也可以包括緩衝器電路或解多工器電路。
作為設置於顯示部702的顯示元件，例如可以使用液晶元件或發光元件等上述各種顯示元件。特別是，作為顯示元件較佳為使用有機EL元件。
在基板762的俯視形狀中，設置有佈線704、連接端子703a及連接端子703b的部分比其他部分突出。換言之，基板762的該部分的寬度比設置有顯示部702的部分的寬度小。
基板762的突出部在重疊於佈線704的區域中包括能夠彎曲的區域(彎曲部761a)。此外，基板762在設置有顯示部702的區域中包括能夠彎曲的一對區域(彎曲部761b)。如圖28A所示，基板762具有其一部分突出的形狀，從而彎曲部761a的彎曲方向和彎曲部761b的彎曲方向可以為彼此交叉的方向。
連接端子703a被用作連接有FPC(Flexible Printed Circuit)的端子，連接端子703b被用作連接有IC的端子。
圖28B、圖28C示出在彎曲部761a及彎曲部761b中使基板762向與顯示面相反一側彎曲的情況下的顯示裝置700的立體圖。圖28B是包括顯示面一側的立體圖，圖28C是包括與顯示面相反一側的立體圖。此外，圖28C顯示與連接端子703a連接的FPC706及與連接端子703b連接的IC707。
如圖28B所示，藉由使顯示部702的兩側彎曲，可以在將顯示裝置700安裝於電子裝置中時在電子裝置的兩側部設置彎曲的顯示部。由此，可以實現功能性高的電子裝置。
此外，如圖28B、圖28C所示，由於彎曲部761a因此可以使基板762的一部分向與顯示面相反一側折疊。明確而言，以佈線704朝向外側的方式使基板762的突出部折疊。由此，可以將連接端子703a及連接端子703b配置在與顯示面相反一側，而且可以將FPC706配置在與顯示面相反一側。因此，可以在將顯示裝置700安裝於電子裝置中時縮小非顯示部的面積。
此外，基板762設置有槽口部765。槽口部765例如是能夠配置電子裝置所包括的照相機的鏡頭、光學感測器等各種感測器、照明設備或設計等的部分。顯示部702的一部分具有槽口，從而可以實現設計性更高的電子裝置。此外，由此可以提高相對於外殼表面的螢幕的佔有率。
[剖面結構例子] 下面說明顯示裝置的剖面結構例子。
[結構例子1] 圖29示出顯示裝置700的剖面示意圖。圖29示出包括圖28A所示的顯示裝置700的顯示部702、電路部763、彎曲部761a及連接端子703a的剖面。顯示部702設置有電晶體750及電容器790。電路部763設置有電晶體752。
電晶體750及電晶體752是將氧化物半導體用於形成有通道的半導體層的電晶體。注意，不侷限於此，也可以使用將矽(非晶矽、多晶矽或單晶矽)或有機半導體用於半導體層的電晶體。
本實施方式使用的電晶體包括高度純化且氧空位的形成被抑制的氧化物半導體膜。該電晶體可以具有極小的關態電流。因此，使用了這樣的電晶體的像素可以延長影像信號等電信號的保持時間，可以延長影像信號等的寫入間隔。因此，可以降低更新工作的頻率，由此可以降低功耗。
此外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於顯示裝置，可以在同一基板上形成像素的切換電晶體及用於電路部的驅動電晶體。亦即，可以採用不採用由矽晶圓等形成的驅動電路的結構，由此可以減少顯示裝置的構件數。此外，藉由在像素部中也使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
電容器790包括藉由對與電晶體750所包括的第一閘極電極相同的膜進行加工形成的下部電極以及藉由對與半導體層相同的金屬氧化物膜進行加工形成的上部電極。上部電極與電晶體750的源極區域及汲極區域同樣地被低電阻化。此外，在下部電極與上部電極之間設置有用作電晶體750的第一閘極絕緣層的絕緣膜的一部分。也就是說，電容器790具有在一對電極間夾有用作電介質膜的絕緣膜的疊層結構。此外，上部電極電連接於藉由對與電晶體750的源極電極及汲極電極相同的膜進行加工形成的佈線。
此外，電晶體750、電晶體752及電容器790上設置有被用作平坦化膜的絕緣層770。
顯示部702所包括的電晶體750與電路部763所包括的電晶體752也可以使用不同結構的電晶體。例如，可以採用其中一方使用頂閘極型電晶體而另一方使用底閘極型電晶體的結構。注意，上述電路部764也與電路部763同樣。
另外，電晶體750及電晶體752的結構可以援用上述實施方式2。
連接端子703a包括佈線704的一部分。此外，如圖29所示，當連接端子703a具有層疊有多個導電膜的疊層結構時連接端子703a的導電性及機械強度得到提高，所以是較佳的。連接端子703a藉由連接層780與FPC706電連接。作為連接層780，例如可以使用各向異性導電材料等。
顯示裝置700包括各被用作支撐基板的基板762及基板740。作為基板762及基板740，例如可以使用玻璃基板或塑膠基板等具有撓性的基板。
電晶體750、電晶體752、電容器790等設置在絕緣層744上。基板762和絕緣層744由黏合層742貼合。
此外，顯示裝置700包括發光元件782、彩色層736、遮光層738等。
發光元件782包括導電層772、EL層786及導電層788。導電層772與電晶體750所包括的源極電極或汲極電極電連接。導電層772設置在絕緣層770上並被用作像素電極。此外，以覆蓋導電層772的端部的方式設置有絕緣層730，並且絕緣層730及導電層772上層疊地設置有EL層786及導電層788。
作為導電層772可以使用對可見光具有反射性的材料。例如，可以使用包含鋁、銀等的材料。此外，作為導電層788可以使用對可見光具有透光性的材料。例如，較佳為使用包含銦、鋅、錫等的氧化物材料。因此，發光元件782是向與被形成面的相反一側(基板740一側)發射光的頂部發射型發光元件。
EL層786包括有機化合物或量子點等無機化合物。EL層786包括在電流流過時呈現光的發光材料。
作為發光材料，可以使用螢光材料、磷光材料、熱活化延遲螢光(Thermally Activated Delayed Fluorescence：TADF)材料、無機化合物(量子點材料等)等。作為能夠用於量子點的材料，可以舉出膠狀量子點、合金型量子點、核殼(Core Shell)型量子點、核型量子點等。
遮光層738和彩色層736設置在絕緣層746的一個面上。彩色層736設置在重疊於發光元件782的位置上。遮光層738設置在顯示部702中的不重疊於發光元件782的區域中。此外，遮光層738還可以與電路部763等重疊地設置。
基板740由黏合層747貼合於絕緣層746的另一個面上。此外，基板740和基板762由密封層732彼此貼合。
在此，作為發光元件782所包括的EL層786使用呈現白色光的發光材料。發光元件782所發射的白色光被彩色層736著色而被發射到外部。EL層786跨著呈現不同顏色的像素地設置。藉由在顯示部702中以矩陣狀配置設置有使紅色(R)、綠色(G)和藍色(B)中的任一個透過的彩色層736的像素，顯示裝置700可以進行全彩色顯示。
此外，作為導電層788也可以使用具有透過性及反射性的導電膜。此時，可以在導電層772和導電層788之間實現微小共振器(微腔)結構來增強並發射特定波長的光。此外，此時也可以藉由在導電層772和導電層788之間配置用來調整光學距離的光學調整層並使不同顏色的像素中的該光學調整層的厚度不同，提高各像素所發射的光的色純度。
另外，在每個像素中將EL層786形成為島狀或在每個像素列中將EL層786形成為條狀時，亦即，藉由分別塗佈形成EL層786時，也可以不設置彩色層736或上述光學調整層。
在此，作為絕緣層744及絕緣層746，較佳為使用被用作透濕性低的障壁膜的無機絕緣膜。藉由在這樣絕緣層744和絕緣層746之間夾有發光元件782、電晶體750等來抑制它們的劣化，從而可以實現可靠性高的顯示裝置。
[結構例子2] 圖30示出其一部分與圖29的結構不同的顯示裝置700的剖面圖。此外，圖30顯示顯示裝置700的一部分在彎曲部761a彎曲而折疊到與顯示面相反一側的方式。
在圖30所示的顯示裝置700中，圖29所示的黏合層742和絕緣層744之間設置有樹脂層743。此外，包括保護層749代替基板740。
樹脂層743是包含聚醯亞胺樹脂、丙烯酸樹脂等的有機樹脂的層。絕緣層744包含氧化矽、氧氮化矽、氮化矽等的無機絕緣膜。樹脂層743與基板762藉由黏合層742貼合在一起。樹脂層743較佳為比基板762薄。
保護層749與密封層732貼合在一起。保護層749可以使用玻璃基板、樹脂薄膜等。此外，保護層749也可以使用偏光板(含圓偏光板)、散射板等光學構件、觸控感測器面板等輸入裝置或上述兩個以上的疊層結構。另外，保護層749也可以包括構成電子裝置的外殼的一部分(例如，成為螢幕的部分)的構件。
此外，發光元件782所包括的EL層786在絕緣層730及導電層772上以島狀設置。藉由以各子像素中的EL層786的發光色都不同的方式分開形成EL層786，可以在不使用彩色層736的情況下實現彩色顯示。
此外，覆蓋發光元件782設置有保護層741。保護層741可以防止水等雜質擴散到發光元件782中。保護層741具有從導電層788一側依次層疊有絕緣層741a、絕緣層741b及絕緣層741c的疊層結構。此時，作為絕緣層741a及絕緣層741c較佳為使用對水等雜質具有高阻擋性的無機絕緣膜，而作為絕緣層741b較佳為使用被用作平坦化膜的有機絕緣膜。此外，保護層741較佳為以延伸到電路部763等的方式設置。
另外，較佳為在密封層732的內側將覆蓋電晶體750及電晶體752等的有機絕緣膜形成為島狀。換言之，該有機絕緣膜的端部較佳為位於密封層732的內側或重疊於密封層732的端部的區域中。圖30示出絕緣層770、絕緣層730及絕緣層741b被加工為島狀的例子。例如，重疊有密封層732的部分中彼此接觸地設置有絕緣層741c和絕緣層741a。如此，藉由不使覆蓋電晶體750及電晶體752的有機絕緣膜的表面露出到密封層732的外側，可以適當地防止水或氫從外部經過該有機絕緣膜擴散到電晶體750及電晶體752。由此，電晶體的電特性的變動受到抑制，從而可以實現可靠性極高的顯示裝置。
此外，在圖30中，彎曲部761a包括不設置有基板762、黏合層742及絕緣層744等無機絕緣膜的部分。此外，在彎曲部761a中，包括有機材料的絕緣層770覆蓋佈線704以防止佈線704露出。在圖30所示的結構中，彎曲部761a具有層疊有樹脂層743、佈線704及絕緣層770的疊層結構。
藉由儘可能不在彎曲部761a中設置無機絕緣膜而僅層疊含有金屬或合金的導電層、含有有機材料的層，可以防止在使其彎曲時產生裂縫。此外，藉由不在彎曲部761a設置基板762，可以使顯示裝置700的一部分以極小的曲率半徑彎曲。
此外，在重疊於連接端子703a的區域中，樹脂層743隔著黏合層748貼合有支撐體720。作為支撐體720可以使用其剛性比基板762等高的材料。或者，支撐體720也可以是電子裝置的外殼的一部分或配置在電子裝置內部的構件的一部分。
另外，在圖30中，保護層741上設置有導電層761。導電層761也可以被用作佈線或電極。
此外，在與顯示裝置700重疊地設置有觸控感測器的情況下，導電層761可以被用作防止驅動像素時的電雜訊傳送到該觸控感測器的靜電遮蔽膜。此時，導電層761被供應指定的恆定電位，即可。
或者，導電層761例如可以被用作觸控感測器的電極。由此，可以使顯示裝置700用作觸控面板。例如，導電層761可以被用作靜電電容方式的觸控感測器的電極或佈線。此時，導電層761可以被用作連接有檢測電路的佈線或電極或者被輸入感測器信號的佈線或電極。如此，藉由在發光元件782上形成觸控感測器，可以縮減構件點數來縮減電子裝置等的製造成本。
導電層761較佳為設置在不重疊於發光元件782的部分。例如，導電層761可以設置在重疊於絕緣層730的位置上。由此，不需要作為導電層761使用導電性較低的透明導電膜，而可以使用導電性高的金屬或合金等，從而可以提高感測器的靈敏度。
注意，作為可以使用導電層761構成的觸控感測器的方式，不侷限於靜電電容式，可以利用電阻膜式、表面聲波式、紅外線式、光學式、壓敏式等各種方式。此外，可以組合使用上述方式中的兩個以上。
[結構例子3] 圖31示出作為顯示元件使用液晶元件的情況下的顯示裝置700a的剖面示意圖。圖31示出包括電路部763、顯示部702及連接端子703a的區域的剖面圖。
圖31所示的顯示裝置700a在基板701和基板705之間包括電晶體721、電晶體722、液晶元件710等。基板701和基板705由密封層732貼合。
在此示出作為電晶體721和電晶體722使用底閘極型電晶體的情況。
液晶元件710包括導電層711、液晶712及導電層713。導電層713設置在基板701上。導電層713上設置有一個以上的絕緣層，該絕緣層上設置有導電層711。此外，液晶712位於導電層711和基板705之間。導電層713與佈線723電連接，並被用作共用電極。導電層711與電晶體721電連接，並被用作像素電極。佈線723被供應共用電位。
圖31所示的液晶元件710是採用橫向電場方式(例如，FFS模式)的液晶元件。導電層711的俯視形狀是梳齒狀或具有狹縫的形狀。在液晶元件710中，由產生在導電層711和導電層713之間的電場控制液晶712的配向狀態。
此外，使用導電層711、導電層713和被夾在它們之間的一個以上的絕緣層的疊層結構形成有被用作儲存電容器的電容器790。因此，不需要另外設置電容器，從而可以提高開口率。
導電層711及導電層713可以使用對可見光具有透光性的材料或具有反射性的材料。作為透光性材料，例如，可以使用含有銦、鋅、錫等的氧化物材料。作為反射性材料，例如，可以使用含有鋁、銀等材料。
當作為導電層711和導電層713中的任一個或兩個使用反射性材料時，顯示裝置700a為反射型液晶顯示裝置。當作為導電層711和導電層713這兩個使用透光性材料時，顯示裝置700a為透射型液晶顯示裝置。當為反射型液晶顯示裝置的情況下，在觀看側設置偏光板。當為透射型液晶顯示裝置的情況下，以夾著液晶元件的方式設置一對偏光板。
圖31示出透射型液晶顯示裝置的例子。基板701的外側設置有偏光板755及光源757，並且基板705的外側設置有偏光板756。光源757被用作背光。
基板705的基板701一側的面設置有遮光層738及彩色層736。此外，覆蓋遮光層738及彩色層736地設置有被用作平坦化層的絕緣層734。絕緣層734的基板701一側的面設置有間隔物727。
液晶712位於覆蓋導電層711的配向膜725和覆蓋絕緣層734的配向膜726之間。另外，如果不需要則可以不設置配向膜725及配向膜726。
此外，雖然圖31未圖示，但是可以在基板705的外側適當地設置位相差薄膜、防反射薄膜等光學構件(光學薄膜)、保護薄膜、防汙薄膜等。作為防反射薄膜有AG(Anti Glare)薄膜、AR(Anti Reflection)薄膜等。
液晶712可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal)、高分子網路型液晶(PNLC：Polymer Network Liquid Crystal)、鐵電液晶、反鐵電液晶等。此外，在採用橫向電場方式的情況下，也可以使用不需要配向膜的呈現藍相的液晶。
此外，作為液晶元件的模式，可以採用TN (Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直配向)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、賓主模式等。
此外，液晶712可以採用使用高分子分散型液晶、高分子網路型液晶等的散亂型液晶。此時，可以採用不設置彩色層736進行黑白色顯示的結構，也可以採用使用彩色層736進行彩色顯示的結構。
此外，作為液晶元件的驅動方法，可以採用利用繼時加法混色法進行彩色顯示的分時顯示方式(也稱為場序列驅動方式)。在該情況下，可以採用不設置彩色層736的結構。當採用分時顯示方式的情況下，例如無需設置分別呈現R(紅色)、G(綠色)、B(藍色)的子像素，因此具有可以提高像素的開口率、清晰度等優點。
在圖31所示的顯示裝置700a中，不在被用作像素電極的導電層711及被用作共用電極的導電層713的被形成面一側設置被用作平坦化層的有機絕緣膜。另外，作為顯示裝置700a所包括的電晶體721等使用能夠使製程為較短的底閘極型電晶體。此外，無需增加特別的製程就可以藉由與電晶體及液晶元件等的製程共同的製程製造佈線704、連接端子703a等。藉由採用這樣的結構，可以減少製造成本並提高製造良率，從而可以廉價地提供可靠性高的顯示裝置。
本實施方式所示的結構例子及對應於這些例子的圖式等的至少一部分可以與其他結構例子或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4 在本實施方式中參照圖32A至圖32C對包括本發明的一個實施方式的半導體裝置的顯示裝置進行說明。
圖32A所示的顯示裝置包括像素部502、驅動電路部504、保護電路506及端子部507。注意，也可以採用不設置保護電路506的結構。
對像素部502或驅動電路部504所包括的電晶體可以使用本發明的一個實施方式的電晶體。此外，也可以對保護電路506使用本發明的一個實施方式的電晶體。
像素部502包括配置為X行Y列(X、Y為分別獨立的2以上的自然數)的多個像素電路501。各像素電路501都包括驅動顯示元件的電路。
驅動電路部504包括對閘極線GL_1至GL_X輸出掃描信號的閘極驅動器504a、對資料線DL_1至DL_Y供應資料信號的源極驅動器504b等的驅動電路。閘極驅動器504a採用至少包括移位暫存器的結構即可。此外，源極驅動器504b例如由多個類比開關等構成。此外，也可以由移位暫存器等構成源極驅動器504b。
端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及影像信號等的端子的部分。
保護電路506是在自身所連接的佈線被供應一定的範圍之外的電位時使該佈線與其他佈線之間處於導通狀態的電路。圖32A所示的保護電路506例如與閘極驅動器504a和像素電路501之間的佈線的閘極線GL、或者與源極驅動器504b和像素電路501之間的佈線的資料線DL等的各種佈線連接。另外，在圖32A中，為了區別保護電路506和像素電路501而對保護電路506附加陰影線。
此外，既可以採用閘極驅動器504a及源極驅動器504b各自設置在與像素部502相同的基板上的結構，又可以採用形成有閘極驅動電路或源極驅動電路的基板(例如，使用單晶半導體或多晶半導體形成的驅動電路板)以COG或TAB(Tape Automated Bonding：捲帶自動接合)安裝於基板的結構。
此外，圖32B及圖32C示出可用於像素電路501的像素電路的結構的一個例子。
圖32B所示的像素電路501包括液晶元件570、電晶體550及電容器560。此外，與像素電路501連接有資料線DL_n、閘極線GL_m及電位供應線VL等。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。此外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應不同的電位。
此外，圖32C所示的像素電路501包括電晶體552、554、電容器562以及發光元件572。此外，與像素電路501連接有資料線DL_n、閘極線GL_m、電位供應線VL_a及電位供應線VL_b等。
此外，電位供應線VL_a和電位供應線VL_b中的一個被施加高電源電位VDD，電位供應線VL_a和電位供應線VL_b中的另一個被施加低電源電位VSS。根據電晶體554的閘極被施加的電位，流過發光元件572中的電流被控制，從而來自發光元件572的發光亮度被控制。
本實施方式所示的結構例子及對應於這些例子的圖式等的至少一部分可以與其他結構例子或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式5 下面對備有用來校正像素所顯示的灰階的記憶體的像素電路以及具有該像素電路的顯示裝置進行說明。實施方式1中例示出的包含金屬氧化物膜的電晶體可以用於下文中例示出的像素電路所使用的電晶體。
[電路結構] 圖33A示出像素電路400的電路圖。像素電路400包括電晶體M1、電晶體M2、電容器C1及電路401。此外，像素電路400連接有佈線S1、佈線S2、佈線G1及佈線G2。
電晶體M1的閘極與佈線G1連接，源極和汲極中的一個與佈線S1連接，源極和汲極中的另一個與電容器C1的一個電極連接。電晶體M2的閘極與佈線G2連接，源極和汲極中的一個與佈線S2連接，源極和汲極中的另一個與電容器C1的另一個電極及電路401連接。
電路401至少包括一個顯示元件。顯示元件可以使用各種各樣的元件，典型地有有機EL元件或LED元件等發光元件、液晶元件或MEMS(Micro Electro Mechanical Systems)元件等。
將連接電晶體M1與電容器C1的節點記作節點N1，將連接電晶體M2與電路401的節點記作節點N2。
像素電路400藉由使電晶體M1變為關閉狀態可以保持節點N1的電位。此外，藉由使電晶體M2變為關閉狀態可以保持節點N2的電位。此外，藉由在電晶體M2處於關閉狀態的狀態下藉由電晶體M1對節點N1寫入規定的電位，由於藉由電容器C1的電容耦合，可以使節點N2的電位對應節點N1的電位變化而發生改變。
在此，作為電晶體M1、電晶體M2中的一者或兩者可以使用實施方式1中例示出的使用氧化物半導體的電晶體。由於該電晶體具有極小的關態電流，因此可以長時間地保持節點N1及節點N2的電位。此外，當各節點的電位保持期間較短時(明確而言，圖框頻率為30Hz以上時等)也可以採用使用了矽等半導體的電晶體。
[驅動方法例] 接著，參照圖33B對像素電路400的工作方法的一個例子進行說明。圖33B是像素電路400的工作的時序圖。注意，這裡為了便於說明，不考慮佈線電阻等各種電阻、電晶體或佈線等的寄生電容及電晶體的臨界電壓等的影響。
在圖33B所示的工作中，將1個圖框期間分為期間T1和期間T2。期間T1是對節點N2寫入電位的期間，期間T2是對節點N1寫入電位的期間。
[期間T1] 在期間T1，對佈線G1和佈線G2的兩者供應使電晶體變為導通狀態的電位。此外，對佈線S1提供為恆定電位的電位Vref ，對佈線S2提供第一資料電位Vw 。
節點N1藉由電晶體M1從佈線S1被供應電位Vref 。此外，節點N2藉由電晶體M2從佈線S2被供應第一資料電位Vw 。因此，電容器C1變為保持電位差Vw -Vref 的狀態。
[期間T2] 接著，在期間T2，佈線G1被供應使電晶體M1變為導通狀態的電位，佈線G2被供應使電晶體M2變為關閉狀態的電位，佈線S1被供應第二資料電位Vdata 。此外，可以對佈線S2提供預定的恆電位或使成為浮動狀態。
節點N1藉由電晶體M1從佈線S1被供應第二資料電位Vdata 。此時，由於藉由電容器C1的電容耦合，對應第二資料電位Vdata 節點N2的電位發生變化，其變化量為電位dV。也就是說，電路401被輸入將第一資料電位Vw 和電位dV加在一起的電位。注意，雖然圖33B示出電位dV為正的值，但是其也可以為負的值。也就是說，第二資料電位Vdata 也可以比電位Vref 低。
這裡，電位dV基本由電容器C1的電容值及電路401的電容值決定。當電容器C1的電容值充分大於電路401的電容值時，電位dV成為接近第二資料電位Vdata 的電位。
如上所述，由於像素電路400可以組合兩種資料信號生成供應給包括顯示元件的電路401的電位，所以可以在像素電路400內進行灰階校正。
此外，像素電路400可以生成超過可對佈線S1及佈線S2供應的最大電位的電位。例如，在使用發光元件的情況下，可以進行高動態範圍(HDR)顯示等。此外，在使用液晶元件的情況下，可以實現過驅動等。
[應用例] [使用液晶元件的例子] 圖33C所示的像素電路400LC包括電路401LC。電路401LC包括液晶元件LC及電容器C2。
液晶元件LC的一個電極與節點N2及電容器C2的一個電極連接，另一個電極與被供應電位Vcom2 的佈線連接。電容器C2的另一個電極與被供應電位Vcom1 的佈線連接。
電容器C2被用作儲存電容器。此外，當不需要時可以省略電容器C2。
由於像素電路400LC可以對液晶元件LC提供高電壓，所以例如可以藉由過驅動實現高速顯示，可以採用驅動電壓高的液晶材料等。此外，藉由對佈線S1或佈線S2提供校正信號，可以根據使用溫度或液晶元件LC的劣化狀態等進行灰階校正。
[使用發光元件的例子] 圖33D所示的像素電路400EL包括電路401EL。電路401EL包括發光元件EL、電晶體M3及電容器C2。
電晶體M3的閘極與節點N2及電容器C2中的一個電極連接，源極和汲極中的一個與被供應電位VH 的佈線連接，源極和汲極中的另一個與發光元件EL的一個電極連接。電容器C2的另一個電極與被供應電位Vcom 的佈線連接。發光元件EL的另一個電極與被供應電位VL 的佈線連接。
電晶體M3具有控制對發光元件EL供應的電流的功能。電容器C2被用作儲存電容器。不需要時也可以省略電容器C2。
此外，雖然這裡示出發光元件EL的陽極一側與電晶體M3連接的結構，但是也可以採用陰極一側與電晶體M3連接的結構。此時，可以適當地改變電位VH 與電位VL 的值。
像素電路400EL可以藉由對電晶體M3的閘極施加高電位使大電流流過發光元件EL，所以可以實現HDR顯示等。此外，藉由對佈線S1或佈線S2提供校正信號可以對電晶體M3及發光元件EL的電特性偏差進行校正。
此外，不侷限於圖33C及圖33D所示的電路，也可以採用另外附加電晶體或電容器等的結構。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式6 在本實施方式中，對可以使用本發明的一個實施方式製造的顯示模組進行說明。
圖34A所示的顯示模組6000在上蓋6001與下蓋6002之間包括與FPC6005連接的顯示裝置6006、框架6009、印刷電路板6010及電池6011。
例如，可以將使用本發明的一個實施方式製造的顯示裝置用作顯示裝置6006。藉由利用顯示裝置6006，可以實現功耗極低的顯示模組。
上蓋6001及下蓋6002可以根據顯示裝置6006的尺寸適當地改變其形狀或尺寸。
顯示裝置6006也可以具有作為觸控面板的功能。
框架6009具有保護顯示裝置6006的功能、遮斷因印刷電路板6010的工作而產生的電磁波的功能以及散熱板的功能等。
印刷電路板6010具有電源電路、用來輸出視訊信號及時脈信號的信號處理電路以及電池控制電路等。
圖34B是具備光學觸控感測器的顯示模組6000的剖面示意圖。
顯示模組6000包括設置在印刷電路板6010上的發光部6015及受光部6016。此外，由上蓋6001與下蓋6002圍繞的區域設置有一對導光部(導光部6017a、導光部6017b)。
顯示裝置6006隔著框架6009與印刷電路板6010及電池6011重疊地設置。顯示裝置6006及框架6009固定在導光部6017a、導光部6017b。
從發光部6015發射的光6018經過導光部6017a、顯示裝置6006的頂部及導光部6017b到達受光部6016。例如，當光6018被指頭或觸控筆等被檢測體阻擋時，可以檢測觸摸操作。
例如，多個發光部6015沿著顯示裝置6006的相鄰的兩個邊設置。多個受光部6016配置在與發光部6015對置的位置。由此，可以取得觸摸操作的位置的資訊。
作為發光部6015例如可以使用LED元件等光源，尤其是，較佳為使用發射紅外線的光源。作為受光部6016可以使用接收發光部6015所發射的光且將其轉換為電信號的光電元件。較佳為使用能夠接收紅外線的光電二極體。
藉由使用使光6018透過的導光部6017a及導光部6017b，可以將發光部6015及受光部6016配置在顯示裝置6006中的下側，可以抑制外光到達受光部6016而導致觸控感測器的錯誤工作。尤其較佳為使用吸收可見光且透過紅外線的樹脂，由此可以更有效地抑制觸控感測器的錯誤工作。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式7 在本實施方式中對能夠使用本發明的一個實施方式的顯示裝置的電子裝置的例子進行說明。
圖35A所示的電子裝置6500是可以被用作智慧手機的可攜式資訊終端設備。
電子裝置6500包括外殼6501、顯示部6502、電源按鈕6503、按鈕6504、揚聲器6505、麥克風6506、照相機6507及光源6508等。顯示部6502具有觸控面板功能。
顯示部6502可以使用本發明的一個實施方式的顯示裝置。
顯示部6502包括槽口部，並且以嵌入該槽口部的方式設置有照相機6507及光源6508。藉由採用這樣的結構，可以擴大顯示部6502在外殼6501中佔據的面積。
圖35B示出顯示部6502包括開口且該開口內部配置有照相機6507、圍繞照相機6507的環狀的光源6509的例子。此外，以嵌入顯示部6502的槽口部的方式設置有揚聲器6505。另外，也可以將顯示部6502用作對拍攝物件進行照明的光源。藉由採用這樣的結構，可以進一步擴大顯示部6502在外殼6501中佔據的面積。
圖35C是包括外殼6501的麥克風6506一側的端部的剖面示意圖。
外殼6501的顯示面一側設置有具有透光性的保護構件6510，被外殼6501及保護構件6510包圍的空間內設置有顯示面板6511、光學構件6512、觸控感測器面板6513、印刷電路板6517、電池6518等。
顯示面板6511、光學構件6512及觸控感測器面板6513藉由沒有圖示的黏合層固定到保護構件6510。
此外，在顯示部6502外側的區域中，顯示面板6511的一部分被折疊。此外，該被折疊的部分與FPC6515連接。FPC6515安裝有IC6516。此外，FPC6515與設置於印刷電路板6517的端子連接。
顯示面板6511可以使用本發明的一個實施方式的撓性顯示器面板。由此，可以實現極輕量的電子裝置。此外，由於顯示面板6511極薄，所以可以在抑制電子裝置的厚度的情況下搭載大容量的電池6518。此外，藉由折疊顯示面板6511的一部分以在像素部的背面設置與FPC6515的連接部，可以實現窄邊框的電子裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式8 在本實施方式中對包括使用本發明的一個實施方式製造的顯示裝置的電子裝置進行說明。
以下所例示的電子裝置是在顯示部中包括本發明的一個實施方式的顯示裝置的電子裝置，因此是可以實現高清晰的電子裝置。此外，可以同時實現高清晰及大螢幕的電子裝置。
在本發明的一個實施方式的電子裝置的顯示部上例如可以顯示具有全高清、4K2K、8K4K、16K8K或更高的解析度的影像。
作為電子裝置，例如除了電視機、膝上型個人電腦、顯示器裝置、數位看板、彈珠機、遊戲機等具有比較大的螢幕的電子裝置之外，還可以舉出數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置等。
使用了本發明的一個實施方式的電子裝置可以沿著房屋或樓的內壁或外壁、汽車等的內部裝飾或外部裝飾等的平面或曲面組裝。
圖36A是安裝有取景器8100的照相機8000的外觀圖。
照相機8000包括外殼8001、顯示部8002、操作按鈕8003、快門按鈕8004等。此外，照相機8000安裝有可裝卸的鏡頭8006。
在照相機8000中，鏡頭8006和外殼也可以被形成為一體。
照相機8000藉由按下快門按鈕8004或者觸摸用作觸控面板的顯示部8002，可以進行成像。
外殼8001包括具有電極的嵌入器，除了可以與取景器8100連接以外，還可以與閃光燈裝置等連接。
取景器8100包括外殼8101、顯示部8102以及按鈕8103等。
外殼8101藉由嵌合到照相機8000的嵌入器的嵌入器安裝到照相機8000。取景器8100可以將從照相機8000接收的影像等顯示到顯示部8102上。
按鈕8103被用作電源按鈕等。
本發明的一個實施方式的顯示裝置可以用於照相機8000的顯示部8002及取景器8100的顯示部8102。此外，也可以在照相機8000中內置有取景器。
圖36B是頭戴顯示器8200的外觀圖。
頭戴顯示器8200包括裝上部8201、透鏡8202、主體8203、顯示部8204以及電纜8205等。此外，在裝上部8201中內置有電池8206。
藉由電纜8205，將電力從電池8206供應到主體8203。主體8203具備無線接收器等，能夠將所接收的影像資訊等顯示到顯示部8204上。此外，主體8203具有照相機，由此可以利用使用者的眼球及眼瞼的動作作為輸入方法。
此外，也可以對裝上部8201的被使用者接觸的位置設置多個電極，以檢測出根據使用者的眼球的動作而流過電極的電流，由此實現識別使用者的視線的功能。此外，還可以具有根據流過該電極的電流監視使用者的脈搏的功能。裝上部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能或與使用者的頭部的動作同步地使顯示在顯示部8204上的影像變化的功能。
可以將本發明的一個實施方式的顯示裝置用於顯示部8204。
圖36C、圖36D、圖36E是頭戴顯示器8300的外觀圖。頭戴顯示器8300包括外殼8301、顯示部8302、帶狀固定工具8304以及一對透鏡8305。
使用者可以藉由透鏡8305看到顯示部8302上的顯示。較佳的是，彎曲配置顯示部8302。因為使用者可以感受高真實感。此外，藉由透鏡8305分別看到顯示在顯示部8302的不同區域上的影像，可以進行利用視差的三維顯示等。此外，本發明的一個實施方式不侷限於設置有一個顯示部8302的結構，也可以設置兩個顯示部8302以對使用者的一對眼睛分別配置兩個不同的顯示部。
可以將本發明的一個實施方式的顯示裝置用於顯示部8302。因為包括本發明的一個實施方式的半導體裝置的顯示裝置具有極高的解析度，所以即使如圖36E那樣地使用透鏡8305放大，也可以不使使用者看到像素而可以顯示現實感更高的影像。
圖37A至圖37G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有測定如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖37A至圖37G所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體(程式)控制處理的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料來處理的功能；等。注意，電子裝置的功能不侷限於上述功能，而可以具有各種功能。電子裝置可以包括多個顯示部。此外，也可以在該電子裝置中設置照相機等而使其具有如下功能：拍攝靜態影像或動態影像來將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於照相機的存儲介質)中的功能；將所拍攝的影像顯示在顯示部上的功能；等。
下面，詳細地說明圖37A至圖37G所示的電子裝置。
圖37A是示出電視機9100的立體圖。可以將例如是50英寸以上或100英寸以上的大型顯示部9001組裝到電視機9100。
圖37B是示出可攜式資訊終端9101的立體圖。可攜式資訊終端9101例如可以用作智慧手機。可攜式資訊終端9101也可以設置有揚聲器9003、連接端子9006、感測器9007等。此外，可攜式資訊終端9101可以將文字或影像資訊顯示在其多個面上。圖37B示出顯示三個圖示9050的例子。此外，也可以將由虛線矩形表示的資訊9051顯示在顯示部9001的另一個面上。作為資訊9051的一個例子，可以舉出提示收到電子郵件、SNS或電話等的資訊；電子郵件或SNS等的標題；發送者姓名；日期；時間；電池餘量；以及天線接收信號強度等。或者，可以在顯示有資訊9051的位置上顯示圖示9050等。
圖37C是示出可攜式資訊終端9102的立體圖。可攜式資訊終端9102具有將資訊顯示在顯示部9001的三個以上的面上的功能。在此，示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如，使用者也可以在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認顯示在能夠從可攜式資訊終端9102的上方觀察到的位置上的資訊9053。使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102，由此能夠判斷例如是否接電話。
圖37D是示出手錶型可攜式資訊終端9200的立體圖。可攜式資訊終端9200例如可以用作智慧手錶。此外，顯示部9001的顯示面被彎曲，能夠在所彎曲的顯示面上進行顯示。例如，藉由與可進行無線通訊的耳麥相互通訊，可攜式資訊終端9200可以進行免提通話。此外，可攜式資訊終端9200包括連接端子9006，可以與其他資訊終端進行資料的交換或者進行充電。此外，充電工作也可以利用無線供電進行。
圖37E、圖37F、圖37G是示出能夠折疊的可攜式資訊終端9201的立體圖。此外，圖37E是可攜式資訊終端9201為展開狀態的立體圖，圖37G是可攜式資訊終端9201為折疊狀態的立體圖，並且圖37F是可攜式資訊終端9201為從圖37E和圖37G中的一個狀態變為另一個狀態的中途的狀態的立體圖。可攜式資訊終端9201在折疊狀態下可攜性好，在展開狀態下因為具有無縫拼接的較大的顯示區域而其顯示的一覽性優異。可攜式資訊終端9201所包括的顯示部9001由鉸鏈9055所連接的三個外殼9000來支撐。例如，可以以1mm以上且150mm以下的曲率半徑使顯示部9001彎曲。
圖38A示出電視機的一個例子。電視機7100的顯示部7500被組裝在外殼7101中。在此示出利用支架7103支撐外殼7101的結構。
可以藉由利用外殼7101所具備的操作開關或另外提供的遙控器7111進行圖38A所示的電視機7100的操作。此外，也可以將觸控面板用於顯示部7500，藉由用手指等觸摸顯示部7500可以進行電視機7100的操作。此外，遙控器7111也可以除了具備操作按鈕以外還具備顯示部。
此外，電視機7100也可以具備電視廣播的接收機或用來連接到通訊網路的通訊設備。
圖38B示出膝上型個人電腦7200。膝上型個人電腦7200包括外殼7211、鍵盤7212、指向裝置7213、外部連接埠7214等。在外殼7211中組裝有顯示部7500。
圖38C及圖38D示出數位看板(Digital Signage)的一個例子。
圖38C所示的數位看板7300包括外殼7301、顯示部7500及揚聲器7303等。此外，還可以包括LED燈、操作鍵(包括電源開關或操作開關)、連接端子、各種感測器以及麥克風等。
此外，圖38D示出設置於圓柱狀柱子7401上的數位看板7400。數位看板7400包括沿著柱子7401的曲面設置的顯示部7500。
顯示部7500越大，一次能夠提供的資訊量越多，並且容易吸引人的注意，由此例如可以提高廣告宣傳效果。
較佳為將觸控面板用於顯示部7500，使得使用者能夠操作。由此，不僅可以用於廣告，還可以用於提供路線資訊或交通資訊、商用設施的指南等使用者需要的資訊。
如圖38C、圖38D所示，數位看板7300或數位看板7400較佳為藉由無線通訊可以與使用者所攜帶的智慧手機等資訊終端設備7311聯動。例如，顯示在顯示部7500上的廣告的資訊可以顯示在資訊終端設備7311的螢幕，並且藉由操作資訊終端設備7311，可以切換顯示部7500的顯示。
此外，可以在數位看板7300或數位看板7400上以資訊終端設備7311為操作單元(控制器)執行遊戲。由此，不特定多個使用者可以同時參加遊戲，享受遊戲的樂趣。
本發明的一個實施方式的顯示裝置可以用於圖38A至圖38D所示的顯示部7500。
雖然本實施方式的電子裝置採用具有顯示部的結構，但是本發明的一個實施方式也可以用於不具有顯示部的電子裝置。 實施例1
在本實施例中說明製造本發明的一個實施方式的金屬氧化物膜的電晶體並對其電特性進行評價的結果。
[樣本的製造] 關於所製造的電晶體的結構可以參照實施方式2的結構例子2-3及圖27A所例示的電晶體350B。
首先，利用濺射法在玻璃基板上形成厚度約為100nm的鎢膜，對其進行加工得到第一閘極電極。接著，作為第一閘極絕緣層，藉由電漿CVD法形成層疊有氮化矽膜和氧氮化矽膜的厚度約為300nm的疊層膜。
接著，在第一閘極絕緣層上形成厚度約為30nm的金屬氧化物膜，且對該金屬氧化物膜進行加工來得到半導體層。該金屬氧化物膜藉由使用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1[原子個數比]的金屬氧化物靶材的濺射法形成。作為沉積氣體使用氬氣體和氧氣體的混合氣體。這裡，製造金屬氧化物膜的沉積條件不同的四個樣本(Sample B1至樣本Sample B4)。
Sample B1的金屬氧化物膜以相對於沉積氣體的總流量的氧氣體流量的比例(氧流量比)為10%的條件形成。此外，沉積在不對基板進行加熱的情況下進行。
Sample B2的金屬氧化物膜以氧流量比為30%的條件形成。此外，沉積在不對基板進行加熱的情況下進行。
Sample B3的金屬氧化物膜以氧流量比為40%的條件形成。此外，沉積在不對基板進行加熱的情況下進行。
Sample B4的金屬氧化物膜以氧流量比為50%的條件形成。此外，沉積在不對基板進行加熱的情況下進行。
Sample B1至Sample B4的金屬氧化物膜分別以相同於上述實施方式1所示的sample A1至sample A4的金屬氧化物膜的條件形成。
在形成半導體層之後，在氮氣體氛圍下以350℃進行1小時的加熱處理，然後在氮氣體和氧氣體的混合氛圍下以350℃進行1小時的加熱處理。
接著，作為第二閘極絕緣層，藉由電漿CVD法形成厚度約為150nm的氧氮化矽膜。
接著，在第二閘極絕緣層上藉由濺射法形成厚度約為20nm的金屬氧化物膜。該金屬氧化物膜在含氧的氛圍下使用金屬氧化物靶材形成，金屬氧化物靶材的金屬元素的原子個數比為In：Ga：Zn=4：2：4.1。然後，在含氮的氛圍下以350℃進行1小時的加熱處理。
接著，在金屬氧化物膜上藉由濺射法形成厚度約為100nm的鉬膜。然後，藉由蝕刻去除鉬膜和金屬氧化物膜的一部分得到第二閘極電極及金屬氧化物層。
接著，以第二閘極電極為遮罩進行作為雜質元素的硼的添加處理。雜質的添加使用電漿離子摻雜裝置。作為用來供應硼的氣體使用B2 H6 氣體。
接著，作為覆蓋電晶體的保護絕緣層，利用電漿CVD法形成厚度約為300nm的氧氮化矽膜。然後，對保護絕緣層及第二閘極絕緣層部分地進行蝕刻來形成開口，藉由濺射法形成鉬膜，然後對其進行加工得到源極電極及汲極電極。然後，作為平坦化層形成厚度約為1.5μm的丙烯酸樹脂膜，在氮氛圍下以250℃進行1小時的加熱處理。
藉由上述製程，得到包括形成在玻璃基板上的電晶體的Sample B1至Sample B4。
[電晶體的Id-Vg特性] 接著，對上述製造的電晶體的Id-Vg特性進行測定。
電晶體的Id-Vg特性在如下條件下進行測定。施加到閘極電極(第一閘極電極及第二閘極電極)的電壓(以下也稱為閘極電壓(Vg))以從-15V到+20V每隔0.25V的方式變化。此外，將施加到源極電極的電壓(也稱為源極電壓(Vs))設定為0V，將施加到汲極電極的電壓(也稱為汲極電壓(Vd))設定為0.1V和10V。
所測定的各電晶體為具有2μm的設計通道長度、3μm的設計通道寬度的電晶體。
圖39A至圖39D示出Sample B1至Sample B4的Id-Vg特性。在各圖式中，橫軸表示閘極電壓(Vg)，縱軸表示汲極電流(Id)。此外，在各圖式中，由虛線表示根據汲極電壓(Vd)為10V時的Id-Vg特性算出的場效移動率(μFE)。
如圖39A至圖39D所示，確認到任何樣本都具有良好的電特性。由此可知，即使金屬氧化物膜的沉積條件(尤其是氧流量比)不均勻，給使用本發明的一個實施方式的金屬氧化物膜的電晶體的電特性帶來的影響也輕微，從而可以確認到大量生產性優良。
[可靠性的評價] 接著，對上述Sample B1至Sample B4的可靠性進行評價。作為可靠性的評價，進行閘極偏置壓力測試(GBT測試)。在GBT測試中，將形成有電晶體的基板保持為60℃，對電晶體的源極和汲極施加0V的電壓，對閘極施加20V或-20V的電壓，並保持該狀態1小時。在此，尤其示出PBTS測試及NBTIS測試的結果。另外，在NBTIS的光照射中使用約3400lx的白色LED光。此外，所測定的各電晶體為具有2μm的設計通道長度、3μm的設計通道寬度的電晶體。
圖40示出Sample B1至Sample B4的PBTS測試及NBTIS測試前後的臨界電壓的變動量(∆Vth)。此外，作為一個例子，圖41A至圖41D示出Sample B1及Sample B4的GBT測試前後的Id-Vg特性的推移。圖41A示出Sample B1的PBTS測試結果，圖41B示出Sample B4的PBTS測試，圖41C示出Sample B1的NBTIS測試結果，圖41D示出Sample B4的NBTIS測試的結果。
由圖40及圖41A至圖41D所示可以確認到：任何樣本都是臨界電壓變動小且可靠性高的電晶體。
由上述結果可以確認到：本發明的一個實施方式的金屬氧化物膜的電晶體即使其通道長度短也具有良好的電晶體特性，並具有高可靠性。 實施例2
在本實施例中說明本發明的一個實施方式的金屬氧化物膜的組成的調查結果。
[樣本的製造] 在本實施例中使用的樣本是在玻璃基板上藉由濺射法形成金屬氧化物膜而得的樣本。在金屬氧化物膜的形成時使用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1[原子個數比]的金屬氧化物靶材。作為沉積氣體使用氬氣體和氧氣體的混合氣體。此外，金屬氧化物膜的沉積在不對基板進行加熱的情況下進行。在此，製造金屬氧化物膜的沉積條件彼此不同的三個樣本(Sample C1至Sample C3)。
Sample C1的金屬氧化物膜以相對於沉積氣體的總流量的氧氣體流量的比例(氧流量比)為10%的條件形成。Sample C2的金屬氧化物膜以氧流量比為30%的條件形成。Sample C3的金屬氧化物膜以氧流量比為50%的條件形成。
[HAADF-STEM觀察及EDX分析] 對所製造的3個樣本進行利用高角度環形暗場-掃描穿透式電子顯微法(HAADF-STEM：High-Angle Annular Dark Field Scanning Transmission Electron Microscopy)的觀察和利用能量色散型X射線分析法(EDX：Energy Dispersive X-ray Spectroscopy)的組成分析。
圖42示出各樣本的HAADF-STEM影像及In、Ga及Zn的EDX面分析影像(EDX-mapping)。在各樣本中，HAADF-STEM影像和EDX面分析影像是同一區域的觀察結果。
在HAADF-STEM影像中得到與原子序數的平方成比例的對比度，由此可知在越明亮的區域中存在越重的原子。此外，在EDX面分析影像中，明亮色的區域對應於分析對象的元素多的區域，而黑暗色的區域對應於分析對象的元素少的區域。
如圖42的EDX面分析影像所示，在Sample C1、Sample C2及Sample C3中都確認到濃淡。由此可確認到In、Ga及Zn在幾奈米的範圍中不均勻地存在。
[組成的定量分析] 接著，在各樣本中，對上述In的EDX面分析影像中的明亮色的區域(In-rich區域)和黑暗色的區域(In-poor區域)以及Ga的EDX面分析影像中的明亮色的區域(Ga-rich區域)和黑暗色的區域(Ga-poor區域)中的In、Ga及Zn進行定量分析。對各五個地點進行定量分析。
圖43A至圖43D示出Sample C1的定量分析結果。圖43A示出In-rich區域的分析結果，圖43B示出In-poor區域的分析結果，圖43C示出Ga-rich區域的分析結果，圖43D示出Ga-poor區域的分析結果。在各圖式中，橫軸表示In、Ga及Zn的組成的總和為100%時的各元素的比例，且由橫條圖示出五個測定地點的分析結果。
在著眼於圖43B及圖43C時，可知所檢測出的Ga比In多，且存在Ga的比例比靶材組成(In：Ga：Zn=4：2：4.1)多的區域。另外，在圖43B的In-poor區域檢測出In，這可認為是因為測定樣本的厚度約為30nm，且檢測出在縱深方向上存在的In。
此外，在著眼於圖43A及圖43D時，其中有Ga的組成極小或檢測不到Ga的地點。在檢測不到Ga的區域中可能存在像氧化銦或銦鋅氧化物那樣的狀態。
由上述結果還可確認到實際上形成的金屬氧化物膜不是反映靶材組成的均勻的膜，而是分佈有其組成不同的區域的膜。
注意，在此只示出Sample C1的結果，Sample C2及Sample C3具有同樣傾向。
[利用直方圖的解析] 接著，對圖42所示的各EDX面分析影像整體進行定量分析，並利用直方圖對所得到的In、Ga及Zn的各組成進行解析。
圖44A、圖44B及圖44C分別示出Sample C1、Sample C2及Sample C3的直方圖。在各圖式中，橫軸表示組成，縱軸表示頻率。此外，為明確地表示各要素，在各圖式中的峰的頂點附近記載元素名稱。
如圖44A至圖44C所示，可確認到在任何樣本的組成分佈中沒有大的差異。此外，還可確認到在任何樣本中存在檢測不到Ga的區域(Ga的組成為0的區域)。由此可知，在以不同的氧流量比形成的結晶性不同的多個金屬氧化物膜中，其組成分佈沒有大的差異。
由上述結果可確認到，本發明的一個實施方式的金屬氧化物膜不是均勻的膜，而是不均勻地分佈有構成金屬氧化物膜的金屬元素的膜，且該膜如複合材料那樣被觀察。
10:基板 11:金屬氧化物膜 12a,12b:區域 20:直接斑點 20a,20b,20c,20d:電子繞射圖案 21:第一斑點 22:第二斑點 30,30a,30b,30c,30r:直方圖 31:第一區域 32:第二區域 41,42:峰 300,300A:電晶體 302:基板 304:導電層 306:絕緣層 308:半導體層 312a,312b,313a,313b:導電層 314,316:絕緣層 320:導電層 342:開口部 350,350A,350B,350C:電晶體 352:基板 353,353a,353b:絕緣層 356:導電層 358:半導體層 358n:低電阻區域 360:絕緣層 362:導電層 364:金屬氧化物層 366,368:絕緣層 370a,370b:導電層 391a,391b,392:開口部
在圖式中： [圖1A]是金屬氧化物膜的示意圖，[圖1B、圖1C]是電子繞射圖案的示意圖，[圖1D、圖1E]是直方圖的示意圖； [圖2A至圖2C]是直方圖的示意圖； [圖3A、圖3B]是電子繞射圖案的示意圖； [圖4A]是電子繞射圖案，[圖4B]是晶格表面間隔的直方圖； [圖5A]是電子繞射圖案，[圖5B]是晶格表面間隔的直方圖； [圖6A]是電子繞射圖案，[圖6B]是晶格表面間隔的直方圖； [圖7A]是電子繞射圖案，[圖7B]是晶格表面間隔的直方圖； [圖8A]是電子繞射圖案，[圖8B]是晶格表面間隔的直方圖； [圖9A]是電子繞射圖案，[圖9B]是晶格表面間隔的直方圖； [圖10]是示出電子繞射峰的頻率的比的圖； [圖11A]是示出每一個圖框的晶格表面間隔的變化的圖，[圖11B]是示出每一個圖框的斑點的角度的變化的圖； [圖12A]是示出每一個圖框的晶格表面間隔的變化的圖，[圖12B]是示出每一個圖框的斑點的角度的變化的圖； [圖13A、圖13B、圖13C]是XRD光譜； [圖14A、圖14B、圖14C]是XRD光譜； [圖15A、圖15B、圖15C]是XRD光譜； [圖16A、圖16B、圖16C]是XRD光譜； [圖17]是示出X射線繞射峰的頂點的角度的圖； [圖18A至圖18E]是示出計算模型的圖； [圖19A至圖19E]是示出計算模型的圖； [圖20A]是示出溫度和平均能量的關係的圖，[圖20B]是示出溫度和平均能量的差異的關係的圖； [圖21]是說明缺陷的生成能量的圖； [圖22A]是說明IGZO的晶體結構的分類的圖，[圖22B]是說明石英玻璃的XRD光譜的圖，[圖22C]是說明結晶性IGZO的XRD光譜的圖，[圖22D]是說明結晶性IGZO的奈米束電子繞射圖案的圖； [圖23A]是半導體裝置的俯視圖，[圖23B、圖23C]是半導體裝置的剖面圖； [圖24A、圖24B]是半導體裝置的剖面圖； [圖25A]是半導體裝置的俯視圖，[圖25B、圖25C]是半導體裝置的剖面圖； [圖26A]是半導體裝置的俯視圖，[圖26B、圖26C]是半導體裝置的剖面圖； [圖27A、圖27B]是半導體裝置的剖面圖； [圖28A至圖28C]是示出顯示裝置的結構例子的圖； [圖29]是示出顯示裝置的剖面結構例子的圖； [圖30]是示出顯示裝置的剖面結構例子的圖； [圖31]是示出顯示裝置的剖面結構例子的圖； [圖32A]是顯示裝置的方塊圖，[圖32B、圖32C]是顯示裝置的電路圖； [圖33A、圖33C、圖33D]是顯示裝置的電路圖，[圖33B]是時序圖； [圖34A、圖34B]是顯示模組的結構例子； [圖35A至圖35C]是示出電子裝置的結構例子的圖； [圖36A至圖36E]是示出電子裝置的結構例子的圖； [圖37A至圖37G]是示出電子裝置的結構例子的圖； [圖38A至圖38D]是示出電子裝置的結構例子的圖； [圖39A至圖39D]是示出電晶體的Id-Vg特性的圖； [圖40]是示出電晶體的可靠性評價結果的圖； [圖41A至圖41D]是示出電晶體的Id-Vg特性的圖； [圖42]是HAADEF-STEM影像及EDX面分析影像； [圖43A至圖43D]是金屬氧化物膜的組成的定量分析結果； [圖44A至圖44C]是金屬氧化物膜的組成的直方圖。

Claims (6)

  1. 一種金屬氧化物膜， 包含銦、M(M是鋁、鎵、釔或錫)及鋅， 其中，根據從垂直於該金屬氧化物膜的膜面的方向照射電子束的電子繞射被決定的面間隔d的分佈中，金屬氧化物膜具有第一峰及第二峰， 該第一峰的頂點位於0.25nm以上且0.30nm以下的範圍內， 該第二峰的頂點位於0.15nm以上且0.20nm以下的範圍內， 該面間隔d的分佈是利用該金屬氧化物膜的多個區域中的多個電子繞射圖案而得到的， 並且，該電子繞射藉由使用電子束徑為0.3nm以上且10nm以下的電子束進行。
  2. 根據請求項1之金屬氧化物膜， 其中該第一峰的頂點比該第二峰的頂點高。
  3. 根據請求項1之金屬氧化物膜， 其中該第一峰的頂點比該第二峰的頂點低。
  4. 一種半導體裝置，包括； 半導體層； 閘極電極；以及 閘極絕緣層， 其中，該半導體層包括請求項1至3中任一項之金屬氧化物膜。
  5. 一種金屬氧化物膜的評價方法，包括如下步驟： 藉由從垂直於金屬氧化物膜的膜面的方向到該金屬氧化物膜中的多個區域中照射電子束徑為0.3nm以上且10nm以下的電子束得到多個電子繞射圖案； 算出該多個電子繞射圖案中觀察到的多個斑點的面間隔d；以及 根據該面間隔d的頻率分佈的形狀對該金屬氧化物膜的結晶性進行評價。
  6. 一種金屬氧化物膜的評價方法，包括如下步驟： 藉由從垂直於金屬氧化物膜的膜面的方向到該金屬氧化物膜中的多個區域中照射電子束徑為0.3nm以上且10nm以下的電子束得到多個電子繞射圖案； 算出該多個電子繞射圖案中觀察到的多個斑點的從標準線的角度θ；以及 根據該角度θ的分佈的形狀對該金屬氧化物膜的結晶性進行評價。
TW109104004A 2019-02-22 2020-02-10 金屬氧化物膜、半導體裝置及金屬氧化物膜的評價方法 TW202104086A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2019030643 2019-02-22
JP2019-030643 2019-02-22
JP2019042866 2019-03-08
JP2019-042866 2019-03-08
JP2019076585 2019-04-12
JP2019-076585 2019-04-12

Publications (1)

Publication Number Publication Date
TW202104086A true TW202104086A (zh) 2021-02-01

Family

ID=72144853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109104004A TW202104086A (zh) 2019-02-22 2020-02-10 金屬氧化物膜、半導體裝置及金屬氧化物膜的評價方法

Country Status (5)

Country Link
US (1) US20220127713A1 (zh)
KR (1) KR20210130172A (zh)
CN (1) CN113423857A (zh)
TW (1) TW202104086A (zh)
WO (1) WO2020170065A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI643969B (zh) * 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
WO2016139560A1 (en) * 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN108473334B (zh) * 2015-12-29 2021-03-12 株式会社半导体能源研究所 金属氧化物膜以及半导体装置
US10096720B2 (en) * 2016-03-25 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Also Published As

Publication number Publication date
US20220127713A1 (en) 2022-04-28
CN113423857A (zh) 2021-09-21
KR20210130172A (ko) 2021-10-29
WO2020170065A1 (ja) 2020-08-27
JPWO2020170065A1 (zh) 2020-08-27

Similar Documents

Publication Publication Date Title
JP2022062025A (ja) 半導体装置
JP2020057797A (ja) 半導体装置の作製方法
JP6656451B2 (ja) 複合酸化物半導体、半導体装置及び表示装置
JP7462391B2 (ja) 半導体装置
JP7344707B2 (ja) 半導体装置の作製方法
WO2020089726A1 (ja) 半導体装置
JP2021166313A (ja) トランジスタ
JP2023106446A (ja) 半導体装置
JP7462087B2 (ja) 半導体装置
CN112997235B (zh) 显示装置及显示装置的制造方法
JP2023166508A (ja) 半導体装置の作製方法
JP2024037777A (ja) 半導体装置の作製方法
TW202104086A (zh) 金屬氧化物膜、半導體裝置及金屬氧化物膜的評價方法
WO2020170068A1 (ja) 金属酸化物、および金属酸化物を有するトランジスタ
KR20210010333A (ko) 반도체 장치
JPWO2020074993A1 (ja) 半導体装置
WO2022185143A1 (ja) 半導体装置、表示装置、及び電子機器
JP7475282B2 (ja) 半導体装置
JP7275112B2 (ja) 半導体装置
JP2024056861A (ja) 表示装置
JPWO2020012276A1 (ja) 半導体装置