JP7462391B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7462391B2
JP7462391B2 JP2019142884A JP2019142884A JP7462391B2 JP 7462391 B2 JP7462391 B2 JP 7462391B2 JP 2019142884 A JP2019142884 A JP 2019142884A JP 2019142884 A JP2019142884 A JP 2019142884A JP 7462391 B2 JP7462391 B2 JP 7462391B2
Authority
JP
Japan
Prior art keywords
layer
film
semiconductor layer
metal oxide
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019142884A
Other languages
English (en)
Other versions
JP2020167362A5 (ja
JP2020167362A (ja
Inventor
純一 肥塚
健一 岡崎
泰靖 保坂
俊光 生内
安孝 中澤
清治 保本
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020167362A publication Critical patent/JP2020167362A/ja
Publication of JP2020167362A5 publication Critical patent/JP2020167362A5/ja
Application granted granted Critical
Publication of JP7462391B2 publication Critical patent/JP7462391B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H05B33/28—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode of translucent electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の一態様は、半導体装置、及びその作製方法に関する。本発明の一態様は、表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている。
半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能なため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を設けた高性能の表示装置を実現できる。
特開２０１４－７３９９号公報
本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。本発明の一態様は、電気特性の安定した半導体装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、第１の絶縁層、第２の絶縁層、半導体層、及び第１の導電層を有する半導体装置である。第１の絶縁層上に、半導体層、第２の絶縁層、及び第１の導電層が、この順で積層されている。第２の絶縁層は、第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜が、この順で積層された積層構造を有し、且つ、第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜は、それぞれ酸化物を含む。第１の絶縁膜は、半導体層と接する部分を有する。半導体層は、インジウムと、酸素と、を含む。
また、上記において、半導体層は、ガリウムを含まないことが好ましい。
また、上記において、半導体層は、亜鉛を含むことが好ましい。
また、本発明の他の一態様は、第１の絶縁層、第２の絶縁層、半導体層、及び第１の導電層を有する半導体装置である。第１の絶縁層上に、半導体層、第２の絶縁層、及び第１の導電層が、この順で積層されている。第２の絶縁層は、第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜が、この順で積層された積層構造を有し、且つ、第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜は、それぞれ酸化物を含む。第１の絶縁膜は、半導体層と接する部分を有する。半導体層は、インジウムと、ガリウムと、酸素と、を含み、且つ、インジウムの含有率が、ガリウムの含有率よりも高い領域を有する。
また、上記において、半導体層は、亜鉛を含むことが好ましい。このとき、半導体層は、亜鉛の含有率が、ガリウムの含有率よりも高い領域を有することが好ましい。
また、本発明の他の一態様は、第１の絶縁層、第２の絶縁層、第１の半導体層、第２の半導体層、及び第１の導電層を有する半導体装置である。第１の絶縁層上に、第２の半導体層、第１の半導体層、第２の絶縁層、及び第１の導電層が、この順で積層されている。第２の絶縁層は、第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜が、この順で積層された積層構造を有し、且つ、第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜は、それぞれ酸化物を含む。第１の絶縁膜は、第１の半導体層と接する部分を有する。第１の半導体層は、インジウムと、酸素と、を含み、第２の半導体層は、インジウムと、亜鉛と、ガリウムと、酸素と、を含む。また第１の半導体層は、第２の半導体層と比較して、インジウムの含有率が高い領域を有する。
また、上記において、第１の半導体層は、亜鉛と、ガリウムと、を有することが好ましい。また、第１の半導体層は、ガリウムの含有率がインジウムの含有率よりも低く、且つ、亜鉛の含有率がガリウムの含有率よりも高い領域を有することが好ましい。また、第１の半導体層は、亜鉛の含有率が第２の半導体層と等しい領域、または亜鉛の含有率が第２の半導体層よりも高い領域を有することが好ましい。
また、上記において、第２の絶縁層と、第１の導電層との間に、金属酸化物層を有することが好ましい。このとき、金属酸化物層は、アルミニウム、ハフニウム、インジウム、ガリウム、及び亜鉛から選ばれる一以上の元素を含むことが好ましい。また特に、金属酸化物層は、インジウムを含むことが好ましく、さらに金属酸化物層と第１の半導体層とは、インジウムの含有率が概略等しいことが好ましい。
また、上記において、第１の絶縁膜は、第２の絶縁膜よりも成膜速度の低い条件で形成された膜であることが好ましい。
また、上記において、第２の導電層と、第１の絶縁層に代えて第３の絶縁層と、を有することが好ましい。このとき、第２の導電層は、第３の絶縁層を介して第１の半導体層と重なる領域を有し、第３の絶縁層は、第４の絶縁膜、第５の絶縁膜、第６の絶縁膜、及び第７の絶縁膜がこの順に積層された積層構造を有することが好ましい。また、第７の絶縁膜は、酸素を含み、第４の絶縁膜、第５の絶縁膜、及び第６の絶縁膜は、それぞれ窒素を含むことが好ましい。
また、上記において、第７の絶縁膜は、酸化シリコンを含み、第４の絶縁膜、第５の絶縁膜、及び第６の絶縁膜は、それぞれ窒化シリコンを含むことが好ましい。
本発明の一態様によれば、電気特性の良好な半導体装置を提供できる。または、信頼性の高い半導体装置を提供できる。または、電気特性の安定した半導体装置を提供できる。または、信頼性の高い表示装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１（Ａ）及び図１（Ｂ）は、トランジスタの構成例を示す図である。 図２（Ａ）及び図２（Ｂ）は、トランジスタの構成例を示す図である。 図３（Ａ）乃至図３（Ｃ）は、トランジスタの構成例を示す図である。 図４（Ａ）乃至図４（Ｃ）は、トランジスタの構成例を示す図である。 図５（Ａ）乃至図５（Ｃ）は、トランジスタの構成例を示す図である。 図６（Ａ）乃至図６（Ｃ）は、トランジスタの構成例を示す図である。 図７（Ａ）乃至図７（Ｄ）は、トランジスタの構成例を示す図である。 図８（Ａ）乃至図８（Ｄ）は、トランジスタの構成例を示す図である。 図９（Ａ）乃至図９（Ｅ）は、トランジスタの作製方法を説明する図である。 図１０（Ａ）乃至図１０（Ｄ）は、トランジスタの作製方法を説明する図である。 図１１（Ａ）及び図１１（Ｂ）は、トランジスタの作製方法を説明する図である。 図１２（Ａ）乃至図１２（Ｄ）は、トランジスタの作製方法を説明する図である。 図１３（Ａ）乃至図１３（Ｃ）は、表示装置の上面図である。 図１４は、表示装置の断面図である。 図１５は、表示装置の断面図である。 図１６は、表示装置の断面図である。 図１７は、表示装置の断面図である。 図１８（Ａ）は、表示装置のブロック図である。図１８（Ｂ）及び図１８（Ｃ）は、表示装置の回路図である。 図１９（Ａ）、図１９（Ｃ）、及び図１９（Ｄ）は、表示装置の回路図である。図１９（Ｂ）は、タイミングチャートである。 図２０（Ａ）及び図２０（Ｂ）は、表示モジュールの構成例を示す図である。 図２１（Ａ）及び図２１（Ｂ）は、電子機器の構成例を示す図である。 図２２（Ａ）乃至図２２（Ｅ）は、電子機器の構成例を示す図である。 図２３（Ａ）乃至図２３（Ｇ）は、電子機器の構成例を示す図である。 図２４（Ａ）乃至図２４（Ｄ）は、電子機器の構成例を示す図である。 図２５（Ａ）乃至図２５（Ｄ）は、トランジスタのＩｄ－Ｖｇ特性を示す図である。図２５（Ｅ）は、トランジスタの信頼性試験結果を示す図である。 図２６（Ａ）は、トランジスタのＩｄ－Ｖｇ特性を示す図である。図２６（Ｂ）は、トランジスタの信頼性試験結果を示す図である。 図２７は、ＴＤＳ分析結果を示す図である。 図２８（Ａ）及び図２８（Ｂ）は、ＴＤＳ分析結果を示す図である。 図２９（Ａ）乃至図２９（Ｃ）は、ＥＳＲ測定結果を示す図である。 図３０（Ａ）は、トランジスタのＩｄ－Ｖｇ特性を示す図である。図３０（Ｂ）は、トランジスタの信頼性試験結果を示す図である。 図３１（Ａ）は、トランジスタのＩｄ－Ｖｇ特性を示す図である。図３１（Ｂ）は、トランジスタの信頼性試験結果を示す図である。 図３２（Ａ）は、トランジスタのＩｄ－Ｖｇ特性を示す図である。図３２（Ｂ）は、トランジスタの信頼性試験結果を示す図である。 図３３（Ａ）は、スプリット構造の概念図である。図３３（Ｂ）は、スプリット構造を有する酸化物半導体の状態密度を示す図である。 図３４（Ａ）は、Ｇａ－Ｏ構造の概念図である。図３４（Ｂ）は、Ｇａ－Ｏ構造を有する酸化物半導体の状態密度を示す図である。 図３５（Ａ）及び図３５（Ｂ）は、反応経路におけるエネルギー変化を示す図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。
また、本明細書等にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成要素同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタが有するソースとドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、トランジスタのチャネル長方向とは、ソース領域とドレイン領域との間を最短距離で結ぶ直線に平行な方向のうちの１つをいう。すなわち、チャネル長方向は、トランジスタがオン状態のときに半導体層を流れる電流の方向のうちの１つに相当する。また、チャネル幅方向とは、当該チャネル長方向に直交する方向をいう。なお、トランジスタの構造や形状によっては、チャネル長方向及びチャネル幅方向は１つに定まらない場合がある。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等によりＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
タッチパネルは、例えばタッチセンサ付き表示パネル（または表示装置）、タッチセンサ機能付き表示パネル（または表示装置）とも呼ぶことができる。タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。
また、本明細書等では、タッチパネルの基板に、コネクターやＩＣが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置、およびその作製方法について説明する。特に本実施の形態では、半導体装置の一例として、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタについて説明する。
［構成例１］
〔構成例１－１〕
図１（Ａ）に、トランジスタ１０のチャネル長方向の断面概略図を示している。
トランジスタ１０は、絶縁層１０３と、半導体層１０８と、絶縁層１１０と、金属酸化物層１１４と、導電層１１２を有する。絶縁層１１０は、ゲート絶縁層として機能する。導電層１１２は、ゲート電極として機能する。
導電層１１２として、金属または合金を含む導電膜を用いると、電気抵抗が抑制できるため好ましい。なお、導電層１１２に酸化物を含む導電膜を用いてもよい。
金属酸化物層１１４は、絶縁層１１０中に酸素を供給する機能を有する。また、導電層１１２として酸化されやすい金属または合金を含む導電膜を用いた場合には、金属酸化物層１１４は、絶縁層１１０中の酸素により導電層１１２が酸化されることを防ぐバリア層として機能させることもできる。なお、金属酸化物層１１４を導電層１１２の形成前に除去することで、導電層１１２と絶縁層１１０とが接する構成としてもよい。
絶縁層１０３は、酸化物を含む絶縁膜により形成されていることが好ましい。特に半導体層１０８と接する部分には、酸化物膜を用いることが好ましい。
半導体層１０８は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含む。半導体層１０８は、少なくともインジウムと酸素とを含むことが好ましい。半導体層１０８がインジウムの酸化物を含むことで、キャリア移動度を高めることができる。例えばアモルファスシリコンを用いた場合よりも大きな電流を流すことのできるトランジスタを実現できる。
半導体層１０８の、導電層１１２と重なる領域が、チャネル形成領域として機能する。また半導体層１０８は、チャネル形成領域を挟んで、一対の低抵抗領域１０８ｎを有することが好ましい。低抵抗領域１０８ｎは、チャネル形成領域よりもキャリア濃度の高い領域であり、ソース領域、及びドレイン領域として機能する。
低抵抗領域１０８ｎは、チャネル形成領域よりも、低抵抗な領域、キャリア濃度の高い領域、酸素欠損量の多い領域、水素濃度の高い領域、または、不純物濃度の高い領域とも言うことができる。
絶縁層１１０は、絶縁層１０３側から絶縁膜１１０ａ、絶縁膜１１０ｂ、及び絶縁膜１１０ｃがこの順に積層された積層構造を有する。絶縁膜１１０ａは、半導体層１０８のチャネル形成領域と接する領域を有する。絶縁膜１１０ｃは、金属酸化物層１１４と接する領域を有する。絶縁膜１１０ｂは、絶縁膜１１０ａと絶縁膜１１０ｃの間に位置する。
絶縁膜１１０ａ、絶縁膜１１０ｂ、及び絶縁膜１１０ｃは、それぞれ酸化物を含む絶縁膜であることが好ましい。このとき、絶縁膜１１０ａ、絶縁膜１１０ｂ及び絶縁膜１１０ｃは、それぞれ同じ成膜装置で連続して成膜されることが好ましい。
絶縁膜１１０ａ、絶縁膜１１０ｂ、及び絶縁膜１１０ｃとしては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。
半導体層１０８と接する絶縁層１１０は、酸化物絶縁膜の積層構造を有することが好ましい。また絶縁層１１０は、化学量論的組成よりも過剰に酸素を含有する領域を有することがより好ましい。別言すると、絶縁層１１０は、酸素を放出することが可能な絶縁膜を有する。例えば、酸素雰囲気下にて絶縁層１１０を形成すること、成膜後の絶縁層１１０に対して酸素雰囲気下での熱処理、プラズマ処理等を行うこと、または、絶縁層１１０上に酸素雰囲気下で酸化物膜を成膜することなどにより、絶縁層１１０中に酸素を供給することもできる。
絶縁膜１１０ａ、絶縁膜１１０ｂ及び絶縁膜１１０ｃは、例えば、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。また、ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法や、熱ＣＶＤ法などがある。
特に、絶縁膜１１０ａ、絶縁膜１１０ｂ及び絶縁膜１１０ｃは、プラズマＣＶＤ法により形成することが好ましい。
絶縁膜１１０ａは、半導体層１０８上に成膜されるため、出来るだけ半導体層１０８にダメージを与えない条件で成膜された膜であることが好ましい。例えば、成膜速度（成膜レートともいう）が十分に低い条件で成膜することができる。
例えば、絶縁膜１１０ａとして、プラズマＣＶＤ法により酸化窒化シリコン膜を形成する場合、低電力の条件で形成することにより、半導体層１０８に与えるダメージを極めて小さくすることができる。
酸化窒化シリコン膜の成膜に用いる成膜ガスには、例えばシラン、ジシランなどのシリコンを含む堆積性ガスと、酸素、オゾン、一酸化二窒素、二酸化窒素などの酸化性ガスと、を含む原料ガスを用いることができる。また原料ガスに加えて、アルゴン、ヘリウム、または窒素などの希釈ガスを含んでもよい。
例えば、成膜ガスの全流量に対する堆積性ガスの流量の割合（以下、単に流量比ともいう）を小さくすることで、成膜速度を低くでき、緻密で欠陥の少ない膜を成膜することができる。
絶縁膜１１０ｂは、絶縁膜１１０ａよりも成膜速度の高い条件で成膜された膜であることが好ましい。これにより、生産性を向上させることができる。
例えば絶縁膜１１０ｂは、絶縁膜１１０ａよりも堆積性ガスの流量比を増やした条件とすることで、成膜速度を高めた条件で成膜することができる。
絶縁膜１１０ｃは、その表面の欠陥が低減され、水などの大気中に含まれる不純物が吸着しにくい、極めて緻密な膜であることが好ましい。例えば、絶縁膜１１０ａと同様に、成膜速度が十分に低い条件で成膜することができる。
また、絶縁膜１１０ｃは絶縁膜１１０ｂ上に成膜するため、絶縁膜１１０ａと比較して絶縁膜１１０ｃの成膜時に半導体層１０８へ与える影響は小さい。そのため、絶縁膜１１０ｃは、絶縁膜１１０ａよりも高い電力の条件で成膜することができる。堆積性ガスの流量比を減らし、比較的高い電力で成膜することで、緻密で表面の欠陥が低減された膜とすることができる。
すなわち、成膜速度が、絶縁膜１１０ｂが最も高く、絶縁膜１１０ａ、絶縁膜１１０ｃの順で低くなるような条件で成膜された積層膜を、絶縁層１１０に用いることができる。また、絶縁層１１０は、ウェットエッチングまたはドライエッチングにおける同一条件下でのエッチング速度が、絶縁膜１１０ｂが最も高く、絶縁膜１１０ａ、絶縁膜１１０ｃの順で低くなる。
また、絶縁膜１１０ｂは、絶縁膜１１０ａ及び絶縁膜１１０ｃよりも厚く形成することが好ましい。成膜速度の最も早い絶縁膜１１０ｂを厚く形成することで、絶縁層１１０の成膜工程に係る時間を短縮することができる。
ここで、絶縁膜１１０ａと絶縁膜１１０ｂの境界、及び絶縁膜１１０ｂと絶縁膜１１０ｃの境界は不明瞭である場合があるため、図１（Ａ）等では、これらの境界を破線で明示している。なお、絶縁膜１１０ａと絶縁膜１１０ｂは、膜密度が異なるため、絶縁層１１０の断面における透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像などにおいて、これらの境界をコントラストの違いとして観察することができる場合がある。同様に、絶縁膜１１０ｂと絶縁膜１１０ｃの境界もコントラストの違いとして観察することができる場合がある。
ここで、半導体層１０８の組成について説明する。半導体層１０８は、少なくともインジウムと酸素を含む金属酸化物を含むことが好ましい。また、半導体層１０８は、これらに加えて亜鉛を含んでいてもよい。また、半導体層１０８は、ガリウムを含んでいてもよい。
半導体層１０８としては、代表的には、酸化インジウム、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物）、インジウムガリウム亜鉛酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物、ＩＧＺＯとも表記する）などを用いることができる。また、インジウムスズ酸化物（Ｉｎ－Ｓｎ酸化物）、またはシリコンを含むインジウムスズ酸化物などを用いることもできる。なお半導体層１０８に用いることのできる材料の詳細については、後述する。
ここで、半導体層１０８の組成は、トランジスタ１０の電気的特性や、信頼性に大きく影響する。例えば、半導体層１０８中のインジウムの含有量を多くすることで、キャリア移動度が向上し、電界効果移動度の高いトランジスタを実現することができる。
ここで、トランジスタの信頼性を評価する指標の１つとして、ゲートに電界を印加した状態で保持する、ゲートバイアスストレス試験（ＧＢＴ：Ｇａｔｅ Ｂｉａｓ Ｓｔｒｅｓｓ Ｔｅｓｔ）がある。その中でも、ソース電位及びドレイン電位に対して、ゲートに正の電位を与えた状態で、高温下で保持する試験をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験、ゲートに負の電位を与えた状態で、高温下で保持する試験をＮＢＴＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験と呼ぶ。また、白色ＬＥＤ光などの光を照射した状態で行うＰＢＴＳ試験及びＮＢＴＳ試験を、それぞれＰＢＴＩＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ）試験、ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ）試験と呼ぶ。
特に、酸化物半導体を用いたｎ型のトランジスタにおいては、トランジスタをオン状態（電流を流す状態）とする際にゲートに正の電位が与えられるため、ＰＢＴＳ試験でのしきい値電圧の変動量が、トランジスタの信頼性の指標として着目すべき重要な項目の１つとなる。
ここで、半導体層１０８の組成として、ガリウムを含まない、またはガリウムの含有率の低い金属酸化物膜を用いることで、ＰＢＴＳ試験でのしきい値電圧の変動量を小さくすることができる。また、ガリウムを含む場合には、半導体層１０８の組成として、インジウムの含有量よりも、ガリウムの含有量を小さくすることが好ましい。これにより、信頼性の高いトランジスタを実現することができる。
ＰＢＴＳ試験でのしきい値電圧の変動の１つの要因として、半導体層とゲート絶縁層の界面、または界面近傍における欠陥準位が挙げられる。欠陥準位密度が大きいほど、ＰＢＴＳ試験での劣化が顕著になる。半導体層の、ゲート絶縁層と接する部分におけるガリウムの含有量を小さくすることで、当該欠陥準位の生成を抑制することができる。
ガリウムを含まない、またはガリウムの含有量を小さくすることでＰＢＴＳ劣化を抑制できる理由としては、例えば以下のようなことが考えられる。半導体層１０８に含まれるガリウムは、他の金属元素（例えばインジウムや亜鉛）と比較して、酸素を誘引しやすい性質を有する。そのため、ガリウムを多く含む金属酸化物膜と、酸化物を含む絶縁層１１０との界面において、ガリウムが絶縁層１１０中の余剰酸素と結合することで、キャリア（ここでは電子）トラップサイトを生じさせやすくなることが推察される。そのため、ゲートに正の電位を与えた際に、半導体層とゲート絶縁層との界面にキャリアがトラップされることで、しきい値電圧が変動することが考えられる。
より具体的には、半導体層１０８にＩｎ－Ｇａ－Ｚｎ酸化物を用いた場合、Ｉｎの原子数比が、Ｇａの原子数比よりも高い金属酸化物膜を、半導体層１０８に適用することができる。また、Ｚｎの原子数比が、Ｇａの原子数比よりも高い金属酸化物膜を用いることが、より好ましい。言い換えると、金属元素の原子数比が、Ｉｎ＞Ｇａ、且つＺｎ＞Ｇａを満たす金属酸化物膜を、半導体層１０８に適用することが好ましい。
例えば、半導体層１０８として、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８、Ｉｎ：Ｇａ：Ｚｎ＝６：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：２：５、またはこれらの近傍である、金属酸化物膜を用いることができる。
半導体層１０８として、インジウム及びガリウムを含む金属酸化物膜を用いた場合、金属酸化物に含まれる金属元素の原子数に対する、ガリウムの原子数の割合（原子数比）を、０より大きく５０％未満、好ましくは０．０５％以上３０％以下、より好ましくは０．１％以上１５％以下、より好ましくは０．１％以上５％以下とすることができる。なお、半導体層１０８にガリウムを含有させることで、酸素欠損が生じにくくなるといった効果を奏する。
また、半導体層１０８に、ガリウムを含まない金属酸化物膜を適用してもよい。例えば、Ｉｎ－Ｚｎ酸化物を半導体層１０８に適用することができる。このとき、金属酸化物膜に含まれる金属元素の原子数に対するＩｎの原子数比を高くすることで、トランジスタの電界効果移動度を高めることができる。一方、金属酸化物に含まれる金属元素の原子数に対するＺｎの原子数比を高くすることで、結晶性の高い金属酸化物膜となるため、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。また、半導体層１０８には、酸化インジウムなどの、ガリウム及び亜鉛を含まない金属酸化物膜を適用してもよい。ガリウムを全く含まない金属酸化物膜を用いることで、特にＰＢＴＳ試験におけるしきい値電圧の変動を極めて小さなものとすることができる。
本発明の一態様のトランジスタ１０は、半導体層１０８にガリウムの含有量の小さい金属酸化物膜、またはガリウムを含有しない金属酸化物膜を適用し、さらに、半導体層１０８の上面に接する絶縁膜１１０ａとして、半導体層１０８に与えるダメージが低減された成膜方法で形成した膜が用いられている。そのため、半導体層１０８と絶縁層１１０の界面における欠陥準位密度が低減され、高い信頼性を有するトランジスタ１０とすることができる。
なお、ここでは代表的にガリウムについて説明したが、ガリウムに代えて元素Ｍ（Ｍは、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）を用いた場合にも適用できる。特に、Ｍは、ガリウム、アルミニウム、イットリウム、またはスズから選ばれた一種または複数種とすることが好ましい。
特に、半導体層１０８には、Ｉｎの原子数比が元素Ｍの原子数比よりも高い金属酸化物膜を適用することが好ましい。また、Ｚｎの原子数比が元素Ｍの原子数比よりも高い金属酸化物膜を適用することが好ましい。
半導体層１０８には、結晶性を有する金属酸化物膜を用いることが好ましい。例えば、後述するＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造、多結晶構造、微結晶構造等を有する金属酸化物膜を用いることができる。結晶性を有する金属酸化物膜を半導体層１０８に用いることにより、半導体層１０８中の欠陥準位密度を低減でき、信頼性の高い半導体装置を実現できる。
半導体層１０８として、結晶性が高いほど、膜中の欠陥準位密度を低減できる。一方、結晶性の低い金属酸化物膜を用いることで、大きな電流を流すことのできるトランジスタを実現することができる。
金属酸化物膜をスパッタリング法により成膜する場合、成膜時の基板温度（ステージ温度）が高いほど、結晶性の高い金属酸化物膜を成膜することができる。また、成膜時に用いる成膜ガス全体に対する酸素ガスの流量の割合（酸素流量比ともいう）が高いほど、結晶性の高い金属酸化物膜を成膜することができる。
〔構成例１－２〕
図１（Ｂ）は、トランジスタ１０Ａの断面概略図である。トランジスタ１０Ａは、上記トランジスタ１０と比較して、半導体層１０８の構成が異なる点で、主に相違している。
トランジスタ１０Ａが有する半導体層１０８は、絶縁層１０３側から、半導体層１０８ａと、半導体層１０８ｂとが積層された積層構造を有する。半導体層１０８ａと半導体層１０８ｂとは、それぞれ金属酸化物膜を用いることが好ましい。
なお、ここでは簡単のために、半導体層１０８ａが有する低抵抗領域と、半導体層１０８ｂが有する低抵抗領域とを、まとめて低抵抗領域１０８ｎとし、同じハッチングパターンを付して明示している。実際には、半導体層１０８ａと半導体層１０８ｂとで組成が異なるため、低抵抗領域１０８ｎの電気抵抗率、キャリア濃度、酸素欠損量、水素濃度、または不純物濃度等が異なる場合がある。
半導体層１０８ｂは、半導体層１０８ａの上面、及び絶縁膜１１０ａの下面とそれぞれ接する。半導体層１０８ｂには、上記構成例１－１で例示した、半導体層１０８に用いることのできる金属酸化物膜を適用することができる。
一方、半導体層１０８ａは、半導体層１０８ｂよりもガリウムの原子数比の高い金属酸化物膜を用いることができる。
ガリウムはインジウムと比較して酸素との結合力が強いため、ガリウムの原子数比の高い金属酸化物膜を半導体層１０８ａに用いることで、酸素欠損が形成されにくくなる。半導体層１０８ａ中に酸素欠損が多く存在すると、トランジスタの電気特性や信頼性の低下に繋がる。したがって、半導体層１０８ａとして、半導体層１０８ｂよりもガリウムの原子数比の高い金属酸化物膜を用いることで、電気特性が良好で、且つ信頼性の高いトランジスタ１０Ａを実現できる。
より具体的には、半導体層１０８ａとして、インジウム、ガリウム、及び亜鉛を含む金属酸化物膜であって、ガリウムの原子数比が、半導体層１０８ｂよりも高く、且つ、インジウムの原子数比が、半導体層１０８ｂよりも低い領域を有する、金属酸化物膜を好適に用いることができる。言い換えると、半導体層１０８ｂとしては、半導体層１０８ａと比較して、インジウムの原子数比が高く、且つ、ガリウムの原子数比が低い領域を有する、金属酸化物膜を用いることができる。
また、半導体層１０８ａとして、亜鉛の原子数比が半導体層１０８ｂと等しい領域、または亜鉛の原子数比が半導体層１０８ｂよりも低い領域を有する、金属酸化物膜を用いることが好ましい。
半導体層１０８ａとしては、例えば、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、またはこれらの近傍である、金属酸化物膜を用いることができる。
代表的には、半導体層１０８ａに、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍の金属酸化物膜を用い、半導体層１０８ｂに、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６、またはこれらの近傍の金属酸化物膜を用いることが好ましい。
また、半導体層１０８ａに、酸素欠損が生じにくい金属酸化物膜を適用することで、上述したＮＢＴＩＳ試験における劣化を低減することができる。
図１（Ｂ）に示すトランジスタ１０Ａは、絶縁層１０３側に位置する半導体層１０８ａにガリウムの含有率が比較的大きな金属酸化物膜を用いることにより、半導体層１０８中の酸素欠損が低減される。さらに絶縁層１１０側に位置する半導体層１０８ｂに、ガリウムの含有率の低い、またはガリウムを含まない金属酸化物膜を用いることで、半導体層１０８と絶縁層１１０との界面欠陥密度が低減される。したがって、トランジスタ１０Ａは、極めて高い電気特性と、極めて高い信頼性とが両立したトランジスタである。
ここで、半導体層１０８ｂを、半導体層１０８ａよりも薄く形成することが好ましい。半導体層１０８ｂが、例えば０．５ｎｍ以上１０ｎｍ以下の極めて薄い膜であっても、絶縁層１１０との界面欠陥密度を低減することができる。一方、酸素欠損が生じにくい半導体層１０８ａを相対的に厚くすることで、より信頼性の高いトランジスタを実現することができる。
例えば、半導体層１０８ｂの厚さに対して、半導体層１０８ａの厚さを１．５倍以上２０倍以下、好ましくは２倍以上１５倍以下、より好ましくは３倍以上１０倍以下とすることができる。また、半導体層１０８ｂの厚さは、０．５ｎｍ以上３０ｎｍ以下、好ましくは１ｎｍ以上２０ｎｍ以下、より好ましくは２ｎｍ以上１０ｎｍ以下とすることが好ましい。
半導体層１０８ａ及び半導体層１０８ｂには、上述した結晶性を有する金属酸化物膜を用いることが好ましい。半導体層１０８ａと半導体層１０８ｂの両方に、結晶性の高い金属酸化物膜を用いてもよいし、結晶性の低い金属酸化物膜を用いてもよい。または、半導体層１０８ａと半導体層１０８ｂとは、異なる結晶性を有していてもよい。例えば、半導体層１０８ａを半導体層１０８ｂよりも結晶性の高い膜としてもよいし、半導体層１０８ｂを半導体層１０８ａよりも結晶性の高い膜としてもよい。半導体層１０８ａと半導体層１０８ｂに用いる金属酸化物膜の結晶性は、要求されるトランジスタの電気特性及び信頼性や、成膜装置などの仕様に基づいて決定することができる。
〔構成例１－３〕
図２（Ａ）は、トランジスタ１０Ｂの断面概略図である。トランジスタ１０Ｂは、上記トランジスタ１０と比較して、絶縁層１０３の構成が異なる点、及び導電層１０６を有する点で、主に相違している。
導電層１０６は、絶縁層１０３を介して半導体層１０８、絶縁層１１０、金属酸化物層１１４、及び導電層１１２と重畳する領域を有する。導電層１０６は、第１のゲート電極（バックゲート電極ともいう）として機能する。また絶縁層１０３は、第１のゲート絶縁層として機能する。このとき、導電層１１２が第２のゲート電極、絶縁層１１０が第２のゲート絶縁層として機能する。
例えば、トランジスタ１０Ｂは、導電層１１２及び導電層１０６に同じ電位を与えることにより、オン状態のときに流すことのできる電流を大きくすることができる。また、トランジスタ１０Ｂは、導電層１１２及び導電層１０６の一方に、しきい値電圧を制御するための電位を与え、他方にトランジスタ１０Ｂのオン状態及びオフ状態を制御する電位を与えることもできる。
絶縁層１０３は、導電層１０６側から、絶縁膜１０３ａ、絶縁膜１０３ｂ、絶縁膜１０３ｃ、及び絶縁膜１０３ｄが積層された積層構造を有する。絶縁膜１０３ａは導電層１０６と接する。また、絶縁膜１０３ｄは、半導体層１０８と接する。
第２のゲート絶縁層として機能する絶縁層１０３は、耐圧が高いこと、膜の応力が小さいこと、水素や水を放出しにくいこと、膜中の欠陥が少ないこと、導電層１０６に含まれる金属元素の拡散を抑制すること、のうち、１つ以上を満たすことが好ましく、これら全てを満たすことが最も好ましい。
絶縁層１０３が有する４つの絶縁膜のうち、導電層１０６側に位置する絶縁膜１０３ａ、絶縁膜１０３ｂ、及び絶縁膜１０３ｃには、窒素を含む絶縁膜を用いることが好ましい。一方、半導体層１０８と接する絶縁膜１０３ｄには、酸素を含む絶縁膜を用いることが好ましい。また、絶縁層１０３が有する４つの絶縁膜は、それぞれプラズマＣＶＤ装置を用いて、大気に触れることなく連続して成膜することが好ましい。
絶縁膜１０３ａ、絶縁膜１０３ｂ、及び絶縁膜１０３ｃとしては、例えば窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化ハフニウム膜などの窒素を含む絶縁膜を用いることができる。また、絶縁膜１０３ｃとしては、上記絶縁層１１０に用いることのできる絶縁膜を援用することができる。
絶縁膜１０３ａと絶縁膜１０３ｃは、これよりも下側からの不純物の拡散を防止できる、緻密な膜であることが好ましい。絶縁膜１０３ａは、導電層１０６に含まれる金属元素を、絶縁膜１０３ｃは、絶縁膜１０３ｂに含まれる水素や水を、それぞれブロックできる膜であることが好ましい。そのため、絶縁膜１０３ａ及び絶縁膜１０３ｃには、絶縁膜１０３ｂよりも成膜速度の低い条件で成膜した絶縁膜を適用することができる。
一方、絶縁膜１０３ｂは、応力が小さく、成膜速度の高い条件で成膜された絶縁膜を用いることが好ましい。また、絶縁膜１０３ｂは、絶縁膜１０３ａ及び絶縁膜１０３ｃよりも厚く形成されていることが好ましい。
例えば絶縁膜１０３ａ、絶縁膜１０３ｂ、及び絶縁膜１０３ｃのそれぞれに、プラズマＣＶＤ法で成膜した窒化シリコン膜を用いた場合、絶縁膜１０３ｂが、他の２つの絶縁膜よりも膜密度が小さい膜となる。したがって、絶縁層１０３の断面における透過型電子顕微鏡像などにおいて、コントラストの違いとして観察され、これらを区別できる場合がある。なお、絶縁膜１０３ａと絶縁膜１０３ｂの境界、及び絶縁膜１０３ｂと絶縁膜１０３ｃの境界は不明瞭である場合があるため、図２（Ａ）等では、これらの境界を破線で明示している。
半導体層１０８と接する絶縁膜１０３ｄとしては、その表面に水などの不純物が吸着しにくい、緻密な絶縁膜とすることが好ましい。また、可能な限り欠陥が少なく、水や水素などの不純物が低減された絶縁膜を用いることが好ましい。例えば、絶縁膜１０３ｄとして、上記絶縁層１１０が有する絶縁膜１１０ｃと同様の絶縁膜を用いることができる。
なお、導電層１０６として、構成元素が絶縁層１０３に拡散しにくい金属膜または合金膜を用いる場合などでは、絶縁膜１０３ａを設けずに、絶縁膜１０３ｂ、絶縁膜１０３ｃ、及び絶縁膜１０３ｄの３つの絶縁膜が積層された構成としてもよい。
このような積層構造を有する絶縁層１０３により、極めて信頼性の高いトランジスタを実現することができる。
〔構成例１－４〕
図２（Ｂ）は、トランジスタ１０Ｃの断面概略図である。トランジスタ１０Ｃは、上記構成例１－２で例示したトランジスタ１０Ａに、上記構成例１－３で例示したトランジスタ１０Ｂで例示した導電層１０６と、絶縁層１０３を適用した場合の例である。
このような構成とすることで、電気特性が良好で、且つ極めて信頼性の高いトランジスタを実現することができる。
［構成例２］
以下では、より具体的なトランジスタの構成例について説明する。
〔構成例２－１〕
図３（Ａ）は、トランジスタ１００の上面図であり、図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ａ１－Ａ２における切断面の断面図に相当し、図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ｂ１－Ｂ２における切断面の断面図に相当する。なお、図３（Ａ）において、トランジスタ１００の構成要素の一部（ゲート絶縁層等）を省略して図示している。また、一点鎖線Ａ１－Ａ２方向はチャネル長方向、一点鎖線Ｂ１－Ｂ２方向はチャネル幅方向に相当する。また、トランジスタの上面図については、以降の図面においても図３（Ａ）と同様に、構成要素の一部を省略して図示するものとする。
トランジスタ１００は、基板１０２上に設けられ、絶縁層１０３、半導体層１０８、絶縁層１１０、金属酸化物層１１４、導電層１１２、絶縁層１１８等を有する。島状の半導体層１０８は、絶縁層１０３上に設けられる。絶縁層１１０は、絶縁層１０３の上面、ならびに半導体層１０８の上面及び側面に接して設けられる。金属酸化物層１１４及び導電層１１２は、絶縁層１１０上にこの順に積層して設けられ、半導体層１０８と重畳する部分を有する。絶縁層１１８は、絶縁層１１０の上面、金属酸化物層１１４の側面、及び導電層１１２の上面を覆って設けられている。
絶縁層１０３は、基板１０２側から絶縁膜１０３ａ、絶縁膜１０３ｂ、絶縁膜１０３ｃ、及び絶縁膜１０３ｄが積層された、積層構造を有する。また、絶縁層１１０は、半導体層１０８側から絶縁膜１１０ａ、絶縁膜１１０ｂ、及び絶縁膜１１０ｃが積層された、積層構造を有する。
また、図３（Ａ）及び図３（Ｂ）に示すように、トランジスタ１００は、絶縁層１１８上に導電層１２０ａ及び導電層１２０ｂを有していてもよい。導電層１２０ａ及び導電層１２０ｂは、ソース電極またはドレイン電極として機能する。導電層１２０ａ及び導電層１２０ｂは、それぞれ絶縁層１１８、及び絶縁層１１０に設けられた開口部１４１ａまたは開口部１４１ｂを介して、低抵抗領域１０８ｎに電気的に接続される。
導電層１１２の一部は、ゲート電極として機能する。絶縁層１１０の一部は、ゲート絶縁層として機能する。トランジスタ１００は、半導体層１０８上にゲート電極が設けられた、いわゆるトップゲート型のトランジスタである。
導電層１１２、及び金属酸化物層１１４は、上面形状が互いに概略一致するように加工されている。
なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置することや、上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
絶縁層１１０と導電層１１２との間に位置する金属酸化物層１１４は、絶縁層１１０に含まれる酸素が導電層１１２側に拡散することを防ぐバリア膜として機能する。さらに金属酸化物層１１４は、導電層１１２に含まれる水素や水が絶縁層１１０側に拡散することを防ぐバリア膜としても機能する。金属酸化物層１１４は、例えば少なくとも絶縁層１１０よりも酸素及び水素を透過しにくい材料を用いることが好ましい。
金属酸化物層１１４により、導電層１１２にアルミニウムや銅などの酸素を吸引しやすい金属材料を用いた場合であっても、絶縁層１１０から導電層１１２へ酸素が拡散することを防ぐことができる。また、導電層１１２が水素を含む場合であっても、導電層１１２から絶縁層１１０を介して半導体層１０８へ水素が拡散することを防ぐことができる。その結果、半導体層１０８のチャネル形成領域におけるキャリア密度を極めて低いものとすることができる。
金属酸化物層１１４としては、絶縁性材料または導電性材料を用いることができる。金属酸化物層１１４が絶縁性を有する場合には、ゲート絶縁層の一部として機能する。一方、金属酸化物層１１４が導電性を有する場合には、ゲート電極の一部として機能する。
金属酸化物層１１４として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いると、駆動電圧を低減できるため好ましい。
金属酸化物層１１４として、例えば酸化インジウム、インジウムスズ酸化物（ＩＴＯ）、またはシリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）などの、導電性酸化物を用いることもできる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
また、金属酸化物層１１４として、半導体層１０８と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、上記半導体層１０８に適用可能な酸化物半導体材料を用いることが好ましい。このとき、金属酸化物層１１４として、半導体層１０８と同じスパッタリングターゲットを用いて形成した金属酸化物膜を適用することで、装置を共通化できるため好ましい。
また、金属酸化物層１１４は、スパッタリング装置を用いて形成すると好ましい。例えば、スパッタリング装置を用いて酸化物膜を形成する場合、酸素ガスを含む雰囲気で形成することで、絶縁層１１０や半導体層１０８に好適に酸素を添加することができる。
半導体層１０８は、導電層１１２と重畳する領域と、当該領域を挟む一対の低抵抗領域１０８ｎを有する。半導体層１０８の、導電層１１２と重畳する領域は、トランジスタ１００のチャネル形成領域として機能する。一方、一対の低抵抗領域１０８ｎは、トランジスタ１００のソース領域及びドレイン領域として機能する。
また低抵抗領域１０８ｎは、チャネル形成領域よりも、低抵抗な領域、キャリア濃度が高い領域、酸素欠陥密度の高い領域、不純物濃度の高い領域、またはｎ型である領域ともいうことができる。
半導体層１０８の低抵抗領域１０８ｎは、不純物元素を含む領域である。当該不純物元素としては、例えば水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、または希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素またはリンを含むことが好ましい。またこれら元素を２以上含んでいてもよい。
後述するように、低抵抗領域１０８ｎに不純物を添加する処理は、導電層１１２をマスクとして、絶縁層１１０を介して行うことができる。
低抵抗領域１０８ｎは、不純物濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２３ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以上、５×１０２２ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、１×１０２２ａｔｏｍｓ／ｃｍ３以下である領域を含むことが好ましい。
低抵抗領域１０８ｎに含まれる不純物の濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）等の分析法により分析することができる。ＸＰＳ分析を用いる場合には、表面側または裏面側からのイオンスパッタリングとＸＰＳ分析を組み合わせることで、深さ方向の濃度分布を知ることができる。
また、低抵抗領域１０８ｎにおいて、不純物元素は酸化した状態で存在していることが好ましい。例えば不純物元素としてホウ素、リン、マグネシウム、アルミニウム、及びシリコンなどの酸化しやすい元素を用いることが好ましい。このような酸化しやすい元素は、半導体層１０８中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度（例えば４００℃以上、６００℃以上、または８００℃以上）がかかった場合であっても、脱離することが抑制される。また、不純物元素が半導体層１０８中の酸素を奪うことで、低抵抗領域１０８ｎ中に多くの酸素欠損が生成される。この酸素欠損と、膜中の水素とが結合することでキャリア供給源となるため、低抵抗領域１０８ｎは極めて低抵抗な状態となる。
例えば、不純物元素としてホウ素を用いた場合、低抵抗領域１０８ｎに含まれるホウ素は酸素と結合した状態で存在しうる。このことは、ＸＰＳ分析において、Ｂ２Ｏ３結合に起因するスペクトルピークが観測されることで確認できる。また、ＸＰＳ分析において、ホウ素元素が単体で存在する状態に起因するスペクトルピークが観測されない、または測定下限付近に観測されるバックグラウンドノイズに埋もれる程度にまでピーク強度が極めて小さくなる。
絶縁層１１０は、半導体層１０８のチャネル形成領域と接する領域、すなわち導電層１１２と重畳する領域を有する。また、絶縁層１１０は、半導体層１０８の低抵抗領域１０８ｎと接し、且つ導電層１１２と重畳しない領域を有する。
絶縁層１１０の、低抵抗領域１０８ｎと重畳する領域には、上述した不純物元素が含まれる場合がある。このとき、低抵抗領域１０８ｎと同様に、絶縁層１１０中の不純物元素も酸素と結合した状態で存在することが好ましい。このような酸化しやすい元素は、絶縁層１１０中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度がかかった場合でも脱離することが抑制される。また特に絶縁層１１０中に加熱により脱離しうる酸素（過剰酸素ともいう）が含まれる場合には、当該過剰酸素と不純物元素とが結合して安定化するため、絶縁層１１０から低抵抗領域１０８ｎへ酸素が供給されることを抑制することができる。また、酸化した状態の不純物元素が含まれる絶縁層１１０の一部は、酸素が拡散しにくい状態となるため、絶縁層１１０よりも上側から当該絶縁層１１０を介して低抵抗領域１０８ｎに酸素が供給されることが抑制され、低抵抗領域１０８ｎが高抵抗化することも防ぐことができる。
絶縁層１１８は、トランジスタ１００を保護する保護層として機能する。絶縁層１１０としては、例えば酸化物または窒化物などの無機絶縁材料を用いることができる。より具体的な例としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムアルミネートなどの無機絶縁材料を用いることができる。
〔構成例２－２〕
図４（Ａ）は、トランジスタ１００Ａの上面図であり、図４（Ｂ）はトランジスタ１００Ａのチャネル長方向の断面図であり、図４（Ｃ）はトランジスタ１００Ａのチャネル幅方向の断面図である。
トランジスタ１００Ａは、基板１０２と絶縁層１０３との間に導電層１０６を有する点で、構成例２－１と主に相違している。導電層１０６は半導体層１０８及び導電層１１２と重なる領域を有する。
トランジスタ１００Ａにおいて、導電層１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有し、導電層１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有する。また、絶縁層１１０の一部は、第２のゲート絶縁層として機能し、絶縁層１０３の一部は、第１のゲート絶縁層として機能する。
半導体層１０８の、導電層１１２及び導電層１０６の少なくとも一方と重なる部分は、チャネル形成領域として機能する。なお以下では説明を容易にするため、半導体層１０８の導電層１１２と重なる部分をチャネル形成領域と呼ぶ場合があるが、実際には導電層１１２と重ならずに、導電層１０６と重なる部分（低抵抗領域１０８ｎを含む部分）にもチャネルが形成しうる。
また、図４（Ｃ）に示すように、導電層１０６は、金属酸化物層１１４、絶縁層１１０、及び絶縁層１０３に設けられた開口部１４２を介して、導電層１１２と電気的に接続されていてもよい。これにより、導電層１０６と導電層１１２には、同じ電位を与えることができる。
導電層１０６は、導電層１１２、導電層１２０ａ、または導電層１２０ｂと同様の材料を用いることができる。特に導電層１０６に銅を含む材料を用いると、配線抵抗を低減できるため好ましい。
また、図４（Ａ）及び図４（Ｃ）に示すように、チャネル幅方向において、導電層１１２及び導電層１０６が、半導体層１０８の端部よりも外側に突出していることが好ましい。このとき、図４（Ｃ）に示すように、半導体層１０８のチャネル幅方向の全体が、絶縁層１１０と絶縁層１０３を介して、導電層１１２と導電層１０６に覆われた構成となる。
このような構成とすることで、半導体層１０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層１０６と導電層１１２に同じ電位を与えることが好ましい。これにより、半導体層１０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ１００Ａのオン電流を増大させることができる。そのため、トランジスタ１００Ａを微細化することも可能となる。
なお、導電層１１２と導電層１０６とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ１００Ａを駆動するための信号を与えてもよい。このとき、一方のゲート電極に与える電位により、トランジスタ１００Ａを他方のゲート電極で駆動する際のしきい値電圧を制御することもできる。
〔構成例２－３〕
図５（Ａ）は、トランジスタ１００Ｂの上面図であり、図５（Ｂ）はトランジスタ１００Ｂのチャネル長方向の断面図であり、図５（Ｃ）はトランジスタ１００Ｂのチャネル幅方向の断面図である。
トランジスタ１００Ｂは、構成例２－１で例示したトランジスタ１００と比較して、絶縁層１１０の構成が異なる点、及び絶縁層１１６を有する点で、主に相違している。
絶縁層１１０は、導電層１１２及び金属酸化物層１１４と上面形状が概略一致するように加工されている。絶縁層１１０は、例えば導電層１１２及び金属酸化物層１１４を加工するためのレジストマスクを用いて加工することにより形成することができる。
絶縁層１１６は、半導体層１０８の導電層１１２、金属酸化物層１１４、及び絶縁層１１０に覆われていない上面及び側面に接して設けられている。また絶縁層１１６は、絶縁層１０３の上面、絶縁層１１０の側面、金属酸化物層１１４の側面、及び導電層１１２の上面及び側面を覆って設けられている。
絶縁層１１６は、低抵抗領域１０８ｎを低抵抗化させる機能を有する。このような絶縁層１１６としては、絶縁層１１６の成膜時、または成膜後に加熱することにより、低抵抗領域１０８ｎ中に不純物を供給することのできる絶縁膜を用いることができる。または、絶縁層１１６の成膜時、または成膜後に加熱することにより、低抵抗領域１０８ｎ中に酸素欠損を生じさせることのできる絶縁膜を用いることができる。
例えば、絶縁層１１６として、低抵抗領域１０８ｎに不純物を供給する供給源として機能する絶縁膜を用いることができる。このとき、絶縁層１１６は、加熱により水素を放出する膜であることが好ましい。このような絶縁層１１６を半導体層１０８に接して形成することで、低抵抗領域１０８ｎに水素などの不純物を供給し、低抵抗領域１０８ｎを低抵抗化させることができる。
絶縁層１１６は、成膜の際に用いる成膜ガスに、水素元素などの不純物元素を含むガスを用いて成膜される膜であることが好ましい。また絶縁層１１６の成膜温度を高めることで、半導体層１０８に効果的に多くの不純物元素を供給することができる。絶縁層１１６の成膜温度としては、例えば２００℃以上５００℃以下、好ましくは２２０℃以上４５０℃以下、より好ましくは２５０℃以上４００℃以下とすることができる。
また、絶縁層１１６の成膜を減圧下で、且つ加熱して行うことで、半導体層１０８中の低抵抗領域１０８ｎとなる領域からの酸素の脱離を促進することができる。酸素欠損が多く形成された半導体層１０８に、水素などの不純物を供給することで、低抵抗領域１０８ｎ中のキャリア密度が高まり、より効果的に低抵抗領域１０８ｎを低抵抗化させることができる。
絶縁層１１６としては、例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの、窒化物を含む絶縁膜を好適に用いることができる。特に窒化シリコンは、水素や酸素に対するブロッキング性を有するため、外部から半導体層への水素の拡散と、半導体層から外部への酸素の脱離の両方を防ぐことができ、信頼性の高いトランジスタを実現できる。
また、絶縁層１１６は、半導体層１０８中の酸素を吸引し、酸素欠損を生成する機能を有する絶縁膜としてもよい。特に、絶縁層１１６には、例えば窒化アルミニウムなどの金属窒化物を用いることが特に好ましい。
また、金属窒化物を用いる場合、アルミニウム、チタン、タンタル、タングステン、クロム、またはルテニウムの窒化物を用いることが好ましい。特に、アルミニウムまたはチタンを含むことが特に好ましい。例えば、アルミニウムをスパッタリングターゲットに用い、成膜ガスとして窒素を含むガスを用いた反応スパッタリング法により形成した窒化アルミニウム膜は、成膜ガスの全流量に対する窒素ガスの流量を適切に制御することで、極めて高い絶縁性と、水素や酸素に対する極めて高いブロッキング性とを兼ね備えた膜とすることができる。そのため、このような金属窒化物を含む絶縁膜を、半導体層に接して設けることで、半導体層を低抵抗化できるだけでなく、半導体層から酸素が脱離すること、及び半導体層へ水素が拡散することを好適に防ぐことができる。
金属窒化物として、窒化アルミニウムを用いた場合、当該窒化アルミニウムを含む絶縁層の厚さを５ｎｍ以上とすることが好ましい。このように薄い膜であっても、水素及び酸素に対する高いブロッキング性と、半導体層の低抵抗化の機能とを両立できる。なお、当該絶縁層の厚さはどれだけ厚くてもよいが、生産性を考慮し、５００ｎｍ以下、好ましくは２００ｎｍ以下、より好ましくは５０ｎｍ以下とすることが好ましい。
絶縁層１１６に窒化アルミニウム膜を用いる場合、組成式がＡｌＮｘ（ｘは０より大きく２以下の実数、好ましくは、ｘは０．５より大きく１．５以下の実数）を満たす膜を用いることが好ましい。これにより、絶縁性に優れ、且つ熱伝導性に優れた膜とすることができるため、トランジスタ１００Ｂを駆動したときに生じる熱の放熱性を高めることができる。
または、絶縁層１１６として、窒化アルミニウムチタン膜、窒化チタン膜などを用いることができる。
このような絶縁層１１６を低抵抗領域１０８ｎに接して設けることで、絶縁層１１６が低抵抗領域１０８ｎ中の酸素を吸引し、低抵抗領域１０８ｎ中に酸素欠損を形成させることができる。またこのような絶縁層１１６を形成した後に、加熱処理を行うことで、低抵抗領域１０８ｎにより多くの酸素欠損を形成することができ、低抵抗化を促進することができる。また、絶縁層１１６に金属酸化物を含む膜を用いた場合、絶縁層１１６が半導体層１０８中の酸素を吸引した結果、絶縁層１１６と低抵抗領域１０８ｎとの間に、絶縁層１１６に含まれる金属元素（例えばアルミニウム）の酸化物を含む層が形成される場合がある。
ここで、半導体層１０８として、インジウムを含む金属酸化物膜を用いた場合、低抵抗領域１０８ｎの絶縁層１１６側の界面近傍に、酸化インジウムが析出した領域、または、インジウム濃度の高い領域が形成されている場合がある。これにより、極めて低抵抗な低抵抗領域１０８ｎを形成することができる。このような領域の存在は、例えば、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）等の分析法で観測できる場合がある。
〔構成例２－４〕
図６（Ａ）は、トランジスタ１００Ｃの上面図であり、図６（Ｂ）はトランジスタ１００Ｃのチャネル長方向の断面図であり、図６（Ｃ）はトランジスタ１００Ｃのチャネル幅方向の断面図である。
トランジスタ１００Ｃは、構成例２－３で例示したトランジスタ１００Ｂに、構成例２－２で例示した、第１のゲート電極として機能する導電層１０６を設けた場合の例である。
このような構成とすることで、オン電流の高いトランジスタとすることができる。または、しきい値電圧を制御することのできるトランジスタとすることができる。
［構成例２の変形例１］
上記構成例２－１乃至２－４では、半導体層１０８を単層として示していたが、半導体層１０８を、半導体層１０８ａと半導体層１０８ｂとが積層した積層構造とすることが好ましい。
図７（Ａ）に示すトランジスタ１００＿ａは、構成例２－１で例示したトランジスタ１００の、半導体層１０８を積層構造とした場合の例である。図７（Ａ）では、一点鎖線よりも左側にチャネル長方向の断面を、右側にチャネル幅方向の断面を、並べて明示している。
同様に、図７（Ｂ）に示すトランジスタ１００Ａ＿ａ、図７（Ｃ）に示すトランジスタ１００Ｂ＿ａ、及び図７（Ｄ）に示すトランジスタ１００Ｃ＿ａは、それぞれトランジスタ１００Ａ、トランジスタ１００Ｂ、またはトランジスタ１００Ｃの、半導体層１０８を積層構造とした場合の例である。
［構成例２の変形例２］
上述のように、絶縁層１１０と導電層１１２との間に位置する金属酸化物層１１４は、絶縁層１１０へ酸素を供給した後に、除去することもできる。
図８（Ａ）に示すトランジスタ１００＿ｂは、図７（Ａ）で例示したトランジスタ１００＿ａにおける、金属酸化物層１１４を除去した場合の例である。
同様に、図８（Ｂ）に示すトランジスタ１００Ａ＿ｂ、図８（Ｃ）に示すトランジスタ１００Ｂ＿ｂ、及び図８（Ｄ）に示すトランジスタ１００Ｃ＿ｂは、それぞれトランジスタ１００Ａ＿ａ、トランジスタ１００Ｂ＿ａ、またはトランジスタ１００Ｃ＿ａにおける、金属酸化物層１１４を除去した場合の例である。
［作製方法例１］
以下では、本発明の一態様のトランジスタの作製方法の例について説明する。ここでは、構成例２－２で例示したトランジスタ１００Ａを例に挙げて説明する。
なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法や、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法がある。
また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－ｖｉｏｌｅｔ）光やＸ線を用いてもよい。また、露光に用いる光に代えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
図９（Ａ）乃至図１１（Ｂ）には、トランジスタ１００Ａの作製工程の各段階におけるチャネル長方向及びチャネル幅方向の断面を並べて示している。
〔導電層１０６の形成〕
基板１０２上に導電膜を成膜し、これをエッチングにより加工して、ゲート電極として機能する導電層１０６を形成する（図９（Ａ））。
このとき、図９（Ａ）に示すように、導電層１０６の端部がテーパ形状となるように加工することが好ましい。これにより、次に形成する絶縁層１０３の段差被覆性を高めることができる。
また、導電層１０６となる導電膜として、銅を含む導電膜を用いることで、配線抵抗を小さくすることができる。例えば大型の表示装置に適用する場合や、解像度の高い表示装置とする場合には、銅を含む導電膜を用いることが好ましい。また、導電層１０６に銅を含む導電膜を用いた場合であっても、絶縁層１０３により銅が半導体層１０８側に拡散することが抑制されるため、信頼性の高いトランジスタを実現できる。
〔絶縁層１０３の形成〕
続いて、基板１０２及び導電層１０６を覆って、絶縁層１０３を形成する（図９（Ｂ））。絶縁層１０３は、ＰＥＣＶＤ法、ＡＬＤ法、スパッタリング法などを用いて形成することができる。
ここでは、絶縁層１０３として、絶縁膜１０３ａ、絶縁膜１０３ｂ、絶縁膜１０３ｃ、及び絶縁膜１０３ｄを積層して形成する。
特に、絶縁層１０３を構成する各絶縁膜は、ＰＥＣＶＤ法により形成することが好ましい。絶縁層１０３の形成方法としては、上記構成例１の記載を援用することができる。
絶縁層１０３を形成した後に、絶縁層１０３に対して酸素を供給する処理を行ってもよい。例えば、酸素雰囲気下でのプラズマ処理または加熱処理などを行うことができる。または、プラズマイオンドーピング法やイオン注入法により、絶縁層１０３に酸素を供給してもよい。
〔半導体層１０８の形成〕
続いて、絶縁層１０３上に金属酸化物膜１０８ｆを成膜する（図９（Ｃ））。
金属酸化物膜１０８ｆは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
金属酸化物膜１０８ｆは、可能な限り欠陥の少ない緻密な膜とすることが好ましい。また、金属酸化物膜１０８ｆは、可能な限り水素や水などの不純物が低減され、高純度な膜であることが好ましい。特に、金属酸化物膜１０８ｆとして、結晶性を有する金属酸化物膜を用いることが好ましい。
また、金属酸化物膜を成膜する際に、酸素ガスと、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）とを混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）が高いほど、金属酸化物膜の結晶性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低いほど、金属酸化物膜の結晶性が低くなり、オン電流が高められたトランジスタとすることができる。
金属酸化物膜を成膜する際、基板温度が高いほど、結晶性が高く、緻密な金属酸化物膜とすることができる。一方、基板温度が低いほど、結晶性が低く、電気伝導性の高い金属酸化物膜とすることができる。
金属酸化物膜の成膜条件としては、基板温度を室温以上２５０℃以下、好ましくは室温以上２００℃以下、より好ましくは基板温度を室温以上１４０℃以下とすればよい。例えば基板温度を、室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または意図的に加熱しない状態で、金属酸化物膜を成膜することにより、結晶性を低くすることができる。
また、金属酸化物膜１０８ｆを成膜する前に、絶縁層１０３の表面に吸着した水や水素、有機物等を脱離させるための処理、及び絶縁層１０３中に酸素を供給する処理のうち、少なくとも一方を行うことが好ましい。例えば、減圧雰囲気下にて７０℃以上２００℃以下の温度で加熱処理を行うことができる。または、酸素を含む雰囲気下におけるプラズマ処理を行ってもよい。または、一酸化二窒素（Ｎ２Ｏ）などの酸化性気体を含む雰囲気下におけるプラズマ処理により、絶縁層１０３に酸素を供給してもよい。一酸化二窒素ガスを含むプラズマ処理を行うと、絶縁層１０３の表面の有機物を好適に除去しつつ、酸素を供給することができる。このような処理の後、絶縁層１０３の表面を大気に暴露することなく、連続して金属酸化物膜１０８ｆを成膜することが好ましい。
なお、半導体層１０８として、複数の半導体層を積層した積層構造とする場合には、先に形成する金属酸化物膜を成膜した後に、その表面を大気に曝すことなく連続して、次の金属酸化物膜を成膜することが好ましい。
続いて、金属酸化物膜１０８ｆの一部をエッチングすることにより、島状の半導体層１０８を形成する（図９（Ｄ））。
金属酸化物膜１０８ｆの加工には、ウェットエッチング法またはドライエッチング法のいずれか一方、または双方を用いればよい。このとき、半導体層１０８と重ならない絶縁層１０３の一部がエッチングされ、薄くなる場合がある。例えば、絶縁層１０３のうち、絶縁膜１０３ｄがエッチングにより消失し、絶縁膜１０３ｃの表面が露出する場合もある。
ここで、金属酸化物膜１０８ｆの成膜後、または半導体層１０８に加工した後に、加熱処理を行うことが好ましい。加熱処理により、金属酸化物膜１０８ｆまたは半導体層１０８中に含まれる、または表面に吸着した水素または水を除去することができる。また、加熱処理により、金属酸化物膜１０８ｆまたは半導体層１０８の膜質が向上する（例えば欠陥の低減、結晶性の向上など）場合がある。
また、加熱処理により、絶縁層１０３から金属酸化物膜１０８ｆ、または半導体層１０８に酸素を供給することもできる。このとき、半導体層１０８に加工する前に加熱処理を行うことがより好ましい。
加熱処理の温度は、代表的には１５０℃以上基板の歪み点未満、または２００℃以上５００℃以下、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下とすることができる。
加熱処理は、希ガス、または窒素を含む雰囲気で行うことができる。または、当該雰囲気で加熱した後、酸素を含む雰囲気で加熱してもよい。または、乾燥空気雰囲気で加熱してもよい。なお、上記加熱処理の雰囲気に水素、水などができるだけ含まれないことが好ましい。該加熱処理は、電気炉、またはＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等を用いることができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮することができる。
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
〔絶縁層１１０の形成〕
続いて、絶縁層１０３及び半導体層１０８を覆って、絶縁層１１０を形成する（図９（Ｅ））。
ここでは、絶縁層１１０として、絶縁膜１１０ａ、絶縁膜１１０ｂ、及び絶縁膜１１０ｃを積層して形成する。
特に、絶縁層１１０を構成する各絶縁膜は、ＰＥＣＶＤ法により形成することが好ましい。絶縁層１１０を構成する各層の形成方法としては、上記構成例１の記載を援用することができる。
また、絶縁層１１０の成膜前に、半導体層１０８の表面に対してプラズマ処理を行なうことが好ましい。当該プラズマ処理により、半導体層１０８の表面に吸着する水などの不純物を低減することができる。そのため、半導体層１０８と絶縁層１１０との界面における不純物を低減できるため、信頼性の高いトランジスタを実現できる。特に、半導体層１０８の形成から、絶縁層１１０の成膜までの間に半導体層１０８の表面が大気に曝される場合には好適である。プラズマ処理としては、例えば酸素、オゾン、窒素、一酸化二窒素、アルゴンなどの雰囲気下で行うことができる。また、プラズマ処理と絶縁層１１０の成膜とは、大気に曝すことなく連続して行われることが好ましい。
ここで、絶縁層１１０を成膜した後に、加熱処理を行うことが好ましい。加熱処理により、絶縁層１１０中に含まれる、または表面に吸着した水素または水を除去することができる。また、絶縁層１１０中の欠陥を低減することができる。
加熱処理の条件は、上記記載を援用することができる。
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
〔金属酸化物膜１１４ｆの形成〕
続いて、絶縁層１１０上に、金属酸化物膜１１４ｆを形成する（図１０（Ａ））。
金属酸化物膜１１４ｆは、例えば酸素を含む雰囲気下で成膜することが好ましい。特に、酸素を含む雰囲気下でスパッタリング法により形成することが好ましい。これにより、金属酸化物膜１１４ｆの成膜時に絶縁層１１０に酸素を供給することができる。
金属酸化物膜１１４ｆを、上記半導体層１０８の場合と同様の金属酸化物を含む酸化物ターゲットを用いたスパッタリング法により形成する場合には、上記記載を援用することができる。
例えば金属酸化物膜１１４ｆの成膜条件として、成膜ガスに酸素を用い、金属ターゲットを用いた反応性スパッタリング法により、金属酸化物膜を形成してもよい。金属ターゲットとして、例えばアルミニウムを用いた場合には、酸化アルミニウム膜を成膜することができる。
金属酸化物膜１１４ｆの成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対する酸素流量の割合（酸素流量比）、または成膜室内の酸素分圧が高いほど、絶縁層１１０中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば５０％以上１００％以下、好ましくは６５％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下とする。特に、酸素流量比を１００％とし、成膜室内の酸素分圧を１００％にできるだけ近づけることが好ましい。
このように、酸素を含む雰囲気下でスパッタリング法により金属酸化物膜１１４ｆを形成することにより、金属酸化物膜１１４ｆの成膜時に、絶縁層１１０へ酸素を供給するとともに、絶縁層１１０から酸素が脱離することを防ぐことができる。その結果、絶縁層１１０に極めて多くの酸素を閉じ込めることができる。
金属酸化物膜１１４ｆの成膜後に、加熱処理を行うことが好ましい。加熱処理により、絶縁層１１０に含まれる酸素を、半導体層１０８に供給することができる。金属酸化物膜１１４ｆが絶縁層１１０を覆った状態で加熱することにより、絶縁層１１０から外部へ酸素が脱離することを防ぎ、半導体層１０８に多くの酸素を供給することができる。その結果、半導体層１０８中の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
加熱処理の条件は、上記記載を援用することができる。
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
また、金属酸化物膜１１４ｆの成膜後、または当該加熱処理後に、金属酸化物膜１１４ｆを除去してもよい。
〔開口部１４２の形成〕
続いて、金属酸化物膜１１４ｆ、絶縁層１１０、及び絶縁層１０３の一部をエッチングすることで、導電層１０６に達する開口部１４２を形成する（図１０（Ｂ））。これにより、導電層１０６と、後に形成する導電層１１２とを、開口部１４２を介して電気的に接続することができる。
〔導電層１１２、金属酸化物層１１４の形成〕
続いて、金属酸化物膜１１４ｆ上に、導電層１１２となる導電膜１１２ｆを成膜する（図１０（Ｃ））。
導電膜１１２ｆとしては、低抵抗な金属または合金材料を用いることが好ましい。また、導電膜１１２ｆとして、水素を放出しにくい材料であり、また水素が拡散しにくい材料を用いることが好ましい。また、導電膜１１２ｆとして、酸化しにくい材料を用いることが好ましい。
例えば導電膜１１２ｆは、金属または合金を含むスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
例えば、導電膜１１２ｆとして、酸化しにくく、水素が拡散しにくい導電膜と、低抵抗な導電膜とを積層した積層膜とすることが好ましい。
続いて、導電膜１１２ｆ及び金属酸化物膜１１４ｆの一部をエッチングすることで、導電層１１２及び金属酸化物層１１４を形成する。導電膜１１２ｆ及び金属酸化物膜１１４ｆは、それぞれ同じレジストマスクを用いて加工することが好ましい。または、エッチング後の導電層１１２をハードマスクとして用いて、金属酸化物膜１１４ｆをエッチングしてもよい。
導電膜１１２ｆ及び金属酸化物膜１１４ｆのエッチングとして、特にウェットエッチング法を用いることが好ましい。
これにより、上面形状が概略一致した導電層１１２及び金属酸化物層１１４を形成することができる。
このように、絶縁層１１０をエッチングせずに、半導体層１０８の上面及び側面、並びに絶縁層１０３を覆った構造とすることで、導電膜１１２ｆ等のエッチングの際に、半導体層１０８や絶縁層１０３の一部がエッチングされ、薄膜化することを防ぐことができる。
〔不純物元素の供給処理〕
続いて、導電層１１２をマスクとして、絶縁層１１０を介して半導体層１０８に不純物元素１４０を供給（添加、または注入ともいう）する処理を行う（図１０（Ｄ））。これにより、半導体層１０８の導電層１１２に覆われない領域に、低抵抗領域１０８ｎを形成することができる。このとき、半導体層１０８の導電層１１２と重なる領域には、導電層１１２がマスクとなり、不純物元素１４０は供給されない。
不純物元素１４０の供給は、プラズマイオンドーピング法、またはイオン注入法を好適に用いることができる。これらの方法は、深さ方向の濃度プロファイルを、イオンの加速電圧とドーズ量等により、高い精度で制御することができる。プラズマイオンドーピング法を用いることで、生産性を高めることができる。また質量分離を用いたイオン注入法を用いることで、供給される不純物元素の純度を高めることができる。
不純物元素１４０の供給処理において、半導体層１０８と絶縁層１１０との界面、または半導体層１０８中の界面に近い部分、または絶縁層１１０中の当該界面に近い部分が、最も高い濃度となるように、処理条件を制御することが好ましい。これにより、一度の処理で半導体層１０８と絶縁層１１０の両方に、最適な濃度の不純物元素１４０を供給することができる。
不純物元素１４０としては、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、マグネシウム、シリコン、または希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素、リン、アルミニウム、マグネシウム、またはシリコンを用いることが好ましい。
不純物元素１４０の原料ガスとしては、上記不純物元素を含むガスを用いることができる。ホウ素を供給する場合、代表的にはＢ２Ｈ６ガスやＢＦ３ガスなどを用いることができる。またリンを供給する場合には、代表的にはＰＨ３ガスを用いることができる。また、これらの原料ガスを希ガスで希釈した混合ガスを用いてもよい。
その他、原料ガスとして、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２、（Ｃ５Ｈ５）２Ｍｇ、及び希ガス等を用いることができる。また、イオン源は気体に限られず、固体や液体を加熱して気化させたものを用いてもよい。
不純物元素１４０の添加は、絶縁層１１０及び半導体層１０８の組成や密度、厚さなどを考慮して、加速電圧やドーズ量などの条件を設定することで制御することができる。
例えば、イオン注入法またはプラズマイオンドーピング法でホウ素の添加を行う場合、加速電圧は例えば５ｋＶ以上１００ｋＶ以下、好ましくは７ｋＶ以上７０ｋＶ以下、より好ましくは１０ｋＶ以上５０ｋＶ以下の範囲とすることができる。またドーズ量は、例えば１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下、より好ましくは１×１０１５ｉｏｎｓ／ｃｍ２以上、３×１０１６ｉｏｎｓ／ｃｍ２以下の範囲とすることができる。
また、イオン注入法またはプラズマイオンドーピング法でリンイオンの添加を行う場合、加速電圧は、例えば１０ｋＶ以上１００ｋＶ以下、好ましくは３０ｋＶ以上９０ｋＶ以下、より好ましくは４０ｋＶ以上８０ｋＶ以下の範囲とすることができる。またドーズ量は、例えば１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下、より好ましくは１×１０１５ｉｏｎｓ／ｃｍ２以上３×１０１６ｉｏｎｓ／ｃｍ２以下の範囲とすることができる。
なお、不純物元素１４０の供給方法としてはこれに限られず、例えばプラズマ処理や、加熱による熱拡散を利用した処理などを用いてもよい。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
本発明の一態様では、絶縁層１１０を介して不純物元素１４０を半導体層１０８に供給することができる。そのため、半導体層１０８が結晶性を有する場合であっても、不純物元素１４０の供給の際に半導体層１０８が受けるダメージが軽減され、結晶性が損なわれてしまうことを抑制できる。そのため、結晶性の低下により電気抵抗が増大してしまうような場合には好適である。
〔絶縁層１１８の形成〕
続いて、絶縁層１１０、金属酸化物層１１４、及び導電層１１２を覆って、絶縁層１１８を形成する（図１１（Ａ））。
絶縁層１１８をプラズマＣＶＤ法により形成する場合、成膜温度が高すぎると、低抵抗領域１０８ｎ等に含まれる不純物が、半導体層１０８のチャネル形成領域を含む周辺部に拡散する恐れや、低抵抗領域１０８ｎの電気抵抗が上昇してしまう恐れがある。そのため、絶縁層１１８の成膜温度は、これらのことを考慮して決定すればよい。
例えば、絶縁層１１８の成膜温度としては、例えば１５０℃以上４００℃以下、好ましくは１８０℃以上３６０℃以下、より好ましくは２００℃以上２５０℃以下とすることが好ましい。絶縁層１１８を低温で成膜することにより、チャネル長の短いトランジスタであっても、良好な電気特性を付与することができる。
また、絶縁層１１８の形成後、加熱処理を行ってもよい。当該加熱処理により、低抵抗領域１０８ｎを、より安定して低抵抗なものとすることができる場合がある。例えば、加熱処理を行うことにより、不純物元素１４０が適度に拡散して局所的に均一化され、理想的な不純物元素の濃度勾配を有する低抵抗領域１０８ｎが形成されうる。なお、加熱処理の温度が高すぎる（例えば５００℃以上）と、不純物元素１４０がチャネル形成領域内にまで拡散し、トランジスタの電気特性や信頼性の悪化を招く恐れがある。
加熱処理の条件は、上記記載を援用することができる。
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）がある場合には、当該加熱処理と兼ねることができる場合もある。
〔開口部１４１ａ、開口部１４１ｂの形成〕
続いて、絶縁層１１８及び絶縁層１１０の一部をエッチングすることで、低抵抗領域１０８ｎに達する開口部１４１ａ及び開口部１４１ｂを形成する。
〔導電層１２０ａ、導電層１２０ｂの形成〕
続いて、開口部１４１ａ及び開口部１４１ｂを覆うように、絶縁層１１８上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１２０ａ及び導電層１２０ｂを形成する（図１１（Ｂ））。
以上の工程により、トランジスタ１００Ａを作製することができる。例えば、トランジスタ１００Ａを表示装置の画素に適用する場合には、この後に、保護絶縁層、平坦化層、画素電極、または配線のうち１以上を形成する工程を追加すればよい。
以上が、作製方法例１についての説明である。
なお、構成例２－１で例示したトランジスタ１００を作製する場合には、上記作製方法例１における導電層１０６の形成工程、及び開口部１４２の形成工程を省略すればよい。また、トランジスタ１００とトランジスタ１００Ａとは、同じ工程を経て同一基板上に形成することができる。
［作製方法例２］
以下では、上記作製方法例１とは一部の工程が異なる例を説明する。ここでは、上記構成例２－４で例示したトランジスタ１００Ｃを例に挙げて説明する。
なお以下では、上記作製方法例１と重複する部分については説明を省略し、相違する部分について詳細に説明することとする。
まず、上記作製方法例１と同様に、導電層１０６、絶縁層１０３、半導体層１０８、絶縁層１１０、金属酸化物膜１１４ｆ、及び導電膜１１２ｆを、順に形成する。この段階における断面図を図１２（Ａ）に示す。
続いて、導電膜１１２ｆ、及び金属酸化物膜１１４ｆの一部をエッチングして導電層１１２及び金属酸化物層１１４を形成し、さらに絶縁層１１０の一部をエッチングして、半導体層１０８の一部を露出させる（図１２（Ｂ））。これにより、上面形状が概略一致した導電層１１２、金属酸化物層１１４、及び絶縁層１１０を形成することができる。
絶縁層１１０のエッチングは、導電膜１１２ｆをエッチングするためのレジストマスクを用いて行うことが好ましい。また、絶縁層１１０のエッチングは、導電膜１１２ｆ、金属酸化物膜１１４ｆのエッチングと同じ工程で行ってもよいし、導電膜１１２ｆ及び金属酸化物膜１１４ｆをエッチングした後に、これらとは異なるエッチング方法によりエッチングしてもよい。
例えば、導電膜１１２ｆと金属酸化物膜１１４ｆとを、同じエッチャントを用いたウェットエッチング法によりエッチングした後、絶縁層１１０をドライエッチング法によりエッチングすることができる。特に導電膜１１２ｆ及び金属酸化物膜１１４ｆは、ドライエッチング法により加工すると、金属を含む反応生成物が生じることにより、半導体層１０８や絶縁層１１０を汚染する恐れがある。そのため、絶縁層１１０をエッチングする前に、導電膜１１２ｆと金属酸化物膜１１４ｆとをウェットエッチング法により加工することが好ましい。
なお、エッチング条件によっては、導電層１１２、金属酸化物層１１４、及び絶縁層１１０の端部が一致しない場合がある。例えば、絶縁層１１０の端部よりも、導電層１１２及び金属酸化物層１１４の少なくとも一方の端部が内側、または外側に位置する形状となる場合がある。
また、絶縁層１１０のエッチング時に、露出した半導体層１０８の一部がエッチングされ、薄膜化する場合がある。このとき、半導体層１０８は、低抵抗領域１０８ｎの厚さが、チャネル形成領域の厚さよりも薄い形状となりうる。
また、絶縁層１１０のエッチング時に、半導体層１０８に覆われない絶縁層１０３の一部がエッチングされ、薄膜化する場合がある。例えば絶縁層１０３の絶縁膜１０３ｄが消失する場合もある。
続いて、半導体層１０８の露出した部分に接して、絶縁層１１６を形成し、続けて絶縁層１１８を形成する（図１２（Ｃ））。絶縁層１１６の形成により、半導体層１０８の露出した部分が低抵抗化し、低抵抗領域１０８ｎが形成される。
絶縁層１１６としては、半導体層１０８を低抵抗化させる機能を有する不純物元素を放出する絶縁膜を用いることができる。特に、水素を放出することのできる窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜等の無機絶縁膜を用いることが好ましい。このとき、水素を含有する成膜ガスを用いたプラズマＣＶＤ法を用いることで、絶縁層１１６の成膜時にも半導体層１０８に水素を供給することができるため好ましい。
例えば絶縁層１１６として、窒化シリコンを用いる場合には、シランなどのシリコンを含むガスと、アンモニアや一酸化二窒素などの窒素を含むガスを含む混合ガスを成膜ガスに用いたＰＥＣＶＤ法により形成することが好ましい。このとき、成膜される窒化シリコン中に水素が含まれていることが好ましい。これにより、絶縁層１１６中の水素が半導体層１０８に拡散することで、半導体層１０８の一部を低抵抗化することが容易となる。
または、半導体層１０８中に酸素欠損を生じさせる機能を有する絶縁膜を用いることもできる。特に、金属窒化物を含む絶縁膜を用いることが好ましい。例えば、金属を含むスパッタリングターゲットを用い、窒素ガスと、希釈ガスである希ガス等との混合ガスを成膜ガスとして用いた反応性スパッタリング法により形成することが好ましい。これにより、成膜ガスの流量比を制御することで、絶縁層１１６の膜質を制御することが容易となる。
例えば、絶縁層１１６としてアルミニウムターゲットを用いた反応性スパッタリングにより形成した窒化アルミニウム膜を用いる場合、成膜ガスの全流量に対する窒素ガスの流量を３０％以上１００％以下、好ましくは４０％以上１００％以下、より好ましくは５０％以上１００％以下とすることが好ましい。
ここで、絶縁層１１６と絶縁層１１８とは、大気に曝すことなく連続して成膜することが好ましい。
絶縁層１１６の成膜後、または絶縁層１１８の成膜後に、加熱処理を行なってもよい。加熱処理により、低抵抗領域１０８ｎの低抵抗化を促進させることができる。
加熱処理の条件は、上記記載を援用することができる。
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
続いて、絶縁層１１８及び絶縁層１１６に、低抵抗領域１０８ｎに達する開口部１４１ａ及び開口部１４１ｂを形成する。
続いて、絶縁層１１８上に、作製方法例１と同様に、導電層１２０ａ及び導電層１２０ｂを形成する（図１２（Ｄ））。
以上の工程により、トランジスタ１００Ｃを作製することができる。
なお、構成例２－３で例示したトランジスタ１００Ｂを作製する場合には、上記作製方法例２における導電層１０６の形成工程、及び開口部１４２の形成工程を省略すればよい。また、トランジスタ１００Ｂとトランジスタ１００Ｃとは、同じ工程を経て同一基板上に形成することができる。
［半導体装置の構成要素］
以下では、本実施の形態の半導体装置に含まれる構成要素について説明する。
〔基板〕
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、半導体装置を形成してもよい。または、基板１０２と半導体装置の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するために用いることができる。その際、半導体装置は耐熱性の劣る基板や可撓性の基板にも転載できる。
〔導電膜〕
ゲート電極として機能する導電層１１２及び導電層１０６、並びにソース電極またはドレイン電極の一方として機能する導電層１２０ａ、及び他方として機能する導電層１２０ｂは、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルトから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電層１１２、導電層１０６、導電層１２０ａ、及び導電層１２０ｂには、Ｉｎ－Ｓｎ酸化物、Ｉｎ－Ｗ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｔｉ－Ｓｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｓｉ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物等の酸化物導電体または金属酸化物膜を適用することもできる。
ここで、酸化物導電体（ＯＣ：ＯｘｉｄｅＣｏｎｄｕｃｔｏｒ）について説明を行う。例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。
また、導電層１１２等として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属または合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
また、導電層１１２、導電層１０６、導電層１２０ａ、導電層１２０ｂには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、銅、酸素、または水素に対して高いバリア性を有し、さらに自身からの水素の放出が少ないため、半導体層１０８と接する導電膜、または半導体層１０８の近傍の導電膜として、好適に用いることができる。
〔半導体層〕
半導体層１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝２：２：１、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
また、スパッタリングターゲットとしては、多結晶の酸化物を含むターゲットを用いると、結晶性を有する半導体層１０８を形成しやすくなるため好ましい。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍と記載する場合、Ｉｎを４としたとき、Ｇａが１以上３以下であり、Ｚｎが２以上４以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍であると記載する場合、Ｉｎを５としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが５以上７以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍であると記載する場合、Ｉｎを１としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが０．１より大きく２以下である場合を含む。
また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、シリコンよりもエネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ構造、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ構造は最も欠陥準位密度が低い。
以下では、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）について説明する。ＣＡＡＣは結晶構造の一例を表す。
ＣＡＡＣ構造とは、複数のナノ結晶（最大径が１０ｎｍ未満である結晶領域）を有する薄膜などの結晶構造の一つであり、各ナノ結晶はｃ軸が特定の方向に配向し、かつａ軸及びｂ軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にＣＡＡＣ構造を有する薄膜は、各ナノ結晶のｃ軸が、薄膜の厚さ方向、被形成面の法線方向、または薄膜の表面の法線方向に配向しやすいといった特徴を有する。
ＣＡＡＣ－ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
ここで、結晶学において、単位格子を構成するａ軸、ｂ軸、及びｃ軸の３つの軸（結晶軸）について、特異的な軸をｃ軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な２つの軸をａ軸及びｂ軸とし、層に交差する軸をｃ軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のａ軸及びｂ軸は劈開面に平行であり、ｃ軸は劈開面に直交する。例えば層状構造であるＹｂＦｅ２Ｏ４型の結晶構造をとるＩｎＧａＺｎＯ４の結晶は六方晶系に分類することができ、その単位格子のａ軸及びｂ軸は層の面方向に平行となり、ｃ軸は層（すなわちａ軸及びｂ軸）に直交する。
微結晶構造を有する酸化物半導体膜（微結晶酸化物半導体膜）は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、円を描くように（リング状に）輝度の高い領域が観測され、当該リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低い。ただし、ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。従って、ｎｃ－ＯＳ膜はＣＡＡＣ－ＯＳ膜と比べて、キャリア密度が高く、電子移動度が高くなる場合がある。従って、ｎｃ－ＯＳ膜を用いたトランジスタは、高い電界効果移動度を示す場合がある。
ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比較して、成膜時の酸素流量比を小さくすることで形成することができる。また、ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比較して、成膜時の基板温度を低くすることでも形成することができる。例えば、ｎｃ－ＯＳ膜は、基板温度を比較的低温（例えば１３０℃以下の温度）とした状態、または基板を加熱しない状態でも成膜することができるため、大型のガラス基板や、樹脂基板などを使う場合に適しており、生産性を高めることができる。
金属酸化物の結晶構造の一例について説明する。Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物は、ｎｃ（ｎａｎｏ ｃｒｙｓｔａｌ）構造及びＣＡＡＣ構造のいずれか一方の結晶構造、またはこれらが混在した構造をとりやすい。一方、基板温度を室温（Ｒ．Ｔ．）として形成した金属酸化物は、ｎｃの結晶構造をとりやすい。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
なお、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）は結晶構造の一例を表し、ＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）は機能、または材料の構成の一例を表す。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与できる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
以上が、金属酸化物の構成についての説明である。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明する。
［構成例］
図１３（Ａ）に、表示装置７００の上面図を示す。表示装置７００は、シール材７１２により貼り合された第１の基板７０１と第２の基板７０５を有する。また第１の基板７０１、第２の基板７０５、及びシール材７１２で封止される領域において、第１の基板７０１上に画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６が設けられる。また画素部７０２には、複数の表示素子が設けられる。
また、第１の基板７０１の第２の基板７０５と重ならない部分に、ＦＰＣ７１６（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が接続されるＦＰＣ端子部７０８が設けられている。ＦＰＣ７１６によって、ＦＰＣ端子部７０８及び信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに各種信号等が供給される。
ゲートドライバ回路部７０６は、複数設けられていてもよい。また、ゲートドライバ回路部７０６及びソースドライバ回路部７０４は、それぞれ半導体基板等に別途形成され、パッケージされたＩＣチップの形態であってもよい。当該ＩＣチップは、第１の基板７０１上、またはＦＰＣ７１６に実装することができる。
画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタに、本発明の一態様の半導体装置であるトランジスタを適用することができる。
画素部７０２に設けられる表示素子としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、発光素子としては、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ ＬＥＤ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ ＬＥＤ）、半導体レーザなどの、自発光性の発光素子が挙げられる。また、シャッター方式または光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子や、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、または電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。
図１３（Ｂ）に示す表示装置７００Ａは、第１の基板７０１に代えて、可撓性を有する樹脂層７４３が適用され、フレキシブルディスプレイとして用いることのできる表示装置の例である。
表示装置７００Ａは、画素部７０２が矩形形状でなく、角部が円弧状の形状を有している。また、図１３（Ｂ）中の領域Ｐ１に示すように、画素部７０２、及び樹脂層７４３の一部が切り欠かれた切欠き部を有する。一対のゲートドライバ回路部７０６は、画素部７０２を挟んで両側に設けられる。またゲートドライバ回路部７０６は、画素部７０２の角部において、円弧状の輪郭に沿って設けられている。
樹脂層７４３は、ＦＰＣ端子部７０８が設けられる部分が突出した形状を有している。また樹脂層７４３のＦＰＣ端子部７０８を含む一部は、図１３（Ｂ）中の領域Ｐ２で裏側に折り返すことができる。樹脂層７４３の一部を折り返すことで、ＦＰＣ７１６を画素部７０２の裏側に重ねて配置した状態で、表示装置７００Ａを電子機器に実装することができ、電子機器の省スペース化を図ることができる。
また表示装置７００Ａに接続されるＦＰＣ７１６には、ＩＣ７１７が実装されている。ＩＣ７１７は、例えばソースドライバ回路としての機能を有する。このとき、表示装置７００Ａにおけるソースドライバ回路部７０４は、保護回路、バッファ回路、デマルチプレクサ回路等の少なくとも一を含む構成とすることができる。
図１３（Ｃ）に示す表示装置７００Ｂは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。例えばテレビジョン装置、モニタ装置、パーソナルコンピュータ（ノート型またはデスクトップ型を含む）、タブレット端末、デジタルサイネージなどに好適に用いることができる。
表示装置７００Ｂは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路部７２２を有する。
複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。また、複数のＦＰＣ７２３は、一方の端子が第１の基板７０１に、他方の端子がプリント基板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画素部７０２の裏側に配置して、電子機器に実装することができ、電子機器の省スペース化を図ることができる。
一方、ゲートドライバ回路部７２２は、第１の基板７０１上に形成されている。これにより、狭額縁の電子機器を実現できる。
このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、または６０インチ以上の表示装置を実現することができる。また、解像度が４Ｋ２Ｋ、または８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現することができる。
［断面構成例］
以下では、表示素子として液晶素子を用いる構成、及びＥＬ素子を用いる構成について、図１４乃至図１７を用いて説明する。なお、図１４乃至図１６は、それぞれ図１３（Ａ）に示す一点鎖線Ｑ－Ｒにおける断面図である。また図１７は、図１３（Ｂ）に示した表示装置７００Ａ中の一点鎖線Ｓ－Ｔにおける断面図である。図１４及び図１５は、表示素子として液晶素子を用いた構成であり、図１６及び図１７は、ＥＬ素子を用いた構成である。
〔表示装置の共通部分に関する説明〕
図１４乃至図１７に示す表示装置は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。引き回し配線部７１１は、信号線７１０を有する。画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。ソースドライバ回路部７０４は、トランジスタ７５２を有する。図１５では、容量素子７９０が無い場合を示している。
トランジスタ７５０及びトランジスタ７５２は、実施の形態１で例示したトランジスタを適用できる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くできる。よって、画像信号等の電気信号の保持時間を長くでき、画像信号等の書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、表示装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
図１４、図１６、及び図１７に示す容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と同一の膜を加工して形成される下部電極と、半導体層と同一の金属酸化物を加工して形成される上部電極と、を有する。上部電極は、トランジスタ７５０のソース領域及びドレイン領域と同様に低抵抗化されている。また、下部電極と上部電極との間には、トランジスタ７５０の第１のゲート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。また、上部電極には、トランジスタのソース電極及びドレイン電極と同一の膜を加工して得られる配線が接続されている。
また、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上には平坦化絶縁膜７７０が設けられている。
画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２とは、異なる構造のトランジスタを用いてもよい。例えば、いずれか一方にトップゲート型のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用した構成としてもよい。なお、上記ゲートドライバ回路部７０６についてもソースドライバ回路部７０４と同様に、トランジスタ７５０と同じ構造のトランジスタを用いてもよいし、異なる構造のトランジスタを用いてもよい。
信号線７１０は、トランジスタ７５０やトランジスタ７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。このとき、銅元素を含む材料等の低抵抗な材料を用いると、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となるため好ましい。
ＦＰＣ端子部７０８は、一部が接続電極として機能する配線７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。配線７６０は、異方性導電膜７８０を介してＦＰＣ７１６が有する端子と電気的に接続される。ここでは、配線７６０は、トランジスタ７５０やトランジスタ７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。
第１の基板７０１及び第２の基板７０５としては、例えばガラス基板、またはプラスチック基板等の可撓性を有する基板を用いることができる。第１の基板７０１に可撓性を有する基板を用いる場合には、第１の基板７０１とトランジスタ７５０等との間に、水や水素に対するバリア性を有する絶縁層を設けることが好ましい。
また、第２の基板７０５側には、遮光膜７３８と、着色膜７３６と、これらに接する絶縁膜７３４と、が設けられる。
〔液晶素子を用いる表示装置の構成例〕
図１４に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電層７７２、導電層７７４、及びこれらの間に液晶層７７６を有する。導電層７７４は、第２の基板７０５側に設けられ、共通電極としての機能を有する。また、導電層７７２は、トランジスタ７５０が有するソース電極またはドレイン電極と電気的に接続される。導電層７７２は、平坦化絶縁膜７７０上に形成され、画素電極として機能する。
導電層７７２には、可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
導電層７７２に反射性の材料を用いると、表示装置７００は反射型の液晶表示装置となる。一方、導電層７７２に透光性の材料を用いると、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟むように一対の偏光板を設ける。
図１５に示す表示装置７００は、横電界方式（例えば、ＦＦＳモード）の液晶素子７７５を用いる例を示す。導電層７７２上に絶縁層７７３を介して、共通電極として機能する導電層７７４が設けられる。導電層７７２と導電層７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
図１５において、導電層７７４、絶縁層７７３、導電層７７２の積層構造により保持容量を構成することができる。そのため、別途容量素子を設ける必要がなく、開口率を高めることができる。
また、図１４及び図１５には図示しないが、液晶層７７６と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）、及びバックライト、サイドライトなどの光源を適宜設けることができる。
液晶層７７６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
また、液晶素子のモードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモードなどを用いることができる。
また、液晶層７７６に高分子分散型液晶や、高分子ネットワーク型液晶などを用いた、散乱型の液晶を用いることもできる。このとき、着色膜７３６を設けずに白黒表示を行う構成としてもよいし、着色膜７３６を用いてカラー表示を行う構成としてもよい。
また、液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合、着色膜７３６を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの色を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、精細度を高められることなどの利点がある。
〔発光素子を用いる表示装置〕
図１６に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電層７７２、ＥＬ層７８６、及び導電膜７８８を有する。ＥＬ層７８６は、有機化合物、または無機化合物などの発光材料を有する。
発光材料としては、蛍光材料、燐光材料、熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ ａｃｔｉｖａｔｅｄ ｄｅｌａｙｅｄ ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料、無機化合物（量子ドット材料など）などを用いることができる。
図１６に示す表示装置７００には、平坦化絶縁膜７７０上に導電層７７２の一部を覆う絶縁膜７３０が設けられる。ここで、発光素子７８２は透光性の導電膜７８８を有し、トップエミッション型の発光素子である。なお、発光素子７８２は、導電層７７２側に光を射出するボトムエミッション構造や、導電層７７２側及び導電膜７８８側の双方に光を射出するデュアルエミッション構造としてもよい。
また、着色膜７３６は発光素子７８２と重なる位置に設けられている。また遮光膜７３８は絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、ＥＬ層７８６を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
図１７には、フレキシブルディスプレイに好適に適用できる表示装置の構成を示している。図１７は、図１３（Ｂ）に示した表示装置７００Ａ中の一点鎖線Ｓ－Ｔにおける断面図である。
図１７に示す表示装置７００Ａは、図１６で示した第１の基板７０１に代えて、支持基板７４５、接着層７４２、樹脂層７４３、及び絶縁層７４４が積層された構成を有する。トランジスタ７５０や容量素子７９０等は、樹脂層７４３上に設けられた絶縁層７４４上に設けられている。
支持基板７４５は、有機樹脂やガラス等を含み、可撓性を有する程度に薄い基板である。樹脂層７４３は、ポリイミドやアクリルなどの有機樹脂を含む層である。絶縁層７４４は、酸化シリコン、酸化窒化シリコン、窒化シリコン等の無機絶縁膜を含む。樹脂層７４３と支持基板７４５とは、接着層７４２によって貼り合わされている。樹脂層７４３は、支持基板７４５よりも薄いことが好ましい。
また、図１７に示す表示装置７００Ａは、図１６で示した第２の基板７０５に代えて保護層７４０を有する。保護層７４０は、封止膜７３２と貼り合わされている。保護層７４０としては、ガラス基板や樹脂フィルムなどを用いることができる。また、保護層７４０として、偏光板、散乱板などの光学部材や、タッチセンサパネルなどの入力装置、またはこれらを２つ以上積層した構成を適用してもよい。
また、発光素子７８２が有するＥＬ層７８６は、絶縁膜７３０及び導電層７７２上に島状に設けられている。ＥＬ層７８６を、副画素毎に発光色が異なるように作り分けることで、着色膜７３６を用いずにカラー表示を実現することができる。また、発光素子７８２を覆って、保護層７４１が設けられている。保護層７４１は発光素子７８２に水などの不純物が拡散することを防ぐ機能を有する。保護層７４１は、無機絶縁膜を用いることが好ましい。また、無機絶縁膜と有機絶縁膜をそれぞれ一以上含む積層構造とすることがより好ましい。
また、図１７では、折り曲げ可能な領域Ｐ２を示している。領域Ｐ２では、支持基板７４５、接着層７４２のほか、絶縁層７４４等の無機絶縁膜が設けられていない部分を有する。また、領域Ｐ２において、配線７６０を覆って樹脂層７４６が設けられている。折り曲げ可能な領域Ｐ２に無機絶縁膜をできるだけ設けず、且つ、金属または合金を含む導電層と、有機材料を含む層のみを積層した構成とすることで、曲げた際にクラックが生じることを防ぐことができる。また、領域Ｐ２に支持基板７４５を設けないことで、極めて小さい曲率半径で、表示装置７００Ａの一部を曲げることができる。
〔表示装置に入力装置を設ける構成例〕
また、図１４乃至図１７に示す表示装置７００または表示装置７００Ａに、入力装置を設けてもよい。当該入力装置としては、例えば、タッチセンサ等が挙げられる。
例えばセンサの方式としては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。または、これら２つ以上を組み合わせて用いてもよい。
なお、タッチパネルの構成は、入力装置を一対の基板の間に形成する、所謂インセル型のタッチパネル、入力装置を表示装置７００上に形成する、所謂オンセル型のタッチパネル、または入力装置を表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルなどがある。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図１８を用いて説明を行う。
図１８（Ａ）に示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
画素部５０２や駆動回路部５０４が有するトランジスタに、本発明の一態様のトランジスタを適用することができる。また保護回路５０６にも、本発明の一態様のトランジスタを適用してもよい。
画素部５０２は、Ｘ行Ｙ列（Ｘ、Ｙはそれぞれ独立に２以上の自然数）に配置された複数の表示素子を駆動する複数の画素回路５０１を有する。
駆動回路部５０４は、ゲート線ＧＬ＿１乃至ゲート線ＧＬ＿Ｘに走査信号を出力するゲートドライバ５０４ａ、データ線ＤＬ＿１乃至データ線ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４ｂなどの駆動回路を有する。ゲートドライバ５０４ａは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
端子部５０７は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図１８（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線であるゲート線ＧＬ、またはソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ等の各種配線に接続される。
また、ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ画素部５０２と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板（例えば、単結晶半導体膜または多結晶半導体膜で形成された駆動回路基板）をＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、画素部５０２が設けられる基板に実装する構成としてもよい。
また、図１８（Ａ）に示す複数の画素回路５０１は、例えば、図１８（Ｂ）または図１８（Ｃ）に示す構成とすることができる。
図１８（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、ゲート線ＧＬ＿ｍ、電位供給線ＶＬ等が接続されている。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
また、図１８（Ｃ）に示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４と、容量素子５６２と、発光素子５７２と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、ゲート線ＧＬ＿ｍ、電位供給線ＶＬ＿ａ、及び電位供給線ＶＬ＿ｂ等が接続されている。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。トランジスタ５５４のゲートに与えられる電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
以下では、画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。実施の形態１で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用することができる。
［回路構成］
図１９（Ａ）に、画素回路４００の回路図を示す。画素回路４００は、トランジスタＭ１、トランジスタＭ２、容量Ｃ１、及び回路４０１を有する。また画素回路４００には、配線Ｓ１、配線Ｓ２、配線Ｇ１、及び配線Ｇ２が接続される。
トランジスタＭ１は、ゲートが配線Ｇ１と、ソース及びドレインの一方が配線Ｓ１と、他方が容量Ｃ１の一方の電極と、それぞれ接続する。トランジスタＭ２は、ゲートが配線Ｇ２と、ソース及びドレインの一方が配線Ｓ２と、他方が容量Ｃ１の他方の電極、及び回路４０１と、それぞれ接続する。
回路４０１は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機ＥＬ素子やＬＥＤ素子などの発光素子、液晶素子、またはＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子等を適用することができる。
トランジスタＭ１と容量Ｃ１とを接続するノードをノードＮ１、トランジスタＭ２と回路４０１とを接続するノードをノードＮ２とする。
画素回路４００は、トランジスタＭ１をオフ状態とすることで、ノードＮ１の電位を保持することができる。また、トランジスタＭ２をオフ状態とすることで、ノードＮ２の電位を保持することができる。また、トランジスタＭ２をオフ状態とした状態で、トランジスタＭ１を介してノードＮ１に所定の電位を書き込むことで、容量Ｃ１を介した容量結合により、ノードＮ１の電位の変位に応じてノードＮ２の電位を変化させることができる。
ここで、トランジスタＭ１、トランジスタＭ２のうちの一方または両方に、実施の形態１で例示した、酸化物半導体が適用されたトランジスタを適用することができる。そのため極めて低いオフ電流により、ノードＮ１またはノードＮ２の電位を長期間に亘って保持することができる。なお、各ノードの電位を保持する期間が短い場合（具体的には、フレーム周波数が３０Ｈｚ以上である場合等）には、シリコン等の半導体を適用したトランジスタを用いてもよい。
［駆動方法例］
続いて、図１９（Ｂ）を用いて、画素回路４００の動作方法の一例を説明する。図１９（Ｂ）は、画素回路４００の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
図１９（Ｂ）に示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期間である。
〔期間Ｔ１〕
期間Ｔ１では、配線Ｇ１と配線Ｇ２の両方に、トランジスタをオン状態にする電位を与える。また、配線Ｓ１には固定電位である電位Ｖｒｅｆを供給し、配線Ｓ２には第１データ電位Ｖｗを供給する。
ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から電位Ｖｒｅｆが与えられる。また、ノードＮ２には、トランジスタＭ２を介して第１データ電位Ｖｗが与えられる。したがって、容量Ｃ１には電位差Ｖｗ－Ｖｒｅｆが保持された状態となる。
〔期間Ｔ２〕
続いて期間Ｔ２では、配線Ｇ１にはトランジスタＭ１をオン状態とする電位を与え、配線Ｇ２にはトランジスタＭ２をオフ状態とする電位を与える。また、配線Ｓ１には第２データ電位Ｖｄａｔａを供給する。配線Ｓ２には所定の定電位を与える、またはフローティング状態としてもよい。
ノードＮ１には、トランジスタＭ１を介して第２データ電位Ｖｄａｔａが与えられる。このとき、容量Ｃ１による容量結合により、第２データ電位Ｖｄａｔａに応じてノードＮ２の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、第１データ電位Ｖｗと電位ｄＶを足した電位が入力されることとなる。なお、図１９（Ｂ）では電位ｄＶが正の値であるように示しているが、負の値であってもよい。すなわち、第２データ電位Ｖｄａｔａが電位Ｖｒｅｆより低くてもよい。
ここで、電位ｄＶは、容量Ｃ１の容量値と、回路４０１の容量値によって概ね決定される。容量Ｃ１の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは第２データ電位Ｖｄａｔａに近い電位となる。
このように、画素回路４００は、２種類のデータ信号を組み合わせて表示素子を含む回路４０１に供給する電位を生成することができるため、画素回路４００内で階調の補正を行うことが可能となる。
また画素回路４００は、配線Ｓ１及び配線Ｓ２に接続されるソースドライバが供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ（ＨＤＲ）表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を実現できる。
［適用例］
〔液晶素子を用いた例〕
図１９（Ｃ）に示す画素回路４００ＬＣは、回路４０１ＬＣを有する。回路４０１ＬＣは、液晶素子ＬＣと、容量Ｃ２とを有する。
液晶素子ＬＣは、一方の電極がノードＮ２及び容量Ｃ２の一方の電極と、他方の電極が電位Ｖｃｏｍ２が与えられる配線と接続する。容量Ｃ２は、他方の電極が電位Ｖｃｏｍ１が与えられる配線と接続する。
容量Ｃ２は保持容量として機能する。なお、容量Ｃ２は不要であれば省略することができる。
画素回路４００ＬＣは、液晶素子ＬＣに高い電圧を供給することができるため、例えばオーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用することなどができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、使用温度や液晶素子ＬＣの劣化状態等に応じて階調を補正することもできる。
〔発光素子を用いた例〕
図１９（Ｄ）に示す画素回路４００ＥＬは、回路４０１ＥＬを有する。回路４０１ＥＬは、発光素子ＥＬ、トランジスタＭ３、及び容量Ｃ２を有する。
トランジスタＭ３は、ゲートがノードＮ２及び容量Ｃ２の一方の電極と、ソース及びドレインの一方が電位ＶＨが与えられる配線と、他方が発光素子ＥＬの一方の電極と、それぞれ接続される。容量Ｃ２は、他方の電極が電位Ｖｃｏｍが与えられる配線と接続する。発光素子ＥＬは、他方の電極が電位ＶＬが与えられる配線と接続する。
トランジスタＭ３は、発光素子ＥＬに供給する電流を制御する機能を有する。容量Ｃ２は保持容量として機能する。容量Ｃ２は不要であれば省略することができる。
なお、ここでは発光素子ＥＬのアノード側がトランジスタＭ３と接続する構成を示しているが、カソード側にトランジスタＭ３を接続してもよい。そのとき、電位ＶＨと電位ＶＬの値を適宜変更することができる。
画素回路４００ＥＬは、トランジスタＭ３のゲートに高い電位を与えることで、発光素子ＥＬに大きな電流を流すことができるため、例えばＨＤＲ表示などを実現することができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、トランジスタＭ３や発光素子ＥＬの電気特性のばらつきを補正することもできる。
なお、図１９（Ｃ）及び図１９（Ｄ）で例示した回路に限られず、別途トランジスタや容量などを追加した構成としてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
図２０（Ａ）に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５が接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリー６０１１を有する。
例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現することができる。
上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
表示装置６００６はタッチパネルとしての機能を有していてもよい。
フレーム６００９は、表示装置６００６の保護機能、プリント基板６０１０の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリー制御回路等を有する。
図２０（Ｂ）は、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。
表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリー６０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。
発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
光６０１８を透過する導光部６０１７ａ、導光部６０１７ｂにより、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
図２１（Ａ）に示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
表示部６５０２に、本発明の一態様の表示装置を適用することができる。
図２１（Ｂ）は、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリー６５１８等が配置されている。
保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が図示しない接着層により固定されている。
また、表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されている。また、当該折り返された部分に、ＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。またＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
表示パネル６５１１には本発明の一態様のフレキシブルディスプレイパネルを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリー６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
本発明の一態様が適用された電子機器は、家屋やビルの内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
図２２（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
なおカメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタン等としての機能を有する。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。なお、ファインダーが内蔵されたカメラ８０００であってもよい。
図２２（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球やまぶたの動きの情報を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能や、使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能を有していてもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図２２（Ｃ）、図２２（Ｄ）、及び図２２（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２２（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画や動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図２３（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
図２３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。図２３（Ｂ）では３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、電話などの着信の通知、電子メールやＳＮＳなどの題名、送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
図２３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
図２３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチとして用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うことや、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
図２３（Ｅ）、図２３（Ｆ）、及び図２３（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２３（Ｅ）は携帯情報端末９２０１を展開した状態、図２３（Ｇ）は折り畳んだ状態、図２３（Ｆ）は図２３（Ｅ）と図２３（Ｇ）の一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
図２４（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
図２４（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７５００にタッチパネルを適用し、これに触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、操作ボタンの他に表示部を有していてもよい。
なお、テレビジョン装置７１００は、テレビ放送の受信機や、ネットワーク接続のための通信装置を有していてもよい。
図２４（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
図２４（Ｃ）、及び図２４（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
図２４（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
また、図２４（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
表示部７５００が広いほど、一度に提供できる情報量を増やすことができ、また人の目につきやすいため、例えば広告の宣伝効果を高める効果を奏する。
表示部７５００にタッチパネルを適用し、使用者が操作できる構成とすると好ましい。これにより、広告用途だけでなく、路線情報や交通情報、商用施設の案内情報など、使用者が求める情報を提供するための用途にも用いることができる。
また、図２４（Ｃ）、及び図２４（Ｄ）に示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を情報端末機７３１１の画面に表示させることや、情報端末機７３１１を操作することで、表示部７５００の表示を切り替えることができる。
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
図２４（Ａ）乃至図２４（Ｄ）における表示部７５００に、本発明の一態様の表示装置を適用することができる。
本実施の形態の電子機器は表示部を有する構成としたが、表示部を有さない電子機器にも本発明の一態様を適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
以下では、半導体層の構成を異ならせたトランジスタを作製し、その電気特性及び信頼性を評価した結果について説明する。
［試料の作製］
作製したトランジスタの構成は、実施の形態１で例示したトランジスタ１００を援用できる。なおここでは、バックゲート電極を有するトランジスタ１００Ａと同一の工程を経てトランジスタ１００を作製した。
まず、ガラス基板上に厚さ約１００ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して第１のゲート電極を得た。続いて、第１のゲート絶縁層として厚さ約２４０ｎｍの第１の窒化シリコン膜と、厚さ約６０ｎｍの第２の窒化シリコン膜と、厚さ約３ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により積層して形成した。
第１の窒化シリコン膜は、シランガス、窒素ガス、アンモニアガスの流量をそれぞれ２９０ｓｃｃｍ、２０００ｓｃｃｍ、２０００ｓｃｃｍとし、圧力２００Ｐａ、成膜電力３０００Ｗ、基板温度３５０℃の条件で成膜した。
第２の窒化シリコン膜は、シランガス、窒素ガス、アンモニアガスの流量をそれぞれ２００ｓｃｃｍ、２０００ｓｃｃｍ、１００ｓｃｃｍとし、圧力１００Ｐａ、成膜電力２０００Ｗ、基板温度３５０℃の条件で成膜した。
酸化窒化シリコン膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ２０ｓｃｃｍ、３０００ｓｃｃｍとし、圧力４０Ｐａ、成膜電力３０００Ｗ、基板温度３５０℃の条件で成膜した。
続いて、第１のゲート絶縁層上に、厚さ約３０ｎｍの金属酸化物膜を成膜し、これを加工して半導体層を得た。ここで、金属酸化物膜の成膜条件を異ならせた５つの試料（試料Ａ１乃至試料Ａ５）を作製した。
試料Ａ１は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］となるように、金属酸化物ターゲットを用いたスパッタリング法により金属酸化物膜を成膜した。成膜ガスとして、アルゴンガスと酸素ガスの混合ガスを用い、酸素ガスの流量比を２％とした。また成膜は、基板を加熱することなく行った。
試料Ａ２は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］となるように、金属酸化物ターゲットを用いたスパッタリング法により金属酸化物膜を成膜した。成膜ガスとして、アルゴンガスと酸素ガスの混合ガスを用い、酸素ガスの流量比を１０％とした。また成膜は、基板を加熱することなく行った。
試料Ａ３は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］となるように、金属酸化物ターゲットを用いたスパッタリング法により金属酸化物膜を成膜した。成膜ガスとして、アルゴンガスと酸素ガスの混合ガスを用い、酸素ガスの流量比を３０％とした。また成膜は、基板を加熱することなく行った。
試料Ａ４は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］となるように、金属酸化物ターゲットを用いたスパッタリング法により金属酸化物膜を成膜した。成膜ガスとして、アルゴンガスと酸素ガスの混合ガスを用い、酸素ガスの流量比を１０％とした。また成膜は、基板を加熱することなく行った。
試料Ａ５は、第１の金属酸化物膜と、第２の金属酸化物膜を積層した試料である。まず、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］となるように、金属酸化物ターゲットを用いたスパッタリング法により、厚さ約２５ｎｍの第１の金属酸化物膜を成膜した。続いて金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］となるように、金属酸化物ターゲットを用いたスパッタリング法により、厚さ約５ｎｍの第２の金属酸化物膜を成膜した。成膜ガスとして、アルゴンガスと酸素ガスの混合ガスを用い、酸素ガスの流量比を第１の金属酸化物膜では３０％とし、第２の金属酸化物膜では２％とした。また成膜は、いずれも基板を加熱することなく行った。
また、半導体層の形成後、窒素ガス雰囲気下にて３５０℃、１時間の加熱処理を行なった後、窒素ガスと酸素ガスの混合雰囲気下にて３５０℃、１時間の加熱処理を行なった。
続いて、第２のゲート絶縁層として、厚さ約５ｎｍの第１の酸化窒化シリコン膜、厚さ約１４０ｎｍの第２の酸化窒化シリコン膜、及び厚さ約５ｎｍの第３の酸化窒化シリコン膜を、それぞれプラズマＣＶＤ法により成膜した。
第１の酸化窒化シリコン膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ２４ｓｃｃｍ、１８０００ｓｃｃｍとし、圧力２００Ｐａ、成膜電力１３０Ｗ、基板温度３５０℃の条件で成膜した。
第２の酸化窒化シリコン膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ２００ｓｃｃｍ、４０００ｓｃｃｍとし、圧力３００Ｐａ、成膜電力７５０Ｗ、基板温度３５０℃の条件で成膜した。
第３の酸化窒化シリコン膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ２０ｓｃｃｍ、３０００ｓｃｃｍとし、圧力４０Ｐａ、成膜電力５００Ｗ、基板温度３５０℃の条件で成膜した。
続いて、第２のゲート絶縁層上にスパッタリング法により、厚さ約２０ｎｍの金属酸化物膜を成膜した。金属酸化物膜の成膜は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］となるように、金属酸化物ターゲットを用い、酸素を含む雰囲気下で行った。その後、窒素を含む雰囲気下で３５０℃、一時間の加熱処理を行なった。
続いて、金属酸化物膜上に厚さ約１００ｎｍのモリブデン膜をスパッタリング法により成膜した。その後、モリブデン膜と金属酸化物膜の一部をエッチングにより除去し、第２のゲート電極と、金属酸化物層を得た。
続いて、第２のゲート電極をマスクとして、不純物元素としてホウ素の添加処理を行なった。不純物の添加は、プラズマイオンドーピング装置を用いた。ホウ素を供給するためのガスには、Ｂ２Ｈ６ガスを用いた。
続いて、トランジスタを覆う保護絶縁層として厚さ約３００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により成膜した。その後、保護絶縁層及び第２のゲート絶縁層の一部をエッチングにより開口し、モリブデン膜をスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約１．５μｍのアクリル膜を形成し、窒素雰囲気下、温度２５０℃、一時間の条件で加熱処理を行った。
以上の工程により、それぞれガラス基板上に形成されたトランジスタを有する、試料Ａ１乃至Ａ５を得た。
［トランジスタのＩｄ－Ｖｇ特性］
続いて、上記で作製したトランジスタのＩｄ－Ｖｇ特性を測定した。
トランジスタのＩｄ－Ｖｇ特性の測定条件としては、ゲート電極に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）を、－１５Ｖから＋２０Ｖまで０．２５Ｖ刻みで印加した。また、ソース電極に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び１０Ｖとした。
また、測定したトランジスタは、設計値がチャネル長３μｍ、チャネル幅が５０μｍのシングルゲート構造のトランジスタとした。また測定数は各試料につき２０とした。
［信頼性の評価］
続いて、上記トランジスタの信頼性の評価として、ＧＢＴ試験を行った。ＧＢＴ試験では、トランジスタが形成されている基板を６０℃に保持し、トランジスタのソースとドレインに０Ｖ、ゲートには２０Ｖまたは－２０Ｖの電圧を印加し、この状態を一時間保持した。ここでは特に、ＰＢＴＳ試験及びＮＢＴＩＳ試験について示す。なお、ＮＢＴＩＳ試験では、約１００００ｌｘの白色ＬＥＤ光を試料に照射した。
［結果１］
図２５（Ａ）乃至図２５（Ｄ）に、測定したトランジスタのＩｄ－Ｖｇ特性を示す。各図において、ドレイン電圧（Ｖｄ）の異なる２つのＩｄ－Ｖｇ特性と、Ｖｄ＝１０ＶのＩｄ－Ｖｇ特性から算出した電界効果移動度（μＦＥ）とを合わせて示している。
図２５（Ａ）乃至図２５（Ｄ）に、試料（Ｓａｍｐｌｅと表記）Ａ１、試料Ａ２、試料Ａ３、及び試料Ａ４のＩｄ－Ｖｇ特性をそれぞれ示している。また、各図及び以降の説明において、各試料に対応する金属酸化物膜の組成を簡便に示すため、ＩＧＺＯ（５１６）等と表記する。
図２５（Ａ）乃至図２５（Ｄ）に示すように、オン状態において、同じＶｇのときに流すことのできる電流値は試料Ａ１が最も高く、続いて試料Ａ２、試料Ａ３、試料Ａ４の順に低くなることが分かる。これは、Ｉｎの含有率に関係していると推察される。また、試料Ａ４では、電気特性のばらつきが他の条件よりも大きい結果となった。
図２５（Ｅ）には、試料Ａ１乃至試料Ａ４における、ＰＢＴＳ試験及びＮＢＴＩＳ試験前後での、しきい値電圧の変動量（ΔＶｔｈ）を示している。図２５（Ｅ）に示すように、半導体層の組成によって、ΔＶｔｈの大きさに大きく差がみられている。
ＰＢＴＳ試験に着目すると、しきい値電圧の変動量は、試料Ａ１が最も小さく（すなわち良好であり）、試料Ａ２、試料Ａ３、試料Ａ４の順で大きくなる傾向が見られている。特に試料Ａ４は他の試料と比較して突出してしきい値電圧の変動量が大きい結果となった。
一方、ＮＢＴＩＳ試験に着目すると、試料Ａ１では他の試料に比べてしきい値電圧の変動量が若干大きいものの、いずれの試料においても２Ｖ以下の変動量を維持しており、良好な信頼性を示すことが分かる。
以上の結果から、トランジスタの信頼性に関して、半導体層に用いる金属酸化物膜におけるガリウムの含有量が小さいほど、信頼性の高いトランジスタを実現できることが確認できた。特に、ガリウムの含有量の小さい金属酸化物膜を用いることで、ＰＢＴＳ試験における、しきい値電圧の変動量を小さくできることが確認できた。さらに、インジウムの含有量が、ガリウムの含有量よりも大きく、且つ、亜鉛の含有量が、ガリウムの含有量よりも大きい金属酸化物膜を用いることで、高い電界効果移動度と、高い信頼性を兼ね備えたトランジスタを実現できることが分かった。
［結果２］
続いて、図２６（Ａ）に試料Ａ５のＩｄ－Ｖｇ特性を示す。上述のように試料Ａ５は、半導体層に、第１の金属酸化物膜（ＩＧＺＯ（１１１））上に第２の金属酸化物膜（ＩＧＺＯ（５１６））を積層した積層膜を用いたトランジスタである。
図２６（Ａ）に示すように、試料Ａ５は、試料Ａ１（ＩＧＺＯ（５１６））と比較して、ばらつきが小さく良好な電気特性を示すことが確認できた。また、試料Ａ５は、試料Ａ３（ＩＧＺＯ（１１１））と比較して、高いオン電流と高い電界効果移動度を示すことが確認できた。
図２６（Ｂ）には、試料Ａ５の信頼性試験前後でのΔＶｔｈの結果を示している。ここでは比較として、上記試料Ａ１と試料Ａ３の結果を並べて明記している。
ＰＢＴＳ試験に着目すると、試料Ａ５では、試料Ａ１よりも、しきい値電圧の変動量が小さいことが分かる。また、ＮＢＴＩＳ試験においては、試料Ａ３よりも、しきい値電圧の変動量が小さいことが分かる。すなわち、試料Ａ５では、金属酸化物膜を単膜で用いた場合よりも、極めて高い信頼性を示すことが分かった。
ここで、ＰＢＴＳ試験におけるしきい値電圧の変動の要因として、ゲート絶縁層と半導体層との界面、または界面近傍における欠陥準位が要因の一つとして考えられている。したがって、図２６（Ｂ）の結果から、ゲート絶縁層側に位置する金属酸化物膜に、インジウムの含有率がガリウムの含有率よりも高い金属酸化物膜を配置することで、ゲート絶縁層と半導体層との界面、または界面近傍の欠陥準位を低減できることが示唆される。
また、ＮＢＴＩＳ試験におけるしきい値電圧の変動の要因として、半導体層中の酸素欠損に起因する欠陥準位が要因の一つとして考えられている。したがって、図２６（Ｂ）の結果から、ゲート絶縁層に接する第２の金属酸化物膜に、これよりもガリウムの含有量が高い第１の金属酸化物膜を積層することで、このような欠陥準位の欠陥準位密度が低減できることが示唆される。さらにこのことは、ガリウムはインジウムや亜鉛と比較して酸素と結合しやすいことを鑑みると、ガリウムを比較的多く含む第１の金属酸化物膜では酸素欠損が生じにくいことが推察される。
また、試料Ａ５では、ガリウムの含有率が低く、酸素欠損が比較的生じやすい第２の金属酸化物膜の厚さを、第１の金属酸化物膜よりも十分に薄くするとともに、加熱処理によってゲート絶縁層から十分な酸素が供給されている。その結果、半導体層全体として酸素欠損が十分に低減され、図２６（Ａ）に示すように、ばらつきが小さく、且つ良好なトランジスタ特性が得られていると推察される。
以上の結果から、ゲート絶縁層に接し、且つインジウムの含有率がガリウムの含有率よりも高い第２の金属酸化物膜と、第２の金属酸化物膜よりも厚く、且つガリウムの含有率の高い第１の金属酸化物膜を積層した半導体層を用いることで、極めて良好な電気特性と、極めて高い信頼性を兼ね備えたトランジスタを実現できることが分かった。
本実施例では、絶縁層上に形成する金属酸化物層の成膜条件を異ならせた試料を作製し、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、絶縁層からの酸素及びアルゴンの脱離量を評価した結果について説明する。
［試料の作製］
まず、ガラス基板上に絶縁層として、上記実施例１で示した第２のゲート絶縁層と同様の条件により、厚さ約５ｎｍの第１の酸化窒化シリコン膜、厚さ約１３０ｎｍの第２の酸化窒化シリコン膜、及び厚さ約５ｎｍの第３の酸化窒化シリコン膜を、それぞれプラズマＣＶＤ法により成膜した。
続いて、窒素雰囲気下にて、３７０℃、１時間の加熱処理を行なった。
続いて、絶縁層上にスパッタリング法により、厚さ約２０ｎｍの金属酸化物膜を成膜した。金属酸化物膜の成膜は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］である金属酸化物ターゲットを用いた。
ここで、金属酸化物膜の成膜時に用いる成膜ガスを異ならせた５つの試料（試料Ｂ１乃至Ｂ５）を作製した。
試料Ｂ１乃至Ｂ４は、成膜ガスとしてアルゴンガスと酸素ガスの混合ガスを用いた試料である。試料Ｂ１は、成膜ガスの総流量に対する酸素ガスの流量の割合（以下流量比とよぶ）を１０％とした試料である。試料Ｂ２は、酸素ガスの流量比を３０％とした試料である。試料Ｂ３は、酸素ガスの流量比を５０％とした試料である。試料Ｂ４は、酸素ガスの流量比を７０％とした試料である。また試料Ｂ５は、成膜ガスとして酸素ガスのみを用いた試料であり、酸素ガスの流量比としては１００％に相当する。
続いて、各試料について、酸素ガスと窒素ガスの混合雰囲気下にて、３７０℃、１時間の加熱処理を行なった。
その後、各試料について、金属酸化物膜をウェットエッチング法により除去した。
以上の工程により、試料Ｂ１乃至試料Ｂ５を作製した。
［ＴＤＳ分析］
上記試料Ｂ１乃至Ｂ５について、それぞれＴＤＳ分析を行った。ＴＤＳ分析は、３０℃／ｍｉｎの昇温速度で行った。
図２７に、各試料に対してＴＤＳ分析を行った結果を示す。図２７には、酸素分子に相当する質量電荷比（Ｍ／ｚ）３２の結果と、アルゴンに相当する質量電荷比４０の結果をそれぞれ並べて示している。それぞれ横軸は基板温度（Ｓｕｂ． Ｔｅｍｐ．）であり、縦軸は検出強度（Ｉｎｔｅｎｓｉｔｙ）である。
図２７に示すように、各試料において、酸素分子は、約１５０℃から３００℃の範囲で顕著な脱離が確認されており、２００℃から２５０℃の範囲にピークが存在する。また、金属酸化物膜の成膜時の酸素流量比が高いほど、絶縁層からの酸素の脱離量が大きいことが確認できた。
一方、アルゴンは、約２５０℃から４５０℃の範囲で顕著な脱離が確認されており、３５０℃から４００℃の範囲にピークが存在する。また、金属酸化物膜の成膜時の酸素流量比が高いほど、アルゴンの脱離量が小さくなる傾向があることが確認できた。特に酸素流量比が１００％の条件で、ほとんどアルゴンの脱離がほとんど見られないことから、ＴＤＳ分析で脱離するアルゴンは、金属酸化物膜の成膜ガスに起因することが示唆される。
図２８（Ａ）、及び図２８（Ｂ）はそれぞれ、図２７で例示したＴＤＳ分析結果から算出した、酸素分子及びアルゴンの脱離量（ｄｅｓｏｒｐｔｉｏｎ）の定量値の結果を示している。
図２８（Ａ）に示すように、金属酸化物膜の成膜時の酸素流量比が高いほど、絶縁層が脱離する酸素分子の量が増大することが確認できる。すなわち、当該絶縁層を第２のゲート絶縁層として用いた場合、金属酸化物膜の成膜時の酸素流量比を高くすることで、より多くの酸素を半導体層の供給しうることが確認できた。
また、図２８（Ｂ）から、絶縁層からのアルゴンの脱離量についても、金属酸化物膜の成膜時の酸素流量比によって制御できることが確認できた。
本実施例では、絶縁膜及び金属酸化物膜の積層構造の試料（試料Ｃ１乃至試料Ｃ４）を作製し、絶縁膜への金属酸化物膜の成膜の影響を評価した。
［試料の作製］
まず、石英基板上に厚さ約５０ｎｍの第１の窒化シリコン膜と、厚さ約２００ｎｍの第２の窒化シリコン膜と、厚さ約５０ｎｍの第３の窒化シリコン膜と、厚さ約３ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により積層して形成した。
第１の窒化シリコン膜は、シランガス、窒素ガス、アンモニアガスの流量をそれぞれ２００ｓｃｃｍ、２０００ｓｃｃｍ、１００ｓｃｃｍとし、圧力１００Ｐａ、成膜電力２０００Ｗ、基板温度３５０℃の条件で成膜した。
第２の窒化シリコン膜は、シランガス、窒素ガス、アンモニアガスの流量をそれぞれ２９０ｓｃｃｍ、２０００ｓｃｃｍ、２０００ｓｃｃｍとし、圧力２００Ｐａ、成膜電力３０００Ｗ、基板温度３５０℃の条件で成膜した。
第３の窒化シリコン膜は、シランガス、窒素ガス、アンモニアガスの流量をそれぞれ２００ｓｃｃｍ、２０００ｓｃｃｍ、１００ｓｃｃｍとし、圧力１００Ｐａ、成膜電力２０００Ｗ、基板温度３５０℃の条件で成膜した。
酸化窒化シリコン膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ２０ｓｃｃｍ、３０００ｓｃｃｍとし、圧力４０Ｐａ、成膜電力３０００Ｗ、基板温度３５０℃の条件で成膜した。
続いて、酸化窒化シリコン膜上に、厚さ約３０ｎｍの金属酸化物膜を成膜した。金属酸化物膜の成膜には、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］である金属酸化物ターゲットを用いたスパッタリング法により金属酸化物膜を成膜した。成膜ガスとして、アルゴンガスと酸素ガスの混合ガスを用い、酸素ガスの流量比を１０％とした。また成膜は、圧力を０．６Ｐａとし、電力を２．５ｋＷとし、基板を加熱することなく行った。
続いて、加熱処理を行った。試料Ｃ２は、窒素ガス雰囲気下にて３５０℃、１時間の加熱処理を行なった後、窒素ガスと酸素ガスの混合雰囲気下にて３５０℃、１時間の加熱処理を行なった。試料Ｃ３は、窒素ガス雰囲気下にて３７０℃、１時間の加熱処理を行なった後、窒素ガスと酸素ガスの混合雰囲気下にて３７０℃、１時間の加熱処理を行なった。試料Ｃ４は、窒素ガス雰囲気下にて４００℃、１時間の加熱処理を行なった後、窒素ガスと酸素ガスの混合雰囲気下にて４００℃、１時間の加熱処理を行なった。試料Ｃ１は、加熱処理を行わなかった。なお、窒素ガスと酸素ガスの混合雰囲気は、窒素ガス：酸素ガス＝４：１（体積比）とした。
［ＥＳＲ測定］
次に、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）を用いて試料Ｃ１乃至試料Ｃ４を評価した。
ＥＳＲ測定は、測定温度を８５Ｋとし、９．２ＧＨｚの高周波電力（マイクロ波パワー）を１０ｍＷとし、磁場の向きは試料の膜表面と平行とした。検出下限は、３．５×１０１７ｓｐｉｎｓ／ｃｍ３であった。
試料Ｃ１乃至試料Ｃ４のＥＳＲスペクトルを図２９（Ａ）に示す。図２９（Ａ）において、横軸はｇ値（ｇ－ｆａｃｔｏｒ）を示し、縦軸はＥＳＲのシグナル強度（ＥＳＲ ｓｉｇｎａｌ ｉｎｔｅｎｓｉｔｙ）を示す。図２９（Ａ）に示すように、試料Ｃ１はシグナルが観察された。試料Ｃ２、試料Ｃ３及び試料Ｃ４は検出下限以下あった。
試料Ｃ１のＥＳＲスペクトルの拡大図を図２９（Ｂ）に示す。シグナルの形状から、酸化窒化シリコン膜が有する過酸化ラジカル（ＰＯＲ：Ｐｅｒｏｘｉｄｅ Ｒａｄｉｃａｌ）に起因するシグナルと、酸化窒化シリコン膜が有する二酸化窒素（ＮＯ２）に起因するシグナルが重なって観察されたと考えられる。
ここで、過酸化ラジカルに起因するシグナルは、ｇ値が２．００付近に非対称のシグナルが観察される。一方、二酸化窒素（ＮＯ２）に起因するシグナルは、窒素の核スピンによりシグナルが３つに分裂し、３つのシグナルはそれぞれｇ値が２．０４付近、２．００付近、１．９６付近に観察される。
参考として、石英基板上に酸化窒化シリコン膜を形成した参考試料（Ｒｅｆ．）のＥＳＲスペクトルを図２９（Ｃ）に示す。図２９（Ｃ）は、酸化窒化シリコン膜が有する二酸化窒素（ＮＯ２）に起因するシグナルの典型例である。図２９（Ｂ）及び図２９（Ｃ）に示すように、試料Ｃ１のＥＳＲスペクトルは、過酸化ラジカル（ＰＯＲ）に起因するシグナルと、二酸化窒素（ＮＯ２）に起因するシグナルが重なっていると考えられる。
また、二酸化窒素（ＮＯ２）に起因するシグナルの形状をもとに、試料Ｃ１の二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度を算出したところ、９．９×１０１８ｓｐｉｎｓ／ｃｍ３であった。過酸化ラジカル（ＰＯＲ）に起因するシグナルについては、過酸化ラジカル（ＰＯＲ）に起因するシグナルと、二酸化窒素（ＮＯ２）に起因するシグナルが重なっていることから、スピン密度を算出できなかった。
以上のことから、酸化窒化シリコン膜上に金属酸化物膜を形成する際に、酸化窒化シリコン膜に過酸化ラジカル（ＰＯＲ）が形成され、該過酸化ラジカル（ＰＯＲ）は加熱処理により低減することが分かった。また、酸化窒化シリコン膜が有する二酸化窒素（ＮＯ２）は、加熱処理により低減することが分かった。
本実施例では、本発明の一態様のトランジスタを作製し、その電気特性と、信頼性を評価した結果について説明する。
［試料の作製］
作製したトランジスタの構成は、実施の形態１で例示したトランジスタ１００及びトランジスタ１００Ａを援用できる。すなわちここでは、バックゲート電極を有するトランジスタ１００Ａと、これと同一の工程で、バックゲート電極を有さないトランジスタ１００を作製した。
まず、ガラス基板上に厚さ約１００ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して第１のゲート電極を得た。続いて、第１のゲート絶縁層として厚さ約２４０ｎｍの第１の窒化シリコン膜と、厚さ約６０ｎｍの第２の窒化シリコン膜と、厚さ約５ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により積層して形成した。
第１乃至第３の窒化シリコン膜の成膜は、上記実施例１と同様の条件で行った。
続いて、第１のゲート絶縁層上に、金属酸化物膜を単層で、または積層して、総厚が約３０ｎｍとなるように成膜し、これを加工して半導体層を得た。ここで、金属酸化物膜の構成を異ならせた５種類の条件で試料を作製した。
試料Ｄ１及び試料Ｅ１は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］となるように、金属酸化物ターゲットを用いたスパッタリング法により金属酸化物膜を成膜した。成膜ガスとして、アルゴンガスと酸素ガスの混合ガスを用い、酸素ガスの流量比を３０％とした。また成膜は、基板を加熱することなく行った。
試料Ｄ２乃至Ｄ５、及び試料Ｅ２乃至試料Ｅ５は、厚さ約２５ｎｍの第１の金属酸化物膜と、厚さ約５ｎｍの第２の金属酸化物膜を積層した試料である。これらの試料において、第１の金属酸化物膜は同じ条件とした。第１の金属酸化物膜は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］となるように、金属酸化物ターゲットを用いたスパッタリング法により金属酸化物膜を成膜した。成膜ガスとして、アルゴンガスと酸素ガスの混合ガスを用い、酸素ガスの流量比を３０％とした。また成膜は、基板を加熱することなく行った。
試料Ｄ２及び試料Ｅ２は、第２の金属酸化物膜として、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］となるように、金属酸化物ターゲットを用いたスパッタリング法により金属酸化物膜を成膜した。成膜ガスとして、アルゴンガスと酸素ガスの混合ガスを用い、酸素ガスの流量比を１０％とした。また成膜は、基板を加熱することなく行った。また、第２の金属酸化物膜の成膜は、第１の金属酸化物膜の成膜後、大気に曝すことなく連続して行った。
試料Ｄ３及び試料Ｅ３は、第２の金属酸化物膜として、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］となるように、金属酸化物ターゲットを用いたスパッタリング法により金属酸化物膜を成膜した。成膜ガスとして、アルゴンガスと酸素ガスの混合ガスを用い、酸素ガスの流量比を２％とした。また成膜は、基板を加熱することなく行った。また、第２の金属酸化物膜の成膜は、第１の金属酸化物膜の成膜後、大気に曝すことなく連続して行った。
試料Ｄ４及び試料Ｅ４は、第２の金属酸化物膜として、金属元素の原子数比がＩｎ：Ｚｎ＝２：３［原子数比］である金属酸化物ターゲットを用いたスパッタリング法により金属酸化物膜を成膜した。成膜ガスとして、アルゴンガスと酸素ガスの混合ガスを用い、酸素ガスの流量比を２％とした。また成膜は、基板を加熱することなく行った。また、第２の金属酸化物膜の成膜は、第１の金属酸化物膜の成膜後、大気に曝すことなく連続して行った。
試料Ｄ５及び試料Ｅ５は、第２の金属酸化物膜として、金属元素の原子数比がＩｎ：Ｓｎ：Ｓｉ＝８０：９：１１［原子数比］である金属酸化物ターゲットを用いたスパッタリング法により金属酸化物膜を成膜した。成膜ガスとして、アルゴンガスと酸素ガスの混合ガスを用い、酸素ガスの流量比を６％とした。また成膜は、基板を加熱することなく行った。
半導体層の形成後、窒素ガス雰囲気下にて３５０℃、１時間の加熱処理を行なった後、窒素ガスと酸素ガスの混合雰囲気下にて３５０℃、１時間の加熱処理を行なった。
続いて、第２のゲート絶縁層として、厚さ約５ｎｍの第１の酸化窒化シリコン膜、厚さ約１４０ｎｍの第２の酸化窒化シリコン膜、及び厚さ約５ｎｍの第３の酸化窒化シリコン膜を、それぞれプラズマＣＶＤ法により成膜した。
第１乃至第３の酸化窒化シリコン膜の成膜は、上記実施例１と同様の条件で行った。
続いて、第２のゲート絶縁層上にスパッタリング法により、金属酸化物膜を成膜した。ここで、金属酸化物膜の成膜は、以下で示す２つの条件で行った。
試料Ｄ１乃至Ｄ５では、厚さ約２０ｎｍの金属酸化物膜を成膜した。金属酸化物膜の成膜は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］となるように、金属酸化物ターゲットを用い、酸素を含む雰囲気下で行った。
試料Ｅ１乃至Ｅ５では、厚さ約５ｎｍの金属酸化物膜を成膜した。金属酸化物膜は、アルミニウムターゲットを用い、酸素を含む雰囲気下で反応性のスパッタリング法を用いて成膜した。
金属酸化物膜を成膜後、窒素及び酸素を含む雰囲気下で３５０℃、一時間の加熱処理を行なった。
続いて、金属酸化物膜上に厚さ約１００ｎｍのモリブデン膜をスパッタリング法により成膜した。その後、モリブデン膜をエッチングにより除去し、第２のゲート電極と、金属酸化物層を得た。ここで、試料Ｄ１乃至試料Ｄ５では、モリブデン膜と金属酸化物膜の一部を除去した。一方、試料Ｅ１乃至試料Ｅ５では、モリブデン膜のみをエッチングにより除去した。
続いて、第２のゲート電極をマスクとして、不純物元素としてホウ素の添加処理を行なった。不純物の添加は、プラズマイオンドーピング装置を用いた。ホウ素を供給するためのガスには、Ｂ２Ｈ６ガスを用いた。
続いて、トランジスタを覆う保護絶縁層として厚さ約３００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により成膜した。その後、保護絶縁層及び第２のゲート絶縁層の一部をエッチングにより開口し、モリブデン膜をスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約１．５μｍのアクリル膜を形成し、窒素雰囲気下、温度２５０℃、一時間の条件で加熱処理を行った。
以上の工程により、ガラス基板上に形成されたトランジスタを有する試料Ｄ１乃至Ｄ５、及び試料Ｅ１乃至試料Ｅ５を得た。
［トランジスタのＩｄ－Ｖｇ特性］
続いて、上記で作製したトランジスタのＩｄ－Ｖｇ特性を測定した。
トランジスタのＩｄ－Ｖｇ特性の測定条件としては、ゲート電極に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）を、－１５Ｖから＋２０Ｖまで０．２５Ｖ刻みで印加した。また、ソース電極に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び１０Ｖとした。
また、測定したトランジスタは、チャネル長の設計値が１．５μｍ、２μｍ、及び３μｍの３条件であり、チャネル幅の設計値が５０μｍである、トランジスタとした。試料Ｄ１乃至Ｄ５については、シングルゲート（Ｓｉｎｇｌｅ Ｇａｔｅ）のトランジスタを、試料Ｅ１乃至試料Ｅ５については、シングルゲートのトランジスタとデュアルゲート（Ｄｕａｌ Ｇａｔｅ）の両方について測定した。また、測定数は各試料につき２０とした。
［信頼性の評価］
続いて、上記トランジスタの信頼性の評価として、ＧＢＴ試験を行った。ＧＢＴ試験では、トランジスタが形成されている基板を６０℃に保持し、トランジスタのソースとドレインに０Ｖ、ゲートには２０Ｖまたは－２０Ｖの電圧を印加し、この状態を一時間保持した。ここでは特に、ＰＢＴＳ及びＮＢＴＩＳ試験について示す。なお、ＮＢＴＩＳ試験では、約１００００ｌｘの白色ＬＥＤ光を試料に照射した。
［結果１］
図３０（Ａ）に、試料Ｄ１乃至試料Ｄ５（Ｓａｍｐｌｅ Ｄ１～Ｄ５）のトランジスタのＩｄ－Ｖｇ特性を示す。各図において、ドレイン電圧（Ｖｄ）の異なる２つのＩｄ－Ｖｇ特性と、Ｖｄ＝１０ＶのＩｄ－Ｖｇ特性から算出した電界効果移動度（μＦＥ）とを合わせて示している。
また図３０（Ａ）及び以降の説明において、半導体層を構成する金属酸化物膜の組成及び種類を簡便に示すため、ＩＧＺＯ（１１１）、ＩＧＺＯ（４２３）、ＩＧＺＯ（５１６）、ＩｎＺｎＯ（２：３）、ＩＴＳＯなどと表記している。
図３０（Ａ）に示すように、全ての試料において、チャネル長が１．５μｍと小さいトランジスタであっても、良好な特性が確認できた。また、半導体層を単層構造とした試料Ｄ１と比較して、積層構造とした試料Ｄ２乃至Ｄ５では、オン状態において同じＶｇのときに流すことのできる電流が大きい結果となった。
図３０（Ｂ）には、試料Ｄ１乃至試料Ｄ５における、ＰＢＴＳ試験及びＮＢＴＩＳ試験前後での、しきい値電圧の変動量（ΔＶｔｈ）を示している。
ＰＢＴＳ試験に着目すると、試料Ｄ１のΔＶｔｈが最も大きく、試料Ｄ２乃至試料Ｄ５では、試料Ｄ１と比較してΔＶｔｈが半分以下となる結果となった。
一方、ＮＢＴＩＳ試験に着目すると、試料Ｄ４及び試料Ｄ５では他の試料に比べてΔＶｔｈが若干高いものの、いずれも２Ｖ以下の変動量を維持しており、良好な信頼性を示すことが分かる。
［結果２］
図３１（Ａ）に、試料Ｅ１乃至Ｅ５のトランジスタのＩｄ－Ｖｇ特性を示す。試料Ｅ１乃至試料Ｅ５においても、試料Ｄ１乃至試料Ｄ５と同様に、いずれの試料においても良好な電気特性が得られている。
図３１（Ｂ）に、試料Ｅ１乃至試料Ｅ５の信頼性試験前後でのΔＶｔｈの結果を示している。
試料Ｅ１では、ＰＢＴＳ試験でのΔＶｔｈが大きい結果となった。これは、試料Ｄ１と比較して、ゲート絶縁層上に形成する金属酸化物膜が異なることで、半導体層への酸素の供給量が不足していることが要因の一つと推察される。
しかしながら、半導体層を積層構造とした試料Ｅ２乃至試料Ｅ５では、試料Ｅ１と比較してＰＢＴＳ試験に対するΔＶｔｈが、大幅に小さくなる結果となった。特に、第２の金属酸化物膜のガリウムの含有率が小さいほど、ＰＢＴＳ試験に対するΔＶｔｈが小さくなる傾向が見られた。
一方、ＮＢＴＩＳ試験においては、いずれも変動量が小さいが、特に試料Ｅ４で変動量が極めて小さいことが確認できる。
［結果３］
図３２（Ａ）、及び図３２（Ｂ）は、試料Ｅ１乃至試料Ｅ５における、デュアルゲートのトランジスタについての結果を示している。
図３２（Ａ）に示すように、デュアルゲートのトランジスタでは、シングルゲートと比較してトランジスタ特性のばらつきが極めて小さくなっていることが確認できる。
また、図３２（Ｂ）に示すように、デュアルゲートのトランジスタでは、特にＮＢＴＩＳ試験に対するΔＶｔｈが抑制されることが確認できた。
以上の結果から、ゲート絶縁層に接し、且つ、インジウムの含有率がガリウムの含有率よりも高い第２の金属酸化物膜と、第２の金属酸化物膜よりも厚く、且つガリウムの含有率の高い第１の金属酸化物膜を積層した半導体層を用いることで、極めて良好な電気特性と、極めて高い信頼性を兼ね備えたトランジスタを実現できることが分かった。特に、第２の金属酸化物膜に、ガリウムを含まない金属酸化物膜を適用することでも、極めて良好な電気特性と、極めて高い信頼性を兼ね備えたトランジスタを実現できることが分かった。また、ゲート絶縁層と接する金属酸化物膜中のガリウムが、ＰＢＴＳ試験における特性劣化の要因となっていることが示唆される。
［ＰＢＴＳ試験におけるしきい値電圧の変動に関する考察］
本実施例では、ＰＢＴＳ試験におけるしきい値電圧の変動に関する考察を行った。具体的には、過剰酸素を有し、ガリウムの含有率の高い金属酸化物膜を半導体層１０８に用いると、ＰＢＴＳ試験におけるしきい値電圧の変動量が大きくなる理由について、第一原理計算の結果を用いて説明する。
ＰＢＴＳ試験におけるしきい値電圧の変動量が大きくなる原因として、電子をトラップするアクセプター欠陥の形成と、電子を放出するドナー欠陥の消失と、が予想される。ここでは、ＰＢＴＳ試験におけるしきい値電圧の変動量が大きくなるメカニズムとして、アクセプター型欠陥の形成に着目する。
ここで、以降で行う計算に用いた計算モデルおよび計算条件について説明する。
計算モデルとして、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物の結晶構造から、６原子層に相当する領域を切り出した。当該領域に含まれる原子数の合計は、５６原子である。なお、計算モデルが、後述する過剰酸素に関する構造を有する場合、計算モデルに含まれる原子数の合計は、５７原子となる。
次に、上記領域のｃ軸方向に真空層を設けた。つまり、計算モデルの構造は、ａ軸方向およびｂ軸方向には周期性を有し、ｃ軸方向には周期性を有さない、スラブ構造である。なお、スラブ構造の最上面に位置する層は、ＧａおよびＺｎのいずれか一方または双方、ならびにＯで構成された層とした。
計算には、第一原理計算ソフトウェアＶＡＳＰ（Ｔｈｅ Ｖｉｅｎｎａ Ａｂ ｉｎｉｔｉｏ ｓｉｍｕｌａｔｉｏｎ ｐａｃｋａｇｅ）を用いた。上記設定した条件以外の計算条件を表１に示す。また、真空層の補正として、Ｄｉｐｏｌｅ Ｌａｙｅｒ法を用いた。
また、以降で説明する反応経路に関する計算では、化学反応経路探索手法であるＮＥＢ（Ｎｕｄｇｅｄ Ｅｌａｓｔｉｃ Ｂａｎｄ）法を援用した。ＮＥＢ法とは、始状態と終状態を結ぶ状態の中でエネルギーが最も低くなる状態を探しだす手法である。また、始状態から、当該エネルギーが最も低くなる状態までの高さ（エネルギーの差）を、反応障壁とする。
以上が、以降で行う計算に用いた計算モデルおよび計算条件についての説明である。
次に、ＰＢＴＳ試験前（始状態ともいう）の欠陥、ならびに、ＰＢＴＳ試験中の欠陥（終状態ともいう）の欠陥の候補について説明する。本実施例では、始状態の欠陥および終状態の欠陥は、過剰酸素に関する欠陥である。なお、本計算では、当該欠陥を、スラブ構造の最上面に位置する層に配置する。
始状態は、電子トラップのない構造とする。電子トラップのない構造として、酸素サイトに２つの酸素原子が存在する構造を想定する。なお、酸素サイトに２つの酸素原子が存在する構造をスプリット構造とよぶ場合がある。図３３（Ａ）に、スプリット構造の概念図を示す。
スプリット構造を有する計算モデルに対して計算を行うことで得られた状態密度を図３３（Ｂ）に示す。図３３（Ｂ）では、横軸はエネルギー（Ｅｎｅｒｇｙ）［ｅＶ］であり、縦軸は状態密度（ＤＯＳ）［ｓｔａｔｅｓ／ｅＶ］である。また、擬フェルミレベルが、横軸０ｅＶとなるよう調整している。
図３３（Ｂ）から、擬フェルミレベルはギャップ内準位の上側（高エネルギー側）に位置する。よって、スプリット構造は、電子をトラップしない、つまりアクセプターでは無いことが分かる。したがって、スプリット構造を有する計算モデルを、始状態とする。
終状態は、電子をトラップする構造（アクセプター型欠陥）とする。電子をトラップする構造として、ガリウム原子と結合し、かつ、ダングリングボンドを有する酸素を想定する。なお、酸素がガリウム原子と結合し、かつ、ダングリングボンドを有する構造を、Ｇａ－Ｏ構造と呼ぶ場合がある。図３４（Ａ）に、Ｇａ－Ｏ構造の概念図を示す。
Ｇａ－Ｏ構造を有する計算モデルに対して計算を行うことで得られた状態密度を図３４（Ｂ）に示す。図３４（Ｂ）では、横軸はエネルギー（Ｅｎｅｒｇｙ）［ｅＶ］であり、縦軸は状態密度（ＤＯＳ）［ｓｔａｔｅｓ／ｅＶ］である。また、擬フェルミレベル（電子が占有した準位のなかで最高の準位）が、横軸０ｅＶとなるよう調整している。
図３４（Ｂ）より、擬フェルミレベルはギャップ内準位より下側（低エネルギー側）に位置する。つまり、アクセプター型欠陥が形成されている。よって、Ｇａ－Ｏ構造は、電子をトラップするアクセプターであることが分かる。したがって、Ｇａ－Ｏ構造を有する計算モデルを、終状態とする。
次に、計算モデルの最上面における組成の違いによる、ＰＢＴＳ試験前およびＰＢＴＳ試験中での、始状態から終状態への反応経路におけるエネルギー変化、および始状態と終状態とのエネルギーの大小関係の変化について、計算を用いて評価する。
なお、ＰＢＴＳ試験前の状態は、トランジスタがオフ状態であると想定する。つまり、ＰＢＴＳ試験前では、金属酸化物膜中にキャリアが励起されていない。また、ＰＢＴＳ試験中の状態は、トランジスタがオン状態であると想定する。つまり、ＰＢＴＳ試験中では、金属酸化物膜中にキャリアが励起されている。
なお、キャリアは酸素欠損に水素が入り込んだ欠陥（ＶＯＨと表記する）が形成されることで生成される。よって、本計算では、計算モデルに１つのＶＯＨを配置することで、ＰＢＴＳ試験を再現する。なお、ＶＯＨは、計算モデルの最下面に近く、ＩｎおよびＯで構成される層に位置する酸素サイトに配置した。
ここでは、モデルの最上面における組成が異なる２つのモデル（計算モデル１Ａ、および計算モデル２Ａ）を用意した。計算モデル１Ａと比較して、計算モデル２Ａは、ガリウムの含有率の高い金属酸化物膜を想定したモデルである。ガリウムの含有率の高い金属酸化物膜では、当該膜の最上面はガリウムの含有率の高い層で構成されている可能性が高い。そこで、計算モデル１Ａと比較して、計算モデル２Ａは、モデルの最上面をガリウムの含有率の高い層で構成した。具体的には、計算モデル１Ａは、最上面が、Ｇａ：Ｚｎ：Ｏ＝１：１：２［原子数比］で構成されたモデルである。計算モデル２Ａは、最上面が、Ｇａ：Ｏ＝１：１［原子数比］で構成されたモデルである。なお、計算モデル２Ａでは、ＩｎおよびＯで構成される層を挟んで、最上面の下方に位置する、ＧａおよびＺｎのいずれか一方または双方、ならびにＯで構成された層の一部のＧａをＺｎに置換することで、計算モデル２Ａにおける原子数比を、計算モデル１Ａと一致させている。
計算モデル１Ａを用いて、始状態から終状態への間反応経路におけるエネルギー変化、および始状態と終状態とのエネルギーの大小関係を計算した結果について説明する。
始状態は、モデル内に１つのスプリット構造を配置した計算モデル１Ａであり、終状態は、モデル内に１つのＧａ－Ｏ構造を配置した計算モデル１Ａである。ＰＢＴＳ試験前およびＰＢＴＳ試験中それぞれでの、当該始状態から当該終状態への反応経路におけるエネルギー変化を、ＮＥＢ法を援用して計算を行った。計算条件は表１に示す条件と同じとした。
図３５（Ａ）に、計算モデル１Ａを用いた場合の、上記始状態から上記終状態への反応経路におけるエネルギー変化の計算結果を示す。図３５（Ａ）では、横軸は反応経路を示す。なお、図の左側は始状態である。また、図の右側は終状態である。また、縦軸はエネルギー［ｅＶ］である。図３５（Ａ）に示す破線は、ＰＢＴＳ試験前を想定した場合の計算結果であり、図３５（Ａ）に示す実線は、ＰＢＴＳ試験中を想定した場合の計算結果である。
図３５（Ａ）より、ＰＢＴＳ試験前を想定した場合と比べて、ＰＢＴＳ試験中を想定した場合では、反応障壁が低下し、終状態が安定化していることがわかる。しかしながら、ＰＢＴＳ試験前およびＰＢＴＳ試験中を想定した場合のいずれも、始状態のエネルギーの値が、終状態のエネルギーの値よりも小さい結果であった。つまり、始状態の方が、終状態よりも安定に存在することが示唆される。よって、ＰＢＴＳ試験におけるしきい値電圧の変動量は小さいと推定される。
次に、計算モデル２Ａを用いて、上記始状態から上記終状態への反応経路におけるエネルギー変化、および上記始状態と上記終状態とのエネルギーの大小関係を計算した結果について説明する。
図３５（Ｂ）に、計算モデル２Ａを用いた場合の、上記始状態から上記終状態への反応経路におけるエネルギー変化の計算結果を示す。図３５（Ｂ）では、横軸は反応経路を示す。なお、図の左側は始状態である。また、図の右側は終状態である。また、縦軸はエネルギー［ｅＶ］である。図３５（Ｂ）に示す破線は、ＰＢＴＳ試験前を想定した場合の計算結果であり、図３５（Ｂ）に示す実線は、ＰＢＴＳ試験中を想定した場合の計算結果である。
図３５（Ｂ）より、ＰＢＴＳ試験前を想定した場合と比べて、ＰＢＴＳ試験中を想定した場合では、反応障壁が低下し、終状態が安定化していることがわかる。さらに、ＰＢＴＳ試験中を想定した場合では、終状態のエネルギーの値は、始状態のエネルギーの値よりも小さい結果であった。つまり、終状態の方が、始状態よりも安定に存在することが示唆される。したがって、ＰＢＴＳ試験におけるしきい値電圧の変動量は大きいと推定される。
以上より、ガリウムの含有率の高い金属酸化物膜を半導体層１０８に用いることで、しきい値電圧の変動量が大きくなると推定される。別言すると、ガリウムを含まない、またはガリウムの含有率の低い金属酸化物膜を半導体層１０８に用いることで、ＰＢＴＳ試験におけるしきい値電圧の変動量が小さくなると推定される。
１０、１０Ａ－Ｃ：トランジスタ、１００、１００Ａ－Ｃ：トランジスタ、１０２：基板、１０３：絶縁層、１０３ａ－ｄ：絶縁膜、１０６：導電層、１０８、１０８ａ、ｂ：半導体層、１０８ｆ：金属酸化物膜、１０８ｎ：低抵抗領域、１１０：絶縁層、１１０ａ－ｃ：絶縁膜、１１２：導電層、１１２ｆ：導電膜、１１４：金属酸化物層、１１４ｆ：金属酸化物膜、１１６：絶縁層、１１８：絶縁層、１２０ａ、ｂ：導電層、１４０：不純物元素、１４１ａ、ｂ、１４２：開口部

Claims (8)

  1. 第１の絶縁層、第２の絶縁層、半導体層、金属酸化物層、及び第１の導電層を有し、
    前記第１の絶縁層上に、前記半導体層、前記第２の絶縁層、前記金属酸化物層、及び前記第１の導電層が、この順で積層されており、
    前記第２の絶縁層は、第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜が、この順で積層された積層構造を有し、
    前記第１の絶縁膜、前記第２の絶縁膜、及び前記第３の絶縁膜は、それぞれ酸化物を含み、
    前記第１の絶縁膜は、前記半導体層のチャネル形成領域と、ソース領域と、ドレイン領域と接する部分を有し、
    前記半導体層は、インジウムと、酸素と、を含み、
    前記金属酸化物層は、インジウムを含み、
    前記金属酸化物層と、前記半導体層とは、インジウムの含有率が等しい又は概略等しく、
    第２の導電層が、前記第１の絶縁層を介して前記半導体層と重なる領域に設けられ、
    前記第１の絶縁層は、第４の絶縁膜、第５の絶縁膜、第６の絶縁膜、及び第７の絶縁膜がこの順に積層された積層構造を有し、
    前記第７の絶縁膜は、酸化シリコンを含み、
    前記第４の絶縁膜、前記第５の絶縁膜、及び前記第６の絶縁膜は、それぞれ窒化シリコンを含む、
    半導体装置。
  2. 請求項１において、
    前記半導体層は、ガリウムを含まない、
    半導体装置。
  3. 請求項１または請求項２において、
    前記半導体層は、亜鉛を含む、
    半導体装置。
  4. 第１の絶縁層、第２の絶縁層、半導体層、金属酸化物層、及び第１の導電層を有し、
    前記第１の絶縁層上に、前記半導体層、前記第２の絶縁層、前記金属酸化物層、及び前記第１の導電層が、この順で積層されており、
    前記第２の絶縁層は、第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜が、この順で積層された積層構造を有し、且つ、前記第１の絶縁膜、前記第２の絶縁膜、及び前記第３の絶縁膜は、それぞれ酸化物を含み、
    前記第１の絶縁膜は、前記半導体層のチャネル形成領域と、ソース領域と、ドレイン領域と接する部分を有し、
    前記半導体層は、インジウムと、ガリウムと、酸素と、を含み、
    前記半導体層は、インジウムの含有率が、ガリウムの含有率よりも高い領域を有し、
    前記金属酸化物層は、インジウムを含み、
    前記金属酸化物層と、前記半導体層とは、インジウムの含有率が等しい又は概略等しく、
    第２の導電層が、前記第１の絶縁層を介して前記半導体層と重なる領域に設けられ、
    前記第１の絶縁層は、第４の絶縁膜、第５の絶縁膜、第６の絶縁膜、及び第７の絶縁膜がこの順に積層された積層構造を有し、
    前記第７の絶縁膜は、酸化シリコンを含み、
    前記第４の絶縁膜、前記第５の絶縁膜、及び前記第６の絶縁膜は、それぞれ窒化シリコンを含む、
    半導体装置。
  5. 請求項４において、
    前記半導体層は、亜鉛を含み、
    前記半導体層は、亜鉛の含有率が、ガリウムの含有率よりも高い領域を有する、
    半導体装置。
  6. 第１の絶縁層、第２の絶縁層、第１の半導体層、第２の半導体層、金属酸化物層、及び第１の導電層を有し、
    前記第１の絶縁層上に、前記第２の半導体層、前記第１の半導体層、前記第２の絶縁層、前記金属酸化物層、及び前記第１の導電層が、この順で積層されており、
    前記第２の絶縁層は、第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜が、この順で積層された積層構造を有し、且つ、前記第１の絶縁膜、前記第２の絶縁膜、及び前記第３の絶縁膜は、それぞれ酸化物を含み、
    前記第１の絶縁膜は、前記第１の半導体層の上面および側面と接する部分を有し、
    前記第１の半導体層は、インジウムと、酸素と、を含み、
    前記第２の半導体層は、インジウムと、亜鉛と、ガリウムと、酸素と、を含み、
    前記第１の半導体層は、前記第２の半導体層と比較して、インジウムの含有率が高い領域を有し、
    前記金属酸化物層は、インジウムを含み、
    前記金属酸化物層と、前記第１の半導体層とは、インジウムの含有率が等しい又は概略等しく、
    第２の導電層が、前記第１の絶縁層を介して前記第１の半導体層と重なる領域に設けられ、
    前記第１の絶縁層は、第４の絶縁膜、第５の絶縁膜、第６の絶縁膜、及び第７の絶縁膜がこの順に積層された積層構造を有し、
    前記第７の絶縁膜は、酸化シリコンを含み、
    前記第４の絶縁膜、前記第５の絶縁膜、及び前記第６の絶縁膜は、それぞれ窒化シリコンを含む、
    半導体装置。
  7. 請求項６において、
    前記第１の半導体層は、亜鉛と、ガリウムと、を有し、
    前記第１の半導体層は、ガリウムの含有率がインジウムの含有率よりも低く、且つ、亜鉛の含有率がガリウムの含有率よりも高い領域を有し、
    前記第１の半導体層は、亜鉛の含有率が前記第２の半導体層と等しい領域、または亜鉛の含有率が前記第２の半導体層よりも高い領域を有する、
    半導体装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記第１の絶縁膜は、前記第２の絶縁膜よりも成膜速度の低い条件で形成された膜である、
    半導体装置。
JP2019142884A 2018-08-03 2019-08-02 半導体装置 Active JP7462391B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2018146787 2018-08-03
JP2018146787 2018-08-03
JP2018175352 2018-09-19
JP2018175352 2018-09-19
JP2018201126 2018-10-25
JP2018201126 2018-10-25
JP2019061174 2019-03-27
JP2019061174 2019-03-27

Publications (3)

Publication Number Publication Date
JP2020167362A JP2020167362A (ja) 2020-10-08
JP2020167362A5 JP2020167362A5 (ja) 2022-07-25
JP7462391B2 true JP7462391B2 (ja) 2024-04-05

Family

ID=69231059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019142884A Active JP7462391B2 (ja) 2018-08-03 2019-08-02 半導体装置

Country Status (6)

Country Link
US (2) US11637208B2 (ja)
JP (1) JP7462391B2 (ja)
KR (1) KR20210035207A (ja)
CN (1) CN112514079A (ja)
TW (1) TW202032242A (ja)
WO (1) WO2020026081A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
US11605723B2 (en) * 2020-07-28 2023-03-14 Micron Technology, Inc. Transistors and memory arrays
WO2023139447A1 (ja) * 2022-01-21 2023-07-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN114582893A (zh) * 2022-03-10 2022-06-03 广州华星光电半导体显示技术有限公司 阵列基板、阵列基板的制作方法以及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218626A (ja) 2007-03-02 2008-09-18 Mitsubishi Electric Corp Ｔｆｔアレイ基板及びその製造方法
JP2012004549A (ja) 2010-05-20 2012-01-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2015188079A (ja) 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20160343866A1 (en) 2015-05-22 2016-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
JP2017076788A (ja) 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017195369A (ja) 2016-04-13 2017-10-26 株式会社半導体エネルギー研究所 半導体装置または当該半導体装置を有する表示装置
JP2017076768A5 (ja) 2015-12-24 2019-02-07 酸化物の作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014061535A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443876B2 (en) * 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
TWI686874B (zh) * 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
JP2017123427A (ja) 2016-01-08 2017-07-13 株式会社ジャパンディスプレイ 薄膜トランジスタ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218626A (ja) 2007-03-02 2008-09-18 Mitsubishi Electric Corp Ｔｆｔアレイ基板及びその製造方法
JP2012004549A (ja) 2010-05-20 2012-01-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2015188079A (ja) 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20160343866A1 (en) 2015-05-22 2016-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
JP2017028252A (ja) 2015-05-22 2017-02-02 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2017076788A (ja) 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017076768A5 (ja) 2015-12-24 2019-02-07 酸化物の作製方法
JP2017195369A (ja) 2016-04-13 2017-10-26 株式会社半導体エネルギー研究所 半導体装置または当該半導体装置を有する表示装置

Also Published As

Publication number Publication date
KR20210035207A (ko) 2021-03-31
US11637208B2 (en) 2023-04-25
US20210167212A1 (en) 2021-06-03
CN112514079A (zh) 2021-03-16
WO2020026081A1 (en) 2020-02-06
JP2020167362A (ja) 2020-10-08
TW202032242A (zh) 2020-09-01
US20230317856A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
JP7126823B2 (ja) 半導体装置の作製方法
JP7462391B2 (ja) 半導体装置
JP7344707B2 (ja) 半導体装置の作製方法
WO2020089726A1 (ja) 半導体装置
JP7462087B2 (ja) 半導体装置
JP2023178328A (ja) トランジスタ
JP2023166508A (ja) 半導体装置の作製方法
JP7475282B2 (ja) 半導体装置
JP2023118763A (ja) 半導体装置の作製方法
JP2023017043A (ja) 半導体装置
KR102588958B1 (ko) 반도체 장치의 제작 방법
JP2024037777A (ja) 半導体装置の作製方法
KR20210010333A (ko) 반도체 장치
KR20230056797A (ko) 반도체 장치의 제작 방법
JP7275112B2 (ja) 半導体装置
WO2020012276A1 (ja) 半導体装置
KR20230117207A (ko) 반도체 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240326

R150 Certificate of patent or registration of utility model

Ref document number: 7462391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150