JP7126823B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP7126823B2
JP7126823B2 JP2017242648A JP2017242648A JP7126823B2 JP 7126823 B2 JP7126823 B2 JP 7126823B2 JP 2017242648 A JP2017242648 A JP 2017242648A JP 2017242648 A JP2017242648 A JP 2017242648A JP 7126823 B2 JP7126823 B2 JP 7126823B2
Authority
JP
Japan
Prior art keywords
film
oxygen
transistor
oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017242648A
Other languages
English (en)
Other versions
JP2018121049A (ja
Inventor
泰靖 保坂
貴弘 井口
正美 神長
貴士 羽持
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018121049A publication Critical patent/JP2018121049A/ja
Application granted granted Critical
Publication of JP7126823B2 publication Critical patent/JP7126823B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47576—Doping the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Description

本発明の一態様は、半導体装置、及びその作製方法に関する。特に、本発明の一態様は、酸化物半導体膜を有する半導体装置、及びその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
近年、トランジスタの半導体層に用いる材料として、金属酸化物が注目されている。例えば、インジウム、ガリウムおよび亜鉛を有する非晶質酸化物を用いたトランジスタが知られている（特許文献１参照。）。
半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられる。また、酸化物を用いたトランジスタは、高い電界効果移動度を有するため、表示部と駆動回路とを一体形成した高機能の表示装置を実現できる。
特開２００６－１６５５２８号公報
本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。または、電気特性の安定した半導体装置を提供することを課題の一とする。または、生産性の高い半導体装置の作製方法を提供することを課題の一とする。または、半導体装置の作製工程の低温化を課題の一とする。または、歩留りの高い半導体装置の作製方法を提供することを課題の一とする。または、フレキシブルな基板を用いた半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書等の記載から抽出することが可能である。
本発明の一態様の半導体装置の作製方法は、第１の絶縁膜上に、島状の酸化物半導体層を形成する第１の工程と、酸化物半導体層を覆って、第２の絶縁膜と、第１の導電膜とを順に成膜する第２の工程と、第１の導電膜を介して、第２の絶縁膜に酸素を供給する第３の工程と、第２の絶縁膜上に、酸素を含む雰囲気下で金属酸化物膜を成膜する第４の工程と、金属酸化物膜を加工して、第１のゲート電極を形成する第５の工程と、第１のゲート電極及び第２の絶縁膜を覆って、第３の絶縁膜を成膜する第６の工程と、第１の加熱処理を行う第７の工程と、を有する。ここで、第２の絶縁膜、及び第３の絶縁膜は、それぞれ酸化物を含む。また、第１乃至第７の工程は、この順で行われ、且つ、最高温度が３４０℃以下の温度である。
また、上記において、第３の工程と第４の工程の間に、第１の導電膜を除去する第８の工程を有することが好ましい。
また、上記において、第１の工程より前に、基板上に有機化合物を含む第１の層と、当該第１の層上に第１の絶縁膜を形成する第９の工程と、第７の工程より後に、基板と第１の層とを分離する第１０の工程と、を有することが好ましい。
また、上記第３の工程において、平行平板型の一対の電極を有する装置を用い、当該一対の電極間にバイアス電圧を印加した状態で、酸素プラズマ処理を行うことが好ましい。
また、上記第４の工程において、金属酸化物膜は、酸素分圧が５０％以上１００％以下の雰囲気下において、スパッタリング法により成膜されることが好ましい。
また、上記第２の工程において、第１の導電膜は、金属または金属酸化物を含み、且つ、２ｎｍ以上１０ｎｍ以下の厚さで成膜されることが好ましい。
また、上記において、第１の工程と第２の工程の間に、第２の加熱処理を行う第１１の工程を有することが好ましい。このとき、第２の加熱処理は、窒素を含む雰囲気下で、且つ、最高温度が３４０℃以下で行うことが好ましい。
また、上記において、第１の工程より前に、第２のゲート電極を形成する第１２の工程を有することが好ましい。このとき、第１の絶縁膜は、第２のゲート電極を覆って形成されることが好ましい。
また、上記第５の工程において、酸化物半導体層の一部を露出させるように、金属酸化物膜と第２の絶縁膜を加工することが好ましい。このとき、第５の工程と第６の工程との間に、酸化物半導体層の露出した一部に接して水素を含む第４の絶縁膜を成膜する第１３の工程を有することが好ましい。
または、上記第５の工程と第６の工程との間に、第１のゲート電極に覆われない酸化物半導体層の一部に、第２の絶縁膜を介して不純物を供給する第１４の工程を有することが好ましい。
また、本発明の他の一態様は、第１の絶縁膜、第２の絶縁膜、第３の絶縁膜、半導体層、第１の導電層、及び第２の導電層、を有する半導体装置である。半導体層は、第１の絶縁膜上に設けられる。第２の絶縁膜、第１の導電層、及び第２の導電層は、半導体層上にこの順で積層して設けられ、且つ、それぞれ上面形状が概略一致する。第３の絶縁膜は、半導体層、第２の絶縁膜、第１の導電層、及び第２の導電層を覆って設けられ、且つ、半導体層の第１の導電層と重ならない一部と接する。半導体層、及び第２の導電層は、それぞれインジウム、ガリウム、亜鉛、及び酸素を含む。第２の導電層は、金属または金属酸化物を含み、且つ、厚さが２ｎｍ以上１０ｎｍ以下である。また、第２の絶縁膜は、酸化物を含み、第３の絶縁膜は、水素と窒化物とを含む。
また、上記において、第１の絶縁膜は、有機化合物を含む層上に設けられることが好ましい。
本発明の一態様によれば、電気特性の良好な半導体装置を提供できる。または、電気特性の安定した半導体装置を提供できる。または、生産性の高い半導体装置の作製方法を提供できる。または、半導体装置の作製工程を低温化できる。または、歩留りの高い半導体装置の作製方法を提供できる。または、フレキシブルな基板を用いた半導体装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
トランジスタの構成例。 トランジスタの構成例。 トランジスタの作製方法例を説明する図。 トランジスタの作製方法例を説明する図。 トランジスタの作製方法例を説明する図。 トランジスタの作製方法例を説明する図。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 本発明に係る金属酸化物の原子数比の範囲を説明する図。 表示装置の上面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置のブロック図及び回路図。 表示モジュールの構成例。 電子機器の構成例。 電子機器の構成例。 ＴＤＳ測定結果。 ＴＤＳ測定結果。 ＴＤＳ測定結果。 トランジスタの電気特性。 トランジスタの電気特性。 トランジスタの電気特性。 ＴＤＳ測定結果。 ＴＤＳ測定結果。 トランジスタの電気特性。 トランジスタの電気特性。 トランジスタの信頼性試験結果。 トランジスタの電気特性。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介してソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０－１３Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０－１９Ａであり、Ｖｇｓが－０．８Ｖにおけるドレイン電流が１×１０－２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて、または、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０－１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０－１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０－２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０－２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロットした曲線（Ｖｇ－√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０－９［Ａ］となるゲート電圧（Ｖｇ）を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」と、「絶縁体」とは、互いに言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」と、「導電体」とは、互いに言い換えることが可能な場合がある。
また、本明細書等において、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を４としたときに、Ｇａの比が１以上３以下であり、Ｚｎの比が２以上４以下であるとする。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を５としたときに、Ｇａの比が０．１より大きく２以下であり、Ｚｎの比が５以上７以下であるとする。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を１としたときに、Ｇａの比が０．１より大きく２以下であり、Ｚｎの比が０．１より大きく２以下であるとする。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。また、「ＯＳ ＦＥＴ」と記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
また、本明細書等において、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、本明細書等において、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物をｓＩＧＺＯと呼称し、上記ターゲットを用いて、基板温度を室温（Ｒ．Ｔ．）として、スパッタリング法により形成した金属酸化物をｔＩＧＺＯと呼称する。例えば、ｓＩＧＺＯは、ｎｃ（ｎａｎｏ ｃｒｙｓｔａｌ）及びＣＡＡＣのいずれか一方または双方の結晶構造を有する。また、ｔＩＧＺＯは、ｎｃの結晶構造を有する。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。
なお、ＣＡＡＣ構造とは、複数のナノ結晶を有する薄膜などの結晶構造の一つであり、各ナノ結晶はｃ軸が特定の方向に配向し、かつａ軸及びｂ軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。
なお結晶学では、単位格子を構成するａ軸、ｂ軸、及びｃ軸の３つの軸（結晶軸）について、特異的な軸をｃ軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な２つの軸をａ軸及びｂ軸とし、層に交差する軸をｃ軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のａ軸及びｂ軸は劈開面に平行であり、ｃ軸は劈開面に直交する。例えばＹｂＦｅ２Ｏ４型の結晶構造をとるＩｎＧａＺｎＯ４の結晶は六方晶系に分類することができ、その単位格子のａ軸及びｂ軸は層の面方向に平行となり、ｃ軸は層（すなわちａ軸及びｂ軸）に直交する。
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
また、本明細書等において、タッチセンサは指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出する機能を有するものである。またその位置情報を検知する機能を有していてもよい。したがってタッチセンサは入力装置の一態様である。例えばタッチセンサは１以上のセンサ素子を有する構成とすることができる。
また、本明細書等では、タッチセンサを有する基板を、タッチセンサパネル、または単にタッチセンサなどと呼ぶ場合がある。また、本明細書等では、タッチセンサパネルの基板に、例えばＦＰＣもしくはＴＣＰなどのコネクターが取り付けられたもの、または基板にＣＯＧ方式等によりＩＣが実装されたものを、タッチセンサパネルモジュール、タッチセンサモジュール、センサモジュール、または単にタッチセンサなどと呼ぶ場合がある。
なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示（出力）する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
タッチパネルは、例えばタッチセンサ付き表示パネル（または表示装置）、タッチセンサ機能つき表示パネル（または表示装置）とも呼ぶことができる。
タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。
また、本明細書等では、タッチパネルの基板に、例えばＦＰＣもしくはＴＣＰなどのコネクターが取り付けられたもの、または基板にＣＯＧ方式等によりＩＣが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の作製方法、及び当該方法により作製可能な半導体装置の構成について説明する。
本発明の一態様は、被形成面上に、チャネルが形成される半導体層と、半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極と、を有するトランジスタの作製方法である。半導体層は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含んで構成される。また、ゲート絶縁層は酸化物を含む。
酸化物半導体膜中に酸素欠損が多く存在すると、酸化物半導体中の欠陥準位密度が高くなり、トランジスタの電気特性に悪影響を及ぼす。さらに、酸化物半導体中の酸素欠損は、膜中の水素原子と作用し、キャリア発生源となる場合がある。したがって、トランジスタの作製工程において、十分な量の酸素を酸化物半導体膜中に導入し、酸素欠損を低減することで、電気特性の優れたトランジスタを実現することができる。
酸化物半導体膜中の酸素欠損を低減する方法の一つとして、加熱により酸素を放出しうる酸化物膜を酸化物半導体膜の近傍に配置して加熱処理を施すことにより、酸化物膜から酸化物半導体膜へ酸素を供給する方法を用いることができる。このとき、加熱処理の温度が高いほど、より多くの酸素を酸化物半導体膜中に供給することができる。
一方、生産性を鑑みると、トランジスタの作製工程における最高温度を低くすることが好ましい。特に大型のガラス基板を用いた場合には、トランジスタの作製工程にかかる最高温度を例えば３５０℃未満、好ましくは３４０℃以下にすることが好ましい。また、フレキシブルデバイスなどにおいて、耐熱性の低い有機樹脂などの上にトランジスタを作製する場合には、トランジスタの作製工程における最高温度をさらに低くする必要がある。例えば耐熱性が高められた樹脂材料を用いた場合であっても、工程中の温度が高いと分解や脱ガスなどが生じる場合がある。
しかしながら、作製工程の温度、特に加熱処理の温度が下がると、酸化物絶縁膜から半導体層へ供給されうる酸素の量が減少し、酸化物半導体膜中の酸素欠損の量が十分に低減できない恐れがある。
そこで、半導体層上のゲート絶縁層として機能する絶縁膜中に十分な量の酸素を添加することで、加熱処理の温度を低くしても十分な量の酸素を放出できるゲート絶縁膜を形成することに想到した。これにより、工程にかかる最高温度を低くしても、電気特性に優れたトランジスタなどの半導体装置を実現することができる。
より具体的には、ゲート絶縁層へ酸素を供給する処理として、以下に示す２つの処理を行う。
まず、ゲート絶縁層として、半導体層を覆って酸化物を含む絶縁膜を成膜する。
その後、以下に示す第１の処理を行う。まず絶縁膜上に、極めて薄い導電膜を形成する。そして、当該導電膜越しに、絶縁膜中に酸素を供給する処理を施す。このとき導電膜は、絶縁膜中に酸素を供給する処理中に、絶縁膜から酸素が脱離することを防止するキャップ膜として機能する。これにより、絶縁膜中の過剰酸素を多く含ませることができる。
導電膜を介して絶縁膜中に酸素を供給する処理としては、酸素雰囲気下におけるプラズマ処理を用いることが好ましい。このとき、処理装置として平行平板型の一対の電極を有する処理装置を用い、一対の電極間にバイアス電圧が印加された状態でプラズマ処理を行うことが好ましい。絶縁膜上に導電膜が設けられていることで、より効率的に酸素が供給されうる。
なお、酸素の供給方法はこれに限られない。例えばイオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプランテーション法などを用いて、導電膜を介して酸素を絶縁膜に供給してもよい。このとき、導電膜は絶縁膜へのダメージを緩和する緩和層として機能させることができる。
なお、第１の処理の後に、導電膜を除去してもよい。導電膜を除去しない場合には、当該導電膜は、後にゲート電極の一部として機能させることもできる。特に導電膜として金属を用いた場合には、第１の処理により当該導電膜が酸化し絶縁化している場合や、第１の処理により導電膜が脆化している場合があるため、当該導電膜を除去することが好ましい。
続いて、第２の処理は、絶縁膜上に、酸素を含む雰囲気下で酸化物膜をスパッタリング法により成膜する。特に、酸化物膜として金属酸化物膜を用いることが好ましい。ここで、当該金属酸化物膜は、後に島状に加工することでゲート電極として用いることができる膜である。成膜装置の成膜室に導入する成膜ガスの全流量に対する酸素流量の割合が高いほど、絶縁膜中に取り込まれる酸素を増やすことができる。例えば、成膜ガスの全流量を１００％としたときの酸素の流量の割合（酸素流量比）または酸素分圧を、５０％以上１００％以下、好ましくは６５％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下とする。
なお、第２の処理で成膜する酸化物膜として、絶縁性の高い酸化物膜（例えば酸化シリコン膜、酸化アルミニウム膜など）を用いてもよい。その場合は、当該酸化物膜をゲート絶縁層の一部として用いることができる。またこのとき、酸化物膜上に、ゲート電極となる導電膜を形成する。当該導電膜としては、金属酸化物膜であってもよいし、金属膜または合金膜であってもよい。
その後、金属酸化物膜（または導電膜）を加工することにより、ゲート電極を形成する。続いて、半導体層、ゲート絶縁層、及びゲート電極を覆って絶縁膜を成膜した後に、加熱処理を行うことにより、ゲート絶縁層から半導体層へ酸素を供給することができる。
このように、２回の処理によって、絶縁膜中に極めて多くの酸素を導入することが可能となる。この酸素は、後の加熱処理により半導体層に供給され、半導体層中の酸素欠損を補填することができる。さらに、第１の処理及び第２の処理中に、絶縁膜を介して半導体層中にも酸素が供給されうる。その結果、絶縁膜から半導体層への酸素供給のための加熱処理の温度を、例えば３５０℃未満、さらには３４０℃以下、さらには３００℃以下にまで下げたとしても、電気特性の優れたトランジスタを実現することが可能となる。
以下では、より具体的な例について、図面を参照して説明する。
［構成例１］
以下では、本発明の一態様の半導体装置の作製方法により作製可能なトランジスタの構成例について説明する。
図１（Ａ）は、トランジスタ１００Ａの上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１－Ａ２における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｂ１－Ｂ２における切断面の断面図に相当する。なお、図１（Ａ）において、トランジスタ１００Ａの構成要素の一部（ゲート絶縁層等）を省略して図示している。また、一点鎖線Ａ１－Ａ２方向をチャネル長方向、一点鎖線Ｂ１－Ｂ２方向をチャネル幅方向と呼称する場合がある。また、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
図１（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ１００Ａは、いわゆるトップゲート構造のトランジスタである。
トランジスタ１００Ａは、基板１０２上の絶縁層１０４と、絶縁層１０４上の半導体層１０８と、半導体層１０８上の絶縁層１１０と、絶縁層１１０上の導電層１１２と、絶縁層１０４、半導体層１０８、及び導電層１１２上の絶縁層１１６と、を有する。半導体層１０８の、導電層１１２と重畳する部分は、チャネル形成領域として機能する。
半導体層１０８は、金属酸化物を含むことが好ましい。特に、半導体層１０８は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有すると好ましい。
また、半導体層１０８は、導電層１１２と重畳せず、且つ絶縁層１１６と接する領域において、領域１０８ｎを有する。領域１０８ｎは半導体層１０８の一部であり、チャネル形成領域よりも低抵抗な領域である。また領域１０８ｎは、キャリア密度が高い領域、またはｎ型化した領域などと言い換えることができる。領域１０８ｎに接する絶縁層１１６は窒素または水素を含む。これにより、絶縁層１１６中の窒素または水素が領域１０８ｎに添加されることで、キャリア密度が高くなり、低抵抗なｎ型の領域となる。
また、半導体層１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。一例としては、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。
なお、半導体層１０８は、上記の組成に限定されない。例えば、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍としてもよい。ここで近傍とは、Ｉｎが５の場合、Ｍが０．５以上１．５以下であり、且つＺｎが５以上７以下を含む。
また、半導体層１０８の組成として、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比が概略等しくしてもよい。すなわち、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１近傍の材料を含んでいてもよい。
半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有することで、トランジスタ１００Ａの電界効果移動度を高くすることができる。具体的には、トランジスタ１００Ａの電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらにはトランジスタ１００Ａの電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有するソースドライバ（特に、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
なお、半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有していても、半導体層１０８の結晶性が高い場合、電界効果移動度が低くなる場合がある。
半導体層１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ－ＲａｙＤｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
ゲート電極として機能する導電層１１２は、金属酸化物を含むことが好ましい。これにより、導電層１１２となる導電膜を、酸素を含む雰囲気下でスパッタリング法等により成膜することで、絶縁層１１０に酸素を供給することができる。
導電層１１２としては、例えばインジウムスズ酸化物（ＩＴＯ）や、シリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）などの、導電性酸化物を用いることができる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
また導電層１１２として、半導体層１０８と同様の金属酸化物を用いてもよい。導電層１１２に接して絶縁層１１６を設けることで、領域１０８ｎと同様に、低抵抗な導電層１１２を形成することができる。導電層１１２と半導体層１０８に同じ組成の材料を用いることで、成膜装置を共通化でき、作製コストを低減できる。
また、図１（Ｂ）、（Ｃ）に示すように、トランジスタ１００Ａは、絶縁層１１６上に絶縁層１１８を有する。また、絶縁層１１６及び絶縁層１１８に設けられた開口部１４１ａまたは開口部１４１ｂを介して、それぞれ領域１０８ｎに電気的に接続される導電層１２０ａ及び導電層１２０ｂを有していてもよい。
なお、本明細書等において、絶縁層１０４を第１の絶縁膜と、絶縁層１１０を第２の絶縁膜と、絶縁層１１６を第３の絶縁膜と、絶縁層１１８を第４の絶縁膜と、それぞれ呼称する場合がある。また、導電層１１２は、ゲート電極としての機能を有し、導電層１２０ａは、ソース電極としての機能を有し、導電層１２０ｂは、ドレイン電極としての機能を有する。
ゲート絶縁層として機能する絶縁層１１０は、過剰酸素領域を有する。絶縁層１１０が過剰酸素領域を有することで、半導体層１０８中に過剰酸素を供給することができる。よって、半導体層１０８中に形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
なお、半導体層１０８中に過剰酸素を供給させるためには、半導体層１０８の下方に形成される絶縁層１０４に過剰酸素を供給してもよい。この場合、絶縁層１０４中に含まれる過剰酸素は、領域１０８ｎにも供給されうる。領域１０８ｎ中に過剰酸素が供給されると、領域１０８ｎ中の抵抗が高くなり、好ましくない。一方で、半導体層１０８の上方に形成される絶縁層１１０に過剰酸素を有する構成とすることで、導電層１１２と重畳する領域にのみ選択的に過剰酸素を供給させることが可能となる。
ここで、半導体層１０８中に形成されうる酸素欠損について説明を行う。
半導体層１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、半導体層１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となりうる。半導体層１０８中にキャリア供給源が生成されると、トランジスタ１００Ａの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、半導体層１０８においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、半導体層１０８近傍の絶縁膜、具体的には、半導体層１０８の上方に形成される絶縁層１１０が、過剰酸素を含有する構成である。絶縁層１１０から半導体層１０８へ酸素または過剰酸素を移動させることで、半導体層１０８中の酸素欠損を低減することが可能となる。
なお、半導体層１０８の下方に位置する絶縁層１０４が、過剰酸素を含有していてもよい。このとき、絶縁層１０４からも半導体層１０８へ過剰酸素を移動させることで、半導体層１０８の酸素欠損をより低減することが可能となる。
ここで、半導体層１０８に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、半導体層１０８においては、水素または水分などの不純物が少ないほど好ましい。
半導体層１０８としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該金属酸化物膜にチャネル形成領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である金属酸化物膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下という特性を得ることができる。
［構成例２］
図２（Ａ）、（Ｂ）、（Ｃ）には、上記構成例１とは一部の構成が異なるトランジスタ１００を示している。
図２（Ａ）は、トランジスタ１００の上面図であり、図２（Ｂ）はトランジスタ１００のチャネル長方向の断面図であり、図２（Ｃ）はトランジスタ１００のチャネル幅方向の断面図である。
トランジスタ１００は、基板１０２と絶縁層１０４との間に導電層１０６を有する点で、構成例１と主に相違している。導電層１０６は、絶縁層１０４を介して半導体層１０８と重畳する部分を有する。
トランジスタ１００において、導電層１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電層１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁層１０４の一部は第１のゲート絶縁層として機能し、絶縁層１１０の一部は、第２のゲート絶縁層として機能する。
なお、導電層１０６は、図示しない領域において、絶縁層１０４及び絶縁層１１０に設けられた開口部を介して、導電層１１２と電気的に接続されていてもよい。これにより、導電層１０６と導電層１１２には、同じ電位を与えることができる。
導電層１０６は、導電層１１２、導電層１２０ａ、または導電層１２０ｂと同様の材料を用いることができる。特に導電層１０６として、銅を含む材料により形成することで抵抗を低くすることができるため好適である。
また、図２（Ａ）に示すように、導電層１１２及び導電層１０６の長さは、それぞれ半導体層１０８のチャネル幅方向の長さよりも長いことが好ましい。このとき、図２（Ｃ）に示すように、半導体層１０８のチャネル幅方向の全体が、絶縁層１１０と絶縁層１０４を介して、導電層１１２と導電層１０６に覆われた構成となる。
このような構成とすることで、半導体層１０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層１０６と導電層１１２に同じ電位を与えることが好ましい。これにより、半導体層１０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ１００のオン電流を増大させることができる。そのため、トランジスタ１００を微細化することも可能となる。
なお、一対のゲート電極の一方に定電位を与え、他方にトランジスタ１００を駆動するための信号を与えてもよい。このとき、一方の電極に与える電位により、トランジスタ１００を他方の電極で駆動する際のしきい値電圧を制御することもできる。
［半導体装置の構成要素］
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
〔基板〕
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱性の劣る基板や可撓性の基板にも転載できる。
〔第１の絶縁膜〕
絶縁層１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁層１０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、半導体層１０８との界面特性を向上させるため、絶縁層１０４において少なくとも半導体層１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁層１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁層１０４に含まれる酸素を、半導体層１０８に移動させることが可能である。
絶縁層１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁層１０４を厚くすることで、絶縁層１０４の酸素放出量を増加させることができると共に、絶縁層１０４と半導体層１０８との界面における界面準位、並びに半導体層１０８に含まれる酸素欠損を低減することが可能である。
絶縁層１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁層１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁層１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、半導体層１０８中に効率よく酸素を導入することができる。
また、絶縁層１０４の半導体層１０８に接する側に窒化シリコン膜などの酸化物膜以外の膜を用いることもできる。このとき、絶縁層１０４の半導体層１０８と接する表面に対して酸素プラズマ処理などの前処理を行い、絶縁層１０４の表面、または表面近傍を酸化することが好ましい。
〔導電膜〕
ゲート電極として機能する導電層１０６、ソース電極として機能する導電層１２０ａ、ドレイン電極として機能する導電層１２０ｂとしては、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルトから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、ゲート電極として機能する導電層１１２及び導電層１０６、ソース電極として機能する導電層１２０ａ、ドレイン電極として機能する導電層１２０ｂには、インジウムと錫とを有する酸化物（Ｉｎ－Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ－Ｗ酸化物）、インジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ－Ｗ－Ｚｎ酸化物）、インジウムとチタンとを有する酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化物（Ｉｎ－Ｔｉ－Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ－Ｚｎ酸化物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ－Ｓｎ－Ｓｉ酸化物）、インジウムとガリウムと亜鉛とを有する酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物）等の酸化物導電体または金属酸化物膜を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（ＯｘｉｄｅＣｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。一般に、金属酸化物は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する金属酸化物である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して金属酸化物と同程度の透光性を有する。
特に、導電層１１２に上述の酸化物導電体を用いると、絶縁層１１０中に過剰酸素を添加することができるので好適である。
また、導電層１１２として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属または合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
また、導電層１１２、１２０ａ、１２０ｂには、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
また、導電層１１２、１２０ａ、１２０ｂには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、導電層１１２、１２０ａ、１２０ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、半導体層１０８と接する導電膜、または半導体層１０８の近傍の導電膜として、好適に用いることができる。
〔第２の絶縁膜〕
トランジスタ１００のゲート絶縁膜として機能する絶縁層１１０としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層１１０を、２層の積層構造または３層以上の積層構造としてもよい。
また、トランジスタ１００のチャネル形成領域として機能する半導体層１０８と接する絶縁層１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁層１１０は、酸素を放出することが可能な絶縁膜である。なお、絶縁層１１０に過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁層１１０を形成する、もしくは成膜後の絶縁層１１０を酸素雰囲気下で熱処理すればよい。
また、絶縁層１１０として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層１１０の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
また、絶縁層１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁層１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
〔金属酸化物膜〕
半導体層１０８としては、先に示す金属酸化物を用いることができる。
以下に、図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）を用いて、本発明に係る金属酸化物が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）には、酸素の原子数比については記載しない。また、金属酸化物が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
また、図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶構造をとりやすい。
また、金属酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
図１３（Ａ）に示す領域Ａは、金属酸化物が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。
金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度（電子移動度）を高くすることができる。従って、インジウムの含有率が高い金属酸化物はインジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図１３（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
従って、本発明の一態様の金属酸化物は、キャリア移動度が高い、図１３（Ａ）の領域Ａで示される原子数比を有することが好ましい。
特に、図１３（Ｂ）に示す領域Ｂでは、領域Ａの中でも、キャリア移動度が高く、信頼性が高い優れた金属酸化物が得られる。
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
また、半導体層１０８が、Ｉｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。また、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］の近傍となる場合がある。
また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタ１００のオフ電流を低減することができる。
また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。
〔第３の絶縁膜〕
絶縁層１１６は、窒素または水素を有する。絶縁層１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン等を用いて形成することができる。絶縁層１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁層１１６は、半導体層１０８の領域１０８ｎと接する。したがって、絶縁層１１６と接する領域１０８ｎ中の不純物（窒素または水素）濃度が高くなり、領域１０８ｎのキャリア密度を高めることができる。
〔第４の絶縁膜〕
絶縁層１１８としては、酸化物絶縁膜を用いることができる。また、絶縁層１１８としては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁層１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよい。
また、絶縁層１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
絶縁層１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
［トランジスタの作製方法例］
以下では、本発明の一態様のトランジスタの作製方法例について説明する。ここでは、上記構成例２で例示したトランジスタ１００を例に挙げて説明する。
なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法や、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法がある。
また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
図３～図６に示す各図は、トランジスタ１００の作製方法を説明するチャネル長方向の断面図である。
〔導電層１０６の形成〕
まず、基板１０２上に導電層１０６を形成する（図３（Ａ））。
導電層１０６の形成工程にかかる最高温度は、３５０℃以下、好ましくは３４０℃以下、より好ましくは３３０℃以下、さらに好ましくは３００℃以下とする。
〔絶縁層１０４の形成〕
続いて、基板１０２及び導電層１０６を覆って絶縁層１０４を形成する（図３（Ｂ））。絶縁層１０４は、プラズマＣＶＤ法等を用いて形成することが好ましい。
ここで、図３（Ｃ）に示すように、絶縁層１０４を形成した後に、絶縁層１０４に酸素１３２を添加してもよい。絶縁層１０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁層１０４上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁層１０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステンの１以上を有する導電膜あるいは半導体膜を用いることができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁層１０４への酸素添加量を増加させることができる。また、酸素を含む雰囲気下でプラズマ処理を行うことで、絶縁層１０４の表面に吸着した水や水素などを除去することができる。これにより、後に形成する半導体層１０８中、または半導体層１０８と絶縁層１０４との界面に存在しうる水や水素を低減できる。
絶縁層１０４として、窒化シリコンや窒化酸化シリコンなどを用いた場合には、絶縁層１０４中に水素が含まれる場合がある。このとき、上述のようなプラズマ処理等を行うことで、少なくとも半導体層１０８側における水素濃度を低減することができる。
絶縁層１０４の形成工程にかかる最高温度は、３５０℃以下、好ましくは３４０℃以下、より好ましくは３３０℃以下、さらに好ましくは３００℃以下とする。
〔半導体層１０８の形成〕
続いて、絶縁層１０４上に半導体層１０８を形成する。
半導体層１０８となる金属酸化物膜は、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
また、金属酸化物膜を成膜する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、０％以上１００％以下、好ましくは５％以上２０％以下である。
酸素流量比を低くし、結晶性が比較的低い金属酸化物膜とすることで、オン電流が高められたトランジスタとすることができる。
また、金属酸化物膜の成膜条件としては、基板温度を室温以上１８０℃以下、好ましくは基板温度を室温以上１４０℃以下とすればよい。金属酸化物膜の成膜時の基板温度を、例えば、室温以上１４０℃未満とすると、生産性が高くなり好ましい。
また、半導体層１０８の厚さとしては、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
なお、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、金属酸化物膜を成膜する際の基板温度を２００℃以上３００℃以下とすると、基板１０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス基板を用いる場合においては、金属酸化物膜を成膜する際の基板温度を室温以上２００℃未満とすることで、ガラス基板の変形を抑制することができる。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、より好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを用いることで金属酸化物膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物膜を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０－７Ｐａから１×１０－４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０－４Ｐａ以下、好ましく５×１０－５Ｐａ以下とすることが好ましい。
なお、成膜した金属酸化物膜を、半導体層１０８に加工するには、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。
また、金属酸化物膜の成膜後、または半導体層１０８に加工した後、加熱処理を行い、金属酸化物膜または半導体層１０８の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪み点未満、または２５０℃以上３５０℃以下、または３００℃以上３５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性雰囲気で行うことができる。または、不活性雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
金属酸化物膜を加熱しながら成膜する、または金属酸化物膜を形成した後、加熱処理を行うことで、ＳＩＭＳにより得られる金属酸化物膜中の水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
半導体層１０８の形成工程にかかる最高温度は、３５０℃以下、好ましくは３４０℃以下、より好ましくは３３０℃以下、さらに好ましくは３００℃以下とする。
〔絶縁層１１０の形成〕
続いて、半導体層１０８及び絶縁層１０４上に、絶縁層１１０を形成する（図３（Ｅ））。
絶縁層１１０としては、例えば酸化シリコン膜または酸化窒化シリコン膜などの酸化物膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成することが好ましい。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁層１１０として、堆積性気体の流量に対する酸化性気体の流量を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁層１１０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁層１１０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁層１１０を、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁層１１０を形成することができる。
また、絶縁層１１０を、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁層１１０を形成することができる。
絶縁層１１０の形成工程にかかる最高温度は、３５０℃以下、好ましくは３４０℃以下、より好ましくは３３０℃以下、さらに好ましくは３００℃以下とする。
〔導電膜１３０の形成〕
続いて、絶縁層１１０を覆って導電膜１３０を形成する（図４（Ａ））。
導電膜１３０としては、金属酸化物膜、若しくは金属膜または合金膜を用いることができる。導電膜１３０の厚さは、極めて薄いことが好ましく、例えば１ｎｍ以上２０ｎｍ以下、好ましくは２ｎｍ以上１５ｎｍ以下、より好ましくは３ｎｍ以上１０ｎｍ以下、代表的には５ｎｍ程度とすることができる。
導電膜１３０に用いることのできる金属酸化物としては、例えば、Ｉｎ－Ｓｎ酸化物、Ｉｎ－Ｗ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｔｉ－Ｓｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｓｉ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物等が挙げられる。
また、導電膜１３０として、アルミニウム、チタン、クロム、鉄、コバルト、ニッケル、銅、亜鉛、ガリウム、モリブデン、銀、インジウム、錫、タンタル、タングステンなどを含む金属膜または合金膜を用いることができる。
なお、導電膜１３０として、シリコンやゲルマニウム等のほか、化合物半導体、酸化物半導体などを含む半導体膜を用いてもよい。
ここで、導電膜１３０として金属酸化物を用い、酸素を含む雰囲気下でスパッタリング法等により成膜すると、成膜時においても絶縁層１１０中に酸素を供給できるため好ましい。
導電膜１３０の形成工程にかかる最高温度は、３５０℃以下、好ましくは３４０℃以下、より好ましくは３３０℃以下、さらに好ましくは３００℃以下とする。
〔第１の酸素供給処理〕
続いて、導電膜１３０を介して絶縁層１１０に酸素１３４を供給する処理（以下、酸素供給処理ともいう）を行う（図４（Ｂ））。
酸素供給処理としては、酸素雰囲気下におけるプラズマ処理（酸素プラズマ処理ともいう）を用いることが好ましい。酸素がプラズマ化することにより、酸素ラジカル、酸素原子、または酸素イオンを絶縁層１１０に導電膜１３０を介して添加することができる。装置に導入するガスにおける酸素流量比は高いほど好ましく、５０％以上１００％以下、好ましくは６０％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは１００％とする。
特に、処理装置として平行平板型の一対の電極を有する処理装置を用いることが好ましい。このとき、一対の電極間にバイアス電圧が印加される状態でプラズマ処理を行うことで、より多くの酸素を絶縁層１１０に供給することができる。バイアス電圧は、例えば酸素プラズマ中の酸素イオンが、基板側に移動しやすくなるように印加する。酸素プラズマ中の酸素イオンは、例えばＯ＋またはＯ２＋などの正の電荷を帯びやすいため、基板側に位置する電極が負電位となるようにバイアス電圧を印加すると、基板側に酸素イオンが移動しやすくなる。
ここで、導電膜１３０を設けずに絶縁層１１０に対して直接酸素供給処理を行った場合、絶縁層１１０に供給された酸素の一部が、再度外部へ脱離してしまう場合がある。しかしながら本作製方法例では、絶縁層１１０上に導電膜１３０が設けられていることにより、絶縁層１１０に供給された酸素が再度外部へ脱離してしまうことを防ぐことができる。また、導電膜１３０により、絶縁層１１０へのダメージを緩和することができる。
また、絶縁層１１０上の導電膜１３０は、酸素供給処理において一対の電極間にバイアス電圧が印加されると、イオン化した酸素をひきつけやすくなるといった効果を奏する。したがって、導電膜１３０を設けることでバイアス電圧を印加することによる効果を相乗的に高めることができる。
また、処理装置として、ドライエッチング装置、アッシング装置、ＰＥＣＶＤ装置などを用いると、他の処理と装置を共有できるため好ましい。特に、アッシング装置を用いることが好ましい。
酸素供給処理は、例えば室温以上３５０℃以下、好ましくは１５０℃以上３５０℃未満、より好ましくは２００℃以上３４０℃以下の温度で行うことが好ましい。
また、処理装置が有する一対の電極間にバイアス電圧を印加する場合、そのバイアス電圧を例えば１０Ｖ以上１ｋＶ以下とすればよい。または、バイアスの電力密度を例えば１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。
なお、酸素供給処理は上記に限られず、導電膜１３０を介して絶縁層１１０に酸素を供給可能な方法を用いることができる。例えばイオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプランテーション法などを用いて、導電膜を介して酸素を絶縁膜に供給してもよい。または、酸素雰囲気下で加熱処理を行ってもよい。このような処理を用いた場合にも、導電膜１３０は絶縁層１１０に供給された酸素が脱離することを防ぐキャップ膜として機能させること、及び、絶縁層１１０へのダメージを緩和する緩和層として機能させることができる。
〔導電膜１３０の除去〕
酸素供給処理を経ることにより、導電膜１３０が脆化する場合がある。また特に導電膜１３０に金属または合金を用いた場合には、酸素供給処理により酸化されて抵抗値が高くなる、または一部がエッチングされ、薄膜化してしまう場合もある。このような場合には導電膜１３０をエッチングにより除去することが好ましい。
図４（Ｃ）には、導電膜１３０をエッチングした後の断面図を示している。
なお、導電膜１３０のエッチング後に、絶縁層１１０の一部をエッチングすることで、導電層１０６に達する開口を形成してもよい。これにより、後に形成する導電層１１２と導電層１０６とを、当該開口を介して電気的に接続することができる。
導電膜１３０のエッチング工程にかかる最高温度は、３５０℃以下、好ましくは３４０℃以下、より好ましくは３３０℃以下、さらに好ましくは３００℃以下とする。
〔金属酸化物膜１１２ａの形成（第２の酸素供給処理）〕
続いて、絶縁層１１０上に、金属酸化物膜１１２ａを形成する（図４（Ｄ））。金属酸化物膜１１２ａは、後にゲート電極として機能する導電層１１２となる膜である。
金属酸化物膜１１２ａは、酸素を含む雰囲気下にてスパッタリング法により成膜する。これにより、金属酸化物膜１１２ａの成膜時において、酸素１３６を絶縁層１１０中に供給することができる。スパッタリングターゲットに金属または合金のターゲットを用い、酸素雰囲気下で成膜する、反応性スパッタリング法を用いることもできる。特に、酸素を含む雰囲気下にて酸化物ターゲットを用いたスパッタリング法を用いると、成膜ガス中の酸素が反応に使用されないため、絶縁層１１０に供給しうる酸素の量を増やすことができる。
金属酸化物膜１１２ａの成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対する酸素流量の割合（酸素流量比）、または成膜室内の酸素分圧が高いほど、絶縁層１１０中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば５０％以上１００％以下、好ましくは６５％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％とする。特に、酸素流量比または酸素分圧を１００％とすることが好ましい。
ここで、金属酸化物膜１１２ａの成膜に用いる酸化物ターゲットとして、半導体層１０８と同じ酸化物ターゲットを用いると、成膜装置を共有できるため好ましい。金属酸化物膜１１２ａとして半導体特性を有する膜を用いた場合であっても、後述するように後の工程で低抵抗化させることができる。
なお、金属酸化物膜１１２ａに、半導体層１０８とは異なる材料を用いることもできる。このとき、半導体層１０８よりも低抵抗な導電性材料を用いることが好ましい。
金属酸化物膜１１２ａの形成工程にかかる最高温度は、３５０℃以下、好ましくは３４０℃以下、より好ましくは３３０℃以下、さらに好ましくは３００℃以下とする。
なお、上記金属酸化物膜１１２ａに代えて絶縁性の高い酸化物膜を用いてもよい。例えば、酸化シリコン膜、酸化アルミニウム膜などの絶縁性酸化物膜を用いることができる。このような絶縁性酸化物膜をスパッタリング法により酸素雰囲気下で成膜することでも、絶縁層１１０に酸素を供給することができる。またこのとき、当該酸化物膜は後にゲート絶縁層の一部として機能させることができる。また、絶縁性酸化物膜を用いる場合には、さらにゲート電極となる導電膜を成膜する。このとき、導電膜は金属膜または合金膜であってもよいが、金属酸化物膜を用いることで、ゲート絶縁層の一部として機能する絶縁性酸化物膜に酸素を供給することができる。
〔金属酸化物膜１１２ａ、絶縁層１１０のエッチング〕
続いて、金属酸化物膜１１２ａと絶縁層１１０の一部をエッチングし、半導体層１０８の一部を露出させる（図５（Ａ））。
ここで、金属酸化物膜１１２ａと絶縁層１１０とは、それぞれ同じフォトマスクを用いて加工することが好ましい。または、エッチング後の金属酸化物膜１１２ａをハードマスクとして用いて、絶縁層１１０をエッチングしてもよい。
エッチング工程にかかる最高温度は、３５０℃以下、好ましくは３４０℃以下、より好ましくは３３０℃以下、さらに好ましくは３００℃以下とする。
〔絶縁層１１６、絶縁層１１８の形成〕
続いて、半導体層１０８、金属酸化物膜１１２ａ、絶縁層１０４等を覆って絶縁層１１６を形成し（図５（Ｂ））、その後に絶縁層１１８を形成する（図５（Ｃ））。
絶縁層１１６の成膜前に、半導体層１０８の露出した部分、及び金属酸化物膜１１２ａ中に酸素欠損を形成する処理を行うことが好ましい。例えば、酸素を含まない雰囲気下における、プラズマ処理または加熱処理を行うことができる。
例えば、ＰＥＣＶＤ装置内において、アルゴンなどの希ガスや、窒素ガス、または水素ガスなどを含む雰囲気下でプラズマ処理を行い、その後、絶縁層１１６の成膜ガスを導入して絶縁層１１６を成膜することができる。さらに、絶縁層１１８も大気に曝すことなく連続して成膜することが好ましい。プラズマ処理と、絶縁層１１６の成膜と、絶縁層１１８の成膜とは、それぞれ異なる成膜室で行ってもよいし、いずれか２以上を同じ成膜室で行ってもよい。
絶縁層１１６として、窒素または水素のうち少なくとも一方を含む膜とすることが好ましい。例えば窒化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜などの水素を含有する絶縁膜などを用いることが好ましい。このような絶縁層１１６を半導体層１０８の一部、及び金属酸化物膜１１２ａに接して形成することで、これらに窒素や水素が供給され、導電性を高めることができる。
プラズマ処理、並びに絶縁層１１６及び絶縁層１１８の形成工程にかかる最高温度は、３５０℃以下、好ましくは３４０℃以下、より好ましくは３３０℃以下、さらに好ましくは３００℃以下とする。
〔加熱処理〕
絶縁層１１６及び絶縁層１１８を形成した後に、加熱処理を行う（図５（Ｃ））。加熱処理により、絶縁層１１０から半導体層１０８に酸素が供給され、半導体層１０８中の酸素欠損を低減することができる。絶縁層１１０は極めて多くの過剰酸素が含まれるため、比較的低温の加熱処理であっても、十分な量の酸素を半導体層１０８に供給することができる。
さらに、加熱処理により、半導体層１０８の一部、及び金属酸化物膜１１２ａ中の酸素欠損と水素とが結合して低抵抗化し、領域１０８ｎ及び導電層１１２が形成される。なお、絶縁層１１６を成膜した時点で、金属酸化物膜１１２ａや半導体層１０８の一部が低抵抗化されていてもよい。
加熱処理の最高温度は、３５０℃以下、好ましくは３４０℃以下、より好ましくは３３０℃以下、さらに好ましくは３００℃以下とする。
〔開口部１４１ａ、１４１ｂの形成〕
続いて、絶縁層１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁層１１８及び絶縁層１１６の一部をエッチングすることで、領域１０８ｎに達する開口部１４１ａ、開口部１４１ｂを形成する（図６（Ａ））。
〔導電層１２０ａ、１２０ｂの形成〕
続いて、開口部１４１ａ、開口部１４１ｂを覆うように、絶縁層１１８上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１２０ａ、導電層１２０ｂを形成する（図６（Ｂ））。
以上の工程により、トランジスタ１００を作製することができる。なお、図６（Ｂ）に示す断面図は、図２（Ｂ）で示した図と同じ図である。
本作製方法例によれば、半導体層と接する酸化物絶縁膜中に極めて多くの酸素を供給することが可能となる。そのため作製工程にかかる最高温度を低温化しても半導体中の酸素欠損が十分に低減することが可能であり、電気特性に優れたトランジスタを実現できる。例えばトランジスタの作製工程にかかる最高温度を３５０℃以下、または３４０℃以下、または３３０℃以下、または３００℃以下にまで低減することができ、生産性を高めることができる。
以上が作製方法例についての説明である。
［構成例３］
本発明の一態様によれば、トランジスタを低温で形成することが可能なため、耐熱性の比較的低い基板上に作製することが可能である。以下では、一例として、可撓性を有する程度に薄い有機樹脂基板上に設けられたトランジスタについて説明する。
図７（Ａ）、（Ｂ）に、以下で例示するトランジスタ１００Ｂの断面図を示す。なお、上面図については図２（Ａ）を援用できる。トランジスタ１００Ｂは、上記構成例２で例示したトランジスタ１００と比較して、基板１０２に代えて基板１０２ａ上に設けられている点、及び絶縁層１０３を有する点で、主に相違している。
基板１０２ａとしては、可撓性を有する程度に薄い（例えば厚さ１００ｎｍ以上１００μｍ以下）有機樹脂などの基板を用いることができる。
有機樹脂としては、代表的にはポリイミド樹脂を用いることができる。ポリイミド樹脂は、耐熱性に優れるため好ましい。このほかにアクリル樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂等を用いることができる。
有機樹脂は、例えばスピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により、樹脂前駆体と溶媒の混合材料、または可溶性の樹脂材料と溶媒の混合材料を、支持基板上に形成する。その後、加熱処理を行うことにより、溶媒等が除去しつつ、材料を硬化させ、有機樹脂を含む基板１０２ａを形成することができる。
例えば、ポリイミドを用いる場合には、脱水によりイミド結合が生じる樹脂前駆体を用いることができる。または、可溶性のポリイミドを含む材料を用いてもよい。
絶縁層１０３としては、無機絶縁膜を用いることができる。絶縁層１０３は、基板１０２ａに含まれる不純物が、トランジスタ１００Ｂに拡散することを防ぐバリア膜として機能することが好ましい。
バリア性の高い無機絶縁膜としては、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムなどが挙げられる。
また、絶縁層１０３を積層膜とする場合には、少なくとも一層にバリア性の高い無機絶縁膜を適用することが好ましい。例えば、基板１０２ａから酸化窒化シリコン膜と、窒化シリコン膜を積層した２層構造、酸化窒化シリコン膜と、窒化シリコン膜と、酸化窒化シリコン膜を積層した３層構造などとしてもよい。
ここで、トランジスタ１００Ｂの作製方法の一例について説明する。まず、ガラス基板等の支持基板上に基板１０２ａとなる樹脂層と、絶縁層１０３とを積層して形成する。続いて、絶縁層１０３上に、上記作製方法例と同様の方法によりトランジスタを形成する。その後、支持基板と基板１０２ａとを分離することにより、可撓性を有する基板１０２ａ上のトランジスタ１００Ｂを作製することができる。
支持基板と基板１０２ａの分離方法は、様々な方法を用いることができる。例えば支持基板側からレーザ光を照射することで、支持基板と基板１０２ａとの密着性を低下させる方法を用いてもよい。このとき、支持基板と基板１０２ａとの間に、光吸収層を設けてもよい。光吸収層としては、レーザ光に用いる光の一部を吸収しうる材料を用いることができる。例えば、レーザ光として波長３０８ｎｍのエキシマレーザを用いる場合には、光吸収層としては、金属、半導体、酸化物等を用いることができる。例えば、シリコンなどの半導体膜、チタンやタングステンなどの金属膜、酸化チタン、酸化タングステン、酸化インジウム、インジウムスズ酸化物などの酸化物膜等を用いることができる。
また、支持基板上に絶縁層１０３を形成し、トランジスタを作製した後に、支持基板と絶縁層１０３との間で分離して、絶縁層１０３と基板１０２ａとを接着層１０５により貼り合せる構成としてもよい。その場合の断面図を図７（Ｃ）に示す。このとき、絶縁層１０３と支持基板との間に、剥離層を形成することが好ましい。例えば、剥離層としてタングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、その上の絶縁層１０３として、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの無機絶縁材料を含む絶縁層を積層して用いることができる。このとき、タングステンと酸化タングステンの界面、酸化タングステン中、または酸化タングステンと絶縁層の界面で剥離することができる。
［構成例４］
図８（Ａ）、（Ｂ）に、以下で例示するトランジスタ１００Ｃの断面図を示す。なお、上面図については図２（Ａ）を援用できる。トランジスタ１００Ｃは、上記構成例２で例示したトランジスタ１００と比較して、導電層１１２上に導電層１１２ｍを有する点で、主に相違している。
導電層１１２ｍは、少なくとも導電層１１２よりも低抵抗な導電性材料を含む層である。導電層１１２ｍとしては、導電層１０６や導電層１２０ａ等と同様の導電膜を用いることができる。特に、導電層１１２ｍに、金属または合金を含む導電性材料を用いることが好ましい。
導電層１１２ｍは導電層１１２と接して設けられ、ゲート電極の一部として機能する。このように、導電層１１２と導電層１１２ｍの積層構造とすることで、配線抵抗を低減できるため好ましい。
［構成例５］
図９（Ａ）、（Ｂ）に、以下で例示するトランジスタ１００Ｄの断面図を示す。なお、上面図については図２（Ａ）を援用できる。トランジスタ１００Ｄは、上記構成例２で例示したトランジスタ１００と比較して、導電層１１２と絶縁層１１０との間に導電膜１３０を有する点で、主に相違している。
トランジスタ１００Ｄは、上記作製工程例において、導電膜１３０を除去せずに残した場合の例である。導電膜１３０としては、酸化物導電体を用いることが好ましい。これにより、上記作製工程例における導電膜１３０を除去する工程を省略することができ、作製コストを低減することができる。
［構成例６］
図１０（Ａ）、（Ｂ）に、以下で例示するトランジスタ１００Ｅの断面図を示す。なお、上面図については図２（Ａ）を援用できる。トランジスタ１００Ｅは、上記構成例２で例示したトランジスタ１００と比較して、半導体層１０８が積層構造を有する点で、主に相違している。
半導体層１０８は、絶縁層１０４側から半導体層１０８ａと半導体層１０８ｂとが積層された積層構造を有する。
半導体層１０８ｂは、半導体層１０８ａよりも結晶性の高い膜であることが好ましい。
また半導体層１０８ａと半導体層１０８ｂとは、同じ酸化物ターゲットを用い、成膜条件を異ならせることで、大気に触れることなく連続して形成されることが好ましい。
例えば、半導体層１０８ａの成膜時の酸素流量比を、半導体層１０８ｂの成膜時の酸素流量比よりも小さくする。これにより、半導体層１０８ｂの成膜時に、半導体層１０８ａに酸素を効果的に供給することができる。また、半導体層１０８ａは半導体層１０８ｂよりも結晶性が低く、電気伝導性の高い膜とすることができる。一方、上部に設けられる半導体層１０８ｂを半導体層１０８ａよりも結晶性の高い膜とすることで、半導体層１０８の加工時や、絶縁層１１０の成膜時のダメージを抑制することができる。例えば、半導体層１０８ａにｎｃ－ＯＳ膜を用い、半導体層１０８ｂにＣＡＡＣ－ＯＳ膜を用いることができる。
より具体的には、半導体層１０８ａの成膜時の酸素流量比を、０％より高く５０％未満、好ましくは０％より高く３０％以下、より好ましくは０％より高く２０％以下、代表的には１０％とする。また半導体層１０８ｂの成膜時の酸素流量比を、５０％以上１００％以下、好ましくは６０％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下、代表的には１００％とする。また、半導体層１０８ａと半導体層１０８ｂとで、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮することができるため好ましい。
半導体層１０８をこのような積層構造とすることで、電気特性に優れ、且つ信頼性の高いトランジスタを実現できる。
なお、半導体層１０８ａと半導体層１０８ｂとは、それぞれ異なる組成の膜であってもよい。このとき、半導体層１０８ａ及び半導体層１０８ｂの両方に、Ｉｎ－Ｇａ－Ｚｎ酸化物を用いた場合、半導体層１０８ａに、半導体層１０８ｂよりもＩｎの組成が高い酸化物ターゲットを用いることが好ましい。
また図１０（Ａ）に示すように、半導体層１０８ａの導電層１１２と重ならない領域には低抵抗な領域１０８ｎａが設けられ、半導体層１０８ｂの導電層１１２と重ならない領域には低抵抗な領域１０８ｎｂが設けられている。
［構成例７］
図１１（Ａ）、（Ｂ）に、以下で例示するトランジスタ１００Ｆの断面図を示す。なお、上面図については図２（Ａ）を援用できる。トランジスタ１００Ｆは、上記構成例２で例示したトランジスタ１００と比較して、半導体層１０８が積層構造を有する点で、主に相違している。
半導体層１０８は、絶縁層１０４側から半導体層１０８ｃと半導体層１０８ａとが積層された積層構造を有する。
半導体層１０８ｃは、半導体層１０８ａよりも結晶性の高い膜であることが好ましい。また、半導体層１０８ｃは、半導体層１０８ａよりも水素及び酸素が拡散しにくい膜であることが好ましい。
半導体層１０８ａ及び半導体層１０８ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物を用いた場合には、半導体層１０８ｃが半導体層１０８ａよりもＩｎの組成が少ない材料を用いることが好ましい。また、半導体層１０８ｃが半導体層１０８ａよりもＺｎの組成が多い材料を用いることが好ましい。これにより、半導体層１０８ｃの水素及び酸素に対するバリア性を向上させることができる。特にＺｎの組成を高めることにより、半導体層１０８ｃの結晶性を高めることが容易となるため、バリア性を向上させることができる。
例えば、半導体層１０８ｃとして、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：３：４近傍、またはＩｎ：Ｍ：Ｚｎ＝１：３：２近傍であるスパッタリングターゲットで形成した膜を用いることが好ましい。
半導体層１０８ａと絶縁層１０４との間に、バリア性の高い半導体層１０８ｃを設けることにより、絶縁層１０４から半導体層１０８ａに酸素及び水素が拡散することを防ぐことができる。そのため、半導体層１０８ａのチャネル形成領域中の水素を低減でき、信頼性の高いトランジスタを実現できる。また、半導体層１０８ａの低抵抗な領域１０８ｎａに酸素が供給されることにより、高抵抗化してしまうことを防ぐことができるため、ソース－ドレイン間の抵抗を低くすることができる。
なお、図１１に示すように、半導体層１０８ｃの導電層１１２と重ならない部分には、低抵抗な領域１０８ｎｃが形成されていてもよい。
［構成例８］
図１２（Ａ）、（Ｂ）に、以下で例示するトランジスタ１００Ｇの断面図を示す。なお、上面図については図２（Ａ）を援用できる。トランジスタ１００Ｇは、上記構成例２で例示したトランジスタ１００と比較して、半導体層１０８が積層構造を有する点で、主に相違している。
半導体層１０８は、絶縁層１０４側から半導体層１０８ｃと半導体層１０８ａと半導体層１０８ｂとが、積層された積層構造を有する。
半導体層１０８ａ及び半導体層１０８ｂは、上記構成例６と同様の膜を用いることができる。また半導体層１０８ｃは、上記構成例７と同様の膜を用いることができる。
以下に、半導体層１０８ａを挟んで半導体層１０８ｂと半導体層１０８ｃとを設ける構成のより効果的な作製方法と、それにより期待される効果について説明する。
まず、絶縁層１０４上に半導体層１０８ｃとなる半導体膜１２８ｃを成膜する。このとき、半導体膜１２８ｃ中に酸素欠損を多く含ませることが好ましい。酸素欠損を形成する処理としては、例えば、酸素流量比の低い条件（例えば３０％以下、または１０％以下）で成膜することや、半導体膜１２８ｃを成膜した後に酸素を含まない雰囲気下で加熱処理またはプラズマ処理を行うこと、などが挙げられる。
その後、半導体層１０８ａとなる半導体膜１２８ａを成膜する（図１２（Ｃ））。このとき、半導体膜１２８ａ中に酸素欠損（Ｖｏ）と水素（Ｈ）が含まれる場合には、水素が酸素欠損と結合した状態（ＶｏＨと表記する場合がある）で存在しうる。ここで、酸素欠損を多く含有する半導体膜１２８ｃにより、半導体膜１２８ａ中の水素をゲッタリングし、半導体膜１２８ａ中の水素を脱離させることができる。
なお、半導体膜１２８ａの成膜後に加熱処理を行うことで、水素のゲッタリングを促進してもよい。このとき半導体膜１２８ａ中に酸素欠損が形成しうるが、後の半導体膜１２８ｂの形成時に酸素を供給することや、後の酸素供給処理により、ここで生じた酸素欠損を補填することができる。
続いて、半導体層１０８ｂとなる半導体膜１２８ｂを、酸素流量比の高い条件で成膜することで、半導体膜１２８ａ中に酸素（Ｏ）を供給することができる（図１２（Ｄ））。このとき、半導体膜１２８ａ中の水素濃度が低減されているため、膜中の酸素欠損は、水素と結合せずに孤立した状態で存在する割合が多い。これにより、より効果的に酸素欠損を補填することができる。その結果、キャリア濃度が低減された半導体層１０８ａを得ることができる。
すなわち、半導体層１０８ｃは、絶縁層１０４側から拡散する水素をブロックする機能を有すると共に、半導体層１０８ａ中の酸素欠損と結合した水素をゲッタリングする機能を有する。さらに、半導体層１０８ａ上に形成される半導体層１０８ｂにより、半導体層１０８ａ中に酸素を効果的に供給することができる。これにより、効果的に半導体層１０８ａ中の酸素欠損を低減できるため、極めて信頼性の高いトランジスタを実現することができる。
以上が、各構成例についての説明である。
本実施の形態で例示した構成例、作製方法例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、作製方法例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態においては、先の実施の形態で例示した半導体装置を有する表示装置の一例について、図１４乃至図１９を用いて以下説明を行う。
図１４は、表示装置の一例を示す上面図である。図１４に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図１４には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成してもよい、またはソースドライバ回路部７０４のみを第１の基板７０１に形成してもよい。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する構成としてもよい。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有している。
また、表示装置７００は、様々な素子を有することができる。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部または全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するようにすればよい。さらにその場合、反射電極の下にＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用してもよい。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させてもよい。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図１５乃至図１７を用いて説明する。なお、図１５及び図１６は、図１４に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図１７は、図１４に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
まず、図１５乃至図１７に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
＜２－１．表示装置の共通部分に関する説明＞
図１５乃至図１７に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００と同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有する第２のゲート電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜、及びトランジスタ７５０上の保護絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、図１５乃至図１７において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
また、図１５乃至図１７においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にトップゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲート型のトランジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジスタを用い、ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていてもよい。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
＜２－２．液晶素子を用いる表示装置の構成例＞
図１５に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図１５に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極またはドレイン電極として機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
導電膜７７２に可視光において反射性のある導電膜を用いる場合、表示装置７００は、反射型の液晶表示装置となる。また、導電膜７７２に可視光において透光性のある導電膜を用いる場合、表示装置７００は、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟む一対の偏光板を設ける。
また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができる。この場合の一例を図１６に示す。また、図１６に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図１６に示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
また、図１５及び図１６において図示しないが、導電膜７７２または導電膜７７４のいずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図１５及び図１６において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
＜２－３．発光素子を用いる表示装置＞
図１７に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７７２、ＥＬ層７８６、及び導電膜７８８を有する。図１７に示す表示装置７００は、画素毎に設けられる発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
図１７に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図１７に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を画素毎に島状に形成する、すなわち塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
＜２－４．表示装置に入出力装置を設ける構成例＞
また、図１６及び図１７に示す表示装置７００に入出力装置を設けてもよい。当該入出力装置としては、例えば、タッチパネル等が挙げられる。
図１６に示す表示装置７００にタッチパネル７９１を設ける構成を図１８に、図１７に示す表示装置７００にタッチパネル７９１を設ける構成を図１９に、それぞれ示す。
図１８は図１６に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であり、図１９は図１７に示す表示装置７００にタッチパネル７９１を設ける構成の断面図である。
まず、図１８及び図１９に示すタッチパネル７９１について、以下説明を行う。
図１８及び図１９に示すタッチパネル７９１は、第２の基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８、及び着色膜７３６を形成する前に、第２の基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近づくことで生じうる、電極７９３と電極７９４との間の容量の変化を検知することができる。
また、図１８及び図１９に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図１８及び図１９においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図１８に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。また、図１９に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極６６４、６６５、６６７のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
また、図１８及び図１９においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２０を用いて説明を行う。
図２０（Ａ）に示す表示装置は、画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことができる。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図２０（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図２０（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図２０（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としてもよい。
また、図２０（Ａ）に示す複数の画素回路５０１は、例えば、図２０（Ｂ）に示す構成とすることができる。
図２０（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２０（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２０（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２０（Ａ）に示す複数の画素回路５０１は、例えば、図２０（Ｃ）に示す構成とすることができる。
また、図２０（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方はデータ線ＤＬ＿ｎに電気的に接続され、ゲート電極は走査線ＧＬ＿ｍに電気的に接続される。
トランジスタ５５２は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料を含む無機ＥＬ素子を用いてもよい。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図２０（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２０（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図２１乃至図２３を用いて説明を行う。
＜４－１．表示モジュール＞
図２１に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２との間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続された表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１０、バッテリ７０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト７００７は、光源７００８を有する。なお、図２１において、バックライト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム７００９は、放熱板としての機能を有していてもよい。
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜４－２．電子機器１＞
次に、図２２（Ａ）乃至図２２（Ｅ）に電子機器の一例を示す。
図２２（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
なお、図２２（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
図２２（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図２２（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２２（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
＜８－３．電子機器２＞
次に、図２２（Ａ）乃至図２２（Ｅ）に示す電子機器と、異なる電子機器の一例を図２３（Ａ）乃至図２３（Ｇ）に示す。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図２３（Ａ）乃至図２３（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図２３（Ａ）乃至図２３（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図２３（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
図２３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図２３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図２３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図２３（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２３（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図２３（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、酸化物絶縁膜に対して異なる条件で酸素を供給し、酸化物絶縁膜からの酸素の放出量を評価した。
［試料の作製］
作製した試料について説明する。まず、ガラス基板上に厚さ約１５０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ法により成膜した。続いて、窒素雰囲気下で温度３５０℃、１時間の条件で加熱処理を行った。その後、以下で示す各方法を適用した試料Ａ１乃至試料Ａ４を作製した。またこれらとは別に上記方法により酸化窒化シリコン膜を形成し、その後の処理を行わない試料を比較試料（ＲＥＦ）とした。
〔試料Ａ１〕
試料Ａ１は、酸化窒化シリコン膜に対して、プラズマＣＶＤ装置を用いて酸素プラズマ処理を行った試料である。酸素プラズマ処理の条件は、温度３５０℃、圧力４０Ｐａ、電源電力３０００Ｗ、酸素流量比１００％、処理時間２５０秒とした。
〔試料Ａ２〕
試料Ａ２は、酸化窒化シリコン膜上に、酸素を含む雰囲気下で酸化物半導体膜（以下、ＩＧＺＯ膜とも呼ぶ）を成膜した試料である。酸化物半導体膜の成膜は、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲットを用いたスパッタリング法により、温度１７０℃、圧力０．６Ｐａ、電源電力２．５ｋＷの条件で行った。また、ここでは、酸素流量比を１００％とした条件で厚さ１０ｎｍの酸化物半導体膜を成膜した後、酸素流量比を１０％とした条件で厚さ約９０ｎｍの酸化物半導体膜を成膜した。その後、酸化物半導体膜をエッチングにより除去し、酸化窒化シリコン膜の表面を露出させた。
〔試料Ａ３〕
試料Ａ３は、酸化窒化シリコン膜に対して、アッシング装置を用いて酸素ラジカルドープ処理を行った試料である。酸素ラジカルドープ処理の条件は、ＩＣＰ電力０Ｗ、バイアス電力４５００Ｗ、圧力１５Ｐａ、酸素流量比１００％、下部電極温度４０℃、処理時間３００秒とした。
〔試料Ａ４〕
試料Ａ４は、まず酸化窒化シリコン膜上に酸化物導電膜を成膜し、その後アッシング装置を用いて酸素ラジカルドープ処理を行った試料である。酸化物導電膜は、シリコンを含むインジウムスズ酸化物ターゲットを用いたスパッタリング法により、厚さ約５ｎｍの酸化物導電膜（以下、ＩＴＳＯ膜とも呼ぶ）を成膜した。酸素ラジカルドープ処理は、試料Ａ３と同様の条件で行った。その後、酸化物導電膜をエッチングにより除去し、酸化窒化シリコン膜の表面を露出させた。
［分析］
続いて、作製した各試料に対してＴＤＳ（昇温脱離ガス分光法）分析を行った。図２４（Ａ）～（Ｅ）に、各試料におけるＴＤＳ分析結果を示す。各図における縦軸は酸素分子に対応する質量電荷比３２の検出強度であり、横軸は温度である。なお、図２４（Ｅ）（試料Ａ４）のみ、縦軸のスケールを異ならせている。
処理を行っていない比較試料と比較して、試料Ａ１乃至試料Ａ４の全てにおいて、酸素分子の放出量の増大が見られた。特に、酸化物導電膜を介して酸素ラジカルドープ処理を行った試料Ａ４では、酸素の放出量のピーク値が他の試料よりも一桁以上大きい結果となった。これは、酸化物導電膜が酸化窒化シリコン膜に供給された酸素の放出を抑制するキャップ膜として機能していることを示唆する。
また、図２４（Ｅ）に示すように、試料Ａ４では２００℃付近の温度にピークが観測されている。この結果は、酸化物絶縁膜から半導体膜へ酸素を供給するための加熱処理の温度を低温化できることを示唆する。
各ＴＤＳ分析結果から見積もられる、質量電荷比３２のガスの脱離量の定量値は以下の通りであった。比較試料では約４．２×１０１３個／ｃｍ２、試料Ａ１では約５．１×１０１４個／ｃｍ２、試料Ａ２では約７．４×１０１４個／ｃｍ２、試料Ａ３では約１．２×１０１４個／ｃｍ２、試料Ａ４では約１．６×１０１６個／ｃｍ２であった。このことからも、試料Ａ４では、他の条件に比べて著しく酸素の供給量が多いことを示している。
以上のことから、導電膜越しに酸素供給処理を行うことで、極めて多くの酸素を酸化絶縁膜中に供給することが確認できた。
本実施例では、導電膜越しに酸素ラジカルドープを行う酸素供給処理について、処理条件を異ならせた試料を作製し、比較を行った。
［導電膜の種類］
酸化窒化シリコン膜上に形成する導電膜を変えたときの酸素供給量を比較した。ここではアルミニウム膜、ＩＴＳＯ膜、及びＩＧＺＯ膜の３種類について比較した。試料は、酸化窒化シリコン膜上にスパッタリング法により厚さ約５ｎｍの導電膜を形成し、アッシング装置を用いた酸素ラジカルドープ処理を行った後に、当該導電膜をエッチングにより除去した。
図２５（Ａ）に、各条件におけるＴＤＳ分析結果を示す。アルミニウム膜を用いた場合よりも、ＩＴＳＯ膜及びＩＧＺＯ膜のような酸化物膜を用いた場合の方が酸素放出量、すなわち酸素供給量が大きくなることが確認できた。また２つの酸化物膜のうち、より導電性の高いＩＴＳＯ膜の方が、酸素供給量が大きい結果となった。
［導電膜の厚さ］
酸化窒化シリコン膜上に形成する導電膜としてＩＴＳＯ膜を用い、その厚さを異ならせて、酸素放出量の比較を行った。ここではＩＴＳＯ膜の厚さを、５ｎｍから１０ｎｍまで１ｎｍずつ異ならせ、当該導電膜越しに酸素ラジカルドープ処理を行った６種類の試料を作製した。またＴＤＳ測定は上記と同様に、導電膜をエッチングして酸化窒化シリコン膜を露出させた状態で行った。
図２５（Ｂ）に、各試料におけるＴＤＳ分析結果を示す。全ての厚さの条件において、ＩＴＳＯ膜を設けない条件よりも酸素放出量が多くなることが確認できた。また、厚さが９ｎｍ以上と厚くすることで、厚さの増加に伴ってゆるやかに酸素放出量（酸素供給量）が低減していくことが確認できた。
［酸素ラジカルドープの条件］
酸化窒化シリコン膜に対し、厚さ約５ｎｍのＩＴＳＯ膜を介して、条件を異ならせて酸素ラジカルドープ処理を行い、酸素放出量の比較を行った。またＴＤＳ測定は上記と同様に、ＩＴＳＯ膜をエッチングして酸化窒化シリコン膜を露出させた状態で行った。ここでは、バイアス電力、圧力、及び処理時間をそれぞれ条件振りした結果について示す。
図２６（Ａ）は、横軸をバイアス電力、縦軸を酸素ガスの放出量としたときの測定結果である。酸素供給量は、バイアス電力の値に比例して増大することが確認できた。
図２６（Ｂ）は、横軸を圧力、縦軸を酸素ガスの放出量としたときの測定結果である。酸素供給量は圧力に対して単純に比例するのではないこと、及び酸素供給量が最大となる最適な条件が存在することが確認できた。
また、ここでは示さないが、酸素供給量は処理時間に単純に比例して増大することが確認できた。
本実施例では、作製条件の一部を異ならせてトランジスタを作製し、それらの電気特性を比較した。
［試料の作製］
作製したトランジスタの構成は、実施の形態１及び図２で例示したトランジスタ１００を援用できる。ここでは、作製工程に係る最高温度と、酸素供給処理の方法を異ならせた６種類の試料（試料Ｂ１～Ｂ６）を作製した。
まず、共通する作製工程について説明する。ガラス基板上に厚さ１００ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して第１のゲート電極を得た。続いて、第１のゲート絶縁層として厚さ約４００ｎｍの窒化シリコン膜をプラズマＣＶＤ法により形成した。
続いて、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により厚さ約４０ｎｍの金属酸化物膜を成膜し、これを加工して半導体層を得た。続いて、第２のゲート絶縁層となる厚さ約１５０ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した。その後、窒素雰囲気下において、第１の加熱処理を行った。
続いて、後述する酸素供給処理を行った。
続いて、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により厚さ約１００ｎｍの金属酸化物膜を成膜した。その後、当該金属酸化物膜と酸化窒化シリコン膜を連続して加工し、第２のゲート電極と第２のゲート絶縁層を得た。続いて、半導体層の露出した部分、及び第２のゲート電極に対して、アルゴン及び窒素雰囲気下においてプラズマ処理を行った。
続いて、トランジスタを覆う保護絶縁層として、厚さ約１００ｎｍの窒化シリコン膜と、厚さ約３００ｎｍの酸化窒化シリコン膜とをプラズマＣＶＤ法により連続して成膜した。なお、保護絶縁層の成膜温度は２２０℃とした。その後、窒素雰囲気下で第２の加熱処理を行った。続いて、トランジスタを覆う絶縁層の一部を開口し、チタン膜とアルミニウム膜とチタン膜を順にスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。
〔試料Ｂ１〕
試料Ｂ１は、酸素供給処理として、プラズマＣＶＤ装置を用いて３００℃の温度で酸素プラズマ処理を行った試料である。さらに試料Ｂ１は、第１のゲート絶縁層及び第２のゲート絶縁層の成膜温度を３００℃とし、第１の加熱処理及び第２の加熱処理の温度を３００℃とし、それ以外の工程にかかる最高温度を３００℃未満とした試料である。
〔試料Ｂ２〕
試料Ｂ２は、酸素供給処理として、プラズマＣＶＤ装置を用いて３２０℃の温度で酸素プラズマ処理を行った試料である。さらに試料Ｂ２は、第１のゲート絶縁層及び第２のゲート絶縁層の成膜温度を３２０℃とし、第１の加熱処理及び第２の加熱処理の温度を３２０℃とし、それ以外の工程にかかる最高温度を３００℃未満とした試料である。
〔試料Ｂ３〕
試料Ｂ３は、酸素供給処理として、プラズマＣＶＤ装置を用いて３５０℃の温度で酸素プラズマ処理を行った試料である。さらに試料Ｂ３は、第１のゲート絶縁層及び第２のゲート絶縁層の成膜温度を３５０℃とし、第１の加熱処理及び第２の加熱処理の温度を３５０℃とし、それ以外の工程にかかる最高温度を３００℃未満とした試料である。
〔試料Ｂ４〕
試料Ｂ４は、酸素供給処理として、厚さ５ｎｍのＩＴＳＯ膜越しにアッシング装置を用いて酸素ラジカルドープ処理を行った後に、ＩＴＳＯ膜を除去した試料である。さらに試料Ｂ４は、第１のゲート絶縁層及び第２のゲート絶縁層の成膜温度を３００℃とし、第１の加熱処理及び第２の加熱処理の温度を３００℃とし、それ以外の工程にかかる最高温度を３００℃未満とした試料である。
〔試料Ｂ５〕
試料Ｂ５は、酸素供給処理として、厚さ５ｎｍのＩＴＳＯ膜越しにアッシング装置を用いて酸素ラジカルドープ処理を行った後に、ＩＴＳＯ膜を除去した試料である。さらに試料Ｂ５は、第１のゲート絶縁層及び第２のゲート絶縁層の成膜温度を３２０℃とし、第１の加熱処理及び第２の加熱処理の温度を３２０℃とし、それ以外の工程にかかる最高温度を３００℃未満とした試料である。
〔試料Ｂ６〕
試料Ｂ６は、酸素供給処理として、厚さ５ｎｍのＩＴＳＯ膜越しにアッシング装置を用いて酸素ラジカルドープ処理を行った後に、ＩＴＳＯ膜を除去した試料である。さらに試料Ｂ６は、第１のゲート絶縁層及び第２のゲート絶縁層の成膜温度を３５０℃とし、第１の加熱処理及び第２の加熱処理の温度を３５０℃とし、それ以外の工程にかかる最高温度を３００℃未満とした試料である。
［トランジスタの電気特性］
次に、上記作製した試料について、トランジスタのＩｄ－Ｖｇ特性を測定した。なお、トランジスタのＩｄ－Ｖｇ特性の測定条件としては、第１のゲート電極として機能する導電膜に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極として機能する導電膜に印加する電圧（（Ｖｂｇ）ともいう）を、－１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極として機能する導電膜に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導電膜に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び２０Ｖとした。また、測定数は、各試料それぞれ２０とした。
図２７、図２８、及び図２９に、各試料におけるトランジスタの電気特性を示す。図２７には工程にかかる最高温度を３００℃とした試料Ｂ１及び試料Ｂ４の結果を並べて示し、図２８には工程にかかる最高温度を３２０℃とした試料Ｂ２及び試料Ｂ５の結果を並べて示し、図２９には工程にかかる最高温度を３５０℃とした試料Ｂ３及び試料Ｂ６の結果を並べて示している。また、各図において、上から、チャネル長Ｌを２μｍ、３μｍ、６μｍとしたトランジスタについての結果を示している。なお、各トランジスタのチャネル幅Ｗは、それぞれ５０μｍである。
図２７に示すように、試料Ｂ１はチャネル長Ｌが３μｍ以下では特性のばらつきが顕著であるのに対し、試料Ｂ４では、チャネル長Ｌが２μｍと極めて短い条件であっても、ばらつきが小さく、良好な特性が得られていることが分かる。
図２８、図２９についても図２７と同様の傾向が見られており、試料Ｂ２及び試料Ｂ３はチャネル長Ｌが短いほど特性のばらつきが比較的大きいのに対し、試料Ｂ５及び試料Ｂ６ではばらつきが小さく良好な特性が得られている。
以上の結果から、酸素供給処理として導電膜越しに酸素ラジカルドープ処理を行った条件では、工程にかかる最高温度が極めて低い条件であっても、短いチャネル長のトランジスタでも良好な電気特性が得られることが確認できた。
本実施例では、酸化物絶縁膜に対して異なる条件で酸素を供給し、酸化物絶縁膜からの酸素の放出量を評価した。また、酸化物絶縁膜上に形成した膜のバリア性についても評価した。
［試料の作製］
作製した試料について説明する。まず、ガラス基板上に厚さ約１５０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ法により成膜した。続いて、窒素雰囲気下で温度３５０℃、１時間の条件で加熱処理を行った。その後、以下で示す各方法を適用した試料Ｃ１乃至試料Ｃ４を作製した。またこれらとは別に上記方法により酸化窒化シリコン膜を形成し、その後の処理を行わない試料を比較試料（ＲＥＦ）とした。
〔試料Ｃ１〕
試料Ｃ１は、酸化窒化シリコン膜に対して、プラズマＣＶＤ装置を用いて酸素プラズマ処理を行った試料である。酸素プラズマ処理の条件は、温度３５０℃、圧力４０Ｐａ、電源電力３０００Ｗ、酸素流量比１００％、処理時間２５０秒とした。
〔試料Ｃ２〕
試料Ｃ２は、酸化窒化シリコン膜上に、酸素を含む雰囲気下で酸化物半導体膜（ＩＧＺＯ膜）を成膜した試料である。酸化物半導体膜の成膜は、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲットを用いたスパッタリング法により、温度１７０℃、圧力０．６Ｐａ、電源電力２．５ｋＷの条件で行った。また、ここでは、酸素流量比を１００％とした条件で厚さ２０ｎｍの酸化物半導体膜を成膜した。その後、酸化物半導体膜をエッチングにより除去し、酸化窒化シリコン膜の表面を露出させた。
〔試料Ｃ３〕
試料Ｃ３は、酸化窒化シリコン膜上に、スパッタリング法により、酸素を含む雰囲気下で酸化アルミニウム膜を成膜した試料である。酸化アルミニウム膜の成膜は、アルミニウムターゲットを用い、成膜ガスに酸素ガスを用いた反応性スパッタリング法により、室温、圧力０．８Ｐａ、電源電力３ｋＷの条件で行った。また、ここでは、酸素流量比を６０％とした条件で厚さ約５ｎｍの酸化アルミニウム膜を成膜した。その後、酸化アルミニウム膜をエッチングにより除去し、酸化窒化シリコン膜の表面を露出させた。
〔試料Ｃ４〕
試料Ｃ４は、まず酸化窒化シリコン膜上に酸化物導電膜を成膜し、その後アッシング装置を用いて酸素ラジカルドープ処理を行った試料である。酸化物導電膜は、スパッタリング法により、厚さ約５ｎｍのＩＴＳＯ膜を成膜した。酸素ラジカルドープ処理の条件は、ＩＣＰ電力０Ｗ、バイアス電力４５００Ｗ、圧力１５Ｐａ、酸素流量比１００％、下部電極温度４０℃、処理時間１２０秒とした。その後、酸化物導電膜をエッチングにより除去し、酸化窒化シリコン膜の表面を露出させた。
［分析］
続いて、作製した各試料に対してＴＤＳ（昇温脱離ガス分光法）分析を行った。図３０に、各試料におけるＴＤＳ分析結果を示す。縦軸は酸素分子に対応する質量電荷比３２のガスの脱離量である。
処理を行っていない比較試料ＲＥＦと比較して、試料Ｃ１乃至試料Ｃ４の全てにおいて、酸素分子の放出量の増大が見られた。特に、酸化物導電膜を介して酸素ラジカルドープ処理を行った試料Ｃ４では、酸素の放出量が他の試料よりも特に大きい結果となった。
また、酸化アルミニウム膜を成膜する処理を行った試料Ｃ３は、ＩＧＺＯ膜を成膜する処理を行った試料Ｃ２よりも酸素の放出量が大きい結果となった。これは、酸化アルミニウム膜が酸化窒化シリコン膜に供給された酸素の放出を抑制するキャップ膜（バリア膜）としての機能が、ＩＧＺＯ膜よりも優れていることを示唆する。
［酸化アルミニウム膜のバリア性の評価］
続いて、酸化アルミニウム膜の酸素に対するバリア性の評価を行った。
評価に用いた試料について説明する。まず、上記試料Ｃ４と同じ条件により、酸素が供給された酸化窒化シリコン膜を形成した。続いて、酸化窒化シリコン膜上に上記試料Ｃ３と同じ条件にて、厚さ約５ｎｍの酸化アルミニウム膜を成膜した。そして、この状態で一度目のＴＤＳ分析を行った。続いて、上記と同じように酸化アルミニウム膜を除去し、二度目のＴＤＳ分析を行った。
図３１（Ａ）に、酸化アルミニウム膜（ＡｌＯｘと表記）を除去する前のＴＤＳ分析結果を示す。また図３１（Ｂ）に、酸化アルミニウム膜を除去した後のＴＤＳ分析結果を示す。
このように、酸化アルミニウム膜で覆った状態では、酸化窒化シリコン膜からはほとんど酸素が放出されないことが分かる。また、酸化アルミニウム膜は、厚さが５ｎｍと極めて薄いにも関わらず極めてバリア性が高いことが確認できた。
以上のことから、酸素が供給された酸化絶縁膜上に酸化アルミニウム膜を成膜することで、その後の熱処理等において酸化絶縁膜からの酸素放出を好適に抑制できることが分かった。
本実施例では、各条件でトランジスタを作製し、それらの電気特性を評価した。
［試料の作製１］
ここでは、構成の異なる２種類の試料（試料Ｄ１、試料Ｄ２）を作製した。
まず、共通する作製工程について説明する。ガラス基板上に厚さ１００ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して第１のゲート電極を得た。続いて、第１のゲート絶縁層として厚さ約４００ｎｍの窒化シリコン膜をプラズマＣＶＤ法により形成した。
続いて、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により厚さ約４０ｎｍの金属酸化物膜を成膜し、これを加工して半導体層を得た。続いて、第２のゲート絶縁層となる厚さ約１５０ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した。その後、窒素雰囲気下において、第１の加熱処理を行った。
続いて、第２のゲート絶縁層上に厚さ約５ｎｍのＩＴＳＯ膜をスパッタリング法により成膜し、ＩＴＳＯ膜越しにアッシング装置を用いて酸素ラジカルドープ処理を行った。酸素ラジカルドープ処理は、ＩＣＰ電力０Ｗ、バイアス電力４５００Ｗ、圧力１５Ｐａ、酸素流量比１００％、下部電極温度４０℃、処理時間１２０秒とした。
続いて、後述する方法により、酸素供給処理及び、第２のゲート電極の形成を行った。
続いて、半導体層の露出した部分に対して、アルゴン及び窒素雰囲気下においてプラズマ処理を行った。その後、トランジスタを覆う保護絶縁層として、厚さ約１００ｎｍの窒化シリコン膜と、厚さ約３００ｎｍの酸化窒化シリコン膜とをプラズマＣＶＤ法により連続して成膜した。なお、保護絶縁層の成膜温度は２２０℃とした。その後、窒素雰囲気下で第２の加熱処理を行った。続いて、トランジスタを覆う絶縁層の一部を開口し、チタン膜とアルミニウム膜とチタン膜を順にスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。
〔試料Ｄ１〕
試料Ｄ１における第２のゲート電極の形成方法は、まずスパッタリング法により厚さ約１００ｎｍの金属酸化物膜を成膜した。金属酸化物膜の成膜は、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲットを用い、温度１７０℃、圧力０．６Ｐａ、電源電力２．５ｋＷの条件で行った。また、ここでは、酸素流量比を１００％とした条件で厚さ１０ｎｍの酸化物半導体膜を成膜した後、酸素流量比を１０％とした条件で厚さ約９０ｎｍの酸化物半導体膜を成膜した。その後、当該金属酸化物膜と酸化窒化シリコン膜を連続して加工し、第２のゲート電極と第２のゲート絶縁層を得た。続いて、半導体層の露出した部分、及び第２のゲート電極に対して、アルゴン及び窒素雰囲気下においてプラズマ処理を行った。
すなわち、試料Ｄ１は、第２のゲート電極として、金属酸化物膜を用いたトランジスタである。
〔試料Ｄ２〕
試料Ｄ２では、まず酸化窒化シリコン膜上に酸素を含む雰囲気下でスパッタリング法により酸化アルミニウム膜を成膜した。酸化アルミニウム膜の成膜は、アルミニウムターゲットを用い、成膜ガスに酸素ガスを用いた反応性スパッタリング法により、室温、圧力０．８Ｐａ、電源電力３ｋＷの条件で行った。また、ここでは、酸素流量比を６０％とした条件で厚さ約５ｎｍの酸化アルミニウム膜を成膜した。
続いて、酸化アルミニウム膜上に、厚さ約１００ｎｍのモリブデン膜をスパッタリング法により形成した。
すなわち、試料Ｄ２は、第２のゲート電極として、モリブデン膜を用いたトランジスタである。さらに、試料Ｄ２は、第２のゲート絶縁層と第２のゲート電極との間にバリア膜として機能する酸化アルミニウム膜を有するトランジスタである。
［トランジスタの電気特性１］
次に、上記作製した試料について、トランジスタのＩｄ－Ｖｇ特性を測定した。なお、トランジスタのＩｄ－Ｖｇ特性の測定条件としては、ゲート電圧（Ｖｇ）及びゲート電圧（Ｖｂｇ）を、－１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電圧（Ｖｓ）を０Ｖ（ｃｏｍｍ）とし、ドレイン電圧（Ｖｄ）を、０．１Ｖ及び２０Ｖとした。また、測定数は、各試料それぞれ２０とした。
図３２に、各試料におけるトランジスタの電気特性を示す。図３２には試料Ｄ１及び試料Ｄ２の結果を並べて示している。また、各図において、上から、チャネル長Ｌを２μｍ、３μｍ、６μｍとしたトランジスタについての結果を示している。なお、各トランジスタのチャネル幅Ｗは、それぞれ５０μｍである。
図３２に示すように、いずれの条件も良好な電気特性を示すことが確認された。特に第２のゲート電極に金属材料を用い、且つ、バリア膜として機能する酸化アルミニウム膜を適用した試料Ｄ２は、より特性のばらつきが低減されていることが分かる。
図３３には、チャネル長を２μｍ、チャネル幅を３μｍとしたトランジスタについての結果を示している。なお、ここではドレイン電圧（Ｖｄ）を０．１Ｖ及び１０Ｖとした。また各図において、Ｖｄが１０Ｖにおける電界効果移動度を重ねて示している。
図３３に示すように試料Ｄ２では、試料Ｄ１よりも電界効果移動度が高いことが確認できた。ドレイン電圧（Ｖｄ）が１０Ｖにおける電界効果移動度の最大値は、試料Ｄ１では約２６．４［ｃｍ２／Ｖｓ］であるのに対し、試料Ｄ２では約３４．１［ｃｍ２／Ｖｓ］であった。
また、試料Ｄ１及び試料Ｄ２について、ゲートバイアスストレス試験（ＧＢＴ試験）を行った。ここでは、ＧＢＴ試験として、トランジスタが形成されている基板を６０℃に保持し、トランジスタのソースとドレインに０Ｖ、ゲートには２０Ｖまたは－２０Ｖの電圧を印加し、この状態を一時間保持した。ここで、試験環境を暗状態とし、ゲートに正の電圧を印加する試験をプラスＧＢＴまたはＰＢＴＳ、負の電圧を印加する試験をマイナスＧＢＴまたはＮＢＴＳと表記する。また、試料に光を照射した状態におけるプラスＧＢＴをＰＢＩＴＳ、マイナスＧＢＴをＮＢＩＴＳと表記する。光の照射は、約１００００ｌｘの白色ＬＥＤ光を用いた。
図３４には、チャネル長を３μｍ、チャネル幅を５０μｍとしたトランジスタについてのＧＢＴ試験結果を示している。縦軸にしきい値電圧（Ｖｔｈ）の変動量を示している。いずれの試料においても、しきい値電圧の変動は極めて小さいことが確認できた。
ここで、酸化シリコンなどの酸化絶縁膜と金属膜を接して設けると、酸化絶縁膜中の酸素が金属膜に拡散し、酸化絶縁膜中の酸素が減少してしまう場合がある。そのため、金属膜を適用した第２のゲート電極を第２のゲート絶縁層に接して設けると、半導体層へ供給しうる酸素の量が減少し、トランジスタの電気特性が悪化する場合がある。しかしながら、上記で示すように、酸素の拡散を防ぐバリア膜として機能する酸化アルミニウム膜を適用することで、極めて良好な電気特性と高い信頼性が得られることが確認できた。
［試料の作製２］
続いて、試料Ｄ２とは第２のゲート電極の材料の異なる２種類のトランジスタ（試料Ｄ３、試料Ｄ４）を作製した。
〔試料Ｄ３〕
試料Ｄ３は、第２のゲート電極として、アルミニウム膜とチタン膜の積層膜を用いたトランジスタである。ここでは厚さ約２００ｎｍのアルミニウム膜と、厚さ約５０ｎｍのチタン膜をそれぞれスパッタリング法により成膜した。
〔試料Ｄ４〕
試料Ｄ４は、第２のゲート電極として、チタン膜とアルミニウム膜とチタン膜の積層膜を用いたトランジスタである。ここでは厚さ約５０ｎｍのチタン膜と、厚さ約２００ｎｍのアルミニウム膜と、厚さ約５０ｎｍのチタン膜とをそれぞれスパッタリング法により成膜した。
［トランジスタの電気特性２］
図３５に、試料Ｄ３と試料Ｄ４のトランジスタの電気特性を示している。また、各図において、上から、チャネル長Ｌを２μｍ、３μｍ、６μｍとしたトランジスタについての結果を示している。なお、各トランジスタのチャネル幅Ｗは、それぞれ５０μｍである。また、測定条件は試料Ｄ１及び試料Ｄ２の条件と同様である。
図３５に示すように、第２のゲート電極の材料として、異なる金属膜を用いた場合であっても、良好な電気特性が得られることが確認できた。
以上のことから、酸素の拡散を防ぐバリア膜として機能する酸化アルミニウム膜を適用することで、第２のゲート電極に様々な金属材料を用いることが可能であり、材料の選択の自由度が高まることが確認できた。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１００Ｆ トランジスタ
１００Ｇ トランジスタ
１０２ 基板
１０２ａ 基板
１０３ 絶縁層
１０４ 絶縁層
１０５ 接着層
１０６ 導電層
１０８ 半導体層
１０８ａ 半導体層
１０８ｂ 半導体層
１０８ｃ 半導体層
１０８ｎ 領域
１０８ｎａ 領域
１０８ｎｂ 領域
１０８ｎｃ 領域
１１０ 絶縁層
１１２ 導電層
１１２ａ 金属酸化物膜
１１２ｍ 導電層
１１６ 絶縁層
１１８ 絶縁層
１２０ａ 導電層
１２０ｂ 導電層
１２８ａ 半導体膜
１２８ｂ 半導体膜
１２８ｃ 半導体膜
１３０ 導電膜
１３２ 酸素
１３４ 酸素
１３６ 酸素
１４１ａ 開口部
１４１ｂ 開口部
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６６４ 電極
６６５ 電極
６６７ 電極
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (2)

  1. 第１の絶縁膜上に、島状の酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層を覆って、第２の絶縁膜と、第１の導電膜とを順に成膜する第２の工程と、
    前記第１の導電膜を介して、前記第２の絶縁膜に酸素を供給する第３の工程と、
    前記第１の導電膜を除去する第４の工程と、
    前記第２の絶縁膜上に接して、酸素を含む雰囲気下で金属酸化物膜を成膜する第５の工程と、
    前記金属酸化物膜および前記第２の絶縁膜を加工して、前記島状の酸化物半導体層上に第１のゲート電極およびゲート絶縁膜を形成する第６の工程と、
    前記第１のゲート電極及び前記ゲート絶縁膜を覆って、第３の絶縁膜を成膜する第７の工程と、
    第１の加熱処理を行う第８の工程と、を有し、
    前記第２の絶縁膜、及び前記第３の絶縁膜は、それぞれ酸化物を含み、
    前記第１乃至第８の工程は、この順で行われ、且つ、最高温度が３４０℃以下の温度である、
    半導体装置の作製方法。
  2. 請求項１において、
    前記第３の工程において、平行平板型の一対の電極を有する装置を用い、当該一対の電極間にバイアス電圧を印加した状態で、酸素プラズマ処理を行い、
    前記酸素プラズマ処理において導入するガスの酸素流量比は５０％以上１００％以下である、
    半導体装置の作製方法。
JP2017242648A 2016-12-23 2017-12-19 半導体装置の作製方法 Active JP7126823B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016250246 2016-12-23
JP2016250246 2016-12-23
JP2017012309 2017-01-26
JP2017012309 2017-01-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018179105A Division JP2019024105A (ja) 2016-12-23 2018-09-25 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2018121049A JP2018121049A (ja) 2018-08-02
JP7126823B2 true JP7126823B2 (ja) 2022-08-29

Family

ID=62630187

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017242648A Active JP7126823B2 (ja) 2016-12-23 2017-12-19 半導体装置の作製方法
JP2018179105A Withdrawn JP2019024105A (ja) 2016-12-23 2018-09-25 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018179105A Withdrawn JP2019024105A (ja) 2016-12-23 2018-09-25 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US10692994B2 (ja)
JP (2) JP7126823B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10692994B2 (en) * 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102393552B1 (ko) * 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI707197B (zh) * 2018-12-27 2020-10-11 美商微相科技股份有限公司 具吸濕之光罩保護膜組件及其表面處理方法
WO2020188392A1 (ja) * 2019-03-15 2020-09-24 株式会社半導体エネルギー研究所 半導体装置
JPWO2020201873A1 (ja) * 2019-03-29 2020-10-08
KR20210010696A (ko) 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치
KR20210010771A (ko) 2019-07-19 2021-01-28 삼성디스플레이 주식회사 표시 장치
US11532687B2 (en) 2019-07-30 2022-12-20 Samsung Display Co., Ltd. Thin film transistor, display panel having the same, and method of manufacturing the display panel
KR20210016114A (ko) 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치
KR20210016111A (ko) 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치
KR20210129788A (ko) 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2023189549A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047077A1 (ja) 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
JP2014022459A (ja) 2012-07-13 2014-02-03 Asahi Kasei E-Materials Corp 積層体及びフレキシブルデバイスの製造方法
JP2014195063A (ja) 2013-02-27 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015079861A (ja) 2013-10-17 2015-04-23 株式会社ジャパンディスプレイ 表示装置
JP2015188079A (ja) 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016187030A (ja) 2014-06-20 2016-10-27 株式会社半導体エネルギー研究所 半導体装置、表示装置、入出力装置、及び電子機器
US20160343866A1 (en) 2015-05-22 2016-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
JP2016178299A5 (ja) 2016-03-17 2019-04-18 半導体装置、表示装置、表示モジュール、及び電子機器

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
KR101228160B1 (ko) 2007-12-27 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 ａ-ＩＧＺＯ 산화물 박막의 제조 방법
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010103935A1 (en) 2009-03-12 2010-09-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101785992B1 (ko) * 2009-07-24 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104934483B (zh) 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
EP2481089A4 (en) 2009-09-24 2015-09-23 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR20120102653A (ko) * 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN102959713B (zh) 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
WO2012153445A1 (ja) * 2011-05-11 2012-11-15 パナソニック株式会社 有機ｅｌ表示パネルおよび有機ｅｌ表示装置
JP5809266B2 (ja) * 2011-06-21 2015-11-10 パナソニック株式会社 薄膜トランジスタ素子、有機ｅｌ表示素子、および有機ｅｌ表示装置
KR101884199B1 (ko) * 2011-06-29 2018-08-02 삼성디스플레이 주식회사 발광 구조물, 발광 구조물을 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8785928B2 (en) 2012-05-31 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9887297B2 (en) 2013-09-17 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer in which thickness of the oxide semiconductor layer is greater than or equal to width of the oxide semiconductor layer
KR20160047538A (ko) * 2013-10-16 2016-05-02 미쯔이 죠센 가부시키가이샤 성막 장치 및 성막 방법
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6607681B2 (ja) * 2014-03-07 2019-11-20 株式会社半導体エネルギー研究所 半導体装置
JP6519073B2 (ja) * 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
TWI686870B (zh) 2015-03-03 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
CN107683531B (zh) 2015-05-22 2022-04-29 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US10692994B2 (en) * 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047077A1 (ja) 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
JP2014022459A (ja) 2012-07-13 2014-02-03 Asahi Kasei E-Materials Corp 積層体及びフレキシブルデバイスの製造方法
JP2014195063A (ja) 2013-02-27 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015079861A (ja) 2013-10-17 2015-04-23 株式会社ジャパンディスプレイ 表示装置
JP2015188079A (ja) 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016187030A (ja) 2014-06-20 2016-10-27 株式会社半導体エネルギー研究所 半導体装置、表示装置、入出力装置、及び電子機器
US20160343866A1 (en) 2015-05-22 2016-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
JP2016178299A5 (ja) 2016-03-17 2019-04-18 半導体装置、表示装置、表示モジュール、及び電子機器

Also Published As

Publication number Publication date
US20200321454A1 (en) 2020-10-08
JP2018121049A (ja) 2018-08-02
US10692994B2 (en) 2020-06-23
US11271098B2 (en) 2022-03-08
JP2019024105A (ja) 2019-02-14
US20180182870A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
JP7126823B2 (ja) 半導体装置の作製方法
TWI809733B (zh) 半導體裝置
JP7342090B2 (ja) トランジスタの作製方法
JP6925164B2 (ja) 半導体装置または当該半導体装置を有する表示装置
CN111052396B (zh) 半导体装置及显示装置
JP2018006734A (ja) 半導体装置、当該半導体装置の作製方法、及び当該半導体装置を有する表示装置
JP2023009058A (ja) 半導体装置
TWI669761B (zh) 半導體裝置、包括該半導體裝置的顯示裝置
JP7462391B2 (ja) 半導体装置
CN112997335A (zh) 半导体装置
JP2023059891A (ja) 半導体装置の作製方法
JP2023166508A (ja) 半導体装置の作製方法
JP2024037777A (ja) 半導体装置の作製方法
US20170365451A1 (en) Sputtering apparatus and method for forming semiconductor film using sputtering apparatus
WO2020074993A1 (ja) 半導体装置
KR20210010333A (ko) 반도체 장치
JP6925819B2 (ja) 半導体装置の作製方法
JP7293426B2 (ja) トランジスタ
CN111033757B (zh) 半导体装置及显示装置
JP2018163949A (ja) 半導体装置、及び半導体装置の作製方法
TWI832145B (zh) 半導體裝置及包括該半導體裝置的顯示裝置
TW201903967A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220817

R150 Certificate of patent or registration of utility model

Ref document number: 7126823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150