JP2015079861A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2015079861A
JP2015079861A JP2013216298A JP2013216298A JP2015079861A JP 2015079861 A JP2015079861 A JP 2015079861A JP 2013216298 A JP2013216298 A JP 2013216298A JP 2013216298 A JP2013216298 A JP 2013216298A JP 2015079861 A JP2015079861 A JP 2015079861A
Authority
JP
Japan
Prior art keywords
layer
resin layer
film
silicon oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013216298A
Other languages
English (en)
Other versions
JP6322380B2 (ja
Inventor
平松　雅人
Masahito Hiramatsu
雅人 平松
川田　靖
Yasushi Kawada
靖 川田
有親 石田
Arichika Ishida
有親 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2013216298A priority Critical patent/JP6322380B2/ja
Priority to US14/513,653 priority patent/US9666599B2/en
Priority to CN201410553294.0A priority patent/CN104576654B/zh
Publication of JP2015079861A publication Critical patent/JP2015079861A/ja
Priority to US15/479,305 priority patent/US10658400B2/en
Application granted granted Critical
Publication of JP6322380B2 publication Critical patent/JP6322380B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Abstract

【課題】可撓性及び製品信頼性に優れた表示装置を提供する。
【解決手段】表示装置は、樹脂層１０表面上に形成された下地絶縁層１１と、下地絶縁層１１を介して樹脂層１０表面の上方に形成された薄膜トランジスタと、を備える。下地絶縁層１１は、第１シリコン酸化膜１と、第１シリコン酸化膜１の上方に形成されたシリコン窒化膜２と、シリコン窒化膜２の上方に形成された第２シリコン酸化膜３の３層積層構造を含む。
【選択図】図２

Description

本発明の実施形態は、表示装置に関する。
有機エレクトロルミネッセンス（ＥＬ）表示装置や液晶表示装置などの平面表示装置は、軽量、薄型、低消費電力などの特長を生かして、ＯＡ（office automation）機器、情報端末、時計、テレビ受像機などの各種分野で利用されている。中でも薄膜トランジスタ（ＴＦＴ）を用いた表示装置は、その応答性の高さから携帯端末やコンピュータなど多くの情報を表示するモニタとして多用されている。
近年、携帯電話やＰＤＡ（personal digital assistant）などの携帯情報端末機器では性能面もさることながら、デザイン性、携帯性などの観点から、より薄く、しかもより軽い表示装置の要求が高まっている。例えば、より一層の薄型化構造を実現とする表示装置が提案されている。薄型化及び軽量化を実現する方法として、ガラス基板に替えて比較的耐熱性が高いポリイミドからなる樹脂層やプラスチック基板を利用する技術が知られている。ポリイミドで樹脂層を形成する際は、ポリイミドを利用した樹脂層をガラス基板上に形成し、樹脂層上にＴＦＴなどを形成した後にセル化を行い、最終的にガラス基板から樹脂層を剥離する。これにより、上記樹脂層を形成することができる。
特開２００５−２０２３９８号公報
本発明の実施形態の目的は、可撓性及び製品信頼性に優れた表示装置を提供することにある。
一実施形態に係る表示装置は、
樹脂層表面上に形成された下地絶縁層と、
前記下地絶縁層を介して前記樹脂層表面の上方に形成された薄膜トランジスタと、を備え、
前記下地絶縁層は、第１シリコン酸化膜と、前記第１シリコン酸化膜の上方に形成されたシリコン窒化膜と、前記シリコン窒化膜の上方に形成された第２シリコン酸化膜の３層積層構造を含む。
図１は、第１の実施形態に係る表示装置を概略的に示す断面図である。 図２は、上記表示装置の製造工程における上記表示装置の一部を概略的に示す断面図であり、ガラス基板上に樹脂層、下地絶縁層及びａ−Ｓｉ層が積層されている状態を示す図である。 図３は、第２の実施形態に係る実施例１乃至４及び比較例１乃至３における被評価物及び最小曲げＲを表で示す図である。 図４は、上記第２の実施形態に係る冶具を示す断面図であり、樹脂層、下地絶縁層及びａ−Ｓｉ層の積層体を併せて示す図である。 図５は、第３の実施形態に係る表示装置の一部を概略的に示す断面図であり、ガラス基板、樹脂層及び第１シリコン酸化膜を示す図である。
始めに、本発明の実施形態の着想について説明する。
表示装置は、ガラス基板又は樹脂層の上方にＴＦＴ（薄膜トランジスタ）を形成する等して形成される。ガラス基板又は樹脂層と、ＴＦＴとの間にはアンダーコート層が設けられている。アンダーコート層は、ＴＦＴの汚染（ガラス基板又は樹脂層からＴＦＴへの不純物の拡散）を防止するためである。また、アンダーコート層は、下地絶縁層であり、ＴＦＴと電気的に隔離されている。
例えば、ガラス基板を利用して表示装置を形成し、Ｓｉ（シリコン）を利用してＴＦＴを形成する場合、例えばアンダーコート層はガラス基板上に形成され、ＴＦＴはアンダーコート層を介してガラス基板上に形成される。アンダーコート層は、２層積層構造を含み、ＳｉＮＸ膜（シリコン窒化膜）と、ＳｉＯ２膜（シリコン酸化膜）とを有している。ＳｉＮＸ膜はガラス基板上に形成され、ＳｉＯ２膜はＳｉＮＸ膜上に形成されている。ＳｉＮＸ及びＳｉＯ２は無機材料であるため、例えばＳｉＮＸ膜及びＳｉＯ２膜はプラズマＣＶＤ（chemical vapor deposition）法を利用して形成される。
ここで、ＳｉＮＸ膜の特長と、難点を示す。
特長：イオンブロッキング性に優れているためＴＦＴの汚染を防止することができる。
難点：ＳｉＮＸ膜の直上にＳｉ層が形成されている場合、ＴＦＴの電気的特性に悪影響が及び、ＴＦＴのスイッチング素子としての使用が困難となる場合がある。Ｓｉ層を多結晶化する際、ＳｉＮＸ膜の構成要素の窒素原子（余剰窒素）がＳｉ層中に供給されるためである。上記のことは、Ｎ型ドーパントと同じ働きがあるため、Ｓｉ層に電子を排出する機能を不所望に持たせてしまう。言い換えると、Ｓｉ層の中で、窒素原子がドナーとして働いてしまい、電流を流したくないとき、電流を流し易くなってしまう。さらに言い換えると、Ｓｉ層のチャネル領域を高抵抗にしなければならない状況においても、チャネル領域を流れるリーク電流が増大してしまう。
続いて、ＳｉＯ２膜の特長と、難点を示す。
特長１：Ｓｉ層との親和性に優れている。
特長２：不純物ドーピングの際の影響が小さい。
特長３：ＳｉＮＸ膜からＳｉ層中への窒素原子（余剰窒素）の供給を防止することができる。
難点：ＴＦＴの汚染の防止への寄与が乏しい。
次いで、ガラス基板上に、アンダーコート層と、ｐ−Ｓｉ（ポリシリコン）を利用したＴＦＴとを形成するための製造方法について説明する。
この場合、アンダーコート層と、ａ−Ｓｉ（アモルファスシリコン）層とは同一機会にされることが多い。例えば、ガラス基板の温度が４００℃程度となる同一ＣＶＤ反応室内で、供給ガスの切替えのみで、ガラス基板上に、ＳｉＮＸ膜、ＳｉＯ２膜、及びａ−Ｓｉ層の３層が連続的に順に形成される。ＳｉＮＸ膜は、ＳｉＨ４ガスとＮＨ３ガスとの混合ガスのプラズマ分解によりガラス基板上に形成される。ＳｉＯ２膜は、ＳｉＨ４ガスとＮ２Ｏガスとの混合ガスのプラズマ分解によりＳｉＮＸ膜上に形成される。ａ−Ｓｉ層は、ＳｉＨ４ガスのプラズマ分解によりＳｉＯ２膜上に形成される。以降は、通常の低温ｐ−Ｓｉを利用するＴＦＴの製造工程を経る。
上記のように、ガラス基板上方にＴＦＴを形成する場合、ＳｉＮＸ膜及びＳｉＯ２膜の２層でアンダーコート層を形成することにより、製品信頼性に優れた表示装置を得ることができる。
ところで、表示装置のうち、ガラス基板の替わりとして、可撓性に優れた材料で形成された基板を備えた表示装置の開発が進められている。製品信頼性に優れ、かつ可撓性に優れた（割れ難い）表示装置を得たいためである。その他にも、ガラス基板を備えた表示装置と異なり、商品のデザインを制約しない等の利点があるためである。
可撓性に優れた基板の作製方法としては、次に挙げる、概ね２種類がある。
（１）ガラス基板の替わりに、プラスチック基板（樹脂基板）を用いる。
（２）ガラス基板上に樹脂層（例えば、ポリイミドを利用した樹脂層）を形成し、ガラス基板から樹脂層を剥離する。これにより、上記樹脂層をガラス基板の替わりに用いる。
また、プラスチック基板や樹脂層を利用して表示装置を形成する場合も、ＴＦＴの汚染を防止するため、アンダーコート層はプラスチック基板や樹脂層上に形成される。ＴＦＴは、アンダーコート層を介してプラスチック基板や樹脂層の上方に形成される。また、この場合、ＳｉＮＸ膜及びＳｉＯ２膜の２層でアンダーコート層を形成することが考えられる。ＳｉＮＸ膜は、樹脂層表面（プラスチック基板表面又は樹脂層表面）上に形成され、ＳｉＯ２膜は、ＳｉＮＸ膜上に形成される。
しかしながら、上記のように樹脂層表面上にＳｉＮＸ膜を形成した場合、樹脂層（特に、樹脂層表面）が変質してしまうという課題が生じる。ここで、上記変質とは、樹脂層が硬化し、樹脂層の可撓性（軟らかさ）が失われることをいう。樹脂層が変質すると、樹脂層が脆くなり、割れ（脆性破壊）が生じ易くなる。このため、ガラスを樹脂に替えて表示装置を形成しても、可撓性に優れた表示装置を得ることは困難となる。
なぜなら、ＳｉＮＸ膜を形成する際、４００℃程度の高温となった樹脂層表面が還元性の高いＮＨ３ガスに曝されるためである。なお、ＮＨ３ガスを用いること無しにＳｉＮＸ膜を形成しても、樹脂層（樹脂層表面）に変質が生じる結果となった。例えば、ＳｉＨ４ガスとＮ２ガスとの混合ガスのプラズマ分解によりＳｉＮＸ膜を形成しても、樹脂層（樹脂層表面）に変質が生じてしまう。その他にも、ＳｉＨ４ガスのみのプラズマ分解によりａ−Ｓｉ膜を形成しても、樹脂層（樹脂層表面）に変質が生じてしまう。上記のことから、樹脂層（樹脂層表面）が還元性の雰囲気に曝されると、樹脂層（樹脂層表面）に変質が生じることが分かった。
上述したことから分かるように、上述したようなアンダーコート層（下地絶縁層）の形成手法では、可撓性に優れた表示装置を得ることは困難である。
そこで、本発明の実施形態においては、この課題の原因を解明し、この課題を解決することにより、可撓性及び製品信頼性に優れた表示装置を得ることができるものである。次に、本発明の実施形態の課題解決のため、上記着想を具体化する手段について説明する。
以下、図面を参照しながら第１の実施形態に係る表示装置について詳細に説明する。本実施形態では、シート状の表示装置の一例として、有機ＥＬ表示装置について説明する。
図１に示すように、有機ＥＬ表示装置ＤＡは、アクティブマトリクス駆動方式を採用したものであり、アレイ基板ＡＲと、対向基板ＣＴとを備えている。アレイ基板ＡＲは、樹脂層１０を用いて形成されている。アレイ基板ＡＲは、樹脂層１０の内面１０Ａ側に、スイッチング素子ＳＷ１乃至ＳＷ３、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３などを備えている。
樹脂層１０は、絶縁層であり、例えば、ポリイミド（ＰＩ）を主成分とする材料によって形成されている。この樹脂層１０は、例えば、５乃至３０μｍの厚さを有している。樹脂層１０を形成する材料としては、ポリイミドの他、ポリアミドイミド、ポリアラミド等、耐熱性に富む材料を用いることが好ましい。
樹脂層１０の内面１０Ａは、第１絶縁膜としての下地絶縁層１１によって覆われている。すなわち、下地絶縁層１１は、アンダーコート層であり、樹脂層１０の表面上に形成されている。下地絶縁層１１は、樹脂層１０からのイオン性の不純物の浸入や、樹脂層１０を介した水分などの浸入を抑制する内面バリア膜として機能する。このような下地絶縁層１１は、無機系材料によって形成され、例えばＳｉＮＸ膜（シリコン窒化膜）とＳｉＯ２膜（シリコン酸化膜）との積層体によって形成されている。下地絶縁層１１は、ＳｉＯＮ膜（シリコン酸窒化膜）をさらに有して形成されていてもよい。なお、下地絶縁層１１の詳細な説明については後述する。
スイッチング素子ＳＷ１乃至ＳＷ３は、下地絶縁層１１の上に形成されている。すなわち、スイッチング素子ＳＷ１乃至ＳＷ３は、下地絶縁層１１を介して樹脂層表面の上方に形成されている。これらのスイッチング素子ＳＷ１乃至ＳＷ３は、それぞれ活性層としての半導体層ＳＣを備えたＴＦＴ（薄膜トランジスタ）である。半導体層ＳＣの厚みは、例えば５０ｎｍである。スイッチング素子ＳＷ１乃至ＳＷ３は、いずれも同一構造であるが、ここでは、スイッチング素子ＳＷ１に着目してその構造をより具体的に説明する。
スイッチング素子ＳＷ１は、トップゲート型であるが、これは一例であり、ボトムゲート型での構成を妨げるものではない。ただし、トップゲート型においては、半導体層、とくにチャネル領域となる部分が下地絶縁膜１１と直接接することから、本実施形態で示す下地絶縁層１１の構成がより好適となる。この実施形態において、半導体層ＳＣはｐ−Ｓｉで形成されている。但し、半導体層ＳＣは、ｐ−Ｓｉ以外の材料で形成することができ、ａ−Ｓｉや、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の少なくとも１つを含む酸化物によって形成された酸化物半導体で形成されていてもよい。酸化物半導体は、ａ−Ｓｉやｐ−Ｓｉよりも低温プロセスでの形成が可能である。特に、ＩＧＺＯなどの酸化物半導体は、ａ−Ｓｉ半導体層を具備するＴＦＴを製造してきた製造装置をそのまま使用することも可能となるため、製造設備の投資コストを押える点でも好ましい。
半導体層ＳＣは、下地絶縁層１１の上に形成され、第２絶縁膜１２によって覆われている。第２絶縁膜１２は、ゲート絶縁膜であり、下地絶縁層１１の上にも配置されている。第２絶縁膜１２の上には、スイッチング素子ＳＷ１のゲート電極ＷＧが形成されている。ゲート電極ＷＧは、第３絶縁膜１３によって覆われている。第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。
第３絶縁膜１３の上には、スイッチング素子ＳＷ１のソース電極ＷＳ及びドレイン電極ＷＤが形成されている。ソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ半導体層ＳＣにコンタクトしている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、第４絶縁膜１４によって覆われている。第４絶縁膜１４は、第３絶縁膜１３の上にも配置されている。
有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、第４絶縁膜１４の上に形成されている。図示した例では、有機ＥＬ素子ＯＬＥＤ１はスイッチング素子ＳＷ１と電気的に接続され、有機ＥＬ素子ＯＬＥＤ２はスイッチング素子ＳＷ２と電気的に接続され、有機ＥＬ素子ＯＬＥＤ３はスイッチング素子ＳＷ３と電気的に接続されている。
これらの有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３の発光色はいずれも白色である。また、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、いずれも対向基板ＣＴの側に向かって光を放射するトップエミッションタイプとして構成されている。このような有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、いずれも同一構造である。
有機ＥＬ素子ＯＬＥＤ１は、第４絶縁膜１４の上に形成された陽極ＰＥ１を備えている。この陽極ＰＥ１は、スイッチング素子ＳＷ１のドレイン電極ＷＤとコンタクトし、スイッチング素子ＳＷ１と電気的に接続されている。同様に、有機ＥＬ素子ＯＬＥＤ２はスイッチング素子ＳＷ２と電気的に接続された陽極ＰＥ２を備え、有機ＥＬ素子ＯＬＥＤ３はスイッチング素子ＳＷ３と電気的に接続された陽極ＰＥ３を備えている。これらの陽極ＰＥ１乃至ＰＥ３は、例えば、インジウム・ティン・オキサイド（ＩＴＯ）、インジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されても良いし、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、チタン（Ｔｉ）、あるいはこれらの合金などの金属材料、もしくは積層材料によって形成されても良い。トップエミッションタイプの場合、陽極ＰＥ１乃至ＰＥ３は、反射性の高い金属材料によって形成されることが望ましい。
有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、さらに、有機発光層ＯＲＧ及び陰極ＣＥを備えている。有機発光層ＯＲＧは、陽極ＰＥ１乃至ＰＥ３の上にそれぞれ位置している。また、有機発光層ＯＲＧは、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３に亘って途切れることなく連続的に形成されている。陰極ＣＥは、有機発光層ＯＲＧの上に位置している。また、陰極ＣＥは、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３に亘って途切れることなく連続的に形成されている。このような陰極ＣＥは、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。
つまり、有機ＥＬ素子ＯＬＥＤ１は、陽極ＰＥ１、有機発光層ＯＲＧ、及び、陰極ＣＥによって構成されている。同様に、有機ＥＬ素子ＯＬＥＤ２は、陽極ＰＥ２、有機発光層ＯＲＧ、及び、陰極ＣＥによって構成され、また、有機ＥＬ素子ＯＬＥＤ３は、陽極ＰＥ３、有機発光層ＯＲＧ、及び陰極ＣＥによって構成されている。
なお、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３において、陽極ＰＥ１乃至ＰＥ３の各々と有機発光層ＯＲＧとの間には、さらに、ホール注入層やホール輸送層が介在していても良いし、また、有機発光層ＯＲＧと陰極ＣＥとの間には、さらに、電子注入層や電子輸送層が介在していても良い。
有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、それぞれリブ１５によって区画されている。リブ１５は、第４絶縁膜１４の上に形成され、陽極ＰＥ１乃至ＰＥ３のそれぞれのエッジをカバーしている。なお、このリブ１５については、詳述していないが、例えば、第４絶縁膜１４の上において格子状またはストライプ状に形成されている。このようなリブ１５は、有機発光層ＯＲＧによって覆われている。つまり、有機発光層ＯＲＧは、陽極ＰＥ１乃至ＰＥ３の上のみならず、リブ１５の上にも延在している。
対向基板ＣＴは、透明な樹脂層３０を用いて形成されている。対向基板ＣＴは、樹脂層３０の内面３０Ａ側に、第１カラーフィルタ３１、第２カラーフィルタ３２、及び第３カラーフィルタ３２などを備えている。
樹脂層３０は、透明な絶縁層であり、例えば、ポリイミド（ＰＩ）を主成分とする材料によって形成されている。この樹脂層３０は、例えば、５乃至３０μｍの厚さを有している。樹脂層３０を形成する材料としては、樹脂層１０と同様の材料が適用できる。特に、この樹脂層３０は、トップエミッションタイプの有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３から出射された光が透過するため、透明性の高い材料で形成されることが望ましい。
第１カラーフィルタ３１は、有機ＥＬ素子ＯＬＥＤ１と対向し、白色のうちの青色波長の光を透過する。第２カラーフィルタ３２は、有機ＥＬ素子ＯＬＥＤ２と対向し、白色のうちの緑色波長の光を透過する。第３カラーフィルタ３３は、有機ＥＬ素子ＯＬＥＤ３と対向し、白色のうちの赤色波長の光を透過する。第１カラーフィルタ３１と第２カラーフィルタ３２との境界、第２カラーフィルタ３２と第３カラーフィルタ３３との境界、及び、第１カラーフィルタ３１と第３カラーフィルタ３３との境界は、リブ１５の上方に位置している。
このようなアレイ基板ＡＲと対向基板ＣＴとは、透明な接着剤４０によって接着されている。つまり、有機ＥＬ素子ＯＬＥＤ１と第１カラーフィルタ３１との間、有機ＥＬ素子ＯＬＥＤ２と第２カラーフィルタ３２との間、及び、有機ＥＬ素子ＯＬＥＤ３と第３カラーフィルタ３３との間には、それぞれ接着剤４０が介在している。なお、陰極と接着剤４０との間に、水分、酸素、水素などの汚染物質から有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３を保護するバリア膜（封止膜）を配置しても良い。
このような有機ＥＬ表示装置ＤＡによれば、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３のそれぞれが発光した際、それぞれの放射光（白色光）は、第１カラーフィルタ３１、第２カラーフィルタ３２、または第３カラーフィルタ３３のいずれかを介して外部に出射される。このとき、有機ＥＬ素子ＯＬＥＤ１から放射された白色光のうち、青色波長の光が第１カラーフィルタＣＦ１を透過する。また、有機ＥＬ素子ＯＬＥＤ２から放射された白色光のうち、緑色波長の光が第２カラーフィルタＣＦ２を透過する。また、有機ＥＬ素子ＯＬＥＤ３から放射された白色光のうち、赤色波長の光が第３カラーフィルタＣＦ３を透過する。これにより、カラー表示が実現される。
次に、下地絶縁層１１について詳細に説明する。
図２に示すように、下地絶縁層１１は、樹脂層１０の表面上に形成されている。下地絶縁層１１は、第１シリコン酸化膜１と、シリコン窒化膜２と、第２シリコン酸化膜３の３層積層構造を含んでいる。この実施形態において、下地絶縁層１１は、上記３層でのみ形成されている。
第１シリコン酸化膜１は、ＳｉＯ２を利用し、樹脂層１０の表面上に形成されている。このため、下地絶縁層１１において、樹脂層１０に接する層は第１シリコン酸化膜１である。第１シリコン酸化膜１の厚みは、例えば５０ｎｍである。
シリコン窒化膜２は、ＳｉＮＸを利用し、第１シリコン酸化膜１の上方に形成されている。この実施形態において、シリコン窒化膜２は、第１シリコン酸化膜１上に形成されている。シリコン窒化膜２の厚みは、例えば５０ｎｍである。
第２シリコン酸化膜３は、ＳｉＯ２を利用し、シリコン窒化膜２の上方に形成されている。この実施形態において、第２シリコン酸化膜３はシリコン窒化膜２上に形成されている。このため、下地絶縁層１１において、上記スイッチング素子（ＴＦＴ）の活性層としての半導体層ＳＣに接する層は、第２シリコン酸化膜３である。第２シリコン酸化膜３の厚みは、例えば３００ｎｍである。
次に、本実施形態に係る有機ＥＬ表示装置ＤＡの製造方法の一例について説明する。
図２に示すように、まず、支持基板としてのガラス基板１００を用意する。続いて、ガラス基板１００を洗浄（ブラシ洗浄）する。次いで、ワニス状の組成物であるポリイミド前駆体化合物をスリットコーター等の成膜装置を用いて５〜３０μｍの厚さでガラス基板１００上に塗布（スリット塗布）した後、４８０℃で１時間、加熱処理することによって硬化させ、樹脂層１０を形成する。
その後、平行平板のプラズマＣＶＤ装置の反応室内に樹脂層１０が形成されたガラス基板１００を搬入する。そして、ガラス基板１００の温度が４００℃程度となる状態にて、反応室内への供給ガスを切替えながら、ガラス基板１００上に、５０ｎｍの厚みを有する第１シリコン酸化膜１、５０ｎｍの厚みを有するシリコン窒化膜２、３００ｎｍの厚みを有する第２シリコン酸化膜３及び５０ｎｍの厚みを有するａ−Ｓｉ層５の４層を連続的に順に形成する。
第１シリコン酸化膜１は、ＳｉＨ４ガスとＮ２Ｏガスとの混合ガスのプラズマ分解により樹脂層１０上に形成される。シリコン窒化膜２は、ＳｉＨ４ガスとＮＨ３ガスとの混合ガスのプラズマ分解により第１シリコン酸化膜１上に形成される。第２シリコン酸化膜３は、ＳｉＨ４ガスとＮ２Ｏガスとの混合ガスのプラズマ分解によりシリコン窒化膜２上に形成される。ａ−Ｓｉ層５は、ＳｉＨ４ガスのプラズマ分解により第２シリコン酸化膜３上に形成される。
上記のことから、ＳｉＨ４ガスを流し続け、副ガスを換えることにより、上記４層を連続的に成膜することができる。このため、タクトタイムをほとんど増加すること無しに、下地絶縁層１１（下地絶縁層１１及びａ−Ｓｉ層５）の成膜を行うことができる。
その後、ａ−Ｓｉ層５をパターニングし、パターニングされたａ−Ｓｉにレーザ光等の照射を施し、ａ−Ｓｉを多結晶化させる。なお、ａ−Ｓｉ層５の中の水素量は少ない方が突沸等が起こらないために都合がよい。通常は、成膜後の熱工程で水素をａ−Ｓｉ層５外に排出する。タクトタイムを考慮すると初期水素量は少ない方がよい。このため、できるだけ高温でのａ−Ｓｉ層５の成膜が望ましい。
図１及び図２に示すように、以降は、下地絶縁層１１上に形成されたｐ−Ｓｉを利用し、通常の低温ｐ−Ｓｉを利用するＴＦＴの製造工程を経て、下地絶縁層１１上にスイッチング素子ＳＷ１乃至ＳＷ３を形成する。また、下地絶縁層１１上には、上記スイッチング素子だけでなく、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４なども形成、同時に、各種配線も形成する。
そして、第４絶縁膜１４の上に、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３を形成する。すなわち、第４絶縁膜１４の上に、透明電極ＰＥ１乃至ＰＥ３を形成した後にリブ１５を形成し、有機発光層ＯＲＧ、及び、陰極ＣＥを順次形成する。必要に応じて、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３の上に封止膜を形成する。
一方、図示しないが、支持基板として、上記ガラス基板１００とは別のガラス基板を用意する。続いて、ガラス基板を洗浄する。次いで、ワニス状の組成物であるポリイミド前駆体化合物をスリットコーター等の成膜装置を用いて５〜３０μｍの厚さでガラス基板上に塗布した後に、加熱処理することによって硬化させ、樹脂層３０を形成する。
続いて、樹脂層３０の上に、第１カラーフィルタ３１、第２カラーフィルタ３２、及び第３カラーフィルタ３３を形成する。その後、第１乃至第３カラーフィルタ３１乃至３３の表面に、接着剤４０を塗布する。
次いで、ガラス基板１００と第１乃至第３カラーフィルタ３１乃至３３が形成されたガラス基板とを貼り合わせる。すなわち、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３が位置している側であるアレイ基板ＡＲの表面と、第１乃至第３カラーフィルタ３１乃至３３が位置している側である対向基板ＣＴの表面と、を接着剤４０により接着する。
その後、樹脂層１０からガラス基板１００を剥離し、樹脂層３０から別のガラス基板を剥離し、２枚のガラス基板を除去する。
これにより、本実施形態に係る有機ＥＬ表示装置ＤＡが製造される。
上記のように構成された第１の実施形態に係る有機ＥＬ表示装置ＤＡによれば、有機ＥＬ表示装置ＤＡは、樹脂層１０表面上に形成された下地絶縁層１１と、下地絶縁層１１を介して樹脂層１０表面の上方に形成されたスイッチング素子ＳＷ１乃至ＳＷ３と、を備えている。
下地絶縁層１１は、第１シリコン酸化膜１を有している。第１シリコン酸化膜１は、下地絶縁層１１において、樹脂層１０に接している。第１シリコン酸化膜１を形成する際、反応室内にはＮ２Ｏガスを含む混合ガスが供給されるため、４００℃程度の高温となった樹脂層１０の表面が還元性の雰囲気に曝され難くなる。これにより、樹脂層１０（特に、樹脂層１０の表面）の変質を低減することができ、樹脂層１０の可撓性を維持することができる。
下地絶縁層１１は、第１シリコン酸化膜１の上方に形成されたシリコン窒化膜２を有している。シリコン窒化膜２を形成する際、樹脂層１０は第１シリコン酸化膜１で覆われているため、樹脂層１０の可撓性を維持することができる。シリコン窒化膜２は、イオンブロッキング性に優れているためスイッチング素子ＳＷ１乃至ＳＷ３（半導体層ＳＣ）の汚染を防止することができる。
下地絶縁層１１は、シリコン窒化膜２の上方に形成された第２シリコン酸化膜３を有している。第２シリコン酸化膜３は、下地絶縁層１１において、スイッチング素子ＳＷ１乃至ＳＷ３の活性層（半導体層ＳＣ）に接している。半導体層ＳＣは、シリコン窒化膜２の直上ではなく、第２シリコン酸化膜３を介してシリコン窒化膜２の上方に設けられている。第２シリコン酸化膜３は、シリコン窒化膜２から半導体層ＳＣ中への窒素原子（余剰窒素）の供給を防止することができる。これにより、スイッチング素子ＳＷ１乃至ＳＷ３（半導体層ＳＣ）の電気的特性に悪影響が及ぶことを回避することができる。
上記のことから、可撓性及び製品信頼性に優れた有機ＥＬ表示装置ＤＡを得ることができる。
次に、第２の実施形態に係る表示装置について説明する。本実施形態において、上述した第１の実施形態と同一機能部分には同一符号を付し、その詳細な説明は省略する。
図３及び図２に示すように、この実施形態において、実施例１乃至４の有機ＥＬ表示装置ＤＡについて説明する。
（実施例１）
実施例１の有機ＥＬ表示装置ＤＡは、上記第１の実施形態に係る有機ＥＬ表示装置ＤＡと同様に形成されている。なお、第１シリコン酸化膜１の厚みは５０ｎｍである。
（実施例２）
実施例２の有機ＥＬ表示装置ＤＡは、第１シリコン酸化膜１の厚み以外、上記第１の実施形態に係る有機ＥＬ表示装置ＤＡと同様に形成されている。なお、第１シリコン酸化膜１の厚みは１０ｎｍである。
（実施例３）
実施例３の有機ＥＬ表示装置ＤＡは、第１シリコン酸化膜１の厚み以外、上記第１の実施形態に係る有機ＥＬ表示装置ＤＡと同様に形成されている。なお、第１シリコン酸化膜１の厚みは３０ｎｍである。
（実施例４）
実施例４の有機ＥＬ表示装置ＤＡは、第１シリコン酸化膜１の厚み以外、上記第１の実施形態に係る有機ＥＬ表示装置ＤＡと同様に形成されている。なお、第１シリコン酸化膜１の厚みは１００ｎｍである。
次に、実施例１乃至４の有機ＥＬ表示装置ＤＡの可撓性について評価する。この実施形態において、上記可撓性の評価は、有機ＥＬ表示装置ＤＡを途中（ａ−Ｓｉ層５の成膜）まで製造した段階で行った。上記段階まで製造工程が進めば、上記可撓性の評価は十分なためである。また、実施例１乃至４の有機ＥＬ表示装置ＤＡの可撓性と比較するため、比較例１乃至３の有機ＥＬ表示装置の可撓性についても評価した。
実施例１乃至４において、ガラス基板１００上に、樹脂層１０、下地絶縁層１１及びａ−Ｓｉ層５の積層体を形成した時点で、樹脂層１０からガラス基板１００を剥離し、取り出した積層体の可撓性について評価した。
比較例１においては、ガラス基板１００上に、上述した第１の実施形態に係る樹脂層１０を形成した時点で、樹脂層１０からガラス基板１００を剥離し、取り出した樹脂層１０のみの可撓性について評価した。
比較例２においては、ガラス基板１００上に、上述した第１の実施形態に係る樹脂層１０及び第２シリコン酸化膜３の積層体を形成した時点で、樹脂層１０からガラス基板１００を剥離し、取り出した積層体の可撓性について評価した。なお、比較例２の積層体は、第１シリコン酸化膜１及びシリコン窒化膜２無しに形成されている。
比較例３においては、ガラス基板１００上に、上述した第１の実施形態に係る樹脂層１０、シリコン窒化膜２、第２シリコン酸化膜３及びａ−Ｓｉ層５の積層体を形成した時点で、樹脂層１０からガラス基板１００を剥離し、取り出した積層体の可撓性について評価した。なお、比較例３の積層体は、第１シリコン酸化膜１無しに形成されている。
次に、上記積層体等の被評価物の評価に使用する冶具について説明する。
図４に示すように、冶具２００は、一対の棒２０１、２０２を備えている。棒２０１、２０２は、所定の間隔を置いて平行に設けられている。棒２０１、２０２の断面形状は円（真円）である。棒２０１、２０２の間隔は、調整可能であり、上記被評価物を固定する状態に調整されたり、棒２０１、２０２の間に上記被評価物を通すことのできる状態に調整されたりでき得る。また、棒２０１、２０２としては、直径の異なる複数種類の棒を取り替えて使用することができる。ここでは、棒２０１、２０２の直径を２Ｒとする。
図４に示した冶具２００を用いて被評価物の可撓性を評価する際、被評価物を棒２０１、２０２の間に通し、被評価物を棒２０１、２０２で挟んで固定する。そして、被評価物を１８０°曲げ、被評価物が塑性変形しなかった際の被評価物の最小の曲げ半径を最小曲げＲと定義する。そして、最小曲げＲの値に基づいて被評価物の可撓性を評価する。
また、最小曲げＲを評価（測定）する際、図の向きで、上方向や下方向に初期応力Ｆを加えるなどして行う。下向きの最小曲げＲを評価する際、下方向に初期応力Ｆを加えるなどし、被評価物を棒２０１の半周に密接させることにより、被評価物を下方向に１８０°曲げることができる。同様に、上向きの最小曲げＲを評価する際、上方向に初期応力Ｆを加えるなどし、被評価物を棒２０２の半周に密接させることにより、被評価物を上方向に１８０°曲げることができる。この際、棒２０１、２０２の直径を徐々に小さくして被評価物における塑性変形の有無を評価（調査）することにより、最小曲げＲを求めることができる。
図３に示すように、実施例１乃至４の積層体のそれぞれの最小曲げＲは、下向き及び上向きの何れにおいても、少なくとも２ｍｍであった。これにより、実施例１乃至４の積層体は、何れも可撓性に優れていることが分かった。
また、比較例１の樹脂層１０及び比較例２の積層体のそれぞれの最小曲げＲは、下向き及び上向きの何れにおいても、少なくとも２ｍｍであった。これにより、比較例１の樹脂層１０及び比較例２の積層体は、何れも可撓性に優れていることが分かった。
しかしながら、比較例３の積層体において、下向きの最小曲げＲは２５ｍｍであり、上向きの最小曲げＲは３０ｍｍであった。これにより、比較例３の積層体の可撓性は失われていることが分かる。また、下向きの最小曲げＲより、上向きの最小曲げＲの方が大きい値であることからも、樹脂層１０（特に、樹脂層１０の表面）に変質が生じ、樹脂層１０の可撓性が失われたことが要因であることが分かる。
上記のように構成された第２の実施形態に係る有機ＥＬ表示装置ＤＡによれば、有機ＥＬ表示装置ＤＡは、樹脂層１０表面上に形成された下地絶縁層１１と、スイッチング素子ＳＷ１乃至ＳＷ３と、を備えている。下地絶縁層１１は、第１シリコン酸化膜１、シリコン窒化膜２及び第２シリコン酸化膜３を有している。
第１シリコン酸化膜１の厚みが５０ｎｍの場合に限らず、上記厚みが１０ｎｍ、３０ｎｍ及び１００ｎｍの何れの場合であっても樹脂層１０の可撓性を維持することができる。このため、樹脂層１０（有機ＥＬ表示装置ＤＡ）の可撓性を維持するためには、第１シリコン酸化膜１の厚みが１０ｎｍ以上１００ｎｍ以下であると好ましい。
なお、樹脂層１０（有機ＥＬ表示装置ＤＡ）の可撓性を維持するため、第１シリコン酸化膜１の厚みが１００ｎｍを超えてもよい。但し、第１シリコン酸化膜１を厚くするほど、成膜の長期化を招き、厚みの均一性が失われる結果となる。
その他、第２の実施形態では、上記第１の実施形態で得られる効果と同様の効果を得ることができる。
上記のことから、可撓性及び製品信頼性に優れた有機ＥＬ表示装置ＤＡを得ることができる。
次に、第３の実施形態に係る表示装置について説明する。本実施形態において、上述した第１の実施形態と同一機能部分には同一符号を付し、その詳細な説明は省略する。
図５に示すように、有機ＥＬ表示装置ＤＡは、上述した第１の実施形態と同様に形成されている。有機ＥＬ表示装置ＤＡを製造する際、第１シリコン酸化膜１が樹脂層１０を完全に覆うように形成されている。なお、図示しないが、第１シリコン酸化膜１だけではなく、第１シリコン酸化膜１、シリコン窒化膜２及び第２シリコン酸化膜３の全てが樹脂層１０を完全に覆うように形成されている。第１シリコン酸化膜１の周縁部は、ガラス基板１００上に位置し、ガラス基板１００に接着されている。第１シリコン酸化膜１の外周縁がガラス基板１００の外周縁に所定の間隔（例えば、数ｍｍ）を置くように、第１シリコン酸化膜１がガラス基板１００上に設けられている。
上記のように構成された第３の実施形態に係る有機ＥＬ表示装置ＤＡによれば、有機ＥＬ表示装置ＤＡは、樹脂層１０表面上に形成された下地絶縁層１１と、スイッチング素子ＳＷ１乃至ＳＷ３と、を備えている。下地絶縁層１１は、第１シリコン酸化膜１、シリコン窒化膜２及び第２シリコン酸化膜３を有している。第３の実施形態に係る有機ＥＬ表示装置ＤＡは、上述した第１の実施形態に係る有機ＥＬ表示装置ＤＡと同様に形成されている。このため、第３の実施形態では、上記第１の実施形態で得られる効果と同様の効果を得ることができる。
第１シリコン酸化膜１は樹脂層１０を完全に覆うように形成されている。このため、樹脂層１０の周縁部においても変質を低減することができる。
第１シリコン酸化膜１の周縁部は、ガラス基板１００上に位置している。ＳｉＯ２は、ガラスとの密着性に優れている。このため、製造工程中における、ガラス基板１００から樹脂層１０の不所望な剥離を低減することができる。
第１シリコン酸化膜１は、その外周縁が、ガラス基板１００の外周縁に所定の間隔を置くように形成されている。このため、ガラス基板１００の外周縁、又はその近傍まで第１シリコン酸化膜１等を形成した場合に生じ易くなる第１シリコン酸化膜１等の剥離物（塵）の発生を低減することができる。
上記のことから、可撓性及び製品信頼性に優れた有機ＥＬ表示装置ＤＡを得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、第２シリコン酸化膜３の厚みは、３００ｎｍに限定されるものではなく、種々変形可能である。スイッチング素子ＳＷ１乃至ＳＷ３（半導体層ＳＣ）の電気的特性に悪影響が及ぶことを回避するためは、第２シリコン酸化膜３の厚みが１００ｎｍ以上５００ｎｍ以下であると好ましい。また、第２シリコン酸化膜３には、レーザ光が照射されたり、加熱されたりする。上記のことからも、第２シリコン酸化膜３の厚みが１００ｎｍ以上であると好ましい。
なお、第２シリコン酸化膜３の厚みが１００ｎｍ未満であってもよい。但し、第２シリコン酸化膜３を薄くするほど、スイッチング素子ＳＷ１乃至ＳＷ３（半導体層ＳＣ）の電気的特性に悪影響が及び易くなってしまう。
また、第２シリコン酸化膜３の厚みが５００ｎｍを超えてもよい。但し、第１シリコン酸化膜１を厚くするほど、成膜の長期化を招き、厚みの均一性が失われる結果となる。
下地絶縁層１１は、樹脂層１０に接した第１シリコン酸化膜１と、第１シリコン酸化膜１の上方に形成されたシリコン窒化膜２と、シリコン窒化膜２の上方に形成されスイッチング素子ＳＷ１乃至ＳＷ３の活性層（半導体層ＳＣ）に接する第２シリコン酸化膜３と、の３層積層構造を含んでいれば上述した効果を得ることができる。このため、下地絶縁層１１は、上記３層が連続的に積層して形成されていなくともよい。例えば、下地絶縁層１１は、第１シリコン酸化膜１と、第１シリコン酸化膜１上に形成されたシリコン窒化膜２と、シリコン窒化膜２上に形成された適当な他の膜（例えば、シリコン酸窒化膜）と、上記適当な他の膜上に形成された第２シリコン酸化膜３と、で形成されていてもよい。
下地絶縁層１１は、樹脂層１０の表面上等、樹脂層表面上に形成されていればよい。例えば、有機ＥＬ表示装置ＤＡは、ガラス基板１００をさらに備えていてもよい。この場合、ガラス基板１００から樹脂層１０を剥離すること無しに有機ＥＬ表示装置ＤＡを形成すればよい。その他、有機ＥＬ表示装置ＤＡは、樹脂層１０の変わりにプラスチック基板（樹脂基板）を備えていてもよい。この場合、下地絶縁層１１は、プラスチック基板の表面上に形成されていればよい。
半導体層ＳＣは、ｐ−Ｓｉ以外の半導体材料で形成されていてもよい。例えば、半導体層ＳＣは、ａ−Ｓｉで形成されていてもよい。
有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３の発光色は、白色に限定されるものではなく、例えば赤色、緑色、青色であってもよい。この場合、有機ＥＬ表示装置ＤＡは、第１カラーフィルタ３１、第２カラーフィルタ３２及び第３カラーフィルタ３２無しに赤色、緑色、青色の光を発する（表示する）ことができる。
本発明の実施形態は、上述した有機ＥＬ表示装置ＤＡへの適用に限定されるものではなく、他の有機ＥＬ表示装置（例えば、ボトムエミッション型有機ＥＬ表示装置や、ＲＧＢ個々の発光層を塗り分けにより形成した有機ＥＬ装置）や、有機ＥＬ表示装置以外の表示装置（例えば、液晶素子や、電気泳動素子を用いた表示装置）にも適用でき得る。例えば、自己発光素子としては、ダイオード（有機ＥＬダイオード）に限定されるものではなく、自己発光可能な様々な表示素子を利用することができる。
ＤＡ…有機ＥＬ表示装置、ＡＲ…アレイ基板、ＣＴ…対向基板、１０…樹脂層、１１…下地絶縁層、１…第１シリコン酸化膜、２…シリコン窒化膜、３…第２シリコン酸化膜、ＳＷ１，ＳＷ２，ＳＷ３…スイッチング素子、ＳＣ…半導体層、ＯＬＥＤ１，ＯＬＥＤ２，ＯＬＥＤ３…有機ＥＬ素子、１００…ガラス基板、２００…冶具。

Claims (6)

  1. 樹脂層表面上に形成された下地絶縁層と、
    前記下地絶縁層を介して前記樹脂層表面の上方に形成された薄膜トランジスタと、を備え、
    前記下地絶縁層は、第１シリコン酸化膜と、前記第１シリコン酸化膜の上方に形成されたシリコン窒化膜と、前記シリコン窒化膜の上方に形成された第２シリコン酸化膜の３層積層構造を含む表示装置。
  2. 前記下地絶縁層において、前記樹脂層に接する層は前記第１シリコン酸化膜である請求項１に記載の表示装置。
  3. 前記下地絶縁層において、前記薄膜トランジスタの活性層に接する層は前記第２シリコン酸化膜である請求項１に記載の表示装置。
  4. 前記薄膜トランジスタの活性層は、ポリシリコンで形成されている請求項１に記載の表示装置。
  5. 前記第１シリコン酸化膜の厚みは、１０ｎｍ以上１００ｎｍ以下である請求項１に記載の表示装置。
  6. 前記第２シリコン酸化膜の厚みは、１００ｎｍ以上５００ｎｍ以下である請求項１に記載の表示装置。
JP2013216298A 2013-10-17 2013-10-17 表示装置 Active JP6322380B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013216298A JP6322380B2 (ja) 2013-10-17 2013-10-17 表示装置
US14/513,653 US9666599B2 (en) 2013-10-17 2014-10-14 Display device having a multilayered undercoating layer of silicon oxide and silicon nitride
CN201410553294.0A CN104576654B (zh) 2013-10-17 2014-10-17 显示装置
US15/479,305 US10658400B2 (en) 2013-10-17 2017-04-05 Method of manufacturing display device having a multilayered undercoating layer of silicon oxide and silicon nitride

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013216298A JP6322380B2 (ja) 2013-10-17 2013-10-17 表示装置

Publications (2)

Publication Number Publication Date
JP2015079861A true JP2015079861A (ja) 2015-04-23
JP6322380B2 JP6322380B2 (ja) 2018-05-09

Family

ID=52825408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013216298A Active JP6322380B2 (ja) 2013-10-17 2013-10-17 表示装置

Country Status (3)

Country Link
US (2) US9666599B2 (ja)
JP (1) JP6322380B2 (ja)
CN (1) CN104576654B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831450B2 (en) 2015-06-12 2017-11-28 Japan Display Inc. Display device
JP2018121049A (ja) * 2016-12-23 2018-08-02 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2018205568A (ja) * 2017-06-06 2018-12-27 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2020521175A (ja) * 2017-08-31 2020-07-16 昆山工研院新型平板顕示技術中心有限公司Ｋｕｎｓｈａｎ Ｎｅｗ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｅｎｔｅｒ Ｃｏ．， Ｌｔｄ． フレキシブル表示パネル及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103064A (ja) * 1997-09-26 1999-04-13 Sharp Corp 半導体装置の製造方法
JP2009021567A (ja) * 2007-06-15 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置製造用基板及びその作製方法
JP2009088239A (ja) * 2007-09-28 2009-04-23 Sharp Corp 半導体装置およびその製造方法
JP2012094757A (ja) * 2010-10-28 2012-05-17 Fujifilm Corp 薄膜トランジスタおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686360A (en) * 1995-11-30 1997-11-11 Motorola Passivation of organic devices
US5981404A (en) * 1996-11-22 1999-11-09 United Microelectronics Corp. Multilayer ONO structure
US6664137B2 (en) * 2001-03-29 2003-12-16 Universal Display Corporation Methods and structures for reducing lateral diffusion through cooperative barrier layers
KR20050073855A (ko) 2004-01-12 2005-07-18 삼성전자주식회사 플렉셔블 디스플레이 및 그 제조 방법
US7696024B2 (en) 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101793047B1 (ko) * 2010-08-03 2017-11-03 삼성디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법
TWI611582B (zh) * 2013-04-10 2018-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102090560B1 (ko) * 2013-04-11 2020-03-19 삼성디스플레이 주식회사 벤딩 장치 및 이를 이용한 벤딩 방법
CN110010750B (zh) * 2014-06-18 2021-11-09 艾克斯展示公司技术有限公司 微组装led显示器
US9515099B2 (en) * 2014-07-31 2016-12-06 Lg Display Co., Ltd. Flexible display device with wire having reinforced portion and manufacturing method for the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103064A (ja) * 1997-09-26 1999-04-13 Sharp Corp 半導体装置の製造方法
JP2009021567A (ja) * 2007-06-15 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置製造用基板及びその作製方法
JP2009088239A (ja) * 2007-09-28 2009-04-23 Sharp Corp 半導体装置およびその製造方法
JP2012094757A (ja) * 2010-10-28 2012-05-17 Fujifilm Corp 薄膜トランジスタおよびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831450B2 (en) 2015-06-12 2017-11-28 Japan Display Inc. Display device
JP2018121049A (ja) * 2016-12-23 2018-08-02 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US11271098B2 (en) 2016-12-23 2022-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP7126823B2 (ja) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2018205568A (ja) * 2017-06-06 2018-12-27 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2020521175A (ja) * 2017-08-31 2020-07-16 昆山工研院新型平板顕示技術中心有限公司Ｋｕｎｓｈａｎ Ｎｅｗ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｅｎｔｅｒ Ｃｏ．， Ｌｔｄ． フレキシブル表示パネル及びその製造方法

Also Published As

Publication number Publication date
CN104576654B (zh) 2018-02-13
US9666599B2 (en) 2017-05-30
US20150108488A1 (en) 2015-04-23
US20170207255A1 (en) 2017-07-20
CN104576654A (zh) 2015-04-29
JP6322380B2 (ja) 2018-05-09
US10658400B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
US10069109B2 (en) Organic light emitting device and method of fabricating the same
US9312316B2 (en) Organic light emitting diode display and manufacturing method of the same
US9871223B2 (en) Organic light emitting display device having multiple films
US8518285B2 (en) Substrate section for flexible display device, method of manufacturing the substrate section, and method of manufacturing organic light emitting display device including the substrate
US8070546B2 (en) Laser irradiation apparatus for bonding and method of manufacturing display device using the same
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
US9331304B2 (en) Organic light-emitting display device and method of manufacturing the same
US20190096982A1 (en) Organic light emitting diode display
CN104934437B (zh) 薄膜晶体管元件基板及其制造方法、和有机el显示装置
US20200168741A1 (en) Manufacturing method of flexible tft backplane and flexible tft backplane
US10658400B2 (en) Method of manufacturing display device having a multilayered undercoating layer of silicon oxide and silicon nitride
US9184224B2 (en) Organic light-emitting diode display and manufacturing method thereof
TW201218374A (en) Organic light-emitting diode display device
US9666428B2 (en) Display device
US8888547B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
JP5049613B2 (ja) 有機発光装置及びその製造方法
US20150129842A1 (en) Method For Manufacturing Organic Electroluminescence Device And Organic Electroluminescence Device Manufactured With Same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180409

R150 Certificate of patent or registration of utility model

Ref document number: 6322380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250