TWI611582B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI611582B
TWI611582B TW103111261A TW103111261A TWI611582B TW I611582 B TWI611582 B TW I611582B TW 103111261 A TW103111261 A TW 103111261A TW 103111261 A TW103111261 A TW 103111261A TW I611582 B TWI611582 B TW I611582B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
substrate
peeled
insulating layer
Prior art date
Application number
TW103111261A
Other languages
English (en)
Other versions
TW201503370A (zh
Inventor
安達広樹
熊倉佳代
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201503370A publication Critical patent/TW201503370A/zh
Application granted granted Critical
Publication of TWI611582B publication Critical patent/TWI611582B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Dicing (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本發明的目的之一是提供一種降低起因於裂縫的不良情況的撓性裝置。或者，提供一種量產性優良的撓性裝置。本發明的一個實施例是一種半導體裝置，具有：顯示部，在具有撓性的基板的一個表面上，具有電晶體及顯示元件；半導體層，以圍繞顯示部的周圍的方式配置；以及絕緣層，在電晶體及半導體層上。另外，當從垂直於該表面的方向看時，基板的端部與半導體層的端部大致對準，並且絕緣層的端部位於半導體層上。

Description

半導體裝置及其製造方法
本發明係關於半導體裝置。
另外，本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。因此，電晶體、半導體元件、半導體電路、記憶體裝置、影像拍攝裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)及電子裝置等都是半導體裝置的範疇。
近年來，不斷進行在具有撓性的基板上設置有半導體元件或發光元件等的撓性裝置的開發。作為撓性裝置的代表例，除了照明設備和影像顯示裝置之外，還可以舉出具有電晶體等半導體元件的各種半導體電路等。
作為使用具有撓性的基板的半導體裝置的製造方法，已開發出如下技術：先在玻璃基板或石英基板等基底基板上製造薄膜電晶體等半導體元件，然後將半導體元件轉置於具有撓性的基板。在該方法中，需要從基底基板剝離含有半導體元件的層的製程。
例如，專利文獻1記載有如下使用雷射燒蝕的剝離技術。在基板上設置由非晶矽等構成的分離層，在該分離層上設置被剝離層，用黏合層將該被剝離層黏合到轉置體。藉由雷射照射使分離層燒蝕來在分離層中產生剝離。
另外，專利文獻2記載有如下剝離技術。在基板和氧化物層之間形成金屬層，利用氧化物層和金屬層之間的介面的結合較弱這一點，使氧化物層和金屬層之間的介面產生剝離，從而使被剝離層和基板分離。
[專利文獻1]日本專利申請公開平10-125931號公報
[專利文獻2]日本專利申請公開第2003-174153號公報
當在設置在基板上的剝離層與形成在剝離層上層的被剝離層之間進行剝離時，形成在剝離層上層的層是包括被剝離層、薄膜電晶體(TFT)、佈線及層間膜等的薄膜的疊層體，該疊層體是厚度為幾μm以下薄的非常脆弱的層。當在剝離層與被剝離層之間進行剝離時，對作為剝離的起點的被剝離層的端部施加大的彎曲應力，在被剝離層中容易產生膜破碎或裂紋(以下稱為裂縫)。再者，當這樣的裂縫從被剝離層的端部發展到半導體元件或發光元件時，有半導體元件或發光元件被破壞的擔憂。
此外，為了提高撓性裝置的生產率，較佳為在使用大型的基板同時製造多個裝置之後使用劃線器等分離基板。此時，有因在分離基板時被施加的應力而在基板的端部產生裂縫、或裂縫發展的問題。
於是，本發明的一個實施例的課題之一是提供一種起因於裂縫的不良情況得到降低的撓性裝置。或者，本發明的一個實施例的課題之一是提供一種具有優良的生產率的撓性裝置。
此外，本發明的一個實施例並不需要解決所有上述課題。另外，這些課題的記載不妨礙其他課題的存在。另外，根據說明書、圖式、申請專利範圍等的記載，上述以外的課題是顯而易見的，並且可以從說明書、圖式、申請專利範圍等的記載提取上述以外的課題。
本發明的一個實施例是一種半導體裝置，包括：撓性基板在具有撓性基板上具有電晶體及顯示元件的顯示部；以圍繞顯示部的周圍的方式配置的半導體層；以及電晶體及半導體層上的絕緣層。當從垂直於撓性基板的表面的方向看時，基板的端部與半導體層的端部大致對準，並且絕緣層的端部位於半導體層上。
在上述半導體裝置中，半導體層較佳為包含與形成有電晶體的通道的半導體相同的材料。
在上述半導體裝置中，較佳為在顯示部與半導體層之間包括以圍繞顯示部的方式配置的導電層。
在上述半導體裝置中，導電層較佳為包含與 電晶體的閘極電極、源極電極或汲極電極相同的材料。
本發明的另一個實施例是一種半導體裝置的製造方法，包括如下步驟：在基底基板上形成剝離層；在剝離層上形成被剝離層；在被剝離層上形成電晶體及圍繞電晶體的周圍的半導體層；在電晶體及半導體層上形成在半導體層上包括開口部的絕緣層；從被剝離層剝離剝離層及基底基板；在被剝離層的被剝離的面上貼合撓性基板；以及在重疊於開口部的位置處分離撓性基板、被剝離層及半導體層。
另外，在本說明書等中，“端部大致對準”是指端部不完全重疊的情況，有時還包括如下情況：上層位於下層的內側；或者上層位於下層的外側。
根據本發明，可以提供一種起因於裂縫的不良情況得到降低的撓性裝置。或者，可以提供一種生產率高的撓性裝置。
100‧‧‧顯示裝置
101‧‧‧基板
102‧‧‧顯示部
103‧‧‧信號線驅動電路
104‧‧‧掃描線驅動電路
105‧‧‧外部連接端子
110‧‧‧半導體層
111‧‧‧黏合層
112‧‧‧被剝離層
113‧‧‧密封層
114‧‧‧黏合層
120‧‧‧導電層
121‧‧‧電晶體
122‧‧‧電晶體
123‧‧‧電晶體
124‧‧‧發光元件
130‧‧‧基板
131‧‧‧半導體層
132‧‧‧閘極電極
133‧‧‧電極
134‧‧‧絕緣層
135‧‧‧絕緣層
136‧‧‧絕緣層
137‧‧‧絕緣層
138‧‧‧絕緣層
140‧‧‧切斷部
141‧‧‧電極
142‧‧‧EL層
143‧‧‧電極
145‧‧‧濾色片
146‧‧‧黑矩陣
151‧‧‧基底基板
152‧‧‧剝離層
200‧‧‧顯示裝置
221‧‧‧電晶體
222‧‧‧電晶體
224‧‧‧液晶元件
231‧‧‧半導體層
232‧‧‧閘極電極
233‧‧‧電極
238‧‧‧絕緣層
241‧‧‧電極
242‧‧‧液晶
243‧‧‧電極
245‧‧‧濾色片
7100‧‧‧行動電話機
7101‧‧‧外殼
7102‧‧‧顯示部
7103‧‧‧操作按鈕
7104‧‧‧外部連接埠
7105‧‧‧揚聲器
7106‧‧‧麥克風
7107‧‧‧相機
7108‧‧‧圖示
7200‧‧‧可攜式顯示裝置
7201‧‧‧外殼
7202‧‧‧顯示部
7203‧‧‧操作按鈕
7204‧‧‧收發信裝置
7300‧‧‧可攜式資訊終端
7301‧‧‧外殼
7302‧‧‧顯示部
7303‧‧‧帶子
7304‧‧‧帶扣
7305‧‧‧操作按鈕
7306‧‧‧輸入輸出端子
7307‧‧‧圖標
在圖式中：圖1A和圖1B是根據實施例的顯示裝置的結構的例子；圖2A和圖2B是根據實施例的顯示裝置的結構的例子；圖3A和圖3B是根據實施例的顯示裝置的結構的例 子；圖4A至圖4D是說明根據實施例的顯示裝置的製造方法的圖；圖5A至圖5C是說明根據實施例的顯示裝置的製造方法的圖；圖6A和圖6B是說明根據實施例的顯示裝置的製造方法的圖；圖7是根據實施例的顯示裝置的結構的例子；圖8A至圖8C是根據實施例的電子裝置的結構的例子；圖9A是根據範例的樣本的光學顯微鏡照片，圖9B是該樣本的剖面圖；圖10A是根據範例的光學顯微鏡照片，圖10B是該樣本的剖面圖；圖11A是根據範例的光學顯微鏡照片，圖11B是該樣本的剖面圖；圖12A是根據範例的光學顯微鏡照片，圖12B是該樣本的剖面圖。
參照圖式對實施例進行詳細說明。另外，本發明不侷限於以下說明，而本領域技術人員可以很容易地理解一個事實就是本發明的方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形 式。因此，本發明不應該被解釋為僅限定在以下所示的實施例所記載的內容中。
另外，在以下說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。另外，當指示相同功能的部分時，有時使用相同的陰影線，而不特別附加元件符號。
另外，在本說明書所說明的各個圖式中，有時為了明確起見，誇大表示各構成要素的大小、層的厚度、或區域。因此，本發明並不一定限定於上述尺寸。
另外，在本說明書等中的“第一”、“第二”等序數詞是為了避免構成要素的混淆而附記的，而不是為了在數目方面上進行限定的。
實施例1
在本實施例中，作為本發明的一個實施例的半導體裝置的例子，參照圖式說明影像顯示裝置的結構的例子及其製造方法的例子。以下，作為影像顯示裝置的一個例子，說明具備有機EL元件的影像顯示裝置(以下，也稱為顯示裝置)。
另外，在本說明書等中，如下模組都包括在顯示裝置中：在顯示裝置安裝有連接器、例如FPC(Flexible printed circuit：撓性印刷電路)或TCP(Tape Carrier Package：帶載封裝)的模組；TCP的前端設置有印 刷佈線板的模組；藉由COG(Chip On Glass：晶粒玻璃接合)方式將IC(積體電路)直接安裝於形成有顯示元件的基板的模組；安裝有觸摸感測器的模組等。
〈顯示裝置的結構的例子〉
圖1A示出採用了頂部發射(top-emission)方式的顯示裝置100的俯視示意圖。另外，在圖1A中，為了簡化起見，省略構成要素的一部分。
顯示裝置100在具有撓性的基板101的頂面上包括顯示部102、信號線驅動電路103、掃描線驅動電路104以及與它們電連接的外部連接端子105。外部連接端子105例如可以安裝FPC或IC，藉由FPC或IC可以輸入供應到顯示部102、信號線驅動電路103及掃描線驅動電路104的電源電位或驅動信號等信號。
在此，在基板101的端部，以圍繞顯示部102的周圍的方式設置有半導體層110。在基板101上且沿著基板101的外周部設置半導體層110。
此外，在半導體層110與顯示部102之間以圍繞顯示部102的周圍的方式設置有導電層120。
圖1B是如下圖1A所示的以下切斷線處的剖面示意圖：切斷包括基板101的端部、外部連接端子105及信號線驅動電路103的區域的一部分的切斷線A-B；切斷顯示部102的區域的一部分的切斷線C-D；以及切斷包括基板101中的與上述端部相反一側的端部的區域的切斷 線E-F。
顯示裝置100在具有撓性的基板101上隔著黏合層111設置有被剝離層112。此外，在被剝離層112上設置有用作顯示元件的發光元件124、或構成顯示部102、信號線驅動電路103及掃描線驅動電路104等的電晶體、外部連接端子105、半導體層110及導電層120等。
在此，顯示裝置100是適合於進行大量生產的情況、即在一個基板上同時製造多個顯示裝置100之後對多個顯示裝置100的每一個進行分離的情況的結構。圖2A是在同時製造四個顯示裝置100並且對四個顯示裝置100的每一個進行分離之前的狀態下的俯視示意圖。圖2B是沿著圖2A中的切斷線G-B、C-D、E-H的剖面示意圖。
圖2A示出配置有總計四個顯示裝置100(縱方向有兩個、橫方向有兩個)的狀態。另外，關於配置顯示裝置100的方向或個數等的配置方法不侷限於此，採用考慮到所使用的基板的大小及顯示裝置100所占的面積等而能夠配置盡可能多的顯示裝置100的配置方法即可。
以圍繞每個顯示裝置100的顯示部102的方式設置有半導體層110。因此，在相鄰的兩個顯示裝置100之間至少包括一個半導體層110。當對顯示裝置100的每一個進行分離時，與該半導體層110重疊的部分相當於切斷部140。
在半導體層110上包括設置於至少覆蓋電晶 體的絕緣層(絕緣層134、135、136、137等)的開口部，以使半導體層110的頂面的一部分露出。另外，在圖1A至圖2B中，相同的開口部設置在絕緣層138中，該絕緣層138設置在半導體層110的上層並用作電晶體的閘極絕緣層。
因此，在分離基板101之後的狀態(圖1A和圖1B)下，基板101的端部(端面)位於與上述開口部重疊的區域中。另外，由於在重疊於半導體層110的區域中進行分離，所以被分離的半導體層110的端部(端面)與基板101的端部(端面)大致對準。換言之，從垂直於基板101的表面的方向來看，基板101的端部與半導體層110的端部大致對準，並且絕緣層的端部位於半導體層110上。
如此，藉由採用具有在切斷部140處的半導體層110的頂部不具有絕緣層的區域的結構，可以高效地抑制如下不良情況：因切斷時所施加的壓力等而在該絕緣層中產生裂縫、或者產生在絕緣層中的裂縫發展等。因為在很多情況下半導體材料具有與絕緣材料相比不容易產生裂縫或使裂縫發展的性質，所以藉由使包含上述材料的半導體層110的一部分位於切斷部140處的最外表面，可以更高效地抑制產生裂縫。
如後面所述那樣，藉由進行剝離基底基板的製程可以製造顯示裝置100，此時在設置有半導體層110的區域中，可以高效地抑制在從基板端部進行剝離時產生 的裂縫的發展。
由此，藉由以圍繞顯示部102的方式配置半導體層110，可以高效地抑制在剝離製程或分離製程中產生的裂縫發展到顯示部102。
另外，藉由位於半導體層110的內側並以圍繞顯示部102的方式設置的導電層120，起到了藉由在分離基板之後使顯示裝置100彎曲等來抑制產生在基板的端部的裂縫的發展的效果。因此，可以提高以使顯示裝置100彎曲的方式或以能夠彎曲的狀態來安裝了顯示裝置100的電子裝置等產品的可靠性。
圖1A和圖2A示出按半導體層110及導電層120圍繞顯示部102且半導體層110及導電層120從頂面看時成為閉合的曲線(也稱為閉合曲線、端部對準的曲線)的方式設置的結構。另外，形成在圍繞顯示部102的半導體層110上的開口部也是以在基板101中且沿著基板101的外周部的方式設置，並且從頂面看時成為閉合的曲線(也稱為閉合曲線、端部對準的曲線)。另外，導電層120可以不以成為閉合曲線的方式配置，也可以以分離為多個線段的方式配置。此時，如果採用並行配置多個導電層120的多重構造，並且各個導電層120的分離部位錯開地配置，則可以抑制裂縫從空隙發展，所以是較佳的。
用於半導體層110的半導體材料或用於導電層120的金屬材料在很多情況下具有與絕緣材料相比不容易產生裂縫或使裂縫發展的性質。因此，即使在基板端部 處設置在半導體層110的下側或導電層120的下側的絕緣層中產生裂縫，在重疊於半導體層110或導電層120的區域中也可以高效地抑制裂縫發展。
在此，圖3A和圖3B示出放大半導體層110及其附近的圖。另外，圖3A示出分離基板101之前的結構，圖3B示出分離基板101之後的結構。
設置於絕緣層138、絕緣層134及絕緣層135的開口部設置在半導體層110的內側。由此，如圖式中的以虛線圍繞的區域X所示，半導體層110的端部由這些絕緣層覆蓋。
在此說明裂縫的發展的難易。考慮到如下情況：產生裂縫的結構物(單層結構或疊層結構)包括厚度不同的兩個區域，並且一個區域的頂面低於另一個區域的頂面而在它們間有步階。在此情況下，具有針對從頂面高的區域向頂面低的區域的方向裂縫容易發展的性質。另一方面，具有如下性質：針對從頂面低的區域向頂面高的區域的方向，在步階部裂縫的發展停止，向頂面同的區域裂縫幾乎沒有發展。
在顯示裝置100中，在剝離製程或基板101的分離製程中，裂縫從基板端部向內側(圖3A和圖3B中的從左側向右側)發展。在此，在設置有半導體層110的區域中，設置有基於絕緣層138、絕緣層134及絕緣層135的端部的步階。因此，因為裂縫的發展在該端部的步階處停止，所以即使在設置有半導體層110的區域中產生 裂縫，也可以抑制裂縫發展向設置有絕緣層135等的區域。
此外，如區域Y所示，絕緣層136的端部設置在絕緣層135等的端部的內側(顯示部102一側)，在此也形成有步階。因此，即使在絕緣層135等中產生裂縫的情況下，由於該步階，也可以高效地抑制裂縫的發展。
與此同樣，藉由在絕緣層135上設置導電層120，在導電層120的端部可以形成步階，所以可以抑制在該步階部處裂縫的發展。尤其是，藉由採用如圖3A和圖3B等所示那樣將多個導電層120並行配置的結構，能夠設置多個步階部，可以更高效地抑制裂縫的發展。
此外，在顯示裝置100中，半導體層110、導電層120以除了顯示部102之外還圍繞信號線驅動電路103、掃描線驅動電路104及外部連接端子105等的方式配置。藉由採用上述結構，可以抑制從基板101的端部產生的裂縫到達顯示部102、信號線驅動電路103、掃描線驅動電路104及外部連接端子105並可以抑制發生顯示裝置100的工作故障等不良情況。
另外，在對與形成有電晶體的通道的半導體層相同的半導體膜進行加工來形成半導體層110時，可以不增加製程地形成半導體層110，所以是較佳的。雖然在圖1A至圖2B中示出對與設置在電晶體中的一對電極133相同的導電膜進行加工來形成導電層120的情況，但是不侷限於此，也可以對與構成電晶體的其他電極(例如閘極 電極132)、顯示元件的電極(例如第一電極141)或者其他佈線等相同的導電膜進行加工來形成。
以下參照圖1B說明顯示裝置100的其他結構。
外部連接端子105使用與顯示裝置100內的構成電晶體或發光元件的導電層相同的材料構成。在本結構的例子中示出使用與構成電晶體的源極電極或汲極電極的導電層相同的材料來構成的例子。藉由隔著各向異性導電薄膜(ACF：Anisotropic Conductive Film)或各向異性導電膏(ACP：Anisotropic Conductive Paste)等安裝FPC或IC，可以對外部連接端子105輸入信號。
圖1B中，作為信號線驅動電路103的一部分示出包括電晶體121的例子。作為信號線驅動電路103，例如可以包括組合n通道型電晶體與p通道型電晶體的電路、使用n通道型電晶體構成的電路、以及使用p通道型電晶體構成的電路等。另外，掃描線驅動電路104也是同樣的。此外，雖然在本結構的例子中示出在形成有顯示部102的絕緣表面上形成了信號線驅動電路103和掃描線驅動電路104的驅動器一體型的結構，但是既可以使用驅動電路用IC作為信號線驅動電路103和掃描線驅動電路104中的任一個或兩個並採用COG(Chip on Glass)方式或COF(Chip on Film)方式來安裝在基板101，又可以採用COF方式將安裝有驅動電路用IC的撓性印刷基板(FPC)安裝在基板101上。
在圖1B中，作為顯示部102的一個例子示出每一個像素的剖面結構。像素包括：開關用電晶體123；電流控制用電晶體122；以及電連接於電流控制用電晶體122所具備的一對電極133中的一個的第一電極141。此外，設置有覆蓋第一電極141的步階的絕緣層137。另外，在絕緣層137下以覆蓋電晶體的方式設置有絕緣層136。
顯示裝置100所具備的電晶體(電晶體121、122及123等)是頂閘極型電晶體。各電晶體具有：用作源極區域或汲極區域並包括具備雜質區域的半導體層131、用作閘極絕緣層的絕緣層138、以及閘極電極132。另外，在電晶體中，以覆蓋閘極電極132的方式層疊設置有絕緣層134及絕緣層135，並具備藉由設置於絕緣層134及絕緣層135的開口部而接觸於半導體層131的源極區域或汲極區域的一對電極133。
發光元件124具有在絕緣層136上依次層疊有第一電極141、EL層142、第二電極143的疊層結構。因為本結構的例子所示例的顯示裝置100是頂面發光型顯示裝置，所以第二電極143使用透光材料。此外，第一電極141較佳為使用反射性材料。EL層142至少包含發光性的有機化合物。藉由對夾有EL層142的第一電極141與第二電極143之間施加電壓而使電流流過EL層142，由此可以使發光元件124發光。
以與基板101對置的方式設置有具有撓性的 基板130，並且基板101與基板130藉由設置在基板130的外周部的黏合層114來黏合。另外，在黏合層114的內側的區域中設置有密封層113。另外，也可以採用藉由密封層113來黏合基板130而不設置黏合層114的結構。
在基板130的與發光元件124對置的面上，在與發光元件124重疊的位置上包括濾色片145，在重疊於絕緣層137的位置處包括黑矩陣146。另外，還可以在基板130與濾色片145及黑矩陣146之間包括具有抑制雜質的透過的功能的絕緣層。此外，既可以藉由在基板130的不與發光元件124對置的面上形成透明導電膜來形成觸摸感測器，又可以貼合具有觸摸感測器的功能的撓性基板。
〈材料及形成方法〉
下面，對能夠用於上述各要素的材料及其形成方法進行說明。
〈具有撓性的基板〉
作為具有撓性的基板的材料，例如可以使用有機樹脂或薄到具有撓性的程度的玻璃材料等。
例如可以舉出如聚對苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等的聚酯樹脂、聚丙烯腈樹脂、聚醯亞胺樹脂、聚甲基丙烯酸甲酯樹脂、聚碳酸酯(PC)樹脂、聚醚碸(PES)樹脂、聚醯胺樹 脂、環烯烴樹脂、聚苯乙烯樹脂、聚醯胺-醯亞胺樹脂、聚氯乙烯樹脂等。尤其較佳為使用熱膨脹係數低的材料，例如，可以使用熱膨脹係數為30×10-6/K以下的聚醯胺-醯亞胺樹脂、聚醯亞胺樹脂、PET等。另外，還可以使用在纖維體中浸滲有樹脂的基板(也稱為預浸料)、將無機填料混入有機樹脂中以降低熱膨脹係數的基板。
當上述材料中含有纖維體時，纖維體使用有機化合物或無機化合物的高強度纖維。明確而言，高強度纖維是指拉伸彈性模量或楊氏模量高的纖維。其典型例子為聚乙烯醇類纖維、聚酯類纖維、聚醯胺類纖維、聚乙烯類纖維、芳族聚醯胺類纖維、聚對苯撐苯並雙噁唑纖維、玻璃纖維或碳纖維。作為玻璃纖維可以舉出使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。將上述纖維體以織布或不織布的狀態使用，並且，也可以使用在該纖維體中浸滲樹脂並使該樹脂固化而成的結構體作為具有撓性的基板。藉由作為具有撓性的基板使用由纖維體和樹脂構成的結構體，可以提高針對抵抗彎曲或局部擠壓所引起的破損的可靠性，所以是較佳的。
從發光元件124取出光的一側的具有撓性的基板採用對從EL層142發射的光具有透光性的材料。為了提高設置於光射出一側的材料的光的取出效率，較佳為具有撓性及透光性的材料的折射率高。例如，藉由在有機樹脂中分散折射率高的無機填料，與僅由該有機樹脂構成的基板相比，可以實現折射率更高的基板。尤其是由於使 用粒徑為40nm以下的較小的無機填料的話，不會喪失光學透明性，所以是較佳的。
另外，由於設置於與光射出側相反一側的基板可以不具有透光性，所以除了上述例舉的基板之外還可以使用金屬基板或合金基板等。為了得到撓性或彎曲性，基板的厚度較佳為10μm以上且200μm以下，更佳為20μm以上且50μm以下。對於構成基板的材料沒有特別的限制，例如，適合於使用鋁、銅、鎳、鋁合金或不鏽鋼等金屬的合金等。作為不取出光一側的具有撓性的基板使用含有金屬或合金材料的具有導電性的基板的話，針對來自發光元件124的發熱的散熱性提高，所以是較佳的。
另外，當使用具有導電性的基板時，較佳為使用實施了如使基板的表面氧化或在表面上形成絕緣膜等的絕緣處理的基板。例如，可以利用電沉積法、旋塗法或浸漬法等塗佈法、絲網印刷法等印刷法、蒸鍍法或濺射法等沉積法等方法，在具有導電性的基板的表面形成絕緣膜，也可以利用在氧氛圍下放置或者進行加熱的方法或陽極氧化法等方法使基板表面氧化。
另外，當具有撓性的基板的表面具有凹凸形狀時，為了覆蓋該凹凸形狀而形成平坦的絕緣表面，也可以設置平坦化層。平坦化層可以使用具有絕緣性的材料，並可以使用有機材料或無機材料形成。例如，平坦化層可以利用濺射法等沉積法、旋塗法或浸漬法等塗佈法、噴墨法或分配法等噴出法、絲網印刷法等印刷法等形成。
另外，作為具有撓性的基板可以使用層疊有多個層的材料。例如，可以使用如下材料：層疊兩種以上由有機樹脂構成的層的材料；層疊由有機樹脂構成的層和由無機材料構成的層的材料；層疊兩種以上由無機材料構成的層的材料；等等。藉由設置由無機材料構成的層可以抑制水分等進入內部，由此可以提高顯示裝置的可靠性。
作為上述無機材料可以使用金屬或半導體的氧化物材料、氮化物材料、氧氮化材料等。例如，可以使用氧化矽、氮化矽、氧氮化矽、氧化鋁、氮化鋁、氧氮化鋁等。
例如，當層疊由有機樹脂構成的層和由無機樹脂構成的層時，可以利用濺射法、CVD(Chemical Vapor Deposition，化學氣相沉積)法或塗佈法等在由有機樹脂構成的層的上層或下層形成上述由無機樹脂構成的層。
另外，作為具有撓性的基板可以使用具有撓性的薄玻璃基板。尤其較佳為使用從接近發光元件124的一側層疊有機樹脂層、黏合層及玻璃層的薄片。該玻璃層的厚度為20μm以上且200μm以下，較佳為25μm以上且100μm以下。該厚度的玻璃層可以同時實現對水或氧的高阻擋性和撓性。此外，有機樹脂層的厚度為10μm以上且200μm以下，較佳為20μm以上且50μm以下。藉由以接觸於玻璃層的方式設置該有機樹脂層，可以防止玻璃層破裂或裂縫，並提高玻璃的機械強度。藉由將該玻璃材料與 有機樹脂的複合材料應用於具有撓性的基板，可以製造可靠性極高的撓性顯示裝置。
〈發光元件〉
在發光元件124中，作為設置在光射出一側的電極使用對從EL層142發射的光具有透光性的材料。
作為透光材料，可以使用氧化銦、氧化銦氧化錫、氧化銦氧化鋅、氧化鋅、添加有鎵的氧化鋅等。或者，也可以使用石墨烯。此外，作為上述導電層，還可以使用金、銀、鉑、鎂、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀、鈦等金屬材料或包含它們的合金。或者，也可以使用上述金屬材料的氮化物(例如，氮化鈦)等。另外，當使用金屬材料(或者上述金屬的氮化物)時，將其形成為薄到具有透光性的程度即可。此外，可以將上述材料的疊層膜用作導電層。例如，使用銀和鎂的合金與氧化銦氧化錫的疊層膜等的話，可以提高導電性，所以是較佳的。
上述電極藉由蒸鍍法或濺射法等形成。除此之外，也可以藉由噴墨法等的噴出法、絲網印刷法等的印刷法或電鍍法形成。
另外，當藉由濺射法形成具有透光性的上述導電氧化物時，藉由在包含氬和氧的氛圍下對該導電氧化物進行成膜，可以提高透光性。
此外，當在EL層上形成導電氧化物膜時，若採用在減少氧濃度了的包含氬的氛圍下形成的第一導電氧 化物膜和在包含氬和氧的氛圍下形成的第二導電氧化物膜的疊層膜的話，可以減少對EL層的成膜損壞，所以是較佳的。在此，尤其較佳的是，形成第一導電氧化物膜時使用的氬的純度高，例如使用露點為-70℃以下，較佳為-100℃以下的氬氣體。
作為設置在與光射出側相反一側的電極較佳為使用對從EL層142發射的光具有反射性的材料。
作為具有光反射性的材料，例如可以使用鋁、金、鉑、銀、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀等金屬或包含上述金屬的合金。此外，也可以對這些包含金屬材料的金屬或合金添加鑭、釹或鍺等。此外，可以使用鋁和鈦的合金、鋁和鎳的合金、鋁和釹的合金等包含鋁的合金(鋁合金)以及銀和銅的合金、銀、鈀和銅的合金、銀和鎂的合金等包含銀的合金等。包含銀和銅的合金具有高耐熱性，所以是較佳的。並且，藉由層疊與鋁合金膜相接的金屬膜或金屬氧化物膜，可以抑制鋁合金膜的氧化。作為該金屬膜、金屬氧化物膜的材料可以舉出鈦、氧化鈦等。此外，也可以層疊由上述具有透光性的材料構成的膜與由金屬材料構成的膜。例如，可以使用銀與氧化銦氧化錫的疊層膜、銀和鎂的合金、與氧化銦氧化錫的疊層膜等。
上述電極藉由蒸鍍法或濺射法等形成。除此之外，也可以藉由噴墨法等噴出法、絲網印刷法等印刷法或電鍍法形成。
EL層142只要至少包括包含發光性的有機化合物的層(下面，也稱為發光層)即可，既可以由單層構成，又可以層疊多層。作為由多層構成的結構，可以舉出從陽極一側起層疊了電洞注入層、電洞傳輸層、發光層、電子傳輸層和電子注入層的結構的例子。另外，除了發光層之外上述層不一定都需要設置在EL層142中。此外，上述層也可以重複設置。明確而言，可以在EL層142中重疊設置多個發光層，也可以以與電子注入層重疊的方式設置電洞注入層。另外，作為中間層，也可以適當地追加電荷產生層、電子中繼層等其他構成要素。此外，例如也可以採用層疊多個呈現不同發光顏色的發光層的結構。例如藉由層疊處於補色關係的兩個以上的發光層，可以得到白色發光。
EL層142可以藉由真空蒸鍍法、噴墨法或分配法等噴出法、旋塗法等塗佈法形成。
〈黏合層、密封層〉
作為黏合層、密封層，例如可以使用兩液混合型樹脂、熱固性樹脂、光硬化性樹脂等固化材料或凝膠等。例如，可以使用環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺、聚氯乙烯(PVC)、聚乙烯醇縮丁醛(PVB)、乙烯-醋酸乙烯酯(EVA)等。尤其較佳為使用環氧樹脂等透濕性低的材料。
另外，黏合層、密封層可以含有乾燥劑。例 如，可以使用鹼土金屬的氧化物(氧化鈣或氧化鋇等)等藉由化學吸附來吸附水分的物質。作為其他乾燥劑，也可以使用沸石或矽膠等藉由物理吸附來吸附水分的物質。另外，藉由設置粒狀的乾燥劑，由於來自發光元件124的發光被該乾燥劑漫反射，由此可以實現可靠性高且視角依賴性得到改善的發光裝置(尤其對照明用途等有用)。
〈電晶體〉
另外，對構成顯示部102、信號線驅動電路103及掃描線驅動電路104的電晶體的結構沒有特別的限制。例如，電晶體的結構可以使用交錯型電晶體、反交錯型電晶體等。此外，頂閘極型電晶體或底閘極型電晶體都可以被使用。另外，還可以使用通道蝕刻型電晶體或通道保護型電晶體。當採用通道保護型電晶體時，可以僅在通道區上設置通道保護膜。或者，可以僅在源極電極或汲極電極與半導體層接觸的部分形成開口部，並對開口部以外的部分設置通道保護膜。
作為能夠用於其中形成電晶體的通道的半導體層的半導體，例如，可以使用矽或鍺等半導體材料、化合物半導體材料、有機半導體材料或氧化物半導體材料。
此外，對用於電晶體的半導體的結晶性也沒有特別的限制，可以使用非晶半導體、結晶半導體(微晶半導體、多晶半導體、單晶半導體或其一部分具有結晶區域的半導體)。當使用結晶半導體時可以抑制電晶體特性 的劣化，所以是較佳的。
例如，當作為上述半導體使用矽時，可以使用非晶矽、微晶矽、多晶矽或單晶矽等。
另外，當作為上述半導體使用氧化物半導體時，較佳為使用至少含有銦、鎵或鋅中的一個的氧化物半導體。典型地，可以舉出In-Ga-Zn類金屬氧化物等。若使用與矽相比能帶間隙寬且載子密度小的氧化物半導體的話，可以抑制截止狀態下的洩漏電流，所以是較佳的。
在本結構例子中示出具備頂閘極型電晶體的結構，而後面的實施例示出應用底閘極型電晶體的情況。
〈被剝離層、絕緣層〉
被剝離層112具有抑制透過了基板101或黏合層111雜質進行擴散的功能。此外，相接於電晶體的半導體層的被剝離層112、絕緣層138、覆蓋電晶體的絕緣層134以及絕緣層135較佳為能夠抑制雜質向半導體層擴散。作為這些層例如可以使用矽等半導體的氧化物或氮化物、鋁等金屬的氧化物或氮化物。此外，也可以使用這種無機絕緣材料的疊層膜或無機絕緣材料和有機絕緣材料的疊層膜。
作為上述無機絕緣材料，例如可以使用選自氮化鋁、氧化鋁、氮氧化鋁、氧氮化鋁、氧化鎂、氧化鎵、氮化矽、氧化矽、氮氧化矽、氧氮化矽、氧化鍺、氧化鋯、氧化鑭、氧化釹、氧化鉭等的材料形成的單層或疊層。另外，在本說明書等中“氮氧化物”是指在其組成中氮 含量比氧含量多的物質，而“氧氮化物”是指在其組成中氧含量比氮含量多的物質。另外，各元素含量例如可以利用RBS等進行測量。
此外，作為上述無機絕緣材料，也可以使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料。
絕緣層136用作覆蓋起因於電晶體或佈線等而產生的步階的平坦化層。例如可以使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等有機樹脂、或者無機絕緣材料。較佳為使用感光樹脂(丙烯酸樹脂、聚醯亞胺等)形成絕緣層136。此外，絕緣層137可以使用與絕緣層136相同的材料形成。
〈濾色片及黑矩陣〉
濾色片145是為了對從發光元件124發射的光的顏色進行調色來提高色純度而設置的。例如，當使用白色發光的發光元件來得到全彩色顯示裝置時，使用設置有不同顏色的濾色片的多個像素。此時，既可以使用紅色(R)、綠色(G)、藍色(B)的三種顏色的濾色片，又可以使用上述三種顏色之外添加了黃色(Y)的四種顏色的濾色片。此外，除了R、G、B(及Y)以外還可以使用白色(W)的像素，而使用四種顏色(或五種顏色)的濾色片。
另外，在相鄰的濾色片145之間設置有黑矩陣146。黑矩陣146遮擋從相鄰的像素的發光元件124繞過去的光，抑制相鄰的像素之間的混色。在此，藉由將濾色片145的端部設置為與黑矩陣146重疊，可以抑制光洩漏。黑矩陣146可以使用遮擋從發光元件124發射的光的材料，並可以使用金屬或包含顏料的有機樹脂等形成。此外，可以將黑矩陣146設置在信號線驅動電路103等顯示部102以外的區域。
另外，也可以設置覆蓋濾色片145及黑矩陣146的外套層。外套層除了保護濾色片145及黑矩陣146以外還抑制包含在濾色片145及黑矩陣146中的雜質的擴散。外套層由使從發光元件124發射的光透過的材料構成，可以使用無機絕緣膜或有機絕緣膜。
另外，雖然在本結構的例子中例示了應用頂部發射方式的顯示裝置，但是也可以採用應用底部發射方式的顯示裝置。在此情況下，將濾色片145配置在與發光元件124相比更靠近基板101一側。例如，可以在絕緣層135上設置濾色片。另外，黑矩陣146可以以與電晶體等重疊的方式設置。
另外，雖然在本結構例子中採用設置濾色片的結構，但是也可以採用將分別呈現R、G、B等不同顏色的發光的發光元件中的任一個配置在像素中而不設置濾色片的結構。
以上是關於各要素的說明。
雖然在本結構例子中說明了作為顯示元件而應用發光元件的顯示裝置，但是作為其他的顯示裝置，也可以採用應用了液晶元件的液晶顯示裝置、以電泳方式等進行顯示的電子紙等。在實施例2中說明液晶顯示裝置。
[製造方法例子]
以下，參照圖式說明上述顯示裝置100的製造方法的一個例子。尤其是，在本結構例子中說明設想大量生產的顯示裝置100的製造方法例子。
圖4A至圖6B是以下說明的顯示裝置100的製造方法例子中的各步驟的剖面示意圖。圖4A至圖6A對應於圖2A和圖2B所示的部分的剖面結構。此外，圖6B對應於圖1A和圖1B所示的部分的剖面結構。
〈剝離層的形成〉
首先，在基底基板151上形成剝離層152。
作為基底基板151，使用至少具有對後面的製程中的熱的耐熱性的基板。作為基底基板151，例如除了玻璃基板、樹脂基板之外，還可以使用半導體基板、金屬基板、陶瓷基板等。
為了提高量產性，作為基底基板151較佳為使用大型玻璃基板。例如，可以使用如下玻璃基板：第3代(550mm×650mm)，第3.5代(600mm×720mm或620mm×750mm)，第4代(680mm×880mm或730mm×920mm)， 第5代(1100mm×1300mm)，第6代(1500mm×1850mm)，第7代(1870mm×2200mm)，第8代(2200mm×2400mm)，第9代(2400mm×2800mm或2450mm×3050mm)，第10代(2950mm×3400mm)等，或者，可以使用比上述玻璃基板大的玻璃基板。
剝離層152例如可以使用鎢、鈦、鉬等高熔點金屬材料。較佳為使用鎢。
剝離層152例如可以利用濺射法形成。
〈被剝離層的形成〉
接著，在剝離層152上形成被剝離層112。
被剝離層112可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁等無機絕緣材料。此外，被剝離層112也可以以單層或疊層方式使用包含上述無機絕緣材料的層。
尤其較佳的是，使被剝離層112具有兩層以上的疊層結構，作為其中至少一層使用藉由加熱釋放氫的層，作為與剝離層152最近的層使用使氫透過的層。例如，採用從剝離層152一側起層疊包含氧氮化矽的層和包含氮化矽的層的疊層結構。
被剝離層112可以利用濺射法、電漿CVD法等成膜方法形成。尤其較佳的是，藉由使用含有氫的成膜氣體的電漿CVD法來形成。
這裡，藉由在形成被剝離層112時使剝離層 152的表面氧化，可以在剝離層152與被剝離層112之間形成氧化物層(未圖示)。該氧化物層是含有被包含於剝離層152中的金屬的氧化物的層。較佳為含有鎢氧化物的層。
鎢氧化物通常記作WO(3-x)，是可以採用典型地如WO3、W2O5、W4O11、WO2等的各種組成的非整比化合物(non-stoichiometric compound)。同樣地，鈦氧化物(TiO(2-x))、鉬氧化物(MoO(3-x))也是非整比化合物。
較佳為該步驟的氧化物層處於含有較多的氧的狀態。例如當作為剝離層152使用鎢時，氧化物層較佳為以WO3為主要成分的鎢氧化物。
這裡，在形成被剝離層112之前，可以在含有氧化性氣體、較佳為含有一氧化二氮氣體的氛圍下對剝離層152的表面實施電漿處理，來預先在剝離層152的表面形成氧化物層。藉由採用該方法，可以藉由調整電漿處理的條件來改變氧化物層的厚度，與不進行電漿處理的情況相比，可以更有效地控制氧化物層的厚度。
氧化物層的厚度例如設為0.1nm以上且100nm以下，較佳為0.5nm以上且20nm以下。另外，當氧化物層極薄時，有時無法在剖面觀察影像中確認到。
〈加熱處理〉
接著，藉由進行加熱處理使氧化物層變質。藉由進行 加熱處理，被剝離層112釋放出氫並供應給氧化物層。
藉由供應給氧化物層的氫，氧化物層內的金屬氧化物被還原，達到在氧化物層中混合存在氧的組分不同的區域的狀態。例如，當作為剝離層152使用鎢時，氧化物層中的WO3被還原，形成氧的組分比WO3更低的氧化物(例如WO2等)，而達到WO3與氧的組分更低的氧化物混合存在的狀態。由於這種金屬氧化物根據氧的組分而呈現不同的結晶結構，因此藉由在氧化物層內形成氧的組分不同的多個區域，氧化物層的機械強度減弱。其結果，在氧化物層的內部實現了容易損壞的狀態，由此可以提高後面的剝離製程的剝離性。
加熱處理以在氫從被剝離層112脫吸的溫度以上且基底基板151的軟化點以下的溫度進行即可。另外，較佳為以在使氧化物層內的金屬氧化物與氫發生還原反應的溫度以上的溫度進行加熱。例如，當作為剝離層152採用鎢時，以420℃以上、450℃以上、600℃以上或650℃以上的溫度進行加熱。
加熱處理的溫度越高，來自被剝離層112的氫的脫吸量越高，因此可以提高之後的剝離性。但是，當考慮到基底基板151的耐熱性及生產率而想要將加熱溫度降低時，藉由如上所述地預先對剝離層152實施電漿處理而形成氧化物層，即使加熱處理溫度降低也可以實現高的剝離性。
〈半導體層的形成〉
接著，在被剝離層112上形成半導體膜。之後，藉由光微影法等在半導體膜上形成光阻遮罩，藉由蝕刻來去除半導體膜的不需要的部分。然後，藉由去除光阻遮罩，形成構成電晶體的半導體層131及半導體層110(圖4B)。
半導體膜的成膜根據所使用的材料選擇適當的方法即可，例如可以使用濺射法、CVD法、MBE法、ALD(Atomic Layer Deposition，原子層沉積)法或PLD(Pulsed Laser Deposition，脈衝雷射沉積)法等。
此外，在作為半導體膜使用多晶矽的情況下，在形成非晶矽之後進行晶化(例如雷射的照射或熱處理等)，而形成包含多晶矽的半導體膜。
〈閘極絕緣層的形成〉
接著，以覆蓋半導體層110及半導體層131的方式形成絕緣層138。
絕緣層138可以藉由電漿CVD法或濺射法等形成。
〈閘極電極的形成〉
接著，在絕緣層138上形成導電膜。然後，藉由使用光微影法等在導電膜上形成光阻遮罩，藉由蝕刻來去除導電膜的不需要的部分。之後，藉由去除光阻遮罩來形成閘極電極132。
此時，也可以同時形成構成電路的佈線等。
用作閘極電極132的導電膜藉由濺射法、蒸鍍法或CVD法等形成。
〈雜質區域的形成〉
接著，對構成電晶體的半導體層131中的不重疊於閘極電極132的區域摻雜雜質。作為摻雜劑，可以使用作為n型摻雜劑的磷、砷，或者作為p型摻雜劑的硼、鋁等。
〈絕緣層的形成〉
接著，形成覆蓋絕緣層138及閘極電極132的絕緣層134以及絕緣層135。
絕緣層134、絕緣層135藉由電漿CVD法或濺射法等可以形成。
另外，雖然在本結構的例子中，作為形成在閘極電極132上的絕緣層採用層疊絕緣層134與絕緣層135的兩層的結構，但是不侷限於此，也可以採用單層結構或三層以上的疊層結構。
〈開口部的形成〉
接著，在絕緣層138、絕緣層134及絕緣層135中形成到達半導體層131的雜質區域的一部分的開口部。此時，以半導體層110的頂面的一部分露出的方式在半導體層110上的絕緣層138、絕緣層134及絕緣層135中同時 形成開口(圖4C)。
藉由光微影法等在絕緣層135上形成光阻遮罩，藉由蝕刻來去除絕緣層138、絕緣層134及絕緣層135的不需要的部分，從而形成開口部。之後，藉由去除光阻遮罩，可以形成開口部。
在此，藉由設置半導體層110，可以在電晶體的半導體層131上形成開口部的同時在半導體層110上形成開口部。例如，在不設置半導體層110的情況下，有時在形成開口部時被剝離層112也被蝕刻而到達剝離層152。若剝離層152的表面露出，則有該部分成為剝離的起點而發生膜剝離的擔憂。由此，半導體層110還用作用來穩定地形成開口部的蝕刻停止層。
〈源極電極、汲極電極及導電層的形成〉
接著，在上述開口部及絕緣層135上形成導電膜。之後，藉由光微影法等在導電膜上形成光阻遮罩，藉由蝕刻來去除導電膜的不需要的部分。然後，藉由去除光阻遮罩，形成用作電晶體的源極電極或汲極電極的電極133及導電層120(圖4D)。
此時，也可以同時形成構成電路的佈線等。
導電膜藉由濺射法、蒸鍍法或CVD法等形成。
另外，在圖4D等中示出作為導電層120採用兩層結構的情況。雖然導電層120可以採用單層結構，但 是藉由如上所述那樣將多個導電層有間隔地並行配置成多重構造，可以更高效地抑制裂縫發展。
另外，此時形成電晶體121、電晶體122及電晶體123。
〈絕緣層的形成〉
接著，形成用作平坦化層的絕緣層136。此時，在絕緣層136中形成到達電流控制用電晶體122中的一個電極133、半導體層110、及用作外部連接端子105的佈線的每一個的開口部。
作為絕緣層136，例如較佳為藉由旋塗法等塗佈感光性有機樹脂，然後選擇性地進行曝光、顯影來形成。作為另外的形成方法可以利用濺射法、蒸鍍法、液滴噴出法(噴墨法)、絲網印刷、膠版印刷等。
〈第一電極的形成〉
接著，在絕緣層136上形成導電膜。之後，藉由光微影法等在導電膜上形成光阻遮罩，藉由蝕刻來去除導電膜的不需要的部分。然後，藉由去除光阻遮罩，形成電連接於電晶體中的一個電極133的第一電極141。
此時，也可以同時形成構成電路的佈線等。
導電膜藉由濺射法、蒸鍍法或CVD法等形成。
〈絕緣層的形成〉
接著，以覆蓋第一電極141的端部的方式形成絕緣層137(圖5A)。此時，在絕緣層137中形成到達用作半導體層110及外部連接端子105的佈線的每一個的開口部。
作為絕緣層137，例如較佳為藉由旋塗法等塗佈感光性有機樹脂，然後選擇性地進行曝光、顯影來形成。作為另外的形成方法可以利用濺射法、蒸鍍法、液滴噴出法(噴墨法)、絲網印刷、膠版印刷等。
〈剝離〉
接著，在剝離層152與被剝離層112之間進行剝離(圖5B)。
例如以如下方法進行剝離：將基底基板151固定在吸附台，在剝離層152與被剝離層112之間形成剝離的起點。例如，可以在其間插入刃具等銳利形狀的器具來形成剝離的起點。另外，也可以藉由對一部分的區域照射雷射使剝離層152的一部分溶解、蒸發或被熱破壞來形成剝離的起點。或者，也可以將液體(例如，乙醇、水、包含二氧化碳的水等)滴到剝離層152的端部，利用毛細現象使該液體浸透到剝離層152與被剝離層112之間的邊界來形成剝離的起點。
接著，在形成有剝離的起點的部分處，藉由在大致垂直於密合面的方向上緩慢施加物理力，可以在不損壞被剝離層112及設置在其上的層的情況下進行剝離。
在此，為了在進行剝離時保護形成在被剝離層112上的電晶體等結構物，較佳為在被剝離層112的上部隔著能夠去除的黏合層(例如，水溶性的黏合劑或低黏性的黏合劑)貼合具有撓性的基體材料等。
此時，例如也可以將膠帶等貼合到基底基板151或上述基體材料，並向上述方向拽拉該膠帶來進行剝離，又可以將鉤子狀的構件掛在基底基板151或上述基體材料的端部來進行剝離。此外，也可以將具有黏著性的構件或能夠真空吸著的構件吸附到基底基板151或上述基體材料的背面並拽拉來進行剝離。或者，也可以將具有黏著性的輥子壓在基底基板151或上述基體材料的背面，轉動並相對地移動輥子來進行剝離。
在此，在進行剝離時，藉由將水或水溶液等包含水的液體添加到剝離介面，並使該液體滲透到剝離介面來進行剝離，從而可以進一步提高剝離性。
剝離主要產生在形成在剝離層152與被剝離層112之間的氧化物層的內部或者氧化物層與剝離層152之間的介面。因此，氧化物層有時附著到剝離之後的剝離層152的表面以及被剝離層112的表面。如上所述，容易在氧化物層與剝離層152之間的介面處發生剝離，因此很多情況下被剝離層112一側的氧化物層附著得很厚。
在此，較佳的是，當進行剝離時，在基底基板151的端部中形成剝離的起點，剝離從該起點進行。另外，當形成剝離的起點時，在基底基板151的端部附近， 有時在被剝離層112上的絕緣層中產生裂縫。此時生成的裂縫有時在剝離進行的同時從基底基板151的外側發展到內側。然而，藉由以圍繞顯示部102的方式設置半導體層110，即使在產生上述裂縫的情況下，也可以使裂縫的發展停止在設置有半導體層110的區域中，從而可以高效地抑制裂縫到達顯示部102。
〈貼合〉
之後，在被剝離層112的剝離面一側隔著黏合層111貼合具有撓性的基板101。
當在進行剝離之前在被剝離層112的頂部隔著能夠去除的黏合層貼合具有撓性的基體材料時，在此步驟中去除該基體材料和黏合層。
〈發光元件的形成〉
接下來，藉由在第一電極141上依次形成EL層142及第二電極143，來形成發光元件124(圖5C)。
藉由上述製程在具有撓性的基板101上可以形成多個電晶體及發光元件124。
〈貼合〉
接著，準備形成有濾色片145及黑矩陣146的基板130。
作為在具有撓性的基板130上形成濾色片145 及黑矩陣146的方法，可以利用絕緣層136及絕緣層137的形成方法。也可以在具有撓性的基板130上直接形成濾色片145及黑矩陣146。或者，藉由上述剝離方法在基底基板上形成剝離層及被剝離層，在被剝離層上形成濾色片145及黑矩陣146，對基底基板及剝離層進行剝離，在具有撓性的基板130上隔著黏合層貼合該被剝離層，來製造濾色片145及黑矩陣146。
接著，在基板130或基板101上形成黏合層114。
黏合層114例如藉由分配法等噴出法、絲網印刷法等印刷法等塗佈固化樹脂，然後使該樹脂所包含的溶劑揮發。
接下來，在基板130或基板101上的黏合層114的內側的區域中形成密封層113。密封層113可以利用與上述黏合層114同樣的形成方法來形成。
在此，黏合層114用作分隔壁(也稱為斜坡、阻擋物、堤)，該分隔壁用於抑制密封層113擴大到設置有外部連接端子105或半導體層110的區域。另外，在由於密封層113的材料及形成方法或設置有密封層113的區域等而不存在密封層113擴散到設置有外部連接端子105或半導體層110的區域的擔憂的情況下，也可以不設置黏合層114。
接著，藉由貼合基板130與基板101並使黏合層114及密封層113固化，黏合基板130與基板101 (圖6A)。
此時，若考慮到量產性，在對形成在基板101上的多個顯示裝置100分別貼合切割成適當的尺寸的基板130的情況下，製程變複雜而量產性下降。由此較佳的是，如圖6A所示，作為基板130使用與基板101相同的尺寸的基板，以覆蓋多個顯示裝置100的方式進行貼合，之後分別切割基板130及基板101，將多個顯示裝置100分離為各個顯示裝置100。
〈分離〉
接著，分別切斷基板101及基板130，將多個顯示裝置100分離為各個顯示裝置100(圖6B)。
為了切斷基板101及基板130，可以使用具有鋒利的刀刃的切割器、劃線器、雷射切割器等。此外，在相同位置上切斷基板101及基板130的情況下，也可以使用剪斷(shirring)裝置等。
基板101的切斷沿著設置在半導體層110上的各絕緣層(絕緣層134、絕緣層135、絕緣層136、絕緣層137及絕緣層138)中的開口部進行。
此外，基板130以至少不重疊於外部連接端子105的方式在外部連接端子105的內側的區域進行切斷。另外，在不設置有外部連接端子105的區域中基板130也可以在與基板101相同的位置上進行切斷。
藉由上述製程可以製造顯示裝置100。
另外，在上述製造方法的例子中示出作為剝離層使用金屬材料並且作為被剝離層使用無機絕緣材料的情況，但是剝離層與被剝離層的組合不侷限於此，選擇在剝離層與被剝離層之間的介面或剝離層中產生剝離那樣的材料即可。例如，也可以採用金屬與樹脂等密合性低的材料的組合。
另外，在可以在基底基板與被剝離層之間的介面進行剝離的情況下，也可以不設置剝離層。例如，也可以將玻璃用於基底基板，並將聚醯亞胺等有機樹脂用於被剝離層，藉由加熱有機樹脂來進行剝離。或者，也可以在基底基板與由有機樹脂構成的被剝離層之間設置金屬層，藉由使電流流過該金屬層來加熱金屬層，由此在金屬層與被剝離層之間的介面進行剝離。
另外，雖然在上述製造方法的例子中示出在進行剝離之後形成EL層142及第二電極143的方法，但是也可以在進行剝離之前形成EL層142及第二電極143。
此外，在作為EL層142的形成方法使用基於真空蒸鍍法的成膜方法的情況下，有時在極大的基板上因基板的撓曲等的影響而不容易穩定地進行成膜。在此情況下，較佳為在形成EL層142之前將基板分割成所希望的尺寸。此時，較佳的是，不是分割成各個顯示裝置100的尺寸，而是以在被分割的一個基板上包括多個顯示裝置100的方式分割基板，對多個顯示裝置100同時進行蒸 鍍。
如此，當藉由在形成EL層142之前進行分割的製程以及最後分割成各個顯示裝置100的製程中跨兩個製程地分割基板時，較佳為沿著各個製程的分割線設置半導體層110。例如採用圍繞各個顯示裝置100的半導體層110以及圍繞包括多個顯示裝置100的區域的半導體層110的兩重結構。
藉由上述製造方法，可以高生產率地製造降低了起因於裂縫的不良情況的撓性裝置。
本實施例可以與本說明書所記載的其他實施例及實施例適當地組合而實施。
實施例2
在本實施例中，說明與實施例1所例示的顯示裝置不同的顯示裝置的結構的例子。另外，在下面的說明中省略與實施例1重複的內容。
〈結構的例子〉
以下說明作為顯示元件應用液晶元件的影像顯示裝置的結構的例子。
圖7是顯示裝置200的剖面示意圖。顯示裝置200與上述實施例1所例示的顯示裝置100相比，主要不同之處在於：顯示裝置200作為顯示元件應用液晶元件，並且顯示裝置200的電晶體的結構與顯示裝置100不 同。
顯示部102具備應用IPS(In-Plane-Switching：平面切換)模式的液晶元件224。液晶元件224因在相對基板面橫向的方向上產生的電場而被控制液晶的配向。
像素包括至少一個開關電晶體222、未圖示的儲存電容器。此外，與電晶體222的源極電極或汲極電極中的一個電連接的梳形的第一電極241和梳形的第二電極243間隔地設置在絕緣層136上。
第一電極241和第二電極243中的至少一個使用上述透光導電材料。若這兩個電極都使用透光導電材料的話，可以提高像素的孔徑比，所以是較佳的。
此外，在圖7中，為了區別第一電極241與第二電極243使用不同的陰影圖案示出，但是較佳為藉由加工同一導電膜來形成第一電極241與第二電極243。
濾色片245以與第一電極241及第二電極243重疊的方式設置。雖然在圖7中示出濾色片245設置在絕緣層135上的結構，但是濾色片不侷限於上述位置。
在第一電極241及第二電極243與基板130之間設置有液晶242。藉由在第一電極241與第二電極243之間施加電壓，在橫向上產生電場，藉由該電場控制液晶242的配向，以像素單位控制來自配置在顯示裝置的外部的背光的光的偏振，從而可以顯示影像。
較佳為在相接於液晶242的面設置用來控制 液晶242的配向的配向膜。作為配向膜使用透光材料。此外，雖然這裡未圖示，但是在基板101及基板130的從液晶元件224看時為外側的表面上設置偏振板。
作為液晶242可以使用熱致液晶、低分子液晶、高分子液晶、鐵電液晶、反鐵電液晶等。此外，當使用呈現藍相的液晶時，由於不需要使用配向膜，並且可以獲得廣視角化，所以是較佳的。
另外，作為液晶242較佳為使用黏度高且流動性低的材料。
此外，在本結構例子中說明應用IPS模式的液晶元件224，但是液晶元件的結構不侷限於此，也可以使用TN(Twisted Nematic：扭曲向列)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電性液晶)模式等。
設置在顯示裝置200中的電晶體(電晶體221、電晶體222等)是底閘極型電晶體。電晶體包括：閘極電極232；用作閘極絕緣層的絕緣層238；半導體層231；以及一對電極233。另外，以覆蓋電晶體的方式設置有絕緣層134、絕緣層135及絕緣層136。
在圖7中示出對與電晶體的半導體層231相 同的膜進行加工來形成半導體層110的情況。由於電晶體的結構與實施例1例示的顯示裝置100不同，所以半導體層110及導電層120的周圍的疊層結構不同。
明確而言，半導體層110設置在用作電晶體的閘極絕緣層的絕緣層238上，並且半導體層110的端部由絕緣層134及絕緣層135覆蓋。此外，導電層120設置在絕緣層238上，並且在導電層120上設置有絕緣層134及絕緣層135。
以上是本結構例子的說明。
另外，也可以使用實施例1所例示的頂閘極型電晶體代替在此例示的底閘極型電晶體。與此同樣，也可以將在此示出的底閘極型電晶體應用於實施例1。當然，半導體層110及導電層120的周圍的疊層結構根據電晶體的結構而不同。
本實施例可以與本說明書所記載的其他實施例及實施例適當地組合而實施。
實施例3
在本實施例中，作為本發明的一個實施例的半導體裝置的例子，對具備顯示裝置的電子裝置的例子進行說明。
本發明的一個實施例的顯示裝置可以使顯示面彎曲。作為這種顯示裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示幕、數位相機、數位攝影機、數位相框、行動電話機(也稱為行動電 話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音訊播放裝置、彈珠機等大型遊戲機等。此外，也可以將照明或顯示裝置沿著房屋及高樓等的內壁或外壁、汽車的內部裝修或外部裝修的曲面組裝。
圖8A示出行動電話機的一個例子。行動電話機7100包括組裝在外殼7101中的顯示部7102、操作按鈕7103、外部連接埠7104、揚聲器7105、麥克風7106、相機7107等。另外，藉由將本發明的一個實施例的顯示裝置用於顯示部7102來製造行動電話機7100。
在圖8A所示的行動電話機7100中，藉由用手指等觸摸顯示部7102，可以輸入資訊。此外，藉由用手指等觸摸顯示部7102可以進行打電話或輸入文字等的各種操作。例如，藉由觸摸顯示於顯示部7102的圖示7108，可以啟動應用程式。
此外，藉由操作按鈕7103的操作，可以切換電源的ON、OFF或顯示在顯示部7102的影像的種類。例如，可以將電子郵件的創建畫面切換為主功能表畫面。
在此，在顯示部7102中組裝有本發明的一個實施例的顯示裝置。因此，可以提供一種能夠進行沿著彎曲的顯示面的顯示且可靠性高的行動電話機。
圖8B是腕帶型顯示裝置的一個例子。可攜式顯示裝置7200包括外殼7201、顯示部7202、操作按鈕7203以及收發裝置7204。
可攜式顯示裝置7200能夠藉由收發裝置7204 接收影像信號，且可以將所接收的影像顯示在顯示部7202。此外，也可以將聲音信號發送到其他接收設備。
此外，可以藉由操作按鈕7203進行電源的ON、OFF工作、所顯示的影像的切換或者音量調整等。
在此，顯示部7202組裝有本發明的一個實施例的顯示裝置。因此，可以提供一種具備彎曲的顯示部且可靠性高的可攜式顯示裝置。
圖8C是手錶型可攜式資訊終端的一個例子。可攜式資訊終端7300包括外殼7301、顯示部7302、帶子7303、帶扣7304、操作按鈕7305、輸出輸入端子7306等。
可攜式資訊終端7300可以執行行動電話、電子郵件、文章的閱讀及編寫、音樂播放、網路通信、電腦遊戲等各種應用程式。
顯示部7302按其顯示面彎曲的方式設置，能夠沿著彎曲的顯示面進行顯示。另外，顯示部7302具備觸摸感測器，可以用手指或觸控筆等觸摸畫面來進行操作。例如，藉由觸摸顯示於顯示部7302的圖標7307，可以啟動應用程式。
操作按鈕7305除了時刻設定之外，還可以具有電源開關、無線通訊的開關、靜音模式的執行及解除、省電模式的執行及解除等各種功能。例如，藉由利用組裝在可攜式資訊終端7300中的作業系統，可以自由地設定操作按鈕7305的功能。
另外，可攜式資訊終端7300可以執行被通信標準化的近距離無線通訊。例如，藉由與可無線通訊的耳麥通信，可以進行免提通話。
另外，可攜式資訊終端7300具備輸出輸入端子7306，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由輸出輸入端子7306進行充電。另外，充電動作也可以利用無線供電進行，而不藉由輸出輸入端子7306。
可攜式資訊終端7300的顯示部7302可以應用本發明的一個實施例的顯示裝置。
本實施例所示的電子裝置的顯示部可以應用本發明的一個實施例的顯示裝置。因此，可以實現降低起因於彎曲導致的裂縫的不良情況、可靠性高且能夠進行沿著曲面的顯示的電子裝置。
本實施例可以與本說明書所記載的其他實施例及範例適當地組合而實施。
範例
在本範例中，說明在具有撓性的基板上形成本發明的一個實施例的半導體層及導電層而觀察基板分離之前後的裂縫的狀態的結果。
〈樣本的製造〉
首先，在用作基底基板的玻璃基板上藉由電漿CVD 法形成厚度為大約200nm的氧氮化矽膜。接著，作為剝離層藉由濺射法形成厚度為大約50nm的鎢膜。接下來，作為被剝離層藉由電漿CVD法連續形成厚度為大約600nm的氧氮化矽膜、厚度為大約200nm的氮化矽膜、厚度為大約200nm的氧氮化矽膜、厚度為大約140nm的氮氧化矽膜以及厚度為大約100nm的氧氮化矽膜。
接著，在被剝離層上形成厚度為大約50nm的多晶矽膜，對不需要的部分進行蝕刻來形成電晶體的半導體層以及圍繞電晶體的半導體層。對藉由電漿CVD法形成的非晶矽膜進行以Ni為催化元素的固相生長法，然後去除殘留在膜中的催化元素來形成多晶矽膜。
接著，作為閘極絕緣層，藉由電漿CVD法形成厚度為大約110nm的氧氮化矽膜。接著，形成厚度為大約30nm的氮化鉭膜和厚度為大約370nm的鎢膜，對不需要的部分進行蝕刻來形成閘極電極。接著，作為層間絕緣層，形成厚度為大約50nm的氧氮化矽膜、厚度為大約140nm的氮氧化矽膜以及厚度為大約520nm的氧氮化矽膜。之後，以覆蓋半導體層的端部且使半導體層的一部分露出的方式對閘極絕緣層及層間絕緣層的一部分進行蝕刻來形成開口部。另外，將此時形成開口部的各絕緣層稱為第一絕緣層。
接下來，在層間絕緣層上藉由濺射法形成厚度為大約100nm的鈦膜、厚度為大約700nm的鋁膜以及厚度為大約100nm的鈦膜，對不需要的部分進行蝕刻來 形成電晶體的一對電極以及圍繞電晶體的導電層。
接著，在形成厚度為大約150nm的氧氮化矽膜之後，在半導體層上與上述同樣地形成開口部。接著，藉由光微影法形成厚度為大約2.0μm的聚醯亞胺膜，以在半導體層上設置開口部。接下來，藉由濺射法形成厚度為大約50nm的銦-錫氧化物膜，對不需要的部分進行蝕刻來形成第一電極。然後，藉由光微影法以在半導體層上設置開口部的方式形成厚度為大約1.5μm的聚醯亞胺膜。另外，將此時形成在導電層上的氧氮化矽膜以及兩層的聚醯亞胺膜稱為第二絕緣層。
接著，塗佈水溶性樹脂而使其固化。然後，貼合藉由照射紫外光而黏合力減弱的UV剝離膠帶，使該UV剝離膠帶吸附到吸附台，從基底基板剝離被剝離層。然後，在被剝離層的剝離面一側塗佈固化環氧樹脂，作為基板貼合厚度為125μm的聚醯亞胺膜。然後，在對UV剝離膠帶進行剝離之後，去除水溶性樹脂。
藉由上述製程，在撓性基板上製造具備電晶體、圍繞形成有電晶體的區域的導電層以及位於導電層的外側的半導體層的樣本。
〈裂縫的觀察〉
接下來，在基板的分離之前後，在半導體層及導電層附近利用光學顯微鏡進行觀察。
圖9A、圖10A、圖11A及圖12A示出光學顯 微鏡照片。另外，在各個照片的下部示意性地示出對應於觀察部位的剖面結構(圖9B、圖10B、圖11B及圖12B)。
圖9A是分離基板之前的光學顯微鏡照片。照片的左側是露出半導體層的區域，可知在該區域中產生裂縫。此外，可知該裂縫沒有發展到重疊於半導體層的第一絕緣層的端部的內側(右側)。
圖10A及圖11A都是在開口與半導體層重疊的區域中分離基板時的光學顯微鏡照片。可知在兩個照片中裂縫從照片左側的基板的切斷部分向內部發展。另外，如圖9A所示，可以確認裂縫的發展在與半導體層重疊的第一絕緣層的端部中停止。
圖12A是分離基板之後的與圖9A、圖10A及圖11A的部位相離的部位的光學顯微鏡照片。可知在照片左側的第一絕緣層與第二絕緣層重疊的區域中產生裂縫。此外，可知該裂縫在導電層的端部中停止發展而沒有發展到更內側。
根據上述結果，可以確認：藉由在基板的外周部設置端部由絕緣層覆蓋的半導體層，可以高效地抑制裂縫的發展。再者，可以確認到：藉由在其內側設置導電層，可以更高效地抑制裂縫的發展。
100‧‧‧顯示裝置
101‧‧‧基板
102‧‧‧顯示部
103‧‧‧信號線驅動電路
104‧‧‧掃描線驅動電路
105‧‧‧外部連接端子
110‧‧‧半導體層
111‧‧‧黏合層
112‧‧‧被剝離層
113‧‧‧密封層
114‧‧‧黏合層
120‧‧‧導電層
121‧‧‧電晶體
122‧‧‧電晶體
123‧‧‧電晶體
124‧‧‧發光元件
130‧‧‧基板
131‧‧‧半導體層
132‧‧‧閘極電極
133‧‧‧電極
134‧‧‧絕緣層
135‧‧‧絕緣層
136‧‧‧絕緣層
137‧‧‧絕緣層
138‧‧‧絕緣層
141‧‧‧電極
142‧‧‧EL層
143‧‧‧電極
145‧‧‧濾色片
146‧‧‧黑矩陣

Claims (15)

  1. 一種半導體裝置，包括：撓性基板；在該撓性基板上的半導體元件；在該撓性基板上且沿著該撓性基板的外周部的半導體層；以及在該半導體元件及該半導體層上的絕緣層，其中，該絕緣層包括在該半導體層上且沿著該撓性基板的該外周部的開口，其中，該半導體層的第一端部由該絕緣層覆蓋，其中，該半導體層的第二端部在該開口中露出，其中，該撓性基板的端部與該半導體層的該第二端部大致對準，並且其中，該半導體層及該開口圍繞該半導體元件。
  2. 一種半導體裝置，包括：撓性基板；在該撓性基板上的半導體元件；在該撓性基板上且沿著該撓性基板的外周部的半導體層；在該半導體元件及該半導體層上的絕緣層；以及在該半導體元件與該半導體層之間的導電層，其中，該絕緣層包括在該半導體層上且沿著該撓性基板的該外周部的開口，其中，該半導體層的第一端部由該絕緣層覆蓋， 其中，該半導體層的第二端部在該開口中露出，其中，該撓性基板的端部與該半導體層的該第二端部大致對準，並且其中，該半導體層、該開口及該導電層圍繞該半導體元件。
  3. 根據申請專利範圍第2項之半導體裝置，其中該半導體元件包括電晶體，並且其中該導電層包含與該電晶體的閘極電極、源極電極或汲極電極相同的材料。
  4. 根據申請專利範圍第1或2項之半導體裝置，其中該絕緣層的端部位於該半導體層上。
  5. 根據申請專利範圍第1或2項之半導體裝置，其中該半導體層及該開口的每一個具有閉合曲線的形狀。
  6. 根據申請專利範圍第1或2項之半導體裝置，還包括黏合層及包含絕緣材料的層，其中，該黏合層及該包含絕緣材料的層位於該撓性基板與該半導體層之間。
  7. 根據申請專利範圍第1或2項之半導體裝置，其中該半導體元件包括電晶體。
  8. 根據申請專利範圍第7項之半導體裝置，其中該半導體層包含與該電晶體的通道中的半導體相同的材料。
  9. 一種製造半導體裝置的方法，包括如下步驟：在基底基板上形成剝離層；在該剝離層上形成被剝離層； 在該被剝離層上形成半導體元件及圍繞該半導體元件的半導體層；在該半導體元件及該半導體層上形成絕緣層，該絕緣層具有重疊於該半導體層的開口；在形成具有該開口的該絕緣層之後，從該被剝離層剝離該剝離層及該基底基板；在從該被剝離層剝離該剝離層及該基底基板之後，將撓性基板黏合到該被剝離層的剝離面；以及在將該撓性基板黏合到該被剝離層的該剝離面之後，在重疊於該開口的位置處切斷該撓性基板、該被剝離層及該半導體層。
  10. 一種製造半導體裝置的方法，包括如下步驟：在基底基板上形成剝離層；在該剝離層上形成被剝離層；在該被剝離層上形成半導體元件及圍繞該半導體元件的半導體層；在該半導體元件及該半導體層上形成絕緣層，該絕緣層具有重疊於該半導體層的開口；在具有該開口的該絕緣層上形成圍繞該半導體元件的導電層；在形成該導電層及具有該開口的該絕緣層之後，從該被剝離層剝離該剝離層及該基底基板；在從該被剝離層剝離該剝離層及該基底基板之後，將撓性基板黏合到該被剝離層的剝離面；以及 在將該撓性基板黏合到該被剝離層的該剝離面之後，在重疊於該開口的位置處切斷該撓性基板、該被剝離層及該半導體層，其中，該導電層在該半導體元件與該開口之間。
  11. 根據申請專利範圍第10項之製造半導體裝置的方法，其中該導電層具有閉合曲線的形狀。
  12. 根據申請專利範圍第9或10項之製造半導體裝置的方法，其中該半導體元件包括電晶體。
  13. 根據申請專利範圍第12項之製造半導體裝置的方法，其中該半導體層及該電晶體的通道在相同步驟中形成。
  14. 根據申請專利範圍第9或10項之製造半導體裝置的方法，其中該半導體層及該開口的每一個具有閉合曲線的形狀。
  15. 根據申請專利範圍第9或10項之製造半導體裝置的方法，還包括在具有該開口的該絕緣層上形成顯示元件的步驟。
TW103111261A 2013-04-10 2014-03-26 半導體裝置及其製造方法 TWI611582B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013081897 2013-04-10
JP2013-081897 2013-04-10

Publications (2)

Publication Number Publication Date
TW201503370A TW201503370A (zh) 2015-01-16
TWI611582B true TWI611582B (zh) 2018-01-11

Family

ID=51618573

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106136236A TWI692108B (zh) 2013-04-10 2014-03-26 半導體裝置及其製造方法
TW103111261A TWI611582B (zh) 2013-04-10 2014-03-26 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106136236A TWI692108B (zh) 2013-04-10 2014-03-26 半導體裝置及其製造方法

Country Status (6)

Country Link
US (2) US9257560B2 (zh)
JP (3) JP6321432B2 (zh)
KR (1) KR102212242B1 (zh)
CN (1) CN104103677B (zh)
DE (1) DE102014206530A1 (zh)
TW (2) TWI692108B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685936B (zh) * 2018-06-25 2020-02-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356049B2 (en) 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
JP6322380B2 (ja) * 2013-10-17 2018-05-09 株式会社ジャパンディスプレイ 表示装置
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150075367A (ko) 2013-12-25 2015-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN112965640B (zh) 2014-02-28 2024-06-25 株式会社半导体能源研究所 电子设备
DE112015001124T5 (de) 2014-03-06 2016-11-17 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung
US9356661B2 (en) * 2014-04-23 2016-05-31 Apple Inc. Electronic device with near-field antenna operating through display
JP6468686B2 (ja) 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
JP6462325B2 (ja) * 2014-11-14 2019-01-30 株式会社ジャパンディスプレイ 表示装置の製造方法および表示装置の端子露出方法
US10185363B2 (en) 2014-11-28 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Electronic device
CN104600079B (zh) 2014-12-30 2017-09-22 厦门天马微电子有限公司 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
KR102385339B1 (ko) * 2015-04-21 2022-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102446857B1 (ko) * 2015-05-26 2022-09-23 삼성디스플레이 주식회사 표시 장치
JP6495754B2 (ja) * 2015-06-12 2019-04-03 株式会社ジャパンディスプレイ 表示装置
CN105118844A (zh) * 2015-07-01 2015-12-02 深圳市华星光电技术有限公司 一种柔性显示面板的制备方法及柔性显示面板
CN111627975B (zh) 2015-07-23 2023-11-07 株式会社半导体能源研究所 显示装置、模块及电子设备
KR102461970B1 (ko) * 2015-11-27 2022-10-31 엘지디스플레이 주식회사 유기발광 표시장치
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
JP6456317B2 (ja) 2016-02-26 2019-01-23 株式会社ジャパンディスプレイ 表示装置、および可撓性表示装置
KR20170113066A (ko) 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
WO2017164680A1 (ko) 2016-03-24 2017-09-28 삼성전자주식회사 디스플레이를 가진 전자 장치
US10923350B2 (en) * 2016-08-31 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR102591568B1 (ko) * 2017-01-19 2023-10-23 삼성전자주식회사 디스플레이를 포함하는 전자 장치
KR102581675B1 (ko) 2018-04-06 2023-09-22 삼성디스플레이 주식회사 표시 장치
CN108847414B (zh) * 2018-06-29 2021-03-05 武汉天马微电子有限公司 显示面板及显示装置
CN109087936A (zh) * 2018-08-24 2018-12-25 京东方科技集团股份有限公司 一种柔性显示基板的制备方法
US12033987B2 (en) * 2018-09-07 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN112164715B (zh) * 2018-11-28 2024-05-14 上海天马微电子有限公司 显示面板和显示装置
CN109638081B (zh) * 2018-12-04 2020-05-22 武汉华星光电半导体显示技术有限公司 具有高介电常数薄膜的柔性基板及其制作方法
WO2020145296A1 (ja) 2019-01-09 2020-07-16 株式会社Ｊｏｌｅｄ 表示パネルおよび表示装置
JP7284664B2 (ja) 2019-08-06 2023-05-31 シチズン時計株式会社 プリンタ
CN111162097B (zh) * 2020-01-03 2022-03-29 武汉天马微电子有限公司 一种显示面板和显示装置
JP7515520B2 (ja) * 2020-03-23 2024-07-12 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示マザーボード並びに表示装置
CN111430566A (zh) * 2020-03-30 2020-07-17 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置
CN111564465A (zh) * 2020-05-19 2020-08-21 深超光电（深圳）有限公司 显示面板的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042285A1 (en) * 2002-08-30 2004-03-04 Fujitsu Limited Semiconductor device and manufacturing method thereof
TW200539250A (en) * 2004-02-06 2005-12-01 Semiconductor Energy Lab Method for manufacturing thin film integrated circuit, and element substrate
TW200636883A (en) * 2005-02-02 2006-10-16 Sharp Kk Semiconductor device and manufacturing method thereof
TW200903088A (en) * 2003-03-07 2009-01-16 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
US20090239320A1 (en) * 2001-07-16 2009-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3241208B2 (ja) * 1994-06-20 2001-12-25 三菱電機株式会社 アクティブマトリクス基板、それを用いた液晶表示装置およびその製法
TW318261B (zh) 1995-09-21 1997-10-21 Handotai Energy Kenkyusho Kk
JP3477301B2 (ja) 1995-12-19 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置及びその製造方法
JPH09171190A (ja) 1995-12-19 1997-06-30 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP3737176B2 (ja) 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
JP4179483B2 (ja) 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3747336B2 (ja) 1996-05-08 2006-02-22 株式会社半導体エネルギー研究所 液晶表示装置の製造方法および液晶パネル
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP2001266654A (ja) 2000-01-11 2001-09-28 Sanyo Electric Co Ltd 透明電極及び透明電極のパターニング方法及びそれを用いた半導体素子の製造方法
TWI252592B (en) 2000-01-17 2006-04-01 Semiconductor Energy Lab EL display device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3813508B2 (ja) * 2001-12-28 2006-08-23 シャープ株式会社 アクティブマトリクス基板、複合アクティブマトリクス基板、並びにこれを用いた表示装置および検出装置
CN102290422A (zh) 2003-01-15 2011-12-21 株式会社半导体能源研究所 显示装置及其制造方法、剥离方法及发光装置的制造方法
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
JP5085014B2 (ja) 2005-05-26 2012-11-28 株式会社ジャパンディスプレイイースト 半導体装置の製造方法及び半導体装置
EP1886355A4 (en) 2005-05-31 2015-04-01 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
CN100444383C (zh) * 2005-11-04 2008-12-17 中华映管股份有限公司 薄膜晶体管、像素结构及像素结构之修补方法
JP5344360B2 (ja) * 2006-01-24 2013-11-20 セイコーエプソン株式会社 薄膜回路装置、電子機器及び製造方法
JP2007248576A (ja) * 2006-03-14 2007-09-27 Hitachi Displays Ltd 液晶表示素子及びその製造方法
JP2007287354A (ja) 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101430525B1 (ko) * 2007-01-15 2014-08-14 삼성디스플레이 주식회사 액정표시장치
US7741196B2 (en) * 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
KR101457656B1 (ko) 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
JP5386852B2 (ja) * 2008-05-07 2014-01-15 株式会社リコー 積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法
KR101234382B1 (ko) * 2008-05-23 2013-02-18 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
EP2178133B1 (en) * 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
JP5547901B2 (ja) * 2009-03-25 2014-07-16 株式会社ジャパンディスプレイ 表示装置
KR101772639B1 (ko) * 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101845480B1 (ko) * 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5568824B2 (ja) * 2010-07-30 2014-08-13 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
FR2965975B1 (fr) * 2010-10-11 2012-12-21 Commissariat Energie Atomique Transistor a effet de champ sur ilot de matériau semi-conducteur auto-assemble
JP2013081897A (ja) 2011-10-07 2013-05-09 Akira Suzuki 液体廃棄物処理装置
WO2013069056A1 (ja) * 2011-11-09 2013-05-16 パナソニック株式会社 薄膜形成基板及び薄膜形成方法
US20140061864A1 (en) * 2012-09-04 2014-03-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor substrate having crack preventing structure and method of manufacturing the same
KR101965260B1 (ko) * 2012-10-09 2019-04-04 삼성디스플레이 주식회사 플렉서블 디스플레이 장치용 어레이 기판
US8896102B2 (en) * 2013-01-22 2014-11-25 Freescale Semiconductor, Inc. Die edge sealing structures and related fabrication methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090239320A1 (en) * 2001-07-16 2009-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US20040042285A1 (en) * 2002-08-30 2004-03-04 Fujitsu Limited Semiconductor device and manufacturing method thereof
TW200903088A (en) * 2003-03-07 2009-01-16 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
TW200539250A (en) * 2004-02-06 2005-12-01 Semiconductor Energy Lab Method for manufacturing thin film integrated circuit, and element substrate
TW200636883A (en) * 2005-02-02 2006-10-16 Sharp Kk Semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685936B (zh) * 2018-06-25 2020-02-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US10770428B2 (en) 2018-06-25 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11929345B2 (en) 2018-06-25 2024-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including binding agent adhering an integrated circuit device to an interposer

Also Published As

Publication number Publication date
TW201820635A (zh) 2018-06-01
JP6895559B2 (ja) 2021-06-30
CN104103677B (zh) 2018-12-21
KR20140122669A (ko) 2014-10-20
JP2020122972A (ja) 2020-08-13
US20160111550A1 (en) 2016-04-21
JP6321432B2 (ja) 2018-05-09
KR102212242B1 (ko) 2021-02-04
US20140306288A1 (en) 2014-10-16
TWI692108B (zh) 2020-04-21
JP2018141992A (ja) 2018-09-13
JP2014220489A (ja) 2014-11-20
DE102014206530A1 (de) 2014-10-16
US10134904B2 (en) 2018-11-20
US9257560B2 (en) 2016-02-09
CN104103677A (zh) 2014-10-15
TW201503370A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
TWI611582B (zh) 半導體裝置及其製造方法
JP6983848B2 (ja) 表示装置
JP6306790B2 (ja) 表示装置及び電子機器
TW201906201A (zh) 發光裝置及其製造方法