CN104600079B - 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法 - Google Patents

一种液晶显示装置、薄膜晶体管阵列基板及其制作方法 Download PDF

Info

Publication number
CN104600079B
CN104600079B CN201410844512.6A CN201410844512A CN104600079B CN 104600079 B CN104600079 B CN 104600079B CN 201410844512 A CN201410844512 A CN 201410844512A CN 104600079 B CN104600079 B CN 104600079B
Authority
CN
China
Prior art keywords
planarization layer
layer
thin film
film transistor
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410844512.6A
Other languages
English (en)
Other versions
CN104600079A (zh
Inventor
文亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201410844512.6A priority Critical patent/CN104600079B/zh
Publication of CN104600079A publication Critical patent/CN104600079A/zh
Priority to US14/788,710 priority patent/US9638976B2/en
Priority to DE102015111313.9A priority patent/DE102015111313B4/de
Application granted granted Critical
Publication of CN104600079B publication Critical patent/CN104600079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种液晶显示装置、薄膜晶体管阵列基板及其制作方法，包括：基板，所述基板包括感光间隔物对应区域，设置在所述基板上的多个薄膜晶体管，所述多个薄膜晶体管分别包括源极和漏极，覆盖所述多个薄膜晶体管的第一平坦化层，所述第一平坦化层中对应于漏极区域处设置有平坦化层开孔，所述漏极暴露在所述平坦化层开孔中；所述第一平坦化层上设置有与所述漏极形成金属接触的像素电极层；所述像素电极层上设置有第二平坦化层，所述第二平坦化层填充所述平坦化层开孔。本发明解决了现有技术中液晶显示器中薄膜晶体管阵列基板上平坦化层不平坦会导致的液晶显示器产生色偏、漏光的问题。

Description

一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
技术领域
本发明涉及液晶显示器技术领域，尤其涉及一种液晶显示装置、薄膜晶体管阵列基板及其制作方法。
背景技术
在LCD(liquid crystal display，液晶显示器)中，液晶层通常被设置在薄膜晶体管阵列基板和彩色滤光片基板之间。在将薄膜晶体管阵列基板与彩色滤光片基板结合到一起时，为了控制液晶层的厚度，需在两片基板之间设置感光间隔物加以支撑。同时，设置的感光间隔物还可以使得LCD在受到外力压迫时能够恢复原状，起到保护LCD的作用。
如图1所示，为现有技术中液晶显示器的俯视图，可以看出感光间隔物111 的设置区域位于垂直黑矩阵105和水平黑矩阵106交叉处。图1中，与垂直黑矩阵105平行的是数据线102，与水平黑矩阵106平行的是扫描线103。数据线102与扫描线103围成的区域为像素显示区域，其中设置了一层像素电极层 104。
图2是现有技术中液晶显示器的剖面图，其中，彩色滤光片基板107和薄膜晶体管阵列基板108相对设置，在薄膜晶体管阵列基板108的表面覆盖了一层平坦化层109，在平坦化层109内设置有平坦化层开孔110。平坦化层开孔 110是为了使得覆盖在平坦化层109上的像素电极层104能够与平坦化层109 覆盖的漏极113形成金属接触。感光间隔物111和辅助感光间隔物112位于薄膜晶体管阵列基板108和彩色滤光片基板107之间，起到保护和支撑的作用。现有技术中，一般将感光间隔物111和辅助感光间隔物112的固定端设置在彩色滤光片基板107的内侧，感光间隔物111和辅助感光间隔物112的自由端朝向薄膜晶体管阵列基板108的内侧。
感光间隔物111在薄膜晶体管阵列基板108上的设置区域位于两个相邻的平坦化层开孔110之间，一般位于栅极114上方。由于液晶显示器的像素密度越来越高，平坦化层开孔110之间的间隔越来越小，同时平坦化层109的平坦化程度降低。此时液晶显示器受到外力作用时，由于感光间隔物111站立的位置不平坦，导致感光间隔物111容易被压弯，造成液晶显示器变形，或者感光间隔物111滑入平坦化层开孔110，使得液晶显示器产生色偏、漏光等缺陷。
发明内容
本发明实施例提供一种薄膜晶体管阵列基板的制作方法，该方法包括：提供一基板，所述基板包括感光间隔物对应区域；在所述基板上形成多个薄膜晶体管，所述多个薄膜晶体管分别包括源极和漏极；在所述多个薄膜晶体管上形成覆盖所述多个薄膜晶体管的第一平坦化层，刻蚀所述第一平坦化层形成平坦化层开孔，所述平坦化层开孔暴露出所述漏极；在所述第一平坦化层上形成像素电极层，所述像素电极层通过所述平坦化层开孔与所述漏极接触；在所述像素电极层上形成第二平坦化层，所述第二平坦化层填充所述平坦化层开孔；使用掩膜对所述第二平坦化层进行曝光，并对曝光后的所述第二平坦化层进行显影，以去除所述感光间隔物对应区域处的第二平坦化层、保留所述平坦化层开孔位置处的第二平坦化层。
本发明实施例还提供另一种薄膜晶体管阵列基板的制作方法，该方法包括：提供一基板，所述基板包括感光间隔物对应区域；在所述基板上形成多个薄膜晶体管，在所述多个薄膜晶体管上形成覆盖所述多个薄膜晶体管的第一平坦化层；所述多个薄膜晶体管分别包括源极和漏极，将覆盖所述漏极区域的所述第一平坦化层刻蚀，形成平坦化层开孔，所述平坦化层开孔暴露出所述漏极；在所述第一平坦化层上形成像素电极层，所述像素电极层通过所述平坦化层开孔与所述漏极接触；在所述像素电极层上形成第二平坦化层，以使所述第二平坦化层填充所述平坦化层开孔，并且所述第二平坦化层还覆盖所述第一平坦化层。
本发明实施例还提供一种薄膜晶体管阵列基板的制作方法，该方法包括：提供一基板，所述基板包括感光间隔物对应区域；在所述基板上形成多个薄膜晶体管，所述多个薄膜晶体管分别包括源极和漏极；在所述多个薄膜晶体管上形成覆盖所述多个薄膜晶体管的第一平坦化，刻蚀所述第一平坦化层刻蚀形成平坦化层开孔，所述平坦化层开孔暴露出所述漏极；在所述第一平坦化层上形成像素电极层，所述像素电极层通过所述平坦化层开孔与所述漏极接触；在所述像素电极层上形成第二平坦化层，所述第二平坦化层填充所述平坦化层开孔，且所述第二平坦化层的厚度等于感光间隔物的高度；使用掩膜对所述第二平坦化层进行曝光，以保留所述感光间隔物对应区域的第二平坦化层，得到由所述感光间隔物对应区域的第二平坦化层所形成的感光间隔物。
本发明实施例还提供一种薄膜晶体管阵列基板，包括：基板，所述基板包括感光间隔物对应区域，设置在所述基板上的多个薄膜晶体管，在所述多个薄膜晶体管上设置有覆盖所述多个薄膜晶体管的第一平坦化层；所述多个薄膜晶体管分别包括源极和漏极，所述第一平坦化层中对应于漏极区域处设置有平坦化层开孔，所述漏极暴露在所述平坦化层开孔中；所述第一平坦化层上设置有与所述漏极形成金属接触的像素电极层；所述像素电极层上设置有第二平坦化层，所述第二平坦化层填充所述平坦化层开孔。
本发明实施例还提供另一种薄膜晶体管阵列基板，包括：基板，所述基板包括感光间隔物对应区域，设置在所述基板上的多个薄膜晶体管，在所述多个薄膜晶体管上设置有覆盖所述多个薄膜晶体管的第一平坦化层；所述多个薄膜晶体管分别包括源极和漏极，所述第一平坦化层中对应于漏极区域处设置有平坦化层开孔，所述漏极暴露在所述平坦化层开孔中；所述第一平坦化层上设置有与所述漏极形成金属接触的像素电极层；所述像素电极层上设置有第二平坦化层，所述第二平坦化层填充所述平坦化层开孔，并在所述感光间隔物对应区域形成感光间隔物。
本发明实施例提供一种液晶显示装置，包括如上所述的薄膜晶体管阵列基板，还包括彩膜基板，所述薄膜晶体管阵列基板和彩膜基板相对密封设置，在薄膜晶体管阵列基板和彩膜基板之间设置有液晶层；所述液晶显示装置还包括设置在薄膜晶体管阵列基板和彩膜基板之间的感光间隔物，所述感光间隔物位于所述感光间隔物对应区域内。
根据本发明实施例提供的方法及装置，通过在薄膜晶体管阵列基板的第一平坦化层上设置一层第二平坦化层，使得该第二平坦化层填充平坦化层开孔，使得薄膜晶体管阵列基板上的平坦化层变得平坦，从而使得感光间隔物站立的更加稳定，不会滑入平坦化层开孔中，从而解决现有技术中液晶显示器中薄膜晶体管阵列基板上平坦化层不平坦会导致的液晶显示器产生色偏、漏光的问题。
附图说明
图1为现有技术中液晶显示器的俯视图；
图2为现有技术中液晶显示器的剖面示意图；
图3为实施例一提供的薄膜晶体管阵列基板剖面示意图；
图4为实施例一提供的液晶显示装置的示意图；
图5a-图5f为实施例二提供的薄膜晶体管阵列基板的各个膜层的俯视图；
图6为沿着图5f中AA'线的截面示意图；
图7a-图7e为实施例三提供的薄膜晶体管阵列基板的各个膜层的俯视图；
图8为沿着图7e中BB'线的截面示意图；
图9a、图9b为实施例四提供的薄膜晶体管阵列基板的各个膜层的俯视图；
图10为沿着图9b中CC'线的截面示意图；
图11为实施例五提供的薄膜晶体管阵列基板俯视图；
图12为图11中DD'线的截面示意图；
图13为实施例六提供的薄膜晶体管阵列基板剖面图；
图14为实施例七提供的薄膜晶体管阵列基板剖面图。
具体实施方式
实施例一
如图3所示，本发明实施例一提供了一种薄膜晶体管阵列基板，包括：基板301，所述基板301包括感光间隔物对应区域302，设置在所述基板301上的多个薄膜晶体管，所述多个薄膜晶体管分别包括源极304和漏极305；在所述多个薄膜晶体管上设置有覆盖所述多个薄膜晶体管的第一平坦化层303；所述第一平坦化层303中对应于漏极305区域设置有平坦化层开孔310，漏极305 暴露在平坦化层开孔310中；所述第一平坦化层303上设置有与漏极305形成金属接触的像素电极层306；像素电极层306上设置有第二平坦化层307，所述第二平坦化层307填充平坦化层开孔310。在图3中，源极304和漏极305 之间是栅极308，感光间隔物309设置在于感光间隔物对应区域302，也即栅极308设置区域。实施例一提供的薄膜晶体管阵列基板用于形成液晶显示器，所述感光间隔物309起到支撑液晶显示器液晶盒厚度的作用。
基板301的材料可以选择玻璃或者树脂等材料，在此并不限定。像素电极层306的材料可以选择为氧化铟锡，也可以选择其他透明金属氧化物等材料。
如图4所示，本发明实施例还提供一液晶显示装置，包括如上所述的薄膜晶体管阵列基板，还包括彩膜基板，薄膜晶体管阵列基板和彩膜基板相向密封设置，在两者之间设置有液晶层。彩膜基板依次包括基板311 、设置在基板311 下方的黑色矩阵320，黑色矩阵320之间的空隙设置有色阻313。彩膜基板还包括感光间隔物309，该感光间隔物309包括固定端和自由端，感光间隔物309 的固定端和彩膜基板连接并位于黑色矩阵320的下方，感光间隔物309的自由端朝向薄膜晶体管阵列基板并有接触，所述感光间隔物309的自由端位于感光间隔物对应区域302内。
可选地，在其他实施方式中，所述感光间隔物还可以设置在薄膜晶体管阵列基板上，即感光间隔物的固定端连接薄膜晶体管阵列基板，感光间隔物的自由端朝向彩膜基板，并且感光间隔物的固定端位于感光间隔物对应区域内。
本发明实施例一提供的薄膜晶体管阵列基板和液晶显示装置，因为使用第二平坦化层填充平坦化层开孔，因此感光间隔物是站立在平坦的第二平坦化层上的，从而可以制作出站立稳定的感光间隔物，解决因感光间隔物位置异常而造成的液晶显示器变形、色偏或漏光等问题。
需要说明的是，本发明提供的薄膜晶体管阵列基板、液晶显示装置的像素电极可以是面状内设置狭缝，还可以是面状电极、条状电极，本发明并不对像素电极的形状加以限制。另外，本发明提供的薄膜晶体管阵列基板、液晶显示装置还包括附图中未示出的其他结构，比如公共电极，所述公共电极可以位于彩膜基板的内侧，或者位于薄膜晶体管阵列基板的内侧，并且可以位于像素电极的上方或下方，并且和像素电极之间设置有绝缘层，本发明并不对公共电极的结构和位置等加以限制。再者，本发明提供的薄膜晶体管阵列基板、液晶显示装置的半导体层可以是非晶硅、多晶硅、氧化物半导体等，本发明并不对本发明并不对半导体层的类型做出限制。
本发明实施例一还提供了上述薄膜晶体管阵列基板的制作方法，结合图3，包括：
步骤1：提供一基板301，所述基板301包括感光间隔物对应区域302；
步骤2：在所述基板301上形成多个薄膜晶体管，所述多个薄膜晶体管分别包括源极304和漏极305，
步骤3：在所述多个薄膜晶体管上形成覆盖所述多个薄膜晶体管的第一平坦化层303，刻蚀覆盖所述漏极305区域的所述第一平坦化层303，并形成平坦化层开孔310，所述平坦化层开孔310暴露出所述漏极305；
步骤4：在所述第一平坦化层303上形成像素电极层306，所述像素电极层306通过所述平坦化层开孔310与所述漏极305接触；
步骤5：在所述像素电极层306上形成第二平坦化层材料，所述第二平坦化层材料填充所述平坦化层开孔310；
步骤6：使用掩膜对所述第二平坦化层材料进行曝光，并对曝光后的所述第二平坦化层材料进行显影，以保留所述平坦化层开孔310位置处的第二平坦化层307，并去除其他区域的第二平坦化层。
制作第二平坦化层307的材料一般为有机材料，该有机材料可以为光敏材料，也可以为光阻材料，本发明对此并不限定。
需要说明的，本发明还包括其他部件的形成步骤，比如公共电极的形成步骤，本发明对公共电极的形成步骤不加以限制，公共电极的形成步骤是本领域的常规技术手段，所以在实施例一以及以下的其他实施例中不加以说明。
在像素电极层上设置了一层第二平坦化层后，通过掩膜对该第二平坦化层进行曝光，使得曝光后的第二平坦化层能够至少覆盖平坦化层开孔，对第二平坦化层曝光所使用的掩膜可以使用一道特定的掩膜。但是，优选地，为了节省定制掩膜所需的成本，在本发明实施例中，使用薄膜晶体管阵列基板制程中所使用的掩膜，对第二平坦化层进行曝光。薄膜晶体管阵列基板制程的多个掩膜可以用来对第二平坦化层进行曝光，下面通过多个实施例来进行详细描述。
实施例二
请参考图5a-图5f和图6，图5a-图5f为本发明实施例二提供的薄膜晶体管阵列基板的各个膜层的俯视图，图6为沿着图5f中AA'线的截面示意图。
薄膜晶体管阵列基板还包括遮光层312，遮光层312位于多个薄膜晶体管和基板301之间，所述遮光层312的形状为“U”形，并且和所述多个薄膜晶体管的漏极305以及沟道区域317重叠，所述遮光层312的“U”形开口和感光间隔物对应区域302对应。需要说明的是，在其他实施方式中，所述遮光层还可以为其他形状，只要遮光层和漏极以及沟道区域重叠、与感光间隔物对应区域不重叠即可。遮光层和沟道区域重叠是为了避免背光照射到沟道区域以引起漏电流。
在实施例二中，所述第二平坦化层307的形状和所述遮光层312的形状相同，并且所述第二平坦化层307的位置和所述遮光层312的位置相对应。因为第二平坦化层307的形状和所述遮光层312的形状相同并且位置相对应，并且遮光层312和薄膜晶体管的漏极305重叠、与感光间隔物对应区域302不重叠，因此第二平坦化层307 可以填充进位于漏极305上的平坦化层开孔310，对平坦化层开孔310进行平整化，同时感光间隔物对应区域302保持原有第一平坦化层的平整度，以使感光间隔物309可以稳定的设置在感光间隔物对应区域302。
优选的，第二平坦化层307 的厚度为0.1微米至10微米之间，当感光间隔物309站立在感光间隔物对应区域302时，可以使得感光间隔物309被“U”形的第二平坦化层307卡住，从而站立的更稳固。
本发明实施例二还提供一种液晶显示装置，包括如上所述的薄膜晶体管阵列基板。
本发明实施例二还提供上述薄膜晶体管阵列基板的制作方法，优选的，在实施例二中使用形成遮光层的掩膜对第二平坦化层进行曝光；对曝光后的所述第二平坦化层进行显影，使得对应遮光层区域的第二平坦化层保留，显影后的第二平坦化层的形状和遮光层形状相同。
请参考图5a-图5f和图6，本发明实施例二提供的上述薄膜晶体管阵列基板的制作方法包括：
步骤1：提供一基板301，所述基板301包括感光间隔物对应区域302；
步骤2：在基板301上沉积遮光层材料，在所述遮光层材料上形成光刻胶层，使用遮光层掩膜板对所述光刻胶进行曝光、显影，然后刻蚀所述遮光层材料形成遮光层312，遮光层312的形状为：和后续形成的多个薄膜晶体管的漏极以及沟道区域重叠、与感光间隔物对应区域不重叠，在实施例二中，遮光层312的形状为“U”形，并且和后续形成的漏极、沟道区域重叠，遮光层312 的“U”形开口和感光间隔物对应区域302对应；
步骤3：在遮光层312上形成缓冲层314，缓冲层314覆盖遮光层312，缓冲层314一般采用二氧化硅制作；
步骤4：在缓冲层314上形成多晶硅层，所述多晶硅层包括源极区域3112、漏极区域3111、源极区域3112与漏极区域3111之间的沟道区域317；沟道区域317、漏极区域3111和遮光层312重叠，如图5b所示，在实施例二中，多晶硅层包括两个沟道区域317，两个沟道区域317之间还包括与遮光层312不重叠的走线区域，在其他实施方式中也可以为单一沟道区域，也可以不设置走线区域；
步骤5：在多晶硅层上形成栅极绝缘层316；在栅极绝缘层316上形成栅极线3082和栅极308，在图5c中，栅极线3082中和沟道区域317重合的部分为栅极308；在栅极层上形成层间绝缘层315，所述层间绝缘层315暴露出多晶硅层的漏极区域3111和源极区域3112；
步骤6：在层间绝缘层315的上方形成是源极304、漏极305、数据线3041，其中源极304和多晶硅层的源极区域3112连接，漏极305和多晶硅层的漏极区域3111连接，在本实施例中，数据线3041中和源极区域3112连接的部分为源极304；
步骤7：在源极304、漏极305、数据线3041的上方形成第一平坦化层303，第一平坦化层303在对应于漏极305的区域内设置有平坦化层开孔310，漏极 305暴露在平坦化层开孔310中；在所述第一平坦化层303上形成像素电极层 306，像素电极层306与漏极305形成金属接触；
步骤8：在像素电极层306上涂布第二平坦化层材料，使用遮光层掩膜板对所述第二平坦化层材料进行曝光，然后显影形成第二平坦化层307，第二平坦化层307的形状为：和多个薄膜晶体管的漏极305以及沟道区域317重叠、与感光间隔物对应区域302不重叠，在本实施例中，第二平坦化层307的形状为“U”形，并且和漏极305、沟道区域317重叠，第二平坦化层307的“U”形开口和感光间隔物对应区域302对应。
在本实施例中，第二平坦化层307和多个薄膜晶体管的漏极305重叠，即第二平坦化层307可以填充进位于漏极305上的平坦化层开孔310，对平坦化层开孔310进行平整化，同时第二平坦化层307与感光间隔物对应区域302不重叠，使得感光间隔物对应区域302保持原有第一平坦化层的平整度，以使感光间隔物309可以稳定的设置在感光间隔物对应区域302。并且通过使用形成遮光层的掩膜对第二平坦化层进行曝光，可以减少制作掩膜所需的成本。
需要说明的是，在实施例二的制造方法中以半导体层为多晶硅层为例进行说明，在其他实施例方式中还可以为非晶硅或者氧化物半导体的形成步骤，本发明并不对半导体层的形成方法做出限制。
实施例三
请参考图7a-图7e和图8，图7a-图7e为实施例三提供的薄膜晶体管阵列基板的各个膜层的俯视图，图8为沿着图7e中BB'线的截面示意图。
薄膜晶体管阵列基板上多条数据线3041和多条栅极线3082围成的区域中包括像素电极层306，像素电极层306通过平坦化层开孔310与漏极305相连接。在像素电极层306的上方设置有第二平坦化层，所述第二平坦化层包括第一部分3071、第二部分3072和第三部分3073。第二平坦化层的第一部分3071 和漏极305形状相同并且位置对应，第二平坦化层的第二部分3072和源极304 形状相同并且位置对应，第二平坦化层的第三部分3073和数据线3041形状相同并且位置对应。
感光间隔物对应区域302可以位于栅极线3082的上方，还可以位于源极 304与漏极305之间。
实施例三中，由于平坦化层开孔310被第二平坦化层对应漏极305的第一部分3071填充，感光间隔物309站立在感光间隔物对应区域302时并不会滑入平坦化层开孔310，从而能够为液晶显示器提供更好的支撑。优选的，为了能够稳定住制作在感光间隔物对应区域的感光间隔物，第二平坦化层的厚度为 0.1微米至10微米之间的任意厚度。
实施例三还提供一液晶显示装置，包括如上所述的薄膜晶体管阵列基板。
实施例三还提供上述薄膜晶体管阵列基板的制作方法，优选地，使用薄膜晶体管阵列基板制程中所使用的掩膜，对所述第二平坦化层进行曝光，包括：使用形成源极和漏极的掩膜对第二平坦化层进行曝光；对曝光后的第二平坦化层进行显影，使得对应所述源极、源极、数据线区域的第二平坦化层保留。
请参考图7a-图7e和图8，实施例三提供的上述薄膜晶体管阵列基板的制作方法包括：
步骤1：提供一基板301，所述基板301包括感光间隔物对应区域302；
步骤2：在基板301形成多晶硅层，多晶硅层包括位于源极区域3112、漏极区域3111、源极区域3112与漏极区域3111之间的沟道区域317；
步骤3：在多晶硅层上形成栅极绝缘层316；在栅极绝缘层316上形成栅极线3082和栅极308，在图7b中，栅极线3082中和沟道区域317重合的部分为栅极308；在栅极层上形成层间绝缘层315，层间绝缘层315暴露出多晶硅层的漏极区域3111和源极区域3112；
步骤4：在层间绝缘层315的上方沉积源漏极金属层材料，在所述源漏极金属层材料上形成光刻胶层，使用源漏极金属层掩膜板对所述光刻胶进行曝光、显影，然后刻蚀所述源漏极金属层材料形成源极304、漏极305、数据线3041，其中源极304和多晶硅层的源极区域3112连接，漏极305和多晶硅层的漏极区域3111连接，在本实施例中，数据线3041中和源极区域3112连接的部分为源极304；
步骤5：在源极304、漏极305、数据线3041的上方形成第一平坦化层303，第一平坦化层303中对应于漏极305的区域内形成有平坦化层开孔310，漏极 305暴露在平坦化层开孔310中；在第一平坦化层303上形成像素电极层306，有像素电极层306与漏极305形成金属接触；
步骤6：在像素电极层306上涂布第二平坦化层材料，使用源漏极金属层掩膜板对第二平坦化层材料进行曝光，然后显影，第二平坦化层材料形成第二平坦化层，第二平坦化层的第一部分3071和漏极305形状相同并且位置对应，第二平坦化层的第二部分3072和源极304形状相同并且位置对应，第二平坦化层的第三部分3073和数据线3041形状相同并且位置对应。
实施例三提供的薄膜晶体管阵列基板的制作方法中，第二平坦化层的第一部分3071和漏极305形状相同并且位置对应，即第二平坦化层的第一部分3071 对平坦化层开孔310进行了填充平坦化，并且通过使用源漏极金属层掩膜，即形成源极和漏极的掩膜对第二平坦化层进行曝光，减少了第一平坦化层上的不平坦，同时减少制作掩膜所需的成本。
实施例四
请参考图9a、9b和图10，图9a、9b为实施例四提供的薄膜晶体管阵列基板的各个膜层的俯视图，图10为沿着图9b中CC'线的截面示意图。
和实施例一至三中的结构相同之处不再赘述，不同之处在于，在实施例四中，位于像素电极层306上的第二平坦化层307的形状和像素电极层306的形状相同，并且第二平坦化层307的位置和像素电极层306的位置相对应。从图 9b和图10中可以看出，第二平坦化层307覆盖的区域包括像素电极层306的与漏极305接触的区域，即第二平坦化层307填充了平坦化层开孔310，因此在该薄膜晶体管阵列基板上制作的感光间隔物不会由于第一平坦化层的不平坦，而滑入平坦化层开孔310。在该薄膜晶体管阵列基板中，将感光间隔物对应区域302设置在栅极线3082的上方，还可以将感光间隔物对应区域302设置在位于源极304与漏极305之间对应的区域中。
实施例四还提供一液晶显示装置，包括如上所述的薄膜晶体管阵列基板。
实施例四还提供了上述薄膜晶体管阵列基板的制作方法，优选地，使用薄膜晶体阵列管基板制程中所使用的掩膜，对第二平坦化层进行曝光，包括：使用形成像素电极层的掩膜对第二平坦化层进行曝光；对曝光后的第二平坦化层进行显影，使得对应所述像素电极层区域的第二平坦化层保留。
实施例四提供的薄膜晶体管阵列基板的制作方法的步骤1至步骤5和实施例一提供的制作方法的步骤1至步骤5相同，不再赘述，不同之处在于：
步骤6：使用像素电极层掩膜对第二平坦化层进行曝光，并对曝光后的第二平坦化层进行显影，使得对应所述像素电极层区域的所述第二平坦化层保留，第二平坦化层307和像素电极层306的形状相同，并且第二平坦化层307 的位置和像素电极层306的位置相对应。
实施例四中，通过使用形成像素电极层的掩膜对第二平坦化层进行曝光，可以使得曝光后的第二平坦化层填充平坦化层开孔，并减少了第一平坦化层上的不平坦，同时减少制作掩膜所需的成本。
实施例五
如图11为实施例五提供的薄膜晶体管阵列基板俯视图，图12为图11中 DD'线的截面示意图。在实施例五中，第二平坦化层3080的形状和漏极305 与像素电极层306重叠区域的形状相同，并且第二平坦化层3080的位置和漏极305与像素电极层306重叠区域的位置相对应。第二平坦化层3080填充了平坦化层开孔310，因此在该薄膜晶体管阵列基板上制作的感光间隔物不会由于第一平坦化层的不平坦，而滑入平坦化层开孔310。
实施例五还提供一液晶显示装置，包括如上所述的薄膜晶体管阵列基板。
实施例五还提供了上述薄膜晶体管阵列基板的制作方法，本发明实施例五提供的薄膜晶体管阵列基板的制作方法的步骤1至步骤5和实施例一的步骤1 至步骤5相同，不再赘述，参考图11和图12，不同之处在于：
步骤6：使用形成像素电极层的掩膜对第二平坦化层材料进行曝光；
步骤7：使用形成源极和漏极的掩膜对 步骤6曝光后的第二平坦化层材料再次进行曝光；
步骤8：对两次曝光后的所述第二平坦化层曝光进行显影，使得对应漏极 305和像素电极层306重叠区域的第二平坦化层3080保留，漏极305与像素电极层306重叠区域为所述平坦化层开孔310处区域，第二平坦化层3080填充了平坦化层开孔310。
可选地，在其他实施方式中，实施例五的薄膜晶体管阵列基板的制作方法还可以为：
步骤6：使用形成源极和漏极的掩膜对第二平坦化层材料进行曝光；
步骤7：使用形成像素电极层的掩膜对步骤6曝光后的第二平坦化层材料再次进行曝光；
步骤8：对两次曝光后的所述第二平坦化层材料进行显影，使得对应漏极 305和像素电极层306重叠区域的第二平坦化层3080保留，漏极305与像素电极层306重叠区域为平坦化层开孔310处区域，第二平坦化层3080填充了平坦化层开孔310。
实施例三中，使用源极和漏极的掩膜对第二平坦化层进行曝光后，对应漏极区域的第二平坦化层填充了平坦化层开孔310，但是还有对应源极和数据线区域的第二平坦化层，该两处的第二平坦化层对于薄膜晶体管阵列基板的结构来说是多余的。在实施例四中，使用像素电极层的掩膜对第二平坦化层进行曝光后，对应漏极和像素电极连接处的第二平坦化层填充了平坦化层开孔310，其余部分的第二平坦化层是多余的并影响薄膜晶体管阵列基板的透光率。
实施例五提供的制作方法，通过两次曝光，将位置和漏极305与像素电极层306重叠的第二平坦化层保留，该区域的第二平坦化层填充平坦化层开孔，同时还去除了其他非填充区域的第二平坦化层。
实施例六
图13为实施例六提供的薄膜晶体管阵列基板剖面图。图13中，包括：基板301，所述基板301包括感光间隔物对应区域910，设置在基板301上的多个薄膜晶体管，所述多个薄膜晶体管分别包括源极304和漏极305；在所述多个薄膜晶体管上设置有第一平坦化层303；第一平坦化层303中对应于漏极305 区域处设置有平坦化层开孔310，漏极305暴露在平坦化层开孔310中；第一平坦化层303上设置有与漏极305形成金属接触的像素电极层306；像素电极层306上设置有第二平坦化层904，第二平坦化层904填充平坦化层开孔310，并在感光间隔物对应区域910形成感光间隔物905。优选的，第二平坦化层的厚度为1微米至10微米之间任意厚度。
基板301上还设置有遮光层312，在遮光层312上设置缓冲层314，缓冲层314一般采用二氧化硅制作。缓冲层314上方为多晶硅层311，源极304与漏极305之间一般是通过多晶硅层311相连，源极304与漏极305之间还包括沟道区域317。在沟道区域317和栅极308之间为栅极绝缘层316，在栅极308 与第一平坦化层303之间是层间绝缘层315。感光间隔物905制作在感光间隔物对应区域处。
实施例六还提供一液晶显示装置，包括如上所述的薄膜晶体管阵列基板。
实施例六还提供上述薄膜晶体管阵列基板的制作方法，结合图13，包括：
提供一基板301，所述基板301包括感光间隔物对应区域910；
在所述基板301上形成多个薄膜晶体管，所述多个薄膜晶体管分别包括源极304和漏极305；
在所述多个薄膜晶体管上形成第一平坦化层303，将覆盖漏极305区域的第一平坦化层303刻蚀，形成平坦化层开孔310，平坦化层开孔310暴露出所述漏极305；
在第一平坦化层303上形成像素电极层306，像素电极层306通过平坦化层开孔310与漏极305接触；
在像素电极层306上形成第二平坦化层904，第二平坦化层904填充平坦化层开孔310，且第二平坦化层904的厚度等于感光间隔物的高度；使用掩膜对第二平坦化层904进行曝光，以保留所述感光间隔物对应区域910和所述多个薄膜晶体管分别包括源极304和漏极305区域的第二平坦化层，并使所述感光间隔物对应区域910的第二平坦化层所形成感光间隔物905。
实施例六中，通过曝光、显影等工艺，使得在第一平坦化层上形成厚度为 1微米至10微米之间任意厚度的第二平坦化层，并使得感光间隔物对应区域形成感光间隔物，这样就能够在实现填充第一平坦化层上的平坦化层开孔的同时，制作出感光间隔物，节省了工艺步骤。并且制作出的第二平坦化层表面平坦，感光间隔物并不会在受到外力时倾斜，或者滑入平坦化层开孔。
优选的，对该第二平坦化层在230°温度下，进行30分钟固化后，以氧气的等离子体与该第二平坦化层反应，以形成平坦的表面。由于经过氧气的等离子体处理后的第二平坦化层具有一定的粗糙度，有利于配向材料的附着，有效降低配向膜层的脱落，降低配向膜层聚集凸起的问题。
实施例七
图14所示为实施例七提供的薄膜晶体管阵列基板剖面图，包括：基板301，所述基板301包括感光间隔物对应区域1003，设置在所述基板301上的多个薄膜晶体管，所述多个薄膜晶体管分别包括源极304和漏极305，在所述多个薄膜晶体管上设置有第一平坦化层303；第一平坦化层303中对应于漏极305区域处设置有平坦化层开孔310，漏极305暴露在平坦化层开孔310中；第一平坦化层303上设置有与所述漏极305形成金属接触的像素电极层306；所述像素电极层306上设置有第二平坦化层1001，所述第二平坦化层1001填充所述平坦化层开孔310以及所述感光间隔物对应区域。感光间隔物1002就制作在感光间隔物对应区域1003。
基板301上还有遮光层312和覆盖在遮光层312上的缓冲层314，缓冲层 314一般采用二氧化硅制作。缓冲层314上方为多晶硅层311，源极304与漏极305之间一般是通过多晶硅层311相连，源极304与漏极305之间还包括沟道区域317。在沟道区域317和栅极308之间为栅极绝缘层316，在栅极308 与第一平坦化层303之间是层间绝缘层315。
实施例七还提供一液晶显示装置，包括如上所述的薄膜晶体管阵列基板。
实施例七还提供了上述薄膜晶体管阵列基板的制作方法，结合图14，该方法包括：
提供一基板301，所述基板301包括感光间隔物对应区域1003；
在基板301上形成多个薄膜晶体管，所述多个薄膜晶体管分别包括源极 304和漏极305；
在多个薄膜晶体管上形成第一平坦化层303，将覆盖所述漏极305区域的所述第一平坦化层303刻蚀，形成平坦化层开孔310，平坦化层开孔310暴露出所述漏极305；
在所述第一平坦化层303上形成像素电极层306，所述像素电极层306通过所述平坦化层开孔310与所述漏极305接触；
在所述像素电极层306上形成第二平坦化层1001，以使所述第二平坦化层 1001填充所述平坦化层开孔310。
上述实施例中，由于第二平坦化层是完全覆盖第一平坦化层，也就覆盖了第一平坦化层上的像素电极层以及平坦化层开孔，因此制作出的感光间隔物是站立在平坦的第二平坦化层上的，从而可以制作出站立稳定的感光间隔物，解决因感光间隔物位置异常而造成的液晶显示器变形、色偏或漏光等问题。
本发明实施例一至实施例七中提供的薄膜晶体管阵列基板可以满足高分辨率显示器的要求，可以防止显示器在挤压时产生的色偏、漏光等问题。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

Claims (13)

1.一种薄膜晶体管阵列基板的制作方法，其特征在于，该方法包括：
提供一基板，所述基板包括感光间隔物对应区域；
在所述基板上形成多个薄膜晶体管，所述多个薄膜晶体管分别包括源极和漏极；
在所述基板上还形成有遮光层，所述遮光层位于所述多个薄膜晶体管和所述基板之间，并且所述遮光层和所述多个薄膜晶体管的漏极以及沟道区域重叠、与感光间隔物对应区域不重叠；
在所述多个薄膜晶体管上形成覆盖所述多个薄膜晶体管的第一平坦化层，刻蚀所述第一平坦化层形成平坦化层开孔，所述平坦化层开孔暴露出所述漏极；
在所述第一平坦化层上形成像素电极层，所述像素电极层通过所述平坦化层开孔与所述漏极接触；
在所述像素电极层上形成第二平坦化层，所述第二平坦化层填充所述平坦化层开孔；
使用薄膜晶体管阵列基板制程中所使用的掩膜对所述第二平坦化层进行曝光，并对曝光后的所述第二平坦化层进行显影，以去除所述感光间隔物对应区域处的第二平坦化层；
其中，所述使用薄膜晶体管阵列基板制程中所使用的掩膜，对所述第二平坦化层进行曝光，包括：
使用形成所述遮光层的掩膜对所述第二平坦化层进行曝光；或者，
使用形成所述像素电极层的掩膜对所述第二平坦化层进行曝光；或者，
使用形成所述源极和漏极的掩膜对所述第二平坦化层进行曝光。
2.如权利要求1所述的制作方法，其特征在于，
使用形成所述遮光层的掩膜对所述第二平坦化层进行曝光之后，还包括：
对曝光后的所述第二平坦化层进行显影，使得对应所述遮光层区域的所述第二平坦化层保留。
3.如权利要求2所述的制作方法，其特征在于，所述形成遮光层的掩膜的遮光图案设计为“U”形；
使用形成所述遮光层的掩膜对所述第二平坦化层曝光后形成“U”形图案的第二平坦化层，在所述“U”形图案的第二平坦化层中，“U”形的缺口位于所述感光间隔物对应区域处，所述感光间隔物对应区域位于相邻的平坦化层开孔之间。
4.如权利要求1所述的制作方法，其特征在于，使用形成所述源极和漏极的掩膜对所述第二平坦化层进行曝光之后，还包括：
对曝光后的所述第二平坦化层进行显影，使得对应所述源极和源极区域的所述第二平坦化层保留。
5.如权利要求1所述的制作方法，其特征在于，使用形成所述像素电极层的掩膜对所述第二平坦化层进行曝光之后，还包括：
对曝光后的所述第二平坦化层进行显影，使得对应所述像素电极层区域的所述第二平坦化层保留。
6.如权利要求1所述的制作方法，其特征在于，所述使用薄膜晶体管阵列基板制程中所使用的掩膜，对所述第二平坦化层进行曝光，包括：先使用形成所述源极和漏极的掩膜对所述第二平坦化层进行曝光，再使用形成所述像素电极层的掩膜对使用形成所述源极和漏极的掩膜曝光后的所述第二平坦化层进行曝光；
对两次曝光后的所述第二平坦化层进行显影，使得对应所述漏极和像素电极层重叠区域的所述第二平坦化层保留，所述漏极与所述像素电极层重叠区域为所述平坦化层开孔处区域。
7.一种采用权利要求1至6中任一项所述的制作方法制作的薄膜晶体管阵列基板，其特征在于，包括：基板，所述基板包括感光间隔物对应区域，设置在所述基板上的多个薄膜晶体管，在所述多个薄膜晶体管上设置有覆盖所述多个薄膜晶体管的第一平坦化层；
所述多个薄膜晶体管分别包括源极和漏极，所述第一平坦化层中对应于漏极区域处设置有平坦化层开孔，所述漏极暴露在所述平坦化层开孔中；
所述第一平坦化层上设置有与所述漏极形成金属接触的像素电极层；
所述像素电极层上设置有第二平坦化层，所述第二平坦化层填充所述平坦化层开孔。
8.如权利要求7所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板还包括遮光层，所述遮光层位于所述多个薄膜晶体管和所述基板之间，并且所述遮光层和所述多个薄膜晶体管的源极、漏极以及所述源极与所述漏极之间的沟道区域重叠，所述第二平坦化层的形状和所述遮光层的形状相同，并且所述第二平坦化层的位置和所述遮光层的位置相对应。
9.如权利要求7所述的薄膜晶体管阵列基板，其特征在于，所述第二平坦化层的形状和所述源极、漏极、数据线的形状相同，并且所述第二平坦化层的位置和所述源极、漏极、数据线的位置相对应。
10.如权利要求7所述的薄膜晶体管阵列基板，其特征在于，所述第二平坦化层覆盖的形状和所述像素电极层的形状相同，并且所述第二平坦化层的位置和所述像素电极层的位置相对应。
11.如权利要求8所述的薄膜晶体管阵列基板，其特征在于，所述第二平坦化层的形状和所述源极、漏极与所述像素电极层重叠区域的形状相同，并且所述第二平坦化层的位置和所述源极、漏极与所述像素电极层重叠区域的位置相对应。
12.如权利要求7所述的薄膜晶体管阵列基板，其特征在于，所述第二平坦化层还覆盖所述第一平坦化层。
13.一种液晶显示装置，其特征在于，所述液晶显示装置包括如权利要求7所述的薄膜晶体管阵列基板，还包括彩膜基板，所述薄膜晶体管阵列基板和彩膜基板相对密封设置，在薄膜晶体管阵列基板和彩膜基板之间设置有液晶层；
所述液晶显示装置还包括设置在薄膜晶体管阵列基板和彩膜基板之间的感光间隔物，所述感光间隔物位于所述感光间隔物对应区域内。
CN201410844512.6A 2014-12-30 2014-12-30 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法 Active CN104600079B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410844512.6A CN104600079B (zh) 2014-12-30 2014-12-30 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
US14/788,710 US9638976B2 (en) 2014-12-30 2015-06-30 Liquid crystal display device, thin film transistor array substrate and method of fabricating the same
DE102015111313.9A DE102015111313B4 (de) 2014-12-30 2015-07-13 Flüssigkristallanzeigevorrichtung, Dünnschichttransistor-Arraysubstrat und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410844512.6A CN104600079B (zh) 2014-12-30 2014-12-30 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN104600079A CN104600079A (zh) 2015-05-06
CN104600079B true CN104600079B (zh) 2017-09-22

Family

ID=53125738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410844512.6A Active CN104600079B (zh) 2014-12-30 2014-12-30 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US9638976B2 (zh)
CN (1) CN104600079B (zh)
DE (1) DE102015111313B4 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9910523B2 (en) * 2015-12-28 2018-03-06 Lg Display Co., Ltd. Display device with connection interface for common signal lines placed under planarization layer
US9965122B2 (en) * 2015-12-28 2018-05-08 Lg Display Co., Ltd. Display device with light shield
US10067586B2 (en) * 2015-12-28 2018-09-04 Lg Display Co., Ltd. Display device with bypass line
KR102515002B1 (ko) * 2015-12-28 2023-03-28 엘지디스플레이 주식회사 어레이 기판 및 이를 갖는 디스플레이 패널
CN105572993A (zh) * 2016-01-25 2016-05-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN105589274B (zh) * 2016-03-11 2019-03-26 厦门天马微电子有限公司 掩膜板、阵列基板、液晶显示装置及形成通孔的方法
CN106249495B (zh) * 2016-08-25 2019-11-26 厦门天马微电子有限公司 显示面板及其阵列基板
CN106154669A (zh) * 2016-09-14 2016-11-23 厦门天马微电子有限公司 阵列基板及其制备方法、液晶显示装置
CN106405963B (zh) * 2016-10-31 2020-03-06 厦门天马微电子有限公司 阵列基板及包括该阵列基板的显示面板
CN106548984B (zh) * 2016-11-07 2019-08-30 深圳市华星光电技术有限公司 阵列基板及其制造方法
CN106444197B (zh) * 2016-11-30 2020-06-19 厦门天马微电子有限公司 一种阵列基板、显示面板以及显示装置
CN106653695B (zh) * 2016-12-27 2018-07-06 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制作方法
TWI613496B (zh) * 2017-05-08 2018-02-01 友達光電股份有限公司 薄膜電晶體及其形成方法與應用其之畫素結構
CN107092124A (zh) 2017-05-11 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107331668A (zh) * 2017-06-09 2017-11-07 武汉华星光电技术有限公司 一种tft基板及制作方法
CN107644880B (zh) * 2017-10-19 2020-04-14 京东方科技集团股份有限公司 氧化物薄膜晶体管显示基板及其制作方法、显示装置
CN108922868B (zh) * 2018-07-27 2023-01-10 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板
CN110109290B (zh) * 2019-05-30 2022-05-31 厦门天马微电子有限公司 一种显示面板及显示装置
CN110568678B (zh) * 2019-09-26 2021-01-01 深圳市华星光电技术有限公司 显示面板
CN110752219B (zh) * 2019-10-29 2022-07-26 昆山国显光电有限公司 一种薄膜晶体管和显示面板
CN212846287U (zh) 2020-09-11 2021-03-30 北京京东方显示技术有限公司 显示面板及显示装置
CN112180629A (zh) * 2020-10-16 2021-01-05 Tcl华星光电技术有限公司 一种阵列基板及显示面板
CN115373188A (zh) * 2021-05-20 2022-11-22 京东方科技集团股份有限公司 一种阵列基板、显示面板
CN114779519B (zh) * 2022-04-29 2023-10-31 武汉华星光电技术有限公司 时序液晶显示面板及显示装置
CN115000098B (zh) * 2022-07-29 2023-01-17 惠科股份有限公司 显示面板及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174047A (zh) * 2006-10-31 2008-05-07 三星电子株式会社 显示装置及其制造方法
KR20090042093A (ko) * 2007-10-25 2009-04-29 엘지디스플레이 주식회사 액정표시장치 및 그 리페어 방법
CN103293776A (zh) * 2013-05-07 2013-09-11 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3240258B2 (ja) 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
KR20080038513A (ko) 2006-10-30 2008-05-07 현대자동차주식회사 스피커의 차체 패널에의 수밀 장착 구조
JP5245333B2 (ja) * 2007-09-10 2013-07-24 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101350260B1 (ko) 2007-11-16 2014-01-13 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
JP5404281B2 (ja) * 2009-09-28 2014-01-29 株式会社ジャパンディスプレイ 液晶表示パネル
KR101604650B1 (ko) * 2009-10-27 2016-03-28 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
TWI611582B (zh) 2013-04-10 2018-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2818534B1 (en) * 2013-06-28 2017-11-15 LG Display Co., Ltd. Liquid crystal polymer composition, liquid crystal display and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174047A (zh) * 2006-10-31 2008-05-07 三星电子株式会社 显示装置及其制造方法
KR20090042093A (ko) * 2007-10-25 2009-04-29 엘지디스플레이 주식회사 액정표시장치 및 그 리페어 방법
CN103293776A (zh) * 2013-05-07 2013-09-11 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US9638976B2 (en) 2017-05-02
DE102015111313A1 (de) 2016-06-30
CN104600079A (zh) 2015-05-06
US20160187688A1 (en) 2016-06-30
DE102015111313B4 (de) 2019-10-24

Similar Documents

Publication Publication Date Title
CN104600079B (zh) 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
KR101064189B1 (ko) 컬러필터 기판, 표시패널 및 이의 제조방법
CN105514125B (zh) 一种阵列基板、其制备方法及显示面板
CN107275288B (zh) Tft基板的制作方法及tft基板
KR100968339B1 (ko) 액정 표시 장치 및 그 제조 방법
WO2018201804A1 (zh) 显示基板、显示基板的制作方法和显示面板
KR101888378B1 (ko) 액정표시장치 및 이의 제조 방법
KR20070036867A (ko) 액정표시장치 및 그 제조 방법
US8698148B2 (en) Display devices and fabrication methods thereof
JP2004272012A (ja) 表示装置
JP2007218999A (ja) 表示装置の製造方法
WO2019061751A1 (zh) Tft基板的制作方法及其结构
US8435722B2 (en) Method for fabricating liquid crystal display device
US20100210053A1 (en) Photo mask and method of manufacturing in-plane-switching mode liquid crystal display device using the same
KR20170080215A (ko) 액정표시장치
KR20070075159A (ko) 표시장치 및 그 제조방법
US8530291B2 (en) Method for manufacturing display device
KR102226051B1 (ko) 액정표시장치 및 그 제조방법
KR102098012B1 (ko) 액정표시장치
KR101919455B1 (ko) 액정표시장치 및 이의 제조 방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR101183377B1 (ko) 액정표시소자 제조방법
KR101385244B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
WO2016162978A1 (ja) 薄膜トランジスタ、ｔｆｔ基板、表示装置及びｔｆｔ基板の製造方法
JP2011118422A (ja) 液晶表示装置、液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant