TWI613496B - 薄膜電晶體及其形成方法與應用其之畫素結構 - Google Patents
薄膜電晶體及其形成方法與應用其之畫素結構 Download PDFInfo
- Publication number
- TWI613496B TWI613496B TW106115170A TW106115170A TWI613496B TW I613496 B TWI613496 B TW I613496B TW 106115170 A TW106115170 A TW 106115170A TW 106115170 A TW106115170 A TW 106115170A TW I613496 B TWI613496 B TW I613496B
- Authority
- TW
- Taiwan
- Prior art keywords
- opening
- layer
- insulating layer
- film transistor
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 125000006850 spacer group Chemical group 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 28
- 238000005192 partition Methods 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
一種薄膜電晶體包含閘極、閘極介電層、半導體層、絕緣層、分隔物、源極以及汲極。閘極設置於基板上。閘極介電層覆蓋閘極。半導體層設置於閘極介電層上。絕緣層覆蓋半導體層與閘極介電層，其中絕緣層具有第一與第二開口，對應半導體層設置。分隔物設置於該半導體層上，用以分隔第一與第二開口。源極以及汲極設置於絕緣層上，其中源極透過第一開口電性連接半導體層，汲極透過第二開口電性連接半導體層，源極以及汲極分別位於分隔物的相對兩側。分隔物具有一寬度，該寬度為薄膜電晶體之通道長度，且該通道長度小於等於10微米。
Description
本發明是關於一種薄膜電晶體及其形成方法與其應用之畫素結構。
薄膜電晶體液晶顯示器(TFT-LCD)主要由薄膜電晶體陣列(TFT array)基板、彩色濾光片(Color Filter)陣列基板和液晶(Liquid Crystal)層所構成，其中薄膜電晶體陣列基板是由複數個以陣列排列之薄膜電晶體以及與每一薄膜電晶體對應配置之一畫素電極(Pixel Electrode)而構成複數個畫素結構。而上述之薄膜電晶體主要包括閘極、半導體層、源極、汲極與通道，其係用來作為液晶顯示畫素單元的開關元件。
目前液晶顯示器的發展目標皆朝向大尺寸、高輝度、高對比、廣視角、以及高色彩飽和度來發展。隨者面板尺寸的增大，每一個薄膜電晶體所產生之Ion電流(開啟狀態下的電流)亦需要隨著提高，才能符合大尺寸液晶顯示面板之需要。而提昇薄膜電晶體Ion電流最直接的方法，就是設法提高薄膜電晶體的通道寬度(W)對通道長度(L)之比值(W/L)。
本發明之多個實施方式中，藉由在絕緣層的開口中設置分隔物，可以在圖案化導體層以形成源極與汲極的過程中，移除分隔物上的光阻層並同時保留開口中的光阻層，進而在後續程序中，形成距離相近但互相分離的源極與汲極。據此，可以得到通道長度很小的薄膜電晶體。此外，由於有機絕緣層的設置增加閘極與源極之間的間距，進而減小閘極與源極之間耦合電容對薄膜電晶體效能之影響。此外，可以使用兩層金屬層藉由在絕緣層中設置連接孔來搭接製作資料線，以增加資料線與其他的電極層之間的距離，降低耦合電容對訊號的影響。
根據本發明之部份實施方式，一種薄膜電晶體包含閘極、閘極介電層、半導體層、絕緣層、分隔物、源極以及汲極。閘極設置於基板上。閘極介電層覆蓋閘極。半導體層設置於閘極介電層上。絕緣層覆蓋半導體層與閘極介電層，其中絕緣層具有第一開口以及與第二開口，分別對應半導體層設置。分隔物設置於該半導體層上，用以分隔第一與第二開口。源極以及汲極設置於絕緣層上，其中源極透過第一開口電性連接半導體層，汲極透過第二開口電性連接半導體層，源極以及汲極分別位於分隔物的相對兩側。分隔物具有一寬度，該寬度為薄膜電晶體之通道長度，且該通道長度小於等於10微米。
於本發明之多個實施方式中，分隔物與絕緣層的材料相同。
於本發明之多個實施方式中，分隔物與絕緣層的材料不同。
於本發明之多個實施方式中，絕緣層由有機光阻材料所組成。
於本發明之多個實施方式中，源極以及汲極其中至少一者不覆蓋分隔物之上表面。
於本發明之多個實施方式中，分隔物具有第一高度，第一開口相對於分隔物之另一側邊的絕緣層具有第二高度，其中第一高度小於第二高度。
於本發明之多個實施方式中，源極以及汲極其中該至少一者具有鄰接分隔物之一部分，該部分之高度與第一高度的比值為大約5%至大約85%。
於本發明之多個實施方式中，第一高度與第二高度的比值為大約10%至大約89%。
於本發明之多個實施方式中，第一高度與該第二高度的差值為大約0.2微米至大約1.7微米。
根據本發明之部份實施方式，畫素結構包含前述之薄膜電晶體、閘極線、第一資料線、第二資料線、連接段以及畫素電極。閘極線設置於基板上且電性連接閘極。第一資料線與第二資料線設置於基板上，其中閘極介電層覆蓋第一資料線與第二資料線，其中第一資料線與第二資料線分別位於閘極線的相對二側且彼此分隔。連接段連接第一資料線與第二資料線且電性連接源極。畫素電極設置於絕緣層上且電性連接汲極。
於本發明之多個實施方式中，絕緣層與閘極介電層包含第三開口以及第四開口，連接段經第三開口電性連接第一資料線，連接段經第四開口電性連接第二資料線，其中第三開口與第四開口分別位於閘極線的相對二側。
於本發明之多個實施方式中，畫素結構更包含第三絕緣層以及共通電極。第三絕緣層位於絕緣層上。該第三絕緣層位於共通電極與畫素電極之間。
根據本發明之部份實施方式，形成薄膜電晶體的方法包含形成閘極於基板上；形成閘極介電層於閘極上；形成半導體層於閘極上方之閘極介電層上；形成絕緣層，覆蓋半導體層；於半導體層上方之絕緣層中，形成第一開口以及第二開口；形成分隔第一開口以及第二開口之分隔物，其中分隔物具有第一高度，絕緣層具有第二高度，其中第一高度小於第二高度；以及形成源極以及汲極於絕緣層上，其中源極與汲極分別透過第一開口與第二開口電性連接半導體層，其中源極以及汲極分別位於分隔物的相對兩側。
於本發明之多個實施方式中，形成第一開口以及第二開口之步驟與形成分隔物之步驟係同時進行。
於本發明之多個實施方式中，形成第一開口以及第二開口之步驟與形成分隔物之步驟包含對絕緣層進行曝光以及移除部分絕緣層，以形成第一開口、第二開口以及分隔物。
於本發明之多個實施方式中，形成源極以及汲極包含沉積導體層於絕緣層上；以及圖案化導體層。
於本發明之多個實施方式中，圖案化導體層包含
塗佈光阻層於導體層上，其中光阻層至少部分填入第一開口與第二開口；以及以光罩對光阻層曝光，其中光罩具有光罩開口對應分隔物。
100‧‧‧畫素結構
110‧‧‧基板
112‧‧‧上表面
120‧‧‧閘極
130‧‧‧閘極介電層
140‧‧‧半導體層
150‧‧‧絕緣層
152‧‧‧第一絕緣層
154‧‧‧第二絕緣層
160‧‧‧導體層
162‧‧‧源極
164‧‧‧汲極
DL2‧‧‧第二資料線
DLC‧‧‧連接段
E1、E2‧‧‧側壁
O1‧‧‧第一開口
O2‧‧‧第二開口
O3‧‧‧第三開口
O4‧‧‧第四開口
OC‧‧‧共通開口
OP‧‧‧開口
OB‧‧‧開口
CS‧‧‧共通電位電極
H1‧‧‧第一高度
170‧‧‧共通電極
180‧‧‧畫素電極
190‧‧‧第三絕緣層
200‧‧‧第四絕緣層
300‧‧‧方法
SE‧‧‧分隔物
SE1‧‧‧第一部分
SE2‧‧‧第二部分
TF‧‧‧薄膜電晶體
GL‧‧‧閘極線
DL‧‧‧資料線
DL1‧‧‧第一資料線
H1’‧‧‧高度
H2‧‧‧第二高度
D1‧‧‧方向
D2‧‧‧方向
M1、M2‧‧‧光罩
MO1‧‧‧光罩開口
MO2‧‧‧光罩開口
TS1、TS2‧‧‧上表面
PR‧‧‧光阻層
PS、PD‧‧‧部分
HS、HD‧‧‧高度
S1~S7‧‧‧步驟
A-A‧‧‧線
B-B‧‧‧線
第1圖為根據本發明之實施方式之畫素結構之上視示意圖。
第2圖為根據本發明之實施方式之薄膜電晶體之形成方法之流程圖。
第3A圖至第3C圖以及第3E圖至第3I圖為根據本發明之實施方式之薄膜電晶體於多個形成階段的之剖面示意圖。
第3D圖為根據本發明之實施方式之薄膜電晶體於形成階段的之上視示意圖。
第4圖為根據本發明之實施方式之畫素結構之剖面示意圖。
第5圖為根據本發明之另一實施方式之薄膜電晶體於形成階段的之剖面示意圖。
第6圖為根據本發明之再一實施方式之薄膜電晶體於形成階段的之上視示意圖。
第7圖為沿第1圖之線B-B之剖面示意圖。
以下將以圖式揭露本發明之多個實施方式，為明
確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式為之。
第1圖為根據本發明之實施方式之畫素結構100之上視示意圖。畫素結構100包含基板110、閘極線GL、資料線DL、薄膜電晶體TF以及畫素電極180。閘極線GL與資料線DL交錯。薄膜電晶體TF包含閘極120、半導體層140、源極162以及汲極164。於本發明之實施方式中，薄膜電晶體TF之源極162以及汲極164分別透過第一開口O1以及第二開口O2電性連接半導體層140之通道區之兩端。薄膜電晶體TF之閘極120電性連接閘極線GL，薄膜電晶體TF之源極162連接資料線DL，畫素電極180透過開口OP電性連接薄膜電晶體TF之汲極164。以下先介紹薄膜電晶體TF之形成方法300。
第2圖為根據本發明之實施方式之薄膜電晶體TF形成方法300之流程圖，形成薄膜電晶體TF之方法300包含步驟S1~S7。第3A圖至第3C圖以及第3E圖至第3I圖為根據本發明之實施方式之薄膜電晶體TF於多個形成階段的之剖面示意圖，其中第3I圖為沿第1圖之線A-A之薄膜電晶體TF之剖面示意圖。第3D圖為根據本發明之實施方式之薄膜電晶體於形成階段的之上視示意圖。以下參照第2圖之步驟S1~S7以及對應的第3A圖至第3I圖以了解薄膜電晶體TF之形成方法。
首先，參考第3A圖以及第2圖之步驟S1，在基板
110上依序形成閘極120、閘極介電層130、半導體層140以及絕緣層150。
於此實施方式中，基板110可以是透明基板，其材料可由玻璃、壓克力或其他適當材料所組成，閘極120的材料可以是各種適當的導體，例如金屬、金屬氧化物、有機導電材料或上述之組合，其材料例如可為銅或銀。形成閘極120的方法例如先形成第一導體層(未繪示)於基板110上，再對第一導體層進行圖案化而形成閘極120，圖案化的製程例如微影與蝕刻。接著，閘極介電層130形成於閘極120上，閘極介電層130的材料可以是各種合適的介電材料，例如氧化矽或氮氧化矽。於此實施方式中，半導體層140形成於閘極120上方之閘極介電層130上，並進行圖案化，半導體層140的材料可以是非晶矽、多晶矽或是氧化物半導體材料，例如氧化銦鎵鋅(Indium-Gallium-Zinc Oxide；IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide；IZO)、氧化鎵鋅(Gallium-Zinc Oxide；GZO)、氧化鋅錫(Zinc-Tin Oxide；ZTO)或氧化銦錫(Indium-Tin Oxide；ITO)。然而，本發明不限於此，在其他實施例中，半導體層140的材質也可以包括多晶矽、非晶矽或其他適合的材料。
接著，形成絕緣層150覆蓋半導體層140。在形成絕緣層150的過程中，可先形成第一絕緣層152覆蓋半導體層140，再形成第二絕緣層154，第二絕緣層154覆蓋第一絕緣層152。至此，絕緣層150包含第一絕緣層152以及第二絕緣層154。於此實施方式中，第二絕緣層154的厚度大於第一絕緣
層152的厚度，以利於後續的製程。舉例而言，於部分實施方式中，第一絕緣層152的厚度為2000埃至6000埃，第二絕緣層154的厚度為1微米至3微米。
於本發明之多個實施方式中，第一絕緣層152可以使用一般適當的絕緣材料，而不考慮其蝕刻選擇性。於其他實施方式中，第一絕緣層152選用對於半導體層140與第二絕緣層154的蝕刻程序有較佳蝕刻選擇性的材料，例如氧化矽或氮氧化矽等。於本發明之多個實施方式中，第二絕緣層154由適當絕緣材料所組成，例如有機絕緣材料、無機絕緣材料等等。於本實施方式中，第二絕緣層154由有機光阻材料所組成。應注意到，於其他實施方式中，第二絕緣層154可以不是由光阻材料所組成。
其後，參考第3B圖以及第2圖之步驟S2，以光罩M1為罩幕對絕緣層150進行曝光，具體而言，係對第二絕緣層154進行曝光。於此，光罩M1包含至少二個光罩開口MO1，對應半導體層140的相對兩端。有鑑於光線繞射的因素且光強度隨著距離逐漸衰減，光罩M1對第二絕緣層154的曝光強度將會呈現類似鐘狀的形狀，即愈靠近光罩開口MO1中間的光線強度愈高，愈遠離光罩開口MO1中間的光線強度愈低。於本發明之部分實施方式中，光罩開口MO1之間具有間距G1，間距G1使經過光罩開口MO1至絕緣層150的光線至少部分重疊，而造成絕緣層150中對應於兩光罩開口MO1之間的第二絕緣層154的一部分154P也受到來自兩個光罩開口MO1的少量曝光，而使經曝光之第二絕緣層154’在半導體層140的通道區
上具有較薄的曝光部分154P且在半導體層140的兩端且對應於兩光罩開口MO1之處具有較厚的曝光部分。舉例而言，間距G1的長度由於製程限制一般大於2um，另由於設計使用上的需求一般會小於等於10um。
接著，同時參考第3C圖、第3D圖以及第2圖之步驟S3，移除部分絕緣層150。於此，先移除經曝光之第二絕緣層154’(參考第3B圖)，再以第二絕緣層154為硬式遮罩，以蝕刻方法移除下方的部分第一絕緣層152。於此，可以以蝕刻方式移除經曝光之第二絕緣層154’(參考第3B圖)，此時以第一絕緣層152作為該蝕刻步驟的蝕刻停止層。如此一來，於半導體層140上方之絕緣層150中，形成第一開口O1、第二開口O2以及分隔物SE，其中分隔物SE包含第一部分SE1與第二部分SE2，第一部分SE1的材料與第一絕緣層152的材料相同，第二部分SE2的材料與第二絕緣層154的材料相同。於此，第一開口O1與第二開口O2沿方向D1排列，分隔物SE用以分隔第一開口O1以及第二開口O2，其中分隔物SE可連接絕緣層150。舉例而言，分隔物SE可於方向D2上連接絕緣層150，如第3D圖所示。於此，方向D1垂直於方向D2。
於本發明之部分實施方式中，第一開口O1與第二開口O2的位置會決定半導體層140之通道長度(channel length)。具體而言，第一開口O1與第二開口O2於方向D1上的距離L1為半導體層140之通道長度。換句話說，分隔物SE於方向D1上的寬度(即距離L1)為半導體層140之通道長度。於本實施方式中，通道長度小於等於10微米，較佳小於等於5微
米。
於本實施方式中，為了盡可能地縮短半導體層140之通道長度，盡可能地縮小光罩M1的間距G1(參考第3B圖)，以降低第一開口O1與第二開口O2於方向D1上的距離L1。如此一來，被縮小的間距G1(參考第3B圖)造成絕緣層150中的一部分154P(參考第3B圖)受到來自兩個光罩開口MO1的少量曝光，而使得形成的分隔物SE的高度比絕緣層150的高度更低。
舉例而言，請參閱第3C圖，分隔物SE具有第一高度H1，第一開口O1相對於分隔物SE之另一側邊的絕緣層150具有第二高度H2，其中第一高度H1小於第二高度H2。具體而言，第一高度H1是從基板110的上表面112至分隔物SE之上表面TS1的頂端的距離，第二高度H2是從基板110的上表面112至第一開口O1(或第二開口O2)相對於分隔物SE之另一側邊的絕緣層150的上表面TS2的頂端的距離。於部分實施方式中，第一高度H1與第二高度H2的比值為大約10%至大約89%，以較佳地縮短半導體層140之通道長度。於本發明之多個實施方式中，第一高度H1與該第二高度H2的差值為大約0.2微米至大約1.7微米。此外，由於前述的鐘狀的曝光形狀，分隔物SE之上表面TS1由上表面中央往第一開口O1以及第二開口O2兩側逐漸降低。換句話說，分隔物SE之上表面TS1並不平坦。
於此，所稱分隔物SE之上表面TS1係指分隔物SE之與水平方向(例如平行於基板110的上表面112者)的夾角在
適當角度以內的部分表面，該適當角度可為30度。舉例而言，分隔物SE之表面與水平方向(例如平行於基板110的上表面112者)的夾角大於30度的部分表面被視為是分隔物SE的側壁E1、E2，亦即，在高度H1’以下的分隔物SE之表面為側壁E1、E2，而在高度H1’以上的分隔物SE之表面為上表面TS1。
應了解到，雖然在此第一開口O1以及第二開口O2是與分隔物SE一同形成，且分隔物SE與絕緣層150的材料至少部分相同，但不應以此限制本發明之範圍。
其後，參考第3E圖以及第2圖之步驟S4，沉積一導體層160於絕緣層150上。導體層160填入第一開口O1與第二開口O2中，以連接半導體層140兩端。
接著，參考第3F圖以及第2圖之步驟S5，塗佈光阻層PR於導體層160上，其中光阻層PR至少部分填入第一開口O1與第二開口O2。於此，光阻層PR可以塗佈方式形成於導體層160上，例如旋塗法，而使得在第一開口O1與第二開口O2中的光阻層PR的厚度PH1大於在第一開口O1與第二開口O2之外的光阻層PR的厚度PH2。舉例而言，在第一開口O1與第二開口O2中的光阻層PR的厚度PH1大於在分隔物SE上的光阻層PR的厚度。
參考第3G圖以及第2圖之步驟S6，以光罩M2為罩幕對光阻層PR曝光，形成經曝光之光阻層PR’。於此，光罩M2具有至少對應分隔物SE的光罩開口MO2以及其他圖案開口。有鑑於在第一開口O1與第二開口O2中的光阻層PR的厚度大於在分隔物SE上的光阻層PR的厚度，至少部分位於第一開
口O1與第二開口O2中的光阻層PR不會被此曝光影響。
同時參考第3G圖、第3H圖以及第2圖之步驟S7，移除經曝光之光阻層PR’，這時會露出分隔物SE上方的導體層160以及其他部分導體層160，剩餘的光阻層PR覆蓋於部分導體層160上並填入第一開口O1與第二開口O2。於此，可以剩餘的光阻層PR為硬式遮罩，藉由例如蝕刻等方式移除部分導體層160，這時因為第一開口O1與第二開口O2中還有光阻層PR可以保護開口內的導體層160，於是，對導體層160進行蝕刻製程之後將可保留第一開口O1與第二開口O2中的部分導體層160，以分別形成源極162與汲極164。其後，再移除所有光阻層PR。
換句話說，有鑑於在第一開口O1與第二開口O2中的光阻層PR的厚度PH1(參照第3F圖)大於在分隔物SE上的光阻層PR的厚度PH2(參照第3F圖)，可以在不移除第一開口O1與第二開口O2中的光阻層PR的情況下，移除至少部分分隔物SE上的光阻層PR’，而於後續蝕刻中蝕刻分隔物SE上的導體層160，進而在分隔物SE的相對兩側分別形成源極162與汲極164。源極162與汲極164分別透過第一開口O1與第二開口O2電性連接半導體層140。
於部分實施方式中，源極162以及汲極164分別覆蓋分隔物SE之相對二側壁E1、E2。於製程有偏移時或設計上有需要時，源極162以及汲極164其中至少一者不覆蓋分隔物SE之上表面TS1，以使源極162以及汲極164分隔開來。
舉例而言，光罩開口MO2於方向D1上的寬度W1
稍大於分隔物SE於方向D1上的寬度L1(即第一開口O1與第二開口O2於方向D1上的距離L1，亦即半導體層140之通道長度)，以確保完全曝光在分隔物SE上的光阻層PR，此時，後續形成的源極162以及汲極164皆不覆蓋分隔物SE之上表面TS1。
或者，於其他實施方式中，當曝光機台具有較高精準度時，可以設計光罩開口MO2於方向D1上的寬度W1稍小於分隔物SE於方向D1上的寬度(即第一開口O1與第二開口O2於方向D1上的距離L1，亦即半導體層140之通道長度)，此時源極162以及汲極164可以形成於分隔物SE之部分上表面TS1但仍維持不互相連接。
請參閱第3H圖，於本發明之多個實施方式中，為了確保源極162與汲極164不互相連接的情況下盡可能縮減半導體層140之通道長度，源極162具有鄰接分隔物SE之部分PS，該部分PS之高度HS與分隔物SE的第一高度H1的比值為大約5%至大約85%。或者，汲極164具有鄰接分隔物SE之部分PD，該部分PD之高度HD與第一高度H1的比值為大約5%至大約85%。於此，高度HS是從基板110的上表面112至源極之部分PS的頂端的距離，高度HD是從基板110的上表面112至汲極之部分PD的頂端的距離。
參考第3I圖，可以選擇設置第三絕緣層190，以保護源極162與汲極164。第三絕緣層190可以是平坦層，其由適當的絕緣材料所形成。
如此一來，完成本發明之薄膜電晶體TF的製程。
本發明之部分實施方式之薄膜電晶體TF包含閘極120、閘極介電層130、半導體層140、絕緣層150、分隔物SE、源極162以及汲極164。閘極120設置於基板110上，閘極介電層130覆蓋閘極120，半導體層140設置於閘極120上方的閘極介電層130上。絕緣層150覆蓋半導體層140與閘極介電層130，其中絕緣層150包含分隔物SE並具有第一開口O1以及第二開口O2，第一開口O1與第二開口O2對應半導體層140的相對兩端設置，分隔物SE位於半導體層140上用以分隔第一開口O1與第二開口O2。源極162以及汲極164設置於絕緣層150上，其中源極162透過第一開口O1電性連接半導體層140，汲極164透過第二開口O2電性連接半導體層140，源極162以及汲極164分別位於分隔物SE的相對兩側。
於本發明之部分實施方式中，薄膜電晶體TF可以配置於顯示主動區的畫素結構中。本發明之部分實施方式中，畫素結構可選用邊緣電場切換型液晶顯示面板為範例，但不以此為限，例如也可選用扭轉向列型(Twisted Nematic,TN)、垂直配向(Vertical Alignment,VA)、雙折射率控制效應(Electrically Controlled Birefringence,ECB)液晶顯示面板或其它各種類型的顯示面板。於邊緣電場切換型模式時，可於薄膜電晶體TF上更包括共通電極170和第四絕緣層200，請參閱第4圖。
第4圖為根據本發明之部分實施方式之畫素結構100之剖面示意圖。同時參考第3I圖與第4圖。與前述實施方式相較，本實施方式之畫素結構100更包含共通電極170以及
第四絕緣層200。共通電極170設置於第三絕緣層190上，第三絕緣層190、絕緣層150以及閘極介電層130共同具有共通開口OC，共通電極170透過共通開口OC電性連接共通電位電極CS。第四絕緣層200設置於第三絕緣層190與共通電極170上，畫素電極180設置於第四絕緣層200上，第三絕緣層190與第四絕緣層200共同具有開口OP，畫素電極180透過開口OP電性連接汲極164。第四絕緣層200可以是平坦層。
在此，畫素電極180具有狹縫圖案，且以畫素電極180在上、共通電極170在下形成平行電場，進而控制液晶層的運作。當然不應以此限制本發明之範圍，於其他實施方式中，亦可配置共通電極170具有狹縫圖案，以共通電極170在上、畫素電極180在下以形成平行電場。或者，共通電極170與畫素電極180可皆具有狹縫圖案，且配置於同層以形成平行電場。再於其他實施方式中，可以僅設置畫素電極180不設置共通電極170，而以垂直電場控制液晶層的運作。
於此，以薄膜電晶體TF設置於主動區為例，來說明薄膜電晶體TF的應用於畫素結構100中的結構。應了解到，不應以此限制本發明之範圍，於部分其他實施方式中，薄膜電晶體TF可以設置於顯示面板的周邊區。於本發明之部分實施方式中，薄膜電晶體TF具有通道長度很小(例如小於5微米)的優點，當薄膜電晶體TF設置於周邊區，在維持相同電流的設計之下，由於電流正比於電晶體的通道寬度/通道長度(W/L)，因此，可以進一步設計降低薄膜電晶體TF的通道寬度，而縮小薄膜電晶體TF的分布範圍。藉此，可以縮小顯示
面板的周邊區的範圍，達到窄邊框的設計。
第5圖為根據本發明之另一實施方式之薄膜電晶體於形成階段的之剖面示意圖。本實施方式與前述第3A圖至第3I圖的實施方式相似，差別在於：本實施方式中，絕緣層150可以僅包含第二絕緣層154，而不設置第一絕緣層152。如此一來，於部分實施方式中，絕緣層150整體由同一材料所組成。舉例而言，絕緣層150整體可由光阻材料所組成。本實施方式的其他細節大致如前所述，在此不再贅述。
第6圖為根據本發明之再一實施方式之薄膜電晶體於形成階段的之上視示意圖。本實施方式與前述第3A圖至第3I圖的實施方式相似，差別在於：本實施方式中，第一開口O1以及第二開口O2與分隔物SE並非一同形成。於本實施方式中，不採用第3B圖至第3D圖與第1圖的步驟S2，而是先在絕緣層150形成足以露出半導體層140兩端的一個開口OB，再於該開口OB中形成分隔物SE，分隔物SE將開口OB分割成第一開口O1以及第二開口O2。此時，分隔物SE與絕緣層150的材料可以不同。且，絕緣層150可以不包含光阻材料，而單純以蝕刻方式形成足以露出半導體層140兩端的開口OB。應了解到，使用此實施方式時，分隔物SE的第一高度H1(未繪示，參考第3B圖)不一定要小於絕緣層150的第二高度H2(未繪示，參考第3B圖)。本實施方式的其他細節大致如前所述，在此不再贅述。
第7圖為沿第1圖之線B-B之剖面示意圖。同時參考第1圖與第7圖。於本實施方式中，閘極線GL設置於基板110
上且電性連接閘極120。資料線DL包含第一資料線DL1、第二資料線DL2以及連接段DLC。第一資料線DL1與第二資料線DL2設置於基板110上，其中閘極介電層130覆蓋至少部分第一資料線DL1與第二資料線DL2，其中第一資料線DL1與第二資料線DL2分別位於閘極線GL的相對二側且彼此分隔。連接段DLC設置於絕緣層150上。絕緣層150與閘極介電層130包含第三開口O3以及第四開口O4，連接段DLC經第三開口O3電性連接第一資料線DL1，連接段DLC經第四開口O4電性連接第二資料線DL2，其中第三開口O3與第四開口O4分別位於閘極線GL的相對二側。
於此，第一資料線DL1、第二資料線DL2、共通電位電極CS、閘極線GL以及閘極120由同一圖案化金屬層形成。換句話說，第一資料線DL1、第二資料線DL2以及閘極線GL的材料與厚度實質相同。連接段DLC、源極162以及汲極164由同一圖案化金屬層形成。換句話說，連接段DLC、源極162以及汲極164的材料與厚度實質相同。據此，可以降低資料線DL與其他電極層之間的耦合電容。
本發明之多個實施方式中，藉由在絕緣層的開口中設置分隔物，可以在圖案化導體層以形成源極與汲極的過程中，移除分隔物上的光阻層並同時保留開口中的光阻層，進而在後續程序中，形成距離相近但互相分離的源極與汲極。據此，可以得到通道長度很小(例如小於5微米)的薄膜電晶體。此種薄膜電晶體可以設計於顯示面板的主動區或周邊區，當設計於周邊區時，可以達到窄邊框的效果。此外，由於有機絕緣
層的設置增加閘極與源極之間的間距，進而減小閘極與源極之間耦合電容對薄膜電晶體效能之影響。此外，可以使用兩層金屬層藉由在絕緣層中設置連接孔來搭接製作資料線，以增加資料線與其他的電極層之間的距離，降低耦合電容對訊號的影響。
雖然本發明已以多種實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧基板
120‧‧‧閘極
130‧‧‧閘極介電層
140‧‧‧半導體層
150‧‧‧絕緣層
152‧‧‧底絕緣層
154‧‧‧第二絕緣層
162‧‧‧源極
SE‧‧‧分隔物
SE1‧‧‧第一部分
SE2‧‧‧第二部分
TF‧‧‧薄膜電晶體
E1、E2‧‧‧側壁
O1‧‧‧第一開口
O2‧‧‧第二開口
D1‧‧‧方向
164‧‧‧汲極
190‧‧‧第三絕緣層
H1‧‧‧第一高度
TS1‧‧‧上表面
PS、PD‧‧‧部分
HS、HD‧‧‧高度
Claims (16)
- 一種薄膜電晶體，包含：一閘極，設置於一基板上；一閘極介電層，覆蓋該閘極；一半導體層，設置於該閘極介電層上；一絕緣層，覆蓋該半導體層與該閘極介電層，其中該絕緣層具有一第一開口以及一第二開口，對應該半導體層設置；一分隔物，設置於該半導體層上，用以分隔該第一開口以及該第二開口；以及一源極以及一汲極，設置於該絕緣層上，其中該源極透過該第一開口電性連接該半導體層，該汲極透過該第二開口電性連接該半導體層，其中該源極以及該汲極分別位於該分隔物的相對兩側，其中該分隔物具有一寬度，該寬度為該薄膜電晶體之一通道長度，且該通道長度小於等於10微米，其中該分隔物具有一第一高度，該第一開口相對於該分隔物之另一側邊的該絕緣層具有一第二高度，其中該第一高度小於該第二高度。
- 如請求項1所述之薄膜電晶體，其中該分隔物與該絕緣層的材料相同。
- 如請求項1所述之薄膜電晶體，其中該分隔物與該絕緣層的材料不同。
- 如請求項1所述之薄膜電晶體，其中該絕緣層由一有機光阻材料所組成。
- 如請求項1所述之薄膜電晶體，其中該源極以及該汲極其中至少一者不覆蓋該分隔物之一上表面。
- 如請求項1所述之薄膜電晶體，其中該源極以及該汲極其中該至少一者具有鄰接該分隔物之一部分，該部分之高度與該第一高度的比值為大約5%至大約85%。
- 如請求項1所述之薄膜電晶體，其中該第一高度與該第二高度的比值為大約10%至大約89%。
- 如請求項1所述之薄膜電晶體，其中該第一高度與該第二高度的差值為大約0.2微米至大約1.7微米。
- 一種畫素結構，包含：如請求項1所述之薄膜電晶體；一閘極線，設置於該基板上且電性連接該閘極；一第一資料線與一第二資料線，設置於該基板上，其中該閘極介電層覆蓋該第一資料線與該第二資料線，其中該第一資料線與該第二資料線分別位於該閘極線的相對二側且彼此分隔；一連接段，連接該第一資料線與該第二資料線且電性連 接該源極；以及一畫素電極，設置於該絕緣層上且電性連接該汲極。
- 如請求項9所述之畫素結構，其中該絕緣層與該閘極介電層包含一第三開口以及一第四開口，該連接段經該第三開口電性連接該第一資料線，該連接段經該第四開口電性連接該第二資料線，其中該第三開口與該第四開口分別位於該閘極線的相對二側。
- 如請求項9所述之畫素結構，更包含：一第三絕緣層，位於該絕緣層上；以及一共通電極，其中該第三絕緣層位於該共通電極與該畫素電極之間。
- 一種形成薄膜電晶體的方法，包含：形成一閘極於一基板上；形成一閘極介電層於該閘極上；形成一半導體層於該閘極上方之該閘極介電層上；形成一絕緣層，覆蓋該半導體層；於該半導體層上方之該絕緣層中形成一第一開口以及一第二開口；形成分隔該第一開口以及該第二開口之一分隔物，其中該分隔物具有一第一高度，該絕緣層具有一第二高度，其中該第一高度小於該第二高度；以及 形成一源極以及一汲極於該絕緣層上，其中該源極與該汲極分別透過該第一開口與該第二開口電性連接該半導體層，其中該源極以及該汲極分別位於該分隔物的相對兩側。
- 如請求項12所述之形成薄膜電晶體的方法，其中形成該第一開口以及該第二開口之步驟與形成該分隔物之步驟係同時進行。
- 如請求項13所述之形成薄膜電晶體的方法，其中形成該第一開口以及該第二開口之步驟與形成該分隔物之步驟包含：對該絕緣層進行曝光；以及移除部分該絕緣層，以形成該第一開口、該第二開口以及該分隔物。
- 如請求項12所述之形成薄膜電晶體的方法，其中形成該源極以及該汲極包含：沉積一導體層於該絕緣層上；以及圖案化該導體層。
- 如請求項15所述之形成薄膜電晶體的方法，其中圖案化該導體層包含：塗佈一光阻層於該導體層上，其中該光阻層至少部分填入該第一開口與該第二開口；以及 以一光罩對該光阻層曝光，其中該光罩具有一光罩開口對應該分隔物。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106115170A TWI613496B (zh) | 2017-05-08 | 2017-05-08 | 薄膜電晶體及其形成方法與應用其之畫素結構 |
| CN201710550240.2A CN107359204B (zh) | 2017-05-08 | 2017-07-07 | 薄膜晶体管及其形成方法与应用其的像素结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106115170A TWI613496B (zh) | 2017-05-08 | 2017-05-08 | 薄膜電晶體及其形成方法與應用其之畫素結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI613496B true TWI613496B (zh) | 2018-02-01 |
| TW201843515A TW201843515A (zh) | 2018-12-16 |
Family
ID=60291791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106115170A TWI613496B (zh) | 2017-05-08 | 2017-05-08 | 薄膜電晶體及其形成方法與應用其之畫素結構 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107359204B (zh) |
| TW (1) | TWI613496B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072135A (ja) * | 2003-08-21 | 2005-03-17 | Nec Lcd Technologies Ltd | 液晶表示装置及び薄膜トランジスタの製造方法 |
| CN102097589A (zh) * | 2009-11-05 | 2011-06-15 | 索尼公司 | 半导体器件及使用该半导体器件的显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8431994B2 (en) * | 2010-03-16 | 2013-04-30 | International Business Machines Corporation | Thin-BOX metal backgate extremely thin SOI device |
| CN103413782B (zh) * | 2013-07-23 | 2015-08-26 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示面板 |
| CN104035239A (zh) * | 2014-05-08 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种基板及显示器件 |
| CN104600079B (zh) * | 2014-12-30 | 2017-09-22 | 厦门天马微电子有限公司 | 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法 |
| CN105826248A (zh) * | 2016-03-11 | 2016-08-03 | 深圳市华星光电技术有限公司 | Ffs模式的阵列基板及制作方法 |
-
2017
- 2017-05-08 TW TW106115170A patent/TWI613496B/zh active
- 2017-07-07 CN CN201710550240.2A patent/CN107359204B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072135A (ja) * | 2003-08-21 | 2005-03-17 | Nec Lcd Technologies Ltd | 液晶表示装置及び薄膜トランジスタの製造方法 |
| TWI248547B (en) * | 2003-08-21 | 2006-02-01 | Nec Lcd Technologies Ltd | LCD device including a TFT for reducing leakage current |
| CN102097589A (zh) * | 2009-11-05 | 2011-06-15 | 索尼公司 | 半导体器件及使用该半导体器件的显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107359204A (zh) | 2017-11-17 |
| TW201843515A (zh) | 2018-12-16 |
| CN107359204B (zh) | 2020-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8853028B2 (en) | Thin film transistor array substrate and method for fabricating the same | |
| US9190423B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
| US9599871B2 (en) | Semiconductor device, display device, and method for producing semiconductor device | |
| TWI523205B (zh) | 畫素結構及顯示面板 | |
| US8378355B2 (en) | Thin film transistor array substrate and method for fabricating the same | |
| TWI733950B (zh) | 顯示裝置 | |
| US8400600B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US20100225860A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
| KR20090125500A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| WO2014153958A1 (zh) | 阵列基板、阵列基板的制造方法以及显示装置 | |
| WO2014131238A1 (zh) | 阵列基板及其制作方法、显示面板及其制作方法 | |
| KR100908849B1 (ko) | 횡전계형 액정표시장치용 어레이 기판, 이의 제조방법 및 이를 포함하는 한 횡전계형 액정표시장치 | |
| KR20110035531A (ko) | 액정표시장치 및 그 제조 방법 | |
| KR20070115370A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 | |
| US20160260843A1 (en) | Array substrate and manufacturing method thereof, display device and thin film transistor | |
| KR20130033676A (ko) | 프린지 필드 스위칭 모드 액정표시장치 | |
| TWI613496B (zh) | 薄膜電晶體及其形成方法與應用其之畫素結構 | |
| JP2005107526A (ja) | Ｏｃｂモード液晶表示装置 | |
| KR20140090857A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR102188067B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| TWI471672B (zh) | 顯示面板的畫素結構及其製造方法 | |
| KR20120007323A (ko) | 고 개구율을 갖는 액정표시장치 및 그 제조 방법 | |
| JP6295543B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100980017B1 (ko) | 박막 트랜지스터 표시판 | |
| KR102219668B1 (ko) | 박막트랜지스터 기판 및 이를 이용한 터치 장치 |