KR20140090857A - 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 - Google Patents

프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20140090857A
KR20140090857A KR1020130003003A KR20130003003A KR20140090857A KR 20140090857 A KR20140090857 A KR 20140090857A KR 1020130003003 A KR1020130003003 A KR 1020130003003A KR 20130003003 A KR20130003003 A KR 20130003003A KR 20140090857 A KR20140090857 A KR 20140090857A
Authority
KR
South Korea
Prior art keywords
layer
pixel
pixel region
gate
shield pattern
Prior art date
Application number
KR1020130003003A
Other languages
English (en)
Other versions
KR101988926B1 (ko
Inventor
이종범
김가경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130003003A priority Critical patent/KR101988926B1/ko
Publication of KR20140090857A publication Critical patent/KR20140090857A/ko
Application granted granted Critical
Publication of KR101988926B1 publication Critical patent/KR101988926B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 화소영역이 정의된 기판 상에 일 방향으로 연장하며 형성된 게이트 배선과; 상기 기판 상에 상기 각 화소영역의 최외각에 형성된 쉴드패턴과; 상기 게이트 배선 및 쉴드패턴 위로 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하며 상기 화소영역을 정의하며 형성된 데이터 배선과; 상기 각 화소영역에 상기 게이트 배선 및 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 데이터 배선과 박막트랜지스터 위로 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀이 구비되는 제 1 보호층과; 상기 제 1 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 각 화소영역 내에 형성되며 각 양측단이 상기 쉴드패턴과 중첩하는 화소전극과; 상기 화소전극 위로 형성된 제 2 보호층과; 상기 제 2 보호층 위로 상기 각 화소영역에 대응하여 바(bar) 형태의 다수의 개구를 구비하며 형성된 공통전극을 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공한다.

Description

프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법{Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same}
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특히 데이터 배선과 화소전극간의 기생용량(Cdp)에 기인하는 데이터 배선과 화소전극간의 커플링을 억제할 수 있는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법에 관한 것이다.
액정표시장치(liqudi crystal display device: LCD)는 액정의 광학적 이방성과 분극 성질을 이용한 표시소자로, 휴대 전자기기의 표시부나, 컴퓨터의 모니터 또는 텔레비전 등에 널리 사용된다.
액정은 가늘고 긴 분자구조를 가지고 있어, 배향에 방향성을 가지며 전기장 내에 놓일 경우 그 크기 및 방향에 따라 분자배열 방향이 변화된다.
따라서, 액정표시장치는 전계생성전극이 각각 형성된 두 기판 사이에 액정층이 위치하는 액정패널을 포함하며, 두 전극 사이에 생성되는 전기장의 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고, 이에 따른 광 투과율을 변화시켜 여러 가지 화상을 표시한다.
일반적으로, 액정표시장치는 다수의 배선과 스위칭 소자 및 화소전극이 형성된 어레이 기판과, 컬러필터 및 공통전극이 형성된 컬러필터 기판을 포함하며, 두 기판 사이의 액정분자는 화소전극과 공통전극 사이에 유도되는 전기장, 즉, 기판에 대해 수직한 방향의 수직 전계에 의해 구동된다.
그러나, 수직 전계에 의해 액정을 구동하는 방식은 시야각 특성이 우수하지 못한 문제가 있다.
이러한 문제를 극복하기 위해, 횡전계형 액정표시장치가 제안되었다. 횡전계형 액정표시장치에서는 화소전극과 공통전극이 동일 기판 상에 엇갈리게 형성되어, 두 전극 사이에 기판에 대해 평행한 방향의 수평 전계가 유도된다. 따라서, 액정분자는 수평 전계에 의해 구동되어, 기판에 대해 평행한 방향으로 움직이며, 이러한 횡전계형 액정표시장치는 향상된 시야각을 가진다.
하지만, 이러한 횡전계형 액정표시장치는 개구율 및 투과율이 낮은 단점이 있다.
따라서, 횡전계형 액정표시장치의 단점을 개선하기 위하여, 프린지 필드(fringe field)에 의해 액정을 구동하는 프린지 필드 스위칭 모드 액정표시장치(fringe field switching mode LCD)가 제안되었다.
도 1은 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판에 있어 표시영역 일부에 대한 단면도로서 데이터 배선을 기준으로 이의 양측에 위치하는 화소영역에 대한 단면도이다.
도시한 바와 같이, 투명한 기판(41) 상에 게이트 절연막(46)이 전면 형성되고 있다.
또한, 상기 게이트 절연막(46) 상부에는 데이터 배선(51)이 형성되어 있다.
그리고, 상기 데이터 배선(51) 위에는 제 1 보호층(53)이 형성되어 있으며, 상기 제 1 보호층(53) 위에는 각 화소영역별로투명 도전성 물질로 이루어진 화소전극(60)이 형성되어 있다. 이때, 상기 화소전극(60)은 상기 각 화소영역에 대응하여 판 형태를 이루고 있다.
그리고, 상기 화소전극(60) 상부에는 제 2 보호층(70)이 형성되어 있고, 이의 상부에 공통전극(75)이 형성되어 있다.
이때, 상기 공통전극(75)은 상기 화소전극(60)에 대응하여 바(bar) 형태를 갖는 다수의 개구(op)가 구비되고 있다.
한편, 상기 각 화소영역 내에서 상기 제 2 보호층을 사이에 두고 서로 중첩하는 상기 공통전극(75) 및 화소전극(60)은 스토리지 커패시터(storage capacitor)를 이룬다.
이러한 구조를 갖는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(41)은 상기 화소전극(60) 및 공통전극(75)에 전압이 인가될 경우, 상기 화소전극(60)과 공통전극(75) 사이에 프린지 필드(Fringe field)가 형성된다.
따라서, 상기 공통전극 위에 위치하는 액정 분자까지도 모두 동작되므로, 횡전계형 액정표시장치에 비해 향상된 투과율 및 개구율을 얻을 수 있다.
하지만, 이러한 구성을 갖는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(41)은 데이터 배선(51)과 이의 주변에 위치하는 화소전극(60) 간에는 기생용량(Cdp)이 발생되고 있다.
이러한 데이터 배선(51)과 화소전극(60) 간에 발생되는 기생용량(Cdp)은 그 크기가 커지면 화소전극(60)에 충전된 전압이 데이터 배(51)선과 커플링이 발생되어 누설(Leakage)이 발생하게 되고, 이러한 화소전극(60)의 전압 누설은 플리커 또는 표시영역 내 위치별 휘도 특성 저하 등을 발생시키는 등의 표시품질을 저하시키는 요인으로 작용하게 된다.
따라서, 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(41)은 데이터 배선(51)과 이와 인접하여 위치하는 화소전극(60)간의 기생용량(Cdp)를 저감시키는 것이 필요로 되고 있는 실정이다.
본 발명은 이러한 문제를 해결하기 위해 안출된 것으로, 데이터 배선과 화소전극간의 기생용량(Cdp)에 기인하는 데이터 배선과 화소전극간의 커플링을 억제하며, 동시에 스토리지 커패시터의 용량을 증가시킴으로서 전압 보전율을 향상시킴에 의해 표시품질을 향상시킬 수 있는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은, 화소영역이 정의된 기판 상에 일 방향으로 연장하며 형성된 게이트 배선과; 상기 기판 상에 상기 각 화소영역의 최외각에 형성된 쉴드패턴과; 상기 게이트 배선 및 쉴드패턴 위로 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하며 상기 화소영역을 정의하며 형성된 데이터 배선과; 상기 각 화소영역에 상기 게이트 배선 및 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 데이터 배선과 박막트랜지스터 위로 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀이 구비되는 제 1 보호층과; 상기 제 1 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 각 화소영역 내에 형성되며 각 양측단이 상기 쉴드패턴과 중첩하는 화소전극과; 상기 화소전극 위로 형성된 제 2 보호층과; 상기 제 2 보호층 위로 상기 각 화소영역에 대응하여 바(bar) 형태의 다수의 개구를 구비하며 형성된 공통전극을 포함한다.
이때, 상기 게이트 배선은 투명 도전성 물질의 하부층과 금속물질의 상부층의 이중층 구조를 이루며, 상기 쉴드패턴은 상기 게이트 배선의 하부층과 동일한 투명 도전성 물질로 이루어진 것이 특징이다.
그리고 상기 쉴드패턴은 상기 각 화소영역 내에서 플로팅 형태로 형성되거나, 또는 전단의 게이트 배선의 하부층이 분기하여 형성된 것이 특징이다.
본 발명의 일 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법은, 화소영역이 정의된 기판 상에 일 방향으로 연장하는 게이트 배선을 형성하고, 동시에 상기 각 화소영역의 최외각에 쉴드패턴을 형성하는 단계와; 상기 게이트 배선 및 쉴드패턴 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 동시에 상기 각 화소영역에 상기 게이트 배선 및 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계와; 상기 데이터 배선과 박막트랜지스터 위로 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀이 구비된 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 판 형태를 가지며 상기 각 화소영역 내에 각 양측단이 상기 쉴드패턴과 중첩하는 화소전극을 형성하는 단계와; 상기 화소전극 위로 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층 위로 상기 각 화소영역에 대응하여 바(bar) 형태의 다수의 개구를 구비한 공통전극을 형성하는 단계를 포함한다.
이때, 화소영역이 정의된 기판 상에 일 방향으로 연장하는 게이트 배선을 형성하고, 동시에 상기 각 화소영역의 최외각에 쉴드패턴을 형성하는 단계는, 상기 기판 상에 순차적으로 투명 도전성 물질층과 금속물질층을 형성하는 단계와; 상기 금속물질층 위로 제 1 두께의 제 1 포토레지스트 패턴과 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴을 외측으로 노출된 상기 금속물질층과 이의 하부에 위치하는 상기 투명도전성 물질층을 제거하여 이중층 구조의 상기 게이트 배선과 이중층 구조의 도전성 패턴을 형성하는 단계와; 애싱(ashing)을 진행하여 상기 제 2 포토레지스트 패턴을 제거함으로서 상기 도전성 패턴을 노출시키는 단계와; 식각을 진행하여 상기 게이트 금속패턴의 상부층을 제거함으로서 상기 투명 도전성 물질의 단일층 구조를 갖는 상기 쉴드패턴을 형성하는 단계와; 스트립(strip)을 진행하여 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다.
그리고 상기 쉴드패턴은 상기 각 화소영역 내에서 플로팅 형태로 형성하거나, 또는 전단에 위치하는 상기 게이트 배선의 하부층이 분기하는 형태로 형성하는 것이 특징이다.
본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은, 각 화소영역 내의 최 외각에 전단의 게이트 배선에서 분기하는 형태로 각 데이터 배선과 인접하며 쉴드패턴이 구비됨으로서 데이터 배선에 인가되는 신호 전압 변동에 의해 상기 데이터 배선과 화소전극 간에 발생되는 기생용량을 저감시킴으로서 상기 화소전극에 충전된 전압이 상기 데이터 배선과의 커플링에 의해 누설되는 것을 억제하는 효과를 갖는다.
나아가 각 화소영역에 구비되는 화소전극의 측단이 상기 쉴드패턴과 중첩되도록 구성됨으로서 서로 중첩되는 상기 쉴드패턴과 제 1 보호층과 화소전극은 스토리지 커패시터를 이룬다. 따라서 서 각 화소영역의 스토리지 커패시터 용량을 향상시켜 한 프레인 동안의 전압 보전율을 증가시키므로 안정적인 화상을 표시할 수 있으므로 표시품질을 향상시키는 효과가 있다.
도 1은 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판에 있어 표시영역 일부에 대한 단면도로서 데이터 배선을 기준으로 이의 양측에 위치하는 화소영역에 대한 단면도.
도 2는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 표시영역 일부에 대한 평면도.
도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 단면도.
도 4는 도 2를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도.
도 5a 내지 5m은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 6a 내지 도 6m은 도 2를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 표시영역 일부에 대한 평면도이다. 설명의 편의를 위해 각 화소영역 내에 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 부분을 스위칭 영역이라 정의한다.
도시한 바와 같이, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)에는 제 1 방향으로 연장하며 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 하부층(미도시)과, 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어진 상부층(미도시)의 이중층 구조를 갖는 다수의 게이트 배선(102)이 형성되어 있으며, 각 화소영역(P)의 최 외각에는 이중층 구조의 상기 각 게이트 배선(102)의 하부층(미도시)에서 분기하며 투명 도전성 물질만으로 이루어진 단일층 구조의 쉴드패턴(104)이 형성되어 있다.
그리고, 상기 게이트 배선(102)과 게이트 절연막(미도시)을 개재하여 교차하여 다수의 화소영역(P)을 정의하며 저저항 금속 물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어진 데이터 배선(130)이 형성되어 있다.
이때, 상기 데이터 배선(130)의 양측으로는 상기 데이터 배선(130)과 나란하게 상기 게이트 배선에서 분기한 투명 도전성 물질로 이루어진 상기 쉴드패턴(104)이 위치하고 있다.
한편, 상기 쉴드패턴(104)은 상기 전단의 게이트 배선에서 분기한 형태를 이루고 있지만, 본 발명의 실시예의 변형예로서 상기 쉴드패턴(104)은 상기 전단 게이트 배선(102)과 연결되지 않고 플로팅 된 형태로 각 화소영역(P)의 최외각에 형성될 수도 있다.
이렇게 각 화소영역(P)의 최외각에 위치하는 각 쉴드패턴(104)은 각 데이터 배선(130)과 인접하여 위치함으로서 상기 데이터 배선(130)과 화소전극(150)간에 발생되는 전계를 차폐함으로서 상기 화소전극과 데이터 배선(130)간의 기생용량(Cdp)을 저감시키는 역할을 하는 것이 특징이다.
한편, 상기 다수의 각 화소영역(P) 내의 각 스위칭 영역에는 각 화소영역(P)을 정의하는 상기 게이트 배선(102) 및 데이터 배선(130)과 연결되며, 최 하부로부터 게이트 전극(103)과, 게이트 절연막(미도시)과, 반도체층(미도시)과, 서로 이격하는 소스 및 드레인 전극(133, 136)으로 구성된 박막트랜지스터(Tr)가 형성되고 있다.
이때, 상기 게이트 전극(103)은 상기 게이트 배선(102)과 연결되며 상기 게이트 배선(102)과 동일한 구성 즉 투명 도전성 물질로 이루어진 하부층(미도시)과 저저항 금속물질로 이루어진 상부층(미도시)의 이중층 구조를 이루는 것이 특징이며, 상기 소스 전극(133)은 상기 데이터 배선(130)과 연결되고 있다.
다음, 상기 박막트랜지스터(Tr)를 덮으며 전면에 평탄한 표면을 갖는 제 1 보호층(미도시)이 구비되고 있으며, 상기 제 1 보호층(미도시) 상부에는 투명 도전성 물질로 이루어지며 각 화소영역(P)별로 판 형태를 가지며 그 양 측단이 각 화소영역(P)의 최외각에 구비된 상기 쉴드패턴(104)과 각각 중첩하며 화소전극(150)이 형성되고 있다.
이때, 상기 각 화소전극(150)은 상기 제 1 보호층(미도시)에 구비된 드레인 콘택홀(143)을 통해 각 화소영역(P) 내의 스위칭 영역에 형성된 박막트랜지스터(Tr)의 드레인 전극(136)과 접촉하는 구성을 이루고 있다.
그리고, 상기 화소전극(150) 위로는 제 2 보호층(미도시)을 개재하여 표시영역 전면에 투명 도전성 물질로 이루어진 공통전극(미도시)이 형성되고 있다.
이러한 공통전극(미도시)에는 각 화소영역(P)에 대응하여 바(bar) 형태를 갖는 다수의 제 1 개구(op1)가 구비되고 있다.
그리고 선택적으로 상기 공통전극(미도시)에는 각 스위칭 영역에 대응해서도 제 2 개구(op2)가 구비될 수도 있다.
한편, 도면에 있어서는 상기 공통전극(170) 내부에 구비되는 다수의 바(bar) 형태를 갖는 제 1 개구(op1)는 각 화소영역(P) 내부에서 곧은 직선의 바(bar) 형태를 이루고 있음을 일례로 보이고 있지만, 상기 다수의 제 1 개구(op1)는 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 형태를 이룰 수도 있다.
이렇게 상기 공통전극(미도시)에 구비되는 제 1 개구(op1)가 각 화소영역(P) 내에서 그 중앙부를 기준으로 대칭적으로 꺾인 구성을 이루는 경우 하나의 화소영역(P) 내에 형성되는 프린지 필드의 방향이 달리하게 됨으로서 각 화소영역(P)에는 서로 다른 도메인 영역을 이루게 된다.
이렇게 하나의 화소영역(P) 내에서 다수의 바(bar) 형태의 제 1 개구(op1)가 방향을 달리하여 형성함으로써 이중 도메인을 구현한 것은 이를 구비한 액정표시장치에 있어 사용자의 시야각에 변화에 따른 색차를 억제하여 표시품질을 향상시키기 위함이다.
한편, 전술한 바와같은 평면 구성을 갖는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은 각 화소영역(P) 내의 최외각에 전단의 게이트 배선(102)에서 분기하는 형태로 각 데이터 배선(130)과 인접하며 쉴드패턴(104)이 구비됨으로서 데이터 배선(130)에 인가되는 신호 전압 변동에 의해 상기 데이터 배선(130)과 화소전극(150) 간에 발생되는 기생용량을 저감시킴으로서 상기 화소전극(150)에 충전된 전압이 상기 데이터 배선(130)과의 커플링에 의해 누설되는 것을 억제하는 효과를 갖는 것이 특징이다.
나아가 각 화소영역(P)에 구비되는 화소전극(150)의 측단이 상기 쉴드패턴(104)과 중첩되도록 구성됨으로서 서로 중첩되는 상기 쉴드패턴(104)과 제 1 보호층(미도시)과 화소전극(150)은 스토리지 커패시터를 이룬다.
따라서 서 각 화소영역(P)의 스토리지 커패시터 용량을 향상시켜 한 프레인 동안의 전압 보전율을 증가시키므로 안정적인 화상을 표시할 수 있으므로 표시품질을 향상시키는 효과가 있다.
다음, 전술한 바와 같은 평면구조를 갖는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 단면 구성에 대해 설명한다.
도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 단면도이며, 도 4는 도 2를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도이다. 설명의 편의를 위해 각 화소영역(P) 내에 스위칭 소자인 박막트랜지스터(Tr)가 형성된 부분을 스위칭 영역(TrA)이라 정의한다.
도시한 바와 같이, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은, 투명한 절연기판(101) 상에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 하부층(미도시)과, 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어진 상부층(미도시)의 이중층 구조를 갖는 다수의 게이트 배선(미도시)이 형성되어 있으며, 이와 연결되어 각 스위칭 영역(TrA)에 상기 게이트 배선(미도시)과 동일한 적층 구성을 갖는 게이트 전극(103(103a, 103b)이 형성되어 있다.
또한, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)에 있어 가장 특징적인 구성 중 하나로서 각 화소영역(P)에는 전단의 게이트 배선(미도시)의 하부층에서 데이터 배선(130)과 나란한 방향으로 분기하여 각 화소영역(P)의 최외각에 각각 쉴드패턴(104)이 형성되고 있다.
이러한 쉴드패턴(104)은 투명 도전성 물질로 이루어지고 있으므로 비록 화소영역(P) 내부에 형성되고 있다 하더라도 그 자체로 화소영역(P)의 개구율을 저감시키는 요인은 되지 않으며, 화소전극(150)과 상기 데이터 배선(130)에 발생되는 커플링을 억제하여 이들 두 구성요소(150, 130)간의 기생용량을 저감시키는 역할을 하는 것이 특징이다.
한편, 이중층 구조를 갖는 상기 게이트 배선(미도시)과 게이트 전극(103)과 투명 도전성 물질의 단일층 구조을 갖는 상기 쉴드패턴(104) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트 절연막(110)이 형성되어 있다.
그리고, 상기 게이트 절연막(110) 위로 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하며 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어진 상기 데이터 배선(130)이 형성되어 있다.
이때, 상기 데이터 배선(130)은 상기 각 화소영역(P)의 경계에 위치함으로서 각 화소영역(P)의 최외각에 구비되는 상기 쉴드패턴(104)과 인접하는 구성을 이룬다.
또한, 상기 게이트 절연막(110) 위로 각 스위칭 영역에는 상기 게이트 전극(103)에 대응하여 순수 비정질 실리콘의 액티브층(120a)과 불순물 비정질 실리콘의 오믹콘택층(120b)으로 이루어진 반도체층(120)이 형성되어 있으며, 상기 반도체층(120) 상부로 서로 이격하며 소스 전극(133) 및 드레인 전극(136)이 형성되어 있다.
이때, 서로 이격하는 상기 소스 및 드레인 전극(133, 136) 사이로는 상기 액티브층(120a)이 노출되고 있다.
상기 스위칭 영역에 순차 적층된 상기 게이트 전극(103)과, 게이트 절연막(110)과, 반도체층(120)과, 서로 이격하는 소스 및 드레인 전극(133, 136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
한편, 도면에 있어서는 상기 반도체층(120)은 순수 비정질 실리콘의 액티브층(120a)과 이의 상부에서 서로 이격하며 불순물 비정질 실리콘의 오믹콘택층(120b)으로 이루어져 이중층 구조를 갖는 것을 일례로 보이고 있지만, 상기 반도체층은 산화물 반도체 물질 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 단일층 구조를 이룰 수도 있다.
그리고 상기 반도체층이 산화물 반도체 물질로 이루어진 단일층 구조를 이루는 경우 상기 산화물 반도체층 상부에는 추가적으로 에치스토퍼가 더욱 구비될 수 있다.
이 경우 상기 소스 및 드레인 전극은 상기 에치스토퍼 상부에서 서로 이격하며 각각 상기 산화물 반도체층의 일끝단과 접촉하는 구성을 이룰 수도 있으며, 또는 상기 에치스토퍼에 상기 산화물 반도체층을 각각 노출시키는 반도체층 콘택홀이 구비되며 상기 반도체층 콘택홀을 통해 상기 산화물 반도체층과 접촉하는 구성을 이룰 수도 있다.
이렇게 반도체층이 산화물 반도체 물질로 이루어진 경우 이를 포함하는 박막트랜지스터는 산화물 박막트랜지스터를 이루게 된다.
한편, 상기 박막트랜지스터(Tr)의 소스 전극(133)은 상기 데이터 배선(130)과 연결되어 있다.
그리고, 상기 데이터 배선(130)과 박막트랜지스터(Tr) 위로 유기절연물질 예를들면 포토아크릴(photo acryl)으로 이루어져 평탄한 표면을 갖는 제 1 보호층(140)이 표시영역 전면에 형성되어 있다.
이때, 상기 제 1 보호층(140)은 상기 박막트랜지스터(Tr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)이 구비되고 있는 것이 특징이다.
또한, 상기 드레인 콘택홀(143)이 구비된 상기 제 1 보호층(140) 위로 각 화소영역(P)에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로써 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)과 접촉하며 그 양측단은 상기 쉴드패턴(104)과 중첩하는 판 형태의 화소전극(150)이 형성되어 있다.
이러한 구성에 의해 서로 중첩하는 상기 쉴드패턴(104)과 화소전극(150)과 이들 두 구성요소 사이에 개재된 게이트 절연막(110) 및 제 1 보호층(140)은 제 1 스토리지 커패시터(StgC1)를 이룬다.
그리고 상기 화소전극(150)(155) 위로 상기 무기절연물질 또는 상기 유기절연물질로써 상기 기판(101) 전면에 제 2 보호층(160)이 형성되어 있다.
또한, 상기 2 보호층(160) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며 상기 표시영역 전면에 대해 판 형태의 공통전극(170)이 형성되어 있다.
이때, 상기 공통전극(170)은 각 화소영역(P)별로 상기 화소전극(150)에 대응하여 바(bar) 형태의 다수의 제 1 개구(op1)가 구비되고 있다.
한편, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)의 경우, 도면에 있어서는 각 화소영역(P)별로 상기 공통전극(170) 내에 상기 바(bar) 형태의 제 1 개구(op1)가 서로 동일 간격으로 이격하며 5개 구성되어 있는 것으로 도시(도 2 참조)되고 있지만, 효율적인 프린지 필드 형성을 위해 상기 각 화소영역(P)에 구비되는 다수의 제 1 개구(op1)는 2개 내지 10개 정도의 범위 내에서 적당한 개수로 다양하게 변형되어 형성될 수 있다.
그리고, 선택적으로 상기 공통전극(170)에는 각 스위칭 영역(TrA)에 대응하여 더욱 정확히는 각 박막트랜지스터(Tr)에 대응하여 제 2 개구(op2)가 더욱 구비될 수도 있다.
도면에 있어서는 제 1 및 제 2 개구(op1, op2)가 모두 형성된 것을 일례로 도시하였다.
이때, 상기 각 화소영역(P)에 구비된 다수의 제 1 개구(op1)는 다중 도메인 구현을 위해 각 화소영역(P) 내에서 그 중앙부를 기준으로 대칭적으로 꺾인 구성을 이룰 수도 있다.
한편, 상기 각 화소영역(P) 내에 상기 제 2 보호층(160)을 사이에 두고 서로 중첩하는 상기 화소전극(150) 및 공통전극(170)은 제 2 스토리지 커패시터(StgC2)를 이룬다.
이러한 구성을 갖는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)의 경우 전단 게이트 배선(미도시)과 연결되거나 또는 플로팅 된 형태의 쉴드패턴(104)이 각 화소영역(P)의 최외각에 화소전극(150)의 양측단과 중첩하며 구비됨으로서 상기 데이터 배선(130)과 화소전극(150) 간에 발생되는 전계를 차단함으로서 이들 두 구성요소(130, 150)간의 기생용량을 저감시킴으로서 상기 화소전극(150)에 충전된 전압이 상기 데이터 배선(130)과의 커플링에 의해 누설되는 것을 억제하는 효과를 갖는다.
한편, 표 1은 데이터 배선(130) 상부에 이와 중첩되는 공통전극에서 가장 인접하는 제 1 개구(op1)로 노출된 화소전극(150)의 측단과 상기 데이터 배선(130)과 중첩되는 공통전극간의 간격을 a, 상기 쉴드패턴(104)의 일측단과 이와 마주하는 데이터 배선(130)의 일측단 간의 간격을 b라 정의했을 때, 상기 a와 b의 크기(단위 ㎛)를 변경해 가며 데이터 배선(130)과 화소전극(150)간의 기생용량의 크기(단위 fF)를 측정한 것을 나타낸 것이다.
하나의 화소영역(P)을 기준으로 이의 좌측과 우측에 위치하는 데이터 배선(130)과 화소전극(150)간의 기생용량과 이들 화소영역(P)의 좌측 및 우측에서 발생되는 두 기생용량간의 변동분을 함께 나타내었으며, 쉴드패턴(104)이 없는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 기생용량을 기준(Ref라 칭함)으로 하여 기생용량 수준을 함께 나타내었다.
Cdp_R은 화소영역(P)의 우측에 발생되는 기생용량을, Cdp_L은 화소영역(P)의 우측에 발생되는 기생용량을 나타내며, △Cdp는 좌우측의 기생용량 변동분을 나타낸 것이다.
Cdp_R Cdp_L △Cdp Ref 대비
△Cdp 수준
Ref 2.73 1.53 1.20 -
a=2 b=2.6 0.68 0.43 0.26 21%
a=2 b=3.6 0.64 0.41 0.23 19%
a=2 b=4.6 0.81 0.39 0.42 34%
a=1 b=2.6 0.49 0.30 0.19 16%
a=1 b=3.6 1.00 0.50 0.50 41%
a=1 b=4.6 1.24 0.54 0.70 58%
표 1을 참조하면, 상기 쉴드패턴(104)은 이와 인접하는 각 데이터 배선(130)과 인접하여 위치할수록 즉 b가 작은 값을 가질수록 데이터 배선(130)과 화소전극(150)간의 기생용량이 작아짐을 알 수 있었다.
일례로, a가 1㎛, b가 2.6㎛ 일 때 데이터 배선(130)과 화소전극(150)간의 기생용량 변동분은 0.19fF 정도가 됨을 알 수 있으며, 이는 1.20fF 정도의 기생용량 변동분을 갖는 기준(쉴드패턴(104)이 없는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판) 대비 16% 수준이 됨을 알 수 있다.
반면, a가 1㎛, b가 4.6㎛ 일 때 데이터 배선(130)과 화소전극(150)간의 기생용량 변동분은 0.70fF 정도가 됨을 알 수 있으며, 이는 1.20fF 정도의 기생용량 변동분을 갖는 기준(쉴드패턴(104)이 없는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판) 대비 58% 수준이 됨을 알 수 있다.
따라서, 쉴드패턴(104)이 구비된 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)이 쉴드패턴(104)이 없는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(도 1의 41) 대비 데이터 배선(130)과 화소전극(150)간의 기생용량은 저감됨을 알 수 있으며, 나아가 상기 쉴드패턴(104)은 이와 인접하는 각 데이터 배선(130)과 인접하여 위치할수록 즉 b가 작은 값을 가질수록 데이터 배선(130)과 화소전극(150)간의 기생용량이 더욱 작아짐을 알 수 있다.
이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 5a 내지 5m은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 6a 내지 도 6m은 도 2를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이다. 설명의 편의를 위해 각 화소영역(P) 내에 스위칭 소자인 박막트랜지스터(Tr)가 형성된 부분을 스위칭 영역(TrA)이라 정의한다.
우선, 도 5a 및 도 6a에 도시한 바와같이, 투명한 절연기판(101) 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 투명 도전성 물질층(186)을 형성하고, 연속하여 상기 투명 도전성 물질층 위로 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나 또는 둘 이상의 물질을 증착하여 제 1 금속층(187)을 형성한다.
이후, 상기 제 1 금속층(187) 위로 포토레지스트를 도포하여 제 1 포토레지스트층(181)을 형성하고, 상기 제 1 포토레지스트층(181)에 대해 빛의 투과영역(TA)과 차단영역(BA) 그리고 상기 투과영역(TA)보다는 작고 차단영역(BA)보다는 빛의 투과량이 큰 반투과영역(HTA)을 갖는 회절노광 마스크(191) 또는 하프톤 노광 마스크(미도시)를 이용하여 노광을 실시한다.
다음, 도 5b 및 도 6b에 도시한 바와같이, 상기 노광된 제 1 포토레지스트층(도 5a, 6a의 181)을 현상함으로서 상기 제 1 금속층(187) 위로 제 1 두께를 갖는 제 1 포토레지스트 패턴(181a)과, 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(181b)을 형성한다.
상기 제 1 포토레지스트 패턴(181a)은 추후 게이트 배선(미도시) 및 게이트 전극(도 5m의 103)이 형성되어야 할 부분에 대응하여 형성하고, 상기 제 2 포토레지스트 패턴(181b)은 상기 각 화소영역(P)의 최외각에 대응하여 쉴드패턴(도 5m의 104)이 형성되어야 할 부분에 대응되도록 형성한다.
다음, 도 5c 및 도 6c에 도시한 바와같이, 상기 제 1 및 제 2 포토레지스트 패턴(181a, 181b) 외측으로 노출된 상기 제 1 금속층(도 5b, 6c의 187) 및 이의 하부에 위치하는 투명 도전성 물질층(도 5b, 6c의 186)을 제거함으로서 상기 기판(101) 위로 이중층 구조의 게이트 배선(미도시) 및 이와 연결된 이중층 구조의 게이트 전극(103(103a, 103b))을 형성하고, 동시에 각 화소영역(P) 내에 현 단계에서는 상기 게이트 배선(미도시)과 동일한 이중층 구조를 갖는 도전성 패턴(105(105a,105b))을 형성한다.
다음, 도 5d 및 도 6d에 도시한 바와같이, 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(도 5c의 181b)을 제거함으로서 상기 각 화소영역(P)의 최외각에 형성된 상기 도전성 패턴(105(105a,105b))을 노출시킨다.
이때, 상기 애싱(ashing) 진행에 의해 상기 제 1 포토레지스트 패턴(181a) 또한 그 두께가 줄어들게 되지만 이중층 구조의 상기 게이트 배선(미도시) 및 게이트 전극(103) 상에 여전히 남아있게 된다.
다음, 도 5e 및 도 6e에 도시한 바와같이, 상기 제 1 포토레지스트 패턴(181a)을 식각 마스크로 하여 상기 제 1 포토레지스트 패턴(181a) 외측으로 노출된 이중층 구조의 상기 도전성 패턴의 상부층(도 5d, 6d의 105b)을 제거함으로서 각 화소영역(P) 내의 최외각에 투명 도전성 물질만으로 이루어진 단일층 구조의 쉴드패턴(104)을 형성한다.
이때, 상기 게이트 배선(미도시) 및 게이트 전극(103)의 경우 상기 제 1 포토레지스트 패턴(181a)에 의해 식각이 진행되지 않으므로 여전히 이중층 구조를 유지하게 된다.
다음, 도 5f 및 도 6f에 도시한 바와같이, 스트립(strip)을 진행하여 상기 제 1 포토레지스트 패턴(도 5e의 181a)을 제거함으로서 이중층 구조를 갖는 상기 게이트 배선(미도시) 및 게이트 전극(103)을 노출시킨다.
다음, 도 5g 및 도 6g에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(103) 및 쉴드패턴(104) 위로 상기 기판(101) 전면에 무기절연물질 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 게이트 절연막(110)을 형성한다.
이후, 도 5h 및 도 6h에 도시한 바와 같이, 상기 게이트 절연막(110) 위로 순수 비정질 실리콘과 불순물 비정질 실리콘을 연속적으로 증착함으로서 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 연속적으로 패터닝함으로써 상기 각 스위칭 영역(TrA)에 섬형태의 액티브층(120a)과 이의 상부로 상기 액티브층(120a)과 동일한 평면 형태를 갖는 불순물 비정질 실리콘 패턴(121)을 형성한다.
다음, 도 5i 및 도 6i에 도시한 바와 같이, 상기 섬형태의 액티브층(120a)과 불순물 비정질 실리콘 패턴(도 5h의 121) 위로 저저항 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 다중층 구조의 제 2 금속층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)을 형성한다.
동시에 상기 각 스위칭 영역(TrA)에 상기 불순물 비정질 실리콘 패턴(도 5h의 121) 상부에서 서로 이격하는 소스 전극(133) 및 드레인 전극(136)을 형성한다.
이때, 상기 소스 전극(133)은 상기 데이터 배선(130)과 연결된 상태를 이루도록 한다.
이후, 드라이 에칭을 실시함으로서 상기 소스 전극(133) 및 드레인 전극(136) 사이로 노출된 상기 불순물 비정질 실리콘 패턴(도 5h의 121)을 제거함으로서 상기 소스 전극(133) 및 드레인 전극(136)과 중첩하며 서로 이격하는 오믹콘택층(120b)을 형성함으로서 순수 비정질 실리콘의 액티브층(120a)과 이의 상부에서 서로 이격하는 상기 오믹콘택층(120b)의 구성을 갖는 반도체층을 이루도록 한다.
이때 상기 소스 전극(133) 및 드레인 전극(136) 사이로 상기 액티브층(120b)이 노출된 상태를 이루게 된다.
한편, 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(103)과 게이트 절연막(110)과 반도체층(120)과 서로 이격하는 소스 전극(133) 및 드레인 전극(136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
한편, 본 발명의 실시예에 있어서는 상기 액티브층(120a)과 오믹콘택층(120b)으로 이루어진 반도체층(120)과, 소스 및 드레인 전극(133, 136)을 2회의 마스크 공정을 진행하여 형성하는 것을 일례로 보이고 있지만, 상기 반도체층(120)과, 서로 이격하는 소스 및 드레인 전극(133, 136)은 1회의 마스크 공정을 진행하여 형성될 수도 있다.
즉, 상기 게이트 절연막(110) 위로 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 상기 제 2 금속층을 형성하고, 이의 상부로 제 3 두께 및 상기 제 3 두께보다 얇은 제 4 두께를 갖는 포토레지스트 패턴을 하프톤 노광 또는 회절노광을 진행하여 형성한 후, 상기 제 3 및 제 4 포토레지스트 패턴 외측으로 노출된 상기 제 2 금속층과 불순물 비정질 실리콘층 및 순수 비정질 실리콘층을 제거함으로서 상기 데이터 배선(130)과 각 스위칭 영역(TrA)에 순수 비정질 실리콘의 액티브층과 이의 상부로 불순물 비정질 실리콘 패턴 및 소스 드레인 패턴을 형성하고, 애싱을 진행하여 상기 제 4 포토레지스트 패턴을 제거하고, 상기 제 4 포토레지스트 패턴이 노출되면서 새롭게 노출된 상기 소스 드레인 패턴과 이의 하부에 위치하는 불순물 비정질 실리콘 패턴을 제거함으로서 서로 이격하는 소스 전극(133) 및 드레인 전극(136)과 이의 하부로 서로 이격하는 오믹콘택층(120b)을 형성할 수도 있다.
이렇게 1회의 마스크 공정을 진행하여 상기 소스 및 드레인 전극(133, 136)과 반도체층(120)을 형성하는 경우 상기 데이터 배선(130) 하부에 상기 오믹콘택층(120b) 및 액티브층(120a)을 이루는 동일한 물질로 이루어진 더미 반도체 패턴이 형성된다.
한편, 또 다른 변형예로서, 상기 이중층 구조의 반도체층(120)을 대신하여, 산화물 반도체 물질로 이루어진 단일층 구조의 산화물 반도체층(미도시)을 형성하고, 이의 상부에 에치스토퍼(미도시)를 형성한 후, 상기 에치스토퍼(미도시) 상부에서 서로 이격하며 상기 산화물 반도체층(미도시)과 각각 접촉하는 소스 및 드레인 전극(133, 136)을 형성할 수도 있다.
다음, 도 5j 및 도 6j에 도시한 바와 같이, 상기 데이터 배선(130)과 소스 및 드레인 전극(133, 136) 위로 상기 기판(101) 전면에 유기절연물질 예를들면 저 유전율 값을 갖는 포토아크릴(photo acryl)을 기판 전면에 도포하여 평탄한 표면을 갖는 제 1 보호층(140)을 형성하고, 이에 대해 마스크 공정을 진행하여 상기 박막트랜지스터(Tr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 형성한다.
다음, 도 5k 및 도 6k에 도시한 바와 같이, 상기 드레인 콘택홀(143)이 구비된 상기 제 1 보호층(140) 위로 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 제 1 투명 도전성 물질층(미도시)을 형성한다.
이후, 상기 제 1 투명 도전성 물질층(미도시)에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 각 화소영역(P) 내에 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)과 접촉하며, 그 양측단은 각각 상기 쉴드패턴(104)과 중첩하는 화소전극(150)을 형성한다.
다음, 도 5l 및 도 6l에 도시한 바와 같이, 상기 화소전극(150) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 제 2 보호층(160)을 형성한다.
다음, 도 5m 및 도 6m에 도시한 바와 같이, 제 2 보호층(160) 위로 투명도전성 물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 표시영역 전면에 판 형태를 가지며 각 화소영역(P)에 대응하여 바(bar) 형태를 갖는 다수의 제 1 개구(op1)를 갖는 공통전극(170)을 형성함으로써 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)을 완성한다.
이때 공통전극(170)에는 상기 제 1 개구(op1)와 더불어 각 스위칭 영역(TrA)에 대응하여 제 2 개구(op2)를 갖도록 형성할 수도 있다.
본 발명은 전술한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
101 : 어레이 기판
102 : 게이트 배선
103 : 게이트 전극
104 : 쉴드패턴
120 : 반도체층
130 : 데이터 배선
133 : 소스 전극
136 : 드레인 전극
143 : 드레인 콘택홀
150 : 화소전극
170 : 공통전극
op1, op2 : 제 1 및 제 2 개구
P : 화소영역
Tr : 박막트랜지스터

Claims (8)

  1. 화소영역이 정의된 기판 상에 일 방향으로 연장하며 형성된 게이트 배선과;
    상기 기판 상에 상기 각 화소영역의 최외각에 형성된 쉴드패턴과;
    상기 게이트 배선 및 쉴드패턴 위로 전면에 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하며 상기 화소영역을 정의하며 형성된 데이터 배선과;
    상기 각 화소영역에 상기 게이트 배선 및 데이터 배선과 연결되며 형성된 박막트랜지스터와;
    상기 데이터 배선과 박막트랜지스터 위로 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀이 구비되는 제 1 보호층과;
    상기 제 1 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 각 화소영역 내에 형성되며 각 양측단이 상기 쉴드패턴과 중첩하는 화소전극과;
    상기 화소전극 위로 형성된 제 2 보호층과;
    상기 제 2 보호층 위로 상기 각 화소영역에 대응하여 바(bar) 형태의 다수의 개구를 구비하며 형성된 공통전극
    을 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 게이트 배선은 투명 도전성 물질의 하부층과 금속물질의 상부층의 이중층 구조를 이루며, 상기 쉴드패턴은 상기 게이트 배선의 하부층과 동일한 투명 도전성 물질로 이루어진 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
  3. 제 2 항에 있어서,
    상기 쉴드패턴은 상기 각 화소영역 내에서 플로팅 형태로 형성된 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
  4. 제 2 항에 있어서,
    상기 쉴드패턴은 전단의 게이트 배선의 하부층이 분기하여 형성된 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
  5. 화소영역이 정의된 기판 상에 일 방향으로 연장하는 게이트 배선을 형성하고, 동시에 상기 각 화소영역의 최외각에 쉴드패턴을 형성하는 단계와;
    상기 게이트 배선 및 쉴드패턴 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 동시에 상기 각 화소영역에 상기 게이트 배선 및 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계와;
    상기 데이터 배선과 박막트랜지스터 위로 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀이 구비된 제 1 보호층을 형성하는 단계와;
    상기 제 1 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 판 형태를 가지며 상기 각 화소영역 내에 각 양측단이 상기 쉴드패턴과 중첩하는 화소전극을 형성하는 단계와;
    상기 화소전극 위로 제 2 보호층을 형성하는 단계와;
    상기 제 2 보호층 위로 상기 각 화소영역에 대응하여 바(bar) 형태의 다수의 개구를 구비한 공통전극을 형성하는 단계
    를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  6. 제 5 항에 있어서,
    화소영역이 정의된 기판 상에 일 방향으로 연장하는 게이트 배선을 형성하고, 동시에 상기 각 화소영역의 최외각에 쉴드패턴을 형성하는 단계는,
    상기 기판 상에 순차적으로 투명 도전성 물질층과 금속물질층을 형성하는 단계와;
    상기 금속물질층 위로 제 1 두께의 제 1 포토레지스트 패턴과 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴을 외측으로 노출된 상기 금속물질층과 이의 하부에 위치하는 상기 투명도전성 물질층을 제거하여 이중층 구조의 상기 게이트 배선과 이중층 구조의 도전성 패턴을 형성하는 단계와;
    애싱(ashing)을 진행하여 상기 제 2 포토레지스트 패턴을 제거함으로서 상기 도전성 패턴을 노출시키는 단계와;
    식각을 진행하여 상기 게이트 금속패턴의 상부층을 제거함으로서 상기 투명 도전성 물질의 단일층 구조를 갖는 상기 쉴드패턴을 형성하는 단계와;
    스트립(strip)을 진행하여 상기 제 1 포토레지스트 패턴을 제거하는 단계
    를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 쉴드패턴은 상기 각 화소영역 내에서 플로팅 형태로 형성하는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 6 항에 있어서,
    상기 쉴드패턴은 전단에 위치하는 상기 게이트 배선의 하부층이 분기하는 형태로 형성하는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
KR1020130003003A 2013-01-10 2013-01-10 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 KR101988926B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130003003A KR101988926B1 (ko) 2013-01-10 2013-01-10 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130003003A KR101988926B1 (ko) 2013-01-10 2013-01-10 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140090857A true KR20140090857A (ko) 2014-07-18
KR101988926B1 KR101988926B1 (ko) 2019-06-13

Family

ID=51738292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130003003A KR101988926B1 (ko) 2013-01-10 2013-01-10 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101988926B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170070413A (ko) * 2015-12-14 2017-06-22 엘지디스플레이 주식회사 박막트랜지스터 기판
KR20210144991A (ko) * 2020-05-21 2021-12-01 삼성디스플레이 주식회사 표시 장치
CN113985667A (zh) * 2021-10-12 2022-01-28 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980059092A (ko) * 1996-12-30 1998-10-07 김광호 액정 표시 장치의 박막 트랜지스터 기판
KR19990081025A (ko) * 1998-04-24 1999-11-15 윤종용 액정 표시 장치
KR20080048721A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR20110031597A (ko) * 2009-09-21 2011-03-29 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR20110138964A (ko) * 2010-06-22 2011-12-28 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980059092A (ko) * 1996-12-30 1998-10-07 김광호 액정 표시 장치의 박막 트랜지스터 기판
KR19990081025A (ko) * 1998-04-24 1999-11-15 윤종용 액정 표시 장치
KR20080048721A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR20110031597A (ko) * 2009-09-21 2011-03-29 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR20110138964A (ko) * 2010-06-22 2011-12-28 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170070413A (ko) * 2015-12-14 2017-06-22 엘지디스플레이 주식회사 박막트랜지스터 기판
US10416502B2 (en) 2015-12-14 2019-09-17 Lg Display Co., Ltd. Thin film transistor substrate
US11092857B2 (en) 2015-12-14 2021-08-17 Lg Display Co., Ltd. Thin film transistor substrate
US11899319B2 (en) 2015-12-14 2024-02-13 Lg Display Co., Ltd. Thin film transistor substrate including multi-level transparent electrodes having slits
KR20210144991A (ko) * 2020-05-21 2021-12-01 삼성디스플레이 주식회사 표시 장치
US11758755B2 (en) 2020-05-21 2023-09-12 Samsung Display Co., Ltd. Display device including substrate with polymeric films
CN113985667A (zh) * 2021-10-12 2022-01-28 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Also Published As

Publication number Publication date
KR101988926B1 (ko) 2019-06-13

Similar Documents

Publication Publication Date Title
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR101870986B1 (ko) 박막 트랜지스터 어레이 기판 제조방법
JP4999875B2 (ja) 多重ドメイン液晶表示装置
KR101993283B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판
US20090310048A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US8823003B2 (en) Gate insulator loss free etch-stop oxide thin film transistor
KR20170117261A (ko) 액정 표시 장치 및 이의 제조 방법
KR20170115138A (ko) 표시 장치
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20170052801A (ko) 표시 장치 및 그 제조 방법
KR20110139829A (ko) 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101307961B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR20120115837A (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
KR101988926B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102431348B1 (ko) 표시 장치
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR102068770B1 (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
KR101886861B1 (ko) 게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법
KR20080111826A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101971144B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20120130983A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101969428B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101777839B1 (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)