KR102188067B1 - 박막 트랜지스터 어레이 기판 및 이의 제조 방법 - Google Patents
박막 트랜지스터 어레이 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102188067B1 KR102188067B1 KR1020140063766A KR20140063766A KR102188067B1 KR 102188067 B1 KR102188067 B1 KR 102188067B1 KR 1020140063766 A KR1020140063766 A KR 1020140063766A KR 20140063766 A KR20140063766 A KR 20140063766A KR 102188067 B1 KR102188067 B1 KR 102188067B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- active layer
- light blocking
- contact hole
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims description 23
- 230000000903 blocking effect Effects 0.000 claims abstract description 90
- 239000012535 impurity Substances 0.000 claims abstract description 44
- 238000002513 implantation Methods 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 358
- 239000010408 film Substances 0.000 claims description 53
- 239000011229 interlayer Substances 0.000 claims description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 광차단층 형성시 이로 인한 마스크 수 증가를 요하지 않고, 게이트 라인의 구동이 광차단층 및 채널에 영향을 미치는 것을 방지한 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것으로, 본 발명에 따른 박막 트랜지스터 어레이 기판은 기판 상에, 중앙에 서로 이격한 다수의 채널 영역, 채널 영역들을 제외한 영역에 불순물 주입 영역을 갖는 액티브층;과, 상기 액티브층과 상기 기판 사이의 층간에, 상기 액티브 층과 대응되는 폭으로 형성된 버퍼층 및 광차단층;과, 상기 액티브층을 가로지르며, 상기 채널 영역과 중첩 부위에 게이트 전극을 갖는 게이트 라인;과, 상기 게이트 라인과 교차하며 화소 영역을 정의하는 데이터 라인;과, 상기 데이터 라인과 일체형으로, 상기 액티브층 일단의 불순물 주입 영역과 측면 접속되며, 상기 버퍼층의 수평면과 접하는 제 1 전극; 및 상기 액티브층 타단의 불순물 주입 영역과 측면 접속되며, 상기 광차단층과 접속한 제 2 전극을 포함하여 이루어진다.
Description
본 발명은 표시 장치에 관한 것으로 특히, 광차단층 형성시 이로 인한 마스크 수 증가를 요하지 않고, 게이트 라인의 구동이 광차단층 및 채널에 영향을 미치는 것을 방지한 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 증가하고 있다. 이에 부응하여 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 표시 장치가 연구되어 왔으며, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
상기와 같은 표시 장치는 화소 영역마다 형성된 스위칭 소자인 박막 트랜지스터를 포함하는 박막 트랜지스터 어레이 기판을 포함한다. 박막 트랜지스터는 게이트 라인과 데이터 라인이 교차하여 정의된 화소 영역마다 형성되며, 채널 영역을 형성하는 액티브층, 게이트 절연막, 게이트 전극, 소스 전극 및 드레인 전극을 형성한다.
특히, 상기 액티브층 채널 영역에 광이 입사되면, 광누설 전류가 증가하여 플리커(flicker) 등의 화질 저하가 유발되는 문제점이 있다. 이를 해결하기 위해 액티브층과 완전히 중첩되도록 광차단층을 형성하는 구조가 제안되었는데, 이 경우, 마스크 증가로 인한 부담이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 광차단층 형성시 이로 인한 마스크 수 증가를 요하지 않고, 게이트 라인의 구동이 광차단층 및 채널에 영향을 미치는 것을 방지한 박막 트랜지스터 어레이 기판 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판은 기판 상에, 중앙에 서로 이격한 다수의 채널 영역, 채널 영역들을 제외한 영역에 불순물 주입 영역을 갖는 액티브층;과, 상기 액티브층과 상기 기판 사이의 층간에, 상기 액티브 층과 대응되는 폭으로 형성된 버퍼층 및 광차단층;과, 상기 액티브층을 가로지르며, 상기 채널 영역과 중첩 부위에 게이트 전극을 갖는 게이트 라인;과, 상기 게이트 라인과 교차하며 화소 영역을 정의하는 데이터 라인;과, 상기 데이터 라인과 일체형으로, 상기 액티브층 일단의 불순물 주입 영역과 측면 접속되며, 상기 버퍼층의 수평면과 접하는 제 1 전극; 및 상기 액티브층 타단의 불순물 주입 영역과 측면 접속되며, 상기 광차단층과 접속한 제 2 전극을 포함하는 것에 그 특징이 있다.
상기 제 1 전극은 두께가 일부 제거된 상기 버퍼층의 수평면의 상부에서 접하며, 상기 제 2 전극은 두께가 전부 제거된 상기 버퍼층의 측면에서 접할 수 있다.
그리고, 상기 제 2 전극의 상부와 접속되며, 상기 화소 영역에 형성된 화소 전극을 더 포함할 수 있다. 이 경우, 상기 제 2 전극에는 상기 화소 전극에 인가된 전압이 전달된다.
한편, 상기 광차단층, 버퍼층, 액티브층은 일체형인 것이 바람직하다.
또한, 상기 일체형의 광차단층, 버퍼층, 액티브층과, 상기 게이트 라인의 층간에 게이트 절연막이, 상기 게이트 라인과 제 1, 제 2 전극의 층간에 제 1 층간 절연막이, 상기 제 1, 제 2 전극의 층과 상기 화소 전극의 층간에 보호막이 더 형성될 수 있다.
그리고, 상기 제 1 전극은 상기 제 1 층간 절연막, 게이트 절연막 및 액티브층의 일단의 불순물 주입 영역이 제거된 제 1 콘택홀을 통해 상기 버퍼층의 수평면과 접하며, 상기 제 2 전극은, 상기 제 1 층간 절연막, 게이트 절연막, 액티브층 및 버퍼층이 제거된 제 2 콘택홀을 통해 상기 광차단층과 접속된 것일 수 있다. 여기서, 상기 화소 전극은 상기 보호막에 형성된 제 3 콘택홀을 통해 상기 제 2 전극과 접속될 수 있다.
또한, 상기 화소 전극과 층간 절연되며, 상기 제 2 전극 부위에 개구부를 갖는 공통 전극을 더 포함할 수 있다.
한편, 상기 액티브층은 양단 사이에 "U"자형으로 형성되며, 양단 내측의 상기 게이트 라인과 중첩되며 서로 이격된 제 1, 제 2 채널 영역을 가질 수 있다.
또한, 동일한 목적을 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법은, 기판 상에, 광차단층, 버퍼층, 액티브층을 제 1 마스크로 형성하는 제 1 단계;와, 상기 광차단층, 버퍼층, 액티브층을 포함한 기판 전면에 게이트 절연막을 형성하는 제 2 단계;와, 제 2 마스크로, 상기 액티브층과 중첩하는 부위에 게이트 전극을 갖도록, 상기 액티브층을 가로지르는 방향으로 게이트 라인을 형성하는 제 3 단계;와, 상기 게이트 라인을 포함한 게이트 절연막 전면에 제 1 층간 절연막을 형성하는 제 4 단계;와, 상기 게이트 라인이 가리지 않는 상기 액티브층의 양단 중 일단에 대응하여 반투과부를, 타단에 대응하여 투과부를, 나머지 영역에 대응하여 차광부를 갖는 제 3 마스크를 이용하여, 상기 제 1 층간 절연막, 게이트 절연막, 액티브층, 버퍼층을 선택적으로 제거하여, 상기 반투과부 및 투과부에 대응된 영역에 각각 제 1 콘택홀, 제 2 콘택홀을 형성하는 제 5 단계; 및 제 4 마스크를 통해, 상기 제 1 콘택홀과 제 2 콘택홀에서 각각 액티브층과 측면 접속하는 제 1 전극 및 제 2 전극을 형성하는 제 6 단계를 포함하여 이루어지는 것에 또 다른 특징이 있다.
상기 제 5 단계 후, 상기 제 1 콘택홀은 상기 버퍼층의 상부 일부가 제거되며, 상기 제 2 콘택홀은 상기 버퍼층이 전부 제거되어 상기 광차단층이 노출된 것이 바람직하다.
상기 제 3 단계 후, 상기 게이트 라인을 마스크로 하여 상기 게이트 라인이 가리지 않는 상기 액티브층의 영역에 불순물을 주입하는 제 7 단계를 더 포함할 수 있다.
한편, 상기 제 6 단계 후, 상기 제 1, 제 2 전극을 포함한 상기 제 1층간 절연막 상에 제 2 층간 절연막을 형성하는 제 8 단계;와, 상기 제 2 층간 절연막 상에 상기 제 2 전극에 대응되는 부위를 개구부로 갖는 공통 전극을 형성하는 제 9 단계;와, 상기 공통 전극을 포함한 제 2 층간 절연막 상에 보호막을 형성한 후, 상기 보호막, 제 2 층간 절연막을 선택적으로 제거하여 제 3 콘택홀을 형성하는 제 10 단계; 및 상기 제 3 콘택홀을 통해 상기 제 2 전극과 접속하며, 상기 화소 영역에 복수개로 분기되는 화소 전극을 형성하는 제 11 단계를 더 포함할 수 있다.
상기 제 5 단계는, 상기 제 1 층간 절연막 상에 감광막을 도포하는 단계;와, 상기 제 3 마스크를 상기 감광막 상부에 위치시키는 단계;와, 상기 감광막을 제 3 마스크를 이용하여, 노광 및 현상하여, 상기 투과부에 대해 상기 감광막의 전 두께를 제거하고, 상기 반투과부에 대해 상기 감광막의 일부 두께를 남기며, 상기 차광부에 대해 상기 감광막의 전 두께를 남겨 제 1 감광막 패턴을 형성하는 단계;와, 상기 제 1 감광막 패턴을 이용하여, 상기 투과부에 대응된 노출된 부위의 상기 제 1 층간 절연막, 게이트 절연막, 액티브층, 버퍼층을 제거하여 제 2 콘택홀을 형성하는 단계;와, 상기 반투과부에 대응되어 남아있는 상기 감광막의 일부 두께를 제거할 정도로, 상기 제 1 감광막 패턴을 애슁하여, 제 2 감광막 패턴을 형성하는 단계; 및 상기 제 2 감광막 패턴을 이용하여 노출된 부위의 상기 제 1 층간 절연막, 게이트 절연막, 액티브층을 제거하여 제 1 콘택홀을 형성하는 단계를 포함하여 이루어질 수 있다.
상기와 같은 본 발명의 박막 트랜지스터 어레이 기판 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 하나의 마스크로 광차단층과 액티브층을 형성하여, 마스크 수를 줄여 제품의 수율을 향상시킬 수 있다.
둘째, 마스크 수를 줄이는 과정에서, 광차단층의 측부와 게이트 라인 사이의 층간이 얇아지더라도, 광차단층의 일측을 화소 전극과 접속시켜 광차단층에 일정한 화소 전압이 인가되어 소자 안정성을 꾀할 수 있다.
도 1은 본 발명의 박막 트랜지스터 어레이 기판을 나타낸 평면도
도 2는 도 1의 I~I' 선상의 단면도
도 3은 도 1의 박막 트랜지스터 형성 부위를 나타낸 평면도
도 4는 도 3의 Ⅱ~Ⅱ' 선상의 단면도
도 5a 내지 도 5f는 본 발명의 박막 트랜지스터 기판의 제조 방법을 나타낸 공정 단면도
도 6a 및 도 6b는 광차단층, 버퍼층, 액티브층을 일체형으로 갖는 구조에 있어서, 제 1, 제 2 전극의 액티브층 접속 구조별 효과상의 차이를 나타낸 단면도
도 2는 도 1의 I~I' 선상의 단면도
도 3은 도 1의 박막 트랜지스터 형성 부위를 나타낸 평면도
도 4는 도 3의 Ⅱ~Ⅱ' 선상의 단면도
도 5a 내지 도 5f는 본 발명의 박막 트랜지스터 기판의 제조 방법을 나타낸 공정 단면도
도 6a 및 도 6b는 광차단층, 버퍼층, 액티브층을 일체형으로 갖는 구조에 있어서, 제 1, 제 2 전극의 액티브층 접속 구조별 효과상의 차이를 나타낸 단면도
이하, 첨부된 도면을 참조하여, 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 박막 트랜지스터 어레이 기판을 나타낸 평면도이며, 도 2는 도 1의 I~I' 선상의 단면도이다.
도 1 및 도 2와 같이, 본 발명은 박막 트랜지스터 어레이 기판은 기판(100) 상에, 중앙에 서로 이격한 다수의 채널 영역(114ch), 채널 영역들을 제외한 영역에 불순물 주입 영역(114d:114a, 114b, 114c)을 갖는 액티브층(114)과, 상기 액티브층(114B)과 상기 기판 사이의 층간에, 상기 액티브 층(114B)과 대응되는 폭으로 형성된 버퍼층(113B) 및 광차단층(112A)과, 상기 액티브층(114B)을 가로지르며, 상기 채널 영역(114ch)과 중첩 부위에 게이트 전극을 갖는 게이트 라인(102)과, 상기 게이트 라인과 교차하며 화소 영역을 정의하는 데이터 라인(104)과, 상기 데이터 라인(104)과 일체형으로, 상기 액티브층(114B) 일단의 불순물 주입 영역(114a)과 측면 접속되며, 상기 버퍼층(113B)의 수평면과 접하는 제 1 전극(124S) 및 상기 액티브층 타단의 불순물 주입 영역(114b)과 측면 접속되며, 상기 광차단층(112A)과 접속한 제 2 전극(124D)을 포함한다.
또한, 상기 제 2 전극(124D)의 상부에는 상기 제 2 전극(124D)과 접속되며, 상기 화소 영역에 복수개로 분기되어 형성된 화소 전극(122)을 더 포함한다.
그리고, 상기 화소 전극(122)과 제 1, 제 2 전극(124S, 124D)의 사이에 층간에, 상기 제 2 전극(124D) 부위에 대응하여 개구부(134)를 갖는 공통 전극(136)을 더 포함할 수 있다. 이 경우, 상기 공통 전극(136)은 개구부(136)를 제외하고는 판(plate) 상으로 형성되며, 그 상부에 중첩되어 형성된 화소 전극(134)과의 사이에, 기판(100) 상의 전극 및 라인들에 전압 인가시 프린지 필드(fringe field)가 형성된다. 예를 들어, 박막 트랜지스터 어레이가 액정 패널에 이용될 경우, 상술한 구조의 박막 트랜지스터 어레이 기판과 대향하여 컬러 필터 어레이를 갖는 대향 기판과, 박막 트랜지스터 어레이 기판과 대향 기판과의 사이에 액정층을 구비하여 이루어지며, 이 경우, 액정은 상기 프린지 필드에 따라 구동이 이루어져 표시에 이용된다.
경우에 따라 상기 공통 전극(136)과 상기 화소 전극(134)의 상하 관계는 반전될 수 있다.
여기서 기판(100) 상에 차례로 형성된 상기 광차단층(112A), 버퍼층(113B), 액티브층(114B)은 일체형으로, 동일 마스크를 이용하여 1회에 형성되기 때문에, 일체형이며, 거의 동등한 폭으로 형성된다.
단면상으로, 상기 광차단층(112A), 버퍼층(113B), 액티브층(114B)은 일체형(1100)으로 형성시, 동일 마스크 이용하여 건식각하여 정 테이퍼를 갖게 하여, 일체형(1100)의 하부 폭이 상부의 폭보다 길게 한다. 이에 따라, 일체형(1100)에서 하측에 있는 광차단층(112A)이 상대적으로 상측에 있는 액티브층(114B)보다는 대략적으로 폭이 길게 되며, 상기 광차단층(112A)은 하부에서 들어오는 광이 상기 액티브층(114B)에 전달되는 것을 효과적으로 방지할 수 있다.
또한, 상기 일체형의 광차단층(112A), 버퍼층(113B), 액티브층(114B)과, 상기 게이트 라인(102)의 층간에는 게이트 절연막(116)이, 상기 게이트 라인(102)과 제 1, 제 2 전극(124S, 124D)의 층간에는 제 1 층간 절연막(118)이 형성되어 있다.
한편, 상기 액티브층(114B)은 양단 사이에 "U"자형으로 형성되며, 양단은 제 1, 제 2 전극과의 접속을 위해 폭을 늘려 형성된다. 또한, 양단 내측의 상기 게이트 라인(102)과 중첩되며 서로 이격된 제 1, 제 2 채널 영역(114ch)을 가진다. 그리고, 상기 게이트 라인(102)과 중첩되지 않은 상기 액티브층(114B)의 나머지 영역이 불순물이 주입되는 불순물 주입 영역(114d)이다. 상기 불순물 주입 영역(114d)은 상기 액티브층의 일단(114a)과 타단(114b) 및 상기 제 1, 제 2 채널 영역(114ch)의 사이 영역(114c)을 포함한다.
그리고, 상기 액티브층(114B) 하측의 버퍼층(113B), 광차단층(112A)은 상기 액티브층(114B)과 일체형으로 형성되었기에, 평면상에서 상기 액티브층(114B)의 형상을 따라 "U"자형으로 형성된다.
경우에 따라, 상기 채널 영역은 3개 이상 구비될 수 있으며, 이러한 채널 영역의 수는 상기 액티브층(114B)과 중첩된 게이트 라인(102)의 영역 수에 달려있다. 3개 이상 채널 영역이 액티브층(114B)에 구비되는 경우에도 채널 사이에는 불순물 주입 영역이 더 구비될 수 있다.
한편, 상술한 실시예에서, 상기 불순물 주입 영역은 상기 게이트 라인(102)이 마스크로 이용되어 정의되는 것으로, 게이트 라인(102)과 중첩되지 않는 부위는 모두 불순물 주입 영역의 대상일 수 있다.
그리고, 상기 제 1, 제 2 전극(124S, 124D)의 층과 상기 공통 전극(136) 사이에는 제 2 층간 절연막(151)이 형성되며, 상기 공통 전극(136)과 상기 화소 전극(122)의 층간에 보호막(152)이 더 형성된다.
한편, 상기 제 1 전극(124S)은 상기 제 1 층간 절연막(118), 게이트 절연막(116) 및 액티브층(114B)의 일단의 불순물 주입 영역(114a)이 제거된 제 1 콘택홀(218A)을 통해 상기 버퍼층(113B)의 수평면과 접하며, 상기 제 2 전극(124D)은, 상기 제 1 층간 절연막(118), 게이트 절연막(116), 액티브층(114B)의 타단의 불순물 주입 영역(114b) 및 버퍼층(113B)이 제거된 제 2 콘택홀(218B)을 통해 상기 광차단층(112A)과 접속된다.
각각 제 1 콘택홀(218A)을 통해 상기 제 1 전극(124S)은 두께가 일부 제거된 상기 버퍼층(113B)의 수평면의 상부에서 접하며, 상기 제 2 전극(124D)은 두께가 전부 제거된 상기 버퍼층(113B)의 측면과 상기 광차단층(112A)의 상면에서 접할 수 있다.
한편, 상기 제 1 전극(124S)과 제 2 전극(124D)은 본 발명의 실시예에서 각각 데이터 라인(104)과 일체형 혹은 돌출된 소스 전극이며, 화소 전극과 접속되는 드레인 전극이다. 경우에 따라, 소스 전극과 드레인 전극의 명칭은 반대로 칭하여질 수 있으나, 본 발명의 실시예에 있어서는, 데이터 전압이 인가되는 측을 소스로, 화소 전극과 전기적 연결을 갖는 측을 드레인으로 칭한 것이다. 어느 경우이든 상기 화소 전극과 전기적 연결을 갖는 측의 전극(상술한 제 2 전극)과 액티브층의 접속은 측면 콘택(side contact)으로 이루어지며, 버퍼층(113B)이 전 두께 제거되어 노출된 광차단층(112A)과 직접적인 접속 관계를 갖는 제 2 전극(124D)은 다시 화소 전극과 전기적 접속 관계를 갖는 것을 특징으로 한다.
또한, 상기 화소 전극(122)은 상기 보호막(152) 및 제 2 층간 절연막(151)이 제거되어 정의된 제 3 콘택홀(120)을 통해 상기 제 2 전극(124D)과 접속될 수 있다.
여기서, 상기 화소 전극(122)은 제 3 콘택홀(120)을 통해 상기 제 2 전극(124D)과 접속되며, 상기 제 2 전극(124D)은 상기 제 2 콘택홀(218B)을 통해 상기 광차단층(112A)과 접속되어 있다. 따라서, 일체형(1100)으로 형성된 광차단층(112A), 버퍼층(113B) 및 액티브층(114B)과 게이트 배선(102) 사이에 얇은 게이트 절연막(116)만이 있더라도, 화소 전극(122)과의 제 2 전극(124D)을 통한 광 차단층(112A)의 접속 효과에 의해 상기 광차단층(112A)이 화소 전극(122)에 인가된 전압으로 일정 전압 상태로 유지되어, 게이트 절연막(116) 상의 게이트 라인(102)에 전압이 인가됨에 따른 소자 변동성을 갖지 않는다.
상기 광차단층(112A)은 차광성의 금속인 것이 바람직하다. 상기 광차단층(112A)은 차광성의 재료로 형성되어, 하부에서 기판(100)측으로 전달되는 광이 액티브층(114B)으로 전달되는 것을 방지하며, 또한, 금속 성분으로 이루어져 제 2 콘택홀(218B), 제 3 콘택홀(120)을 통해 접속 후, 화소 전극(122)에 인가되는 전압으로 광차단층(112A)이 유지되게 한다.
한편, 게이트 라인(102) 및 데이터 라인(104)은 층간 절연막(118)을 사이에 두고 교차하여 각 화소 영역을 정의한다. 게이트 라인(102)은 각 화소 영역의 박막트랜지스터의 게이트 전극에 스캔 신호를, 데이터 라인(104)은 각 화소 영역의 박막트랜지스터의 제 1 전극(124S)에 데이터 신호를 공급한다.
또한, 구체적으로 화소 전극(122)은 게이트 라인(102) 및 데이터 라인(104)의 교차로 마련된 각 화소 영역의 보호막(152) 상에 형성된다. 이 화소 전극(122)은 제 3 콘택홀(120)을 통해 노출된 제 2 전극 (124D)과 접속되는 제 1 수평부(122A)와, 제1 수평부(122A) 및 게이트 라인(102)과 나란하게 형성된 제 2 수평부(122B), 그리고 제1 및 제2 수평부(122A, 122B) 사이에 접속된 분기된 화소부(122C)를 구비한다.
공통 전극(136)은 제 3 콘택홀(120)과 중첩되는 영역에서 제 3 콘택홀(120)보다 면적이 큰 개구부(134)를 가지도록 형성된다. 이러한 공통 전극(136)은 개구부(134)를 제외한 나머지 영역의 제 2 층간 절연막(151) 상에서 형성된다. 이에 따라, 공통 전극(136)은 별도의 공통 라인 없이 인접한 화소 영역의 공통 전극(136)과 일체형이며, 상술한 개구부(134)를 제외하여 판상(plate)이다. 따라서, 공통 전극(136)은 판상 전체에 동일한 공통 전압이 인가되어, 공통 전극(136)은 각 화소 영역에서 보호막(152)을 사이에 두고 화소 전극(122)과 중첩되어 프린지 필드를 형성한다. 이에 따라, 공통 전압이 공급된 공통 전극(124)은 박막 트랜지스터를 통해 비디오 신호가 공급되는 화소 전극(122)과 프린지 필드를 형성하여 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
박막 트랜지스터는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104)의 데이터 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터는 게이트 전극(게이트 라인에 포함), 제 1 전극(124S) (소오스 전극), 제 2 전극(124D) (드레인 전극) 및 액티브층(114B)을 구비한다.
이하, 본 발명의 실시예에서 박막 트랜지스터의 구체 구성은 도면을 참조하여 설명한다.
도 3은 도 1의 박막 트랜지스터 형성 부위를 나타낸 평면도이며, 도 4는 도 3의 Ⅱ~Ⅱ' 선상의 단면도이다.
도 3 및 도 4와 같이, 본 발명의 박막 트랜지스터 어레이 기판에 있어서, 박막 트랜지스터는, 중앙에 서로 이격한 다수의 채널 영역(114ch), 채널 영역들을 제외한 영역에 불순물 주입 영역(114d:114a, 114b, 114c)을 갖는 액티브층(114B)과, 상기 액티브층(114B)을 가로지르며, 상기 채널 영역(114ch)과 중첩 부위에 게이트 전극을 갖는 게이트 라인(102)과, 상기 게이트 라인(102)과 교차하며 화소 영역을 정의하는 데이터 라인(104)과 일체형으로, 상기 액티브층(114B) 일단의 불순물 주입 영역(114a)과 측면 접속되며, 상기 버퍼층(113B)의 수평면과 접하는 제 1 전극(124S); 및 상기 액티브층 타단의 불순물 주입 영역(114b)과 측면 접속되며, 상기 광차단층(112A)과 접속한 제 2 전극(124D)을 포함한다.
앞서 설명한 바와 같이, 상기 액티브층(114B) 하부에는 접하여 버퍼층(113B), 버퍼층 하부에 광차단층(112A)이 일체형(1100)으로 형성되어 있다.
그리고, 게이트 전극은 게이트 라인(102) 내에 상기 액티브층(114B)과의 중첩 부위에 정의되는 것으로, 일반적으로 액정 패널 등의 표시 장치에서 상대적으로 그 폭이 데이터 라인(104)보다 두껍기 때문에, 게이트 전극에 대응하여 폭을 늘리지 않으나, 게이트 라인(102)을 미세 라인으로 하는 구조에 있어서는 박막 트랜지스터 형성 부위의 게이트 전극에 대응시켜 그 폭을 늘릴 수도 있다.
도시된 도면에 있어서는, 상기 액티브층(114B) 및 제 1 전극(124S) 모두 상기 데이터 라인(104)의 폭에 비해 양측으로 돌출되어 폭을 늘려 형성하였다.
액티브층(114B)의 제 1 채널 영역(114A), 제 2 채널 영역(114B)과 중첩된 게이트 라인(102)의 부위는 제 1, 제 2 게이트 전극(106A, 106B)으로 정의된다. 이 경우, 상기 제 1 및 제2 게이트 전극(106A,106B)은 상기 액티브층(114B) 상에서 직렬로 형성되며, 소스 영역(114a) 및 드레인 영역(114b) 사이에는 제 1 및 제 2 채널 영역(114A,114B)이 형성된다. 이에 따라, 박막 트랜지스터의 채널 영역(114A, 114B)의 전체 길이가 길어지므로, 소스 영역(114a)과 접속된 제 1 전극(124S)과, 드레인 영역(114b)과 접속된 드레인 전극(124D) 사이의 저항이 커진다. 이에 따라, 다수개의 게이트 전극(즉, 다수개의 채널 영역)을 가지는 박막트랜지스터의 턴 오프시 오프 전류를 낮출 수 있다.
상기 액티브층(114B)은 상기 액티브층(114B)의 양단의 접속된 제 1 전극(124S)과 제 2 전극(124D) 사이에 채널을 형성한다. 그리고, 액티브층(114B)은 평면 상으로 "U"자 또는 역"U"자 형태로 형성된다. 또한, 액티브층(114B)은, 그 하부의 버퍼층(113B) 및 광차단층(112A)과 동일 마스크로 패터닝되어, 버퍼층(113B) 및 광차단층(112A)은 역시 액티브층(114B)과 대응되는 형상으로 형성된다. 도면 상의 상기 액티브층(114B)은 제1 및 제2 채널 영역(114ch), 불순물 주입 영역(114d)으로 나뉠 수 있으며, 양단의 불순물 주입 영역의 데이터 라인(104)과 접속된 제 1 전극(124S)과 접속되는 일단의 불순물 주입 영역(114a)은 편의상 소스 영역(114a)으로 타단의 불순물 주입 영역(114b)은 드레인 영역(114b)으로 정한다. 또한, 제 1, 제 2 채널 영역(114ch) 사이의 불순물 주입 영역(114c)은 직렬로 형성된 제 1, 제 2 게이트 전극(106A, 106B) 사이에서 저항으로 작용할 수 있다.
상기 불순물 주입 영역(114d: 114a, 114b, 114c)은 제 1 및 제 2 채널 영역(114ch)을 제외한 영역에 형성되며, n형 또는 p형 불순물이 주입된다.
버퍼층(113B)은, 유리 또는 폴리이미드(PI: polyimide) 등과 같은 플라스틱 수지로 형성된 기판(100) 상에 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx, SiONx)으로 단층 또는 복층 구조로 형성된다. 이 버퍼층(113B)은 기판(100)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화시 열의 전달 속도를 조절함으로써, 액티브층(114B)의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다. 이러한 버퍼층(113B)은 상기 광차단층(112A)을 덮도록 형성되며, 광차단층(112A)의 회절 효과와 투과율 향상 효과를 얻기 위해 0.1㎛~수㎛로 형성된다.
광차단층(112A)은 Mo, Ti, Al, Cu, Cr, Co, W, Ta, Ni과 같은 차광성 금속으로 형성된다. 특히, 광차단 패턴(112A)은 상부에 형성될 다수의 박막 형성시 적용되는 고온 열공정을 견딜 수 있는 내열성이 좋은 재질로 형성되는 것이 바람직하다.
이하, 도면을 참조하여 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 설명한다.
도 5a 내지 도 5f는 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 나타낸 공정 단면도이다.
먼저, 도 5a와 같이, 기판(100) 상에, 광차단 금속(112), 버퍼 물질(113), 반도체 물질(114)을 전면증착한다.
도 5b와 같이, 제 1 마스크를 이용하여, 평면상으로는 "U"자형으로, 반도체 물질(114), 버퍼 물질(113), 광차단 금속(112) 세층을 거의 동등한 폭으로 남겨 일체형(1100)의 액티브층(114A), 버퍼층(113A), 광차단층(112A)을 형성한다.
여기서, 상기 제 1 마스크(1000)는 일체형(1100)이 남겨지는 "U"자형 부위에 차광부가 나머지 부위에 개구부가 정의된 것이며, 상기 반도체 물질(114) 상부에 감광막(미도시)을 도포 후, 상기 제 1 마스크(1000)로 상기 감광막을 노광 및 현상하여, 감광막 패턴을 형성하고자 형상으로 남겨, 상기 감광막 패턴을 포함한 기판 상에 식각을 적용하여 일체형(1100)을 형성하고자 하는 것이다.
식각 과정에서, 식각액 또는 식각 가스에 가장 근접한 액티브층(114A)가 근접한 것으로, 일체형(1100)은 정 테이퍼를 가지며, 단면 상으로 아랫면이 윗면보다 넓은 사다리꼴 형상을 관찰된다.
여기서, 상기 액티브층(114A), 버퍼층(113A), 광차단층(112A)은 하나의 마스크를 이용한 노광 및 현상 공정으로 정의되어, 종래 각각 광차단층과 액티브층(114A)에 대해 별개의 마스크를 적용한 구조 대비 마스크 수 절감의 이점이 있다.
이어, 도 5c와 같이, 상기 광차단층(112A), 버퍼층(113A), 액티브층(114A)을 포함한 기판(100) 전면에 게이트 절연막(116)을 형성한다.
이어, 제 2 마스크(1010)로, 상기 액티브층(114A)과 중첩하는 부위에 게이트 전극을 갖도록, 상기 액티브층(114A)을 가로지르는 방향으로 게이트 라인(102)을 형성한다. 여기서, 상기 제 2 마스크(1010)는 일 방향으로 형성되는 상기 게이트 라인(102) 대응 부위가 차광부로 정의되고, 나머지 영역이 개구부로 정의된 현상이다.
상기 게이트 라인(102)을 형성한 후, 상기 게이트 라인(102)을 마스크로 하여 n형 또는 p형의 불순물을 주입하여 불순물 주입 영역(114d)을 정의한다. 여기서, 게이트 라인(102)에 의해 가려진 액티브층(114A)의 부위가 채널 영역(114ch)이 되며, 게이트 라인(102)으로부터 노출된 액티브층(114A)의 영역이 불순물 주입 영역(114d)이 된다.
도 5d와 같이, 상기 게이트 라인(102)을 포함한 게이트 절연막(116) 전면에 제 1 층간 절연막(118)을 형성한다.
이어, 상기 제 1 층간 절연막(118) 상에 감광막을 전면 도포한 후, 제 3 마스크(1020)를 이용하여 상기 감광막을 노광 및 현상하여 제 1 감광막 패턴(150)을 형성한다.
여기서, 제 3 마스크(1020)는, 상기 게이트 라인(102)이 가리지 않는 상기 액티브층(114A)의 양단 중 일단의 일부에 대응하여 반투과부(HF)를, 타단 중 일부에 대응하여 투과부(O)를, 나머지 영역에 대응하여 차광부(S)를 갖는 형상이다. 따라서, 상기 제 3 마스크(1020)는 일종의 하프톤 마스크 혹은 회절 마스크로, 제 3 마스크(1020)를 이용한 노광 및 현상시 차광부(S)에 대응된 감광막의 부위는 도포된 전 두께가 남아있고, 반투과부(HF)에 대응된 감광막의 부위는 일부 두께 남아 있고, 투과부(O)에 대응된 감광막은 전 두께 제거된다.
일차로, 상기 제 1 감광막 패턴(150)을 마스크로 이용하여, 노출된 상기 제 1 층간 절연막(118), 차례로 그 하부의 게이트 절연막(116), 액티브층(114A), 버퍼층(113A)을 선택적으로 제거하여, 상기 투과부(O)에 대응된 영역에 제 2 콘택홀(118B)을 형성한다. 이 과정에서, 상기 제 2 콘택홀(118B)은 버퍼층(113A)이 전두께 제거되어, 하부의 광차단층(112A)가 노출된다.
이어, 상기 반투과부(HF)에 대응되어 남아있는 상기 제 1 감광막 패턴(150)의 일부 두께를 제거할 정도로, 상기 제 1 감광막 패턴(150)을 애슁하여, 도 5e와 같이, 제 2 감광막 패턴(150a)을 형성한다.
이어, 상기 제 2 감광막 패턴(150a)을 이용하여 노출된 부위의 상기 제 1 층간 절연막(118), 차례로 그 하부의 게이트 절연막(116), 액티브층(114A)을 제거하여 제 1 콘택홀(118A)을 형성한다. 이 경우, 제 1 콘택홀(118A)의 경우, 상기 버퍼층(113B)은 상기 액티브층(114A)을 제거하는 과정에서 과식각되어, 상부의 두께 일부가 함께 제거될 수 있다.
이와 같이, 상기 제 3 마스크(1020)을 이용한 식각 후에는, 상기 제 1, 제 2 콘택홀(118a. 118b)을 갖는 제 1 층간 절연막(118), 게이트 절연막(116), 액티브층(114B), 버퍼층(113B)이 남아있다.
도 5f와 같이, 제 4 마스크(1030)를 통해, 상기 제 1 콘택홀(118A)과 제 2 콘택홀(118B)에서 각각 액티브층(114B)과 측면 접속하는 제 1 전극(124S) 및 제 2 전극(124D)을 형성한다.
여기서, 상기 제 4 마스크(1030)의 상술한 제 3 마스크(1020)의 투과부와 반투과부의 폭보다는 넓은 폭으로 정의되는 차광부와, 나머지 영역의 투과부로 정의된다.
이어, 도 1, 도 2를 참조하면, 상기 제 1, 제 2 전극(124S, 124D)을 포함한 상기 제 1층간 절연막(118) 상에 제 2 층간 절연막(151)을 형성한다.
이어, 상기 제 2 층간 절연막(151) 상에 상기 제 2 전극(124D)에 대응되는 부위를 개구부(134)로 갖는 공통 전극(136)을 형성한다.
이어, 상기 공통 전극(136)을 포함한 제 2 층간 절연막(151) 상에 보호막(152)을 형성한다. 이어, 상기 보호막(152), 제 2 층간 절연막(151)을 선택적으로 제거하여 제 3 콘택홀(120)을 형성한다.
이어, 상기 제 3 콘택홀(120)을 통해 상기 제 2 전극(124D)과 접속하며, 상기 화소 영역에 복수개로 분기된 화소 전극부(122C)와, 화소 영역의 상단과 하단에서, 분기된 화소 전극부(122C)의 전극들을 묶어주는 수평부(122A, 122B)를 포함하는 화소 전극(122)을 형성한다. 여기서, 제 1 수평부(122A)는 상기 제 2 전극(124D)와 제 3 콘택홀(120)을 통해 접속되며, 상기 제 2 수평부(122B)는 상기 게이트 라인의 폭 일부에 부분적으로 중첩되어, 중첩된 영역에 스토리지 캐패시터가 정의된다.
한편, 본 발명의 제 1, 제 2 전극에서 액티브층 및 광차단층과의 접속 구조의 차이로 얻어지는 효과에 대해 설명하다.
도 6a 및 도 6b는 광차단층, 버퍼층, 액티브층을 일체형으로 갖는 구조에 있어서, 제 1, 제 2 전극의 액티브층 접속 구조별 효과상의 차이를 나타낸 단면도이다.
종래 광차단층을 구비한 구조에 있어서는, 액티브층과의 사이의 버퍼층을 구비하여, 광차단층과 액티브층을 별개의 마스크를 이용하여 패터닝하여 형성 영역을 구분하였다.
마스크 절감 차원에서, 도 6a와 같이, 동일한 마스크를 이용하여, 광차단층(12)과 액티브층(14)을 패터닝하는 방법이 제안되었는데, 이 경우, 금속성의 광차단층(12)과 액티브층(14)은 직접 콘택시키지 않고 층간에 버퍼층(13)을 개재하여 형성한다. 따라서, 광차단층(12)의 금속 재질에 의해 액티브층(14)이 채널 영역의 구동이 직접적으로 영향받지 않게 한다.
한편, 이와 같이, 마스크 저감을 위해 기판(10) 상에, 하나의 마스크(1000)으로, 일체형의 3층 구조의 광차단층(12), 버퍼층(13) 및 액티브층(14) 형성시 제 1, 제 2 전극(7, 8)을 동일 형상으로 상기 액티브층(14) 상부에 콘택시키거나 혹은 도면과 같이, 사이드 콘택시킬 수 있다.
그런데, 이 경우, 종래 광차단층과 액티브층을 별개로 패터닝하는 구조에서는 버퍼층이 기판(10) 전면에 형성되기 때문에, 종래 구조 대비 광차단층(12)의 측부에서 게이트 라인(5)에 상당히 인접하여 있다. 왜냐하면, 광차단층(12)의 측부와 게이트 라인(5) 사이에는 게이트 절연막(16)만 남아있기 때문이다. 특히, 일반적인 게이트 절연막(16)은 약 1300Å 이하의 두께이며, 버퍼층(13)의 두께는 약 3000Å내외로, 게이트 라인(5)과 광차단층(12) 사이의 두께가 약 4300Å에서 1300Å의 수준으로 급격히 감소한 것이다.
특히, 게이트 라인 및 데이터 라인에 신호 인가시 채널 형성에 따라 전류 흐름이 발생할 때, 화소 전극에 접속되어지는 제 2 전극(8) 하부의 광차단층(12)이 게이트 라인(5)의 신호에 의해 전계가 생성되어, 이러한 전계는 다시 채널에 영향을 미쳐 결과적으로 박막 트랜지스터의 소자의 변동을 가져오게 되어, 소자 안정성이 떨어진다.
따라서, 본 발명의 박막 트랜지스터 어레이 기판에 있어서는, 광차단층, 버퍼층 및 액티브층을 일체로 형성하여 마스크를 줄이는 이점을 유지하는 한편, 도 6b와 같이, 제 1, 제 2 전극(124S, 124D)와 액티브층(114B)를 접속할 때, 제 2 전극(124D)과 액티브층(114B) 사이의 제 2 콘택홀(118B)을 광차단층(112A)이 노출될 정도로 형성하여, 제 1 전극(124S)과 액티브층(114B)과의 접속 형상과 차별화한 것이다.
이 경우, 제 1 전극(124S)은 액티브층(114B) 하부의 버퍼층(113B)의 상부면에 접하여 있으며, 상기 액티브층(114B)과는 측면 접속을 유지한다. 또한, 상기 버퍼층(113B)의 상부면은 상기 액티브층(114B)을 제거할 때, 과식각되어 노출된 것이며, 상기 버퍼층(113B)의 상부면까지 노출된 제 1 콘택홀(118A)을 통해 제 1 전극(124S)은 상기 버퍼층(113B)과 접한다.
상기 제 1, 제 2 콘택홀(118A, 118B)은 그 형상이 상이하며, 상술한 바와 같이, 회절 마스크 또는 하프톤 마스크를 이용하여 하나의 마스크로 함께 정의될 수 있다.
이에 따라, 화소 전극과 접속되는 제 2 전극(124D)과 그 하부의 광차단층(112A)이 직접적으로 콘택되어, 상기 광차단층(112A)에 화소 전압이 인가되어, 일정 전압으로 유지되어, 도 6a의 플로팅 상태로, 게이트 라인의 신호 인가에 의해 유동적인 전계가 형성된 구조대비 소자 안정성을 꾀할 수 있다.
한편, 도 6b에서 설명되지 않은 게이트 라인(102)은 액티브층(114B)과 중첩된 영역에 제 1, 제 2 게이트 전극(106A, 106B)을 일체형으로 가지며, 상기 제 1, 제 2 게이트 전극(106A, 106B)에 중첩한 액티브층(114B)에는 채널이 형성된다.
또한, 설명되지 않은 도면 부호 116, 118은 각각 게이트 절연막과 제 1 층간 절연막을 나타낸다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 114B: 액티브층
114a, 114b, 114c: 불순물 주입 영역 114ch: 채널 영역
112A: 광차단층 113A: 버퍼층
102: 게이트 라인 106A, 106B: 게이트 전극
104: 데이터 라인 116: 게이트 절연막
118: 제 1 층간 절연막 151: 제 2 층간 절연막
152: 보호막 122: 화소 전극
136: 공통 전극 134: 개구부
124S: 제 1 전극 124D: 제 2 전극
218A: 제 1 콘택홀 218B: 제 2 콘택홀
120: 제 3 콘택홀 1100: 일체형 3층 구조
114a, 114b, 114c: 불순물 주입 영역 114ch: 채널 영역
112A: 광차단층 113A: 버퍼층
102: 게이트 라인 106A, 106B: 게이트 전극
104: 데이터 라인 116: 게이트 절연막
118: 제 1 층간 절연막 151: 제 2 층간 절연막
152: 보호막 122: 화소 전극
136: 공통 전극 134: 개구부
124S: 제 1 전극 124D: 제 2 전극
218A: 제 1 콘택홀 218B: 제 2 콘택홀
120: 제 3 콘택홀 1100: 일체형 3층 구조
Claims (15)
- 기판 상에, 중앙에 서로 이격한 다수의 채널 영역, 채널 영역들을 제외한 영역에 불순물 주입 영역을 갖는 액티브층;
상기 액티브층과 상기 기판 사이의 층간에, 상기 액티브 층과 대응되는 폭으로 위에서부터 적층된 버퍼층 및 광차단층;
상기 액티브층을 가로지르며, 상기 채널 영역과 중첩 부위에 게이트 전극을 갖는 게이트 라인;
상기 게이트 라인과 교차하며 화소 영역을 정의하는 데이터 라인;
상기 데이터 라인과 일체형으로, 상기 액티브층 일단의 불순물 주입 영역과 측면 접속되며, 상기 버퍼층의 수평면과 접하는 제 1 전극; 및
상기 액티브층 타단의 불순물 주입 영역과 상기 버퍼층을 관통하며, 상기 액티브층 타단의 불순물 주입 영역 및 상기 광차단층에 함께 접속하는 제 2 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 1항에 있어서,
상기 제 1 전극은 두께가 일부 제거된 상기 버퍼층의 수평면의 상부에서 접하며, 상기 제 2 전극은 두께가 전부 제거된 상기 버퍼층의 측면에서 접한 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 1항에 있어서,
상기 제 2 전극의 상부와 접속되며, 상기 화소 영역에 형성된 화소 전극을 더 포함한 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 3항에 있어서,
상기 제 2 전극 및 상기 광차단층에 상기 화소 전극에 인가된 전압이 전달되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 3항에 있어서,
상기 광차단층, 버퍼층, 액티브층은 일체형인 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 5항에 있어서,
상기 일체형의 광차단층, 버퍼층, 액티브층과, 상기 게이트 라인의 층간에 게이트 절연막;
상기 게이트 라인과 제 1, 제 2 전극의 층간에 제 1 층간 절연막;
상기 제 1, 제 2 전극의 층과 상기 화소 전극의 층간에 보호막;
상기 액티브층의 일단의 불순물 주입 영역에 상당하여, 상기 제 1 층간 절연막, 게이트 절연막 및 상기 액티브층의 일단의 불순물 주입 영역이 수직 방향으로 제거되어 상기 버퍼층을 노출시키는 제 1 콘택홀; 및
상기 액티브층의 타단의 불순물 주입 영역에 상당하여, 상기 제 1 층간 절연막, 게이트 절연막, 상기 액티브층의 타단의 불순물 주입 영역 및 버퍼층을 수직 방향으로 제거되어 상기 광차단층을 노출시키는 제 2 콘택홀을 포함한 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 6항에 있어서,
상기 제 1 전극은 상기 제 1 콘택홀을 통해 상기 버퍼층의 수평면과 접하며,
상기 제 2 전극은, 상기 제 2 콘택홀을 통해, 관통된 상기 액티브층의 타단의 불순물 주입 영역의 측부 및 상기 광차단층과 접속된 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 6항에 있어서,
상기 화소 전극은 상기 보호막에 형성된 제 3 콘택홀을 통해 상기 제 2 전극과 접속된 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 3항에 있어서,
상기 화소 전극과 층간 절연되며, 상기 제 2 전극 부위에 개구부를 갖는 공통 전극을 더 포함한 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 1항에 있어서,
상기 액티브층은 양단 사이에 "U"자형으로 형성되며,
양단 내측의 상기 게이트 라인과 중첩되며 서로 이격된 제 1, 제 2 채널 영역을 갖는 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 기판 상에, 광차단층, 버퍼층, 액티브층을 제 1 마스크로 형성하는 제 1 단계;
상기 광차단층, 버퍼층, 액티브층을 포함한 기판 전면에 게이트 절연막을 형성하는 제 2 단계;
제 2 마스크로, 상기 액티브층과 중첩하는 부위에 게이트 전극을 갖도록, 상기 액티브층을 가로지르는 방향으로 게이트 라인을 형성하는 제 3 단계;
상기 게이트 라인을 포함한 게이트 절연막 전면에 제 1 층간 절연막을 형성하는 제 4 단계;
상기 게이트 라인이 가리지 않는 상기 액티브층의 양단 중 일단에 대응하여 반투과부를, 타단에 대응하여 투과부를, 나머지 영역에 대응하여 차광부를 갖는 제 3 마스크를 이용하여, 상기 제 1 층간 절연막, 게이트 절연막, 액티브층, 버퍼층을 선택적으로 제거하여, 상기 반투과부에 대응하여 상기 버퍼층을 노출한 제 1 콘택홀과 및 상기 투과부에 대응하여 상기 광차단층을 노출한 제 2 콘택홀을 형성하는 제 5 단계; 및
제 4 마스크를 통해, 상기 제 1 콘택홀에서 상기 액티브층과 측면 접속하는 제 1 전극 및, 상기 제 2 콘택홀에서 상기 액티브층 및 광차단층에 함께 접속하는 제 2 전극을 형성하는 제 6 단계를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 11항에 있어서,
상기 제 5 단계 후, 상기 제 1 콘택홀은 상기 버퍼층의 상부 일부가 제거되며, 상기 제 2 콘택홀은 상기 버퍼층이 전부 제거되어 상기 광차단층이 노출된 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 11항에 있어서,
상기 제 3 단계 후, 상기 게이트 라인을 마스크로 하여 상기 게이트 라인이 가리지 않는 상기 액티브층의 영역에 불순물을 주입하는 제 7 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 11항에 있어서,
상기 제 6 단계 후, 상기 제 1, 제 2 전극을 포함한 상기 제 1층간 절연막 상에 제 2 층간 절연막을 형성하는 제 8 단계;
상기 제 2 층간 절연막 상에 상기 제 2 전극에 대응되는 부위를 개구부로 갖는 공통 전극을 형성하는 제 9 단계;
상기 공통 전극을 포함한 제 2 층간 절연막 상에 보호막을 형성한 후, 상기 보호막, 제 2 층간 절연막을 선택적으로 제거하여 제 3 콘택홀을 형성하는 제 10 단계; 및
상기 제 3 콘택홀을 통해 상기 제 2 전극과 접속하며, 화소 영역에 복수개로 분기되는 화소 전극을 형성하는 제 11 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 11항에 있어서,
상기 제 5 단계는,
상기 제 1 층간 절연막 상에 감광막을 도포하는 단계;
상기 제 3 마스크를 상기 감광막 상부에 위치시키는 단계;
상기 감광막을 제 3 마스크를 이용하여, 노광 및 현상하여, 상기 투과부에 대해 상기 감광막의 전 두께를 제거하고, 상기 반투과부에 대해 상기 감광막의 일부 두께를 남기며, 상기 차광부에 대해 상기 감광막의 전 두께를 남겨 제 1 감광막 패턴을 형성하는 단계;
상기 제 1 감광막 패턴을 이용하여, 상기 투과부에 대응된 노출된 부위의 상기 제 1 층간 절연막, 게이트 절연막, 액티브층, 버퍼층을 제거하여 상기 제 2 콘택홀을 형성하는 단계;
상기 반투과부에 대응되어 남아있는 상기 감광막의 일부 두께를 제거할 정도로, 상기 제 1 감광막 패턴을 애슁하여, 제 2 감광막 패턴을 형성하는 단계; 및
상기 제 2 감광막 패턴을 이용하여 노출된 부위의 상기 제 1 층간 절연막, 게이트 절연막, 액티브층을 제거하여 상기 제 1 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140063766A KR102188067B1 (ko) | 2014-05-27 | 2014-05-27 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140063766A KR102188067B1 (ko) | 2014-05-27 | 2014-05-27 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150136363A KR20150136363A (ko) | 2015-12-07 |
| KR102188067B1 true KR102188067B1 (ko) | 2020-12-07 |
Family
ID=54872342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140063766A KR102188067B1 (ko) | 2014-05-27 | 2014-05-27 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102188067B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102635447B1 (ko) | 2018-06-25 | 2024-02-08 | 삼성디스플레이 주식회사 | 유기발광 표시장치의 제조방법 |
| CN109148598B (zh) * | 2018-08-20 | 2022-04-26 | Tcl华星光电技术有限公司 | 薄膜晶体管及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013110251A (ja) * | 2011-11-21 | 2013-06-06 | Seiko Epson Corp | コンタクトホールの形成方法および電気光学装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3556307B2 (ja) * | 1995-02-01 | 2004-08-18 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置 |
| JP5148819B2 (ja) * | 2005-08-16 | 2013-02-20 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示素子 |
| JP4936709B2 (ja) * | 2005-11-25 | 2012-05-23 | 東京エレクトロン株式会社 | プラズマエッチング方法および半導体装置の製造方法 |
| KR101950824B1 (ko) * | 2011-11-25 | 2019-02-22 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
-
2014
- 2014-05-27 KR KR1020140063766A patent/KR102188067B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013110251A (ja) * | 2011-11-21 | 2013-06-06 | Seiko Epson Corp | コンタクトホールの形成方法および電気光学装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150136363A (ko) | 2015-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9589989B2 (en) | Liquid crystal display device having a contact hole having an undercut shape | |
| US8045078B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US7709304B2 (en) | Thin film transistor array panel, manufacturing method thereof, and mask therefor | |
| US8670098B2 (en) | Liquid crystal display panel and manufacturing method of the same | |
| TWI579624B (zh) | 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法 | |
| US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US9640557B2 (en) | TFT array substrate and method for producing the same | |
| US7501655B2 (en) | Thin film transistor array panel | |
| US7265799B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US9911760B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| US8193534B2 (en) | Array substrate of thin film transistor liquid crystal display and method of manufacturing the same | |
| JP2006163389A (ja) | 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法 | |
| KR20010092358A (ko) | 액정표시장치 | |
| KR20150063767A (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| US8203674B2 (en) | Manufacturing thin film transistor array panels for flat panel displays | |
| JP2010128418A (ja) | 液晶表示装置及びその製造方法 | |
| KR20090125500A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| JP2012018970A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 | |
| US7206049B2 (en) | Liquid crystal display and thin film transistor array panel therefor | |
| US7221423B2 (en) | Thin film panel having particular pixel electrodes overlapping particular data line portions | |
| US7847889B2 (en) | Panel for display device with light blocking on blue color filter and liquid crystal display | |
| KR102188067B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| US9075273B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR102226234B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR101898205B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |