KR101950824B1 - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101950824B1
KR101950824B1 KR1020110124557A KR20110124557A KR101950824B1 KR 101950824 B1 KR101950824 B1 KR 101950824B1 KR 1020110124557 A KR1020110124557 A KR 1020110124557A KR 20110124557 A KR20110124557 A KR 20110124557A KR 101950824 B1 KR101950824 B1 KR 101950824B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
layer
contact hole
thin film
Prior art date
Application number
KR1020110124557A
Other languages
English (en)
Other versions
KR20130058511A (ko
Inventor
이승민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110124557A priority Critical patent/KR101950824B1/ko
Publication of KR20130058511A publication Critical patent/KR20130058511A/ko
Application granted granted Critical
Publication of KR101950824B1 publication Critical patent/KR101950824B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 기판 상에 차광층을 형성함으로써 산화물 반도체로 백라이트 광이 입사되는 것을 방지함과 동시에 마스크 수를 절감할 수 있는 박막 트랜지스터 및 이의 제조 방법에 관한 것으로, 본 발명의 박막 트랜지스터 기판은, 기판; 상기 기판 상에 차례로 형성된 차광층, 버퍼층 및 산화물 반도체층; 상기 산화물 반도체층 상에 차례로 형성된 게이트 절연막과 게이트 전극; 상기 게이트 전극을 포함한 상기 기판 전면에 형성된 층간 절연막; 상기 층간 절연막을 선택적으로 제거하여 상기 산화물 반도체층을 노출시키는 소스 콘택홀과 드레인 콘택홀을 통해 각각 상기 산화물 반도체층과 전기적으로 접속된 소스 전극과 드레인 전극; 상기 소스 전극과 드레인 전극을 포함한 상기 층간 절연막 전면에 형성된 보호막; 및 상기 보호막을 선택적으로 제거하여 상기 드레인 전극을 노출시키는 화소 콘택홀을 통해 상기 드레인 전극과 전기적으로 접속된 화소 전극을 포함한다.

Description

박막 트랜지스터 기판 및 이의 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD FOR FABRICATING THE SAME}
본 발명은 박막 트랜지스터 기판에 관한 것으로, 박막 트랜지스터의 이동도를 향상시키고, 동시에 마스크 수를 절감할 수 있는 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정 표시 장치가 가장 많이 사용되고 있다. 액정 표시 장치는 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 TV 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
액정 표시 장치는 컬러 필터 어레이가 형성된 컬러 필터 기판, 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판 및 컬러 필터 기판과 박막 트랜지스터 기판 사이에 형성된 액정층을 포함하여 이루어진다.
컬러 필터 기판은 컬러 구현을 위한 컬러 필터 및 빛샘 방지를 위한 블랙 매트릭스를 포함하며, 박막 트랜지스터 기판은 데이터 신호가 개별적으로 공급되는 다수의 화소 전극이 매트릭스 형태로 형성된다. 또한, 박막 트랜지스터 기판은 다수의 화소 전극을 개별적으로 구동하기 위한 박막 트랜지스터, 박막 트랜지스터를 제어하는 게이트 라인 및 박막 트랜지스터에 데이터 신호를 공급하는 데이터 라인을 포함한다.
이하, 첨부된 도면을 참조하여 일반적인 박막 트랜지스터 기판을 설명하면 다음과 같다.
도 1은 일반적인 박막 트랜지스터 기판의 단면도로, 바텀 게이트(Bottom gate) 구조의 박막 트랜지스터를 도시하였다.
도 1과 같이, 박막 트랜지스터 기판은 기판(100) 상에 형성된 게이트 전극(110a), 게이트 전극을 덮도록 형성된 게이트 절연막(110), 게이트 전극(110a)에 대응되는 게이트 절연막(110) 상에 차례로 형성된 액티브층(130a)과 오믹 콘택층(130b)을 포함하는 반도체층 및 반도체층 상에 형성된 소스, 드레인 전극(140a, 140b)을 포함하며, 소스, 드레인 전극(140a, 140b)을 덮도록 형성된 보호막(150), 보호막(150)을 선택적으로 제거하여 형성된 화소 콘택홀(150a)을 통해 드레인 전극(140b)과 전기적으로 접속하는 화소 전극(160)을 포함한다.
이 때, 액티브층(130a)과 오믹 콘택층(130b)이 일반적으로 각각 비정질 실리콘과 불순물이 도핑된 비정질 실리콘으로 형성된다. 그런데, 비정질 실리콘으로 형성된 반도체층은 이동도가 낮고 전류 구동 능력이 낮아 박막 트랜지스터의 사이즈 감소가 불가능하다. 따라서, 박막 트랜지스터를 표시 장치에 적용하였을 때, 표시 장치의 개구율을 늘리는데 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 산화물 반도체를 이용하는 박막 트랜지스터를 형성하여 이동도를 향상시키고, 산화물 반도체층으로 백라이트 광이 입사되는 것을 방지함과 동시에 마스크 수를 절감할 수 있는 박막 트랜지스터 기판 및 이의 제조 방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 박막 트랜지스터 기판은 기판; 상기 기판 상에 차례로 형성된 차광층, 버퍼층 및 산화물 반도체층; 상기 산화물 반도체층 상에 차례로 형성된 게이트 절연막과 게이트 전극; 상기 게이트 전극을 포함한 상기 기판 전면에 형성된 층간 절연막; 상기 층간 절연막을 선택적으로 제거하여 상기 산화물 반도체층을 노출시키는 소스 콘택홀과 드레인 콘택홀을 통해 각각 상기 산화물 반도체층과 전기적으로 접속된 소스 전극과 드레인 전극; 상기 소스 전극과 드레인 전극을 포함한 상기 층간 절연막 전면에 형성된 보호막; 및 상기 보호막을 선택적으로 제거하여 상기 드레인 전극을 노출시키는 화소 콘택홀을 통해 상기 드레인 전극과 전기적으로 접속된 화소 전극을 포함한다.
상기 산화물 반도체층의 폭은 상기 차광층의 폭보다 좁다.
상기 차광층은 몰리브덴, 크롬, 구리, 탄탈륨, 알루미늄 중 선택된 물질로 형성된다.
상기 차광층과 동일 층에 형성된 얼라인 키를 더 포함한다.
또한, 동일한 목적을 달성하기 위한 본 발명의 박막 트랜지스터 기판의 제조 방법은 제 1 마스크를 이용하여 기판 상에 차례로 차광층, 버퍼층 및 산화물 반도체층을 형성하는 단계; 제 2 마스크를 이용하여 상기 산화물 반도체층 상에 차례로 게이트 절연막과 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 상기 기판 전면에 층간 절연막을 형성하고, 제 3 마스크를 이용하여 상기 층간 절연막을 선택적으로 제거하여 상기 산화물 반도체층을 노출시키는 소스 콘택홀과 드레인 콘택홀을 형성하는 단계; 제 4 마스크를 이용하여 상기 층간 절연막 상에 형성되며, 상기 소스 콘택홀과 드레인 콘택홀을 통해 각각 상기 산화물 반도체층과 전기적으로 접속되는 소스 전극과 드레인 전극을 형성하는 단계; 상기 소스 전극과 드레인 전극을 포함한 상기 층간 절연막 전면에 보호막을 형성하고, 제 5 마스크를 이용하여 상기 보호막을 선택적으로 제거하여 상기 드레인 전극을 노출시키는 화소 콘택홀을 형성하는 단계; 및 제 6 마스크를 이용하여 상기 화소 콘택홀을 통해 상기 드레인 전극과 전기적으로 접속되는 화소 전극을 형성하는 단계를 포함한다.
상기 산화물 반도체층의 폭이 상기 차광층의 폭보다 좁도록 형성한다.
상기 차광층은 몰리브덴, 크롬, 구리, 탄탈륨, 알루미늄 중 선택된 물질로 형성한다.
상기 제 1 마스크를 이용하여 차광층과 동일 층에 얼라인 키를 더 형성한다.
또한, 동일 목적을 달성하기 위한 본 발명의 박막 트랜지스터의 제조 방법은, 제 1 마스크를 이용하여 기판 상에 차례로 차광층을 형성하는 단계; 상기 차광층을 포함하는 상기 기판 전면에 버퍼층을 형성하고, 제 2 마스크를 이용하여, 차례로 산화물 반도체층, 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 상기 기판 전면에 층간 절연막을 형성하고, 제 3 마스크를 이용하여 상기 층간 절연막을 선택적으로 제거하여 상기 산화물 반도체층을 노출시키는 소스 콘택홀과 드레인 콘택홀을 형성하는 단계; 제 4 마스크를 이용하여 상기 층간 절연막 상에 형성되며, 상기 소스 콘택홀과 드레인 콘택홀을 통해 각각 상기 산화물 반도체층과 전기적으로 접속되는 소스 전극과 드레인 전극을 형성하는 단계; 상기 소스 전극과 드레인 전극을 포함한 상기 층간 절연막 전면에 보호막을 형성하고, 제 5 마스크를 이용하여 상기 보호막을 선택적으로 제거하여 상기 드레인 전극을 노출시키는 화소 콘택홀을 형성하는 단계; 및 제 6 마스크를 이용하여 상기 화소 콘택홀을 통해 상기 드레인 전극과 전기적으로 접속되는 화소 전극을 형성하는 단계를 포함한다.
상기 산화물 반도체층의 폭이 상기 차광층의 폭보다 좁도록 형성한다.
상기 차광층은 몰리브덴, 크롬, 구리, 탄탈륨, 알루미늄 중 선택된 물질로 형성한다.
상기 제 1 마스크를 이용하여 차광층과 동일 층에 얼라인 키를 더 형성한다.
상기와 같은 본 발명의 박막 트랜지스터 기판 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 산화물 반도체층이 박막 트랜지스터의 채널층으로 기능하여, 전하의 유효 이동도(Effective Mobility)가 향상되고, 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻을 수 있다.
둘째, 기판 상에 차광층을 형성하여, 산화물 반도체층으로 입사되는 광을 차단하여, 산화물 반도체층의 특성이 저하되는 것을 방지할 수 있다.
셋째, 총 6개의 마스크를 이용하여 박막 트랜지스터 기판을 제조함으로써, 제조 공정이 단순화되며 제조 비용을 절감할 수 있다.
도 1은 일반적인 박막 트랜지스터 기판의 단면도.
도 2는 본 발명의 제 1 실시 예의 박막 트랜지스터 기판의 단면도.
도 3a 내지 도 3f는 본 발명의 제 1 실시 예의 박막 트랜지스터 기판의 제조 방법을 나타낸 공정 단면도.
도 4는 본 발명의 제 1 실시 예의 박막 트랜지스터 기판의 제조 방법을 나타낸 순서도.
도 5는 본 발명의 제 2 실시 예의 박막 트랜지스터 기판의 단면도.
도 6a 내지 도 6d는 본 발명의 제 2 실시 예의 박막 트랜지스터 기판의 제조 방법을 나타낸 공정 단면도.
도 7은 본 발명의 제 2 실시 예의 박막 트랜지스터 기판의 제조 방법을 나타낸 순서도.
상술한 바와 같이, 일반적인 바텀 게이트(Bottom gate) 구조 박막 트랜지스터 기판은 반도체층이 비정질 실리콘으로 형성된다. 그런데, 비정질 실리콘으로 형성된 반도체층은 이동도가 낮고 전류 구동 능력이 낮아 박막 트랜지스터의 사이즈 감소가 불가능하다. 이로 인해, 박막 트랜지스터를 표시 장치에 적용하였을 때, 표시 장치의 개구율을 늘리는데 한계가 있다.
따라서, 본 발명은 탑 게이트(Top gate) 구조의 박막 트랜지스터를 갖는 박막 트랜지스터 기판을 개시하며, 구체적으로는 산화물 반도체층을 갖는 탑 게이트(Top gate) 구조 박막 트랜지스터에 관한 것이다. 특히, 탑 게이트 구조 박막 트랜지스터 기판은 기판 후면의 백라이트 유닛에서 방출되는 광이 산화물 반도체층으로 입사되어 산화물 반도체층의 특성이 저하되므로, 추가적인 마스크 공정 없이 백라이트 유닛에서 방출되는 광이 산화물 반도체층으로 입사되는 것을 방지하는 차광층을 갖는 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
* 제 1 실시 예 *
도 2는 본 발명의 제 1 실시 예의 박막 트랜지스터 기판의 단면도이다.
도 2와 같이, 본 발명의 제 1 실시 예의 박막 트랜지스터 기판은 기판(300), 기판(300) 상에 차례로 형성된 차광층(380)과 버퍼층(320), 버퍼층(320) 상에 형성된 산화물 반도체층(330), 산화물 반도체층(330) 상에 차례로 형성된 게이트 절연막(310)과 게이트 전극(310a), 게이트 전극(310a)을 덮도록 형성된 층간 절연막(350), 층간 절연막(350)을 선택적으로 제거하여 노출된 산화물 반도체층(330)과 접속하는 소스 전극(340a)과 드레인 전극(340b), 소스 전극(340a)과 드레인 전극(340b)을 덮도록 형성된 보호막(360) 및 보호막(360)을 선택적으로 제거하여 형성된 화소 콘택홀(360a)을 통해 드레인 전극(340b)과 접속하는 화소 전극(370)을 포함한다.
이 때, 산화물 반도체층(330)은 갈륨(Ga), 인듐(In), 아연(Zn), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함하는 산화물, 예를 들어, 산화물 반도체층(330)은 InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, 및 GaInZnO 등의 혼합 산화물로 형성된다.
산화물 반도체층(330)을 사용하는 박막 트랜지스터는 비정질 실리콘을 사용하는 박막 트랜지스터에 비하여 전하의 유효 이동도(Effective Mobility)가 10배 이상 향상되므로, 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하다. 또한, 산화물 반도체층(330)의 경우 밴드갭(band gap)이 약 3.0 내지 3.5eV 이므로 가시광에 대하여 누설 광전류가 발생하지 않는다. 따라서, 박막 트랜지스터의 순간 잔상을 방지할 수 있다.
구체적으로, 절연 유리, 플라스틱, 도전성 기판(300) 상에 차광층(380)이 형성된다. 일반적인 탑 게이트 구조의 박막 트랜지스터는 박막 트랜지스터 기판 후면의 백라이트에서 입사되는 광이 산화물 반도체층(330)에도 입사되어, 산화물 반도체층(330)의 특성이 저하되므로, 본 발명의 박막 트랜지스터 기판은 산화물 반도체층으로 광이 입사되는 것을 방지하기 위해 기판(300) 상에 차광층(380)이 형성된다.
차광층(380)은 몰리브덴(Mo), 크롬(Cr), 구리(Cu), 탄탈륨(Ta), 알루미늄(Al) 등과 같은 금속으로 형성된다. 그리고, 차광층(380) 상에는 버퍼층(320)이 형성된다. 버퍼층(320)은 산화 실리콘, 질화 실리콘 등과 같은 무기 절연 물질로 형성되어, 버퍼층(320) 상에 형성되는 산화물 반도체층(330)의 특성 저하를 방지하기 위한 것으로, 필요에 따라 생략할 수 있다. 그리고, 버퍼층(320) 상에는 산화물 반도체층(330)이 형성된다.
특히, 차광층(380), 버퍼층(320), 산화물 반도체층(330)은 하프톤 마스크를 이용하여 형성될 수도 있으며, 이 경우, 산화물 반도체층(330)의 폭은 차광층(380)보다 좁은 폭을 가져, 차광층(380)이 산화물 반도체층(330)으로 입사되는 광을 효과적으로 방지할 수 있다. 또한, 도시하지는 않았으나, 컬러 필터 기판과 박막 트랜지스터 기판을 정확하게 합착하기 위해 기판(300) 상에 얼라인 키(Align key)가 더 형성될 수 있다.
산화물 반도체층(330) 상에는 게이트 전극(310a)과 산화물 반도체층(330)을 절연시키기 위한 게이트 절연막(310)이 형성되고, 게이트 절연막(310) 상에 게이트 전극(310a)이 형성된다. 이 때, 도면에서는 게이트 절연막(310)이 게이트 전극(310a)과 동일 폭을 가지도록 형성된 것을 도시하였으나, 게이트 절연막(310)은 산화물 반도체층(330)을 포함한 기판(300) 전면에 형성되어도 무방하다. 또한, 게이트 전극(310a)은 산화물 반도체층(330)의 폭보다 좁은 폭을 갖는 것이 바람직하다.
게이트 전극(310a)은 Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등과 같은 금속 물질이 이중층 이상 적층된 구조이거나, Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같은 금속 물질의 단일층 구조이다.
그리고, 게이트 전극(310a)을 포함한 기판(300) 전면에 형성된 층간 절연막(350)은 산화 실리콘, 질화 실리콘 등과 같은 무기 절연 물질로 형성되거나, 절연성 유기물 등으로 형성될 수 있다. 층간 절연막(350)을 선택적으로 제거하여 형성된 소스 콘택홀(미도시)과 드레인 콘택홀(미도시)를 통해 산화물 반도체층(330)과 소스 전극(340a) 및 드레인 전극(340b)이 전기적으로 접속된다.
그리고, 소스, 드레인 전극(340a, 340b)을 포함한 층간 절연막(350) 전면에 보호막(360)이 형성된다. 보호막(360)은 BCB(benzocyclobutene) 또는 아크릴(acral) 등과 같은 유기물, 또는 SiNx 등과 같은 무기물로 형성된다. 그리고, 보호막(360)을 선택적으로 제거하여 드레인 전극(340b)을 노출시키는 화소 콘택홀(360a)을 형성하고, 보호막(360) 상에 화소 콘택홀(360a)을 통해 드레인 전극(340b)와 전기적으로 연결되는 화소 전극(370)이 형성된다.
화소 전극(370)은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide: ITZO) 등과 같은 투명 전도성 물질로 형성된다.
상기와 같은 본 발명의 박막 트랜지스터 기판은, 비정질 실리콘 대신 산화물 반도체층(300)이 박막 트랜지스터의 채널 영역으로 기능하여 전하의 유효 이동도(Effective Mobility)가 향상되고, 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻을 수 있다. 또한, 기판(300) 상에 형성된 차광층(380)이 산화물 반도체층(330)으로 입사되는 광을 차단하여, 산화물 반도체층(330)의 특성이 저하되는 것을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 제 1 실시 예의 박막 트랜지스터 기판의 제조 방법을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3f는 본 발명의 제 1 실시 예의 박막 트랜지스터 기판의 제조 방법을 나타낸 공정 단면도이며, 도 4는 본 발명의 제 1 실시 예의 박막 트랜지스터 기판의 제조 방법을 나타낸 순서도이다.
도 3a와 같이, 기판(300) 차광층(380), 버퍼층(320) 및 산화물 반도체층(330)을 형성(S105)한다. 이 때, 차광층(380)은 산화물 반도체층으로 백라이트에서 방출되는 광이 입사되는 것을 방지하기 위한 것으로, 몰리브덴(Mo), 크롬(Cr), 구리(Cu), 탄탈륨(Ta), 알루미늄(Al) 등과 같은 금속으로 형성된다. 그리고, 버퍼층(320)은 산화 실리콘, 질화 실리콘 등과 같은 무기 절연 물질로 형성되어, 버퍼층(320) 상에 형성되는 산화물 반도체층(330)의 특성 저하를 방지하기 위한 것이다.
구체적으로, 차광층(380), 버퍼층(320) 및 산화물 반도체층(330)은 제 1 마스크를 이용하여 형성되며, 이 때, 제 1 마스크는 하프 톤 마스크인 것이 바람직하다. 즉, 산화물 반도체층(330)의 폭은 차광층(380)의 폭보다 좁아 차광층(380)이 백라이트에서 방출되는 광 중 산화물 반도체층(330)으로 입사되는 광을 효율적으로 차단할 수 있다.
또한, 도시하지는 않았으나, 기판(300) 상의 차광층(380)과 동일 층에는 컬러 필터 기판과 박막 트랜지스터 기판을 정확하게 합착하기 위한 얼라인 키(Align key)가 더 형성된다. 이 경우, 차광층(380)과 얼라인 키는 동일한 마스크 공정으로 형성되는 것이 바람직하다.
이어, 도 3b와 같이, 제 2 마스크를 이용하여 산화물 반도체층(330) 상에 게이트 절연막(310)과 게이트 전극(310a)을 차례로 형성(S110)한다. 이 때, 게이트 절연막(310)은 도면에 도시된 바와 같이, 게이트 전극(310a)에 대응되는 영역에만 형성될 수도 있고, 게이트 전극(310a)을 포함한 기판(300) 전면에 형성되어도 무방하다. 또한, 게이트 전극(310a)은 산화물 반도체층(330)의 폭보다 좁은 폭을 갖는 것이 바람직하다.
도 3c와 같이, 게이트 전극(310a)을 포함한 기판(300) 전면에 층간 절연막(350)을 형성하고, 도 3d와 같이, 제 3 마스크를 이용하여 층간 절연막(350)을 선택적으로 제거하여, 산화물 반도체층(330)을 노출시키는 소스 콘택홀(미도시)와 드레인 콘택홀(미도시)을 형성(S115)한다. 그리고, 층간 절연막(350) 상에 금속층을 증착하고, 제 4 마스크를 이용하여 이를 패터닝하여 각각 소스 콘택홀(미도시)와 드레인 콘택홀(미도시)을 통해 산화물 반도체층(330)과 전기적으로 접속된 소스 전극(340a)과 드레인 전극(340b)을 형성(S120)한다.
이어, 도 3e와 같이, 소스, 드레인 전극(340a, 340b)를 포함한 층간 절연막(350) 전면에 보호막(360)을 형성하고, 제 5 마스크를 이용하여 드레인 전극(340b)을 노출시키도록 보호막(360)을 선택적으로 제거하여 화소 콘택홀(360a)을 형성(S125)한다.
마지막으로, 도 3f와 같이, 보호막(360) 상에 형성되며, 화소 콘택홀(360a)을 통해 드레인 전극(340b)과 전기적으로 접속되는 화소 전극(370)을 형성(S130)한다. 화소 전극(370)은 드레인 전극(340b)과 접속하여 드레인 전극(340b)을 통해 화소 신호를 공급받는다.
상기와 같이, 본 발명의 박막 트랜지스터 기판은 총 6 마스크 공정으로 형성한다. 일반적인 탑 게이트 구조의 박막 트랜지스터 기판은 얼라인 키와 차광층을 추가로 형성하는 경우, 총 8개의 마스크 공정으로 형성되나, 본 발명의 박막 트랜지스터 기판은 얼라인 키, 차광층, 버퍼층, 산화물 반도체층을 하나의 마스크를 이용하여 형성하므로, 2 마스크 공정을 줄일 수 있다.
* 제 2 실시 예 *
도 5는 본 발명의 제 2 실시 예의 박막 트랜지스터 기판의 단면도이다.
도 5와 같이, 본 발명의 제 2 실시 예의 박막 트랜지스터 기판은 기판(400), 기판(400) 상에 형성된 차광층(480), 차광층(480)을 포함한 기판(400) 전면에 형성된 버퍼층(420), 버퍼층(420) 상에 형성된 산화물 반도체층(430), 산화물 반도체층(430) 상에 차례로 형성된 게이트 절연막(410)과 게이트 전극(410a), 게이트 전극(410a)을 덮도록 형성된 층간 절연막(450), 층간 절연막(450)을 선택적으로 제거하여 노출된 산화물 반도체층(430)과 접속하는 소스 전극(440a)과 드레인 전극(440b), 소스 전극(440a)과 드레인 전극(440b)을 덮도록 형성된 보호막(460) 및 보호막(460)을 선택적으로 제거하여 형성된 화소 콘택홀(460a)을 통해 드레인 전극(440b)과 접속하는 화소 전극(470)을 포함한다.
즉, 제 1 실시 예와 제 2 실시 예의 다른 점은 제 2 실시 예의 박막 트랜지스터 기판은 버퍼층(420)을 기판(400) 전면에 형성하는 것이다. 이는, 차광층(480)과 산화물 반도체층(430)을 다른 마스크 공정으로 형성하기 때문이다.
이하, 첨부된 도면을 참조하여 본 발명의 제 2 실시 예의 박막 트랜지스터 기판의 제조 방법을 상세히 설명하면 다음과 같다.
도 6a 내지 도 6d는 본 발명의 제 2 실시 예의 박막 트랜지스터 기판의 제조 방법을 나타낸 공정 단면도이며, 도 7은 본 발명의 제 2 실시 예의 박막 트랜지스터 기판의 제조 방법을 나타낸 순서도이다.
도 6a와 같이, 제 1 마스크를 이용하여 기판(400) 상에 차광층(480)을 형성(S205)한다. 도시하지는 않았으나, 차광층(480)과 동일 층에는 컬러 필터 기판과 박막 트랜지스터 기판을 정확하게 합착하기 위한 얼라인 키(Align key)가 더 형성되며, 이 경우, 차광층(480)과 얼라인 키는 동일한 마스크 공정으로 형성되는 것이 바람직하다. 그리고, 차광층(480)을 포함하는 기판(400) 전면에 버퍼층(420)을 형성한다.
이어, 도 6b와 같이, 제 2 마스크를 이용하여 버퍼층(420) 상에 산화물 반도체층(430), 게이트 절연막(410) 및 게이트 전극(410a)을 형성(S210)한다. 이 때, 제 2 마스크는 하프 톤 마스크인 것이 바람직하다. 특히, 산화물 반도체층(430)의 폭을 차광층(480)의 폭보다 좁게 형성하여, 차광층(480)이 백라이트에서 방출되는 광 중 산화물 반도체층(430)으로 입사되는 광을 효율적으로 차단할 수 있다. 또한, 게이트 전극(410a)은 산화물 반도체층(430)의 폭보다 좁은 폭을 갖는 것이 바람직하다.
이어, 도 6c와 같이, 게이트 전극(410a)을 포함한 기판(400) 전면에 층간 절연막(450)을 형성하고, 제 3 마스크를 이용하여 층간 절연막(450)을 선택적으로 제거하여, 산화물 반도체층(430)을 노출시키는 소스 콘택홀(미도시)와 드레인 콘택홀(미도시)을 형성(S215)한다. 그리고, 층간 절연막(450) 상에 금속층을 증착하고, 제 4 마스크를 이용하여 이를 패터닝하여 각각 소스 콘택홀(미도시)와 드레인 콘택홀(미도시)을 통해 산화물 반도체층(430)과 전기적으로 접속된 소스 전극(440a)과 드레인 전극(440b)을 형성(S220)한다.
이어, 도 6d와 같이, 소스, 드레인 전극(440a, 440b)를 포함한 층간 절연막(450) 전면에 보호막(460)을 형성하고, 제 5 마스크를 이용하여 드레인 전극(440b)을 노출시키도록 보호막(460)을 선택적으로 제거하여 화소 콘택홀(미도시)을 형성(S225)한다. 그리고, 보호막(460) 상에 화소 콘택홀(미도시)을 통해 드레인 전극(440b)과 전기적으로 접속되는 화소 전극(470)을 형성(S230)한다.
상기와 같은, 본 발명의 제 1, 제 2 실시 예의 박막 트랜지스터 기판은 총 2 마스크를 줄여 총 6 마스크를 이용하여 박막 트랜지스터 기판을 제조하므로, 제조 공정이 단순화되며 제조 비용을 절감할 수 있다. 더욱이, 마스크 수의 저감으로 공정상으로는 각 마스크에 소요되는 노광 및 현상의 포토 공정과, 식각, 세정 공정 등을 생략할 수 있어, 10여 스텝을 줄여 수율을 향상시킬 수 있다. 결과적으로, 박막 트랜지스터 기판의 제조 단가를 줄이고, 공정을 간소화하여 공정 시간을 줄여 생산성 및 제조 수율을 향상시킬 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
300, 400: 기판 310, 410: 게이트 절연막
310a, 410a: 게이트 전극 320, 420: 버퍼층
330, 430: 산화물 반도체층 340a, 440a: 소스 전극
340b, 440b: 드레인 전극 350, 450: 층간 절연막
360, 460: 보호막 360a, 460a: 화소 콘택홀
370, 470: 화소 전극 380, 480: 차광층

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 마스크를 이용하여 기판 상에 차례로 차광층, 버퍼층 및 산화물 반도체층을 형성하는 단계;
    제 2 마스크를 이용하여 상기 산화물 반도체층 상에 차례로 게이트 절연막과 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 상기 기판 전면에 층간 절연막을 형성하고, 제 3 마스크를 이용하여 상기 층간 절연막을 선택적으로 제거하여 상기 산화물 반도체층을 노출시키는 소스 콘택홀과 드레인 콘택홀을 형성하는 단계;
    제 4 마스크를 이용하여 상기 층간 절연막 상에 형성되며, 상기 소스 콘택홀과 드레인 콘택홀을 통해 각각 상기 산화물 반도체층과 전기적으로 접속되는 소스 전극과 드레인 전극을 형성하는 단계;
    상기 소스 전극과 드레인 전극을 포함한 상기 층간 절연막 전면에 보호막을 형성하고, 제 5 마스크를 이용하여 상기 보호막을 선택적으로 제거하여 상기 드레인 전극을 노출시키는 화소 콘택홀을 형성하는 단계; 및
    제 6 마스크를 이용하여 상기 화소 콘택홀을 통해 상기 드레인 전극과 전기적으로 접속되는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 산화물 반도체층의 폭이 상기 차광층의 폭보다 좁도록 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 차광층은 몰리브덴, 크롬, 구리, 탄탈륨, 알루미늄 중 선택된 물질로 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  8. 제 5 항에 있어서,
    상기 제 1 마스크를 이용하여 차광층과 동일 층에 얼라인 키를 더 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020110124557A 2011-11-25 2011-11-25 박막 트랜지스터 기판 및 이의 제조 방법 KR101950824B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110124557A KR101950824B1 (ko) 2011-11-25 2011-11-25 박막 트랜지스터 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110124557A KR101950824B1 (ko) 2011-11-25 2011-11-25 박막 트랜지스터 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130058511A KR20130058511A (ko) 2013-06-04
KR101950824B1 true KR101950824B1 (ko) 2019-02-22

Family

ID=48857766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110124557A KR101950824B1 (ko) 2011-11-25 2011-11-25 박막 트랜지스터 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101950824B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102165616B1 (ko) * 2013-08-29 2020-10-15 엘지디스플레이 주식회사 평판 표시장치
KR102254619B1 (ko) * 2013-11-15 2021-05-24 삼성디스플레이 주식회사 표시 기판 및 그의 제조 방법
KR102207941B1 (ko) * 2013-12-04 2021-01-26 엘지디스플레이 주식회사 어레이기판
KR102234434B1 (ko) 2013-12-27 2021-04-02 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR102188067B1 (ko) * 2014-05-27 2020-12-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102188068B1 (ko) * 2014-06-13 2020-12-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102267126B1 (ko) * 2014-12-19 2021-06-21 삼성디스플레이 주식회사 디스플레이 패널 및 이의 제조 방법
KR102174921B1 (ko) * 2014-12-30 2020-11-05 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
CN105045006B (zh) * 2015-08-17 2017-10-24 武汉华星光电技术有限公司 一种液晶显示面板
KR102444782B1 (ko) * 2015-10-08 2022-09-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102615884B1 (ko) * 2015-12-31 2023-12-21 엘지디스플레이 주식회사 표시 장치용 어레이 기판
KR102490373B1 (ko) 2016-02-18 2023-01-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102567713B1 (ko) 2016-03-24 2023-08-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102424445B1 (ko) 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102592564B1 (ko) 2016-06-13 2023-10-23 삼성디스플레이 주식회사 트랜지스터 표시판
CN110416274B (zh) * 2019-08-02 2023-04-07 京东方科技集团股份有限公司 一种基板及其制备方法和oled显示面板
CN114284151A (zh) * 2021-12-20 2022-04-05 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201313B1 (ko) * 2005-10-07 2012-11-14 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR20070122023A (ko) * 2006-06-23 2007-12-28 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20130058511A (ko) 2013-06-04

Similar Documents

Publication Publication Date Title
KR101950824B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US10355029B2 (en) Switching element, manufacturing method thereof, array substrate and display device
US8148727B2 (en) Display device having oxide thin film transistor and fabrication method thereof
US9754979B2 (en) Display device, thin film transistor, array substrate and manufacturing method thereof
US8604470B2 (en) Oxide thin film transistor and method of fabricating the same
KR101392276B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20080258143A1 (en) Thin film transitor substrate and method of manufacturing the same
US7973466B2 (en) Organic electroluminescent display device with light-shielding means and method of fabricating the same
EP3214492A1 (en) Coa substrate and manufacturing method thereof and display device
US9947691B2 (en) Array substrate, manufacturing method thereof and display panel
CA2845768A1 (en) Display device and method for manufacturing same
US9882063B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
KR20150045111A (ko) 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법
KR20140037782A (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
US20150214374A1 (en) Circuit board and display device
US20120242923A1 (en) Thin film transistor substrate, method for manufacturing the same, and display device
CN108305879B (zh) 薄膜晶体管阵列基板及制作方法和显示装置
US8357937B2 (en) Thin film transistor liquid crystal display device
US20130208207A1 (en) Display device substrate, method for producing the same, and display device
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
KR20130098655A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20080062647A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
US20190072828A1 (en) Array substrate, display panel, display apparatus, and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)