KR102234434B1 - 표시패널 및 그 제조방법 - Google Patents

표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR102234434B1
KR102234434B1 KR1020130165578A KR20130165578A KR102234434B1 KR 102234434 B1 KR102234434 B1 KR 102234434B1 KR 1020130165578 A KR1020130165578 A KR 1020130165578A KR 20130165578 A KR20130165578 A KR 20130165578A KR 102234434 B1 KR102234434 B1 KR 102234434B1
Authority
KR
South Korea
Prior art keywords
layer
base substrate
disposed
black matrix
forming
Prior art date
Application number
KR1020130165578A
Other languages
English (en)
Other versions
KR20150077552A (ko
Inventor
박은길
강현호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130165578A priority Critical patent/KR102234434B1/ko
Priority to US14/340,412 priority patent/US9559124B2/en
Publication of KR20150077552A publication Critical patent/KR20150077552A/ko
Application granted granted Critical
Publication of KR102234434B1 publication Critical patent/KR102234434B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/09—Function characteristic transflective

Abstract

본 발명에 따른 표시패널은 외부광이 입사되는 상면 및 상면에 대향하는 하면을 포함하고, 평면상에서 복수 개의 화소 영역들과 화소 영역들에 인접한 주변 영역을 포함하는 제1 베이스 기판, 제1 베이스 기판의 하면 상에 화소 영역들에 대응하도록 배치된 복수 개의 화소들, 및 복수 개의 화소들 및 제1 베이스 기판의 상기 하면 사이에 주변 영역에 중첩하도록 배치되고, 제1 베이스 기판의 하면 상에 배치된 저반사층 및 저반사층 상에 배치되고 금속을 포함하는 차광층을 포함하는 블랙 매트릭스층을 포함한다.

Description

표시패널 및 그 제조방법{DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시패널 및 그 제조방법에 관한 것으로, 상세하게는 저반사 블랙 매트릭스를 포함하는 표시패널 및 그 제조방법에 관한 것이다.
두께가 두껍고 전력소모가 많은 음극선관 표시장치를 대체하기 위해 평면형 표시장치가 개발되었다. 상기 평면형 표시장치는 유기 발광 표시장치, 액정 표시장치, 및 플라즈마 표시장치 등이 있다.
상기 표시장치들은 복수 개의 화소들과 상기 복수 개의 화소들에 신호를 제공하는 복수 개의 신호배선들을 포함한다. 상기 복수 개의 화소들 각각은 상기 복수 개의 신호배선들 중 대응하는 신호배선에 연결된 박막 트랜지스터를 포함한다.
상기 복수 개의 화소들 각각은 상기 대응하는 신호배선으로부터 인가된 데이터 전압에 대응하게 동작한다. 상기 복수 개의 화소들의 동작에 따라 목적하는 영상이 생성된다.
따라서, 본 발명은 오버코트층을 제거하여 씰패턴과 표시기판 사이의 접착력이 향상된 표시패널 및 그 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 저반사 특성을 가진 블랙 매트릭스를 포함하는 표시패널 및 그 제조방법을 제공하는 것을 또 다른 목적으로 한다.
본 발명의 일 실시예에 따른 표시패널은 외부광이 입사되는 상면 및 상기 상면에 대향하는 하면을 포함하고, 평면상에서 복수 개의 화소 영역들과 상기 화소 영역들에 인접한 주변 영역을 포함하는 제1 베이스 기판, 상기 제1 베이스 기판의 상기 하면 상에 상기 화소 영역들에 대응하도록 배치된 복수 개의 화소들, 및 상기 복수 개의 화소들 및 상기 제1 베이스 기판의 상기 하면 사이에 상기 주변 영역에 중첩하도록 배치되고, 상기 제1 베이스 기판의 상기 하면 상에 배치된 저반사층 및 상기 저반사층 상에 배치되고 금속을 포함하는 차광층을 포함하는 블랙 매트릭스층을 포함한다.
상기 블랙 매트릭스층의 상기 외부광에 대한 반사율은 1.8%~3.8% 범위를 가질 수 있다.
상기 저반사층은 금속 산화물을 포함하고, 상기 금속 산화물은 상기 차광층에 포함된 상기 금속의 금속 산화물일 수 있다.
상기 차광층은 크롬을 포함하고, 상기 저반사층은 크롬 산화물을 포함할 수 있다.
상기 차광층은 구리, 또는 티타늄을 포함하고, 상기 저반사층은 인듐, 갈륨, 아연, 또는 이들의 산화물 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 블랙 매트릭스층 상에 배치된 복수 개의 신호 배선들을 더 포함하고, 상기 복수 개의 화소들 각각은, 상기 복수 개의 신호 배선들 중 대응하는 신호 배선에 연결된 박막 트랜지스터, 및 상기 박막 트랜지스터를 커버하는 내층을 관통하는 컨택홀을 통해 상기 박막 트랜지스터에 연결된 화소 전극을 포함할 수 있다. 이 때, 상기 내층은 컬러필터층일 수 있다.
상기 박막 트랜지스터는 산화물 반도체를 포함할 수 있다.
상기 블랙 매트릭스층은 상기 박막 트랜지스터와 더 중첩할 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 제1 베이스 기판의 상기 하면과 이격되어 배치된 제2 베이스 기판, 및 상기 제2 베이스 기판의 상면에 배치된 공통전극을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 제1 베이스 기판은, 상기 복수 개의 화소 영역들 및 상기 주변 영역을 포함하는 표시영역, 및 상기 표시영역의 가장자리를 에워싸는 비표시영역을 포함하고, 상기 제1 베이스 기판 및 상기 제2 베이스 기판 사이에 상기 주변 영역과 중첩하도록 배치되고, 상기 컬러필터에 접착되고, 상기 공통전극과 접촉하는 적어도 하나의 스페이서를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 제1 베이스 기판 및 상기 제2 베이스 기판 사이에 배치된 액정층, 및 상기 비표시영역에 중첩하도록 배치되고, 상기 제1 베이스 기판 및 상기 제2 베이스 기판을 결합시키고, 상기 액정층을 봉입하는 씰부재를 더 포함할 수 있다.
이 때, 상기 공통 전극은 상기 제2 베이스 기판의 상기 상면에 직접 접촉할 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 컬러필터층 상에 상기 주변 영역에 중첩하도록 배치되고, 상기 공통전극과 동일한 전압을 인가받고, 상기 액정층을 제어하여 차광영역을 형성하는 차광 제어 전극층을 더 포함할 수 있다.
상기 차광 제어 전극층은 상기 화소전극과 동일한 물질을 포함할 수 있다.
상기 복수 개의 신호 배선들은, 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 배열된 게이트 라인들, 및 상기 게이트 라인과 절연 교차하고, 상기 제1 방향으로 배열된 데이터 라인들을 포함하고, 상기 차광 제어 전극층은 상기 데이터 라인들과 동일한 방향으로 연장될 수 있다.
본 발명의 일 실시예에 따른 표시패널 제조방법은 적어도 하나의 화소 영역 및 상기 화소 영역에 인접하는 주변 영역을 포함하는 제1 베이스 기판의 일면 상에 블랙 매트릭스층을 형성하는 단계, 상기 블랙 매트릭스층 상에 상기 화소 영역에 중첩하도록 적어도 하나의 화소를 형성하는 단계, 제2 베이스 기판 상에 공통 전극을 형성하는 단계, 및 상기 제1 베이스 기판 및 상기 제2 베이스 기판을 결합시키는 단계를 포함하고, 상기 블랙 매트릭스층을 형성하는 단계는, 상기 제1 베이스 기판 상에 저반사 물질층을 형성하는 단계, 상기 저반사 물질층 상에 입사되는 광을 차단하는 금속층을 형성하는 단계, 및 상기 저반사 물질층 및 상기 금속층을 패터닝하여 상기 주변 영역에 중첩하는 블랙 매트릭스층을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널 제조방법은 상기 블랙 매트릭스층 상에 상기 주변 영역과 중첩하도록 배치된 복수 개의 신호 배선들을 형성하는 단계를 더 포함하고, 상기 화소를 형성하는 단계는, 상기 블랙 매트릭스층 상에 상기 복수 개의 신호 배선들과 연결되는 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 상에 화소 전극을 형성하는 단계, 및 상기 박막 트랜지스터와 상기 화소 전극을 전기적으로 연결시키는 단계를 포함한다.
본 발명의 일 실시예에 따른 표시패널 제조방법은 상기 박막 트랜지스터를 형성하는 단계 및 상기 화소 전극을 형성하는 단계 사이에 상기 박막 트랜지스터를 커버하고, 상기 화소 전극의 하측에 배치되는 컬러필터층을 형성하는 단계를 더 포함할 수 있다.
상기 제1 베이스 기판 및 상기 제2 베이스 기판을 합착하는 단계는, 상기 제1 베이스 기판의 상기 일면이 상기 제2 베이스 기판의 상면과 마주하도록 배치시키는 단계, 상기 제1 베이스 기판 및 상기 제2 베이스 기판 사이에 씰부재를 배치시키는 단계, 및 상기 제2 베이스 기판의 상기 일면과 마주하는 타면에 광을 제공하여 상기 씰부재를 경화시키는 단계를 포함하고, 상기 씰부재는 상기 공통전극과 접촉할 수 있다.
본 발명의 일 실시예에 따른 표시패널 제조방법은 상기 주변 영역에 배치되고, 상기 컬러필터층 상에 배치되는 차광 제어 전극층을 형성하는 단계를 더 포함하고, 상기 차광 제어 전극층은 상기 화소 전극과 동시에 패터닝될 수 있다.
본 발명에 의하면, 컬러필터 및 블랙 매트릭스가 어레이 기판에 배치되고, 어레이 기판과 대향되는 대향기판에 블랙 매트릭스가 배치되지 않으므로, 블랙 매트릭스를 평탄화시키기 위한 유기막이 생략될 수 있다. 따라서, 대향기판에 배치되는 공통전극은 기판 상면에 밀착되고, 기판들을 결합시키는 씰부재의 접착력도 향상되어, 씰부재와 공통전극 사이 또는 공통전극과 기판 사이로 습기가 침투되는 현상이 방지된다.
또한, 본 발명에 의하면, 블랙 매트릭스는 어레이 기판의 소자들 및 베이스 기판 사이에 매립되나, 저반사 특성을 가지는 블랙 매트릭스를 포함함으로써, 금속을 포함하는 블랙 매트릭스를 사용하더라도, 시인성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.
도 2는 도 1에 도시된 표시패널의 사시도이다.
도 3a은 본 발명의 일 실시예에 따른 표시패널의 부분 평면도이다.
도 3b는 도 3a의 Ⅰ-Ⅰ'선을 따라 자른 단면도이다.
도 3c는 본 발명의 일 실시예에 따른 표시패널의 부분 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시패널의 부분 평면도이다.
도 4b는 도 4a의 Ⅱ-Ⅱ'선을 따라 자른 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시패널의 부분 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시패널의 제조단계를 도시한 블록도이다.
도 7a 내지 도 7i는 본 발명에 따른 표시패널 제조방법을 도시한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다. 도 1에 도시된 것과 같이, 본 발명의 일 실시예에 따른 표시장치(DS)는 신호 제어부(100), 게이트 구동부(200), 데이터 구동부(300), 및 표시패널(DP)을 포함한다.
상기 신호 제어부(100)는 입력 영상신호들(RGB)을 수신하고, 상기 입력 영상신호들(RGB)을 상기 표시패널(DP)의 동작에 부합하는 영상데이터들(R'G'B')로 변환한다. 또한, 상기 신호 제어부(100)는 각종 제어신호(CS), 예를 들면 수직동기신호, 수평동기신호, 메인 클럭신호, 및 데이터 인에이블 신호 등을 입력받고, 제1 및 제2 제어신호들(CONT1, CONT2)을 출력한다.
상기 게이트 구동부(200)는 상기 제1 제어신호(CONT1)에 응답하여 게이트 신호들을 출력한다. 상기 제1 제어신호(CONT1)는 상기 게이트 구동부(200)의 동작을 개시하는 수직개시신호, 게이트 전압의 출력시기를 결정하는 게이트 클럭신호 및 상기 게이트 전압의 온 펄스폭을 결정하는 출력 인에이블 신호 등을 포함한다.
상기 데이터 구동부(300)는 상기 제2 제어신호(CONT2) 및 상기 영상데이터들(R'G'B')을 수신한다. 상기 데이터 구동부(300)는 상기 영상 데이터들(R'G'B')을 데이터 전압들로 변환하여 상기 표시패널(DP)에 제공한다.
상기 제2 제어신호(CONT2)는 상기 데이터 구동부(300)의 동작을 개시하는 수평개시신호, 상기 데이터 전압들의 극성을 반전시키는 반전신호 및 상기 데이터 구동부(300)로부터 상기 데이터 전압들이 출력되는 시기를 결정하는 출력지시신호 등을 포함한다.
상기 표시패널(DP)은 복수 개의 신호배선들 및 상기 복수 개의 신호배선들에 연결된 복수 개의 화소들(PX11~PXnm)을 포함한다. 상기 복수 개의 신호배선들은 복수 개의 게이트 라인들(GL1~GLn) 및 복수 개의 데이터 라인들(DL1~DLm)을 포함한다.
상기 복수 개의 게이트 라인들(GL1~GLn)은 제1 방향(DR1)으로 연장되고, 상기 제1방향(DR1)과 교차하는 제2 방향(DR2)으로 배열된다. 상기 복수 개의 게이트 라인들(GL1~GLn)은 상기 게이트 구동부(200)로부터 상기 게이트 신호를 인가받아 상기 복수 개의 화소들(PX11~PXnm)에 제공한다.
상기 복수 개의 데이터 라인들(DL1~DLm)은 상기 제2 방향(DR2)으로 연장되고, 상기 복수 개의 게이트 라인들(GL1~GLn)과 절연되게 교차한다. 상기 복수 개의 데이터 라인들(DL1~DLm)은 상기 데이터 구동부(300)로부터 상기 데이터 전압들을 수신한다.
상기 복수 개의 화소들(PX11~PXnm)은 매트릭스 형태로 배열될 수 있다. 상기 복수 개의 화소들(PX11~PXnm) 각각은 상기 복수 개의 게이트 라인들(GL1~GLn) 및 상기 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 게이트 라인 및 대응하는 데이터 라인에 연결된다.
상기 표시패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 상기 표시패널(DP)로 액정 표시패널(liquid crystal display panel), 유기발광 표시패널(organic light emitting display panel), 전기영동 표시패널(electrophoretic display panel), 및 일렉트로웨팅 표시패널(electrowetting display panel) 등이 채용될 수 있다. 본 실시예에서는 액정 표시패널을 포함하는 액정 표시장치를 예시적으로 설명한다.
도시되지 않았으나, 상기 액정 표시장치는 상기 표시패널(DP)에 광을 제공하는 백라이트 유닛(미도시) 및 한 쌍의 편광판들(미도시)을 더 포함한다. 또한, 상기 액정 표시패널(DP)은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment) 모드, IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, 및 PLS(Plane to Line Switching) 모드 등 중 어느 하나의 패널일 수 있고, 특정한 모드의 패널로 제한되지 않는다. 본 실시예에서는 VA모드의 표시패널을 예시적으로 설명한다.
도 2는 도 1에 도시된 표시패널(DP)의 사시도이다. 상기 표시패널(DP)은 서로 이격되어 배치된 제1 표시기판(DS1), 제2 표시기판(DS2)을 포함한다. 도시되지 않았으나, 상기 표시패널(DP)은 액정 표시패널로 설명되므로, 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에는 미도시된 액정층이 더 포함될 수 있다.
본 실시예에서, 상기 복수 개의 게이트 라인들(GL1~GLn), 상기 복수 개의 데이터 라인들(DL1~DLm), 및 상기 복수 개의 화소들(PX11~PXnm)은 상기 2 개의 표시기판들(DS1, DS2) 중 상측에 배치된 상기 제1 표시기판(DS1)에 구비된다. 상기 제2 표시기판(DS2)은 상기 제1 표시기판(DS1)으로부터 두께 방향(DS3, 이하 제3 방향)으로 이격되어 배치된다. 다만, 다른 실시예에서 상기 복수 개의 게이트 라인들(GL1~GLn), 상기 복수 개의 데이터 라인들(DL1~DLm), 및 상기 복수 개의 화소들(PX11~PXnm)은 상기 제2 표시기판(DS2)에 배치될 수 있다.
상기 제1 표시기판(DS1)은 표시영역(DA) 및 비표시영역(NDA)으로 구분될 수 있다. 상기 표시영역(DA)은 전기적 신호를 인가받아 영상이 표시되는 영역이다. 상기 표시영역(DA)은 복수 개의 화소 영역들(PXA) 및 주변 영역(BA)을 포함한다.
상기 복수 개의 화소 영역들(PXA)은 상기 표시영역(DA) 중 상기 복수 개의 화소들(PX11~PXnm) 각각이 배치되는 영역이다. 상기 복수 개의 화소 영역들(PXA)은 서로 이격되어 형성된다. 본 실시예에서, 상기 복수 개의 화소들(PX11~PXnm)은 상기 제1 표시기판(DS1)에 배치되나, 다른 실시예에서 상기 복수 개의 화소들(PX11~PXnm)은 상기 제2 표시기판(DS2)에 배치될 수 있다.
상기 주변 영역(BA)은 평면상에서 상기 복수 개의 화소 영역들(PXA)에 인접한다. 상기 주변 영역(BA)은 상기 복수 개의 화소 영역들(PXA) 사이에 구비되어 격자 형상을 가질 수 있다. 상기 주변 영역(BA)에는 각각이 서로 절연 교차하는 상기 복수 개의 게이트 라인들(GL1~GLn) 및 상기 복수 개의 데이터 라인들(DL1~DLm)이 배치된다.
상기 비표시영역(NDA)은 영상이 표시되지 않는 영역이다. 상기 비표시영역(NDA)은 평면상에서 상기 표시영역(DA)을 에워싼다. 상기 비표시영역(NDA)의 일측에는 패드영역(PAD)이 배치될 수 있다. 상기 제1 표시기판(DS1)의 상기 패드영역(PAD)은 상기 제2 표시기판(DS2)에 의해 노출된다. 상기 패드영역(PAD)에는 상기 신호 제어부(100), 상기 게이트 구동부(200), 또는 상기 데이터 구동부(300)들이 직접 배치되거나, 별도의 회로기판에 구비되어 연결될 수 있다.
상기 제2 표시기판(DS2)은 상기 제1 표시기판(DS1)으로부터 두께방향(DR3, 이하 제3 방향)으로 이격되어 배치된다. 상기 제2 표시기판(DS2)은 상기 제1 표시기판(DS1)보다 작은 면적을 가질 수 있다. 상기 제2 표시기판(DS2)은 상기 제1 표시기판(DS1)으로 광이 제공되도록 투명하게 형성될 수 있다.
도시되지 않았으나, 상기 표시패널(DP)은 상기 제1 표시기판(DS1)의 상면 및 상기 제2 표시기판(DS2)의 하면에 배치된 편광판을 더 포함할 수 있고, 상기 백라이트 유닛을 더 포함할 수 있다.
도시되지 않았으나, 상기 백라이트 유닛(미도시)은 상기 제2 표시기판(DS2)의 하측에 배치될 수 있다. 상기 백라이트 유닛으로부터 제공된 광 중 상기 제2 표시기판(DS2) 및 상기 제1 표시기판(DS1)을 통과한 광은 외부에서 시인된다. 이하, 상기 표시패널(DP)의 구조에 대하여 구체적으로 살펴본다.
도 3a은 본 발명의 일 실시예에 따른 표시패널의 부분 평면도이다. 도 3b는 도 3a의 Ⅰ-Ⅰ'선을 따라 자른 단면도이다. 도 3a에는 일 화소 영역을 도시하였다. 도 3a 및 도 3b를 참조하여, 상기 표시영역(DA)에서의 상기 표시패널(DP)의 구조를 살펴본다.
도 3a에 도시된 것과 같이, 상기 복수 개의 화소 영역들(PXA)은 상기 주변 영역(BA)을 사이에 두고 서로 이격되어 배치된다. 상기 복수 개의 화소 영역들(PXA) 각각에는 상기 복수 개의 화소들(PX11~PXnm) 중 대응되는 화소(PX)가 배치된다.
도 3a 및 도 3b에 도시된 것과 같이, 상기 제1 표시기판(DS1)은 제1 베이스 기판(BS1) 및 상기 제1 베이스 기판(BS1) 상에 배치된 화소(PX)를 포함한다. 상기 제1 베이스 기판(BS1) 및 상기 화소(PX) 사이에는 블랙 매트릭스층(BML)이 배치된다.
제1 베이스 기판(BS1)은 서로 대향하는 상면(ES) 및 하면(IS)을 포함한다. 상기 상면(ES)에는 외부광이 입사되고, 상기 하면(IS)에는 내부광이 입사된다. 다만, 다른 실시예에서, 상기 내부광은 상기 상면(ES)에 입사될 수 있다.
상기 외부광은 자연광이고, 상기 내부광은 상기 표시패널의 하측에 배치된 백라이트 유닛으로부터 제공된 광일 수 있다. 상기 입사된 외부 광은 상기 제1 베이스 기판(BS1)을 관통하여 상기 하면(IS)에 배치된 구성들에 의해 일부는 투과되고, 일부는 외부로 반사된다. 상기 제1 베이스 기판(BS1)은 유리기판, 또는 플라스틱 기판 등과 같은 투명한 기판일 수 있다.
상기 제1 베이스 기판(BS1)의 상기 상면(ES) 상에는 상기 블랙 매트릭스층(BML)이 배치된다. 도 3a에 도시된 것과 같이, 상기 블랙 매트릭스층(BML)은 상기 주변 영역(BA)에 중첩하고, 상기 화소 영역(PXA)의 일부와 중첩하도록 더 연장될 수 있다. 예컨대, 상기 블랙 매트릭스층(BML)은 상기 박막 트랜지스터(TFT)와 더 중첩할 수 있다. 한편, 도 3a에서 상기 블랙 매트릭스층(BML)은 후술할 화소 전극(PE)과 일부 중첩하는 것으로 도시하였으나, 이는 예시적으로 도시한 것이고, 상기 블랙 매트릭스층(BML)은 상기 화소 전극(PE)과 중첩하지 않을 수 있다.
도 3b에 도시된 것과 같이, 상기 제1 베이스 기판(BS1)에 있어서, 상기 블랙 매트릭스층(BML)이 배치된 영역은 차광영역(SA)이 되고, 상기 블랙 매트릭스층(BML)에 의해 노출된 영역은 투과영역(TA)이 될 수 있다. 상기 내부광은 상기 차광영역(SA)에서 차단되고, 상기 투과영역(TA)에서 외부로 출사된다. 상기 제1 표시기판(DS1)으로 입사되는 광 중, 상기 차광영역(SA)에서는 반사광(L1)이 나타나고, 상기 투과영역(TA)에서는 투과광(L2)이 나타난다.
상기 블랙 매트릭스층(BML)은 상기 제1 베이스 기판(BS1)의 하측으로부터 입사되는 광을 차단하고, 상기 제1 베이스 기판(BS1)의 상측으로부터 입사되는 광의 반사도를 낮춘다. 상기 블랙 매트릭스층(BML)은 저반사층(BM-R), 및 차광층(BM-S)을 포함한다.
상기 차광층(BM-S)은 입사되는 광을 반사시키거나 흡수하여 광의 투과를 차단한다. 상기 차광층(BM-S)은 금속을 포함한다. 상기 금속은 입사되는 광이 차단되도록 투과성이 낮은 불투명한 금속이 선택될 수 있다. 예컨대, 투과도가 낮고 밝은 컬러의 금속을 포함하는 차광층(BM-S)은 입사되는 광을 반사시켜 광의 투과를 차단한다. 투과도가 낮고 어두운 컬러의 금속을 포함하는 차광층(BM-S)은 입사되는 광을 흡수하여 광의 투과를 차단한다.
상기 저반사층(BM-R)은 상기 제1 베이스 기판(BS1)의 상기 하면(IS) 상에 배치되고, 상기 차광층(BM-S) 및 상기 제1 베이스 기판(BS1) 사이에 배치된다. 상기 저반사층(BM-R)은 입사되는 광을 굴절시켜 반사율을 저하시킨다. 상기 저반사층(BM-R)은 상기 표시패널(DP)의 상기 외부광 반사율을 낮추는 역할을 한다.
상기 저반사층(BM-R)은 소정의 굴절율을 가진다. 상기 저반사층(BM-R)은 상기 굴절율에 대응되도록 상기 외부광 중 상기 차광층(BM-S)에 입사되는 광을 굴절시킨다. 상기 차광층(BM-S)으로 입사된 광은 반사되어 다시 상기 저반사층(BM-R)을 통과하고, 재굴절되어 외부로 반사된다. 상기 저반사층(BM-R)의 굴절율과 상기 차광층(BM-S)의 반사도에 따라 상기 표시패널(DP)의 외광 반사율이 제어될 수 있다.
상기 저반사층(BM-R)의 굴절율은 상기 저반사층(BM-R)을 구성하는 물질 및 상기 저반사층(BM-R)의 두께에 따라 달라질 수 있다. 상기 저반사층(BM-R)은 저반사물질을 포함한다. 상기 저반사 물질은 상기 저반사층(BM-R)과 계면을 형성하는 면에서의 광반사율을 저하시킨다.
상기 저반사 물질은 차광층(BM-S)에 포함된 상기 금속에 따라 달라질 수 있다. 예컨대, 상기 저반사층(BM-R)은 상기 차광층(BM-S)에 포함된 상기 금속의 산화물을 포함할 수 있다. 상기 차광층(BM-S)은 크롬을 포함하고, 상기 저반사층(BM-R)은 크롬산화물을 포함할 수 있다.
또는, 상기 차광층(BM-S)은 구리, 또는 티타늄을 포함하고, 상기 저반사층(BM-R)은 인듐, 갈륨, 아연, 이들의 산화물 중 적어도 어느 하나를 포함할 수 있다. 예컨대, 상기 차광층(BM-S)이 구리를 포함하는 경우, 상기 저반사층(BM-R)은 인듐아연산화물(IZO), 아연인듐산화물(ZIO), 또는 갈륨아연산화물(GZO)을 포함할 수 있다.
그러나, 상기 저반사층(BM-R)은 이에 한정되지 않고, 상기 차광층(BM-S)에 포함된 금속에 따라 다양한 저반사 물질을 포함할 수 있고, 상기 표시패널(DP)의 외광 반사율을 저하시킬 수 있는 다양한 두께를 가질 수 있다. 또한, 도시되지 않았으나, 상기 차광층(BM-S) 및 상기 저반사층(BM-R)은 각각 둘 이상의 물질층을 포함하는 적층구조를 가질 수 있다.
이하, 본 발명에 따른 블랙 매트릭스층(BML)에 대하여, 표 1을 참조하여 상세히 설명한다.
반사율(%) 색좌표(Wx/Wy)
SP1 1.85 0.4315/0.4055
Ti/Cu(SP2) 3.82 0.4630/0.3983
Ti/IZO/Cu(DP) 2.99 0.4533/0.4010
표 1은 본 발명의 일 실시예에 따른 표시패널(DP)의 반사율 및 색좌표를 다른 비교예들(SP1, SP2)과 비교한 것이다. 표 1에서 제1 비교예(SP1)는 유기 블랙 매트릭스층에 관한 실험 데이터이고, 제2 비교예(SP2)는 구리층 상에 티타늄층이 배치된 차광층(BM-S)에 관한 실험 데이터이다. 표 1에 나타낸 본 발명의 일 실시예(DP)는 인듐징크옥사이드층, 티타늄층, 및 구리층을 포함하는 블랙 매트릭스층(BML)에 관한 실험 데이터이다. 상기 블랙 매트릭스층(BML)은 구리-인듐징크옥사이드-티타늄이 순차적으로 적층된 실시예를 나타내었다.
본 발명에 따른 표시패널(DP)은 상기 제1 비교예(SP1)를 레퍼런스 실시예로 설정한다. 상기 표시패널(DP)은 상기 제1 비교예(SP1)에 근사한 반사율 및 색좌표를 갖도록 상기 저반사층(BM-R) 및 상기 차광층(BM-S)의 구성 물질이나 두께를 변경할 수 있다.
표 1에서 반사율은 400Lux의 광을 조사할 때, 반사되는 광의 비율을 측정하여 나타내었다. 또한, 상기 제1 비교예(SP1) 및 본 발명에 따른 표시패널(DP)의 반사율은 복수 회의 실험 결과 값들 중 평균 값을 기재한 것이고, 상기 제2 비교예(SP2)의 반사율은 복수 회의 실험 결과 값들 중 최저 값(minimum data)을 기재한 것이다.
표 1을 참조할 때, 상기 표시패널(DP)은 상기 저반사층(BM-R)을 더 포함함으로써, 상기 차광층(BM-S)만 배치된 상기 제2 비교예(SP2)보다 약 1% 이상의 반사율 감소 효과를 가진다. 본 발명에 따른 블랙 매트릭스층(BML)은 상기 저반사층(BM-R)을 더 포함함으로써, 상기 제1 비교예(SP1)에 더 가까운 반사율을 가질 수 있다.
또한, 상기 표시패널(DP)은 상기 저반사층(BM-R)을 더 포함함으로써 색재현율이 개선된다. 상기 표시기판의 반사율이 크면, 상기 표시기판이 표현하는 컬러는 쉬프트(shift)되어 다른 컬러로 변형되거나, 특정 파장을 가진 컬러가 강조 되거나 저하되는 문제가 발생할 수 있다. 따라서, 반사율이 적은 상기 제1 비교예(SP1)의 색좌표와 비교할 때, 색좌표의 x축 및 y축 각각에 대한 수치의 차이가 크면, 산포도가 증가되고, 표시기판의 색 재현율이 저하된다.
표 1을 참조하여 상기 제1 비교예(SP1)와 비교할 때, 상기 표시패널(DP)의 색좌표는 상기 제2 비교예(SP2)의 색좌표보다 더 적은 차이를 가진다. 따라서, 본 발명에 따른 표시패널(DP)은 상기 저반사층(BM-R)을 더 포함함으로써, 상기 제1 비교예(SP1)와 근사한 색재현율을 가질 수 있다.
본 발명에 따른 표시패널(DP)은 반사율을 저하시킴과 동시에 향상된 색재현성을 가지는 것이 바람직하다. 대체적으로, 상기 블랙 매트릭스층(BML)의 두께가 낮을수록 반사율은 감소하지만, 컬러 산포도는 증가하는 경향을 나타낸다. 따라서, 상기 표시패널(DP)은 색재현율의 저하가 크지 않으면서, 시인성이 저하되지 않는 반사율을 갖는 블랙 매트릭스층(BML)을 포함할 수 있다.
예컨대, 본 발명에 따른 블랙 배트릭스(BM)은 1.8%~3.8% 범위의 외부광 반사율을 가질 수 있다. 외부광 반사율이 상기 범위 내의 외부광 반사율을 갖도록 상기 저반사층(BM-R) 및 상기 차광층(BM-S)의 구성물질과 두께가 설정된다. 예컨대, 상기 저반사층(BM-R)은 1.8%~3.8% 범위의 외부광 반사율을 가진 표시패널(DP)은 금속을 포함하면서도, 시인성이 저하되지 않고, 향상된 색재현성을 가질 수 있다.
도 3a를 참조할 때, 평면상에서 상기 블랙 매트릭스층(BML)은 상기 화소 영역들(PXA)을 실질적으로 정의한다. 상기 블랙 매트릭스층(BML)은 상기 주변 영역(BA)에 중첩한다. 상기 블랙 매트릭스층(BML)은 적어도 일부가 상기 화소 영역으로 연장될 수 있다. 예컨대, 본 실시예에서 상기 블랙 매트릭스층(BML)은 일부가 상기 박막 트랜지스터(TFT)를 커버한다. 또한, 상기 블랙 매트릭스층(BML)은 상기 박막 트랜지스터(TFT)와 연결된 상기 화소 전극의 일부와 중첩되도록 연장된다.
상기 블랙 매트릭스층(BML)은 상기 내부광의 투과를 차단하고, 상기 외부광의 반사를 저하시킨다. 또한, 상기 블랙 매트릭스층(BML)은 상기 화소 영역들(PXA) 주변에서의 빛샘현상을 방지할 수 있다. 상기 블랙 매트릭스층(BML)은 상기 차광층(BM-S) 및 상기 저반사층(BM-R)의 적층구조를 가짐으로써, 서로 다른 방향에 대한 차광 기능 및 반사 방지 기능을 동시에 가질 수 있다.
도 3a 및 도 3b에 도시된 것과 같이, 상기 블랙 매트릭스층(BML) 상에는 상기 화소(PXij)가 배치된다. 상기 화소(PXij)는 상기 게이트 라인들(GLi, GLi+1) 중 대응되는 게이트 라인(GLi) 및 상기 데이터 라인들(DLj-1, DLj) 중 대응되는 데이터 라인(DLj)에 연결된다. 상기 화소(PXij)는 박막 트랜지스터(TFT) 및 화소 전극(PE)을 포함한다.
상기 박막 트랜지스터(TFT)는 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 반도체층(AL)을 포함한다. 상기 게이트 전극(GE)은 대응되는 게이트 라인(GLi)에 연결된다.
상기 게이트 전극(GE)은 상기 게이트 라인(GLi)과 동일한 물질로 구성되고, 동일한 층구조를 가질 수 있다. 상기 게이트 전극(GE)과 상기 게이트 라인(GLi)은 저반사 물질을 포함할 수 있다. 예컨대, 상기 게이트 전극(GE)과 상기 게이트 라인(GLi)은 티타늄, 인듐징크옥사이드, 구리 중 적어도 어느 하나를 포함할 수 있다. 또한, 상기 게이트 전극(GE)과 상기 게이트 라인(GLi)은 적어도 하나 이상의 물질을 포함하는 다층구조를 가질 수 있다.
상기 게이트 전극(GE) 상에 절연막(IN2)이 배치된다. 상기 절연막(IN2)은 상기 게이트 전극(GE)을 다른 구성으로부터 전기적으로 절연시킨다. 본 실시예에서, 상기 절연막(IN2)은 게이트 절연막에 대응된다.
상기 게이트 절연막(IN2)은 상기 게이트 전극(GE) 및 상기 게이트 라인(GLi)을 커버한다. 상기 게이트 절연막(IN2)은 실리콘옥사이드, 실리콘나이트라이드와 같은 무기물로 구성될 수 있다. 상기 게이트 절연막(IN2)은 적어도 하나의 무기물로 구성될 수 있고, 다층구조를 가질 수 있다.
상기 반도체층(AL)은 상기 게이트 절연막(IN2) 상에 배치된다. 상기 반도체층(AL)은 상기 게이트 전극(GE)에 중첩한다. 상기 게이트 절연막(IN2) 상에는 미도시된 오믹 컨택층이 형성될 수 있다.
상기 게이트 절연막(IN2) 상에는 상기 데이터 라인들(DLj, DLj+1)이 배치된다. 상기 데이터 라인들(DLj, DLj+1)은 전도성 물질을 포함한다. 상기 소스 전극(SE)은 상기 데이터 라인들(DLj, DLj+1) 중 대응되는 데이터 라인(DLj)에 연결된다. 상기 소스 전극(SE)은 상기 데이터 라인들(DLj, DLj+1)과 동일한 물질로 구성되고, 동일한 층 구조를 가질 수 있다.
상기 게이트 절연막(IN2) 상에 평면상에서 상기 소스 전극(SE)과 이격되는 드레인 전극(DE)이 배치된다. 상기 소스 전극(SE)의 일부와 상기 드레인 전극(DE)의 일부는 상기 반도체층(AL)의 일부와 각각 중첩한다.
본 실시예에서, 상기 박막 트랜지스터(TFT)는 상기 블랙 매트릭스층(BML)과 중첩된다. 상기 박막 트랜지스터(TFT)는 대체로 광이 투과되지 않는 불투명한 소자이나, 소자 내부로부터 빛샘 현상이 나타날 수 있다. 상기 블랙 매트릭스층(BML)은 상기 박막 트랜지스터(TFT)에 중첩되도록 연장되어 상기 박막 트랜지스터(TFT)에 의한 빛샘현상을 방지하고, 상기 표시패널(DP)의 표시특성을 향상시킬 수 있다.
상기 박막 트랜지스터(TFT) 상에는 유기층이 더 배치될 수 있다. 예컨대, 상기 유기층은 오버코트층(overcoat layer)일 수 있다. 상기 오버코트층은 상기 박막 트랜지스터(TFT)의 상면을 평탄화시킨다.
본 실시예에서, 상기 유기층은 컬러필터층(CFL)일 수 있다. 상기 컬러필터층(CFL)은 적어도 하나의 컬러를 포함한다. 상기 컬러필터층(CFL)은 상기 박막 트랜지스터(TFT)의 상면을 평탄화시키고, 상기 화소들 각각에 컬러를 제공한다.
상기 컬러는 상기 복수 개의 화소들(PXA)마다 다를 수 있다. 예컨대, 상기 컬러들은 레드, 그린, 블루, 옐로우, 마젠타, 시안, 또는 화이트 중 어느 하나를 포함할 수 있다. 상기 컬러필터층(CFL)은 상기 데이터 라인들(DLj -1, DLj)을 경계로 서로 다른 컬러를 포함할 수 있다. 그러나, 이는 예시적으로 도시한 것이고, 상기 컬러들은 상기 주변 영역(BA)의 일부 영역에서 서로 적층되어 중첩되거나, 동일한 컬러들이 서로 인접하여 배치될 수 있다.
도 3b에 도시된 것과 같이, 상기 컬러필터층(CFL) 및 상기 박막 트랜지스터(TFT) 사이에는 절연막(미도시)이 더 배치될 수 있다. 본 실시예에서, 상기 절연막은 상기 박막 트랜지스터(TFT)를 보호하는 패시베이션막(passivation layer)에 대응될 수 있다. 상기 패시베이션막은 무기막을 포함하고, 예컨대, 실리콘나이트라이드(SiNx), 실리콘옥사이드(SiOx), 실리콘옥시나이트라이드(SiOxNy)를 포함한다. 상기 패시베이션막(IN3)은 상기 컬러필터층(CFL)에 포함된 습기로부터 상기 박막 트랜지스터(TFT)를 보호하여 상기 박막 트랜지스터(TFT)의 수명을 향상시킨다.
상기 컬러필터층(CFL) 상에는 절연막(IN3)이 더 배치될 수 있다. 본 실시예에서, 상기 절연막(IN3)은 캡핑층(capping layer)에 대응될 수 있다. 상기 캡핑층(IN3)은 상기 컬러필터층(CFL)으로부터 배출되는 습기로부터 상기 컬러필터층(CFL)에 인접하는 구성들을 보호한다.
도 3b에 도시된 것과 같이, 상기 박막 트랜지스터(TFT) 상에는 상기 화소 전극(PE)이 배치된다. 상기 화소 전극(PE)은 상기 박막 트랜지스터(TFT)와 전기적으로 연결된다. 상기 화소 전극(PE)은 상기 컬러필터층(CFL) 및 상기 캡핑층(IN3)을 관통하는 컨택홀(CH1)을 통해 상기 박막 트랜지스터(TFT)에 연결된다. 상기 컨택홀(CH1)은 상기 블랙 매트릭스층(BML)과 중첩될 수 있다. 한편, 다른 실시예에서 상기 화소 전극(PE)은 상기 박막 트랜지스터(TFT)에 직접 연결될 수 있다. 또한, 다른 실시예에서 상기 화소 전극(PE)은 복수 개의 슬릿들을 포함할 수 있다.
상기 화소 전극(PE)은 투명한 전도성 물질로 구성될 수 있다. 예컨대, 상기 화소 전극(PE)은 인듐징크옥사이드(IZO), 인듐갈륨옥사이드(IGO), 또는 인듐갈륨징크옥사이드(IGZO)를 포함할 수 있다. 상술한 물질들로 구성된 상기 화소 전극(PE)은 상기 화소 영역들(PXA)의 투과율을 향상시킨다.
상기 제2 표시기판(DS2)은 상기 제1 표시기판(DS1)의 하측에 배치된다. 상기 제2 표시기판(DS2)은 제2 베이스 기판(BS2) 및 공통 전극(CE)을 포함한다. 상기 제2 베이스 기판(BS2)은 상기 제1 베이스 기판(BS1)과 동일한 물질로 구성될 수 있으나, 이에 한정되지 않는다.
상기 공통 전극(CE)은 상기 화소 전극(PE)에 대향되어 배치된다. 상기 공통 전극(CE)은 상기 화소 전극(PE)과 전계를 형성한다. 상기 공통 전극(CE)은 상기 제2 베이스 기판(BS2)의 전면에 배치될 수 있다. 도시되지 않았으나, 상기 공통 전극(CE) 상에는 상기 공통 전극(CE)을 보호하는 보호층(미도시) 및 배향층(미도시)이 더 배치될 수 있다.
도 3b에 도시된 것과 같이, 상기 제2 표시기판(DS2)에는 컬러필터층이나 블랙매트릭스를 포함하지 않으므로, 유기막을 평탄화시키기 위한 유기 평탄화막도 생략될 수 있다. 따라서, 상기 공통 전극(CE) 상기 제2 베이스 기판(BS2)의 상면에 접촉되거나, 별도의 무기막을 사이에 두고 배치될 수 있다.
공통 전극(CE)은 일반적으로 유기물보다 무기물과의 관계에서 접착력이 향상된다. 따라서, 상기 공통 전극(CE)은 상기 제2 베이스 기판(BS2) 또는 상기 무기막에 밀착되어 상기 공통 전극(CE) 및 상기 제2 베이스 기판(BS2) 사이 또는 상기 공통 전극(CE) 및 상기 무기막 사이로 습기나 유인물이 침투되는 현상을 방지할 수 있다.
한편, 본 발명은 다른 실시예에서 상기 공통 전극(CE)은 복수 개의 슬릿들을 포함할 수 있다. 또는, 상기 공통 전극(CE)은 상기 제1 표시기판(DS1)에 상기 화소 전극(PE)과 이격되어 배치될 수 있고, 어느 하나의 실시예에 한정되지 않는다.
도 3b에 도시된 것과 같이, 본 실시예에서 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에는 액정층(LC)이 배치된다. 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2)은 후술할 스페이서에 의해 서로 이격된다. 상기 액정층(LC)은 상기 이격된 공간에 배치된다. 상기 액정층(LC)은 후술할 씰부재에 의해 상기 표시기판들(DS1, DS2) 사이에 봉입된다.
상기 액정층(LC)은 방향자를 가진 액정 분자를 포함한다. 상기 액정 분자의 방향자는 상기 화소 전극(PE) 및 상기 공통 전극(CE) 사이에 형성된 전계에 의해 제어된다.
도시되지 않았으나, 상기 액정층(LC)은 반응성 메조겐(reactive mesogen)을 더 포함할 수 있다. 상기 반응성 메조겐은 하나 이상의 막대 모양, 판모양, 또는 디스크 모양의 메조겐성 기, 즉, 액정상 거동을 유도할 수 있는 능력을 가진 기를 포함하는 물질 또는 화합물을 포함한다. 예컨대, 상기 액정층(LC)은 캘라미틱(calamitic)액정, 또는 디스코틱 액정을 포함한다.
상기 반응성 메조겐은 자외선 등의 광에 의해 중합되고, 중합된 반응성 메조겐은 인접한 물질의 배향 상태에 따라 배향될 수 있다. 상기 중합된 반응성 메조겐에 의해 상기 배향막에 인접한 액정의 방향성이 설정되고, 프리틸트각이 조절된다.
상기 반응성 메조겐은 상기 액정층(LC)의 배향 규제력을 강화시킬 수 있다. 상기 반응성 메조겐을 포함하는 표시패널은 시야각이 개선되고, 상기 화소 전극(PE) 또는 상기 공통 전극(CE)에 별도의 돌기부나 슬릿들을 형성하지 않아도, 영역별로 액정의 배향 조절이 가능하므로, 제조방법이 단순화되고, 비용이 절감될 수 있다.
본 발명에 따른 표시패널(DP)은 상기 블랙 매트릭스층(BML)이 상기 제1 표시기판(DS1)에 매립되고, 상기 제2 표시기판(DS2)에는 상기 공통전극(CE)만 배치된다. 상기 공통전극(CE)은 투과성을 가지므로, 상기 제2 표시기판(DS2)의 하측으로부터 광이 조사되어도, 상기 반응성 메조겐의 중합반응이 저하되지 않는다. 본 발명에 따르면, 광을 차단하는 구성들은 모두 상기 제1 표시기판(DS1)에 배치되므로, 광에 의한 상기 반응성 메조겐의 경화나 씰경화 공정이 용이하게 진행될 수 있다.
도 3c는 본 발명의 일 실시예에 따른 표시패널의 부분 단면도이다. 용이한 설명을 위해 도 3c에는 도 3b와 동일한 영역을 도시하였다. 한편, 도 1 내지 도 3b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고, 중복되는 설명은 생략한다.
도 3c에 도시된 것과 같이, 본 발명의 일 실시예에 따른 표시패널은 차광 제어 전극층(SCE)을 더 포함할 수 있다. 상기 차광 제어 전극층(SCE)은 상기 컬러필터층(CFL) 상에 배치되고, 상기 주변 영역(BA)에 중첩하도록 배치될 수 있다. 예컨대, 상기 차광 제어 전극층(SCE)은 상기 데이터 라인들(DL1~DLm)과 동일한 방향으로 연장되어 상기 데이터 라인들(DL1~DLm)과 중첩할 수 있다. 이 때, 상기 차광 제어 전극층(SCE)이 배치된 주변 영역(BA)에는 상기 블랙 매트릭스층(BML)이 생략될 수 있다.
도 3c에 도시된 것과 같이, 상기 차광 제어 전극층(SCE)은 상기 공통 전극(CE)과 상기 차광 제어 전극층(SCE) 사이에 배치된 액정층(LC)을 제어하여 상기 차광 영역(SA)을 형성한다. 상기 액정층(LC)은 차광 제어 전극층(SCE)과 중첩하는 영역과 상기 화소 전극(PE)과 중첩하는 영역에서 다른 방향으로 제어될 수 있다. 본 발명에 따른 표시패널(DP)은 상기 차광 제어 전극층(SCE)을 더 포함함으로써, 상기 주변 영역(BA)에서의 액정분자의 배열을 조절하여 상기 주변 영역(BA)에서의 광투과를 차단할 수 있다.
상기 차광 제어 전극층(SCE)은 인접하는 상기 화소 전극(PE)과 다른 전압을 인가받는다. 예컨대, 상기 차광 제어 전극층(SCE)은 상기 공통 전극(CE)과 동일한 전압을 인가받는다. 상기 차광 제어 전극층(SCE) 및 상기 공통 전극(CE) 사이에는 전계가 형성되지 않아 액정층(LC)의 방향이 변화되지 않는다. 따라서, 상기 차광 제어 전극층(SCE)은 블랙을 구현하여 상기 블랙 매트릭스층(BML)과 동일한 차광기능을 수행할 수 있다.
상기 차광 제어 전극층(SCE)은 전도성 물질을 포함한다. 상기 차광 제어 전극층(SCE)은 불투명한 금속 또는 투명한 금속 중 어느 하나에 한정되지 않고 다양한 전도성 물질을 포함할 수 있다. 예컨대, 상기 차광 제어 전극층(SCE)은 상기 화소 전극(PE)에 포함된 물질과 동일한 물질을 포함할 수 있다. 이 때, 상기 차광 제어 전극층(SCE)과 상기 화소 전극(PE)은 동일한 마스크를 이용하여 동시에 패터닝될 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시패널의 부분 평면도이고, 도 4b는 도 4a의 Ⅱ-Ⅱ'선을 따라 자른 단면도이다. 도 4a 및 도 4b를 참조하여, 상기 패드영역(PA)에서의 상기 표시패널(DP)의 구조를 살펴본다. 한편, 도 1 내지 도 3b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고, 중복되는 설명은 생략하기로 한다.
도 4a에 도시된 것과 같이, 상기 패드영역(PA)에는 상기 게이트 라인들(GLi-1, GLi)의 끝단(GLE) 및 패드부들(GP)이 배치된다. 상기 끝단(GLE)은 상기 표시영역(DA)에 배치된 상기 게이트 라인들(GLi-1, GLi)이 상기 패드영역(PAD)으로 연장되어 형성된다. 패드부(GP)는 상기 끝단(GLE)과 컨택홀을 통해 연결되거나, 직접 연결될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 상기 패드영역(PAD)에는 상기 데이터 라인들의 패드부가 배치될 수도 있다.
도 4b에 도시된 것과 같이, 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에는 적어도 하나의 스페이서(CS)가 배치될 수 있다. 상기 스페이서(CS)는 상기 주변 영역(BA)에 중첩하도록 배치된다. 상기 스페이서(CS)는 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에 배치되어 셀갭(cell gap)을 형성한다.
상기 스페이서(CS)는 상기 제1 표시기판(DS1) 상기 캡핑층(IN3)에 접착되어 제공될 수 있다. 이 때, 상기 스페이서(CS)는 상기 공통 전극(CE)과 접촉한다. 또는, 상기 스페이서(CS)는 상기 캡핑층(IN3)이 생략된 구조에서 상기 컬러필터층(CFL)에 접착되어 제공될 수 있고, 미도시된 배향층에 접착되어 제공될 수 있다.
한편, 다른 실시예에서, 상기 스페이서(CS)는 상기 제2 표시기판(DS2)에 배치되어 제공될 수 있다. 이 때, 상기 스페이서(CS)는 상기 공통 전극(CE)에 접착되고, 상기 컬러필터층(CFL) 또는 상기 캡핑층(IN3), 또는 상기 제1 표시기판(DS1)의 배향층(미도시)과 접촉할 수 있다. 한 편, 다른 실시예에서, 상기 스페이서(CS)는 상기 공통 전극(CE)을 커버하는 층, 예컨대, 보호층, 또는 배향층에 접착되어 제공될 수 있고, 어느 하나의 실시예에 한정되지 않는다.
도 4b에 도시된 것과 같이, 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에는 씰부재(SL)가 배치될 수 있다. 상기 씰부재(SL)는 상기 비표시영역(NDA)에 중첩하도록 배치된다. 상기 씰부재(SL)는 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2)을 결합시키고, 상기 액정층(LC)을 봉입한다.
상기 씰부재(SL)는 상기 공통전극(CE)과 직접 접촉할 수 있다. 본 실시예에서, 상기 블랙 매트릭스층(BML)은 상기 제1 베이스 기판(BS1)과 상기 박막 트랜지스터(TFT) 사이에 배치되므로, 상기 블랙 매트릭스층(BML)을 평탄화시키기 위한 오버코트층(overcoat layer)이 외부로 노출되지 않는다. 따라서, 상기 씰부재(SL)는 상기 오버코트층과 접하지 않는다.
상기 씰부재(SL)는 상기 오버코트층과의 접착력이 낮아 디라미네이션(delamination)과 같은 불량이 발생되기 쉽다. 또한, 상기 씰부재(SL)와 상기 표시기판들(DS1, DS2) 사이로 습기가 침투되어 상기 표시패널(DP)의 내부 구성들이 손상되기 쉽다. 본 발명에 있어서, 상기 씰부재(SL)는 상기 오버코트층과의 접착을 차단하여 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2)의 결합력을 높일 수 있다. 이에 따라, 본 발명에 따른 표시패널(DP)의 신뢰성이 향상될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시패널의 부분 단면도이다. 도 5는 상기 박막 트랜지스터(TFT)가 산화물 반도체를 포함하는 실시예를 도시한 것이다. 도 1 내지 도 4b에서 도시된 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고, 구체적인 설명은 생략한다.
도 5에 도시된 것과 같이, 상기 블랙 매트릭스층(BML)을 커버하는 절연막(IN1) 상에 산화물 반도체가 배치된다. 이때, 상기 절연막(IN1)은 버퍼층일 수 있다. 상기 버퍼층(IN1)은 실리콘옥사이드(SiOx), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 절연성 산화물을 포함할 수 있다. 상기 버퍼층(IN1)은 후에 적층될 반도체층에 불순물이 유입되는 것을 막아 반도체를 보호하고 반도체의 계면 특성을 향상시킬 수 있다. 또는, 상기 버퍼층은 상기 절연막(IN1) 상에 별도로 구비될 수 있다.
상기 절연막(IN1) 상에는 반도체층이 배치된다. 상기 반도체층은 산화물 반도체를 포함할 수 있다. 예컨대, 상기 산화물 반도체는 금속 산화물 반도체를 포함할 수 있다. 상기 반도체층은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 또는 이들의 산화물 중 적어도 하나를 포함할 수 있다. 예컨대, 상기 반도체층(AL)은 산화 아연(ZnO), 아연-주석 산화물(ZTO), 아연인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐갈륨징크옥사이드(IGZO), 인듐징크틴옥사이드(IZTO) 중 적어도 하나를 포함할 수 있다.
상기 반도체층은 채널영역(AL), 소스 영역(SE-M), 및 드레인 영역(DE-M)으로 구분될 수 있다. 상기 소스 영역(SE-M) 및 상기 드레인 영역(DE-M)은 상기 채널영역(AL)의 양단에 각각 배치된다. 상기 소스 영역(SE-M) 및 상기 드레인 영역(DE-M)은 상기 채널영역(AL)에 연결된다.
상기 소스 영역(SE-M) 및 상기 드레인 영역(DE-M)은 상기 반도체층으로부터 환원되어 도전성을 가진다. 상기 소스 영역(SE-M) 및 상기 드레인 영역(DE-M)은 상기 반도체층 및 상기 채널 영역(AL)에 포함된 물질과 동일한 물질 또는 환원된 물질을 포함할 수 있다. 상기 소스 영역(SE-M) 및 상기 드레인 영역(DE-M)의 표면에는 상기 반도체층 및 상기 채널 영역(AL)에 포함된 금속물질이 석출된 금속층이 형성될 수 있다.
상기 소스 영역(SE-M)은 상기 데이터 라인(DLj)으로부터 연장된 일부분과 직접 연결되어 전압을 인가받을 수 있다. 또는, 상기 소스 영역(SE-M)은 컨택홀(미도시)을 통해 상기 데이터 라인(DLj)과 연결될 수 있다.
상기 드레인 영역(DE-M)은 상기 화소 전극(PE)과 연결된다. 상기 드레인 영역(DE-M)은 상기 화소 전극(PE)과 컨택홀(CH2)을 통해 연결된다. 그러나, 다른 실시예에서 상기 드레인 영역(DE-M)은 직접 연결될 수도 있다. 또한, 도시되지 않았으나, 상기 소스 영역(SE-M) 및 상기 드레인 영역(DE-M)에 각각 연결되는 입력 전극 및 출력전극을 더 포함할 수 있다.
상기 소스 영역(SE-M), 상기 드레인 영역(DE-M) 및 상기 채널영역(AL)을 포함하는 상기 반도체층 상에는 절연막(GI)이 배치된다. 상기 절연막(GI)은 적어도 상기 채널 영역(AL)을 커버한다. 상기 절연막(GI)은 상기 소스 영역(SE-M) 중 상기 채널 영역(AL)과 연결된 일부분 및 상기 드레인 영역(DE-M) 중 상기 채널 영역(AL)과 연결된 일부분으로 연장될 수 있다.
상기 절연막(GI)은 상기 채널 영역(AL)에 불순물이 침투하는 것을 방지하고, 상기 채널 영역(AL)의 계면특성을 향상시킨다. 상기 절연막(GI)은 단일막 또는 다중막일 수 있다. 상기 절연막(GI)은 예컨대, 실리콘 옥사이드(SiOx), 알루미늄 옥사이드(Al2O3), 하프늄 옥사이드(HfO3), 이트륨 옥사이드(Y2O3) 등의 절연성 산화물을 포함할 수 있다.
상기 절연막(GI) 상에는 게이트 전극(GE-P)이 배치된다. 상기 게이트 전극(GE-P)은 전극 패턴이 될 수 있다. 상기 게이트 전극 패턴(GE-P)의 측면과 상기 절연막(GI)의 측면은 실질적으로 정렬(self-align)될 수 있다. 이 때, 상기 게이트 전극 패턴(GE-P)은 상기 채널 영역(AL)의 너비를 결정하는 마스크(mask)가 될 수 있다. 상기 게이트 전극 패턴(GE-P)과 상기 소스 영역(SE-M) 및 상기 드레인 영역(DE-M)은 실질적으로 중첩되지 않음으로써, 전극들 사이에 발생되는 기생용량이 작아질 수 있다.
상기 게이트 전극 패턴(GE-P)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 합금 등으로 만들어질 수 있다. 상기 게이트 전극(GE)은 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo), ITO 등의 하부막과 구리(Cu) 등의 상부막의 이중막, 몰리브덴(Mo)-알루미늄(Al)-몰리브덴(Mo)의 삼중막 등을 들 수 있으나, 이에 한정되지 않고 전도성을 가진 다양한 물질로 형성될 수 있다.
상기 게이트 전극 패턴(GE-P) 상에는 절연막(IN2)이 배치된다. 상기 절연막(IN2)은 상기 박막 트랜지스터(TFT)를 커버하는 패시베이션막(passivation layer)일 수 있다. 상기 패시베이션막(IN2)은 상기 박막 트랜지스터(TFT)를 다른 구성들로부터 보호하고, 상기 데이터 라인들(DLj, DLj+1)을 커버한다.
본 발명에 있어서, 상기 제2 표시기판(DS2)을 통하여 상기 제1 표시기판(DS1)으로 출사되는 내부광은 상기 박막 트랜지스터(TFT-O)에 영향을 줄 수 있다. 예컨대, 상기 산화물 반도체를 포함하는 상기 반도체층에 광에 의해 광전류가 형성되어, 구동 불량이 발생될 수 있다. 그러나, 본 발명에 따른 표시패널은 상기 게이트 전극(GE)이 상기 내부광을 차단하는 차광부 역할을 한다. 따라서, 상기 채널 영역(AL)은 상기 내부광으로부터 보호되고, 상기 제2 표시기판(DS2)에 별도의 블랙 매트릭스층과 같은 광차단막을 더 구비하지 않아도, 소자 특성이 유지될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시패널의 제조단계를 도시한 블록도이다. 도 6에 도시된 것과 같이, 본 발명에 따른 표시패널 제조방법은 제1 표시기판을 형성하는 단계(S10), 제2 표시기판을 형성하는 단계(S20) 및 제1 표시기판과 제2 표시기판들을 합착하는 단계(S30)를 포함한다.
상기 제1 표시기판을 형성하는 단계(S10)는 기판(BS1) 상에 블랙 매트릭스를 형성하는 단계(S11), 박막 트랜지스터를 형성하는 단계(S12), 컬러필터층을 형성하는 단계(S13), 화소 전극을 형성하는 단계(S14), 및 스페이서를 형성하는 단계(S15)를 포함한다.
상기 제2 표시기판을 형성하는 단계(S20)는 기판 상에 공통 전극을 형성하는 단계를 포함할 수 있다. 다만, 이는 예시적으로 기재한 것이고, 다른 실시예에서 상기 스페이서를 형성하는 단계(S15)는 상기 제2 표시기판을 형성하는 단계(S20)에 포함될 수 있다.
상기 제1 표시기판 및 상기 제2 표시기판을 형성한 후, 상기 표시기판들을 합착하여 표시패널을 형성한다(S30). 이때, 상기 제1 표시기판 및 상기 제2 표시기판 사이에 상기 제1 표시기판 상에 형성된 소자들이 배치되도록 상기 제1 표시기판과 상기 제2 표시기판을 합착한다.
도 7a 내지 도 7i는 본 발명에 따른 표시패널 제조방법을 도시한 단면도이다. 상기 표시패널 제조방법에 대하여 도 7a 내지 도 7i를 참조하여 보다 상세히 설명한다.
도 7a 내지 도 7c를 참조하여 상기 블랙 매트릭스를 형성하는 단계(S11)를 설명한다. 도 7a에 도시된 것과 같이, 상기 블랙 매트릭스를 형성하는 단계(S11)에서는 제1 베이스 기판(BS1)의 일면 상에 저반사 물질을 포함하는 제1 층(B-10) 및 금속을 포함하는 제2 층(B-20)이 순차척으로 적층된다.
상기 제1 베이스 기판(BS1)은 표시영역(DA) 및 상기 표시영역(DA)의 가장자리를 에워싸는 비표시영역(NDA)을 포함할 수 있다. 상기 표시영역(DA)은 적어도 하나의 화소 영역(PXA) 및 평면상에서 상기 화소 영역(PXA)에 인접하는 주변 영역(BA)을 포함한다. 상기 화소 영역(PXA)에는 후술할 화소가 배치된다.
상기 저반사 물질은 상기 제2 층(B-20)에 포함된 상기 금속에 따라 달라질 수 있다. 예컨대, 상기 금속은 구리, 크롬, 또는 티타늄을 포함할 수 있고, 상기 저반사 물질은 인듐, 아연, 갈륨, 또는 상기 금속의 산화물 중 적어도 어느 하나를 포함할 수 있다. 또한, 도시되지 않았으나, 상기 제1 층(B-10)은 상기 금속에 따라 다른 두께로 형성될 수 있다.
도 7b에 도시된 것과 같이, 상기 제1 층(B-10) 및 상기 제2 층(B-20)을 패터닝하여 블랙 매트릭스층(BML)을 형성할 수 있다. 이때, 상기 제1 층(B-10) 및 상기 제2 층(B-20)은 동시에 패터닝될 수 있다. 상기 제1 층(B-10) 및 상기 제2 층(B-20)은 주변 영역(BA)에 중첩하도록 패터닝될 수 있다. 다만, 상기 블랙 매트릭스층(BML)의 일부가 화소영역의 일부로 연장되도록 패터닝될 수도 있으며, 어느 하나의 실시예에 한정되지 않는다.
도 7c에 도시된 것과 같이, 상기 블랙 매트릭스층(BML) 상에는 절연막(IN1)이 형성될 수 있다. 상기 절연막(IN1)은 상기 블랙 매트릭스층(BML)을 보호한다. 또한, 상기 절연막(IN1)은 전도성을 가지는 상기 블랙 매트릭스층(BML)을 다른 구성들로부터 전기적으로 절연시킨다.
도 7d는 상기 박막 트랜지스터를 형성하는 단계(S12)를 도시한 것이다. 도 7d에 도시된 것과 같이, 상기 박막 트랜지스터(TFT)는 상기 블랙 매트릭스층(BML) 상에 형성된다. 이 때, 상기 블랙 매트릭스층(BML) 상에는 제1 신호를 인가받는 복수 개의 신호 배선들이 형성될 수 있다. 상기 복수 개의 신호 배선들은 제1 방향 서로 이격되어 배치된 게이트 라인들에 대응될 수 있다.
상기 게이트 라인들은 상기 주변 영역(BA)에 중첩하도록 배치된다. 상기 게이트 라인들의 일단들은 상기 비표시영역(NDA)으로 연장되어 패드부(GP)를 형성한다. 상기 패드부(GP)는 상기 패드영역(PA)과 중첩한다.
도 7d에 도시된 것과 같이, 상기 절연막(IN1) 상에 게이트 전극(GE)이 형성된다. 상기 게이트 전극(GE)은 상기 게이트 라인들 중 대응되는 게이트 라인과 연결된다. 상기 게이트 전극(GE)은 게이트 라인과 동시에 형성될 수 있다.
상기 게이트 전극(GE) 상에 반도체층(AL)과 소스/드레인 전극이 순차적으로 적층된다. 상기 게이트 전극(GE), 상기 반도체층(AL), 및 상기 소스/드레인 전극들은 상기 박막 트랜지스터(TFT)를 형성한다. 상기 게이트 전극(GE)과 상기 반도체층(AL) 사이에는 절연막(IN2)이 더 배치될 수 있다. 상기 절연막(IN2)은 상기 게이트 전극(GE), 상기 게이트 라인(미도시), 및 상기 게이트 패드부(GP)를 커버한다.
상기 반도체층(AL)의 중심영역은 상기 게이트 전극(GE)과 중첩되도록 패터닝된다. 상기 반도체층(AL) 상에는 서로 이격된 소스 전극(SE) 및 드레인 전극(DE)이 형성된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 일부가 상기 반도체 층(AL) 및 상기 게이트 전극(GE)에 중첩하도록 배치될 수 있다.
이때, 상기 절연막(IN2) 상에는 복수 개의 신호 배선들이 형성될 수 있다. 상기 복수 개의 신호 배선들은 상기 제1 신호와 다른 제2 신호를 인가받는다. 상기 복수 개의 신호 배선들은 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인들에 대응될 수 있다. 상기 데이터 라인들은 서로 이격되어 배치도니다.
상기 데이터 라인들(DL1, DL2)이 상기 주변 영역(BA)에 중첩하도록 형성될 수 있다. 상기 소스 전극(SE)은 상기 데이터 라인에 전기적으로 연결된다. 상기 소스 전극(SE), 상기 드레인 전극(DE), 및 상기 데이터 라인들(DL1, DL2)은 동시에 형성될 수 있다. 본 실시예에서 상기 블랙 매트릭스층(BML)은 상기 박막 트랜지스터(TFT)와 중첩되도록 연장될 수 있다.
도 7e는 상기 컬러필터층을 형성하는 단계(S13)를 도시한 것이다. 도 7e에 도시된 것과 같이, 상기 컬러필터층(CFL)은 적어도 상기 화소 영역에 중첩하고, 상기 주변 영역(BA)까지 연장될 수 있다. 상기 컬러필터층(CFL)은 상기 박막 트랜지스터(TFT)를 커버한다. 상기 컬러필터층(CFL)은 화소 영역마다 다른 컬러들을 포함할 수 있다. 상기 차광 영역(SA)과 중첩하는 주변 영역(BA)에서는 서로 다른 컬러들이 중첩될 수 있다.
도 7f는 상기 화소 전극을 형성하는 단계(S14)를 도시한 것이다. 도 7f에 도시된 것과 같이, 상기 화소 전극(PE)은 상기 컬러필터층(CFL) 상에 형성된다. 상기 화소 전극(PE)은 상기 투과영역(TA)에 중첩되도록 배치될 수 있다. 도시되지 않았으나, 상기 화소 전극(PE)에는 복수 개의 슬릿들이 형성될 수 있다.
상기 화소 전극(PE)의 내층, 예컨대 상기 컬러필터층(CFL) 또는 상기 컬러필터층(CFL) 상에 배치된 절연막(IN3)의 일부 영역에 컨택홀(CH1)을 형성한다. 상기 컨택홀(CH1)은 상기 드레인 전극(DE)의 일부 영역을 노출시킨다. 상기 화소 전극(PE)은 일부분이 상기 컨택홀(CH1)로 연장되어 상기 노출된 드레인 전극(DE)과 전기적으로 연결된다.
상기 컨택홀(CH1)이 형성될 때, 상기 게이트 패드부(GP) 상으로 연장된 상기 절연막(IN3)에도 컨택홀(CH2)을 형성한다. 상기 컨택홀(CH2)은 상기 게이트 패드부(GP)의 상면을 노출시킨다. 상기 노출된 게이트 패드부(GP)는 게이트 패드 전극(GPE)과 연결된다. 상기 게이트 패드 전극(GPE)은 상기 화소 전극(PE)과 동시에 패터닝될 수 있다.
도 7g는 상기 스페이서를 형성하는 단계(S15)를 도시한 것이다. 도 7g에 도시된 것과 같이, 상기 컬러필터층(CFL) 또는 상기 절연막(IN3) 상에 적어도 하나의 스페이서(CS)를 형성한다. 상기 스페이서(CS)는 절연물질을 패터닝하여 형성한다.
상기 스페이서(CS)는 상기 주변영역(BA)에 형성되고, 상기 차광영역(SA)과 중첩하도록 형성될 수 있다. 상기 스페이서(CS)는 상기 컬러필터층(CFL) 또는 상기 절연막(IN3)에 접착된다. 상기 스페이서(CS)는 표시패널의 셀갭에 대응되는 높이로 형성될 수 있다.
도 7h는 상기 제2 표시기판을 형성하는 단계(S20)를 도시한 것이다. 도 7h에 도시된 것과 같이, 제2 베이스 기판(BS2)의 상면에 공통 전극(CE)을 형성한다. 본 발명에 따른 표시패널 제조방법은 상기 스페이서(CS)를 포함하는 제1 표시기판(DS1)을 제공함으로써, 상기 제2 표시기판을 형성하는 단계(S20)가 단순화될 수 있다.
상기 공통 전극(CE)은 상기 제2 베이스 기판(BS2)의 전면에 증착된다. 다만, 다른 실시예에서, 상기 공통 전극(CE)은 상기 화소 전극(PE)과 대응되도록 일부 영역에 패터닝될 수 있다. 또는, 상기 공통 전극(CE)에는 복수 개의 슬릿들이 형성될 수 있다.
한편, 도시되지 않았으나, 다른 실시예에서 상기 제2 표시기판을 형성하는 단계(S20)는 스페이서(CS)를 형성하는 단계를 더 포함할 수 있다. 상기 스페이서(CS)는 상기 공통 전극(CE) 상에 배치되고, 상기 제2 표시기판(DS2)에 접착되어 제공된다.
또한, 도시되지 않았으나, 다른 실시예에서, 상기 공통 전극(CE)을 형성하는 단계는 상기 제1 표시기판을 형성하는 단계(S10)에 포함될 수 있으며, 어느 하나의 실시예에 한정되지 않는다.
도 7i는 상기 표시기판들을 합착하는 단계(S30)를 도시한 것이다. 도 7i에 도시된 것과 같이, 상기 제1 표시기판(DS1)은 상기 제2 표시기판(DS2)의 상측에 배치된다. 상기 제1 표시기판(DS1)은 상기 제1 베이스 기판(BS1)의 상기 일면이 상기 제2 베이스 기판(BS2)의 상기 상면과 마주하도록 배치된다.
상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에는 씰부재(SL)가 배치된다. 상기 씰부재(SL)는 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에 경화형 접착 물질을 도포한 후, 상기 경화형 접착 물질에 광을 조사하여 경화시켜 형성한다. 이때, 상기 제2 표시기판(DS2)에는 상기 블랙 매트릭스층(BML) 존재하지 않으므로, 상기 제2 표시기판(DS2)의 하면에 광을 조사된 광은 상기 제2 표시기판(DS2)을 통과하여 상기 씰부재(SL)를 용이하게 경화시킬 수 있다.
합착된 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에는 액정이 주입되어 액정층(LC)이 형성된다. 상기 액정층(LC)과 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에는 배향막을 형성하는 단계를 더 포함할 수 있다. 상기 액정층(LC)은 모드에 따라 프리틸트되는 단계를 더 포함할 수 있다.
상술한 바와 같이, 본 발명에 따른 표시패널 제조방법은 별도의 마스크 공정의 추가 없이 안정적으로 결합되는 표시패널(DP)을 제공할 수 있다. 따라서, 기존의 공정라인을 그대로 사용할 수 있어, 비용이 절감되고, 생산성이 향상될 수 있다.
DP: 표시패널 PAD: 패드영역
PXA: 화소 영역 BA: 주변 영역
BML: 블랙 매트릭스층 BM-S: 차광층
BM-R: 저반사층 LC: 액정층
SCE: 차광 제어 전극층 SL: 씰부재
CS: 스페이서

Claims (20)

  1. 외부광이 입사되는 상면 및 상기 상면에 대향하는 하면을 포함하고, 평면상에서 복수 개의 화소 영역들과 상기 화소 영역들에 인접한 주변 영역을 포함하는 제1 베이스 기판;
    상기 제1 베이스 기판의 상기 하면 상에 상기 화소 영역들에 대응하도록 배치된 복수 개의 화소들; 및
    상기 복수 개의 화소들 및 상기 제1 베이스 기판의 상기 하면 사이에 상기 주변 영역에 중첩하도록 배치되고, 상기 제1 베이스 기판의 상기 하면 상에 배치된 저반사층 및 상기 저반사층 상에 배치되고 금속을 포함하는 차광층을 포함하는 블랙 매트릭스층을 포함하는 표시패널.
  2. 제1 항에 있어서,
    상기 블랙 매트릭스층의 상기 외부광에 대한 반사율은 1.8%~3.8%의 범위를 갖는 것을 특징으로 하는 표시패널.
  3. 제1 항에 있어서,
    상기 저반사층은 금속 산화물을 포함하고, 상기 금속 산화물은 상기 차광층에 포함된 상기 금속의 금속 산화물인 것을 특징으로 하는 표시패널.
  4. 제3 항에 있어서,
    상기 차광층은 크롬을 포함하고,
    상기 저반사층은 크롬 산화물을 포함하는 것을 특징으로 하는 표시패널.
  5. 제1 항에 있어서,
    상기 차광층은 구리, 또는 티타늄을 포함하고,
    상기 저반사층은 인듐, 갈륨, 아연, 또는 이들의 산화물 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시패널.
  6. 제1 항에 있어서,
    상기 주변 영역에 배치된 복수 개의 신호 배선들을 더 포함하고,
    상기 복수 개의 화소들 각각은,
    상기 복수 개의 신호 배선들 중 대응하는 신호 배선에 연결된 박막 트랜지스터; 및
    상기 박막 트랜지스터를 커버하는 내층을 관통하는 컨택홀을 통해 상기 박막 트랜지스터에 연결된 화소 전극을 포함하는 것을 특징으로 하는 표시패널.
  7. 제6 항에 있어서,
    상기 박막 트랜지스터는 산화물 반도체를 포함하는 것을 특징으로 하는 표시패널.
  8. 제6 항에 있어서,
    상기 블랙 매트릭스층은 상기 박막 트랜지스터에 더 중첩하는 것을 특징으로 하는 표시패널.
  9. 제6 항에 있어서,
    상기 내층은 컬러필터층인 것을 특징으로 하는 표시패널.
  10. 제9 항에 있어서,
    상기 제1 베이스 기판의 상기 하면과 이격되어 배치된 제2 베이스 기판; 및
    상기 제2 베이스 기판의 상면에 배치된 공통전극을 더 포함하는 것을 특징으로 하는 표시패널.
  11. 제10 항에 있어서,
    상기 공통전극은 상기 제2 베이스 기판의 상기 상면에 직접 접촉하는 것을 특징으로 하는 표시패널.
  12. 제11 항에 있어서,
    상기 제1 베이스 기판은,
    상기 복수 개의 화소 영역들 및 상기 주변 영역을 포함하는 표시영역; 및
    상기 표시영역의 가장자리를 에워싸는 비표시영역을 포함하고,
    상기 제1 베이스 기판 및 상기 제2 베이스 기판 사이에 상기 주변 영역과 중첩하도록 배치되고, 상기 컬러필터층에 접착되고, 상기 공통전극과 접촉하는 적어도 하나의 스페이서를 더 포함하는 것을 특징으로 하는 표시패널.
  13. 제12 항에 있어서,
    상기 제1 베이스 기판 및 상기 제2 베이스 기판 사이에 배치된 액정층; 및
    상기 비표시영역에 중첩하도록 배치되고, 상기 제1 베이스 기판 및 상기 제2 베이스 기판을 결합시키고, 상기 액정층을 봉입하는 씰부재를 더 포함하는 것을 특징으로 하는 표시패널.
  14. 제13 항에 있어서,
    상기 컬러필터층 상에 상기 주변 영역에 중첩하도록 배치되고, 상기 공통전극과 동일한 전압을 인가받고, 상기 액정층 중 상기 주변 영역에 배치된 액정분자들의 배열을 제어하여 차광영역을 형성하는 차광 제어 전극층을 더 포함하는 것을 특징으로 하는 표시패널.
  15. 제14 항에 있어서,
    상기 차광 제어 전극층은 상기 화소 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시패널.
  16. 제15 항에 있어서,
    상기 복수 개의 신호 배선들은,
    각각이 대응하는 박막 트랜지스터의 게이트 전극에 접속하는 복수 개의 게이트 라인들; 및
    각각이 대응하는 박막 트랜지스터의 소스 전극에 접속하는 복수 개의 데이터 라인들을 포함하고,
    상기 차광 제어 전극층은 상기 데이터 라인들과 중첩하는 것을 특징으로 하는 표시패널.
  17. 적어도 하나의 화소 영역 및 상기 화소 영역에 인접하는 주변 영역을 포함하는 제1 베이스 기판의 일면 상에 블랙 매트릭스층을 형성하는 단계;
    상기 블랙 매트릭스층 상에 상기 화소 영역에 중첩하도록 적어도 하나의 화소를 형성하는 단계;
    제2 베이스 기판 상에 공통 전극을 형성하는 단계; 및
    상기 제1 베이스 기판 및 상기 제2 베이스 기판을 결합시키는 단계를 포함하고,
    상기 블랙 매트릭스층을 형성하는 단계는,
    상기 제1 베이스 기판 상에 저반사 물질층을 형성하는 단계;
    상기 저반사 물질층 상에 입사되는 광을 차단하는 금속층을 형성하는 단계; 및
    상기 저반사 물질층 및 상기 금속층을 패터닝하여 상기 주변 영역에 중첩하는 블랙 매트릭스층을 형성하는 단계를 포함하는 표시패널 제조방법.
  18. 제17 항에 있어서,
    상기 블랙 매트릭스층을 형성하는 단계 이후에, 상기 블랙 매트릭스층 상에 상기 주변 영역과 중첩하도록 배치된 복수 개의 신호 배선들을 형성하는 단계를 더 포함하고,
    상기 화소를 형성하는 단계는,
    상기 블랙 매트릭스층 상에 상기 복수 개의 신호 배선들과 연결되는 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 상에 화소 전극을 형성하는 단계; 및
    상기 박막 트랜지스터와 상기 화소 전극을 전기적으로 연결시키는 단계를 포함하고,
    상기 블랙 매트릭스층은 상기 박막 트랜지스터와 더 중첩되는 것을 특징으로 하는 표시패널 제조방법.
  19. 제18 항에 있어서,
    상기 박막 트랜지스터를 형성하는 단계 및 상기 화소 전극을 형성하는 단계 사이에 상기 박막 트랜지스터를 커버하고, 상기 화소 전극의 하측에 배치되는 컬러필터층을 형성하는 단계를 더 포함하고,
    상기 제1 베이스 기판 및 상기 제2 베이스 기판을 결합시키는 단계는,
    상기 제1 베이스 기판의 상기 일면이 상기 제2 베이스 기판의 상면과 마주하도록 배치시키는 단계;
    상기 제1 베이스 기판 및 상기 제2 베이스 기판 사이에 씰부재를 배치시키는 단계; 및
    상기 제2 베이스 기판의 상기 일면과 마주하는 타면에 광을 제공하여 상기 씰부재를 경화시키는 단계를 포함하고,
    상기 공통전극은 상기 제2 베이스 기판의 상면에 접촉하는 것을 특징으로 하는 표시패널 제조방법.
  20. 제19 항에 있어서,
    상기 주변 영역에 배치되고, 상기 컬러필터층 상에 배치되는 차광 제어 전극층을 형성하는 단계를 더 포함하고,
    상기 차광 제어 전극층은 상기 화소 전극과 동시에 패터닝되는 것을 특징으로 하는 표시패널 제조방법.
KR1020130165578A 2013-12-27 2013-12-27 표시패널 및 그 제조방법 KR102234434B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130165578A KR102234434B1 (ko) 2013-12-27 2013-12-27 표시패널 및 그 제조방법
US14/340,412 US9559124B2 (en) 2013-12-27 2014-07-24 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165578A KR102234434B1 (ko) 2013-12-27 2013-12-27 표시패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150077552A KR20150077552A (ko) 2015-07-08
KR102234434B1 true KR102234434B1 (ko) 2021-04-02

Family

ID=53482737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165578A KR102234434B1 (ko) 2013-12-27 2013-12-27 표시패널 및 그 제조방법

Country Status (2)

Country Link
US (1) US9559124B2 (ko)
KR (1) KR102234434B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103941505B (zh) * 2014-03-06 2017-03-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
US9964799B2 (en) * 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102308906B1 (ko) * 2015-03-26 2021-10-06 삼성디스플레이 주식회사 정전 척 시스템과, 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
CN104880879A (zh) 2015-06-19 2015-09-02 京东方科技集团股份有限公司 Coa阵列基板及其制造方法、显示装置
KR20170002789A (ko) * 2015-06-29 2017-01-09 삼성디스플레이 주식회사 액정 표시 장치
CN105514034B (zh) * 2016-01-13 2018-11-23 深圳市华星光电技术有限公司 Tft基板的制作方法
CN105572998A (zh) 2016-03-04 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN106324879A (zh) * 2016-09-29 2017-01-11 京东方科技集团股份有限公司 一种显示装置及其驱动方法
CN107316888B (zh) * 2017-08-22 2020-04-03 京东方科技集团股份有限公司 一种基板和显示装置
CN107680993B (zh) * 2017-10-23 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
JP6562056B2 (ja) * 2017-10-30 2019-08-21 セイコーエプソン株式会社 透過型電気光学装置および電子機器
KR102430794B1 (ko) * 2017-11-30 2022-08-08 엘지디스플레이 주식회사 디스플레이 장치
JP7083675B2 (ja) * 2018-03-23 2022-06-13 株式会社ジャパンディスプレイ 表示装置
CN108682299B (zh) * 2018-07-24 2021-04-20 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
US11036321B2 (en) * 2018-07-27 2021-06-15 Lg Display Co., Ltd. Light control film and display apparatus including the same
CN111427210B (zh) * 2020-04-10 2022-11-25 深圳市华星光电半导体显示技术有限公司 显示面板
KR20210130906A (ko) 2020-04-22 2021-11-02 삼성디스플레이 주식회사 표시 장치
KR20210152630A (ko) * 2020-06-08 2021-12-16 삼성디스플레이 주식회사 표시 장치
CN112180629A (zh) * 2020-10-16 2021-01-05 Tcl华星光电技术有限公司 一种阵列基板及显示面板
KR20220099198A (ko) * 2021-01-05 2022-07-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005326608A (ja) 2004-05-14 2005-11-24 Sony Corp 液晶表示装置
JP2008216315A (ja) 2007-02-28 2008-09-18 Casio Comput Co Ltd 液晶表示装置
US20130320333A1 (en) 2012-05-29 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463005B2 (ja) 1999-07-19 2003-11-05 シャープ株式会社 液晶表示装置およびその製造方法
US6466281B1 (en) 1999-08-23 2002-10-15 Industrial Technology Research Institute Integrated black matrix/color filter structure for TFT-LCD
KR20050053092A (ko) 2003-12-02 2005-06-08 엘지.필립스 엘시디 주식회사 액정표시장치용 기판 및 그 제조방법
KR101036723B1 (ko) 2003-12-30 2011-05-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20060112042A (ko) 2005-04-26 2006-10-31 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101405367B1 (ko) 2005-10-07 2014-06-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101309491B1 (ko) 2006-11-14 2013-09-23 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20080080772A (ko) 2007-03-02 2008-09-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR20090000948A (ko) * 2007-06-29 2009-01-08 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 패널
KR101542394B1 (ko) 2008-10-28 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
KR101544793B1 (ko) 2008-12-04 2015-08-18 삼성디스플레이 주식회사 가변 투명도를 가지는 차광 부재 및 이를 포함하는 표시판과 그 제조 방법
KR101620531B1 (ko) 2009-10-08 2016-05-13 삼성디스플레이 주식회사 액정 표시 장치
KR101148896B1 (ko) 2010-04-06 2012-05-29 주식회사 이미지앤머터리얼스 멀티 컬러 전기 영동 디스플레이 장치, 이미지 시트 및 이들의 제조 방법
JP5056908B2 (ja) 2010-06-18 2012-10-24 凸版印刷株式会社 半透過型液晶表示装置用基板および液晶表示装置
CN103283029B (zh) * 2010-12-27 2016-03-30 夏普株式会社 半导体装置及其制造方法
KR101887235B1 (ko) 2011-08-17 2018-08-10 엘지디스플레이 주식회사 액정표시장치 제조방법
KR101950824B1 (ko) 2011-11-25 2019-02-22 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR102093060B1 (ko) * 2012-07-20 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005326608A (ja) 2004-05-14 2005-11-24 Sony Corp 液晶表示装置
JP2008216315A (ja) 2007-02-28 2008-09-18 Casio Comput Co Ltd 液晶表示装置
US20130320333A1 (en) 2012-05-29 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US9559124B2 (en) 2017-01-31
US20150187800A1 (en) 2015-07-02
KR20150077552A (ko) 2015-07-08

Similar Documents

Publication Publication Date Title
KR102234434B1 (ko) 표시패널 및 그 제조방법
US10564479B2 (en) Display device
KR101439046B1 (ko) 액정 표시 장치
KR101896377B1 (ko) 베젤이 최소화된 액정표시소자
US20180031877A1 (en) Liquid crystal display
KR102343277B1 (ko) 반사층을 포함하는 표시 장치
KR101951725B1 (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US8836907B2 (en) Liquid crystal display device
US10768496B2 (en) Thin film transistor substrate and display panel
KR100731045B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US10042221B2 (en) Liquid crystal display device
US10241370B2 (en) Semiconductor device and projection-type display unit
KR20150033822A (ko) 표시기판 및 이를 포함하는 표시패널
US20190155098A1 (en) Display device
JP2009069806A (ja) 液晶表示パネル、液晶表示パネルを備えた電子機器、及び液晶表示パネルの製造方法
US20140253854A1 (en) Liquid crystal display
US9696577B2 (en) Reflective type display device
KR102210524B1 (ko) 표시패널
KR102578543B1 (ko) 커버 윈도우 및 이를 포함하는 표시장치
KR102016567B1 (ko) 컬러 필터층을 포함하는 박막 트랜지스터 기판을 구비하는 평판 표시장치 및 그 제조 방법
CN110858035B (zh) 液晶显示装置
JP5137241B2 (ja) 液晶表示装置
KR20050000447A (ko) 액정 표시 장치
KR20150028608A (ko) 표시패널
KR20050001952A (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right