KR102210524B1 - 표시패널 - Google Patents

표시패널 Download PDF

Info

Publication number
KR102210524B1
KR102210524B1 KR1020130137808A KR20130137808A KR102210524B1 KR 102210524 B1 KR102210524 B1 KR 102210524B1 KR 1020130137808 A KR1020130137808 A KR 1020130137808A KR 20130137808 A KR20130137808 A KR 20130137808A KR 102210524 B1 KR102210524 B1 KR 102210524B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
base substrate
metal layer
display panel
Prior art date
Application number
KR1020130137808A
Other languages
English (en)
Other versions
KR20150055437A (ko
Inventor
김형준
윤여건
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130137808A priority Critical patent/KR102210524B1/ko
Priority to US14/337,978 priority patent/US9299726B2/en
Publication of KR20150055437A publication Critical patent/KR20150055437A/ko
Application granted granted Critical
Publication of KR102210524B1 publication Critical patent/KR102210524B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133502—Antiglare, refractive index matching layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시패널은 상면 및 상기 상면에 마주하는 하면을 포함하고, 평면 상에서 투과영역과 차광영역으로 정의되는 제1 베이스 기판, 상기 베이스 기판의 상기 하면 상에 배치되고, 일부분이 상기 투과영역에 중첩하고, 입사광의 일부를 투과시키는 저반사 도전 라인, 상기 제1 베이스 기판의 상기 하면에 마주하는 제2 베이스 기판, 및 상기 제1 베이스 기판 및 상기 제2 베이스 기판 사이에 배치되고, 적어도 일부가 상기 투과영역에 중첩하는 화소를 포함한다.
상기 도전 라인은 상기 베이스 기판의 상기 하면 상에 배치되고, 상기 입사광의 일부를 투과시키는 두께를 가진 금속층, 및 상기 금속층 상에 배치된 투명한 전도성 산화물층을 포함한다.

Description

표시패널{DISPLAY PANEL}
본 발명은 표시패널에 관한 것으로, 상세하게는 표시품질이 향상된 표시패널에 관한 것이다.
두께가 두껍고 전력소모가 많은 음극선관 표시장치를 대체하기 위해 평면형 표시장치가 개발되었다. 상기 평면형 표시장치는 유기 발광 표시장치, 액정 표시장치, 및 플라스마 표시장치 등이 있다.
상기 표시장치들은 복수 개의 화소들과 상기 복수 개의 화소들에 신호를 제공하는 복수 개의 신호배선들을 포함한다. 상기 복수 개의 화소들 각각은 상기 복수 개의 신호배선들 중 대응하는 신호배선에 연결된 박막 트랜지스터를 포함한다.
상기 복수 개의 화소들 각각은 상기 대응하는 신호배선으로부터 인가된 데이터 전압에 대응하게 동작한다. 상기 복수 개의 화소들의 동작에 따라 목적하는 영상이 생성된다.
따라서, 본 발명은 표시패널에 입사되는 외부광의 반사현상을 감소시켜 표시품질이 향상된 표시패널을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시패널은 상면 및 상기 상면에 마주하는 하면을 포함하고, 평면 상에서 투과영역과 차광영역으로 정의되는 제1 베이스 기판, 상기 베이스 기판의 상기 하면 상에 배치되고, 일부분이 상기 투과영역에 중첩하고, 입사광의 일부를 투과시키는 저반사 도전 라인, 상기 제1 베이스 기판의 상기 하면에 마주하는 제2 베이스 기판, 및 상기 제1 베이스 기판 및 상기 제2 베이스 기판 사이에 배치되고, 적어도 일부가 상기 투과영역에 중첩하는 화소를 포함한다.
상기 저반사 도전 라인은, 상기 베이스 기판의 상기 하면 상에 배치되고, 상기 입사광의 일부를 투과시키는 두께를 가진 금속층, 및 상기 금속층 상에 배치된 투명한 전도성 산화물층을 포함한다.
상기 금속층은 티타늄을 포함할 수 있고, 상기 금속층의 두께는 10Å~130Å의 범위를 가질 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 제1 베이스 기판의 상기 하면 상에 배치되고, 상기 금속층 및 상기 투명한 전도성 산화물층을 커버하는 절연층을 더 포함할 수 있다.
상기 금속층 및 상기 투명한 전도성 산화물층의 측벽들은 정렬될 수 있고, 상기 저반사 도전 라인은 직류 전압을 인가받을 수 있다.
상기 화소는, 상기 제1 베이스 기판의 상기 하면 상에 배치되고, 상기 차광영역에 중첩하는 박막 트랜지스터, 및 상기 투과영역에 배치되어 상기 저반사 도전 라인과 중첩하고, 상기 박막 트랜지스터와 연결된 화소전극을 포함할 수 있다.
상기 제1 베이스 기판의 상기 하면 상에 배치되고, 상기 차광영역에 중첩하고, 상기 박막 트랜지스터와 연결된 게이트 라인, 및 상기 차광영역에 배치되어 상기 게이트 라인과 절연 교차되고, 상기 박막 트랜지스터와 연결된 데이터 라인을 포함하고, 상기 게이트 라인 및 상기 데이터 라인은 상기 저반사 도전 라인을 커버하는 상기 절연층을 사이에 두고 서로 절연될 수 있다.
상기 게이트 라인은, 상기 제1 베이스 기판의 상기 하면 상에 배치되고, 투광성을 가지는 제1 층, 상기 제1 층 상에 배치되고, 투명성을 가지는 제2 층, 및 상기 제2 층 상에 배치되고, 상기 제1 층보다 높은 전도성을 가지는 제3 층을 포함할 수 있다.
상기 게이트 라인의 상기 제1 층과 상기 저반사 도전 라인의 상기 금속층은 동일한 물질을 포함하고, 상기 게이트 라인의 상기 제2 층과 상기 저반사 도전 라인의 상기 투명한 전도성 산화물층은 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 박막 트랜지스터 및 상기 화소 전극 사이에 배치된 컬러필터층을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 제2 베이스 기판 상에 배치되고, 상기 투과영역에 중첩하는 개구부를 포함하는 블랙 매트릭스, 및 상기 블랙 매트릭스 상에 배치되고, 상기 화소 전극과 전계를 형성하는 공통전극을 더 포함할 수 있다. 상기 개구부는 컬러를 가진 유기물질로 충진될 수 있다.
상술한 바에 따르면, 투과영역에 중첩하는 영역에 배치된 도전 라인을 투과성을 갖는 두께를 가진 금속층을 포함하는 저반사 도전 라인으로 형성함으로써, 표시패널에 입사되는 외부광의 반사율을 감소시킬 수 있다. 따라서, 투과영역에 도전 라인이 배치되더라도, 화소의 개구율 저하가 방지되고, 표시품질이 향상된 영상을 표시하는 표시패널이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.
도 2는 도 1에 도시된 표시패널의 부분 사시도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 평면도이다.
도 4는 도 3의 Ⅰ-Ⅰ'선에 따른 표시패널의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시패널의 단면도이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 금속층의 두께에 따른 입사광의 경로를 예시적으로 도시한 것이다.
도 7a는 본 발명의 일 실시예에 따른 게이트 라인에서의 광경로를 도시한 것이다.
도 7b는 본 발명의 일 실시예에 따른 저반사 도전 라인에서의 광경로를 도시한 것이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 도 1은 본 발명의 일 실시예에 따른 표시장치의 블럭도이다. 도 2는 도 1에 도시된 표시패널의 부분 사시도이다.
본 발명의 일 실시예에 따른 표시장치는 표시패널(DP), 신호 제어부(100), 게이트 구동부(200), 데이터 구동부(300)를 포함한다. 상기 표시패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시패널(liquid crystal display panel), 유기발광 표시패널(organic light emitting display panel), 전기영동 표시패널(electrophoretic display panel), 및 전기습윤 표시패널(electrowetting display panel)등이 채용될 수 있다.
본 실시예에서는 액정 표시패널을 포함하는 액정 표시장치를 예시적으로 설명한다. 상기 액정 표시패널(DP)은 2 개의 표시기판들(DS1, DS2) 및 2 개의 표시기판들(DS1, DS2) 사이에 배치된 액정층(LCL)을 포함한다.
도시되지 않았으나, 상기 액정 표시장치는 상기 표시패널(DP)에 광을 제공하는 백라이트 유닛(미도시) 및 한 쌍의 편광판들(미도시)을 더 포함한다. 상기 액정 표시패널은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment)모드, IPS(In-Plane Switching)모드 또는 FFS(Fringe-Field Switching)모드, 및 PLS(Plane to Line Switchin)모드들 중 어느 하나의 패널일 수 있고, 특정한 모드의 패널로 제한되지 않는다. 본 명세서에서는 VA모드의 실시예를 예시적으로 설명한다.
상기 표시패널(DP)은 복수 개의 신호배선들 및 복수 개의 신호배선들에 연결된 복수 개의 화소들(PX11~PXnm)을 포함한다. 상기 복수 개의 신호배선들은 복수 개의 게이트 라인들(GL1~GLn) 및 복수 개의 데이터 라인들(DL1~DLm)을 포함한다. 상기 복수 개의 게이트 라인들(GL1~GLn)은 제1 방향(DR1)으로 연장되며 제2 방향(DR2)으로 배열된다. 상기 복수 개의 데이터 라인들(DL1~DLm)은 상기 복수 개의 게이트 라인들(GL1~GLn)과 절연되게 교차한다.
상기 복수 개의 화소들(PX11~PXnm)은 매트릭스 형태로 배열될 수 있다. 상기 복수 개의 화소들(PX11~PXnm) 각각은 상기 복수 개의 게이트 라인들(GL1~GLn) 및 상기 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 게이트 라인 및 대응하는 데이터 라인에 연결된다.
상기 복수 개의 게이트 라인들(GL1~GLn), 상기 복수 개의 데이터 라인들(DL1~DLm), 및 상기 복수 개의 화소들(PX11~PXnm)은 상기 2 개의 표시기판들(DS1, DS2) 중 상기 액정층(LCL)의 상측에 배치된 제1 표시기판(DS1)에 구비된다. 상기 제2 표시기판(DS2)은 상기 제1 표시기판(DS1)과 두께 방향(DR3, 이하, 제3 방향)으로 이격되어 배치된다. 상기 제2 표시기판(DS2)에는 블랙 매트릭스(BM: 도 4 참조)가 배치될 수 있다. 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2)에 대한 상세한 설명은 후술한다.
상기 표시패널(DP)은 평면상에서 복수 개의 투과영역들(TA)과 상기 복수 개의 투과영역들(TA)에 인접한 차광영역(SA)으로 구분된다. 상기 복수 개의 투과영역들(TA)은 상기 백라이트 유닛(미도시)으로부터 생성된 광을 통과시킨다. 상기 차광영역(SA)은 상기 백라이트 유닛으로부터 생성된 광을 차단시킨다.
또한, 도시되지 않았으나, 상기 표시패널(DP)은 평면상에서 표시영역 및 상기 표시영역을 에워싸는 비표시영역으로 구분될 수 있다. 상기 비표시영역은 영상이 표시되지 않는 영역이다. 상기 비표시영역은 상기 표시패널(DP)의 가장자리를 따라 배치되고, 상기 차광영역(SA)의 일부를 포함한다. 상기 표시영역은 전기적 신호를 인가받아 영상이 표시되는 영역이다. 상기 표시영역은 상기 복수 개의 투과영역들(TA) 및 상기 복수 개의 투과영역들(TA) 사이에 배치되는 차광영역(SA)의 일부를 포함한다.
상기 복수 개의 게이트 라인들(GL1~GLn) 및 상기 복수 개의 데이터 라인들(DL1~DLm)은 상기 차광영역(SA)에 중첩하게 배치된다. 상기 복수 개의 화소들(PX11~PXnm)은 상기 복수 개의 투과영역들(TA)에 대응하게 배치된다. 후술하는 것과 같이, 상기 복수 개의 투과영역들(TA)과 상기 차광영역(SA)은 상기 컬러필터층에 의해 정의될 수 있다.
상기 신호 제어부(100)는 입력 영상 신호들(RGB)을 수신하고, 상기 입력 영상 신호들(RGB)을 상기 표시패널(DP)의 동작에 부합하는 영상 데이터들(R'G'B')로 변환한다. 또한, 상기 신호 제어부(100)는 각종 제어신호(CS), 예를 들어 수직동기신호, 수평동기신호, 메인 클럭신호, 및 데이터 인에이블 신호들을 입력받고, 제1 및 제2 제어신호들(CONT1, CONT2)을 출력한다.
상기 게이트 구동부(200)는 상기 제1 제어신호(CONT1)에 응답하여 상기 복수 개의 게이트 라인들(GL1~GLn)에 게이트 신호들을 출력한다. 상기 제1 제어신호(CONT1)는 상기 게이트 구동부(200)의 동작을 개시하는 수직개시신호, 게이트 전압의 출력 시기를 결정하는 게이트 클럭신호 및 상기 게이트 전압의 온 펄스폭을 결정하는 출력 인에이블 신호 등을 포함한다.
상기 데이터 구동부(300)는 상기 제2 제어신호(CONT2) 및 상기 영상 데이터들(R'G'B')을 수신한다. 상기 데이터 구동부(300)는 상기 영상 데이터들(R'G'B')을 데이터 전압들로 변환하여 상기 복수 개의 데이터 라인들(DL1~DLm)에 제공한다.
상기 제2 제어신호(CONT2)는 상기 데이터 구동부(300)의 동작을 개시하는 수평개시신호, 상기 데이터 전압들의 극성을 반전시키는 반전신호 및 상기 데이터 구동부(300)로부터 상기 데이터 전압들이 출력되는 시기를 결정하는 출력지시신호 등을 포함한다.
도 3은 본 발명의 일 실시예에 따른 화소의 평면도이다. 도 4는 도 3의 Å-Å'선에 따른 표시패널의 단면도이다. 도 3은 하나의 화소(PXij)를 예시적으로 도시하였으나, 화소(PXij)의 구성은 이에 제한되지 않는다.
상기 제1 표시기판(DS1)은 제1 베이스 기판(BS1), 게이트 라인(GLi), 데이터 라인(DLj), 복수 개의 절연층들(IN1, IN2), 및 화소(PXij)를 포함한다. 상기 게이트 라인(GLi), 상기 데이터 라인(DLj), 상기 복수 개의 절연층들(IN1, IN2), 및 상기 화소(PXij)는 상기 제1 베이스 기판(BS1)의 내측면(IS) 상에 배치된다. 상기 제1 베이스 기판(BS1)은 외측면(US)이 외부에서 시인되는 방향으로 배치된다. 상기 외측면(US)에는 외부광이 입사될 수 있다. 상기 제1 베이스 기판(BS1)은 유리 기판, 플라스틱 기판, 실리콘 기판 등과 같은 투명한 기판일 수 있다.
상기 제1 표시기판(DS1)은 저반사 도전 라인(SLi)을 포함한다. 도 3 및 도 4에서는 하나의 저반사 도전 라인(SLi)을 도시하였으나, 상기 표시패널(DP)은 상기 복수 개의 게이트 라인들(GL1~GLn)에 대응하는 복수 개의 저반사 도전 라인들을 포함할 수 있다. 이 때, 상기 복수 개의 저반사 도전 라인들은 상기 제1 방향(DR1)으로 연장되고, 상기 제2 방향(DR2)으로 배열된다. 상기 저반사 도전 라인들은 상기 복수 개의 게이트 라인들(GL1~GLn)에 각각 이격된다.
상기 저반사 도전 라인(SLi)은 일부가 상기 투과영역(TA)에 중첩하도록 배치된다. 본 실시예에서, 상기 저반사 도전 라인(SLi)은 상기 투과영역(TA)을 가로지르도록 배치된다. 그러나 이는 예시적으로 도시한 것이고, 다른 실시예에서 상기 저반사 도전 라인(SLi)은 상기 투과영역(TA)의 가장자리와 중첩하여 배치될 수 있다.
본 실시예에서, 상기 저반사 도전 라인(SLi)은 스토리지 라인으로 설명될 수 있다. 상기 저반사 도전 라인(SLi)은 상기 화소 전극(PE)과 스토리지 커패시터(미도시)를 형성한다. 상기 스토리지 커패시터는 후술할 액정 커패시터와 병렬 연결된다. 상기 스토리지 커패시터는 각 화소에 공급되는 데이터 전압이 일정 시간 동안 일정하게 유지되도록 한다.
도 4에 도시된 것과 같이, 상기 저반사 도전 라인(SLi)은 투과성을 가진 금속층(E1, 이하, 금속층) 및 투명한 전도성 산화물층(E2)을 포함한다. 상기 금속층(E1)은 상기 제1 베이스 기판(BS1)의 상기 하면(IS) 상에 배치된다.
상기 금속층(E1)은 후술할 임계두께 이하의 두께를 가진다. 상기 금속층(E1)은 상기 제1 베이스 기판(BS1)을 투과하여 입사된 광(LB)의 일부를 투과시킨다. 상기 금속층(E1)은 상기 입사된 광(LB) 중 일부만을 반사시켜 반사광(RL)을 생성한다.
상기 투명한 전도성 산화물층(E2)은 상기 금속층(E1) 상에 배치된다. 상기 투명한 전도성 산화물층(E2)은 상기 금속층(E1)으로부터 투과된 광을 대부분 투과시켜 투과광(TL)을 생성한다.
상기 투명한 전도성 산화물층(E2)은 예컨대, 인듐 아연 산화물(IZO), 인듐 주석 산화물(ITO), 인듐 갈륨 산화물(IGO), 또는 인듐 갈륨 아연 산화물(IGZO) 등이 될 수 있고, 어느 하나에 한정되지 않고 투명한 전도성 산화물이면 다양하게 선택될 수 있다. 상기 투명한 전도성 산화물층(E2)은 포함하는 산화물에 따라 굴절율이 달라지고, 두께에 따라 입사광의 굴절 정도가 달라질 수 있다. 상기 투명한 전도성 산화물층(E2)의 두께는 포함하는 물질 및 상기 금속층(E1)과의 관계를 고려하여 설정된다. 상기 투명한 전도성 산화물층(E2)의 두께는 상기 저반사 도전 라인(SLi)의 반사율을 최소화할 수 있는 두께로 설정될 수 있다.
상기 저반사 도전 라인(SLi)은 상기 투과성을 가진 금속층(E1) 및 상기 투명한 전도성 산화물층(E2)으로 구성된 이중막 구조를 가짐으로써, 상기 투과영역(TA)에서 반사되는 광(RL)의 광량을 감소시킨다. 이에 따라, 본 발명에 따른 표시패널의 반사율이 저하되고, 외부광에 의한 영향이 감소된다. 이에 관한 상세한 설명은 후술하기로 한다.
상기 화소(PXij)는 박막 트랜지스터(TFT) 및 화소전극(PE)을 포함한다. 상기 화소전극(PE)은 상기 투과영역(TA)에 중첩하게 배치되고, 상기 박막 트랜지스터(TFT)는 상기 차광영역(SA)에 중첩하게 배치된다. 그러나 이는 예시적으로 도시한 것이고, 본 발명의 다른 실시예에서 상기 박막 트랜지스터(TFT)는 상기 투과영역(TA)에 중첩하게 배치될 수도 있다.
상기 박막 트랜지스터(TFT)의 게이트 전극(GE)과 상기 게이트 라인(GLi)은 상기 제1 베이스 기판(BS1)의 하면(IS) 상에 배치된다. 상기 게이트 전극(GE)은 상기 게이트 라인(GLi)에 연결된다. 상기 게이트 전극(GE)은 상기 게이트 라인(GLi)과 동일한 물질로 구성되고, 동일한 층 구조를 가질 수 있다. 이하, 상기 게이트 전극(GE)은 상기 게이트 라인(GLi)과 동일한 물질을 포함하고, 동일한 구조를 가지는 실시예로 설명한다.
상기 게이트 전극(GE)과 상기 게이트 라인(GLi)은 저반사 물질을 포함할 수 있다. 예컨대, 상기 게이트 전극(GE)과 상기 게이트 라인(GLi)은 티타늄, 인듐아연산화물, 인듐주석산화물, 구리, 이들의 합금, 또는 각각의 합금을 포함한다. 또한, 상기 게이트 전극(GE)과 상기 게이트 라인(GLi)은 상술한 물질들 중 적어도 하나 이상의 물질을 포함하는 다층구조를 가질 수 있다.
본 실시예에서 상기 게이트 전극(GE)은 상기 제1 베이스 기판(BS1)의 하면 상에 순차적으로 적층된 제1 내지 제3 층(E1~E3)으로 구성될 수 있다. 상기 제1 층(E1)은 상기 저반사 도전 라인(SLi)의 금속층과 동일한 층으로 형성되고, 상기 제2 층(E2)은 상기 저반사 도전 라인(SLi)의 투명한 전도성 산화물층과 동일한 층으로 형성된다. 상기 제3 층(E3)은 금속을 포함하는 도전층으로, 상기 제1 층(E1)보다 높은 전도성을 가진다.
도시되지 않았으나, 본 실시예에서, 상기 게이트 라인(GLi), 상기 게이트 전극(GE), 및 상기 저반사 도전 라인(SLi)은 동일한 공정에서 동시에 패터닝될 수 있다. 예컨대, 복수 개의 도전층들로부터 선택적으로 에칭 시켜 3중막 구조를 가진 게이트 라인(GLi) 및 2중막 구조를 가진 저반사 도전 라인(SLi)을 형성할 수 있다.
상기 제1 내지 제3 층(E1~E3)들을 포함하는 상기 게이트 전극(GE)은 입사되는 광에 대하여 낮은 반사율을 가진다. 이에 관해서는 상기 게이트 라인(GLi), 상기 저반사 도전 라인(SLi)과 함께 후술한다.
상기 게이트 전극(GE) 상에 제1 절연층(IN1)이 배치된다. 상기 제1 절연층(IN1)은 복수 개의 절연막들로 구성될 수 있다. 상기 제1 절연층(IN1)은 상기 게이트 전극(GE)을 다른 구성들로부터 절연시킨다. 상기 제1 절연층(IN1)은 예컨대, 게이트 절연막에 대응될 수 있다.
상기 제1 절연층(IN1)은 상기 게이트 전극(GE), 상기 게이트 라인(GLi), 및 상기 저반사 도전 라인(SLi)을 커버한다. 도시되지 않았으나, 다른 실시예에서 상기 절연층(IN1)은 다층구조를 가질 수 있다. 상기 제1 절연층(IN1)은 유기물 또는 무기물을 포함한다. 예컨대, 상기 제1 절연층(IN1)은 실리콘 무기물을 포함할 수 있다. 상기 실리콘 무기물은 실리콘옥사이드 및 실리콘 나이트라이드 중 적어도 어느 하나를 포함한다.
상기 제1 절연층(IN1) 상에 상기 데이터 라인(DLj)이 배치된다. 상기 데이터 라인(DLj)은 구리, 티타늄, 알루미늄, 이들의 합금, 또는 각각의 합금을 포함한다. 상기 데이터 라인(DLj)은 각각 다른 금속층을 포함하는 다층구조를 가질 수 있다.
상기 데이터 라인(DLj)에 상기 박막 트랜지스터(TFT)의 소스 전극(SE)이 연결된다. 상기 소스 전극(SE)은 상기 데이터 라인(DLj)과 동일한 물질로 구성되고, 동일한 층구조를 가질 수 있다.
상기 제1 절연층(IN1) 상에 상기 게이트 전극(GE)과 중첩하는 반도체층(AL)이 배치된다. 상기 제1 절연층(IN1) 상에는 상기 소스 전극(SE) 및 상기 소스 전극(SE)과 이격되어 배치된 드레인 전극(DE)이 배치된다. 상기 소스 전극(SE)과 상기 드레인 전극(DE)은 상기 반도체층(AL)의 일부와 각각 중첩한다.
상기 제1 절연층(IN1) 및 상기 박막 트랜지스터(TFT) 상에는 제2 절연층(IN2)이 배치된다. 상기 제2 절연층(IN2)은 패시베이션막 및/또는 평탄화막을 포함한다. 상기 제2 절연층(IN2)은 무기물 또는 유기물을 포함할 수 있다. 상기 제2 절연층(IN2)은 상기 박막 트랜지스터(TFT)를 커버하여 다른 구성들로부터 보호한다.
상기 제2 절연층(IN2) 상에 화소 전극(PE)이 배치된다. 상기 화소 전극(PE)은 상기 투과영역(TA)에 중첩하도록 배치된다. 상기 화소 전극(PE)은 컨택홀(CH1)을 통해 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)과 연결된다. 상기 컨택홀(CH1)은 상기 제2 절연막(IN2)을 관통한다. 도시되지 않았으나, 상기 화소 전극(PE) 상에는 상기 화소 전극(PE)을 보호하는 보호층(미도시) 및 배향막(미도시)이 더 포함될 수 있다.
상기 제1 표시기판(DS1)의 하측에는 제2 표시기판(DS2)이 배치된다. 상기 제2 표시기판(DS2)은 제2 베이스 기판(BS2), 블랙 매트릭스(BM), 및 공통전극(CE)이 배치될 수 있다. 상기 제2 베이스 기판(BS2)은 상기 제1 베이스 기판(BS1)과 동일한 물질로 구성될 수 있으나, 이에 한정되지 않는다.
상기 블랙 매트릭스(BM)는 복수 개의 개구부들(BM-OP)을 포함할 수 있다. 상기 블랙 매트릭스(BM)는 상기 차광영역(SA)을 정의하고, 상기 복수 개의 개구부들(BM-OP)은 상기 투과영역들(TA)을 정의한다. 상기 블랙 매트릭스(BM)는 상기 게이트 라인들, 데이터 라인들, 및 상기 박막 트랜지스터와 중첩될 수 있다.
상기 복수 개의 개구부(BM-OP)들에는 소정의 컬러를 포함하는 유기물질을 포함하는 컬러필터(CL)가 배치될 수 있다. 한편, 다른 실시예에서 상기 블랙 매트릭스(BM)는 상기 제1 표시기판(DS1)에 포함될 수 있으며, 어느 하나의 실시예에 한정되지 않는다.
상기 블랙 매트릭스(BM)는 상기 제2 베이스 기판(BS2)의 하측으로부터 입사되는 상기 백라이트 유닛(미도시)의 광이 상기 게이트 라인(GLi) 및 상기 데이터 라인(DLj)이 배치된 영역으로 입사되는 것을 차단한다. 또한, 상기 블랙 매트릭스(BM)는 상기 제1 베이스 기판(BS1)를 투과하여 상기 블랙 매트릭스(BM)로 입사된 외부 광이 상기 제2 베이스 기판(BS2)에 의해 반사되어 외부로 출사되는 것을 방지한다.
상기 블랙매트릭스(BM) 상에는 상기 공통 전극(CE)이 배치된다. 상기 공통 전극(CE)은 상기 화소 전극(PE)에 대향되어 배치된다. 상기 공통 전극(CE)은 상기 대향되는 화소 전극(PE)과 전계를 형성한다. 상기 공통 전극(CE)은 상기 제2 베이스 기판(BS2)의 전면에 배치될 수 있다. 도시되지 않았으나, 상기 공통 전극(CE) 상에는 상기 공통 전극(CE)을 보호하는 보호층(미도시) 및 배향막(미도시)이 더 배치될 수 있다.
도시되지 않았으나, 본 발명의 다른 실시예에서 상기 공통 전극(CE)은 상기 표시기판(DS1)에 포함될 수 있다. 예컨대, 상기 공통 전극(CE)은 상기 화소 전극(PE)과 동일한 층상에 배치될 수 있다. 이 때, 상기 공통 전극(CE)은 상기 화소 전극(PE)과 절연되어 교대로 배치될 수 있다. 또는, 상기 공통 전극(CE)은 상기 화소 전극(PE) 상에 배치될 수 있다.
상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에는 액정층(LCL)이 배치된다. 상기 액정층(LCL)은 스페이서(미도시)에 의해 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에 봉입될 수 있다. 상기 액정층(LCL)은 방향성을 갖는 방향자들을 포함한다. 상기 화소 전극(PE) 및 상기 공통 전극(CE) 사이에 형성된 전계는 상기 방향자들의 방향성을 제어한다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인(GLi)에 인가된 게이트 신호에 응답하여 상기 데이터 라인(DLj)에 인가된 데이터 전압을 출력한다. 상기 화소 전극(PE)은 상기 데이터 전압에 대응하는 화소 전압을 수신하고, 상기 공통 전극(CE)은 공통 전압을 수신한다. 상기 화소 전극(PE)과 상기 공통 전극(CE)은 수직 전계를 형성한다. 상기 수직 전계에 의해 상기 액정층(LCL)에 포함된 방향자들의 배열이 변화된다.
도시되지 않았으나, 상기 공통 전극(CE)이 상기 제1 표시기판(DS1)에 배치되는 다른 실시예에서, 상기 화소 전극(PE) 및 상기 공통 전극(CE)은 횡전계를 형성한다. 상기 횡전계에 의해 상기 액정층(LCL)에 포함된 상기 방향자들의 배열이 변화될 수 있다. 이 때, 상기 화소 전극(PE) 또는 상기 공통 전극(CE)은 복수 개의 슬릿들(미도시)을 포함할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시패널의 단면도이다. 도 5에서는 도 4에 도시된 표시패널과 동일한 영역을 도시하였다. 한 편, 도 1 내지 도 4에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고, 구체적인 설명은 생략하기로 한다.
도 5에 도시된 것과 같이, 상기 표시패널은 제1 표시기판(DS1), 제2 표시기판(DS2) 및 상기 제1 표시기판(DS1)과 상기 제2 표시기판(DS2) 사이에 봉입된 액정층(LCL)을 포함한다. 상기 제1 표시기판(DS1)은 유기층(OL)을 더 포함하는 것을 제외하고, 도 4에 도시된 표시패널과 동일한 구조를 가진다.
상기 유기층(OL)은 제2 절연층(IN2) 및 화소 전극(PE) 사이에 배치된다. 본 실시예에서, 상기 유기층(OL)은 컬러필터층으로 설명될 수 있다. 상기 컬러필터층(OL)은 적어도 하나의 컬러를 포함한다. 예컨대, 상기 컬러필터층(OL)은 레드, 블루, 그린, 화이트, 시안, 마젠타, 또는 옐로우 컬러를 포함할 수 있다. 상기 컬러필터층(OL)은 상기 복수 개의 투과영역들(TA) 각각마다 다른 컬러들을 포함할 수 있다. 또한, 상기 제2 절연층(IN2) 상에 배치되어 상기 제2 절연층(IN2)의 상면을 평탄화시킨다.
상기 화소 전극(PE)은 컨택홀(CH2)을 통해 상기 박막 트랜지스터(TFT)와 연결된다. 상기 컨택홀(CH2)은 상기 유기층(OL) 및 상기 제2 절연층(IN2)을 관통한다. 도시되지 않았으나, 상기 화소 전극(PE) 상에는 상기 화소 전극(PE)을 보호하는 보호층(미도시) 및 배향막(미도시)이 더 포함될 수 있다.
상기 제1 표시기판(DS1) 하측에는 제2 표시기판(DS2)이 배치된다. 상기 제1 표시기판(DS1)의 상기 유기층(OL)이 컬러필터로 이용되는 경우, 도 4의 실시예와 비교할 때, 상기 제2 표시기판(DS2)에는 컬러필터가 생략될 수 있다. 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에는 액정층(LCL)이 배치된다. 상기 액정층(LCL)은 씰패턴에 의해 상기 표시기판들 사이에 봉입될 수 있다. 상기 제2 표시기판(DS2) 및 상기 액정층(LCL)에 대해서는 도 1 내지 도 4에서 설명한 것으로 대체하고, 구체적인 설명은 생략하기로 한다.
도 6a 및 도 6b는 상기 금속층(E1)의 두께에 따른 입사광의 경로를 예시적으로 도시한 것이다. 도 6a는 비투과성 금속층(E1-R)에 대하여 도시한 것이고, 도 6b는 본 발명의 일 실시예에 따른 금속층(E1)에 대해 도시한 것이다. 도 6b에서는 임계두께(t)를 가진 금속층(E1)에 대해 도시하였다.
도 6a에 도시된 것과 같이, 상기 비투과성 금속층(E1-R)은 입사된 광(LB)을 대부분 반사시켜 반사광(RL1)을 생성한다. 일반적으로 금속은 비투과성을 가지며 광반사도가 높다. 따라서, 상기 금속을 포함하는 금속층은 입사되는 광을 차단하고, 입사광의 대부분을 반사시킨다.
그러나, 도 6b에 도시된 것과 같이, 상기 임계 두께(t)를 가진 상기 금속층(E1)은 투과성을 가진다. 비투과성을 가지는 금속을 포함하는 금속층의 두께를 조절하면 투과성을 가진 금속층(E1)을 형성할 수 있다. 상기 임계 두께(t)는 상기 금속층이 투과성을 가지는 최대 두께로 정의될 수 있다.
상기 금속층(E1)으로 입사된 광(LB)은 일부가 투과되어 투과광(TL) 및 반사광(RL)을 발생시킨다. 상기 반사광(RL2)은 상기 입사광(LB)으로부터 일부가 투과되고 남은 광이 반사되어 생성된다. 따라서, 상기 반사광(RL2)은 상기 비투과성 금속층(E1-R)으로부터 반사된 반사광(RL1)보다 낮은 광량을 가진다. 본 발명에 따른 저반사 도전 라인(SLi)은 투과성을 갖는 두께(t) 이하의 두께를 가지는 금속층(E1)을 포함함으로써, 저반사 효과를 가질 수 있다.
상기 금속층(E1)은 투과성을 갖기 위해 소정의 범위 내의 두께를 가질 수 있다. 상기 금속층(E1)의 두께는 상기 임계 두께(t)를 최대값으로 가진다. 상기 금속층(E1)의 최대 두께는 투과성과 관련될 수 있다. 상기 금속층(E1)은 상기 임계 두께(t) 이상의 두께에서는 비투과성을 가지므로, 입사되는 광의 대부분을 반사시킨다. 상기 금속층(E1)은 상기 임계 두께(t) 이하의 두께에서는 대체적으로 투과성이 증가된다.
상기 금속층(E1)의 두께는 상기 투과성 외에도 상기 금속층(E1)의 전도성에 영향을 미칠 수 있다. 상기 금속층(E1)의 최소 두께는 전도성과 관련될 수 있다. 상기 금속층(E1)의 두께가 작아질수록, 상기 금속층(E1)의 저항은 증가되고, 상기 금속층(E1)의 전도성이 낮아진다.
본 발명에 있어서, 상기 저반사 도전 라인(SLi)은 전압이 인가되는 신호선으로 기능하므로, 저항은 구동에 영향을 미칠 수 있다. 따라서, 상기 금속층(E1)은 표시패널의 구동에 미치는 영향을 고려하여 최소 두께가 설정될 수 있다. 예컨대, 상기 금속층(E1)이 티타늄(Ti)을 포함하는 경우, 상기 티타늄(Ti)의 두께에 따른 전도성 변화를 고려할 때, 티타늄을 포함하는 상기 금속층(E1)은 10Å~130Å의 두께를 가지는 것이 적절하다.
본 발명의 일 실시예에 따른 표시패널은 투과율이 향상되면서도 상기 표시패널의 표시품질에 영향을 주지 않는 범위의 두께를 가진 금속층(E1)을 포함할 수 있다. 상기 금속층(E1)의 최대 두께 및 최소 두께는 상기 금속층(E1)에 포함된 물질에 따라 달라진다. 상기 금속층(E1)이 포함하는 물질마다 투과성을 가지는 임계 두께가 다르고, 두께에 따른 저항의 변화량이 다르다. 예컨대, 상기 금속층(E1)이 티타늄(Ti)을 포함하는 경우, 상기 금속층(E1)은 약 130Å 이하에서부터 투과성이 나타난다.
도 7a는 상기 게이트 라인(GLi)에서의 광경로를 도시한 것이고, 도 7b는 상기 저반사 도전 라인(SLi)에서의 광경로를 도시한 것이다. 이하, 상기 금속층(E1)이 포함된 층구조에서 나타나는 광학적 특성에 대해 구체적으로 살펴본다.
도 7a에 도시된 것과 같이, 상기 게이트 라인(GLi)에 입사된 광(LB)은 상기 금속층(E1)에 입사되어 일부가 투과되고, 일부가 반사되어 제1 반사광(L1)을 발생시킨다. 상기 제1 반사광(L1)은 상기 입사광(LB)보다 낮은 광량을 가진다.
상기 금속층(E1)을 투과한 광은 상기 투명한 전도성 산화물층(E2)에 입사되어 대부분이 투과된다. 상기 투명한 전도성 산화물층(E2)은 포함된 물질에 따라 굴절율의 차이를 가지나, 투명성을 가지므로 입사된 광의 대부분을 투과시킨다.
상기 투명한 전도성 산화물층(E2)을 투과한 광은 상기 도전층(E3)에 입사되어 반사된다. 상기 도전층(E3)은 상기 금속층(E1)과 달리 투과성이 고려되지 않은 두께를 가진다. 따라서, 상기 도전층(E3)에 입사된 광은 상기 도전층(E3)의 표면에서 대부분 반사된다.
상기 도전층(E3)으로부터 반사된 광은 상기 투명한 전도성 산화물층(E2)을 투과하고, 상기 금속층(E1)을 만나 일부가 투과되고 일부는 재반사된다. 이 과정에서 상기 게이트 라인(GLi)의 외부로 출사되는 제2 반사광(RL2)이 생성될 수 있다. 상기 제2 반사광(RL2)은 상기 제1 반사광(RL1)을 제외한 나머지 반사광들의 합성광으로 정의될 수 있다.
상기 제1 반사광(RL1)과 상기 제2 반사광(RL2)은 상기 금속층(E1) 및 상기 투명한 전도성 산화물층(E2)에 의해 최초의 입사광(LB)보다 낮은 광량을 가진다. 본 발명에 따른 게이트 라인(GLi)은 상기 금속층(E1) 및 상기 투명한 전도성 산화물층(E2)을 더 포함함으로써, 상기 도전층(E3)만을 게이트 라인(GLi)으로 형성한 것보다 낮은 반사율을 가질 수 있다.
상기 게이트 라인(GLi)은 상기 도전층(E3)의 단층 구조로 형성된 경우보다 저반사 특성이 향상되나, 상기 저반사 스토리지 라인(SLi)보다는 반사율이 높다. 이는 상기 게이트 라인(GLi)이 주로 펄스 전압을 인가 받기 때문이다. 상기 게이트 라인(GLi)은 시간에 따라 전압의 극성이 바뀌게 되어 배선 저항에 의한 영향을 크게 받는다.
상기 배선 저항은 극성이 바뀌는 순간에 충전 및 방전 시간을 지연시킨다. 따라서, 펄스 전압을 인가 받는 상기 게이트 라인(GLi)은 전도성에 따라 표시패널에 표시되는 영상의 응답속도에 영향을 줄 수 있다. 상기 게이트 라인(GLi)의 저항이 클수록 응답속도 저하(RC delay)현상이 발생될 수 있다. 따라서, 상기 게이트 라인(GLi)은 전도성이 높은 도전층(E3)을 포함한다.
도 7b에 도시된 것과 같이, 상기 저반사 도전 라인(SLi)에 입사된 광(LB)은 상기 금속층(E1)에 입사되어 일부가 투과되고, 일부가 반사되어 반사광(L1)을 발생시킨다. 상기 반사광(L1)은 상기 입사광(LB)보다 낮은 광량을 가진다.
상기 금속층(E1)을 투과한 광은 상기 투명한 전도성 산화물층(E2)에 입사되어 대부분이 투과된다. 상기 투명한 전도성 산화물층(E2)은 포함된 물질에 따라 굴절율의 차이를 가지나, 투명성을 가지므로 입사된 광의 대부분을 투과시킨다. 상기 저반사 도전 라인(SLi)은 투과광(TL)을 발생시킨다.
본 발명에 따른 저반사 도전 라인(SLi)으로부터 반사된 반사광(RL)은 상기 게이트 라인(GLi)으로부터 반사된 제1 반사광(RL1)에 대응될 수 있다. 상기 저반사 도전 라인(SLi)은 상기 게이트 라인(GLi)과 비교할 때, 상기 제2 반사광(RL2)을 발생시키지 않는다.
상기 저반사 도전 라인(SLi)은 상기 게이트 라인(GLi)과 달리 직류 전압을 인가받는다. 직류 전압은 일정한 극성 및 전압값으로 유지된다. 극성이 바뀌는 순간은 전압이 충전 또는 방전 되므로, 배선 저항에 크면 충전 또는 방전되는 시간이 지연될 수 있다. 직류 전압은 극성이 변하는 구간이 없으므로, 전원이 인가되는 초기 시점 이후에는 배선 저항에 따른 구동 저하현상이 크지 않다. 따라서, 본 발명에 따른 저반사 도전 라인(SLi)은 전도성을 낮추는 대신 투과율을 향상시킴으로써, 상기 투과영역(TA)에서의 광반사 현상을 저하시키고, 표시패널의 표시품질을 향상시킬 수 있다.
상기 저반사 도전 라인(SLi)은 상기 금속층(E1) 및 상기 투명한 전도성 산화물층(E2)으로 구성됨으로써, 표시패널의 개구율을 향상시킬 수 있다. 상기 저반사 도전 라인(SLi)은 상기 투과영역(TA)에 중첩하므로, 상기 전도성이 높은 불투명한 도전층(E3)을 포함하는 경우, 개구율에 영향을 줄 수 있다. 본 발명에 따른 표시패널은 투과성을 가진 금속층(E1) 및 투명한 전도성 산화물층(E2)을 포함함하는 저반사 도전 라인(SLi)을 포함함으로써, 반사율이 저하되고, 개구율이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DS1: 제1 표시기판 DS2: 제2 표시기판
LCL: 액정층 TA: 투과영역
SA: 차광영역 SLi: 저반사 도전 라인
GE: 게이트 전극

Claims (12)

  1. 상면 및 상기 상면에 마주하는 하면을 포함하고, 평면 상에서 투과영역과 차광영역으로 정의되는 제1 베이스 기판;
    상기 제1 베이스 기판의 상기 하면 상에 배치되고, 일부분이 상기 투과영역에 중첩하고, 입사광의 일부를 투과시키는 도전 라인;
    상기 제1 베이스 기판의 상기 하면에 마주하는 제2 베이스 기판; 및
    상기 제1 베이스 기판 및 상기 제2 베이스 기판 사이에 배치되고, 적어도 일부가 상기 투과영역에 중첩하는 화소를 포함하고,
    상기 도전 라인은,
    상기 제1 베이스 기판의 상기 하면 상에 배치되고, 상기 입사광의 일부를 투과시키는 두께를 가진 금속층; 및
    상기 제2 베이스 기판과 마주하는 상기 금속층의 하면 상에 배치된 투명한 전도성 산화물층을 포함하는 표시패널.
  2. 제1 항에 있어서,
    상기 금속층은 티타늄을 포함하는 것을 특징으로 하는 표시패널.
  3. 제2 항에 있어서,
    상기 금속층의 두께는 10Å~130Å의 범위를 갖는 것을 특징으로 하는 표시패널.
  4. 제3 항에 있어서,
    상기 제1 베이스 기판의 상기 하면 상에 배치되고, 상기 금속층 및 상기 투명한 전도성 산화물층을 커버하는 절연층을 더 포함하는 것을 특징으로 하는 표시패널.
  5. 제4 항에 있어서,
    상기 금속층 및 상기 투명한 전도성 산화물층의 측벽들은 정렬된 것을 특징으로 하는 표시패널.
  6. 제4 항에 있어서,
    상기 도전 라인은 직류 전압을 인가받는 것을 특징으로 하는 표시패널.
  7. 제6 항에 있어서,
    상기 화소는,
    상기 제1 베이스 기판의 상기 하면 상에 배치되고, 상기 차광영역에 중첩하는 박막 트랜지스터; 및
    상기 투과영역에 배치되어 상기 도전 라인과 중첩하고, 상기 박막 트랜지스터와 연결된 화소전극을 포함하는 것을 특징으로 하는 표시패널.
  8. 제7 항에 있어서,
    상기 제1 베이스 기판의 상기 하면 상에 배치되고, 상기 차광영역에 중첩하고, 상기 박막 트랜지스터와 연결된 게이트 라인; 및
    상기 차광영역에 배치되어 상기 게이트 라인과 절연 교차되고, 상기 박막 트랜지스터와 연결된 데이터 라인을 포함하고,
    상기 게이트 라인 및 상기 데이터 라인은 상기 도전 라인을 커버하는 상기 절연층을 사이에 두고 서로 절연되는 것을 특징으로 하는 표시패널.
  9. 제8항에 있어서,
    상기 게이트 라인은,
    상기 제1 베이스 기판의 상기 하면 상에 배치되고, 투광성을 가지는 제1 층;
    상기 제1 층 상에 배치되고, 투명성을 가지는 제2 층; 및
    상기 제2 층 상에 배치되고, 상기 제1 층보다 높은 전도성을 가지는 제3 층을 포함하고,
    상기 게이트 라인의 상기 제1 층과 상기 도전 라인의 상기 금속층은 동일한 물질을 포함하고,
    상기 게이트 라인의 상기 제2 층과 상기 도전 라인의 상기 투명한 전도성 산화물층은 동일한 물질을 포함하는 것을 특징으로 하는 표시패널.
  10. 제7 항에 있어서,
    상기 박막 트랜지스터 및 상기 화소 전극 사이에 배치된 컬러필터층을 더 포함하는 것을 특징으로 하는 표시패널.
  11. 제7 항에 있어서,
    상기 제2 베이스 기판 상에 배치되고, 상기 투과영역에 중첩하는 개구부를 포함하는 블랙 매트릭스; 및
    상기 블랙 매트릭스 상에 배치되고, 상기 화소 전극과 전계를 형성하는 공통전극을 더 포함하는 것을 특징으로 하는 표시패널.
  12. 제11 항에 있어서,
    상기 개구부는 컬러를 가진 유기물질로 충진된 것을 특징으로 하는 표시패널.
KR1020130137808A 2013-11-13 2013-11-13 표시패널 KR102210524B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130137808A KR102210524B1 (ko) 2013-11-13 2013-11-13 표시패널
US14/337,978 US9299726B2 (en) 2013-11-13 2014-07-22 Display device having an overlapping low reflection conductive line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130137808A KR102210524B1 (ko) 2013-11-13 2013-11-13 표시패널

Publications (2)

Publication Number Publication Date
KR20150055437A KR20150055437A (ko) 2015-05-21
KR102210524B1 true KR102210524B1 (ko) 2021-02-03

Family

ID=53043038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130137808A KR102210524B1 (ko) 2013-11-13 2013-11-13 표시패널

Country Status (2)

Country Link
US (1) US9299726B2 (ko)
KR (1) KR102210524B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107634072B (zh) * 2017-10-25 2020-04-03 厦门天马微电子有限公司 阵列基板及显示面板
TWI678579B (zh) * 2017-12-19 2019-12-01 友達光電股份有限公司 顯示面板以及顯示裝置
CN117116147A (zh) * 2019-11-04 2023-11-24 群创光电股份有限公司 电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264750A (ja) 2000-03-23 2001-09-26 Matsushita Electric Ind Co Ltd 液晶表示パネルおよびその駆動方法と画像表示装置と投射型表示装置とビューファインダと光受信方法と光伝送装置
JP2006189867A (ja) 2005-01-04 2006-07-20 Samsung Corning Co Ltd ディスプレイ装置用フィルター及びこれを含んだディスプレイ装置
JP2012212182A (ja) 2010-01-20 2012-11-01 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994721A (en) 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
KR100437825B1 (ko) 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
US7079210B2 (en) * 2001-11-22 2006-07-18 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel
KR20040036987A (ko) 2002-10-25 2004-05-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
CN100549770C (zh) * 2003-12-03 2009-10-14 三星电子株式会社 液晶显示器及其面板
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR100930920B1 (ko) * 2004-06-30 2009-12-10 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조방법
JP4301259B2 (ja) 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP4537929B2 (ja) 2005-10-04 2010-09-08 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置および液晶表示装置の製造方法
KR101171187B1 (ko) 2005-11-07 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20070072111A (ko) 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20070092446A (ko) * 2006-03-10 2007-09-13 삼성전자주식회사 색필터 표시판의 제조 방법 및 액정 표시 장치
KR20080028571A (ko) 2006-09-27 2008-04-01 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101437864B1 (ko) * 2007-04-24 2014-11-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101370968B1 (ko) * 2007-10-09 2014-03-07 엘지디스플레이 주식회사 반사투과형 액정표시장치
JP2009103828A (ja) * 2007-10-22 2009-05-14 Hitachi Displays Ltd 液晶表示装置
JP2012027046A (ja) 2008-11-21 2012-02-09 Sharp Corp 液晶表示装置
JP5771365B2 (ja) 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
KR20110116803A (ko) 2010-04-20 2011-10-26 삼성전자주식회사 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법
US9323041B2 (en) * 2011-11-30 2016-04-26 Pixtronix, Inc. Electromechanical systems display apparatus incorporating charge dissipation surfaces
KR101930000B1 (ko) * 2012-02-22 2018-12-19 삼성디스플레이 주식회사 액정 표시 장치
KR101968929B1 (ko) * 2012-09-11 2019-04-16 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널
US10180700B2 (en) * 2013-07-01 2019-01-15 Lg Display Co., Ltd. Display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264750A (ja) 2000-03-23 2001-09-26 Matsushita Electric Ind Co Ltd 液晶表示パネルおよびその駆動方法と画像表示装置と投射型表示装置とビューファインダと光受信方法と光伝送装置
JP2006189867A (ja) 2005-01-04 2006-07-20 Samsung Corning Co Ltd ディスプレイ装置用フィルター及びこれを含んだディスプレイ装置
JP2012212182A (ja) 2010-01-20 2012-11-01 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
US20150129985A1 (en) 2015-05-14
US9299726B2 (en) 2016-03-29
KR20150055437A (ko) 2015-05-21

Similar Documents

Publication Publication Date Title
KR102234434B1 (ko) 표시패널 및 그 제조방법
JP6893542B2 (ja) 液晶表示パネル
KR102343277B1 (ko) 반사층을 포함하는 표시 장치
WO2015178334A1 (ja) アクティブマトリクス基板および表示装置
KR20120117229A (ko) 전기습윤 표시장치
KR20160127279A (ko) 액정 표시 장치
US9880431B2 (en) Display device
KR102070766B1 (ko) 표시 기판, 이를 포함하는 표시 패널 및 이의 제조 방법
KR20170087554A (ko) 표시 장치
US9274664B2 (en) Display device with touch panel
US20180329264A1 (en) Semiconductor device and projection-type display unit
KR102210524B1 (ko) 표시패널
WO2016084728A1 (ja) 位置入力装置、及び位置入力機能付き表示装置
US20180164927A1 (en) Color Film Substrate, Manufacturing Method Thereof and Display Device
US20190072798A1 (en) Touch-panel-equipped display device
CN103926724A (zh) 一种tft驱动的显示装置
JP2010160382A (ja) 液晶表示装置
KR102435674B1 (ko) 액정 표시 장치
KR101908460B1 (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US20160202524A1 (en) Liquid crystal lens panel and display devicie including the same
US20130114024A1 (en) Display apparatus and electronic equipment
JP2017111388A (ja) 液晶表示装置
JP2009229967A (ja) 液晶表示装置
WO2012113229A1 (zh) 一种液晶显示装置
KR20160067314A (ko) 광 도파 구조의 차광층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant