KR101171187B1 - 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 - Google Patents

박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 Download PDF

Info

Publication number
KR101171187B1
KR101171187B1 KR1020050105939A KR20050105939A KR101171187B1 KR 101171187 B1 KR101171187 B1 KR 101171187B1 KR 1020050105939 A KR1020050105939 A KR 1020050105939A KR 20050105939 A KR20050105939 A KR 20050105939A KR 101171187 B1 KR101171187 B1 KR 101171187B1
Authority
KR
South Korea
Prior art keywords
layer
capacitor line
line
molybdenum
nitride
Prior art date
Application number
KR1020050105939A
Other languages
English (en)
Other versions
KR20070048889A (ko
Inventor
윤주선
성석제
박진석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050105939A priority Critical patent/KR101171187B1/ko
Priority to US11/543,970 priority patent/US7535520B2/en
Priority to CN2006101366241A priority patent/CN1963649B/zh
Priority to JP2006301741A priority patent/JP4977450B2/ja
Publication of KR20070048889A publication Critical patent/KR20070048889A/ko
Application granted granted Critical
Publication of KR101171187B1 publication Critical patent/KR101171187B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 표시 영역 및 주변 영역을 가지는 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선과 동일한 물질로 형성되어 있으며, 절연 기판의 주변 영역에 형성되어 있는 제1 캐패시터선, 게이트선 및 제1 캐패시터선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있으며, 절연 기판의 표시 영역에 형성되어 있는 데이터선 및 드레인 전극, 데이터선과 동일한 물질로 형성되어 있으며, 절연 기판의 주변 영역에 형성되어 있는 제2 캐패시터선, 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 제1 캐패시터선 및 제2 캐패시터선은 서로 중첩하는 것이 바람직하다. 따라서, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 종래에 FPC 기판 위에 형성되던 구동 캐패시터를 박막 트랜지스터 표시판의 주변 영역에 형성함으로써 FPC를 하나의 층으로 형성할 수 있고, FPC의 크기를 작게 할 수 있어서 슬림하고 작은 크기의 액정 표시 장치를 제조할 수 있다.
액정표시장치, 주변영역, 캐패시터

Description

박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 액정 표시 장치{THIN FILM TRANSISTOR ARRAY PANEL, MANUFACTURING METHOD THEREOF, AND LIQUID CRYSTAL DISPLAY INCLUDING THE SAME}
도 1은 본 발명의 바람직한 한 실시예에 따른 액정 표시 장치의 개략도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 3 및 도 4는 각각 도 2의 박막 트랜지스터 표시판을 III-III 선 및 IV-IV 선을 따라 잘라 도시한 단면도이다.
도 5, 도 10, 도 13 및 도 18은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 6 및 도 7은 각각 도 5의 박막 트랜지스터 표시판을 VI-VI 선 및 VII-VII 선을 따라 잘라 도시한 단면도이다.
도 8 및 도 9는 각각 도 5 및 도 7 다음 단계의 단면도이다.
도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 XI-XI 선 및 XII-XII 선을 따라 잘라 도시한 단면도이다.
도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 XIV-XIV 선 및 XV-XV 선을 따라 잘라 도시한 단면도이다.
도 16 및 도 17은 각각 도 14 및 도 15 다음 단계의 단면도이다.
도 19 및 도 20은 도 18의 박막 트랜지스터 표시판을 XIV-XIV 선 및 XX-XX 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
81, 82: 접촉 보조 부재 100: 하부 표시판
110: 기판 121, 129: 게이트선
124: 게이트 전극 127: 제1 캐패시터선
131: 유지 전극선 133a, 133b: 유지 전극
140: 게이트 절연막 151, 154: 반도체
161, 165: 저항성 접촉 부재 171, 179: 데이터선
173: 소스 전극 175: 드레인 전극
177: 제2 캐패시터선 176: 버퍼막
180: 보호막 181, 182, 185: 접촉 구멍
190: 화소 전극 83: 연결 다리
200: 상부 표시판 300: 표시판부
410: 게이트 FPC 기판 420, 520: 인출선
440: 게이트 구동 집적 회로 510: 데이터 FPC 기판
540: 데이터 구동 집적 회로 550: 인쇄 회로 기판
본 발명은 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
이러한 두 장의 표시판과 액정층으로 이루어진 표시판부에는 복수의 게이트 FPC(flexible printed circuit) 기판 및 복수의 데이터 FPC 기판이 부착되어 있으며, 게이트 및 데이터 FPC 기판에는 인쇄 회로 기판(printed circuit board, PCB)이 부착되어 있다.
게이트 FPC 기판과 데이터 FPC 기판에는 각각 게이트 구동 집적 회로(integrated circuit, IC)와 데이터 구동 집적 회로가 칩의 형태로 장착되어 있으며, 구동 집적 회로와 외부와의 전기적 연결을 위한 인출선들이 형성되어 있다. 이러한 FPC 기판은 폴리이미드(polyimide) 또는 폴리에스테르(polyester) 등으로 이루어진다.
그러나, 게이트 및 데이터 FPC 기판 위에 장착되는 집적 회로 칩 또는 구동 캐패시터에 의해 액정 표시 장치의 두께는 더욱 두꺼워진다. 또한, 집적 회로 칩 또는 캐패시터가 많아지는 경우에는 게이트 및 데이터 FPC를 복수개의 층으로 형성하거나, 게이트 및 데이터 FPC의 크기를 증가시킨다. 따라서, 액정 표시 장치의 제조 원가 및 크기가 더욱 커지게 된다.
본 발명의 기술적 과제는 게이트 및 데이터 FPC에 장착되는 구동 캐패시터를 표시판부에 형성한 박막 트랜지스터 표시판을 제공하는 것이다.
또한, 본 발명의 다른 기술적 과제는 게이트선 및 데이터선의 중첩으로 구동 캐패시터를 형성한 박막 트랜지스터 표시판을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 표시 영역 및 주변 영역을 가지는 절연 기판, 상기 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 동일한 물질로 형성되어 있으며, 상기 절연 기판의 주변 영역에 형성되어 있는 제1 캐패시터선, 상기 게이트선 및 제1 캐패시터선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있으며, 상기 절연 기판의 표시 영역에 형성되어 있는 데이터선 및 드레인 전극, 상기 데이터선과 동일한 물질로 형성되어 있으며, 상기 절연 기판의 주변 영역에 형성되어 있는 제2 캐패시터선, 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 상기 제1 캐패시터선 및 상기 제2 캐패시터선은 서로 중첩하는 것이 바람직하다.
또한, 상기 반도체층과 상기 데이터선 사이에 저항성 접촉 부재를 더 포함하는 것이 바람직하다.
또한, 상기 제1 캐패시터선은 하부막, 중간막 및 상부막을 포함하는 것이 바람직하다.
또한, 상기 제1 캐패시터선의 하부막은 알루미늄(Al)을 포함하는 알루미늄 계열 금 속이며, 상기 제1 캐패시터선의 중간막은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 중에서 선택된 어느 하나를 포함하고, 상기 제1 캐패시터선의 상부막은 상기 중간막의 질화물인 것이 바람직하다.
또한, 상기 제1 캐패시터선의 상부막은 크롬 질화물(CrNx), 티타늄 질화물(TiNx), 몰리브덴 질화물(MoNx), 몰리브덴-텅스텐 질화물(MoWNx) 중에서 선택된 어느 하나를 포함하는 것이 바람직하다.
또한, 상기 제2 캐패시터선은 하부막, 중간막 및 상부막을 포함하며, 상기 제2 캐패시터선의 하부막은 알루미늄(Al)을 포함하는 알루미늄 계열 금속이고, 상기 제2 캐패시터선의 중간막은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 중에서 선택된 어느 하나를 포함하며, 상기 제2 캐패시터선의 상부막은 상기 중간막의 질화물인 것이 바람직하다.
또한, 상기 제2 캐패시터선의 상부막은 크롬 질화물(CrNx), 티타늄 질화물(TiNx), 몰리브덴 질화물(MoNx), 몰리브덴-텅스텐 질화물(MoWNx) 중에서 선택된 어느 하나를 포함하는 것이 바람직하다.
또한, 상기 반도체층과 상기 제2 캐패시터선 사이에는 버퍼막이 형성되어 있으며, 상기 버퍼막은 몰리브덴(Mo), 몰리브덴 텅스텐(MoW), 티타늄(Ti), 텅스텐(W), 질화 몰리브덴(MoNx), 몰리브덴-텅스텐 질화물(MoWNx), 티타늄-질화물(TiNx), 텅스텐-질화물(WNx) 중에서 선택된 어느 하나를 포함하는 것이 바람직하다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 표시 영역 및 주변 영역을 가지는 절연 기판 위에 게이트선 및 제1 캐패시터선을 형성하는 단계, 상기 게이트선 및 제1 캐패시터선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 데이터선, 드레인 전극 및 제2 캐패시터선을 형성하는 단계, 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고, 상기 절연 기판의 주변 영역에 형성되는 제1 캐패시터선 및 상기 제2 캐패시터선은 서로 중첩하는 것이 바람직하다.
또한, 상기 게이트선 및 제1 캐패시터선을 형성하는 단계는 상기 절연 기판 위에 하부막, 중간막 및 상부막을 차례로 적층하는 단계, 상기 상부막 및 중간막을 제1 식각하는 단계, 상기 하부막을 제2 식각하는 단계, 상기 상부막 및 중간막을 제3 식각하여 상기 상부막 및 중간막의 폭이 상기 하부막의 폭보다 좁게 되는 단계를 포함하는 것이 바람직하다.
또한, 상기 제1 캐패시터선의 하부막은 알루미늄(Al)을 포함하는 알루미늄 계열 금속이고, 상기 제1 캐패시터선의 중간막은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 중에서 선택된 어느 하나를 포함하고, 상기 제1 캐패시터선의 상부막은 상기 중간막의 질화물으로 형성하는 것이 바람직하다.
또한, 상기 데이터선 및 제2 캐패시터선을 형성하는 단계는 상기 반도체층 위에 하부막, 중간막 및 상부막을 차례로 적층하는 단계, 상기 상부막 및 중간막을 제1 식각하는 단계, 상기 하부막을 제2 식각하는 단계, 상기 상부막 및 중간막을 제3 식각하여 상기 상부막 및 중간막의 폭이 상기 하부막의 폭보다 좁게 되는 단계를 포함하는 것이 바람직하다.
또한, 상기 제2 캐패시터선의 하부막은 알루미늄(Al)을 포함하는 알루미늄 계열 금 속이고, 상기 제2 캐패시터선의 중간막은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 중에서 선택된 어느 하나를 포함하고, 상기 제2 캐패시터선의 상부막은 상기 중간막의 질화물으로 형성하는 것이 바람직하다.
또한, 상기 반도체층 위에 버퍼막을 형성하는 단계를 더 포함하며, 상기 버퍼막은 상기 제2 캐패시터선의 하부막과 동시에 식각되는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개략도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정표시 장치는 하부 표시판(100) 및 상부 표시판(200)으로 이루어진 표시판부(300), 이에 부착되어 있는 복 수의 게이트 FPC 기판(410) 및 복수의 데이터 FPC 기판(510), 그리고 게이트 및 데이터 FPC 기판(410, 510)에 부착되어 있는 인쇄 회로 기판(550)을 포함한다.
게이트 FPC 기판(410)과 데이터 FPC 기판(510)에는 각각 게이트 구동 집적 회로(440)와 데이터 구동 집적 회로(540)가 칩의 형태로 장착되어 있으며, 구동 집적 회로(440, 540)와 외부와의 전기적 연결을 위한 인출선(420, 520)들이 형성되어 있다. 이러한 FPC 기판(410, 510)은 폴리이미드(polyimide) 또는 폴리에스테르(polyester) 등으로 이루어진다.
인쇄 회로 기판(550)에는 표시판부(300)를 구동 및 제어하기 위한 각종 회로 요소가 구비되어 있다. 이와는 달리, 구동 집적 회로(440, 550)가 표시판부(300)의 하부 표시판(100) 위에 직접 장착될 수 있으며, 이 경우에는 게이트 FPC 기판(410)은 필요하지 않다.
표시판부(300)의 하부 표시판(100)은 화상이 표시되는 표시 영역(display area)(D)과 그 바깥에 위치하며 표시 영역 내의 표시 신호선(도시하지 않음)과 FPC 기판(410, 510) 또는 구동 집적 회로(440, 540)와의 물리적, 전기적 연결이 이루어지는 주변 영역(peripheral area)(P)으로 구분할 수 있다.
이제 하부 표시판(100)인 액정 표시 장치용 박막 트랜지스터 표시판(100)에 대해 도 2 내지 도 4를 참고로 하여 상세히 설명한다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 3 및 도 4는 각각 도 2의 박막 트랜지스터 표시판을 III-III 선 및 IV-IV 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 표시 신호선인 복수의 게이트선(gate line)(121), 복수의 유지 전극선(storage electrode line)(131) 및 복수의 제1 캐패시터선(capacitor line)(127)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 집적 회로(440)는 기판(110) 위에 부착되는 게이트 FPC 기판(410)위에 장착되어 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 제1 및 제2 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대 쪽의 자유단을 가지고 있다. 제1 유지 전극(133a)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
제1 캐패시터선(127)은 구동 집적 회로(440, 540)와 연결되어 주변 영역(P)에 형성되어 있으며, 표시 영역(D)의 외곽부를 따라 가며 길게 형성되어 있으며, 여러 가지 모양으로 형성될 수 있다.
게이트선(121), 유지 전극선(131) 및 제1 캐패시터선(127)은 하부막, 중간막 및 상부막을 포함하는 삼중막 구조를 가진다.
하부막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항이 낮은 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속 등으로 만들어진다. 그리고, 중간막은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 금속, 이를테면 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 탄탈륨(Ta) 등으로 만들어진다. 그리고, 상부막은 중간막의 접촉 저항을 낮추기 위해 중간막의 질화물, 즉 크롬 질화물(CrNx), 티타늄 질화물(TiNx), 몰리브덴 질화물(MoNx), 몰리브덴-텅스텐 질화물(MoWNx) 등으로 만들어진다. 상부막은 얇은 두께로 형성되어 중간막의 에너지 장벽을 낮춤으로써 중간막의 접촉 저항을 낮춘다.
이러한 삼중막 구조의 예로는 알루미늄 (합금) 하부막과 크롬 중간막과 크롬 질화물 상부막을 들 수 있다.
도 3 및 도 4에서 게이트 전극(124), 게이트선의 끝 부분(129), 유지 전극선(131), 유지 전극(133a, 133b) 및 제1 캐패시터선(127)에 대하여 하부막은 영문자 p를, 중간막은 영문자 q를, 상부막은 영문자 r을 도면 부호에 덧붙여 표기하였다.
게이트선(121), 유지 전극선(131) 및 제1 캐패시터선(127)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30도 내지 약 80도인 것이 바람직하다. 그리고, 게이트 전극(124), 유지 전극선(131), 유지 전극(133a, 133b), 제1 캐패시터선(127) 및 게이트선의 끝부분(129)의 상부막 및 중간막의 측면 일부가 제거되어 하부막(124p, 131p, 133ap, 133bp, 127p, 129p)의 일부(21)가 노출되어 있다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30도 내지 80도 정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 표시 신호선인 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175) 및 복수의 제2 캐패시터선(177)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗어 J자형으로 굽은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다.
데이터 신호를 생성하는 데이터 구동 집적 회로(540)는 기판(110) 위에 부착되는 데이터 FPC 기판(510) 위에 장착되어 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
제2 캐패시터선(177)은 제1 캐패시터선(127)과 중첩하여 주변 영역(P)에 형성되어 있으며, 표시 영역(D)의 외곽부를 따라 가며 길게 형성되어 있다. 제1 및 제2 캐패시터선(127, 177)은 구동 캐패시터를 이루어 인쇄 회로 기판(550)으로부터 구동 집적 회로(440, 540)로 전달되는 신호 등의 완충 또는 저장 등의 기능을 한다.
데이터선(171), 드레인 전극(175) 및 제2 캐패시터선(177)은 하부막(171p, 175p, 177p), 중간막(171q, 175q, 177q) 및 상부막(171r, 175r, 177r)을 포함하는 삼중막 구조를 가진다.
하부막(171p, 175p, 177p)은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항이 낮은 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속 등으로 만들어진다. 그리고, 중간막(171q, 175q, 177q)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 금속, 이를테면 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 탄탈륨(Ta) 등으로 만들어진다. 그리고, 상부막(171r, 175r, 177r)은 중간막의 접촉 저항을 낮추어 주기 위해 중간막의 질화물, 즉 크롬 질화물(CrNx), 티타늄 질화물(TiNx), 몰리브덴 질화물(MoNx), 몰리브덴 텅스텐 질화물(MoWNx) 등으로 만들어진다.
이러한 삼중막 구조의 예로는 알루미늄 (합금) 하부막과 크롬 중간막과 크롬 질화물 상부막을 들 수 있다.
도 3 및 도 4에서 소스 전극(173) 및 데이터선의 끝 부분(179)에 대하여 하부막은 영문자 p를, 중간막은 영문자 q를, 상부막은 영문자 r을 도면 부호에 덧붙여 표기하였다.
이와 같이, 구동 캐패시터를 형성하는 제1 캐패시터선(127) 및 제2 캐패시터선(177)을 모두 알루미늄 합금 하부막, 크롬 중간막 및 크롬 질화막 상부막으로 형성함으로써 제1 캐패시터선(127) 및 제2 캐패시터선(177)의 선 저항이 낮게 되어 DC-DC 컨버터에서 승압 효율이 향상된다. 또한, 제1 캐패시터선(127) 및 제2 캐패시 터선(177)의 선 저항이 낮으므로 전압 손실이 없어서 게이트 온 전압과 게이트 오프 전압간의 전압 차이가 일정하게 유지된다.
데이터선(171), 드레인 전극(175) 및 제2 캐패시터선(177) 또한 그 측면이 기판(110) 면에 대하여 30도 내지 80도 정도의 경사각으로 기울어진 것이 바람직하다.
그리고, 데이터선(171), 드레인 전극(175) 및 제2 캐패시터선(177)의 상부막 및 중간막의 측면 일부가 제거되어 하부막(171p, 173p, 175p, 177p, 179p)의 일부(71)가 노출되어 있다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)의 하부막(171p, 173p, 175p)과 저항성 접촉 부재(161, 163, 165) 사이에는 버퍼막(176)이 형성되어 있어서 다른 막과의 접착성(adhesion)이 불량하고 다른 막으로 쉽게 확산되는 특성을 가지는 알루미늄 계열 금속으로 만들어진 하부막(171p, 173p, 175p)에 의한 저항성 접촉 부재(151)의 손상을 방지하고, 이들 사이의 접촉 저항을 낮추어 준다.
데이터선의 끝 부분(179) 및 제2 캐패시터선(177)의 하부막(179p, 177p)과 게이트 절연막(140)사이에도 버퍼막(176)이 형성되어 있다.
버퍼막(176)은 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 금속, 이를테면 몰리브덴(Mo), 몰리브덴 텅스텐(MoW), 티타늄(Ti), 텅스텐(W) 또는 각각의 질화물(MoNx, MoWNx, TiNx, WNx) 등으로 만들어진다. 또한, 버퍼막(176)은 몰리브덴 하부막 및 그 질화물의 상부막, 몰리브덴 텅스텐 하부막 및 그 질화물의 상부막으로 만들어 질 수 있다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)가 데이터선(171)보다 좁지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175), 제2 캐패시터선(177) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 제1 유지 전극(133a) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 제1 유지 전극(133a) 자유단의 돌출부를 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적?전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(200)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자(도시하지 않음)의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191) 및 이와 연결된 드레인 전극(175)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩하며, 화소 전극(191)의 왼쪽 및 오른쪽 변은 유지 전극(133a, 133b)보다 데이터선(171)에 인접한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면, 도 1 내지 도 4에 도시한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 5 내지 도 20을 참조하여 상세하게 설명한다.
도 5, 도 10, 도 13 및 도 18은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 6 및 도 7은 각각 도 5의 박막 트랜지스터 표시판을 VI-VI 선 및 VII-VII 선을 따라 잘라 도시한 단면도이고, 도 8 및 도 9는 각각 도 5 및 도 7 다음 단계의 단면도이고, 도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 XI-XI 선 및 XII-XII 선을 따라 잘라 도시한 단면도이고, 도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 XIV-XIV 선 및 XV-XV 선을 따라 잘라 도시한 단면도이고, 도 16 및 도 17은 각각 도 14 및 도 15 다음 단계의 단면도이고, 도 19 및 도 20은 도 18의 박막 트랜지스터 표시판을 XIV-XIV 선 및 XX-XX 선을 따라 잘라 도시한 단면도이다.
먼저, 투명 유리 또는 플라스틱 따위로 이루어진 절연 기판(110) 위에 알루미늄 ( 합금) 하부막, 크롬 중간막 및 크롬 질화물 상부막을 차례로 적층한다.
그 다음, 도 5 내지 도 7에 도시한 바와 같이, 상부막 및 중간막을 제1 습식 식각(wet etching)하고, 하부막을 제2 습식 식각하여 게이트 전극(124) 및 끝부분(129)을 포함하는 복수의 게이트선(121), 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131) 및 복수의 제1 캐패시터선(127)을 형성한다.
다음으로, 도 8 및 도 9에 도시한 바와 같이, 다시 상부막 및 중간막의 측면 일부를 제3 습식 식각하여 게이트 전극(124), 유지 전극선(131), 유지 전극(133a, 133b), 제1 캐패시터선(127) 및 게이트선의 끝부분(129)의 하부막(124p, 131p, 133ap, 133bp, 127p, 129p)의 일부(21)가 노출되도록 한다. 이는 제2 습식 식각에 의해 하부막이 과도 식각되어 상부막 및 중간막의 폭보다 하부막의 폭이 더 좁아져서 발생하는 오버 행(over hang) 현상을 방지하기 위함이다. 따라서, 제3 습식 식각에 의해 상부막 및 중간막의 폭이 하부막의 폭보다 좁게 된다.
이어서, 게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140), 불순물이 도핑되지 않은 진성 비정질 규소(a-Si)층 및 불순물이 도핑된 비정질 규소(n+ a-Si)층을 플라스마 화학 기상 증착(PECVD)으로 형성한다.
이어서, 도 10 내지 도 12에 도시한 바와 같이, 불순물이 도핑된 비정질 규소 및 진성 비정질 규소를 사진 식각하여, 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 선형 진성 반도체층(151) 및 복수의 불순물 반도체 패턴(164)을 포함하는 불순물이 도핑된 비정질 규소층(161)을 형성한다.
그 다음, 불순물이 도핑된 비정질 규소층(161) 위에 몰리브덴(Mo), 몰리브덴 텅스텐(MoW), 티타늄(Ti), 텅스텐(W) 또는 각각의 질화물(MoNx, MoWNx, TiNx, WNx) 등으로 버퍼막(176)을 적층한다. 그리고, 버퍼막 위에 알루미늄 (합금) 하부막, 크롬 중간막 및 크롬 질화물 상부막을 차례로 적층한다.
그 다음, 도 13 내지 도 15에 도시한 바와 같이, 상부막 및 중간막을 제1 습식 식각(wet etching)하고, 하부막 및 버퍼막을 제2 습식 식각하여 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171), 드레인 전극(175) 및 제2 캐패시터선(177)을 형성한다. 이 때, 버퍼막은 몰리브덴(Mo), 몰리브덴 텅스텐(MoW), 티타늄(Ti), 텅스텐(W) 또는 각각의 질화물(MoNx, MoWNx, TiNx, WNx) 등으로 형성되므로 하부막과 동시에 2차 습식 식각된다.
다음으로, 도 16 및 도 17에 도시한 바와 같이, 다시 상부막 및 중간막의 측면 일부를 제3 습식 식각하여 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171), 드레인 전극(175) 및 제2 캐패시터선(177)의 하부막(173p, 179p, 171p, 175p, 177p)의 일부(71)가 노출되도록 한다. 이는 제2 습식 식각에 의해 하부막이 과도 식각되어 상부막 및 중간막의 폭보다 하부막의 폭이 더 좁아져서 발생하는 오버 행(over hang) 또는 언더 컷(under cut) 현상을 방지하기 위함이다. 따라서, 제3 습식 식각에 의해 상부막 및 중간막의 폭이 하부막의 폭보다 좁게 된다.
이어서, 소스 전극(173) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체층(164)을 제거하여 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체 (154) 부분을 노출시킨다.
그 다음, 도 18 내지 도 20에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 예컨대 질화규소(SiNx) 따위를 플라스마 화학 기상 증착(PECVD)으로 보호막(180)을 형성한다.
이어서, 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 182, 183a, 183b, 185)를 형성한다.
그 다음, 도 2 내지 도 4에 도시한 바와 같이, 보호막(180) 위에 ITO 따위의 투명 도전층을 스퍼터링으로 적층한 후 패터닝하여, 화소 전극(191), 접촉 보조 부재(81, 82) 및 연결 다리(83)를 형성한다.
본 발명에 따른 박막 트랜지스터 표시판 및 그 제조 방법은 종래에 FPC 기판 위에 형성되던 구동 캐패시터를 박막 트랜지스터 표시판의 주변 영역에 형성함으로써 FPC를 하나의 층으로 형성할 수 있고, FPC의 크기를 작게 할 수 있어서 슬림하고 작은 크기의 액정 표시 장치를 제조할 수 있다.
또한, 구동 캐패시터를 형성하는 제1 캐패시터선 및 제2 캐패시터선을 모두 저저항의 알루미늄 합금 하부막, 크롬 중간막 및 크롬 질화막 상부막으로 형성함으로써 구동 캐패시터가 일정 전압을 유지할 수 있도록 한다.
또한, 게이트선 및 데이터선의 상부막 및 중간막의 측면 일부를 다시 식각하는 제3 습식 식각 공정을 진행하여 하부막의 일부가 노출되도록 함으로써 제2 습식 식각에 의해 하부막이 과도 식각되어 상부막 및 중간막의 폭보다 하부막의 폭이 더 좁아져 서 발생하는 오버 행 현상을 방지할 수 있다.
또한, 데이터선의 하부막과 저항성 접촉 부재 사이에는 버퍼막을 형성함으로써 알루미늄 계열 금속으로 만들어진 하부막에 의한 저항성 접촉 부재의 손상을 방지하고, 이들 사이의 접촉 저항을 낮출 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (21)

  1. 표시 영역 및 주변 영역을 가지는 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 동일한 물질로 형성되어 있으며, 상기 절연 기판의 주변 영역에 형성되어 있는 제1 캐패시터선,
    상기 게이트선 및 제1 캐패시터선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며, 상기 절연 기판의 표시 영역에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있으며, 상기 절연 기판의 표시 영역에 형성되어 있는 데이터선 및 드레인 전극,
    상기 데이터선과 동일한 물질로 형성되어 있으며, 상기 절연 기판의 주변 영역에 형성되어 있는 제2 캐패시터선,
    상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고,
    상기 제1 캐패시터선 및 상기 제2 캐패시터선은 서로 중첩하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 반도체층과 상기 데이터선 사이에 저항성 접촉 부재를 더 포함하는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 제1 캐패시터선은 하부막, 중간막 및 상부막을 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제1 캐패시터선의 하부막은 알루미늄(Al)을 포함하는 알루미늄 계열 금속인 박막 트랜지스터 표시판.
  5. 제3항에서,
    상기 제1 캐패시터선의 중간막은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 중에서 선택된 어느 하나를 포함하는 박막 트랜지스터 표시판.
  6. 제3항에서,
    상기 제1 캐패시터선의 상부막은 상기 중간막의 질화물인 박막 트랜지스터 표시판.
  7. 제3항에서,
    상기 제1 캐패시터선의 상부막은 크롬 질화물(CrNx), 티타늄 질화물(TiNx), 몰리브덴 질화물(MoNx), 몰리브덴-텅스텐 질화물(MoWNx) 중에서 선택된 어느 하나를 포함하는 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 제2 캐패시터선은 하부막, 중간막 및 상부막을 포함하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 제2 캐패시터선의 하부막은 알루미늄(Al)을 포함하는 알루미늄 계열 금속인 박막 트랜지스터 표시판.
  10. 제8항에서,
    상기 제2 캐패시터선의 중간막은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 중에서 선택된 어느 하나를 포함하는 박막 트랜지스터 표시판.
  11. 제8항에서,
    상기 제2 캐패시터선의 상부막은 상기 중간막의 질화물인 박막 트랜지스터 표시판.
  12. 제8항에서,
    상기 제2 캐패시터선의 상부막은 크롬 질화물(CrNx), 티타늄 질화물(TiNx), 몰리브덴 질화물(MoNx), 몰리브덴-텅스텐 질화물(MoWNx) 중에서 선택된 어느 하나를 포함하는 박막 트랜지스터 표시판.
  13. 제1항에서,
    상기 반도체층과 상기 제2 캐패시터선 사이에는 버퍼막이 형성되어 있는 박막 트랜지스터 표시판.
  14. 제13항에서,
    상기 버퍼막은 몰리브덴(Mo), 몰리브덴 텅스텐(MoW), 티타늄(Ti), 텅스텐(W), 질화 몰리브덴(MoNx), 몰리브덴-텅스텐 질화물(MoWNx), 티타늄-질화물(TiNx), 텅스텐-질화물(WNx) 중에서 선택된 어느 하나를 포함하는 박막 트랜지스터 표시판.
  15. 표시 영역 및 주변 영역을 가지는 절연 기판 위에 게이트선 및 제1 캐패시터선을 형성하는 단계,
    상기 게이트선 및 제1 캐패시터선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위의 상기 절연 기판의 표시 영역에 반도체층을 형성하는 단계,
    상기 반도체층 위에 데이터선, 드레인 전극 및 제2 캐패시터선을 형성하는 단계,
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고,
    상기 절연 기판의 주변 영역에 형성되는 제1 캐패시터선 및 상기 제2 캐패시터선은 서로 중첩하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서,
    상기 게이트선 및 제1 캐패시터선을 형성하는 단계는
    상기 절연 기판 위에 하부막, 중간막 및 상부막을 차례로 적층하는 단계,
    상기 상부막 및 중간막을 제1 식각하는 단계,
    상기 하부막을 제2 식각하는 단계,
    상기 상부막 및 중간막을 제3 식각하여 상기 상부막 및 중간막의 폭이 상기 하부막의 폭보다 좁게 되는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서,
    상기 제1 캐패시터선의 하부막은 알루미늄(Al)을 포함하는 알루미늄 계열 금속이고, 상기 제1 캐패시터선의 중간막은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 중에서 선택된 어느 하나를 포함하고, 상기 제1 캐패시터선의 상부막은 상기 중간막의 질화물으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제15항에서,
    상기 데이터선 및 제2 캐패시터선을 형성하는 단계는
    상기 반도체층 위에 하부막, 중간막 및 상부막을 차례로 적층하는 단계,
    상기 상부막 및 중간막을 제1 식각하는 단계,
    상기 하부막을 제2 식각하는 단계,
    상기 상부막 및 중간막을 제3 식각하여 상기 상부막 및 중간막의 폭이 상기 하부막의 폭보다 좁게 되는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제18항에서,
    상기 제2 캐패시터선의 하부막은 알루미늄(Al)을 포함하는 알루미늄 계열 금속이고, 상기 제2 캐패시터선의 중간막은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 중에서 선택된 어느 하나를 포함하고, 상기 제2 캐패시터선의 상부막은 상기 중간막의 질화물으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제16항 또는 제18항에서,
    상기 반도체층 위에 버퍼막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  21. 제20항에서,
    상기 버퍼막은 상기 제2 캐패시터선의 하부막과 동시에 식각되는 박막 트랜지스터 표시판의 제조 방법.
KR1020050105939A 2005-11-07 2005-11-07 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 KR101171187B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050105939A KR101171187B1 (ko) 2005-11-07 2005-11-07 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
US11/543,970 US7535520B2 (en) 2005-11-07 2006-10-04 Thin film transistor array panel for liquid crystal display
CN2006101366241A CN1963649B (zh) 2005-11-07 2006-10-31 用于液晶显示器的薄膜晶体管阵列板及其制造方法
JP2006301741A JP4977450B2 (ja) 2005-11-07 2006-11-07 薄膜トランジスタ表示板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050105939A KR101171187B1 (ko) 2005-11-07 2005-11-07 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20070048889A KR20070048889A (ko) 2007-05-10
KR101171187B1 true KR101171187B1 (ko) 2012-08-06

Family

ID=38003372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105939A KR101171187B1 (ko) 2005-11-07 2005-11-07 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치

Country Status (4)

Country Link
US (1) US7535520B2 (ko)
JP (1) JP4977450B2 (ko)
KR (1) KR101171187B1 (ko)
CN (1) CN1963649B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
TWI413257B (zh) * 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
KR20090123247A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 표시 장치
US8373814B2 (en) * 2009-07-14 2013-02-12 Samsung Display Co., Ltd. Display panel and display panel device including the transistor connected to storage capacitor
US9551910B2 (en) * 2009-10-02 2017-01-24 Unified Innovative Technology, Llc Active matrix substrate and display device
KR101100959B1 (ko) * 2010-03-10 2011-12-29 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 표시 장치
US8486780B2 (en) * 2011-08-29 2013-07-16 Intermolecular, Inc. Doped electrode for dram applications
KR102210524B1 (ko) 2013-11-13 2021-02-03 삼성디스플레이 주식회사 표시패널
KR102245497B1 (ko) * 2014-08-08 2021-04-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004118089A (ja) 2002-09-27 2004-04-15 Sharp Corp 液晶表示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP3113669B2 (ja) * 1990-05-31 2000-12-04 京セラ株式会社 液晶表示装置
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JPH10173191A (ja) 1996-12-06 1998-06-26 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
JPH10339885A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR20000014689A (ko) 1998-08-24 2000-03-15 김영환 액정 표시 소자
JP2000098428A (ja) 1998-09-28 2000-04-07 Hitachi Ltd 液晶表示装置およびその製造方法
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
KR100599954B1 (ko) 1999-08-16 2006-07-12 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치 및 그 제조방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001223365A (ja) 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP4612153B2 (ja) * 2000-05-31 2011-01-12 東芝モバイルディスプレイ株式会社 平面表示装置
KR100695301B1 (ko) 2000-07-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100844804B1 (ko) 2001-10-19 2008-07-07 엘지디스플레이 주식회사 액정표시패널의 어레이기판
JP4073239B2 (ja) * 2002-04-24 2008-04-09 三洋電機株式会社 表示装置
KR100512623B1 (ko) 2002-12-31 2005-09-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100488156B1 (ko) * 2002-12-31 2005-05-06 엘지.필립스 엘시디 주식회사 액정표시소자
JP4269700B2 (ja) * 2003-01-24 2009-05-27 ソニー株式会社 表示装置
JP2004317748A (ja) 2003-04-15 2004-11-11 Seiko Epson Corp 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、電気光学装置の製造方法および電子機器
JP4306330B2 (ja) * 2003-06-02 2009-07-29 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20050003515A (ko) 2003-06-27 2005-01-12 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20050014980A (ko) 2003-08-01 2005-02-21 삼성전자주식회사 박막 트랜지스터 표시판
KR100981621B1 (ko) 2003-09-05 2010-09-10 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법
US7675582B2 (en) * 2004-12-03 2010-03-09 Au Optronics Corporation Stacked storage capacitor structure for a thin film transistor liquid crystal display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004118089A (ja) 2002-09-27 2004-04-15 Sharp Corp 液晶表示装置

Also Published As

Publication number Publication date
CN1963649A (zh) 2007-05-16
US20070103614A1 (en) 2007-05-10
US7535520B2 (en) 2009-05-19
JP2007133399A (ja) 2007-05-31
JP4977450B2 (ja) 2012-07-18
KR20070048889A (ko) 2007-05-10
CN1963649B (zh) 2010-09-01

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101373735B1 (ko) 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR20060131071A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
JP2006018281A (ja) 薄膜トランジスタ表示板の製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101702645B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5250739B2 (ja) 表示装置及びその製造方法
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20070079377A (ko) 박막 트랜지스터 표시판 및 그 의 제조 방법
KR20070039275A (ko) 박막 트랜지스터 표시판
KR20070013804A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060122119A (ko) 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법
KR20060020224A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060012764A (ko) 박막 표시판 및 그 제조 방법
KR20080046814A (ko) 액정 표시 장치 및 그 제조 방법
KR20080014239A (ko) 액정 표시 장치의 제조 방법
KR20070039758A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8