KR102245497B1 - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR102245497B1
KR102245497B1 KR1020140102372A KR20140102372A KR102245497B1 KR 102245497 B1 KR102245497 B1 KR 102245497B1 KR 1020140102372 A KR1020140102372 A KR 1020140102372A KR 20140102372 A KR20140102372 A KR 20140102372A KR 102245497 B1 KR102245497 B1 KR 102245497B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
source metal
gate
lower layer
Prior art date
Application number
KR1020140102372A
Other languages
English (en)
Other versions
KR20160018981A (ko
Inventor
정유광
최신일
배수빈
양성훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140102372A priority Critical patent/KR102245497B1/ko
Priority to US14/606,986 priority patent/US10438974B2/en
Publication of KR20160018981A publication Critical patent/KR20160018981A/ko
Priority to US16/563,948 priority patent/US10720501B2/en
Application granted granted Critical
Publication of KR102245497B1 publication Critical patent/KR102245497B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

표시 기판은 게이트 전극을 포함하는 게이트 금속 패턴, 상기 게이트 금속 패턴 위에 배치되는 액티브 패턴 및 상기 액티브 패턴 위에 배치되는 소스 금속 패턴을 포함한다. 상기 소스 금속 패턴은 상기 액티브 패턴 상에 배치되는 제1 하부 패턴, 상기 제1 하부 패턴과 동일한 물질을 포함하며, 상기 제1 하부 패턴 위에 배치되는 제2 하부 패턴, 상기 제2 하부 패턴 위에 배치되는 저저항 금속 패턴 및 상기 저저항 금속 패턴 상에 배치되며 상기 제1 하부 패턴 및 상기 제2 하부 패턴과 동일한 물질을 포함하는 상부 패턴을 포함한다.

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 기판 및 상기 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 채널 표면의 불량을 줄일 수 있는 표시 기판 및 상기 표시 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(Liquid Crystal Display; LCD)는 표시 기판(Thin Film Transistor substrate)과 대향 기판(counter substrate) 사이에 주입된 액정층을 포함한다. 상기 표시 기판에는 게이트 배선들 및 게이트 배선들과 교차하는 소스 배선들이 형성되며, 게이트 배선과 소스 배선에 연결된 스위칭 소자와, 스위칭 소자에 연결된 화소 전극이 형성된다.
최근 표시 장치의 대형화 및 고정세화 됨에 따라서 표시 기판에 형성된 금속 배선의 RC 지연이 증가되는 문제점이 발생하고 있다. 이를 해결하기 위해 상기 RC 지연을 최소화하기 위해서 저저항 금속인 알루미늄으로 금속배선을 구현하고 있다.
그러나, 상기 알루미늄은 상기 RC 지연을 해결할 수는 있으나, 제조 공정 중 불량 발생율이 높은 단점을 갖는다. 예컨대, 상기 알루미늄은 다른 층과의 접촉 저항이 크고, 또한 실리콘(Si)막으로 확산되는 특성을 갖는다. 특히, 건식 식각 방법을 이용하여 표시 기판을 제조하는 경우 상기 알루미늄이 채널에 잔류할 수 있다. 이에 따라, 표시 장치에서 얼룩등의 불량이 발생될 수 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 채널 표면의 불량을 줄일 수 있는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 게이트 전극을 포함하는 게이트 금속 패턴, 상기 게이트 금속 패턴 위에 배치되는 액티브 패턴 및 상기 액티브 패턴 위에 배치되는 소스 금속 패턴을 포함한다. 상기 소스 금속 패턴은 상기 액티브 패턴 상에 배치되는 제1 하부 패턴, 상기 제1 하부 패턴과 동일한 물질을 포함하며, 상기 제1 하부 패턴 위에 배치되는 제2 하부 패턴, 상기 제2 하부 패턴 위에 배치되는 저저항 금속 패턴 및 상기 저저항 금속 패턴 상에 배치되며 상기 제1 하부 패턴 및 상기 제2 하부 패턴과 동일한 물질을 포함하는 상부 패턴을 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 제1 하부 패턴과 상기 제2 하부 패턴 사이에 배치되는 제3 하부 패턴을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 하부 패턴은 질소(N2)를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 제2 하부 패턴과 상기 저저항 금속 패턴 사이에 배치되는 제3 하부 패턴을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 하부 패턴은 질소(N2)를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 하부 패턴, 제2 하부 패턴 및 상기 상부 패턴은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 저저항 금속 패턴은 알루미늄(Al) 또는 알루미늄 합금을 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조방법은 베이스 기판에 게이트 전극을 포함하는 게이트 금속 패턴을 형성하는 단계, 상기 게이트 금속 패턴을 커버하는 게이트 절연층을 형성하는 단계, 상기 게이트 절연층 위에 액티브층을 형성하는 단계, 상기 액티브층 위에 소스 금속층을 형성하는 단계, 상기 소스 금속층 위에 포토레지스트층을 형성하는 단계, 상기 포토 레지스트층을 현상하여 제1 포토레지스트 패턴을 형성하는 단계 및 상기 제1 포토레지스트 패턴을 마스크로 이용하여 상기 소스 금속층 및 상기 액티브층을 식각하여, 소스 금속 패턴 및 액티브 패턴을 형성하는 단계를 포함한다. 상기 소스 금속층을 형성하는 단계는 상기 액티브층 위에 제1 하부층을 증착하는 단계, 상기 제1 하부층 위에 제2 하부층을 증착하는 단계, 상기 제2 하부층 위에 저저항 금속층을 증착하는 단계 및 상기 저저항 금속층 위에 상부층을 증착하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 소스 금속층을 형성하는 단계는 상기 제1 하부층을 증착한 후, 상기 제1 하부층을 플라즈마 처리하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 하부층을 플라즈마 처리하는 단계는 질소(N2) 가스를 이용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 소스 금속층을 형성하는 단계는 상기 제1 하부층을 증착한 후, 상기 제1 하부층 위에 제3 하부층을 증착하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 하부층은 질화 몰리브덴(MoN)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 소스 금속층을 형성하는 단계는 상기 제2 하부층을 증착한 후, 상기 제2 하부층을 플라즈마 처리하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 하부층을 플라즈마 처리하는 단계는 질소(N2) 가스를 이용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 소스 금속층을 형성하는 단계는 상기 제2 하부층을 증착한 후, 상기 제2 하부층 위에 제3 하부층을 증착하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 하부층은 질화 몰리브덴(MoN)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 소스 금속 패턴 및 상기 액티브 패턴을 형성하는 단계는 상기 제1 포토레지스트 패턴을 마스크로 이용하여, 상기 소스 금속층을 습식 식각하는 단계, 상기 제1 포토레지스트 패턴을 부분적으로 제거하여, 상기 소스 금속층을 부분적으로 노출하는 제2 포토레지스트 패턴을 형성하는 단계 및 상기 제2 포토레지스트 패턴을 마스크로 이용하여, 상기 소스 금속층 및 상기 반도체층을 건식 식각하여, 상기 소스 금속 패턴 및 상기 액티브 패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 하부층, 제2 하부층 및 상기 상부층은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 저저항 금속층은 알루미늄(Al) 또는 알루미늄 합금을 포함할 수 있다.
본 발명의 실시예들에 따르면, 소스 금속 패턴의 하부 패턴을 제1 하부 패턴 및 제2 하부 패턴으로 분할 증착한다. 이에 따라 상기 소스 금속 패턴의 하부 패턴의 막질이 개선되어 건식 식각 과정에서 알루미늄이 채널 표면에 잔류하는 것을 감소시킬 수 있다. 이에 따라, 표시 장치의 얼룩 등의 불량이 방지될 수 있다.
또한, 소스 금속 패턴의 하부 패턴을 제1 하부 패턴 및 제2 하부 패턴으로 분할 증착하고, 상기 제1 하부 패턴 또는 상기 제2 하부 패턴을 질소 가스를 이용하여 플라즈마 처리한다. 이에 따라, 치밀한 막질을 갖는 제3 하부 패턴을 형성할 수 있다. 따라서, 건식 식각 과정에서 알루미늄이 채널 표면에 잔류하는 것을 감소시킬 수 있다. 이에 따라, 표시 장치의 얼룩 등의 불량이 방지될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 3 내지 도 11은 도 2의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 12는 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 13은 도 12의 II-II'선을 따라 절단한 단면도이다.
도 14 내지 도 23은 도 13의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 15는 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 16은 도 15의 III-III'선을 따라 절단한 단면도이다.
도 17 내지 도 35는 도 16의 표시 기판의 제조 방법을 나타낸 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다. 도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 박막 트랜지스터 기판(100)은 게이트 라인(GL), 상기 게이트 라인(GL)과 교차하는 데이터 라인(DL), 스위칭 소자인 박막 트랜지스터(SW) 및 화소 전극(PE)을 포함한다. 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 연결되고, 상기 화소 전극(PE)은 콘택홀(CNT)을 통해서 상기 박막 트랜지스터(SW)와 연결된다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 스위칭 소자(SW)의 게이트 전극(GE)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 게이트 전극(GE)을 형성할 수 있다.
상기 게이트 라인(GL) 및 상기 게이트 전극(GE) 상에는 게이트 절연층(120)이 형성된다. 상기 게이트 절연층(120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 게이트 절연층(120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 게이트 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 게이트 절연층(120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 반도체 패턴(SC) 및 오믹 콘택 패턴(OC)을 포함할 수 있다. 상기 반도체 패턴(SC) 은 실리콘 반도체 물질을 포함할 수 있고, 예를 들어, 비정질 실리콘을 들 수 있다. 상기 오믹 콘택 패턴(OC)은 상기 반도체 패턴(SC)과 소스 전극(SE) 사이에 개재되고, 상기 반도체 패턴(SC)과 드레인 전극(DE) 사이에 개재된다. 상기 오믹 콘택 패턴(OC)은 n형 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴(130)이 형성된다. 상기 소스 금속 패턴(130)은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 소스 금속 패턴(130)은 상기 액티브 패턴(AP) 상에 배치되는 제1 하부 패턴(131), 제1 하부 패턴(131)과 동일한 물질을 포함하며, 상기 제1 하부 패턴(131) 위에 배치되는 제2 하부 패턴(132), 상기 제2 하부 패턴(132) 위에 배치되는 저저항 금속 패턴(134) 및 상기 저저항 금속 패턴(134) 상에 배치되며 상기 제1 하부 패턴(131) 및 상기 제2 하부 패턴(132)과 동일한 물질을 포함하는 상부 패턴(135)을 포함하는 다중막 구조를 갖는다.
상기 제1 하부 패턴(131), 제2 하부 패턴(132) 및 상기 상부 패턴(135)은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함할 수 있다. 상기 저저항 금속 패턴(134)은 알루미늄(Al) 또는 알루미늄 합금을 포함할 수 있다.
상기 소스 금속 패턴(130) 상에는 패시베이션층(140)이 형성된다. 상기 패시베이션층(140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 패시베이션층(140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 패시베이션층(140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 패시베이션층(140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 패시베이션층(140) 상에는 상기 유기막(150)이 형성된다. 상기 유기막(150)은 상기 표시 기판(100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(150)은 컬러 필터층 일 수 있다. 상기 유기막(150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
상기 유기막(150) 상에는 상기 화소 전극(PE)이 형성된다. 상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 화소 전극(PE)은 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다.
도 3 내지 도 11은 도 2의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 3을 참조하면, 베이스 기판(110) 위에 게이트 전극(GE)을 포함하는 게이트 금속 패턴을 형성한다. 상기 게이트 금속 패턴은 상기 게이트 전극(GE)과 연결되는 게이트 라인을 더 포함할 수 있다.
예를 들어, 상기 베이스 기판(110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 라인 및 상기 게이트 전극(GE)을 형성한다. 상기 베이스 기판(110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
다음으로, 상기 게이트 라인 및 상기 게이트 전극(GE)을 커버하는 게이트 절연층(120)을 형성한다. 상기 게이트 절연층(120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 게이트 절연층(120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 게이트 절연층(120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
도 4를 참조하면, 상기 게이트 절연층(120) 위에, 반도체층(SCL), 오믹 콘택층(OCL) 및 소스 금속층(130L)을 순차적으로 형성한다.
상기 반도체층(SCL)은 비정질 실리콘을 포함할 수 있으며, 상기 오믹 콘택층(OCL)은 n+ 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다.
상기 소스 금속층(130L)은 상기 오믹 콘택층(OCL)상에 배치되는 제1 하부층(131L), 제1 하부층(131L)과 동일한 물질을 포함하며, 상기 제1 하부층(131L) 위에 배치되는 제2 하부층(132L), 상기 제2 하부층(132L) 위에 배치되는 저저항 금속층(134L) 및 상기 저저항 금속층(134L) 상에 배치되며 상기 제1 하부층(131L) 및 상기 제2 하부층(132L)과 동일한 물질을 포함하는 상부층(135L)을 포함하는 다중막 구조를 갖는다.
상기 제1 하부층(131L), 제2 하부층(132L) 및 상기 상부층(135L)은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함할 수 있다. 상기 저저항 금속층(134L)은 알루미늄(Al) 또는 알루미늄 합금을 포함할 수 있다.
도 5를 참조하면, 상기 소스 금속층(130L) 위에 포토레지스트 조성물을 도포하여, 포토레지스트층을 형성한 후, 이를 패터닝하여, 제1 포토레지스트 패턴(PR1)을 형성한다.
상기 포토레지스트 조성물은 노볼락 수지, 디아지드계 감광제 및 용매를 포함한다. 예를 들어, 상기 포토레지스트 조성물은 노볼락 수지 약 5 중량% 내지 약 30 중량%, 디아지드계 감광제 약 2 내지 약 10 중량 및 여분의용매를 포함할 수 있다. 상기 노볼락 수지는 알칼리 가용성이며, 크레졸 혼합물, 자일레놀 및 살리실알데하이드를 포함하는 모노머 혼합물의 축합 반응을 통하여 얻어질 수 있다. 상기 크레졸 혼합물은 메타크레졸 및 파라크레졸을 포함할 수 있으며, 상기 모노머 혼합물은 포름알데하이드를 더 포함할수 있다.
바람직하게, 상기 모노머 혼합물은 메타크레졸과 파라크레졸을 포함하는 크레졸 혼합물 약 20 중량% 내지 약 50 중량%, 자일레놀 약 20 중량% 내지 약 30 중량% 및 살리실알데하이드 약 30 중량% 내지 약 50 중량%를 포함할 수 있다. 상기 크레졸 혼합물에서, 상기 메타크레졸과 파라크레졸의 중량비는 약 3:7 내지 7:3일 수 있다.
상기 포토레지스트 조성물은 파지티브 타입이며, 프리베이크, 노광, 현상 및 하드베이크를 거쳐, 상기 제1 포토레지스트 패턴(PR1)이 형성될 수 있다. 상기 프리베이크는 약 80℃ 내지 약 120℃에서 진행될 수 있으며, 상기 하드베이크는 약 120℃ 내지 약 150℃에서 진행될 수 있다.
상기 제1 포토레지스트 패턴(PR1)은 상기 게이트 전극(GE)과 중첩하며, 두께 구배를 갖는다. 구체적으로, 상기 제1 포토레지스트 패턴(PR1)은, 제1 두께부(TH1)와 상기 제1 두께부(TH1)보다 작은 두께를 갖는 제2 두께부(TH2)를 갖는다. 상기 제2 두께부(TH2)는 상기 게이트 전극(GE)과 중첩한다.
상기 제1 포토레지스트 패턴(PR1)은 증가된 내열성을 갖는다. 따라서, 하드베이크 공정에서 프로파일을 유지할 수 있으며, 이는 포토리소그라피 공정의 신뢰성을 개선할 수 있다.
도 6을 참조하면, 상기 제1 포토레지스트 패턴(PR1)을 마스크로 이용하여, 상기 소스 금속층(130L)을 패터닝하여, 소스 금속 패턴(130)을 형성한다. 상기 소스 금속 패턴(130)은 상기 게이트 라인과 교차하는 데이터 라인을 포함할 수 있다. 본 실시예에서, 상기 소스 금속층(130L)은 에천트를 이용한 습식 식각에 의해 패터닝될 수 있다. 이에 따라, 상기 오믹 콘택층(OCL)의 상면이 부분적으로 노출된다.
도 7을 참조하면, 애싱(ahing) 공정을 통하여, 상기 제1 포토레지스트 패턴(PR1)을 부분적으로 제거한다. 결과적으로, 상기 제2 두께부(TH2)가 제거되고, 상기 제1 두께부(TF1)가 부분적으로 잔류하여, 제2 포토레지스트 패턴(PR2)을 형성한다. 상기 제2 포토레지스트 패턴(PR2)은 상기 소스 금속 패턴(130)을 부분적으로 노출한다.
도 8을 참조하면, 건식 식각을 통하여, 상기 소스 금속 패턴(130)의 노출된 부분 및 상기 오믹 콘택층(OCL)의 일부를 제거하여, 소스 전극(SE) 및 드레인 전극(DE)을 형성한다. 또한, 상기 건식 식각 과정에서, 상기 포토레지스트 패턴이 형성되지 않은 영역의 오믹 콘택층(OCL) 및 반도체층(SCL)이 제거되어, 반도체 패턴(SC) 및 상기 반도체 패턴(SC) 위에 배치되는 오믹 콘택 패턴(OC)을 형성한다.
도 9를 참조하면, 상기 소스 전극(SE) 및 상기 드레인전극(DE)을 커버하는 패시베이션층(140)을 형성한다.
상기 패시베이션층(140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 패시베이션층(140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 패시베이션층(140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 패시베이션층(140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 10을 참조하면, 상기 패시베이션층(140)이 형성된 베이스 기판(110) 상에 유기막(150)이 형성된다.
상기 유기막(150)은 상기 표시 기판(100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(150)은 컬러 필터층 일 수 있다. 상기 유기막(150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
도 11을 참조하면, 상기 패시베이션층(140)과 상기 유기막(150)을 관통하는 콘택홀(CNT)을 형성한다.
상기 콘택홀(CNT)을 통해 상기 화소 전극(PE)과 상기 드레인 전극(DE)이 전기적으로 연결된다.
도 2를 참조하면, 상기 유기막(150) 상에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝하여 상기 화소 전극(PE)을 형성한다.
상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oside: IZO)을 포함할 수 있다. 상기 화소 전극(PE)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 소스 금속 패턴(130)은 제1 하부 패턴(131), 제2 하부 패턴(132), 저저항 금속 패턴(134) 및 상부 패턴(135)을 포함하는 다중막 구조를 갖는다. 소스 금속 패턴을 식각하는 과정에서 육불화황(SF6) 등의 가스가 이용된다. 따라서, 몰리브덴(Mo)을 포함하는 하부 패턴과 상부 패턴은 플루오르화 몰리브덴(MoFx)을 형성할 수 있으며, 알루미늄(Al)을 포함하는 저저항 금속 패턴은 플루오르화 알루미늄(AlFx)을 형성할 수 있다. 상기 플루오르화 몰리브덴(MoFx)은 휘발성 물질이나, 상기 플루오르화 알루미늄(AlFx)은 비휘발성 물질이다. 따라서, 상기 플루오르화 알루미늄(AlFx)은 식각 후 채널에 잔류할 수 있다.
그러나, 본 실시예에 따른 소스 금속 패턴은 이중층으로 형성되는 하부 패턴을 갖는다. 몰리브덴을 포함하는 하부 패턴은 원주형의 구조로 증착되는데, 다층 구조로 형성되는 경우 하부 패턴의 구조가 변경될 수 있다. 따라서, 건식 식각 과정에서 알루미늄이 채널 표면에 잔류하는 것을 감소시킬 수 있다. 이에 따라, 표시 장치의 얼룩 등의 불량이 방지될 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다. 도 13은 도 12의 II-II'선을 따라 절단한 단면도이다.
도 12 및 도 13을 참조하면, 박막 트랜지스터 기판(1100)은 게이트 라인(GL), 상기 게이트 라인(GL)과 교차하는 데이터 라인(DL), 스위칭 소자인 박막 트랜지스터(SW) 및 화소 전극(PE)을 포함한다. 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 연결되고, 상기 화소 전극(PE)은 콘택홀(CNT)을 통해서 상기 박막 트랜지스터(SW)와 연결된다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 스위칭 소자(SW)의 게이트 전극(GE)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 게이트 전극(GE)을 형성할 수 있다.
상기 게이트 라인(GL) 및 상기 게이트 전극(GE) 상에는 게이트 절연층(1120)이 형성된다. 상기 게이트 절연층(1120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(1120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 게이트 절연층(1120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 게이트 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 게이트 절연층(1120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 반도체 패턴(SC) 및 오믹 콘택 패턴(OC)을 포함할 수 있다. 상기 반도체 패턴(SC) 은 실리콘 반도체 물질을 포함할 수 있고, 예를 들어, 비정질 실리콘을 들 수 있다. 상기 오믹 콘택 패턴(OC)은 상기 반도체 패턴(SC)과 소스 전극(SE) 사이에 개재되고, 상기 반도체 패턴(SC)과 드레인 전극(DE) 사이에 개재된다. 상기 오믹 콘택 패턴(OC)은 n형 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴(1130)이 형성된다. 상기 소스 금속 패턴(1130)은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 소스 금속 패턴(1130)은 상기 액티브 패턴(AP) 상에 배치되는 제1 하부 패턴(1131), 상기 제1 하부 패턴 위에 배치되는 제3 하부 패턴(1133), 상기 제1 하부 패턴(1131)과 동일한 물질을 포함하며 상기 제3 하부 패턴(1133) 위에 배치되는 제2 하부 패턴(1132), 상기 제2 하부 패턴(1132) 위에 배치되는 저저항 금속 패턴(1134) 및 상기 저저항 금속 패턴(1134) 상에 배치되며 상기 제1 하부 패턴(1131) 및 상기 제2 하부 패턴(1132)과 동일한 물질을 포함하는 상부 패턴(1135)을 포함하는 다중막 구조를 갖는다.
상기 제1 하부 패턴(1131), 제2 하부 패턴(1132) 및 상기 상부 패턴(1135)은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함할 수 있다. 상기 저저항 금속 패턴(1134)은 알루미늄(Al) 또는 알루미늄 합금을 포함할 수 있다. 상기 제3 하부 패턴(1133)은 질소(N2)를 포함할 수 있다. 상기 제3 하부 패턴(1133)은 상기 제1 하부 패턴(1131)을 플라즈마 처리하여 형성될 수 있다. 상기 제1 하부 패턴(1131)을 플라즈마 처리할 때 질소(N2) 가스가 이용될 수 있다. 그러나 이에 한정되는 것은 아니며, 상기 제3 하부 패턴(1133)은 질화 몰리브덴(Mon) 층을 직접 증착하는 방법으로 형성될 수도 있다.
상기 소스 금속 패턴(1130) 상에는 패시베이션층(1140)이 형성된다. 상기 패시베이션층(1140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 패시베이션층(1140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 패시베이션층(1140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 패시베이션층(1140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 패시베이션층(1140) 상에는 상기 유기막(1150)이 형성된다. 상기 유기막(1150)은 상기 표시 기판(1100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(1150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(1150)은 컬러 필터층 일 수 있다. 상기 유기막(1150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
상기 유기막(1150) 상에는 상기 화소 전극(PE)이 형성된다. 상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 화소 전극(PE)은 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다.
도 14 내지 도 23은 도 13의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 14를 참조하면, 베이스 기판(1110) 위에 게이트 전극(GE)을 포함하는 게이트 금속 패턴을 형성한다. 상기 게이트 금속 패턴은 상기 게이트 전극(GE)과 연결되는 게이트 라인을 더 포함할 수 있다.
예를 들어, 상기 베이스 기판(1110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 라인 및 상기 게이트 전극(GE)을 형성한다. 상기 베이스 기판(1110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
다음으로, 상기 게이트 라인 및 상기 게이트 전극(GE)을 커버하는 게이트 절연층(1120)을 형성한다. 상기 게이트 절연층(1120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 게이트 절연층(1120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 게이트 절연층(1120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
도 15를 참조하면, 상기 게이트 절연층(1120) 위에, 반도체층(SCL), 오믹 콘택층(OCL) 및 소스 금속층(1130L)을 순차적으로 형성한다.
상기 반도체층(SCL)은 비정질 실리콘을 포함할 수 있으며, 상기 오믹 콘택층(OCL)은 n+ 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다.
상기 소스 금속층(1130L)은 상기 오믹 콘택층(OCL)상에 배치되는 제1 하부층(1131L) 및 제3 하부층(1133L)을 포함한다.
상기 제1 하부층(1131L)은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함할 수 있다. 상기 제3 하부층(1133L)은 질소(N2)를 포함할 수 있다. 상기 제3 하부층(1133L)은 상기 제1 하부층(1131L)을 플라즈마 처리하여 형성될 수 있다. 상기 제1 하부층(1131L)을 플라즈마 처리할 때 질소(N2) 가스가 이용될 수 있다. 그러나 이에 한정되는 것은 아니며, 상기 제3 하부층(1133L)은 질화 몰리브덴(Mon) 층을 직접 증착하는 방법으로 형성될 수도 있다.
도 16을 참조하면, 상기 제1 하부층(1131L) 및 제3 하부층(1133L)이 형성된 베이스 기판(1110) 상에 제2 하부층(1132L), 저저항 금속층(1134L) 및 상부층(1135L)을 형성한다.
상기 제2 하부층(1132L)은 상기 제1 하부층(1131L)과 동일한 물질을 포함할 수 있다. 상기 제2 하부층(1132L) 및 상기 상부층(1135L)은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함할 수 있다. 상기 저저항 금속층(1134L)은 알루미늄(Al) 또는 알루미늄 합금을 포함할 수 있다.
도 17을 참조하면, 상기 소스 금속층(1130L) 위에 포토레지스트 조성물을 도포하여, 포토레지스트층을 형성한 후, 이를 패터닝하여, 제1 포토레지스트 패턴(PR1)을 형성한다.
상기 포토레지스트 조성물은 노볼락 수지, 디아지드계 감광제 및 용매를 포함한다. 예를 들어, 상기 포토레지스트 조성물은 노볼락 수지 약 5 중량% 내지 약 30 중량%, 디아지드계 감광제 약 2 내지 약 10 중량 및 여분의용매를 포함할 수 있다. 상기 노볼락 수지는 알칼리 가용성이며, 크레졸 혼합물, 자일레놀 및 살리실알데하이드를 포함하는 모노머 혼합물의 축합 반응을 통하여 얻어질 수 있다. 상기 크레졸 혼합물은 메타크레졸 및 파라크레졸을 포함할 수 있으며, 상기 모노머 혼합물은 포름알데하이드를 더 포함할수 있다.
바람직하게, 상기 모노머 혼합물은 메타크레졸과 파라크레졸을 포함하는 크레졸 혼합물 약 20 중량% 내지 약 50 중량%, 자일레놀 약 20 중량% 내지 약 30 중량% 및 살리실알데하이드 약 30 중량% 내지 약 50 중량%를 포함할 수 있다. 상기 크레졸 혼합물에서, 상기 메타크레졸과 파라크레졸의 중량비는 약 3:7 내지 7:3일 수 있다.
상기 포토레지스트 조성물은 파지티브 타입이며, 프리베이크, 노광, 현상 및 하드베이크를 거쳐, 상기 제1 포토레지스트 패턴(PR1)이 형성될 수 있다. 상기 프리베이크는 약 80℃ 내지 약 120℃에서 진행될 수 있으며, 상기 하드베이크는 약 120℃ 내지 약 150℃에서 진행될 수 있다.
상기 제1 포토레지스트 패턴(PR1)은 상기 게이트 전극(GE)과 중첩하며, 두께 구배를 갖는다. 구체적으로, 상기 제1 포토레지스트 패턴(PR1)은, 제1 두께부(TH1)와 상기 제1 두께부(TH1)보다 작은 두께를 갖는 제2 두께부(TH2)를 갖는다. 상기 제2 두께부(TH2)는 상기 게이트 전극(GE)과 중첩한다.
상기 제1 포토레지스트 패턴(PR1)은 증가된 내열성을 갖는다. 따라서, 하드베이크 공정에서 프로파일을 유지할 수 있으며, 이는 포토리소그라피 공정의 신뢰성을 개선할 수 있다.
도 18을 참조하면, 상기 제1 포토레지스트 패턴(PR1)을 마스크로 이용하여, 상기 소스 금속층(1130L)을 패터닝하여, 소스 금속 패턴(1130)을 형성한다. 상기 소스 금속 패턴(1130)은 상기 게이트 라인과 교차하는 데이터 라인을 포함할 수 있다. 본 실시예에서, 상기 소스 금속층(1130L)은 에천트를 이용한 습식 식각에 의해 패터닝될 수 있다. 이에 따라, 상기 오믹 콘택층(OCL)의 상면이 부분적으로 노출된다.
도 19를 참조하면, 애싱(ahing) 공정을 통하여, 상기 제1 포토레지스트 패턴(PR1)을 부분적으로 제거한다. 결과적으로, 상기 제2 두께부(TH2)가 제거되고, 상기 제1 두께부(TF1)가 부분적으로 잔류하여, 제2 포토레지스트 패턴(PR2)을 형성한다. 상기 제2 포토레지스트 패턴(PR2)은 상기 소스 금속 패턴(1130)을 부분적으로 노출한다.
도 20을 참조하면, 건식 식각을 통하여, 상기 소스 금속 패턴(1130)의 노출된 부분 및 상기 오믹 콘택층(OCL)의 일부를 제거하여, 소스 전극(SE) 및 드레인 전극(DE)을 형성한다. 또한, 상기 건식 식각 과정에서, 상기 포토레지스트 패턴이 형성되지 않은 영역의 오믹 콘택층(OCL) 및 반도체층(SCL)이 제거되어, 반도체 패턴(SC) 및 상기 반도체 패턴(SC) 위에 배치되는 오믹 콘택 패턴(OC)을 형성한다.
도 21을 참조하면, 상기 소스 전극(SE) 및 상기 드레인전극(DE)을 커버하는 패시베이션층(1140)을 형성한다.
상기 패시베이션층(1140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 패시베이션층(1140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 패시베이션층(1140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 패시베이션층(1140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 22를 참조하면, 상기 패시베이션층(1140)이 형성된 베이스 기판(1110) 상에 유기막(1150)이 형성된다.
상기 유기막(1150)은 상기 표시 기판(1100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(1150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(1150)은 컬러 필터층 일 수 있다. 상기 유기막(1150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
도 23을 참조하면, 상기 패시베이션층(1140)과 상기 유기막(1150)을 관통하는 콘택홀(CNT)을 형성한다.
상기 콘택홀(CNT)을 통해 상기 화소 전극(PE)과 상기 드레인 전극(DE)이 전기적으로 연결된다.
도 13을 참조하면, 상기 유기막(1150) 상에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝 하여 상기 화소 전극(PE)을 형성한다.
상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oside: IZO)을 포함할 수 있다. 상기 화소 전극(PE)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 소스 금속 패턴(1130)은 제1 하부 패턴(1131), 제2 하부 패턴(1132), 제3 하부 패턴(1133), 저저항 금속 패턴(1134) 및 상부 패턴(1135)을 포함하는 다중막 구조를 갖는다. 소스 금속 패턴을 식각하는 과정에서 육불화황(SF6) 등의 가스가 이용된다. 따라서, 몰리브덴(Mo)을 포함하는 하부 패턴과 상부 패턴은 플루오르화 몰리브덴(MoFx)을 형성할 수 있으며, 알루미늄(Al)을 포함하는 저저항 금속 패턴은 플루오르화 알루미늄(AlFx)을 형성할 수 있다. 상기 플루오르화 몰리브덴(MoFx)은 휘발성 물질이나, 상기 플루오르화 알루미늄(AlFx)은 비휘발성 물질이다. 따라서, 상기 플루오르화 알루미늄(AlFx)은 식각 후 채널에 잔류할 수 있다.
그러나, 본 실시예에 따른 소스 금속 패턴(1130)은 삼중층으로 형성되는 하부 패턴을 갖는다. 몰리브덴을 포함하는 하부 패턴은 원주형의 구조로 증착되는데, 다층 구조로 형성되는 경우 하부 패턴의 구조가 변경될 수 있다. 또한, 상기 제1 하부 패턴(1131)과 상기 제2 하부 패턴(1132) 사이에 형성되는 제3 하부 패턴(1133)은 치밀한 막질을 구현할 수 있다. 따라서, 건식 식각 과정에서 알루미늄이 채널 표면에 잔류하는 것을 감소시킬 수 있다. 이에 따라, 표시 장치의 얼룩 등의 불량이 방지될 수 있다.
도 24는 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다. 도 25는 도 24의 III-III'선을 따라 절단한 단면도이다.
도 12 및 도 13을 참조하면, 박막 트랜지스터 기판(2100)은 게이트 라인(GL), 상기 게이트 라인(GL)과 교차하는 데이터 라인(DL), 스위칭 소자인 박막 트랜지스터(SW) 및 화소 전극(PE)을 포함한다. 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 연결되고, 상기 화소 전극(PE)은 콘택홀(CNT)을 통해서 상기 박막 트랜지스터(SW)와 연결된다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 스위칭 소자(SW)의 게이트 전극(GE)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 게이트 전극(GE)을 형성할 수 있다.
상기 게이트 라인(GL) 및 상기 게이트 전극(GE) 상에는 게이트 절연층(2120)이 형성된다. 상기 게이트 절연층(2120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(2120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 게이트 절연층(2120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 게이트 절연층(2120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 게이트 절연층(2120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 반도체 패턴(SC) 및 오믹 콘택 패턴(OC)을 포함할 수 있다. 상기 반도체 패턴(SC) 은 실리콘 반도체 물질을 포함할 수 있고, 예를 들어, 비정질 실리콘을 들 수 있다. 상기 오믹 콘택 패턴(OC)은 상기 반도체 패턴(SC)과 소스 전극(SE) 사이에 개재되고, 상기 반도체 패턴(SC)과 드레인 전극(DE) 사이에 개재된다. 상기 오믹 콘택 패턴(OC)은 n형 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴(2130)이 형성된다. 상기 소스 금속 패턴(2130)은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 소스 금속 패턴(2130)은 상기 액티브 패턴(AP) 상에 배치되는 제1 하부 패턴(2131), 상기 제1 하부 패턴(2131)과 동일한 물질을 포함하며 상기 제1 하부 패턴(2131) 위에 배치되는 제2 하부 패턴(2132), 상기 제2 하부 패턴(2132) 위에 배치되는 제3 하부 패턴(2133), 상기 제3 하부 패턴(2133) 위에 배치되는 저저항 금속 패턴(2134) 및 상기 저저항 금속 패턴(2134) 상에 배치되며 상기 제1 하부 패턴(2131) 및 상기 제2 하부 패턴(2132)과 동일한 물질을 포함하는 상부 패턴(2135)을 포함하는 다중막 구조를 갖는다.
상기 제1 하부 패턴(2131), 제2 하부 패턴(2132) 및 상기 상부 패턴(2135)은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함할 수 있다. 상기 저저항 금속 패턴(2134)은 알루미늄(Al) 또는 알루미늄 합금을 포함할 수 있다. 상기 제3 하부 패턴(2133)은 질소(N2)를 포함할 수 있다. 상기 제3 하부 패턴(2133)은 상기 제2 하부 패턴(2132)을 플라즈마 처리하여 형성될 수 있다. 상기 제2 하부 패턴(2132)을 플라즈마 처리할 때 질소(N2) 가스가 이용될 수 있다. 그러나 이에 한정되는 것은 아니며, 상기 제3 하부 패턴(1133)은 질화 몰리브덴(Mon) 층을 직접 증착하는 방법으로 형성될 수도 있다.
상기 소스 금속 패턴(2130) 상에는 패시베이션층(2140)이 형성된다. 상기 패시베이션층(2140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 패시베이션층(2140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 패시베이션층(2140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 패시베이션층(2140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 패시베이션층(2140) 상에는 상기 유기막(2150)이 형성된다. 상기 유기막(2150)은 상기 표시 기판(2100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(2150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(2150)은 컬러 필터층 일 수 있다. 상기 유기막(2150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
상기 유기막(2150) 상에는 상기 화소 전극(PE)이 형성된다. 상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 화소 전극(PE)은 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다.
도 26 내지 도 35는 도 25의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 26을 참조하면, 베이스 기판(2110) 위에 게이트 전극(GE)을 포함하는 게이트 금속 패턴을 형성한다. 상기 게이트 금속 패턴은 상기 게이트 전극(GE)과 연결되는 게이트 라인을 더 포함할 수 있다.
예를 들어, 상기 베이스 기판(2110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 라인 및 상기 게이트 전극(GE)을 형성한다. 상기 베이스 기판(2110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
다음으로, 상기 게이트 라인 및 상기 게이트 전극(GE)을 커버하는 게이트 절연층(2120)을 형성한다. 상기 게이트 절연층(2120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 게이트 절연층(2120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 게이트 절연층(2120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
도 27을 참조하면, 상기 게이트 절연층(2120) 위에, 반도체층(SCL), 오믹 콘택층(OCL) 및 소스 금속층(2130L)을 순차적으로 형성한다.
상기 반도체층(SCL)은 비정질 실리콘을 포함할 수 있으며, 상기 오믹 콘택층(OCL)은 n+ 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다.
상기 소스 금속층(2130L)은 상기 오믹 콘택층(OCL)상에 배치되는 제1 하부층(2131L), 제2 하부층(2132L) 및 제3 하부층(2133L)을 포함한다.
상기 제1 하부층(2131L), 및 상기 제2 하부층(2132L)은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함할 수 있다. 상기 제3 하부층(2133L)은 질소(N2)를 포함할 수 있다. 상기 제3 하부층(2133L)은 상기 제2 하부층(2132L)을 플라즈마 처리하여 형성될 수 있다. 상기 제2 하부층(2132L)을 플라즈마 처리할 때 질소(N2) 가스가 이용될 수 있다. 그러나 이에 한정되는 것은 아니며, 상기 제3 하부층(2133L)은 질화 몰리브덴(Mon) 층을 직접 증착하는 방법으로 형성될 수도 있다.
도 28을 참조하면, 상기 제1 하부층(2131L), 제2 하부층(2132L) 및 제3 하부층(2133L)이 형성된 베이스 기판(2110) 상에 저저항 금속층(2134L) 및 상부층(2135L)을 형성한다.
상기 상부층(2135L)은 상기 제1 하부층(2131L) 및 상기 제2 하부층(2132L)과 동일한 물질을 포함할 수 있다. 상기 상부층(2135L)은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함할 수 있다. 상기 저저항 금속층(2134L)은 알루미늄(Al) 또는 알루미늄 합금을 포함할 수 있다.
도 29를 참조하면, 상기 소스 금속층(2130L) 위에 포토레지스트 조성물을 도포하여, 포토레지스트층을 형성한 후, 이를 패터닝하여, 제1 포토레지스트 패턴(PR1)을 형성한다.
상기 포토레지스트 조성물은 노볼락 수지, 디아지드계 감광제 및 용매를 포함한다. 예를 들어, 상기 포토레지스트 조성물은 노볼락 수지 약 5 중량% 내지 약 30 중량%, 디아지드계 감광제 약 2 내지 약 10 중량 및 여분의용매를 포함할 수 있다. 상기 노볼락 수지는 알칼리 가용성이며, 크레졸 혼합물, 자일레놀 및 살리실알데하이드를 포함하는 모노머 혼합물의 축합 반응을 통하여 얻어질 수 있다. 상기 크레졸 혼합물은 메타크레졸 및 파라크레졸을 포함할 수 있으며, 상기 모노머 혼합물은 포름알데하이드를 더 포함할수 있다.
바람직하게, 상기 모노머 혼합물은 메타크레졸과 파라크레졸을 포함하는 크레졸 혼합물 약 20 중량% 내지 약 50 중량%, 자일레놀 약 20 중량% 내지 약 30 중량% 및 살리실알데하이드 약 30 중량% 내지 약 50 중량%를 포함할 수 있다. 상기 크레졸 혼합물에서, 상기 메타크레졸과 파라크레졸의 중량비는 약 3:7 내지 7:3일 수 있다.
상기 포토레지스트 조성물은 파지티브 타입이며, 프리베이크, 노광, 현상 및 하드베이크를 거쳐, 상기 제1 포토레지스트 패턴(PR1)이 형성될 수 있다. 상기 프리베이크는 약 80℃ 내지 약 120℃에서 진행될 수 있으며, 상기 하드베이크는 약 120℃ 내지 약 150℃에서 진행될 수 있다.
상기 제1 포토레지스트 패턴(PR1)은 상기 게이트 전극(GE)과 중첩하며, 두께 구배를 갖는다. 구체적으로, 상기 제1 포토레지스트 패턴(PR1)은, 제1 두께부(TH1)와 상기 제1 두께부(TH1)보다 작은 두께를 갖는 제2 두께부(TH2)를 갖는다. 상기 제2 두께부(TH2)는 상기 게이트 전극(GE)과 중첩한다.
상기 제1 포토레지스트 패턴(PR1)은 증가된 내열성을 갖는다. 따라서, 하드베이크 공정에서 프로파일을 유지할 수 있으며, 이는 포토리소그라피 공정의 신뢰성을 개선할 수 있다.
도 30을 참조하면, 상기 제1 포토레지스트 패턴(PR1)을 마스크로 이용하여, 상기 소스 금속층(2130L)을 패터닝하여, 소스 금속 패턴(2130)을 형성한다. 상기 소스 금속 패턴(2130)은 상기 게이트 라인과 교차하는 데이터 라인을 포함할 수 있다. 본 실시예에서, 상기 소스 금속층(2130L)은 에천트를 이용한 습식 식각에 의해 패터닝될 수 있다. 이에 따라, 상기 오믹 콘택층(OCL)의 상면이 부분적으로 노출된다.
도 31을 참조하면, 애싱(ahing) 공정을 통하여, 상기 제1 포토레지스트 패턴(PR1)을 부분적으로 제거한다. 결과적으로, 상기 제2 두께부(TH2)가 제거되고, 상기 제1 두께부(TF1)가 부분적으로 잔류하여, 제2 포토레지스트 패턴(PR2)을 형성한다. 상기 제2 포토레지스트 패턴(PR2)은 상기 소스 금속 패턴(2130)을 부분적으로 노출한다.
도 32를 참조하면, 건식 식각을 통하여, 상기 소스 금속 패턴(2130)의 노출된 부분 및 상기 오믹 콘택층(OCL)의 일부를 제거하여, 소스 전극(SE) 및 드레인 전극(DE)을 형성한다. 또한, 상기 건식 식각 과정에서, 상기 포토레지스트 패턴이 형성되지 않은 영역의 오믹 콘택층(OCL) 및 반도체층(SCL)이 제거되어, 반도체 패턴(SC) 및 상기 반도체 패턴(SC) 위에 배치되는 오믹 콘택 패턴(OC)을 형성한다.
도 33을 참조하면, 상기 소스 전극(SE) 및 상기 드레인전극(DE)을 커버하는 패시베이션층(2140)을 형성한다.
상기 패시베이션층(2140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 패시베이션층(2140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 패시베이션층(2140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 패시베이션층(2140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 34를 참조하면, 상기 패시베이션층(2140)이 형성된 베이스 기판(2110) 상에 유기막(2150)이 형성된다.
상기 유기막(2150)은 상기 표시 기판(2100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(2150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(2150)은 컬러 필터층 일 수 있다. 상기 유기막(2150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
도 35를 참조하면, 상기 패시베이션층(2140)과 상기 유기막(2150)을 관통하는 콘택홀(CNT)을 형성한다.
상기 콘택홀(CNT)을 통해 상기 화소 전극(PE)과 상기 드레인 전극(DE)이 전기적으로 연결된다.
도 25를 참조하면, 상기 유기막(2150) 상에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝 하여 상기 화소 전극(PE)을 형성한다.
상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oside: IZO)을 포함할 수 있다. 상기 화소 전극(PE)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 소스 금속 패턴(2130)은 제1 하부 패턴(2131), 제2 하부 패턴(2132), 제3 하부 패턴(2133), 저저항 금속 패턴(2134) 및 상부 패턴(2135)을 포함하는 다중막 구조를 갖는다. 소스 금속 패턴을 식각하는 과정에서 육불화황(SF6) 등의 가스가 이용된다. 따라서, 몰리브덴(Mo)을 포함하는 하부 패턴과 상부 패턴은 플루오르화 몰리브덴(MoFx)을 형성할 수 있으며, 알루미늄(Al)을 포함하는 저저항 금속 패턴은 플루오르화 알루미늄(AlFx)을 형성할 수 있다. 상기 플루오르화 몰리브덴(MoFx)은 휘발성 물질이나, 상기 플루오르화 알루미늄(AlFx)은 비휘발성 물질이다. 따라서, 상기 플루오르화 알루미늄(AlFx)은 식각 후 채널에 잔류할 수 있다.
그러나, 본 실시예에 따른 소스 금속 패턴(2130)은 삼중층으로 형성되는 하부 패턴을 갖는다. 몰리브덴을 포함하는 하부 패턴은 원주형의 구조로 증착되는데, 다층 구조로 형성되는 경우 하부 패턴의 구조가 변경될 수 있다. 또한, 상기 제2 하부 패턴(2132) 위에 형성되는 제3 하부 패턴(2133)은 치밀한 막질을 구현할 수 있다. 따라서, 건식 식각 과정에서 알루미늄이 채널 표면에 잔류하는 것을 감소시킬 수 있다. 이에 따라, 표시 장치의 얼룩 등의 불량이 방지될 수 있다.
본 발명의 실시예들에 따르면, 소스 금속 패턴의 하부 패턴을 제1 하부 패턴 및 제2 하부 패턴으로 분할 증착한다. 이에 따라 상기 소스 금속 패턴의 하부 패턴의 막질이 개선되어 건식 식각 과정에서 알루미늄이 채널 표면에 잔류하는 것을 감소시킬 수 있다. 이에 따라, 표시 장치의 얼룩 등의 불량이 방지될 수 있다.
또한, 소스 금속 패턴의 하부 패턴을 제1 하부 패턴 및 제2 하부 패턴으로 분할 증착하고, 상기 제1 하부 패턴 또는 상기 제2 하부 패턴을 질소 가스를 이용하여 플라즈마 처리한다. 이에 따라, 치밀한 막질을 갖는 제3 하부 패턴을 형성할 수 있다. 따라서, 건식 식각 과정에서 알루미늄이 채널 표면에 잔류하는 것을 감소시킬 수 있다. 이에 따라, 표시 장치의 얼룩 등의 불량이 방지될 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기판 120: 게이트 절연층
130: 소스 금속 패턴 140: 패시베이션층
150: 유기막 131: 제1 하부 패턴
132: 제2 하부 패턴 133: 제3 하부 패턴
134: 저저항 금속 패턴 135: 상부 패턴
DE: 드레인 전극 SE: 소스 전극
GE: 게이트 전극 DL: 데이터 라인
GL: 게이트 라인

Claims (19)

  1. 게이트 전극을 포함하는 게이트 금속 패턴;
    상기 게이트 금속 패턴 위에 배치되는 액티브 패턴; 및
    상기 액티브 패턴 위에 배치되는 소스 금속 패턴을 포함하고,
    상기 소스 금속 패턴은
    상기 액티브 패턴 상에 배치되는 제1 하부 패턴;
    상기 제1 하부 패턴과 동일한 물질을 포함하며, 상기 제1 하부 패턴 위에 배치되는 제2 하부 패턴;
    상기 제1 하부 패턴 및 상기 제2 하부 패턴과 다른 물질을 포함하며, 상기 제2 하부 패턴 위에 배치되는 저저항 금속 패턴; 및
    상기 저저항 금속 패턴 상에 배치되며 상기 제1 하부 패턴 및 상기 제2 하부 패턴과 동일한 물질을 포함하는 상부 패턴을 포함하는 것을 특징으로 하는 표시 기판.
  2. 제1항에 있어서, 상기 제1 하부 패턴과 상기 제2 하부 패턴 사이에 배치되는 제3 하부 패턴을 더 포함하는 것을 특징으로 하는 표시 기판
  3. 제2항에 있어서, 상기 제3 하부 패턴은 질소(N2)를 포함하는 것을 특징으로 하는 표시 기판.
  4. 제1항에 있어서, 상기 제2 하부 패턴과 상기 저저항 금속 패턴 사이에 배치되는 제3 하부 패턴을 더 포함하는 것을 특징으로 하는 표시 기판.
  5. 제4항에 있어서, 상기 제3 하부 패턴은 질소(N2)를 포함하는 것을 특징으로 하는 표시 기판.
  6. 제1항에 있어서, 상기 제1 하부 패턴, 제2 하부 패턴 및 상기 상부 패턴은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함하는 것을 특징으로 하는 표시 기판.
  7. 제1항에 있어서, 상기 저저항 금속 패턴은 알루미늄(Al) 또는 알루미늄 합금을 포함하는 것을 특징으로 하는 표시 기판.
  8. 베이스 기판에 게이트 전극을 포함하는 게이트 금속 패턴을 형성하는 단계;
    상기 게이트 금속 패턴을 커버하는 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 위에 액티브층을 형성하는 단계;
    상기 액티브층 위에 소스 금속층을 형성하는 단계;
    상기 소스 금속층 위에 포토레지스트층을 형성하는 단계;
    상기 포토 레지스트층을 현상하여 제1 포토레지스트 패턴을 형성하는 단계; 및
    상기 제1 포토레지스트 패턴을 마스크로 이용하여 상기 소스 금속층 및 상기 액티브층을 식각하여, 소스 금속 패턴 및 액티브 패턴을 형성하는 단계를 포함하며,
    상기 소스 금속층을 형성하는 단계는
    상기 액티브층 위에 제1 하부층을 증착하는 단계;
    상기 제1 하부층 위에 상기 제1 하부층과 동일한 물질을 포함하는 제2 하부층을 증착하는 단계;
    상기 제2 하부층 위에 상기 제1 하부층 및 상기 제2 하부층과 다른 물질을 포함하는 저저항 금속층을 증착하는 단계; 및
    상기 저저항 금속층 위에 상기 제1 하부층 및 상기 제2 하부층과 동일한 물질을 포함하는 상부층을 증착하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  9. 제8항에 있어서, 상기 소스 금속층을 형성하는 단계는
    상기 제1 하부층을 증착한 후, 상기 제1 하부층을 플라즈마 처리하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  10. 제9항에 있어서, 상기 제1 하부층을 플라즈마 처리하는 단계는 질소(N2) 가스를 이용하는 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제8항에 있어서, 상기 소스 금속층을 형성하는 단계는
    상기 제1 하부층을 증착한 후, 상기 제1 하부층 위에 제3 하부층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제11항에 있어서, 상기 제3 하부층은 질화 몰리브덴(MoN)을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제8항에 있어서, 상기 소스 금속층을 형성하는 단계는
    상기 제2 하부층을 증착한 후, 상기 제2 하부층을 플라즈마 처리하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 제2 하부층을 플라즈마 처리하는 단계는 질소(N2) 가스를 이용하는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제8항에 있어서, 상기 소스 금속층을 형성하는 단계는
    상기 제2 하부층을 증착한 후, 상기 제2 하부층 위에 제3 하부층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제15항에 있어서, 상기 제3 하부층은 질화 몰리브덴(MoN)을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제8항에 있어서, 상기 소스 금속 패턴 및 상기 액티브 패턴을 형성하는 단계는,
    상기 제1 포토레지스트 패턴을 마스크로 이용하여, 상기 소스 금속층을 습식 식각하는 단계;
    상기 제1 포토레지스트 패턴을 부분적으로 제거하여, 상기 소스 금속층을 부분적으로 노출하는 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 포토레지스트 패턴을 마스크로 이용하여, 상기 소스 금속층 및 상기 액티브층을 건식 식각하여, 상기 소스 금속 패턴 및 상기 액티브 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제8항에 있어서, 상기 제1 하부층, 제2 하부층 및 상기 상부층은 몰리브덴(Mo) 또는 몰리브덴 합금을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 제8항에 있어서, 상기 저저항 금속층은 알루미늄(Al) 또는 알루미늄 합금을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020140102372A 2014-08-08 2014-08-08 표시 기판 및 이의 제조 방법 KR102245497B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140102372A KR102245497B1 (ko) 2014-08-08 2014-08-08 표시 기판 및 이의 제조 방법
US14/606,986 US10438974B2 (en) 2014-08-08 2015-01-27 Display substrate and method of manufacturing the same
US16/563,948 US10720501B2 (en) 2014-08-08 2019-09-09 Display substrate capable of decreasing defects and the method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140102372A KR102245497B1 (ko) 2014-08-08 2014-08-08 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160018981A KR20160018981A (ko) 2016-02-18
KR102245497B1 true KR102245497B1 (ko) 2021-04-29

Family

ID=55267998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140102372A KR102245497B1 (ko) 2014-08-08 2014-08-08 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US10438974B2 (ko)
KR (1) KR102245497B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021571A (ja) * 2007-06-15 2009-01-29 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
KR100762027B1 (ko) 2001-05-17 2007-09-28 비오이 하이디스 테크놀로지 주식회사 몰리브덴/알루미늄/몰리브덴 3층막 구조를 갖는 전극의식각방법
KR100473225B1 (ko) 2001-12-31 2005-03-08 엘지.필립스 엘시디 주식회사 알루미늄 금속층과 투명도전성 금속층의 접촉구조와 그를 위한 제조방법
KR100864608B1 (ko) * 2002-08-31 2008-10-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
DE102005029789A1 (de) * 2005-06-24 2006-12-28 Muhr Und Bender Kg Riemenspanner mit außenliegender Dämpfungshülse
KR101171187B1 (ko) * 2005-11-07 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR101316634B1 (ko) 2006-09-29 2013-10-15 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
KR101229277B1 (ko) * 2006-10-12 2013-02-04 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
WO2011155125A1 (ja) 2010-06-08 2011-12-15 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
US20150295092A1 (en) * 2012-10-01 2015-10-15 Sharp Kabushiki Kaisha Semiconductor device
CN103227208B (zh) * 2013-04-10 2016-12-28 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
US20150019449A1 (en) * 2013-07-11 2015-01-15 Navin Murli Lalwani Method to transfer personal financial information and other hard to replace documents to a selected recipient post death

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021571A (ja) * 2007-06-15 2009-01-29 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法

Also Published As

Publication number Publication date
KR20160018981A (ko) 2016-02-18
US10720501B2 (en) 2020-07-21
US20200006503A1 (en) 2020-01-02
US10438974B2 (en) 2019-10-08
US20160043105A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
US8563980B2 (en) Array substrate and manufacturing method
US8558984B2 (en) Liquid crystal display and method of fabricating the same to have TFT's with pixel electrodes integrally extending from one of the source/drain electrodes
KR101392276B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101293130B1 (ko) 어레이 기판 및 이의 제조방법
US9698178B2 (en) Array substrate, method for manufacturing the same, and display apparatus
KR101597312B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101901045B1 (ko) 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치
US20140120657A1 (en) Back Channel Etching Oxide Thin Film Transistor Process Architecture
JP2007184601A (ja) 有機薄膜トランジスタ及びその製造方法
KR20080082253A (ko) 박막 트랜지스터 기판의 제조 방법
US8658480B2 (en) Method for manufacturing active array substrate
US20160336359A1 (en) Thin film transistor device, manufacturing method thereof, and display apparatus
KR102436641B1 (ko) 표시 장치 및 그 제조방법
KR20100133170A (ko) 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법
US9741861B2 (en) Display device and method for manufacturing the same
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
KR102245497B1 (ko) 표시 기판 및 이의 제조 방법
US20200035709A1 (en) Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR101996969B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101311334B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
TWI569456B (zh) 薄膜電晶體及其製造方法
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR101471149B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20140114327A (ko) 액정 표시 장치와 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant