KR20100133170A - 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법 - Google Patents

2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20100133170A
KR20100133170A KR1020090051918A KR20090051918A KR20100133170A KR 20100133170 A KR20100133170 A KR 20100133170A KR 1020090051918 A KR1020090051918 A KR 1020090051918A KR 20090051918 A KR20090051918 A KR 20090051918A KR 20100133170 A KR20100133170 A KR 20100133170A
Authority
KR
South Korea
Prior art keywords
active layer
metal film
thin film
electrode
drain electrode
Prior art date
Application number
KR1020090051918A
Other languages
English (en)
Other versions
KR101051586B1 (ko
Inventor
박진석
엄현석
김원
방정환
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020090051918A priority Critical patent/KR101051586B1/ko
Publication of KR20100133170A publication Critical patent/KR20100133170A/ko
Application granted granted Critical
Publication of KR101051586B1 publication Critical patent/KR101051586B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 LCD를 위한 박막 트랜지스터 어레이 패널에 적용을 위한 박막 트랜지스터의 제조에 있어서, 가시광 영역에서 높은 광투과율 및 높은 전기 전도도를 가지며 반도체 성질도 갖는 ZnO, IZO, IGZO 등을 이용하여 활성층 및 S/D 전극으로 사용할 뿐만 아니라, 위와 같은 활성층을 화소 전극과 적층시키는 구조로 박막 트랜지스터를 제조함으로써, 포토 마스크 수를 줄여 제조공정을 단순화시킬 수 있고, 비용절감 및 생산성을 향상시킬 수 있는 투명 산화물 박막 트랜지스터의 제조 방법에 관한 것이다. 본 발명에 따른 박막 트랜지스터의 제조 방법은, 기판 위에 제1 금속막을 증착한 후에 제1 포토 마스크를 이용하여 게이트 전극을 패턴하는 제1 공정 및 상기 게이트 전극이 패턴된 기판 상 절연막, 활성층 및 제2 금속막을 차례로 증착한 후에 제2 포토 마스크를 이용하여 소오스 전극 및 드레인 전극을 패턴하는 제2 공정을 포함한다.
박막 트랜지스터, 액정 패널, ZnO, 활성층, 광투과성

Description

2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법{Thin Film Transistor Manufacturing Method using Two Photo Masks}
본 발명은 투명 산화물 박막 트랜지스터의 제조 방법에 관한 것으로서, 특히, LCD(Liquid Crystal Display)를 위한 박막 트랜지스터 어레이 패널에 적용을 위한 박막 트랜지스터의 제조에 있어서, 가시광 영역에서 높은 광투과율을 갖고 높은 전기 전도도를 가지며 반도체 성질도 갖는 ZnO, IZO, IGZO 등을 이용하여 활성층 및 S/D(source/drain) 전극으로 사용할 뿐만 아니라, 위와 같은 활성층을 화소 전극과 적층시키는 구조로 박막 트랜지스터를 제조함으로써, 포토 마스크 수를 줄여 제조공정을 단순화시킬 수 있고, 비용절감 및 생산성을 향상시킬 수 있는 투명 산화물 박막 트랜지스터의 제조 방법에 관한 것이다.
LCD를 위한 박막트랜지스터 어레이 패널은 다수의 포토 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하고 제조 시간이 많이 걸림으로써 패널 제조 단가 상승의 주요원인이 되고 있다. 이를 해결하기 위하여, 박막트랜지스터 어레이 패널의 제조는 포토 마스크를 사용하는 공정 수를 줄이는 방향으로 발전하고 있다. 이는 하나의 포토 마스크를 사용하는 공정이 증착공정, 세정공정, 포토 리소그래피 공정, 식각 공정, 포토 레지스트 박리공정, 검사공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 어레이 패널의 제조를 위한 표준 포토 마스크 공정이던 5 마스크 공정 중에서 하나 내지는 두 개의 마스크 공정을 줄인 3 내지 4 개의 포토 마스크를 이용한 박막 트랜지스터 제조 공정이 대두되고 있다.
그러나, 기존의 박막 트랜지스터 제조 방법에서는, 불투명한 a-Si:H를 활성층으로 사용하고, S/D 전극으로도 불투명한 Cr, Mo, Al, Cu 등과 같은 금속을 사용하며, 화소 전극으로 투명한 ITO(In-Tin-Oxide)를 사용함에 따라, S/D 전극과 화소 전극을 서로 연결시켜주기 위한 별도의 포토 마스크 공정이 필요하다는 문제점이 있었다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 기존 박막 트랜지스터의 활성층으로 사용되던 a-Si:H에 비교하여, 비교적 낮은 온도 또는 상온에서 증착이 가능하며, 다양한 증착 조건(산소 함량비, 도핑 및 후처리 공정 등)에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 가질 수 있는 ZnO, IZO, IGZO 등을 이용하여 활성층 및 S/D(source/drain) 전극으로 사용할 뿐만 아니라, 위와 같은 활성층을 화소 전극과 적층시키는 구조로 박막 트랜지스터를 제조함으로써, 포토 마스크 수를 줄여 제조공정을 단순화시킬 수 있고, 비용절감 및 생산성을 향상시킬 수 있는 투명 산화물 박막 트랜지스터의 제조 방법을 제 공하는 데 있다.
그리고, 본 발명의 다른 목적은, 위와 같이 활성층을 화소 전극과 적층시키는 구조로 박막 트랜지스터를 제조할 때 2개의 포토 마스크를 이용하되, LCD의 소오스 전극을 통한 화상 데이터 신호의 전달 지연 시간을 줄일 수 있도록 드레인 전극을 제외한 소오스 전극은 ZnO, IZO, IGZO 등의 활성층과 투명 화소 전극막 이외에도 불투명하지만 전도성이 우수한 Cr, Mo, Al, Cu 등과 같은 금속막이 더 적층되는 구조로 된 투명 산화물 박막 트랜지스터를 제조하는 방법을 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 상기의 목적을 달성하기 위한 본 발명의 일면에 따른 박막 트랜지스터의 제조 방법은, 기판 위에 제1 금속막을 증착한 후에 제1 포토 마스크를 이용하여 게이트 전극을 패턴하는 제1 공정; 및 상기 게이트 전극이 패턴된 기판 상에 절연막, 활성층 및 제2 금속막을 차례로 증착한 후에 제2 포토 마스크를 이용하여 소오스 전극 및 드레인 전극을 패턴하는 제2 공정을 포함한다.
상기 소오스 전극 및 상기 드레인 전극은 상기 절연막 위에 형성된 상기 활성층 및 상기 제2 금속막의 적층 구조이다.
상기 드레인 전극은 상기 활성층 및 상기 제2 금속막의 적층 구조가 LCD 패널의 화소 전극을 위하여 일정 투과율을 갖는 투명 전도막이다.
상기 활성층은 ZnO, IZO, 또는 IGZO 중 적어도 하나의 물질을 포함한다.
상기 제2 금속막은 ITO 또는 IZO 중 적어도 하나의 물질을 포함한다.
상기 제2 포토 마스크는, 상기 소오스 전극 및 상기 드레인 전극의 영역에 대한 광투과율이 제로이고, 상기 게이트 전극 위의 상기 활성층의 채널 영역에 대한 광투과율이, 상기 활성층의 채널, 상기 소오스 전극 및 상기 드레인 전극의 영역 이외의 나머지 부분에 대한 광투과율 보다 작은 GTM 패턴을 갖는 마스크이다.
상기 제2 공정은, 상기 패턴된 게이트 전극 위에 상기 절연막, 상기 활성층 및 상기 제2 금속막을 차례로 증착하고 포토 레지스트를 도포한 후에, 상기 제2 포토 마스크를 이용하여 노광하여 포토 레지스트 패턴을 형성하는 제2-1 공정; 상기 포토 레지스트 패턴이 남아있는 부분 이외의 부분에 대한 상기 제2 금속막, 상기 활성층 및 상기 절연막의 순차 식각을 위한 제2-2 공정; 상기 채널 영역에 대한 상기 포토 레지스트 패턴을 제거하기 위한 제2-3 공정; 및 상기 채널 영역 위의 상기 제2 금속막의 식각을 위한 제2-4 공정을 포함한다.
상기 제2-2 공정 및 상기 제2-4 공정은 습식 또는 건식 식각 공정을 포함한다.
또한, 본 발명의 다른 일면에 따른 박막 트랜지스터의 제조 방법은, 기판 위에 제1 금속막을 증착한 후에 제1 포토 마스크를 이용하여 게이트 전극을 패턴하는 제1 공정; 및 상기 게이트 전극이 패턴된 기판 상에 절연막, 활성층, 제2 금속막 및 제3 금속막을 차례로 증착한 후에 제2 포토 마스크를 이용하여 소오스 전극 및 드레인 전극을 패턴하는 제2 공정을 포함한다.
상기 소오스 전극은 상기 절연막 위에 형성된 상기 활성층, 상기 제2 금속막 및 상기 제3 금속막의 적층 구조이고, 상기 드레인 전극은 상기 절연막 위에 형성 된 상기 활성층 및 상기 제2 금속막의 적층 구조이다.
상기 소오스 전극을 이루는 상기 제3 금속막은 Cr, Mo, Al, 또는 Cu 중 적어도 하나의 물질을 포함하고, 상기 드레인 전극은 상기 활성층 및 상기 제2 금속막의 적층 구조가 LCD 패널의 화소 전극을 위하여 일정 투과율을 갖는 투명 전도막이다.
상기 활성층은 ZnO, IZO, 또는 IGZO 중 적어도 하나의 물질을 포함한다.
상기 제2 금속막은 ITO 또는 IZO 중 적어도 하나의 물질을 포함한다.
상기 제2 포토 마스크는, 상기 소오스 전극의 영역에 대하여 광투과율이 제로이고, 상기 게이트 전극 위의 상기 활성층의 채널 영역에 대한 광투과율이, 상기 활성층의 채널, 상기 소오스 전극 및 상기 드레인 전극의 영역 이외의 나머지 부분에 대한 광투과율 보다 작지만, 상기 드레인 전극의 영역에 대한 광투과율 보다 높은 GTM 패턴을 갖는 마스크이다.
상기 제2 공정은, 상기 패턴된 게이트 전극 위에 상기 절연막, 상기 활성층, 상기 제2 금속막 및 상기 제3 금속막을 차례로 증착하고 포토 레지스트를 도포한 후에, 상기 제2 포토 마스크를 이용하여 노광하여 포토 레지스트 패턴을 형성하는 제2-1 공정; 상기 포토 레지스트 패턴이 남아있는 부분 이외의 부분에 대한 상기 제3 금속막, 상기 제2 금속막, 및 상기 활성층의 순차 식각을 위한 제2-2 공정; 상기 채널 영역에 대한 상기 포토 레지스트 패턴을 제거하기 위한 제2-3 공정; 상기 채널 영역 위의 상기 제3 금속막의 식각을 위한 제2-4 공정; 상기 활성층의 채널, 상기 소오스 전극 및 상기 드레인 전극의 영역 이외의 나머지 부분에 대한 상기 절 연막의 식각을 위한 제2-5 공정; 상기 채널 영역 위의 상기 제2 금속막의 식각을 위한 제2-6 공정; 상기 드레인 전극의 영역에 대한 상기 포토 레지스트 패턴을 제거하기 위한 제2-7 공정; 및 상기 드레인 전극의 영역 위의 상기 제3 금속막의 식각을 위한 제2-8 공정을 포함한다.
상기 제2-2 공정, 상기 제2-4 공정, 상기 제2-5 공정, 상기 제2-6 공정, 및 상기 제2-8 공정은 습식 또는 건식 식각 공정을 포함한다.
그리고, 본 발명의 또 다른 일면에 따라 위와 같이 2개의 포토 마스크를 이용하는 박막 트랜지스터의 제조 방법에 의하여 반도체 소자를 제조할 수 있으며, 특히, 위와 같이 2개의 포토 마스크를 이용하여 제조된 박막 트랜지스터의 어레이 패널을 이용하여 LCD 패널을 제조할 수 있다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터의 제조 방법에 따르면, 가시광 영역에서 높은 광투과율을 갖고 높은 전기 전도도를 가지며 반도체 성질도 갖는 ZnO, IZO, IGZO 등을 이용하여 활성층 및 S/D(source/drain) 전극으로 사용할 뿐만 아니라, 화소 영역에서 위와 같은 활성층이 화소 금속막과 적층되는 구조로 박막 트랜지스터를 제조함으로써, 포토 마스크 수를 줄여 제조공정을 단순화시킬 수 있고, 이에 따라, LCD(Liquid Crystal Display)를 위한 박막 트랜지스터 어레이 패널에 적용하여 비용을 절감할 수 있고 생산성을 향상시킬 수 있다.
그리고, 본 발명에 따른 박막 트랜지스터의 제조 방법에 따르면, 위와 같이 활성층을 화소 전극과 적층시키는 구조로 박막 트랜지스터를 제조할 때 2개의 포토 마스크를 이용하되, 드레인 전극을 제외한 소오스 전극은 ZnO, IZO, IGZO 등의 활성층과 투명 화소 전극막 이외에도 불투명하지만 전도성이 우수한 Cr, Mo, Al, Cu 등과 같은 금속막이 더 적층되는 구조로 함으로써, 소오스 전극을 통한 화상 데이터 신호의 전달 지연 시간을 줄일 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 박막 트랜지스터의 제조 방법은, 다음과 같은 공정을 포함한다.
1. 게이트 전극의 패턴(11) 공정(S10, 도 2의 LCD를 위한 박막 트랜지스터 어레이 패널의 한 픽셀에 대한 게이트 패턴 참조).
2. 절연막(12), 활성층(13) 및 S/D 금속막(14)을 차례로 증착한 후의 포토 공정(S20, 도 3의 LCD를 위한 박막 트랜지스터 어레이 패널의 한 픽셀에 대한 포토 레지스트 패턴 참조).
3. 절연막(12), 활성층(13) 및 S/D 금속막(14)의 식각 공정과 채널 영역(21) 에 대한 포토 레지스트 패턴을 제거하는 공정(S30, S31, 도 4의 LCD를 위한 박막 트랜지스터 어레이 패널의 한 픽셀에 대한 O2 Ashing 공정 후의 포토 레지스트 패턴 참조).
4. 채널 영역(21) 위의 S/D 금속막(14)의 식각 공정과 포토 레지스트 제거 공정(S40, S41, 도 5의 LCD를 위한 박막 트랜지스터 어레이 패널의 한 픽셀에 대한 PR 제거 공정 후의 포토 레지스트 패턴 참조).
여기서, 위와 같은 공정으로 제조되는 박막 트랜지스터는 LCD를 위한 박막 트랜지스터 어레이 패널, 즉, LCD 패널의 하판에 제조되어 LCD 패널의 상판과 하판 사이에 주입되는 화소 전극 위의 액정에 박막 트랜지스터의 드레인 전극(19)을 통하여 전압을 인가함으로써, LCD 패널의 하판 아래의 백 라이트로부터 투사되는 광을 통과시키거나 차단하는 기능을 수행하도록 하는 각 픽셀 내의 박막 트랜지스터에 적용될 수 있다. 다만, 이는 예시적인 것이며, 박막 트랜지스터가 하나 또는 그 이상이나 로직 회로 형태로 내장되는 반도체 소자 등에도 적용될 수 있다.
먼저, 게이트 전극의 패턴(11) 공정(S10, 도 2의 LCD를 위한 박막 트랜지스터 어레이 패널의 한 픽셀에 대한 게이트 패턴 참조)에서는, 기판(10), 예를 들어, LCD 패널의 경우에 유리 기판, 또는 반도체 소자인 경우에 Si 등의 반도체 기판 상에 Cr, Mo, Al, 또는 Cu 나 이들의 합금 형태의 금속막을 증착한 후 제1 포토 마스크를 이용해 패턴한다. 여기서, 도 1의 단면은 도 2 내지 도 5의 I-II 부분에 대한 단면도이다. 또한, 제1 포토 마스크는 포지티브형 포토 레지스트를 사용하는 경우 에, 게이트 전극(11)의 영역에 대한 광투과율이 노광 시에 자외선 등의 광이 거의 통과하지 못할 정도로 제로(zero)이고, 그 이외의 나머지 부분에 대한 광투과율이 노광 시에 자외선 등의 광이 잘 통과할 수 있는 일반적인 흑백 패턴의 마스크일 수 있다. 네거티브형 포토 레지스트를 사용하는 경우에, 제1 포토 마스크의 흑백 패턴은 포지티브형의 반대 형상으로 패턴된다.
위에서 제1 포토 마스크를 이용해 게이트 전극(11)을 패턴하기 위하여, 게이트 전극으로 사용될 금속막의 증착 후에 포토 리소그라피 공정을 거쳐 습식 또는 건식 식각 방법으로 게이트 전극(11)의 영역 이외의 부분을 식각함으로써, 박막 트랜지스터가 제조될 부분에 게이트 전극(11)의 패턴이 남아 있도록 할 수 있다.
다음에, 위와 같이 게이트 전극(11)이 패턴된 기판 위에 절연막(12), 활성층(13) 및 S/D 금속막(14)을 차례로 증착한 후에 제2 포토 마스크를 이용하여 소오스 전극(18) 및 드레인 전극(19)을 패턴하기 위하여, 먼저, 절연막(12), 활성층(13) 및 S/D 금속막(14)을 차례로 증착한 후에 포토 리소그라피 공정(S20, 도 3의 LCD를 위한 박막 트랜지스터 어레이 패널의 한 픽셀에 대한 포토 레지스트 패턴 참조)을 진행한다.
여기서, 절연막(12)은 SiNx, SiO2, HfOx 등 일정 유전율을 갖는 다양한 유전체막일 수 있고, 활성층(13)은 ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), 또는 IGZO(Indium Gallium Zinc Oxide) 중 적어도 하나의 물질을 포함하는 투명 반도체막일 수 있으며, S/D 금속막(14)은 ITO 또는 IZO 중 적어도 하나의 물질을 포함하 는 투명 전도막일 수 있다. 특히, 활성층(13)은 비교적 낮은 온도 또는 상온에서 증착이 가능하며, 다양한 증착 조건(산소 함량비, 도핑 및 후처리 공정 등)에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 가지며, 높은 투과율을 가질 수 있도록 위와 같은 물질이 이용된다.
여기서, 제2 포토 마스크는 포지티브형 포토 레지스트를 사용하는 경우에, 소오스 전극(18) 및 드레인 전극(19)의 영역에 대한 광투과율이 노광 시에 자외선 등의 광이 거의 통과하지 못할 정도로 작고(예를 들어, 0%), 게이트 전극(11) 위의 활성층(13)의 채널 영역(21)에 대한 광투과율(예를 들어, 30 ~ 60%)이, 활성층의 채널(21), 소오스 전극(18) 및 드레인 전극(19)의 영역 이외의 나머지 부분에 대한 광투과율(예를 들어, 100%) 보다 작은 GTM(Gray Tone Mask) 패턴을 갖는 마스크이다.
이와 같은 제2 포토 마스크를 이용해 소오스 전극(18) 및 드레인 전극(19)(LCD 화소 전극 포함)을 패턴하기 위하여, 먼저, 게이트 전극(11)이 패턴된 기판 상에 절연막(12), 활성층(13) 및 S/D 금속막(14)을 차례로 증착한 후에 포토 레지스트(20)를 도포하고, 제2 포토 마스크를 이용하여 노광하는 포토 리소그라피 공정을 거치면, 도 1과 같이, 게이트 전극(11) 위의 활성층(13)의 채널 영역(21)에는 소오스 전극(18) 및 드레인 전극(19)의 영역에 두껍게 형성된 포토 레지스트(20)막 보다 얇게 포토 레지스트(20) 패턴이 형성된다. 그 외에 자외선 등의 광을 받게 되는 활성층의 채널(21), 소오스 전극(18) 및 드레인 전극(19)의 영역 이외의 나머지 부분의 포토 레지스트(20)막은 남아있지 않고 제거될 수 있다.
다음에, 위와 같은 포토 레지스트(20) 패턴을 형성한 후에, 절연막(12), 활성층(13) 및 S/D 금속막(14)의 식각 공정과 채널 영역(21)에 대한 포토 레지스트 패턴을 제거하는 공정(S30, S31, 도 4의 LCD를 위한 박막 트랜지스터 어레이 패널의 한 픽셀에 대한 O2 Ashing 공정 후의 포토 레지스트 패턴 참조)을 진행한다. 여기서, 도 1의 2번째 단면도와 같이 포토 레지스트 패턴(20)이 남아있는 부분 이외의 부분에 대하여 S/D 금속막(14), 활성층(13), 및 절연막(12)이 순차적으로 습식 식각(경우에 따라서는 건식 식각도 가능)을 통하여 식각되고(S30), 그 후 O2 Ashing(애싱)을 통하여 도 1의 3번째 단면도와 같이 활성층(13)의 채널 영역(21)에 얇게 남아 있던 포토 레지스트 패턴을 제거할 수 있다(S31).
이와 같이 활성층(13)의 채널 영역(21)에 얇게 남아 있던 포토 레지스트 패턴이 제거된 후에는, 채널 영역(21) 위의 S/D 금속막(14)이 습식 또는 건식 식각 방법으로 식각되며(S40), 그 후 포토 레지스트 제거 용액을 이용해 남아 있는 모든 포토 레지스트(PR: Photo Resister) 패턴을 제거한다(S41).
이와 같이 박막 트랜지스터가 완성되면, 소오스 전극(18) 및 드레인 전극(19)은 절연막(12) 위에 형성된 활성층(13) 및 S/D 금속막(14)의 적층 구조이다. 특히, 도 5와 같이 S/D 금속막(14)은 비아(via) 홀(hole)등을 통하지 않고 바로 화소 영역까지 연장되어 LCD 화소 전극과 바로 연결되는 구조를 갖는다. 따라서, 여기서, 드레인 전극(19)은 활성층(13) 및 S/D 금속막(14)의 적층 구조가 LCD 패널의 화소 전극을 위하여 일정 투과율을 갖는 투명 전도막을 이룬다.
LCD를 위한 유리 기판(10) 위에 위와 같은 공정으로 박막 트랜지스터 어레이가 제조되고, 이를 LCD 패널의 하판으로 이용하는 경우에, 화소 전극이 될 부분은 유리 기판(10) 아래의 백 라이트에서 조사된 광을 절연막(12), 활성층(13) 및 S/D 금속막(14)을 차례로 통과시키는 구조이다. 유리 기판(10) 아래에서 조사된 광에 대하여, 활성층(13)으로 ZnO(Zinc Oxide) 막을 이용하고 S/D 금속막(14)으로 ITO막을 이용한 도 1의 공정에 의한 경우(도 6에서 ZnO/ITO 그래프)에, 위와 같은 화소 전극 영역에서의 광투과율이, 도 6과 같이 기존에 ITO만을 화소 전극으로 사용한 경우(도 6에서 ITO 그래프)와 큰 차이가 없이 가시광 영역에서 80% 이상의 광투과율을 나타냈다. 따라서, 본 발명에 따른 박막 트랜지스터 제조 방법과 같이, 활성층(13)으로서 ZnO(Zinc Oxide) 뿐만 아니라, IZO(Indium Zinc Oxide), 또는 IGZO(Indium Gallium Zinc Oxide) 등을 사용하거나, S/D 금속막(14)으로서 ITO 뿐만 아니라 IZO 등을 사용하여, 위와 같은 2개의 포토 마스크만을 이용하여 단순화된 제조 공정으로 박막 트랜지스터를 제조하여도, ZnO, IZO, IGZO 등으로 된 활성층(13)의 높은 전하 이동도(Mobility)를 통하여 우수한 전류-전압 특성을 확보할 수 있고, 상기 활성층(13)이 화소 전극 영역에 남아 있더라도 높은 광투과율을 얻을 수 있으며, 생산성도 향상시킬 수 있을 것으로 기대된다.
도 7은 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다. 여기서, LCD 패널의 한 픽셀에 대한 박막 트랜지스터의 완성된 모양에 대한 도 8의 평면도가 참조된다. 도 7의 각 단계의 도면은 도 8의 I-II 사이에 대한 단면도를 나타낸다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조 방법은, 다음과 같은 공정을 포함한다.
1. 제1 포토 마스크를 이용한 게이트 전극의 패턴(11) 공정(S110).
2. 절연막(12), 활성층(13), 투명전도막인 제1 S/D 금속막(14) 및 일반 불투명 금속막인 제2 S/D 금속막(15)을 차례로 증착한 후의 제2 포토 마스크(50)를 이용한 포토 공정(S120).
3. 활성층(13), 제1 S/D 금속막(14) 및 제2 S/D 금속막(15)의 식각 공정과 채널 영역(b)에 대한 포토 레지스트 패턴을 제거하는 공정(S130, S131).
4. 채널 영역(b) 위의 제2 S/D 금속막(15)의 식각 공정, 절연막(12) 식각 공정, 및 채널 영역(b) 위의 제1 S/D 금속막(14)의 식각 공정(S140, S141, S142).
5. 드레인 전극(19)의 영역에 대한 포토 레지스트 제거 공정(S150).
6. 드레인 전극(19)의 영역 위의 제2 S/D 금속막(15)의 식각 공정 및 포토 레지스트 패턴 제거 공정(S160, S161).
여기서도, 위와 같은 공정으로 제조되는 박막 트랜지스터는 LCD를 위한 박막 트랜지스터 어레이 패널, 즉, LCD 패널의 하판에 제조되어 LCD 패널의 상판과 하판 사이에 주입되는 화소 전극 위의 액정에 박막 트랜지스터의 드레인 전극(19)을 통하여 전압을 인가함으로써, LCD 패널의 하판 아래의 백 라이트로부터 투사되는 광을 통과시키거나 차단하는 기능을 수행하도록 하는 적용될 수 있다. 이도 또한 예시적인 것이며, 박막 트랜지스터가 하나 또는 그 이상이나 로직 회로 형태로 내장되는 반도체 소자 등에도 적용될 수 있다.
먼저, 제1 포토 마스크를 이용한 게이트 전극의 패턴(11) 공정(S110)에서는, 기판(10), 예를 들어, LCD 패널의 경우에 유리 기판, 또는 반도체 소자인 경우에 Si 등의 반도체 기판 상에 Cr, Mo, Al, 또는 Cu 나 이들의 합금 형태의 금속막을 증착한 후 제1 포토 마스크를 이용해 패턴한다. 여기서, 제1 포토 마스크는 포지티브형 포토 레지스트를 사용하는 경우에, 게이트 전극(11)의 영역에 대한 광투과율이 노광 시에 자외선 등의 광이 거의 통과하지 못할 정도로 제로(zero)이고, 그 이외의 나머지 부분에 대한 광투과율이 노광 시에 자외선 등의 광이 잘 통과할 수 있는 일반적인 흑백 패턴의 마스크일 수 있다. 네거티브형 포토 레지스트를 사용하는 경우에, 제1 포토 마스크의 흑백 패턴은 포지티브형의 반대 형상으로 패턴된다.
위에서 제1 포토 마스크를 이용해 게이트 전극(11)을 패턴하기 위하여, 도 1의 S10 공정과 유사하게 게이트 전극으로 사용될 금속막의 증착 후에 포토 리소그라피 공정을 거쳐 습식 또는 건식 식각 방법으로 게이트 전극(11)의 영역 이외의 부분을 식각함으로써, 박막 트랜지스터가 제조될 부분에 게이트 전극(11)의 패턴이 남아 있도록 할 수 있다.
다음에, 위와 같이 게이트 전극(11)이 패턴된 기판 위에 절연막(12), 활성층(13), 투명전도막인 제1 S/D 금속막(14) 및 일반 불투명 금속막인 제2 S/D 금속막(15)을 차례로 증착한 후에 제2 포토 마스크를 이용하여 소오스 전극(18) 및 드레인 전극(19)을 패턴하기 위하여, 먼저, 절연막(12), 활성층(13), 제1 S/D 금속막(14) 및 제2 S/D 금속막(15)을 차례로 증착한 후에 포토 리소그라피 공정을 진행한다(S120).
여기서, 절연막(12)은 SiNx, SiO2, HfOx 등 일정 유전율을 갖는 다양한 유전체막일 수 있고, 활성층(13)은 ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), 또는 IGZO(Indium Gallium Zinc Oxide) 중 적어도 하나의 물질을 포함하는 투명 반도체막일 수 있으며, 제1 S/D 금속막(14)은 ITO 또는 IZO 중 적어도 하나의 물질을 포함하는 투명 전도막일 수 있다. 제2 S/D 금속막(15)은 소오스 전극(18)의 저항을 줄여서 소오스 전극을 통한 화상 데이터 신호의 지연 시간을 줄이기 위한 금속막으로서, Cr, Mo, Al, 또는 Cu 나 이들의 합금 형태의 금속막일 수 있고, 아래에서 드레인 전극(19) 상의 제2 S/D 금속막(15)은 제거되어 백 라이트로부터 조사된 광이 통과될 수 있도록 한다. 여기서도, 특히, 활성층(13)은 비교적 낮은 온도 또는 상온에서 증착이 가능하며, 다양한 증착 조건(산소 함량비, 도핑 및 후처리 공정 등)에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 가지며, 높은 투과율을 가질 수 있도록 위와 같은 물질이 이용된다.
여기서, 제2 포토 마스크(50)는 포지티브형 포토 레지스트를 사용하는 경우에, 도 7과 같이, 소오스 전극(18)의 영역(a)에 대한 광투과율이 노광 시에 자외선 등의 광이 거의 통과하지 못할 정도로 작고 (예를 들어, 0%)이고, 게이트 전극(11) 위의 활성층(13)의 채널 영역(b)에 대한 광투과율(예를 들어, 약 60%)이, 활성층의 채널(b), 소오스 전극(18)의 영역(a) 및 드레인 전극(19)의 영역(c) 이외의 나머지 부분에 대한 광투과율(예를 들어, 100%) 보다 작지만, 드레인 전극(19)의 영역(c)에 대한 광투과율(예를 들어, 약 30%) 보다 높은 다중 톤(multi-tone)의GTM(Gray Tone Mask) 패턴을 갖는 마스크이다.
이와 같은 제2 포토 마스크(50)를 이용해 소오스 전극(18) 및 드레인 전극(19)(LCD 화소 전극 포함)을 패턴하기 위하여, 먼저, 게이트 전극(11)이 패턴된 기판 상에 절연막(12), 활성층(13), 제1 S/D 금속막(14) 및 제2 S/D 금속막(15)을 차례로 증착한 후에 포토 레지스트(20)를 도포하고, 제2 포토 마스크(50)를 이용하여 노광하는 포토 리소그라피 공정을 거치면, 도 7과 같이, 게이트 전극(11) 위의 활성층(13)의 채널 영역(b)에는 드레인 전극(19)의 영역(b) 보다 얇게 포토 레지스트(20) 패턴이 형성되고, 소오스 전극(18)의 영역(a)에는 드레인 전극(19)의 영역(b) 보다 두껍게 포토 레지스트(20) 패턴이 형성된다. 그 외에 자외선 등의 광을 받게 되는 활성층의 채널(b), 소오스 전극(18)의 영역(a) 및 드레인 전극(19)의 영역(c) 이외의 나머지 부분의 포토 레지스트(20)막은 남아있지 않고 제거될 수 있다.
다음에, 위와 같은 포토 레지스트(20) 패턴을 형성한 후에, 활성층(13), 제1 S/D 금속막(14) 및 제2 S/D 금속막(15)의 식각 공정과 채널 영역(b)에 대한 포토 레지스트 패턴을 제거하는 공정을 진행한다(S130, S131). 여기서, 도 7의 2번째 단면도와 같이 포토 레지스트 패턴(20)이 남아있는 부분 이외의 부분에 대하여 제2 S/D 금속막(15), 제1 S/D 금속막(14) 및 활성층(13)을 순차적으로 습식 식각(경우에 따라서는 건식 식각도 가능)을 통하여 식각되고(S130), 그 후 O2 Ashing(애싱)을 통하여 활성층(13)의 채널 영역(b)에 얇게 남아 있던 포토 레지스트 패턴을 제거할 수 있다(S131).
이와 같이 채널 영역(b)의 포토 레지스트 패턴을 제거한 후에는, 채널 영역(b) 위의 제2 S/D 금속막(15)의 식각 공정, 절연막(12) 식각 공정, 및 채널 영역(b) 위의 제1 S/D 금속막(14)의 식각 공정이 이루어진다(S140, S141, S142). 즉, 이와 같이 활성층(13)의 채널 영역(b)에 얇게 남아 있던 포토 레지스트 패턴이 제거된 후에는, 채널 영역(b) 위의 S/D 금속막(14)이 습식 또는 건식 식각 방법으로 식각되며(S140), 그 후 활성층(13)의 채널 영역(b), 소오스 전극(18)의 영역(a) 및 드레인 전극(19)의 영역(c) 이외의 나머지 부분에 대한 절연막(12)이 습식 또는 건식 식각 방법으로 식각될 수 있다(S141). 다음에는, 활성층(13)의 채널 영역(b) 위의 제1 S/D 금속막(14)이 습식 또는 건식 식각 방법으로 식각될 수 있다(S142).
다음에, S150 공정에서 O2 애싱 공정을 통해 드레인 전극(19)의 영역에 대한 포토 레지스트 패턴이 제거되고, S160 공정에서 드레인 전극(19)의 영역 위의 제2 S/D 금속막(15)이 습식 또는 건식 식각 방법으로 식각될 수 있다. 이 후 포토 레지스트 제거 용액을 이용해 남아 있는 모든 포토 레지스트(PR: Photo Resister) 패턴을 제거한다(S161).
이와 같이 박막 트랜지스터가 완성되면, 소오스 전극(18)은 절연막(12) 위에 형성된 활성층(13), 제1 S/D 금속막(14), 및 제2 S/D 금속막(15)의 적층 구조를 이루고, 드레인 전극(19)은 절연막(12) 위에 형성된 활성층(13) 및 제1 S/D 금속막(14)의 적층 구조를 이룬다. 특히, 제1 S/D 금속막(14)은 비아(via) 홀(hole)등 을 통하지 않고 바로 화소 영역까지 연장되어 LCD 화소 전극과 바로 연결되는 구조이며, 소오스 전극(18)은 활성층(13), 제1 S/D 금속막(14) 및 제2 S/D 금속막(15)의 적층 구조, 특히, 가장 전기 전도도가 우수한 제2 S/D 금속막(15)으로 인하여 소오스 전극을 통한 화상 데이터 신호의 지연 시간을 줄일 수 있도록 되어 있다. 여기서도, 도 6과 같이 드레인 전극(19)은 활성층(13) 및 제1 S/D 금속막(14)의 적층 구조가 LCD 패널의 화소 전극을 위하여 일정 투과율을 갖는 투명 전도막을 이룬다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
도 2는 도 1의 S10 공정 후의 LCD 패널의 한 픽셀에 대한 게이트 패턴의 모양을 설명하기 위한 평면도이다.
도 3은 도 1의 S20 공정 후의 LCD 패널의 한 픽셀에 대한 포토 레지스트 패턴의 모양을 설명하기 위한 평면도이다.
도 4는 도 1의 S31 O2 Ashing 공정 후의 LCD 패널의 한 픽셀에 대한 포토 레지스트 패턴의 모양을 설명하기 위한 평면도이다.
도 5는 도 1의 S41 PR 제거 공정 후의 LCD 패널의 한 픽셀에 대한 포토 레지스트 패턴의 모양을 설명하기 위한 평면도이다.
도 6은 본 발명의 일실시예에 따른 박막 트랜지스터의 제조 단계 중 절연막, 활성층, S/D 금속막을 증착한 적층 구조에서의 광투과율을 설명하기 위한 그래프이다.
도 7은 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
도 8은 도 7의 S161 PR 제거 공정 후의 LCD 패널의 한 픽셀에 대한 박막 트랜지스터의 완성된 모양을 설명하기 위한 평면도이다.

Claims (18)

  1. 기판 위에 제1 금속막을 증착한 후에 제1 포토 마스크를 이용하여 게이트 전극을 패턴하는 제1 공정; 및
    상기 게이트 전극이 패턴된 기판 상 절연막, 활성층 및 제2 금속막을 차례로 증착한 후에 제2 포토 마스크를 이용하여 소오스 전극 및 드레인 전극을 패턴하는 제2 공정
    을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  2. 제1항에 있어서,
    상기 소오스 전극 및 상기 드레인 전극은 상기 절연막 위에 형성된 상기 활성층 및 상기 제2 금속막의 적층 구조인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  3. 제2항에 있어서,
    상기 드레인 전극은 상기 활성층 및 상기 제2 금속막의 적층 구조가 LCD 패널의 화소 전극을 위하여 일정 투과율을 갖는 투명 전도막인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  4. 제1항에 있어서,
    상기 활성층은 ZnO, IZO, 또는 IGZO 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  5. 제1항에 있어서,
    상기 제2 금속막은 ITO 또는 IZO 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  6. 제1항에 있어서, 상기 제2 포토 마스크는,
    상기 소오스 전극 및 상기 드레인 전극의 영역에 대한 광투과율이 제로이고,
    상기 게이트 전극 위의 상기 활성층의 채널 영역에 대한 광투과율이,
    상기 활성층의 채널, 상기 소오스 전극 및 상기 드레인 전극의 영역 이외의 나머지 부분에 대한 광투과율 보다 작은 GTM 패턴을 갖는 마스크인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  7. 제6항에 있어서, 상기 제2 공정은,
    상기 패턴된 게이트 전극 위에 상기 절연막, 상기 활성층 및 상기 제2 금속막을 차례로 증착하고 포토 레지스트를 도포한 후에, 상기 제2 포토 마스크를 이용하여 노광하여 포토 레지스트 패턴을 형성하는 제2-1 공정;
    상기 포토 레지스트 패턴이 남아있는 부분 이외의 부분에 대한 상기 제2 금속막, 상기 활성층 및 상기 절연막의 순차 식각을 위한 제2-2 공정;
    상기 채널 영역에 대한 상기 포토 레지스트 패턴을 제거하기 위한 제2-3 공정; 및
    상기 채널 영역 위의 상기 제2 금속막의 식각을 위한 제2-4 공정
    을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  8. 제7항에 있어서,
    상기 제2-2 공정 및 상기 제2-4 공정은 습식 또는 건식 식각 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  9. 기판 위에 제1 금속막을 증착한 후에 제1 포토 마스크를 이용하여 게이트 전극을 패턴하는 제1 공정; 및
    상기 게이트 전극이 패턴된 기판 상에 절연막, 활성층, 제2 금속막 및 제3 금속막을 차례로 증착한 후에 제2 포토 마스크를 이용하여 소오스 전극 및 드레인 전극을 패턴하는 제2 공정
    을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  10. 제9항에 있어서,
    상기 소오스 전극은 상기 절연막 위에 형성된 상기 활성층, 상기 제2 금속막 및 상기 제3 금속막의 적층 구조이고,
    상기 드레인 전극은 상기 절연막 위에 형성된 상기 활성층 및 상기 제2 금속 막의 적층 구조인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  11. 제10항에 있어서,
    상기 소오스 전극을 이루는 상기 제3 금속막은 Cr, Mo, Al, 또는 Cu 중 적어도 하나의 물질을 포함하고,
    상기 드레인 전극은 상기 활성층 및 상기 제2 금속막의 적층 구조가 LCD 패널의 화소 전극을 위하여 일정 투과율을 갖는 투명 전도막인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  12. 제9항에 있어서,
    상기 활성층은 ZnO, IZO, 또는 IGZO 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  13. 제9항에 있어서,
    상기 제2 금속막은 ITO 또는 IZO 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  14. 제9항에 있어서, 상기 제2 포토 마스크는,
    상기 소오스 전극의 영역에 대하여 광투과율이 제로이고,
    상기 게이트 전극 위의 상기 활성층의 채널 영역에 대한 광투과율이,
    상기 활성층의 채널, 상기 소오스 전극 및 상기 드레인 전극의 영역 이외의 나머지 부분에 대한 광투과율 보다 작지만, 상기 드레인 전극의 영역에 대한 광투과율 보다 높은 GTM 패턴을 갖는 마스크인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  15. 제14항에 있어서, 상기 제2 공정은,
    상기 패턴된 게이트 전극 위에 상기 절연막, 상기 활성층, 상기 제2 금속막 및 상기 제3 금속막을 차례로 증착하고 포토 레지스트를 도포한 후에, 상기 제2 포토 마스크를 이용하여 노광하여 포토 레지스트 패턴을 형성하는 제2-1 공정;
    상기 포토 레지스트 패턴이 남아있는 부분 이외의 부분에 대한 상기 제3 금속막, 상기 제2 금속막 및 상기 활성층의 순차 식각을 위한 제2-2 공정;
    상기 채널 영역에 대한 상기 포토 레지스트 패턴을 제거하기 위한 제2-3 공정;
    상기 채널 영역 위의 상기 제3 금속막의 식각을 위한 제2-4 공정;
    상기 활성층의 채널, 상기 소오스 전극 및 상기 드레인 전극의 영역 이외의 나머지 부분에 대한 상기 절연막의 식각을 위한 제2-5 공정;
    상기 채널 영역 위의 상기 제2 금속막의 식각을 위한 제2-6 공정;
    상기 드레인 전극의 영역에 대한 상기 포토 레지스트 패턴을 제거하기 위한 제2-7 공정; 및
    상기 드레인 전극의 영역 위의 상기 제3 금속막의 식각을 위한 제2-8 공정
    을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  16. 제15항에 있어서,
    상기 제2-2 공정, 상기 제2-4 공정, 상기 제2-5 공정, 상기 제2-6 공정, 및 상기 제2-8 공정은 습식 또는 건식 식각 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  17. 제1항 또는 제9항의 박막 트랜지스터의 제조 방법에 의하여 제조된 반도체 소자.
  18. 제1항 또는 제9항의 박막 트랜지스터의 제조 방법에 의하여 제조된 트랜지스터 어레이 패널을 포함하는 LCD 패널.
KR1020090051918A 2009-06-11 2009-06-11 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법 KR101051586B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090051918A KR101051586B1 (ko) 2009-06-11 2009-06-11 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090051918A KR101051586B1 (ko) 2009-06-11 2009-06-11 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100133170A true KR20100133170A (ko) 2010-12-21
KR101051586B1 KR101051586B1 (ko) 2011-07-22

Family

ID=43508594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090051918A KR101051586B1 (ko) 2009-06-11 2009-06-11 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR101051586B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783555A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种多层膜层图案、多层膜层图案的制作方法及阵列基板
WO2020124716A1 (zh) * 2018-12-17 2020-06-25 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130066247A (ko) 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102105485B1 (ko) 2012-11-23 2020-04-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20140081413A (ko) 2012-12-21 2014-07-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20240022094A (ko) 2022-08-11 2024-02-20 충북대학교 산학협력단 무기 채널층과 유기 광활성층을 포함하는 하이브리드 포토 트랜지스터 소자
KR20240022093A (ko) 2022-08-11 2024-02-20 충북대학교 산학협력단 하이브리드 포토트랜지스터 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
KR100705616B1 (ko) * 2000-12-30 2007-04-11 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783555A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种多层膜层图案、多层膜层图案的制作方法及阵列基板
CN106783555B (zh) * 2017-01-03 2019-12-03 京东方科技集团股份有限公司 一种多层膜层图案、多层膜层图案的制作方法及阵列基板
WO2020124716A1 (zh) * 2018-12-17 2020-06-25 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
KR101051586B1 (ko) 2011-07-22

Similar Documents

Publication Publication Date Title
KR101255616B1 (ko) 다중톤 광마스크, 이의 제조방법 및 이를 이용한박막트랜지스터 기판의 제조방법
US8563980B2 (en) Array substrate and manufacturing method
JP4994014B2 (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
US7259045B2 (en) Method for fabricating a thin film transistor using a half-tone mask
KR101051586B1 (ko) 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법
US20100295049A1 (en) Tft-lcd array substrate and manufacturing method thereof
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
CN104022078B (zh) 一种阵列基板的制备方法
CN109166865B (zh) 阵列基板及其制造方法、显示面板
WO2015074439A1 (zh) 阵列基板及其制备方法、显示装置
KR101279296B1 (ko) 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치
CN103117248B (zh) 阵列基板及其制作方法、显示装置
KR20120099909A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2010157740A (ja) Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
KR20070045751A (ko) 포토 마스크
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
TWI396916B (zh) 薄膜電晶體陣列基板之製作方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR20070072371A (ko) 액정 디스플레이 장치의 바닥 기판을 제조하는 방법
CN112038288B (zh) 阵列基板的制作方法及阵列基板
JP3857142B2 (ja) 液晶用マトリクス基板の製造方法
TWI511302B (zh) 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 9