CN104022078B - 一种阵列基板的制备方法 - Google Patents
一种阵列基板的制备方法 Download PDFInfo
- Publication number
- CN104022078B CN104022078B CN201410234421.0A CN201410234421A CN104022078B CN 104022078 B CN104022078 B CN 104022078B CN 201410234421 A CN201410234421 A CN 201410234421A CN 104022078 B CN104022078 B CN 104022078B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- electrode
- drain electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 52
- 239000010410 layer Substances 0.000 claims abstract description 355
- 238000005530 etching Methods 0.000 claims abstract description 97
- 238000000034 method Methods 0.000 claims abstract description 93
- 239000010409 thin film Substances 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000000059 patterning Methods 0.000 claims abstract description 72
- 239000011241 protective layer Substances 0.000 claims abstract description 68
- 230000004888 barrier function Effects 0.000 claims abstract description 61
- 238000009413 insulation Methods 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims description 146
- 239000010408 film Substances 0.000 claims description 40
- 230000000717 retained effect Effects 0.000 claims description 38
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000005516 engineering process Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Abstract
本发明实施例提供一种阵列基板的制备方法，涉及显示技术的制备领域，可减少制备具有刻蚀阻挡层的阵列基板的构图工艺次数，提高生产效率，降低成本。该方法包括在衬底基板上通过第一次构图工艺形成包括栅极、栅线、公共电极线的图案层；通过第二次构图工艺形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层；其中，刻蚀阻挡层与待形成的源极和漏极之间的间隙对应；在公共电极线上方形成露出公共电极线的过孔；通过第三次构图工艺至少形成有源层、包括源极、漏极、数据线的图案层、以及保护层；其中，保护层露出漏极的一部分；通过第四次构图工艺至少形成像素电极；其中，像素电极与漏极电连接。用于阵列基板的制备。
Description
技术领域
本发明涉及显示技术的制备领域，尤其涉及一种阵列基板的制备方法。
背景技术
阵列基板是薄膜晶体管液晶显示装置(ThinFilmTransistorLiquidCrystalDisplay，简称TFT-LCD)的主要组成之一。
现有技术中，在通过刻蚀工艺形成位于有源层之上的源极、漏极、以及二者之间的间隙时，为了降低有源层整体受到刻蚀液体或者刻蚀气体影响的程度，有源层的厚度通常制备的较厚，可达从而保证有源层即使受到过度刻蚀，对其电性能也不会产生较大影响，稳定有源层以及TFT开关的特性；然而，有源层厚度的增加会导致TFT的关态电流增加，这就使得当阵列基板应用于显示装置时，原本应该显示下一帧画面时，由于TFT的关态电流较大，导致用于显示上一帧画面的电流仍残存，使显示画面的残像较大，影响显示品质；同时，制备厚度较大的有源层，对制备工艺的难度要求更为严格，导致制备周期更长。
因此，目前行业内普遍采用的阵列基板中的TFT结构为具有刻蚀阻挡层的TFT，即在有源层之上、且与源极和漏极之间的间隙对应处设置一层结构致密、绝缘性良好的氮化硅(SiNx)或氧化硅(SiO2)薄膜，从而避免形成源极、漏极、以及二者之间的间隙时对有源层的性能产生破坏；同时，由于刻蚀阻挡层的存在，无需额外增加有源层的厚度，有源层的厚度可减薄至相比无刻蚀阻挡层时的厚度明显减小，从而使得TFT的关态电流较小，应用于显示装置时的画面残像较小，保证了显示装置的良好显示品质。
然而，由于在有源层之上增加了制备刻蚀阻挡层的工艺，使得制备具有刻蚀阻挡层的底栅型阵列基板至少需要采用五次构图工艺，具体包括形成包括栅极、栅线的图案层、形成栅绝缘层、形成有源层、形成刻蚀阻挡层、形成包括源极、漏极、以及数据线的图案层、形成像素电极的工艺过程；而每一次构图工艺均包括成膜、曝光、显影、刻蚀和剥离等工艺。显然，构图工艺的次数越多，生产设备的投入成本就越高，生产周期也更长。
因此，如何减少制备具有刻蚀阻挡层的阵列基板的构图工艺次数，是本领域技术人员亟需解决的重要技术问题。
发明内容
本发明的实施例提供一种阵列基板的制备方法，可减少制备具有刻蚀阻挡层的阵列基板的构图工艺次数，提高生产效率，降低成本。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例提供了一种阵列基板的制备方法，该方法包括，在衬底基板上通过第一次构图工艺形成包括栅极、栅线、公共电极线的图案层；在形成有包括所述栅极、所述栅线、所述公共电极线的图案层的基板上，通过第二次构图工艺形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层；其中，所述刻蚀阻挡层与待形成的源极和漏极之间的间隙对应；在所述公共电极线上方形成露出所述公共电极线的过孔；在形成有包括所述栅绝缘层、所述有源层薄膜、以及所述刻蚀阻挡层的基板上，通过第三次构图工艺至少形成有源层、包括源极、漏极、数据线的图案层、以及保护层；其中，所述保护层露出所述漏极的一部分；在形成有至少包括所述有源层、包括所述源极、所述漏极、所述数据线的图案层、以及所述保护层的基板上，通过第四次构图工艺至少形成像素电极；其中，所述像素电极与所述漏极电连接。
优选的，所述在形成有包括所述栅极、所述栅线、所述公共电极线的图案层的基板上，通过第二次构图工艺形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层；其中，所述刻蚀阻挡层与待形成的源极和漏极之间的间隙对应；在所述公共电极线上方形成露出所述公共电极线的过孔，具体包括：
在形成有包括所述栅极、所述栅线、所述公共电极线的图案层的基板上，依次形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层薄膜，并在所述刻蚀阻挡层薄膜之上形成光刻胶层；采用第一半色调掩模板或第一灰色调掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述刻蚀阻挡层的区域，所述光刻胶半保留部分对应其他区域，所述光刻胶完全去除部分对应待形成的所述过孔的区域；采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述刻蚀阻挡层薄膜、所述有源层薄膜、以及所述栅绝缘层，形成所述过孔；采用灰化工艺去除所述光刻胶半保留部分的光刻胶，露出所述刻蚀阻挡层薄膜；采用刻蚀工艺去除露出的所述刻蚀阻挡层薄膜，形成所述刻蚀阻挡层；采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
优选的，所述有源层薄膜包括非晶硅有源层薄膜；所述在形成有包括所述栅绝缘层、所述有源层薄膜、所述刻蚀阻挡层的基板上，通过第三次构图工艺至少形成有源层、包括源极、漏极、数据线的图案层、以及保护层；其中，所述保护层露出所述漏极的一部分，包括：
在形成有包括所述栅绝缘层、所述非晶硅有源层薄膜、以及所述刻蚀阻挡层的基板上，通过第三次构图工艺形成非晶硅有源层、欧姆接触层、包括源极、漏极、数据线的图案层、以及保护层；其中，所述保护层露出所述漏极的一部分；所述欧姆接触层至少与所述源极、所述漏极、以及所述非晶硅有源层相接触。
进一步优选的，形成的所述欧姆接触层还与所述刻蚀阻挡层相接触。
优选的，所述在形成有包括所述栅绝缘层、所述非晶硅有源层薄膜、以及所述刻蚀阻挡层的基板上，通过第三次构图工艺形成非晶硅有源层、欧姆接触层、包括源极、漏极、数据线的图案层、以及保护层；其中，所述保护层露出所述漏极的一部分；所述欧姆接触层至少与所述源极、所述漏极、以及所述非晶硅有源层相接触，具体包括：
在形成有包括所述栅绝缘层、所述非晶硅有源层薄膜、以及所述刻蚀阻挡层的基板上，依次形成欧姆接触层薄膜、源漏金属层薄膜、以及保护层薄膜，并在所述保护层薄膜之上形成光刻胶层；采用第二半色调掩模板或第二灰色调掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述源极、所述漏极、以及所述数据线的区域，所述光刻胶半保留部分对应待形成的所述保护层露出所述漏极的区域，所述光刻胶完全去除部分对应其他区域；采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述保护层薄膜和所述源漏金属层薄膜，形成包括所述源极、所述漏极、所述数据线的图案层，并露出所述欧姆接触层薄膜；采用灰化工艺去除所述光刻胶半保留部分的光刻胶，露出所述保护层薄膜；采用刻蚀工艺去除露出的所述欧姆接触层薄膜和所述非晶硅有源层薄膜，形成所述欧姆接触层、所述有源层、所述保护层；其中，所述保护层露出所述漏极的一部分；采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
在上述基础上优选的，所述欧姆接触层包括氮掺杂非晶硅层。
优选的，所述在形成有至少包括所述有源层、包括所述源极、所述漏极、所述数据线的图案层、以及所述保护层的基板上，通过第四次构图工艺至少形成像素电极；其中，所述像素电极与所述漏极电连接，包括：
在形成有至少包括所述有源层、包括所述源极、所述漏极、所述数据线的图案层、以及所述保护层的基板上，通过第四次构图工艺形成像素电极和公共电极过孔连接线；其中，所述像素电极与所述漏极电连接；所述公共电极过孔连接线与所述公共电极线电连接。
进一步优选的，所述在形成有至少包括所述有源层、包括所述源极、所述漏极、所述数据线的图案层、以及所述保护层的基板上，通过第四次构图工艺形成像素电极和公共电极过孔连接线；其中，所述像素电极与所述漏极电连接，具体包括：
在形成有至少包括所述有源层、包括所述源极、所述漏极、所述数据线的图案层、以及所述保护层的基板上，形成透明电极薄膜，并在所述透明电极薄膜之上形成光刻胶层；采用掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述像素电极和所述公共电极过孔连接线的区域，所述光刻胶完全去除部分对应其他区域；采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述透明电极薄膜，形成所述像素电极和所述公共电极过孔连接线；采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
通过本发明实施例提供的所述阵列基板的制备方法，仅通过四次构图工艺即可制备出具有刻蚀阻挡层的阵列基板，与现有技术的至少五次构图工艺相比，能够有效缩短阵列基板的制备流程，提高生产效率，降低生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的制备方法流程示意图；
图2(a)为本发明实施例提供的一种通过第一次构图工艺形成包括栅极、栅线、公共电极线的图案层的制备过程示意图一；
图2(b)为本发明实施例提供的一种通过第一次构图工艺形成包括栅极、栅线、公共电极线的图案层的制备过程示意图二；
图2(c)为本发明实施例提供的一种通过第一次构图工艺形成包括栅极、栅线、公共电极线的图案层的制备过程示意图三；
图2(d)为本发明实施例提供的一种通过第一次构图工艺形成包括栅极、栅线、公共电极线的图案层的制备过程示意图四；
图3(a)为本发明实施例提供的一种通过第二次构图工艺形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层的制备过程示意图一；
图3(b)为本发明实施例提供的一种通过第二次构图工艺形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层的制备过程示意图二；
图3(c)为本发明实施例提供的一种通过第二次构图工艺形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层的制备过程示意图三；
图3(d)为本发明实施例提供的一种通过第二次构图工艺形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层的制备过程示意图四；
图3(e)为本发明实施例提供的一种通过第二次构图工艺形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层的制备过程示意图五；
图3(f)为本发明实施例提供的一种通过第二次构图工艺形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层的制备过程示意图六；
图4(a)为本发明实施例提供的一种通过第三次构图工艺形成非晶硅有源层、欧姆接触层、包括源极、漏极、数据线的图案层、以及保护层的制备过程示意图一；
图4(b)为本发明实施例提供的一种通过第三次构图工艺形成非晶硅有源层、欧姆接触层、包括源极、漏极、数据线的图案层、以及保护层的制备过程示意图二；
图4(c)为本发明实施例提供的一种通过第三次构图工艺形成非晶硅有源层、欧姆接触层、包括源极、漏极、数据线的图案层、以及保护层的制备过程示意图三；
图4(d)为本发明实施例提供的一种通过第三次构图工艺形成非晶硅有源层、欧姆接触层、包括源极、漏极、数据线的图案层、以及保护层的制备过程示意图四；
图4(e)为本发明实施例提供的一种通过第三次构图工艺形成非晶硅有源层、欧姆接触层、包括源极、漏极、数据线的图案层、以及保护层的制备过程示意图五；
图4(f)为本发明实施例提供的一种通过第三次构图工艺形成非晶硅有源层、欧姆接触层、包括源极、漏极、数据线的图案层、以及保护层的制备过程示意图六；
图5(a)为本发明实施例提供的一种通过第四次构图工艺形成像素电极和公共电极过孔连接线的制备过程示意图一；
图5(b)为本发明实施例提供的一种通过第四次构图工艺形成像素电极和公共电极过孔连接线的制备过程示意图二；
图5(c)为本发明实施例提供的一种通过第四次构图工艺形成像素电极和公共电极过孔连接线的制备过程示意图三；
图5(d)为采用本发明实施例提供的一种阵列基板的制备方法形成阵列基板的结构示意图。
附图标记：
01-阵列基板；10-衬底基板；20-栅金属薄膜；21-栅极；22-公共电极线；23-过孔；30-栅绝缘层；40-(非晶硅)有源层薄膜；41-(非晶硅)有源层；50-刻蚀阻挡层薄膜；51-刻蚀阻挡层；60-源漏金属层薄膜；61-源极；62-漏极；70-保护层薄膜；71-保护层；80-透明电极薄膜；81-像素电极；82-公共电极过孔连接线；90-光刻胶层；91-光刻胶完全保留部分；92-光刻胶半保留部分；93-光刻胶完全去除部分；100-普通掩模板；110-第一(第二)半色调掩模板；111-完全不透明部分；112-半透明部分；113-完全透明部分；120-欧姆接触层薄膜；121-欧姆接触层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板01的制备方法，如图1所示，所述制备方法主要包括以下步骤：
S01、在衬底基板10上通过第一次构图工艺形成包括栅极21、栅线、公共电极线22的图案层。
S02、在形成有包括所述栅极21、所述栅线、所述公共电极线22的图案层的基板上，通过第二次构图工艺形成栅绝缘层30、有源层薄膜40、以及刻蚀阻挡层51；其中，所述刻蚀阻挡层51与待形成的源极61和漏极62之间的间隙对应；在所述公共电极线22上方形成露出所述公共电极线22的过孔23。
S03、在形成有包括所述栅绝缘层30、所述有源层薄膜40、以及所述刻蚀阻挡层51的基板上，通过第三次构图工艺至少形成有源层41、包括源极61、漏极62、数据线的图案层、以及保护层71；其中，所述保护层71露出所述漏极62的一部分。
S04、在形成有至少包括所述有源层41、包括所述源极61、所述漏极62、所述数据线的图案层、以及所述保护层71的基板上，通过第四次构图工艺至少形成像素电极81；其中，所述像素电极81与所述漏极62电连接。
需要说明的是，第一、在本发明所有实施例中，所述构图工艺可以是任意对膜层(由一层或多层薄膜)进行处理以形成具有特定图案的工艺，典型的一种构图工艺是应用一次掩模板，通过光刻胶曝光、显影、刻蚀、去除光刻胶的工艺。
其中，掩模板可以是普通掩模板、或半色调掩模板、或灰色调掩模板，应根据具体构图工艺灵活调整。
第二、尽管本发明实施例中未提及栅线引线和数据线引线，但本领域技术人员应当明白，在上述步骤S01中，通过第一次构图工艺形成所述栅线的同时，还形成与所述栅线相连的栅线引线；同样的，在上述步骤S03中，通过第三次构图工艺形成所述数据线的同时，还形成与所述数据线相连的数据线引线。
第三、所述公共电极线，其作用是用来给与所述阵列基板相对应的彩膜基板上的公共电极提供公共电压。
本发明实施例提供了一种阵列基板01的制备方法，包括：在衬底基板10上通过第一次构图工艺形成包括栅极21、栅线、公共电极线22的图案层；在形成有包括所述栅极21、所述栅线、所述公共电极线22的图案层的基板上，通过第二次构图工艺形成栅绝缘层30、有源层薄膜40、以及刻蚀阻挡层51；其中，所述刻蚀阻挡层51与待形成的源极61和漏极62之间的间隙对应；在所述公共电极线22上方形成露出所述公共电极线22的过孔23；在形成有包括所述栅绝缘层30、所述有源层薄膜40、以及所述刻蚀阻挡层51的基板上，通过第三次构图工艺至少形成有源层41、包括源极61、漏极62、数据线的图案层、以及保护层71；其中，所述保护层71露出所述漏极62的一部分；在形成有至少包括所述有源层41、包括所述源极61、所述漏极62、所述数据线的图案层、以及所述保护层71的基板上，通过第四次构图工艺至少形成像素电极81；其中，所述像素电极81与所述漏极62电连接。
通过本发明实施例提供的所述阵列基板01的制备方法，仅通过四次构图工艺即可制备出具有刻蚀阻挡层51的阵列基板01，与现有技术的至少五次构图工艺相比，能够有效缩短阵列基板的制备流程，提高生产效率，降低生产成本。
针对上述步骤S01，优选的，具体可以包括以下4个子步骤：
S11、如图2(a)所示，在衬底基板10上依次形成栅金属薄膜20和光刻胶层90。
此处，所述栅金属薄膜20可采用铝(Al)、或铜(Cu)、或钼(Mo)、或铬(Cr)等金属单质或金属合金材料，通过溅射法或热蒸发的方法形成，其厚度范围例如可以为
本发明实施例中涉及的所述光刻胶层90均采用正性光刻胶材料，即所述光刻胶层90在曝光前不溶解于显影液，经过紫外线曝光后，所述光刻胶层90转变为能够溶解于显影液中的物质。
S12、在完成上述步骤S11的基板上，如图2(b)所示，采用普通掩膜板100对形成有所述光刻胶90的衬底基板10进行曝光、显影后形成光刻胶完全保留部分91和光刻胶完全去除部分93；其中，所述光刻胶完全保留部分91对应待形成的包括所述栅极21、所述栅线、以及所述公共电极线22的图案层的区域，所述光刻胶完全去除部分93对应其他区域。
这里，所述普通掩模板100是指在透明衬底材料上形成具有特定图形的一层遮光金属层，以便实现对所述光刻胶90选择性曝光的一种装置。
其中，所述遮光金属层覆盖的区域是完全不透明的，而没有被所述遮光金属层覆盖的区域则是完全透明的；当通过所述普通掩模板对所述光刻胶90进行曝光时，由于紫外光无法照射到与所述普通掩模板的完全不透明部分111对应的光刻胶90，从而在显影后形成了所述光刻胶完全保留部分91，而与所述普通掩模板的完全透明部分113对应的光刻胶90，在显影后形成了光刻胶完全去除部分93。
因此在刻蚀所述光刻胶90覆盖的膜层时，所述光刻胶完全保留部分91覆盖的膜层均会被保留，而所述光刻胶完全去除部分93覆盖的膜层会被完全刻蚀去除，从而形成相应的图案层。
S13、如图2(c)所示，在完成上述步骤S12的基板上，采用湿法刻蚀工艺去除所述光刻胶完全去除部分93(图中未标示出)的所述栅金属薄膜20，形成包括所述栅极21、所述栅线、以及所述公共电极线22的图案层。
这里，湿法刻蚀工艺中采用的刻蚀液体例如可以为硝酸(HNO3)、磷酸(H3PO4)、醋酸(CH3COOH)等酸性刻蚀液。
S13、如图2(d)所示，在完成步骤S13的基板上，采用灰化工艺去除所述光刻胶完全保留部分91(图中未标示出)的光刻胶，露出包括所述栅极21、所述栅线、以及所述公共电极线22的图案层。
针对上述步骤S02，优选的，具体可以包括以下6个子步骤：
S21、如图3(a)所示，在完成上述步骤S11～S13的基板上，依次形成栅绝缘层30、有源层薄膜40、以及刻蚀阻挡层薄膜50，并在所述刻蚀阻挡层薄膜50之上形成光刻胶层90。
其中，所述栅绝缘层30和所述刻蚀阻挡层薄膜50可采用氮化硅(SiNx)、或氧化硅(SiO2)等结构均匀致密、绝缘性能良好的材料，通过等离子体增强化学气相沉积法(PlasmaEnhancedChemicalVaporDeposition，简称PECVD)形成，所述栅绝缘层30的厚度范围例如可以为所述刻蚀阻挡层薄膜50的厚度范围例如可以为
根据所述有源层薄膜40采用的不同材料，所述有源层薄膜40的制备方法及厚度范围应根据其采用的不同材料灵活调整。
例如，当所述有源层薄膜40为非晶硅(a-Si)有源层薄膜40时，可以通过PECVD方法形成，其厚度范围例如可以为当所述有源层薄膜40为金属氧化物半导体(如铟镓锌氧化物，IndiumGalliumZincOxide，简称IGZO)时，可以通过磁控溅射法或热蒸发的方法形成，其厚度范围例如可以为
S22、如图3(b)所示，在完成上述步骤S21的基板上，采用第一半色调掩模板110或第一灰色调掩模板对形成有所述光刻胶层90的基板进行曝光、显影后，形成光刻胶完全保留部分91、光刻胶半保留部分92和光刻胶完全去除部分93；其中，所述光刻胶完全保留部分91对应待形成的所述刻蚀阻挡层51的区域，所述光刻胶半保留部分92对应其他区域，所述光刻胶完全去除部分93对应待形成的所述过孔23的区域。
此处，所述半色调掩膜板110与上述步骤S12中采用的普通掩膜板相比，还包括半透明部分112；即：半色调掩膜板110是指在透明衬底材料上在某些区域形成不透光的遮光金属层，在另外一些区域形成半透光的遮光金属层，其他区域不形成任何遮光金属层；其中，所述半透光的遮光金属层的厚度小于所述完全不透光的遮光金属层的厚度；此外，可以通过调节所述半透光的遮光金属层的厚度来改变所述半透光的遮光金属层对紫外光的透过率。
基于上述描述，所述半色调掩膜板110工作原理说明如下：通过控制所述半色调掩模板110上不同区域处遮光金属层的厚度，使曝光在不同区域的透过光的强度有所不同，从而对光刻胶90进行有选择性的曝光、显影后，形成与所述半色调掩模板110的完全不透明部分111、半透明部分112以及完全透明部分113分别对应的光刻胶完全保留部分91、光刻胶半保留部分92、光刻胶完全去除部分93。这样以来，在第一次刻蚀时，所述光刻胶完全保留部分91和所述光刻胶半保留部分92覆盖的膜层不会被刻蚀去除；之后，由于光刻胶完全保留部分91的厚度大于所述光刻胶半保留部分92的厚度，当把所述光刻胶半保留部分92的光刻胶灰化掉后，光刻胶完全保留部分91的光刻胶还存在，这样便可以对露出部分的膜层进行有选择的刻蚀，从而可以得到不同图案的至少两层图案层。
所述灰色调掩模板的原理与所述半色调掩模板110的原理类似，此处不再赘述，仅对所述灰色调掩模板与所述半色调掩模板110不同之处加以说明：所述半色调掩模板110的半透明部分112，是通过在所述透明衬底材料上形成厚度相对较薄的半透光的遮光金属层，即，通过控制金属层的厚度来调节紫外光的透过率，从而使与该部分对应的光刻胶的曝光量与其他区域的曝光量不同；而所述灰色调掩模板的半透明部分，是通过制作一些窄条形的狭缝结构，当紫外光通过狭缝结构时，发生散射、衍射等光学现象，从而使与该部分对应的所述光刻胶90的曝光量与其他区域的曝光量不同。
S23、如图3(c)所示，在完成上述步骤S22的基板上，采用刻蚀工艺去除所述光刻胶完全去除部分93(图中未标示出)露出的所述刻蚀阻挡层薄膜50、所述有源层薄膜40、以及所述栅绝缘层30，形成所述过孔23。
这里，考虑到湿法刻蚀工艺对形成具有较小特征尺寸的图案的控制性较差，所述刻蚀工艺优选为采用等离子体气体的干法刻蚀，以便更为精确地控制刻蚀的速率以及刻蚀剖面，从而使得形成的所述过孔23的孔径尺寸参数更为精确。
S24、如图3(d)所示，在完成上述步骤S23的基板上，采用灰化工艺去除所述光刻胶半保留部分92(图中未标示出)的光刻胶，露出所述刻蚀阻挡层薄膜50。
S25、如图3(e)所示，在完成上述步骤S24的基板上，采用刻蚀工艺去除露出的所述刻蚀阻挡层薄膜50，形成所述刻蚀阻挡层51。
同样的，所述刻蚀工艺优选为采用等离子体气体的干法刻蚀，以便更为精确地控制刻蚀的速率以及刻蚀剖面，从而使得形成的所述刻蚀阻挡层51的相关尺寸参数更为精确。
这里，所述刻蚀阻挡层51与待形成的源极61和漏极62之间的间隙对应；考虑到所述源极61和所述漏极62之间的间隙宽度较小，若所述刻蚀阻挡层51的宽度等于所述源极61和所述漏极62之间的间隙宽度，在刻蚀形成所述刻蚀阻挡层51时容易发生刻蚀不均或过度刻蚀，因此，本发明实施例优选为所述刻蚀阻挡层51的宽度略大于待形成的所述源极61和所述漏极62之间的间隙宽度。
S26、如图3(f)所示，在完成上述步骤S25的基板上，采用剥离工艺去除所述光刻胶完全保留部分91(图中未标示出)的光刻胶。
针对上述步骤S02中形成的所述有源层薄膜40采用非晶硅a-Si材料时，上述步骤S03进一步优选为：
在形成有包括所述栅绝缘层30、所述非晶硅有源层薄膜40、以及所述刻蚀阻挡层51的基板上，通过第三次构图工艺形成非晶硅有源层51、欧姆接触层121、包括源极61、漏极62、数据线的图案层、以及保护层71；其中，所述保护层71露出所述漏极62的一部分；所述欧姆接触层121至少与所述源极61、所述漏极62、以及所述非晶硅有源层51相接触。
这里，所述欧姆接触层121的作用是减小所述非晶硅有源层51与所述源极61、所述漏极62之间的电阻，降低信号延迟。
由上述描述可知，当所述刻蚀阻挡层51的宽度略大于待形成的所述源极61和所述漏极62之间的间隙宽度时，进一步优选的，所述欧姆接触层121除了与所述源极61、所述漏极62、以及所述非晶硅有源层51相接触之外，还与所述刻蚀阻挡层51相接触。
针对上述步骤S03，优选的，具体可以包括以下6个子步骤：
S31、如图4(a)所示，在完成上述步骤S21～S26的基板上，依次形成欧姆接触层薄膜120、源漏金属层薄膜60、以及保护层薄膜70，并在所述保护层薄膜70之上形成光刻胶层90。
这里，所述欧姆接触层薄膜120可采用氮掺杂非晶硅(n+a-Si)等材料，通过PECVD的方法形成，其厚度范围例如可以为
所述源漏金属层薄膜60可采用铝(Al)、或铜(Cu)、或钼(Mo)、或铬(Cr)等金属单质或金属合金材料，通过溅射法或热蒸发的方法形成，其厚度范围例如可以为
所述保护层薄膜70可采用氮化硅(SiNx)、或氧化硅(SiO2)等结构均匀致密、绝缘性能良好的材料，通过PECVD的方法形成，其厚度范围例如可以为
S32、如图4(b)所示，在完成上述步骤S31的基板上，采用第二半色调掩模板110或第二灰色调掩模板对形成有所述光刻胶层90的基板进行曝光、显影后，形成光刻胶完全保留部分91、光刻胶半保留部分92和光刻胶完全去除部分93；其中，所述光刻胶完全保留部分91对应待形成的所述源极61、所述漏极62、以及所述数据线的区域，所述光刻胶半保留部分92对应待形成的所述保护层71露出所述漏极62的区域，所述光刻胶完全去除部分93对应其他区域。
S33、如图4(c)所示，在完成上述步骤S32的基板上，采用刻蚀工艺去除所述光刻胶完全去除部分93(图中未标示出)露出的所述保护层薄膜70和所述源漏金属层薄膜60，形成包括所述源极61、所述漏极62、所述数据线的图案层，并露出所述欧姆接触层薄膜120。
这里，考虑到干法刻蚀工艺能够较为精确地控制刻蚀的速率以及形成的刻蚀剖面，首先对露出的所述保护层薄膜70采用等离子体气体的干法刻蚀工艺；在此之后，考虑到湿法刻蚀工艺的刻蚀选择比较大，能够避免过度刻蚀，对露出的所述源漏金属层薄膜60采用湿法刻蚀工艺形成包括所述源极61、所述漏极62、所述数据线的图案层。
S34、如图4(d)所示，在完成上述步骤S33的基板上，采用灰化工艺去除所述光刻胶半保留部分92(图中未标示出)的光刻胶，露出所述保护层薄膜70。
S35、如图4(e)所示，在完成上述步骤S34的基板上，采用刻蚀工艺去除露出的所述欧姆接触层薄膜120和所述有源层薄膜40，形成所述欧姆接触层121、所述有源层41、所述保护层71；其中，所述保护层71露出所述漏极62的一部分。
同样的，所述刻蚀工艺优选为采用等离子体气体的干法刻蚀，以便更为精确地控制刻蚀的速率以及刻蚀剖面，从而使得形成的所述欧姆接触层121、所述有源层41、所述保护层71的相关尺寸参数更为精确。
S36、如图4(f)所示，在完成上述步骤S35的基板上，采用剥离工艺去除所述光刻胶完全保留部分91的光刻胶。
在上述基础上，当通过所述公共电极线22为公共电极提供公共电压时，为了使公共电极信号更均一，上述步骤S04进一步优选为，通过所述第四次构图工艺还形成公共电极过孔连接线82，所述公共电极过孔连接线82与所述公共电极线22电连接，这样以来，所述公共电极过孔连接线82与所述公共电极线22构成类似于网格状的连接线，可以使得公共电极信号更均一。
针对上述步骤S04，优选的，具体可以包括以下6个子步骤：
S41、如图5(a)所示，在完成上述步骤S31～S36的基板上，形成透明电极薄膜80，并在所述透明电极薄膜80之上形成光刻胶层90。
这里，所述透明电极薄膜80可采用氧化铟锡(IndiumTinOxide，简称ITO)等透明电极材料，通过PECVD的方法形成，其厚度范围例如可以为
S42、如图5(b)所示，在完成上述步骤S42的基板上，采用普通掩模板100对形成有所述光刻胶层90的基板进行曝光、显影后，形成光刻胶完全保留部分91和光刻胶完全去除部分93；其中，所述光刻胶完全保留部分91对应待形成的所述像素电极81和所述公共电极过孔连接线82的区域，所述光刻胶完全去除部分93对应其他区域。
S43、如图5(c)所示，在完成上述步骤S43的基板上，采用刻蚀工艺去除所述光刻胶完全去除部分93(图中未标示出)露出的所述透明电极薄膜80，形成所述像素电极81和所述公共电极过孔连接线82。
这里，考虑到湿法刻蚀工艺的刻蚀选择比较大，能够避免过度刻蚀，所述刻蚀工艺采用湿法刻蚀工艺。
S44、在完成上述步骤S43的基板上，采用剥离工艺去除所述光刻胶完全保留部分91(图中未标示出)的光刻胶，形成如图5(d)所示的阵列基板01。
通过本发明实施例提供的所述阵列基板01的制备方法，仅通过四次构图工艺即可制备出具有刻蚀阻挡层51的阵列基板01，与现有技术的至少五次构图工艺相比，能够有效缩短阵列基板的制备流程，提高生产效率，降低生产成本。
需要说明的是，本发明所有附图是上述阵列基板的简略的示意图，只为清楚描述本方案体现了与发明点相关的结构，对于其他的与发明点无关的结构是现有结构，在附图中并未体现或只体现部分。
此外，尽管在本发明所有实施例中，以所述源极与所述数据线相连，而使所述漏极与所述阳极电连接为例进行了说明，然而本领域的技术人员应当明白，由于所述源极和所述漏极在结构和组成上的可互换性，也可以将所述漏极与所述数据线相连，而使所述源极与所述阳极电连接，这属于本发明的上述实施例的等同变换。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种阵列基板的制备方法，其特征在于，包括，
在衬底基板上通过第一次构图工艺形成包括栅极、栅线、公共电极线的图案层；
在形成有包括所述栅极、所述栅线、所述公共电极线的图案层的基板上，通过第二次构图工艺形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层；其中，所述刻蚀阻挡层与待形成的源极和漏极之间的间隙对应；在所述公共电极线上方形成露出所述公共电极线的过孔；
在形成有包括所述栅绝缘层、所述有源层薄膜、以及所述刻蚀阻挡层的基板上，通过第三次构图工艺至少形成有源层、包括源极、漏极、数据线的图案层、以及保护层；其中，所述保护层露出所述漏极的一部分；
在形成有至少包括所述有源层、包括所述源极、所述漏极、所述数据线的图案层、以及所述保护层的基板上，通过第四次构图工艺至少形成像素电极；其中，所述像素电极与所述漏极电连接。
2.根据权利要求1所述的制备方法，其特征在于，所述在形成有包括所述栅极、所述栅线、所述公共电极线的图案层的基板上，通过第二次构图工艺形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层；其中，所述刻蚀阻挡层与待形成的源极和漏极之间的间隙对应；在所述公共电极线上方形成露出所述公共电极线的过孔，具体包括，
在形成有包括所述栅极、所述栅线、所述公共电极线的图案层的基板上，依次形成栅绝缘层、有源层薄膜、以及刻蚀阻挡层薄膜，并在所述刻蚀阻挡层薄膜之上形成光刻胶层；
采用第一半色调掩模板或第一灰色调掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述刻蚀阻挡层的区域，所述光刻胶半保留部分对应其他区域，所述光刻胶完全去除部分对应待形成的所述过孔的区域；
采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述刻蚀阻挡层薄膜、所述有源层薄膜、以及所述栅绝缘层，形成所述过孔；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶，露出所述刻蚀阻挡层薄膜；
采用刻蚀工艺去除露出的所述刻蚀阻挡层薄膜，形成所述刻蚀阻挡层；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
3.根据权利要求1所述的制备方法，其特征在于，所述有源层薄膜包括非晶硅有源层薄膜；
所述在形成有包括所述栅绝缘层、所述有源层薄膜、所述刻蚀阻挡层的基板上，通过第三次构图工艺至少形成有源层、包括源极、漏极、数据线的图案层、以及保护层；其中，所述保护层露出所述漏极的一部分，包括，
在形成有包括所述栅绝缘层、所述非晶硅有源层薄膜、以及所述刻蚀阻挡层的基板上，通过第三次构图工艺形成非晶硅有源层、欧姆接触层、包括源极、漏极、数据线的图案层、以及保护层；
其中，所述保护层露出所述漏极的一部分；所述欧姆接触层至少与所述源极、所述漏极、以及所述非晶硅有源层相接触。
4.根据权利要求3所述的制备方法，其特征在于，形成的所述欧姆接触层还与所述刻蚀阻挡层相接触。
5.根据权利要求3所述的制备方法，其特征在于，所述在形成有包括所述栅绝缘层、所述非晶硅有源层薄膜、以及所述刻蚀阻挡层的基板上，通过第三次构图工艺形成非晶硅有源层、欧姆接触层、包括源极、漏极、数据线的图案层、以及保护层；其中，所述保护层露出所述漏极的一部分；所述欧姆接触层至少与所述源极、所述漏极、以及所述非晶硅有源层相接触，具体包括，
在形成有包括所述栅绝缘层、所述非晶硅有源层薄膜、以及所述刻蚀阻挡层的基板上，依次形成欧姆接触层薄膜、源漏金属层薄膜、以及保护层薄膜，并在所述保护层薄膜之上形成光刻胶层；
采用第二半色调掩模板或第二灰色调掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述源极、所述漏极、以及所述数据线的区域，所述光刻胶半保留部分对应待形成的所述保护层露出所述漏极的区域，所述光刻胶完全去除部分对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述保护层薄膜和所述源漏金属层薄膜，形成包括所述源极、所述漏极、所述数据线的图案层，并露出所述欧姆接触层薄膜；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶，露出所述保护层薄膜；
采用刻蚀工艺去除露出的所述欧姆接触层薄膜和所述非晶硅有源层薄膜，形成所述欧姆接触层、所述有源层、所述保护层；其中，所述保护层露出所述漏极的一部分；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
6.根据权利要求3至5任一项所述的制备方法，其特征在于，所述欧姆接触层包括氮掺杂非晶硅层。
7.根据权利要求1所述的制备方法，其特征在于，所述在形成有至少包括所述有源层、包括所述源极、所述漏极、所述数据线的图案层、以及所述保护层的基板上，通过第四次构图工艺至少形成像素电极；其中，所述像素电极与所述漏极电连接，包括，
在形成有至少包括所述有源层、包括所述源极、所述漏极、所述数据线的图案层、以及所述保护层的基板上，通过第四次构图工艺形成像素电极和公共电极过孔连接线；其中，所述像素电极与所述漏极电连接；所述公共电极过孔连接线与所述公共电极线电连接。
8.根据权利要求7所述的制备方法，其特征在于，所述在形成有至少包括所述有源层、包括所述源极、所述漏极、所述数据线的图案层、以及所述保护层的基板上，通过第四次构图工艺形成像素电极和公共电极过孔连接线；其中，所述像素电极与所述漏极电连接，具体包括，
在形成有至少包括所述有源层、包括所述源极、所述漏极、所述数据线的图案层、以及所述保护层的基板上，形成透明电极薄膜，并在所述透明电极薄膜之上形成光刻胶层；
采用掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述像素电极和所述公共电极过孔连接线的区域，所述光刻胶完全去除部分对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述透明电极薄膜，形成所述像素电极和所述公共电极过孔连接线；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410234421.0A CN104022078B (zh) | 2014-05-29 | 2014-05-29 | 一种阵列基板的制备方法 |
| US14/519,480 US9455282B2 (en) | 2014-05-29 | 2014-10-21 | Manufacturing method of an array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410234421.0A CN104022078B (zh) | 2014-05-29 | 2014-05-29 | 一种阵列基板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104022078A CN104022078A (zh) | 2014-09-03 |
| CN104022078B true CN104022078B (zh) | 2016-08-03 |
Family
ID=51438769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410234421.0A Active CN104022078B (zh) | 2014-05-29 | 2014-05-29 | 一种阵列基板的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9455282B2 (zh) |
| CN (1) | CN104022078B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104392991B (zh) * | 2014-12-04 | 2018-09-04 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN105549278B (zh) * | 2016-01-11 | 2018-03-06 | 深圳市华星光电技术有限公司 | Ips型tft‑lcd阵列基板的制作方法及ips型tft‑lcd阵列基板 |
| CN105514032A (zh) * | 2016-01-11 | 2016-04-20 | 深圳市华星光电技术有限公司 | Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 |
| CN106057828A (zh) * | 2016-08-12 | 2016-10-26 | 京东方科技集团股份有限公司 | 一种基板及其制备方法、显示面板 |
| CN107104077B (zh) * | 2017-04-14 | 2019-04-02 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板的制作方法 |
| CN110379769B (zh) * | 2019-05-27 | 2021-07-23 | 福建华佳彩有限公司 | 一种tft阵列基板的制作方法及阵列基板 |
| CN110233109A (zh) * | 2019-06-24 | 2019-09-13 | 京东方科技集团股份有限公司 | 晶体管及其制备方法、阵列基板及其制备方法和显示面板 |
| CN111261588B (zh) * | 2020-02-04 | 2023-06-02 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
| CN111524859B (zh) * | 2020-04-23 | 2022-04-26 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示装置 |
| CN113690180B (zh) * | 2021-08-13 | 2024-03-12 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法 |
| CN113948458A (zh) * | 2021-10-18 | 2022-01-18 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101320740A (zh) * | 2007-06-04 | 2008-12-10 | 三星电子株式会社 | 显示基板,显示基板制造方法和具有显示基板的显示设备 |
| CN101414085A (zh) * | 2007-10-17 | 2009-04-22 | 乐金显示有限公司 | 液晶显示设备及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101764902B1 (ko) * | 2010-12-06 | 2017-08-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
-
2014
- 2014-05-29 CN CN201410234421.0A patent/CN104022078B/zh active Active
- 2014-10-21 US US14/519,480 patent/US9455282B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101320740A (zh) * | 2007-06-04 | 2008-12-10 | 三星电子株式会社 | 显示基板,显示基板制造方法和具有显示基板的显示设备 |
| CN101414085A (zh) * | 2007-10-17 | 2009-04-22 | 乐金显示有限公司 | 液晶显示设备及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150348999A1 (en) | 2015-12-03 |
| US9455282B2 (en) | 2016-09-27 |
| CN104022078A (zh) | 2014-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104022078B (zh) | 一种阵列基板的制备方法 | |
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| CN103560110B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US8735888B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| CN103149760B (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
| JP2010271718A (ja) | Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 | |
| JP2014179620A (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
| CN102902111B (zh) | 形成透明电极以及制造液晶显示装置的阵列基板的方法 | |
| CN105655291B (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| US20160322404A1 (en) | Methods for producing tft array substrate and display apparatus | |
| KR101051586B1 (ko) | 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법 | |
| US20160181278A1 (en) | Array substrate, method for manufacturing the same, and display device | |
| CN108646487A (zh) | Ffs型阵列基板的制作方法及ffs型阵列基板 | |
| CN109599363B (zh) | 一种阵列基板及其制造方法 | |
| KR20050068165A (ko) | 액정표시소자 제조방법 | |
| CN103838047B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR102120171B1 (ko) | 산화물 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| TWI460515B (zh) | 一種邊緣電場型液晶顯示器陣列基板及其製造方法 | |
| CN111725134A (zh) | 一种阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |