CN104392991B - 一种阵列基板及其制备方法、显示装置 - Google Patents
一种阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN104392991B CN104392991B CN201410730185.1A CN201410730185A CN104392991B CN 104392991 B CN104392991 B CN 104392991B CN 201410730185 A CN201410730185 A CN 201410730185A CN 104392991 B CN104392991 B CN 104392991B
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- layer
- active layer
- source
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制备方法、显示装置,所述阵列基板的制备方法包括:在衬底基板的显示区域形成栅极和栅绝缘层,通过一次构图工艺形成有源层、源极和漏极,所述源极和漏极设置在所述有源层的上方。本发明提供的阵列基板及其制备方法、显示装置中,通过一次构图工艺形成有源层、源极和漏极,所述源极和漏极设置在所述有源层的上方,以在不影响薄膜晶体管品质的前提下降低掩模板的使用次数,与现有技术相比进一步减少了构图工艺次数、简化了制作工艺,提高了生产效率、缩短了制作时间、降低了生产成本。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
氧化物薄膜晶体管(Oxide TFT)具有超薄、重量轻、低耗电等优势,不仅可以用于液晶显示面板的制造,而且为制作更艳丽的色彩和更清晰的影像的新一代有机发光显示面板OLED(Organic Light-Emitting Diode,有机发光二极管)走上实用阶段提供可能。
图1为现有技术中薄膜晶体管的结构示意图,图2为图1所示薄膜晶体管的制备方法的流程图。如图1和图2所示,所述制备方法包括:步骤2001、在衬底基板上形成栅极101和公共电极线102,步骤2002、在所述栅极101上形成栅绝缘层103和有源层104,步骤2003、在所述有源层104上形成刻蚀阻挡层105,步骤2004、在所述刻蚀阻挡层105上形成源极106和漏极107,步骤2005、在所述源极106和漏极107上形成钝化层108、第一过孔202和第二过孔203,步骤2006、在所述钝化层108上形成接触电极109和像素电极201,所述接触电极109通过所述第一过孔202与所述源极106电连接,所述像素电极201通过所述第二过孔203与所述漏极107电连接。因此,现有技术中的氧化物薄膜晶体管的制作过程需要6次构图工艺,由于每次构图工艺均需要把掩模板图形转移到薄膜图形上,且每一层图形都需要精确的覆盖在另一层薄膜图形上,从而导致氧化物薄膜晶体管的生产效率低,生产成本高。
发明内容
为解决上述问题,本发明提供一种阵列基板及其制备方法、显示装置,用于解决现有技术中氧化物薄膜晶体管生产效率低,生产成本高的问题。
为此,本发明提供一种阵列基板的制备方法,包括:在衬底基板的显示区域形成栅极;形成栅绝缘层;通过一次构图工艺形成包括有源层、源极和漏极的图形,所述源极和漏极设置在所述有源层的上方。
可选的,所述通过一次构图工艺形成包括有源层、源极和漏极的图形的步骤包括:形成有源层薄膜和刻蚀阻挡层薄膜;通过光刻工艺在所述显示区域形成刻蚀阻挡层;形成源漏金属薄膜;通过光刻工艺在所述显示区域形成有源层、源极和漏极。
可选的,所述在衬底基板的显示区域形成栅极的同时,在所述衬底基板的连接区域形成第一栅极金属;所述通过光刻工艺在所述显示区域形成刻蚀阻挡层的同时,在所述连接区域形成过孔,所述过孔贯穿所述栅绝缘层和有源层薄膜;所述通过光刻工艺在所述显示区域形成有源层、源极和漏极的同时,在所述连接区域形成第一源漏极金属,所述第一源漏极金属通过所述过孔与所述第一栅极金属电连接。
可选的,所述通过光刻工艺在所述显示区域形成刻蚀阻挡层,以及在所述连接区域形成过孔的步骤包括:在所述刻蚀阻挡层薄膜上涂敷光刻胶,采用半色调或灰色调掩膜板对所述光刻胶进行曝光显影以形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域,所述光刻胶完全保留区域对应于形成刻蚀阻挡层的图形区域,所述光刻胶完全去除区域对应于形成初始过孔的图形区域,所述光刻胶半保留区域对应于所述图形区域之外的其它区域;对所述刻蚀阻挡层薄膜、有源层薄膜以及栅绝缘层进行刻蚀以在所述连接区域形成初始过孔,所述初始过孔贯穿所述刻蚀阻挡层薄膜、有源层薄膜的全部以及栅绝缘层的一部分;通过灰化工艺去除半保留区域的光刻胶;对所述初始过孔和刻蚀阻挡层薄膜进行刻蚀以在所述连接区域形成过孔以及在所述显示区域形成刻蚀阻挡层。
可选的,所述通过光刻工艺在所述显示区域形成有源层、源极和漏极,以及在所述连接区域形成第一源漏极金属的步骤包括:在所述源漏金属薄膜上涂敷光刻胶,采用掩膜板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域,所述光刻胶保留区域对应于形成有源层、源极、漏极和第一源漏极金属的图形区域,所述光刻胶去除区域对应于所述图形区域之外的其它区域;对所述源漏金属薄膜和有源层薄膜进行刻蚀以在所述连接区域形成第一源漏极金属以及在所述显示区域形成有源层、源极和漏极。
本发明还提供一种阵列基板,包括衬底基板,所述衬底基板包括显示区域,所述显示区域上设置有栅极、栅绝缘层、有源层、源极和漏极,所述源极和漏极完全位于所述有源层的上方。
可选的,还设置有刻蚀阻挡层,所述刻蚀阻挡层位于所述有源层与所述源极和漏极之间。
可选的,所述衬底基板还包括连接区域,所述连接区域上设置有第一栅极金属、栅绝缘层、有源层、第一源漏极金属和过孔,所述第一栅极金属与所述栅极位于同一层,所述第一源漏极金属与所述源极和漏极位于同一层,所述过孔贯穿所述栅绝缘层和有源层,所述第一源漏极金属通过所述过孔与所述第一栅极金属电连接。
可选的,所述显示区域上还设置有电容,所述电容的上极板包括像素电极或者第二源漏极金属,所述电容的下极板包括公共电极或者第二栅极金属,所述第二栅极金属与所述栅极位于同一层,所述第二源漏极金属与所述源极和漏极位于同一层。
本发明还提供一种显示装置,包括上述任一所述的阵列基板。
本发明具有下述有益效果:
本发明提供的阵列基板及其制备方法、显示装置中,通过一次构图工艺形成有源层、源极和漏极,所述源极和漏极设置在所述有源层的上方,以在不影响薄膜晶体管品质的前提下降低掩模板的使用次数,与现有技术相比进一步减少了构图工艺次数、简化了制作工艺,提高了生产效率、缩短了制作时间、降低了生产成本。
附图说明
图1为现有技术中薄膜晶体管的结构示意图;
图2为图1所示薄膜晶体管的制备方法的流程图;
图3为本发明实施例一提供的一种薄膜晶体管的制备方法的流程图;
图4为实施例一中形成第一源漏极金属、栅极和栅绝缘层的示意图;
图5为实施例一中形成有源层薄膜、刻蚀阻挡层薄膜和光刻胶的示意图;
图6为实施例一中形成初始过孔的示意图;
图7为实施例一中通过灰化工艺去除半保留区域的光刻胶的示意图;
图8为实施例一中形成过孔和刻蚀阻挡层的示意图;
图9为实施例一中形成源漏金属薄膜的示意图;
图10为实施例一中形成第一源漏极金属、有源层、源极以及漏极的示意图;
图11为实施例一中形成钝化层薄膜的示意图;
图12为实施例一中形成钝化层和第三过孔的示意图;
图13为本发明实施例二提供的一种薄膜晶体管的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图对本发明提供的阵列基板及其制备方法、显示装置进行详细描述。
实施例一
作为本发明的实施例,本发明实施例一提供的阵列基板为栅极层位于底层的阵列基板结构,但本发明实施例一中阵列基板的结构同样适用于栅极层位于顶层的阵列基板结构。
图3为本发明实施例一提供的一种薄膜晶体管的制备方法的流程图。如图3所示,所述薄膜晶体管的制备方法包括:
步骤3001、在显示区域形成栅极,在连接区域形成第一栅极金属。
图4为实施例一中形成第一源漏极金属、栅极和栅绝缘层的示意图。如图4所示,在基板上形成栅金属薄膜,所述栅金属薄膜的厚度为100nm-700nm,所述栅金属薄膜的构成材料可以是铜、钨、铌、铝、铝钕合金、钼、钼铌、钛等金属的单一物,也可以是铜、钨、铌、铝、铝钕合金、钼、钼铌、钛等金属的复合物。可选的,所述栅金属薄膜采用溅射工艺形成。在所述栅金属薄膜上涂敷光刻胶,采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域,所述光刻胶保留区域对应于形成栅极101和第一栅极金属204的图形区域,所述光刻胶去除区域对应于所述图形区域之外的其它区域,对所述栅金属薄膜进行刻蚀以形成栅极101。
在所述栅极101和第一栅极金属204之上形成栅绝缘层103。所述栅绝缘层103的材料可以采用二氧化硅薄膜,氧化铝薄膜,氧化钛、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜、氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜外,还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。同时本发明中的栅绝缘层103可以是一种,两种或者三种上述栅绝缘层薄膜的叠层结构,其组合也在本发明的保护范围之内。
当所述栅绝缘层103使用一层氮化物或者氮氧化物时,可以结合退火工艺来对所述栅绝缘层103进行处理。退火温度为250℃-500℃,时间为10min-200min。所述栅绝缘层103的厚度为50nm-600nm。所述栅绝缘层103采用的制作方法是PECVD或者磁控溅射。
步骤3002、通过光刻工艺在所述显示区域形成刻蚀阻挡层,在所述连接区域形成过孔,所述过孔贯穿所述栅绝缘层和有源层薄膜。
图5为实施例一中形成有源层薄膜、刻蚀阻挡层薄膜和光刻胶的示意图。如图5所示,在所述栅绝缘层103上形成有源层薄膜301,所述有源层薄膜301的材料为金属氧化物半导体,如IGZO,ITZO,IZO,TZO及其性质类似的金属氧化物半导体,同时本发明也适用于有源层采用非晶硅、微晶硅和多晶硅薄膜晶体管制作。
在所述有源层薄膜301上形成刻蚀阻挡层薄膜302,所述刻蚀阻挡层薄膜302的材料可以采用二氧化硅薄膜,氧化铝薄膜,氧化钛、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜、氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜,还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料。
在所述刻蚀阻挡层薄膜302上涂敷光刻胶209,采用半色调或灰色调掩膜板对所述光刻胶209进行曝光显影以形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域,所述光刻胶完全保留区域对应于形成刻蚀阻挡层的图形区域,所述光刻胶完全去除区域对应于形成初始过孔的图形区域,所述光刻胶半保留区域对应于所述图形区域之外的其它区域。光刻胶209的厚度约为1.5~3.5微米,固化温度为135度~145度,时间90s~150s,控制光刻胶209的面形在30度~40度。
图6为实施例一中形成初始过孔的示意图。如图6所示,首先采用干法刻蚀对所述刻蚀阻挡层薄膜302进行刻蚀,由于干法刻蚀工艺对所述有源层薄膜301无法造成损害,所以在上述工艺完成以后通过湿法刻蚀工艺对所述有源层薄膜301进行刻蚀,在上述工艺完成以后,再通过干法刻蚀工艺对所述栅绝缘层103进行刻蚀,对所述栅绝缘层103的刻蚀要控制在刻蚀掉所述栅绝缘层103整体的三分之一到二分之一的水平,剩余的部分与所述刻蚀阻挡层薄膜302的厚度接近即可,在所述连接区域形成初始过孔207。
图7为实施例一中通过灰化工艺去除半保留区域的光刻胶的示意图。如图7所示,通过灰化工艺去除半保留区域的光刻胶,剩余的光刻胶209a在薄膜晶体管的沟道区域保留刻蚀阻挡层的图形。
所述刻蚀阻挡层的图形要比实际的沟道区域在宽度方面单边增加1-3微米,此处工艺的主要目的是避免后期的源漏极刻蚀的时候损害沟道区域,从而避免薄膜晶体管的性能衰减,增强薄膜晶体管的可靠性。
图8为实施例一中形成过孔和刻蚀阻挡层的示意图。如图8所示,对所述初始过孔207和刻蚀阻挡层薄膜302进行刻蚀以在所述连接区域形成过孔205以及在所述显示区域形成刻蚀阻挡层105,所述过孔205贯穿所述栅绝缘层103和有源层薄膜301。
步骤3003、通过光刻工艺在所述显示区域形成有源层、源极和漏极,在所述连接区域形成第一源漏极金属,所述第一源漏极金属通过所述过孔与所述第一栅极金属电连接。
图9为实施例一中形成源漏金属薄膜的示意图。如图9所示,在所述刻蚀阻挡层105上形成源漏金属薄膜303,所述源漏金属薄膜303可以采用单层、双层或者多层结构。所述源漏金属薄膜303的材料可以是铜、钨、铌、铝、铝钕合金、钼、钼铌、钛等金属的单一物,也可以是铜、钨、铌、铝、铝钕合金、钼、钼铌、钛等金属的复合物。所述源漏金属薄膜303的厚度为100nm-700nm,所述源漏金属薄膜303的制作方法是磁控溅射或者PECVD。
图10为实施例一中形成第一源漏极金属、有源层、源极以及漏极的示意图。如图10所示,在所述源漏金属薄膜303上涂敷光刻胶,采用掩膜板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域,所述光刻胶保留区域对应于形成有源层104、源极106、漏极107和第一源漏极金属206的图形区域,所述光刻胶去除区域对应于所述图形区域之外的其它区域。对所述源漏金属薄膜303和有源层薄膜301进行刻蚀以在所述连接区域形成第一源漏极金属206以及在所述显示区域形成有源层104、源极106和漏极107,所述第一源漏极金属206通过所述过孔205与所述第一栅极金属204电连接。此处工艺为与周边电路的连接区域或者AMOLED领域内多个薄膜晶体管进行连接的连接区域。
图11为实施例一中形成钝化层薄膜的示意图。如图11所示,所述钝化层薄膜304的材料可以采用二氧化硅薄膜,氧化铝薄膜,氧化钛、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜、氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜,还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料。同时本发明中的钝化层可以一种,两种或者三种上述薄膜的叠层结构,其组合也在本发明的保护范围之内。所述钝化层薄膜304的组合优化也可以和有机绝缘材料相结合来实现,所述有机绝缘材料通常采用树脂系材料或亚克力系材料。所述钝化层薄膜304的厚度为100nm-500nm,所述钝化层薄膜304的制作方法是PECVD或者磁控溅射。
图12为实施例一中形成钝化层和第三过孔的示意图。如图12所示,在所述钝化层薄膜304上涂敷光刻胶,采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域,所述光刻胶保留区域对应于形成钝化层108和第三过孔208的图形区域,所述光刻胶去除区域对应于所述图形区域之外的其它区域。对所述钝化层薄膜304进行刻蚀以形成钝化层108和第三过孔208的图形。
本实施例中,在所述钝化层108上形成像素电极薄膜,通过构图工艺形成像素电极201,所述像素电极201通过所述第三过孔208与所述漏极107连接。
本实施例提供的阵列基板的制备方法中,通过一次构图工艺形成有源层、源极和漏极,所述源极和漏极设置在所述有源层的上方,以在不影响薄膜晶体管品质的前提下降低掩模板的使用次数,与现有技术相比进一步减少了构图工艺次数、简化了制作工艺,提高了生产效率、缩短了制作时间、降低了生产成本。
实施例二
作为本发明的实施例,本发明实施例一提供的阵列基板为栅极层位于底层的阵列基板结构,但本发明实施例一中阵列基板的结构同样适用于栅极层位于顶层的阵列基板结构。
图13为本发明实施例二提供的一种薄膜晶体管的结构示意图。如图13所示,所述阵列基板包括衬底基板,所述衬底基板包括显示区域,所述显示区域上设置有栅极101、栅绝缘层103、有源层104、源极106和漏极107,所述源极106和漏极107完全位于所述有源层104的上方,从而缩短了工艺时间,提高了生产效率,降低了生产成本。
本实施例中,所述显示区域上还设置有刻蚀阻挡层105,所述刻蚀阻挡层105完全位于所述有源层104与所述源极106和漏极107之间。优选的,所述衬底基板还包括连接区域,所述连接区域上设置有第一栅极金属204、栅绝缘层103、有源层104、第一源漏极金属206和过孔205,所述第一栅极金属204与所述栅极101位于同一层,所述第一源漏极金属206与所述源极106和漏极107位于同一层,所述过孔205贯穿所述栅绝缘层103和有源层104,所述第一源漏极金属206通过所述过孔205与所述第一栅极金属204电连接。本实施例提供的薄膜晶体管可以有效的提高当氧化物薄膜晶体管采用刻蚀阻挡层105时的良率和成本优势,有利于上述技术的快速量产,从而实现降低成本,提高产能的目的。
本实施例中,所述显示区域上还设置有电容,所述电容的上极板包括像素电极201或者第二源漏极金属,所述电容的下极板包括公共电极或者第二栅极金属305,所述第二栅极金属305与所述栅极101位于同一层,所述第二源漏极金属与所述源极106和漏极107位于同一层。
本实施例提供的阵列基板中,通过一次构图工艺形成有源层、源极和漏极,所述源极和漏极设置在所述有源层的上方,以在不影响薄膜晶体管品质的前提下降低掩模板的使用次数,与现有技术相比进一步减少了构图工艺次数、简化了制作工艺,提高了生产效率、缩短了制作时间、降低了生产成本。
实施例三
本实施例三提供一种显示装置,包括实施例二提供的任一阵列基板,具体内容可参照上述实施例二中的描述,此处不再赘述。所述显示装置可以为:液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例三提供的显示装置中,通过一次构图工艺形成有源层、源极和漏极,所述源极和漏极设置在所述有源层的上方,以在不影响薄膜晶体管品质的前提下降低掩模板的使用次数,与现有技术相比进一步减少了构图工艺次数、简化了制作工艺,提高了生产效率、缩短了制作时间、降低了生产成本。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (5)
1.一种阵列基板的制备方法,其特征在于,包括:
在衬底基板的显示区域形成栅极;
形成栅绝缘层;
通过一次构图工艺形成包括有源层、源极和漏极的图形,所述源极和漏极设置在所述有源层的上方;
所述通过一次构图工艺形成包括有源层、源极和漏极的图形的步骤包括:
形成有源层薄膜和刻蚀阻挡层薄膜;
通过光刻工艺在所述显示区域形成刻蚀阻挡层;
形成源漏金属薄膜;
通过光刻工艺在所述显示区域形成有源层、源极和漏极;
所述在衬底基板的显示区域形成栅极的同时,在所述衬底基板的连接区域形成第一栅极金属;
所述通过光刻工艺在所述显示区域形成刻蚀阻挡层的同时,在所述连接区域形成过孔,所述过孔贯穿所述栅绝缘层和有源层薄膜;
所述通过光刻工艺在所述显示区域形成有源层、源极和漏极的同时,在所述连接区域形成第一源漏极金属,所述第一源漏极金属通过所述过孔与所述第一栅极金属电连接。
2.根据权利要求1所述的阵列基板的制备方法,其特征在于,所述通过光刻工艺在所述显示区域形成刻蚀阻挡层,以及在所述连接区域形成过孔的步骤包括:
在所述刻蚀阻挡层薄膜上涂敷光刻胶,采用半色调或灰色调掩膜板对所述光刻胶进行曝光显影以形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域,所述光刻胶完全保留区域对应于形成刻蚀阻挡层的图形区域,所述光刻胶完全去除区域对应于形成初始过孔的图形区域,所述光刻胶半保留区域对应于所述图形区域之外的其它区域;
对所述刻蚀阻挡层薄膜、有源层薄膜以及栅绝缘层进行刻蚀以在所述连接区域形成初始过孔,所述初始过孔贯穿所述刻蚀阻挡层薄膜、有源层薄膜的全部以及栅绝缘层的一部分;
通过灰化工艺去除半保留区域的光刻胶;
对所述初始过孔和刻蚀阻挡层薄膜进行刻蚀以在所述连接区域形成过孔以及在所述显示区域形成刻蚀阻挡层。
3.一种阵列基板,其特征在于,包括衬底基板,所述衬底基板包括显示区域,所述显示区域上设置有栅极、栅绝缘层、有源层、源极和漏极,所述源极和漏极完全位于所述有源层的上方,还设置有刻蚀阻挡层,所述刻蚀阻挡层位于所述有源层与所述源极和漏极之间,包括所述有源层、源极和漏极的图形通过一次构图工艺形成;
所述衬底基板还包括连接区域,所述连接区域上设置有第一栅极金属、栅绝缘层、有源层、第一源漏极金属和过孔,所述第一栅极金属与所述栅极位于同一层,所述第一源漏极金属与所述源极和漏极位于同一层,所述过孔贯穿所述栅绝缘层和有源层,所述第一源漏极金属通过所述过孔与所述第一栅极金属电连接。
4.根据权利要求3所述的阵列基板,其特征在于,所述显示区域上还设置有电容,所述电容的上极板包括像素电极或者第二源漏极金属,所述电容的下极板包括公共电极或者第二栅极金属,所述第二栅极金属与所述栅极位于同一层,所述第二源漏极金属与所述源极和漏极位于同一层。
5.一种显示装置,其特征在于,包括权利要求3或4所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410730185.1A CN104392991B (zh) | 2014-12-04 | 2014-12-04 | 一种阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410730185.1A CN104392991B (zh) | 2014-12-04 | 2014-12-04 | 一种阵列基板及其制备方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104392991A CN104392991A (zh) | 2015-03-04 |
CN104392991B true CN104392991B (zh) | 2018-09-04 |
Family
ID=52610866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410730185.1A Active CN104392991B (zh) | 2014-12-04 | 2014-12-04 | 一种阵列基板及其制备方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104392991B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752344A (zh) * | 2015-04-27 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
CN105116588A (zh) * | 2015-09-23 | 2015-12-02 | 深圳市华星光电技术有限公司 | 触控面板及液晶显示器 |
CN107359138A (zh) * | 2017-06-22 | 2017-11-17 | 深圳市华星光电技术有限公司 | 一种金属线、阵列基板的制作方法及阵列基板 |
US10355026B2 (en) | 2017-06-22 | 2019-07-16 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method for manufacturing metal wire and array substrate using the same |
CN109659312B (zh) * | 2018-10-15 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
CN112309990B (zh) * | 2020-10-30 | 2023-03-28 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103915444A (zh) * | 2013-04-10 | 2014-07-09 | 上海天马微电子有限公司 | 一种阵列基板及其制备方法、液晶显示面板 |
CN104022078A (zh) * | 2014-05-29 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101934977B1 (ko) * | 2011-08-02 | 2019-03-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
CN103715137B (zh) * | 2013-12-26 | 2018-02-06 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN103928406B (zh) * | 2014-04-01 | 2016-08-17 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板、显示装置 |
CN104111581A (zh) * | 2014-07-09 | 2014-10-22 | 京东方科技集团股份有限公司 | 掩膜板及其制造方法、薄膜晶体管的制造方法 |
-
2014
- 2014-12-04 CN CN201410730185.1A patent/CN104392991B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103915444A (zh) * | 2013-04-10 | 2014-07-09 | 上海天马微电子有限公司 | 一种阵列基板及其制备方法、液晶显示面板 |
CN104022078A (zh) * | 2014-05-29 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104392991A (zh) | 2015-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104392991B (zh) | 一种阵列基板及其制备方法、显示装置 | |
WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
CN104752420B (zh) | 显示设备的抗静电装置及其制造方法 | |
CN104638017B (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
CN107331669A (zh) | Tft驱动背板的制作方法 | |
CN107452808A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
US10566401B2 (en) | Thin film transistor array substrate and preparing method therefor, and OLED display device | |
WO2015035832A1 (zh) | 阵列基板及其制备方法和显示装置 | |
WO2015100894A1 (zh) | 显示装置、阵列基板及其制造方法 | |
WO2018171268A1 (zh) | 基板及其制备方法、显示面板和显示装置 | |
JP2018510490A (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
US10312266B2 (en) | Display substrate and manufacturing method thereof, and display device | |
US9905583B2 (en) | Array substrate having scanning line and signal lines in exchanged layers for manufacturing display apparatus | |
WO2020154876A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
CN106449653B (zh) | 一种显示基板及其制备方法、显示面板、显示装置 | |
US20150311322A1 (en) | Method of manufacturing thin film transistor and organic light emitting diode display | |
US9219088B2 (en) | Array substrate, manufacturing method thereof, and display device | |
WO2015100897A1 (zh) | 阵列基板及其制备方法、显示装置 | |
CN104090401A (zh) | 阵列基板及其制备方法、显示装置 | |
US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
WO2015100859A1 (zh) | 阵列基板及其制造方法和显示装置 | |
WO2018201758A1 (zh) | 一种薄膜晶体管及其制造方法、显示装置 | |
CN103235456B (zh) | 阵列基板及其制造方法和显示装置 | |
CN109037349B (zh) | 薄膜晶体管及其制备方法、阵列基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |