CN104752420B - 显示设备的抗静电装置及其制造方法 - Google Patents

显示设备的抗静电装置及其制造方法 Download PDF

Info

Publication number
CN104752420B
CN104752420B CN201410805056.4A CN201410805056A CN104752420B CN 104752420 B CN104752420 B CN 104752420B CN 201410805056 A CN201410805056 A CN 201410805056A CN 104752420 B CN104752420 B CN 104752420B
Authority
CN
China
Prior art keywords
tft
film transistor
thin film
switch
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410805056.4A
Other languages
English (en)
Other versions
CN104752420A (zh
Inventor
金东赫
金东先
扈源俊
林天培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104752420A publication Critical patent/CN104752420A/zh
Application granted granted Critical
Publication of CN104752420B publication Critical patent/CN104752420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种显示设备的抗静电装置及其制造方法，所述抗静电装置具有高静电放电(ESD)速度，并且降低了功耗。所述抗静电装置包括有源层由氧化物形成的第一开关薄膜晶体管(TFT)、有源层由氧化物形成的第二开关TFT、以及有源层由非晶硅形成的均衡器TFT。

Description

显示设备的抗静电装置及其制造方法
本申请要求2013年12月26日提交的韩国专利申请号10-2013-0164464的优先权，在此以引用的方式包含其全部内容
技术领域
本发明涉及显示设备的抗静电装置及其制造方法，其具有高静电放电(ESD)速度，并降低功耗。
背景技术
随着如移动通信终端、智能电话、平板电脑、笔记本电脑等各种便携式电子设备的发展，可应用于这些便携式电子设备的平板显示(FPD)设备的需求正在增加。
已经开发了液晶显示(LCD)设备、等离子显示面板(PDP)、场发射显示(FED)设备、发光二极管显示设备、有机发光显示设备等，作为FPD设备。
图1是常规LCD设备的示意图，图2是现有技术的抗静电装置的等效电路图。
参考图1和2，LCD设备包括液晶面板10，其中多个像素设置成矩阵型以显示图像；驱动电路单元(未示出)，提供信号和用于驱动液晶面板10的电源。
在LCD设备中，当静电被产生并输入至像素时，图像无法正常显示，像素和线路可能会受损。因此，抗静电装置20被并行连接到数据线DL的输入端和栅线GL的输入端。
当产生静电时，抗静电装置20分散静电以保护有源区的像素。当产生高电压静电时，抗静电装置20首先感测到静电信号，并且由于多个内部薄膜晶体管(TFT)中每一个TFT的绝缘层被损坏，所以抗静电装置20保护形成在有源区中的像素。
现有技术的抗静电装置20包括两个开关TFT 22和24，以及一个均衡器TFT 26。
因为栅极以二极管连接方式连接到源极，所以第一开关TFT 22和第二开关TFT 24作为二极管来工作，并防止电流在两个方向上流动。
在现有技术的抗静电装置20中，第一开关TFT 22、第二开关TFT 24以及均衡器TFT26全都由一种有源层形成。
当第一开关TFT 22、第二开关TFT 24以及均衡器TFT 26中的每一TFT都是氧化物半导体TFT时，基于静电流入的工作速度高。但另一方面，在氧化物半导体TFT中，大量电流被泄漏，因此，功耗增加。
当第一开关TFT 22、第二开关TFT 24以及均衡器TFT 26中的每一TFT都是非晶硅(a-Si)TFT时，泄漏电流量小。但另一方面，在a-Si TFT中，基于静电流入的响应时间慢，因此，无法快速地阻止静电。
发明内容
因此，本发明旨在提供一种显示设备的抗静电装置及其制造方法，基本上克服现有技术的局限和不足导致的一个或多个问题。
本发明的一个方面旨在提供一种抗静电装置，其中通过使用对静电脉冲作出快速响应的开关TFT，提高ESD性能。
本发明的另一方面旨在提供一种抗静电装置，其中通过使用泄露电流数量小的均衡器TFT，降低功耗。
本发明的另一方面旨在提供一种抗静电装置的制造方法，所述抗静电装置包括对静电脉冲作出快速响应的开关TFT。
本发明的另一方面旨在提供一种抗静电装置的制造方法，所述抗静电装置包括泄露电流数量小的均衡器TFT。
除了本发明的上述目标之外，下面对本发明的其它特征和优点进行描述，本领域技术人员从下面的描述可以清楚地理解这些特征和优点。
本发明附加的优点和特征一部分在下面的说明中提出，一部分本领域技术人员在审查时可以明显看出，或者在实施本发明时得知。本发明的目标和其它优点可以通过说明书和权利要求以及附图中特别指出的结构实现和获得。
为了实现这些和其它的优点，根据本发明的目的，正如在此具体和广义地描述的那样，提供一种显示设备的抗静电装置，该抗静电装置包括：第一开关薄膜晶体管(TFT)，其中有源层由氧化物形成；第二开关TFT，其中有源层由氧化物形成，均衡器TFT，其中有源层由非晶硅形成。
根据本发明的另一方面，提供一种制造抗静电装置的制造方法，所述抗静电装置包括多个开关薄膜晶体管(TFT)，并且包括均衡器TFT，所述方法包括：在基板上形成的缓冲层上，用非晶硅形成光屏蔽部；形成第一栅绝缘层以覆盖光屏蔽部；在第一栅绝缘层上的开关TFT区中，用氧化物形成的有源层；形成第二栅绝缘层以覆盖有源层；在第二栅绝缘层上形成多个开关TFT中的每一TFT的栅极，在第一栅绝缘层上的均衡器TFT区中形成均衡器TFT的栅极；形成层间绝缘部以覆盖多个开关TFT中的每一TFT的栅极以及均衡器TFT的栅极；对层间绝缘部的一部分进行蚀刻以形成多个接触孔，所述接触孔暴露有源层的顶部和光屏蔽部的顶部；形成多个开关TFT中的每一TFT的将要与有源层相连的源极和漏极，形成均衡器TFT的将要与光屏蔽部相连的源极和漏极；形成钝化层以覆盖多个开关TFT和均衡器TFT。
应该理解的是，上述对本发明的一般性描述和下面的详细说明是示例性的和解释性的，旨在对要求保护的本发明作进一步说明。
附图说明
附图用于进一步理解本发明，包含在本申请中，构成本申请的一部分，图解发明的实施例，并且和说明书一起解释本发明的原理。图中：
图1是常规LCD设备的示意图；
图2是现有技术的抗静电装置的等效电路图；
图3是根据本发明实施例的抗静电装置的等效电路图；
图4是根据本发明实施例的抗静电装置的平面布置图；
图5是开关TFT的沿图4的线A1-A2的横截面图，以及均衡器TFT的沿图4的线B1-B2的横截面图；
图6是a-Si TFT和氧化物TFT中的每一TFT的直流(DC)特性图；
图7是a-Si TFT和氧化物TFT中的每一TFT的电子迁移率特性图；以及
图8-14是根据本发明实施例的抗静电装置的图形。
具体实施方式
现在详细参考本发明的实施方式，其例子在附图中示出。只要可能，对于相同或者相似的部件在附图中采用同一附图标记。
在说明书中，在给每个附图中的元件添加附图标记时，应该注意的是，只要有可能，采用已经用于指代其它附图中的同一元件的同样的附图标记。
说明书中的术语应该如下理解。
单数形式“一个”也包括复数形式，除非上下文清楚地指出。术语“第一”、“第二”用于将一个元件和另一个元件区分开来。这些元件不应该受到这些术语的限制。
在对本发明的实施例进行说明时，当结构(例如电极、线路、配线、层或者接点)被描述为形成在另一结构的上部/下部或者在另一结构上/下时，这种描述应该被理解为包括该结构彼此接触的情形和第三结构设置在其间的情形。
术语“上部/下部”和“上/下”用于参考附图描述根据本发明实施例的具有内置接触传感器的LCD设备及其制造方法。因此，在生产过程中和在生产结束之后，术语“上部/下部”和“上/下”在结构上可能会不同。
下面，参考附图对根据本发明实施例的抗静电装置进行详细描述。本发明提供一种抗静电装置及其驱动方法，该抗静电装置包括具有快速响应时间的多个开关TFT和泄漏电流数量小的均衡器TFT。
图3是根据本发明实施例的抗静电装置的等效电路图。
参考图3，根据本发明实施例的抗静电装置100包括第一开关TFT 110、第二开关TFT 120和均衡器TFT 130。
因为栅极以二极管连接方式连接到源极，所以第一开关TFT 110和第二开关TFT120作为二极管来工作，电流仅仅在一个方向上流动。
这里，第一开关TFT 110和第二开关TFT 120由对信号具有快速响应时间的氧化物半导体TFT形成，因而当静电流入线路时，第一开关TFT 110和第二开关TFT 120对静电脉冲作出快速响应。均衡器TFT 130由a-Si TFT形成，a-Si TFT的工作速度比氧化物半导体TFT慢，但具有优秀的漏电流特性。
第一开关TFT 110的源极连接到被施加数据电压Vdata的数据线，漏极连接到第二开关TFT 120的漏极和均衡器TFT 130的栅极。
第二开关TFT 120的源极连接到低电平电源Vss，漏极连接到第一开关TFT 110的漏极和均衡器TFT 130的栅极。
均衡器TFT 130的源极连接到第一开关TFT 110的源极，漏极连接到第二开关TFT120的源极。均衡器TFT 130的栅极连接到第一开关TFT 110和第二开关TFT 120的漏极。
当没有将高电压施加至第一开关TFT 110、第二开关TFT 120和均衡器TFT 130时，第一开关TFT 110、第二开关TFT 120和均衡器TFT 130截止。
当将高电压施加至第一开关TFT 110时，第一开关TFT 110导通，并将高电压分散至后端(与均衡器TFT 130的栅极相连的端子)。当将高电压施加至第二开关TFT 120时，第二开关TFT 120导通，并将高电压分散至后端(与均衡器TFT 130的栅极相连的端子)。
第一开关TFT 110和第二开关TFT 120导通，并且当将高电压施加至与均衡器TFT130的栅极相连的端子时，均衡器TFT 130导通。因此，高电压被分散到第一开关TFT 110和第二开关TFT 120的源极。即均衡器TFT 130在两个方向上分散当均衡器TFT 130导通时施加的高电压。当均衡器TFT 130将高电压分散至后端(与第一开关TFT 110和第二开关TFT120的源极相连的端子)时，第一开关TFT 110、第二开关TFT 120和均衡器TFT 130截止。
在根据本发明实施例的抗静电装置100中，第一开关TFT 110和第二开关TFT 120分别设置在均衡器TFT 130的两端。因此，线路中产生的正(+)静电和负(-)静电全部被释放，因此能够防止高电压静电流入有源区。
图4是根据本发明实施例的抗静电装置的平面布置图。图5是开关TFT的沿图4的线A1-A2的横截面图，以及均衡器TFT的沿图4的线B1-B2的横截面图。
参考图4和5，对第一开关TFT 110的结构和第二开关TFT 120的结构进行详细描述。
开关TFT
第一开关TFT 110和第二开关TFT 120形成为顶栅共面TFT结构。第一开关TFT 110和第二开关TFT 120具有相同的结构，因此以第一开关TFT 110的结构为例进行说明。
在基板上形成缓冲层101，在缓冲层101上形成光屏蔽部102。这里，光屏蔽部102由a-Si形成。
形成第一栅绝缘层(G11)103，以覆盖光屏蔽部102。在这种情况下，第一栅绝缘层(G11)103可以形成为与有源区中形成的TFT的栅绝缘层相同的厚度。
这里，第一栅绝缘层(G11)103由SiO2或者SiNx形成，厚度为 另一个例子是，可利用化学气相沉积(CVD)工艺，通过沉积正硅酸乙酯(TEOS)或者中间温度氧化物(MTO)形成第一栅绝缘层(G11)103。
在第一栅绝缘层(G11)103上形成有源层104。在与光屏蔽部102重叠的区域中形成有源层104。
这里，有源层104由氧化物半导体材料形成，如氧化铟锌(IZO)或者氧化铟镓锌(IGZO)。有源层104也可以由金属氧化物形成。
在有源层104上形成第二栅绝缘层(G12)105。在这种情况下，第二栅绝缘层(G12)105以比有源区中形成的TFT的栅绝缘层薄的厚度形成。因此，与有源区中形成的像素TFT相比，第一开关TFT 110和第二开关TFT 120具有更快的开关速度。
这里，第二栅绝缘层(G12)105由SiO2或者SiNx形成，厚度为 另一个例子是，可利用CVD工艺，通过沉积TEOS或MTO形成第二栅绝缘层(G12)105。
在第二栅绝缘层(G12)105上形成栅极106。形成层间绝缘部(ILD)107，以覆盖栅极106。对层间绝缘部107的一部分进行蚀刻以暴露有源层104，从而形成源极/漏极的接触孔。
在层间绝缘部107上形成与有源层104相连的源极/漏极108。在层间绝缘部107上面的一侧形成源极S，以将其连接至有源层104。在层间绝缘部107上面的另一侧形成漏极D，以将其连接至有源层104。
这里，源极/漏极108可以由MoTi形成，但并不局限于此。源极S和漏极D可以由铝(Al)、银(Ag)、金(Au)、镍(Ni)、锆(Zr)、镉(Cd)、铪(Hf)、钨(W)、钽(Ta)、铬(Cr)形成，或者由它们的合金形成。
如上所述，第一开关TFT 110被配置为具有有源层104、第二栅绝缘层(G12)105、源极S和漏极D。形成钝化层(PAS)109，以覆盖第一开关TFT 110。
均衡器TFT
接下来，详细描述均衡器TFT 130的结构。
在基板上形成缓冲层101，在缓冲层101上形成光屏蔽部102。
这里，光屏蔽部102由a-Si形成。均衡器TFT 130利用由a-Si形成的光屏蔽部102作为有源层。
形成第一栅绝缘层(G11)103，以覆盖光屏蔽部102。
这里，第一栅绝缘层(G11)103由SiO2或者SiNx形成，厚度为 另一个例子是，可利用CVD工艺，通过沉积TEOS或MTO形成第一栅绝缘层(G11)103。
在第一栅绝缘层(G11)103上形成栅极106。形成层间绝缘部(ILD)107，以覆盖栅极106。对层间绝缘部107的一部分进行蚀刻以暴露有源层104，从而形成源极/漏极的接触孔。
在层间绝缘部107上形成与有源层104相连的源极/漏极108。在层间绝缘部107上面的一侧形成源极S，以将其连接至有源层104。在层间绝缘部107上面的另一侧形成漏极D，以将其连接至有源层104。
这里，源极/漏极108可以由MoTi形成，但并不局限于此。源极S和漏极D可以由铝(Al)、银(Ag)、金(Au)、镍(Ni)、锆(Zr)、镉(Cd)、铪(Hf)、钨(W)、钽(Ta)、铬(Cr)形成，或者由它们的合金形成。
如上所述，均衡器TFT 130被配置为具有由a-Si形成且用作有源层的光屏蔽部102、第一栅绝缘层(G11)103、源极S和漏极D。形成钝化层(PAS)109，以覆盖第一开关TFT110。
图6是a-Si TFT和氧化物TFT中的每一TFT的直流(DC)特性图，图7是a-Si TFT和氧化物TFT中的每一TFT的电子迁移率特性图。
参考图6和7，a-Si TFT具有0.24cm2/V·s的慢电子迁移率。但是，a-SiTFT的泄漏电流量小。
而另一方面，氧化物TFT具有10-30cm2/V·s的快电子迁移率。但是，氧化物TFT的泄漏电流量大。
在根据本发明实施例的抗静电装置中，第一TFT 110和第二开关TFT 120的有源层以及均衡器TFT 130的有源层采用不同的材料(即，氧化物和a-Si)，因此能够有效避免基于静电的电流。
在根据本发明实施例的抗静电装置中，将氧化物半导体应用于第一TFT110和第二开关TFT 120的有源层，所以第一TFT 110和第二开关TFT 120对静电脉冲作出快速响应。此外，将具有优良漏电流特性的a-Si应用于均衡器TFT 130的有源层。
即，由具有快速工作速度的氧化物TFT来形成应当对静电脉冲作出灵敏相应的第一和第二开关TFT 110和120，因此提高了ESD性能。此外，由a-SiTFT形成需要漏电流量很小的均衡器TFT 130，因此能够降低功耗。
图8-14是根据本发明实施例的抗静电装置的图形。
参考图8，在基板上形成缓冲层101，在缓冲层101上沉积a-Si。
随后，通过执行利用第一掩模的光刻工艺和蚀刻工艺，对沉积的a-Si进行构图。通过对a-Si构图，在开关TFT区和均衡器TFT区形成光屏蔽部102。
随后，参考图9，形成第一栅绝缘层(G11)103，以覆盖在开关TFT区和均衡器TFT区中形成的光屏蔽部102。
这里，第一栅绝缘层(G11)103由SiO2或者SiNx形成，厚度为 。另一个例子是，可利用CVD工艺，通过沉积TEOS或MTO形成第一栅绝缘层(G11)103。
随后，在第一栅绝缘层(G11)103上的开关TFT区中形成有源层104。有源层104形成在与光屏蔽部102重叠的区域中。
这里，有源层104由氧化物半导体材料形成，如氧化铟锌(IZO)或者氧化铟镓锌(IGZO)。有源层104也可以由金属氧化物形成。
在第一栅绝缘层(G11)103上沉积氧化物半导体材料，然后，通过执行利用第二掩模的光刻工艺和蚀刻工艺，形成有源层104。
随后，参考图10，在整个基板上涂布SiO2或SiNx，然后，通过执行利用第三掩模的光刻工艺和蚀刻工艺，在开关TFT区中的有源层104上形成第二栅绝缘层(G12)105。
另一个例子是，可利用CVD工艺，通过沉积TEOS或MTO形成第二栅绝缘层(G12)105。
参考图11，在开关TFT区中，在第二栅绝缘层(G12)105上形成栅极106。同时，在均衡器TFT的第一栅绝缘层(G11)103上形成栅极106。
在整个基板上涂布金属材料，如铝(Al)、银(Ag)、金(Au)、镍(Ni)、锆(Zr)、镉(Cd)、铪(Hf)、钨(W)、钽(Ta)或铬(Cr)，然后，通过执行利用第四掩模的光刻工艺和蚀刻工艺，在开关TFT区和均衡器TFT区中形成栅极106。
参考图12，形成层间绝缘部107，以覆盖在开关TFT区和均衡器TFT区中形成的栅极106。
通过执行利用第五掩模的光刻工艺和蚀刻工艺，对层间绝缘部107的一部分进行蚀刻以暴露开关TFT区中的有源层104的顶部，从而形成源极/漏极的接触孔107a。
同时，对层间绝缘部107的一部分进行蚀刻以暴露均衡器TFT区中的光屏蔽部102的顶部，从而形成源极/漏极的接触孔107a。
随后，参考图13，在层间绝缘部107上形成与有源层104相连的源极/漏极108。
在整个基板上涂布导电金属材料，然后，通过执行利用第六掩模的光刻工艺和蚀刻工艺，在层间绝缘部107上面的一侧形成与有源层104相连的源极S。在层间绝缘部107上面的另一侧形成与有源层104相连的漏极D。
同时，通过执行利用第六掩模的光刻工艺和蚀刻工艺，在层间绝缘部107上面的一侧形成与光屏蔽部102相连的源极S。在层间绝缘部107上面的另一侧形成与光屏蔽部102相连的漏极D。
这里，源极S和漏极D可以由MoTi形成，但并不局限于此。源极S和漏极D可以由铝(Al)、银(Ag)、金(Au)、镍(Ni)、锆(Zr)、镉(Cd)、铪(Hf)、钨(W)、钽(Ta)或铬(Cr)形成，或者由它们的合金形成。
如上所述，均衡器TFT 130被配置为具有由氧化物半导体材料形成的有源层104、第二栅绝缘层(G12)105、源极S和漏极D。
均衡器TFT 130被配置为具有由a-Si形成且用作有源层的光屏蔽层102、第一栅绝缘层(G11)103、源极S和漏极D。
随后，参考图14，形成钝化层(PAS)109，以覆盖第一开关TFT 110和均衡器TFT130。
在上述根据本发明实施例的抗静电装置制造方法中，第一开关TFT 110和第二开关TFT 120中的每一TFT的绝缘层厚度不同于均衡器TFT 130的绝缘层厚度，因此第一开关TFT 110和第二开关TFT 120的开关特性不同于均衡器TFT 130的的开关特性。即，第一开关TFT 110和第二开关TFT 120的开关速度不同于均衡器TFT 130的的开关速度。
上文描述的是采用相同的制造工艺同时形成第一开关TFT 110、第二开关TFT 120和均衡器TFT 130。
但是，本发明并不局限于此。例如，可以首先形成第一开关TFT 110和第二开关TFT120，并通过随后的工艺，在第一开关TFT 110和第二开关TFT 120之间形成均衡器TFT 130。
抗静电装置设置在显示面板的数据线和栅线的输入端，因此具有等于或高于额定电压的高电压且流向线路的静电被释放。在这种情况下，抗静电装置可以被配置为具有两个二极管和一个均衡器TFT。
在上述根据本发明实施例的抗静电装置制造方法中，第一开关TFT 110和第二开关TFT 120的有源层由氧化物半导体形成，因此能够提高ESD性能。此外，由a-Si形成的光屏蔽部102被形成为均衡器TFT 130的有源层，因此能够降低功耗。
根据本发明实施例的抗静电装置包括对静电脉冲作出快速响应的开关TFT，所以提高了ESD性能。
根据本发明实施例的抗静电装置包括泄漏电流量小的均衡器TFT，所以降低了功耗。
根据本发明实施例的抗静电装置制造方法制造对静电脉冲作出快速响应的开关TFT。
根据本发明实施例的抗静电装置制造方法制造泄漏电流量小的均衡器TFT。
对本领域技术人员来说，显然可以在不脱离本发明的精神或范围的情况下，对本发明作出各种修改和变更。因此，本发明旨在覆盖落在权利要求及其同等变换的范围内的对本发明作出的修改和变更。

Claims (8)

1.一种显示设备的抗静电装置，所述抗静电装置包括：
第一开关薄膜晶体管(TFT)，其中有源层由氧化物形成；
第二开关薄膜晶体管，其中有源层由氧化物形成；
均衡器薄膜晶体管，其中有源层由非晶硅形成，
其中所述均衡器薄膜晶体管包括：
光屏蔽部，所述光屏蔽部由非晶硅形成，并用作有源层；
在所述光屏蔽部上形成的第一栅绝缘层；
与所述光屏蔽部的一侧相连的源极；和
与所述光屏蔽部的另一侧相连的漏极，
其中在所述第一开关薄膜晶体管和第二开关薄膜晶体管之中的每一个中，在所述由氧化物形成的有源层下方形成由非晶硅形成的光屏蔽部，并且在所述由非晶硅形成的光屏蔽部和所述由氧化物形成的有源层之间形成绝缘层。
2.根据权利要求1所述的抗静电装置，
其中所述第一开关薄膜晶体管和第二开关薄膜晶体管中的每一薄膜晶体管的栅绝缘层的厚度不同于所述均衡器薄膜晶体管的栅绝缘层的厚度。
3.根据权利要求1所述的抗静电装置，其中所述第一开关薄膜晶体管和第二开关薄膜晶体管中的每一薄膜晶体管的开关速度不同于所述均衡器薄膜晶体管的开关速度。
4.根据权利要求1所述的抗静电装置，其中所述第一开关薄膜晶体管和第二开关薄膜晶体管中的每一薄膜晶体管包括：
由氧化物形成的有源层；
在所述有源层上形成的第二栅绝缘层；
与所述有源层的一侧相连的源极；和
与所述有源层的另一侧相连的漏极。
5.根据权利要求1所述的抗静电装置，其中，
所述第一开关薄膜晶体管和第二开关薄膜晶体管中的每一薄膜晶体管的栅极和源极彼此连接，所述第一开关薄膜晶体管和第二开关薄膜晶体管中的每一薄膜晶体管作为二极管来工作，
所述第一开关薄膜晶体管和第二开关薄膜晶体管的漏极连接至所述均衡器薄膜晶体管的栅极，
所述均衡器薄膜晶体管的源极连接至所述第一开关薄膜晶体管的源极，以及
所述均衡器薄膜晶体管的漏极连接至所述第二开关薄膜晶体管的源极。
6.一种抗静电装置的制造方法，所述抗静电装置包括多个开关薄膜晶体管(TFT)，并且包括均衡器薄膜晶体管，所述方法包括：
在基板上形成的缓冲层上，用非晶硅形成光屏蔽部；
形成第一栅绝缘层，以覆盖所述光屏蔽部；
在所述第一栅绝缘层上的开关薄膜晶体管区中，用氧化物形成有源层；
形成第二栅绝缘层，以覆盖所述有源层；
在所述第二栅绝缘层上形成所述多个开关薄膜晶体管中的每一薄膜晶体管的栅极，在所述第一栅绝缘层上的均衡器薄膜晶体管区中形成所述均衡器薄膜晶体管的栅极；
形成层间绝缘部，以覆盖所述多个开关薄膜晶体管中的每一薄膜晶体管的栅极和所述均衡器薄膜晶体管的栅极；
对所述层间绝缘部的一部分进行蚀刻，以形成多个接触孔，所述接触孔暴露所述有源层的顶部和所述光屏蔽部的顶部；
形成所述多个开关薄膜晶体管中的每一薄膜晶体管的将要与所述有源层相连的源极和漏极，形成所述均衡器薄膜晶体管的将要与所述光屏蔽部相连的源极和漏极；以及
形成钝化层，以覆盖所述多个开关薄膜晶体管和所述均衡器薄膜晶体管，
其中所述光屏蔽部被形成为所述均衡器薄膜晶体管的有源层。
7.根据权利要求6所述的方法，其中所述第一栅绝缘层的厚度不同于所述第二栅绝缘层的厚度。
8.根据权利要求6所述的方法，其中所述多个开关薄膜晶体管中的每一薄膜晶体管的第二栅绝缘层的厚度要比在显示面板的有源区中形成的薄膜晶体管的栅绝缘层的厚度薄。
CN201410805056.4A 2013-12-26 2014-12-19 显示设备的抗静电装置及其制造方法 Active CN104752420B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130164464A KR102040011B1 (ko) 2013-12-26 2013-12-26 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
KR10-2013-0164464 2013-12-26

Publications (2)

Publication Number Publication Date
CN104752420A CN104752420A (zh) 2015-07-01
CN104752420B true CN104752420B (zh) 2018-02-02

Family

ID=53482711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410805056.4A Active CN104752420B (zh) 2013-12-26 2014-12-19 显示设备的抗静电装置及其制造方法

Country Status (3)

Country Link
US (1) US9230951B2 (zh)
KR (1) KR102040011B1 (zh)
CN (1) CN104752420B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102040011B1 (ko) * 2013-12-26 2019-11-05 엘지디스플레이 주식회사 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
TWI559510B (zh) * 2014-06-23 2016-11-21 群創光電股份有限公司 顯示裝置
JP2016082335A (ja) * 2014-10-14 2016-05-16 トヨタ自動車株式会社 半導体装置
JP6785563B2 (ja) * 2016-02-19 2020-11-18 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
CN105867692B (zh) * 2016-04-14 2019-05-03 京东方科技集团股份有限公司 阵列基板、制造方法以及显示面板和电子装置
CN105810677B (zh) * 2016-05-16 2019-01-29 京东方科技集团股份有限公司 静电释放组件、阵列基板及其制备方法、显示面板
KR102660292B1 (ko) 2016-06-23 2024-04-24 삼성디스플레이 주식회사 박막 트랜지스터 패널 및 그 제조 방법
KR102586938B1 (ko) 2016-09-05 2023-10-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102534053B1 (ko) 2016-10-17 2023-05-18 삼성디스플레이 주식회사 표시 장치
US20190041708A1 (en) * 2017-08-04 2019-02-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display device
CN107768306A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 显示面板及其制造方法
CN208622722U (zh) 2018-08-30 2019-03-19 京东方科技集团股份有限公司 静电放电保护电路及显示装置
KR102426708B1 (ko) * 2018-09-07 2022-07-29 삼성디스플레이 주식회사 디스플레이 장치
CN109585303B (zh) * 2018-11-23 2023-03-10 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
KR102666776B1 (ko) * 2019-05-10 2024-05-21 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 장치의 제조 방법 및 박막 트랜지스터 기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089685A (zh) * 2006-06-15 2007-12-19 Lg.菲利浦Lcd株式会社 用于液晶显示器件的阵列基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
GB2439098A (en) * 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
WO2011034012A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
JP5174988B2 (ja) * 2010-04-07 2013-04-03 シャープ株式会社 回路基板および表示装置
TWI642193B (zh) 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102075921B1 (ko) * 2013-04-29 2020-02-11 엘지디스플레이 주식회사 정전기 방지막 및 그 제조방법, 이를 포함하는 표시장치
KR102040011B1 (ko) * 2013-12-26 2019-11-05 엘지디스플레이 주식회사 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089685A (zh) * 2006-06-15 2007-12-19 Lg.菲利浦Lcd株式会社 用于液晶显示器件的阵列基板

Also Published As

Publication number Publication date
KR102040011B1 (ko) 2019-11-05
KR20150076405A (ko) 2015-07-07
US9230951B2 (en) 2016-01-05
US20150187750A1 (en) 2015-07-02
CN104752420A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN104752420B (zh) 显示设备的抗静电装置及其制造方法
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9685461B2 (en) Display device, array substrate and method for manufacturing the same
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN103872060B (zh) 阵列基板及其制造方法
CN105097947A (zh) 薄膜晶体管阵列基板及其制造方法
CN104681567A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104218063B (zh) 有机发光显示装置及其制造方法
CN101901787A (zh) 氧化物薄膜晶体管及其制造方法
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
WO2015043088A1 (zh) 触控式有机发光二极管显示装置及其制作方法
US11374027B2 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
CN108598089A (zh) Tft基板的制作方法及tft基板
WO2016115824A1 (zh) 薄膜晶体管、阵列基板及其制作方法
TWI497689B (zh) 半導體元件及其製造方法
WO2016173012A1 (zh) 薄膜晶体管阵列基板及其制作方法
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
EP3001460B1 (en) Thin film transistor and preparation method therefor, display substrate, and display apparatus
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
US20150194530A1 (en) Thin film transistor and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant