CN104681567A - 具有金属氧化物半导体的薄膜晶体管基板及其制造方法 - Google Patents

具有金属氧化物半导体的薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN104681567A
CN104681567A CN201410721279.2A CN201410721279A CN104681567A CN 104681567 A CN104681567 A CN 104681567A CN 201410721279 A CN201410721279 A CN 201410721279A CN 104681567 A CN104681567 A CN 104681567A
Authority
CN
China
Prior art keywords
oxide semiconductor
drain
film transistor
semiconductor layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410721279.2A
Other languages
English (en)
Other versions
CN104681567B (zh
Inventor
李成根
宋龙泰
康任局
尹圣埈
郑宇喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104681567A publication Critical patent/CN104681567A/zh
Application granted granted Critical
Publication of CN104681567B publication Critical patent/CN104681567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本公开涉及一种具有金属氧化物半导体的薄膜晶体管基板及其制造方法。本公开提出了一种薄膜晶体管基板，该薄膜晶体管基板包括：基板上的栅极；栅绝缘层，其覆盖所述栅极；源极，其在所述栅绝缘层上与所述栅极的一侧交叠；漏极，其在所述栅绝缘层上与所述源极分隔开并且与所述栅极的另一侧交叠；氧化物半导体层，其与所述源极的上表面和所述漏极的上表面接触，并且从所述源极延伸到所述漏极；以及蚀刻阻挡件，其与所述氧化物半导体层具有相同的形状，并且与所述氧化物半导体层的上表面接触。

Description

具有金属氧化物半导体的薄膜晶体管基板及其制造方法
技术领域
本公开涉及一种用于平板显示器的具有金属氧化物半导体的薄膜晶体管(或“TFT”)基板及其制造方法。特别地，本公开涉及一种用于其中在形成源极-漏极之后形成氧化物半导体材料使得沟道(channel)区域能够被精确限定的平板显示器的薄膜晶体管基板及其制造方法。
背景技术
如今，随着信息社会发展，对用于呈现信息的显示器的要求不断提高。因此，为了克服阴极射线管(或“CRT”)的许多缺点(诸如重量重和体积大)，开发了各种平板显示器(或“FPD”)。平板显示装置包括液晶显示装置(或“LCD”)、场发射显示器(或“FED”)、等离子体显示面板(或“PDP”)、有机发光显示装置(或“OLED”)和电泳显示装置(或“ED”)。
平板显示器的显示面板可以包括薄膜晶体管基板，该薄膜晶体管基板具有被分配在排列成矩阵方式的每个像素区域中的薄膜晶体管。例如，液晶显示装置通过使用电场控制液晶层的光透射率来呈现视频数据。根据电场的方向，液晶能够被分类为两种主要类型：一种是垂直电场型；另一种是水平电场型。
对于垂直电场型LCD，形成在上基板上的公共电极和形成在下基板上的像素电极彼此面对，用于形成其方向垂直于基板面的电场。设置在上基板和下基板之间的扭曲向列(TN)液晶层由垂直电场来驱动。垂直电场型LCD具有较高孔径比的优点，但是它也具有约90度的窄视角的缺点。
对于水平电场型LCD，公共电极和像素电极并排地形成在同一基板上。布置在上基板和下基板之间的液晶层通过平行于基板面的电场以面内切换(或“IPS”)模式被驱动。相比于垂直电场型LCD，水平电场型LCD具有超过160度的更宽视角和更快响应速度的优点。然而，水平电场型LCD可能具有诸如低的孔径比和低背光透射率比这样的缺点。
在IPS模式LCD中，例如，为了形成面内电场，公共电极和像素电极之间的间隙可以大于上基板和下基板之间的间隙(或“盒间隙”)，并且为了获得足够强度的电场，公共电极和像素电极可以具有特定宽度的条状图案。在IPS模式LCD的像素电极和公共电极之间，形成与基板平行的电场。然而，刚好在像素电极和公共电极之上就不存在电场。也就是说，被布置刚好在像素电极和公共电极之上的液晶分子不被驱动，但是保持初始状况(初始取向方向)。由于初始状态下的液晶分子无法正确地控制透光率，因此孔径比和发光会降低。
为了解决IPS模式LCD的这些缺点，已经提出了由边缘电场驱动的边缘场开关(或“FFS”)型LCD。FFS型LCD包括公共电极和像素电极，在它们之间具有绝缘层，并且像素电极与公共电极之间的间隙被设置为比上基板与下基板之间的间隙窄。使得具有抛物线形状的边缘电场形成在公共电极与像素电极之间的空间中以及在这些电极之上。因此，被布置在上基板与下基板之间的所有液晶分子中的大部分能够由这个边缘场来驱动。其结果是，能够提高孔径比和前发光(front luminescence)。
对于边缘场型液晶显示器，公共电极和像素电极相互接近地或以交叠方式被布置，使得存储器形成在公共电极与像素电极之间。因此，边缘场型液晶显示器具有如下的优点：在像素区域中不存在用于形成存储器的额外空间。然而，当按边缘场型形成大面积显示器时，像素区域会逐渐变大，并且存储器将变得越来越大。在这种情况下，薄膜晶体管应当具有用于在短时间期间中驱动/充电被增大的存储器的同样更大的尺寸。
为了解决这个问题，应用具有金属氧化物半导体材料的薄膜晶体管，这是因为它在不需要增大薄膜晶体管尺寸的情况下具有高电流控制特性。图1是例示了根据相关技术的具有包括在边缘场型液晶显示器中的氧化物半导体层的薄膜晶体管基板的平面图。图2是例示了沿着线I-I’截取的图1中的根据相关技术的薄膜晶体管基板的结构的截面图。
具有在图1和图2中所示的金属氧化物半导体层的薄膜晶体管基板包括：在下基板SUB上彼此交叉的选通线GL和数据线DL，栅绝缘层GI位于选通线GL和数据线DL之间；以及形成在每个交叉部分处的薄膜晶体管T。由选通线GL与数据线DL的交叉结构来限定像素区域。
薄膜晶体管T包括：从选通线GL分支出(或“伸出”)的栅极G；从数据线DL分支出的源极S；面向源极S并连接到像素电极PXL的漏极D；以及在用于形成源极S和漏极D之间的沟道的栅绝缘层GI上与栅极G交叠的半导体层A。
由于氧化物半导体层的高电子迁移率，因此由氧化物半导体材料制成的半导体层A具有如下的优点：大面积的薄膜晶体管基板具有大的充电电容。然而，具有氧化物半导体材料的薄膜晶体管具有蚀刻阻挡件(stopper)ES，所述蚀刻阻挡件ES用于保护半导体层的上表面免受蚀刻材料的影响以确保薄膜晶体管的稳定性和特性。更详细地，具有用于保护半导体层A免受用于形成在源极S和漏极D它们之间所使用的蚀刻剂的影响的蚀刻阻挡件ES是合适的。
在像素区域中，形成像素电极PXL和公共电极COM以形成边缘电场，而第二钝化层PA2位于像素电极PXL与公共电极COM之间。公共电极COM连接到与选通线GL并列布置的公共线CL。公共电极COM经由公共线CL被提供有参考电压(或“公共电压”)。
公共电极COM和像素电极PXL能够根据设计目的和环境具有各种形状和位置。当公共电极COM被提供有具有恒定值的参考电压时，像素电极PXL被提供有根据视频数据及时变化的数据电压。因此，在数据线DL与像素电极PXL之间，形成了寄生电容。由于寄生电容，显示器的视频质量可能会下降。因此，优选的是，首先形成公共电极COM并且接着在最上层处形成像素电极PXL。
换句话说，在覆盖数据线DL和薄膜晶体管T的第一钝化层PA1上，通过较厚地沉积具有低介电常数的有机材料来形成平面化层PAC。接着，形成公共电极COM。然后，在沉积第二钝化层PA2以覆盖公共电极COM之后，在第二钝化层PA2上形成与公共电极交叠的像素电极PXL。在这种结构中，像素电极PXL通过第一钝化层PA1、平面化层PAC和第二钝化层PA2而远离数据线DL，使得能够减小数据线DL与像素电极PXL之间的寄生电容。
公共电极COM被形成为与像素区域相对应的矩形形状。像素电极PXL被形成为具有多个段(segment)。特别地，像素电极PXL与公共电极COM垂直交叠，而在该像素电极PXL与该公共电极COM之间具有第二钝化层PA2。在像素电极PXL与公共电极COM之间，边缘电场被形成。通过该边缘电场，在薄膜晶体管基板与滤色器基板之间在平面方向上排列的液晶分子可以根据液晶分子的介电各向异性来旋转。根据液晶分子的旋转程度，像素区域的光透射率可以被改变，以便表示期望的灰度级(gray scale)。
另外，对于在有源矩阵型有机发光二极管显示器中使用大电流的驱动方法，越来越多地需要包括金属氧化物半导体材料的薄膜晶体管基板。对于有机发光二极管显示器，参照图2，代替公共电极COM的阳极(未示出)被形成为连接到平面层PAC上的漏极D，并且有机发光二极管可以在阳极上被完成。薄膜晶体管T和驱动元件的结构通常被用于各种类型的平板显示器。
目前，包括具有金属氧化物半导体的多个薄膜晶体管的薄膜晶体管基板主要被用在平板显示器中。如上所述，由于金属氧化物半导体材料对于用于光刻工艺的显影剂、蚀刻剂和/或剥离溶液(strip solution)而言是非常脆弱的，因此半导体层将优选地通过蚀刻阻挡件来保护。由于这种结构，可能存在各种问题。
在下文中，我们将解释一下在根据相关技术的具有氧化物半导体的薄膜晶体管基板中导致的重要问题中的一个。图3是在图2中的用于例示根据相关技术的具有氧化物半导体材料的薄膜晶体管的结构的圆圈部分①的放大截面图。
在栅绝缘层GI上，沉积金属氧化物半导体材料(诸如铟镓锌氧化物(或IGZO))并且在掩模工艺中对该金属氧化物半导体材料进行构图，半导体层A与栅极G交叠。在半导体层A上沉积无机绝缘材料并且使用另一个掩模工艺对该无机绝缘材料进行构图，形成了覆盖半导体层A的某些部分的蚀刻阻挡件ES。接着，沉积源极金属材料并且使用又一个掩模工艺对该源极金属材料进行构图，形成接触半导体层A从蚀刻阻挡件ES露出的一个侧面的源极S以及接触半导体层A从蚀刻阻挡件ES露出的另一个侧面的漏极D。
在执行这三个掩模工艺期间，应当考虑掩模对准余量。也就是说，蚀刻阻挡件ES应当具有比沟道长度加上至少所述掩模对准余量的长度更长的长度。此外，源极S和漏极D的某些部分会与阻挡件ES交叠。这里，我们定义和/或称源极S-漏极D与蚀刻阻挡件ES之间的交叠部分为交叠区域OVL。
在具有金属氧化物半导体材料的薄膜晶体管中，该交叠区域OVL是降低薄膜晶体管的特性的主要原因之一。例如，在有机发光二极管显示器中，当驱动有机发光二极管显示器的有机发光二极管时，会在薄膜晶体管的饱和区域中控制亮度。在这种情况下，如果薄膜晶体管的饱和特性不能被保证，则这会导致亮度故障或失真。为了保证氧化物薄膜晶体管的饱和特性，优选的是交叠区域OVL的尺寸小于1μm(微米)。然而，很难制作其中所有薄膜晶体管都具有几乎相近尺寸的交叠区域OVL的大面积的薄膜晶体管基板。
因此，为了开发、设计和大规模生产具有氧化物半导体材料的薄膜晶体管基板，需要确保交叠区域将被最小化和/或消除并且所有薄膜晶体管都具有相近沟道长度的技术。
发明内容
为了克服上述缺点，本公开的目的在于提出一种包括金属氧化物半导体材料的薄膜晶体管基板(其中，源极和漏极之间的沟道长度被优化)及其制造方法。本公开的另一个目的在于提供一种包括金属氧化物半导体材料的薄膜晶体管基板(其中，在半导体层与源极-漏极之间不存在任何绝缘层(诸如阻挡件)并且在在半导体层与源极-漏极之间不存在交叠区域)及其制造方法。
为了实现上述目的，本公开的一个实施方式提出了一种薄膜晶体管基板，该薄膜晶体管基板包括：基板上的栅极；栅绝缘层，其覆盖所述栅极；源极，其在所述栅绝缘层上与所述栅极的一侧交叠；漏极，其在所述栅绝缘层上与所述源极分隔开并且与所述栅极的另一侧交叠；氧化物半导体层，其与所述源极的上表面和所述漏极的上表面接触，并且从所述源极延伸到所述漏极；以及蚀刻阻挡件，其与所述氧化物半导体层具有相同的形状，并且与所述氧化物半导体层的上表面接触。
在某些实施方式中，所述源极和所述漏极包括：第一金属层；以及第二金属层，其层叠在所述第一金属层上，其中，所述第一金属层具有相对于所述第二金属层的外侧伸出的尾部；并且其中，所述氧化物半导体层与所述第二金属层的上表面和被蚀刻的侧表面以及所述尾部的上表面和被蚀刻的侧表面接触。
在某些实施方案中，所述第一金属层包括钼和钛中的至少一项，并且，所述第二金属层包括具有铜和铝的低电阻金属材料。
在某些实施方式中，所述源极和所述漏极还包括层叠在所述第二金属层上的第三金属层，并且，所述氧化物半导体层与所述第三金属层的上表面和被蚀刻的侧表面、所述第二金属层的被蚀刻的侧面以及所述尾部的上表面和被蚀刻的侧表面接触。
在某些实施方案中，所述氧化物半导体层包括具有铟镓锌氧化物的金属氧化物半导体材料。
在某些实施方案中，所述氧化物半导体层和所述蚀刻阻挡件与包括所述源极和所述漏极的源极-漏极元件具有相同的形状和尺寸。
此外，本公开的一个实施方式提出了一种用于制造薄膜晶体管基板的方法，该方法包括：用于在基板上形成栅极的第一掩模工艺；用于形成覆盖所述栅极的栅绝缘层的步骤；用于在所述栅绝缘层上形成与所述栅极的一侧交叠的源极以及与所述栅极的另一侧交叠并与所述源极分隔开的漏极的第二掩模工艺；以及用于形成从所述源极延伸到所述漏极的氧化物半导体层并且在所述氧化物半导体层上形成与所述氧化物半导体层具有相同的形状和尺寸的蚀刻阻挡件的第三掩模工艺。
在某些实施方式中，所述第二掩模工艺包括用于以下的步骤：在所述栅绝缘层上沉积源极-漏极金属层；在所述源极-漏极金属层上沉积光刻胶；使用半色调掩模对在包括所述源极和所述漏极的源极-漏极元件上具有第一厚度以及在所述源极与所述漏极之间的空间上具有比所述第一厚度薄的第二厚度的光刻胶进行构图；通过减薄所述光刻胶直到所述第二厚度的所述光刻胶被消除为止来形成源极-漏极光刻胶图案；使用所述源极-漏极光刻胶图案作为掩模来对所述源极-漏极金属层进行构图；以及去除所述源极-漏极光刻胶图案。
在某些实施方式中，所述第三掩模工艺包括以下步骤：在被构图的所述源极-漏极元件上沉积氧化物半导体材料；在所述氧化物半导体材料上沉积无机绝缘材料；在所述无机绝缘材料上沉积光刻胶；使用所述半色调掩模对所述光刻胶进行构图；使用被构图的光刻胶作为掩模来对无机绝缘层和所述氧化物半导体材料进行构图；以及去除所述被构图的光刻胶。
根据本公开，通过首先形成源极-漏极并且接着在其上形成半导体层，具有氧化物半导体材料的薄膜晶体管基板在基板的整个表面上具有精确且一致限定的沟道区域。本公开的优点在于提出了其中所有薄膜晶体管的特性可以在整个基板上被优化并稳定的薄膜晶体管基板。另外，使用半色调掩模工艺在源极-漏极的下面部分处形成尾部，沟道层与源极-漏极实现良好的欧姆接触性能。另外，在形成源极-漏极时和在形成半导体层时使用相同的半色调掩模，本公开提出了用于制造具有成本低的薄膜晶体管基板的方法。
本申请要求2013年12月2日申请的韩国专利申请No.10-2013-0148531的优先权和利益，该韩国专利申请通过引用方式全部被并入到本文中。
附图说明
附图被包括进来以提供对本发明的进一步理解，并且附图被并入并构成本说明书的一部分，附图图示了本发明的实施方式，并且与本说明书一起用来解释本发明的原理。在附图中：
图1是例示了根据相关技术的具有包括在边缘场型液晶显示器中的氧化物半导体层的薄膜晶体管基板的平面图。
图2是例示了沿着线I-I’截取的图1中的根据相关技术的薄膜晶体管基板的结构的截面图。
图3是在图2中的用于例示根据相关技术的具有氧化物半导体材料的薄膜晶体管的结构的圆圈部分①的放大截面图。
图4是例示了根据本公开的第一实施方式的具有包括在边缘场型液晶显示器中的氧化物半导体层的薄膜晶体管基板的平面图。
图5是沿着图4中的切割线II-II’截取的用于例示根据本公开的第一实施方式的具有氧化物半导体层的边缘场型薄膜晶体管的结构的截面图。
图6是沿着图4中的切割线II-II’截取的用于例示根据本公开的第二实施方式的具有氧化物半导体层的边缘场型薄膜晶体管的结构的截面图。
图7是例示了根据本公开的第三实施方式的具有包括在边缘场型液晶显示器中的氧化物半导体层的薄膜晶体管基板的平面图。
图8是沿着图7中的切割线III-III’截取的用于例示根据本公开的第三实施方式的具有氧化物半导体层的边缘场型薄膜晶体管的结构的截面图。
图9A至图9K是沿着图7中的切割线III-III’截取的用于例示制造根据本公开的第三实施方式的具有氧化物半导体层的边缘场型薄膜晶体管的方法的截面图。
具体实施方式
参照附图，将描述本公开的优选实施方式。在整个详细描述中，相同的附图标记指代相似的元件。然而，本公开不受这些实施方式的限制，而是在不改变技术精神的情况下能够被应用到各种改变或变型。在下面的实施方式中，元件的名称为了便于说明而被选择，并且可以不同于实际的名称。
参照图4和图5，我们将对本公开的第一实施方式进行说明。为方便起见，我们将解释一下用于液晶显示器的薄膜晶体管基板。但是，它可以被应用到用于有机发光二极管显示器的薄膜晶体管基板。图4是例示了根据本公开的第一实施方式的具有包括在边缘场型液晶显示器中的氧化物半导体层的薄膜晶体管基板的平面图。图5是沿着图4中的切割线II-II’截取的用于例示根据本公开的第一实施方式的具有氧化物半导体层的边缘场型薄膜晶体管的结构的截面图。
参照图4和图5，根据本公开的具有氧化物半导体层的薄膜晶体管基板包括：在下基板SUB上彼此交叉的选通线GL和数据线DL，栅绝缘层GI位于选通线GL和数据线DL之间；以及薄膜晶体管T，其形成在由选通线GL与数据线DL的交叉结构所限定的每个像素区域中。
薄膜晶体管T包括：从选通线GL分支出的栅极G；从数据线DL分支出的源极S；面对源极S的漏极D；以及半导体层A，其与栅极G交叠并且包括位于源极S与漏极D之间的沟道区域。
在本公开中，源极S和漏极D被首先形成在覆盖栅极G的栅绝缘层GI上。源极S和漏极D面对彼此相距预定距离，并且它们的某些部分分别与栅极G交叠。
在源极S和漏极D上，形成半导体层A。特别地，在半导体层A包括氧化物半导体材料(诸如铟镓锌氧化物)的情况下，由于高载流子迁移率，它对于其中需要大电容的大面积的薄膜晶体管基板而言具有许多优点。半导体层A分别接触源极S和漏极D的上部的某些部分。此外，半导体层A覆盖栅极G的中间部分，如同从源极S伸展到漏极D。源极S与漏极D之间的距离将限定沟道区域的长度。在这种结构中，当对源极S-漏极D进行构图时，沟道区域被限定。由于源极S-漏极D直接接触半导体层A，因此沟道区域能够准确且精确地被限定。另外，布置在整个基板上的所有沟道区域都具有几乎相同的长度。
如果需要的话，蚀刻阻挡件ES可以形成在半导体层A上，从而与半导体层A具有相同的尺寸和形状。在这种情况下，蚀刻阻挡件ES能够保护半导体层A在光刻工艺期间免受显影剂、蚀刻剂和/或剥离剂(stripper)的影响。另外，在这种情况下，蚀刻阻挡件ES不与源极S-漏极D的任何部分交叠。因此，半导体层A(特别是沟道区域)的特性将被保持在稳定状态。
与此类似，当首先形成源极S-漏极D并且接着在源极S-漏极D上堆叠具有金属氧化物半导体材料的半导体层A时，薄膜晶体管T被完成。在具有薄膜晶体管T的基板SUB的整个表面上，沉积第一钝化层PA1。
在像素区域中，布置像素电极PXL和公共电极COM，其中，像素电极PXL和公共电极COM与位于它们之间的第二钝化层PA2交叠。公共电极COM连接到在基板SUB上被布置成与选通线GL平行的公共线CL。公共电极COM被提供有来自公共线CL的参考电压(或公共电压)。
当公共电极COM被提供有具有恒定值的参考电压时，像素电极PXL被提供有根据视频数据随时间变化的数据电压。其结果是，在数据线DL和像素电极PXL之间，可能形成寄生电容。由于寄生电容，显示器的视频质量可能会下降。因此，优选的是，首先形成公共电极COM并且接着在最上层处形成像素电极PXL。
为此，在覆盖数据线DL和薄膜晶体管T的第一钝化层PA1上，通过较厚地沉积具有低介电常数的有机材料来形成平面层PAC。接着，在平面层的PAC上形成公共电极COM。公共电极COM可以具有如同覆盖基板SUB的除薄膜晶体管T以外的几乎整个表面的形状。另外，公共电极COM可以覆盖基板SUB的除包括用于露出漏极D的某些部分的接触孔CH的某些区域COMh以外的几乎整个表面。
在沉积覆盖公共电极COM的第二钝化层PA2之后，在第二钝化层PAS2上形成与公共电极COM交叠的像素电极PXL。在这种结构中，由于像素电极PXL被布置成通过第一钝化层PA1、平面层PAC和第二钝化层PA2而远离数据线DL，因此寄生电容能够被减小或最小化。
露出漏极D的某些部分的接触孔CH通过穿透第二钝化层PA2、平面层PAC和第一钝化层PA1而形成。在第二钝化层PA2上，像素电极PXL被形成为通过接触孔CH接触漏极D。像素电极PXL可以具有相互并排被布置的多个段。特别地，像素电极PXL和公共电极COM垂直交叠，在该像素电极PXL与该公共电极COM之间具有第二钝化层PA2。
通过在像素电极PXL和公共电极COM之间的该边缘电场，在薄膜晶体管基板和滤色器基板之间在平面方向上排列的液晶分子可以根据液晶分子的介电各向异性来旋转。根据液晶分子的旋转程度，像素区域的光透射率可以被改变，以便呈现期望的灰度级。
在根据本公开的第一实施方式的薄膜晶体管基板中，沉积具有约厚度的氧化物半导体层A。在源极S-漏极D由低电阻金属材料(诸如铜或铝)制成的情况下，这些电极可以由于铜与IGZO之间的不良表面接触而被剥落(peeled off)。这可能会导致源极S-漏极D与半导体层A之间的不稳定的欧姆接触。
作为用于防止如在第一实施方式中提到的问题的方法，参照图4和图6，我们将对第二本公开的实施方式进行说明。对于平面图中的结构，根据第二实施方式的薄膜晶体管基板与第一实施方式的薄膜晶体管基板相似。因此，我们将使用图4作为平面图。为了解释差异，我们将使用示出了第二实施方式的截面结构的图6。图6是沿着图4中的切割线II-II’截取的用于例示根据本公开的第二实施方式的具有氧化物半导体层的边缘场型薄膜晶体管的结构的截面图。
通过对示出了根据第二实施方式的薄膜晶体管的结构的图6与示出了第一实施方式的薄膜晶体管的结构的图5进行比较，主要差异之一在于源极S-漏极D的结构和形成。
源极S-漏极D具有三层结构。例如，源极S-漏极D包括连续堆叠的第一金属层M1、第二金属层M2和第三金属层M3。对于第二金属层M2，它可以包括低电阻金属材料(诸如用于线路材料的铜或铝)。与此同时，第一金属层M1和第三金属层M3可以包括保护性金属材料(诸如钼(Mo)、钛(Ti)或钼-钛合金(MoTi))，用于确保与其它材料层的表面接触性能并且增强抗腐蚀性能和/或抗化学性能。
特别地，布置在最下层的第一金属层M1优选地与其它金属层M2和M3具有相同的形状，但是比它们具有更大的尺寸。也就是说，第一金属层M1包括相对于第二金属层M2的到侧边的尾部TL(或伸出部分)。
当对半导体层A和/或蚀刻阻挡件ES进行构图时，布置在第二金属层M2上的第三金属层M3能够阻止第二金属层M2。另外，相比第二金属层M2，第三金属层M3优选地与金属氧化物半导体材料具有更优异的界面性能。
由于第一金属层M1和第三金属层M3，具有金属氧化物半导体材料的半导体层A与源极S-漏极D具有足够的接触面积，并且与它们保持较好的欧姆接触状况。
为了使第一金属层M1形成为具有尾部TL，改变蚀刻剂的组分(材料或成分比例)或控制蚀刻工艺期间的蚀刻时间间隔，第二金属层M2可以被形成为比第一金属层M1过度刻蚀。另外，通过在半色调掩模工艺中执行光刻胶灰化步骤，第一金属层M1可以被形成为具有尾部TL。
在下文中，参照图7和图8，我们将对本公开的第三实施方式进行说明。在第三实施方式中，我们将提出一种薄膜晶体管基板的结构，其中，第二实施方式中的目的能够比第二实施方式更容易和更简单地被实现。图7是例示了根据本公开的第三实施方式的具有包括在边缘场型液晶显示器中的氧化物半导体层的薄膜晶体管基板的平面图。图8是沿着图7中的切割线III-III’截取的用于例示根据本公开的第三实施方式的具有氧化物半导体层的边缘场型薄膜晶体管的结构的截面图。
首先，对图8示出的根据第三实施方式的薄膜晶体管的结构与图5示出的第一实施方式的薄膜晶体管的结构进行比较，主要差异在于源极S-漏极D的结构和形成以及半导体层A和蚀刻阻挡件ES的结构和形成。
源极S-漏极D被当作是双层结构形成。例如，源极S-漏极D具有连续堆叠的第一金属层M1和第二金属层M2。对于第二金属层M2，它可以包括低电阻金属材料(诸如用于线路材料的铜或铝)。与此同时，第一金属层M1可以包括保护性金属材料(诸如钼(Mo)、钛(Ti)或钼-钛合金(MoTi))，用于确保与其它材料层的表面接触性能并且增强抗腐蚀性能和/或抗化学性能。
特别地，布置在最下层的第一金属层M1优选地与其它金属层M2和M3具有相同的形状，但是比它们具有更大的尺寸。也就是说，第一金属层M1包括相对于第二金属层M2的到侧边的尾部TL(或伸出部分)。在其上被沉积的半导体层A沿着在源极S-漏极D的情况下形成的台阶形状覆盖在源极S-漏极D上。其结果是，半导体层A可以与源极S-漏极D实现良好的欧姆接触性能。
根据第三实施方式，半导体层A和阻挡件ES与源极S-漏极D具有相同的外部形状。也就是说，半导体层A覆盖并接触源极S-漏极D的整个上表面。其结果是，半导体层A与源极S-漏极D之间的界面接触性能能够得到提高。
与此类似，为了使半导体层A形成为与源极S-漏极D具有相同的外部形状，在第三实施方式中，将使用相同的掩模。特别地，为了形成第一金属层M1处的尾部TL，优选的是使用半色调掩模。在下文中，参照图9A至图9K，我们将解释一下根据第三实施方式的用于制造薄膜晶体管基板的方法。图9A至图9K是沿着图7中的切割线III-III’截取的用于例示制造根据本公开的第三实施方式的具有氧化物半导体层的边缘场型薄膜晶体管的方法的截面图。
如图9A所示，在透明基板SUB(诸如玻璃)上沉积栅极金属材料。使用第一掩模工艺对栅极金属材料进行构图，形成栅极元件。栅极元件包括朝第一方向在基板SUB上延伸的选通线GL和从选通线GL分支出的栅极G。在具有栅极元件的基板SUB上，形成栅绝缘层GI。
在栅绝缘层GI上，连续沉积第一金属层M1和第二金属层M2。使用第二掩模工艺对第一金属层M1和第二金属层M2进行构图，形成源极-漏极元件。第一金属层M1包括钼(Mo)和/或钛(Ti)。第二金属层M2具有低电阻金属材料(诸如铜(Cu)和/或铝(Al))。在第三实施方式中，主要特点之一在于用于形成源极-漏极元件的第二掩模工艺。在下文中，将详细说明第二掩模工艺。
如图9B所示，在第二金属层M2上，沉积光刻胶PR。使用半色调掩模MA，在光刻胶PR上执行曝光工艺。例如，半色调掩模MA包括：全色调部分FT，其中，光将被完全地阻挡；以及半色调部分HT，其中，光的某些部分(即，光的40～60％)将被透射。此外，对于区域的其它部分，包括其中全部强度的光被透射的完全暴露的部分。这里，全色调部分FT具有与源极-漏极元件的形状相对应的形状。半色调部分HT具有与半导体层A中的沟道区域相对应的形状。半色调部分HT被布置在源极S与漏极D之间。
如图9C所示，对使用半色调掩模MA暴露的光刻胶PR进行显影工艺。其结果是，光刻胶可以被形成为在全色调部分FT处具有第一厚度并且在半色调部分HT具有比第一厚度薄的第二厚度。另外，消除其它区域处的光刻胶PR。在这之后，对光刻胶PR进行灰化工艺，直到当光刻胶PR的第二厚度被去除时光刻胶PR被减薄为止。其结果是，仅在全色调部分FT处，光刻胶PRA被留下。
在灰化之后，使用在第二金属层M2上被留下的光刻胶PRA，连续地蚀刻第二金属层M2和第一金属层M1以形成源极-漏极元件。源极-漏极元件包括朝第二方向延伸的数据线DL、从数据线DL分支出的源极S以及面向源极S相距预定距离的漏极D。此外，源极-漏极元件的第一金属层M1具有相对于第二金属层M2向外面延伸的尾部TL。源极-漏极间隙GSD(即，源极S与漏极D之间的距离)可以通过由第一金属层M1的分开(depart)部分所形成的距离来限定，如图9D所示。
在具有源极-漏极元件的基板SUB上，连续地沉积金属氧化物半导体材料OSE(诸如铟镓锌氧化物)和无机绝缘材料INM(诸如氧化硅(SiOx)或氮化硅(SiNx))。使用第三掩模工艺对它们进行构图，形成半导体层A和蚀刻阻挡件ES。在第三实施方式中，主要特点之一同样在于第三掩模工艺。在下文中，将详细描述第三掩模工艺。
如图9E所示，在无机绝缘材料INM上，沉积光刻胶PR。使用用于源极-漏极元件的相同的半色调掩模MA，对光刻胶PR进行曝光工艺。也就是说，再次使用用于源极-漏极元件的相同的掩模，并且使用具有相同条件的相同曝光工艺。
此后，进行显影工艺，在全色调部分FT上留下光刻胶并且半色调部分HT具有PR。例如，在无机绝缘材料INM上，光刻胶PR被形成为在全色调部分处具有第一厚度并且在半色调部分处具有比第一厚度薄的第二厚度。在其它部分上，不存在光刻胶，如图9F所示。
使用被构图的光刻胶PR作为掩模，连续地对无机绝缘材料INM和金属氧化物半导体材料OSE进行构图，以形成蚀刻阻挡件ES和半导体层A。半导体层A接触源极S和漏极D的所有上表面，并且与被布置在源极S和漏极D之间的栅极G交叠。其结果是，源极-漏极间隙GSD(即，源极S与漏极D之间的距离)限定了沟道长度CHL。特别地，由于相同的掩模被用于形成源极-漏极元件并用于形成阻挡件ES和半导体层A，因此蚀刻阻挡件ES和半导体层A具有如堆叠在源极-漏极元件上的形状，如图9G所示。
现在，完成了薄膜晶体管T。在具有薄膜晶体管T的基板SUB上，沉积第一钝化层PA1和平面层PAC。在平面层PAC上，沉积透明导电材料(诸如铟锡氧化物(ITO)或铟锌氧化物(IZO))。使用第四掩模来构图，形成公共电极COM。优选的是，公共电极COM具有覆盖基板SUB除了包括用于将像素电极PXL连接到漏极D的接触孔CH的某些区域COMh以外的表面的大部分的形状，如图9H所示。
使用第五掩模工艺，对平面层PAC的某些部分、第一钝化层PA1、蚀刻阻挡件ES和半导体层A进行蚀刻。其结果是，形成了露出漏极D的某些部分的第一接触孔CH1，如图9I所示。
在具有公共电极COM的基板SUB的整个表面上沉积无机绝缘材料，形成第二钝化层PA2。使用第六掩模工艺对第二钝化层PA2进行构图，形成露出漏极D的某些部分的第二接触孔CH2。优选的是，第二接触孔CH2被包括在第一接触孔CH1内，如图9J所示。
在第二钝化层PA2上沉积透明导电材料并且使用第七掩模工艺对该透明导电材料进行构图，形成像素区域PXL。对于边缘场型液晶显示器的情况，像素电极PXL可以具有与公共电极COM交叠的多个段，如图9K所示。
尽管在图中未显示，但是第六掩模工艺可以包括在第五掩模工艺中。例如，在使用第四掩模工艺形成公共电极COM之后，可以在不形成第一接触孔CH1的情况下直接沉积第二钝化层PA2。接着，使用第五掩模工艺对漏极D上面的第二钝化层PA2、平面层PAC、第一钝化层PA1、蚀刻阻挡件ES和半导体层A的某些部分进行构图，可以形成露出漏极D的某些部分的接触孔CH。
根据第三实施方式的用于制造具有金属氧化物半导体材料的薄膜晶体管基板的方法具有通过在两个不同的掩模工艺中使用一个相同的掩模来节省用于掩模工艺的成本的优点。另外，使用半色调掩模，也可以减少掩模工艺的数目。甚至进一步，使用半色调掩模工艺，源极-漏极元件的下面金属层容易且精确地具有尾部TL。由于源极-漏极元件与半导体层A具有相同的形状和尺寸，因此半导体层A与源极-漏极元件实现欧姆接触。
尽管已经参照附图详细描述了本发明的实施方式，但是本领域技术人员将要理解的是，本发明能够在不改变本发明的技术精神或必要特征的情况下以其它特定形式被实现。因此，应当注意的是，前述实施方式在所有方面仅是例示性的，并且不应当被理解为限制本发明。本发明的范围由所附的权利要求而不是本发明的详细描述来限定。在权利要求的含义和范围内作出的所有改变或变型或者它们的等同物应当被理解为落入本发明的范围内。

Claims (9)

1.一种薄膜晶体管基板，该薄膜晶体管基板包括：
基板上的栅极；
栅绝缘层，其覆盖所述栅极；
源极，其在所述栅绝缘层上与所述栅极的一侧交叠；
漏极，其在所述栅绝缘层上与所述源极分隔开并且与所述栅极的另一侧交叠；
氧化物半导体层，其与所述源极的上表面和所述漏极的上表面接触，并且从所述源极延伸到所述漏极；以及
蚀刻阻挡件，其具有与所述氧化物半导体层相同的形状，并且与所述氧化物半导体层的上表面接触。
2.根据权利要求1所述的薄膜晶体管基板，其中，所述源极和所述漏极包括：
第一金属层；以及
第二金属层，其层叠在所述第一金属层上，其中，所述第一金属层具有相对于所述第二金属层的外侧伸出的尾部；并且
其中，所述氧化物半导体层与所述第二金属层的上表面和被蚀刻的侧表面以及所述尾部的上表面和被蚀刻的侧表面接触。
3.根据权利要求2所述的薄膜晶体管基板，其中，所述第一金属层包括钼和钛中的至少一项，并且
其中，所述第二金属层包括具有铜和铝的低电阻金属材料。
4.根据权利要求2所述的薄膜晶体管基板，其中，所述源极和所述漏极还包括层叠在所述第二金属层上的第三金属层，并且
其中，所述氧化物半导体层与所述第三金属层的上表面和被蚀刻的侧表面、所述第二金属层的被蚀刻的侧面以及所述尾部的上表面和被蚀刻的侧表面接触。
5.根据权利要求1所述的薄膜晶体管基板，其中，所述氧化物半导体层包括具有铟镓锌氧化物的金属氧化物半导体材料。
6.根据权利要求1所述的薄膜晶体管基板，其中，所述氧化物半导体层和所述蚀刻阻挡件与包括所述源极和所述漏极的源极-漏极元件具有相同的形状和尺寸。
7.一种用于制造薄膜晶体管基板的方法，该方法包括以下步骤：
用于在基板上形成栅极的第一掩模工艺；
用于形成覆盖所述栅极的栅绝缘层的步骤；
用于在所述栅绝缘层上形成与所述栅极的一侧交叠的源极以及与所述栅极的另一侧交叠并与所述源极分隔开的漏极的第二掩模工艺；以及
用于形成从所述源极延伸到所述漏极的氧化物半导体层并且在所述氧化物半导体层上形成与所述氧化物半导体层具有相同的形状和尺寸的蚀刻阻挡件的第三掩模工艺。
8.根据权利要求7所述的方法，其中，所述第二掩模工艺包括以下步骤：
在所述栅绝缘层上沉积源极-漏极金属层；
在所述源极-漏极金属层上沉积光刻胶；
使用半色调掩模对在包括所述源极和所述漏极的源极-漏极元件上具有第一厚度以及在所述源极与所述漏极之间的空间上具有比所述第一厚度薄的第二厚度的光刻胶进行构图；
通过减薄所述光刻胶直到所述第二厚度的光刻胶被消除为止来形成源极-漏极光刻胶图案；
使用所述源极-漏极光刻胶图案作为掩模来对所述源极-漏极金属层进行构图；以及
去除所述源极-漏极光刻胶图案。
9.根据权利要求8所述的方法，其中，所述第三掩模工艺包括以下步骤：
在被构图的所述源极-漏极元件上沉积氧化物半导体材料；
在所述氧化物半导体材料上沉积无机绝缘材料；
在所述无机绝缘材料上沉积光刻胶；
使用所述半色调掩模对所述光刻胶进行构图；
使用被构图的光刻胶作为掩模来对无机绝缘层和所述氧化物半导体材料进行构图；以及
去除所述被构图的光刻胶。
CN201410721279.2A 2013-12-02 2014-12-02 具有金属氧化物半导体的薄膜晶体管基板及其制造方法 Active CN104681567B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130148531A KR102248645B1 (ko) 2013-12-02 2013-12-02 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR10-2013-0148531 2013-12-02

Publications (2)

Publication Number Publication Date
CN104681567A true CN104681567A (zh) 2015-06-03
CN104681567B CN104681567B (zh) 2018-02-16

Family

ID=53265981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410721279.2A Active CN104681567B (zh) 2013-12-02 2014-12-02 具有金属氧化物半导体的薄膜晶体管基板及其制造方法

Country Status (3)

Country Link
US (2) US9324736B2 (zh)
KR (1) KR102248645B1 (zh)
CN (1) CN104681567B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702585A (zh) * 2016-03-31 2016-06-22 京东方科技集团股份有限公司 一种薄膜晶体管和显示基板及其制作方法、显示器件
CN107632468A (zh) * 2017-10-10 2018-01-26 深圳市华星光电半导体显示技术有限公司 彩膜基板及全色调光罩
CN110931568A (zh) * 2019-11-26 2020-03-27 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
CN111508895A (zh) * 2020-04-30 2020-08-07 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111697007A (zh) * 2020-06-08 2020-09-22 Tcl华星光电技术有限公司 显示面板及其制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102132445B1 (ko) * 2013-12-31 2020-07-09 엘지디스플레이 주식회사 액정 디스플레이 패널 및 이의 제조 방법
CN103943637B (zh) * 2014-04-10 2016-08-31 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN104992949B (zh) * 2015-06-04 2018-03-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法
JP6963906B2 (ja) * 2017-04-25 2021-11-10 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102570469B1 (ko) * 2017-12-04 2023-08-23 엘지디스플레이 주식회사 박막 트랜지스터 및 표시 장치
CN108198785A (zh) * 2018-01-05 2018-06-22 京东方科技集团股份有限公司 一种阵列基板制备方法、阵列基板及显示装置
CN109616416A (zh) * 2018-12-17 2019-04-12 惠科股份有限公司 主动开关及其制作方法、显示装置
WO2021007769A1 (zh) * 2019-07-16 2021-01-21 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN114203730B (zh) * 2021-12-09 2023-05-30 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN117276306A (zh) * 2022-06-10 2023-12-22 中国科学院微电子研究所 薄膜晶体管及其制备方法、存储器和显示器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050287719A1 (en) * 2004-06-14 2005-12-29 Min-Seong Ryu Organic thin film transistor array panel and manufacturing method thereof
US20120025320A1 (en) * 2010-07-30 2012-02-02 Au Optronics Corporation Complementary metal oxide semiconductor transistor and fabricating method thereof
CN102820319A (zh) * 2011-06-09 2012-12-12 乐金显示有限公司 氧化物薄膜晶体管及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5735811B2 (ja) * 2011-01-25 2015-06-17 関東化学株式会社 銅を主成分とする金属薄膜のエッチング液組成物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050287719A1 (en) * 2004-06-14 2005-12-29 Min-Seong Ryu Organic thin film transistor array panel and manufacturing method thereof
US20120025320A1 (en) * 2010-07-30 2012-02-02 Au Optronics Corporation Complementary metal oxide semiconductor transistor and fabricating method thereof
CN102820319A (zh) * 2011-06-09 2012-12-12 乐金显示有限公司 氧化物薄膜晶体管及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702585A (zh) * 2016-03-31 2016-06-22 京东方科技集团股份有限公司 一种薄膜晶体管和显示基板及其制作方法、显示器件
CN105702585B (zh) * 2016-03-31 2019-08-27 京东方科技集团股份有限公司 一种薄膜晶体管和显示基板及其制作方法、显示器件
CN107632468A (zh) * 2017-10-10 2018-01-26 深圳市华星光电半导体显示技术有限公司 彩膜基板及全色调光罩
CN110931568A (zh) * 2019-11-26 2020-03-27 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
WO2021103136A1 (zh) * 2019-11-26 2021-06-03 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
US11257958B2 (en) 2019-11-26 2022-02-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor and manufacturing method thereof
CN111508895A (zh) * 2020-04-30 2020-08-07 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111697007A (zh) * 2020-06-08 2020-09-22 Tcl华星光电技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
KR20150063767A (ko) 2015-06-10
US9748286B2 (en) 2017-08-29
US9324736B2 (en) 2016-04-26
CN104681567B (zh) 2018-02-16
KR102248645B1 (ko) 2021-05-04
US20150155310A1 (en) 2015-06-04
US20160197107A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
CN104681567B (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
US9437746B2 (en) Thin film transistor substrate having metal oxide semiconductor and method for manufacturing the same
CN102983141B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
KR101414043B1 (ko) 박막 트랜지스터 기판
US10192904B2 (en) Array substrate and manufacturing method thereof, display device
US9613986B2 (en) Array substrate and its manufacturing method, display device
KR102040011B1 (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
US9543324B2 (en) Array substrate, display device and manufacturing method of the array substrate
US9425216B2 (en) Thin film transistor substrate having metal oxide semiconductor and manufacturing the same
CN105097947A (zh) 薄膜晶体管阵列基板及其制造方法
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US10204930B2 (en) Ultra high density thin film transistor substrate having low line resistance structure and method for manufacturing the same
US9502575B2 (en) Oxide thin film transistor array substrate having transparent connection structure connecting source electrode and data line of oxide TFT and display panel including the same
US10825840B2 (en) Thin-film transistor panel
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
TW201327830A (zh) 薄膜電晶體及含有該薄膜電晶體的陣列基板
US20180151749A1 (en) Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device
CN104392990A (zh) 一种阵列基板及显示装置
KR20160001821A (ko) 이중 광 차단층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置
KR102037514B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN103219341A (zh) 一种阵列基板及制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant