JP6963906B2 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP6963906B2
JP6963906B2 JP2017086081A JP2017086081A JP6963906B2 JP 6963906 B2 JP6963906 B2 JP 6963906B2 JP 2017086081 A JP2017086081 A JP 2017086081A JP 2017086081 A JP2017086081 A JP 2017086081A JP 6963906 B2 JP6963906 B2 JP 6963906B2
Authority
JP
Japan
Prior art keywords
gate electrode
display device
oxide semiconductor
tft
covered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017086081A
Other languages
English (en)
Other versions
JP2018185397A (ja
Inventor
武志 境
有一郎 羽生
将弘 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017086081A priority Critical patent/JP6963906B2/ja
Priority to US15/937,331 priority patent/US10629750B2/en
Publication of JP2018185397A publication Critical patent/JP2018185397A/ja
Priority to US16/831,958 priority patent/US11114568B2/en
Priority to US17/393,452 priority patent/US11935967B2/en
Application granted granted Critical
Publication of JP6963906B2 publication Critical patent/JP6963906B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Description

本発明は表示装置に係り、酸化物半導体を用いたＴＦＴを有する表示装置に関する。
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する複数の画素が形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成する。一方、有機ＥＬ表示装置は、各画素に自発光する有機ＥＬ層と駆動ＴＦＴおよびスイッチングＴＦＴを配置することによってカラー画像を形成する。
酸化物半導体はＯＦＦ抵抗が高く、これをＴＦＴに用いるとＯＦＦ電流を小さくすることが出来る。したがって、消費電力を小さくすることが出来る。
特許文献１には、基板上に高抵抗金属酸化物形成し、その一部を低抵抗化して半導体とし、これをＴＦＴとして用いる構成が記載されている。高抵抗金属酸化物を低抵抗化しない部分は素子分離層として機能している。
特開２００８−２９４１３６号公報
高抵抗金属酸化物を基板全面に形成するのではなく、ＴＦＴを構成する部分にのみ形成するほうが、画素の透過率の向上等では有利な場合が多い。この場合は、ＴＦＴを構成するための酸化物半導体を島状に形成する。酸化物半導体を用いたＴＦＴはリーク電流が小さいというメリットを有している。酸化物半導体としては、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。酸化物半導体のうち、光学的に透明でかつ結晶質でないものはＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ばれている。本明細書では、特にことわらない限り、半導体層という場合は、酸化物半導体をいう。
酸化物半導体は酸素濃度によって導電率が大きく変わる。酸素濃度分布は、酸化物半導体の上に形成されるゲート電極、ドレイン電極、ソース電極等の影響を受けるので、酸化物半導体とゲート電極、ドレイン電極、ソース電極等の、フォトリソグラフィ工程における合わせ精度が問題になる。
しかし、マスク合わせ精度は、限界があるので、マスク合わせのばらつきによってＴＦＴの特性のばらつきが生ずる。本発明の課題は、マスク合わせ精度のばらつきが生じても、酸化物半導体を用いたＴＦＴの特性のばらつきを抑制する構成を実現することである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
（１）酸化物半導体で構成される薄膜トランジスタ（ＴＦＴ）を有する複数の画素が形成された表示装置であって、前記酸化物半導体のチャネル幅方向の幅はゲート電極の前記チャネル幅方向の幅よりも大きいことを特徴とするＴＦＴを有する表示装置。
（２）前記ゲート電極は走査線で形成されており、前記走査線の延在方向が前記ＴＦＴのチャネル長さ方向であることを特徴とする（１）に記載の表示装置。
（３）前記チャネル幅方向において、前記酸化物半導体は前記ゲート電極両側において、前記ゲート電極と重複していない領域を有することを特徴とする（１）
（４）前記酸化物半導体が前記ゲート電極で覆われていない部分の抵抗率は、チャネル領域における抵抗率よりも大きいことを特徴とする（１）に記載の表示装置。
（５）酸化物半導体の上にゲート絶縁膜を形成し、その上にゲート電極を形成した薄膜トランジスタ（ＴＦＴ）を有する表示装置の製造方法であって、前記酸化物半導体のチャネル幅方向の幅を前記ゲート電極の前記チャネル幅方向の幅よりも大きく形成し。前記酸化物半導体が前記ゲート電極によって覆われていない部分を酸化させることを特徴とする表示装置の製造方法。
（６）酸化物半導体の上にゲート絶縁膜を形成し、その上にゲート電極を形成した薄膜トランジスタ（ＴＦＴ）を有する表示装置の製造方法であって、前記酸化物半導体のチャネル幅方向の幅を前記ゲート電極の前記チャネル幅方向の幅よりも大きく形成し。前記ゲート電極によって覆われていない部分の前記ゲート絶縁膜を除去し、前記酸化物半導体が前記ゲート電極によって覆われていない部分を酸化させることを特徴とする表示装置の製造方法。
液晶表示装置の平面図である。 液晶表示装置の画素部の平面図である。 図２のＣ−Ｃ断面図である。 実施例１の製造フローチャートである。 図４に対応する図２のＡ−Ａ断面図およびＢ−Ｂ断面図である。 実施例１の特徴を示す断面図である。 実施例２の製造フローチャートである。 実施例２の特徴を示す断面図である。 実施例３の製造フローチャートである。 実施例３の特徴を示す断面図である。 実施例４の製造フローチャートである。 実施例４の特徴を示す断面図である。 実施例５の製造フローチャートである。 実施例５の特徴を示す断面図である。 実施例６の製造フローチャートである。 実施例６の特徴を示す断面図である。 有機ＥＬ表示装置の画素部の等価回路である。
以下、実施例によって本発明の内容を詳細に説明する。
先ず、本発明を液晶表示装置に適用した場合を例にとって説明する。図１は携帯電話等に使用される液晶表示装置の平面図である。図１において、走査線１０、映像信号線２０等が形成されたＴＦＴ基板１００とブラックマトリクス等が形成された対向基板２００とがシール材４０を介して接着している。ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。
ＴＦＴ基板１００は対向基板２００よりも大きく形成されており、ＴＦＴ基板１００と対向基板２００が重なっていない部分は端子部となっている。端子部には、液晶表示装置を駆動するドライバＩＣ５０が配置されている。また、端子部には、液晶表示装置に電源や信号を供給するためにフレキシブル配線基板６０が接続している。
図１において、走査線１０が横方向に延在し、縦方向に配列しており、映像信号線２０が縦方向に延在して横方向に配列している。走査線１０と映像信号線２０とで囲まれた領域が画素３０となっている。画素３０には、映像信号線２０からの画像データの取り込みを制御するＴＦＴと、取り込んだ画像データを１フレーム期間保持するための保持容量ＳＣが形成されている。保持容量ＳＣの一端はＴＦＴに接続し、他端はコモン配線ＶＣに接続している。
図２は本発明による液晶表示装置の画素部の平面図である。図２において、走査線１０が横方向に延在し、縦方向に配列している。また、映像信号線２０が縦方向に延在して横方向に延在している。走査線１０と映像信号線２０とで囲まれた領域に画素電極１１１が存在している。図２では画素電極１１１は中央にスリットが形成され、これを挟んで櫛歯状の電極が２本形成されている。画素の面積が小さくなると画素電極１１１は１本のストライプ状の電極になる場合もある。
図２において、画素の右下コーナーに酸化物半導体１０２によるＴＦＴが形成されている。図２において、矩形状の半導体層１０２が形成され、半導体層１０２の左側にはソース電極１０４が半導体層に重複して形成され、半導体層１０２の右側にはドレイン電極１０３が半導体層に重複して形成されている。図２においては映像信号線２０がＴＦＴのドレイン電極１０３を兼ねている。半導体層１０２を覆って走査線１０が形成されている。走査線１０はＴＦＴに対するゲート電極の役割を有している。
半導体層１０２において、ゲート電極の下側がチャネルになっている。チャネル幅はゲート電極、すなわち、走査線１０の幅で規定されている。図２に示すように、半導体層１０２の幅は走査線１０の幅よりも大きく形成されているので、走査線１０と半導体層１０２との間にマスクの合わせずれが生じても、ＴＦＴの特性には影響が生じない。
図２において、半導体層１０２がゲート電極１０よりも広くなっている量は片側でｄ１であり、ｄ１は１μｍ程度である。また、ソース電極１０４あるいはドレイン電極１０３と半導体層１０２とが重なっている量はｄ２であり、ｄ２は３μｍ程度である。ｄ１もｄ２もマスク合わせ精度よりも十分に大きな量である。
しかし、図２において、半導体層１０２には走査線１０にもドレイン電極１０３にもソース電極１０３にも覆われていない非被覆領域１０２１が形成される。非被覆領域１０２１が還元されて抵抗が小さくなったりすると、ＴＦＴがショートしてしまい、動作をしなくなる。本発明は、この非被覆領域１０２１に十分に酸素を供給することによって抵抗を１テラオームｃｍ（１０１２Ωｃｍ）程度まで大きくして絶縁体とすることにより、ＴＦＴの特性を安定化させていることを特徴としている。
図２において、ソース電極１０３は半導体層１０２の上から画素電極１１１側に延在し、スルーホール１３０を介して画素電極１１１と接続する。ＴＦＴがＯＮすると、画素電極１１１に映像信号が供給される。画素電極１１１の下側にはコモン電極が形成され、コモン電極と画素電極との間に生じた蓄積容量ＳＣによって１フレームの間、映像信号線が保持される。
図３は図２のＣ−Ｃ断面図である。図３において、ＴＦＴ基板１００の上に下地膜１０１が形成されている。ＴＦＴ基板１００はガラスで形成される場合が多いが、シートディスプレイとする場合はポリイミド等の樹脂で形成する場合もある。下地膜１０１はガラス等から析出する不純物によって半導体層１０２が汚染されることを防止するものである。下地膜１０１はＳｉＯあるいはＳｉＮ等の複数層で形成される場合が多い。この場合、酸化物半導体１０２と接する層はＳｉＯである。ＳｉＮは酸化物半導体から酸素を奪って酸化物半導体１０２の特性を変化させる場合があるからである。
下地膜１０１の上に酸化物半導体１０２を形成し、パターニングを行う。酸化物半導体１０２には例えばＩＧＺＯが使用される。半導体層１０２の右側にはドレイン電極１０３としての映像信号線が重なって形成されている。半導体層１０２の左側にはソース電極１０４が重なって形成されている。ドレイン電極１０３とソース電極１０４の間がチャネルとなっている。
酸化物半導体１０２、ドレイン電極１０３、ソース電極１０４を覆ってゲート絶縁膜１０５が形成されている。ゲート絶縁膜１０５は、ＴＥＯＳ(Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）を原料とするＳｉＯである。この膜はＣＶＤによって形成される。ゲート絶縁膜１０５の上にゲート電極１０６を兼ねた走査線１０が形成されている。走査線１０を覆って上層酸化膜１０７が形成されている。上層酸化膜１０７は酸素リッチのシリコン酸化膜ＳｉＯであり、酸化物半導体１０２で構成されたＴＦＴの特性を安定化させる役割を有している。上層酸化膜１０７の上に平坦化膜を兼ねた有機パッシベーション膜１０８が形成されている。
図３において、ソース電極１０４は画素電極１１１側に延在して、スルーホール１３０において、画素電極１１１と接続している。有機パッシベーション膜１０８の上にはコモン電極１０９が形成され、コモン電極１０９の上にＳｉＮによる容量絶縁膜１１０が形成されている。容量絶縁膜１１０の上に櫛歯状の画素電極１１１が形成されている。画素電極１１１に映像信号が供給されると、画素電極１１１とコモン電極１０９との間に矢印で示すような電気力線が発生し、液晶分子３０１を回転させてバックライトからの光の量を制御する。画素電極１１１とコモン電極１０９との間に容量絶縁膜１１０を挟んで蓄積容量ＳＣが形成されている。
画素電極１１１あるいは容量絶縁膜１１０を覆って液晶を初期配向させるための配向膜１１２がポリイミドによって形成されている。配向膜１１２に対する配向処理は、ラビング法あるいは紫外線を用いた光配向処理方法が用いられる。
図３において、液晶層３００を挟んで対向基板２００が配置している。対向基板２００の内側には、カラーフィルタ２０１とブラックマトリクス２０２が形成されている。カラーフィルタ２０１とブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成され、オーバーコート膜２０３を覆って配向膜１１２が形成されている。
図２に戻り、本発明の特徴は、マスク合わせのばらつきによるＴＦＴの特性変動を抑えるために、酸化物半導体１０２の領域を、ゲート電極を兼ねた走査線１０の幅よりも大きくしていることである。その結果、酸化物半導体１０２がゲート電極（走査線１０）にもドレイン電極１０３にもソース電極１０４にも覆われていない非被覆領域１０２１が形成さるが、本発明では、以下に示す構成によって、非被覆領域１０２１を酸化させることにより、１テラオームｃｍ以上の高抵抗とすることによって、ＴＦＴの特性への影響を無くしている。
図４は、本実施例において、非被覆領域１０２１を高抵抗化する手段を有する製造フローチャートであり、図５は、図４に対応する断面図である。図５におけるＡ−Ａは図２のＡ−Ａ断面図であり、Ｂ−Ｂは図２のＢ−Ｂ断面図である。つまり、Ａ−ＡはＴＦＴのチャネル幅方向の断面図であり、Ｂ−Ｂはチャネル長方向の断面図である。図４における（１）乃至（６）は、図（５）における（１）乃至（６）に対応する。
図４および図５において、ＴＦＴ基板１００上に下地膜１０１を形成する（１）。その上に酸化物半導体１０２をＣＶＤによって形成する。その後、酸化物半導体１０２に対してパターニングを行う（２）。その後、ソースドレインメタルを成膜し、パターニングを行い、ドレイン電極１０３とソース電極１０４を形成する（３）。
その後、ゲート絶縁膜１０５をＣＶＤによって形成する。ゲート絶縁膜１０５の上にゲート電極１０６を成膜し、これをパターニングする（５）。その上に上層酸化膜１０７をＣＶＤ等によって形成する。上層酸化膜１０７はシリコン酸化膜ＳｉＯであるが、酸素リッチな膜となっている。その後追加アニールを行う。
アニール温度は３００℃以上であるが、この時点では、有機膜等は形成されていないので、高い温度でアニールすることが出来る。このアニール工程において、上層酸化膜１０７中の酸素がゲート絶縁膜１０５を透して、酸化物半導体１０２の非被覆領域１０２１に達してこれを酸化する（６）。図５の（６）Ａ−Ａにおけるドット領域１０２１はこのアニール工程において非被覆領域１０２１が酸化されたことを示している。この酸化によって非被覆領域１０２１は１テラオームｃｍ以上となるので、ＴＦＴの特性への影響は無くなる。
なお、図５の（６）Ｂ−Ｂはアニール工程による顕著な影響は生じない。しかし、ソース電極１０４あるいはドレイン電極１０３を形成する際、酸化物半導体１０２から過度に酸素が金属側に抜ける現象が生ずることがあるので、追加のアニールによって、上層酸化膜１０７から酸素を供給し、ソース電極１０４あるいはドレイン電極１０３を形成したときの過度の酸素抜けを補填するというメリットも期待することが出来る。
図６は図５（６）Ａ−Ａにおける作用を模式的に描いた断面図である。図６は、酸素リッチになっているシリコン酸化膜である上層酸化膜１０７から酸素がゲート絶縁膜１０５を透過して酸化物半導体の非被覆領域１０２１に拡散し、非被覆領域１０２１を高抵抗化していることを示している。なお、ゲート絶縁膜１０５は厚さが２００ｎｍ程度であるから、上層酸化膜１０７から拡散した酸素はゲート絶縁膜１０５を透過することが出来る。図６はチャネル幅方向の断面図である。ゲート電極幅、すなわち、走査線幅ｇｗは６μｍ程度であり、この幅がチャネル幅となっている。酸化物半導体のチャネル幅方向に酸素濃度が高い領域がある構成となる。酸化物半導体の幅は、走査線幅よりも片側でｄ１大きくなっている。ｄ１は１μｍ程度である。
このように、本発明によって、酸化物半導体層１０２、ゲート電極（走査線１０）、ソース電極１０４、ドレイン電極１０３等のマスク合わせのばらつきの影響を防止できるとともに、酸化物半導体１０２の非被覆領域１０２１を高抵抗に出来るので、ＴＦＴの特性への影響を防止することが出来る。
図７は図２における非被覆領域１０２１を酸化して高抵抗にするための実施例２における製造プロセスフローである。図７が図４と異なる点は、ゲート電極１０６をパターニングした後、基板全体をＮ２Ｏプラズマによって酸化処理することである。このプロセスは、図７において太枠で囲まれている。Ｎ２Ｏプラズマから供給された酸素はゲート絶縁膜１０５を透過して酸化物半導体１０２の非被覆領域１０２１に達し、この領域を酸化して抵抗を１テラオームｃｍ以上とする。
図８はこの様子を示す図２のＡ−Ａ断面図である。図８において、Ｎ２Ｏプラズマからの酸素がゲート絶縁膜１０５を透過して非被覆領域１０２１に達してこの領域を酸化する状態を示している。一方、ゲート電極１０６によって覆われた領域は酸化されないので、チャネルの特性は不変である。その後、図７に示すように、上層酸化膜１０７をＣＶＤによって形成する。
図９は図２における非被覆領域１０２１を酸化して高抵抗にするための実施例３における製造プロセスフローである。図９が図４と異なる点は、ゲート電極１０６をパターニングした後、酸素雰囲気中において酸化物半導体１０３が形成された領域にレーザを照射して酸化物半導体１０２の非被覆領域１０２１を酸化することである。このプロセスは図９において太枠で囲まれている。
図１０はこの様子を示す図２のＡ−Ａ断面図である。酸化物半導体１０２に例えばＩＧＺＯを用いた場合、レーザは、２５０Ｈｚ乃至３５０ＨｚのＩＧＺＯが吸収しやすい波長のレーザを用いる。酸化物半導体１０２をレーザ加熱することによって、酸化物半導体１０２の非被覆領域１０２１が酸素雰囲気中の酸素を取り込みやすくなり、この部分が酸化されて抵抗を１テラオームｃｍ以上とすることが出来る。
酸化物半導体１０２以外では、吸収係数が小さいので、レーザは吸収されずに透過する。また、ゲート電極１０６ではレーザは反射される。ゲート電極１０６の下側の酸化物半導体１０２にはレーザは照射されないので、この部分は加熱されないため、チャネルの特性は変化しない。その後、図９に示すように、上層酸化膜１０７をＣＶＤによって形成する。
図１１は図２における非被覆領域１０２１を酸化して高抵抗にするための実施例４における製造プロセスフローである。図１１が図４と異なる点は、上層酸化膜１０７を形成した後、アニールを行う代わりに、上層酸化膜１０７をレーザ加熱する点である。このプロセスは図１１において太枠で囲まれている。
図１２はこの様子を示す図２のＡ−Ａ断面図である。実施例４で用いるレーザは上層酸化膜１０７が吸収しやすい波長のものを用いる。上層酸化膜１０７は酸素リッチのＳｉＯ膜であるから、加熱して活性化されると酸素を放出し、酸素がゲート絶縁膜１０５を透過して酸化物半導体１０２の非被覆領域１０２１に達してこの部分を酸化し、この部分の抵抗を１テラオームｃｍ以上とする。一方、チャネルにおいては、上層酸化膜１０７からの酸素はゲート電極１０６によってブロックされるので、チャネルの特性は変化しない。
図１３は図２における非被覆領域１０２１を酸化して高抵抗にするための実施例５における製造プロセスフローである。図１３が図４と異なる点は、ゲート電極１０６をパターニングした後、酸素雰囲気中において酸化物半導体１０２の非被覆領域１０２１に対し、短波長パルスレーザを照射して酸化物半導体の非被覆領域を酸化することである。本実施例の特徴は、レーザを基板全面でなく、非被覆領域１０２１に局所的にレーザを照射する点である。このプロセスは図１３において太枠で囲まれている。
図１４はこの様子を示す図２のＡ−Ａ断面図である。パルスレーザは酸化物半導体１０２が吸収しやすい波長のレーザを用い、図１４の非被覆領域１０２１に焦点をあてて局所的に照射される。レーザ加熱することによって、酸化物半導体１０２の非被覆領域１０２１が酸素雰囲気中の酸素を取り込みやすくなり、この部分が酸化されて抵抗を１テラオームｃｍ以上とすることが出来る。なお、ゲート電極１０６の下側の酸化物半導体１０２にはレーザは照射されないので、この部分は加熱されないため、チャネルの特性は変化ない。その後、図１３に示すように、上層酸化膜１０７をＣＶＤによって形成する。
実施例３乃至５のレーザ照射は、他の要素の温度上昇を避けるために、パルスレーザを用いることが望ましい。
図１５は図２における非被覆領域１０２１を酸化して高抵抗にするための実施例６における製造プロセスフローである。図１４が図４と異なる点は、ゲート電極１０６を、例えば、塩素系のドライエッチングよってパターニングした後、ゲート電極１０６をマスクにして、フッ素系のドライエッチングによってゲート絶縁膜１０５を除去することである。このプロセスは図１５において太枠で囲まれている。その後、上層酸化膜１０７を形成し、追加の酸化アニールを行う。
図１６はこの様子を示す図２のＡ−Ａ断面図である。図１６において、ゲート絶縁膜１０５はゲート電極１０６の下にのみに存在している。酸化物半導体１０２の非被覆領域１０２１は酸素リッチなシリコン酸化膜ＳｉＯで形成された上層酸化膜１０７によって直接覆われている。この状態でアニールを行うと、上層酸化膜１０７から酸素が非被覆領域１０２１に直接供給され、非被覆領域１０２１を効率よく酸化させ、この部分の抵抗を容易に１テラオームｃｍ以上とすることが出来る。
なお、本実施例において、非被覆領域１０２１を酸化する手段として、追加アニール以外に、実施例２乃至５で説明した、Ｎ２Ｏプラズマあるいはレーザ照射等の手段を組み合わせることが出来る。
実施例１乃至６では、本発明を液晶表示装置に適用した場合について説明したが、本発明は、有機ＥＬ表示装置にも適用することが出来る。有機ＥＬ表示装置では、画素領域にスイッチングＴＦＴと駆動ＴＦＴが用いられており、これらのＴＦＴを酸化物半導体で構成する場合に本発明を用いることが出来る。
図１７は、有機ＥＬ表示装置の画素部の構成の例を示す回路である。図１７において、走査線１０、アース線１１、映像信号線２０、電源線２１で囲まれた領域に画素が形成されている。画素内には、有機ＥＬ層で形成される有機ＥＬ素子ＥＬとこれを駆動する駆動ＴＦＴ（Ｔ２）が直列に接続している。駆動ＴＦＴ（Ｔ２）のゲートとドレインの間には蓄積容量ＣＳが配置している。蓄積容量ＣＳの電位にしたがって、駆動ＴＦＴ（Ｔ２）からＥＬに電流が供給される。
図１７において、選択ＴＦＴ（Ｔ１）のゲートに走査線１０が接続し、走査線１０のＯＮ、ＯＦＦ信号にしたがって、Ｔ１が開閉される。Ｔ１がＯＮになると、映像信号線２０から映像信号が供給され、映像信号によって蓄積容量ＣＳに電荷が蓄積され、蓄積容量ＣＳの電位によって、駆動ＴＦＴ（Ｔ２）が駆動され、有機ＥＬ（ＥＬ）に電流が流れる。
図１７に示す構成では、画素内にスイッチングＴＦＴである第１ＴＦＴと有機ＥＬ膜を駆動するための駆動ＴＦＴである第２第２ＴＦＴが形成されている。なお、ＴＦＴ１はダブルゲートで構成する場合もある。ＴＦＴ１およびＴＦＴ２を酸化物半導体で構成すれば、リーク電流を小さくすることが出来、消費電力の小さい有機ＥＬ表示装置とすることが出来る。ＴＦＴ１もＴＦＴ２も実施例１乃至６で説明したようなＴＦＴ構成とすることによって、マスク合わせのばらつきの影響を抑え、特性が安定したＴＦＴ形成することが出来る。したがって、高画質の有機ＥＬ表示装置を実現することが出来る。
以上では、液晶表示装置においても有機ＥＬ表示装置においても、本発明のＴＦＴは画素領域に形成されているとして説明した。これらの表示装置において、表示領域周辺に駆動回路をＴＦＴによって形成する場合もある。このような駆動回路に用いられるＴＦＴを酸化物半導体で構成する場合にも本発明を用いることが出来る。
１０…走査線、 １１…アース線、 ２０…映像信号線、 ２１…電源線、 ３０…画素、 ４０…シール材、 ５０…ドライバＩＣ、 ６０…フレキシブル配線基板、 １００…ＴＦＴ基板、 １０１…下地膜、 １０２…酸化物半導体、 １０２１…非被覆領域、 １０３…ドレイン電極、 １０４…ソース電極、 １０５…ゲート絶縁膜、 １０６…ゲート電極、 １０７…上層酸化膜、 １０８…有機パッシベーション膜、 １０９…コモン電極、 １１０…容量絶縁膜、 １１１…画素電極、 １１２…配向膜、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ３００…液晶層、 ３０１…液晶分子、 ＣＳ…蓄積容量、 ＥＬ…有機ＥＬ層、 ＴＦＴ…薄膜トランジスタ、 ＴＦＴ１…第１ＴＦＴ、 ＴＦＴ２…第２ＴＦＴ

Claims (19)

  1. 酸化物半導体で構成される薄膜トランジスタ（ＴＦＴ）を有する複数の画素が形成された表示装置であって、
    前記酸化物半導体のチャネル幅方向の幅はゲート電極の前記チャネル幅方向の幅よりも大きいことを特徴とするＴＦＴを有し、
    ゲート絶縁膜は前記ゲート電極と前記酸化物半導体との間に形成され、前記酸化物半導体が前記ゲート電極で覆われていない部分は、前記ゲート絶縁膜以外のシリコン酸化膜によって覆われていることを特徴とする表示装置。
  2. 前記ゲート電極は走査線で形成されており、前記走査線の延在方向が前記ＴＦＴのチャネル長方向であることを特徴とする請求項１に記載の表示装置。
  3. 前記チャネル幅方向において、前記酸化物半導体は前記ゲート電極の両側において、前記ゲート電極と重複していない領域を有することを特徴とする請求項１に記載の表示装置。
  4. 前記酸化物半導体が前記ゲート電極で覆われていない部分の抵抗率は、前記酸化物半導体のチャネル領域における抵抗率よりも大きいことを特徴とする請求項１に記載の表示装置。
  5. 前記ＴＦＴのドレイン電極あるいはソース電極は映像信号線であることを特徴とする請求項１に記載の表示装置。
  6. 前記ＴＦＴのドレイン電極およびソース電極は前記ゲート電極よりも下層に形成されていることを特徴とする請求項１に記載の表示装置。
  7. 前記ＴＦＴのドレイン電極およびソース電極は前記酸化物半導体と直接接触していることを特徴とする請求項１に記載の表示装置。
  8. 前記表示装置は液晶表示装置であることを特徴とする請求項１乃至７のいずれか１項に記載の表示装置。
  9. 前記表示装置は有機ＥＬ表示装置であることを特徴とする請求項１乃至７のいずれか１項に記載の表示装置。
  10. 酸化物半導体の上にゲート絶縁膜を形成し、その上にゲート電極を形成した薄膜トランジスタ（ＴＦＴ）を有する表示装置の製造方法であって、
    前記酸化物半導体のチャネル幅方向の幅を前記ゲート電極の前記チャネル幅方向の幅よりも大きく形成し、
    前記酸化物半導体が前記ゲート電極によって覆われていない部分を酸化させることを特徴とする表示装置の製造方法。
  11. 前記ゲート電極および前記酸化物半導体が前記ゲート電極によって覆われていない部分を覆ってシリコン酸化膜を形成し、前記シリコン酸化膜を３００℃以上でアニールすることを特徴とする請求項１０に記載の表示装置の製造方法。
  12. 前記ゲート電極および前記酸化物半導体が前記ゲート電極によって覆われていない部分を覆ってシリコン酸化膜を形成し、前記シリコン酸化膜にレーザを照射することを特徴とする請求項１０に記載の表示装置の製造方法。
  13. 前記ゲート電極を形成後、Ｎ ２ Ｏプラズマ処理を行うことを特徴とする請求項１０に記載の表示装置の製造方法。
  14. 前記ゲート電極を形成後、酸素雰囲気中において、前記酸化物半導体が前記ゲート電極によって覆われていない部分にレーザを照射することを特徴とすることを特徴とする請求項１０に記載の表示装置の製造方法。
  15. 酸化物半導体の上にゲート絶縁膜を形成し、その上にゲート電極を形成した薄膜トランジスタ（ＴＦＴ）を有する表示装置の製造方法であって、
    前記酸化物半導体のチャネル幅方向の幅を前記ゲート電極の前記チャネル幅方向の幅よりも大きく形成し、
    前記ゲート電極によって覆われていない部分の前記ゲート絶縁膜を除去し、前記酸化物半導体が前記ゲート電極によって覆われていない部分を酸化させることを特徴とする表示装置の製造方法。
  16. 前記ゲート電極および前記酸化物半導体が前記ゲート電極によって覆われていない部分を覆ってシリコン酸化膜を形成し、前記シリコン酸化膜を３００℃以上でアニールすることを特徴とする請求項１５に記載の表示装置の製造方法。
  17. 前記ゲート電極および前記酸化物半導体が前記ゲート電極によって覆われていない部分を覆ってシリコン酸化膜を形成し、前記シリコン酸化膜にレーザを照射することを特徴とする請求項１５に記載の表示装置の製造方法。
  18. 前記ゲート電極を形成後、Ｎ ２ Ｏプラズマ処理を行うことを特徴とする請求項１５に記載の表示装置の製造方法。
  19. 前記ゲート電極を形成後、酸素雰囲気中において、前記酸化物半導体が前記ゲート電極によって覆われていない部分にレーザを照射することを特徴とすることを特徴とする請求項１５に記載の表示装置の製造方法。
JP2017086081A 2017-04-25 2017-04-25 表示装置及びその製造方法 Active JP6963906B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017086081A JP6963906B2 (ja) 2017-04-25 2017-04-25 表示装置及びその製造方法
US15/937,331 US10629750B2 (en) 2017-04-25 2018-03-27 Display device and manufacturing method thereof
US16/831,958 US11114568B2 (en) 2017-04-25 2020-03-27 Semiconductor device
US17/393,452 US11935967B2 (en) 2017-04-25 2021-08-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017086081A JP6963906B2 (ja) 2017-04-25 2017-04-25 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018185397A JP2018185397A (ja) 2018-11-22
JP6963906B2 true JP6963906B2 (ja) 2021-11-10

Family

ID=63854172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017086081A Active JP6963906B2 (ja) 2017-04-25 2017-04-25 表示装置及びその製造方法

Country Status (2)

Country Link
US (3) US10629750B2 (ja)
JP (1) JP6963906B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798487B2 (en) 2021-03-01 2023-10-24 Hefei Boe Joint Technology Co., Ltd. Display panel and display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2011043216A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and electronic device including the same
CN103984176B (zh) * 2009-10-09 2016-01-20 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102101863B1 (ko) * 2013-01-07 2020-04-21 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비하는 표시 장치
KR102248645B1 (ko) * 2013-12-02 2021-05-04 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US10243083B2 (en) * 2015-11-24 2019-03-26 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
CN105655359A (zh) * 2016-03-31 2016-06-08 武汉华星光电技术有限公司 Tft基板的制作方法

Also Published As

Publication number Publication date
US20180308987A1 (en) 2018-10-25
US20210367082A1 (en) 2021-11-25
US20200227569A1 (en) 2020-07-16
US10629750B2 (en) 2020-04-21
US11935967B2 (en) 2024-03-19
JP2018185397A (ja) 2018-11-22
US11114568B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
JP6692645B2 (ja) 半導体装置
CN108140675B (zh) 半导体装置及其制造方法
JP5354999B2 (ja) 電界効果型トランジスタの製造方法
US8957418B2 (en) Semiconductor device and display apparatus
JP6832656B2 (ja) 半導体装置の製造方法
CN111587453B (zh) 显示装置
WO2015052991A1 (ja) 半導体装置およびその製造方法
JP2017162852A (ja) 半導体装置および表示装置
US20120199891A1 (en) Semiconductor device and method for manufacturing same
JP6416899B2 (ja) 半導体装置およびその製造方法
JP2009099887A (ja) 表示装置
JP6775325B2 (ja) 薄膜トランジスタ基板および液晶表示装置
US20200266301A1 (en) Array substrate and display panel
JP6917779B2 (ja) 表示装置
JP6963906B2 (ja) 表示装置及びその製造方法
JP6375165B2 (ja) 表示装置
US10804406B2 (en) Thin-film transistor substrate, liquid crystal display device including the same, and method for producing thin-film transistor substrate
CN109427874B (zh) 显示装置及其制造方法
JP2019040026A (ja) 表示装置
JP7029907B2 (ja) 表示装置
JP7109902B2 (ja) 表示装置及びその製造方法
JP6605146B2 (ja) タッチパネル付き表示装置
JP5076550B2 (ja) 半導体装置
JP2018064020A (ja) 表示装置
JP2010114160A (ja) 半導体素子およびその製造方法並びに表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211018

R150 Certificate of patent or registration of utility model

Ref document number: 6963906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150