JP5354999B2 - 電界効果型トランジスタの製造方法 - Google Patents

電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JP5354999B2
JP5354999B2 JP2008223480A JP2008223480A JP5354999B2 JP 5354999 B2 JP5354999 B2 JP 5354999B2 JP 2008223480 A JP2008223480 A JP 2008223480A JP 2008223480 A JP2008223480 A JP 2008223480A JP 5354999 B2 JP5354999 B2 JP 5354999B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
forming
insulating layer
field effect
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008223480A
Other languages
English (en)
Other versions
JP2009099953A (ja
Inventor
享 林
久人 薮田
禄則 立石
信幸 加地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008223480A priority Critical patent/JP5354999B2/ja
Priority to TW097136473A priority patent/TWI389216B/zh
Priority to US12/671,054 priority patent/US8110436B2/en
Priority to CN2008801083220A priority patent/CN101809748B/zh
Priority to EP08834644.0A priority patent/EP2206155B1/en
Priority to KR1020107008452A priority patent/KR101144134B1/ko
Priority to PCT/JP2008/067877 priority patent/WO2009041713A2/en
Publication of JP2009099953A publication Critical patent/JP2009099953A/ja
Application granted granted Critical
Publication of JP5354999B2 publication Critical patent/JP5354999B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Description

本発明は、電界効果型トランジスタの製造方法に関する。より詳しくは、酸化物膜を半導体層として有する電界効果型トランジスタの製造方法に関する。
近年、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いた薄膜トランジスタ（ＴＦＴ）の開発が活発に行われている（特許文献１）。
前記薄膜は、低温で成膜でき、かつ可視光に対して透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明ＴＦＴを形成することが可能であるとされている。
しかし、ＺｎＯを主成分とする化合物は室温で安定なアモルファス相を形成することができず多結晶相になるために、多結晶粒子界面の散乱により電子移動度を大きくすることが困難であった。また、多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、ＴＦＴ素子の特性がばらついてしまう。
以上の課題に対し、最近では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物を用いた薄膜トランジスタが報告されている（非特許文献１）。このトランジスタは、室温でプラスチックやガラス基板への作成が可能である。さらには、電界効果移動度が６〜９程度でノーマリーオフ型のトランジスタ特性が得られている。また、可視光に対して透明であるという特徴を有している。さらには、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物活性層に電子線や粒子線等のエネルギー線を照射することにより導電率を変化させることができる（特許文献２）。
また、水蒸気酸化として知られる、水分を含む雰囲気におけるアニールを行うことで、水蒸気による強力な酸化力によって、シリコン酸化膜からなるゲート絶縁層の絶縁耐圧改善、並びに半導体酸化物絶縁層界面改質が報告されている（特許文献３）。
また、長時間の駆動において安定な酸化物半導体トランジスタを得るために、酸化物半導体を形成した後に酸化性ガス雰囲気中において熱処理する工程を含む製造方法が報告されている（特許文献４）。その際、酸化性ガスとして、酸素ラジカル、酸素、水蒸気、およびオゾンが用いられることも開示されている。
特開２００２−０７６３５６号公報 特開２００７−０７３６９９号公報 特許第３２２５２６８号明細書 特開２００７−３１１４０４号公報 Ｋ．Ｎｏｕｍｒａ ｅｔ．ａｌ，Ｎａｔｕｒｅ ４３２，４８８（２００４）
しかしながら、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ系をはじめとするアモルファス酸化物を用いた薄膜トランジスタを検討したところ、どのような組成や製造条件で作製するかにもよるが、ＴＦＴのトランジスタ特性にばらつきが生じる場合がある。
このトランジスタ特性のばらつきは、例えばディスプレイの画素回路などに用いる場合に、駆動対象となる有機ＬＥＤや液晶などの動作ばらつきの原因となる。ばらつきの要因のひとつとしては、ソース電極およびドレイン電極とチャネルの間に生じる寄生抵抗があげられる。
本発明は、前記課題に鑑みてなされたものであり、前記寄生抵抗を低減することが可能な電界効果型トランジスタの製造方法を提供することを目的とする。
本発明は、基板の上に、ソース電極、ドレイン電極、酸化物半導体層、絶縁層およびゲート電極が少なくとも形成された電界効果型トランジスタの製造方法であって、該酸化物半導体の上に該絶縁層が設けられた後に、水分を含む雰囲気中でアニールを行い、酸化物半導体の電気伝導度を増大させる工程を含み、前記水分を含む雰囲気中でアニールする工程における水蒸気圧は、前記アニール温度における大気中の飽和水蒸気圧よりも高いことを特徴とする。また、前記絶縁層は、ゲート絶縁層または保護層の少なくとも１つであることを特徴とする。
また、前記基板の上に前記ソース電極およびドレイン電極を形成する工程と、該ソース電極およびドレイン電極が形成された基板の上に前記酸化物半導体層を形成する工程と、該酸化物半導体層の上に前記ゲート絶縁層を形成する工程と、該ゲート絶縁層の上に前記ゲート電極を形成する工程と、水分を含む雰囲気中でアニールする工程と、を少なくとも含むことを特徴とする。また、前記基板の上に前記酸化物半導体層を形成する工程と、該酸化物半導体層の上に前記ゲート絶縁層を形成する工程と、該ゲート絶縁層の上に前記ゲート電極を形成する工程と、水分を含む雰囲気中でアニールする工程と、を少なくとも含むことを特徴とする。ここで、前記ゲート電極は、水蒸気透過性の低い金属よりなることを特徴とする。
また、前記基板の上に前記ゲート電極を形成する工程と、該ゲート電極が形成された基板の上に、前記ゲート絶縁層を形成する工程と、該ゲート絶縁層の上に前記酸化物半導体層を形成する工程と、該酸化物半導体層の上に前記保護層を形成する工程と、該保護層にコンタクトホールを形成する工程と、水分を含む雰囲気中でアニールする工程と、を少なくとも含み、該保護層は、該酸化物半導体層と接する酸化物絶縁層部分と、それ以外の水蒸気透過性の低い材料部分とが積層した積層構造を有していることを特徴とする。ここで、前記水分を含む雰囲気中でアニールする工程の前に、ソース電極およびドレイン電極が形成され、および該ソース電極およびドレイン電極の材料は、水蒸気透過性のある材料であることを特徴とする。
また、前記基板の上に前記ゲート電極を形成する工程と、該ゲート電極が形成された基板の上に、前記ゲート絶縁層を形成する工程と、該ゲート絶縁層の上に前記酸化物半導体層を形成する工程と、該酸化物半導体層の上に前記保護層を形成する工程と、該保護層の上にチャネルカバーを形成する工程と、水分を含む雰囲気中でアニールする工程と、を少なくとも含むことを特徴とする。また、前記基板の上に前記ゲート電極を形成する工程と、該ゲート電極が形成された基板の上にゲート絶縁層を形成する工程と、該ゲート絶縁層の上に透明酸化物導電体からなる前記ソース電極およびドレイン電極を形成する工程と、該ソース電極およびドレイン電極が形成された該ゲート電極の上に、前記酸化物半導体層を形成する工程と、該酸化物半導体層の上に前記保護層を形成する工程と、該保護層の上にチャネルカバーを形成する工程と、水分を含む雰囲気中でアニールする工程と、を少なくとも含むことを特徴とする。ここで、前記チャネルカバーは、水蒸気透過性の低い材料よりなることを特徴とする。
また、前記水分は、水、重水、水蒸気または重水水蒸気であることを特徴とする。また、前記酸化物半導体層は、ＩｎとＧａとＺｎを含有したアモルファス酸化物材料からなることを特徴とする。また、前記水分を含む雰囲気中でアニールする工程は、１００℃以上５００℃未満でなされることを特徴とする。また、前記酸化物半導体の上に形成した絶縁層は、酸化物絶縁層であることを特徴とする。
また、本発明は、前記の方法により製造されたことを特徴とする電界効果型トランジスタである。
さらに、本発明は、基板上で表示素子の電極と電界効果型トランジスタのソース電極またはドレイン電極とが接続されてなる表示装置であって、該電界効果型トランジスタは、前記の電界効果型トランジスタであることを特徴とする。また、前記表示素子は、エレクトロルミネッセンス素子であることを特徴とする。また、前記表示素子は、液晶セルであることを特徴とする。また、前記基板上に前記表示素子および前記電界効果型トランジスタが二次元状に複数配されていることを特徴とする。
本発明の電界効果型トランジスタの製造方法に従い、水、重水、水蒸気または重水水蒸気（以下、水分）を含む雰囲気中でアニールを行うと、水分が前記酸化物半導体上に形成した絶縁層を透過して酸化物半導体層中に拡散する。その結果、酸化物半導体層の伝導率を増大することができる。
さらに、電界効果型トランジスタのチャネル領域を水蒸気雰囲気から保護する構造を用いると酸化物半導体層中のソース電極およびドレイン電極に接する領域における伝導率を増大することができる。これにより、ソース電極およびドレイン電極と酸化物半導体層との間に生じる寄生抵抗を低減することができ、優れた特性を有する電界効果型トランジスタを実現できる。
これより、本発明の電界効果型トランジスタの製造方法について、図を参照しながら詳細に説明する。
図１に示されているのは、本発明の電界効果型トランジスタの構成例である。（ａ）はトップゲート・スタガ型薄膜トランジスタの例、（ｂ）はトップゲート・トップコンタクト型薄膜トランジスタの例である。また、（ｃ）はボトムゲート・逆スタガ型薄膜トランジスタの例、（ｄ）はボトムゲート・ボトムコンタクト型薄膜トランジスタの例である。
前記（ａ）〜（ｄ）において、符号１０は基板、符号１１はソース電極、符号１２はドレイン電極、符号１３は酸化物半導体層、符号１４はゲート絶縁層、符号１５はゲート電極、符号１６は層間絶縁層、符号１７は保護層を示している。
また、図２から図６には、本発明の水分を含む雰囲気中でアニールする工程におけるトランジスタ断面図、および酸化物半導体の電気的伝導率が増大する領域が模式的に示されている。ここで、図２は図１（ａ）に、図３は図１（ｂ）に、図４および図５は図１（ｃ）に、図６は図１（ｄ）に対応している。
以下、図２を例に、本発明の製造方法における各工程について順をおって説明する。
まず、図２に示されている基板１０に、後にソース電極１１およびドレイン電極１２を形成するための電極層を形成する。それら電極層の形成には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気層蒸着法（ＣＶＤ法）等を用いることができる。ここで、基板１０には、ガラス基板、プラスチック基板、プラスチックフィルムなどを用いることができる。また、電極材料は、良好な電気伝導性を有するものであれば特にこだわらない。例えばＩｎ２Ｏ３：Ｓｎ、ＺｎＯ、ＩｎｘＺｎｙＯなどの酸化物導電体や、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｍｏなどの金属電極材料を用いることができる。
次に、フォトリソグラフィー法等を用いてソース電極１１およびドレイン電極１２のパターンを形成する。
次に、パターニングされたソース電極１１およびドレイン電極１２を有する基板１０上に酸化物膜からなる酸化物半導体層１３を形成する。酸化物半導体層１３の作製には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気層蒸着法（ＣＶＤ法）等を用いることができる。また、酸化物半導体材料は、半導体特性を有する酸化物材料で、水分を含む雰囲気によるアニールにより導電率が増大する材料を用いることができる。例えば、ＩｎやＺｎ系の酸化物を用いることが可能である。ここで、酸化物半導体材料は、アモルファス酸化物材料からなることが好ましい。さらには、酸化物半導体材料は、ＩｎとＧａとＺｎを含有したアモルファス酸化物材料からなることがより好ましい。
次に、前記酸化物半導体層１３上にゲート絶縁層１４を形成する。ゲート絶縁層１４の作製には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気層蒸着法（ＣＶＤ法）等を用いることができる。ゲート絶縁材料としては、良好な絶縁特性を有するものであればよい。しかし、ゲート絶縁層形成後に水分を含む雰囲気によるアニールを実施し十分な効果を得るためには、酸化物であることが望ましい。すなわち、酸化物半導体層に形成する絶縁層（後述の保護層を含む）は、酸化物絶縁層であることが好ましい。その中でも、スパッタ法でＳｉＯｘを用いることは、適度な水蒸気透過性、酸化物半導体との相性との観点から最も好ましい。
次に、前記ゲート絶縁層１４上にゲート電極１５を形成する。ゲート電極１５の作製には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気層蒸着法（ＣＶＤ法）等を用いることができる。電極材料は、良好な電気伝導性を有するものであれば特にこだわらない。例えば、Ｉｎ２Ｏ３：Ｓｎ、ＺｎＯ、ＩｎｘＺｎｙＯなどの酸化物導電体や、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｍｏなどの金属電極材料を用いることができる。ここで、ゲート電極１５はフォトリソグラフィー法を用いてパターン形成される。パターンを形成する位置は、ソース電極１１とドレイン電極１２の位置関係を考慮し、トランジスタ特性を得られる位置であればよい。
次に、本発明の特徴である、水、重水、水蒸気または重水水蒸気を含む雰囲気中でアニールする工程を実施する。その際の水蒸気圧は、アニール温度における大気中の飽和水蒸気圧よりも高いことが望ましい。本発明中で大気中の飽和水蒸気圧とは、1気圧での（一般に窒素と酸素を主成分とする）空気における飽和水蒸気圧を意味する。そうすることで、図２に示すように、ゲート電極として水蒸気透過性の低い金属を用いて、ゲート電極１５側から見てゲート電極１５に覆われていない領域では水蒸気がゲート絶縁層１４を透過して酸化物半導体１９の電気的伝導率を増大させることができる。すなわち、ゲート電極１５をマスクとすることで、チャネルを形成する部分を保護しながらソース電極１１、並びにドレイン電極１２と接続する領域の酸化物半導体の電気的伝導率を増大することができるのである。なお、本発明にしたがって水分を含むアニールを実施する際、酸化物半導体層はゲート絶縁層１４に覆われているために、半導体界面が露出した状態に比べ、不純物などの付着の影響を軽減でき、安定した特性を得ることが可能である。また、ゲート絶縁層１４形成前に本発明の水分を含む雰囲気中でアニールを行い、酸化物半導体の電気伝導度を増大する工程を実施した場合、ゲート絶縁層１４の形成条件によっては酸化物半導体の電気的伝導率が再度変化してしまう。よって、ゲート絶縁層１４形成前のアニールでは、本発明の効果を十分に得ることができない。
図３には、トップゲート・トップコンタクト型薄膜トランジスタの製造過程において、本発明の水分を含む雰囲気中でアニールする工程でのトランジスタ断面図、および酸化物半導体の電気的伝導率が増大する領域が模式的に示されている。
ここにおいて、酸化物半導体層１３、ゲート絶縁層１４、ゲート電極１５は上述の図２における方法で形成されている。前記ゲート電極１５を形成した後、本発明による水分を含む雰囲気中でアニールすることにより、図２での説明と同様の効果を得ることができる。その後、層間絶縁層をゲート絶縁層の形成手段と同様の手段より選択して形成後、コンタクトホールを形成した後、ソース電極およびドレイン電極を形成することにより電界効果型トランジスタが完成する。
図４には、ボトムゲート・逆スタガ型薄膜トランジスタの製造過程において本発明の水分を含む雰囲気中でアニールする工程でのトランジスタ断面図、および酸化物半導体の電気的伝導率が増大する領域が模式的に示されている。
ここにおいて、ゲート電極１５、ゲート絶縁層１４、酸化物半導体層１３、保護層１７は上述の図２の説明と同様に形成されている。また、保護層はゲート絶縁層と同様にして形成される。その際、保護層は、アニール工程における水蒸気に対するマスク効果を求められる。そのため、保護層は、酸化物半導体層１３と接する部分をＳｉＯｘなどの酸化物絶縁層部分１７’’とし、その上にＳｉＮｘなどの水蒸気透過性の低い材料部分１７’を積層した積層構造をしていることが望ましい。この保護層にコンタクトホールを形成し、図４の形態を得る。この過程で水分を含む雰囲気中でアニールすることにより、酸化物半導体の電気的伝導率を増大することができる。
この後、ソース電極およびドレイン電極を形成して、電界効果型トランジスタを完成する。その際、上述の保護層がエッチングストッパとしての機能を持つため、ソース電極およびドレイン電極のパターニングは酸化物半導体とのエッチング選択比に影響されることが無くなる。
また、ボトムゲート・逆スタガ型薄膜トランジスタの製造過程においては、次のことが可能である。すなわち、本発明の水分を含む雰囲気中でアニールする工程は、ソース電極およびドレイン電極としてＩＴＯなどの水蒸気透過性のある材料を選択することにより、ソース電極およびドレイン電極の形成後に行うことができる。
図５には、ボトムゲート・逆スタガ型薄膜トランジスタの製造過程において、図４とは別工程で作られた、本発明の水分を含む雰囲気中でアニールすることが可能なトランジスタ断面図、および酸化物半導体の電気的伝導率が増大する領域が模式的に示されている。
ここで、金属からなるゲート電極１５、ゲート絶縁層１４、酸化物半導体層１３、保護層１７は上述の図２の説明と同様に形成される。一方、前記保護層１７の上に水蒸気透過性の低いチャネルカバー１８を形成する。このように水蒸気透過性の低いチャネルカバー１８を形成することが、本発明の一形態を構成する上での特徴の１つである。この際、チャネルカバー１８は、ゲート電極１５を露光マスクとして、酸化物半導体１３の透明性を利用して自己整合的にチャネル部分に形成することができる。また、チャネルカバー１８の材料には、膜厚を数μｍとすることでフォトリソプロセスに用いられる感光性樹脂を使用することができる。こうして、図５の形態を得る。この過程で水分を含む雰囲気中でアニールすることにより、図２での説明と同様の効果を得ることができる。
本構成では図４とは異なり、保護層は水蒸気に対してマスクする効果を要求されない。また、チャネルカバー１８は、水分を含む雰囲気中でアニール工程の後に取り除かれてもよい。この工程の後、ソース電極およびドレイン電極を形成して、電界効果型トランジスタを完成する。その際、図４の説明と同様に、上述の保護層はエッチングストッパとしての機能を持つため、ソース電極およびドレイン電極のパターニングは酸化物半導体とのエッチング選択比に影響されることが無くなる。
図６には、ボトムゲート・ボトムコンタクト型薄膜トランジスタの製造過程において本発明の水分を含む雰囲気中でアニールする工程でのトランジスタ断面図、および酸化物半導体の電気的伝導率が増大する領域が模式的に示されている。
ここにおいて、金属からなるゲート電極１５、ゲート絶縁層１４、透明酸化物導電体からなるソース電極１１およびドレイン電極１２、酸化物半導体層１３、保護層１７を上述の図２の説明と同様に形成する。図５の説明と同様、その上に水蒸気透過性の低いチャネルカバー１８を形成する。そうすることで、チャネルカバー１８は、ゲート電極１５を露光マスクとして、酸化物半導体１３の透明性を利用して自己整合的にチャネル部分に形成することができる。こうして、図６の形態を得る。この過程で水分を含む雰囲気中でアニールすることにより、図２での説明と同様の効果を得ることができる。
以下、本発明の酸化物半導体に対する水分を含む雰囲気中でのアニール効果について、より詳細に説明する。
通常、水蒸気酸化として知られる、水分を含む雰囲気におけるアニールでは、水蒸気による強力な酸化力により、シリコン酸化膜からなるゲート絶縁層の絶縁耐圧改善、並びに半導体酸化物絶縁層界面改質が報告されている。しかし、本発明者らの知見によれば、酸化物半導体に対しては、条件によっては低抵抗化、すなわち電気的伝導率の増大効果がある。
図７に示されているのは、水分を含む雰囲気中でアニールを実施したＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜の電気伝導度の変化を測定するために作製した試料の模式的な断面図である。これは、ガラス基板（コーニング社製１７３７）上に膜厚２０ｎｍのＩｎＧａＺｎＯ４薄膜を形成およびパターニングし、次に電極を形成した後、保護層としてスパッタ法によりＳｉＯｘ膜を１００ｎｍ形成したものである。
図８には、図７に示す試料に、それぞれ２００℃、２５０℃、３００℃のアニール処理を実施した際のＩｎＧａＺｎＯ４薄膜の電気伝導度が示されている。○は大気中アニールを１時間実施した試料の電気伝導度、●は各温度で大気中アニールを１時間実施した試料に、さらに同じ温度で水蒸気アニールを１時間実施した際の電気伝導度を示す。水蒸気アニールは、図７に示す試料と純水をガラス管に真空封止することにより実施した。その際の純水量は、実施アニール温度において約２気圧となる様に調整した。図８に示されているように、水蒸気アニールを行うと、膜厚１００ｎｍのＳｉＯｘ絶縁層を透過して水または水蒸気が酸化物半導体に達することで、大気中アニールと比べて、酸化物半導体の電気伝導度が増大することがわかる。この結果は、熱的なアニール効果以外に、水または水蒸気による酸化物半導体のキャリア密度増大効果の存在を示している。このキャリア密度増大効果は、水蒸気による酸化物半導体へのＨ原子の添加によるものであると考えられる。この結果は、大気中の水分程度では以上のような効果を得ることができないことも示しており、また、アニール雰囲気中の水分量により電気伝導度の増大効果に差があることも示唆している。すなわち、水分を含む雰囲気中でアニールする工程における飽和水蒸気圧が、アニール温度における大気中の飽和水蒸気圧よりも高いことで上記の効果が得られる。
先に示した特許文献４には、熱処理により酸化を充分に進行させるために酸化性ガスとして、酸素ラジカル、酸素、水蒸気、およびオゾンが用いられることも開示されている。しかし、本発明で得られる低抵抗化の効果は、一般に大気に代表される酸化雰囲気中の熱処理で得られる酸化の効果ではなく、酸化物半導体に対する水分を含む雰囲気中でのアニール特有の効果である。また、酸化物半導体の上に設けられた絶縁層が水蒸気透過性を有することが必須条件となる。
また、本発明者らの知見によれば、前記水分を含む雰囲気中でアニールする工程は、１００℃以上５００℃未満でなされることが好ましい。周知の通り、水蒸気は１００℃以上において大気圧以上になり安定して得ることができる。その意味では水分を含む雰囲気中でアニールする工程は１００℃以上で安定して実現可能である。本発明者らの知見によれば、前記飽和水蒸気圧が高い方が、水蒸気がＳｉＯｘ絶縁層を透過し易くなる。飽和水蒸気圧は温度が高い方が高くなる。以上の関係から、本発明において、水蒸気の温度は、１２０℃以上が好ましく、さらには２００℃以上がより好ましい。例えば、１２０℃以上において、２気圧以上の飽和水蒸気圧を得ることが可能となる。また、ＳｉＯｘ絶縁層の水蒸気透過性については、水蒸気圧力と大きな相関関係があり、水蒸気圧の上昇に伴い透過性が高くなると考えられる。図８に示す電気伝導度の変化を観測した水蒸気圧は約２気圧であり、ＳｉＯｘ絶縁層の水蒸気透過性を考慮すると１２０℃以上においては、水蒸気が膜厚１００ｎｍのＳｉＯｘ絶縁層を透過して有効に酸化物半導体の表面まで供給されると考えられる。
また、高温領域においては非特許文献１にも記載されている通り、５００℃以上のアニールによりアモルファス相から結晶相への固相での相変換が起こり始める。その際、単結晶を得ることは非常に困難であり多結晶化することが予想される。多結晶では粒界発生による薄膜トランジスタの特性ばらつきを誘起してしまうため、本発明の主たる部分である「水分を含む雰囲気中でアニールする工程」としても好ましくない。
また、図８の２００℃水蒸気アニールの結果からも明らかなように、本発明を用いれば２５０℃以下の低温で酸化物半導体チャネル層全体の電気的伝導率を増大し、制御することが可能である。図９（ａ）（ｂ）（ｃ）（ｄ）に、水分を含む雰囲気でアニールする工程におけるトランジスタ断面図、および酸化物半導体の電気的伝導率が増大する領域が模式的に示されている。一般には、酸化物半導体層の電気伝導度制御は、成膜プロセスでの酸化条件、具体的にはスパッタ法やＰＬＤ法においては酸素ガス濃度を調整することにより行なわれる。しかし、酸素濃度増加による酸化物半導体の電気伝導度低下の変化は非常に急峻であり、再現性を含めての制御に困難を伴う場合がある。また、半導体としては電気導電率の低すぎる（抵抗率が高すぎる）条件で、酸化物チャネル層を形成し、酸化物チャネル層特性の再現性を確保した上で、電気伝導度をアニールによって増大することが酸化物半導体では用いられる場合がある。だがその場合、アニールには３００℃以上の高温が必要となる。それに対し、本発明による水蒸気を含むアニールでは、２５０℃以下の低温で電気伝導度を増大し所望の半導体特性に制御することが可能となる。その際、半導体として機能する電気伝導度の制御の観点から、水蒸気の温度は、好ましくは１２０℃以上２５０℃以下である。さらに好ましくは１２０℃以上２００℃以下である。
これより、本発明の電界効果型トランジスタの製造方法によって製造されたトランジスタを用いた表示装置について説明する。
本発明の方法によって製造された電界効果型トランジスタの出力端子であるドレインに、有機または無機のエレクトロルミネッセンス（ＥＬ）素子、液晶素子等の表示素子の電極に接続することで表示装置を構成することができる。以下に、表示装置の断面図を用いて具体的な表示装置構成の例を説明する。
例えば、図１０に示すように、基体１１１上に、酸化物膜（チャネル層）１１２と、ソース電極１１３と、ドレイン電極１１４とゲート絶縁層１１５と、ゲート電極１１６から構成される電界効果型トランジスタを形成する。そして、ドレイン電極１１４に、層間絶縁層１１７を介して電極１１８が接続されており、電極１１８は発光層１１９と接し、さらに発光層１１９が電極１２０と接している。かかる構成により、発光層１１９に注入する電流を、ソース電極１１３からドレイン電極１１４に酸化物膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれを電界効果型トランジスタのゲート電極１１６の電圧によって制御することができる。ここで、電極１１８、発光層１１９、電極１２０は無機もしくは有機のエレクトロルミネッセンス素子を構成する。
あるいは、図１１に示すように、ドレイン電極１１４が延長されて電極１１８を兼ねており、これを高抵抗膜１２１、１２２に挟まれた液晶セルや電気泳動型粒子セル１２３へ電圧を印加する電極１１８とする構成を取ることができる。液晶セルや電気泳動型粒子セル１２３、高抵抗層１２１および１２２、電極１１８、電極１２０は表示素子を構成する。これら表示素子に印加する電圧を、ソース電極１１３からドレイン電極１１４に非晶質酸化物半導体膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがって、これをＴＦＴのゲート電極１１６の電圧によって制御することができる。ここで表示素子の表示媒体が流体と粒子を絶縁性被膜中に封止したカプセルであるなら、高抵抗膜１２１、１２２は不要である。
次に、ＥＬ素子（ここでは有機ＥＬ素子）と電界効果型トランジスタを含む画素を二次元状（平面状ともいう）に複数配置した表示装置について図１２を用いて説明する。
図１２において、有機ＥＬ層２０４を駆動するトランジスタ２０１、および画素を選択するトランジスタ２０２が示されている。また、コンデンサ２０３は選択された状態を保持するためのものであり、共通電極線２０７とトランジスタ２０２のソース部分との間に電荷を蓄え、トランジスタ２０１のゲートの信号を保持している。画素選択は走査電極線２０５と信号電極線２０６により決定される。
より具体的に説明すると、画像信号がドライバ回路（不図示）から走査電極２０５を通してゲート電極へパルス信号で印加される。それと同時に、別のドライバ回路（不図示）から信号電極２０６を通してやはりパスル信号でトランジスタ２０２へと印加されて画素が選択される。そのときトランジスタ２０２がＯＮとなり信号電極線２０６とトランジスタ２０２のソースの間にあるコンデンサ２０３に電荷が蓄積される。これによりトランジスタ２０１のゲート電圧が所望の電圧に保持されトランジスタ２０１はＯＮになる。この状態は次の信号を受け取るまで保持される。トランジスタ２０１がＯＮである状態の間、有機ＥＬ層２０４には電圧、電流が供給され続け発光が維持されることになる。
この図１２の例では１画素にトランジスタ２ヶコンデンサー１ヶの構成であるが、性能を向上させるためにさらに多くのトランジスタ等を組み込んでもよい。
これより、本発明の実施例について説明するが、本発明は以下の例に限定されはしない。
（実施例１）
図１（ａ）に、トップゲート・スタガ型の電界効果型トランジスタの作製例を示す。
まず、ガラス基板１０（コーニング社製１７３７）上に、ソース電極およびドレイン電極を形成するための電極層をスパッタ法により形成する。電極材料にはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を用い、膜厚は５０ｎｍとする。
その後、フォトリソグラフィー技術とエッチング技術とを用いて電極をパターニングし、ソース電極１１およびドレイン電極１２とする。
次に、ソース電極１１およびドレイン電極１２を有するガラス基板上にＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体層を３０ｎｍ形成する。該酸化物半導体層は、ＲＦスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットは３インチサイズのＩｎ２Ｏ３・ＺｎＯ組成を有する多結晶焼結体を用い、投入ＲＦパワーは２００Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９５：５である。その後、フォトリソグラフィー技術とエッチング技術とを用いて酸化物半導体層１３をパターニング形成する。
次に、ゲート絶縁層１４とゲート電極１５を形成する。
ゲート絶縁層材料にはターゲットとしてＳｉＯ２を用い、スパッタ法により１００ｎｍ堆積させる。また、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層１４をパターニング形成する。
ゲート電極材料にはＭｏを用い、スパッタ法により１００ｎｍ堆積させる。また、フォトリソグラフィー法とエッチング法により、ゲート電極１５をパターニング形成する。
次に、加圧水蒸気炉を用いて２気圧で２５０℃、１時間アニール処理をし、ソース電極１１およびドレイン電極１２と接する領域のＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体の電気的伝導率を増大させる。こうして、本発明の電界効果型トランジスタが完成する。
本実施例により作製した電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
（実施例２）
図１（ｂ）に、トップゲート・トップコンタクト型の電界効果型トランジスタの作製例を示す。
まず、図１（ｂ）に示すガラス基板１０（コーニング社製１７３７）上にＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体層１３を５０ｎｍ形成する。酸化物半導体膜は、ＲＦスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットは３インチサイズのＩｎ２Ｏ３・ＺｎＯ組成を有する多結晶焼結体を用い、投入ＲＦパワーは２００Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９３：７である。その後、フォトリソグラフィー技術とエッチング技術とを用いて酸化物半導体層１３をパターニング形成する。
次に、ゲート絶縁層１４とゲート電極１５を形成する。
ゲート絶縁層材料にはターゲットとしてＳｉＯ２を用い、スパッタ法により１００ｎｍ堆積させる。また、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層１４をパターニング形成する。
ゲート電極材料にはターゲットとしてＭｏを用い、スパッタ法により１００ｎｍ堆積させる。また、フォトリソグラフィー法とエッチング法により、ゲート電極１５をパターニング形成する。
次に、加圧水蒸気炉を用いて２気圧で２５０℃、１時間アニール処理をし、ソース電極１１およびドレイン電極１２と接する領域のＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体の電気的伝導率を増大させる。こうして図３に示す形態を得る。
その後に、ＳｉＮｘからなる層間絶縁層１６をスパッタ法により３００ｎｍ形成し、フォトリソグラフィー法とエッチング法によりコンタクトホールを形成する。最後にＭｏからなるソース電極およびドレイン電極を、スパッタ法により２００ｎｍ堆積し、フォトリソグラフィー法とエッチング法によりパターニングする。こうして本発明の電界効果型トランジスタを完成させる。
本実施例により作製した電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
（実施例３）
図１（ｃ）にボトムゲート・トップコンタクト型の電界効果型トランジスタの作製例を示す。
まず、基板１０（コーニング社製１７３７）上に、フォトリソグラフィー技術とエッチング技術を用いてゲート電極１５をパターニング形成する。電極はガラス基板１０上にスパッタ法を用いてＭｏを５０ｎｍ形成する。
次に、ゲート絶縁層１４はターゲットとしてＳｉＯ２を用い、スパッタ法を用いて２００ｎｍのＳｉＯ２膜を成膜する。さらに、酸化物半導体膜１３には、３０ｎｍのＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体材料を用いる。
酸化物半導体膜は、ＲＦスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットは３インチサイズのＩｎ２Ｏ３・ＺｎＯ組成を有する多結晶焼結体を用い、投入ＲＦパワーは２００Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９５：５である。その後、フォトリソグラフィー技術とエッチング技術とを用いて酸化物半導体層１３をパターニング形成する。
次に、エッチングストッパ層を兼ねる保護層１７とソース電極１１およびドレイン電極１２を形成する。
エッチングストッパ層を兼ねる保護層１７にはＳｉＯ２とＳｉＮｘの積層構造を用い、ターゲットとしてＳｉＯ２、Ｓｉ３Ｎ４を用い、スパッタ法によりそれぞれＳｉＯ２１００ｎｍとＳｉＮｘ３００ｎｍを順次堆積する。また、フォトリソグラフィー法とエッチング法により、保護層１７にコンタクトホールを形成する。
ソース電極１１およびドレイン電極１２の電極材料にはＩＴＯ（Ｉｎｄｉｕｍ ＴｉｎＯｘｉｄｅ）を用い、膜厚は１５０ｎｍとする。また、フォトリソグラフィー法とエッチング法により、ソース電極１１およびドレイン電極１２をパターニング形成する。
次に、加圧水蒸気炉を用いて２気圧で３００℃、１時間アニール処理をし、ソース電極１１およびドレイン電極１２と接する領域のＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体の電気的伝導率を増大させる。こうして、本発明の電界効果型トランジスタを完成させる。
本実施例により作製した電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
（実施例４）
本実施例は、実施例３の別法である。図１（ｃ）にボトムゲート・トップコンタクト型の電界効果型トランジスタの作製例を示す。
酸化物半導体層１３までは実施例３と同様に形成する。その後、エッチングストッパ層を兼ねる保護層１７には、ターゲットとしてＳｉＯ２を用い、スパッタ法によりＳｉＯ２１００ｎｍを堆積する。その上に水蒸気透過性の低いチャネルカバーを形成する。酸化物半導体の透明性を利用して、チャネルカバーはゲート電極を露光マスクとして自己整合性をもたせチャネル部分に形成する。また、チャネルカバーの材料には膜厚５μｍの感光性ポリイミドを使用する。
次に、加圧水蒸気炉を用いて２気圧で３００℃、１時間アニール処理をし、ソース電極１１およびドレイン電極１２と接する領域のＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体の電気的伝導率を増大させる。こうして図５に示す形態を得る。次に、チャネルカバーをマスクとして、保護層１７にコンタクトホールを形成する。その際、チャネルカバーはコンタクトホール形成後に取り除くこともできる。
ソース電極１１およびドレイン電極１２の電極材料にはＭｏを用い、膜厚は１５０ｎｍとする。また、フォトリソグラフィー法とエッチング法により、ソース電極１１およびドレイン電極１２をパターニング形成する。こうして、本発明の電界効果型トランジスタを完成させる。
本実施例により作製した電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
（実施例５）
図１（ｄ）にボトムゲート・ボトムコンタクト型の電界効果型トランジスタの作製例を示す。
ゲート絶縁層１５までは、実施例３および４と同様に形成する。その後、ソース電極およびドレイン電極を形成するための電極層１７をスパッタ法により形成する。電極材料にはターゲットとしてＭｏを用い、スパッタ法により２００ｎｍ堆積し、フォトリソグラフィー法とエッチング法によりパターニングする。次にＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体層１３を５０ｎｍ形成する。酸化物半導体膜は、ＲＦスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットは３インチサイズのＩｎ２Ｏ３・ＺｎＯ組成を有する多結晶焼結体を用い、投入ＲＦパワーは２００Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９０：１０である。その後、フォトリソグラフィー技術とエッチング技術とを用いて酸化物半導体層１３をパターニング形成する。次に、保護層１７としてスパッタ法によりターゲットとしてＳｉＯ２を用い、ＳｉＯ２１００ｎｍを形成する。さらに、チャネルカバー層としてＳｉＮｘ３００ｎｍを堆積し、フォトリソグラフィー法とエッチング法により、チャネルカバー１８をパターニング形成する。
次に、加圧水蒸気炉を用いて２気圧で３００℃、１時間アニール処理をし、ソース電極１１およびドレイン電極１２と接する領域のＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体の電気的伝導率を増大させる。こうして、本発明の電界効果型トランジスタを完成させる。
本実施例により作製した電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
（実施例６）
本実施例では、図１（ａ）（ｂ）（ｃ）（ｄ）に示す各型の電界効果型トランジスタにおいて、水分を含む雰囲気でアニールを行う。これによって、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体層１３全体の電気伝導度の増大させ、ＴＦＴとして動作するために最適な伝導度に制御する場合を示す。
実施例１から４に示す各電界効果型トランジスタについて、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体層の形成条件をガス流量はＡｒ：Ｏ２＝８０：２０とし、酸化物半導体上のゲート絶縁層１４もしくは保護層１７を形成する。その後、加圧水蒸気炉を用いて２気圧で２００℃１時間アニール処理を実施し、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体の電気的伝導率を増大させる。その段階での模式図を図９（ａ）（ｂ）（ｃ）（ｄ）に示す。その後、このプロセス以外は実施例１、２、３、４と同様に本発明の電界効果型トランジスタを完成させる。
本実施例により作製した各電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
（実施例７）
本実施例ではトップゲート型のＴＦＴを用いた表示装置について説明する。
ＴＦＴの製造工程は、前記実施例１または２と同様である。前記ＴＦＴにおいて、ドレイン電極をなすＩＴＯ膜の島の短辺を１００μｍまで延長し、延長された９０μｍの部分を残し、ソース電極およびゲート電極への配線を確保した上で、ＴＦＴを絶縁層で被覆する。この上にポリイミド膜を塗布し、ラビング工程を施す。
一方で、同じくプラスチック基板上にＩＴＯ膜とポリイミド膜を形成し、ラビング工程を施したものを用意し、前記ＴＦＴを形成した基板と５μｍの空隙を空けて対向させ、ここにネマチック液晶を注入する。さらにこの構造体の両側に一対の偏光板を設ける。ここで、ＴＦＴのソース電極に電圧を印加し、ゲート電極の印加電圧を変化させると、ドレイン電極から延長されたＩＴＯ膜の島の一部である３０μｍ×９０μｍの領域のみ、光透過率が変化する。またその透過率は、ＴＦＴがオン状態となるゲート電圧の下ではソース−ドレイン間電圧によっても連続的に変化させることができる。このようにして、図１０に示す、液晶セルを表示素子とする表示装置を作成する。
本実施例において、ＴＦＴを形成する基板として白色のプラスチック基板を用い、ＴＦＴの各電極を金に置き換え、ポリイミド膜と偏光板を廃する構成とする。そして、白色と透明のプラスチック基板の空隙に粒子と流体を絶縁性皮膜にて被覆したカプセルを充填させる構成とする。この構成の表示装置の場合、本ＴＦＴによって延長されたドレイン電極と上部のＩＴＯ膜間の電圧が制御され、よってカプセル内の粒子が上下に移動する。それによって、透明基板側から見た延長されたドレイン電極領域の反射率を制御することで表示を行うことができる。
また、本実施例において、ＴＦＴを複数隣接して形成して、例えば、通常の４トランジスタ１キャパシタ構成の電流制御回路を構成し、その最終段トランジスタのひとつを図６のＴＦＴとして、ＥＬ素子を駆動することもできる。例えば、上述のＩＴＯ膜をドレイン電極とするＴＦＴを用いる。そして、ドレイン電極から延長されたＩＴＯ膜の島の一部である３０μｍ×９０μｍの領域に電荷注入層と発光層からなる有機エレクトロルミネッセンス素子を形成する。こうして、ＥＬ素子を用いる表示装置を形成することができる。
（実施例８）
本実施例では実施例４の表示素子とＴＦＴとを二次元状に配列させる。例えば、実施例４の液晶セルやＥＬ素子等の表示素子と、ＴＦＴとを含めて約３０μｍ×１１５μｍの面積を占める画素を、短辺方向に４０μｍピッチ、長辺方向に１２０μｍピッチでそれぞれ７４２５×１７９０個方形配列する。そして、長辺方向に７４２５個のＴＦＴのゲート電極を貫くゲート配線を１７９０本、１７９０個のＴＦＴのソース電極が非晶質酸化物半導体膜の島から５μｍはみ出した部分を短辺方向に貫く信号配線を７４２５本設ける。そして、それぞれをゲートドライバ回路、ソースドライバ回路に接続する。さらに液晶表示素子の場合、液晶表示素子と同サイズで位置を合わせＲＧＢが長辺方向に反復するカラーフィルタを表面に設ければ、約２１１ｐｐｉでＡ４サイズのアクティブマトリクス型カラー画像表示装置を構成することができる。
また、ＥＬ素子においても、ひとつのＥＬ素子に含まれる２ＴＦＴのうち第一ＴＦＴのゲート電極をゲート線に配線し、第二ＴＦＴのソース電極を信号線に配線し、さらに、ＥＬ素子の発光波長を長辺方向にＲＧＢで反復させる。こうすることで、同じ解像度の発光型カラー画像表示装置を構成することができる。
ここで、アクティブマトリクスを駆動するドライバ回路は、画素のＴＦＴと同じ本発明のＴＦＴを用いて構成してもよいし、既存のＩＣチップを用いてもよい。
本発明の製造方法によって製造された電界効果型トランジスタは、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができる。また、プラスチックフィルムをはじめとするフレキシブル素材に低温で形成することが可能であり、フレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどに幅広く応用できる。
本発明の電界効果型トランジスタの構成例の断面図であり、（ａ）はトップゲート・スタガ型薄膜トランジスタ、（ｂ）はトップゲート・トップコンタクト型薄膜トランジスタ、（ｃ）はボトムゲート・逆スタガ型薄膜トランジスタ、（ｄ）はボトムゲート・ボトムコンタクト型薄膜トランジスタを示す。 トップゲート・スタガ型薄膜トランジスタの製造過程において、本発明の水分を含む雰囲気中でアニールする工程での、トランジスタ断面図および酸化物半導体の電気的伝導率が増大する領域を模式的に示す図である。 トップゲート・トップコンタクト型薄膜トランジスタの製造過程において、本発明の水分を含む雰囲気中でアニールする工程での、トランジスタ断面図および酸化物半導体の電気的伝導率が増大する領域を模式的に示す図である。 ボトムゲート・逆スタガ型薄膜トランジスタの製造過程において、本発明の水分を含む雰囲気中でアニールする工程での、トランジスタ断面図および酸化物半導体の電気的伝導率が増大する領域を模式的に示す図である。 ボトムゲート・逆スタガ型薄膜トランジスタの製造過程において、本発明の水分を含む雰囲気中でアニールする工程での、図４とは別の方法における、トランジスタ断面図および酸化物半導体の電気的伝導率が増大する領域を模式的に示す図である。 ボトムゲート・ボトムコンタクト型薄膜トランジスタの製造過程において、本発明の水分を含む雰囲気中でアニールする工程での、トランジスタ断面図および酸化物半導体の電気的伝導率が増大する領域を模式的に示す図である。 本発明の水分を含む雰囲気中でアニールを実施した際のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜の試料形状を示す模式図である。 本発明の水分を含む雰囲気中でアニールを実施した際のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜の抵抗率変化を示す図である。 図１に示す電界効果型トランジスタにおいて酸化物半導体全体の電気的伝導率を増大させる際の断面図である。（ａ）はトップゲート・スタガ型薄膜トランジスタ、（ｂ）はトップゲート・トップコンタクト型薄膜トランジスタ、（ｃ）はボトムゲート・逆スタガ型薄膜トランジスタ、（ｄ）はボトムゲート・ボトムコンタクト型薄膜トランジスタにおける本発明の水分を含む雰囲気でのアニール工程実施の際の断面図を示す。 本発明に係る表示装置の一例の断面図である。 本発明に係る表示装置の他の例の断面図である。 有機ＥＬ素子と薄膜トランジスタを含む画素を二次元状に配列した表示装置の構成を示す図である。
符号の説明
１０ 基板
１１ ソース電極
１２ ドレイン電極
１３ 酸化物半導体層
１４ ゲート絶縁層
１５ ゲート電極
１６ 層間絶縁層
１７ 保護層
１７’ 水蒸気透過性の低い材料
１７’’ 酸化物半導体層と接する材料
１８ チャネルカバー
１９ 電気伝導度が増大した酸化物半導体層領域
１１１ 基体
１１２ 酸化物膜（チャネル層）
１１３ ソース電極
１１４ ドレイン電極
１１５ ゲート絶縁層
１１６ ゲート電極
１１７ 層間絶縁層
１１８ 電極
１１９ 発光層
１２０ 電極
１２１ 高抵抗膜
１２２ 高抵抗膜
１２３ 電気泳動型粒子セル
２０１ トランジスタ
２０２ トランジスタ
２０３ コンデンサ
２０４ 有機ＥＬ層
２０５ 走査電極線
２０６ 信号電極線
２０７ 共通電極線

Claims (14)

  1. 基板の上に、ソース電極、ドレイン電極、酸化物半導体層、絶縁層およびゲート電極が少なくとも形成された電界効果型トランジスタの製造方法であって、
    該酸化物半導体の上に該絶縁層が設けられた後に、水分を含む雰囲気中でアニールを行い、酸化物半導体の電気伝導度を増大させる工程を含み、
    前記水分を含む雰囲気中でアニールする工程における水蒸気圧は、前記アニール温度における大気中の飽和水蒸気圧よりも高いことを特徴とする電界効果型トランジスタの製造方法。
  2. 前記絶縁層は、ゲート絶縁層または保護層の少なくとも１つであることを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。
  3. 前記基板の上に前記ソース電極およびドレイン電極を形成する工程と、
    該ソース電極およびドレイン電極が形成された基板の上に前記酸化物半導体層を形成する工程と、
    該酸化物半導体層の上に前記ゲート絶縁層を形成する工程と、
    該ゲート絶縁層の上に前記ゲート電極を形成する工程と、
    水分を含む雰囲気中でアニールする工程と、
    を少なくとも含むことを特徴とする請求項１または２に記載の電界効果型トランジスタの製造方法。
  4. 前記基板の上に前記酸化物半導体層を形成する工程と、
    該酸化物半導体層の上に前記ゲート絶縁層を形成する工程と、
    該ゲート絶縁層の上に前記ゲート電極を形成する工程と、
    水分を含む雰囲気中でアニールする工程と、
    を少なくとも含むことを特徴とする請求項１または２に記載の電界効果型トランジスタの製造方法。
  5. 前記ゲート電極は、水蒸気透過性の低い金属よりなることを特徴とする請求項３または４に記載の電界効果型トランジスタの製造方法。
  6. 前記基板の上に前記ゲート電極を形成する工程と、
    該ゲート電極が形成された基板の上に、前記ゲート絶縁層を形成する工程と、
    該ゲート絶縁層の上に前記酸化物半導体層を形成する工程と、
    該酸化物半導体層の上に保護層を形成する工程と、
    該保護層にコンタクトホールを形成する工程と、
    水分を含む雰囲気中でアニールする工程と、を少なくとも含み、
    該保護層は、該酸化物半導体層と接する酸化物絶縁層部分と、それ以外の水蒸気透過性の低い材料部分とが積層した積層構造を有していることを特徴とする請求項１または２に記載の電界効果型トランジスタの製造方法。
  7. 前記水分を含む雰囲気中でアニールする工程の前に、ソース電極およびドレイン電極が形成され、および該ソース電極およびドレイン電極の材料は、水蒸気透過性のある材料であることを特徴とする請求項６に記載の電界効果型トランジスタの製造方法。
  8. 前記基板の上に前記ゲート電極を形成する工程と、
    該ゲート電極が形成された基板の上に、前記ゲート絶縁層を形成する工程と、
    該ゲート絶縁層の上に前記酸化物半導体層を形成する工程と、
    該酸化物半導体層の上に保護層を形成する工程と、
    該保護層の上にチャネルカバーを形成する工程と、
    水分を含む雰囲気中でアニールする工程と、
    を少なくとも含むことを特徴とする請求項１または２に記載の電界効果型トランジスタの製造方法。
  9. 前記基板の上に前記ゲート電極を形成する工程と、
    該ゲート電極が形成された基板の上にゲート絶縁層を形成する工程と、
    該ゲート絶縁層の上に透明酸化物導電体からなる前記ソース電極およびドレイン電極を形成する工程と、
    該ソース電極およびドレイン電極が形成された該ゲート電極の上に、前記酸化物半導体層を形成する工程と、
    該酸化物半導体層の上に保護層を形成する工程と、
    該保護層の上にチャネルカバーを形成する工程と、
    水分を含む雰囲気中でアニールする工程と、
    を少なくとも含むことを特徴とする請求項１または２に記載の電界効果型トランジスタの製造方法。
  10. 前記チャネルカバーは、水蒸気透過性の低い材料よりなることを特徴とする請求項８または９に記載の電界効果型トランジスタの製造方法。
  11. 前記水分は、水、重水、水蒸気または重水水蒸気であることを特徴とする請求項１から１０のいずれか１項に記載の電界効果型トランジスタの製造方法。
  12. 前記酸化物半導体層は、ＩｎとＧａとＺｎを含有したアモルファス酸化物材料からなることを特徴とする請求項１から１１のいずれか１項に記載の電界効果型トランジスタの製造方法。
  13. 前記水分を含む雰囲気中でアニールする工程は、１００℃以上５００℃未満でなされることを特徴とする請求項１から１２のいずれか１項に記載の電界効果型トランジスタの製造方法。
  14. 前記酸化物半導体の上に形成した絶縁層は、酸化物絶縁層であることを特徴とする請求項１から１３のいずれか１項に記載の電界効果型トランジスタの製造方法。
JP2008223480A 2007-09-26 2008-09-01 電界効果型トランジスタの製造方法 Expired - Fee Related JP5354999B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008223480A JP5354999B2 (ja) 2007-09-26 2008-09-01 電界効果型トランジスタの製造方法
TW097136473A TWI389216B (zh) 2007-09-26 2008-09-23 製造場效電晶體的方法
CN2008801083220A CN101809748B (zh) 2007-09-26 2008-09-25 制造氧化物半导体场效应晶体管的方法
EP08834644.0A EP2206155B1 (en) 2007-09-26 2008-09-25 Method for manufacturing an oxide semiconductor field-effect transistor
US12/671,054 US8110436B2 (en) 2007-09-26 2008-09-25 Method for manufacturing field-effect transistor
KR1020107008452A KR101144134B1 (ko) 2007-09-26 2008-09-25 산화물 반도체 전계 효과형 트랜지스터의 제조 방법
PCT/JP2008/067877 WO2009041713A2 (en) 2007-09-26 2008-09-25 Method for manufacturing an oxide semiconductor field-effect transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007249231 2007-09-26
JP2007249231 2007-09-26
JP2008223480A JP5354999B2 (ja) 2007-09-26 2008-09-01 電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2009099953A JP2009099953A (ja) 2009-05-07
JP5354999B2 true JP5354999B2 (ja) 2013-11-27

Family

ID=40512011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008223480A Expired - Fee Related JP5354999B2 (ja) 2007-09-26 2008-09-01 電界効果型トランジスタの製造方法

Country Status (7)

Country Link
US (1) US8110436B2 (ja)
EP (1) EP2206155B1 (ja)
JP (1) JP5354999B2 (ja)
KR (1) KR101144134B1 (ja)
CN (1) CN101809748B (ja)
TW (1) TWI389216B (ja)
WO (1) WO2009041713A2 (ja)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5123141B2 (ja) 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP2010263182A (ja) 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR102435377B1 (ko) 2009-06-30 2022-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101785992B1 (ko) 2009-07-24 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101799252B1 (ko) 2009-07-31 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR102389975B1 (ko) 2009-09-04 2022-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
CN104681447A (zh) 2009-09-04 2015-06-03 株式会社半导体能源研究所 半导体器件的制造方法
CN105609566B (zh) * 2009-09-16 2018-10-26 株式会社半导体能源研究所 半导体器件及其制造方法
KR102236140B1 (ko) 2009-09-16 2021-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
WO2011037213A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101809759B1 (ko) * 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102648524B (zh) * 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
WO2011043206A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101835748B1 (ko) 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
SG10201503877UA (en) * 2009-10-29 2015-06-29 Semiconductor Energy Lab Semiconductor device
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101082254B1 (ko) 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101073272B1 (ko) 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
CN104681079B (zh) 2009-11-06 2018-02-02 株式会社半导体能源研究所 半导体装置及用于驱动半导体装置的方法
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011062058A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011062043A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101662359B1 (ko) * 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
KR101082174B1 (ko) 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
CN105739209B (zh) 2009-11-30 2022-05-27 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法
KR102010752B1 (ko) * 2009-12-04 2019-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
KR101866734B1 (ko) 2009-12-25 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105047669B (zh) 2009-12-28 2018-08-14 株式会社半导体能源研究所 存储器装置和半导体装置
JP5844030B2 (ja) * 2010-01-14 2016-01-13 富士フイルム株式会社 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
KR101791713B1 (ko) 2010-02-05 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치
WO2011099342A1 (en) * 2010-02-10 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011102205A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011105184A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5560064B2 (ja) * 2010-03-03 2014-07-23 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
WO2011114866A1 (en) 2010-03-17 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8906739B2 (en) 2010-04-06 2014-12-09 Sharp Kabushiki Kaisha Thin film transistor substrate and method for manufacturing same
WO2011126076A1 (ja) * 2010-04-09 2011-10-13 大日本印刷株式会社 薄膜トランジスタ基板
JP5133468B2 (ja) * 2010-05-24 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP5579848B2 (ja) * 2010-06-21 2014-08-27 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8541053B2 (en) * 2010-07-08 2013-09-24 Molecular Imprints, Inc. Enhanced densification of silicon oxide layers
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
JP2012114245A (ja) * 2010-11-25 2012-06-14 Lg Display Co Ltd 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
JP5687885B2 (ja) * 2010-11-25 2015-03-25 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタおよび表示装置用電極基板の製造方法
JP2012114246A (ja) * 2010-11-25 2012-06-14 Lg Display Co Ltd 薄膜トランジスタおよび表示装置用電極基板の製造方法
JP2012142562A (ja) 2010-12-17 2012-07-26 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2012128030A1 (en) * 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
EP2693420B1 (en) * 2011-03-30 2019-05-08 Sharp Kabushiki Kaisha Active matrix substrate, display device, and active matrix substrate manufacturing method
CN102184864A (zh) * 2011-04-15 2011-09-14 福建华映显示科技有限公司 薄膜晶体管及其制造方法
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP5890251B2 (ja) * 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
WO2013005380A1 (en) 2011-07-01 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9178076B2 (en) * 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5856559B2 (ja) * 2011-12-02 2016-02-10 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物薄膜の製造方法
CN102651341B (zh) * 2012-01-13 2014-06-11 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
US20130240875A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130111873A (ko) 2012-04-02 2013-10-11 단국대학교 산학협력단 박막 트랜지스터 표시판 제조 방법
CN102751333A (zh) * 2012-04-13 2012-10-24 友达光电股份有限公司 主动元件及其制造方法
US9379169B2 (en) * 2012-09-14 2016-06-28 Universal Display Corporation Very high resolution AMOLED display
JP6015389B2 (ja) * 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6527416B2 (ja) * 2014-07-29 2019-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105785684A (zh) 2014-12-25 2016-07-20 业鑫科技顾问股份有限公司 薄膜晶体管基板、其制作方法及使用之液晶显示面板
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
CN105676259B (zh) * 2016-01-27 2018-12-04 泉州市金太阳电子科技有限公司 一种基于二硫化钼晶体管的闪烁体探测器及其制作方法
US10490116B2 (en) 2016-07-06 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and display system
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
CN106371205A (zh) * 2016-08-31 2017-02-01 中山大学 一种可应用于近眼显示的柔性液晶透镜阵列
JP2020004861A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN111463272B (zh) * 2020-04-29 2021-08-10 中山大学 一种隧穿场效应晶体管结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2923193B2 (ja) * 1993-12-30 1999-07-26 キヤノン株式会社 光電変換素子の製造方法
JP3225268B2 (ja) 1997-09-18 2001-11-05 東京農工大学長 シリコン酸化物の改質方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
TWM272250U (en) 2004-11-19 2005-08-01 Hon Hai Prec Ind Co Ltd Land grid array electrical connector
JP4375560B2 (ja) * 2004-12-07 2009-12-02 セイコーエプソン株式会社 トランジスタ型強誘電体メモリの製造方法
CN100456440C (zh) * 2005-08-08 2009-01-28 统宝光电股份有限公司 高压水气退火的多晶硅薄膜晶体管组件的制作方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007109840A (ja) * 2005-10-13 2007-04-26 Ishikawajima Harima Heavy Ind Co Ltd 水蒸気アニール装置および水蒸気アニール方法
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
WO2007058248A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法

Also Published As

Publication number Publication date
JP2009099953A (ja) 2009-05-07
TWI389216B (zh) 2013-03-11
WO2009041713A3 (en) 2009-07-09
KR20100061555A (ko) 2010-06-07
US8110436B2 (en) 2012-02-07
CN101809748A (zh) 2010-08-18
EP2206155B1 (en) 2013-11-06
KR101144134B1 (ko) 2012-05-24
US20100203673A1 (en) 2010-08-12
TW200937534A (en) 2009-09-01
EP2206155A2 (en) 2010-07-14
WO2009041713A2 (en) 2009-04-02
CN101809748B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
JP5354999B2 (ja) 電界効果型トランジスタの製造方法
JP5196870B2 (ja) 酸化物半導体を用いた電子素子及びその製造方法
KR101898439B1 (ko) 반도체 장치의 제작 방법
JP5361249B2 (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法
JP5196813B2 (ja) アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
JP5110803B2 (ja) 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP4332545B2 (ja) 電界効果型トランジスタ及びその製造方法
JP5305630B2 (ja) ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5406449B2 (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP4609797B2 (ja) 薄膜デバイス及びその製造方法
TWI406418B (zh) 薄膜電晶體及其製造方法
JP5588669B2 (ja) 半導体装置
JP2008235871A (ja) 薄膜トランジスタの形成方法及び表示装置
JP5084160B2 (ja) 薄膜トランジスタ及び表示装置
US20100044701A1 (en) Thin-film transistor fabrication process and display device
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
KR101021479B1 (ko) 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치
JP2007250982A (ja) 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP6209918B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

LAPS Cancellation because of no payment of annual fees