WO2011162177A1 - 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 - Google Patents
半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 Download PDFInfo
- Publication number
- WO2011162177A1 WO2011162177A1 PCT/JP2011/063912 JP2011063912W WO2011162177A1 WO 2011162177 A1 WO2011162177 A1 WO 2011162177A1 JP 2011063912 W JP2011063912 W JP 2011063912W WO 2011162177 A1 WO2011162177 A1 WO 2011162177A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- thin film
- electrode layer
- oxygen
- semiconductor device
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 134
- 238000000034 method Methods 0.000 title claims description 21
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 19
- 239000010409 thin film Substances 0.000 claims abstract description 178
- 239000001301 oxygen Substances 0.000 claims abstract description 107
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 107
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 106
- 239000010408 film Substances 0.000 claims abstract description 79
- 238000009792 diffusion process Methods 0.000 claims abstract description 69
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 66
- 239000010949 copper Substances 0.000 claims abstract description 56
- 229910052802 copper Inorganic materials 0.000 claims abstract description 56
- 230000002265 prevention Effects 0.000 claims description 47
- 238000004544 sputter deposition Methods 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 23
- 239000000654 additive Substances 0.000 claims description 21
- 230000000996 additive effect Effects 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 20
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 13
- 229910001882 dioxygen Inorganic materials 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 4
- 238000000605 extraction Methods 0.000 abstract description 6
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 abstract description 5
- 239000005751 Copper oxide Substances 0.000 abstract description 5
- 229910000431 copper oxide Inorganic materials 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 201
- 238000005530 etching Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 10
- 239000011521 glass Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 230000010287 polarization Effects 0.000 description 9
- 238000006722 reduction reaction Methods 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 239000002390 adhesive tape Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Definitions
- Amorphous silicon can be formed at low temperatures and does not adversely affect other materials, but has the disadvantage of low mobility. Recently, it can be formed on large area substrates at low temperatures and has high mobility. Physical semiconductors are attracting attention.
- the semiconductor device is a transistor that is in contact with a drain region, and in which a gate electrode layer is disposed in a channel region between the source region and the drain region with a gate insulating film interposed therebetween.
- the present invention includes the above semiconductor device, a pixel electrode, a liquid crystal disposed on the pixel electrode, and an upper electrode positioned on the liquid crystal, and the pixel electrode is electrically connected to the electrode layer.
- a liquid crystal display device is a transistor that is in contact with a drain region, and in which a gate electrode layer is disposed in a channel region between the source region and the drain region with a gate insulating film interposed therebetween.
- the present invention includes the above semiconductor device, a pixel electrode, a liquid crystal disposed on the pixel electrode, and an upper electrode positioned on the liquid crystal, and the pixel electrode is electrically connected to the electrode layer.
- a liquid crystal display device is a liquid crystal display device.
- the present invention is a method for manufacturing a semiconductor device, wherein the highly conductive thin film is formed by sputtering the target on which the oxygen diffusion prevention thin film is formed.
- the present invention is a method for manufacturing a semiconductor device, wherein an oxide thin film is formed on a surface of the oxide semiconductor layer, and the oxide thin film is partially removed to form a stopper layer made of the oxide thin film. And exposing at least a part of the source region and at least a part of the drain region to the exposed portion of the source region and the exposed portion of the drain region in the portion from which the oxide thin film has been removed.
- the pixel electrode 82 is electrically connected to the source electrode layer 51 and the drain electrode layer 52, and voltage application to the pixel electrode 82 is started and ended when the transistor 11 is turned ON / OFF.
- the resist film 39 is disposed on the surface of the stacked electrode layer 40 on the drain region 72, and the oxide semiconductor layer 34 is immersed in an etching solution that does not erode, so that the highly conductive thin film 38 and the oxygen diffusion prevention thin film 37 are The portion not covered with the resist film 39 is removed by etching. (Fig. 6 (b)) At this time, the oxide semiconductor layer 34 and the etching solution are in contact with each other, but the oxide semiconductor layer 34 is not eroded.
- an oxide semiconductor layer 34 is partially formed on a glass substrate 31, and a gate insulating film 33 is formed on the glass substrate 31 exposed between the oxide semiconductor layer 34 and the oxide semiconductor layer 34. Is formed.
- the stacked electrode layer 40 is patterned, and the drain electrode separated from the source electrode layer 51 by the oxygen diffusion prevention thin film 37 contacting the surface of the source region 71 and the source electrode layer 51 contacting the surface of the drain region 72.
- Layer 52 is formed, and transistor 13 is formed.
- a protective film 41 is formed on the source electrode layer 51, the drain electrode layer 52, and the interlayer insulating layer 61 exposed therebetween.
- Adhesion was judged by applying a predetermined number of adhesive tapes on the surface of the laminated electrode layer 40, then peeling off each adhesive tape, and determining whether the laminated electrode layer 40 was attached to the adhesive tape.
- the presence or absence of reduction is determined by performing secondary ion analysis (SIMS) on the stacked electrode layer 40 and the oxide semiconductor layer 34, measuring the oxygen concentration from the surface of the stacked electrode layer 40 to the inside of the oxide semiconductor layer 34, The presence or absence of reducibility was judged from the change in the oxygen content in the vertical direction and the change in the copper oxide content.
- SIMS secondary ion analysis
Abstract
酸化物半導体や酸化物絶縁膜から剥離せず、また、酸化物半導体や酸化物半導体中への銅原子の拡散や、酸化物半導体からの酸素の引き抜きが無い電極層を提供する。 酸化物半導体層３４に接触する酸素拡散防止薄膜３７については、銅を主成分とし、酸化銅を含有させて酸化物半導体層３４と酸素拡散防止薄膜３７の界面の酸素濃度の相違を小さくし、酸素拡散防止薄膜３７上に、銅を含有し、高導電率で低抵抗の高導電薄膜３８を形成して積層型電極層４０を構成させる。銅含有率が高い高導電性薄膜３８は酸化物半導体層３４と直接接触しないので、銅の拡散や酸素の引き抜きが生じない。
Description
本発明は、微小な半導体デバイスに使用される配線膜の技術分野に係り、特に、酸化物半導体に接触する電極層の技術分野に関する。
ＦＰＤ(フラットパネルディスプレイ)や薄膜太陽電池等、近年製造される電気製品は広い基板上にトランジスタを一様に配置する必要があり、そのため、大面積基板に均一な特性の半導体層を形成できる(水素化)アモルファスシリコン等が用いられている。
アモルファスシリコンは低温で形成することができ、他の材料に悪影響を与えないが、移動度が低いという欠点があり、最近は、低温で大面積基板に形成することができ、移動度が高い酸化物半導体が注目されている。
酸化物半導体でトランジスタを構成する際には、金属薄膜の電極が酸化物半導体と接触するので、酸化物半導体中の酸素が電極の金属と結合し、酸化物半導体中の酸素が電極に引き抜かれることになってしまう。従って酸化物半導体中の酸素が不足し、物性が変わって移動度が低下するという問題がある。
特に、トランジスタ表面に保護膜を形成する際には、酸化物半導体と電極とが高温に加熱されるため、電極による酸素の引き抜きの程度が大きくなる。
特に、トランジスタ表面に保護膜を形成する際には、酸化物半導体と電極とが高温に加熱されるため、電極による酸素の引き抜きの程度が大きくなる。
このような酸素の引き抜きは、酸化物半導体と銅の電極、酸化物半導体とアルミニウムの電極との組み合わせで発生している。酸素の引き抜きは、酸化物半導体と電極との接着強度を向上させるために、酸化物半導体と電極の間にチタン薄膜から成る密着層を設けた場合にも発生している。
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、電極層が剥離せず、酸化物半導体中の酸素原子は電極中に引き抜かれない電極層を提供することにある。
上記課題を解決するために、本発明は、半導体装置であって、酸化物半導体層と、前記酸化物半導体層と接触する電極層とを有する半導体装置であって、前記電極層は、銅薄膜と、前記銅薄膜と前記酸化物半導体層の間に配置され、前記銅薄膜より多く酸素を含有する酸素含有銅薄膜と、を有し、前記銅薄膜は、前記酸素含有銅薄膜より低抵抗である半導体装置である。
本発明は、半導体装置であって、酸素含有銅薄膜は酸素原子を含む酸化性ガスとスパッタガスの雰囲気中で、銅を主成分としたターゲットをスパッタして形成された薄膜である半導体装置である。
本発明は、半導体装置であって、酸化性ガスは、酸素ガスを用い、前記酸素ガスが前記スパッタガスの圧力に対して３％～２０％の圧力でスパッタする半導体装置である。
本発明は、半導体装置であって、前記ターゲットは、添加金属が銅原子に対して１２原子％以下の範囲で含有された半導体装置である。
本発明は、半導体装置であって、前記電極層は、互いに分離されたソース電極層とドレイン電極層を有し、前記ソース電極層と前記ドレイン電極層は、前記酸化物半導体層のソース領域とドレイン領域とにそれぞれ接触し、前記ソース領域と前記ドレイン領域との間のチャネル領域には、ゲート絶縁膜を間に挟んでゲート電極層が配置されたトランジスタである半導体装置である。
本発明は、上記半導体装置と、画素電極と、前記画素電極上に配置された液晶と、前記液晶上に位置する上部電極とを有し、前記画素電極は前記電極層に電気的に接続された液晶表示装置である。
本発明は、酸化物半導体層と、前記酸化物半導体層と接触する電極層とを有する半導体装置であって、前記電極層は、前記酸化物半導体層に接触する酸素拡散防止薄膜と、前記酸素拡散防止薄膜よりも低抵抗である高導電性薄膜とから成る半導体装置を製造する半導体装置の製造方法であって、前記酸素拡散防止薄膜は、添加金属が銅原子数に対して１２原子％以下の範囲で含有されたターゲットを、スパッタガスに対して３％～２０％の圧力で酸素ガスを含有するスパッタリング雰囲気中でスパッタリングして形成し、前記酸素拡散防止薄膜上に、前記酸素拡散防止薄膜よりも低抵抗であり、前記酸素拡散防止薄膜に接触した高導電性薄膜を形成する半導体装置の製造方法である。
本発明は、半導体装置の製造方法であって、前記高導電性薄膜は、前記酸素拡散防止薄膜を形成した前記ターゲットをスパッタして形成する半導体装置の製造方法である。
本発明は、半導体装置の製造方法であって、前記酸化物半導体層の表面に酸化物薄膜を形成し、前記酸化物薄膜を部分的に除去して前記酸化物薄膜から成るストッパー層を形成し、前記酸化物薄膜が除去された部分に、前記ソース領域の少なくとも一部と、前記ドレイン領域の少なくとも一部とを露出させて、前記ソース領域の露出部分と前記ドレイン領域の露出部分に接触する前記電極層を形成する半導体装置の製造方法である。
本発明は、半導体装置の製造方法であって、前記酸化物半導体層の前記ソース領域と前記ドレイン領域の間のチャネル領域上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極層を配置しておき、前記酸化物半導体層の前記ソース領域と前記ドレイン領域とを露出させた状態で、前記電極層の前記酸素拡散防止薄膜を、前記ソース領域と前記ドレイン領域に接触させて形成する半導体装置の製造方法である。
本発明は、半導体装置であって、酸素含有銅薄膜は酸素原子を含む酸化性ガスとスパッタガスの雰囲気中で、銅を主成分としたターゲットをスパッタして形成された薄膜である半導体装置である。
本発明は、半導体装置であって、酸化性ガスは、酸素ガスを用い、前記酸素ガスが前記スパッタガスの圧力に対して３％～２０％の圧力でスパッタする半導体装置である。
本発明は、半導体装置であって、前記ターゲットは、添加金属が銅原子に対して１２原子％以下の範囲で含有された半導体装置である。
本発明は、半導体装置であって、前記電極層は、互いに分離されたソース電極層とドレイン電極層を有し、前記ソース電極層と前記ドレイン電極層は、前記酸化物半導体層のソース領域とドレイン領域とにそれぞれ接触し、前記ソース領域と前記ドレイン領域との間のチャネル領域には、ゲート絶縁膜を間に挟んでゲート電極層が配置されたトランジスタである半導体装置である。
本発明は、上記半導体装置と、画素電極と、前記画素電極上に配置された液晶と、前記液晶上に位置する上部電極とを有し、前記画素電極は前記電極層に電気的に接続された液晶表示装置である。
本発明は、酸化物半導体層と、前記酸化物半導体層と接触する電極層とを有する半導体装置であって、前記電極層は、前記酸化物半導体層に接触する酸素拡散防止薄膜と、前記酸素拡散防止薄膜よりも低抵抗である高導電性薄膜とから成る半導体装置を製造する半導体装置の製造方法であって、前記酸素拡散防止薄膜は、添加金属が銅原子数に対して１２原子％以下の範囲で含有されたターゲットを、スパッタガスに対して３％～２０％の圧力で酸素ガスを含有するスパッタリング雰囲気中でスパッタリングして形成し、前記酸素拡散防止薄膜上に、前記酸素拡散防止薄膜よりも低抵抗であり、前記酸素拡散防止薄膜に接触した高導電性薄膜を形成する半導体装置の製造方法である。
本発明は、半導体装置の製造方法であって、前記高導電性薄膜は、前記酸素拡散防止薄膜を形成した前記ターゲットをスパッタして形成する半導体装置の製造方法である。
本発明は、半導体装置の製造方法であって、前記酸化物半導体層の表面に酸化物薄膜を形成し、前記酸化物薄膜を部分的に除去して前記酸化物薄膜から成るストッパー層を形成し、前記酸化物薄膜が除去された部分に、前記ソース領域の少なくとも一部と、前記ドレイン領域の少なくとも一部とを露出させて、前記ソース領域の露出部分と前記ドレイン領域の露出部分に接触する前記電極層を形成する半導体装置の製造方法である。
本発明は、半導体装置の製造方法であって、前記酸化物半導体層の前記ソース領域と前記ドレイン領域の間のチャネル領域上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極層を配置しておき、前記酸化物半導体層の前記ソース領域と前記ドレイン領域とを露出させた状態で、前記電極層の前記酸素拡散防止薄膜を、前記ソース領域と前記ドレイン領域に接触させて形成する半導体装置の製造方法である。
本発明の酸素拡散防止薄膜により、電極層と酸化物半導体との間の界面付近における酸素の濃度勾配が緩和されるので、酸化物半導体から電極層への拡散移動が防止され、酸化物半導体の組成の変化が抑制される。
銅を主成分とする薄膜（以下、銅薄膜）で、電極層中の高導電率の薄膜(高導電性薄膜)を構成する場合は、銅薄膜はドライエッチングが難しいことから、一般的にウェットエッチング法が用いられており、本発明の酸素拡散防止薄膜は、銅を主成分とし、高導電率の薄膜と同じエッチング液でエッチングできるため、一回のエッチング工程で電極をパターニング形成することができる。
銅を主成分とする薄膜（以下、銅薄膜）で、電極層中の高導電率の薄膜(高導電性薄膜)を構成する場合は、銅薄膜はドライエッチングが難しいことから、一般的にウェットエッチング法が用いられており、本発明の酸素拡散防止薄膜は、銅を主成分とし、高導電率の薄膜と同じエッチング液でエッチングできるため、一回のエッチング工程で電極をパターニング形成することができる。
層間絶縁膜やゲート絶縁膜に形成された接続孔の内周面に電極層が接触する場合でも、本発明の電極層中の高導電性薄膜は、酸素拡散防止薄膜を介して層間絶縁膜やゲート絶縁膜に接触しているので、ゲート絶縁膜や層間絶縁膜から電極薄膜への酸素原子の拡散は生じない。
銅薄膜と酸素拡散防止薄膜は同じエッチング液でエッチングすることができる。
銅薄膜と酸素拡散防止薄膜は同じエッチング液でエッチングすることができる。
ＩＧＺＯ薄膜(ＩｎＧａＺｎＯx薄膜)は、移動度が高いという優れた電気特性を持ち、また、可視光を透過させる光学特性を有し、透明膜を形成できる。
また、アモルファスの場合は、ＩＧＺＯ薄膜は、室温から１５０℃という低温で成膜することができ、プラスチックスの基板上に形成できることから、フレキシブルデバイスの材料にも適している。
本発明の実施例では、酸化物半導体としてアモルファスＩＧＺＯ薄膜を採用し、電極材料には、銅を主成分としている。
図５は、本発明の実施例の液晶表示装置であり、本発明の第一例のトランジスタ１１の断面図が、液晶表示部と共に示されている。
このトランジスタ１１を説明すると、該トランジスタ１１では、ガラス基板３１の表面に細長のゲート電極層３２が配置されており、ゲート電極層３２上には、少なくとも幅方向に亘り、ゲート電極層３２を覆うように、ゲート絶縁膜３３が配置されている。
また、アモルファスの場合は、ＩＧＺＯ薄膜は、室温から１５０℃という低温で成膜することができ、プラスチックスの基板上に形成できることから、フレキシブルデバイスの材料にも適している。
本発明の実施例では、酸化物半導体としてアモルファスＩＧＺＯ薄膜を採用し、電極材料には、銅を主成分としている。
図５は、本発明の実施例の液晶表示装置であり、本発明の第一例のトランジスタ１１の断面図が、液晶表示部と共に示されている。
このトランジスタ１１を説明すると、該トランジスタ１１では、ガラス基板３１の表面に細長のゲート電極層３２が配置されており、ゲート電極層３２上には、少なくとも幅方向に亘り、ゲート電極層３２を覆うように、ゲート絶縁膜３３が配置されている。
ゲート絶縁膜３３上には、酸化物半導体層３４が配置され酸化物半導体層３４上に、幅方向の両端に互いに分離して、ソース電極層５１とドレイン電極層５２とが形成されている。
ソース電極層５１とドレイン電極層５２の間には凹部５５が設けられ、この凹部５５によってソース電極層５１とドレイン電極層５２とは分離された状態で、ソース電極層５１とドレイン電極層５２とは、それぞれ酸化物半導体層３４に接続されている。
ソース電極層５１とドレイン電極層５２は、本発明の電極層である。
ソース電極層５１とドレイン電極層５２は、酸化物半導体層３４上に形成された酸素拡散防止薄膜３７と、酸素拡散防止薄膜３７と接する高導電性薄膜３８を有している。高導電性薄膜３８は酸化物半導体層３４と接しないことが好ましい。酸素拡散防止薄膜３７は、酸素含有銅薄膜であり、高導電性薄膜３８は、銅薄膜である。酸素含有銅薄膜は、銅を主成分とし酸素を含有する膜である。銅薄膜は、銅を主成分とし、酸素含有銅薄膜より酸素含有量が低く、抵抗が低い膜である。
ソース電極層５１とドレイン電極層５２の間には凹部５５が設けられ、この凹部５５によってソース電極層５１とドレイン電極層５２とは分離された状態で、ソース電極層５１とドレイン電極層５２とは、それぞれ酸化物半導体層３４に接続されている。
ソース電極層５１とドレイン電極層５２は、本発明の電極層である。
ソース電極層５１とドレイン電極層５２は、酸化物半導体層３４上に形成された酸素拡散防止薄膜３７と、酸素拡散防止薄膜３７と接する高導電性薄膜３８を有している。高導電性薄膜３８は酸化物半導体層３４と接しないことが好ましい。酸素拡散防止薄膜３７は、酸素含有銅薄膜であり、高導電性薄膜３８は、銅薄膜である。酸素含有銅薄膜は、銅を主成分とし酸素を含有する膜である。銅薄膜は、銅を主成分とし、酸素含有銅薄膜より酸素含有量が低く、抵抗が低い膜である。
符号３６は、ストッパー層である。
ソース電極層５１とドレイン電極層５２は、後述する銅が主成分の二層構造の積層型電極層４０(図３(ａ))によって構成されており、凹部５５は、その積層型電極層４０の部分的エッチングによって形成されている。この凹部５５が形成される部分の積層型電極層４０の下方位置には、ストッパー層３６が配置され、積層型電極層４０がエッチング除去されても、エッチング液はストッパー層３６に接触しても、ストッパー層３６よりも下方に位置する酸化物半導体層３４には接触しないようにされている。
ソース電極層５１上と、ドレイン電極層５２上と、その間の凹部５５上には、水分等の侵入防止のため、保護膜４１が形成されており、凹部５５の部分では、酸化物半導体層３４上のストッパー層３６には、保護膜４１が接触している。
ソース電極層５１とドレイン電極層５２は、後述する銅が主成分の二層構造の積層型電極層４０(図３(ａ))によって構成されており、凹部５５は、その積層型電極層４０の部分的エッチングによって形成されている。この凹部５５が形成される部分の積層型電極層４０の下方位置には、ストッパー層３６が配置され、積層型電極層４０がエッチング除去されても、エッチング液はストッパー層３６に接触しても、ストッパー層３６よりも下方に位置する酸化物半導体層３４には接触しないようにされている。
ソース電極層５１上と、ドレイン電極層５２上と、その間の凹部５５上には、水分等の侵入防止のため、保護膜４１が形成されており、凹部５５の部分では、酸化物半導体層３４上のストッパー層３６には、保護膜４１が接触している。
液晶表示領域１４には画素電極８２が配置されており、画素電極８２上には液晶８３が配置されている。液晶８３上には上部電極８１が位置しており、画素電極８２と上部電極８１との間に電圧が印加されると液晶８３の配向が変化し、液晶８３を通る光の偏光性が変わる。
光の偏向性が変わると、光の偏光性と偏光フィルタの偏向性との間の関係がかわるから、偏光フィルタを透光していた光が遮蔽され、又は、偏光フィルタに遮蔽されていた光が透光する。
このように、光の偏光性が変わると透光状態と遮光状態との間を切換えることができ、光の偏光性を変化させることで、光の透光状態と遮光状態とを制御することができる。
画素電極８２はソース電極層５１やドレイン電極層５２と電気的に接続されており、トランジスタ１１がＯＮ・ＯＦＦすることで、画素電極８２への電圧印加の開始・終了が行われる。
光の偏向性が変わると、光の偏光性と偏光フィルタの偏向性との間の関係がかわるから、偏光フィルタを透光していた光が遮蔽され、又は、偏光フィルタに遮蔽されていた光が透光する。
このように、光の偏光性が変わると透光状態と遮光状態との間を切換えることができ、光の偏光性を変化させることで、光の透光状態と遮光状態とを制御することができる。
画素電極８２はソース電極層５１やドレイン電極層５２と電気的に接続されており、トランジスタ１１がＯＮ・ＯＦＦすることで、画素電極８２への電圧印加の開始・終了が行われる。
ここでは画素電極８２は、ドレイン電極層５２に接続された配線層４２の一部から成っている。配線層４２は透明導電層であり、例えば、ＩＴＯで構成されている。配線層４２は、ゲート電極層３２を構成する薄膜と同じ薄膜から成る配線層８４に接続されている。
このトランジスタ１１の製造工程を説明する。
このトランジスタ１１は、先ず、ガラス基板３１上に、スパッタ法や蒸着法等の真空薄膜形成方法によって第一の導電性薄膜を形成し、第一の導電性薄膜をパターニングして図１(ａ)に示すように、ゲート電極層３２を形成する。第一の導電性薄膜には、ガラスとの密着性が高い金属薄膜等を用いることができる。
このトランジスタ１１は、先ず、ガラス基板３１上に、スパッタ法や蒸着法等の真空薄膜形成方法によって第一の導電性薄膜を形成し、第一の導電性薄膜をパターニングして図１(ａ)に示すように、ゲート電極層３２を形成する。第一の導電性薄膜には、ガラスとの密着性が高い金属薄膜等を用いることができる。
第一の導電性薄膜のパターニングによってゲート電極層３２が形成されると、ゲート電極層３２が位置する部分以外はガラス基板表面が露出する。
図１(ｂ)に示すように、ガラス基板３１とゲート電極層３２の表面に、ＳｉＯ2、ＳｉＮｘ等のゲート絶縁膜３３を形成する。このゲート絶縁膜３３は、必要な平面形状にパターニングする。
図１(ｂ)に示すように、ガラス基板３１とゲート電極層３２の表面に、ＳｉＯ2、ＳｉＮｘ等のゲート絶縁膜３３を形成する。このゲート絶縁膜３３は、必要な平面形状にパターニングする。
次に、ゲート絶縁膜３３上に酸化物半導体の薄膜を形成し、パターニングして、図１(ｃ)に示すように、パターニングされた酸化物半導体の薄膜から成る酸化物半導体層３４を形成する。
次いで、図２(ａ)に示すように、酸化物半導体層３４の表面と、酸化物半導体層３４の間に露出するゲート絶縁膜３３の表面に亘って酸化物絶縁薄膜３５を形成し、図２(ｂ)に示すように、その酸化物絶縁薄膜３５をパターニングして、酸化物絶縁薄膜から成るストッパー層３６を形成する。
次いで、図２(ａ)に示すように、酸化物半導体層３４の表面と、酸化物半導体層３４の間に露出するゲート絶縁膜３３の表面に亘って酸化物絶縁薄膜３５を形成し、図２(ｂ)に示すように、その酸化物絶縁薄膜３５をパターニングして、酸化物絶縁薄膜から成るストッパー層３６を形成する。
そして図２(ｂ)の状態の処理対象物８０では、ストッパー層３６の表面と、酸化物半導体層３４のソース領域の部分の表面と、ドレイン領域の部分の表面とが露出しており、ストッパー層３６は他の部分の表面を覆っている。
上述したように、後の工程で、積層型電極層４０を除去して凹部５５を形成する部分の積層型電極層４０の下方位置には、ストッパ層３６が配置されている。
この処理対象物８０をスパッタ装置の内部の真空雰囲気中に搬入し、スパッタ装置の真空雰囲気中にスパッタリングガス(Ａｒガス)と酸素ガスとを導入する。
スパッタ装置の内部を、酸素が含有されたスパッタリング雰囲気にし、スパッタ装置内に配置され、銅を主成分(８８ａｔ％以上)として含有する銅ターゲット(銅原子を１００原子％としたとき、銅とは異なる金属である金属添加物を１２原子％以下の範囲で含有するターゲットであり、金属添加物を含有しない純銅のターゲットを含む)を、スパッタ装置の内部に、スパッタリングガスと酸素ガスを導入しながらスパッタし、ストッパー層３６の表面と、酸化物半導体層３４のソース領域７１及びドレイン領域７２の露出部分の表面とに接触する酸素拡散防止薄膜３７を形成する。スパッタリングガスは、アルゴンガス等の希ガスである。
この酸素拡散防止薄膜３７の銅と金属添加物との比率はターゲット中の銅と金属添加物の比率と同じ値であるが、銅と金属添加物(金属添加物が０原子％の場合を含む)のターゲットが酸素ガスを含む雰囲気中でスパッタされるため、酸素が銅と結合して酸化銅が生成され、酸素拡散防止薄膜３７中には酸化銅が含有される。酸素拡散防止薄膜３７は、高導電性薄膜３８よりも含有する酸素の濃度は高い。
次に、酸素ガスの導入を停止し、スパッタリングガスを導入しながら酸素拡散防止薄膜３７を形成したときの銅ターゲットをスパッタリングし、図３(ａ)に示すように、酸素拡散防止薄膜３７の表面に、銅原子を８８原子％以上含有する高導電性薄膜３８を形成し、酸素拡散防止薄膜３７と高導電性薄膜３８とから成る積層型電極層４０を形成する。
スパッタリングによる高導電性薄膜３８の形成の際には、酸素ガスはスパッタリング雰囲気中に導入されておらず、高導電性薄膜３８中には酸化銅は発生しないので高導電性薄膜３８の導電率は高い。
酸素拡散防止薄膜３７と高導電性薄膜３８の、銅に対する金属添加物の割合は、それらを形成したターゲットの割合と同じ、もしくは高導電性薄膜のみ純銅を用いてもよい。
上述したように、後の工程で、積層型電極層４０を除去して凹部５５を形成する部分の積層型電極層４０の下方位置には、ストッパ層３６が配置されている。
この処理対象物８０をスパッタ装置の内部の真空雰囲気中に搬入し、スパッタ装置の真空雰囲気中にスパッタリングガス(Ａｒガス)と酸素ガスとを導入する。
スパッタ装置の内部を、酸素が含有されたスパッタリング雰囲気にし、スパッタ装置内に配置され、銅を主成分(８８ａｔ％以上)として含有する銅ターゲット(銅原子を１００原子％としたとき、銅とは異なる金属である金属添加物を１２原子％以下の範囲で含有するターゲットであり、金属添加物を含有しない純銅のターゲットを含む)を、スパッタ装置の内部に、スパッタリングガスと酸素ガスを導入しながらスパッタし、ストッパー層３６の表面と、酸化物半導体層３４のソース領域７１及びドレイン領域７２の露出部分の表面とに接触する酸素拡散防止薄膜３７を形成する。スパッタリングガスは、アルゴンガス等の希ガスである。
この酸素拡散防止薄膜３７の銅と金属添加物との比率はターゲット中の銅と金属添加物の比率と同じ値であるが、銅と金属添加物(金属添加物が０原子％の場合を含む)のターゲットが酸素ガスを含む雰囲気中でスパッタされるため、酸素が銅と結合して酸化銅が生成され、酸素拡散防止薄膜３７中には酸化銅が含有される。酸素拡散防止薄膜３７は、高導電性薄膜３８よりも含有する酸素の濃度は高い。
次に、酸素ガスの導入を停止し、スパッタリングガスを導入しながら酸素拡散防止薄膜３７を形成したときの銅ターゲットをスパッタリングし、図３(ａ)に示すように、酸素拡散防止薄膜３７の表面に、銅原子を８８原子％以上含有する高導電性薄膜３８を形成し、酸素拡散防止薄膜３７と高導電性薄膜３８とから成る積層型電極層４０を形成する。
スパッタリングによる高導電性薄膜３８の形成の際には、酸素ガスはスパッタリング雰囲気中に導入されておらず、高導電性薄膜３８中には酸化銅は発生しないので高導電性薄膜３８の導電率は高い。
酸素拡散防止薄膜３７と高導電性薄膜３８の、銅に対する金属添加物の割合は、それらを形成したターゲットの割合と同じ、もしくは高導電性薄膜のみ純銅を用いてもよい。
このように、本発明では、高導電性薄膜３８と酸化物半導体層３４の間には、酸素拡散防止薄膜３７が配置されており、高導電性薄膜３８は酸化物半導体層３４とは接触しない。積層型電極層４０と酸化物半導体層３４との間の酸素の濃度差は、高導電性薄膜３８が酸化物半導体層３４と接触する場合よりも、酸素拡散防止薄膜３７が酸化物半導体層３４と接触する場合の方が小さくなっており、酸化物半導体層３４から積層型電極層４０への酸素の拡散が防止される。
また、酸素拡散防止薄膜３７は、酸素を含有することから、酸素拡散防止薄膜３７の酸化物に対する密着性は高く、積層型電極層４０は酸化物半導体層３４や、他の酸化物の薄膜から剥離しない。また、酸素拡散防止薄膜３７と高導電性薄膜３８の両方とも、銅が８８原子％以上含有されており、酸素拡散防止薄膜３７と高導電性薄膜３８とは同じ金属を主成分として含有しているので、互いの薄膜の間の密着性も高い。従って、高導電性薄膜３８が酸素拡散防止薄膜３７から剥離することもない。
酸素拡散防止薄膜３７は、ストッパー層３６や、酸化物半導体層３４の表面にも形成されており、高導電性薄膜３８は酸素拡散防止薄膜３７の表面に形成されている。従って、積層型電極層４０は、ストッパー層３６や酸化物半導体層３４から剥離することはない。
酸素拡散防止薄膜３７は、ストッパー層３６や、酸化物半導体層３４の表面にも形成されており、高導電性薄膜３８は酸素拡散防止薄膜３７の表面に形成されている。従って、積層型電極層４０は、ストッパー層３６や酸化物半導体層３４から剥離することはない。
また、酸素拡散防止薄膜３７は、銅原子に対するバリア機能を有しており、酸素拡散防止薄膜３７から酸化物半導体層３４内に銅原子は拡散せず、また、高導電性薄膜３８と酸化物半導体層３４の間には酸素拡散防止薄膜３７が位置しているから、高導電性薄膜３８中の銅原子は拡散を酸素拡散防止薄膜３７で阻止され、酸化物半導体層３４中への銅原子拡散が防止されている。
酸素拡散防止薄膜３７と高導電性薄膜３８とが形成された後、高導電性薄膜３８表面にレジスト膜を形成し、レジスト膜をパターニングし、高導電性薄膜３８表面の、ソース領域７１の上の位置と、ドレイン領域７２の上の位置とに、レジスト膜を配置する。図３(ｂ)の符号３９は、そのレジスト膜を示している。
酸素拡散防止薄膜３７と高導電性薄膜３８とが形成された後、高導電性薄膜３８表面にレジスト膜を形成し、レジスト膜をパターニングし、高導電性薄膜３８表面の、ソース領域７１の上の位置と、ドレイン領域７２の上の位置とに、レジスト膜を配置する。図３(ｂ)の符号３９は、そのレジスト膜を示している。
この状態で、銅等の金属を溶解させるエッチング液に浸漬すると、レジスト膜３９の間に露出した高導電性薄膜３８と、高導電性薄膜３８の露出部分直下に位置する酸素拡散防止薄膜３７とがエッチング液によってエッチングされる。
その結果、積層型電極層４０は、レジスト膜３９で覆われたソース領域７１上の部分とドレイン領域７２上の部分だけが残り、図３(ｃ)に示すように、ソース領域７１上で残った酸素拡散防止薄膜３７と高導電性薄膜３８とによってソース電極層５１が形成され、ドレイン領域７２上で残った酸素拡散防止薄膜３７と高導電性薄膜３８とによってドレイン電極層５２が形成される。
ソース電極層５１とドレイン電極層５２は互いに離間されており、ゲート電極層３２の一端上にソース電極層５１の一部が位置し、他端上にドレイン電極層５２の一部が位置している。ソース電極層５１の縁部分と、ドレイン電極層５２の縁部分は、ストッパー層３６上に乗っている。
その結果、積層型電極層４０は、レジスト膜３９で覆われたソース領域７１上の部分とドレイン領域７２上の部分だけが残り、図３(ｃ)に示すように、ソース領域７１上で残った酸素拡散防止薄膜３７と高導電性薄膜３８とによってソース電極層５１が形成され、ドレイン領域７２上で残った酸素拡散防止薄膜３７と高導電性薄膜３８とによってドレイン電極層５２が形成される。
ソース電極層５１とドレイン電極層５２は互いに離間されており、ゲート電極層３２の一端上にソース電極層５１の一部が位置し、他端上にドレイン電極層５２の一部が位置している。ソース電極層５１の縁部分と、ドレイン電極層５２の縁部分は、ストッパー層３６上に乗っている。
酸化物半導体層３４の、ソース領域７１とドレイン領域７２の間がチャネル領域７３であり、ゲート電極層３２は、ゲート絶縁膜３３を挟んでチャネル領域７３と対向する位置にある。この状態では、酸化物半導体層３４と、ゲート絶縁膜３３と、ゲート・ソース・ドレイン電極層３２、５１、５２とでトランジスタ１１が構成されている。
次いで、図４(ａ)に示すようにレジスト膜３９を除去し、図４(ｂ)に示すようにＳｉＮｘやＳｉＯ2等の絶縁膜から成る保護膜４１を形成し、図５に示すように保護膜４１にヴィアホールやコンタクトホール等の接続孔４３を形成し、接続孔４３底面に露出するソース電極層５１やドレイン電極層５２等と他の素子の電極層との間をパターニングした配線層４２で接続し、ゲート・ソース・ドレイン電極層３２、５１、５２に電圧を印加できるようになると、トランジスタ１１は動作することができるようになる。符号８３は液晶であり、符号８１は上部電極であり、後工程で配置される。
以上は、酸化物半導体層３４を浸食するエッチング液を用いて高導電性薄膜３８と酸素拡散防止薄膜３７とをエッチングしたため、ストッパー層３６によってエッチング液を酸化物半導体層３４に接触させないようにしていたが、酸化物半導体層３４を浸食しないエッチング液を用いる場合は、酸化物半導体層３４はエッチング液に接触できるのでストッパー層３６は不要である。
以上は、酸化物半導体層３４を浸食するエッチング液を用いて高導電性薄膜３８と酸素拡散防止薄膜３７とをエッチングしたため、ストッパー層３６によってエッチング液を酸化物半導体層３４に接触させないようにしていたが、酸化物半導体層３４を浸食しないエッチング液を用いる場合は、酸化物半導体層３４はエッチング液に接触できるのでストッパー層３６は不要である。
その例を説明すると、図６(ｃ)は、液晶表示装置の一部であり、ストッパー層３６を有さないトランジスタ１２が示されている。液晶表示領域は省略されている。
ストッパー層３６を有さないトランジスタ１２の形成工程を説明すると、図６(ａ)を参照し、同図は、ゲート絶縁膜３３上に、パターニングされた酸化物半導体層３４を形成する。
次いで、酸素拡散防止薄膜３７と高導電性薄膜３８をこの順序で形成して積層させ、積層型電極層４０を構成し、酸化物半導体層３４のソース領域７１上の高導電性薄膜３８表面とドレイン領域７２上の積層型電極層４０表面とにレジスト膜３９を配置した状態であり、酸化物半導体層３４を浸食しないエッチング液に浸漬し、高導電性薄膜３８と酸素拡散防止薄膜３７のうちのレジスト膜３９で覆われていない部分をエッチング除去する。（図６（ｂ））
このとき、酸化物半導体層３４とエッチング液が接触するが、酸化物半導体層３４は浸食されない。
ストッパー層３６を有さないトランジスタ１２の形成工程を説明すると、図６(ａ)を参照し、同図は、ゲート絶縁膜３３上に、パターニングされた酸化物半導体層３４を形成する。
次いで、酸素拡散防止薄膜３７と高導電性薄膜３８をこの順序で形成して積層させ、積層型電極層４０を構成し、酸化物半導体層３４のソース領域７１上の高導電性薄膜３８表面とドレイン領域７２上の積層型電極層４０表面とにレジスト膜３９を配置した状態であり、酸化物半導体層３４を浸食しないエッチング液に浸漬し、高導電性薄膜３８と酸素拡散防止薄膜３７のうちのレジスト膜３９で覆われていない部分をエッチング除去する。（図６（ｂ））
このとき、酸化物半導体層３４とエッチング液が接触するが、酸化物半導体層３４は浸食されない。
レジスト膜３９除去後、図６(ｃ)に示すように、保護膜４１に接続孔４３を形成して配線をソース電極層５１やドレイン電極層５２に接続すると、ストッパー層３６を有さないトランジスタ１２が動作できる状態になる。
このトランジスタ１２では、ガラス基板３１側から、ゲート電極層３２、ゲート絶縁膜３３、酸化物半導体層３４、ソース・ドレイン電極層５１、５２がこの順序で位置しており、ボトムゲート型のトランジスタであるが、本発明は、図７に示すようなトップゲート型のトランジスタ１３であってもよい。
このトランジスタ１２では、ガラス基板３１側から、ゲート電極層３２、ゲート絶縁膜３３、酸化物半導体層３４、ソース・ドレイン電極層５１、５２がこの順序で位置しており、ボトムゲート型のトランジスタであるが、本発明は、図７に示すようなトップゲート型のトランジスタ１３であってもよい。
このトランジスタ１３は、ガラス基板３１上に、部分的に酸化物半導体層３４が形成されており、酸化物半導体層３４と、酸化物半導体層３４間に露出するガラス基板３１上にゲート絶縁膜３３が形成されている。
ゲート絶縁膜３３のうちのチャネル領域７３上の部分には、ゲート電極層３２が配置されており、ゲート絶縁膜３３上には、ゲート電極層３２を覆うように、酸化物から成る薄膜である層間絶縁層６１が配置されている。
ゲート絶縁膜３３と層間絶縁層６１のソース領域７１上の部分とドレイン領域７２上の部分とには、接続孔４３が形成されている。層間絶縁層６１上には、接続孔４３の底部にソース領域７１表面とドレイン領域７２表面とが露出された状態で、酸素拡散防止薄膜３７と高導電性薄膜３８がこの順序で積層形成され、二層構造の積層型電極層４０が構成されている。
ゲート絶縁膜３３と層間絶縁層６１のソース領域７１上の部分とドレイン領域７２上の部分とには、接続孔４３が形成されている。層間絶縁層６１上には、接続孔４３の底部にソース領域７１表面とドレイン領域７２表面とが露出された状態で、酸素拡散防止薄膜３７と高導電性薄膜３８がこの順序で積層形成され、二層構造の積層型電極層４０が構成されている。
この積層型電極層４０はパターニングされており、酸素拡散防止薄膜３７がソース領域７１表面と接触したソース電極層５１と、ドレイン領域７２表面と接触し、ソース電極層５１とは分離されたドレイン電極層５２とが形成され、トランジスタ１３が構成されている。
なお、ソース電極層５１とドレイン電極層５２と、その間に露出された層間絶縁層６１上には保護膜４１が形成されている。
なお、ソース電極層５１とドレイン電極層５２と、その間に露出された層間絶縁層６１上には保護膜４１が形成されている。
このトランジスタ１３でも、高導電性薄膜３８は層間絶縁層６１等の酸化物から成る絶縁膜や、酸化物半導体層３４には直接接触しておらず、酸素拡散防止薄膜３７を介して接触するようになっており、酸素拡散防止薄膜３７の高い密着力によって高導電性薄膜３８は剥離せず、また、酸素拡散防止薄膜３７のバリア特性によって、高導電性薄膜３８中や酸素拡散防止薄膜３７中の銅原子は、絶縁膜や酸化物半導体層３４内に拡散しないようになっている。
以下の実施例や比較例では、酸化物半導体にはＩｎＧａＺｎＯを用いた。酸素拡散防止薄膜３７と高導電性薄膜３８は、スパッタリング法により形成した。スパッタリングガスにはアルゴンガスを用い、酸化ガスには、酸素を用いた。
本発明の実施例として、表１～表３中の、番号１～１３で示した組成の酸素拡散防止薄膜３７と高導電性薄膜３８から成る積層型電極層４０を形成し、積層型電極層４０と酸化物半導体層３４の密着性と、酸化物半導体層３４の酸素引き抜き発生（還元発生）の有無を検査した。
密着性は、積層型電極層４０の表面に所定個数の接着テープを貼付した後、各接着テープを引き剥がし、接着テープに積層型電極層４０が付着したか否かで判断した。
還元発生の有無は、積層型電極層４０と酸化物半導体層３４を二次イオン分析(ＳＩＭＳ)し、積層型電極層４０表面から酸化物半導体層３４の内部までの酸素濃度を測定し、深さ方向の酸素含有量の変化と酸化銅の含有量の変化から還元性の有無を判断した。
表１～３の「膜構成」の欄には、「／」の左側に高導電性薄膜３８の構成材料が示され、右側に、酸素拡散防止薄膜３７の構成材料が示されている。
表１～３の１～１３に記載された「膜構成」から分かるように、高導電性薄膜３８は純銅の薄膜で構成されており、高導電性薄膜３８を形成したターゲットもＣｕ１００原子％である。
酸素拡散防止薄膜３７の構成材料は、酸素を含まない場合と含む場合の両方が示されており、銅と金属添加物、又は銅と金属添加物と酸素である。
「合金添加量 ａｔ％」の欄には、酸素拡散防止薄膜３７の、銅を１００原子％としたときの金属添加物の含有割合(原子％)が示されており、酸素拡散防止薄膜３７を形成したターゲットの銅と金属添加物の割合もこの値である。
「酸素添加量 ％」の欄には、スパッタリングの際の、スパッタリングガス圧力に対する酸素ガスの圧力が示されている。酸素添加量がＡ％のとき、「スパッタガス（アルゴンガス）圧力：酸素ガス圧力＝１００：Ａ」である。
「ＩＧＺＯ膜との密着性」の欄は、密着性の検査結果であり、「as depo.」は、積層型電極層４０の形成後、加熱する前の測定による検査結果であり、「400℃ aneal」は、保護膜４１の形成条件を模擬し、保護膜４１を形成せずに、酸化物半導体層３４と積層型電極層４０とが形成された測定対象物を、保護膜４１の形成温度(ここでは４００℃)に加熱した後の測定による検査結果である。
引き剥がした接着テープに積層型電極層４０が付着したことにより、密着性が悪いと判断すべきものを×、接着テープに積層型電極層４０が付着しなかったことにより、密着性が高いと判断すべきものを○にして記載した。
「ＩＧＺＯ膜の還元発生有無」については、保護膜４１の形成温度(ここでは４００℃)に加熱した後の測定であり、還元が発生したと判断すべきものを×、還元の発生は無かったと判断すべきものを○にして記載してある。
本発明の実施例として、表１～表３中の、番号１～１３で示した組成の酸素拡散防止薄膜３７と高導電性薄膜３８から成る積層型電極層４０を形成し、積層型電極層４０と酸化物半導体層３４の密着性と、酸化物半導体層３４の酸素引き抜き発生（還元発生）の有無を検査した。
密着性は、積層型電極層４０の表面に所定個数の接着テープを貼付した後、各接着テープを引き剥がし、接着テープに積層型電極層４０が付着したか否かで判断した。
還元発生の有無は、積層型電極層４０と酸化物半導体層３４を二次イオン分析(ＳＩＭＳ)し、積層型電極層４０表面から酸化物半導体層３４の内部までの酸素濃度を測定し、深さ方向の酸素含有量の変化と酸化銅の含有量の変化から還元性の有無を判断した。
表１～３の「膜構成」の欄には、「／」の左側に高導電性薄膜３８の構成材料が示され、右側に、酸素拡散防止薄膜３７の構成材料が示されている。
表１～３の１～１３に記載された「膜構成」から分かるように、高導電性薄膜３８は純銅の薄膜で構成されており、高導電性薄膜３８を形成したターゲットもＣｕ１００原子％である。
酸素拡散防止薄膜３７の構成材料は、酸素を含まない場合と含む場合の両方が示されており、銅と金属添加物、又は銅と金属添加物と酸素である。
「合金添加量 ａｔ％」の欄には、酸素拡散防止薄膜３７の、銅を１００原子％としたときの金属添加物の含有割合(原子％)が示されており、酸素拡散防止薄膜３７を形成したターゲットの銅と金属添加物の割合もこの値である。
「酸素添加量 ％」の欄には、スパッタリングの際の、スパッタリングガス圧力に対する酸素ガスの圧力が示されている。酸素添加量がＡ％のとき、「スパッタガス（アルゴンガス）圧力：酸素ガス圧力＝１００：Ａ」である。
「ＩＧＺＯ膜との密着性」の欄は、密着性の検査結果であり、「as depo.」は、積層型電極層４０の形成後、加熱する前の測定による検査結果であり、「400℃ aneal」は、保護膜４１の形成条件を模擬し、保護膜４１を形成せずに、酸化物半導体層３４と積層型電極層４０とが形成された測定対象物を、保護膜４１の形成温度(ここでは４００℃)に加熱した後の測定による検査結果である。
引き剥がした接着テープに積層型電極層４０が付着したことにより、密着性が悪いと判断すべきものを×、接着テープに積層型電極層４０が付着しなかったことにより、密着性が高いと判断すべきものを○にして記載した。
「ＩＧＺＯ膜の還元発生有無」については、保護膜４１の形成温度(ここでは４００℃)に加熱した後の測定であり、還元が発生したと判断すべきものを×、還元の発生は無かったと判断すべきものを○にして記載してある。
表１～３に示されているように、金属添加物が、Ｍｇ(番号２)の積層型電極層４０は、「ＩＧＺＯ膜との密着性」と「ＩＧＺＯ膜の還元発生有無」が全部○に成るのは、「合金添加量 ａｔ％」が１以上、且つ、「酸素添加量 ％」が３以上の場合であり、Ａｌ(番号３)の積層型電極層４０については、それぞれ５以上、３以上であり、各表１～３から、各金属添加物の「合金添加量 ａｔ％」と「酸素添加量 ％」の必要な値の最低値が読み取れる。
純銅の場合でも、「酸素添加量 ％」の値が５(原子％)以上であれば、密着性が高く、還元反応は発生しなくなるから、金属添加物の有無に拘わらず、酸素添加量５原子％が酸素添加量の最小値になる。
番号２、５の場合、金属添加物を最低１原子％含有させれば、酸素含有量は最低３原子％でよい。
また、金属添加物の最大の含有量は、ＭｇとＡｌを含有番号４の膜構成のときであり、Ｍｇは２原子％、Ａｌは１０原子％の合計量１２％が最大値となる。この金属添加物の含有量の最大値であるときは、銅の含有量は、最小値の８８原子％となる。
番号４の膜構成を除外したときには、金属添加物の含有量の最大値は、番号２、３の膜構成の５原子％となり、その場合には、銅の含有率の最小値は９５原子％となる。
純銅の場合でも、「酸素添加量 ％」の値が５(原子％)以上であれば、密着性が高く、還元反応は発生しなくなるから、金属添加物の有無に拘わらず、酸素添加量５原子％が酸素添加量の最小値になる。
番号２、５の場合、金属添加物を最低１原子％含有させれば、酸素含有量は最低３原子％でよい。
また、金属添加物の最大の含有量は、ＭｇとＡｌを含有番号４の膜構成のときであり、Ｍｇは２原子％、Ａｌは１０原子％の合計量１２％が最大値となる。この金属添加物の含有量の最大値であるときは、銅の含有量は、最小値の８８原子％となる。
番号４の膜構成を除外したときには、金属添加物の含有量の最大値は、番号２、３の膜構成の５原子％となり、その場合には、銅の含有率の最小値は９５原子％となる。
なお、各番号１～１３の種類の金属添加物において、「酸素添加量 ％」は、２０以上であっても「ＩＧＺＯ膜との密着性」と「ＩＧＺＯ膜の還元発生有無」の検査結果は○(良)になると予想されるが、抵抗値が大きくなって好ましくないので、最大値は２０にすることが考えられる。
上記酸化物半導体はＩｎＧａＺｎＯであったが、本発明はそれに限定されるものではなく、ＺｎＯやＳｎＯ2等の酸化物半導体も含まれる。
また、本発明の酸素拡散防止薄膜は、スパッタ法によって形成する形成方法に限定されず、蒸着法等の他の成膜方法によって形成されたものも含まれる。
また、酸素拡散防止薄膜３７が接触する酸化物から成る絶縁膜(一例として上記ストッパー層３６)はＳｉＯ2膜であったが、本発明はそれに限定されるものではなく、酸化物から成る絶縁膜には、酸化物を含有する薄膜も含まれる。本発明の絶縁膜には例えばＳｉＯＮ膜、ＳｉＯＣ膜、ＳｉＯＦ膜、Ａｌ2Ｏ3膜、Ｔａ2Ｏ5膜、ＨｆＯ2膜、ＺｒＯ2膜が含まれる。
１１、１２、１３……トランジスタ
３１……ガラス基板
３２……ゲート電極層
３３……ゲート絶縁膜
３４……酸化物半導体層
３６……ストッパー層
３７……酸素拡散防止薄膜
３８……高導電性薄膜
４３……接続孔
５１……ソース電極層
５２……ドレイン電極層
６１……層間絶縁層
７１……ソース領域
７２……ドレイン領域
７３……チャネル領域
８１……上部電極
８２……画素電極
８３……液晶
３１……ガラス基板
３２……ゲート電極層
３３……ゲート絶縁膜
３４……酸化物半導体層
３６……ストッパー層
３７……酸素拡散防止薄膜
３８……高導電性薄膜
４３……接続孔
５１……ソース電極層
５２……ドレイン電極層
６１……層間絶縁層
７１……ソース領域
７２……ドレイン領域
７３……チャネル領域
８１……上部電極
８２……画素電極
８３……液晶
Claims (10)
- 酸化物半導体層と、
前記酸化物半導体層と接触する電極層とを有する半導体装置であって、
前記電極層は、銅薄膜と、前記銅薄膜と前記酸化物半導体層の間に配置され、前記銅薄膜より多く酸素を含有する酸素含有銅薄膜と、を有し、
前記銅薄膜は、前記酸素含有銅薄膜より低抵抗である半導体装置。 - 酸素含有銅薄膜は酸素原子を含む酸化性ガスとスパッタガスの雰囲気中で、
銅を主成分としたターゲットをスパッタして形成された薄膜である請求項１記載の半導体装置。 - 酸化性ガスは、酸素ガスを用い、前記酸素ガスが前記スパッタガスの圧力に対して３％～２０％の圧力でスパッタする請求項２記載の半導体装置。
- 前記ターゲットは、添加金属が銅原子に対して１２原子％以下の範囲で含有された請求項２又は請求項３のいずれか１項記載の半導体装置。
- 前記電極層は、互いに分離されたソース電極層とドレイン電極層を有し、
前記ソース電極層と前記ドレイン電極層は、前記酸化物半導体層のソース領域とドレイン領域とにそれぞれ接触し、
前記ソース領域と前記ドレイン領域との間のチャネル領域には、ゲート絶縁膜を間に挟んでゲート電極層が配置されたトランジスタである請求項１乃至請求項４のいずれか１項記載の半導体装置。 - 請求項１乃至請求項５のいずれか１項記載の半導体装置と、画素電極と、前記画素電極上に配置された液晶と、前記液晶上に位置する上部電極とを有し、
前記画素電極は前記電極層に電気的に接続された液晶表示装置。 - 酸化物半導体層と、
前記酸化物半導体層と接触する電極層とを有する半導体装置であって、
前記電極層は、前記酸化物半導体層に接触する酸素拡散防止薄膜と、前記酸素拡散防止薄膜よりも低抵抗である高導電性薄膜とから成る半導体装置を製造する半導体装置の製造方法であって、
前記酸素拡散防止薄膜は、添加金属が銅原子数に対して１２原子％以下の範囲で含有されたターゲットを、スパッタガスに対して３％～２０％の圧力で酸素ガスを含有するスパッタリング雰囲気中でスパッタリングして形成し、
前記酸素拡散防止薄膜上に、前記酸素拡散防止薄膜よりも低抵抗であり、前記酸素拡散防止薄膜に接触した高導電性薄膜を形成する半導体装置の製造方法。 - 前記高導電性薄膜は、前記酸素拡散防止薄膜を形成した前記ターゲットをスパッタして形成する請求項７記載の半導体装置の製造方法。
- 前記酸化物半導体層の表面に酸化物薄膜を形成し、前記酸化物薄膜を部分的に除去して前記酸化物薄膜から成るストッパー層を形成し、前記酸化物薄膜が除去された部分に、前記ソース領域の少なくとも一部と、前記ドレイン領域の少なくとも一部とを露出させて、前記ソース領域の露出部分と前記ドレイン領域の露出部分に接触する前記電極層を形成する請求項７又は請求項８のいずれか１項記載の半導体装置の製造方法。
- 前記酸化物半導体層の前記ソース領域と前記ドレイン領域の間のチャネル領域上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極層を配置しておき、
前記酸化物半導体層の前記ソース領域と前記ドレイン領域とを露出させた状態で、前記電極層の前記酸素拡散防止薄膜を、前記ソース領域と前記ドレイン領域に接触させて形成する請求項９記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012521452A JP5579848B2 (ja) | 2010-06-21 | 2011-06-17 | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010-140381 | 2010-06-21 | ||
| JP2010140381 | 2010-06-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2011162177A1 true WO2011162177A1 (ja) | 2011-12-29 |
Family
ID=45371365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2011/063912 WO2011162177A1 (ja) | 2010-06-21 | 2011-06-17 | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (3) | JP5579848B2 (ja) |
| TW (1) | TW201205813A (ja) |
| WO (1) | WO2011162177A1 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014075465A (ja) * | 2012-10-04 | 2014-04-24 | Ulvac Japan Ltd | 半導体素子製造方法 |
| CN103765597A (zh) * | 2012-11-02 | 2014-04-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 |
| WO2015097586A1 (en) * | 2013-12-25 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2016502264A (ja) * | 2012-11-02 | 2016-01-21 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層 |
| WO2016097936A1 (ja) * | 2014-12-18 | 2016-06-23 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、表示モジュールおよび電子機器 |
| JP2017120910A (ja) * | 2015-12-31 | 2017-07-06 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ、薄膜トランジスタを有する表示装置、及び薄膜トランジスタの製造方法 |
| KR101814315B1 (ko) * | 2013-03-21 | 2018-01-02 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스 |
| JP2019523565A (ja) * | 2016-08-29 | 2019-08-22 | シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． | 薄膜トランジスタの製造方法 |
| WO2020213232A1 (ja) * | 2019-04-19 | 2020-10-22 | 株式会社アルバック | Ｃｕ合金ターゲット |
| WO2023092554A1 (zh) * | 2021-11-29 | 2023-06-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867985A (zh) * | 2015-05-18 | 2015-08-26 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| JP6837134B2 (ja) * | 2017-04-13 | 2021-03-03 | 株式会社アルバック | 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板 |
| CN109950134B (zh) * | 2019-03-19 | 2022-01-21 | 中国科学院上海高等研究院 | 具有氧化物薄膜的结构及其制备方法 |
| WO2020208904A1 (ja) * | 2019-04-09 | 2020-10-15 | 株式会社アルバック | Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置 |
| JP6768180B1 (ja) * | 2019-04-09 | 2020-10-14 | 株式会社アルバック | Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219008A (ja) * | 2007-02-28 | 2008-09-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2009038284A (ja) * | 2007-08-03 | 2009-02-19 | Mitsubishi Materials Corp | 薄膜トランジスター |
| JP2010080936A (ja) * | 2008-08-28 | 2010-04-08 | Canon Inc | アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5354999B2 (ja) * | 2007-09-26 | 2013-11-27 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
| WO2009131035A1 (ja) * | 2008-04-25 | 2009-10-29 | 株式会社アルバック | 薄膜トランジスタの製造方法、薄膜トランジスタ |
| KR100958006B1 (ko) * | 2008-06-18 | 2010-05-17 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| TWI476921B (zh) * | 2008-07-31 | 2015-03-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| JP2010056541A (ja) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP5541651B2 (ja) * | 2008-10-24 | 2014-07-09 | 三菱マテリアル株式会社 | 薄膜トランジスター用配線膜形成用スパッタリングターゲット |
| KR101184240B1 (ko) * | 2008-10-24 | 2012-09-21 | 가부시키가이샤 알박 | 박막 트랜지스터의 제조 방법, 박막 트랜지스터 |
| JP4752927B2 (ja) * | 2009-02-09 | 2011-08-17 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
-
2011
- 2011-06-17 JP JP2012521452A patent/JP5579848B2/ja active Active
- 2011-06-17 WO PCT/JP2011/063912 patent/WO2011162177A1/ja active Application Filing
- 2011-06-21 TW TW100121643A patent/TW201205813A/zh unknown
-
2014
- 2014-05-26 JP JP2014108200A patent/JP5805270B2/ja active Active
- 2014-05-26 JP JP2014108199A patent/JP5963804B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219008A (ja) * | 2007-02-28 | 2008-09-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2009038284A (ja) * | 2007-08-03 | 2009-02-19 | Mitsubishi Materials Corp | 薄膜トランジスター |
| JP2010080936A (ja) * | 2008-08-28 | 2010-04-08 | Canon Inc | アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014075465A (ja) * | 2012-10-04 | 2014-04-24 | Ulvac Japan Ltd | 半導体素子製造方法 |
| CN103765597A (zh) * | 2012-11-02 | 2014-04-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 |
| JP2016502264A (ja) * | 2012-11-02 | 2016-01-21 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層 |
| US9331165B2 (en) | 2012-11-02 | 2016-05-03 | Boe Technology Group Co., Ltd. | Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer |
| KR101814315B1 (ko) * | 2013-03-21 | 2018-01-02 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스 |
| US9722056B2 (en) | 2013-12-25 | 2017-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9478664B2 (en) | 2013-12-25 | 2016-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2015097586A1 (en) * | 2013-12-25 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10050132B2 (en) | 2013-12-25 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO2016097936A1 (ja) * | 2014-12-18 | 2016-06-23 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、表示モジュールおよび電子機器 |
| JPWO2016097936A1 (ja) * | 2014-12-18 | 2017-12-14 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、表示モジュールおよび電子機器 |
| JP2017120910A (ja) * | 2015-12-31 | 2017-07-06 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ、薄膜トランジスタを有する表示装置、及び薄膜トランジスタの製造方法 |
| US10741693B2 (en) | 2015-12-31 | 2020-08-11 | Lg Display Co., Ltd. | Thin film transistor, display including the same, and method of fabricating the same |
| US11322621B2 (en) | 2015-12-31 | 2022-05-03 | Lg Display Co., Ltd. | Thin film transistor, display including the same, and method of fabricating the same |
| US11777039B2 (en) | 2015-12-31 | 2023-10-03 | Lg Display Co., Ltd. | Method of fabricating thin film transistor and display including the same |
| JP2019523565A (ja) * | 2016-08-29 | 2019-08-22 | シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． | 薄膜トランジスタの製造方法 |
| WO2020213232A1 (ja) * | 2019-04-19 | 2020-10-22 | 株式会社アルバック | Ｃｕ合金ターゲット |
| WO2023092554A1 (zh) * | 2021-11-29 | 2023-06-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5579848B2 (ja) | 2014-08-27 |
| JP5805270B2 (ja) | 2015-11-04 |
| TW201205813A (en) | 2012-02-01 |
| JP5963804B2 (ja) | 2016-08-03 |
| JP2014239217A (ja) | 2014-12-18 |
| JPWO2011162177A1 (ja) | 2013-08-22 |
| JP2014239216A (ja) | 2014-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5963804B2 (ja) | 半導体装置の製造方法 | |
| JP4970622B2 (ja) | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 | |
| JP4970621B2 (ja) | 配線層、半導体装置、液晶表示装置 | |
| US7375373B2 (en) | Thin film transistor array panel | |
| US8373832B2 (en) | Wiring layer, semiconductor device, and liquid crystal display device using semiconductor device | |
| JP5368717B2 (ja) | 表示装置およびこれに用いるＣｕ合金膜 | |
| KR20120023082A (ko) | 전자 장치의 형성 방법, 전자 장치, 반도체 장치 및 트랜지스터 | |
| JP6768180B1 (ja) | Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置 | |
| WO2020208904A1 (ja) | Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置 | |
| JP2011091365A (ja) | 配線構造およびその製造方法、並びに配線構造を備えた表示装置 | |
| KR20150029843A (ko) | 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법 | |
| JP2020012190A (ja) | 密着膜用ターゲット、配線層、半導体装置、液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11798061 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2012521452 Country of ref document: JP |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 11798061 Country of ref document: EP Kind code of ref document: A1 |