WO2020208904A1 - Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置 - Google Patents

Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置 Download PDF

Info

Publication number
WO2020208904A1
WO2020208904A1 PCT/JP2020/003145 JP2020003145W WO2020208904A1 WO 2020208904 A1 WO2020208904 A1 WO 2020208904A1 JP 2020003145 W JP2020003145 W JP 2020003145W WO 2020208904 A1 WO2020208904 A1 WO 2020208904A1
Authority
WO
WIPO (PCT)
Prior art keywords
less
film
alloy
adhesive film
electrode layer
Prior art date
Application number
PCT/JP2020/003145
Other languages
English (en)
French (fr)
Inventor
悟 高澤
保夫 中台
Original Assignee
株式会社アルバック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アルバック filed Critical 株式会社アルバック
Priority to US16/965,163 priority Critical patent/US20210215986A1/en
Priority to JP2020529772A priority patent/JP6768180B1/ja
Priority to CN202080001031.2A priority patent/CN112055888A/zh
Priority to KR1020207017342A priority patent/KR20200120604A/ko
Publication of WO2020208904A1 publication Critical patent/WO2020208904A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/01—Alloys based on copper with aluminium as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C23C14/205—Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Definitions

  • the present invention relates to the field of wiring film used for minute semiconductor devices, and particularly to the technical field of electrode layer and wiring film in contact with a substrate.
  • amorphous silicon capable of forming a semiconductor layer having uniform characteristics on a large-area substrate. Silicon (including hydrogenated amorphous silicon) and the like are used.
  • Amorphous silicon can be formed at low temperatures and does not adversely affect other materials, but it has the disadvantage of low mobility, and oxide semiconductors that can form high-mobility thin films on large-area substrates by low-temperature formation are attracting attention. Has been done.
  • the liquid crystal display device is required to be flexible so that it can be bent. Therefore, a technique for forming a wiring film of the liquid crystal display device on a resin substrate is required.
  • the copper thin film has poor adhesion to glass, oxides, compound semiconductors, resins, etc., and copper atoms, which are constituents of the copper thin film, diffuse into the semiconductor and the oxide thin film, causing a decrease in reliability. May become.
  • the copper thin film has poor adhesion to the glass and the resin, so that the wiring film and the gate electrode layer may peel off from the glass substrate and the resin substrate. ..
  • an adhesive film such as a TiN film or a W film that increases the adhesive strength between the copper wiring and the substrate is provided between the copper thin film and the substrate, but there is a problem that the cost is high.
  • the copper thin film is difficult to dry etch and is generally formed by a wet etching method, but the copper thin film and an adhesive film such as a TiN film or a W film cannot be etched with the same etching solution. Therefore, a laminated film having a two-layer structure of a copper thin film and an adhesive film cannot be etched in a single etching step, and an adhesive film having adhesiveness and capable of being etched with the same etching solution as the copper thin film is required. ing.
  • the present invention was created to solve the above-mentioned inconveniences of the prior art, and an object of the present invention is to form a wiring film having high adhesion to a glass substrate, a resin substrate or a semiconductor layer, and Cu for forming the wiring film. To provide alloy targets.
  • the present invention is a Cu alloy target that is placed in a sputtering apparatus and is sputtering, and is composed of an alloy for an adhesive film containing Cu and an additive metal, and when the number of atoms of the alloy for the adhesive film is 100 at%.
  • the added metal is three kinds of metals composed of Mg in the range of 0.5 at% or more and 6 at% or less, Al in the range of 1 at% or more and 15 at% or less, and Si in the range of 0.5 at% or more and 10 at% or less. Of these, it is a Cu alloy target containing any two or more kinds of metals.
  • the present invention is a Cu alloy target in which the content of C is 50 ppm or less and the content of O is 100 ppm or less.
  • the present invention is a Cu alloy target having a Vickers hardness in the range of 50 Hv or more and 120 Hv or less.
  • the present invention is a wiring film having an adhesion film made of an adhesion film alloy containing Cu and an additive metal, and when the number of atoms of the adhesion film alloy is 100 at%, the additive metal is 0. .. Any two of three metals consisting of Mg in the range of 5 at% or more and 6 at% or less, Al in the range of 1 at% or more and 15 at% or less, and Si in the range of 0.5 at% or more and 10 at% or less. It is a wiring film containing the above metals.
  • the present invention is a wiring film having a C content of 50 ppm or less and an O content of 100 ppm or less.
  • the present invention has a semiconductor layer, a gate insulating film arranged in contact with the semiconductor layer, and a gate electrode layer facing the semiconductor layer with the gate insulating film in between, and the semiconductor layer has a gate electrode layer.
  • a channel region is provided in a portion facing the gate electrode layer, a source region and a drain region are provided on both sides of the channel region, and a source electrode layer and a drain electrode layer are provided in the source region and the drain region.
  • Each is a contacted semiconductor device
  • the gate electrode layer includes an adhesive film in contact with a substrate made of either one or both of glass and resin, and a copper thin film in contact with the adhesive film.
  • the adhesive film is made of an adhesive film alloy containing Cu and an additive metal, and when the number of atoms of the adhesive film alloy is 100 at%, the additive metal is 0.5 at% or more and 6 at%. It contains any two or more of the three metals consisting of Mg in the following range, Al in the range of 1 at% or more and 15 at% or less, and Si in the range of 0.5 at% or more and 10 at% or less. It is a semiconductor device.
  • the present invention is a semiconductor device in which the alloy for an adhesive film has a C content of 50 ppm or less and an O content of 100 ppm or less.
  • the present invention is arranged on a substrate made of either one or both of glass and resin, a wiring film provided on the surface of the substrate, a pixel electrode layer arranged on the substrate, and the pixel electrode layer.
  • the pixel electrode layer has a liquid crystal surface and an upper electrode layer arranged on the liquid crystal, and the pixel electrode layer is a liquid crystal display device electrically connected to the wiring film, and the wiring film is the substrate.
  • the adhesive film has an adhesive film that comes into contact with each other, and the adhesive film is made of an alloy for adhesive film containing Cu and an additive metal.
  • the additive metal is 0. .. Any two of three metals consisting of Mg in the range of 5 at% or more and 6 at% or less, Al in the range of 1 at% or more and 15 at% or less, and Si in the range of 0.5 at% or more and 10 at% or less.
  • This is a liquid crystal display device containing the above metals.
  • the present invention is a liquid crystal display device in which the alloy for an adhesive film has a C content of 50 ppm or less and an O content of 100 ppm or less.
  • the gate electrode layer and the wiring film of the present invention can be patterned in a single etching step.
  • the warpage of the Cu alloy target is reduced.
  • Sectional drawing for demonstrating the transistor of an example of this invention and the liquid crystal display device of an example of this invention.
  • A)-(c) Cross-sectional view (1) for explaining the manufacturing process of the transistor of the example of the present invention and the liquid crystal display device of the example of the present invention.
  • A)-(c) Cross-sectional view (2) for explaining the manufacturing process of the transistor of the example of the present invention and the liquid crystal display device of the example of the present invention.
  • Sectional drawing (4) for demonstrating the manufacturing process of the transistor of one example of this invention and the liquid crystal display device of one example of this invention Diagram to explain the amount of warpage
  • Reference numeral 2 in FIG. 1 is a liquid crystal display device according to an embodiment of the present invention, and a cross-sectional view of the transistor 11 of the first example of the present invention is shown inside the liquid crystal display device 2 together with the liquid crystal display unit 12. There is.
  • the transistor 11 has an elongated gate electrode layer 32 arranged on the surface of a substrate 31 made of either one or both of glass or resin, and the transistor 11 has an elongated gate electrode layer 32 on the gate electrode layer 32.
  • a gate insulating film 33 made of Si oxide (SiO x ) is arranged at least in the width direction.
  • the material constituting the substrate 31 also includes a substrate formed of a material composed of a resin and glass as a result of containing glass fibers in the resin.
  • a semiconductor layer 34 is arranged on the gate insulating film 33 with a length protruding outside both ends in the width direction of the gate insulating film 33, and is outside the gate electrode layer 32 on the semiconductor layer 34 and is a gate.
  • the source electrode layer 51 and the drain electrode layer 52 are formed at positions facing each other with the gate insulating film 33 positioned between the two ends in the width direction of the electrode layer 32. The source electrode layer 51 and the drain electrode layer 52 come into contact with the semiconductor layer 34.
  • a recess 55 is provided between the source electrode layer 51 and the drain electrode layer 52, and the source electrode layer 51 and the drain electrode layer 52 are electrically separated by the recess 55, and the source electrode layer 51 and the drain electrode layer are separated from each other. It is configured so that different voltages can be applied between 52.
  • a protective film 41 is formed on the source electrode layer 51, on the drain electrode layer 52, and on the recess 55 between them.
  • a gate voltage is applied to the gate electrode layer 32 with a voltage applied between the source electrode layer 51 and the drain electrode layer 52, and the gate electrode layer 32 is passed through the gate insulating film 33 in the semiconductor layer 34.
  • a low-resistance channel layer is formed in the portion facing the surface, the portion of the semiconductor layer 34 in contact with the source electrode layer 51 and the portion in contact with the drain electrode layer 52 are connected by the channel layer, and as a result, The source electrode layer 51 and the drain electrode layer 52 are electrically connected, and the transistor 11 conducts.
  • the polarities of the semiconductors in the source region 71, the drain region 72, and the channel region 73 are the same, and the polarity of the channel layer is the same as the polarity of the channel region 73.
  • the present invention also includes a case where the polarity of the source region 71 and the polarity of the drain region 72 are different from the polarity of the channel region 73, and the polarity of the channel layer is the same as the polarity of the source region 71 and the polarity of the drain region 72. Is done.
  • the channel layer (or low resistance layer) disappears, the source electrode layer 51 and the drain electrode layer 52 become high resistance, and are electrically separated.
  • a pixel electrode 82 is arranged on the liquid crystal display unit 12, and a liquid crystal 83 is arranged on the pixel electrode 82.
  • the upper electrode 81 is located on the liquid crystal 83, and when a voltage is applied between the pixel electrode 82 and the upper electrode 81, the polarization property of the light passing through the liquid crystal 83 is changed, and a polarizing filter (not shown). Light transmission is controlled.
  • the pixel electrode 82 is electrically connected to the source electrode layer 51 and the drain electrode layer 52, and when the transistor 11 is turned ON / OFF, the voltage application to the pixel electrode 82 is started / ended.
  • the pixel electrode 82 is composed of a part of the transparent conductive layer 42 connected to the drain electrode layer 52.
  • the transparent conductive layer 42 is made of ITO.
  • a wiring film 30 is arranged below the transparent conductive layer 42.
  • the wiring film 30 and the gate electrode layer 32 are formed of an adhesive film 37 made of the adhesive film alloy of the present invention and a copper thin film 38 (content rate exceeding 50 at%) formed on the adhesive film 37 and containing copper as a main component.
  • the adhesive film 37 is in contact with the substrate 31, and the copper thin film 38 is not in contact with the substrate 31.
  • the manufacturing process of the transistor 11 will be described.
  • the substrate 31 of the film-forming object is carried into the sputtering apparatus.
  • Reference numeral 80 in FIG. 7 indicates the sputtering apparatus.
  • the sputtering apparatus 80 has a vacuum chamber 89, and the inside of the vacuum chamber 89 is evacuated by the vacuum exhaust device 86.
  • the first and second cathode electrodes 86a and 86b are arranged inside the vacuum chamber 89.
  • the first cathode electrode 86a is provided with a Cu alloy target 88a made of an adhesive film alloy
  • the second cathode electrode 86b is provided with a pure copper target 88b.
  • a sputtering gas composed of a rare gas such as Ar gas is introduced from the gas source 87 into the vacuum chamber 89, and a sputtering voltage is applied to the first cathode electrode 86a by the first sputtering power supply 85a to sputter the Cu alloy target 88a. Then, as shown in FIG. 2A, the adhesion film 37 is formed on the substrate 31.
  • a sputtering gas of the same type composed of a rare gas is introduced from the gas source 87 into the vacuum chamber 89, and the pure copper target 88b is sputtered to form a copper thin film 38 on the adhesion film 37.
  • the substrate 31 on which the adhesive film 37 and the copper thin film 38 are formed is moved to the outside of the vacuum chamber 89.
  • the adhesive film 37 and the copper thin film 38 When the adhesive film 37 and the copper thin film 38 are formed, oxygen gas is not introduced into the sputtering atmosphere. Therefore, the adhesive film 37 and the copper thin film 38 do not contain copper oxide, and the low resistance adhesive film 37 and the copper thin film 38 are formed. It is formed. After forming the copper thin film 38, it may be annealed by heating to about 400 ° C. in a desired atmosphere.
  • the patterned resist film 39 is arranged on the copper thin film 38, and the substrate 31 on which the adhesive film 37 and the copper thin film 38 are formed is formed on the copper thin film 38 and the adhesive film 37.
  • the copper thin film 38 exposed between the resist films 39 and the adhesive film 37 exposed after etching of the copper thin film 38 are brought into contact with the same etching solution by immersing both of them in an etching solution capable of etching, and the portion in contact with the etching solution. Etching and removing.
  • FIG. 2C shows a state in which etching is removed.
  • the substrate 31 on which the adhesive film 37 and the copper thin film 38 are formed is immersed in a pure copper etching solution capable of etching pure copper, and the copper thin film 38 exposed on the bottom surface of the opening provided in the resist film 39 is etched and removed, and then adhered.
  • the adhesive film 37 may be removed by etching by immersing the film alloy in an etching solution for an adhesive film that can be etched.
  • the copper thin film 38 and the adhesion film 37 are partially removed, and the remaining portion forms the gate electrode layer 32 and the wiring film 30 on the substrate 31.
  • a gate insulating film 33 made of an insulating material such as SiO 2 or SiN x is formed on the surface of the substrate 31, the surface of the gate electrode layer 32, and the surface of the wiring film 30.
  • the gate insulating film 33 is patterned as needed.
  • a thin film made of a semiconductor material (for example, a Si semiconductor or an oxide semiconductor) was formed on the gate insulating film 33, patterned, and patterned on the gate insulating film 33 as shown in FIG. 3 (b).
  • the semiconductor layer 34 is formed.
  • a metal thin film is formed at least on the surface of the semiconductor layer 34.
  • This metal thin film is patterned to form a source electrode layer 51 and a drain electrode layer 52 as shown in FIG. 3C.
  • the portion in contact with the source electrode layer 51 is called the source region 71
  • the portion in contact with the drain electrode layer 52 is called the drain region 72.
  • the source electrode layer 51 and the drain electrode layer 52 are on both ends of the semiconductor layer 34 in the width direction of the gate electrode layer 32, and face the ends of the gate electrode layer 32 with the gate insulating film 33 in between. It is placed in the position to do.
  • a protective film 41 made of an insulating film such as SiN x or SiO 2 is formed.
  • connection holes 43 such as via holes and contact holes are formed in the protective film 41 and the gate insulating film 33, and the drain electrode layer 52 and the source are formed on the bottom surface of the connection holes 43.
  • the surface of the copper thin film 38 contained in the electrode layer 51 or the wiring film 30 or the like is exposed, and a transparent conductive layer is formed and patterned in that state.
  • Reference numeral 42 in FIG. 5 indicates a patterned transparent conductive layer.
  • the transistor 11 is in an operable state.
  • the channel region 73 is a region of the semiconductor layer 34 between the source region 71 and the drain region 72, and the gate electrode layer 32 is located at least at a position facing the channel region 73 with the gate insulating film 33 interposed therebetween.
  • the transistor 11 is composed of a gate insulating film 33, gate source / drain electrode layers 32, 51, 52, and a semiconductor layer 34 in this way.
  • the semiconductor layer 34 includes various semiconductors such as oxide semiconductors such as IGZO (InGaZnO), amorphous semiconductors made of Si, polycrystalline semiconductors, and single crystal semiconductors.
  • oxide semiconductors such as IGZO (InGaZnO)
  • amorphous semiconductors made of Si
  • polycrystalline semiconductors polycrystalline semiconductors
  • single crystal semiconductors single crystal semiconductors.
  • the semiconductor layer 34 is composed of IGZO
  • the source electrode layer 51 and the drain electrode layer 52 are formed by the wiring film 30, and the adhesion film 37 in the wiring film 30 is brought into contact with the semiconductor layer 34 to form a copper thin film.
  • 38 can also be formed on the adhesive film, and the adhesive film 37 can be brought into contact with IGZO.
  • the laminated film of the adhesion film 37 and the copper thin film 38 was used for the wiring film 30 and the gate electrode layer 32, but the source electrode layer 51 and the drain electrode layer 52 of the MOS transistor come into contact with the substrate 31.
  • the source electrode layer and the drain electrode layer can be formed by the laminated film of the adhesive film 37 and the copper thin film 38.
  • An alloy for an adhesive film containing copper (Cu) as a main component and containing an additive metal was prepared, and a Cu alloy target composed of an alloy for an adhesive film was prepared.
  • the adhesive film alloy is composed of an adhesive film alloy containing Cu and an additive metal, and when the number of atoms of the adhesive film alloy is 100 at%, the additive metal contains 0.5 at% or more and 6 at% or less. It contains any two or more metals out of three kinds of metals composed of Mg in the range, Al in the range of 1 at% or more and 15 at% or less, and Si in the range of 0.5 at% or more and 10 at% or less.
  • the adhesion of the adhesion film formed by sputtering the adhesion film alloy to the substrate greatly changes depending on the contents of carbon atoms (C) and oxygen atoms (O) contained in the adhesion film alloy.
  • C is contained in an amount of 50 ppm or less
  • O is contained in an amount of 100 ppm or less.
  • the measured value in the range of 50 Hv or more and 120 Hv or less was regarded as a good product.
  • the workability was evaluated by the amount of warpage of the Cu alloy target obtained by milling a plate of an alloy for an adhesive film of 1 m ⁇ 1 m ⁇ 20 mm t to a thickness of 5 mm.
  • Reference numeral 10 in FIG. 6 is a Cu alloy target obtained by milling, and reference numeral s is a warp amount of the Cu alloy target 10. When the warp amount s was 1 mm or more, it was evaluated as a defective product.
  • the hardness distribution is calculated by the following formula from the maximum hardness value (Max) and the minimum hardness value (Min) of the measurement results obtained by measuring the hardness of multiple points on the surface of the Cu alloy target prepared from the adhesive film alloy.
  • the Cu alloy target having a hardness distribution of 15% or more was evaluated as a defective product.
  • Hardness distribution (maximum hardness-minimum hardness) / (maximum hardness + minimum hardness)
  • the sputter rate when a Cu alloy target made from an adhesive film alloy is sputtered to form a thin film having the same area as the Cu alloy target, the maximum and minimum film thickness in the thin film plane are measured. Then, the film thickness distribution was calculated from the following equation, and a Cu alloy target having a film thickness distribution of 5% or more was evaluated as a defective product.
  • Film thickness distribution (maximum film thickness-minimum film thickness) / (maximum film thickness + minimum film thickness)
  • a Cu alloy target made of an adhesive film alloy is sputtered to form an adhesive film on the surfaces of a glass substrate, an epoxy resin substrate, and a polyimide resin substrate, respectively, and the adhesive film is formed by 1 cm.
  • 100 squares consisting of small pieces of adhesive film are formed by cutting into a square of ⁇ 1 cm, and the adhesive tape is attached on each square and the adhesive tape is peeled off from the substrate, one is formed between the substrate and the mass. However, when it was peeled off, it was evaluated as a defective product (100-mass evaluation in the tape test).
  • Cu-Mg-Al For adhesive films containing 0.5, 2, 6, or 8 at% of magnesium atoms (Mg) and 0, 1, 2, 8, 10, 15, 20 at% of aluminum atoms (Al) as additive metals. An alloy was prepared and each measurement item when a Cu alloy target was prepared was evaluated. The results of the evaluation, the C content, and the O content are shown in Tables 1 to 4 below. ⁇ indicates a non-defective product, and ⁇ indicates a defective product.
  • Cu-Al-Si As an additive metal, an alloy for an adhesive film containing 1, 5, 10, 15 or 20 at% of Al and 0.5, 1, 2, 5, 10 or 15 at% of silicon atom (Si) was prepared to prepare Cu. Each measurement item when the alloy target was prepared was evaluated. The results of the evaluation, the C content and the O content are shown in Tables 5 to 9 below. ⁇ indicates a non-defective product, and ⁇ indicates a defective product.
  • Cu-Mg-Al-Si As an additive metal, an alloy for an adhesive film containing 1 at% of Mg, 2 at% of Al and 1 or 3 at% of Si, and 2 or 6 at% of Mg and 2 or 8 at% of Al are contained. An alloy for an adhesive film containing 2, 5 or 10 at% of Si was prepared, and each measurement item when a Cu alloy target was prepared was evaluated. The results of the evaluation, the C content, and the O content are shown in Table 10 below. ⁇ indicates a non-defective product, and ⁇ indicates a defective product.
  • the added metals include Mg in the range of 0.5 at% or more and 6 at% or less, Al in the range of 1 at% or more and 15 at% or less, and Si in the range of 0.5 at% or more and 10 at% or less. It can be seen that any two or more kinds of metals may be contained among the three kinds of metals composed of.
  • C in the adhesive film alloy should have a content of 50 ppm or less, and O should have a content of 100 ppm or less.
  • the composition of the Cu alloy target is the same as that of the adhesion film alloy, and the composition of the thin film formed by sputtering the Cu alloy target with a rare gas. Has the same composition as the alloy for adhesive film.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

ガラス又は樹脂のいずれか一方又は両方から成る基板３１の表面に、Ｃｕに、添加金属が含有された密着膜用合金によってＣｕ合金ターゲットを作成し、スパッタリングによって密着膜３７を形成する。添加金属は、０．５ａｔ％以上６ａｔ％以下のＭｇと、１ａｔ％以上１５ａｔ％以下のＡｌと、０．５ａｔ％以上１０ａｔ％以下のＳｉのうち、いずれか二種以上の金属を含有する。密着膜３７は、基板３１との間の密着力が強く、剥離が生じない。

Description

Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
　本発明は、微小な半導体デバイスに使用される配線膜の分野に係り、特に、基板に接触する電極層や配線膜の技術分野に関する。
　ＦＰＤ(フラットパネルディスプレイ)や薄膜太陽電池等、近年製造される電気製品は広い基板上にトランジスタを一様に配置する必要があり、そのため、大面積基板に均一な特性の半導体層を形成できるアモルファスシリコン（水素化アモルファスシリコンを含む）等が用いられている。
　アモルファスシリコンは低温で形成することができ、他の材料に悪影響を与えないが、移動度が低いという欠点があり、低温形成で高移動度の薄膜が大面積基板に形成できる酸化物半導体が注目されている。
　そして近年では、高移動度の酸化物半導体に加え、半導体集積回路や、ＦＰＤ中のトランジスタの電極層や配線膜に低抵抗の銅薄膜を用い、大面積のＦＰＤで輝度均一な表示を行うことも図られている。
　また、近年では液晶表示装置に湾曲可能な可撓性が求められており、そのため、樹脂基板上に液晶表示装置の配線膜を形成する技術が求められている。
　しかしながら銅薄膜は、ガラス、酸化物、化合物半導体、樹脂等との密着性が悪く、また、銅薄膜の構成物質である銅原子は半導体中や酸化物薄膜中に拡散し、信頼性低下の原因になる場合がある。
　特に、配線膜やゲート電極層は基板上に形成されるため、銅薄膜はガラスや樹脂との密着性が悪いことから、配線膜やゲート電極層がガラス基板や樹脂基板から剥離する虞がある。
　このため、銅薄膜と基板の間に、銅配線と基板との間の付着強度を増大させるＴｉＮ膜やＷ膜等の密着膜が設けられているが、コストが高くなるという問題がある。
　また、銅薄膜はドライエッチングが難しく、一般的にウェットエッチング法で成形されているが、銅薄膜とＴｉＮ膜やＷ膜等の密着膜を同じエッチング液でエッチングすることができない。そのため、銅薄膜と密着膜の二層構造の積層膜を一回のエッチング工程でエッチングすることができず、密着性を有し、且つ、銅薄膜と同じエッチング液によってエッチングできる密着膜が求められている。
Ｈ６－１７７１１７号公報 特開２００２－２９４４３７号公報
　本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、ガラス基板、樹脂基板又は半導体層に対する密着性が高い配線膜と、その配線膜を形成するためのＣｕ合金ターゲットを提供することにある。
　本発明は、スパッタリング装置に配置され、スパッタリングされるＣｕ合金ターゲットであって、Ｃｕと添加金属とを含有する密着膜用合金から成り、前記密着膜用合金の原子数を１００ａｔ％としたときに、前記添加金属は、０．５ａｔ％以上６ａｔ％以下の範囲のＭｇと、１ａｔ％以上１５ａｔ％以下の範囲のＡｌと、０．５ａｔ％以上１０ａｔ％以下の範囲のＳｉとから成る三種の金属のうち、いずれか二種以上の金属を含有するＣｕ合金ターゲットである。
　本発明は、前記密着膜用合金は、Ｃの含有量は５０ｐｐｍ以下にされ、Ｏの含有量は１００ｐｐｍ以下にされたＣｕ合金ターゲットである。
　本発明は、ビッカース硬度は５０Ｈｖ以上１２０Ｈｖ以下の範囲であるＣｕ合金ターゲットである。
　本発明は、Ｃｕと添加金属とを含有する密着膜用合金から成る密着膜を有する配線膜であって、前記密着膜用合金の原子数を１００ａｔ％としたときに、前記添加金属は、０．５ａｔ％以上６ａｔ％以下の範囲のＭｇと、１ａｔ％以上１５ａｔ％以下の範囲のＡｌと、０．５ａｔ％以上１０ａｔ％以下の範囲のＳｉとから成る三種の金属のうち、いずれか二種以上の金属を含有する配線膜である。
　本発明は、前記密着膜用合金は、Ｃの含有量は５０ｐｐｍ以下にされ、Ｏの含有量は１００ｐｐｍ以下にされた配線膜である。
　本発明は、半導体層と、前記半導体層と接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極層とを有し、前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、前記ゲート電極層は、ガラス又は樹脂のうちいずれか一方又は両方から成る基板に接触された密着膜と、前記密着膜に接触された銅薄膜と、を有し、前記密着膜は、Ｃｕと添加金属とを含有する密着膜用合金から成り、前記密着膜用合金の原子数を１００ａｔ％としたときに、前記添加金属は、０．５ａｔ％以上６ａｔ％以下の範囲のＭｇと、１ａｔ％以上１５ａｔ％以下の範囲のＡｌと、０．５ａｔ％以上１０ａｔ％以下の範囲のＳｉとから成る三種の金属のうち、いずれか二種以上の金属を含有する半導体装置である。
　本発明は、前記密着膜用合金は、Ｃの含有量は５０ｐｐｍ以下にされ、Ｏの含有量は１００ｐｐｍ以下にされた半導体装置である。
　本発明は、ガラス又は樹脂のうちいずれか一方又は両方から成る基板と、前記基板表面に設けられた配線膜と、前記基板上に配置された画素電極層と、前記画素電極層上に配置された液晶と、前記液晶上に配置された上部電極層と、を有し、前記画素電極層は、前記配線膜に電気的に接続された液晶表示装置であって、前記配線膜は前記基板と接触する密着膜を有し、前記密着膜は、Ｃｕと添加金属とを含有する密着膜用合金から成り、前記密着膜用合金の原子数を１００ａｔ％としたときに、前記添加金属は、０．５ａｔ％以上６ａｔ％以下の範囲のＭｇと、１ａｔ％以上１５ａｔ％以下の範囲のＡｌと、０．５ａｔ％以上１０ａｔ％以下の範囲のＳｉとから成る三種の金属のうち、いずれか二種以上の金属を含有する液晶表示装置である。
　本発明は、前記密着膜用合金は、Ｃの含有量は５０ｐｐｍ以下にされ、Ｏの含有量は１００ｐｐｍ以下にされた液晶表示装置である。
　本発明の密着膜と銅薄膜とは、同じエッチング液でエッチングすることができるので、本発明のゲート電極層や配線膜は一回のエッチング工程でパターニングすることができる。
　密着膜とガラス基板、樹脂基板との間の密着性は高いので、それらの表面に形成する電極層や配線膜が剥離しない。
　Ｃｕ合金ターゲットの反りが少なくなる。
本発明の一例のトランジスタと本発明の一例の液晶表示装置を説明するための断面図 (ａ)～(ｃ)：本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(１) (ａ)～(ｃ)：本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(２) (ａ)、(ｂ)：本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(３) 本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(４) 反り量を説明するための図 スパッタリング装置の一例
　図１の符号２は、本発明の実施例の液晶表示装置であり、液晶表示装置２の内部には、本発明の第一例のトランジスタ１１の断面図が、液晶表示部１２と共に示されている。
　このトランジスタ１１を説明すると、該トランジスタ１１は、ガラス又は樹脂のうち、いずれか一方又は両方から成る基板３１の表面に細長のゲート電極層３２が配置されており、ゲート電極層３２上には、少なくとも幅方向に亘ってＳｉ酸化物(ＳｉＯx）から成るゲート絶縁膜３３が配置されている。この基板３１を構成する材料には、樹脂中にガラス繊維が含有され、その結果樹脂とガラスとから成る材料で形成された基板も含まれる。
　ゲート絶縁膜３３上には、ゲート絶縁膜３３の幅方向両端の外側にはみ出る長さで半導体層３４が配置されており、半導体層３４上のうち、ゲート電極層３２よりも外側であってゲート電極層３２の幅方向両端上に位置し、ゲート絶縁膜３３を間に位置させた互いに対向する位置に、ソース電極層５１とドレイン電極層５２とが形成されている。ソース電極層５１とドレイン電極層５２とは半導体層３４に接触する。
　ソース電極層５１とドレイン電極層５２の間には凹部５５が設けられ、この凹部５５によってソース電極層５１とドレイン電極層５２とは電気的に分離されており、ソース電極層５１とドレイン電極層５２の間に異なる電圧を印加できるように構成されている。
　ソース電極層５１上と、ドレイン電極層５２上と、その間の凹部５５上には、保護膜４１が形成されている。
　このトランジスタ１１では、ソース電極層５１とドレイン電極層５２の間に電圧を印加した状態でゲート電極層３２にゲート電圧を印加し、半導体層３４内のゲート絶縁膜３３を介してゲート電極層３２と対向した部分に、低抵抗のチャネル層が形成されると、半導体層３４のうちソース電極層５１が接触した部分とドレイン電極層５２が接触した部分とがチャネル層によって接続され、その結果、ソース電極層５１とドレイン電極層５２とが電気的に接続され、トランジスタ１１が導通する。
　ここでは、ソース領域７１とドレイン領域７２とチャネル領域７３との半導体の極性は同じであり、チャネル層の極性はチャネル領域７３の極性と同極性である。
　但し、ソース領域７１の極性とドレイン領域７２の極性とがチャネル領域７３の極性と異なり、チャネル層の極性がソース領域７１の極性とドレイン領域７２の極性と同極性になる場合も本発明に含まれる。
　ゲート電圧の印加を停止すると、チャネル層(又は低抵抗層)は消滅し、ソース電極層５１とドレイン電極層５２との間は高抵抗になり、電気的に分離される。
　液晶表示部１２には画素電極８２が配置されており、画素電極８２上には液晶８３が配置されている。液晶８３上には上部電極８１が位置しており、画素電極８２と上部電極８１との間に電圧が印加されると、液晶８３を通る光の偏光性が変更され、偏光フィルタ(不図示)の光通過性が制御される。
　画素電極８２はソース電極層５１やドレイン電極層５２と電気的に接続されており、トランジスタ１１がＯＮ・ＯＦＦすることで、画素電極８２への電圧印加の開始・終了が行われる。
　ここでは画素電極８２は、ドレイン電極層５２に接続された透明導電層４２の一部から成っている。透明導電層４２はＩＴＯで構成されている。
　透明導電層４２の下方には、配線膜３０が配置されている。
　この配線膜３０とゲート電極層３２とは、本発明の密着膜用合金から成る密着膜３７と、密着膜３７上に形成された銅を主成分とする銅薄膜３８(５０ａｔ％を越える含有率で銅を含有する薄膜)とで構成されており、密着膜３７は基板３１と接触しており、銅薄膜３８は基板３１と接触しないようになっている。
　このトランジスタ１１の製造工程を説明する。
　このトランジスタ１１の製造工程では、先ず、成膜対象物の基板３１をスパッタリング装置内に搬入する。図７の符号８０は、そのスパッタリング装置を示している。
　スパッタリング装置８０は、真空槽８９を有しており、真空槽８９の内部は真空排気装置８６によって真空排気されている。
　真空槽８９の内部には、第一、第二のカソード電極８６ａ、８６ｂが配置されている。第一のカソード電極８６ａには、密着膜用合金から成るＣｕ合金ターゲット８８ａが設けられており、第二のカソード電極８６ｂには、純銅ターゲット８８ｂが設けられている。ガス源８７からＡｒガス等の希ガスから成るスパッタリングガスを真空槽８９の内部に導入し、第一のスパッタリング電源８５ａによって第一のカソード電極８６ａにスパッタ電圧を印加してＣｕ合金ターゲット８８ａをスパッタリングし、図２(ａ)に示すように、基板３１上に密着膜３７を形成する。
　次いで、この例では希ガスから成る同種類のスパッタリングガスをガス源８７から真空槽８９の内部に導入し、純銅ターゲット８８ｂをスパッタリングして、密着膜３７上に銅薄膜３８を形成する。
　密着膜３７と銅薄膜３８とが形成された基板３１を真空槽８９の外部に移動させる。
　密着膜３７と銅薄膜３８を形成するときには、酸素ガスはスパッタリング雰囲気中に導入しないので、密着膜３７や銅薄膜３８には酸化銅は含有されず、低抵抗の密着膜３７と銅薄膜３８が形成される。
　銅薄膜３８を形成した後、所望の雰囲気中で４００℃程度に加熱してアニールしても良い。
　次に、図２(ｂ)に示すように、銅薄膜３８上にパターニングしたレジスト膜３９を配置し、密着膜３７と銅薄膜３８とが形成された基板３１を、銅薄膜３８と密着膜３７との両方をエッチングできるエッチング液に浸漬し、レジスト膜３９間に露出する銅薄膜３８と、銅薄膜３８のエッチング後に露出する密着膜３７とを同じエッチング液に接触させ、エッチング液に接触した部分をエッチング除去する。図２(ｃ)はエッチング除去した状態を示している。
　密着膜３７と銅薄膜３８とが形成された基板３１を純銅をエッチングできる純銅エッチング液に浸漬し、レジスト膜３９に設けられた開口の底面に露出する銅薄膜３８をエッチング除去し、次いで、密着膜用合金をエッチングできる密着膜用エッチング液に浸漬し、密着膜３７をエッチング除去するようにしてもよい。
　この例では銅薄膜３８と密着膜３７とが部分的に除去され、残った部分によって、基板３１上にゲート電極層３２と配線膜３０とが形成される。
　次に、パターニングしてゲート電極層３２と配線膜３０を形成すると、ゲート電極層３２と配線膜３０が位置する部分以外は基板３１の表面が露出しており、レジスト膜３９を除去した後、図３(ａ)に示すように、基板３１の表面、ゲート電極層３２の表面、配線膜３０の表面に、ＳｉＯ2、ＳｉＮx等の絶縁性材料から成るゲート絶縁膜３３を形成する。このゲート絶縁膜３３は、必要に応じてパターニングする。
　次に、ゲート絶縁膜３３上に半導体材料(例えばＳｉ半導体や酸化物半導体)から成る薄膜を形成し、パターニングして、図３(ｂ)に示すように、ゲート絶縁膜３３上にパターニングされた半導体層３４を形成する。
　次いで、少なくとも半導体層３４の表面に金属薄膜が形成される。この金属薄膜をパターニングして、図３(ｃ)に示すように、ソース電極層５１と、ドレイン電極層５２とを形成する。半導体層３４のうち、ソース電極層５１と接触する部分がソース領域７１と呼ばれ、ドレイン電極層５２と接触する部分がドレイン領域７２と呼ばれる。ソース電極層５１とドレイン電極層５２は、半導体層３４のうち、ゲート電極層３２の幅方向両端上であって、ゲート電極層３２の端部に対してゲート絶縁膜３３を間に介して対向する位置に配置されている。次いで、図４(ａ)に示すように、ＳｉＮxやＳｉＯ2等の絶縁膜から成る保護膜４１を形成する。
　次に、図４(ｂ)に示すように、保護膜４１とゲート絶縁膜３３とにヴィアホールやコンタクトホール等の接続孔４３を形成し、接続孔４３の底面に、ドレイン電極層５２、ソース電極層５１、又は配線膜３０等が有する銅薄膜３８の表面を露出させ、その状態で透明導電層を形成し、パターニングする。図５の符号４２は、パターニングされた透明導電層を示している。
　そして、液晶８３と上部電極８１を後工程で配置して、図１に示す液晶表示装置２を得ると、トランジスタ１１は動作可能な状態になる。
　チャネル領域７３は、半導体層３４の、ソース領域７１とドレイン領域７２の間の領域であり、ゲート電極層３２は、少なくともゲート絶縁膜３３を挟んでチャネル領域７３と対向する位置にある。トランジスタ１１は、ゲート絶縁膜３３と、ゲート・ソース・ドレイン電極層３２、５１、５２と半導体層３４とでこのように構成されている。
　なお、半導体層３４は、ＩＧＺＯ(ＩｎＧａＺｎＯ)等の酸化物半導体や、Ｓｉから成るアモルファス半導体、多結晶半導体、単結晶半導体など、種々の半導体が含まれる。
　半導体層３４がＩＧＺＯで構成されている場合は、ソース電極層５１とドレイン電極層５２とを上記配線膜３０によって構成させ、配線膜３０中の密着膜３７を半導体層３４と接触させ、銅薄膜３８を密着膜上に形成し、密着膜３７をＩＧＺＯと接触させることもできる。
　また、上記実施例では、密着膜３７と銅薄膜３８の積層膜は、配線膜３０やゲート電極層３２に用いたが、ＭＯＳトランジスタのソース電極層５１やドレイン電極層５２が基板３１と接触する場合は、密着膜３７と銅薄膜３８の積層膜によってソース電極層やドレイン電極層を構成させることもできる。
　銅（Ｃｕ)を主成分として、添加金属を含有する密着膜用合金を作成し、密着膜用合金から成るＣｕ合金ターゲットを作成した。
　密着膜用合金は、Ｃｕと添加金属とを含有する密着膜用合金から成り、密着膜用合金の原子数を１００ａｔ％としたときに、添加金属には、０．５ａｔ％以上６ａｔ％以下の範囲のＭｇと、１ａｔ％以上１５ａｔ％以下の範囲のＡｌと、０．５ａｔ％以上１０ａｔ％以下の範囲のＳｉとから成る三種の金属のうち、いずれか二種以上の金属が含有される。
　密着膜用合金をスパッタリングして形成される密着膜の基板への密着性は、密着膜用合金中に含有される炭素原子（Ｃ）と酸素原子（Ｏ）の含有量によって大きく変化する。Ｃは５０ｐｐｍ以下含有され、Ｏは１００ｐｐｍ以下含有される。
＜評価内容＞
　密着膜用合金から作成したＣｕ合金ターゲットの、ビッカース硬度と、加工性と、硬度分布と、膜厚分布とを測定した。
　ビッカース硬度は、５０Ｈｖ以上１２０Ｈｖ以下の範囲の測定値を良品とした。
　合金化すると堅くなり、機械加工性が悪化し、また、機械加工時の変形が発生する。スパッタリングレートも低下しやすい。５０Ｈｖ以上１２０Ｈｖ以下の範囲に含まれない測定値を不良品と評価した。
　加工性は、１ｍ×１ｍ×２０ｍｍtの密着膜用合金の板をフライス加工によって厚みを５ｍｍ削って得たＣｕ合金ターゲットの反り量で評価した。図６の符号１０がフライス加工して得たＣｕ合金ターゲットであり、符号ｓがそのＣｕ合金ターゲット１０の反り量である。反り量ｓが１ｍｍ以上のときに不良品と評価した。
　硬度分布については、密着膜用合金から作成したＣｕ合金ターゲット表面の複数箇所を硬度測定し、その測定結果のうちの硬度最大値（Ｍａｘ)と硬度最小値(Ｍｉｎ)とから次式によって算出し、硬度分布が１５％以上であったＣｕ合金ターゲットを不良品と評価した。
　硬度分布＝（硬度最大値－硬度最小値)／(硬度最大値＋硬度最小値)
　スパッタレートについては、密着膜用合金から作成したＣｕ合金ターゲットをスパッタリングし、Ｃｕ合金ターゲットと同じ面積の薄膜を形成したときに、薄膜面内での膜厚最大値と膜厚最小値とを測定し、次式から膜厚分布を算出し、膜厚分布が５％以上のＣｕ合金ターゲットを不良品と評価した。
　膜厚分布＝（膜厚最大値－膜厚最小値)／(膜厚最大値＋膜厚最小値)
　また、密着膜用合金で作成したＣｕ合金ターゲットをスパッタリングして、ガラス製の基板と、エポキシ樹脂製の基板と、ポリイミド樹脂製の基板との表面にそれぞれ密着膜を形成し、密着膜を１ｃｍ×１ｃｍの正方形に切断して密着膜小片から成るマスを１００個形成し、各マス上に接着テープを貼付して接着テープを基板から剥離させたときに、基板とマスとの間で１個でも剥離した場合を不良品と評価した（テープ試験の１００マス評価)。
(１)Ｃｕ－Ｍｇ－Ａｌ
　添加金属として、マグネシウム原子（Ｍｇ）を、０．５、２、６、又は８ａｔ％含有し、アルミニウム原子（Ａｌ）を０、１、２、８、１０、１５、２０ａｔ％含有する密着膜用合金を作成し、Ｃｕ合金ターゲットを作成したときの各測定項目を評価した。その評価の結果とＣの含有率とＯの含有率とを下記表１～表４に示す。○は良品、×は不良品を示している。
　表１～表４中、ＭｇとＡｌとＳｉとを含有しないＣｕのＣｕ合金ターゲットを作成したときの測定値も含む。表５以下も同じである。
　Ｃｕ－０．５ａｔ％Ｍｇ－Ａｌ
Figure JPOXMLDOC01-appb-T000001
　Ｃｕ－２ａｔ％Ｍｇ－Ａｌ
Figure JPOXMLDOC01-appb-T000002
　Ｃｕ－６ａｔ％Ｍｇ－Ａｌ
Figure JPOXMLDOC01-appb-T000003
　Ｃｕ－８ａｔ％Ｍｇ－Ａｌ
Figure JPOXMLDOC01-appb-T000004
(２)Ｃｕ－Ａｌ－Ｓｉ
　添加金属として、Ａｌを１、５、１０、１５又は２０ａｔ％含有し、シリコン原子（Ｓｉ）を０．５、１、２、５、１０又は１５ａｔ％含有する密着膜用合金を作成し、Ｃｕ合金ターゲットを作成したときの各測定項目を評価した。その評価の結果とＣの含有率とＯの含有率とを下記表５～表９に示す。○は良品、×は不良品を示している。
　Ｃｕ－１ａｔ％Ａｌ－Ｓｉ
Figure JPOXMLDOC01-appb-T000005
　Ｃｕ－５ａｔ％Ａｌ－Ｓｉ
Figure JPOXMLDOC01-appb-T000006
　Ｃｕ－１０ａｔ％Ａｌ－Ｓｉ
Figure JPOXMLDOC01-appb-T000007
　Ｃｕ－１５ａｔ％Ａｌ－Ｓｉ
Figure JPOXMLDOC01-appb-T000008
　Ｃｕ－２０ａｔ％Ａｌ－Ｓｉ
Figure JPOXMLDOC01-appb-T000009
(３)Ｃｕ－Ｍｇ－Ａｌ－Ｓｉ
　添加金属として、Ｍｇを１ａｔ％含有し、Ａｌを２ａｔ％含有し、Ｓｉを１又は３ａｔ％含有する密着膜用合金と、Ｍｇを２又は６ａｔ％含有し、Ａｌを２又は８ａｔ％含有し、Ｓｉを２、５又は１０ａｔ％含有する密着膜用合金を作成し、Ｃｕ合金ターゲットを作成したときの各測定項目を評価した。その評価の結果とＣの含有率とＯの含有率とを下記表１０に示す。○は良品、×は不良品を示している。
Figure JPOXMLDOC01-appb-T000010
＜結論＞
　表１～表１０から、添加金属には、０．５ａｔ％以上６ａｔ％以下の範囲のＭｇと、１ａｔ％以上１５ａｔ％以下の範囲のＡｌと、０．５ａｔ％以上１０ａｔ％以下の範囲のＳｉとから成る三種の金属のうち、いずれか二種以上の金属が含有されればよいことが分かる。
　また、密着膜用合金中のＣは５０ｐｐｍ以下の含有量にし、Ｏは１００ｐｐｍ以下の含有量にすれば良いことが分かる。
　このような密着膜用合金からＣｕ合金ターゲットを作成した場合はＣｕ合金ターゲットの組成は密着膜用合金と同じ組成になり、また、そのＣｕ合金ターゲットを希ガスでスパッタリングして形成した薄膜の組成も密着膜用合金の組成と同じになる。
　１１……トランジスタ
　３０……配線膜
　３１……基板
　３２……ゲート電極層
　３３……ゲート絶縁膜
　３４……半導体層
　３７……密着膜
　３８……銅薄膜
　４３……接続孔
　５１……ソース電極層
　５２……ドレイン電極層
　７１……ソース領域
　７２……ドレイン領域
　７３……チャネル領域
　８１……上部電極
　８２……画素電極
　８３……液晶
　８８ａ……Ｃｕ合金ターゲット
　８８ｂ……純銅ターゲット
 

Claims (9)

  1. 　スパッタリング装置に配置され、スパッタリングされるＣｕ合金ターゲットであって、
    　Ｃｕと添加金属とを含有する密着膜用合金から成り、
    　前記密着膜用合金の原子数を１００ａｔ％としたときに、前記添加金属は、０．５ａｔ％以上６ａｔ％以下の範囲のＭｇと、１ａｔ％以上１５ａｔ％以下の範囲のＡｌと、０．５ａｔ％以上１０ａｔ％以下の範囲のＳｉとから成る三種の金属のうち、いずれか二種以上の金属を含有するＣｕ合金ターゲット。
  2. 　前記密着膜用合金は、Ｃの含有量は５０ｐｐｍ以下にされ、Ｏの含有量は１００ｐｐｍ以下にされた請求項１記載のＣｕ合金ターゲット。
  3. 　ビッカース硬度は５０Ｈｖ以上１２０Ｈｖ以下の範囲である請求項１又は請求項２のいずれか１項記載のＣｕ合金ターゲット。
  4. 　Ｃｕと添加金属とを含有する密着膜用合金から成る密着膜を有する配線膜であって、
    　前記密着膜用合金の原子数を１００ａｔ％としたときに、前記添加金属は、０．５ａｔ％以上６ａｔ％以下の範囲のＭｇと、１ａｔ％以上１５ａｔ％以下の範囲のＡｌと、０．５ａｔ％以上１０ａｔ％以下の範囲のＳｉとから成る三種の金属のうち、いずれか二種以上の金属を含有する配線膜。
  5. 　前記密着膜用合金は、Ｃの含有量は５０ｐｐｍ以下にされ、Ｏの含有量は１００ｐｐｍ以下にされた請求項４記載の配線膜。
  6. 　半導体層と、
    　前記半導体層と接触して配置されたゲート絶縁膜と、
    　前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極層とを有し、
    　前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、
    　前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、
    　前記ゲート電極層は、ガラス又は樹脂のうちいずれか一方又は両方から成る基板に接触された密着膜と、
    　前記密着膜に接触された銅薄膜と、を有し、
    　前記密着膜は、Ｃｕと添加金属とを含有する密着膜用合金から成り、
    　前記密着膜用合金の原子数を１００ａｔ％としたときに、前記添加金属は、０．５ａｔ％以上６ａｔ％以下の範囲のＭｇと、１ａｔ％以上１５ａｔ％以下の範囲のＡｌと、０．５ａｔ％以上１０ａｔ％以下の範囲のＳｉとから成る三種の金属のうち、いずれか二種以上の金属を含有する半導体装置。
  7. 　前記密着膜用合金は、Ｃの含有量は５０ｐｐｍ以下にされ、Ｏの含有量は１００ｐｐｍ以下にされた請求項６記載の半導体装置。
  8. 　ガラス又は樹脂のうちいずれか一方又は両方から成る基板と、
    　前記基板表面に設けられた配線膜と、
    　前記基板上に配置された画素電極層と、
    　前記画素電極層上に配置された液晶と、
    　前記液晶上に配置された上部電極層と、を有し、
    　前記画素電極層は、前記配線膜に電気的に接続された液晶表示装置であって、
    　前記配線膜は前記基板と接触する密着膜を有し、
    　前記密着膜は、Ｃｕと添加金属とを含有する密着膜用合金から成り、
    　前記密着膜用合金の原子数を１００ａｔ％としたときに、前記添加金属は、０．５ａｔ％以上６ａｔ％以下の範囲のＭｇと、１ａｔ％以上１５ａｔ％以下の範囲のＡｌと、０．５ａｔ％以上１０ａｔ％以下の範囲のＳｉとから成る三種の金属のうち、いずれか二種以上の金属を含有する液晶表示装置。
  9. 　前記密着膜用合金は、Ｃの含有量は５０ｐｐｍ以下にされ、Ｏの含有量は１００ｐｐｍ以下にされた請求項８記載の液晶表示装置。
     
PCT/JP2020/003145 2019-04-09 2020-01-29 Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置 WO2020208904A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/965,163 US20210215986A1 (en) 2019-04-09 2020-01-29 Cu alloy target, wiring film, semiconductor device, and liquid crystal display device
JP2020529772A JP6768180B1 (ja) 2019-04-09 2020-01-29 Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
CN202080001031.2A CN112055888A (zh) 2019-04-09 2020-01-29 Cu合金靶材、配线膜、半导体装置、液晶显示装置
KR1020207017342A KR20200120604A (ko) 2019-04-09 2020-01-29 Cu 합금 타깃, 배선막, 반도체 장치, 액정 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019074257 2019-04-09
JP2019-074257 2019-04-09

Publications (1)

Publication Number Publication Date
WO2020208904A1 true WO2020208904A1 (ja) 2020-10-15

Family

ID=72751058

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/003145 WO2020208904A1 (ja) 2019-04-09 2020-01-29 Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置

Country Status (5)

Country Link
US (1) US20210215986A1 (ja)
KR (1) KR20200120604A (ja)
CN (1) CN112055888A (ja)
TW (1) TW202104624A (ja)
WO (1) WO2020208904A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010053445A (ja) * 2008-08-01 2010-03-11 Mitsubishi Materials Corp フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
JP2010287791A (ja) * 2009-06-12 2010-12-24 Mitsubishi Materials Corp 配線層構造及びその製造方法
WO2011024704A1 (ja) * 2009-08-28 2011-03-03 株式会社アルバック 配線層、半導体装置、液晶表示装置
WO2011024770A1 (ja) * 2009-08-26 2011-03-03 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP2014239216A (ja) * 2010-06-21 2014-12-18 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177117A (ja) 1992-12-07 1994-06-24 Japan Energy Corp スパッタターゲットとこれを使用する半導体装置の製造方法
JP2002294437A (ja) 2001-04-02 2002-10-09 Mitsubishi Materials Corp 銅合金スパッタリングターゲット
JP6398594B2 (ja) * 2014-10-20 2018-10-03 三菱マテリアル株式会社 スパッタリングターゲット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010053445A (ja) * 2008-08-01 2010-03-11 Mitsubishi Materials Corp フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
JP2010287791A (ja) * 2009-06-12 2010-12-24 Mitsubishi Materials Corp 配線層構造及びその製造方法
WO2011024770A1 (ja) * 2009-08-26 2011-03-03 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
WO2011024704A1 (ja) * 2009-08-28 2011-03-03 株式会社アルバック 配線層、半導体装置、液晶表示装置
JP2014239216A (ja) * 2010-06-21 2014-12-18 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法

Also Published As

Publication number Publication date
CN112055888A (zh) 2020-12-08
US20210215986A1 (en) 2021-07-15
TW202104624A (zh) 2021-02-01
KR20200120604A (ko) 2020-10-21

Similar Documents

Publication Publication Date Title
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
JP5017282B2 (ja) 配線膜の形成方法
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5963804B2 (ja) 半導体装置の製造方法
US20070228575A1 (en) Wiring material and wiring board using the same
JPWO2008018490A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP4913267B2 (ja) 配線層、半導体装置、半導体装置を有する液晶表示装置
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP6768180B1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
WO2020208904A1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2017069585A (ja) 酸化物半導体層を含む薄膜トランジスタ
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
WO2020213232A1 (ja) Ｃｕ合金ターゲット
JP2020012190A (ja) 密着膜用ターゲット、配線層、半導体装置、液晶表示装置
JP2020181866A (ja) 表示装置、配線膜、配線膜製造方法
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
JP2018180297A (ja) ターゲット、配線膜、半導体素子、表示装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2020529772

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20788213

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20788213

Country of ref document: EP

Kind code of ref document: A1