JP4913267B2 - 配線層、半導体装置、半導体装置を有する液晶表示装置 - Google Patents

配線層、半導体装置、半導体装置を有する液晶表示装置 Download PDF

Info

Publication number
JP4913267B2
JP4913267B2 JP2011538380A JP2011538380A JP4913267B2 JP 4913267 B2 JP4913267 B2 JP 4913267B2 JP 2011538380 A JP2011538380 A JP 2011538380A JP 2011538380 A JP2011538380 A JP 2011538380A JP 4913267 B2 JP4913267 B2 JP 4913267B2
Authority
JP
Japan
Prior art keywords
electrode layer
layer
film
thin film
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011538380A
Other languages
English (en)
Other versions
JPWO2011052471A1 (ja
Inventor
悟 高澤
雅紀 白井
暁 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011538380A priority Critical patent/JP4913267B2/ja
Application granted granted Critical
Publication of JP4913267B2 publication Critical patent/JP4913267B2/ja
Publication of JPWO2011052471A1 publication Critical patent/JPWO2011052471A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、微小な半導体デバイスに使用される配線膜の分野に係り、特に、酸化物薄膜に接触する配線層の技術分野に関する。
ＦＰＤ(フラットパネルディスプレイ)や薄膜太陽電池等、近年製造される電気製品は広い基板上にトランジスタを一様に配置する必要があり、そのため、大面積基板に均一な特性の半導体層を形成できる(水素化)アモルファスシリコン等が用いられている。
アモルファスシリコンは低温で形成することができ、他の材料に悪影響を与えないが、移動度が低いという欠点があり、低温形成で高移動度の薄膜が大面積基板に形成できる酸化物半導体が注目されている。
他方、近年では半導体集積回路やＦＰＤ中のトランジスタの電極、配線に、低抵抗の銅薄膜が用いられるようになっており、デジタル信号の伝達速度を速めたり、電力損失の低減による消費電力の低減が図られている。
しかしながら半導体集積回路内の配線層を銅薄膜で形成すると、銅薄膜は酸化物との密着性が悪く、また、銅薄膜の構成物質である銅原子は半導体や酸化物中に拡散し易いという欠点がある。
従って、酸化物薄膜上の銅配線は、剥離や銅拡散が大きな問題となる。
その対策として、銅薄膜と、銅薄膜と接触する酸化物薄膜との間に、拡散に対するバリア性を向上させ、銅薄膜の付着強度を増大させるバリア膜を設けることができる。バリア膜には、例えば、ＴｉＮ膜やＷ膜等がある。
しかし、銅薄膜はドライエッチングが難しく、一般的にウェットエッチング法が用いられているが、銅薄膜のエッチング液とバリア膜のエッチング液とは異なるため、従来技術のバリア膜を用いると、バリア膜と銅薄膜の二層構造の配線層をエッチング液を変えて別々にエッチングする必要が生じる。
そのため、バリア性、密着性を有し、一回のエッチングでパターニングできる配線層が求められている。
特開２００９− ９９８４７号公報 特開２００７−２５０９８２号公報
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、酸化物薄膜への付着力が強く、酸化物薄膜中に銅原子が拡散しない配線膜を提供することにある。
上記課題を解決するために、本発明は、酸化物薄膜上に配置され、パターニングされた配線層であって、前記配線層は、前記酸化物薄膜と接触する高密着性バリア膜と、前記高密着性バリア膜上に配置された銅薄膜とを有し、前記高密着性バリア膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲の含有率にされた配線層である。
また、本発明は、上記配線層と、半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極膜とを有し、前記半導体層には、前記ゲート電極膜と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ゲート絶縁膜は前記酸化物薄膜で構成され、前記配線層は、前記高密着性バリア膜を前記ゲート絶縁膜に接触して配置された半導体装置である。
そして本発明は、この半導体装置を有し、また、ガラス基板と、前記ガラス基板上に形成された画素電極層と、前記画素電極層上に位置する液晶と、前記液晶上に位置する上部電極層とを有し、ソース電極層またはドレイン電極層のいずれか一方は前記配線層によって前記画素電極層に接続され、前記半導体装置によって前記画素電極層と前記上部電極層との間に印加する電圧が切り替えられ、前記画素電極層と前記上部電極層との間に液晶を有する液晶表示装置である。
また、本発明は、上記配線層から成るソース電極層とドレイン電極層と、半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極膜とを有し、前記半導体層には、前記ゲート電極膜と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース電極層と前記ドレイン電極層は前記ソース領域と前記ドレイン領域にそれぞれ接触され、前記ソース電極層と前記ドレイン電極層上には前記酸化物薄膜が配置された半導体装置であって、前記配線層は、前記高密着性バリア膜を前記酸化物薄膜に接触して配置された半導体装置である。
そして本発明は、この半導体装置を有し、また、ガラス基板と、前記ガラス基板上に形成された画素電極層と、前記画素電極層上に位置する液晶と、前記液晶上に位置する上部電極層とを有し、前記ソース電極層または前記ドレイン電極層のいずれか一方は前記配線層によって前記画素電極層に接続され、前記半導体装置によって前記画素電極層と前記上部電極層との間に印加する電圧が切り替えられ、前記画素電極層と前記上部電極層との間に液晶を有する液晶表示装置である。
酸化物薄膜は、半導体装置や液晶表示装置内で層間絶縁層やゲート絶縁層に用いられており、本発明の配線層は、酸化物薄膜に対する付着力が強く、銅原子も拡散しないので、層間絶縁膜上やゲート絶縁膜上や、それらに形成した接続孔内に配置することができる。
銅薄膜と高密着性バリア膜は同じエッチング液でエッチングすることができるので、配線層を一回のエッチングでパターニングすることができる。
(ａ)〜(ｃ)：本発明の第一例のトランジスタの製造工程を説明するための工程図(１) (ａ)〜(ｃ)：本発明の第一例のトランジスタの製造工程を説明するための工程図(２) (ａ)、(ｂ)：本発明の第一例のトランジスタの製造工程を説明するための工程図(３) 本発明の第一例のトランジスタの製造工程を説明するための工程図(４) 本発明の第一例のトランジスタと、そのトランジスタを有する液晶表示装置を説明するための図 本発明の配線層の他の例を説明するための模式的な斜視図
１３、１３’……トランジスタ
３１……ガラス基板
３２……ゲート電極膜
３３……ゲート絶縁膜
３４……半導体層
３７……高密着性バリア膜
３８……銅薄膜
４３……接続孔
６１……層間絶縁層
７１……ソース領域
７２……ドレイン領域
７３……チャネル領域
８１……上部電極層
８２……画素電極層
８３……液晶
＜トランジスタ＞
図５は、本発明の第一例の液晶表示装置であり、本発明の第一例のトランジスタ１３の断面図が、液晶表示部１４と共に示されている。
図５を参照し、このトランジスタ１３は、ガラス基板３１上に部分的に半導体層３４が形成されており、半導体層３４上と、半導体層３４間に露出するガラス基板３１上とにゲート絶縁膜３３が形成されている。この半導体層３４には、単結晶シリコン、ポリシリコン、アモルファスシリコン、化合物半導体の他、ＩＧＺＯ膜、ＩｎＧａＺｎＯ膜、ＺｎＯ膜、ＳｎＯ2膜等の酸化物半導体も含まれる。
各半導体層３４の両端部には、それぞれソース領域７１とドレイン領域７２とが形成されており、ソース領域７１とドレイン領域７２の間は、後述する接続層が形成されるチャネル領域７３が配置されている。
半導体層３４上では、ゲート絶縁膜３３は、ソース領域７１とチャネル領域７３とドレイン領域７２との間に亘って配置されている。
そのゲート絶縁膜３３のうちのチャネル領域７３上の部分には、少なくとも両端部がそれぞれソース領域７１の上とドレイン領域７２の上に位置するゲート電極膜３２が配置されており、ゲート絶縁膜３３上には、ゲート電極膜３２を覆うように、酸化物から成る薄膜である層間絶縁層６１が配置されている。
ゲート絶縁膜３３と層間絶縁層６１とが積層した部分である積層膜のうち、ソース領域７１上の位置とドレイン領域７２上の位置には、エッチングによって接続孔４３ａ、４３ｂがそれぞれ形成されている。
接続孔４３ａ、４３ｂの底部に露出するソース領域７１の表面とドレイン領域７２の表面とに接続された状態で、高密着性バリア膜３７と銅薄膜３８がこの順序で積層して形成され、高密着性バリア膜３７と銅薄膜３８の二層構造の配線層５０ａ、５０ｂが形成されている。
この配線層５０ａ、５０ｂは、不図示の位置で層間絶縁層６１上を引き回されている。
この配線層５０ａ、５０ｂはパターニングされており、高密着性バリア膜３７がソース領域７１表面と接触した配線層５０ａはソース電極層であり、ドレイン領域７２表面と接触した配線層５０ｂはドレイン電極層であり、ソース電極層とドレイン電極層とは分離され、トランジスタ１３が構成されている。
ソース電極層である配線層５０ａとドレイン電極層である配線層５０ｂに電圧を印加した状態でゲート電極膜３２にゲート電圧を印加すると、チャネル領域７３内に、チャネル領域７３と同じ導電型又は反対の導電型の低抵抗の接続層が形成され、この接続層によってソース領域７１とドレイン領域７２が接続されトランジスタ１３が導通する(ＯＮ)。
ゲート電圧の印加を停止すると、ソース領域７１とドレイン領域７２とを低抵抗で接続する接続層は消滅し、ソース電極層とドレイン電極層との間は遮断される(ＯＦＦ)。
高密着性バリア膜３７は、Ｃｕ−Ｍｇ−Ａｌから成る導電性薄膜であり、銅薄膜３８は全体の原子数を１００ａｔ％としたとき、５０ａｔ％を越える含有率で銅を含有する低抵抗な導電性薄膜である。
高密着性バリア膜３７は、ＳｉＯ2等の酸化物薄膜の表面に形成されると、酸化物薄膜に対して付着力が高く、銅薄膜３８は密着性バリア膜３７に対する付着力が高い。
配線層５０ａ、５０ｂは、層間絶縁層６１上を引き回され、層間絶縁層６１表面では、高密着性バリア膜３７が層間絶縁層６１と接触しており、従って、銅薄膜３８は、層間絶縁層６１から剥離することはない。
また、高密着性バリア膜３７は、銅原子に対するバリア機能を有しており、高密着性バリア膜３７から酸化物薄膜に銅原子は拡散せず、また、銅薄膜３８と層間絶縁層６１等の酸化物薄膜との間には高密着性バリア膜３７が位置しているから、銅薄膜３８中の銅原子の拡散は高密着性バリア膜３７によって阻止され、酸化物薄膜中への銅拡散が防止されている。
ゲート絶縁膜３３と層間絶縁層６１との積層膜に形成された接続孔４３ａ、４３ｂの内部では、接続孔４３ａ、４３ｂの内周面に、ゲート絶縁膜３３と層間絶縁層６１とがエッチングされて形成された断面がそれぞれ露出されており、ゲート絶縁膜３３や、酸化物薄膜である層間絶縁層６１の断面には、配線層５０ａ、５０ｂの高密着性バリア膜３７が接触し、銅薄膜３８が直接接触せず、断面から層間絶縁層６１やゲート絶縁膜３３内に銅原子が拡散しないようになっている。
ゲート絶縁膜３３は、ここでは酸化物薄膜であり、ゲート絶縁膜３３のエッチング断面には、配線層５０ａ、５０ｂの高密着性バリア膜３７が接触し、銅薄膜３８が直接接触しないようになっているが、本発明は、ゲート絶縁膜３３が酸化物薄膜でない場合も含まれる。
このように、本発明では、酸化物薄膜の表面や断面には、高密着性バリア膜３７を介して銅薄膜３８が接触するようになっており、高密着性バリア膜３７の高い密着力によって銅薄膜３８は酸化物薄膜から剥離せず、また、高密着性バリア膜３７のバリア特性によって、銅薄膜３８中や高密着性バリア膜３７中の銅原子が、酸化物薄膜中に拡散しないようになっている。
＜液晶表示部＞
次に、液晶表示部１４を説明すると、液晶表示部１４には、保護膜４１上に、ＩＴＯ等の透明な導電性薄膜から成る画素電極８２が配置されており、画素電極８２上には液晶８３が配置されている。液晶８３上には上部電極８１が位置しており、画素電極８２と上部電極８１との間に電圧が印加されると、液晶８３を通る光の偏光性が変更され、偏光フィルタでの通過性が制御される。
画素電極８２は、ソース電極層である配線層５０ａやドレイン電極層である配線層５０ｂと電気的に接続されている。図５では、保護膜４１には、底面に配線層５０ｂの銅薄膜３８が露出する接続孔４４が形成されており、画素電極８２は、接続孔４４を介して、一個のトランジスタ１３のドレイン電極層である配線層５０ｂに接続されている。トランジスタ１３がＯＮ・ＯＦＦすることで、画素電極８２への電圧印加の開始・終了が行われる。
＜製造工程＞
このトランジスタ１３の製造工程を説明する。
先ず、図１(ａ)に示されているように、半導体層３４が複数個形成されたガラス基板３１の表面に、酸化物薄膜(ここではＳｉＯ2)から成るゲート絶縁膜３３を形成し、半導体層３４表面をゲート絶縁膜３３で覆う。
次に、同図(ｂ)に示すように、ゲート絶縁膜３３の表面に、導電性材料から成るゲート電極用導電性薄膜３０を形成する。ゲート電極用導電性薄膜３０は、Ｍｏ、Ｔｉ、Ｗ、Ｔａまたはそれらの合金から構成されている。
次に、同図(ｃ)に示すように、ゲート電極用導電性薄膜３０をパターニングしてゲート電極用導電性薄膜３０の残部から成るゲート電極膜３２を形成する。
半導体層３４は、離間して配置されたソース領域７１とドレイン領域７２と、ソース領域７１とドレイン領域７２とで挟まれたチャネル領域７３とを有しており、ゲート電極膜３２は、チャネル領域７３の上方のゲート絶縁膜３３の表面に、ソース領域７１の上方とドレイン領域７２の上方とに亘って配置されている。
次に、図２(ａ)に示すように、ゲート電極膜３２が形成された基板３１の表面に、ＣＶＤ方法などによって、酸化物薄膜から成る層間絶縁層６１を全面成膜する。層間絶縁層６１は、ここではＳｉＯ2膜であるが、ＳｉＯＮなどの他の酸化物薄膜も本発明に含まれる。
次に、図２(ｂ)に示すように、エッチングにより、層間絶縁層６１とゲート絶縁膜３３との積層膜のうち、ソース領域７１の一部の上方とドレイン領域７２の一部の上方との位置に、それぞれ接続孔４３ａ、４３ｂを形成する。
接続孔４３ａ、４３ｂの底面には、半導体層３４のソース領域７１の表面とドレイン領域７２の表面とがそれぞれ露出されており、接続孔４３ａ、４３ｂの側面には、エッチングによって発生したゲート絶縁膜３３と層間絶縁層６１の断面が露出している。
図２(ｃ)に示すように、この状態で、接続孔４３ａ、４３ｂを有するガラス基板３１をスパッタリング装置の真空槽内に搬入し、Ｃｕ−Ｍｇ−Ａｌ合金から成るターゲットをスパッタし、高密着性バリア膜３７を全面成膜する。高密着性バリア膜３７は、層間絶縁層６１の表面と側面とゲート絶縁膜３３の側面とソース領域７１の表面とドレイン領域７２の表面とに接触している。
同じ真空槽内には、純銅のターゲットも銅薄膜３８の形成用に配置されており、高密着性バリア膜３７が所定膜厚に形成された後、Ｃｕ−Ｍｇ−Ａｌ合金から成るターゲットのスパッタリングを終了し、銅薄膜３８を形成するターゲットをスパッタリングし、図３(ａ)に示すように、高密着性バリア膜３７の表面に銅薄膜３８を全面成膜し、高密着性バリア膜３７とその表面の銅薄膜３８とから成る配線層５０を得る。銅薄膜用のターゲットは、５０ａｔ％を超える含有率で銅を含有する。
銅薄膜３８は、高密着性バリア膜３７を介して、層間絶縁層６１の表面と側面と、ゲート絶縁膜３３の側面と、ソース領域７１の表面と、ドレイン領域７２の表面とに固定されている。
この配線層５０をレジスト膜を使用してエッチングし、図３(ｂ)に示すように、ガラス基板３１上に全面成膜された配線層５０から、ソース領域７１に接続されたソース電極層である配線層５０ａと、ドレイン領域７２に接続されたドレイン電極層である配線層５０ｂとを形成する。高密着性バリア膜３７と銅薄膜３８は、同じエッチング液によってエッチングされる。
次に、図４に示すように、配線層５０ａ、５０ｂの表面や、配線層５０ａ、５０ｂの間に露出する層間絶縁層６１等の表面に保護膜４１を形成し、図５に示すように、配線層５０ａ又は５０ｂ上の保護膜４１の部分に接続孔４４を形成した後、所望パターンの画素電極８２を形成して、画素電極８２を配線層５０ａ又は５０ｂに接触させ、画素電極８２と配線層５０ａ又は５０ｂとを電気的に接続してリアパネルを構成させる。このリアパネルは、上部電極８１を有するフロントパネルと貼合わせてその間に液晶８３を封入して、リアパネルのガラス基板３１側から液晶８３に入射し、透過する光の偏光性を制御できるようにする。
なお、図６では、ガラス基板３１上に酸化物薄膜５２が形成されており、同図のトランジスタ１３’では、金属膜のパターニングによって、ソース電極層又はドレイン電極層等の電極層５１に接続された配線層５０ｃや、ゲート電極膜３２に接続された配線層５０ｄが形成され、これらの配線層５０ｃ、５０ｄは、トランジスタ１３’同士の接続やトランジスタ１３’とキャパシタンス素子間の接続等、素子間の接続に用いられている。
具体例として配線層５０ｃはデータ線、配線層５０ｄはアドレス線を例示している。
なお、配線層５０ｃは、ソース電極層又はドレイン電極層と一緒に形成してもよい。また、配線層５０ｄはゲート電極層３２と一緒に形成してもよい。
配線層５０ｃと配線層５０ｄとは、酸化物薄膜５２に接触する高密着性バリア膜と、高密着性バリア膜上に積層された銅薄膜から成り、高密着性バリア膜と銅薄膜は同じエッチング液によって一緒にエッチングされてパターニングされている。
高密着性バリア膜が接触する酸化物薄膜５２は、ゲート絶縁膜３３や層間絶縁層である場合に限定されるものではなく、酸化物から成る薄膜を広く含んでおり、高密着性バリア膜が酸化物薄膜５２に接触しているので、配線層５０ｃ、５０ｄの剥離や配線層５０ｃ、５０ｄからの酸化物薄膜５２への銅拡散はない。
なお、図６のトランジスタ１３’はボトムゲート型のトランジスタを示しているが、この型に限定されない。本発明は酸化物薄膜に高密着性バリア膜を介して銅薄膜が形成された配線層を含む。
Ｃｕ(銅)を主成分として、Ｍｇ(マグネシウム)とＡｌ(アルミニウム)を所望割合で含有させてターゲットを作製し、そのターゲットをスパッタリングし、酸化物薄膜(ここでは、ＳｉＯ2薄膜)の表面に、ターゲットと同じ組成のＣｕ−Ｍｇ−Ａｌから成る高密着性バリア膜を形成し、形成した高密着性バリア膜上に純銅薄膜を形成して、高密着性バリア膜と純銅薄膜とから成る配線層を形成した。
ＭｇとＡｌの添加割合が異なる高密着性バリア膜の密着性とバリア性について評価した。評価結果を表１に記載する。ＳｉＯ2から成る酸化物薄膜はガラス基板の表面に形成されている。
Figure 0004913267
表１中の「ＳｉＨ4系ＳｉＯ2膜」は、ガラス基板上にＳｉＨ4ガスとＮ2Ｏガスを原料としてＣＶＤ法によって形成したＳｉＯ2膜であり、「ＴＥＯＳ系ＳｉＯ2膜」はＴＥＯＳとＯ2ガスを用いてＣＶＤ法によって形成したＳｉＯ2膜である。
表１中の「Ｍｇ含有量」と「Ａｌ含有量」中の数値は、ターゲット又は高密着性バリア膜中のＣｕ原子数とＭｇ原子数とＡｌ原子数との合計個数を１００ａｔ％としたときの、含有するＭｇ原子数割合(Ｘａｔ％)及びＡｌ原子数割合(Ｙａｔ％)を示しており、“−”は含有量がゼロの場合である。
「Target作製可否」の欄は、Ｃｕ、Ｍｇ、Ａｌの材料がターゲットに成形できた場合を“○”、ターゲットに成形できなかった場合を“×”にした。
「密着性」の欄の評価は、純銅薄膜の表面に粘着テープを貼付し、粘着テープを引き剥がし、粘着テープが、粘着テープと純銅薄膜の界面で剥離した場合を“○”、電極層内部の破壊、又は電極層と絶縁性薄膜や半導体との界面で剥離した場合を“×”とした。
バリア性については、オージェ電子分光分析法によって、高密着性バリア膜と接触した酸化物薄膜(ＳｉＯ2膜)中へのＣｕ原子の拡散の有無を測定し、Ｃｕが検出されない場合を“○”、検出された場合を“×”とした。
表１に記載した測定結果から、ＭｇとＡｌの両方を含有しないと、特に、アニール後の密着性やバリア性が悪く、Ｍｇ含有率が０．５ａｔ％以上５ａｔ％以下であって、Ａｌ含有率が５ａｔ％以上１５ａｔ％以下の場合が、密着性とバリア性の両方に優れていることが分かる。従って、本発明の上記各実施例のＣｕ−Ｍｇ−Ａｌから成る薄膜である高密着性バリア膜は、Ｃｕ原子数とＭｇ原子数とＡｌ原子数の合計個数を１００ａｔ％としたときに、Ｍｇ含有率が０．５ａｔ％以上５ａｔ％以下であって、Ａｌ含有率５ａｔ％以上１５ａｔ％以下である導電性薄膜である。
高密着性バリア膜３７上に高密着性バリア膜３７と接触して形成される銅薄膜３８は全体の原子数を１００ａｔ％としたとき、５０ａｔ％を越える含有率で銅を含有する低抵抗な導電性薄膜である。
なお、上記実施例の酸化物薄膜には、例えばＳｉＯＮ膜、ＳｉＯＣ膜、ＳｉＯＦ膜、Ａｌ2Ｏ3膜、Ｔａ2Ｏ5膜、ＨｆＯ2膜、ＺｒＯ2膜等を用いることができる。

Claims (5)

  1. 酸化物薄膜上に配置され、
    パターニングされた配線層であって、
    前記配線層は、前記酸化物薄膜と接触する高密着性バリア膜と、前記高密着性バリア膜上に配置された銅薄膜とを有し、
    前記高密着性バリア膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲の含有率にされた配線層。
  2. 請求項１記載の配線層と、
    半導体層と、
    前記半導体層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極膜とを有し、
    前記半導体層には、前記ゲート電極膜と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、
    前記ゲート絶縁膜は前記酸化物薄膜で構成され、前記配線層は、前記高密着性バリア膜を前記ゲート絶縁膜に接触して配置された半導体装置。
  3. 請求項１記載の配線層から成るソース電極層とドレイン電極層と、
    半導体層と、
    前記半導体層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極膜とを有し、
    前記半導体層には、前記ゲート電極膜と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、
    前記ソース電極層と前記ドレイン電極層は前記ソース領域と前記ドレイン領域にそれぞれ接触され、
    前記ソース電極層と前記ドレイン電極層下には前記酸化物薄膜が配置された半導体装置であって、
    前記配線層は、前記高密着性バリア膜を前記酸化物薄膜に接触して配置された半導体装置。
  4. 請求項２記載の半導体装置と、
    ガラス基板と、前記ガラス基板上に形成された画素電極層と、前記画素電極層上に位置する液晶と、前記液晶上に位置する上部電極層とを有し、
    ソース電極層またはドレイン電極層のいずれか一方は前記配線層によって前記画素電極層に接続され、
    前記半導体装置によって前記画素電極層と前記上部電極層との間に印加する電圧が切り替えられ、前記画素電極層と前記上部電極層との間に液晶を有する液晶表示装置。
  5. 請求項３記載の半導体装置と、
    ガラス基板と、前記ガラス基板上に形成された画素電極層と、前記画素電極層上に位置する液晶と、前記液晶上に位置する上部電極層とを有し、
    前記ソース電極層または前記ドレイン電極層のいずれか一方は前記配線層によって前記画素電極層に接続され、
    前記半導体装置によって前記画素電極層と前記上部電極層との間に印加する電圧が切り替えられ、前記画素電極層と前記上部電極層との間に液晶を有する液晶表示装置。
JP2011538380A 2009-10-27 2010-10-21 配線層、半導体装置、半導体装置を有する液晶表示装置 Active JP4913267B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011538380A JP4913267B2 (ja) 2009-10-27 2010-10-21 配線層、半導体装置、半導体装置を有する液晶表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009246939 2009-10-27
JP2009246939 2009-10-27
PCT/JP2010/068576 WO2011052471A1 (ja) 2009-10-27 2010-10-21 配線層、半導体装置、半導体装置を有する液晶表示装置
JP2011538380A JP4913267B2 (ja) 2009-10-27 2010-10-21 配線層、半導体装置、半導体装置を有する液晶表示装置

Publications (2)

Publication Number Publication Date
JP4913267B2 true JP4913267B2 (ja) 2012-04-11
JPWO2011052471A1 JPWO2011052471A1 (ja) 2013-03-21

Family

ID=43921894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011538380A Active JP4913267B2 (ja) 2009-10-27 2010-10-21 配線層、半導体装置、半導体装置を有する液晶表示装置

Country Status (6)

Country Link
US (1) US8373832B2 (ja)
JP (1) JP4913267B2 (ja)
KR (1) KR101214413B1 (ja)
CN (1) CN102576675B (ja)
TW (1) TWI382541B (ja)
WO (1) WO2011052471A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103794651A (zh) 2014-01-23 2014-05-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
TWI685116B (zh) * 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
US10134910B2 (en) * 2014-11-28 2018-11-20 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
KR20220016373A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US20220102522A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Low resistance and reduced reactivity approaches for fabricating contacts and the resulting structures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2007027259A (ja) * 2005-07-13 2007-02-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2010053445A (ja) * 2008-08-01 2010-03-11 Mitsubishi Materials Corp フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
WO2011024704A1 (ja) * 2009-08-28 2011-03-03 株式会社アルバック 配線層、半導体装置、液晶表示装置
WO2011024770A1 (ja) * 2009-08-26 2011-03-03 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037257A (en) 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
KR100356593B1 (ko) * 1999-10-15 2002-10-19 엘지.필립스 엘시디 주식회사 구리합금 배선 및 그 제조방법, 박막 트랜지스터 및 그제조방법
KR100662488B1 (ko) * 2000-10-14 2007-01-02 엘지.필립스 엘시디 주식회사 Ｔｆｔ-ｌｃｄ 패널 및 그 제조 방법
JP2004533123A (ja) * 2001-06-14 2004-10-28 マトソン テクノロジー インコーポレーテッド 銅接続用の障壁エンハンスメント工程
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2007027259A (ja) * 2005-07-13 2007-02-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2010053445A (ja) * 2008-08-01 2010-03-11 Mitsubishi Materials Corp フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
WO2011024770A1 (ja) * 2009-08-26 2011-03-03 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
WO2011024704A1 (ja) * 2009-08-28 2011-03-03 株式会社アルバック 配線層、半導体装置、液晶表示装置

Also Published As

Publication number Publication date
KR101214413B1 (ko) 2012-12-21
US8373832B2 (en) 2013-02-12
JPWO2011052471A1 (ja) 2013-03-21
TWI382541B (zh) 2013-01-11
TW201131783A (en) 2011-09-16
CN102576675A (zh) 2012-07-11
CN102576675B (zh) 2014-12-24
WO2011052471A1 (ja) 2011-05-05
KR20120041807A (ko) 2012-05-02
US20120262659A1 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5805270B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
JP5017282B2 (ja) 配線膜の形成方法
JP4355743B2 (ja) Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4913267B2 (ja) 配線層、半導体装置、半導体装置を有する液晶表示装置
TWI423445B (zh) 薄膜導體及製造方法
EP2736074A1 (en) Array substrate and manufacturing method thereof, liquid crystal panel, and display device
JPWO2008081805A1 (ja) 配線膜の形成方法、トランジスタ、及び電子装置
KR20060027918A (ko) 박막 트랜지스터 표시판과 그 제조방법
US20210215986A1 (en) Cu alloy target, wiring film, semiconductor device, and liquid crystal display device
JP2011091365A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR20120023082A (ko) 전자 장치의 형성 방법, 전자 장치, 반도체 장치 및 트랜지스터
JP2020012190A (ja) 密着膜用ターゲット、配線層、半導体装置、液晶表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

R150 Certificate of patent or registration of utility model

Ref document number: 4913267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250