KR101214413B1 - 배선층, 반도체 장치, 반도체 장치를 갖는 액정 표시 장치 - Google Patents
배선층, 반도체 장치, 반도체 장치를 갖는 액정 표시 장치 Download PDFInfo
- Publication number
- KR101214413B1 KR101214413B1 KR1020127008322A KR20127008322A KR101214413B1 KR 101214413 B1 KR101214413 B1 KR 101214413B1 KR 1020127008322 A KR1020127008322 A KR 1020127008322A KR 20127008322 A KR20127008322 A KR 20127008322A KR 101214413 B1 KR101214413 B1 KR 101214413B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode layer
- layer
- film
- thin film
- liquid crystal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 33
- 239000010408 film Substances 0.000 claims abstract description 140
- 239000010409 thin film Substances 0.000 claims abstract description 104
- 230000004888 barrier function Effects 0.000 claims abstract description 68
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 66
- 239000010949 copper Substances 0.000 claims abstract description 62
- 229910052802 copper Inorganic materials 0.000 claims abstract description 60
- 239000011777 magnesium Substances 0.000 claims abstract description 19
- 229910052749 magnesium Inorganic materials 0.000 claims abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 14
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 24
- 239000011521 glass Substances 0.000 claims description 20
- 239000000853 adhesive Substances 0.000 abstract description 7
- 229910003023 Mg-Al Inorganic materials 0.000 abstract description 6
- 230000001070 adhesive effect Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 175
- 239000011229 interlayer Substances 0.000 description 23
- 238000005530 etching Methods 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000002390 adhesive tape Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001941 electron spectroscopy Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
산화물 박막으로부터 박리되지 않고, 또, 산화물 박막 중에 구리 원자가 확산되지 않는 전극막을 제공한다. 배선층을, Cu-Mg-Al 의 박막인 고밀착성 배리어막 (37) 과 구리 박막 (38) 으로 구성시키고, 산화물 박막에는 고밀착성 배리어막 (37) 을 접촉시킨다. 고밀착성 배리어막 (37) 은, 구리와 마그네슘과 알루미늄의 합계 원자수를 100 at％ 로 했을 때, 마그네슘을 0.5 at％ 이상 5 at％ 이하, 알루미늄을 5 at％ 이상 15 at％ 이하의 범위에서 함유시키면, 밀착성과 배리어성이 양립하여, 부착력이 강하고, 구리 원자가 확산되지 않는 배선층 (50a, 50b) 이 얻어진다.
Description
본 발명은, 미소한 반도체 디바이스에 사용되는 배선막 분야에 관한 것으로, 특히, 산화물 박막에 접촉하는 배선층의 기술 분야에 관한 것이다.
FPD (플랫 패널 디스플레이) 나 박막 태양 전지 등, 최근 제조되는 전기 제품은 넓은 기판 상에 트랜지스터를 고르게 배치할 필요가 있고, 그 때문에, 대면적 기판에 균일한 특성의 반도체층을 형성할 수 있는 (수소화) 아모르퍼스 실리콘 등이 이용되고 있다.
아모르퍼스 실리콘은 저온에서 형성할 수 있고, 다른 재료에 악영향을 주지 않지만, 이동도가 낮다는 결점이 있고, 저온 형성에 의해 고이동도의 박막을 대면적 기판에 형성할 수 있는 산화물 반도체가 주목받고 있다.
한편, 최근에는 반도체 집적 회로나 FPD 중의 트랜지스터의 전극, 배선에, 저저항의 구리 박막이 사용되게 되어, 디지털 신호의 전달 속도를 빠르게 하거나, 전력 손실의 저감에 의한 소비 전력의 저감이 도모되고 있다.
그러나 반도체 집적 회로 내의 배선층을 구리 박막으로 형성하면, 구리 박막은 산화물과의 밀착성이 나쁘고, 또, 구리 박막의 구성 물질인 구리 원자는 반도체나 산화물 중에 확산되기 쉽다는 결점이 있다.
따라서, 산화물 박막 상의 구리 배선은, 박리나 구리 확산이 큰 문제가 된다.
그 대책으로서 구리 박막과, 구리 박막과 접촉하는 산화물 박막 사이에, 확산에 대한 배리어성을 향상시키고, 구리 박막의 부착 강도를 증대시키는 배리어막을 형성할 수 있다. 배리어막에는, 예를 들어, TiN 막이나 W 막 등이 있다.
그러나, 구리 박막은 드라이 에칭이 어려워, 일반적으로 웨트 에칭법이 이용되고 있는데, 구리 박막의 에칭액과 배리어막의 에칭액은 상이하므로, 종래 기술의 배리어막을 사용하면, 배리어막과 구리 박막의 2 층 구조의 배선층을 에칭액을 바꾸어 따로 따로 에칭할 필요가 생긴다.
그 때문에, 배리어성, 밀착성을 갖고, 1 회의 에칭으로 패터닝할 수 있는 배선층이 요구되고 있다.
본 발명은 상기 종래 기술의 문제를 해결하기 위해서 창작된 것으로, 그 목적은, 산화물 박막에 대한 부착력이 강하고, 산화물 박막 중에 구리 원자가 확산되지 않는 배선막을 제공하는 것에 있다.
상기 과제를 해결하기 위해서, 본 발명은, 산화물 박막 상에 배치되고, 패터닝된 배선층으로서, 상기 배선층은, 상기 산화물 박막과 접촉하는 고밀착성 배리어막과, 상기 고밀착성 배리어막 상에 배치된 구리 박막을 갖고, 상기 고밀착성 배리어막은, 구리와 마그네슘과 알루미늄을 함유하고, 구리와 마그네슘과 알루미늄과의 합계 원자수를 100 at％ 로 했을 때, 마그네슘은 0.5 at％ 이상 5 at％ 이하, 알루미늄은 5 at％ 이상 15 at％ 이하의 범위의 함유율로 된 배선층이다.
또, 본 발명은, 상기 배선층과, 반도체층과, 상기 반도체층 상에 형성된 게이트 절연막과, 상기 게이트 절연막을 사이에 두고 상기 반도체층과 대향하는 게이트 전극막을 갖고, 상기 반도체층에는, 상기 게이트 전극막과 대향하는 부분에 채널 영역이 형성되고, 상기 채널 영역의 양측에 소스 영역과 드레인 영역이 형성되고, 상기 게이트 절연막은 상기 산화물 박막으로 구성되고, 상기 배선층은, 상기 고밀착성 배리어막을 상기 게이트 절연막에 접촉하여 배치된 반도체 장치이다.
그리고, 본 발명은, 이 반도체 장치를 갖고, 또, 유리 기판과, 상기 유리 기판 상에 형성된 화소 전극층과, 상기 화소 전극층 상에 위치하는 액정과, 상기 액정 상에 위치하는 상부 전극층을 갖고, 소스 전극층 또는 드레인 전극층의 어느 일방은 상기 배선층에 의해 상기 화소 전극층에 접속되고, 상기 반도체 장치에 의해 상기 화소 전극층과 상기 상부 전극층 사이에 인가되는 전압이 전환되고, 상기 화소 전극층과 상기 상부 전극층 사이에 액정을 갖는 액정 표시 장치이다.
또, 본 발명은, 상기 배선층으로 이루어지는 소스 전극층과 드레인 전극층과, 반도체층과, 상기 반도체층 상에 형성된 게이트 절연막과, 상기 게이트 절연막을 사이에 두고 상기 반도체층과 대향하는 게이트 전극막을 갖고, 상기 반도체층에는, 상기 게이트 전극막과 대향하는 부분에 채널 영역이 형성되고, 상기 채널 영역의 양측에 소스 영역과 드레인 영역이 형성되고, 상기 소스 전극층과 상기 드레인 전극층은 상기 소스 영역과 상기 드레인 영역에 각각 접촉되고, 상기 소스 전극층과 상기 드레인 전극층 상에는 상기 산화물 박막이 배치된 반도체 장치로서, 상기 배선층은, 상기 고밀착성 배리어막을 상기 산화물 박막에 접촉하여 배치된 반도체 장치이다.
또, 본 발명은, 상기 배선층으로 이루어지는 소스 전극층과 드레인 전극층과, 반도체층과, 상기 반도체층 상에 형성된 게이트 절연막과, 상기 게이트 절연막을 사이에 두고 상기 반도체층과 대향하는 게이트 전극막을 갖고, 상기 반도체층에는, 상기 게이트 전극막과 대향하는 부분에 채널 영역이 형성되고, 상기 채널 영역의 양측에 소스 영역과 드레인 영역이 형성되고, 상기 소스 전극층과 상기 드레인 전극층은 상기 소스 영역과 상기 드레인 영역에 각각 접촉되고, 상기 소스 전극층과 상기 드레인 전극층 상에는 상기 산화물 박막이 배치된 반도체 장치로서, 상기 배선층은, 상기 고밀착성 배리어막을 상기 산화물 박막에 접촉하여 배치된 반도체 장치이다.
그리고, 본 발명은, 이 반도체 장치를 갖고, 또, 유리 기판과, 상기 유리 기판 상에 형성된 화소 전극층과, 상기 화소 전극층 상에 위치하는 액정과, 상기 액정 상에 위치하는 상부 전극층을 갖고, 상기 소스 전극층 또는 드레인 전극층의 어느 일방은 상기 배선층에 의해 상기 화소 전극층에 접속되고, 상기 반도체 장치에 의해 상기 화소 전극층과 상기 상부 전극층 사이에 인가되는 전압이 전환되고, 상기 화소 전극층과 상기 상부 전극층 사이에 액정을 갖는 액정 표시 장치이다.
또, 본 발명은, 상기 어느 반도체 장치와, 유리 기판과, 상기 유리 기판 상에 형성된 화소 전극층과, 상기 화소 전극층 상에 위치하는 액정과, 상기 액정 상에 위치하는 상부 전극층을 갖고, 상기 소스 전극층 또는 드레인 전극층의 어느 일방은 상기 배선층에 의해 상기 화소 전극층에 접속되고, 상기 반도체 장치에 의해 상기 화소 전극층과 상기 상부 전극층 사이에 인가되는 전압이 전환되고, 상기 화소 전극층과 상기 상부 전극층 사이에 액정을 갖는 액정 표시 장치이다.
또, 본 발명은, 상기 어느 반도체 장치와, 유리 기판과, 상기 유리 기판 상에 형성된 화소 전극층과, 상기 화소 전극층 상에 위치하는 액정과, 상기 액정 상에 위치하는 상부 전극층을 갖고, 상기 소스 전극층 또는 드레인 전극층의 어느 일방은 상기 배선층에 의해 상기 화소 전극층에 접속되고, 상기 반도체 장치에 의해 상기 화소 전극층과 상기 상부 전극층 사이에 인가되는 전압이 전환되고, 상기 화소 전극층과 상기 상부 전극층 사이에 액정을 갖는 액정 표시 장치이다.
산화물 박막은, 반도체 장치나 액정 표시 장치 내에서 층간 절연층이나 게이트 절연층에 이용되고 있고, 본 발명의 배선층은, 산화물 박막에 대한 부착력이 강하고, 구리 원자도 확산되지 않기 때문에, 층간 절연막 상이나 게이트 절연막 상이나, 그것들에 형성한 접속공 내에 배치할 수 있다.
구리 박막과 고밀착성 배리어막은 동일한 에칭액으로 에칭할 수 있기 때문에, 배선층을 1 회의 에칭으로 패터닝할 수 있다.
도 1(a)~도 1(c)：본 발명의 제 1 예의 트랜지스터의 제조 공정을 설명하기 위한 공정도 (1).
도 2(a)~도 2(c)：본 발명의 제 1 예의 트랜지스터의 제조 공정을 설명하기 위한 공정도 (2).
도 3(a), 도 3(b)：본 발명의 제 1 예의 트랜지스터의 제조 공정을 설명하기 위한 공정도 (3).
도 4 는, 본 발명의 제 1 예의 트랜지스터의 제조 공정을 설명하기 위한 공정도 (4).
도 5 는, 본 발명의 제 1 예의 트랜지스터와, 그 트랜지스터를 갖는 액정 표시 장치를 설명하기 위한 도면.
도 6 은, 본 발명의 배선층의 다른 예를 설명하기 위한 모식적인 사시도.
도 2(a)~도 2(c)：본 발명의 제 1 예의 트랜지스터의 제조 공정을 설명하기 위한 공정도 (2).
도 3(a), 도 3(b)：본 발명의 제 1 예의 트랜지스터의 제조 공정을 설명하기 위한 공정도 (3).
도 4 는, 본 발명의 제 1 예의 트랜지스터의 제조 공정을 설명하기 위한 공정도 (4).
도 5 는, 본 발명의 제 1 예의 트랜지스터와, 그 트랜지스터를 갖는 액정 표시 장치를 설명하기 위한 도면.
도 6 은, 본 발명의 배선층의 다른 예를 설명하기 위한 모식적인 사시도.
＜트랜지스터＞
도 5 는, 본 발명의 제 1 예의 액정 표시 장치이고, 본 발명의 제 1 예의 트랜지스터 (13) 의 단면도가, 액정 표시부 (14) 와 함께 나타나 있다.
도 5 를 참조하여, 이 트랜지스터 (13) 는, 유리 기판 (31) 상에 부분적으로 반도체층 (34) 이 형성되어 있고, 반도체층 (34) 상과, 반도체층 (34) 사이에 노출되는 유리 기판 (31) 상에 게이트 절연막 (33) 이 형성되어 있다. 이 반도체층 (34) 에는, 단결정 실리콘, 폴리실리콘, 아모르퍼스 실리콘, 화합물 반도체 외에, IGZO 막, InGaZnO 막, ZnO 막, SnO2 막 등의 산화물 반도체도 포함된다.
각 반도체층 (34) 의 양 단부에는, 각각 소스 영역 (71) 과, 드레인 영역 (72) 이 형성되어 있고, 소스 영역 (71) 과 드레인 영역 (72) 사이에는, 후술하는 접속층이 형성되는 채널 영역 (73) 이 배치되어 있다.
반도체층 (34) 상에서는, 게이트 절연막 (33) 은, 소스 영역 (71) 과 채널 영역 (73) 과 드레인 영역 (72) 사이에 걸쳐 배치되어 있다.
그 게이트 절연막 (33) 중 채널 영역 (73) 상의 부분에는, 적어도 양 단부가 각각 소스 영역 (71) 상과 드레인 영역 (72) 상에 위치하는 게이트 전극막 (32) 이 배치되어 있고, 게이트 절연막 (33) 상에는, 게이트 전극막 (32) 을 덮도록, 산화물로 이루어지는 박막인 층간 절연층 (61) 이 배치되어 있다.
게이트 절연막 (33) 과 층간 절연층 (61) 이 적층된 부분인 적층막 중, 소스 영역 (71) 상의 위치와 드레인 영역 (72) 상의 위치에는, 에칭에 의해 접속공 (43a, 43b) 이 각각 형성되어 있다.
접속공 (43a, 43b) 의 저부에 노출되는 소스 영역 (71) 의 표면과 드레인 영역 (72) 의 표면에 접속된 상태에서, 고밀착성 배리어막 (37) 과 구리 박막 (38) 이 이 순서로 적층되어 형성되어, 고밀착성 배리어막 (37) 과 구리 박막 (38) 의 2 층 구조의 배선층 (50a, 50b) 이 형성되어 있다.
이 배선층 (50a, 50b) 은, 도시하지 않은 위치에서 층간 절연층 (61) 상을 둘러쳐져 있다.
이 배선층 (50a, 50b) 은 패터닝되어 있고, 고밀착성 배리어막 (37) 이 소스 영역 (71) 표면과 접촉한 배선층 (50a) 은 소스 전극층이고, 드레인 영역 (72) 표면과 접촉한 배선층 (50b) 은 드레인 전극층이며, 소스 전극층과 드레인 전극층은 분리되어 트랜지스터 (13) 가 구성되어 있다.
소스 전극층인 배선층 (50a) 과 드레인 전극층인 배선층 (50b) 에 전압을 인가한 상태에서 게이트 전극막 (32) 에 게이트 전압을 인가하면, 채널 영역 (73) 내에, 채널 영역 (73) 과 동일한 도전형 또는 반대의 도전형의 저저항 접속층이 형성되고, 이 접속층에 의해 소스 영역 (71) 과 드레인 영역 (72) 이 접속되어, 트랜지스터 (13) 가 도통한다 (ON).
게이트 전압의 인가를 정지하면, 소스 영역 (71) 과 드레인 영역 (72) 을 저저항으로 접속하는 접속층은 소멸되어, 소스 전극층과 드레인 전극층 사이는 차단된다 (OFF).
고밀착성 배리어막 (37) 은, Cu-Mg-Al 로 이루어지는 도전성 박막이고, 구리 박막 (38) 은 전체의 원자수를 100 at％ 로 했을 때, 50 at％ 를 초과하는 함유율로 구리를 함유하는 저저항의 도전성 박막이다.
고밀착성 배리어막 (37) 은, SiO2 등의 산화물 박막의 표면에 형성되면, 산화물 박막에 대해 부착력이 높고, 구리 박막 (38) 은 고밀착성 배리어막 (37) 에 대한 부착력이 높다.
배선층 (50a, 50b) 은, 층간 절연층 (61) 상을 둘러쳐져 층간 절연층 (61) 표면에서는 고밀착성 배리어막 (37) 이 층간 절연층 (61) 과 접촉하고 있고, 따라서, 구리 박막 (38) 은, 층간 절연층 (61) 으로부터 박리되는 경우는 없다.
또, 고밀착성 배리어막 (37) 은, 구리 원자에 대한 배리어 기능을 가지고 있고, 고밀착성 배리어막 (37) 으로부터 산화물 박막에 구리 원자는 확산되지 않고, 또, 구리 박막 (38) 과 층간 절연층 (61) 등의 산화물 박막 사이에는 고밀착성 배리어막 (37) 이 위치하고 있으므로, 구리 박막 (38) 중의 구리 원자의 확산은 고밀착성 배리어막 (37) 에 의해 저지되어, 산화물 박막 중으로의 구리 확산이 방지되고 있다.
게이트 절연막 (33) 과 층간 절연층 (61) 의 적층막에 형성된 접속공 (43a, 43b) 의 내부에서는, 접속공 (43a, 43b) 의 내주면에, 게이트 절연막 (33) 과 층간 절연층 (61) 이 에칭되어 형성된 단면이 각각 노출되어 있고, 게이트 절연막 (33) 이나, 산화물 박막인 층간 절연층 (61) 의 단면에는, 배선층 (50a, 50b) 의 고밀착성 배리어막 (37) 이 접촉하고, 구리 박막 (38) 이 직접 접촉하지 않아, 단면에서 층간 절연층 (61) 이나 게이트 절연막 (33) 내에 구리 원자가 확산되지 않게 되어 있다.
게이트 절연막 (33) 은, 여기서는 산화물 박막이고, 게이트 절연막 (33) 의 에칭 단면에는, 배선층 (50a, 50b) 의 고밀착성 배리어막 (37) 이 접촉하여, 구리 박막 (38) 이 직접 접촉하지 않게 되어 있는데, 본 발명은, 게이트 절연막 (33) 이 산화물 박막이 아닌 경우도 포함된다.
이와 같이, 본 발명에서는, 산화물 박막의 표면이나 단면에는, 고밀착성 배리어막 (37) 을 개재하여 구리 박막 (38) 이 접촉하게 되어 있고, 고밀착성 배리어막 (37) 의 높은 밀착력에 의해 구리 박막 (38) 은 산화물 박막으로부터 박리되지 않고, 또, 고밀착성 배리어막 (37) 의 배리어 특성에 의해, 구리 박막 (38) 중이나 고밀착성 배리어막 (37) 중의 구리 원자가, 산화물 박막 중에 확산되지 않게 되어 있다.
＜액정 표시부＞
다음으로, 액정 표시부 (14) 를 설명하면, 액정 표시부 (14) 에는, 보호막 (41) 상에, ITO 등의 투명한 도전성 박막으로 이루어지는 화소 전극층 (82) 이 배치되어 있고, 화소 전극층 (82) 상에는 액정 (83) 이 배치되어 있다. 액정 (83) 상에는 상부 전극층 (81) 이 위치하고 있고, 화소 전극층 (82) 과 상부 전극층 (81) 사이에 전압이 인가되면, 액정 (83) 을 통과하는 광의 편광성이 변경되어, 편광 필터에서의 통과성이 제어된다.
화소 전극층 (82) 은, 소스 전극층인 배선층 (50a) 이나 드레인 전극층인 배선층 (50b) 과 전기적으로 접속되어 있다. 도 5 에서는, 보호막 (41) 에는, 저면에 배선층 (50b) 의 구리 박막 (38) 이 노출되는 접속공 (44) 이 형성되어 있고, 화소 전극층 (82) 은, 접속공 (44) 을 개재하여, 한 개의 트랜지스터 (13) 의 드레인 전극층인 배선층 (50b) 에 접속되어 있다. 트랜지스터 (13) 가 ON·OFF 됨으로써, 화소 전극층 (82) 에 대한 전압 인가의 개시·종료가 실시된다.
＜제조 공정＞
이 트랜지스터 (13) 의 제조 공정을 설명한다.
먼저, 도 1(a) 에 나타내고 있는 바와 같이, 반도체층 (34) 이 복수 개 형성된 유리 기판 (31) 의 표면에, 산화물 박막 (여기서는 SiO2) 으로 이루어지는 게이트 절연막 (33) 을 형성하고, 반도체층 (34) 표면을 게이트 절연막 (33) 으로 덮는다.
다음으로, 동 도면 (b) 에 나타내는 바와 같이, 게이트 절연막 (33) 의 표면에, 도전성 재료로 이루어지는 게이트 전극용 도전성 박막 (30) 을 형성한다. 게이트 전극용 도전성 박막 (30) 은, Mo, Ti, W, Ta 또는 그들의 합금으로 구성되어 있다.
다음으로, 동 도면 (c) 에 나타내는 바와 같이, 게이트 전극용 도전성 박막 (30) 을 패터닝하여 게이트 전극용 도전성 박막 (30) 의 잔부로 이루어지는 게이트 전극막 (32) 을 형성한다.
반도체층 (34) 은, 이간되어 배치된 소스 영역 (71) 과 드레인 영역 (72) 과, 소스 영역 (71) 과 드레인 영역 (72) 으로 협지된 채널 영역 (73) 을 가지고 있고, 게이트 전극막 (32) 은, 채널 영역 (73) 의 상방의 게이트 절연막 (33) 의 표면에, 소스 영역 (71) 의 상방과 드레인 영역 (72) 의 상방에 걸쳐 배치되어 있다.
다음으로, 도 2(a) 에 나타내는 바와 같이, 게이트 전극막 (32) 이 형성된 기판 (31) 의 표면에, CVD 방법 등에 의해, 산화물 박막으로 이루어지는 층간 절연층 (61) 을 전체면 성막한다. 층간 절연층 (61) 은, 여기서는 SiO2 막이지만, SiON 등의 다른 산화물 박막도 본 발명에 포함된다.
다음으로, 도 2(b) 에 나타내는 바와 같이, 에칭에 의해, 층간 절연층 (61) 과 게이트 절연막 (33) 의 적층막 중, 소스 영역 (71) 의 일부의 상방과 드레인 영역 (72) 의 일부의 상방의 위치에, 각각 접속공 (43a, 43b) 을 형성한다.
접속공 (43a, 43b) 의 저면에는, 반도체층 (34) 의 소스 영역 (71) 의 표면과 드레인 영역 (72) 의 표면이 각각 노출되어 있고, 접속공 (43a, 43b) 의 측면에는, 에칭에 의해 발생한 게이트 절연막 (33) 과 층간 절연층 (61) 의 단면이 노출되어 있다.
도 2(c) 에 나타내는 바와 같이, 이 상태에서, 접속공 (43a, 43b) 을 갖는 유리 기판 (31) 을 스퍼터링 장치의 진공조 내에 반입하고, Cu-Mg-Al 합금으로 이루어지는 타겟을 스퍼터하여, 고밀착성 배리어막 (37) 을 전체면 성막한다. 고밀착성 배리어막 (37) 은, 층간 절연층 (61) 의 표면과, 측면과, 게이트 절연막 (33) 의 측면과, 소스 영역 (71) 의 표면과, 드레인 영역 (72) 의 표면에 접촉하고 있다.
동일한 진공조 내에는, 순구리의 타겟도 구리 박막 (38) 의 형성용으로 배치되어 있고, 고밀착성 배리어막 (37) 이 소정 막 두께로 형성된 후, Cu-Mg-Al 합금 로 이루어지는 타겟의 스퍼터링을 종료하고, 구리 박막 (38) 을 형성하는 타겟을 스퍼터링하여, 도 3(a) 에 나타내는 바와 같이, 고밀착성 배리어막 (37) 의 표면에 구리 박막 (38) 을 전체면 성막하여, 고밀착성 배리어막 (37) 과 그 표면의 구리 박막 (38) 으로 이루어지는 배선층 (50) 을 얻는다. 구리 박막용의 타겟은, 50 at％ 를 초과하는 함유율로 구리를 함유한다.
구리 박막 (38) 은, 고밀착성 배리어막 (37) 을 개재하여, 층간 절연층 (61) 의 표면과, 측면과, 게이트 절연막 (33) 의 측면과, 소스 영역 (71) 의 표면과, 드레인 영역 (72) 의 표면에 고정되어 있다.
이 배선층 (50) 을 레지스트막을 사용하여 에칭하고, 도 3(b) 에 나타내는 바와 같이, 유리 기판 (31) 상에 전체면 성막된 배선층 (50) 으로부터, 소스 영역 (71) 에 접속된 소스 전극층인 배선층 (50a) 과, 드레인 영역 (72) 에 접속된 드레인 전극층인 배선층 (50b) 을 형성한다. 고밀착성 배리어막 (37) 과 구리 박막 (38) 은, 동일한 에칭액에 의해 에칭된다.
다음으로, 도 4 에 나타내는 바와 같이, 배선층 (50a, 50b) 의 표면이나, 배선층 (50a, 50b) 사이에 노출되는 층간 절연층 (61) 등의 표면에 보호막 (41) 을 형성하고, 도 5 에 나타내는 바와 같이, 배선층 (50a 또는 50b) 상의 보호막 (41) 부분에 접속공 (44) 을 형성한 후, 원하는 패턴의 화소 전극층 (82) 을 형성하고, 화소 전극층 (82) 을 배선층 (50a 또는 50b) 에 접촉시켜, 화소 전극층 (82) 과 배선층 (50a 또는 50b) 를 전기적으로 접속하여 리어 패널을 구성시킨다. 이 리어 패널은, 상부 전극층 (81) 을 갖는 프론트 패널과 첩합하여 그 사이에 액정 (83) 을 봉입하고, 리어 패널의 유리 기판 (31) 측으로부터 액정 (83) 에 입사되어, 투과되는 광의 편광성을 제어할 수 있도록 한다.
또한, 도 6 에서는, 유리 기판 (31) 상에 산화물 박막 (52) 이 형성되어 있고, 동 도면의 트랜지스터 (13') 에서는, 금속막의 패터닝에 의해, 소스 전극층 또는 드레인 전극층 등의 전극층 (51) 에 접속된 배선층 (50c) 이나, 게이트 전극막 (32) 에 접속된 배선층 (50d) 이 형성되고, 이들 배선층 (50c, 50d) 은, 트랜지스터 (13') 끼리의 접속이나 트랜지스터 (13') 와 커패시턴스 소자 간의 접속 등 소자 간의 접속에 이용되고 있다.
구체예로서 배선층 (50c) 은 데이터 선, 배선층 (50d) 은 어드레스 선을 예시하고 있다.
또한, 배선층 (50c) 은, 소스 전극층 또는 드레인 전극층과 함께 형성해도 된다. 또, 배선층 (50d) 은 게이트 전극층 (32) 과 함께 형성해도 된다.
배선층 (50c) 과 배선층 (50d) 은, 산화물 박막 (52) 에 접촉하는 고밀착성 배리어막과, 고밀착성 배리어막 상에 적층된 구리 박막으로 이루어지고, 고밀착성 배리어막과 구리 박막은 동일한 에칭액에 의해 함께 에칭되어 패터닝되어 있다.
고밀착성 배리어막이 접촉하는 산화물 박막 (52) 은, 게이트 절연막 (33) 이나 층간 절연층인 경우에 한정되는 것이 아니고, 산화물로 이루어지는 박막을 널리 포함하고 있어, 고밀착성 배리어막이 산화물 박막 (52) 에 접촉하고 있으므로, 배선층 (50c, 50d) 의 박리나 배선층 (50c, 50d) 으로부터의 산화물 박막 (52) 으로의 구리 확산은 없다.
또한, 도 6 의 트랜지스터 (13') 는 보텀 게이트형의 트랜지스터를 나타내고 있는데, 이 형태에 한정되지 않는다. 본 발명은 산화물 박막에 고밀착성 배리어막을 개재하여 구리 박막이 형성된 배선층을 포함한다.
실시예
Cu (구리) 를 주성분으로 하여, Mg (마그네슘) 와 Al (알루미늄) 을 원하는 비율로 함유시켜 타겟을 제조하고, 그 타겟을 스퍼터링하여, 산화물 박막 (여기서는, SiO2 박막) 의 표면에, 타겟과 동일한 조성의 Cu-Mg-Al 로 이루어지는 고밀착성 배리어막을 형성하고, 형성된 고밀착성 배리어막 상에 순구리 박막을 형성하여, 고밀착성 배리어막과 순구리 박막으로 이루어지는 배선층을 형성하였다.
Mg 와 Al 의 첨가 비율이 상이한 고밀착성 배리어막의 밀착성과 배리어성에 대해 평가하였다. 평가 결과를 표 1 에 기재한다. SiO2 로 이루어지는 산화물 박막은 유리 기판의 표면에 형성되어 있다.
표 1 중의 「SiH4 계 SiO2 막」은, 유리 기판 상에 SiH4 가스와 N2O 가스를 원료로서 CVD 법에 의해 형성한 SiO2 막이고, 「TEOS 계 SiO2 막」은 TEOS 와 O2 가스를 이용하여 CVD 법에 의해 형성한 SiO2 막이다.
표 1 중의 「Mg 함유량」과「Al 함유량」중의 수치는, 타겟 또는 고밀착성 배리어막 중의 Cu 원자수와 Mg 원자수와 Al 원자수의 합계 개수를 100 at％ 로 했을 때의, 함유되는 Mg 원자수 비율 (Xat％) 및 Al 원자수 비율 (Yat％) 을 나타내고 있고, "-" 은 함유량이 제로인 경우이다.
「Target 제조 가부」의 란은, Cu, Mg, Al 의 재료를 타겟으로 성형할 수 있었던 경우 "○", 타겟으로 성형할 수 없었던 경우를 "×" 로 하였다.
「밀착성」의 란의 평가는, 순구리 박막의 표면에 점착 테이프를 첩부하여, 점착 테이프를 박리하고, 점착 테이프가, 점착 테이프와 순구리 박막의 계면에서 박리된 경우를 "○", 전극층 내부의 파괴, 또는 전극층과 절연성 박막이나 반도체의 계면에서 박리된 경우를 "×" 로 하였다.
배리어성에 대해서는, 오제이 전자 분광 분석법에 의해, 고밀착성 배리어막과 접촉한 산화물 박막 (SiO2 막) 중으로의 Cu 원자의 확산의 유무를 측정하고, Cu가 검출되지 않은 경우를 "○", 검출된 경우를 "×" 로 하였다.
표 1 에 기재한 측정 결과로부터, Mg 와 Al 의 양방을 함유하지 않으면 특히, 어닐 후의 밀착성이나 배리어성이 나쁘고, Mg 함유율이 0.5 at％ 이상 5 at％ 이하이고, Al 함유율이 5 at％ 이상 15 at％ 이하인 경우가, 밀착성과 배리어성의 양방이 우수하다는 것을 알 수 있다. 따라서, 본 발명의 상기 각 실시예의 Cu-Mg-Al 로 이루어지는 박막인 고밀착성 배리어막은, Cu 원자수와 Mg 원자수와 Al 원자수의 합계 개수를 100 at％ 로 했을 때에, Mg 함유율이 0.5 at％ 이상 5 at％ 이하이고, Al 함유율 5 at％ 이상 15 at％ 이하인 도전성 박막이다.
고밀착성 배리어막 (37) 상에 고밀착성 배리어막 (37) 과 접촉하여 형성되는 구리 박막 (38) 은 전체의 원자수를 100 at％ 로 했을 때, 50 at％ 를 초과하는 함유율로 구리를 함유하는 저저항인 도전성 박막이다.
또한, 상기 실시예의 산화물 박막에는, 예를 들어 SiON 막, SiOC 막, SiOF 막, Al2O3 막, Ta2O5 막, HfO2 막, ZrO2 막 등을 사용할 수 있다.
13, 13'……트랜지스터
31……유리 기판
32……게이트 전극막
33……게이트 절연막
34……반도체층
37……고밀착성 배리어막
38……구리 박막
43……접속공
61……층간 절연층
71……소스 영역
72……드레인 영역
73……채널 영역
81……상부 전극층
82……화소 전극층
83……액정
31……유리 기판
32……게이트 전극막
33……게이트 절연막
34……반도체층
37……고밀착성 배리어막
38……구리 박막
43……접속공
61……층간 절연층
71……소스 영역
72……드레인 영역
73……채널 영역
81……상부 전극층
82……화소 전극층
83……액정
Claims (5)
- 반도체층 및 산화물 박막 상에 배치되고,
패터닝된 배선층으로서,
상기 배선층은, 상기 반도체층 및 상기 산화물 박막과 접촉하는 고밀착성 배리어막과, 상기 고밀착성 배리어막 상에 배치된 구리 박막을 갖고,
상기 고밀착성 배리어막은, 구리와 마그네슘과 알루미늄을 함유하고, 구리와 마그네슘과 알루미늄의 합계 원자수를 100 at％ 로 했을 때, 마그네슘은 0.5 at％ 이상 5 at％ 이하, 알루미늄은 5 at％ 이상 15 at％ 이하의 범위의 함유율로 된, 배선층. - 제 1 항에 기재된 배선층과,
반도체층과,
상기 반도체층 상에 형성된 게이트 절연막과,
상기 게이트 절연막을 사이에 두고 상기 반도체층과 대향하는 게이트 전극막을 갖고,
상기 반도체층에는, 상기 게이트 전극막과 대향하는 부분에 채널 영역이 형성되고, 상기 채널 영역의 양측에 소스 영역과 드레인 영역이 형성되고,
상기 게이트 절연막은 상기 산화물 박막으로 구성되고, 상기 배선층은, 상기 고밀착성 배리어막을 상기 게이트 절연막에 접촉하여 배치된, 반도체 장치. - 제 1 항에 기재된 배선층으로 이루어지는 소스 전극층과 드레인 전극층과,
반도체층과,
상기 반도체층 상에 형성된 게이트 절연막과,
상기 게이트 절연막을 사이에 두고 상기 반도체층과 대향하는 게이트 전극막을 갖고,
상기 반도체층에는, 상기 게이트 전극막과 대향하는 부분에 채널 영역이 형성되고, 상기 채널 영역의 양측에 소스 영역과 드레인 영역이 형성되고,
상기 소스 전극층과 상기 드레인 전극층은 상기 소스 영역과 상기 드레인 영역에 각각 접촉되고,
상기 소스 전극층과 상기 드레인 전극층 하에는 상기 산화물 박막이 배치된 반도체 장치로서,
상기 배선층은, 상기 고밀착성 배리어막을 상기 산화물 박막에 접촉하여 배치된, 반도체 장치. - 제 2 항에 기재된 반도체 장치와,
유리 기판과, 상기 유리 기판 상에 형성된 화소 전극층과, 상기 화소 전극층 상에 위치하는 액정과, 상기 액정 상에 위치하는 상부 전극층을 갖고,
소스 전극층 또는 드레인 전극층의 어느 일방은 상기 배선층에 의해 상기 화소 전극층에 접속되고,
상기 반도체 장치에 의해 상기 화소 전극층과 상기 상부 전극층 사이에 인가하는 전압이 전환되고, 상기 화소 전극층과 상기 상부 전극층 사이에 액정을 갖는, 액정 표시 장치. - 제 3 항에 기재된 반도체 장치와,
유리 기판과, 상기 유리 기판 상에 형성된 화소 전극층과, 상기 화소 전극층 상에 위치하는 액정과, 상기 액정 상에 위치하는 상부 전극층을 갖고,
상기 소스 전극층 또는 상기 드레인 전극층의 어느 일방은 상기 배선층에 의해 상기 화소 전극층에 접속되고,
상기 반도체 장치에 의해 상기 화소 전극층과 상기 상부 전극층 사이에 인가하는 전압이 전환되고, 상기 화소 전극층과 상기 상부 전극층 사이에 액정을 갖는, 액정 표시 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009246939 | 2009-10-27 | ||
| JPJP-P-2009-246939 | 2009-10-27 | ||
| PCT/JP2010/068576 WO2011052471A1 (ja) | 2009-10-27 | 2010-10-21 | 配線層、半導体装置、半導体装置を有する液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120041807A KR20120041807A (ko) | 2012-05-02 |
| KR101214413B1 true KR101214413B1 (ko) | 2012-12-21 |
Family
ID=43921894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127008322A KR101214413B1 (ko) | 2009-10-27 | 2010-10-21 | 배선층, 반도체 장치, 반도체 장치를 갖는 액정 표시 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8373832B2 (ko) |
| JP (1) | JP4913267B2 (ko) |
| KR (1) | KR101214413B1 (ko) |
| CN (1) | CN102576675B (ko) |
| TW (1) | TWI382541B (ko) |
| WO (1) | WO2011052471A1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102094841B1 (ko) | 2013-05-16 | 2020-03-31 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| CN103794651A (zh) * | 2014-01-23 | 2014-05-14 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| TWI685116B (zh) * | 2014-02-07 | 2020-02-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| WO2016084699A1 (ja) * | 2014-11-28 | 2016-06-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
| KR20220016373A (ko) * | 2020-07-30 | 2022-02-09 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
| US20220102522A1 (en) * | 2020-09-25 | 2022-03-31 | Intel Corporation | Low resistance and reduced reactivity approaches for fabricating contacts and the resulting structures |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100356593B1 (ko) * | 1999-10-15 | 2002-10-19 | 엘지.필립스 엘시디 주식회사 | 구리합금 배선 및 그 제조방법, 박막 트랜지스터 및 그제조방법 |
| KR100662488B1 (ko) * | 2000-10-14 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | Ｔｆｔ-ｌｃｄ 패널 및 그 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037257A (en) | 1997-05-08 | 2000-03-14 | Applied Materials, Inc. | Sputter deposition and annealing of copper alloy metallization |
| US6387805B2 (en) * | 1997-05-08 | 2002-05-14 | Applied Materials, Inc. | Copper alloy seed layer for copper metallization |
| US20030010645A1 (en) * | 2001-06-14 | 2003-01-16 | Mattson Technology, Inc. | Barrier enhancement process for copper interconnects |
| JP2005166757A (ja) * | 2003-11-28 | 2005-06-23 | Advanced Lcd Technologies Development Center Co Ltd | 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置 |
| JP4589835B2 (ja) | 2005-07-13 | 2010-12-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2007250982A (ja) | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタ及び表示装置 |
| EP2096666A4 (en) * | 2006-12-28 | 2015-11-18 | Ulvac Inc | METHOD FOR PRODUCING A WIRING FOIL, TRANSISTOR AND ELECTRONIC DEVICE |
| JP2009099847A (ja) | 2007-10-18 | 2009-05-07 | Canon Inc | 薄膜トランジスタとその製造方法及び表示装置 |
| JP5420328B2 (ja) | 2008-08-01 | 2014-02-19 | 三菱マテリアル株式会社 | フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット |
| JP4970622B2 (ja) * | 2009-08-26 | 2012-07-11 | 株式会社アルバック | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 |
| WO2011024704A1 (ja) * | 2009-08-28 | 2011-03-03 | 株式会社アルバック | 配線層、半導体装置、液晶表示装置 |
-
2010
- 2010-10-21 CN CN201080048436.8A patent/CN102576675B/zh active Active
- 2010-10-21 US US13/503,699 patent/US8373832B2/en active Active
- 2010-10-21 JP JP2011538380A patent/JP4913267B2/ja active Active
- 2010-10-21 KR KR1020127008322A patent/KR101214413B1/ko active IP Right Grant
- 2010-10-21 WO PCT/JP2010/068576 patent/WO2011052471A1/ja active Application Filing
- 2010-10-27 TW TW099136702A patent/TWI382541B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100356593B1 (ko) * | 1999-10-15 | 2002-10-19 | 엘지.필립스 엘시디 주식회사 | 구리합금 배선 및 그 제조방법, 박막 트랜지스터 및 그제조방법 |
| KR100662488B1 (ko) * | 2000-10-14 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | Ｔｆｔ-ｌｃｄ 패널 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI382541B (zh) | 2013-01-11 |
| US8373832B2 (en) | 2013-02-12 |
| CN102576675B (zh) | 2014-12-24 |
| JPWO2011052471A1 (ja) | 2013-03-21 |
| TW201131783A (en) | 2011-09-16 |
| CN102576675A (zh) | 2012-07-11 |
| KR20120041807A (ko) | 2012-05-02 |
| JP4913267B2 (ja) | 2012-04-11 |
| US20120262659A1 (en) | 2012-10-18 |
| WO2011052471A1 (ja) | 2011-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4970622B2 (ja) | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 | |
| KR101175970B1 (ko) | 배선층, 반도체 장치, 액정 표시 장치 | |
| JP5963804B2 (ja) | 半導体装置の製造方法 | |
| KR101214413B1 (ko) | 배선층, 반도체 장치, 반도체 장치를 갖는 액정 표시 장치 | |
| EP2736074A1 (en) | Array substrate and manufacturing method thereof, liquid crystal panel, and display device | |
| JP2008166742A (ja) | Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット | |
| JP2010065317A (ja) | 表示装置およびこれに用いるＣｕ合金膜 | |
| US20190148412A1 (en) | Multilayer wiring film and thin film transistor element | |
| US20210215986A1 (en) | Cu alloy target, wiring film, semiconductor device, and liquid crystal display device | |
| JP6768180B1 (ja) | Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置 | |
| KR20120023082A (ko) | 전자 장치의 형성 방법, 전자 장치, 반도체 장치 및 트랜지스터 | |
| JP2011091365A (ja) | 配線構造およびその製造方法、並びに配線構造を備えた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151203 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161108 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171109 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20191205 Year of fee payment: 8 |