TWI382541B - 配線層、半導體裝置、具備有半導體裝置之液晶顯示裝置 - Google Patents

配線層、半導體裝置、具備有半導體裝置之液晶顯示裝置 Download PDF

Info

Publication number
TWI382541B
TWI382541B TW099136702A TW99136702A TWI382541B TW I382541 B TWI382541 B TW I382541B TW 099136702 A TW099136702 A TW 099136702A TW 99136702 A TW99136702 A TW 99136702A TW I382541 B TWI382541 B TW I382541B
Authority
TW
Taiwan
Prior art keywords
film
electrode layer
layer
liquid crystal
semiconductor device
Prior art date
Application number
TW099136702A
Other languages
English (en)
Other versions
TW201131783A (en
Inventor
Satoru Takasawa
Masanori Shirai
Satoru Ishibashi
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201131783A publication Critical patent/TW201131783A/zh
Application granted granted Critical
Publication of TWI382541B publication Critical patent/TWI382541B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

配線層、半導體裝置、具備有半導體裝置之液晶顯示裝置
本發明，係有關於在微小之半導體裝置中所被使用的配線膜之領域，特別是，係有關於與氧化物薄膜相接觸之配線層之技術領域。
在FPD(平面面板顯示器)或者是薄膜太陽電池等之近年所製造的電性製品中，係需要在廣面積的基板上而將電晶體作均一的配置，因此，係使用有能夠在大面積之基板上而形成均一之特性的半導體層之(氫化)非晶質矽等。
非晶質矽，係能夠以低溫來形成，而不會對於其他之材料造成不良影響，但是，係有著移動度為低之缺點，因此，能夠以低溫來形成並且能夠在大面積基板上形成高移動度之薄膜的氧化物半導體，係被作注目。
另一方面，近年來，在半導體積體電路或者是FPD中的電晶體之電極、配線處，係成為使用有低電阻之銅薄膜，並謀求數位訊號之傳導速度的增快或者是藉由電力耗損之降低所導致的消耗電力之降低。
然而，若是藉由銅薄膜來形成半導體積體電路內之配線層，則係有著下述之缺點：亦即是，銅薄膜與氧化物間的密著性係為差，並且，身為銅薄膜之構成物質的銅原子，係容易在半導體或者是氧化物中擴散。
故而，對於氧化物薄膜上之銅配線而言，剝離或者是銅之擴散，係會成為大問題。
作為其對策，係可在銅薄膜和與銅薄膜相接觸之氧化物薄膜之間，設置用以提升相對於擴散之阻障性並將銅薄膜之附著強度增大的阻障膜。在阻障膜中，例如係存在有TiN膜或者是W膜等。
然而，銅薄膜，由於係難以被乾蝕刻，因此，一般而言，係使用有濕蝕刻法，但是，由於銅薄膜之蝕刻液與阻障膜之蝕刻液係為相異，因此，若是使用先前技術之阻障膜，則會產生對於阻障膜與銅薄膜之二層構造的配線層而將蝕刻液作改變並分別進行蝕刻的必要。
故而，係要求有一種具備有阻障性、密著性，並且能夠藉由一次的蝕刻來作圖案化之配線層。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2009-99847號公報
[專利文獻2]日本特開2007-250982號公報
本發明，係為了解決上述先前技術之問題而創作者，其目的，係在於提供一種對於氧化物薄膜之附著力為強而銅原子不會在氧化物薄膜中擴散之配線膜。
為了解決上述課題，本發明，係為一種配線層，係為被配置在氧化物薄膜上，並被作了圖案化之配線層，其特徵為：前述配線層，係具備有：與前述氧化物薄膜相接觸之高密著性阻障膜、和被配置在前述高密著性阻障膜上之銅薄膜，前述高密著性阻障膜，係包含有銅和鎂以及鋁，當將銅和鎂以及鋁之合計原子數設為100at%時，鎂係被設為0.5at%以上5at%以下之範圍的含有率，鋁係被設為5at%以上15at%以下之範圍的含有率。
又，本發明，係為一種半導體裝置，其特徵為，具備有：上述配線層；和半導體層；和被形成在前述半導體層上之閘極絕緣膜；和隔著前述閘極絕緣膜而與前述半導體層相對向之閘極電極膜，在前述半導體層處，係在與前述閘極電極膜相對向之部分而被設置有通道區域，在前述通道區域之兩側，係被設置有源極區域與汲極區域，前述閘極絕緣膜，係藉由前述氧化物薄膜所構成，前述配線層，係使前述高密著性阻障膜與前述閘極絕緣膜相接觸地而被作配置。
並且，本發明，係為一種液晶顯示裝置，其特徵為，係具備有此半導體裝置、和玻璃基板、和被形成在前述玻璃基板上之像素電極層、和位置在前述像素電極層上之液晶、和位置在前述液晶上之上部電極層，源極電極層或者是汲極電極層之其中一方，係經由前述配線層而被與前述 像素電極層相連接，經由前述半導體裝置，被施加在前述像素電極層與前述上部電極層之間的電壓係被作切換，在前述像素電極層與前述上部電極層之間，係具備有液晶。
又，本發明，係為一種半導體裝置，係具備有：由上述配線層而成之源極電極層與汲極電極層；和半導體層；和被形成在前述半導體層上之閘極絕緣膜；和隔著前述閘極絕緣膜而與前述半導體層相對向之閘極電極膜，在前述半導體層處，係在與前述閘極電極膜相對向之部分而被設置有通道區域，在前述通道區域之兩側，係被設置有源極區域與汲極區域，前述源極電極層與前述汲極電極層，係分別與前述源極區域與前述汲極區域相接觸，在前述源極電極層與前述汲極電極層下，係被配置有前述氧化物薄膜，該半導體裝置，其特徵為：前述配線層，係使前述高密著性阻障膜與前述閘極絕緣膜相接觸地而被作配置。
又，本發明，係為一種液晶顯示裝置，其特徵為，係具備有此半導體裝置、和玻璃基板、和被形成在前述玻璃基板上之像素電極層、和位置在前述像素電極層上之液晶、和位置在前述液晶上之上部電極層，前述源極電極層或者是前述汲極電極層之其中一方，係經由前述配線層而被與前述像素電極層相連接，經由前述半導體裝置，被施加在前述像素電極層與前述上部電極層之間的電壓係被作切換，在前述像素電極層與前述上部電極層之間，係具備有液晶。
氧化物薄膜，係被在半導體裝置或者是液晶顯示裝置內而被使用在層間絕緣層或者是閘極絕緣層中，本發明之配線層，由於對於氧化物薄膜而附著力為強，且銅原子亦不會擴散，因此，係能夠配置在層間絕緣膜上或者是閘極絕緣膜上、亦或是配置在形成於該些膜處之連接孔內。
銅薄膜與高密著性阻障膜，由於係可藉由相同之蝕刻液來進行蝕刻，因此，係可將配線層藉由1次之蝕刻來作圖案化。
 〈電晶體〉
圖5，係為本發明之其中一例的液晶顯示裝置，並將本發明之第1例的電晶體13之剖面圖與液晶顯示部14共同作展示。
參考圖5，此電晶體13，係在玻璃基板31上而部分性地被形成有半導體層34，在半導體層34上、以及露出於半導體層34之間的玻璃基板31上，係被形成有閘極絕緣膜33。在此半導體層34中，除了單結晶矽、多晶矽、非晶質矽、化合物半導體之外，亦包含有IGZO膜、InGaZnO膜、ZnO膜、SnO2 膜等之氧化物半導體。
在各半導體層34之兩端部處，係分別被形成有源極區域71與汲極區域72，在源極區域71與汲極區域72之間，係配置被形成有後述之連接層的通道區域73。
在半導體層34上，閘極絕緣膜33，係涵蓋源極區域71與通道區域73以及汲極區域72之間地被作配置。
在該閘極絕緣膜33之中之通道區域73上的部分處，係被配置有至少兩端部為分別位置在源極區域71之上與汲極區域72之上的閘極電極膜32，在閘極絕緣膜33上，係以將閘極電極膜32作覆蓋的方式，而被配置有身為由氧化物所成之薄膜的層間絕緣層61。
在身為將閘極絕緣膜33與層間絕緣膜61作了層積的部分之層積膜中，於源極區域71上之位置與汲極區域72上之位置處，係分別經由蝕刻而被形成有連接孔43a、43b。
在與露出於連接孔43a、43b之底部處的源極區域71之表面和汲極區域72之表面作了連接的狀態下，而將高密著性阻障膜37與銅薄膜38依此順序來層積並形成之，而形成高密著性阻障膜37與銅薄膜38之二層構造的配線層50a、50b。
此配線層50a、50b，係在未圖示之位置處而被拉繞至層間絕緣層61上。
此配線層50a、50b，係被作了圖案化，使高密著性阻障膜37與源極區域71表面作了接觸的配線層50a，係為源極電極層，而，與汲極區域72表面作了接觸的配線層50b，係為汲極電極層，源極電極層與汲極電極層係被作分離，並構成電晶體13。
若是在對於身為源極電極層之配線層50a與身為汲極 電極層之配線層50b施加了電壓的狀態下，而對於閘極電極膜32施加閘極電壓，則在通道區域73內，係被形成有與通道區域73相同導電型或者是相反導電型之低電阻的連接層，經由此連接層，源極區域71與汲極區域72係被作連接，電晶體13係被導通(ON)。
若是停止閘極電壓之施加，則將源極區域71與汲極區域72以低電阻來作連接之連接層係消滅，源極電極層與汲極電極層之間係被作遮斷(OFF)。
高密著性阻障膜37，係為由Cu-Mg-Al所成之導電性薄膜，銅薄膜38，當將全體原子數設為100at%時，係為以超過50at%之含有率而包含有銅之低電阻的導電性薄膜。
高密著性阻障膜37，若是被形成在SiO2 等之氧化物薄膜的表面上，則其之對於氧化物薄膜的附著力係為高，又，銅薄膜38，其之對於高密著性阻障膜37之附著力係為高。
配線層50a、50b，係被拉繞至層間絕緣層61上，在層間絕緣層61之表面處，高密著性阻障膜37係與層間絕緣層61作接觸，故而，銅薄膜38，係不會有從層間絕緣層61而剝離的情況。
又，高密著性阻障膜37，係具備有對於銅原子之阻障功能，銅原子係不會從高密著性阻障膜37而擴散至氧化物薄膜中，又，由於在銅薄膜38與層間絕緣層61等的氧化物薄膜之間，係位置有高密著性阻障膜37，因此， 銅薄膜38中之銅原子的擴散，係經由高密著性阻障膜37而被阻止，對於氧化物薄膜中之銅原子的擴散，係被防止。
在被形成於閘極絕緣膜33與層間絕緣層61之層積膜處的連接孔43a、43b之內部，係於連接孔43a、43b之內周面處，分別露出有經由對於閘極絕緣膜33與層間絕緣層61作蝕刻所形成的剖面，在閘極絕緣膜33或者是身為氧化物薄膜之層間絕緣層61的剖面處，配線層50a、50b之高密著性阻障膜37係作接觸，而銅薄膜38則並不作直接接觸，故成為不會使銅原子從剖面來擴散至層間絕緣層61或者是閘極絕緣膜33內。
閘極絕緣膜33，於此係為氧化物薄膜，在閘極絕緣膜33之蝕刻剖面處，配線層50a、50b之高密著性阻障膜37係作接觸，並成為不會使銅薄膜38作直接接觸，但是，本發明，係亦包含有閘極絕緣膜33並非為氧化物薄膜的情況。
如此這般，在本發明中，於氧化物薄膜之表面或者是剖面處，係成為隔著高密著性阻障膜37來使銅薄膜38作接觸，經由高密著性阻障膜37之高密著力，銅薄膜38係不會從氧化物薄膜而剝離，又，經由高密著性阻障膜37之阻障特性，銅薄膜38中或者是高密著性阻障膜37中之銅原子，係成為不會擴散至氧化物薄膜中。
〈液晶顯示部〉
接著，若是針對液晶顯示部14作說明，則在液晶顯示部14處，係於保護膜41上，被配置有由ITO等之透明的導電性薄膜所成之像素電極層82，在像素電極層82上，係被配置有液晶83。在液晶83上，係位置有上部電極層81，若是在像素電極層82與上部電極層81之間而施加電壓，則通過液晶83之光的偏光性係被變更，偏光濾鏡處之光通過性係被作控制。
像素電極層82，係被與身為源極電極層之配線層50a和身為汲極電極層之配線層50b作電性連接。於圖5中，在保護膜41處，係被形成有於底面而露出有配線層50b之銅薄膜38的連接孔44，像素電極層82，係經由連接孔44而被與1個的電晶體13之身為汲極電極層的配線層50b作連接。藉由使電晶體13進行ON、OFF，而進行對於像素電極層82之電壓施加的開始、結束。
〈製造工程〉
對於此電晶體13之製造工程作說明。
首先，如圖1(a)中所示一般，在被形成有複數個的半導體層34之玻璃基板31的表面上，形成由氧化物薄膜(於此係為SiO2 )所成的閘極絕緣膜33，並將半導體層34之表面藉由閘極絕緣膜33來作覆蓋。
接著，如圖1(b)中所示一般，在閘極絕緣膜33之表面上，形成由導電性材料所成之閘極電極用導電性薄膜30。閘極電極用導電性薄膜30，係為由Mo、Ti、W、Ta 或者是該些之合金所構成者。
接著，如圖1(c)中所示一般，對於閘極電極用導電性薄膜30進行圖案化，並形成由閘極電極用導電性薄膜30之殘餘部分所成之閘極電極膜32。
半導體層34，係具備有相分離地而作了配置的源極區域71與汲極區域72、和被源極區域71與汲極區域72所挾持之通道區域73，閘極電極膜32，係在通道區域73之上方的閘極絕緣膜33之表面處，而涵蓋源極區域71之上方與汲極區域72之上方地來作配置。
接著，如圖2(a)中所示一般，在被形成有閘極電極膜32之基板31的表面上，經由CVD方法等來形成由氧化物薄膜所成之層間絕緣層61。層間絕緣層61，於此係為SiO2 膜，但是，像是SiON等之其他的氧化物薄膜，亦係包含在本發明中。
接著，如圖2(b)中所示一般，藉由蝕刻，來在層間絕緣層61與閘極絕緣層33之層積膜中的源極區域71之一部份的上方和汲極區域72之一部份的上方之位置處，分別形成連接孔43a、43b。
在連接孔43a、43b之底面處，係分別露出有半導體層34之源極區域71的表面與汲極區域72的表面，在連接孔43a、43b之側面處，係露出有經由蝕刻所產生了的閘極絕緣膜33與層間絕緣層61之剖面。
如圖2(c)中所示一般，在此狀態下，將具備有連接孔43a、43b之玻璃基板31搬入至濺鍍裝置之真空槽內 ，並對於由Cu-Mg-Al合金所成之標靶作濺鍍，而將高密著性阻障膜37作全面成膜。高密著性阻障膜37，係與層間絕緣層61之表面和側面和閘極絕緣膜33之側面和源極區域71之表面以及汲極區域72之表面作接觸。
在相同之真空槽內，係亦配置有用以形成銅薄膜38之純銅的標靶，在以特定膜厚而形成了高密著性阻障膜37後，結束對於由Cu-Mg-Al合金所成之標靶的濺鍍，並對於形成銅薄膜38之標靶作濺鍍，而如圖3(a)中所示一般，在高密著性阻障膜37之表面上全面成膜銅薄膜38，並得到由高密著性阻障膜37與其表面之銅薄膜38所成的配線層50。銅薄膜用之標靶，係以超過50at%之含有率而包含有銅。
銅薄膜38，係隔著高密著性阻障膜37，而被固定在層間絕緣層61之表面和側面和閘極絕緣膜33之側面和源極區域71之表面以及汲極區域72之表面上。
對於此配線層50，使用抗蝕膜來進行蝕刻，並如圖3(b)中所示一般，從在玻璃基板31上被作了全面成膜之配線層50而形成被與源極區域71作了連接之身為源極電極層的配線層50a、和被與汲極區域72作了連接之身為汲極電極層的配線層50b。高密著性阻障膜37與銅薄膜38，係經由相同之蝕刻液而被作蝕刻。
接著，如圖4中所示一般，在配線層50a、50b之表面或者是在配線層50a、50b之間而露出的層間絕緣層61等之表面處，形成保護膜41，並如圖5中所示一般，在 配線層50a或者是50b上之保護膜41的部分處，形成連接孔44，之後，形成所期望之圖案的像素電極層82，並使像素電極層82與配線層50a或者是50b作接觸，而構成使像素電極層82與配線層50a或者是50b作了電性連接之背面板(rear panel)。此背面板，係被與具備有上部電極層81之前面板作貼合，並將液晶83封入至該些之間，而成為能夠對於從背面板之玻璃基板31側所入射至液晶83中並透過的光之偏光性作控制。
另外，在圖6中，於玻璃基板31上，係被形成有氧化物薄膜52，在同圖中之電晶體13’處，係經由金屬膜之圖案化，而被形成有與源極電極層或者是汲極電極層等之電極層51作了連接的配線層50c、或者是被與閘極電極膜32作了連接的配線層50d，此些之配線層50c、50d，係被使用於例如電晶體13’彼此間之連接或者是電晶體13’與電容元件間之連接等的元件間之連接中。
作為具體例，配線層50c係為資料線，配線層50d係為位址線。
另外，配線層50c，係亦可與源極電極層或者是汲極電極層一同形成。又，配線層50d，係亦可與閘極電極層32一同形成。
配線層50c與配線層50d，係由與氧化物薄膜52相接觸之高密著性阻障膜和被層積在高密著性阻障膜上之銅薄膜所成，高密著性阻障膜與銅薄膜，係經由相同之蝕刻液而一起被作蝕刻並被作圖案化。
高密著性阻障膜所接觸之氧化物薄膜52，係並非為被限定於閘極絕緣膜33或者是層間絕緣層的情況，而係廣泛包含有由氧化物所成之薄膜，由於高密著性阻障膜係與氧化物薄膜52作接觸，因此，係不會有配線層50c、50d之剝離或者是從配線層50c、50d而來之對於氧化物薄膜52的銅擴散。
另外，圖6之電晶體13’，係展示下閘極型之電晶體，但是，係並不被限定於此型式。本發明，係包含有在氧化物薄膜上隔著高密著性阻障膜而形成了銅薄膜之配線層。
[實施例]
製作出將Cu(銅)作為主成分並且以所期望之比例而包含有Mg(鎂)與Al(鋁)的標靶，而對於該標靶作濺鍍，並在氧化物薄膜(於此，係為SiO2 薄膜)的表面上，形成由與標靶相同組成之Cu-Mg-Al所成的高密著性阻障膜，並在形成了的高密著性阻障膜上形成純銅薄膜，而形成由高密著性阻障膜和純銅薄膜所成之配線層。
針對Mg與Al之添加比例互為相異的高密著性阻障膜的密著性與阻障性作了評價。將評價結果記載於表1中。由SiO2 所成之氧化物薄膜，係被形成在玻璃基板之表面上。
表1中之「SiH4 系SiO2 膜」，係為在玻璃基板上而將SiH4 氣體與N2 O氣體作為原料並經由CVD法所形成了的SiO2 膜，「TEOS系SiO2 膜」，係指使用TEOS與O2 氣體並經由CVD法所形成了的SiO2 膜。
表1中之「Mg含有量」與「Al含有量」中的數值，係代表當將標靶或者是高密著性阻障膜中之Cu原子數與Mg原子數以及Al原子數之合計個數設為了100at%時所含有的Mg原子數比例(Xat%)以及Al原子數比例(Yat%)，而“-”是代表含有量為0的情況。
「是否可製作標靶」之欄，係把能夠將Cu、Mg、Al之材料成形為標靶的情況分類為「○」，並將無法成形為標靶的情況分類為「×」。
「密著性」之欄的評價，係將黏著膠帶貼附在純銅薄膜之表面上，並將黏著膠帶拉扯剝離，當黏著膠帶係在黏著膠帶與純銅薄膜之界面處而作了剝離的情況時，係分類為「○」，而當造成電極層內部之破壞或者是發生電極層與絕緣性薄膜或者是半導體間之界面處之剝離的情況時，係分類為「×」。
作為阻障性，係經由歐傑電子分光分析法，來對於對於與高密著性阻障膜作了接觸的氧化物薄膜(SiO2 膜)中之Cu原子的擴散之有無作測定，並將未檢測出Cu的情況分類為「○」，而將檢測出Cu的情況分類為「×」。
由表1中所記載之測定結果，可以得知，若是不包含有Mg與Al之雙方，則特別是在退火後之密著性或者是 阻障性上係為差，而當Mg含有率為0.5at%以上5at%以下且Al含有率為5at%以上15at%以下的情況時，密著性與阻障性之雙方係均為優良。故而，本發明之上述各實施例的身為由Cu-Mg-Al所成之薄膜的高密著性阻障膜，係為下述一般之導電性薄膜：亦即是，當將Cu原子數與Mg原子數以及Al原子數之合計個數設為了100at%時，Mg含有率為0.5at%以上5at%以下，Al含有率為5at%以上15at%以下。
在高密著性阻障膜37上而與高密著性阻障膜37相接觸地形成之銅薄膜38，係為當將銅薄膜38之全體原子數設為100at%時，以超過50at%之含有率而包含有銅之低電阻的導電性薄膜。
另外，在上述實施例之氧化物薄膜中，例如，係可使用SiON膜、SiOC膜、SiOF膜、Al2 O3 膜、Ta2 O5 膜、HfO2 膜、ZrO2 膜等。
13、13’‧‧‧電晶體
31‧‧‧玻璃基板
32‧‧‧閘極電極膜
33‧‧‧閘極絕緣膜
34‧‧‧半導體層
37‧‧‧高密著性阻障膜
38‧‧‧銅薄膜
43‧‧‧連接孔
61‧‧‧層間絕緣層
71‧‧‧源極區域
72‧‧‧汲極區域
73‧‧‧通道區域
81‧‧‧上部電極層
82‧‧‧像素電極層
83‧‧‧液晶
[圖1](a)~(c)：用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(1)。
[圖2](a)~(c)：用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(2)。
[圖3](a)、(b)：用以對於本發明之第一例的電晶體之製造工程作說明的工程圖(3)。
[圖4]用以對於本發明之第一例的電晶體之製造工程 作說明的工程圖(4)。
[圖5]用以對於本發明之第一例的電晶體和具備有該電晶體之液晶顯示裝置作說明的圖。
[圖6]用以對於本發明之配線層的其他例作說明之模式性的立體圖。
13‧‧‧電晶體
14‧‧‧液晶顯示部
31‧‧‧玻璃基板
32‧‧‧閘極電極膜
33‧‧‧閘極絕緣膜
34‧‧‧半導體層
37‧‧‧高密著性阻障膜
38‧‧‧銅薄膜
41‧‧‧保護膜
43a、43b‧‧‧連接孔
44‧‧‧連接孔
50a、50b‧‧‧配線層
61‧‧‧層間絕緣層
71‧‧‧源極區域
72‧‧‧汲極區域
73‧‧‧通道區域
81‧‧‧上部電極層
82‧‧‧像素電極層
83‧‧‧液晶

Claims (5)

  1. 一種配線層，係為被配置在氧化物薄膜上，並被作了圖案化之配線層，其特徵為：前述配線層，係具備有高密著性阻障膜和銅薄膜，該高密著性阻障膜，係與前述氧化物薄膜相接觸，該銅薄膜，係配置在前述高密著性阻障膜上，前述高密著性阻障膜，係包含有銅和鎂以及鋁，當將銅和鎂以及鋁之合計原子數設為100at%時，鎂係被設為0.5at%以上5at%以下之範圍的含有率，鋁係被設為5at%以上15at%以下之範圍的含有率。
  2. 一種半導體裝置，其特徵為，具備有：如申請專利範圍第1項所記載之配線層；和半導體層；和被形成在前述半導體層上之閘極絕緣膜；和隔著前述閘極絕緣膜而與前述半導體層相對向之閘極電極膜，在前述半導體層處，係在與前述閘極電極膜相對向之部分而被設置有通道區域，在前述通道區域之兩側，係被設置有源極區域與汲極區域，前述閘極絕緣膜，係藉由前述氧化物薄膜所構成，前述配線層，係配置為使前述高密著性阻障膜與前述閘極絕緣膜相接觸。
  3. 一種半導體裝置，係具備有：由申請專利範圍第1項所記載之配線層而成之源極電極層與汲極電極層；和半導體層；和被形成在前述半導體層上之閘極絕緣膜；和隔著前述閘極絕緣膜而與前述半導體層相對向之閘極電極膜，在前述半導體層處，係在與前述閘極電極膜相對向之部分而被設置有通道區域，在前述通道區域之兩側，係被設置有源極區域與汲極區域，前述源極電極層與前述汲極電極層，係分別與前述源極區域與前述汲極區域相接觸，在前述源極電極層與前述汲極電極層下，係被配置有前述氧化物薄膜，該半導體裝置，其特徵為：前述配線層，係配置為使前述高密著性阻障膜與前述氧化物薄膜相接觸。
  4. 一種液晶顯示裝置，其特徵為，具備有：如申請專利範圍第2項所記載之半導體裝置；和玻璃基板；和被形成在前述玻璃基板上之像素電極層；和位置在前述像素電極層上之液晶；和位置在前述液晶上之上部電極層，源極電極層或者是汲極電極層之其中一方，係經由前 述配線層而被與前述像素電極層相連接，經由前述半導體裝置，被施加在前述像素電極層與前述上部電極層之間的電壓係被作切換，在前述像素電極層與前述上部電極層之間，係具備有液晶。
  5. 一種液晶顯示裝置，其特徵為，具備有：如申請專利範圍第3項所記載之半導體裝置；和玻璃基板；和被形成在前述玻璃基板上之像素電極層；和位置在前述像素電極層上之液晶；和位置在前述液晶上之上部電極層，前述源極電極層或者是前述汲極電極層之其中一方，係經由前述配線層而被與前述像素電極層相連接，經由前述半導體裝置，被施加在前述像素電極層與前述上部電極層之間的電壓係被作切換，在前述像素電極層與前述上部電極層之間，係具備有液晶。
TW099136702A 2009-10-27 2010-10-27 配線層、半導體裝置、具備有半導體裝置之液晶顯示裝置 TWI382541B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009246939 2009-10-27

Publications (2)

Publication Number Publication Date
TW201131783A TW201131783A (en) 2011-09-16
TWI382541B true TWI382541B (zh) 2013-01-11

Family

ID=43921894

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099136702A TWI382541B (zh) 2009-10-27 2010-10-27 配線層、半導體裝置、具備有半導體裝置之液晶顯示裝置

Country Status (6)

Country Link
US (1) US8373832B2 (zh)
JP (1) JP4913267B2 (zh)
KR (1) KR101214413B1 (zh)
CN (1) CN102576675B (zh)
TW (1) TWI382541B (zh)
WO (1) WO2011052471A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103794651A (zh) * 2014-01-23 2014-05-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2016084699A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
KR20220016373A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US20220102522A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Low resistance and reduced reactivity approaches for fabricating contacts and the resulting structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2007027259A (ja) * 2005-07-13 2007-02-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037257A (en) 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
KR100356593B1 (ko) * 1999-10-15 2002-10-19 엘지.필립스 엘시디 주식회사 구리합금 배선 및 그 제조방법, 박막 트랜지스터 및 그제조방법
KR100662488B1 (ko) * 2000-10-14 2007-01-02 엘지.필립스 엘시디 주식회사 Ｔｆｔ-ｌｃｄ 패널 및 그 제조 방법
US20030010645A1 (en) * 2001-06-14 2003-01-16 Mattson Technology, Inc. Barrier enhancement process for copper interconnects
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5420328B2 (ja) 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
KR101175085B1 (ko) * 2009-08-26 2012-08-21 가부시키가이샤 알박 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
CN102484138B (zh) * 2009-08-28 2014-03-12 株式会社爱发科 布线层、半导体装置、液晶显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2007027259A (ja) * 2005-07-13 2007-02-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置

Also Published As

Publication number Publication date
JPWO2011052471A1 (ja) 2013-03-21
TW201131783A (en) 2011-09-16
CN102576675B (zh) 2014-12-24
KR20120041807A (ko) 2012-05-02
JP4913267B2 (ja) 2012-04-11
CN102576675A (zh) 2012-07-11
WO2011052471A1 (ja) 2011-05-05
KR101214413B1 (ko) 2012-12-21
US8373832B2 (en) 2013-02-12
US20120262659A1 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
JP5963804B2 (ja) 半導体装置の製造方法
TWI382541B (zh) 配線層、半導體裝置、具備有半導體裝置之液晶顯示裝置
JP2010065317A (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2003098641A1 (en) Wiring material and wiring board using the same
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP5420964B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2011091365A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2007242793A (ja) 金属膜、液晶表示装置、金属膜の製造方法
TW202104624A (zh) 銅合金靶材、配線膜、半導體裝置、液晶顯示裝置
JP2020012190A (ja) 密着膜用ターゲット、配線層、半導体装置、液晶表示装置