CN102576675A - 布线层、半导体装置、具有半导体装置的液晶显示装置 - Google Patents

布线层、半导体装置、具有半导体装置的液晶显示装置 Download PDF

Info

Publication number
CN102576675A
CN102576675A CN2010800484368A CN201080048436A CN102576675A CN 102576675 A CN102576675 A CN 102576675A CN 2010800484368 A CN2010800484368 A CN 2010800484368A CN 201080048436 A CN201080048436 A CN 201080048436A CN 102576675 A CN102576675 A CN 102576675A
Authority
CN
China
Prior art keywords
film
layer
electrode layer
wiring layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800484368A
Other languages
English (en)
Other versions
CN102576675B (zh
Inventor
高泽悟
白井雅纪
石桥晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN102576675A publication Critical patent/CN102576675A/zh
Application granted granted Critical
Publication of CN102576675B publication Critical patent/CN102576675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种不从氧化物薄膜剥离并且铜原子不扩散到氧化物薄膜中的电极膜。由作为Cu-Mg-Al的薄膜的高紧贴性阻挡膜（37）和铜薄膜（38）构成布线层，使高紧贴性阻挡膜（37）与氧化物薄膜接触。对于高紧贴性阻挡膜（37）来说，在将铜、镁、铝的总计原子数设为100at％时，若在0.5at％以上且5at％以下的范围含有镁、在5at％以上且15at％以下的范围中含有铝，则兼顾紧贴性和阻挡性，得到附着力强、铜原子不扩散的布线层（50a、50b）。

Description

布线层、半导体装置、具有半导体装置的液晶显示装置
技术领域
本发明涉及在微小的半导体器件中使用的布线膜的领域，特别涉及与氧化物薄膜接触的布线层的技术领域。
背景技术
在FPD（平板显示器）或薄膜太阳电池等近年来制造的电气产品中，需要在宽的基板上同样地配置晶体管，因此，使用在大面积基板上能够形成均一的特性的半导体层的（氢化）非晶硅等。
非晶硅能够在低温下形成，不会对其他材料带来不利影响，但是，存在迁移率低的缺点，能够在大面积基板上利用低温形成来形成高迁移率的薄膜的氧化物半导体受到关注。
另一方面，近年来半导体集成电路或FPD中的晶体管的电极、布线使用低电阻的铜薄膜，谋求使数字信号的传输速度加快或者通过降低功率损失而降低功耗。
但是，若以铜薄膜形成半导体集成电路内的布线层，则存在如下缺点：铜薄膜与氧化物的紧贴性差，此外，铜薄膜的构成物质即铜原子容易扩散到半导体或氧化物中。
因此，对于氧化物薄膜上的铜布线来说，剥离或铜扩散成为大问题。
作为其对策，能够在铜薄膜和与铜薄膜接触的氧化物薄膜之间设置使针对扩散的阻挡性提高并且使铜薄膜的附着强度增大的阻挡膜。在阻挡膜中，例如有TiN膜或W膜等。
但是，铜薄膜难以干法刻蚀，通常使用湿法刻蚀法，但是，由于铜薄膜的刻蚀液和阻挡膜的刻蚀液不同，所以，若使用现有技术的阻挡膜，则需要改变刻蚀液分别刻蚀阻挡膜和铜薄膜的二层结构的布线层。
因此，要求具有阻挡性、紧贴性并且能够以一次刻蚀进行构图的布线层。
现有技术文献
专利文献
专利文献1：日本特开2009-99847号公报；
专利文献2：日本特开2007-250982号公报。
发明内容
发明要解决的课题
本发明是为了解决上述现有技术的不足而提出的，其目的在于提供一种对氧化物薄膜的附着力强并且铜原子不扩散到氧化物薄膜中的布线膜。
用于解决课题的手段
为了解决上述课题，本发明提供一种配置在氧化物薄膜上并被构图的布线层，其中，所述布线层具有与所述氧化物薄膜接触的高紧贴性阻挡膜和在所述高紧贴性阻挡膜上配置的铜薄膜，所述高紧贴性阻挡膜含有铜、镁、铝，在将铜、镁、铝的总计原子数设为100at％时，镁的含有率为0.5at％以上且5at％以下的范围、铝的含有率为5at％以上且15at％以下的范围。
此外，本发明提供一种半导体装置，其中，具有：上述布线层；半导体层；栅极绝缘膜，形成在所述半导体层上；栅极电极膜，隔着所述栅极绝缘膜与所述半导体层对置，在所述半导体层，在与所述栅极电极膜对置的部分设置有沟道区域，在所述沟道区域的两侧设置有源极区域和漏极区域，所述栅极绝缘膜由所述氧化物薄膜构成，所述布线层以使所述高紧贴性阻挡膜与所述栅极绝缘膜接触的方式配置。
此外，本发明提供一种半导体装置，具有：源极电极层和漏极电极层，由上述布线层构成；半导体层；栅极绝缘膜，形成在所述半导体层上；栅极电极膜，隔着所述栅极绝缘膜与所述半导体层对置，在所述半导体层，在与所述栅极电极膜对置的部分设置有沟道区域，在所述沟道区域的两侧设置有源极区域和漏极区域，所述源极电极层和所述漏极电极层分别与所述源极区域和所述漏极区域接触，在所述源极电极层和所述漏极电极层上配置有所述氧化物薄膜，其中，所述布线层以使所述高紧贴性阻挡膜与所述氧化物薄膜接触的方式配置。
此外，本发明提供一种液晶显示装置，其中，具有：上述任一个半导体装置；玻璃基板；像素电极层，形成在所述玻璃基板上；液晶，位于所述像素电极层上；上部电极层，位于所述液晶上，所述源极电极层或漏极电极层的任意一个利用所述布线层与所述像素电极层连接，利用所述半导体装置切换施加在所述像素电极层和所述上部电极层之间的电压，在所述像素电极层和所述上部电极层之间具有液晶。
发明效果
在半导体装置或液晶显示装置内，氧化物薄膜被用于层间绝缘层或栅极绝缘层，本发明的布线层对氧化物薄膜的附着力强，铜原子也不扩散，所以，能够配置在层间绝缘膜上或栅极绝缘膜上、或者在它们上形成的连接孔内。
铜薄膜和高紧贴性阻挡膜能够以相同的刻蚀液进行刻蚀，所以，能够以一次刻蚀对布线层进行构图。
附图说明
图1（a）～（c）是用于说明本发明的第一例的晶体管的制造工序的工序图（1）。
图2（a）～（c）是用于说明本发明的第一例的晶体管的制造工序的工序图（2）。
图3（a）、（b）是用于说明本发明的第一例的晶体管的制造工序的工序图（3）。
图4是用于说明本发明的第一例的晶体管的制造工序的工序图（4）。
图5是用于说明本发明的第一例的晶体管和具有该晶体管的液晶显示装置的图。
图6是用于说明本发明的布线层的另一例子的示意性的立体图。
附图标记的说明
13、13’ 晶体管
31 玻璃基板
32 栅极电极膜
33 栅极绝缘膜
34 半导体层
37 高紧贴性阻挡膜
38 铜薄膜
43 连接孔
61 层间绝缘层
71 源极区域
72 漏极区域
73 沟道区域
81 上部电极层
82 像素电极层
83 液晶。
具体实施方式
<晶体管>
图5是本发明的第一例的液晶显示装置，将本发明的第一例的晶体管13的剖面图和液晶显示部14一起示出。
参照图5，对于该晶体管13来说，在玻璃基板31上部分地形成有半导体层34，在半导体层34上和在半导体层34间露出的玻璃基板31上形成有栅极绝缘膜33。在该半导体层34中，除了单晶硅、多晶硅、非晶硅、化合物半导体之外，还包含IGZO膜、InGaZnO膜、ZnO膜、SnO2膜等氧化物半导体。
在各半导体层34的两端部，分别形成有源极区域71和漏极区域72，在源极区域71和漏极区域72之间配置有形成后述的连接层的沟道区域73。
在半导体层34上，栅极绝缘膜33遍及源极区域71、沟道区域73、漏极区域72之间而配置。
在该栅极绝缘膜33的沟道区域73上的部分，配置有至少两端部分别位于源极区域71上和漏极区域72上的栅极电极膜32，在栅极绝缘膜33上以覆盖栅极电极膜32的方式配置有作为由氧化物构成的薄膜的层间绝缘层61。
在栅极绝缘膜33和层间绝缘层61层叠的部分即层叠膜的源极区域71上的位置和漏极区域72上的位置，利用刻蚀分别形成有连接孔43a、43b。
在与在连接孔43a、43b的底部露出的源极区域71的表面和漏极区域72的表面连接的状态下，将高紧贴性阻挡膜37和铜薄膜38按该顺序层叠形成，形成高紧贴性阻挡膜37和铜薄膜38的二层结构的布线层50a、50b。
该布线层50a、50b在未图示的位置在层间绝缘层61上引绕。
对该布线层50a、50b进行构图，高紧贴性阻挡膜37与源极区域71表面接触的布线层50a为源极电极层，与漏极区域72表面接触的布线层50b为漏极电极层，将源极电极层和漏极电极层分离，构成晶体管13。
若在对作为源极电极层的布线层50a和作为漏极电极层的布线层50b施加了电压的状态下对栅极电极膜32施加栅极电压，则在沟道区域73内形成与沟道区域73相同的导电型或相反的导电型的低电阻的连接层，利用该连接层连接源极区域71和漏极区域72，晶体管13导通（ON）。
当使栅极电压的施加停止时，以低电阻连接源极区域71和漏极区域72的连接层消失，源极电极层和漏极电极层之间被断开（OFF）。
高紧贴性阻挡膜37是由Cu-Mg-Al构成的导电性薄膜，铜薄膜38是当将整体的原子数设为100at％时以超过50at％的含有率含有铜的低电阻的导电性薄膜。
当高紧贴性阻挡膜37形成在SiO2等氧化物薄膜的表面时，针对氧化物薄膜的附着力高，铜薄膜38针对紧贴性阻挡膜37的附着力高。
布线层50a、50b在层间绝缘层61上引绕，在层间绝缘层61表面，高紧贴性阻挡膜37与层间绝缘层61接触，因此，铜薄膜38不从层间绝缘层61剥离。
此外，高紧贴性阻挡膜37具有针对铜原子的阻挡功能，使铜原子不从高紧贴性阻挡膜37扩散到氧化物薄膜，此外，高紧贴性阻挡膜37位于铜薄膜38和层间绝缘层61等氧化物薄膜之间，所以，铜薄膜38中的铜原子的扩散被高紧贴性阻挡膜37阻止，防止铜向氧化物薄膜中扩散。
在形成于栅极绝缘膜33和层间绝缘层61的层叠膜的连接孔43a、43b的内部，在连接孔43a、43b的内周面，分别露出对栅极绝缘膜33和层间绝缘层61进行刻蚀而形成的剖面，布线层50a、50b的高紧贴性阻挡膜37与栅极绝缘膜33或作为氧化物薄膜的层间绝缘层61的剖面接触，铜薄膜38不与栅极绝缘膜33或作为氧化物薄膜的层间绝缘层61的剖面直接接触，铜原子不从剖面扩散到层间绝缘层61或栅极绝缘膜33内。
栅极绝缘膜33在此处是氧化物薄膜，布线层50a、50b的高紧贴性阻挡膜37与栅极绝缘膜33的刻蚀剖面接触，铜薄膜38不与栅极绝缘膜33的刻蚀剖面直接接触，但是，本发明也包括栅极绝缘膜33不是氧化物薄膜的情况。
这样，在本发明中，铜薄膜38经由高紧贴性阻挡膜37与氧化物薄膜的表面或剖面接触，利用高紧贴性阻挡膜37的高的紧贴力使铜薄膜38不从氧化物薄膜剥离，此外，由于高紧贴性阻挡膜37的阻挡特性，铜薄膜38中或高紧贴性阻挡膜37中的铜原子不扩散到氧化物薄膜中。
<液晶显示部>
接着，对液晶显示部14进行说明，在液晶显示部14中，在保护膜41上配置有由ITO等透明的导电性薄膜构成的像素电极82，在像素电极82上配置有液晶83。上部电极81位于液晶83上，当在像素电极82和上部电极81之间施加电压时，透过液晶83的光的偏振性改变，控制偏振滤光片处的透过性。
像素电极82与作为源极电极层的布线层50a或作为漏极电极层的布线层50b电连接。在图5中，在保护膜41上形成有在底面使布线层50b的铜薄膜38露出的连接孔44，像素电极82经由连接孔44与一个晶体管13的漏极电极层即布线层50b连接。晶体管13进行导通、截止，由此，使向像素电极82的电压施加开始、结束。
<制造工序>
说明该晶体管13的制造工序。
首先，如图1（a）所示，在形成有多个半导体层34的玻璃基板31的表面形成由氧化物薄膜（此处为SiO2）构成的栅极绝缘膜33，用栅极绝缘膜33覆盖半导体层34表面。
接着，如该图（b）所示，在栅极绝缘膜33的表面形成由导电性材料构成的栅极电极用导电性薄膜30。栅极电极用导电性薄膜30由Mo、Ti、W、Ta或它们的合金构成。
接着，如该图（c）所示，对栅极电极用导电性薄膜30进行构图，形成由栅极电极用导电性薄膜30的剩余部分构成的栅极电极膜32。
半导体层34具有分离配置的源极区域71、漏极区域72、被源极区域71和漏极区域72夹着的沟道区域73，栅极电极膜32在沟道区域73的上方的栅极绝缘膜33的表面遍及源极区域71的上方和漏极区域72的上方而配置。
接着，如图2（a）所示，在形成有栅极电极膜32的基板31的表面，利用CVD方法等将由氧化物薄膜构成的层间绝缘层61在整个面成膜。此处，层间绝缘层61是SiO2膜，但是，SiON等其他氧化物薄膜也包含在本发明中。
接着，如图2（b）所示，利用刻蚀，在层间绝缘层61和栅极绝缘膜33的层叠膜的源极区域71的一部分的上方和漏极区域72的一部分的上方的位置，分别形成连接孔43a、43b。
在连接孔43a、43b的底面，分别露出半导体层34的源极区域71的表面和漏极区域72的表面，在连接孔43a、43b的侧面露出由刻蚀所产生的栅极绝缘膜33和层间绝缘层61的剖面。
如图2（c）所示，在该状态下，将具有连接孔43a、43b的玻璃基板31搬入到溅射装置的真空槽内，对由Cu-Mg-Al合金构成的靶进行溅射，使高紧贴性阻挡膜37在整个面成膜。高紧贴性阻挡膜37与层间绝缘层61表面、源极区域71的表面、漏极区域72的表面接触。
在相同的真空槽内，也配置纯铜的靶，用于形成铜薄膜38，在高紧贴性阻挡膜37形成为预定膜厚之后，结束由Cu-Mg-Al合金构成的靶的溅射，对形成铜薄膜38的靶进行溅射，如图3（a）所示，在高紧贴性阻挡膜37的表面使铜薄膜38在整个面成膜，得到由高紧贴性阻挡膜37和其表面的铜薄膜38构成的布线层50。铜薄膜用的靶以超过50at％的含有率含有铜。
铜薄膜38经由高紧贴性阻挡膜37固定在层间绝缘层61的表面、源极区域71的表面、漏极区域72的表面。
使用抗蚀剂膜对该布线层50进行刻蚀，如图3（b）所示，从在玻璃基板31上整个面成膜的布线层50形成作为与源极区域71连接的源极电极层的布线层50a和作为与漏极区域72连接的漏极电极层的布线层50b。高紧贴性阻挡膜37和铜薄膜38利用相同的刻蚀液刻蚀。
接着，如图4所示，在布线层50a、50b的表面、布线层50a、50b之间所露出的层间绝缘层61等的表面形成保护膜41，如图5所示，在布线层50a或布线层50b上的保护膜41的部分形成了连接孔44之后，形成所希望的图案的像素电极层82，使像素电极层82与布线层50a或者50b接触，将像素电极层82与布线层50a或者50b电连接，构成后面板。该后面板与具有上部电极层81的前面板贴合，在其间封入液晶83，能够对从后面板的玻璃基板31侧入射到液晶83并透过的光的偏振性进行控制。
再有，在图6中，在玻璃基板31上形成有氧化物薄膜52，在该图的晶体管13’中，利用金属膜的构图，形成与源极电极层或漏极电极层等的电极层51连接的布线层50c、与栅极电极膜32连接的布线层50d，这些布线层50c、50d用于晶体管13’彼此的连接或晶体管13’和电容元件间的连接等的元件间的连接。
作为具体例子，关于布线层50c，例示数据线，关于布线层50d，例示地址线。
再有，布线层50c也可以与源极电极层或漏极电极层一起形成。此外，布线层50d也可以与栅极电极层32一起形成。
布线层50c和布线层50d由与氧化物薄膜52接触的高紧贴性阻挡膜和在高紧贴性阻挡膜上层叠的铜薄膜构成，利用相同的刻蚀液将高紧贴性阻挡膜和铜薄膜一起刻蚀并构图。
不限定于高紧贴性阻挡膜所接触的氧化物薄膜52是栅极绝缘膜33或层间绝缘层的情况，广泛地包含由氧化物构成的薄膜，高紧贴性阻挡膜与氧化物薄膜52接触，所以，不存在布线层50c、50d的剥离或从布线层50c、50d向氧化物薄膜52的铜扩散。
再有，图6的晶体管13’示出了底栅型的晶体管，但是，并不限定于该类型。本发明包括在氧化物薄膜上隔着高紧贴性阻挡膜而形成有铜薄膜的布线层。
实施例
以Cu（铜）为主要成分并且以所希望的比例含有Mg（镁）和Al（铝）来制作靶，对该靶进行溅射，在氧化物薄膜（此处是SiO2薄膜）的表面形成由与靶相同的组成的Cu-Mg-Al构成的高紧贴性阻挡膜，在所形成的高紧贴性阻挡膜上形成纯铜薄膜，形成由高紧贴性阻挡膜和纯铜薄膜构成的布线层。
对Mg和Al的添加比例不同的高紧贴性阻挡膜的紧贴性和阻挡性进行评价。将评价结果记载在表1中。由SiO2构成的氧化物薄膜形成在玻璃基板的表面。
[表1]
Figure 949154DEST_PATH_IMAGE002
表1中的“SiH4类SiO2膜”是在玻璃基板上以SiH4气体和N2O气体为原料利用CVD法形成的SiO2膜，“TEOS类SiO2膜”是使用TEOS和O2气体利用CVD法形成的SiO2膜。
表1中的“Mg含有量”和“Al含有量”中的数值表示在使靶或者高紧贴性阻挡膜中的Cu原子数、Mg原子数、Al原子数的总计个数为100at％时的含有的Mg原子数比例（Xat％）以及Al原子数比例（Yat％），“－”是含有量为零的情况。
在“能否制作靶”的栏中，将Cu、Mg、Al的材料能够成形为靶的情况作为“○”、将不能够成形为靶的情况作为“×”。
关于“紧贴性”的栏的评价，在纯铜薄膜的表面贴附粘接带，将粘接带撕下，将粘接带在粘接带与纯铜薄膜的界面发生了剥离的情况作为“○”，将电极层内部的破坏或者在电极层与绝缘性薄膜或半导体的界面发生了剥离的情况作为“×”。
关于阻挡性，利用俄歇电子能谱分析法测定有无Cu原子向与高紧贴性阻挡膜接触的氧化物薄膜（SiO2膜）中扩散，将未检测到Cu的情况作为“○”、将检测到的情况作为“×”。
根据表1中所记载的测定结果可知，当不含有Mg和Al这二者时，特别是，退火后的紧贴性、阻挡性变差，在Mg含有率为0.5at％以上且5at％以下并且Al含有率为5at％以上且15at％以下的情况下，在紧贴性和阻挡性的两方面优越。因此，本发明的上述各实施例的作为由Cu-Mg-Al构成的薄膜的高紧贴性膜是在将Cu原子数、Mg原子数、Al原子数的总计个数设为100at％时Mg含有率为0.5at％以上且5％以下并且Al含有率为5at％以上且15at％以下的导电性薄膜。
在高紧贴性阻挡膜37上与高紧贴性阻挡膜37接触形成的铜薄膜38是在将整体的原子数设为100at％时以超过50at％的含有率含有铜的低电阻的导电性薄膜。
再有，在上述实施例的氧化物薄膜中，能够使用例如SiON膜、SiOC膜、SiOF膜、Al2O3膜、Ta2O5膜、HfO2膜、ZrO2膜等。

Claims (4)

1.一种在氧化物薄膜上配置并被构图的布线层，其中，
所述布线层具有与所述氧化物薄膜接触的高紧贴性阻挡膜和在所述高紧贴性阻挡膜上配置的铜薄膜，
所述高紧贴性阻挡膜含有铜、镁、铝，在将铜、镁、铝的总计原子数设为100at％时，镁的含有率为0.5at％以上且5at％以下的范围、铝的含有率为5at％以上且15at％以下的范围。
2.一种半导体装置，其中，具有：
权利要求1所述的布线层；
半导体层；
栅极绝缘膜，形成在所述半导体层上；以及
栅极电极膜，隔着所述栅极绝缘膜与所述半导体层对置，
在所述半导体层，在与所述栅极电极膜对置的部分设置有沟道区域，在所述沟道区域的两侧设置有源极区域和漏极区域，
所述栅极绝缘膜由所述氧化物薄膜构成，所述布线层以使所述高紧贴性阻挡膜与所述栅极绝缘膜接触的方式配置。
3.一种半导体装置，具有：
源极电极层和漏极电极层，由权利要求1所述的布线层构成；
半导体层；
栅极绝缘膜，形成在所述半导体层上；以及
栅极电极膜，隔着所述栅极绝缘膜与所述半导体层对置，
在所述半导体层，在与所述栅极电极膜对置的部分设置有沟道区域，在所述沟道区域的两侧设置有源极区域和漏极区域，
所述源极电极层和所述漏极电极层分别与所述源极区域和所述漏极区域接触，
在所述源极电极层和所述漏极电极层上配置有所述氧化物薄膜，
其中，
所述布线层以使所述高紧贴性阻挡膜与所述氧化物薄膜接触的方式配置。
4.一种液晶显示装置，其中，具有：
权利要求2或权利要求3的任意一项所述的半导体装置；
玻璃基板；
像素电极层，形成在所述玻璃基板上；
液晶，位于所述像素电极层上；以及
上部电极层，位于所述液晶上，
所述源极电极层或漏极电极层的任意一个利用所述布线层与所述像素电极层连接，
利用所述半导体装置切换施加在所述像素电极层和所述上部电极层之间的电压，在所述像素电极层和所述上部电极层之间具有液晶。
CN201080048436.8A 2009-10-27 2010-10-21 布线层、半导体装置、具有半导体装置的液晶显示装置 Active CN102576675B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009246939 2009-10-27
JP2009-246939 2009-10-27
PCT/JP2010/068576 WO2011052471A1 (ja) 2009-10-27 2010-10-21 配線層、半導体装置、半導体装置を有する液晶表示装置

Publications (2)

Publication Number Publication Date
CN102576675A true CN102576675A (zh) 2012-07-11
CN102576675B CN102576675B (zh) 2014-12-24

Family

ID=43921894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080048436.8A Active CN102576675B (zh) 2009-10-27 2010-10-21 布线层、半导体装置、具有半导体装置的液晶显示装置

Country Status (6)

Country Link
US (1) US8373832B2 (zh)
JP (1) JP4913267B2 (zh)
KR (1) KR101214413B1 (zh)
CN (1) CN102576675B (zh)
TW (1) TWI382541B (zh)
WO (1) WO2011052471A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004718A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103794651A (zh) 2014-01-23 2014-05-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
KR20220016373A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US20220102522A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Low resistance and reduced reactivity approaches for fabricating contacts and the resulting structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066892A (en) * 1997-05-08 2000-05-23 Applied Materials, Inc. Copper alloy seed layer for copper metallization in an integrated circuit
CN1516895A (zh) * 2001-06-14 2004-07-28 马特森技术公司 用于铜互连的阻挡层增强工艺
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
CN1897245A (zh) * 2005-07-13 2007-01-17 富士通株式会社 半导体器件及其制造方法
CN101529566A (zh) * 2006-12-28 2009-09-09 株式会社爱发科 布线膜的形成方法、晶体管及电子装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037257A (en) 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
KR100356593B1 (ko) * 1999-10-15 2002-10-19 엘지.필립스 엘시디 주식회사 구리합금 배선 및 그 제조방법, 박막 트랜지스터 및 그제조방법
KR100662488B1 (ko) * 2000-10-14 2007-01-02 엘지.필립스 엘시디 주식회사 Ｔｆｔ-ｌｃｄ 패널 및 그 제조 방법
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5420328B2 (ja) * 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
WO2011024770A1 (ja) * 2009-08-26 2011-03-03 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP4970621B2 (ja) * 2009-08-28 2012-07-11 株式会社アルバック 配線層、半導体装置、液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066892A (en) * 1997-05-08 2000-05-23 Applied Materials, Inc. Copper alloy seed layer for copper metallization in an integrated circuit
CN1516895A (zh) * 2001-06-14 2004-07-28 马特森技术公司 用于铜互连的阻挡层增强工艺
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
CN1897245A (zh) * 2005-07-13 2007-01-17 富士通株式会社 半导体器件及其制造方法
CN101529566A (zh) * 2006-12-28 2009-09-09 株式会社爱发科 布线膜的形成方法、晶体管及电子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004718A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
CN107004718B (zh) * 2014-11-28 2021-02-19 夏普株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20120262659A1 (en) 2012-10-18
US8373832B2 (en) 2013-02-12
JPWO2011052471A1 (ja) 2013-03-21
KR20120041807A (ko) 2012-05-02
CN102576675B (zh) 2014-12-24
JP4913267B2 (ja) 2012-04-11
KR101214413B1 (ko) 2012-12-21
WO2011052471A1 (ja) 2011-05-05
TWI382541B (zh) 2013-01-11
TW201131783A (en) 2011-09-16

Similar Documents

Publication Publication Date Title
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
US8218122B2 (en) Method for forming wiring film, transistor and electronic device
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
JP5963804B2 (ja) 半導体装置の製造方法
CN102576675B (zh) 布线层、半导体装置、具有半导体装置的液晶显示装置
CN101529567B (zh) 布线膜的形成方法、晶体管以及电子装置
CN102203947A (zh) 薄膜晶体管的制造方法、薄膜晶体管
KR20120023082A (ko) 전자 장치의 형성 방법, 전자 장치, 반도체 장치 및 트랜지스터
US20210230718A1 (en) Cu ALLOY TARGET
TW202104624A (zh) 銅合金靶材、配線膜、半導體裝置、液晶顯示裝置
JP2020012190A (ja) 密着膜用ターゲット、配線層、半導体装置、液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant