CN101529566A - 布线膜的形成方法、晶体管及电子装置 - Google Patents

布线膜的形成方法、晶体管及电子装置 Download PDF

Info

Publication number
CN101529566A
CN101529566A CNA2007800404022A CN200780040402A CN101529566A CN 101529566 A CN101529566 A CN 101529566A CN A2007800404022 A CNA2007800404022 A CN A2007800404022A CN 200780040402 A CN200780040402 A CN 200780040402A CN 101529566 A CN101529566 A CN 101529566A
Authority
CN
China
Prior art keywords
mentioned
metal film
sputter
film
sputter target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800404022A
Other languages
English (en)
Other versions
CN101529566B (zh
Inventor
高泽悟
武井应树
高桥明久
片桐弘明
浮岛祯之
谷典明
石桥晓
增田忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN101529566A publication Critical patent/CN101529566A/zh
Application granted granted Critical
Publication of CN101529566B publication Critical patent/CN101529566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

形成密合性和阻挡(barrier)性优异、电阻值低的布线膜。向配置了成膜对象物21的真空槽2导入氧气，在包含氧的真空气氛中，溅镀以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成添加元素群选择的至少一种添加元素的溅镀靶11，在成膜对象物21表面形成第一金属膜23，然后在停止导入氧气的状态下，对溅镀靶11进行溅镀，在第一金属膜23表面形成第二金属膜24之后，蚀刻第一、第二金属膜23、24而形成布线膜。

Description

布线膜的形成方法、晶体管及电子装置
技术领域
本发明涉及布线膜的领域，尤其涉及用于晶体管的布线膜和形成该布线膜的成膜方法。
背景技术
一直以来，用于电子零件的金属布线膜使用Al或Cu等的低电阻材料。例如在TFT(薄膜晶体管：Thin film transistor)液晶显示器，随着面板的大型化，对布线电极的低电阻化要求越来越大，提高了使用Al或Cu作为低电阻布线的必要性。
以Al为主成分的Al布线当接触到SiO2或ITO(姻锡氧化物)等氧化物时，会有因氧化物的氧而发生小丘(hillock)的情形，再者，当使用Al布线作为TFT的源电极、漏电极时会有扩散至基底Si层的问题，还有与由ITO所形成的透明电极的接触电阻恶化等问题。
另一方面，关于Cu布线，Cu为电阻低于Al的材料。虽然Al存在与ITO透明电极的接触电阻恶化的问题，但氧化铜的绝缘性低于氧化铝，故接触电阻也较好。
因此，使用Cu作为低电阻布线膜的必要性变高。但是，Cu比起其它布线材料，有与玻璃或Si等的基底材料的密合性差的问题，或在作为源/漏电极使用时，有Cu扩散至Si层的问题，因此Cu布线和其它层的界面上需要用以提升密合性或防止扩散的阻挡层。
此外，即使半导体所使用的Cu镀层的基底Cu晶种(seed)层，也与上述同样因扩散的问题而需要防止扩散的TiN或TaN等阻挡层。
就以Cu为主成分的电子零件方面的金属布线膜关联专利而言，众所周知以Cu中添加Mo等元素为特征的技术(日本特开2005-158887)，或以在纯粹的Cu溅镀的成膜工序中导入氮或氧为特征的技术(日本特开平10-12151)，但是在密合性或低电阻化及抗小丘上都存在问题。
专利文献1：日本特开2005-158887号公报
专利文献2：日本特开平10-12151号公报
发明内容
本发明为了解决上述课题构思而成，其目的在于提供对玻璃基板或硅层的密合性高且低电阻的布线膜。
本发明人发现使以Cu为主成分的靶含有从Mg、Al、Si、IIa族元素(Be、Ca、Sr、Ba、Ra)、IIIb族元素(稀土类Sc、Y和镧族元素La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy)所形成的群中选择的1种以上添加元素，并且在溅镀时导入氧气而形成的金属膜(合金膜)，不仅对硅或玻璃的密合性高，而且对防止金属扩散至硅的阻挡性也很优异。
图7(a)、(b)表示以Cu为主成分，溅镀含有上述添加元素的靶，在基板15表面形成金属膜14、19状态，图7(a)的符号19表示在溅镀时不导入氧而成膜的无氧金属膜，图7(b)的符号14表示在溅镀时导入氧而成膜的含氧金属膜。
在无氧金属膜19内部，处于向铜晶体17内部分散含有添加元素的添加元素粒子16的状态，在无氧金属膜19的表面及背面露出铜晶体17，因此基板15会直接与铜晶体17接触。因此，无氧金属膜19和基板15的密合性低，当基板15为硅基板时，引起铜的扩散。
与Cu相比，Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy的原子半径小，且具有通过添加氧容易析出的性质，因此在成膜时，含氧金属膜14中铜晶体17外析出上述添加元素及添加元素的氧化物，在铜晶体17的界面形成含有添加元素及添加元素的氧化物的氧化膜18。基板15与氧化膜18接触，且不与纯铜的晶体的铜晶体17直接接触，因此与无氧金属膜19相比，含氧金属膜14对基板15的密合性高，且铜不会扩散至基板15。
如此一来，含有氧和上述添加元素双方的含氧金属膜14虽然密合性和阻挡性优异，但是与无氧金属膜19相比电阻高，因此作为布线膜的电气特性差。
本发明人发现在基板15表面形成含有氧和添加元素这双方的金属膜之后，在该金属膜表面层叠电阻更低的金属膜而形成布线膜，从而得到密合性和阻挡性优异且电气特性优异的布线膜，以至完成本发明。
根据相关的知识而完成的本发明是在成膜对象物的硅或二氧化硅露出的表面形成布线膜的布线膜的形成方法，向放置了上述成膜对象物的真空气氛中导入氧气和溅镀气体，在含有氧的真空气氛中，溅镀以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素的第一溅镀靶，在上述成膜对象物表面形成第一金属膜，然后在停止对放置了上述成膜对象物的真空气氛导入氧气的状态下，溅镀以铜为主成分的第二溅镀靶，在上述第一金属膜表面上形成第二金属膜，蚀刻上述第一、第二金属膜而形成上述布线膜。
在本发明的布线膜的形成方法中，使用相同的靶以作为上述第一、第二的溅镀靶，在相同真空槽内部执行上述第一金属膜的成膜和上述第二金属膜的成膜。
在本发明的布线膜的形成方法中，作为上述第二溅镀靶，使用以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素的靶，在分别不同的真空槽内部配置上述第一、第二溅镀靶，在上述分别不同的真空槽内部执行上述第一、第二金属膜的成膜。
在本发明的布线膜的形成方法中，使用纯铜靶作为上述第二溅镀靶，在相同真空槽内部配置上述第一、第二溅镀靶，在上述真空槽内部执行上述第一金属膜的成膜和上述第二金属膜的成膜。
在本发明的布线膜的形成方法中，使用纯铜靶作为上述第二溅镀靶，在分别不同的真空槽内部配置上述第一、第二溅镀靶，在上述分别不同的真空槽内部执行上述第一、第二金属膜的成膜。
在本发明的布线膜的形成方法中，形成上述第二金属膜之后，向放置了上述成膜对象物的真空气氛导入氧气和溅镀气体，在含有氧的真空气氛中，溅镀以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素的第三溅镀靶，在上述第二金属膜表面形成第三金属膜之后，蚀刻上述第一至第三金属膜。
在本发明的布线膜的形成方法中，作为上述第二溅镀靶，使用含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素的靶。
在本发明的布线膜的形成方法中，在分别不同的真空槽内配置上述第一至第三溅镀靶，在上述分别不同的真空槽内形成上述第一至第三金属膜。
在本发明的布线膜的形成方法中，在相同的真空槽内配置上述第一、第三溅镀靶，在上述相同的真空槽内形成上述第一、第三金属膜，在与上述第一、第三溅镀靶不同的真空槽内配置上述第二溅镀靶，在上述不同的真空槽内形成上述第二金属膜。
在本发明的布线膜的形成方法中，使用纯铜靶作为上述第二溅镀靶。
在本发明的布线膜的形成方法中，在分别不同的真空槽内配置上述第一至第三溅镀靶，在上述分别不同的真空槽内形成上述第一至第三金属膜。
在本发明的布线膜的形成方法中，在相同的真空槽内配置上述第一、第三溅镀靶，在上述相同的真空槽内形成上述第一、第三金属膜，在与上述第一、第三溅镀靶不同的真空槽内配置上述第二溅镀靶，在上述不同的真空槽内形成上述第二金属膜。
在本发明的布线膜的形成方法中，作为上述第一溅镀靶，使用含有Al为0.1原子％以上10.0原子％以下的靶，并导入氧气，以使氧气分压对溅镀气体分压的比例成为0.1％以上20.0％以下，溅镀上述第一溅镀靶。
在本发明的布线膜的形成方法中，作为上述第一溅镀靶，使用含有Mg为0.1原子％以上10.0原子％以下的靶，并导入氧气，以使上述真空气氛的氧气分压对溅镀气体分压的比例成为0.1％以上20.0％以下，溅镀上述第一溅镀靶。
本发明为一种晶体管，具有栅电极；由半导所形成的漏极半导体层；和由半导体所形成的源极半导体层，以施加于上述栅电极的电压，构成切断或导通上述漏极半导体层和上述源极半导体层之间，在上述漏极半导体层表面和上述源极半导层的表面中的任何一方或双方上，形成以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧的第一金属膜，在上述各第一金属膜表面分别形成以铜为主成分且电阻值比上述第一金属膜低的第二金属膜。
在本发明的晶体管中，上述第一金属膜含有氧为0.1原子％以上。
在本发明的晶体管中，在上述第二金属膜的表面，形成以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧的第三金属膜。
本发明为一种晶体管，具有栅电极、由半导体所形成的漏极半导体层和由半导体所形成的源极半导体层，且构成为以施加于上述栅电极的电压，切断或导通上述漏极半导体层和上述源极半导层之间，上述栅电极与玻璃基板接触，其中，上述栅电极具有形成在上述玻璃基板表面的第一金属膜和形成在上述第一金属膜表面的第二金属膜，上述第一金属膜以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧，上述第二金属膜以铜为主成分且电阻比上述第一金属膜低。
在本发明的晶体管中，上述第一金属膜含有氧为0.1原子％以上。
在本发明的晶体管中，在上述第二金属膜表面，形成以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧的第三金属膜。
本发明是一种具有晶体管的电子装置，上述晶体管具有栅电极、由半导体所形成的漏极半导体层和由半导体所形成的源极半导体层，且构成为以施加于上述栅电极的电压，切断或导通上述漏极半导体层和上述源极半导体层之间，在上述漏极半导体层表面和上述源极半导体层的表面中的任何一方或双方上，形成以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧的第一金属膜，在上述各第一金属膜表面分别形成以铜为主成分且电阻比上述第一金属膜低的第二金属膜。
在本发明的电子装置中，上述第一金属膜含有氧0.1原子％以上。
本发明是一种具有晶体管的电子装置，上述晶体管具有栅电极、由半导体所形成的漏极半导体层和由半导体所形成的源极半导体层，且构成为以施加于上述栅电极的电压，切断或导通上述漏极半导体层和上述源极半导体层之间，上述栅电极与玻璃基板接触，上述栅电极具有形成在上述玻璃基板表面的第一金属膜和形成在上述第一金属膜表面的第二金属膜，上述第一金属膜以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧，上述第二金属膜以铜为主成分且电阻比上述第一金属膜低。
在本发明的电子装置中，上述第一金属膜中含有氧为0.1原子％以上。
本发明是一种电子装置，具有玻璃基板；配置在上述玻璃基板上的透明的像素电极；配置在上述像素电极上的液晶；配置在上述液晶上的透明的公共电极；以及密合于上述玻璃基板上的蓄积电极，在形成于上述像素电极和上述蓄积电极之间的液晶电容，连接将上述蓄积电极设为单侧的电极的蓄积电容，以上述液晶电容的充放电控制上述液晶的取向，其中，上述蓄积电极具有形成在上述玻璃基板表面的第一金属膜和形成在上述第一金属膜表面的第二金属膜，上述第一金属膜以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧，上述第二金属膜是以铜为主成分且电阻比上述第一金属膜低。
在本发明的电子装置中，上述第一金属膜含有氧为0.1原子％以上。
此外，在本发明中主成分是指含有作为主成分的元素为50原子％以上。因此，“以铜为主成分”是指“含有铜为50原子％以上”。
本发明所使用的靶虽然有混入Cu和上述添加元素以外的元素(例如Mn)的杂质的情形，但是杂质元素的含有量为不足0.1原子％，通常为不足10-4原子％。使用这种靶而形成的本发明的布线膜为Cu和添加元素和氧以外的杂质元素的含有量低于0.1原子％，通常不足10-4原子％。
再者，在本发明中，纯铜是指Cu以外的杂质元素的含有量不足0.1原子％，通常指的是不足10-4原子％。
溅镀靶中的铜和添加元素的含有比例和使用该溅镀靶而形成的金属膜中的铜和添加元素的含有比例，在仅导入溅镀气体的真空气氛下成膜时，和导入氧气和溅镀气体这双方的真空气氛下成膜时相同，再者，即使改变氧气的导入量，该含有比例也不改变。
因此，若溅镀添加元素对铜和添加元素之合计量的比例为0.1原子％以上10.0原子％以下的溅镀靶，则取得添加元素对铜和添加元素的合计量的比例为0.1原子％以上10.0原子％以下的金属膜。
(发明效果)
由本发明所成膜的布线膜因对硅或玻璃的密合性高、不引起铜扩散至硅并且低电阻。形成布线膜时的图案化因可以相同的蚀刻剂一次性进行图案化，故制造工序简单。
附图说明
图1是用于说明一例本发明所使用的溅镀装置的剖视图。
图2(a)至(c)是用于说明一例本发明的布线膜的形成工序的剖视图。
图3是用于说明一例本发明的液晶显示装置的剖视图。
图4是用于说明一例本发明的半导体装置的剖视图。
图5(a)、(b)是用于说明另一例本发明的布线膜的形成工序的剖视图。
图6是表示氧气分压的比例和电阻率关系的曲线图(Al)。
图7(a)是模式性表示以Cu为主成分并含有Mg的金属膜的剖视图，(b)是模式性表示以Cu为主成分并含有Mg和氧的金属膜的剖视图。
图8是表示氧气分压的比例和电阻率的关系的曲线图(Mg)。
图9是用于说明溅镀装置的第二例的剖视图。
图10是用于说明溅镀装置的第三例的剖视图。
(符号说明)
2：真空槽；3：液晶显示装置；6：半导体装置；11：溅镀靶；31：玻璃基板；23：第一金属膜；24：第二金属膜；25：布线膜；36：像素电极；38：蓄积电极；40、60：晶体管(TFT)；41：栅电极；42：漏电极；43：源电极；46：沟道半导体层；47：漏极半导体层；48：源极半导体层；55：公共电极。
具体实施方式
图1的符号1表示本发明所使用的第一例的溅镀装置，具有真空槽2。
在真空槽2内配置了以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr，Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种以上添加元素的溅镀靶11。
在真空槽2连接有真空排气系统9和气体导入系统8，通过真空排气系统9对真空槽2内进行真空排气，在成为真空气氛的状态下搬入成膜对象物21，并在配置在真空槽2内的基板支持器7上保持。
溅镀靶11与配置在真空槽2外部的电源5连接，若一面从气体导入系统8导入溅镀气体和氧气，一面从电源5施加电压至溅镀靶11，在溅镀靶11表面附近形成等离子体，并对溅镀靶11进行溅镀，则释放出构成溅镀靶11的物质的粒子，到达成膜对象物21表面，形成以铜为主成分并含有氧及上述添加元素的第一金属膜23(图2(a))。
当第一金属膜23形成为规定膜厚时，停止导入溅镀气体，以及一面持续真空排气一面停止导入氧气。在使真空槽2内部的氧气分压成为比形成第一金属膜23时更低的状态下，若在相同的真空槽2内溅镀相同的溅镀靶11，则在第一金属膜23表面形成以铜为主成分并含有与第一金属膜23中所包含的种类相同的添加元素且含氧量比第一金属膜23少的第二金属膜24。
第二金属膜24的成膜最好在使真空槽2内的氧气分压成为零的真空排气之后进行，此时，形成不含有氧的第二金属膜24。
在将第二金属膜24形成为规定膜厚之后，搬出至真空槽2外部，将第一、第二金属膜23、24蚀刻成相同形状，形成本发明的第一例的布线膜。
图2(c)为上述第一例的布线膜25的剖视图，该布线图25成为二层构造。
本发明中，第一金属膜23和第二金属膜24双方皆以铜为主成分，且在形成布线膜25时，在第一、第二金属膜23、24的叠层膜表面配置图案制作的抗蚀剂层，若使用相同组分的蚀刻液(或是蚀刻气体)蚀刻叠层膜，则第一、第二金属膜23、24被图案制作成相同形状。
当成膜对象物21为液晶显示装置的面板时，在成膜对象物21表面的一部分或全部，露出玻璃基板表面或硅等半导体层的表面。当成膜对象物21为设置在集成电路或有机EL元件等的半导体装置时，在成膜对象物21表面的一部分或全部，露出硅等半导体基板或半导体层的表面。即，在成膜对象物21表面露出玻璃和硅中的任何一方或双方。
第一金属膜23含有上述添加元素和氧，与玻璃基板或硅的密合性高，由于第一金属膜23和第二金属膜24为以相同的铜为主成分的金属膜，密合性相互变高。因此，由本发明成膜的布线膜25对于成膜对象物21的密合性高。
图3的符号3为具有本发明的布线膜的电子装置(液晶显示装置)，具有TFT基板30和彩色滤光片基板50。
该液晶显示装置3为有源型，TFT基板30具有玻璃基板31，在玻璃基板31上配置有TFT(薄膜晶体管)40和显示像素35和蓄积电容器39。
TFT40具有栅电极41、漏电极42和源电极43，蓄积电容器39具有蓄精电极38，显示像素35具有像素电极36。
栅电极41、漏电极42、源电极43、蓄积电极38由上述布线膜25构成。
再者，TFT40具有栅极绝缘膜44、沟道半导体层46、漏极半导体层47和源极半导体层48。
在沟道半导体层46的单面，漏极半导体层47和源极半导体层48与沟道半导体层46接触地配置。漏极半导体层47和源极半导体层48彼此相互间隔开。
在漏极半导体层47和源极半导体层48之间的位置的沟道半导体层46的相反侧一面上，配置了栅极绝缘膜44和栅电极41。栅电极41和沟道半导体层46之间具有栅极绝缘膜44。
在源极半导体层48和漏极半导体层47的表面，漏电极42和源电极43分别接触地被配置。
栅电极41、漏电极42和源电极43被导出至TFT40的外部，可施加来自外部电源的电压。
沟道半导体层46、漏极及源极半导体层47、48由非晶硅或多晶硅等所构成。
p型和n型导电型中，漏极半导体层47和源极半导体层48为相同的导电型，沟道半导体层46为与漏极半导体层47及源极半导体层48相同的导电型或相反的导电型。
首先，就沟道半导体层46为与源极及漏极半导体层47、48相同的导电型的情形进行说明。
沟道半导体层46的杂质浓度比漏极及源极半导体层47、48高，成为低电阻。
在漏电极42和源电极43之间施加动作电压的状态下，若对栅电极41施加电压，以在沟道半导体层46表面感应出与漏极及源极半导体层48相同极性的电荷，则在沟道半导体层46的栅电极41上的部分形成低电阻的蓄积层，通过该蓄积层连接漏极半导体层47和源极半导体层48，TFT导通。在不施加栅极电压的期间不形成蓄积层，TFT40截止。
接着，就沟道半导体层46与源极及漏电极47、48不同的导电型的情形进行说明，则在漏电极42和源电极43之间施加动作电压的状态下，若在沟道半导体层46表面，将感应出与该沟道半导体层46相反极性的电荷的电压施加至栅电极41，则在沟道半导体层46的栅电极41上的部分，形成与源极及漏电极47、48相同的导电型的反相层，通过该反相层连接漏极半导体层47和源极半导体层48，TFT导通。在不施加栅极电压的期间不形成反相层，TFT40截止。
从显示像素35延伸设置的像素电极36与源电极43的一部分表面接触，源电极43与像素电极36电连接。
像素电极36延伸设置至蓄积电容器39位置的部分，隔着绝缘膜(栅极绝缘膜44)，与配置在玻璃基板31上的蓄积电极38对置地配置，由对置的部分形成蓄积电容。
因此，蓄积电容的电容器的一侧电极为蓄积电极38，另一侧电极为像素电极36，但是另一侧电极并不限定于像素电极36，可为其它电极(例如公共电极55)。
TFT基板30和彩色滤光片基板50仅以一定距离间隔开地配置，在它们之间封入液晶4。
彩色滤光片基板50在与TFT40对置的位置上配置有黑矩阵52，在与显示像素35对置的位置上配置有彩色滤光片53。
在彩色滤光片基板50的至少与显示像素35对置的部分上配置有公共电极55。像素电极36和公共电极55由ITO等透明的金属膜构成。
TFT基板30和彩色滤光片基板50分别具有偏光片49、59。借助TFT40的导通和截止，在像素电极36和公共电极55之间被施加电压时，显示像素35上的液晶4的取向发生变化，变更通过液晶4的光的偏转方向，控制照射至显示像素35的光透射到液晶显示装置3外部和被遮断。
蓄积电容与形成于像素电极36和公共电极55之间的液晶电容并联连接，当TFT40导通，且像素电极36和公共电极55之间的液晶电容经由TFT40用电源电压被充电时，蓄积电容也用电源电压来充电。
即使TFT40转为截止，断开对像素电极36的电源电压，也因蓄积在蓄积电容的电荷而对像素电极36施加与TFT40导通时相同的电压，维持显示像素35上的液晶4的偏转状态。当该液晶电容放电时，液晶4的偏转状态发生变化。
蓄积电极38和栅电极41与玻璃基板31接触，漏电极42和源电极43与半导体层(漏极半导体层47、源极半导体层48)接触。
蓄积电极38、栅电极41、漏电极42和源电极43由本发明的布线膜25构成，第一金属膜23与玻璃基板31或半导体层47、48接触。因此，蓄积电极38及栅电极41和玻璃基板31之间的密合性高，漏电极42及源电极43和半导体层47、48之间的密合性也高。
再者，在配置于第一金属膜23上的第二金属膜24不含有氧，且为低电阻，因此各电极膜的扩展方向(与膜厚方向成直角的方向)的电阻为低电阻。
本发明的电子装置并不限定于液晶显示装置。
图4的符号6是本发明的电子装置的另一例的半导体装置的一部分，图4中示出半导体装置6的晶体管60。
该晶体管60没有配置于玻璃基板上，除了具有半导体基板(硅基板)61之外，还具有与上述图3所示的TFT40相同的构件，对于相同的构件采用相同符号，并省略其说明。
即使在该晶体管60中，源极半导体层48和漏极半导体层47的一部分表面露出，在露出的部分上分别密合源电极43的第一金属膜23和漏电极42的第一金属膜23。
因此，对于漏电极42和源电极43的硅基板61的密合性高，且通过第一金属膜23，也防止铜扩散至硅基板61。
还有，图4的符号64是用于从栅电极41绝缘漏电极42及源电极43的绝缘膜，同图的符号74为用于从硅基板61的源极半导体层48和漏极半导体层47以外的部位绝缘漏电极42及源电极43的绝缘膜。
以上虽然针对通过相同的溅镀靶11来形成第一、第二金属膜23、24的情形予以说明，但是本发明并不限定于此。
图9的符号80表示第二例的溅镀装置，第二例的溅镀装置80包括：第一真空槽2a；连接于第一真空槽2a的第二真空槽2b；配置在第一真空槽2a内的第一溅镀靶11a；以及配置在第二真空槽2b内的第二溅镀靶11b。
通过真空排气系统9，在第一、第二真空槽2a、2b内部形成真空气氛，在维持该真空气氛的状态下，将成膜对象物21搬入第一真空槽2a内部，保持于基板支持器7a上。第一溅镀靶11a与第一例的溅镀装置1的溅镀靶11同样，以铜为主成分且含有添加元素。
如上所述，若在第一真空槽11a内部形成含有氧气的真空气氛，并溅镀第一溅镀靶11a，则形成第一金属膜23。将形成有第一金属膜23的成膜对象物21从第一真空槽2a搬入第二真空槽2b，并保持于基板支持器7b上。
一面对第二真空槽2a内进行真空排气，一面导入溅镀气体，形成氧气分压比形成第一金属膜23时低的真空气氛，在该真空气氛中溅镀第二溅镀靶11b，形成第二金属膜24。
第一例的溅镀装置1由于在相同的真空槽2内部改变氧气分压而形成第一、第二金属膜23、24，故在形成一个膜之后，至开始形成下一个膜的真空排气需要花费长时间。对此，第二例的溅镀装置80由于在不同真空槽形成第一、第二金属膜23、24，就缩短了各真空槽的真空排气所需的时间。
当第二溅镀靶11b以铜为主成分，且含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr，Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素时，形成以铜为主成分并添加有添加元素，且含氧量比第一金属膜23少的第二金属膜24。
当第二溅镀靶11b为纯铜靶时，形成以铜为主成分且没有添加添加元素的第二金属膜24，而且，若使溅镀第二溅镀靶11b时的氧分压成为零，则形成由纯铜构成的第二金属膜24。
若将第一、第二金属膜23、24图案制作成相同形状，则得到与图2(c)的符号25所示的布线膜相同结构的第二例的布线膜。由于纯铜的电阻比含有添加元素的铜低，所以当使用纯铜靶作为第二溅镀靶11b时，布线膜的电阻就更低。
由纯铜构成的溅镀靶可配置在与含有上述添加元素的溅镀靶相同的溅镀装置的真空槽内部。此时，在形成第一金属膜23之后，停止对含有添加元素的溅镀靶施加电压，一面持续真空排气，一面停止导入氧气。若氧气被排出，真空槽的内部压力下降至规定压力，则一面将溅镀气体导入真空槽的内部，一面溅镀由纯铜构成的溅镀靶，而形成第二金属膜。
如此一来，若在相同的真空槽内部连续形成第一、第二金属膜23、24，则因第一、第二金属膜23、24不会接触大氧气氛而布线膜的膜质量变佳。再者，通过本发明形成的布线膜并不限定于第一、第二金属膜23、24的双层构造，即使在第二金属膜24表面上形成1层以上以铜为主成分的金属膜亦可。
例如，在形成第二金属膜24之后，在氧气分压比形成第二金属膜24时高的真空气氛中，溅镀以Cu为主成分并含有1种以上的上述添加元素的溅镀靶11。在第二金属膜24表面上，形成以Cu为主成分并含有氧和添加元素的第三金属膜29(图5(a))。
第一～第三金属膜23、24、29分别以铜为主成分，因此可以使用相同成分的蚀刻剂(蚀刻液或蚀刻气体)一起图案制作而形成布线膜26(图5(b))。
由于在该布线膜26表面露出含有氧和添加元素的第三金属膜29，在布线层26表面与ITO或SiO2等氧化物密合时的密合性高，而使硅接触于布线膜26表面时，不会引起金属扩散。
该布线膜26可以用在上述栅电极41、漏电极42、源电极43和蓄积电极38中的任一电极上。
尤其，如液晶显示装置3的源电极43那样，在表面密合ITO或ZnO等的金属氧化膜(像素电极36)时，若有表面上含有氧的第三金属膜29，则不会使氧从像素电极36移动至源电极43，第二金属膜24不会氧化，因此源电极43的电阻不会上升。
第一至第三的金属膜23、24、29即使在相同的真空槽内部溅镀相同的溅镀靶11而形成亦可，也可在相同真空槽内部溅镀不同的溅镀靶。
再者，可在第一至第三金属膜23、24、29中，至少在与第一、第三金属膜23、29不同的真空槽内部形成第二金属膜24。
具体而言，使用上述第二例的溅镀装置80，在第一真空槽11a内部形成第一金属膜23，且在第二真空槽11b内部形成第二金属膜24之后，使成膜对象物21从第二真空槽11b返回至第一真空槽11a。将氧气和溅镀气体导入第一真空槽11a内部，形成氧气分压比形成第二金属膜24时高的真空气氛，在该真空气氛中溅镀第一溅镀靶11a形成第三金属膜29。
而且，在分别不同的真空槽内部形成各金属膜亦可。
图10的符号90表示第三例的溅镀装置，该溅镀装置90除了第一、第二真空槽11a、11b之外，还具有连接于第二真空槽11b的第三真空槽11c。
与使用第二例的溅镀装置80时同样地，在第一真空槽11a内部形成第一金属膜23，且在第二真空槽11b内部形成第二金属膜24之后，将成膜对象物21搬入事先形成真空气氛的第三真空槽11c中，并保持于基板支持器7c上。
在第三真空槽2c内部配置有以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素的第三溅镀靶11c。
一面对第三真空槽2c内部进行真空排气，一面从气体导入系统8导入溅镀气体和氧气，形成氧气分压比形成第二金属膜24时高的真空气氛，若溅镀第三溅镀靶11c，则形成第三金属膜29。
对于在相同真空槽2内形成第一至第三金属膜23、24、29，需要在真空槽内交互形成氧气分压不同的真空气氛，自结束一个膜的成膜，至形成下一个膜的真空排气需要长时间。对此，第二、第三例的溅镀装置80、90至少在不同的真空槽中形成第二金属膜24，因此真空排气不需要长时间。
再者，为了降低布线膜25、26全体的电阻，使第二金属膜24比第一、第三的金属膜23、29厚。因此，第二金属膜24的成膜时间比第一、第三金属膜23、29的成膜时间长。如第二、第三例的溅镀装置80、90那样，如果在专用真空槽形成成膜需要花费长时间的金属膜，就会提升生产性。
并且，如第三例的溅镀装置90那样，如果使真空槽2a～2c的数量与构成布线膜25、26的铜膜的数量相同，在专用的真空槽2a至2c内形成各铜膜，就会进一步提升生产性。
如图9所示，第二例的溅镀装置80可与第一、第二真空槽2a、2b直接连接，也可以将第一、第二真空槽2a、2b连接于相同的搬运室，经由该搬运室在第一、第二真空槽2a、2b之间搬出/搬入成膜对象物21。
再者，如图10所示，第三例的溅镀装置90可将第一至第三的真空槽2a～2c串联连接，并经由第二真空槽2b，将成膜对象物21从第一真空槽2a搬运至第三真空槽2c。而且，也可将第一至第三真空槽2a～2c连接于相同的搬运室，经由该搬运室在第一至第三真空槽2a～2c之间搬出/搬入成膜对象物21。
在任一情形中，由于成膜对象物21不与大气接触而在真空槽间移动，所以得到膜质量佳的布线膜25、26。
在电子装置为半导体装置6的场合，漏极半导体层47、源极半导体层48和沟道半导体层46是向硅基板61扩散杂质而形成，而在电子装置为液晶显示装置的场合，是在玻璃基板31表面上通过CVD法等附着硅等的半导体而形成。再者，栅极绝缘膜44等的绝缘膜由氮化硅等的氮化膜、氧化硅等的氧化膜构成。
以上，说明了由通过本发明成膜的布线膜25分别构成栅电极41、漏电极42、源电极43和蓄积电极38的情形，但是本发明并不限定于此，只要由通过本发明形成的布线膜25构成栅电极41、漏电极42、源电极43和蓄积电极38中的任意一个以上电极即可。但是，如上所述，直接接触玻璃基板或硅基板或半导体层的电极最好由通过本发明形成的布线膜25构成。
以上，虽然针对仅使溅镀靶11含有添加元素Al的场合予以说明，但是本发明并不限定于此。除Al以外，还可使用含有从Mg、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种以上添加金属的溅镀靶而执行成膜，形成含有Al以外的添加元素的金属膜。
再者，可以使相同的溅镀靶含有2种以上的添加元素，形成含有2种以上的添加元素的金属膜。如图5(a)、(b)所示，在叠层3层以上金属膜时，在形成第一～第三金属膜23、24、29时所使用的溅镀靶可以相同，也可使用分别含有不同添加元素的溅镀靶。
实施例1
使用玻璃基板和硅基板作为成膜对象物21，组合溅镀靶的添加元素(Al)含有量(0.1原子％、2.0原子％、10.0原子％)、溅镀时的氧气分压对溅镀气体(Ar)分压的比例(0、0.1％、3.0％、10.0％、20.0％)和成膜后的退火处理的温度(无退火、350℃、450℃)的成膜条件，以各组合在成膜对象物21表面形成单层的金属膜。
并且，溅镀气体的导入量在氧气的导入量为零、仅导入溅镀气体(Ar)时，设定为使真空槽2内部的全压成为0.4Pa。在各组合中，不改变溅镀气体的导入量，使溅镀气体分压成为一定值(0.4Pa)。氧气分压对溅镀气体分压的比例，为以氧气分压除以溅镀气体分压(0.4Pa)的值上乘于100的值。
<密合性试验>
对于形成于玻璃基板表面的金属膜中，以记载于下述表1的组合形成膜的金属膜，利用前端锐利的切刀在金属膜划上10行×10列合计100个1mm边的方格，在将贴粘接带(型号610的透明胶带)后，计数在剥离胶带时所残留的膜的个数。将该结果记载于下述表1。
表1：密合性试验
Figure A20078004040200261
并且，金属膜从玻璃基板全部剥离的情形为0/100，1个也没有剥离的情形为100/100，成为分子的数越大密合性越高。
由上述表1可知即使Al含有量相同，氧气的比例越大密合性就越高，再者，即使氧气的比例相同，Al含有量越多密合性也越高。
即使溅镀靶的Al含有量为较少的0.1原子％，若氧比例为10.0％以上，则不引起金属膜的剥离。因此，推测溅镀靶的Al含有量即使为较少的0.1原子％，若在溅镀时氧气导入量超过10％，则不会引起金属膜的剥离。
<电阻率测量>
测量形成于玻璃基板表面的金属膜中，以记载于下述表2的成膜条件的组合来形成的金属膜的电阻率。将该测量结果记载于下述表2。
表2：电阻率
图6为由测量结果所求出的氧气分压的比例和电阻率的关系的曲线图，符号L1所示的曲线为使用Al含有量为2.0原子％的溅镀靶的情形，同图的符号L2所示的曲线为使用添加元素含有量为零(纯铜)的溅镀靶的情形。
由上述表2、图6可知，在不导入氧气时，纯铜和Al含有金属膜的电阻值为同等，即使不改变靶的Al含有量，氧气分压的比例越高电阻率也就越上升。
Al的原子半径比Cu小，因此仅以溅镀气体所形成的膜在Cu的晶界析出Al，随着氧分压的增加，所析出的Al积极地被氧化，因此电阻值与氧气分压增加同时上升。
再者，如上述表2可知，即使氧气分压的比例相同，Al含有量越增加电阻率就越上升。即使氧气分压的比例相同，Al含有量越增加，电阻率也就越上升。
当比较以氧气分压为零、Al含有量为零的组合来形成的金属膜的电阻率，和以氧气分压为零、含有Al时的组合来形成的金属膜的电阻率时，若氧气分压为零，则Al含有量即使为较多的10原子％时，电阻率也相等。
并且，当观看表2时，溅镀靶的Al含有量为10原子％，氧气分压的比例为20.0％时的电阻率(49.7μΩcm)为最大值，该值为可作为上述布线膜的第一金属膜23使用的上限值。
<阻挡性>
针对形成于硅基板表面的金属膜中以下述表3所示的成膜条件的组合所形成的金属膜，调查硅基板有无金属扩散。将该结果记载于下述表3。
表3：阻挡性
Figure A20078004040200291
由上述表3确认了没有添加氧时金属扩散至硅基板，可知通过添加氧，可防止金属散至硅基板。
再者，即使针对形成于硅基板表面的金属膜，也有Al含有量越多密合性就越高的倾向，而且可由此倾向得知若使用含有Al的溅镀靶且导入氧而执行溅镀，则能得到对于硅基板的密合性高且对于硅基板的阻挡性也优异的金属膜。
还有，以上针对Al，改变含有量和氧分压，调查电阻率和密合性，即使针对Al以外的添加元素，溅镀靶11中的含有量若为0.1原子％以上，则金属膜的密合性高，溅镀靶11中的含有量为10原子％、氧气分压的比例为20.0％，则金属膜的电阻率成为可使用的上限值以下。
再者，即使针对阻挡性，在使用含有Al以外的添加元素的溅镀靶11时，若在溅镀时导入氧气，则不会引起硅基板的铜扩散。
<添加元素种类>
组合含有下述表4所示的添加元素的溅镀靶11、退火温度(350℃，450℃)和氧气分压对溅镀气体分压的比例(5.0％、7.5％、10.0％)的成膜条件而在玻璃基板表面形成单层金属膜，针对各金属膜执行上述“密合性试验”和“电阻率测定”。在下述表4记载测量结果和成膜条件。
表4：添加元素的种类
由上述表4可知，即使针对Al以外的元素，若在溅镀时导入氧气，则金属膜不会剥离、密合性高。再者，各金属膜的电阻率也在可作为布线膜的基底层使用的范围。
<膜组成>
针对分别含有0.2原子％的添加元素Al、Si、Sc、Y和Ce的溅镀靶11，以在下述表5至表9记载的添加元素的含有量、氧气分压对溅镀分压的比例的成膜条件组合，形成单层金属膜。
针对所形成的各金属膜，用XPS法(X线电子分光法)分别测量氧的含有量。将该测量结果记载于下述表5至表9。
表5：膜组成(Cu-Al)
  O2比例[％]   O[原子％]
  5   3.5
  10   4.8
  15   6.7
表6：膜组成(Cu-Si)
  O2比例[％]   O[原子％]
  5   2.8
  10   4.3
  15   5.8
表7：膜组成(Cu-Sc)
  O2比例[％]   O[原子％]
  5   5.5
  10   7.0
  15   8.6
表8：膜组成(Cu-Y)
  O2比例[％]   O[原子％]
  5   5.4
  10   6.5
  15   8.2
表9：膜组成(Cu-Ce)
  O2比例[％]   O[原子％]
  5   5.0
  10   6.7
  15   7.4
由表5至表9中的任一添加元素的场合，都确认出溅镀时氧气分压越高，金属膜所含的氧原子量变多。
接着，就添加元素为Mg时的实施例进行说明。
实施例2
使用玻璃基板和硅基板作为成膜对象物21，组合溅镀靶的Mg含有量(零、0.1原子％、0.2原子％、10.0原子％)、溅镀时的氧气分压对溅镀气体分压(Ar)的比例(零、0.1％、3.0％、10.0％、20.0％)，和成膜后的退火处理温度(无退火、350℃、450℃)的成膜条件，以各组合在成膜对象物21表面形成单层的金属膜。
此外，溅镀气体的导入量在氧气的导入量为零、仅导入溅镀气体(Ar)时，设定为使真空槽2内部的全压成为0.4Pa。在各组合中，不改变溅镀气体的导入量，使溅镀气体分压成为一定值(0.4Pa)。氧气分压对溅镀气体分压的比例为氧气分压除以溅镀气体分压(0.4Pa)的值上乘以100的值。
<密合性试验>
在形成于玻璃基板表面的各金属膜，用前端锐利的切刀在各金属膜划出10行×10列合计100个1mm边的方格，贴粘接带(型号610的透明胶带)，计数在剥离胶带时所残留的膜的个数。将该结果记载于下述表10。
表10：密合性试验
Figure A20078004040200331
此外，金属膜从玻璃基板全部剥离的情形为0/100，一个也没有剥离的情形为100/100，成为分子的数越大密合性越高。
由上述表10可知即使Mg含有量相同，氧气的比例越大密合性就越大，再者，即使氧气的比例相同，Mg含有量越多密合性就越高。
即使溅镀靶的Mg含有量为较少的0.1原子％，如果氧比例在10.0％以上，就不引起金属膜的剥离。因此，推测溅镀靶的Mg含有量即使少于0.1原子％，如果在溅镀时氧气导入量超过10％，就不会引起金属膜的剥离。
<电阻率测量>
针对形成于玻璃基板表面的金属膜中，溅镀靶的Mg含有量(0.1原子％、0.2原子％、10.0原子％)、溅镀时的溅镀气体分压对氧气分压的比例(零、1.0％、3.0％、10.0％、20.0％)、退火温度为350℃的组合，测量金属膜的电阻率。将该测量结果记载于下述表11。
表11：电阻率
Figure A20078004040200341
图8为由测量结果所求出的氧气分压的比例和电阻率的关系的曲线图，符号L1所示的曲线为使用Mg含有量为2.0原子％的溅镀靶的情形。
此外，图8中以曲线L2记载使用Mg含有量为零(纯铜)的溅镀靶时的氧气分压的比例和电阻率的关系。
由上述表11、图8可知，即使不改变靶的Mg含有量，氧气分压比例越高电阻率越上升，由上述表11可知，即使氧气分压的比例相同，Mg含有量越增加电阻率越上升。
氧气分压为零，以Mg含有量为零的组合所形成的金属膜的电阻率为2.3μΩcm，与溅镀靶含有Mg时的测量结果相比，氧气分压若为零，即使Mg含有量为较多的10原子％，电阻值也相等。
此外，当观看表11时，溅镀靶的Mg含有量为10原子％、氧气分压的比例为20.0％时的电阻率(43.8μΩcm)为最大值，该值为可作为上述布线膜的第一金属膜23使用的上限值。
<阻挡性>
针对形成于硅基板表面的金属膜中，以溅镀靶的Mg含有量为零、0.1原子％、2.0原子％、10.0原子％；溅镀时的氧气分压对溅镀气体分压的比例为零、0.1％、3.0％、10.0％、20.0％；退火温度为450℃的组合所形成的金属膜，调查有无硅基板的金属扩散。将该结果记载于下述表12。
表12：阻挡性
Figure A20078004040200351
由上述表12确认出在没有添加氧的情形下金属扩散至硅基板，可知通过添加氧可防止金属扩散至硅基板。
再者，即使针对形成于硅基板表面的金属膜，也有Mg含有量越多密合性越高的倾向，由此倾向可知如果使用含有Mg的溅镀靶，且导入氧执行溅镀，就能得到对硅基板的密合性高且对于硅基板的阻挡性也优异的金属膜。
<膜组成>
使用Mg含有量为2.0原子％的溅镀靶，改变氧气分压对溅镀气体分压的比例为0.1％、5.0％、10.0％、15.0％而形成4种金属膜。
针对所形成的金属膜，用XPS法(X线电子分光法)测量氧原子的含有量。将该测量结果记载于下述表13。
表13：氧原子含有量
  O2比例   O[原子％]
  0.1   0.1
  5.0   6.4
  10.0   7.5
  15.0   9.3
由上述表13确认出溅镀时的氧气分压越高，金属膜所含的氧原子的量变多。
当氧气分压对溅镀分压的比例为0.1％以上时，金属膜所含的氧原子的量则为0.1原子％以上。
如表1所示，可知若氧气分压为0.1％以上，由于取得阻挡性优异的结果，故含氧量为0.1原子％以上的金属膜为密合性、阻挡性优异。

Claims (26)

1.一种在成膜对象物的硅或二氧化硅露出的表面形成布线膜的布线膜的形成方法，其中，
向放置了上述成膜对象物的真空气氛中导入氧气和溅镀气体，在含有氧的真空气氛中，溅镀以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素的第一溅镀靶，在上述成膜对象物表面形成第一金属膜，
然后在停止对放置了上述成膜对象物的真空气氛导入氧气的状态下，溅镀以铜为主成分的第二溅镀靶，在上述第一金属膜表面上形成第二金属膜，
蚀刻上述第一、第二金属膜而形成上述布线膜。
2.如权利要求1所述的布线膜的形成方法，其中，
使用相同的靶以作为上述第一、第二的溅镀靶，
在相同真空槽内部执行上述第一金属膜的成膜和上述第二金属膜的成膜。
3.如权利要求1所述的布线膜的形成方法，其中，
作为上述第二溅镀靶，使用以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素的靶，
在分别不同的真空槽内部配置上述第一、第二溅镀靶，在上述分别不同的真空槽内部执行上述第一、第二金属膜的成膜。
4.如权利要求1所述的布线膜的形成方法，其中，
使用纯铜靶作为上述第二溅镀靶，
在相同真空槽内部配置上述第一、第二溅镀靶，
在上述真空槽内部执行上述第一金属膜的成膜和上述第二金属膜的成膜。
5.如权利要求1所述的布线膜的形成方法，其中，
使用纯铜靶作为上述第二溅镀靶，
在分别不同的真空槽内部配置上述第一、第二溅镀靶，
在上述分别不同的真空槽内部执行上述第一、第二金属膜的成膜。
6.如权利要求1所述的布线膜的形成方法，其中，
形成上述第二金属膜之后，向放置了上述成膜对象物的真空气氛导入氧气和溅镀气体，
在含有氧的真空气氛中，溅镀以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素的第三溅镀靶，在上述第二金属膜表面形成第三金属膜之后，
蚀刻上述第一至第三金属膜。
7.如权利要求6所述的布线膜的形成方法，其中，
作为上述第二溅镀靶，使用含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素的靶。
8.如权利要求7所述的布线膜的形成方法，其中，
在分别不同的真空槽内配置上述第一至第三溅镀靶，
在上述分别不同的真空槽内形成上述第一至第三金属膜。
9.如权利要求7所述的布线膜的形成方法，其中，
在相同的真空槽内配置上述第一、第三溅镀靶，在上述相同的真空槽内形成上述第一、第三金属膜，
在与上述第一、第三溅镀靶不同的真空槽内配置上述第二溅镀靶，在上述不同的真空槽内形成上述第二金属膜。
10.如权利要求6所述的布线膜的形成方法，其中，
使用纯铜靶作为上述第二溅镀靶。
11.如权利要求10所述的布线膜的形成方法，其中，
在分别不同的真空槽内配置上述第一至第三溅镀靶，
在上述分别不同的真空槽内形成上述第一至第三金属膜。
12.如权利要求10所述的布线膜的形成方法，其中，
在相同的真空槽内配置上述第一、第三溅镀靶，在上述相同的真空槽内形成上述第一、第三金属膜，
在与上述第一、第三溅镀靶不同的真空槽内配置上述第二溅镀靶，在上述不同的真空槽内形成上述第二金属膜。
13.如权利要求1所述的布线膜的形成方法，其中，
作为上述第一溅镀靶，使用含有Al为0.1原子％以上10.0原子％以下的靶，
导入氧气，以使氧气分压对溅镀气体分压的比例成为0.1％以上20.0％以下，溅镀上述第一溅镀靶。
14.如权利要求1所述的布线膜的形成方法，其中，
作为上述第一溅镀靶，使用含有Mg为0.1原子％以上10.0原子％以下的靶，
导入氧气，以使上述真空气氛的氧气分压对溅镀气体分压的比例成为0.1％以上20.0％以下，溅镀上述第一溅镀靶。
15.一种晶体管，其中包括：
栅电极；
由半导所形成的漏极半导体层；和
由半导体所形成的源极半导体层，
以施加于上述栅电极的电压，构成切断或导通上述漏极半导体层和上述源极半导体层之间，
在上述漏极半导体层表面和上述源极半导层的表面中的任何一方或双方上，形成以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧的第一金属膜，
在上述各第一金属膜表面分别形成以铜为主成分且电阻值比上述第一金属膜低的第二金属膜。
16.如权利要求15所述的晶体管，其中，
上述第一金属膜含有氧为0.1原子％以上。
17.如权利要求15所述的晶体管，其中，
在上述第二金属膜的表面，形成以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧的第三金属膜。
18.一种晶体管，包括：
栅电极；
由半导体所形成的漏极半导体层；和
由半导体所形成的源极半导体层，
且构成为以施加于上述栅电极的电压，切断或导通上述漏极半导体层和上述源极半导层之间，
上述栅电极与玻璃基板接触，其中，
上述栅电极具有形成在上述玻璃基板表面的第一金属膜和形成在上述第一金属膜表面的第二金属膜，
上述第一金属膜以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧，
上述第二金属膜以铜为主成分且电阻比上述第一金属膜低。
19.如权利要求18所述的晶体管，其中，
上述第一金属膜含有氧为0.1原子％以上。
20.如权利要求18所述的晶体管，其中，
在上述第二金属膜表面，形成以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧的第三金属膜。
21.一种具有晶体管的电子装置，其中，
上述晶体管具有栅电极、
由半导体所形成的漏极半导体层、和
由半导体所形成的源极半导体层，
且构成为以施加于上述栅电极的电压，切断或导通上述漏极半导体层和上述源极半导体层之间，
在上述漏极半导体层表面和上述源极半导体层的表面中的任何一方或双方上，形成以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧的第一金属膜，
在上述各第一金属膜表面分别形成以铜为主成分且电阻比上述第一金属膜低的第二金属膜。
22.如权利要求21所述的电子装置，其中，
上述第一金属膜含有氧0.1原子％以上。
23.一种具有晶体管的电子装置，其中，
上述晶体管具有栅电极、
由半导体所形成的漏极半导体层、和
由半导体所形成的源极半导体层，
且构成为以施加于上述栅电极的电压，切断或导通上述漏极半导体层和上述源极半导体层之间，
上述栅电极与玻璃基板接触，
上述栅电极具有形成在上述玻璃基板表面的第一金属膜和形成在上述第一金属膜表面的第二金属膜，
上述第一金属膜以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧，
上述第二金属膜以铜为主成分且电阻比上述第一金属膜低。
24.如权利要求23所述的电子装置，其中，
上述第一金属膜中含有氧为0.1原子％以上。
25.一种电子装置，具有玻璃基板；配置在上述玻璃基板上的透明的像素电极；配置在上述像素电极上的液晶；配置在上述液晶上的透明的公共电极；以及密合于上述玻璃基板上的蓄积电极，
在形成于上述像素电极和上述蓄积电极之间的液晶电容，连接将上述蓄积电极设为单侧的电极的蓄积电容，
以上述液晶电容的充放电控制上述液晶的取向，其中，
上述蓄积电极具有形成在上述玻璃基板表面的第一金属膜和形成在上述第一金属膜表面的第二金属膜，
上述第一金属膜以铜为主成分并含有从Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成的添加元素群选择的至少一种添加元素和氧，
上述第二金属膜是以铜为主成分且电阻比上述第一金属膜低。
26.如权利要求25所述的电子装置，其中，
上述第一金属膜含有氧为0.1原子％以上。
CN2007800404022A 2006-12-28 2007-12-26 布线膜的形成方法、晶体管及电子装置 Active CN101529566B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006354859 2006-12-28
JP354860/2006 2006-12-28
JP354859/2006 2006-12-28
JP2006354860 2006-12-28
PCT/JP2007/074931 WO2008081806A1 (ja) 2006-12-28 2007-12-26 配線膜の形成方法、トランジスタ、及び電子装置

Publications (2)

Publication Number Publication Date
CN101529566A true CN101529566A (zh) 2009-09-09
CN101529566B CN101529566B (zh) 2011-11-16

Family

ID=39588489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800404022A Active CN101529566B (zh) 2006-12-28 2007-12-26 布线膜的形成方法、晶体管及电子装置

Country Status (7)

Country Link
US (1) US8218122B2 (zh)
EP (1) EP2096666A4 (zh)
JP (1) JP5017282B2 (zh)
KR (2) KR101073421B1 (zh)
CN (1) CN101529566B (zh)
TW (1) TWI430396B (zh)
WO (1) WO2008081806A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484138A (zh) * 2009-08-28 2012-05-30 株式会社爱发科 布线层、半导体装置、液晶显示装置
CN102576675A (zh) * 2009-10-27 2012-07-11 株式会社爱发科 布线层、半导体装置、具有半导体装置的液晶显示装置
CN104064454A (zh) * 2014-06-11 2014-09-24 京东方科技集团股份有限公司 薄膜及阵列基板的制备方法、阵列基板
CN106910780A (zh) * 2017-05-08 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5234483B2 (ja) * 2007-06-12 2013-07-10 三菱マテリアル株式会社 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット
JP5315641B2 (ja) * 2007-08-07 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP5315701B2 (ja) * 2008-01-18 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP5377914B2 (ja) * 2008-02-19 2013-12-25 三菱マテリアル株式会社 薄膜トランジスター
JP2010040536A (ja) * 2008-07-31 2010-02-18 Mitsubishi Materials Corp 薄膜トランジスター
JP2010040535A (ja) * 2008-07-31 2010-02-18 Mitsubishi Materials Corp 薄膜トランジスター
JP4727702B2 (ja) * 2008-09-11 2011-07-20 株式会社 日立ディスプレイズ 液晶表示装置、及びその製造方法
JP5269533B2 (ja) * 2008-09-26 2013-08-21 三菱マテリアル株式会社 薄膜トランジスター
JP5360959B2 (ja) 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
WO2010047326A1 (ja) 2008-10-24 2010-04-29 三菱マテリアル株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR20110105806A (ko) * 2009-01-16 2011-09-27 가부시키가이샤 고베 세이코쇼 Ｃｕ 합금막 및 표시 디바이스
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP2010165955A (ja) * 2009-01-16 2010-07-29 Kobe Steel Ltd Ｃｕ合金膜および表示デバイス
JP5354781B2 (ja) * 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
JP5548396B2 (ja) 2009-06-12 2014-07-16 三菱マテリアル株式会社 薄膜トランジスタ用配線層構造及びその製造方法
KR20120023082A (ko) * 2009-06-12 2012-03-12 가부시키가이샤 알박 전자 장치의 형성 방법, 전자 장치, 반도체 장치 및 트랜지스터
KR101175085B1 (ko) * 2009-08-26 2012-08-21 가부시키가이샤 알박 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
JP5463801B2 (ja) * 2009-08-28 2014-04-09 三菱マテリアル株式会社 半導体装置及びその製造方法
WO2011043196A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CA2911642A1 (en) 2010-03-14 2011-09-14 Titan Logix Corp. System and method for measuring and metering deicing fluid from a tank using a refractometer module
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP6108210B2 (ja) * 2012-01-31 2017-04-05 日立金属株式会社 電子部品用積層配線膜

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354911A (en) * 1981-08-07 1982-10-19 Western Electric Company Inc. Method of selectively depositing a metal on a surface by means of sputtering
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
KR100186540B1 (ko) 1996-04-25 1999-03-20 구자홍 피디피의 전극 및 그 형성방법
US5944037A (en) * 1996-10-16 1999-08-31 Samsung Electronics Co., Ltd. Water spray apparatus for tableware washing machine
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US6956236B1 (en) * 1998-12-14 2005-10-18 Lg. Phillips Lcd Co., Ltd. Wiring, TFT substrate using the same and LCD
JP2002091338A (ja) * 2000-09-12 2002-03-27 Toshiba Corp アレイ基板およびその製造方法ならびに液晶表示素子
JP2005158887A (ja) 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484138A (zh) * 2009-08-28 2012-05-30 株式会社爱发科 布线层、半导体装置、液晶显示装置
CN102484138B (zh) * 2009-08-28 2014-03-12 株式会社爱发科 布线层、半导体装置、液晶显示装置
CN102576675A (zh) * 2009-10-27 2012-07-11 株式会社爱发科 布线层、半导体装置、具有半导体装置的液晶显示装置
CN102576675B (zh) * 2009-10-27 2014-12-24 株式会社爱发科 布线层、半导体装置、具有半导体装置的液晶显示装置
CN104064454A (zh) * 2014-06-11 2014-09-24 京东方科技集团股份有限公司 薄膜及阵列基板的制备方法、阵列基板
US9487867B2 (en) 2014-06-11 2016-11-08 Boe Technology Group Co., Ltd. Method for preparing a film and method for preparing an array substrate, and array substrate
CN106910780A (zh) * 2017-05-08 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
WO2018205930A1 (zh) * 2017-05-08 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
US10811510B2 (en) 2017-05-08 2020-10-20 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof, array substrate, display panel, and display device
CN106910780B (zh) * 2017-05-08 2020-12-11 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置

Also Published As

Publication number Publication date
JPWO2008081806A1 (ja) 2010-04-30
EP2096666A1 (en) 2009-09-02
US20090303406A1 (en) 2009-12-10
US8218122B2 (en) 2012-07-10
KR20090075833A (ko) 2009-07-09
WO2008081806A1 (ja) 2008-07-10
CN101529566B (zh) 2011-11-16
KR101135418B1 (ko) 2012-04-17
KR101073421B1 (ko) 2011-10-17
EP2096666A4 (en) 2015-11-18
KR20110074591A (ko) 2011-06-30
JP5017282B2 (ja) 2012-09-05
TWI430396B (zh) 2014-03-11
TW200839946A (en) 2008-10-01

Similar Documents

Publication Publication Date Title
CN101529566B (zh) 布线膜的形成方法、晶体管及电子装置
JP7483112B2 (ja) 表示装置
CN101529567B (zh) 布线膜的形成方法、晶体管以及电子装置
US9915843B2 (en) Display device with pixel including capacitor
CN101542696B (zh) 显示装置用Al合金膜、显示装置以及溅射靶材
US9570470B2 (en) Display device
JP2020025130A (ja) 半導体装置
US8674371B2 (en) Display device
CN101335294A (zh) 使用a1合金膜的低接触电阻型电极及其制造方法和表示装置
TW201117356A (en) Semiconductor device and method for manufacturing the same
CN101512730A (zh) 导电膜形成方法、薄膜晶体管、带有薄膜晶体管的面板以及薄膜晶体管的制造方法
CN102804352B (zh) 布线层结构及其制造方法
CN103098220A (zh) 布线结构以及显示装置
KR20120062692A (ko) 배선층, 반도체 장치, 액정 표시 장치
CN102576675B (zh) 布线层、半导体装置、具有半导体装置的液晶显示装置
US20210230718A1 (en) Cu ALLOY TARGET
JP2007242793A (ja) 金属膜、液晶表示装置、金属膜の製造方法
CN117457687A (zh) 驱动基板及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant